Fitter report for deca_graphics
Sat Dec 12 21:59:34 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. altmemphy Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                 ;
+------------------------------------+-----------------------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 12 21:59:33 2015                     ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name                      ; deca_graphics                                             ;
; Top-level Entity Name              ; deca_graphics                                             ;
; Family                             ; MAX 10                                                    ;
; Device                             ; 10M50DAF484C6GES                                          ;
; Timing Models                      ; Preliminary                                               ;
; Total logic elements               ; 16,338 / 49,760 ( 33 % )                                  ;
;     Total combinational functions  ; 13,484 / 49,760 ( 27 % )                                  ;
;     Dedicated logic registers      ; 11,256 / 49,760 ( 23 % )                                  ;
; Total registers                    ; 11414                                                     ;
; Total pins                         ; 152 / 360 ( 42 % )                                        ;
; Total virtual pins                 ; 0                                                         ;
; Total memory bits                  ; 969,652 / 1,677,312 ( 58 % )                              ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                                           ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                            ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                             ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                             ;
+------------------------------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  37.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; LED[0]            ; Missing drive strength and slew rate ;
; LED[1]            ; Missing drive strength and slew rate ;
; LED[2]            ; Missing drive strength and slew rate ;
; LED[3]            ; Missing drive strength and slew rate ;
; LED[4]            ; Missing drive strength and slew rate ;
; LED[5]            ; Missing drive strength and slew rate ;
; LED[6]            ; Missing drive strength and slew rate ;
; LED[7]            ; Missing drive strength and slew rate ;
; DDR3_A[0]         ; Missing drive strength               ;
; DDR3_A[1]         ; Missing drive strength               ;
; DDR3_A[2]         ; Missing drive strength               ;
; DDR3_A[3]         ; Missing drive strength               ;
; DDR3_A[4]         ; Missing drive strength               ;
; DDR3_A[5]         ; Missing drive strength               ;
; DDR3_A[6]         ; Missing drive strength               ;
; DDR3_A[7]         ; Missing drive strength               ;
; DDR3_A[8]         ; Missing drive strength               ;
; DDR3_A[9]         ; Missing drive strength               ;
; DDR3_A[10]        ; Missing drive strength               ;
; DDR3_A[11]        ; Missing drive strength               ;
; DDR3_A[12]        ; Missing drive strength               ;
; DDR3_A[13]        ; Missing drive strength               ;
; DDR3_A[14]        ; Missing drive strength               ;
; DDR3_BA[0]        ; Missing drive strength               ;
; DDR3_BA[1]        ; Missing drive strength               ;
; DDR3_BA[2]        ; Missing drive strength               ;
; DDR3_CAS_n        ; Missing drive strength               ;
; DDR3_CKE          ; Missing drive strength               ;
; DDR3_CS_n         ; Missing drive strength               ;
; DDR3_ODT          ; Missing drive strength               ;
; DDR3_RAS_n        ; Missing drive strength               ;
; DDR3_RESET_n      ; Missing drive strength and slew rate ;
; DDR3_WE_n         ; Missing drive strength               ;
; HDMI_TX_CLK       ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]      ; Missing drive strength and slew rate ;
; HDMI_TX_D[10]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[11]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[12]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[13]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[14]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[15]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[16]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[17]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[18]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[19]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[20]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[21]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[22]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[23]     ; Missing drive strength and slew rate ;
; HDMI_TX_DE        ; Missing drive strength and slew rate ;
; HDMI_TX_HS        ; Missing drive strength and slew rate ;
; HDMI_TX_VS        ; Missing drive strength and slew rate ;
; NET_MDC           ; Missing drive strength and slew rate ;
; NET_PCF_EN        ; Missing drive strength               ;
; NET_RESET_n       ; Missing drive strength and slew rate ;
; NET_TX_EN         ; Missing drive strength and slew rate ;
; NET_TXD[0]        ; Missing drive strength and slew rate ;
; NET_TXD[1]        ; Missing drive strength and slew rate ;
; NET_TXD[2]        ; Missing drive strength and slew rate ;
; NET_TXD[3]        ; Missing drive strength and slew rate ;
; SD_CLK            ; Missing drive strength and slew rate ;
; SD_CMD_DIR        ; Missing drive strength and slew rate ;
; SD_D0_DIR         ; Missing drive strength and slew rate ;
; SD_SEL            ; Missing drive strength               ;
; USB_CS            ; Missing drive strength and slew rate ;
; USB_RESET_n       ; Missing drive strength and slew rate ;
; USB_STP           ; Missing drive strength and slew rate ;
; CAP_SENSE_I2C_SCL ; Missing drive strength               ;
; CAP_SENSE_I2C_SDA ; Missing drive strength               ;
; HDMI_I2S[0]       ; Missing drive strength and slew rate ;
; HDMI_I2S[1]       ; Missing drive strength and slew rate ;
; HDMI_I2S[2]       ; Missing drive strength and slew rate ;
; HDMI_I2S[3]       ; Missing drive strength and slew rate ;
; HDMI_LRCLK        ; Missing drive strength and slew rate ;
; HDMI_MCLK         ; Missing drive strength and slew rate ;
; HDMI_SCLK         ; Missing drive strength and slew rate ;
; NET_MDIO          ; Missing drive strength and slew rate ;
; SD_CMD            ; Missing drive strength and slew rate ;
; SD_D123_DIR       ; Missing drive strength and slew rate ;
; SD_DAT[0]         ; Missing drive strength and slew rate ;
; SD_DAT[1]         ; Missing drive strength and slew rate ;
; SD_DAT[2]         ; Missing drive strength and slew rate ;
; SD_DAT[3]         ; Missing drive strength and slew rate ;
; USB_DATA[0]       ; Missing drive strength and slew rate ;
; USB_DATA[1]       ; Missing drive strength and slew rate ;
; USB_DATA[2]       ; Missing drive strength and slew rate ;
; USB_DATA[3]       ; Missing drive strength and slew rate ;
; USB_DATA[4]       ; Missing drive strength and slew rate ;
; USB_DATA[5]       ; Missing drive strength and slew rate ;
; USB_DATA[6]       ; Missing drive strength and slew rate ;
; USB_DATA[7]       ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL      ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA      ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[0]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[1]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[2]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[3]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[4]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[5]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[6]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|q_b[7]                                                                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[0]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[1]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[2]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[3]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[4]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[5]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[6]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[7]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a8                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a9                                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a10                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a11                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a12                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a13                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a14                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a15                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[16]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a16                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[17]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a17                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[18]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a18                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[19]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a19                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[20]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a20                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[21]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a21                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[22]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a22                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[23]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a23                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[24]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a24                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[25]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a25                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[26]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a26                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[27]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a27                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[28]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a28                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[29]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a29                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[30]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a30                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[31]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a31                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[32]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a32                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[33]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a33                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[34]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a34                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[35]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a35                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[36]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a36                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[37]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a37                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[38]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a38                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[39]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a39                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[40]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a40                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[41]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a41                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[42]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a42                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[43]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a43                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[44]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a44                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[45]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a45                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[46]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a46                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[47]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a47                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[48]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a48                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[49]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a49                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[50]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a50                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[51]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a51                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[52]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a52                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[53]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a53                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[54]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a54                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[55]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a55                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[56]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[57]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a57                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[58]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a58                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[59]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a59                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[60]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a60                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[61]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a61                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[62]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a62                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|out_payload[63]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a63                                                                                                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                            ; DATAA            ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                                                                                                             ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                                                                                                             ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                                                                                                             ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                           ; DATAOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                                         ;
+---------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                                                                                                                                                 ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------+
; Location      ;                ;              ; MIPI_CORE_EN                                                                                                                                                                                                                                               ; PIN_V3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_I2C_SCL                                                                                                                                                                                                                                               ; PIN_M1        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_I2C_SDA                                                                                                                                                                                                                                               ; PIN_M2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MC_n                                                                                                                                                                                                                                               ; PIN_E10       ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MC_p                                                                                                                                                                                                                                               ; PIN_E11       ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_n[0]                                                                                                                                                                                                                                            ; PIN_A3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_n[1]                                                                                                                                                                                                                                            ; PIN_C2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_n[2]                                                                                                                                                                                                                                            ; PIN_B2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_n[3]                                                                                                                                                                                                                                            ; PIN_A2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_p[0]                                                                                                                                                                                                                                            ; PIN_A4        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_p[1]                                                                                                                                                                                                                                            ; PIN_C3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_p[2]                                                                                                                                                                                                                                            ; PIN_B1        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_LP_MD_p[3]                                                                                                                                                                                                                                            ; PIN_B3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MCLK                                                                                                                                                                                                                                                  ; PIN_U3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MC_p                                                                                                                                                                                                                                                  ; PIN_N5        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MD_p[0]                                                                                                                                                                                                                                               ; PIN_R2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MD_p[1]                                                                                                                                                                                                                                               ; PIN_N1        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MD_p[2]                                                                                                                                                                                                                                               ; PIN_T2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_MD_p[3]                                                                                                                                                                                                                                               ; PIN_N2        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_RESET_n                                                                                                                                                                                                                                               ; PIN_T3        ; QSF Assignment ;
; Location      ;                ;              ; MIPI_WP                                                                                                                                                                                                                                                    ; PIN_U1        ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_CORE_EN                                                                                                                                                                                                                                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_I2C_SCL                                                                                                                                                                                                                                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_I2C_SDA                                                                                                                                                                                                                                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MC_n                                                                                                                                                                                                                                               ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MC_p                                                                                                                                                                                                                                               ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_n[0]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_n[1]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_n[2]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_n[3]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_p[0]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_p[1]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_p[2]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_LP_MD_p[3]                                                                                                                                                                                                                                            ; 1.2 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MCLK                                                                                                                                                                                                                                                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MC_p                                                                                                                                                                                                                                                  ; LVDS          ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MD_p[0]                                                                                                                                                                                                                                               ; LVDS          ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MD_p[1]                                                                                                                                                                                                                                               ; LVDS          ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MD_p[2]                                                                                                                                                                                                                                               ; LVDS          ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_MD_p[3]                                                                                                                                                                                                                                               ; LVDS          ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_RESET_n                                                                                                                                                                                                                                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard  ; deca_graphics  ;              ; MIPI_WP                                                                                                                                                                                                                                                    ; 2.5 V         ; QSF Assignment ;
; Global Signal ; deca_graphics  ;              ; dut_example_if0:if0|dut_example_if0_p0:p0|dut_example_if0_p0_deca_vip_mem_if_ddr3_emif_p0_m10:umemphy|dut_example_if0_p0_dqdqs_pads_m10:dq_ddio[*].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[*].altgpio_bit_i|fr_clock ; OFF           ; QSF Assignment ;
; Global Signal ; deca_graphics  ;              ; u0|mem_if_ddr3_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]                                                                                                                                                                                    ; OFF           ; QSF Assignment ;
; Global Signal ; deca_graphics  ;              ; u0|mem_if_ddr3_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]                                                                                                                                                                                    ; OFF           ; QSF Assignment ;
+---------------+----------------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 26355 ) ; 0.00 % ( 0 / 26355 )       ; 0.00 % ( 0 / 26355 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 26355 ) ; 0.00 % ( 0 / 26355 )       ; 0.00 % ( 0 / 26355 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 26105 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 230 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Final_Parallel/DECA/deca_graphics/hardware/deca_graphics.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 16,338 / 49,760 ( 33 % )       ;
;     -- Combinational with no register       ; 5082                           ;
;     -- Register only                        ; 2854                           ;
;     -- Combinational with a register        ; 8402                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 6210                           ;
;     -- 3 input functions                    ; 4839                           ;
;     -- <=2 input functions                  ; 2435                           ;
;     -- Register only                        ; 2854                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 12401                          ;
;     -- arithmetic mode                      ; 1083                           ;
;                                             ;                                ;
; Total registers*                            ; 11,414 / 51,509 ( 22 % )       ;
;     -- Dedicated logic registers            ; 11,256 / 49,760 ( 23 % )       ;
;     -- I/O registers                        ; 158 / 1,749 ( 9 % )            ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,425 / 3,110 ( 46 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 152 / 360 ( 42 % )             ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )                 ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )                  ;
;                                             ;                                ;
; Global signals                              ; 20                             ;
; M9Ks                                        ; 137 / 182 ( 75 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 969,652 / 1,677,312 ( 58 % )   ;
; Total block memory implementation bits      ; 1,262,592 / 1,677,312 ( 75 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )                ;
; PLLs                                        ; 3 / 4 ( 75 % )                 ;
; Global clocks                               ; 20 / 20 ( 100 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 1 / 1 ( 100 % )                ;
; Average interconnect usage (total/H/V)      ; 11.2% / 10.9% / 11.7%          ;
; Peak interconnect usage (total/H/V)         ; 26.0% / 27.5% / 25.5%          ;
; Maximum fan-out                             ; 4606                           ;
; Highest non-global fan-out                  ; 1366                           ;
; Total fan-out                               ; 92513                          ;
; Average fan-out                             ; 3.28                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 16172 / 49760 ( 33 % ) ; 163 / 49760 ( < 1 % ) ; 3 / 49760 ( < 1 % )            ;
;     -- Combinational with no register        ; 4999                   ; 80                    ; 3                              ;
;     -- Register only                         ; 2838                   ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 8335                   ; 67                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 6141                   ; 69                    ; 0                              ;
;     -- 3 input functions                     ; 4804                   ; 35                    ; 0                              ;
;     -- <=2 input functions                   ; 2389                   ; 43                    ; 3                              ;
;     -- Register only                         ; 2838                   ; 16                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 12259                  ; 139                   ; 3                              ;
;     -- arithmetic mode                       ; 1075                   ; 8                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 11331                  ; 83                    ; 0                              ;
;     -- Dedicated logic registers             ; 11173 / 49760 ( 22 % ) ; 83 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 316                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 1409 / 3110 ( 45 % )   ; 17 / 3110 ( < 1 % )   ; 1 / 3110 ( < 1 % )             ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 150                    ; 0                     ; 2                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 288 ( 2 % )        ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 969652                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 1262592                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 3 / 4 ( 75 % )                 ;
; M9K                                          ; 137 / 182 ( 75 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 14 / 24 ( 58 % )       ; 0 / 24 ( 0 % )        ; 6 / 24 ( 25 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Impedance control block                      ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )      ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 46 / 500 ( 9 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 18 / 500 ( 3 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; I/O Clock Divider Circuitry                  ; 2 / 8 ( 25 % )         ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ;
; Signal Splitter                              ; 3 / 500 ( < 1 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; PHYCLK Tree                                  ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
; Phase Detector                               ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 11198                  ; 121                   ; 10                             ;
;     -- Registered Input Connections          ; 10890                  ; 91                    ; 0                              ;
;     -- Output Connections                    ; 274                    ; 169                   ; 10886                          ;
;     -- Registered Output Connections         ; 9                      ; 168                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 92910                  ; 928                   ; 11306                          ;
;     -- Registered Connections                ; 46914                  ; 653                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 288                    ; 288                   ; 10896                          ;
;     -- sld_hub:auto_hub                      ; 288                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 10896                  ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 75                     ; 61                    ; 10                             ;
;     -- Output Ports                          ; 85                     ; 79                    ; 11                             ;
;     -- Bidir Ports                           ; 48                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 39                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 46                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 51                    ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 59                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                          ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10                ; M9    ; 2        ; 0            ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; DDR3_CLK_50               ; N15   ; 6        ; 78           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; HDMI_TX_INT               ; B10   ; 7        ; 46           ; 54           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V                 ; --                        ; User                 ; 0         ;
; KEY[0]                    ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]                    ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50             ; M8    ; 2        ; 0            ; 18           ; 14           ; 197                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50             ; P11   ; 3        ; 34           ; 0            ; 28           ; 17                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; NET_COL                   ; R4    ; 2        ; 0            ; 15           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_CRS                   ; P5    ; 2        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RXD[0]                ; U5    ; 2        ; 0            ; 10           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RXD[1]                ; U4    ; 2        ; 0            ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RXD[2]                ; R7    ; 2        ; 0            ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RXD[3]                ; P8    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RX_CLK                ; T6    ; 2        ; 0            ; 3            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RX_DV                 ; P4    ; 2        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_RX_ER                 ; V1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; NET_TX_CLK                ; T5    ; 2        ; 0            ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; SD_FB_CLK                 ; R22   ; 5        ; 78           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; User                 ; 0         ;
; SW[0]                     ; J21   ; 6        ; 78           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; SW[1]                     ; J22   ; 6        ; 78           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; USB_CLKIN                 ; H11   ; 8        ; 34           ; 39           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V                 ; --                        ; User                 ; 0         ;
; USB_DIR                   ; J13   ; 7        ; 60           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V                 ; --                        ; User                 ; 0         ;
; USB_FAULT_n               ; D8    ; 8        ; 31           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.2 V                 ; --                        ; User                 ; 0         ;
; USB_NXT                   ; H12   ; 7        ; 49           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V                 ; --                        ; User                 ; 0         ;
; termination_blk0~_rdn_pad ; U17   ; 5        ; 78           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; Fitter               ; 2         ;
; termination_blk0~_rup_pad ; U18   ; 5        ; 78           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V                 ; --                        ; Fitter               ; 2         ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DDR3_A[0]     ; E21   ; 6        ; 78           ; 33           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[10]    ; C22   ; 6        ; 78           ; 35           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[11]    ; Y22   ; 5        ; 78           ; 15           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[12]    ; N18   ; 6        ; 78           ; 34           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[13]    ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[14]    ; W20   ; 5        ; 78           ; 16           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[1]     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[2]     ; V21   ; 5        ; 78           ; 17           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[3]     ; C20   ; 6        ; 78           ; 41           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[4]     ; Y21   ; 5        ; 78           ; 16           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[5]     ; J14   ; 6        ; 78           ; 44           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[6]     ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[7]     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[8]     ; Y20   ; 5        ; 78           ; 16           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_A[9]     ; W22   ; 5        ; 78           ; 15           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_BA[0]    ; D19   ; 6        ; 78           ; 41           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_BA[1]    ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_BA[2]    ; F19   ; 6        ; 78           ; 40           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_CAS_n    ; E20   ; 6        ; 78           ; 40           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_CKE      ; B22   ; 6        ; 78           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_CS_n     ; F22   ; 6        ; 78           ; 31           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_DM[0]    ; N19   ; 6        ; 78           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_DM[1]    ; J15   ; 6        ; 78           ; 44           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_ODT      ; G22   ; 6        ; 78           ; 31           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_RAS_n    ; D22   ; 6        ; 78           ; 35           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_RESET_n  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR3_WE_n     ; E22   ; 6        ; 78           ; 33           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15      ; Default          ; Series 34 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; C9    ; 7        ; 46           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; A14   ; 7        ; 58           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; A15   ; 7        ; 58           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; A12   ; 7        ; 54           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; A13   ; 7        ; 54           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; C12   ; 7        ; 54           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; B12   ; 7        ; 49           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; B14   ; 7        ; 56           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; C11   ; 7        ; 51           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; C5    ; 8        ; 24           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_MDC       ; R5    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_PCF_EN    ; V9    ; 3        ; 31           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_RESET_n   ; R3    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_TXD[0]    ; U2    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_TXD[1]    ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_TXD[2]    ; N9    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_TXD[3]    ; W2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; NET_TX_EN     ; P3    ; 2        ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK        ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CMD_DIR    ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_D0_DIR     ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_SEL        ; P13   ; 4        ; 51           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USB_CS        ; J11   ; 7        ; 49           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USB_RESET_n   ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USB_STP       ; J12   ; 7        ; 54           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CAP_SENSE_I2C_SCL ; AB2   ; 3        ; 22           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL             ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; CAP_SENSE_I2C_SDA ; AB3   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL             ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; DDR3_CK_n         ; E18   ; 6        ; 78           ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; DDR3_CK_p         ; D18   ; 6        ; 78           ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; DDR3_DQS_n[0]     ; L15   ; 6        ; 78           ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; Fitter               ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out ;
; DDR3_DQS_n[1]     ; K15   ; 6        ; 78           ; 41           ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; Fitter               ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out ;
; DDR3_DQS_p[0]     ; L14   ; 6        ; 78           ; 36           ; 22           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out ;
; DDR3_DQS_p[1]     ; K14   ; 6        ; 78           ; 41           ; 22           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out ;
; DDR3_DQ[0]        ; L20   ; 6        ; 78           ; 37           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out  ;
; DDR3_DQ[10]       ; J18   ; 6        ; 78           ; 42           ; 14           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|oe_out  ;
; DDR3_DQ[11]       ; K20   ; 6        ; 78           ; 42           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|oe_out  ;
; DDR3_DQ[12]       ; H18   ; 6        ; 78           ; 45           ; 14           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|oe_out  ;
; DDR3_DQ[13]       ; J20   ; 6        ; 78           ; 45           ; 7            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|oe_out  ;
; DDR3_DQ[14]       ; H20   ; 6        ; 78           ; 45           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|oe_out  ;
; DDR3_DQ[15]       ; H19   ; 6        ; 78           ; 45           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|oe_out  ;
; DDR3_DQ[1]        ; L19   ; 6        ; 78           ; 37           ; 7            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|oe_out  ;
; DDR3_DQ[2]        ; L18   ; 6        ; 78           ; 37           ; 14           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|oe_out  ;
; DDR3_DQ[3]        ; M15   ; 6        ; 78           ; 33           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|oe_out  ;
; DDR3_DQ[4]        ; M18   ; 6        ; 78           ; 37           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|oe_out  ;
; DDR3_DQ[5]        ; M14   ; 6        ; 78           ; 33           ; 14           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|oe_out  ;
; DDR3_DQ[6]        ; M20   ; 6        ; 78           ; 34           ; 7            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|oe_out  ;
; DDR3_DQ[7]        ; N20   ; 6        ; 78           ; 34           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|oe_out  ;
; DDR3_DQ[8]        ; K19   ; 6        ; 78           ; 42           ; 7            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out  ;
; DDR3_DQ[9]        ; K18   ; 6        ; 78           ; 42           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration    ; termination_blk0          ; no                         ; User                 ; 0 pF                 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|oe_out  ;
; HDMI_I2C_SCL      ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_I2C_SDA      ; B15   ; 7        ; 58           ; 54           ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2C_HDMI_Config:u2|I2C_Controller:u0|SDO (inverted)                                                                                                                                                                                                                                                  ;
; HDMI_I2S[0]       ; A9    ; 7        ; 46           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_I2S[1]       ; A11   ; 7        ; 51           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_I2S[2]       ; A8    ; 7        ; 46           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_I2S[3]       ; B8    ; 7        ; 46           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_LRCLK        ; A10   ; 7        ; 51           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_MCLK         ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; HDMI_SCLK         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; NET_MDIO          ; N8    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_CMD            ; T21   ; 5        ; 78           ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_D123_DIR       ; U21   ; 5        ; 78           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_DAT[0]         ; R18   ; 5        ; 78           ; 24           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_DAT[1]         ; T18   ; 5        ; 78           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_DAT[2]         ; T19   ; 5        ; 78           ; 20           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; SD_DAT[3]         ; R20   ; 5        ; 78           ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[0]       ; E12   ; 7        ; 56           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[1]       ; E13   ; 7        ; 56           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[2]       ; H13   ; 7        ; 54           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[3]       ; E14   ; 7        ; 66           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[4]       ; H14   ; 7        ; 60           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[5]       ; D15   ; 7        ; 66           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[6]       ; E15   ; 7        ; 74           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
; USB_DATA[7]       ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                    ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+----------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                     ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
+----------+----------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 20 / 36 ( 56 % ) ; 2.5V          ; --           ;
; 3        ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 24 / 40 ( 60 % ) ; 1.5V          ; --           ;
; 6        ; 42 / 60 ( 70 % ) ; 1.5V          ; 0.75V        ;
; 7        ; 51 / 52 ( 98 % ) ; 1.8V          ; --           ;
; 8        ; 10 / 36 ( 28 % ) ; 1.2V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+---------------------------------+--------+-------------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard            ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+-------------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; LED[5]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 471        ; 8        ; LED[2]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; HDMI_MCLK                       ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; HDMI_I2S[2]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; HDMI_I2S[0]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; HDMI_LRCLK                      ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; HDMI_I2S[1]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; HDMI_TX_D[14]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; HDMI_TX_D[16]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; HDMI_TX_D[12]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; HDMI_TX_D[13]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 419        ; 7        ; HDMI_TX_D[15]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HDMI_TX_D[9]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HDMI_TX_D[22]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HDMI_TX_D[7]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HDMI_TX_CLK                     ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; CAP_SENSE_I2C_SCL               ; bidir  ; 3.3-V LVTTL             ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; CAP_SENSE_I2C_SDA               ; bidir  ; 3.3-V LVTTL             ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; LED[6]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; LED[3]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; HDMI_I2S[3]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; HDMI_TX_INT                     ; input  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; HDMI_TX_HS                      ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; HDMI_TX_D[20]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; HDMI_TX_D[21]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; HDMI_I2C_SDA                    ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 417        ; 7        ; HDMI_TX_D[10]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HDMI_TX_D[19]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HDMI_TX_D[5]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; DDR3_CKE                        ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; LED[4]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 489        ; 8        ; LED[7]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; LED[0]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; LED[1]                          ; output ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; HDMI_TX_DE                      ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 442        ; 7        ; HDMI_I2C_SCL                    ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; HDMI_TX_VS                      ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; HDMI_TX_D[18]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; HDMI_TX_D[23]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HDMI_TX_D[8]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HDMI_TX_D[11]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HDMI_TX_D[17]                   ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HDMI_TX_D[2]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HDMI_TX_D[0]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HDMI_TX_D[3]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; DDR3_A[3]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; DDR3_A[10]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; USB_FAULT_n                     ; input  ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; HDMI_SCLK                       ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; HDMI_TX_D[6]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; HDMI_TX_D[4]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; USB_DATA[5]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HDMI_TX_D[1]                    ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; DDR3_CK_p                       ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; DDR3_BA[0]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; VREFB6N0, HIGH_SPEED            ;        ;                         ; 0.75V   ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; DDR3_RAS_n                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                              ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; USB_DATA[0]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 430        ; 7        ; USB_DATA[1]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 406        ; 7        ; USB_DATA[3]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; USB_DATA[6]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; USB_RESET_n                     ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; DDR3_CK_n                       ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; DDR3_CAS_n                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; DDR3_A[0]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; DDR3_WE_n                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                              ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ; 8        ; VCCIO8                          ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                          ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                          ; power  ;                         ; 1.8V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                          ; power  ;                         ; 1.8V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; USB_DATA[7]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; DDR3_BA[2]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; DDR3_CS_n                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck             ; input  ; 2.5 V Schmitt Trigger   ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                          ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                       ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ;            ; 8        ; VCCIO8                          ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                          ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                          ; power  ;                         ; 1.8V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                          ; power  ;                         ; 1.8V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                          ; power  ;                         ; 1.8V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                       ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DDR3_ODT                        ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms             ; input  ; 2.5 V Schmitt Trigger   ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                          ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                        ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                        ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                           ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 470        ; 8        ; USB_CLKIN                       ; input  ; 1.2 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 444        ; 7        ; USB_NXT                         ; input  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 432        ; 7        ; USB_DATA[2]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 420        ; 7        ; USB_DATA[4]                     ; bidir  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                           ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; DDR3_DQ[12]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 372        ; 6        ; DDR3_DQ[15]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; DDR3_DQ[14]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 323        ; 6        ; KEY[0]                          ; input  ; 1.5 V Schmitt Trigger   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; KEY[1]                          ; input  ; 1.5 V Schmitt Trigger   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                          ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                          ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; USB_CS                          ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ; 434        ; 7        ; USB_STP                         ; output ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 422        ; 7        ; USB_DIR                         ; input  ; 1.8 V                   ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 368        ; 6        ; DDR3_A[5]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 370        ; 6        ; DDR3_DM[1]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; DDR3_DQ[10]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; DDR3_DQ[13]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; SW[0]                           ; input  ; 1.5 V Schmitt Trigger   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; SW[1]                           ; input  ; 1.5 V Schmitt Trigger   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; --       ; VCCIO1A                         ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; DDR3_DQS_p[1]                   ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 358        ; 6        ; DDR3_DQS_n[1]                   ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; DDR3_DQ[9]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 361        ; 6        ; DDR3_DQ[8]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 363        ; 6        ; DDR3_DQ[11]                     ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                             ;        ;                         ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi             ; input  ; 2.5 V Schmitt Trigger   ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCIO1A                         ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; --       ; VCCIO1B                         ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DDR3_DQS_p[0]                   ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; DDR3_DQS_n[0]                   ; bidir  ; Differential 1.5-V SSTL ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; DDR3_DQ[2]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; DDR3_DQ[1]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; DDR3_DQ[0]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo             ; output ; 2.5 V                   ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; --       ; VCCIO1B                         ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; MAX10_CLK1_50                   ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; ADC_CLK_10                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; DDR3_DQ[5]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 332        ; 6        ; DDR3_DQ[3]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; DDR3_DQ[4]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; DDR3_DQ[6]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                          ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                          ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; NET_MDIO                        ; bidir  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 86         ; 2        ; NET_TXD[2]                      ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; DDR3_CLK_50                     ; input  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; DDR3_A[12]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; DDR3_DM[0]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; DDR3_DQ[7]                      ; bidir  ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; NET_TX_EN                       ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; NET_RX_DV                       ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; NET_CRS                         ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                          ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; NET_RXD[3]                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK2_50                   ; input  ; 3.3-V LVTTL             ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; SD_SEL                          ; output ; 3.3-V LVTTL             ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; NET_RESET_n                     ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; NET_COL                         ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 82         ; 2        ; NET_MDC                         ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                          ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; NET_RXD[2]                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                           ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; SD_DAT[0]                       ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; SD_DAT[3]                       ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; SD_FB_CLK                       ; input  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; NET_TX_CLK                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 122        ; 2        ; NET_RX_CLK                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                       ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                           ; power  ;                         ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                          ; power  ;                         ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; SD_DAT[1]                       ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; SD_DAT[2]                       ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; SD_CLK                          ; output ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; SD_CMD                          ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; SD_D0_DIR                       ; output ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; NET_TXD[0]                      ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; NET_RXD[1]                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 94         ; 2        ; NET_RXD[0]                      ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                          ; power  ;                         ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                       ; power  ;                         ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; termination_blk0~_rdn_pad       ; input  ; 1.5 V                   ;         ; Row I/O    ; N               ; no       ; Off          ;
; U18      ; 244        ; 5        ; termination_blk0~_rup_pad       ; input  ; 1.5 V                   ;         ; Row I/O    ; N               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DDR3_RESET_n                    ; output ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DDR3_A[7]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; SD_D123_DIR                     ; bidir  ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; SD_CMD_DIR                      ; output ; 1.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; NET_RX_ER                       ; input  ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; NET_PCF_EN                      ; output ; 3.3-V LVTTL             ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DDR3_A[6]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DDR3_A[1]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DDR3_A[2]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DDR3_A[13]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; NET_TXD[1]                      ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; NET_TXD[3]                      ; output ; 2.5 V                   ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DDR3_BA[1]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DDR3_A[14]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DDR3_A[9]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                             ; gnd    ;                         ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                         ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; DDR3_A[8]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DDR3_A[4]                       ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DDR3_A[11]                      ; output ; SSTL-15                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+-------------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|pll7 ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll1 ; deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_sys|sd1|pll7                                                              ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1                                                                                      ; u0|altpll_mipi|sd1|pll7                                                                ;
; PLL mode                      ; Normal                                                                              ; Normal                                                                                                                                        ; No compensation                                                                        ;
; Compensate clock              ; clock0                                                                              ; clock1                                                                                                                                        ; --                                                                                     ;
; Compensated input/output pins ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Switchover type               ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                                                                      ; 50.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                                                                      ; 50.0 MHz                                                                               ;
; Nominal VCO frequency         ; 500.0 MHz                                                                           ; 1200.0 MHz                                                                                                                                    ; 600.0 MHz                                                                              ;
; VCO post scale K counter      ; 2                                                                                   ; --                                                                                                                                            ; 2                                                                                      ;
; VCO frequency control         ; Auto                                                                                ; Manual Phase                                                                                                                                  ; Auto                                                                                   ;
; VCO phase shift step          ; 250 ps                                                                              ; 104 ps                                                                                                                                        ; 208 ps                                                                                 ;
; VCO multiply                  ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; VCO divide                    ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Freq min lock                 ; 30.0 MHz                                                                            ; 25.01 MHz                                                                                                                                     ; 25.0 MHz                                                                               ;
; Freq max lock                 ; 65.02 MHz                                                                           ; 54.18 MHz                                                                                                                                     ; 54.18 MHz                                                                              ;
; M VCO Tap                     ; 0                                                                                   ; 0                                                                                                                                             ; 0                                                                                      ;
; M Initial                     ; 1                                                                                   ; 1                                                                                                                                             ; 1                                                                                      ;
; M value                       ; 10                                                                                  ; 24                                                                                                                                            ; 12                                                                                     ;
; N value                       ; 1                                                                                   ; 1                                                                                                                                             ; 1                                                                                      ;
; Charge pump current           ; setting 1                                                                           ; setting 1                                                                                                                                     ; setting 1                                                                              ;
; Loop filter resistance        ; setting 27                                                                          ; setting 27                                                                                                                                    ; setting 27                                                                             ;
; Loop filter capacitance       ; setting 0                                                                           ; setting 0                                                                                                                                     ; setting 0                                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                ; 680 kHz to 980 kHz                                                                                                                            ; 680 kHz to 980 kHz                                                                     ;
; Bandwidth type                ; Medium                                                                              ; Medium                                                                                                                                        ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                 ; On                                                                                                                                            ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                 ; Off                                                                                                                                           ; Off                                                                                    ;
; PLL location                  ; PLL_1                                                                               ; PLL_2                                                                                                                                         ; PLL_3                                                                                  ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                       ; DDR3_CLK_50                                                                                                                                   ; MAX10_CLK1_50                                                                          ;
; Inclk1 signal                 ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ; Dedicated Pin                                                                                                                                 ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                  ; --                                                                                                                                            ; --                                                                                     ;
+-------------------------------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; Name                                                                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[0]                                                 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u0|altpll_sys|sd1|pll7|clk[0]                                   ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[1]                                                 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u0|altpll_sys|sd1|pll7|clk[1]                                   ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[2]                                                 ; clock2       ; 5    ; 3   ; 83.33 MHz        ; 0 (0 ps)      ; 7.50 (250 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll_sys|sd1|pll7|clk[2]                                   ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0] ; clock0       ; 6    ; 1   ; 300.0 MHz        ; 0 (0 ps)      ; 11.25 (104 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0] ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[1] ; clock1       ; 6    ; 1   ; 300.0 MHz        ; 270 (2500 ps) ; 11.25 (104 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 4       ; 0       ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1] ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[2] ; clock2       ; 6    ; 1   ; 300.0 MHz        ; 0 (0 ps)      ; 11.25 (104 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[2] ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3] ; clock3       ; 6    ; 1   ; 300.0 MHz        ; 270 (2500 ps) ; 11.25 (104 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even   ; --            ; 4       ; 0       ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[3] ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[4] ; clock4       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)      ; 5.63 (104 ps)    ; 50/50      ; C4      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                             ;
+------------------+------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-------------------------+------------------+--------------------------------+
; Name             ; Type ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; I/O Standard            ; Current Strength ; Output Termination             ;
+------------------+------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-------------------------+------------------+--------------------------------+
; DDR3_DQS_p[0]    ; DQS  ; Bidir     ; L14          ; 78         ; 36         ; 22         ; x9            ; Right    ; 6        ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DM[0]  ; DQ   ; Output    ; N19          ; 78         ; 34         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[0]  ; DQ   ; Bidir     ; L20          ; 78         ; 37         ; 0          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[1]  ; DQ   ; Bidir     ; L19          ; 78         ; 37         ; 7          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[2]  ; DQ   ; Bidir     ; L18          ; 78         ; 37         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[3]  ; DQ   ; Bidir     ; M15          ; 78         ; 33         ; 21         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[4]  ; DQ   ; Bidir     ; M18          ; 78         ; 37         ; 21         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[5]  ; DQ   ; Bidir     ; M14          ; 78         ; 33         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[6]  ; DQ   ; Bidir     ; M20          ; 78         ; 34         ; 7          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[7]  ; DQ   ; Bidir     ; N20          ; 78         ; 34         ; 0          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
; DDR3_DQS_p[1]    ; DQS  ; Bidir     ; K14          ; 78         ; 41         ; 22         ; x9            ; Right    ; 6        ; Differential 1.5-V SSTL ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DM[1]  ; DQ   ; Output    ; J15          ; 78         ; 44         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[8]  ; DQ   ; Bidir     ; K19          ; 78         ; 42         ; 7          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[9]  ; DQ   ; Bidir     ; K18          ; 78         ; 42         ; 21         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[10] ; DQ   ; Bidir     ; J18          ; 78         ; 42         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[11] ; DQ   ; Bidir     ; K20          ; 78         ; 42         ; 0          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[12] ; DQ   ; Bidir     ; H18          ; 78         ; 45         ; 14         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[13] ; DQ   ; Bidir     ; J20          ; 78         ; 45         ; 7          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[14] ; DQ   ; Bidir     ; H20          ; 78         ; 45         ; 0          ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
;      DDR3_DQ[15] ; DQ   ; Bidir     ; H19          ; 78         ; 45         ; 21         ; x9            ; Right    ; 6        ; SSTL-15                 ; Default          ; Series 40 Ohm with Calibration ;
+------------------+------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-------------------------+------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |deca_graphics                                                                                                                       ; 16338 (1)   ; 11256 (0)                 ; 158 (158)     ; 969652      ; 137  ; 1          ; 6            ; 0       ; 3         ; 152  ; 0            ; 5082 (1)     ; 2854 (0)          ; 8402 (0)         ; 0          ; |deca_graphics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |I2C_HDMI_Config:u2|                                                                                                              ; 135 (83)    ; 71 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (40)      ; 7 (0)             ; 64 (43)          ; 0          ; |deca_graphics|I2C_HDMI_Config:u2                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |I2C_Controller:u0|                                                                                                            ; 52 (52)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 7 (7)             ; 21 (21)          ; 0          ; |deca_graphics|I2C_HDMI_Config:u2|I2C_Controller:u0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |deca_vip:u0|                                                                                                                     ; 16039 (0)   ; 11102 (0)                 ; 0 (0)         ; 969652      ; 137  ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 4937 (0)     ; 2831 (0)          ; 8271 (0)         ; 0          ; |deca_graphics|deca_vip:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;       |alt_vipvfr131_vfr:alt_vip_vfr_1|                                                                                              ; 2061 (0)    ; 1772 (0)                  ; 0 (0)         ; 262228      ; 31   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (0)      ; 473 (0)           ; 1313 (0)         ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1                                                                                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |alt_vipvfr131_common_avalon_mm_slave:slave|                                                                                ; 686 (686)   ; 611 (611)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 229 (229)         ; 386 (386)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |alt_vipvfr131_common_stream_output:outputter|                                                                              ; 60 (60)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 39 (39)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_stream_output:outputter                                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |alt_vipvfr131_prc:prc|                                                                                                     ; 1167 (3)    ; 1001 (0)                  ; 0 (0)         ; 262228      ; 31   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (3)      ; 223 (0)           ; 788 (0)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc                                                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;             |alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|                                                           ; 75 (75)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 65 (65)           ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;             |alt_vipvfr131_prc_core:prc_core|                                                                                        ; 190 (190)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 37 (37)           ; 125 (125)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;             |alt_vipvfr131_prc_read_master:read_master|                                                                              ; 904 (0)     ; 771 (0)                   ; 0 (0)         ; 262228      ; 31   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 121 (0)           ; 665 (0)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;                |alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|                                                     ; 633 (243)   ; 503 (166)                 ; 0 (0)         ; 262228      ; 31   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (72)     ; 119 (25)          ; 399 (146)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;                   |alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|                                                  ; 222 (0)     ; 177 (0)                   ; 0 (0)         ; 262144      ; 29   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 72 (0)            ; 115 (0)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                                                                                                           ; deca_vip     ;
;                      |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                                   ; 202 (92)    ; 157 (47)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 72 (0)            ; 95 (57)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                                                                                               ; deca_vip     ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                               ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 19 (19)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                                                                  ; deca_vip     ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                               ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 19 (19)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                                                                  ; deca_vip     ;
;                      |alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 262144      ; 29   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                           ; deca_vip     ;
;                         |altsyncram:ram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 29   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                            ; work         ;
;                            |altsyncram_ecl1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 29   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated                                                                                                             ; work         ;
;                   |alt_vipvfr131_common_general_fifo:cmd_fifo|                                                                       ; 168 (3)     ; 160 (2)                   ; 0 (0)         ; 84          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 22 (0)            ; 138 (3)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo                                                                                                                                                                                                                                                ; deca_vip     ;
;                      |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                                   ; 19 (5)      ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (2)            ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                    ; deca_vip     ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                                                                                       ; deca_vip     ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                                                                                       ; deca_vip     ;
;                         |alt_vipvfr131_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer|                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer                                                                                         ; deca_vip     ;
;                      |alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|              ; 135 (132)   ; 128 (126)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 128 (126)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                                                                                                               ; deca_vip     ;
;                         |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                   ; deca_vip     ;
;                      |alt_vipvfr131_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                                                                                                       ; deca_vip     ;
;                      |alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                               ; 9 (2)       ; 9 (2)                     ; 0 (0)         ; 84          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 3 (2)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                ; deca_vip     ;
;                         |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                                ; 7 (2)       ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                                                    ; deca_vip     ;
;                            |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                       ; deca_vip     ;
;                         |altsyncram:ram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                 ; work         ;
;                            |altsyncram_ksk1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ksk1:auto_generated                                                                                                                                  ; work         ;
;                |alt_vipvfr131_common_pulling_width_adapter:width_adaptor|                                                            ; 271 (271)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 266 (266)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;          |alt_vipvfr131_vfr_control_packet_encoder:encoder|                                                                          ; 92 (92)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 18 (18)           ; 57 (57)          ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_control_packet_encoder:encoder                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |alt_vipvfr131_vfr_controller:controller|                                                                                   ; 147 (147)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 134 (134)        ; 0          ; |deca_graphics|deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller                                                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |altera_std_synchronizer_bundle:sync|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_std_synchronizer_bundle:sync|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_002|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_003|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_004|                                                                                   ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_004                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_005|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_005                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_006|                                                                                   ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_006                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller_007|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_007                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;       |deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|                                                                                         ; 502 (54)    ; 411 (31)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (22)      ; 131 (2)           ; 280 (29)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1                                                                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;          |ALT_CUSP150_AU:ctrl_cnt_id_1008_line254|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:ctrl_cnt_id_1008_line254                                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |ALT_CUSP150_AU:x_cnt_id_1021_line395|                                                                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:x_cnt_id_1021_line395                                                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |ALT_CUSP150_AU:x_cnt_orig_1_id_1019_line394|                                                                               ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:x_cnt_orig_1_id_1019_line394                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |ALT_CUSP150_AVALON_ST_OUTPUT:dout0|                                                                                        ; 36 (36)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 28 (28)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AVALON_ST_OUTPUT:dout0                                                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |alt_cusp150_avalon_st_input:din0|                                                                                          ; 173 (173)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 25 (25)           ; 114 (114)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_avalon_st_input:din0                                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |alt_cusp150_cmp:fu_id_1314_line242_28|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_cmp:fu_id_1314_line242_28                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |alt_cusp150_muxbin2:plane_regs_232_d_muxinst|                                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_muxbin2:plane_regs_232_d_muxinst                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |alt_cusp150_muxbin2:plane_regs_23_d_muxinst|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_muxbin2:plane_regs_23_d_muxinst                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |alt_cusp150_muxbin2:plane_regs_d_muxinst|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_muxbin2:plane_regs_d_muxinst                                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |alt_cusp150_muxhot16:dout0_wdata_muxinst|                                                                                  ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 66 (66)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_muxhot16:dout0_wdata_muxinst                                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |alt_cusp150_pc:pc|                                                                                                         ; 15 (9)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_pc:pc                                                                                                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;             |lpm_counter:\d2:lpm_counter_component|                                                                                  ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_pc:pc|lpm_counter:\d2:lpm_counter_component                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |cntr_pll:auto_generated|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_pc:pc|lpm_counter:\d2:lpm_counter_component|cntr_pll:auto_generated                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |alt_cusp150_reg:din0_6_stage_1_id_1613|                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_6_stage_1_id_1613                                                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;          |alt_cusp150_reg:din0_6_stage_2_id_1616|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_6_stage_2_id_1616                                                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;          |alt_cusp150_reg:din0_justread_0_id_1024_line378|                                                                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_justread_0_id_1024_line378                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs_1711|                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_1711                                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs_175|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_175                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs_176|                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_176                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs_177|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_177                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs_17|                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_17                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |alt_cusp150_reg:din0_non_img_buffer_regs|                                                                                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs                                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |alt_cusp150_reg:header_type_0_0_id_1006_line232|                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:header_type_0_0_id_1006_line232                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;          |alt_cusp150_reg:just_read_din0_1_id_1013_line233|                                                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:just_read_din0_1_id_1013_line233                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |alt_cusp150_reg:plane_regs_232|                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:plane_regs_232                                                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |alt_cusp150_reg:plane_regs_23|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:plane_regs_23                                                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |alt_cusp150_reg:plane_regs|                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:plane_regs                                                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |alt_cusp150_reg:width_id_1003_line115|                                                                                     ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:width_id_1003_line115                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |alt_cusp150_reg:x_cnt_orig_0_id_1017_line394|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:x_cnt_orig_0_id_1017_line394                                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;       |deca_vip_altpll_mipi:altpll_mipi|                                                                                             ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi                                                                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |deca_vip_altpll_mipi_altpll_9t22:sd1|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1                                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |deca_vip_altpll_mipi_stdsync_sv6:stdsync2|                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |deca_vip_altpll_mipi_dffpipe_l2c:dffpipe3|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_stdsync_sv6:stdsync2|deca_vip_altpll_mipi_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;       |deca_vip_altpll_sys:altpll_sys|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_sys:altpll_sys                                                                                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |deca_vip_altpll_sys_altpll_dsf2:sd1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1                                                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;       |deca_vip_ddr3_status:ddr3_status|                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_ddr3_status:ddr3_status                                                                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;       |deca_vip_hdmi_cvo:hdmi_cvo|                                                                                                   ; 761 (0)     ; 485 (0)                   ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 147 (0)           ; 342 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo                                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |alt_vip_cvo_core:cvo_core|                                                                                                 ; 503 (69)    ; 301 (33)                  ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (32)     ; 98 (2)            ; 222 (36)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core                                                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;             |alt_vip_common_fifo:input_fifo|                                                                                         ; 229 (0)     ; 188 (0)                   ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 84 (0)            ; 104 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;                |dcfifo:input_fifo|                                                                                                   ; 229 (0)     ; 188 (0)                   ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 84 (0)            ; 104 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |dcfifo_5uj1:auto_generated|                                                                                       ; 229 (76)    ; 188 (62)                  ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (18)      ; 84 (35)           ; 104 (12)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |a_gray2bin_usa:rdptr_g_gray2bin|                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_gray2bin_usa:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                          ; work         ;
;                      |a_gray2bin_usa:rs_dgwp_gray2bin|                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_gray2bin_usa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                          ; work         ;
;                      |a_gray2bin_usa:wrptr_g_gray2bin|                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_gray2bin_usa:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                          ; work         ;
;                      |a_gray2bin_usa:ws_dgrp_gray2bin|                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_gray2bin_usa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                          ; work         ;
;                      |a_graycounter_pvb:wrptr_g1p|                                                                                   ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_pvb:wrptr_g1p                                                                                                                                                                                                                                                                                              ; work         ;
;                      |a_graycounter_th6:rdptr_g1p|                                                                                   ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                                                                                              ; work         ;
;                      |alt_synch_pipe_sld:rs_dgwp|                                                                                    ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|alt_synch_pipe_sld:rs_dgwp                                                                                                                                                                                                                                                                                               ; work         ;
;                         |dffpipe_re9:dffpipe15|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe15                                                                                                                                                                                                                                                                         ; work         ;
;                      |alt_synch_pipe_tld:ws_dgrp|                                                                                    ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|alt_synch_pipe_tld:ws_dgrp                                                                                                                                                                                                                                                                                               ; work         ;
;                         |dffpipe_se9:dffpipe18|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|alt_synch_pipe_tld:ws_dgrp|dffpipe_se9:dffpipe18                                                                                                                                                                                                                                                                         ; work         ;
;                      |altsyncram_6131:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 51200       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |cmpr_2h5:rdempty_eq_comp_msb|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|cmpr_2h5:rdempty_eq_comp_msb                                                                                                                                                                                                                                                                                             ; work         ;
;                      |dffpipe_3dc:rdaclr|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_qe9:rs_brp|                                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_qe9:rs_brp                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_qe9:rs_bwp|                                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_qe9:ws_brp|                                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_qe9:ws_bwp|                                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                                                                       ; work         ;
;                      |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                            ; work         ;
;                      |mux_9d7:rdemp_eq_comp_msb_mux|                                                                                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                            ; work         ;
;             |alt_vip_common_generic_step_count:h_counter|                                                                            ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 16 (16)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;             |alt_vip_common_generic_step_count:v_counter|                                                                            ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 16 (16)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:v_counter                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;             |alt_vip_common_sync:enable_sync|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;             |alt_vip_common_sync:genlock_enable_sync|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_sync:genlock_enable_sync                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;             |alt_vip_common_trigger_sync:mode_change_trigger_sync|                                                                   ; 4 (1)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_trigger_sync:mode_change_trigger_sync                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;                |alt_vip_common_sync:toggle_sync|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_trigger_sync:mode_change_trigger_sync|alt_vip_common_sync:toggle_sync                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;             |alt_vip_cvo_statemachine:statemachine|                                                                                  ; 35 (35)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_cvo_statemachine:statemachine                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |alt_vip_cvo_stream_marker:stream_marker|                                                                                ; 28 (28)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_cvo_stream_marker:stream_marker                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;             |alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|                                                            ; 62 (39)     ; 30 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)      ; 7 (0)             ; 28 (23)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;                |alt_vip_cvo_sync_generation:gen_cvo_syncs[0].pixel_lane_sync_generator|                                              ; 23 (23)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 5 (5)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|alt_vip_cvo_sync_generation:gen_cvo_syncs[0].pixel_lane_sync_generator                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |alt_vip_cvo_scheduler:scheduler|                                                                                           ; 57 (28)     ; 46 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (9)       ; 18 (7)            ; 29 (14)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |alt_vip_common_event_packet_decode:resp_vib_decoder|                                                                    ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;             |alt_vip_common_event_packet_encode:cmd_mark_encoder|                                                                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mark_encoder                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;             |alt_vip_common_event_packet_encode:cmd_mode_banks_encoder|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mode_banks_encoder                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;             |alt_vip_common_event_packet_encode:cmd_vib_encoder|                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_vib_encoder                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |alt_vip_video_input_bridge:video_in|                                                                                       ; 217 (90)    ; 138 (42)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (46)      ; 31 (0)            ; 107 (50)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in                                                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                         ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 25 (25)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;             |alt_vip_common_event_packet_encode:rsp_output|                                                                          ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 9 (9)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_event_packet_encode:rsp_output                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;             |alt_vip_common_video_packet_decode:video_input|                                                                         ; 102 (57)    ; 61 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (28)      ; 30 (15)           ; 43 (15)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;                |alt_vip_common_latency_1_to_latency_0:latency_converter|                                                             ; 45 (45)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 29 (29)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;       |deca_vip_jtag_uart:jtag_uart|                                                                                                 ; 165 (42)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (19)      ; 24 (5)            ; 91 (18)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|                                                                    ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 33 (33)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;             |scfifo:rfifo|                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_9621:auto_generated|                                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_gc21:dpfifo|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo                                                                                                                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                       ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                             ; work         ;
;                         |cntr_337:count_usedw|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                                                        ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                                               ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                                                     ; work         ;
;                      |dpram_d021:FIFOram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram                                                                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_hcl1:altsyncram1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1                                                                                                                                                                                                                                                      ; work         ;
;          |deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;             |scfifo:wfifo|                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_9621:auto_generated|                                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_gc21:dpfifo|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo                                                                                                                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                       ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                             ; work         ;
;                         |cntr_337:count_usedw|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                                                        ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                                               ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                                                     ; work         ;
;                      |dpram_d021:FIFOram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram                                                                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_hcl1:altsyncram1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1                                                                                                                                                                                                                                                      ; work         ;
;       |deca_vip_led:led|                                                                                                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_led:led                                                                                                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;       |deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|                                                                                   ; 5059 (0)    ; 2709 (0)                  ; 0 (0)         ; 13792       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2349 (0)     ; 670 (0)           ; 2040 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif                                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |afi_mux_ddr3_ddrx:m0|                                                                                                      ; 179 (179)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 161 (161)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|afi_mux_ddr3_ddrx:m0                                                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |deca_vip_mem_if_ddr3_emif_c0:c0|                                                                                           ; 2685 (0)    ; 1252 (0)                  ; 0 (0)         ; 12960       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1391 (0)     ; 132 (0)           ; 1162 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |alt_mem_ddrx_mm_st_converter:a0|                                                                                        ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_ddrx_mm_st_converter:a0                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |alt_mem_if_nextgen_ddr3_controller_core:ng0|                                                                            ; 2675 (0)    ; 1248 (0)                  ; 0 (0)         ; 12960       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1385 (0)     ; 132 (0)           ; 1158 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0                                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;                |alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|                                                     ; 2675 (0)    ; 1248 (0)                  ; 0 (0)         ; 12960       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1385 (0)     ; 132 (0)           ; 1158 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                    ; deca_vip     ;
;                   |alt_mem_ddrx_controller:controller_inst|                                                                          ; 2675 (1)    ; 1248 (1)                  ; 0 (0)         ; 12960       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1385 (0)     ; 132 (0)           ; 1158 (1)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                            ; deca_vip     ;
;                      |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                 ; 44 (1)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 42 (1)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                              ; deca_vip     ;
;                         |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                               ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; deca_vip     ;
;                         |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; deca_vip     ;
;                         |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|                                              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                ; deca_vip     ;
;                            |alt_mem_ddrx_ddr3_odt_gen:ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst|                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|alt_mem_ddrx_ddr3_odt_gen:ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                       ; deca_vip     ;
;                      |alt_mem_ddrx_arbiter:arbiter_inst|                                                                             ; 204 (204)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 1 (1)             ; 117 (117)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                          ; deca_vip     ;
;                      |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                         ; 85 (85)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 5 (5)             ; 65 (65)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                      ; deca_vip     ;
;                      |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                             ; 213 (213)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 4 (4)             ; 104 (104)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                          ; deca_vip     ;
;                      |alt_mem_ddrx_input_if:input_if_inst|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                        ; deca_vip     ;
;                      |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                       ; 153 (153)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 26 (26)           ; 57 (57)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                    ; deca_vip     ;
;                      |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                       ; 486 (78)    ; 253 (31)                  ; 0 (0)         ; 8352        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 233 (47)     ; 4 (0)             ; 249 (31)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                    ; deca_vip     ;
;                         |alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                  ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component                                                                                  ; work         ;
;                               |altsyncram_14l1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_14l1:auto_generated                                                   ; work         ;
;                         |alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|                                           ; 34 (2)      ; 23 (0)                    ; 0 (0)         ; 48          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 23 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                   ; deca_vip     ;
;                            |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 32 (0)      ; 23 (0)                    ; 0 (0)         ; 48          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component                                                                         ; work         ;
;                               |scfifo_8k31:auto_generated|                                                                           ; 32 (0)      ; 23 (0)                    ; 0 (0)         ; 48          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated                                              ; work         ;
;                                  |a_dpfifo_hv21:dpfifo|                                                                              ; 32 (21)     ; 23 (12)                   ; 0 (0)         ; 48          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (12)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo                         ; work         ;
;                                     |altsyncram_39d1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|altsyncram_39d1:FIFOram ; work         ;
;                                     |cntr_137:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|cntr_137:usedw_counter  ; work         ;
;                                     |cntr_k2b:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|cntr_k2b:rd_ptr_msb     ; work         ;
;                                     |cntr_l2b:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|cntr_l2b:wr_ptr         ; work         ;
;                         |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                          ; 33 (1)      ; 23 (0)                    ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 1 (0)             ; 22 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                  ; deca_vip     ;
;                            |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 32 (0)      ; 23 (0)                    ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 22 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                        ; work         ;
;                               |scfifo_gk31:auto_generated|                                                                           ; 32 (0)      ; 23 (0)                    ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 22 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated                                                                             ; work         ;
;                                  |a_dpfifo_pv21:dpfifo|                                                                              ; 32 (21)     ; 23 (12)                   ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 22 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo                                                        ; work         ;
;                                     |altsyncram_j9d1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|altsyncram_j9d1:FIFOram                                ; work         ;
;                                     |cntr_137:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|cntr_137:usedw_counter                                 ; work         ;
;                                     |cntr_k2b:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|cntr_k2b:rd_ptr_msb                                    ; work         ;
;                                     |cntr_l2b:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|cntr_l2b:wr_ptr                                        ; work         ;
;                         |alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|                                          ; 192 (192)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 3 (3)             ; 93 (93)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                  ; deca_vip     ;
;                         |alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|                                                ; 149 (149)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 80 (80)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst                                                                                                                        ; deca_vip     ;
;                      |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                 ; 35 (35)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 23 (23)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                              ; deca_vip     ;
;                      |alt_mem_ddrx_sideband:sideband_inst|                                                                           ; 71 (71)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 1 (1)             ; 33 (33)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                        ; deca_vip     ;
;                      |alt_mem_ddrx_tbp:tbp_inst|                                                                                     ; 845 (845)   ; 397 (397)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 442 (442)    ; 59 (59)           ; 344 (344)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                  ; deca_vip     ;
;                      |alt_mem_ddrx_timing_param:timing_param_inst|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_timing_param:timing_param_inst                                                                                                                                                                                ; deca_vip     ;
;                      |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                       ; 672 (11)    ; 276 (3)                   ; 0 (0)         ; 4608        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 394 (8)      ; 20 (0)            ; 258 (3)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                    ; deca_vip     ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work         ;
;                               |altsyncram_btk1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated            ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_l0l1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work         ;
;                               |altsyncram_btk1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated            ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_l0l1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work         ;
;                               |altsyncram_btk1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated            ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_l0l1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work         ;
;                               |altsyncram_btk1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated            ; work         ;
;                         |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work         ;
;                               |altsyncram_l0l1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated          ; work         ;
;                         |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                     ; 32 (32)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 7 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                             ; deca_vip     ;
;                         |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                     ; 481 (423)   ; 197 (165)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (256)    ; 17 (14)           ; 182 (153)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                             ; deca_vip     ;
;                            |alt_mem_ddrx_list:burstcount_list|                                                                       ; 58 (58)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 3 (3)             ; 29 (29)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                           ; deca_vip     ;
;                         |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                            ; 79 (79)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 3 (3)             ; 34 (34)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                    ; deca_vip     ;
;                         |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                  ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 32 (32)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                          ; deca_vip     ;
;          |deca_vip_mem_if_ddr3_emif_p0:p0|                                                                                           ; 679 (0)     ; 657 (0)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 381 (0)           ; 278 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|                                                                        ; 679 (8)     ; 657 (8)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 381 (0)           ; 278 (8)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_addr_cmd_datapath:uaddr_cmd_datapath|                                                   ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 44 (44)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_datapath:uaddr_cmd_datapath                                                                                                                                                                                                                                                              ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|                                                       ; 161 (3)     ; 153 (3)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 99 (2)            ; 56 (1)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads                                                                                                                                                                                                                                                                  ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[0].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 4 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[0].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[0].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[0].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[0].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[0].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[10].uaddress_pad|                                                                    ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[10].uaddress_pad                                                                                                                                                                                                                    ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[10].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                          ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[10].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                     ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[10].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                       ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[10].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                       ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[11].uaddress_pad|                                                                    ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 4 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad                                                                                                                                                                                                                    ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                          ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                     ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                       ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                       ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[12].uaddress_pad|                                                                    ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[12].uaddress_pad                                                                                                                                                                                                                    ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[12].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                          ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[12].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                     ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[12].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                       ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[12].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                       ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[13].uaddress_pad|                                                                    ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 4 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad                                                                                                                                                                                                                    ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                          ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                     ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                       ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                       ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[14].uaddress_pad|                                                                    ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 3 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[14].uaddress_pad                                                                                                                                                                                                                    ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[14].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                          ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[14].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                     ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[14].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                       ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[14].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                       ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[1].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 3 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[1].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[1].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[1].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[1].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[1].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[2].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[2].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[2].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[2].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[2].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[2].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[3].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[3].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[3].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[3].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[3].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[3].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[4].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[4].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[4].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[4].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[4].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[4].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[5].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[5].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[5].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[5].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[5].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[5].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[6].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[6].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[6].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[6].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[6].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[6].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[7].uaddress_pad|                                                                     ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[7].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[7].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[7].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[7].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[7].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[8].uaddress_pad|                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:address_gen[9].uaddress_pad|                                                                     ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[9].uaddress_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[9].uaddress_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[9].uaddress_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[9].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[9].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:bank_gen[0].ubank_pad|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[0].ubank_pad                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[0].ubank_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                 ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[0].ubank_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[0].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[0].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                              ; deca_vip     ;
;                   |addr_cmd_pad_m10:bank_gen[1].ubank_pad|                                                                           ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[1].ubank_pad                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[1].ubank_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                 ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[1].ubank_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[1].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[1].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                              ; deca_vip     ;
;                   |addr_cmd_pad_m10:bank_gen[2].ubank_pad|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                 ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                              ; deca_vip     ;
;                   |addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad                                                                                                                                                                                                                         ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                               ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                          ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cas_n_gen[0].ucas_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                            ; deca_vip     ;
;                   |addr_cmd_pad_m10:cke_gen[0].ucke_pad|                                                                             ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad                                                                                                                                                                                                                             ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                   ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                                ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                                ; deca_vip     ;
;                   |addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                 ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                              ; deca_vip     ;
;                   |addr_cmd_pad_m10:odt_gen[0].uodt_pad|                                                                             ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad                                                                                                                                                                                                                             ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                   ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                                ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                                ; deca_vip     ;
;                   |addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad                                                                                                                                                                                                                         ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                               ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                          ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                            ; deca_vip     ;
;                   |addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad|                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad                                                                                                                                                                                                                     ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                           ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                      ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                        ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:reset_n_gen[0].ureset_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                        ; deca_vip     ;
;                   |addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altera_gpio_lite:uadc_pad|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|altera_gpio_lite:uadc_pad                                                                                                                                                                                                 ; deca_vip     ;
;                         |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|altera_gpio_lite:uadc_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                            ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi                                                                                                                                                              ; deca_vip     ;
;                      |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo                                                                                                                                                              ; deca_vip     ;
;                   |altera_gpio_lite:clock_gen[0].umem_ck_pad|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|altera_gpio_lite:clock_gen[0].umem_ck_pad                                                                                                                                                                                                                        ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|altera_gpio_lite:clock_gen[0].umem_ck_pad|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                   ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|                                                ; 149 (68)    ; 149 (68)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 119 (66)          ; 30 (2)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                           ; deca_vip     ;
;                   |altera_gpio_lite:dq_ddio_io|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io                                                                                                                                                                                                                               ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                   |altera_gpio_lite:dqs_ddio_io|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io                                                                                                                                                                                                                              ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                         ; deca_vip     ;
;                   |altera_gpio_lite:extra_ddio_out|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:extra_ddio_out                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:extra_ddio_out|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe                                                                                                                                                                                    ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_hi|                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_hi                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_lo|                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_lo                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|                                                ; 149 (65)    ; 146 (65)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 118 (61)          ; 29 (4)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                           ; deca_vip     ;
;                   |altera_gpio_lite:dq_ddio_io|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io                                                                                                                                                                                                                               ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                                                                                          ; deca_vip     ;
;                   |altera_gpio_lite:dqs_ddio_io|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io                                                                                                                                                                                                                              ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                         ; deca_vip     ;
;                   |altera_gpio_lite:extra_ddio_out|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:extra_ddio_out                                                                                                                                                                                                                           ; deca_vip     ;
;                      |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:extra_ddio_out|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe                                                                                                                                                                                    ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_hi|                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_hi                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_lo|                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:extra_output_pad_gen[0].hr_to_fr_lo                                                                                                                                                                      ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo|                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_hi|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_hi                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe|                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe                                                                                                                                                                           ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|                                                       ; 63 (25)     ; 51 (25)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 16 (9)            ; 35 (16)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath                                                                                                                                                                                                                                                                  ; deca_vip     ;
;                   |dcfifo:rdata_fifo|                                                                                                ; 38 (0)      ; 26 (0)                    ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 7 (0)             ; 19 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo                                                                                                                                                                                                                                                ; work         ;
;                      |dcfifo_i6d1:auto_generated|                                                                                    ; 38 (18)     ; 26 (16)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 7 (7)             ; 19 (3)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated                                                                                                                                                                                                                     ; work         ;
;                         |a_graycounter_aub:wrptr_g1p|                                                                                ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_aub:wrptr_g1p                                                                                                                                                                                         ; work         ;
;                         |a_graycounter_eg6:rdptr_g1p|                                                                                ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_eg6:rdptr_g1p                                                                                                                                                                                         ; work         ;
;                         |altsyncram_eu21:fifo_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|altsyncram_eu21:fifo_ram                                                                                                                                                                                            ; work         ;
;                         |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                       ; work         ;
;                         |mux_9d7:rdemp_eq_comp_msb_mux|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                       ; work         ;
;                         |mux_9d7:wrfull_eq_comp_lsb_mux|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|mux_9d7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                      ; work         ;
;                         |mux_9d7:wrfull_eq_comp_msb_mux|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|mux_9d7:wrfull_eq_comp_msb_mux                                                                                                                                                                                      ; work         ;
;                |deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|                                                                       ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 3 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk|                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk                                                                                                                                                                                                                           ; deca_vip     ;
;                   |deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_ctl_reset_clk|                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_ctl_reset_clk                                                                                                                                                                                                                     ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_p0_write_datapath_m10:uwrite_datapath|                                                     ; 74 (74)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 74 (74)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_write_datapath_m10:uwrite_datapath                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |deca_vip_mem_if_ddr3_emif_pll0:pll0|                                                                                       ; 15 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 8 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0                                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;             |altpll:upll_memphy|                                                                                                     ; 15 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 8 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                |altpll_t0j3:auto_generated|                                                                                          ; 15 (10)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 8 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |altpll_dyn_phase_le_qrn:altpll_dyn_phase_le2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|altpll_dyn_phase_le_qrn:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altpll_dyn_phase_le_rrn:altpll_dyn_phase_le4|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|altpll_dyn_phase_le_rrn:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altpll_dyn_phase_le_srn:altpll_dyn_phase_le5|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|altpll_dyn_phase_le_srn:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                                 ; work         ;
;                   |cntr_ocd:phasestep_counter|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|cntr_ocd:phasestep_counter                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |cntr_uqd:pll_internal_phasestep|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|cntr_uqd:pll_internal_phasestep                                                                                                                                                                                                                                                                                              ; work         ;
;          |deca_vip_mem_if_ddr3_emif_s0:s0|                                                                                           ; 1669 (0)    ; 731 (0)                   ; 0 (0)         ; 320         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 932 (0)      ; 138 (0)           ; 599 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |altera_mem_if_sequencer_rst:sequencer_rst|                                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 9 (9)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;             |deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|                                                       ; 56 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 36 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;                |altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo|                                                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                               ; deca_vip     ;
;                |altera_avalon_sc_fifo:sequencer_pll_mgr_inst_avl_agent_rsp_fifo|                                                     ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_pll_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                               ; deca_vip     ;
;                |altera_avalon_sc_fifo:sequencer_rw_mgr_inst_avl_agent_rsp_fifo|                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_merlin_master_agent:cpu_inst_data_master_agent|                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_data_master_agent                                                                                                                                                                                                                                                         ; deca_vip     ;
;                |altera_merlin_master_translator:cpu_inst_data_master_translator|                                                     ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator                                                                                                                                                                                                                                               ; deca_vip     ;
;                |altera_merlin_slave_agent:sequencer_phy_mgr_inst_avl_agent|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_phy_mgr_inst_avl_agent                                                                                                                                                                                                                                                    ; deca_vip     ;
;                |altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                                                                                                     ; deca_vip     ;
;                |altera_merlin_slave_translator:sequencer_phy_mgr_inst_avl_translator|                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_phy_mgr_inst_avl_translator                                                                                                                                                                                                                                          ; deca_vip     ;
;                |altera_merlin_slave_translator:sequencer_pll_mgr_inst_avl_translator|                                                ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_pll_mgr_inst_avl_translator                                                                                                                                                                                                                                          ; deca_vip     ;
;                |altera_merlin_slave_translator:sequencer_rw_mgr_inst_avl_translator|                                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_rw_mgr_inst_avl_translator                                                                                                                                                                                                                                           ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_cmd_demux:cmd_demux|                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                            ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_router:router|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_router:router                                                                                                                                                                                                                                                  ; deca_vip     ;
;                |deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_rsp_mux:rsp_mux|                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                ; deca_vip     ;
;             |rw_manager_ddr3:sequencer_rw_mgr_inst|                                                                                  ; 744 (0)     ; 443 (0)                   ; 0 (0)         ; 320         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (0)      ; 118 (0)           ; 339 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;                |rw_manager_generic:rw_mgr_inst|                                                                                      ; 744 (47)    ; 443 (33)                  ; 0 (0)         ; 320         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (6)      ; 118 (9)           ; 339 (26)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;                   |rw_manager_core:rw_mgr_core_inst|                                                                                 ; 705 (152)   ; 410 (110)                 ; 0 (0)         ; 320         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (46)     ; 109 (12)          ; 315 (64)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst                                                                                                                                                                                                                                                                          ; deca_vip     ;
;                      |rw_manager_datamux:mux_iter[0].datamux_i|                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[0].datamux_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                      |rw_manager_datamux:mux_iter[1].datamux_i|                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[1].datamux_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                      |rw_manager_datamux:mux_iter[2].datamux_i|                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[2].datamux_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                      |rw_manager_datamux:mux_iter[3].datamux_i|                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[3].datamux_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                      |rw_manager_di_buffer_wrap:di_buffer_wrap_i|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i                                                                                                                                                                                                                               ; deca_vip     ;
;                         |rw_manager_di_buffer:rw_manager_di_buffer_i|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i                                                                                                                                                                                   ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component                                                                                                                                                   ; work         ;
;                               |altsyncram_uok1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_uok1:auto_generated                                                                                                                    ; work         ;
;                      |rw_manager_jumplogic:jumplogic_i|                                                                              ; 150 (150)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 45 (45)           ; 47 (47)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i                                                                                                                                                                                                                                         ; deca_vip     ;
;                      |rw_manager_m10_ac_ROM:ac_ROM_i|                                                                                ; 61 (61)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 2 (2)             ; 30 (30)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_m10_ac_ROM:ac_ROM_i                                                                                                                                                                                                                                           ; deca_vip     ;
;                      |rw_manager_m10_inst_ROM:inst_ROM_i|                                                                            ; 110 (110)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_m10_inst_ROM:inst_ROM_i                                                                                                                                                                                                                                       ; deca_vip     ;
;                      |rw_manager_read_datapath:read_datapath_i|                                                                      ; 186 (19)    ; 108 (10)                  ; 0 (0)         ; 288         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (8)       ; 33 (0)            ; 101 (11)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                         |rw_manager_bitcheck:bitcheck_i|                                                                             ; 109 (109)   ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 25 (25)           ; 46 (46)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_bitcheck:bitcheck_i                                                                                                                                                                                                  ; deca_vip     ;
;                         |rw_manager_pattern_fifo:pattern_fifo_i|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i                                                                                                                                                                                          ; deca_vip     ;
;                            |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component                                                                                                                                                          ; work         ;
;                               |altsyncram_epk1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated                                                                                                                           ; work         ;
;                         |rw_manager_write_decoder:write_decoder_i|                                                                   ; 64 (9)      ; 57 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (1)             ; 50 (14)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i                                                                                                                                                                                        ; deca_vip     ;
;                            |rw_manager_data_decoder:DO_decoder|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder                                                                                                                                                     ; deca_vip     ;
;                            |rw_manager_dm_decoder:DM_decoder_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_dm_decoder:DM_decoder_i                                                                                                                                                     ; deca_vip     ;
;                            |rw_manager_lfsr12:dm_lfsr_i|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr12:dm_lfsr_i                                                                                                                                                            ; deca_vip     ;
;                            |rw_manager_lfsr36:do_lfsr_i|                                                                             ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr36:do_lfsr_i                                                                                                                                                            ; deca_vip     ;
;                      |rw_manager_write_decoder:write_decoder_i|                                                                      ; 69 (14)     ; 54 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 17 (1)            ; 49 (12)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i                                                                                                                                                                                                                                 ; deca_vip     ;
;                         |rw_manager_data_decoder:DO_decoder|                                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder                                                                                                                                                                                              ; deca_vip     ;
;                         |rw_manager_lfsr12:dm_lfsr_i|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr12:dm_lfsr_i                                                                                                                                                                                                     ; deca_vip     ;
;                         |rw_manager_lfsr36:do_lfsr_i|                                                                                ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 23 (23)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr36:do_lfsr_i                                                                                                                                                                                                     ; deca_vip     ;
;             |sequencer_m10:cpu_inst|                                                                                                 ; 791 (791)   ; 185 (185)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 593 (593)    ; 3 (3)             ; 195 (195)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |sequencer_phy_mgr:sequencer_phy_mgr_inst|                                                                               ; 54 (54)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 5 (5)             ; 22 (22)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;             |sequencer_pll_mgr:sequencer_pll_mgr_inst|                                                                               ; 43 (43)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 31 (31)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_pll_mgr:sequencer_pll_mgr_inst                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;       |deca_vip_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 4460 (0)    ; 3685 (0)                  ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 639 (0)      ; 895 (0)           ; 2926 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rdata_fifo|                                                         ; 96 (96)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 28 (28)           ; 64 (64)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rsp_fifo|                                                           ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 9 (9)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rdata_fifo|                                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rsp_fifo|                                                                ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |altera_avalon_sc_fifo:ddr3_status_s1_agent_rdata_fifo|                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ddr3_status_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |altera_avalon_sc_fifo:ddr3_status_s1_agent_rsp_fifo|                                                                       ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ddr3_status_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rdata_fifo|                                                        ; 47 (47)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 36 (36)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |altera_avalon_sc_fifo:led_s1_agent_rdata_fifo|                                                                             ; 27 (27)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                               ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;          |altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|                                                               ; 42 (42)     ; 20 (20)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 21 (21)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;             |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_4bg1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated                                                                                                                                                                                                                                                                                              ; work         ;
;          |altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|                                                                 ; 1243 (1243) ; 1188 (1188)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 51 (51)           ; 1137 (1137)      ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rdata_fifo|                                                         ; 67 (67)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 66 (66)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|                                                           ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rdata_fifo|                                                                  ; 68 (68)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 65 (65)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|                                                                    ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 18 (18)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|                                                                              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 11 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rdata_fifo|                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                             ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo|                                                                           ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 33 (33)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                             ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 10 (10)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                      ; 30 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 19 (0)            ; 10 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 30 (26)     ; 28 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (18)           ; 10 (8)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                      ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 31 (0)            ; 10 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (30)           ; 10 (7)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                      ; 25 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 9 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 25 (21)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (13)           ; 9 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                      ; 82 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (0)            ; 50 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 82 (78)     ; 80 (76)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (28)           ; 50 (49)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                      ; 22 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 11 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 22 (18)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (8)            ; 11 (9)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                      ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 22 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 36 (32)     ; 32 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (11)           ; 22 (21)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                      ; 23 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 7 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 23 (19)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (11)           ; 7 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                                      ; 109 (0)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 62 (0)            ; 42 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 109 (105)   ; 80 (76)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 62 (59)           ; 42 (41)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                                      ; 210 (0)     ; 208 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 81 (0)            ; 127 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 210 (206)   ; 208 (204)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 81 (77)           ; 127 (127)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                                      ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 28 (0)            ; 39 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (27)           ; 39 (36)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                                      ; 521 (0)     ; 518 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 251 (0)           ; 267 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 521 (517)   ; 518 (514)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 251 (247)         ; 267 (267)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                                      ; 83 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 42 (0)            ; 39 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 83 (79)     ; 80 (76)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 42 (40)           ; 39 (37)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                                      ; 83 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 6 (0)             ; 75 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 83 (79)     ; 80 (76)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (3)             ; 75 (74)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                          ; 97 (0)      ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 84 (0)            ; 10 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                               ; 97 (93)     ; 94 (90)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 84 (83)           ; 10 (7)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                     ; work         ;
;          |altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|                                                            ; 383 (0)     ; 185 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 28 (0)            ; 215 (0)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                        ; 383 (381)   ; 185 (185)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (138)    ; 28 (28)           ; 215 (206)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                               ; deca_vip     ;
;                |altera_merlin_burst_adapter_min:the_min|                                                                             ; 11 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 9 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min                                                                                                                                                                                                                       ; deca_vip     ;
;                   |altera_merlin_burst_adapter_subtractor:da_sub|                                                                    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub                                                                                                                                                                         ; deca_vip     ;
;                      |altera_merlin_burst_adapter_adder:subtract|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub|altera_merlin_burst_adapter_adder:subtract                                                                                                                              ; deca_vip     ;
;          |altera_merlin_master_agent:alt_vip_vfr_1_avalon_master_agent|                                                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:alt_vip_vfr_1_avalon_master_agent                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_merlin_master_agent:nios2_gen2_data_master_agent|                                                                   ; 22 (22)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_data_master_agent                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;          |altera_merlin_master_agent:nios2_gen2_instruction_master_agent|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_instruction_master_agent                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;          |altera_merlin_master_translator:alt_vip_vfr_1_avalon_master_translator|                                                    ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 42 (42)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:alt_vip_vfr_1_avalon_master_translator                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |altera_merlin_slave_agent:alt_vip_vfr_1_avalon_slave_agent|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_vip_vfr_1_avalon_slave_agent                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |altera_merlin_slave_agent:altpll_mipi_pll_slave_agent|                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_mipi_pll_slave_agent                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |altera_merlin_slave_agent:ddr3_status_s1_agent|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ddr3_status_s1_agent                                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;          |altera_merlin_slave_agent:led_s1_agent|                                                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_s1_agent                                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|                                                                      ; 72 (13)     ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (12)      ; 0 (0)             ; 22 (1)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent                                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                          ; 59 (59)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 21 (21)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent|                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;          |altera_merlin_slave_agent:onchip_memory2_s1_agent|                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_s1_agent                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |altera_merlin_slave_translator:alt_vip_vfr_1_avalon_slave_translator|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:alt_vip_vfr_1_avalon_slave_translator                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |altera_merlin_slave_translator:altpll_mipi_pll_slave_translator|                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_mipi_pll_slave_translator                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_merlin_slave_translator:ddr3_status_s1_translator|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 5 (5)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ddr3_status_s1_translator                                                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                          ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 13 (13)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator|                                                      ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (25)           ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                                                                                                                                  ; deca_vip     ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                        ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 19 (19)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|                                                              ; 33 (33)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (23)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter                                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|                                                       ; 23 (23)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 14 (14)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                          ; deca_vip     ;
;          |altera_merlin_width_adapter:alt_vip_vfr_1_avalon_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter|                         ; 58 (58)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 44 (44)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:alt_vip_vfr_1_avalon_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_alt_vip_vfr_1_avalon_master_rsp_width_adapter|                         ; 457 (457)   ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 451 (451)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_alt_vip_vfr_1_avalon_master_rsp_width_adapter                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_nios2_gen2_data_master_rsp_width_adapter|                              ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 36 (36)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_nios2_gen2_data_master_rsp_width_adapter                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |altera_merlin_width_adapter:nios2_gen2_data_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter|                              ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 72 (72)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_gen2_data_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 8 (8)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 100 (92)    ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (12)      ; 0 (0)             ; 84 (78)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                   ; deca_vip     ;
;             |altera_merlin_arbitrator:arb|                                                                                           ; 10 (6)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 6 (4)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;                |altera_merlin_arb_adder:adder|                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                        ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 49 (46)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;             |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                        ; 61 (58)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (43)      ; 0 (0)             ; 17 (14)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;             |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                              ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_router_001:router_001|                                                                          ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 17 (17)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_router_002:router_002|                                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_router_003:router_003|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                                                                                                                                                             ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                               ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                                                                       ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                        ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 176 (176)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;          |deca_vip_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                        ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 95 (95)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;       |deca_vip_nios2_gen2:nios2_gen2|                                                                                               ; 2908 (0)    ; 1738 (0)                  ; 0 (0)         ; 65024       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1161 (0)     ; 428 (0)           ; 1319 (0)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2                                                                                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;          |deca_vip_nios2_gen2_cpu:cpu|                                                                                               ; 2908 (2511) ; 1738 (1465)               ; 0 (0)         ; 65024       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1161 (1046)  ; 428 (374)         ; 1319 (1091)      ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                ; deca_vip     ;
;             |deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht                                                                                                                                                                                                                                                                                                                                 ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_vhc1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                                                                        ; work         ;
;             |deca_vip_nios2_gen2_cpu_dc_data_module:deca_vip_nios2_gen2_cpu_dc_data|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_data_module:deca_vip_nios2_gen2_cpu_dc_data                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_data_module:deca_vip_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_aoe1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_data_module:deca_vip_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;             |deca_vip_nios2_gen2_cpu_dc_tag_module:deca_vip_nios2_gen2_cpu_dc_tag|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_tag_module:deca_vip_nios2_gen2_cpu_dc_tag                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_tag_module:deca_vip_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_ftb1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_tag_module:deca_vip_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim                                                                                                                                                                                                                                                                                                                     ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                           ; work         ;
;                   |altsyncram_hec1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                                                            ; work         ;
;             |deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data                                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_2uc1:auto_generated|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;             |deca_vip_nios2_gen2_cpu_ic_tag_module:deca_vip_nios2_gen2_cpu_ic_tag|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3456        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_tag_module:deca_vip_nios2_gen2_cpu_ic_tag                                                                                                                                                                                                                                                                                                                           ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3456        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_tag_module:deca_vip_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_7lc1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3456        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_tag_module:deca_vip_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7lc1:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                 ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                               ; work         ;
;                            |lpm_mult:Mult0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                ; work         ;
;                               |mult_9401:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                                                                       ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                 ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                               ; work         ;
;                            |lpm_mult:Mult0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                ; work         ;
;                               |mult_9b01:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                                                       ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                 ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                        ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                               ; work         ;
;                            |lpm_mult:Mult0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                ; work         ;
;                               |mult_9b01:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                                                       ; work         ;
;             |deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|                                                ; 395 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (8)      ; 54 (5)            ; 227 (72)         ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                        ; deca_vip     ;
;                |deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|                         ; 143 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 45 (0)            ; 55 (0)           ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper                                                                                                                                                                                                                            ; deca_vip     ;
;                   |deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|                        ; 54 (50)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 37 (34)           ; 12 (11)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk                                                                                                                                  ; deca_vip     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                             ; work         ;
;                   |deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|                              ; 90 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (5)             ; 47 (47)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck                                                                                                                                        ; deca_vip     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                   ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                   ; work         ;
;                   |sld_virtual_jtag_basic:deca_vip_nios2_gen2_cpu_debug_slave_phy|                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:deca_vip_nios2_gen2_cpu_debug_slave_phy                                                                                                                                                             ; work         ;
;                |deca_vip_nios2_gen2_cpu_nios2_avalon_reg:the_deca_vip_nios2_gen2_cpu_nios2_avalon_reg|                               ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_avalon_reg:the_deca_vip_nios2_gen2_cpu_nios2_avalon_reg                                                                                                                                                                                                                                  ; deca_vip     ;
;                |deca_vip_nios2_gen2_cpu_nios2_oci_break:the_deca_vip_nios2_gen2_cpu_nios2_oci_break|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_break:the_deca_vip_nios2_gen2_cpu_nios2_oci_break                                                                                                                                                                                                                                    ; deca_vip     ;
;                |deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug|                                 ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug                                                                                                                                                                                                                                    ; deca_vip     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                ; work         ;
;                |deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|                                       ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 1 (1)             ; 61 (61)          ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem                                                                                                                                                                                                                                          ; deca_vip     ;
;                   |deca_vip_nios2_gen2_cpu_ociram_sp_ram_module:deca_vip_nios2_gen2_cpu_ociram_sp_ram|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|deca_vip_nios2_gen2_cpu_ociram_sp_ram_module:deca_vip_nios2_gen2_cpu_ociram_sp_ram                                                                                                                                                       ; deca_vip     ;
;                      |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|deca_vip_nios2_gen2_cpu_ociram_sp_ram_module:deca_vip_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                             ; work         ;
;                         |altsyncram_qk21:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|deca_vip_nios2_gen2_cpu_ociram_sp_ram_module:deca_vip_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qk21:auto_generated                                                                                              ; work         ;
;             |deca_vip_nios2_gen2_cpu_register_bank_a_module:deca_vip_nios2_gen2_cpu_register_bank_a|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_a_module:deca_vip_nios2_gen2_cpu_register_bank_a                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_a_module:deca_vip_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_a_module:deca_vip_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;             |deca_vip_nios2_gen2_cpu_register_bank_b_module:deca_vip_nios2_gen2_cpu_register_bank_b|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_b_module:deca_vip_nios2_gen2_cpu_register_bank_b                                                                                                                                                                                                                                                                                                         ; deca_vip     ;
;                |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_b_module:deca_vip_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_b_module:deca_vip_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;       |deca_vip_onchip_memory2:onchip_memory2|                                                                                       ; 69 (0)      ; 2 (0)                     ; 0 (0)         ; 560000      ; 72   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 2 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                                                                                                                    ; deca_vip     ;
;          |altsyncram:the_altsyncram|                                                                                                 ; 69 (0)      ; 2 (0)                     ; 0 (0)         ; 560000      ; 72   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 2 (0)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram_7m81:auto_generated|                                                                                         ; 69 (2)      ; 2 (2)                     ; 0 (0)         ; 560000      ; 72   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 2 (2)             ; 2 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |decode_b7a:decode3|                                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|decode_b7a:decode3                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |mux_83b:mux2|                                                                                                        ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|mux_83b:mux2                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |deca_vip_sw:sw|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                                                            ; deca_vip     ;
;       |deca_vip_timer:timer|                                                                                                         ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 18 (18)           ; 102 (102)        ; 0          ; |deca_graphics|deca_vip:u0|deca_vip_timer:timer                                                                                                                                                                                                                                                                                                                                                                                                                                      ; deca_vip     ;
;    |sld_hub:auto_hub|                                                                                                                ; 163 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 16 (0)            ; 67 (0)           ; 0          ; |deca_graphics|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|                                  ; 162 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 16 (0)            ; 67 (0)           ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                          ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 162 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 16 (4)            ; 67 (0)           ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 157 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 12 (0)            ; 67 (0)           ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                          ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 157 (113)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (62)      ; 12 (11)           ; 67 (41)          ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                             ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                     ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |deca_graphics|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                   ; altera_sld   ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                ;
+---------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; ADC_CLK_10                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[0]                    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]                    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DDR3_A[0]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[1]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[2]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[3]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[4]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[5]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[6]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[7]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[8]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[9]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[10]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[11]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[12]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[13]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_A[14]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_BA[0]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_BA[1]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_BA[2]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_CAS_n                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_CKE                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_CS_n                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_DM[0]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_DM[1]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_ODT                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_RAS_n                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_RESET_n              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_WE_n                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HDMI_TX_CLK               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[4]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[5]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[6]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[7]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[8]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[9]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[10]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[11]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[12]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[13]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[14]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[15]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[16]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[17]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[18]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[19]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[20]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[21]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[22]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_D[23]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_DE                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_HS                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_TX_VS                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_COL                   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_CRS                   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_MDC                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_PCF_EN                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_RESET_n               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_RX_CLK                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RX_DV                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RX_ER                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RXD[0]                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RXD[1]                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RXD[2]                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_RXD[3]                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_TX_CLK                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; NET_TX_EN                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_TXD[0]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_TXD[1]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_TXD[2]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; NET_TXD[3]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD_DIR                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_D0_DIR                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_FB_CLK                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SD_SEL                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; USB_CLKIN                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; USB_CS                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; USB_DIR                   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; USB_FAULT_n               ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; USB_NXT                   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; USB_RESET_n               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; USB_STP                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CAP_SENSE_I2C_SCL         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CAP_SENSE_I2C_SDA         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_I2S[0]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_I2S[1]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_I2S[2]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_I2S[3]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_LRCLK                ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_MCLK                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_SCLK                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; NET_MDIO                  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD                    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_D123_DIR               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[0]                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[1]                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[2]                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[3]                 ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[0]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[1]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[2]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[3]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[4]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[5]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[6]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; USB_DATA[7]               ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DDR3_CK_n                 ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_CK_p                 ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; DDR3_DQ[0]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[1]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[2]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[3]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[4]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[5]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[6]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[7]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[8]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[9]                ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[10]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[11]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[12]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[13]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[14]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQ[15]               ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQS_n[0]             ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQS_n[1]             ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQS_p[0]             ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DDR3_DQS_p[1]             ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; HDMI_I2C_SCL              ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HDMI_I2C_SDA              ; Bidir    ; --            ; (6) 833 ps    ; --                    ; --       ; --       ;
; MAX10_CLK1_50             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DDR3_CLK_50               ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; MAX10_CLK2_50             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; HDMI_TX_INT               ; Input    ; --            ; (6) 833 ps    ; --                    ; --       ; --       ;
; SW[1]                     ; Input    ; (6) 838 ps    ; --            ; --                    ; --       ; --       ;
; SW[0]                     ; Input    ; --            ; (6) 838 ps    ; --                    ; --       ; --       ;
; termination_blk0~_rup_pad ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; termination_blk0~_rdn_pad ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+---------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                              ;                   ;         ;
; KEY[0]                                                  ;                   ;         ;
; KEY[1]                                                  ;                   ;         ;
; NET_COL                                                 ;                   ;         ;
; NET_CRS                                                 ;                   ;         ;
; NET_RX_CLK                                              ;                   ;         ;
; NET_RX_DV                                               ;                   ;         ;
; NET_RX_ER                                               ;                   ;         ;
; NET_RXD[0]                                              ;                   ;         ;
; NET_RXD[1]                                              ;                   ;         ;
; NET_RXD[2]                                              ;                   ;         ;
; NET_RXD[3]                                              ;                   ;         ;
; NET_TX_CLK                                              ;                   ;         ;
; SD_FB_CLK                                               ;                   ;         ;
; USB_CLKIN                                               ;                   ;         ;
; USB_DIR                                                 ;                   ;         ;
; USB_FAULT_n                                             ;                   ;         ;
; USB_NXT                                                 ;                   ;         ;
; CAP_SENSE_I2C_SCL                                       ;                   ;         ;
; CAP_SENSE_I2C_SDA                                       ;                   ;         ;
; HDMI_I2S[0]                                             ;                   ;         ;
; HDMI_I2S[1]                                             ;                   ;         ;
; HDMI_I2S[2]                                             ;                   ;         ;
; HDMI_I2S[3]                                             ;                   ;         ;
; HDMI_LRCLK                                              ;                   ;         ;
; HDMI_MCLK                                               ;                   ;         ;
; HDMI_SCLK                                               ;                   ;         ;
; NET_MDIO                                                ;                   ;         ;
; SD_CMD                                                  ;                   ;         ;
; SD_D123_DIR                                             ;                   ;         ;
; SD_DAT[0]                                               ;                   ;         ;
; SD_DAT[1]                                               ;                   ;         ;
; SD_DAT[2]                                               ;                   ;         ;
; SD_DAT[3]                                               ;                   ;         ;
; USB_DATA[0]                                             ;                   ;         ;
; USB_DATA[1]                                             ;                   ;         ;
; USB_DATA[2]                                             ;                   ;         ;
; USB_DATA[3]                                             ;                   ;         ;
; USB_DATA[4]                                             ;                   ;         ;
; USB_DATA[5]                                             ;                   ;         ;
; USB_DATA[6]                                             ;                   ;         ;
; USB_DATA[7]                                             ;                   ;         ;
; DDR3_CK_n                                               ;                   ;         ;
; DDR3_CK_p                                               ;                   ;         ;
; DDR3_DQ[0]                                              ;                   ;         ;
; DDR3_DQ[1]                                              ;                   ;         ;
; DDR3_DQ[2]                                              ;                   ;         ;
; DDR3_DQ[3]                                              ;                   ;         ;
; DDR3_DQ[4]                                              ;                   ;         ;
; DDR3_DQ[5]                                              ;                   ;         ;
; DDR3_DQ[6]                                              ;                   ;         ;
; DDR3_DQ[7]                                              ;                   ;         ;
; DDR3_DQ[8]                                              ;                   ;         ;
; DDR3_DQ[9]                                              ;                   ;         ;
; DDR3_DQ[10]                                             ;                   ;         ;
; DDR3_DQ[11]                                             ;                   ;         ;
; DDR3_DQ[12]                                             ;                   ;         ;
; DDR3_DQ[13]                                             ;                   ;         ;
; DDR3_DQ[14]                                             ;                   ;         ;
; DDR3_DQ[15]                                             ;                   ;         ;
; DDR3_DQS_n[0]                                           ;                   ;         ;
; DDR3_DQS_n[1]                                           ;                   ;         ;
; DDR3_DQS_p[0]                                           ;                   ;         ;
; DDR3_DQS_p[1]                                           ;                   ;         ;
; HDMI_I2C_SCL                                            ;                   ;         ;
; HDMI_I2C_SDA                                            ;                   ;         ;
;      - I2C_HDMI_Config:u2|I2C_Controller:u0|Selector4~0 ; 1                 ; 6       ;
;      - I2C_HDMI_Config:u2|I2C_Controller:u0|ACK2~2      ; 1                 ; 6       ;
;      - I2C_HDMI_Config:u2|I2C_Controller:u0|ACK3~1      ; 1                 ; 6       ;
; MAX10_CLK1_50                                           ;                   ;         ;
; DDR3_CLK_50                                             ;                   ;         ;
; MAX10_CLK2_50                                           ;                   ;         ;
; HDMI_TX_INT                                             ;                   ;         ;
;      - I2C_HDMI_Config:u2|LUT_INDEX[2]~0                ; 1                 ; 6       ;
;      - I2C_HDMI_Config:u2|LUT_INDEX[5]~6                ; 1                 ; 6       ;
; SW[1]                                                   ;                   ;         ;
;      - deca_vip:u0|deca_vip_sw:sw|read_mux_out[1]~0     ; 0                 ; 6       ;
; SW[0]                                                   ;                   ;         ;
;      - deca_vip:u0|deca_vip_sw:sw|read_mux_out[0]~1     ; 1                 ; 6       ;
; termination_blk0~_rup_pad                               ;                   ;         ;
; termination_blk0~_rdn_pad                               ;                   ;         ;
+---------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DDR3_CK_p                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_D18                    ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DDR3_CLK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_N15                    ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|I2C_Controller:u0|Decoder0~1                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y53_N16         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|I2C_Controller:u0|SD_COUNTER[0]~17                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y53_N18         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X52_Y52_N3              ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|LessThan0~4                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y3_N28          ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|LessThan1~0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y52_N28         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X45_Y3_N25              ; 54      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_HDMI_Config:u2|mI2C_DATA[15]~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y52_N30         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:u2|mI2C_GO                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X51_Y53_N25             ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_M8                     ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_M8                     ; 195     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_P11                    ; 16      ; Clock                                              ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_P11                    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X43_Y40_N0            ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X43_Y40_N0            ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|WideOr1~1                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y28_N10         ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|always32~1                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y29_N8          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[0]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y30_N10         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[10]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y32_N4          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[11]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y29_N18         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[12]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y30_N16         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[13]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y29_N12         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[14]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y29_N8          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[15]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y29_N28         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[16]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y29_N30         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[17]                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y29_N28         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[1]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y29_N6          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[2]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y29_N30         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[3]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y29_N0          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[4]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y29_N2          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[5]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y33_N30         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[6]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y32_N18         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[7]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y33_N12         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[8]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y29_N26         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[9]                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y32_N18         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_common_stream_output:outputter|int_ready~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y35_N10         ; 47      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y33_N24         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y33_N30         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~3                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y33_N28         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y33_N26         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|input_valid_shift_reg[1]                                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y35_N9              ; 260     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|packet_samples_reg[0]~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y35_N30         ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|pre_data_out[31]~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y35_N0          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|reads_issued[3]~44                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y35_N16         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|state.IDLE                                                                                                                                                                                                                                                                                                                                                     ; FF_X19_Y35_N17             ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|state.RUNNING                                                                                                                                                                                                                                                                                                                                                  ; FF_X26_Y35_N27             ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0                                                                                                                          ; LCCOMB_X36_Y35_N4          ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~0                                                                ; LCCOMB_X9_Y30_N4           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][8]~1                                                                                                                   ; LCCOMB_X9_Y30_N22          ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[1][6]~20                                                                                                                  ; LCCOMB_X9_Y30_N24          ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[2][17]~39                                                                                                                 ; LCCOMB_X9_Y30_N30          ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[2]~0                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y30_N16         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[5]~1                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y30_N20         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_wrreq~0                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y32_N12         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_en~2                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y30_N12         ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                                                                                                                                                          ; FF_X38_Y30_N31             ; 94      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid~0                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y30_N22         ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|update_outstanding_reads~2                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y30_N10         ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|write_count[2]~20                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y30_N30         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor|buffers[0][31]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y35_N10         ; 224     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor|buffers[7][31]~226                                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y35_N26         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor|outputs_waiting[1]~3                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y35_N10         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|comb~2                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y35_N20         ; 98      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller|WideOr12                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y33_N0          ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                                                                                                                                                            ; FF_X32_Y33_N1              ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller|state.IDLE                                                                                                                                                                                                                                                                                                                                                                   ; FF_X20_Y33_N17             ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller|state.SENDING_ADDRESS                                                                                                                                                                                                                                                                                                                                                        ; FF_X21_Y33_N13             ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_vfr_controller:controller|state.SENDING_WORDS                                                                                                                                                                                                                                                                                                                                                          ; FF_X20_Y33_N31             ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                        ; FF_X44_Y53_N25             ; 372     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                        ; FF_X37_Y15_N17             ; 53      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                        ; FF_X1_Y38_N17              ; 283     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_004|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X6_Y26_N25              ; 74      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_004|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X6_Y26_N5               ; 451     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                        ; FF_X4_Y38_N5               ; 136     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_006|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X34_Y26_N21             ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_006|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X35_Y26_N25             ; 2029    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                        ; FF_X1_Y38_N15              ; 2130    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                            ; FF_X19_Y35_N13             ; 2259    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:ctrl_cnt_id_1008_line254|trigger                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y41_N6          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:x_cnt_id_1021_line395|trigger                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y41_N8          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AU:x_cnt_orig_1_id_1019_line394|trigger                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y41_N16         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|ALT_CUSP150_AVALON_ST_OUTPUT:dout0|trigger~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y41_N26         ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_avalon_st_input:din0|fifo_data[1][25]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y35_N24         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_avalon_st_input:din0|fifo_data[2][27]~1                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y35_N14         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_avalon_st_input:din0|take_comb~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y35_N20         ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_pc:pc|ena_pc~0                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y42_N10         ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_pc:pc|load_pc~7                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y42_N0          ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_6_stage_1_id_1613|trigger                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y41_N28         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_1711|trigger                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y41_N30         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs_176|trigger~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y41_N10         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:din0_non_img_buffer_regs|trigger                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y41_N2          ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:header_type_0_0_id_1006_line232|trigger                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y41_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:plane_regs|trigger                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y41_N4          ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:width_id_1003_line115|trigger~1                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y41_N22         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|alt_cusp150_reg:x_cnt_orig_0_id_1017_line394|trigger~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y41_N6          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|pc_decoder_pcf0[3]                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X44_Y43_N1              ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|pc_decoder_pcf0[5]                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X44_Y43_N7              ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_alt_vip_cpr_1:alt_vip_cpr_1|pc_decoder_pcw[12]                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X44_Y43_N11             ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                                                                               ; PLL_3                      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|prev_reset                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X36_Y14_N17             ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                      ; 2856    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                      ; 3054    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1                      ; 210     ; Clock                                              ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_pvb:wrptr_g1p|cntr_cout[0]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y48_N30         ; 29      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p|_~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X76_Y50_N24         ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                                                                                                       ; FF_X76_Y50_N5              ; 97      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count[9]~11                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X72_Y49_N30         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:v_counter|count[4]~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y51_N22         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|frames_in_sync[15]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y49_N2          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                                                                                                ; FF_X71_Y51_N23             ; 110     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder|always5~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y47_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder|internal_ready                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y47_N6          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mark_encoder|always0~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y48_N2          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_vib_encoder|always0~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y47_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|always1~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y47_N28         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_scheduler:scheduler|user_packet_detected~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y47_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|Selector6~7                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y47_N0          ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y48_N14         ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_event_packet_encode:rsp_output|dout_ready_sig                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y47_N28         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_event_packet_encode:rsp_output|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                                                                                                                                       ; FF_X46_Y47_N13             ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_ready_0_r                                                                                                                                                                                                                                                            ; FF_X46_Y44_N17             ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|always10~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y45_N0          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|always2~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y45_N30         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|always5~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y45_N24         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|control_packet_beat[3]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y45_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|packet_type[3]~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y48_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|state.CONTROL_PACKET                                                                                                                                                                                                                                                                                                                   ; FF_X47_Y44_N1              ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|alt_vip_common_video_packet_decode:video_input|state~29                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y44_N10         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|count[5]~49                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y48_N6          ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|count_subsample[1]~2                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y48_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_video_input_bridge:video_in|state.NEW_CONTROL_PACKET                                                                                                                                                                                                                                                                                                                                                              ; FF_X46_Y47_N19             ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y21_N2          ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y28_N26         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y28_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|alt_jtag_atlantic:deca_vip_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y28_N20         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y18_N14         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y18_N2          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y17_N2          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X35_Y17_N21             ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|ien_AF~1                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y17_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y21_N8          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X36_Y18_N1              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y18_N22         ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_led:led|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y10_N0          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|afi_mux_ddr3_ddrx:m0|afi_rdata_valid[0]~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y36_N24         ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_ddrx_mm_st_converter:a0|itf_wr_if_ready~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y18_N12         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[0]                                                                                                                                                                        ; FF_X64_Y42_N1              ; 16      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[1]                                                                                                                                                                        ; FF_X64_Y40_N29             ; 18      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[2]                                                                                                                                                                        ; FF_X64_Y40_N31             ; 18      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[3]                                                                                                                                                                        ; FF_X65_Y40_N3              ; 16      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_bank_addr[2]~0                                                                                                                                                                  ; LCCOMB_X59_Y26_N26         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_size[1]~7                                                                                                                                                                       ; LCCOMB_X61_Y19_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~0                                                                                                                                                                              ; LCCOMB_X60_Y18_N22         ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|generating                                                                                                                                                                          ; FF_X60_Y20_N23             ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full~1                                                                                                                                                                    ; LCCOMB_X60_Y18_N10         ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_tfaw_cmd_cnt[1]~0                                                                                                                                 ; LCCOMB_X64_Y35_N4          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_trrd_cnt[1]~16                                                                                                                                    ; LCCOMB_X60_Y35_N22         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always132~0                                                                                                                                                                   ; LCCOMB_X64_Y35_N10         ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always145~0                                                                                                                                                                   ; LCCOMB_X63_Y34_N2          ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~4                                                                                                                              ; LCCOMB_X62_Y33_N28         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_this_chip~4                                                                                                                              ; LCCOMB_X63_Y34_N18         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~0                                                                                                                             ; LCCOMB_X63_Y34_N20         ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_this_chip~4                                                                                                                             ; LCCOMB_X63_Y34_N16         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_diff_chip[1]~21                                                                                                                             ; LCCOMB_X62_Y33_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_this_chip[2]~5                                                                                                                              ; LCCOMB_X64_Y34_N28         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[4]~7                                                                                                                             ; LCCOMB_X60_Y34_N0          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_this_chip[1]~14                                                                                                                            ; LCCOMB_X61_Y33_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                                   ; LCCOMB_X64_Y18_N8          ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|_~6                ; LCCOMB_X67_Y22_N0          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|_~9                ; LCCOMB_X67_Y22_N26         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|pulse_ram_output~2 ; LCCOMB_X67_Y22_N10         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                                    ; LCCOMB_X69_Y28_N26         ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|_~8                                               ; LCCOMB_X71_Y28_N4          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|_~9                                               ; LCCOMB_X69_Y28_N28         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|pulse_ram_output~2                                ; LCCOMB_X71_Y28_N14         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[10][1]~61                                                                                              ; LCCOMB_X66_Y25_N0          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[11][2]~67                                                                                              ; LCCOMB_X66_Y25_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[12][3]~73                                                                                              ; LCCOMB_X66_Y24_N24         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[13][0]~79                                                                                              ; LCCOMB_X66_Y24_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[14][0]~86                                                                                              ; LCCOMB_X65_Y24_N8          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[15][3]~90                                                                                              ; LCCOMB_X65_Y24_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][1]~3                                                                                                ; LCCOMB_X65_Y27_N16         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[2][2]~13                                                                                               ; LCCOMB_X64_Y27_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[3][3]~19                                                                                               ; LCCOMB_X64_Y27_N16         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[4][2]~25                                                                                               ; LCCOMB_X64_Y26_N8          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][2]~31                                                                                               ; LCCOMB_X64_Y26_N14         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][0]~37                                                                                               ; LCCOMB_X64_Y25_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][2]~43                                                                                               ; LCCOMB_X65_Y25_N24         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][3]~49                                                                                               ; LCCOMB_X65_Y25_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[9][1]~55                                                                                               ; LCCOMB_X65_Y25_N22         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[1]~2                                                                                            ; LCCOMB_X66_Y26_N24         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_v~11                                                                                                   ; LCCOMB_X66_Y26_N0          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][3]~8                                                                                                      ; LCCOMB_X65_Y22_N16         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[10][3]~72                                                                                                    ; LCCOMB_X70_Y23_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][3]~76                                                                                                    ; LCCOMB_X69_Y23_N24         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][3]~78                                                                                                    ; LCCOMB_X70_Y23_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[12][2]~83                                                                                                    ; LCCOMB_X67_Y23_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[13][0]~87                                                                                                    ; LCCOMB_X67_Y23_N18         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[13][0]~89                                                                                                    ; LCCOMB_X66_Y23_N12         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[14][2]~95                                                                                                    ; LCCOMB_X66_Y23_N22         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~98                                                                                                    ; LCCOMB_X66_Y23_N28         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][2]~17                                                                                                     ; LCCOMB_X65_Y22_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[2][2]~22                                                                                                     ; LCCOMB_X69_Y22_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[3][3]~29                                                                                                     ; LCCOMB_X70_Y22_N20         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][1]~35                                                                                                     ; LCCOMB_X70_Y22_N8          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][1]~42                                                                                                     ; LCCOMB_X70_Y24_N16         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[6][0]~48                                                                                                     ; LCCOMB_X70_Y24_N8          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][1]~52                                                                                                     ; LCCOMB_X69_Y25_N24         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][1]~54                                                                                                     ; LCCOMB_X69_Y25_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[8][0]~59                                                                                                     ; LCCOMB_X69_Y25_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[9][0]~66                                                                                                     ; LCCOMB_X69_Y25_N22         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~10                                                                                                         ; LCCOMB_X69_Y24_N16         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list~93                                                                                                           ; LCCOMB_X66_Y23_N20         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~14                                                                                                                                                             ; LCCOMB_X64_Y22_N26         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|rdata_burst_complete                                                                                                                                                          ; LCCOMB_X71_Y28_N12         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~0                                                                                                                                      ; LCCOMB_X70_Y20_N28         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~1                                                                                                                                      ; LCCOMB_X70_Y20_N2          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~2                                                                                                                                      ; LCCOMB_X70_Y20_N10         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~3                                                                                                                                      ; LCCOMB_X69_Y20_N14         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~4                                                                                                                                      ; LCCOMB_X70_Y20_N6          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~5                                                                                                                                      ; LCCOMB_X70_Y20_N20         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~6                                                                                                                                      ; LCCOMB_X69_Y20_N0          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_ecc_wdata_fifo_dataid_vector~7                                                                                                                                      ; LCCOMB_X70_Y20_N24         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                                        ; LCCOMB_X66_Y36_N24         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[11]~39                                                                                                                                 ; LCCOMB_X67_Y40_N10         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[4]~25                                                                                                                             ; LCCOMB_X65_Y36_N6          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                                        ; LCCOMB_X67_Y36_N30         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan41~3                                                                                                                                                                                ; LCCOMB_X63_Y42_N14         ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan43~3                                                                                                                                                                                ; LCCOMB_X60_Y41_N6          ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan45~3                                                                                                                                                                                ; LCCOMB_X65_Y41_N12         ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan47~3                                                                                                                                                                                ; LCCOMB_X65_Y43_N30         ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|nor_sbv[1]                                                                                                                                                                                  ; FF_X64_Y42_N17             ; 53      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][4]~12                                                                                                                                                                          ; LCCOMB_X63_Y41_N24         ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][3]~53                                                                                                                                                                          ; LCCOMB_X60_Y40_N16         ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][3]~40                                                                                                                                                                          ; LCCOMB_X67_Y39_N22         ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][3]~27                                                                                                                                                                          ; LCCOMB_X66_Y42_N16         ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~4                                                                                                                                                                               ; LCCOMB_X65_Y34_N22         ; 70      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~3                                                                                                                                                                               ; LCCOMB_X65_Y34_N0          ; 75      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                                               ; LCCOMB_X65_Y34_N6          ; 75      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~1                                                                                                                                                                               ; LCCOMB_X65_Y34_N8          ; 75      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][2]~48                                                                                                                                                                          ; LCCOMB_X63_Y44_N18         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][2]~51                                                                                                                                                                          ; LCCOMB_X60_Y42_N10         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][2]~50                                                                                                                                                                          ; LCCOMB_X64_Y43_N2          ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][3]~49                                                                                                                                                                          ; LCCOMB_X66_Y43_N30         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[4]~9                                                                                                     ; LCCOMB_X62_Y19_N6          ; 7       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][0]~4                                                                         ; LCCOMB_X67_Y21_N16         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][1]~10                                                                        ; LCCOMB_X67_Y21_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][1]~15                                                                        ; LCCOMB_X66_Y21_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][2]~20                                                                        ; LCCOMB_X65_Y21_N28         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][2]~25                                                                        ; LCCOMB_X66_Y21_N4          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][2]~30                                                                        ; LCCOMB_X64_Y21_N4          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][0]~35                                                                        ; LCCOMB_X64_Y21_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~38                                                                        ; LCCOMB_X64_Y21_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v~6                                                                             ; LCCOMB_X65_Y21_N30         ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~2                                                                                                             ; LCCOMB_X66_Y17_N20         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~2                                                                                                             ; LCCOMB_X67_Y17_N26         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                                             ; LCCOMB_X64_Y20_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                                             ; LCCOMB_X67_Y17_N28         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                                              ; LCCOMB_X66_Y17_N14         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                                              ; LCCOMB_X66_Y17_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                                              ; LCCOMB_X67_Y17_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                                              ; LCCOMB_X66_Y17_N22         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~20                                                                                             ; LCCOMB_X61_Y20_N6          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][2]~52                                                                                          ; LCCOMB_X69_Y18_N10         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][3]~62                                                                                          ; LCCOMB_X70_Y17_N22         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][2]~59                                                                                          ; LCCOMB_X71_Y17_N16         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][0]~65                                                                                          ; LCCOMB_X71_Y17_N18         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[1][2]~0                                                                                        ; LCCOMB_X69_Y17_N20         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[2][2]~2                                                                                        ; LCCOMB_X69_Y17_N2          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[3][2]~1                                                                                        ; LCCOMB_X70_Y17_N0          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[6][1]~3                                                                                        ; LCCOMB_X71_Y17_N12         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                                               ; LCCOMB_X60_Y18_N18         ; 32      ; Clock enable, Sync. load, Write enable             ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][1]~16                                                                                                                 ; LCCOMB_X66_Y18_N16         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][0]~40                                                                                                                 ; LCCOMB_X66_Y18_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][2]~41                                                                                                                 ; LCCOMB_X66_Y19_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][2]~42                                                                                                                 ; LCCOMB_X67_Y17_N10         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][1]~43                                                                                                                 ; LCCOMB_X66_Y19_N28         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][2]~45                                                                                                                 ; LCCOMB_X65_Y19_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~39                                                                                                                 ; LCCOMB_X66_Y19_N8          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_put~2                                                                                                                    ; LCCOMB_X65_Y19_N14         ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[2]~25                                                                                                             ; LCCOMB_X66_Y16_N6          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]~12                                                                                                                       ; LCCOMB_X64_Y20_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][1]~18                                                                                                                       ; LCCOMB_X63_Y18_N30         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][0]~50                                                                                                                       ; LCCOMB_X63_Y16_N30         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][0]~51                                                                                                                       ; LCCOMB_X63_Y16_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][0]~52                                                                                                                       ; LCCOMB_X63_Y16_N14         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[5][0]~53                                                                                                                       ; LCCOMB_X63_Y20_N14         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[6][1]~54                                                                                                                       ; LCCOMB_X64_Y16_N28         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~49                                                                                                                       ; LCCOMB_X64_Y16_N30         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~17                                                                                                                           ; LCCOMB_X63_Y18_N10         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y37_N3      ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y37_N5      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y37_N10     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y37_N12     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y37_N17     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y37_N19     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y33_N24     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y33_N26     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y37_N24     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y37_N26     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y33_N17     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y33_N19     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y34_N10     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y34_N12     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y34_N3      ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y34_N5      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|hr_clock                                                                                                                                                                                                                 ; IOCLOCKDIVIDER_X78_Y34_N21 ; 57      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out                                                                                                                                                             ; DDIOOECELL_X78_Y36_N27     ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y41_N7              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X74_Y37_N21             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X76_Y38_N17             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N21             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N13             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X76_Y38_N31             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N9              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N7              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|fr_os_oe_r                                                                                                                                                                                                                                           ; FF_X77_Y38_N31             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y42_N10     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y42_N12     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y42_N24     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y42_N26     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y42_N17     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y42_N19     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y42_N3      ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y42_N5      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y45_N17     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[4].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y45_N19     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y45_N10     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[5].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y45_N12     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y45_N3      ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[6].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y45_N5      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|fr_clock                                                                                                                                                            ; DDIOINCELL_X78_Y45_N24     ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[7].altgpio_bit_i|oe_out                                                                                                                                                              ; DDIOOECELL_X78_Y45_N26     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dq_ddio_io|hr_clock                                                                                                                                                                                                                 ; IOCLOCKDIVIDER_X78_Y44_N21 ; 40      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|altera_gpio_lite:dqs_ddio_io|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|oe_out                                                                                                                                                             ; DDIOOECELL_X78_Y41_N27     ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X76_Y38_N3              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[1].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N25             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N17             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N5              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y41_N23             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y41_N3              ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[6].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X76_Y38_N11             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_oe|dataout_r[0]                                                                                                                                                         ; FF_X77_Y38_N11             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|fr_os_oe_r                                                                                                                                                                                                                                           ; FF_X77_Y41_N15             ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|valid_rdreq~0                                                                                                                                                                                                  ; LCCOMB_X76_Y36_N24         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|valid_wrreq~0                                                                                                                                                                                                  ; LCCOMB_X74_Y36_N22         ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk|reset_reg[14]                                                                                                                                                                                                        ; FF_X69_Y39_N23             ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk|reset_reg[17]                                                                                                                                                                                                        ; FF_X69_Y35_N27             ; 54      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_ctl_reset_clk|reset_reg[15]                                                                                                                                                                                                  ; FF_X69_Y39_N25             ; 1366    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|phy_reset_n                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y35_N26         ; 31      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|pd_down                                                                                                                                                                                                                                                                                                                   ; PHASEDETECTOR_X78_Y50_N0   ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|pll_capture0_clk_ddio                                                                                                                                                                                                                                                                                                     ; PHYCLKTREE_X78_Y53_N4      ; 18      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|pll_mem_clk_ddio                                                                                                                                                                                                                                                                                                          ; PHYCLKTREE_X78_Y53_N4      ; 64      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|pll_write_clk_ddio                                                                                                                                                                                                                                                                                                        ; PHYCLKTREE_X78_Y53_N4      ; 34      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|_~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X77_Y53_N2          ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 112     ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[1]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[2]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 1       ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[4]                                                                                                                                                                                                                                                                                                                  ; PLL_2                      ; 4598    ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|phasedone_state                                                                                                                                                                                                                                                                                                         ; FF_X76_Y53_N29             ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll1~LOCKED                                                                                                                                                                                                                                                                                                             ; PLL_2                      ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                                                              ; FF_X77_Y53_N9              ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y46_N9              ; 298     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|afi_rdata_valid_r                                                                                                                                                                                                                                                   ; FF_X70_Y39_N1              ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_clear_read_datapath                                                                                                                                                                                                                                             ; LCCOMB_X69_Y43_N2          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_set_cs_mask                                                                                                                                                                                                                                                     ; LCCOMB_X69_Y44_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|loopback_mode                                                                                                                                                                                                                                                       ; FF_X72_Y40_N17             ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|next_PC~1                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y44_N24         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always0~0                                                                                                                                                                                                                          ; LCCOMB_X69_Y44_N16         ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always1~0                                                                                                                                                                                                                          ; LCCOMB_X69_Y44_N20         ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always2~0                                                                                                                                                                                                                          ; LCCOMB_X69_Y44_N22         ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always3~0                                                                                                                                                                                                                          ; LCCOMB_X69_Y45_N12         ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[0][5]~34                                                                                                                                                                                                                      ; LCCOMB_X71_Y44_N14         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[1][4]~32                                                                                                                                                                                                                      ; LCCOMB_X70_Y45_N16         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[2][1]~33                                                                                                                                                                                                                      ; LCCOMB_X70_Y44_N10         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[3][0]~35                                                                                                                                                                                                                      ; LCCOMB_X70_Y45_N14         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[0][0]~2                                                                                                                                                                                                              ; LCCOMB_X69_Y45_N16         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[1][0]~1                                                                                                                                                                                                              ; LCCOMB_X69_Y45_N14         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[2][0]~0                                                                                                                                                                                                              ; LCCOMB_X69_Y44_N18         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[3][0]~3                                                                                                                                                                                                              ; LCCOMB_X69_Y45_N30         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_m10_ac_ROM:ac_ROM_i|rdaddress_r[5]                                                                                                                                                                                                                       ; FF_X70_Y36_N31             ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_m10_inst_ROM:inst_ROM_i|q[18]                                                                                                                                                                                                                            ; FF_X71_Y40_N17             ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|dm_lfsr_step                                                                                                                                                                                                               ; LCCOMB_X74_Y40_N18         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|do_lfsr_step                                                                                                                                                                                                               ; LCCOMB_X72_Y40_N2          ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_radd[1]~7                                                                                                                                                                                                          ; LCCOMB_X74_Y40_N14         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_soft_reset_n                                                                                                                                                                                                                                                     ; LCCOMB_X70_Y39_N24         ; 254     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DM_lfsr_step                                                                                                                                                                                                                                                  ; LCCOMB_X74_Y30_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DO_lfsr_step                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y34_N4          ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Decoder2~7                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X64_Y52_N0          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Decoder5~1                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y46_N8          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux104~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y48_N24         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux118~3                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X64_Y46_N16         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux123~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y46_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux2~3                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y48_N16         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux4~5                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X60_Y46_N26         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux66~6                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y51_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux69~2                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y51_N8          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux6~2                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y50_N20         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux76~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y51_N16         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux87~5                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y52_N26         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux89~2                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y52_N28         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Mux93~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y52_N18         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Selector54~12                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y50_N18         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Selector77~1                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X64_Y46_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|Selector78~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y46_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|best_comp_result[2]~4                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y50_N18         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|best_comp_result[8]~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y50_N4          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|count[5]~12                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y52_N28         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|ddr3_init_state[1]                                                                                                                                                                                                                                                                                                                                 ; FF_X63_Y51_N25             ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|ddr3_init_state[3]                                                                                                                                                                                                                                                                                                                                 ; FF_X64_Y51_N25             ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|lock_count[2]~4                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y46_N8          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|main_writedata[8]~12                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X61_Y48_N22         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|pd_state[1]                                                                                                                                                                                                                                                                                                                                        ; FF_X63_Y46_N7              ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|pd_state[2]                                                                                                                                                                                                                                                                                                                                        ; FF_X65_Y46_N1              ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|pd_state[3]                                                                                                                                                                                                                                                                                                                                        ; FF_X64_Y46_N11             ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|readdata_reg[7]~3                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X64_Y47_N14         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|readdata_reg[8]~2                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X64_Y50_N4          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|seq_state[5]                                                                                                                                                                                                                                                                                                                                       ; FF_X59_Y50_N3              ; 116     ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|user_mr_state[2]                                                                                                                                                                                                                                                                                                                                   ; FF_X66_Y48_N21             ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|valid_phase[2]~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y51_N4          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|vfifo[1]~6                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X61_Y51_N16         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_m10:cpu_inst|write_state[3]                                                                                                                                                                                                                                                                                                                                     ; FF_X65_Y52_N13             ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|Decoder2~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y51_N26         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|avl_readdata_r[0]~5                                                                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y50_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_cal_success                                                                                                                                                                                                                                                                                                                  ; FF_X67_Y36_N15             ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_cal_success~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y50_N4          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_mux_sel                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y36_N13             ; 123     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_increment_vfifo_hr[0]                                                                                                                                                                                                                                                                                                   ; FF_X67_Y50_N21             ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_pll_mgr:sequencer_pll_mgr_inst|mem_array[0][0]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y47_N4          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_pll_mgr:sequencer_pll_mgr_inst|mem_array[1][0]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y47_N6          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_pll_mgr:sequencer_pll_mgr_inst|state.READ                                                                                                                                                                                                                                                                                                                       ; FF_X66_Y49_N7              ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_pll_mgr:sequencer_pll_mgr_inst|state.WRITE                                                                                                                                                                                                                                                                                                                      ; FF_X66_Y49_N11             ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y24_N22         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_vfr_1_avalon_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y24_N6          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y13_N28         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_mipi_pll_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N10         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ddr3_status_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y16_N26         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ddr3_status_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y16_N20         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y17_N12         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y17_N16         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y10_N4          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y10_N8          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X71_Y15_N22         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X71_Y15_N4          ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y15_N22         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always10~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y11_N8          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always11~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N12         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always12~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y10_N10         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always13~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y10_N20         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always14~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N18         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always15~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y9_N30          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always16~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y7_N4           ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always17~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N24         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always18~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N6          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always19~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N8          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y14_N12         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always20~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N14         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always21~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y8_N0           ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always22~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N4          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always23~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N30         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always24~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y11_N22         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always25~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N28         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always26~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y11_N8          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always27~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N10         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always28~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N0          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always29~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y11_N26         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y11_N22         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always30~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y14_N20         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always31~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y14_N8          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y14_N26         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y11_N16         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y11_N14         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y11_N2          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y13_N20         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always8~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y13_N12         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|always9~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y13_N8          ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                   ; FF_X62_Y15_N17             ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rsp_fifo|mem_used[31]~2                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y11_N0          ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y18_N14         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y18_N8          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y19_N18         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y19_N0          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y12_N10         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y12_N22         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y15_N10         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y17_N2          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y15_N16         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y14_N8          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y14_N22         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y13_N10         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y24_N24         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y15_N8          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y10_N6          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y12_N14         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y30_N22         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y18_N10         ; 101     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y21_N8          ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y32_N30         ; 52      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y19_N2          ; 256     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y16_N28         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y15_N0          ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[42]                                                                                                                                                                                                                                                                                           ; FF_X26_Y29_N25             ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y17_N8          ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                       ; LCCOMB_X57_Y18_N10         ; 85      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                                                                                                                               ; LCCOMB_X59_Y18_N14         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mem_if_ddr3_emif_avl_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                        ; LCCOMB_X59_Y20_N20         ; 97      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_data_master_agent|hold_waitrequest                                                                                                                                                                                                                                                                                                                                ; FF_X32_Y20_N21             ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:alt_vip_vfr_1_avalon_master_translator|always2~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y30_N20         ; 56      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:alt_vip_vfr_1_avalon_master_translator|burstcount_register_lint[6]~18                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y30_N8          ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_vip_vfr_1_avalon_slave_agent|m0_read~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y28_N8          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y15_N24         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]~8                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y15_N4          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~9                                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y15_N18         ; 51      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mem_if_ddr3_emif_avl_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y11_N20         ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|pending_response_count[5]~12                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y16_N26         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y14_N2          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|pending_response_count[5]~10                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y21_N28         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y21_N26         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:alt_vip_vfr_1_avalon_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter|address_reg[4]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y30_N20         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:alt_vip_vfr_1_avalon_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter|count[1]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y30_N6          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:alt_vip_vfr_1_avalon_master_to_mem_if_ddr3_emif_avl_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                               ; FF_X43_Y30_N17             ; 53      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_alt_vip_vfr_1_avalon_master_rsp_width_adapter|always10~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y15_N10         ; 192     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:mem_if_ddr3_emif_avl_to_alt_vip_vfr_1_avalon_master_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y19_N4          ; 192     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y18_N2          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y18_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y18_N10         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y18_N24         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y19_N10         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|deca_vip_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y19_N0          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_rd_addr_cnt[0]~1                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y13_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y13_N30         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y12_N8          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y14_N20         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y14_N26         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_wr_data_cnt[0]~1                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y14_N4          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                ; FF_X27_Y14_N9              ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                       ; FF_X30_Y14_N27             ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y16_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                     ; FF_X22_Y14_N15             ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                            ; FF_X25_Y13_N29             ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y14_N25             ; 928     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_pipe_flush_waddr[22]~24                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y14_N28         ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y12_N10         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X13_Y16_N26         ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y7_N24          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                    ; FF_X13_Y15_N31             ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X13_Y17_N24         ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X14_Y13_N31             ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|D_src2[6]~12                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X15_Y10_N30         ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                                                               ; FF_X17_Y13_N5              ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y14_N20         ; 186     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y14_N8          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X13_Y14_N10         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_dc_raw_hazard~20                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y14_N0          ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                                                                                                                                                               ; FF_X22_Y8_N21              ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                                                                                               ; FF_X23_Y8_N31              ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                                                                                                                                                               ; FF_X23_Y8_N7               ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                                                                                                                                                               ; FF_X22_Y8_N31              ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y16_N20         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|d_address_offset_field[1]~1                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N22         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|d_writedata[6]~32                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y12_N22         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y14_N18         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y14_N22         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|dc_wb_rd_port_en~1                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y14_N28         ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                            ; LCCOMB_X6_Y18_N26          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                        ; FF_X36_Y20_N17             ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|jxuir                                                                                                                       ; FF_X38_Y28_N31             ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                        ; LCCOMB_X37_Y26_N14         ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                      ; LCCOMB_X37_Y25_N2          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                                                                                      ; LCCOMB_X37_Y27_N30         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                        ; LCCOMB_X37_Y27_N0          ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|take_no_action_break_a~0                                                                                                    ; LCCOMB_X37_Y25_N28         ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_sysclk:the_deca_vip_nios2_gen2_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                           ; FF_X38_Y28_N5              ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|sr[12]~13                                                                                                                         ; LCCOMB_X38_Y28_N8          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|sr[19]~19                                                                                                                         ; LCCOMB_X39_Y26_N20         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|deca_vip_nios2_gen2_cpu_debug_slave_tck:the_deca_vip_nios2_gen2_cpu_debug_slave_tck|sr[37]~28                                                                                                                         ; LCCOMB_X38_Y28_N18         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:deca_vip_nios2_gen2_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                                                    ; LCCOMB_X38_Y28_N26         ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_debug_slave_wrapper:the_deca_vip_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:deca_vip_nios2_gen2_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                                                    ; LCCOMB_X38_Y28_N2          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_avalon_reg:the_deca_vip_nios2_gen2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                             ; LCCOMB_X34_Y22_N6          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                                  ; FF_X69_Y35_N9              ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|MonDReg[0]~16                                                                                                                                                                                                                       ; LCCOMB_X37_Y25_N12         ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                                                      ; LCCOMB_X34_Y22_N0          ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                        ; FF_X38_Y19_N9              ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_fill_ap_offset[1]~1                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y21_N4          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y21_N30          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y21_N20         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y21_N26         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y21_N4           ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|decode_b7a:decode3|w_anode817w[2]                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N8          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|decode_b7a:decode3|w_anode830w[2]                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N30         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|decode_b7a:decode3|w_anode838w[2]                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N22         ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y14_N22         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y14_N4          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y14_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y14_N8          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y14_N4          ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; deca_vip:u0|deca_vip_timer:timer|snap_strobe~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y14_N20         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                ; FF_X36_Y29_N31             ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                                                                                     ; LCCOMB_X35_Y32_N28         ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                                                                                       ; LCCOMB_X35_Y32_N10         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                                                     ; LCCOMB_X36_Y31_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                                                                                                                        ; LCCOMB_X36_Y31_N4          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                                                                                                                        ; LCCOMB_X37_Y31_N30         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~6                                                                                                                                                                                                          ; LCCOMB_X39_Y31_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~10                                                                                                                                                                                          ; LCCOMB_X37_Y32_N4          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19                                                                                                                                                                                          ; LCCOMB_X37_Y32_N8          ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                                                                                                                             ; LCCOMB_X36_Y30_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                                                                                 ; LCCOMB_X37_Y31_N16         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                                                                                                                  ; LCCOMB_X37_Y32_N2          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                                                                                             ; LCCOMB_X38_Y32_N18         ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                                                                                             ; LCCOMB_X37_Y32_N6          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                     ; FF_X36_Y30_N3              ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                    ; FF_X36_Y30_N7              ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                     ; FF_X36_Y30_N11             ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                     ; FF_X37_Y32_N13             ; 44      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                     ; FF_X37_Y32_N21             ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                              ; LCCOMB_X36_Y30_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                    ; FF_X35_Y30_N21             ; 28      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y31_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; I2C_HDMI_Config:u2|mI2C_CTRL_CLK                                                                                                                                                                             ; FF_X45_Y3_N25      ; 54      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                ; PIN_M8             ; 195     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                ; PIN_P11            ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                 ; JTAG_X43_Y40_N0    ; 169     ; 6                                    ; Global Clock         ; GCLK10           ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; FF_X44_Y53_N25     ; 372     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; FF_X1_Y38_N17      ; 283     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_004|r_sync_rst                                                                                                                                            ; FF_X6_Y26_N5       ; 451     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; FF_X4_Y38_N5       ; 136     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_006|r_sync_rst                                                                                                                                            ; FF_X35_Y26_N25     ; 2029    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                    ; FF_X1_Y38_N15      ; 2130    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; deca_vip:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ; FF_X19_Y35_N13     ; 2259    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|prev_reset                                                                                                                                                      ; FF_X36_Y14_N17     ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[0]                                                                                                              ; PLL_1              ; 2856    ; 35                                   ; Global Clock         ; GCLK18           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[1]                                                                                                              ; PLL_1              ; 3054    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[2]                                                                                                              ; PLL_1              ; 210     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0]                                                              ; PLL_2              ; 112     ; 2                                    ; Global Clock         ; GCLK8            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3]                                                              ; PLL_2              ; 1       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[4]                                                              ; PLL_2              ; 4598    ; 116                                  ; Global Clock         ; GCLK9            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst                                                                  ; FF_X67_Y46_N9      ; 298     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_soft_reset_n ; LCCOMB_X70_Y39_N24 ; 254     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_ctl_reset_clk|reset_reg[15] ; 1366    ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                                                                              ; 928     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ALTSYNCRAM                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 29   ; None ; M9K_X73_Y44_N0, M9K_X53_Y47_N0, M9K_X53_Y34_N0, M9K_X53_Y41_N0, M9K_X53_Y50_N0, M9K_X53_Y42_N0, M9K_X53_Y30_N0, M9K_X53_Y49_N0, M9K_X53_Y51_N0, M9K_X53_Y32_N0, M9K_X53_Y40_N0, M9K_X53_Y46_N0, M9K_X53_Y39_N0, M9K_X53_Y33_N0, M9K_X73_Y43_N0, M9K_X53_Y52_N0, M9K_X53_Y36_N0, M9K_X53_Y38_N0, M9K_X53_Y53_N0, M9K_X53_Y43_N0, M9K_X53_Y31_N0, M9K_X53_Y45_N0, M9K_X53_Y48_N0, M9K_X53_Y35_N0, M9K_X53_Y37_N0, M9K_X73_Y45_N0, M9K_X53_Y44_N0, M9K_X53_Y29_N0, M9K_X73_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ksk1:auto_generated|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 50           ; 2            ; 50           ; yes                    ; no                      ; yes                    ; yes                     ; 100    ; 2                           ; 42                          ; 2                           ; 42                          ; 84                  ; 2    ; None ; M9K_X5_Y32_N0, M9K_X5_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 25           ; 2048         ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 51200  ; 2048                        ; 25                          ; 2048                        ; 25                          ; 51200               ; 7    ; None ; M9K_X73_Y48_N0, M9K_X73_Y51_N0, M9K_X73_Y50_N0, M9K_X73_Y49_N0, M9K_X73_Y46_N0, M9K_X73_Y47_N0, M9K_X73_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_14l1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 65           ; 128          ; 65           ; yes                    ; no                      ; yes                    ; no                      ; 8320   ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X73_Y31_N0, M9K_X73_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_8k31:auto_generated|a_dpfifo_hv21:dpfifo|altsyncram_39d1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 176    ; 16                          ; 3                           ; 16                          ; 3                           ; 48                  ; 1    ; None ; M9K_X73_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|altsyncram_j9d1:FIFOram|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 46           ; 16           ; 46           ; yes                    ; no                      ; yes                    ; yes                     ; 736    ; 16                          ; 7                           ; 16                          ; 7                           ; 112                 ; 1    ; None ; M9K_X73_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_btk1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_l0l1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 2    ; None ; M9K_X73_Y20_N0, M9K_X73_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|altsyncram_eu21:fifo_ram|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 64           ; 8            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 8                           ; 64                          ; 8                           ; 64                          ; 512                 ; 2    ; None ; M9K_X73_Y34_N0, M9K_X73_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_uok1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1    ; None ; M9K_X73_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 288    ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1    ; None ; M9K_X73_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None ; M9K_X73_Y19_N0, M9K_X73_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_bht_module:deca_vip_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X5_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_data_module:deca_vip_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X33_Y10_N0, M9K_X33_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_tag_module:deca_vip_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408   ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1    ; None ; M9K_X33_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X33_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X5_Y19_N0, M9K_X5_Y20_N0, M9K_X5_Y18_N0, M9K_X5_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_tag_module:deca_vip_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7lc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 27           ; 128          ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 3456   ; 128                         ; 27                          ; 128                         ; 27                          ; 3456                ; 1    ; None ; M9K_X5_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_ocimem:the_deca_vip_nios2_gen2_cpu_nios2_ocimem|deca_vip_nios2_gen2_cpu_ociram_sp_ram_module:deca_vip_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qk21:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X33_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_a_module:deca_vip_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_register_bank_b_module:deca_vip_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; deca_vip:u0|deca_vip_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_7m81:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 17500        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 560000 ; 17500                       ; 32                          ; --                          ; --                          ; 560000              ; 72   ; None ; M9K_X33_Y2_N0, M9K_X33_Y1_N0, M9K_X53_Y10_N0, M9K_X53_Y8_N0, M9K_X53_Y5_N0, M9K_X53_Y4_N0, M9K_X53_Y1_N0, M9K_X73_Y1_N0, M9K_X73_Y2_N0, M9K_X53_Y2_N0, M9K_X73_Y5_N0, M9K_X73_Y7_N0, M9K_X73_Y3_N0, M9K_X73_Y4_N0, M9K_X5_Y1_N0, M9K_X5_Y5_N0, M9K_X33_Y8_N0, M9K_X33_Y6_N0, M9K_X33_Y17_N0, M9K_X33_Y24_N0, M9K_X33_Y7_N0, M9K_X33_Y9_N0, M9K_X33_Y16_N0, M9K_X33_Y14_N0, M9K_X33_Y4_N0, M9K_X33_Y3_N0, M9K_X33_Y5_N0, M9K_X73_Y8_N0, M9K_X73_Y9_N0, M9K_X53_Y9_N0, M9K_X53_Y3_N0, M9K_X73_Y6_N0, M9K_X53_Y6_N0, M9K_X73_Y10_N0, M9K_X73_Y11_N0, M9K_X53_Y7_N0, M9K_X33_Y21_N0, M9K_X33_Y22_N0, M9K_X73_Y25_N0, M9K_X73_Y24_N0, M9K_X73_Y14_N0, M9K_X73_Y18_N0, M9K_X33_Y18_N0, M9K_X5_Y16_N0, M9K_X53_Y12_N0, M9K_X73_Y12_N0, M9K_X53_Y13_N0, M9K_X53_Y26_N0, M9K_X73_Y26_N0, M9K_X53_Y21_N0, M9K_X53_Y24_N0, M9K_X53_Y25_N0, M9K_X53_Y19_N0, M9K_X73_Y16_N0, M9K_X73_Y13_N0, M9K_X53_Y18_N0, M9K_X33_Y13_N0, M9K_X53_Y11_N0, M9K_X33_Y27_N0, M9K_X33_Y26_N0, M9K_X53_Y23_N0, M9K_X53_Y22_N0, M9K_X33_Y19_N0, M9K_X53_Y17_N0, M9K_X53_Y20_N0, M9K_X53_Y14_N0, M9K_X53_Y27_N0, M9K_X33_Y25_N0, M9K_X73_Y17_N0, M9K_X73_Y23_N0, M9K_X53_Y16_N0, M9K_X53_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y9_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y10_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_mult_cell:the_deca_vip_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y8_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 24,240 / 148,641 ( 16 % ) ;
; C16 interconnects     ; 364 / 5,382 ( 7 % )       ;
; C4 interconnects      ; 12,472 / 106,704 ( 12 % ) ;
; Direct links          ; 3,868 / 148,641 ( 3 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )         ;
; Local interconnects   ; 8,270 / 49,760 ( 17 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 542 / 5,406 ( 10 % )      ;
; R4 interconnects      ; 15,128 / 147,764 ( 10 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.47) ; Number of LABs  (Total = 1425) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 100                            ;
; 2                                           ; 91                             ;
; 3                                           ; 49                             ;
; 4                                           ; 42                             ;
; 5                                           ; 38                             ;
; 6                                           ; 30                             ;
; 7                                           ; 28                             ;
; 8                                           ; 32                             ;
; 9                                           ; 33                             ;
; 10                                          ; 44                             ;
; 11                                          ; 39                             ;
; 12                                          ; 58                             ;
; 13                                          ; 48                             ;
; 14                                          ; 72                             ;
; 15                                          ; 108                            ;
; 16                                          ; 613                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.48) ; Number of LABs  (Total = 1425) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1093                           ;
; 1 Clock                            ; 1264                           ;
; 1 Clock enable                     ; 499                            ;
; 1 Sync. clear                      ; 85                             ;
; 1 Sync. load                       ; 112                            ;
; 2 Async. clears                    ; 88                             ;
; 2 Clock enables                    ; 318                            ;
; 2 Clocks                           ; 78                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.24) ; Number of LABs  (Total = 1425) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 24                             ;
; 2                                            ; 91                             ;
; 3                                            ; 15                             ;
; 4                                            ; 70                             ;
; 5                                            ; 13                             ;
; 6                                            ; 44                             ;
; 7                                            ; 6                              ;
; 8                                            ; 40                             ;
; 9                                            ; 10                             ;
; 10                                           ; 37                             ;
; 11                                           ; 8                              ;
; 12                                           ; 26                             ;
; 13                                           ; 14                             ;
; 14                                           ; 34                             ;
; 15                                           ; 18                             ;
; 16                                           ; 51                             ;
; 17                                           ; 41                             ;
; 18                                           ; 49                             ;
; 19                                           ; 32                             ;
; 20                                           ; 58                             ;
; 21                                           ; 55                             ;
; 22                                           ; 61                             ;
; 23                                           ; 59                             ;
; 24                                           ; 71                             ;
; 25                                           ; 39                             ;
; 26                                           ; 48                             ;
; 27                                           ; 35                             ;
; 28                                           ; 64                             ;
; 29                                           ; 27                             ;
; 30                                           ; 54                             ;
; 31                                           ; 30                             ;
; 32                                           ; 200                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.61) ; Number of LABs  (Total = 1425) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 6                              ;
; 1                                               ; 126                            ;
; 2                                               ; 139                            ;
; 3                                               ; 81                             ;
; 4                                               ; 85                             ;
; 5                                               ; 95                             ;
; 6                                               ; 81                             ;
; 7                                               ; 96                             ;
; 8                                               ; 146                            ;
; 9                                               ; 126                            ;
; 10                                              ; 89                             ;
; 11                                              ; 75                             ;
; 12                                              ; 80                             ;
; 13                                              ; 33                             ;
; 14                                              ; 31                             ;
; 15                                              ; 26                             ;
; 16                                              ; 53                             ;
; 17                                              ; 19                             ;
; 18                                              ; 11                             ;
; 19                                              ; 4                              ;
; 20                                              ; 7                              ;
; 21                                              ; 2                              ;
; 22                                              ; 1                              ;
; 23                                              ; 0                              ;
; 24                                              ; 4                              ;
; 25                                              ; 1                              ;
; 26                                              ; 2                              ;
; 27                                              ; 1                              ;
; 28                                              ; 2                              ;
; 29                                              ; 0                              ;
; 30                                              ; 1                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.89) ; Number of LABs  (Total = 1425) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 11                             ;
; 2                                            ; 26                             ;
; 3                                            ; 68                             ;
; 4                                            ; 71                             ;
; 5                                            ; 60                             ;
; 6                                            ; 47                             ;
; 7                                            ; 47                             ;
; 8                                            ; 48                             ;
; 9                                            ; 45                             ;
; 10                                           ; 58                             ;
; 11                                           ; 53                             ;
; 12                                           ; 56                             ;
; 13                                           ; 56                             ;
; 14                                           ; 92                             ;
; 15                                           ; 58                             ;
; 16                                           ; 59                             ;
; 17                                           ; 50                             ;
; 18                                           ; 51                             ;
; 19                                           ; 37                             ;
; 20                                           ; 54                             ;
; 21                                           ; 43                             ;
; 22                                           ; 61                             ;
; 23                                           ; 40                             ;
; 24                                           ; 28                             ;
; 25                                           ; 41                             ;
; 26                                           ; 40                             ;
; 27                                           ; 18                             ;
; 28                                           ; 17                             ;
; 29                                           ; 16                             ;
; 30                                           ; 13                             ;
; 31                                           ; 14                             ;
; 32                                           ; 8                              ;
; 33                                           ; 6                              ;
; 34                                           ; 7                              ;
; 35                                           ; 7                              ;
; 36                                           ; 8                              ;
; 37                                           ; 7                              ;
; 38                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                 ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                ; 148          ; 0            ; 148          ; 0            ; 22           ; 156       ; 148          ; 0            ; 156       ; 156       ; 0            ; 122          ; 0            ; 0            ; 16           ; 0            ; 122          ; 16           ; 0            ; 0            ; 25           ; 122          ; 0            ; 0            ; 0            ; 0            ; 0            ; 156       ; 85           ; 127          ;
; Total Unchecked           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable        ; 8            ; 156          ; 8            ; 156          ; 134          ; 0         ; 8            ; 156          ; 0         ; 0         ; 156          ; 34           ; 156          ; 156          ; 140          ; 156          ; 34           ; 140          ; 156          ; 156          ; 131          ; 34           ; 156          ; 156          ; 156          ; 156          ; 156          ; 0         ; 71           ; 29           ;
; Total Fail                ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; LED[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_A[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[8]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[9]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[10]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[11]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[12]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[13]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_A[14]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_BA[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_BA[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_BA[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_CAS_n                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_CKE                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_CS_n                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DM[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DM[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_ODT                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_RAS_n                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_RESET_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_WE_n                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; HDMI_TX_CLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[18]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[19]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[20]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[21]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[22]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_D[23]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_DE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_HS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_TX_VS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_COL                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_CRS                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_MDC                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_PCF_EN                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_RESET_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_RX_CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RX_DV                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RX_ER                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RXD[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RXD[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RXD[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_RXD[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_TX_CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NET_TX_EN                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_TXD[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_TXD[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_TXD[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_TXD[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_CLK                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_CMD_DIR                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_D0_DIR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_FB_CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_SEL                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_CLKIN                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USB_CS                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DIR                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USB_FAULT_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USB_NXT                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USB_RESET_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_STP                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; CAP_SENSE_I2C_SCL         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; CAP_SENSE_I2C_SDA         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2S[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2S[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2S[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2S[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_LRCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_MCLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_SCLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; NET_MDIO                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_CMD                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_D123_DIR               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_DAT[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_DAT[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_DAT[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; SD_DAT[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; USB_DATA[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_CK_n                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_CK_p                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_DQ[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQ[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR3_DQS_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_DQS_n[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_DQS_p[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; DDR3_DQS_p[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2C_SCL              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; HDMI_I2C_SDA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; MAX10_CLK1_50             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DDR3_CLK_50               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass         ;
; termination_blk0~_rup_pad ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; termination_blk0~_rdn_pad ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                            ;
+-------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4]_afi_clk ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4]_afi_clk    ; 91.4              ;
; u0|altpll_sys|sd1|pll7|clk[1]                                           ; u0|altpll_sys|sd1|pll7|clk[1]                                              ; 51.5              ;
; u0|altpll_sys|sd1|pll7|clk[0]                                           ; u0|altpll_sys|sd1|pll7|clk[0]                                              ; 22.5              ;
; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4]_afi_clk ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk  ; 17.6              ;
; I/O                                                                     ; u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[2]_resync_clk ; 16.4              ;
; u0|altpll_sys|sd1|pll7|clk[2]                                           ; u0|altpll_sys|sd1|pll7|clk[2]                                              ; 4.6               ;
+-------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DDR3_CLK_50                                                                                                                                                                                                                                                                                                                                                                                                                                       ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|ddio_phy_dq_r[15]                                                                                                                                                                                                                                          ; 1.192             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                   ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk|reset_reg[0]                                                                                                                                                                                                               ; 0.976             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll_lock_sync                                                                                                                                                                                                                                                                                            ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_reset_m10:ureset|deca_vip_mem_if_ddr3_emif_p0_reset_sync:ureset_afi_clk|reset_reg[0]                                                                                                                                                                                                               ; 0.794             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[161]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a161~porta_datain_reg0                                                                             ; 0.549             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[137]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a137~porta_datain_reg0                                                                             ; 0.549             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[136]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a136~porta_datain_reg0                                                                             ; 0.549             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[160]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a160~porta_datain_reg0                                                                             ; 0.549             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                       ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[11].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                           ; 0.443             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                        ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[8].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                            ; 0.443             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[5]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[4]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[7]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[6]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[3]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_if_ddr3_emif_avl_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_4bg1:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                                                                                                                              ; 0.441             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_oe|dataout_r[0]                                                                                                                                                               ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[4].hr_to_fr_oe|dataout_r[0]                                                                                                                                                               ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[0].hr_to_fr_oe|dataout_r[0]                                                                                                                                                               ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe|datain_r[0]                                                                                                                                                    ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:dqs_en.hr_to_fr_os_oe|dataout_r[0]                                                                                                                                                                        ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                                  ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:we_n_gen[0].uwe_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                  ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                            ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:ras_n_gen[0].uras_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                                    ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:odt_gen[0].uodt_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                    ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                                  ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:bank_gen[2].ubank_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                  ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                       ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:address_gen[13].uaddress_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                           ; 0.439             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[7].hr_to_fr_lo|dataout_r[0]                                                                                                                                                               ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|dataout_r[0]                                                                                                                                                               ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[1].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[2].hr_to_fr_hi|dataout_r[0]                                                                                                                                                               ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[5].hr_to_fr_lo|dataout_r[0]                                                                                                                                                               ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo|datain_r[0]                                                                                                                                           ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_dqdqs_pads_m10:dq_ddio[0].ubidir_dq_dqs|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:output_path_gen[3].hr_to_fr_lo|dataout_r[0]                                                                                                                                                               ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                                  ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                              ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cs_n_gen[0].ucs_n_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                  ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|datain_r[0]                                                                                                                                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_hi|dataout_r[0]                                                                                                                                                    ; 0.437             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|datain_r[0]                                                                                                                                ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_addr_cmd_pads_m10:uaddr_cmd_pads|addr_cmd_pad_m10:cke_gen[0].ucke_pad|deca_vip_mem_if_ddr3_emif_p0_simple_ddio_out_m10:hr_to_fr_lo|dataout_r[0]                                                                                                                                                    ; 0.437             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                           ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~porta_address_reg0                                                                                                                                                                                                                                                                ; 0.433             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                                                           ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~porta_address_reg0                                                                                                                                                                                                                                                                ; 0.433             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                                                           ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~porta_address_reg0                                                                                                                                                                                                                                                                ; 0.433             ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[1]                                                                                                                          ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a161~porta_address_reg0                                                                            ; 0.433             ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[0]                                                                                                                          ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a161~porta_address_reg0                                                                            ; 0.433             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|rdptr_g[0]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|rdptr_g[1]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|rdptr_g[3]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_aub:wrptr_g1p|counter3a0                                                                                                                                                          ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_aub:wrptr_g1p|counter3a1                                                                                                                                                          ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_aub:wrptr_g1p|counter3a3                                                                                                                                                          ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|a_graycounter_aub:wrptr_g1p|counter3a2                                                                                                                                                          ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|rdptr_g[2]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.431             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[159]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a159~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[45]                                                                                                                                                                                                                                                                        ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a45~porta_datain_reg0                                                                              ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[129]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a129~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[174]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a174~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[238]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a238~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[173]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a173~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[237]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a237~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[44]                                                                                                                                                                                                                                                                        ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a44~porta_datain_reg0                                                                              ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[34]                                                                                                                                                                                                                                                                        ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a34~porta_datain_reg0                                                                              ; 0.419             ;
; deca_vip:u0|deca_vip_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[130]                                                                                                                                                                                                                                                                       ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ecl1:auto_generated|ram_block1a130~porta_datain_reg0                                                                             ; 0.419             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                                                                                     ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a21~porta_address_reg0                                                                                                                                                                                                                            ; 0.406             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                                                                                     ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a21~porta_address_reg0                                                                                                                                                                                                                            ; 0.406             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[2]                                                                                                                                                                                                                                                                                                                                                     ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a21~porta_address_reg0                                                                                                                                                                                                                            ; 0.406             ;
; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[0]                                                                                                                                               ; deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_ksk1:auto_generated|ram_block1a23~porta_address_reg0                                                                                                  ; 0.404             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|write_req                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|altsyncram_eu21:fifo_ram|ram_block5a9~porta_we_reg                                                                                                                                                                   ; 0.383             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~portb_address_reg0                                                                                                                                                                                                                       ; 0.383             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a8                                                                                                                                                                                                                                                               ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~portb_address_reg0                                                                                                                                                                                                                                                                ; 0.379             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a9                                                                                                                                                                                                                                                               ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~portb_address_reg0                                                                                                                                                                                                                                                                ; 0.379             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                               ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~portb_address_reg0                                                                                                                                                                                                                                                                ; 0.379             ;
; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|a_graycounter_th6:rdptr_g1p|counter5a6                                                                                                                                                                                                                                                               ; deca_vip:u0|deca_vip_hdmi_cvo:hdmi_cvo|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_5uj1:auto_generated|altsyncram_6131:fifo_ram|ram_block11a20~portb_address_reg0                                                                                                                                                                                                                                                                ; 0.379             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrptr_g[2]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.376             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrptr_g[3]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                           ; 0.376             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrptr_g[0]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.365             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrptr_g[1]                                                                                                                                                                                      ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_p0:p0|deca_vip_mem_if_ddr3_emif_p0_memphy_m10:umemphy|deca_vip_mem_if_ddr3_emif_p0_read_datapath_m10:uread_datapath|dcfifo:rdata_fifo|dcfifo_i6d1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                           ; 0.365             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|cntr_l2b:wr_ptr|counter_reg_bit[1] ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|altsyncram_j9d1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.339             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[6]                                                                                                                                                                                                                                                                                                                                                       ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                                                                                              ; 0.335             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[7]                                                                                                                                                                                                                                                                                                                                                       ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                                                                                              ; 0.335             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[31]                                                                                                                                                                                                                                                                                                                                                      ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a31~porta_datain_reg0                                                                                                                                                                                                                             ; 0.335             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.318             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.315             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[3]                                                                                                                                                                                                                                                                                                                                                       ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_dc_victim_module:deca_vip_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                                                                                                                              ; 0.315             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.313             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|cntr_l2b:wr_ptr|counter_reg_bit[3] ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_gk31:auto_generated|a_dpfifo_pv21:dpfifo|altsyncram_j9d1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.310             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_radd[1]                                                                                                                                                                                             ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ram_block1a0~portb_address_reg0                                                                                            ; 0.304             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_radd[0]                                                                                                                                                                                             ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ram_block1a0~portb_address_reg0                                                                                            ; 0.304             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|r_wn_r                                                                                                                                                                                                                                               ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ram_block1a0~portb_address_reg0                                                                                            ; 0.304             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|afi_rdata_valid_r                                                                                                                                                                                                                                    ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ram_block1a0~portb_address_reg0                                                                                            ; 0.304             ;
; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|loopback_mode                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|ram_block1a0~portb_address_reg0                                                                                            ; 0.304             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.303             ;
; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                       ; deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_ic_data_module:deca_vip_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a21~porta_address_reg0                                                                                                                                                                                                                                ; 0.296             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                                                                       ; 0.286             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.282             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                                                                              ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_r:the_deca_vip_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                                                                                                                       ; 0.282             ;
; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                                                                        ; deca_vip:u0|deca_vip_jtag_uart:jtag_uart|deca_vip_jtag_uart_scfifo_w:the_deca_vip_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_gc21:dpfifo|dpram_d021:FIFOram|altsyncram_hcl1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                                                                                                                       ; 0.281             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 10M50DAF484C6GES for design "deca_graphics"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|pll7" as MAX 10 PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 3, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[2] port
Info (15535): Implemented PLL "deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll1" as MAX 10 PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 270 degrees (2500 ps) for deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[2] port
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 270 degrees (2500 ps) for deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3] port
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[4] port
Critical Warning (15090): Changed operation mode of PLL "deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|pll7" to No Compensation
Info (15535): Implemented PLL "deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|pll7" as MAX 10 PLL type
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (174000): Created termination control block termination_blk0
Info (174002): The VCCIO requirement of I/O bank 5 is set to 1.5V for OCT control block termination_blk0
Warning (176125): The input ports of the PLL deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|pll7 and the PLL deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|pll7 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|deca_vip_altpll_mipi_altpll_9t22:sd1|pll7 and PLL deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|pll7 have different input signals for input port ARESET
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vip_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altpll_t0j3
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity dcfifo_5uj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe15|dffe16a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'deca_vip/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'deca_vip/synthesis/submodules/deca_vip_nios2_gen2_cpu.sdc'
Info (332104): Reading SDC File: 'deca_vip/synthesis/submodules/deca_vip_mem_if_ddr3_emif_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at deca_vip_mem_if_ddr3_emif_p0.sdc(416): mem_dqs[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at deca_vip_mem_if_ddr3_emif_p0.sdc(416): Argument <to> is not an object ID
    Info (332050): set_false_path -fall_from [get_clocks $local_pll_write_clk ] -to {mem_dqs[*]} 
Warning (332174): Ignored filter at deca_vip_mem_if_ddr3_emif_p0.sdc(448): mem_dq[*] could not be matched with a port
Warning (332049): Ignored set_false_path at deca_vip_mem_if_ddr3_emif_p0.sdc(448): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_registers *dq_ddio_io*oe_path_enhanced_ddr.fr_oe_data_ddio~DFF*] -to [get_ports mem_dq\[*\]]
Info (332104): Reading SDC File: 'deca_vip/synthesis/submodules/alt_vip_cvo_core.sdc'
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(77): u0|hdmi_cvo|cvo_core|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net
Warning (332049): Ignored set_multicycle_path at alt_vip_cvo_core.sdc(77): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2
Warning (332049): Ignored set_multicycle_path at alt_vip_cvo_core.sdc(78): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(79): u0|hdmi_cvo|cvo_core|mode_banks|vid_interlaced_field[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(79): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_interlaced_field[*]"]    
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(80): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_interlaced_field[*]"]    
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(81): u0|hdmi_cvo|cvo_core|mode_banks|vid_interlaced could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(81): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_interlaced"]             
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(82): u0|hdmi_cvo|cvo_core|mode_banks|vid_h_total_minus_one[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(82): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_h_total_minus_one[*]"]      
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(83): u0|hdmi_cvo|cvo_core|mode_banks|vid_v_total_minus_one[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(83): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_v_total_minus_one[*]"]      
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(84): u0|hdmi_cvo|cvo_core|mode_banks|vid_h_blank[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(84): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_h_blank[*]"]                
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(85): u0|hdmi_cvo|cvo_core|mode_banks|vid_h_sync_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(85): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_h_sync_start[*]"]           
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(86): u0|hdmi_cvo|cvo_core|mode_banks|vid_h_sync_end[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(86): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_h_sync_end[*]"]             
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(87): u0|hdmi_cvo|cvo_core|mode_banks|vid_f2_v_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(87): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f2_v_start[*]"]             
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(88): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_v_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(88): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_v_start[*]"]             
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(89): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_v_end[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(89): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_v_end[*]"]               
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(90): u0|hdmi_cvo|cvo_core|mode_banks|vid_f2_v_sync_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(90): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f2_v_sync_start[*]"]        
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(91): u0|hdmi_cvo|cvo_core|mode_banks|vid_f2_v_sync_end[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(91): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f2_v_sync_end[*]"]          
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(92): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_v_sync_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(92): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_v_sync_start[*]"]        
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(93): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_v_sync_end[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(93): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_v_sync_end[*]"]          
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(94): u0|hdmi_cvo|cvo_core|mode_banks|vid_f_rising_edge[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(94): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f_rising_edge[*]"]          
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(95): u0|hdmi_cvo|cvo_core|mode_banks|vid_f_falling_edge[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(95): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f_falling_edge[*]"]         
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(96): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_v_end_nxt[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(96): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_v_end_nxt[*]"]           
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(97): u0|hdmi_cvo|cvo_core|mode_banks|vid_f2_anc_v_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(97): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f2_anc_v_start[*]"]         
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(98): u0|hdmi_cvo|cvo_core|mode_banks|vid_f1_anc_v_start[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(98): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_f1_anc_v_start[*]"]         
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(99): u0|hdmi_cvo|cvo_core|mode_banks|vid_h_sync_polarity could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(99): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_h_sync_polarity"]        
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(100): u0|hdmi_cvo|cvo_core|mode_banks|vid_v_sync_polarity could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(100): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_v_sync_polarity"]        
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(104): u0|hdmi_cvo|cvo_core|mode_banks|vid_standard[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(104): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_standard[*]"]
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(105): u0|hdmi_cvo|cvo_core|mode_banks|vid_serial_output[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(105): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_serial_output[*]"]          
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(106): u0|hdmi_cvo|cvo_core|mode_banks|vid_ap_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(106): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_ap_line[*]"]                
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(107): u0|hdmi_cvo|cvo_core|mode_banks|vid_ap_line_end[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(107): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_ap_line_end[*]"]            
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(108): u0|hdmi_cvo|cvo_core|mode_banks|vid_sav[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(108): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_sav[*]"]                    
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(109): u0|hdmi_cvo|cvo_core|mode_banks|vid_sof_sample[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(109): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_sof_sample[*]"]             
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(110): u0|hdmi_cvo|cvo_core|mode_banks|vid_sof_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(110): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_sof_line[*]"]               
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(111): u0|hdmi_cvo|cvo_core|mode_banks|vid_sof_subsample[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(111): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_sof_subsample[*]"]          
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(112): u0|hdmi_cvo|cvo_core|mode_banks|vid_vcoclk_divider_value[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vip_cvo_core.sdc(112): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers "${inst}|mode_banks|vid_vcoclk_divider_value[*]"]   
Info (332104): Reading SDC File: 'deca_vip/synthesis/submodules/alt_vipvfr131_vfr.sdc'
Info (332104): Reading SDC File: 'deca_graphics.sdc'
Warning (332174): Ignored filter at deca_graphics.sdc(17): MIPI_MC_p could not be matched with a port
Warning (332049): Ignored create_clock at deca_graphics.sdc(17): Argument <targets> is an empty collection
    Info (332050): create_clock -period "105.0 MHz" [get_ports MIPI_MC_p]
Warning (332174): Ignored filter at deca_graphics.sdc(18): MIPI_LP_MC_p could not be matched with a port
Warning (332049): Ignored create_clock at deca_graphics.sdc(18): Argument <targets> is an empty collection
    Info (332050): create_clock -period "20.0 MHz" [get_ports MIPI_LP_MC_p]
Warning (332174): Ignored filter at deca_graphics.sdc(19): MIPI_LP_MC_n could not be matched with a port
Warning (332049): Ignored create_clock at deca_graphics.sdc(19): Argument <targets> is an empty collection
    Info (332050): create_clock -period "20.0 MHz" [get_ports MIPI_LP_MC_n]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|altpll_sys|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_sys|sd1|pll7|clk[0]} {u0|altpll_sys|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_sys|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_sys|sd1|pll7|clk[1]} {u0|altpll_sys|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_sys|sd1|pll7|inclk[0]} -divide_by 3 -multiply_by 5 -duty_cycle 50.00 -name {u0|altpll_sys|sd1|pll7|clk[2]} {u0|altpll_sys|sd1|pll7|clk[2]}
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[2]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[3]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: I2C_HDMI_Config:u2|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_HDMI_Config:u2|I2C_Controller:u0|SD_COUNTER[4] is being clocked by I2C_HDMI_Config:u2|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk (Rise) to DDR3_CK_p (Rise) has uncertainty 0.025 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk (Rise) to DDR3_CK_p (Rise) has uncertainty 0.025 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk (Fall) to DDR3_CK_p (Rise) has uncertainty 0.025 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk (Fall) to DDR3_CK_p (Rise) has uncertainty 0.025 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Rise) to DDR3_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk (Fall) to DDR3_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 26 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    3.333    DDR3_CK_n
    Info (332111):    3.333    DDR3_CK_p
    Info (332111):   20.000  DDR3_CLK_50
    Info (332111):    3.333 DDR3_DQS_n[0]_OUT
    Info (332111):    3.333 DDR3_DQS_n[1]_OUT
    Info (332111):    3.333 DDR3_DQS_p[0]_IN
    Info (332111):    3.333 DDR3_DQS_p[0]_OUT
    Info (332111):    3.333 DDR3_DQS_p[1]_IN
    Info (332111):    3.333 DDR3_DQS_p[1]_OUT
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):   40.000   NET_RX_CLK
    Info (332111):   40.000   NET_TX_CLK
    Info (332111):   10.000 u0|altpll_sys|sd1|pll7|clk[0]
    Info (332111):   10.000 u0|altpll_sys|sd1|pll7|clk[1]
    Info (332111):   12.000 u0|altpll_sys|sd1|pll7|clk[2]
    Info (332111):    6.666 u0|mem_if_ddr3_emif_resync_x2_capture_0
    Info (332111):    6.666 u0|mem_if_ddr3_emif_resync_x2_capture_1
    Info (332111):    3.333 u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[0]_write_clk
    Info (332111):    3.333 u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[1]_dq_write_clk
    Info (332111):    3.333 u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[2]_resync_clk
    Info (332111):    3.333 u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[3]_tracking_clk
    Info (332111):    6.666 u0|mem_if_ddr3_emif|pll0|upll_memphy|auto_generated|pll1|clk[4]_afi_clk
    Info (332111):   16.666    USB_CLKIN
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|wire_pll7_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[3] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|clk[4] (placed in counter C4 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_HDMI_Config:u2|mI2C_CTRL_CLK
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node I2C_HDMI_Config:u2|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_HDMI_Config:u2|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_HDMI_Config:u2|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|packet_samples_reg[0]~1
        Info (176357): Destination node deca_vip:u0|alt_vipvfr131_vfr:alt_vip_vfr_1|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|pre_data_out[31]~0
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_006|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|altera_reset_controller:rst_controller_006|WideOr0~0
        Info (176357): Destination node deca_vip:u0|deca_vip_nios2_gen2:nios2_gen2|deca_vip_nios2_gen2_cpu:cpu|deca_vip_nios2_gen2_cpu_nios2_oci:the_deca_vip_nios2_gen2_cpu_nios2_oci|deca_vip_nios2_gen2_cpu_nios2_oci_debug:the_deca_vip_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_004|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|altera_reset_controller:rst_controller_004|WideOr0~0
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|WideOr0~0
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0:mm_interconnect_0|deca_vip_mem_if_ddr3_emif_s0_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~3
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|avl_waitrequest~0
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|avl_waitrequest
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|state~43
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|state~46
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|state~47
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_soft_reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~0
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~1
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~2
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~3
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~4
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~5
        Info (176357): Destination node deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|PC~6
Info (176353): Automatically promoted node deca_vip:u0|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node deca_vip:u0|deca_vip_altpll_mipi:altpll_mipi|readdata[0]~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 146 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Warning (15064): PLL "deca_vip:u0|deca_vip_altpll_sys:altpll_sys|deca_vip_altpll_sys_altpll_dsf2:sd1|pll7" output port clk[2] feeds output pin "HDMI_TX_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15058): PLL "deca_vip:u0|deca_vip_mem_if_ddr3_emif:mem_if_ddr3_emif|deca_vip_mem_if_ddr3_emif_pll0:pll0|altpll:upll_memphy|altpll_t0j3:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[1] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "MIPI_CORE_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MC_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MC_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_LP_MD_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MC_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MD_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MD_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MD_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MD_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_WP" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:03:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:45
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:01:41
Info (11888): Total time spent on timing analysis during the Fitter is 103.29 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:49
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 3 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CAP_SENSE_I2C_SCL uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin CAP_SENSE_I2C_SDA uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at P11
Warning (14579): Pin LED[0] uses I/O standard 1.2 V located at C7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[1] uses I/O standard 1.2 V located at C8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[2] uses I/O standard 1.2 V located at A6 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[3] uses I/O standard 1.2 V located at B7 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[4] uses I/O standard 1.2 V located at C4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[5] uses I/O standard 1.2 V located at A5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[6] uses I/O standard 1.2 V located at B4 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin LED[7] uses I/O standard 1.2 V located at C5 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin USB_CLKIN uses I/O standard 1.2 V located at H11 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (14579): Pin USB_FAULT_n uses I/O standard 1.2 V located at D8 will have lower speed performance due to its location.  Refer to the product datasheet for the supported I/O speed.
Warning (169064): Following 27 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CAP_SENSE_I2C_SCL has a permanently disabled output enable
    Info (169065): Pin CAP_SENSE_I2C_SDA has a permanently disabled output enable
    Info (169065): Pin HDMI_I2S[0] has a permanently disabled output enable
    Info (169065): Pin HDMI_I2S[1] has a permanently disabled output enable
    Info (169065): Pin HDMI_I2S[2] has a permanently disabled output enable
    Info (169065): Pin HDMI_I2S[3] has a permanently disabled output enable
    Info (169065): Pin HDMI_LRCLK has a permanently disabled output enable
    Info (169065): Pin HDMI_MCLK has a permanently disabled output enable
    Info (169065): Pin HDMI_SCLK has a permanently disabled output enable
    Info (169065): Pin NET_MDIO has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_D123_DIR has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[0] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[1] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[2] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[3] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[4] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[5] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[6] has a permanently disabled output enable
    Info (169065): Pin USB_DATA[7] has a permanently disabled output enable
    Info (169065): Pin DDR3_CK_n has a permanently enabled output enable
    Info (169065): Pin DDR3_CK_p has a permanently enabled output enable
    Info (169065): Pin HDMI_I2C_SCL has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Final_Parallel/DECA/deca_graphics/hardware/deca_graphics.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 118 warnings
    Info: Peak virtual memory: 1652 megabytes
    Info: Processing ended: Sat Dec 12 21:59:48 2015
    Info: Elapsed time: 00:13:25
    Info: Total CPU time (on all processors): 00:17:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Final_Parallel/DECA/deca_graphics/hardware/deca_graphics.fit.smsg.


