{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1553012348676 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1553012348676 ""} { "Info" "IQEXE_START_BANNER_TIME" "Tue Mar 19 17:19:08 2019 " "Processing started: Tue Mar 19 17:19:08 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1553012348676 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1553012348676 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1553012348676 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1553012349301 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_package.vhd 2 0 " "Found 2 design units, including 0 entities, in source file perudo_package.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 perudo_package " "Found design unit 1: perudo_package" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 6 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1553012350757 ""} { "Info" "ISGN_DESIGN_UNIT_NAME" "2 perudo_package-body " "Found design unit 2: perudo_package-body" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 61 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1553012350757 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012350757 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file perudo_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Perudo_Datapath-RTL " "Found design unit 1: Perudo_Datapath-RTL" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1553012350772 ""} { "Info" "ISGN_ENTITY_NAME" "1 Perudo_Datapath " "Found entity 1: Perudo_Datapath" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012350772 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012350772 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Perudo_Datapath " "Elaborating entity \"Perudo_Datapath\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1553012351057 ""}
{ "Warning" "WVRFX_VHDL_USED_IMPLICIT_DEFAULT_VALUE" "PARTITA_INIZIATA Perudo_Datapath.vhd(28) " "VHDL Signal Declaration warning at Perudo_Datapath.vhd(28): used implicit default value for signal \"PARTITA_INIZIATA\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 28 0 0 } }  } 0 10541 "VHDL Signal Declaration warning at %2!s!: used implicit default value for signal \"%1!s!\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "conteggio_controllato Perudo_Datapath.vhd(87) " "VHDL Process Statement warning at Perudo_Datapath.vhd(87): signal \"conteggio_controllato\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 87 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_per_generazione_casuale_dado Perudo_Datapath.vhd(131) " "VHDL Process Statement warning at Perudo_Datapath.vhd(131): signal \"numero_per_generazione_casuale_dado\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 131 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(132) " "VHDL Process Statement warning at Perudo_Datapath.vhd(132): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(134) " "VHDL Process Statement warning at Perudo_Datapath.vhd(134): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 134 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(143) " "VHDL Process Statement warning at Perudo_Datapath.vhd(143): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 143 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(143) " "VHDL Process Statement warning at Perudo_Datapath.vhd(143): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 143 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(144) " "VHDL Process Statement warning at Perudo_Datapath.vhd(144): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 144 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(144) " "VHDL Process Statement warning at Perudo_Datapath.vhd(144): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 144 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(147) " "VHDL Process Statement warning at Perudo_Datapath.vhd(147): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 147 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(147) " "VHDL Process Statement warning at Perudo_Datapath.vhd(147): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 147 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(148) " "VHDL Process Statement warning at Perudo_Datapath.vhd(148): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 148 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(151) " "VHDL Process Statement warning at Perudo_Datapath.vhd(151): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 151 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(155) " "VHDL Process Statement warning at Perudo_Datapath.vhd(155): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 155 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(155) " "VHDL Process Statement warning at Perudo_Datapath.vhd(155): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 155 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(156) " "VHDL Process Statement warning at Perudo_Datapath.vhd(156): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 156 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(161) " "VHDL Process Statement warning at Perudo_Datapath.vhd(161): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 161 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(164) " "VHDL Process Statement warning at Perudo_Datapath.vhd(164): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 164 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(167) " "VHDL Process Statement warning at Perudo_Datapath.vhd(167): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 167 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(170) " "VHDL Process Statement warning at Perudo_Datapath.vhd(170): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 170 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_per_generazione_casuale_dado Perudo_Datapath.vhd(173) " "VHDL Process Statement warning at Perudo_Datapath.vhd(173): signal \"numero_per_generazione_casuale_dado\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 173 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(173) " "VHDL Process Statement warning at Perudo_Datapath.vhd(173): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 173 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(174) " "VHDL Process Statement warning at Perudo_Datapath.vhd(174): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 174 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(174) " "VHDL Process Statement warning at Perudo_Datapath.vhd(174): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 174 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(177) " "VHDL Process Statement warning at Perudo_Datapath.vhd(177): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 177 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "FINE_PARTITA Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"FINE_PARTITA\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1553012351150 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_COM Perudo_Datapath.vhd(192) " "VHDL Process Statement warning at Perudo_Datapath.vhd(192): signal \"DADO_SCOMMESSO_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 192 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_COM Perudo_Datapath.vhd(193) " "VHDL Process Statement warning at Perudo_Datapath.vhd(193): signal \"RICORRENZA_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 193 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_G0 Perudo_Datapath.vhd(196) " "VHDL Process Statement warning at Perudo_Datapath.vhd(196): signal \"DADO_SCOMMESSO_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 196 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_G0 Perudo_Datapath.vhd(197) " "VHDL Process Statement warning at Perudo_Datapath.vhd(197): signal \"RICORRENZA_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 197 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "scommessa_corrente Perudo_Datapath.vhd(183) " "VHDL Process Statement warning at Perudo_Datapath.vhd(183): inferring latch(es) for signal or variable \"scommessa_corrente\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(204) " "VHDL Process Statement warning at Perudo_Datapath.vhd(204): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 204 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(205) " "VHDL Process Statement warning at Perudo_Datapath.vhd(205): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 205 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "scommessa_corrente Perudo_Datapath.vhd(211) " "VHDL Process Statement warning at Perudo_Datapath.vhd(211): signal \"scommessa_corrente\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 211 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[0\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[0\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[1\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[1\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[2\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[2\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[3\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[3\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[4\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[4\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[5\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[5\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[6\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[6\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[7\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[7\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[8\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[8\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[9\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[9\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[10\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[10\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[11\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[11\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[12\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[12\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[13\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[13\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[14\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[14\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[15\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[15\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[16\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[16\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[17\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[17\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[18\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[18\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[19\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[19\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[20\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[20\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[21\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[21\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[22\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[22\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[23\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[23\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[24\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[24\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[25\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[25\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[26\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[26\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[27\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[27\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[28\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[28\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[29\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[29\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[30\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[30\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[31\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[31\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.NONE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.NONE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.SEI Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.SEI\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.CINQUE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.CINQUE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.QUATTRO Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.QUATTRO\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.TRE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.TRE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.DUE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.DUE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.UNO Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.UNO\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "FINE_PARTITA Perudo_Datapath.vhd(114) " "Inferred latch for \"FINE_PARTITA\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351165 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351181 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351181 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351181 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1553012351181 "|Perudo_Datapath"}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "1 " "Inferred 1 megafunctions from design logic" { { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod0\"" {  } { { "perudo_package.vhd" "Mod0" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "" 0 -1 1553012352934 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "" 0 -1 1553012352934 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Mod0 " "Elaborated megafunction instantiation \"lpm_divide:Mod0\"" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "" 0 -1 1553012353090 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Mod0 " "Instantiated megafunction \"lpm_divide:Mod0\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 3 " "Parameter \"LPM_WIDTHN\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1553012353090 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 3 " "Parameter \"LPM_WIDTHD\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1553012353090 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION UNSIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1553012353090 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION UNSIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1553012353090 ""}  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "" 0 -1 1553012353090 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_adm.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_adm.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_adm " "Found entity 1: lpm_divide_adm" {  } { { "db/lpm_divide_adm.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/lpm_divide_adm.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012353246 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012353246 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/sign_div_unsign_5kh.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/sign_div_unsign_5kh.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 sign_div_unsign_5kh " "Found entity 1: sign_div_unsign_5kh" {  } { { "db/sign_div_unsign_5kh.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/sign_div_unsign_5kh.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012353293 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012353293 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_o7f.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_o7f.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_o7f " "Found entity 1: alt_u_div_o7f" {  } { { "db/alt_u_div_o7f.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/alt_u_div_o7f.tdf" 26 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012353325 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012353325 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_1tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_1tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_1tc " "Found entity 1: add_sub_1tc" {  } { { "db/add_sub_1tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_1tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012353465 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012353465 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_2tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_2tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_2tc " "Found entity 1: add_sub_2tc" {  } { { "db/add_sub_2tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_2tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1553012353586 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1553012353586 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE_6387 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE_6387 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI_6412 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI_6412 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE_6437 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE_6437 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO_6462 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO_6462 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE_6487 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE_6487 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE_6512 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE_6512 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO_6537 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO_6537 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE_6562 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE_6562 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI_6587 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI_6587 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE_6612 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE_6612 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO_6637 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO_6637 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE_6662 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE_6662 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE_6687 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE_6687 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO_6712 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO_6712 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE_6737 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE_6737 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI_6762 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI_6762 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE_6787 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE_6787 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO_6812 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO_6812 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE_6837 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE_6837 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE_6862 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE_6862 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO_6887 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO_6887 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE_6912 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE_6912 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI_6937 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI_6937 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE_6962 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE_6962 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO_6987 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO_6987 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE_7012 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE_7012 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE_7037 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE_7037 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO_7062 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO_7062 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE_7087 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE_7087 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI_7112 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI_7112 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE_7137 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE_7137 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO_7162 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO_7162 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE_7187 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE_7187 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE_7212 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE_7212 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO_7237 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO_7237 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE_7352 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE_7352 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI_7377 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI_7377 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE_7402 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE_7402 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO_7427 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO_7427 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE_7452 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE_7452 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE_7477 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE_7477 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO_7502 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO_7502 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE_7527 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE_7527 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI_7552 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI_7552 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE_7577 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE_7577 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO_7602 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO_7602 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE_7627 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE_7627 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE_7652 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE_7652 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO_7677 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO_7677 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE_7702 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE_7702 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI_7727 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI_7727 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE_7752 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE_7752 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO_7777 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO_7777 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE_7802 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE_7802 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE_7827 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE_7827 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO_7852 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO_7852 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE_7877 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE_7877 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI_7902 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI_7902 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE_7927 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE_7927 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO_7952 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO_7952 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE_7977 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE_7977 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE_8002 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE_8002 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO_8027 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO_8027 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE_8052 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE_8052 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI_8077 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI_8077 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE_8102 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE_8102 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO_8127 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO_8127 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE_8152 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE_8152 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE_8177 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE_8177 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO_8202 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO_8202 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE_8317 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE_8317 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI_8342 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI_8342 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE_8367 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE_8367 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO_8392 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO_8392 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE_8417 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE_8417 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE_8442 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE_8442 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO_8467 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO_8467 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE_8492 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE_8492 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI_8517 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI_8517 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE_8542 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE_8542 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354135 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354135 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO_8567 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO_8567 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE_8592 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE_8592 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE_8617 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE_8617 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO_8642 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO_8642 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE_8667 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE_8667 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI_8692 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI_8692 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE_8717 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE_8717 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO_8742 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO_8742 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE_8767 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE_8767 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE_8792 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE_8792 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO_8817 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO_8817 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE_8842 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE_8842 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI_8867 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI_8867 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE_8892 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE_8892 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO_8917 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO_8917 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE_8942 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE_8942 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE_8967 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE_8967 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO_8992 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO_8992 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE_9017 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE_9017 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI_9042 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI_9042 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE_9067 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE_9067 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO_9092 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO_9092 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE_9117 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE_9117 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE_9142 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE_9142 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO_9167 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO_9167 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE_9282 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE_9282 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI_9307 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI_9307 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE_9332 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE_9332 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO_9357 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO_9357 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE_9382 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE_9382 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE_9407 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE_9407 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO_9432 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO_9432 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE_9457 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE_9457 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI_9482 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI_9482 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE_9507 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE_9507 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO_9532 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO_9532 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE_9557 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE_9557 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE_9582 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE_9582 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO_9607 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO_9607 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE_9632 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE_9632 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI_9657 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI_9657 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE_9682 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE_9682 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO_9707 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO_9707 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE_9732 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE_9732 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE_9757 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE_9757 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO_9782 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO_9782 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE_9807 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE_9807 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI_9832 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI_9832 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE_9857 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE_9857 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO_9882 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO_9882 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE_9907 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE_9907 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE_9932 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE_9932 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO_9957 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO_9957 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE_9982 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE_9982 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI_10007 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI_10007 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE_10032 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE_10032 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO_10057 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO_10057 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE_10082 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE_10082 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE_10107 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE_10107 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO_10132 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO_10132 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE_10247 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE_10247 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI_10272 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI_10272 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE_10297 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE_10297 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO_10322 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO_10322 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE_10347 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE_10347 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE_10372 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE_10372 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO_10397 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO_10397 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE_10422 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE_10422 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI_10447 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI_10447 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE_10472 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE_10472 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO_10497 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO_10497 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE_10522 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE_10522 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE_10547 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE_10547 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO_10572 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO_10572 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE_10597 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE_10597 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI_10622 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI_10622 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE_10647 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE_10647 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO_10672 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO_10672 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE_10697 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE_10697 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE_10722 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE_10722 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO_10747 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO_10747 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE_10772 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE_10772 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI_10797 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI_10797 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE_10822 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE_10822 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO_10847 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO_10847 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE_10872 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE_10872 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE_10897 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE_10897 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO_10922 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO_10922 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE_10947 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE_10947 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI_10972 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI_10972 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE_10997 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE_10997 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO_11022 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO_11022 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE_11047 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE_11047 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE_11072 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE_11072 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO_11097 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO_11097 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE_11212 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE_11212 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI_11237 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI_11237 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE_11262 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE_11262 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO_11287 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO_11287 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE_11312 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE_11312 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE_11337 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE_11337 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO_11362 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO_11362 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE_11387 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE_11387 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI_11412 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI_11412 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE_11437 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE_11437 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO_11462 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO_11462 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE_11487 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE_11487 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354151 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354151 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE_11512 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE_11512 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO_11537 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO_11537 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE_11562 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE_11562 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI_11587 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI_11587 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE_11612 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE_11612 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO_11637 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO_11637 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE_11662 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE_11662 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE_11687 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE_11687 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO_11712 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO_11712 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE_11737 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE_11737 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI_11762 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI_11762 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE_11787 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE_11787 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO_11812 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO_11812 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE_11837 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE_11837 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE_11862 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE_11862 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO_11887 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO_11887 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE_11912 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE_11912 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI_11937 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI_11937 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE_11962 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE_11962 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO_11987 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO_11987 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE_12012 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE_12012 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE_12037 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE_12037 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO_12062 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO_12062 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE_12193 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE_12193 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI_12222 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI_12222 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE_12251 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE_12251 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO_12280 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO_12280 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE_12309 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE_12309 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE_12338 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE_12338 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO_12367 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO_12367 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE_12396 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE_12396 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI_12425 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI_12425 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE_12454 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE_12454 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO_12483 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO_12483 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE_12512 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE_12512 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE_12541 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE_12541 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO_12570 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO_12570 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE_12599 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE_12599 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI_12628 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI_12628 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE_12657 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE_12657 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO_12686 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO_12686 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE_12715 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE_12715 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE_12744 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE_12744 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO_12773 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO_12773 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE_12802 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE_12802 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI_12831 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI_12831 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE_12860 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE_12860 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO_12889 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO_12889 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE_12918 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE_12918 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE_12947 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE_12947 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO_12976 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO_12976 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE_13005 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE_13005 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI_13034 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI_13034 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE_13063 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE_13063 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO_13092 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO_13092 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE_13121 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE_13121 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE_13150 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE_13150 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO_13179 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO_13179 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE_13310 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE_13310 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI_13339 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI_13339 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE_13368 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE_13368 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO_13397 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO_13397 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE_13426 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE_13426 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE_13455 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE_13455 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO_13484 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO_13484 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE_13513 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE_13513 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI_13542 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI_13542 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE_13571 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE_13571 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO_13600 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO_13600 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE_13629 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE_13629 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE_13658 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE_13658 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO_13687 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO_13687 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE_13716 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE_13716 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI_13745 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI_13745 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE_13774 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE_13774 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO_13803 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO_13803 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE_13832 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE_13832 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE_13861 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE_13861 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO_13890 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO_13890 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE_13919 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE_13919 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI_13948 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI_13948 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE_13977 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE_13977 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO_14006 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO_14006 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE_14035 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE_14035 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE_14064 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE_14064 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO_14093 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO_14093 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE_14122 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE_14122 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI_14151 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI_14151 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE_14180 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE_14180 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO_14209 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO_14209 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE_14238 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE_14238 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE_14267 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE_14267 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO_14296 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO_14296 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[1\] " "Latch numero_giocatori_in_campo\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[1\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[1\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[2\] " "Latch numero_giocatori_in_campo\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[2\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[2\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[3\] " "Latch numero_giocatori_in_campo\[3\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[3\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[3\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[0\] " "Latch scommessa_corrente.ricorrenza\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[1\] " "Latch scommessa_corrente.ricorrenza\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[2\] " "Latch scommessa_corrente.ricorrenza\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[3\] " "Latch scommessa_corrente.ricorrenza\[3\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[4\] " "Latch scommessa_corrente.ricorrenza\[4\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[5\] " "Latch scommessa_corrente.ricorrenza\[5\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[6\] " "Latch scommessa_corrente.ricorrenza\[6\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[7\] " "Latch scommessa_corrente.ricorrenza\[7\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[8\] " "Latch scommessa_corrente.ricorrenza\[8\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[9\] " "Latch scommessa_corrente.ricorrenza\[9\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[10\] " "Latch scommessa_corrente.ricorrenza\[10\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[11\] " "Latch scommessa_corrente.ricorrenza\[11\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[12\] " "Latch scommessa_corrente.ricorrenza\[12\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[13\] " "Latch scommessa_corrente.ricorrenza\[13\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[14\] " "Latch scommessa_corrente.ricorrenza\[14\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[15\] " "Latch scommessa_corrente.ricorrenza\[15\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[16\] " "Latch scommessa_corrente.ricorrenza\[16\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[17\] " "Latch scommessa_corrente.ricorrenza\[17\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[18\] " "Latch scommessa_corrente.ricorrenza\[18\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[19\] " "Latch scommessa_corrente.ricorrenza\[19\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[20\] " "Latch scommessa_corrente.ricorrenza\[20\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[21\] " "Latch scommessa_corrente.ricorrenza\[21\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[22\] " "Latch scommessa_corrente.ricorrenza\[22\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[23\] " "Latch scommessa_corrente.ricorrenza\[23\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[24\] " "Latch scommessa_corrente.ricorrenza\[24\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[25\] " "Latch scommessa_corrente.ricorrenza\[25\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[26\] " "Latch scommessa_corrente.ricorrenza\[26\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[27\] " "Latch scommessa_corrente.ricorrenza\[27\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354167 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354167 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[28\] " "Latch scommessa_corrente.ricorrenza\[28\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[29\] " "Latch scommessa_corrente.ricorrenza\[29\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[30\] " "Latch scommessa_corrente.ricorrenza\[30\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[31\] " "Latch scommessa_corrente.ricorrenza\[31\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.NONE_6225 " "Latch scommessa_corrente.dado_scommesso.NONE_6225 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.SEI_6231 " "Latch scommessa_corrente.dado_scommesso.SEI_6231 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.CINQUE_6237 " "Latch scommessa_corrente.dado_scommesso.CINQUE_6237 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.QUATTRO_6243 " "Latch scommessa_corrente.dado_scommesso.QUATTRO_6243 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.TRE_6249 " "Latch scommessa_corrente.dado_scommesso.TRE_6249 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.DUE_6255 " "Latch scommessa_corrente.dado_scommesso.DUE_6255 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.UNO_6261 " "Latch scommessa_corrente.dado_scommesso.UNO_6261 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1553012354182 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1553012354182 ""}
{ "Info" "IMLS_MLS_PRESET_POWER_UP" "" "Registers with preset signals will power-up high" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 71 -1 0 } }  } 0 13000 "Registers with preset signals will power-up high" 0 0 "" 0 -1 1553012354182 ""}
{ "Info" "IMLS_MLS_DEV_CLRN_SETS_REGISTERS" "" "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" {  } {  } 0 13003 "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" 0 0 "" 0 -1 1553012354182 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "PARTITA_INIZIATA GND " "Pin \"PARTITA_INIZIATA\" is stuck at GND" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 28 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1553012355430 "|Perudo_Datapath|PARTITA_INIZIATA"} { "Warning" "WMLS_MLS_STUCK_PIN" "FINE_PARTITA VCC " "Pin \"FINE_PARTITA\" is stuck at VCC" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 39 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1553012355430 "|Perudo_Datapath|FINE_PARTITA"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "" 0 -1 1553012355430 ""}
{ "Info" "ISUTIL_TIMING_DRIVEN_SYNTHESIS_RUNNING" "" "Timing-Driven Synthesis is running" {  } {  } 0 286030 "Timing-Driven Synthesis is running" 0 0 "" 0 -1 1553012355723 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "" 0 -1 1553012357012 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "" 0 -1 1553012357012 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "3 " "Design contains 3 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "INIZIA_PARTITA " "No output dependent on input pin \"INIZIA_PARTITA\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 31 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1553012357200 "|Perudo_Datapath|INIZIA_PARTITA"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_GIOCATORI_IN_CAMPO " "No output dependent on input pin \"DAMMI_GIOCATORI_IN_CAMPO\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 36 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1553012357200 "|Perudo_Datapath|DAMMI_GIOCATORI_IN_CAMPO"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_SCOMMESSA_CORRENTE " "No output dependent on input pin \"DAMMI_SCOMMESSA_CORRENTE\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 37 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1553012357200 "|Perudo_Datapath|DAMMI_SCOMMESSA_CORRENTE"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "" 0 -1 1553012357200 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "1577 " "Implemented 1577 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "89 " "Implemented 89 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "" 0 -1 1553012357200 ""} { "Info" "ICUT_CUT_TM_OPINS" "350 " "Implemented 350 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "" 0 -1 1553012357200 ""} { "Info" "ICUT_CUT_TM_LCELLS" "1138 " "Implemented 1138 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "" 0 -1 1553012357200 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "" 0 -1 1553012357200 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 736 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 736 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "404 " "Peak virtual memory: 404 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1553012357325 ""} { "Info" "IQEXE_END_BANNER_TIME" "Tue Mar 19 17:19:17 2019 " "Processing ended: Tue Mar 19 17:19:17 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1553012357325 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:09 " "Elapsed time: 00:00:09" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1553012357325 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:07 " "Total CPU time (on all processors): 00:00:07" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1553012357325 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1553012357325 ""}
