TimeQuest Timing Analyzer report for final_project
Wed Nov 16 17:16:15 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; final_project                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.48 MHz ; 59.48 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.527 ; 0.000         ;
; CLOCK_50_I                                               ; 3.187 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.243 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 8.077 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.527 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.284      ; 2.793      ;
; 2.527 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.284      ; 2.793      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                            ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 3.187 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.811     ;
; 3.198 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.800     ;
; 3.245 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.753     ;
; 3.256 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.742     ;
; 3.417 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.581     ;
; 3.439 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.560     ;
; 3.475 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.523     ;
; 3.497 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.502     ;
; 3.552 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.446     ;
; 3.554 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.444     ;
; 3.563 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.435     ;
; 3.565 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.433     ;
; 3.624 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.374     ;
; 3.635 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.363     ;
; 3.663 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.335     ;
; 3.667 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.331     ;
; 3.674 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.324     ;
; 3.700 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.298     ;
; 3.711 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.287     ;
; 3.718 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.280     ;
; 3.725 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.273     ;
; 3.776 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.222     ;
; 3.782 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.216     ;
; 3.784 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.214     ;
; 3.790 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 16.221     ;
; 3.806 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.193     ;
; 3.845 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.154     ;
; 3.848 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 16.163     ;
; 3.854 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.144     ;
; 3.873 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 16.138     ;
; 3.876 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.123     ;
; 3.893 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.105     ;
; 3.900 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.097     ;
; 3.903 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.096     ;
; 3.905 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.093     ;
; 3.911 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.086     ;
; 3.916 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.082     ;
; 3.916 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.082     ;
; 3.927 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 16.072     ;
; 3.930 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.068     ;
; 3.931 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 16.080     ;
; 3.958 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.040     ;
; 3.969 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.029     ;
; 3.970 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 16.046     ;
; 3.972 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.026     ;
; 3.973 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.029     ;
; 3.974 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.024     ;
; 3.983 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.015     ;
; 4.022 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.987     ;
; 4.028 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 15.988     ;
; 4.031 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 15.971     ;
; 4.034 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.964     ;
; 4.037 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 15.970     ;
; 4.038 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 15.961     ;
; 4.058 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 15.958     ;
; 4.064 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 15.952     ;
; 4.075 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 15.924     ;
; 4.080 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.929     ;
; 4.085 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.913     ;
; 4.095 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 15.912     ;
; 4.104 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.894     ;
; 4.116 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 15.900     ;
; 4.116 ; Milestone_1:M1_unit|c_IN1[10]               ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.882     ;
; 4.122 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.063      ; 15.894     ;
; 4.130 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 15.867     ;
; 4.135 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.863     ;
; 4.137 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[22] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.861     ;
; 4.148 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[22] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.850     ;
; 4.152 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.857     ;
; 4.155 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.843     ;
; 4.155 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.843     ;
; 4.157 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.854     ;
; 4.171 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[18] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.827     ;
; 4.174 ; Milestone_1:M1_unit|c_IN1[10]               ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.824     ;
; 4.182 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[18] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.816     ;
; 4.188 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.810     ;
; 4.200 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 15.802     ;
; 4.202 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.796     ;
; 4.206 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.792     ;
; 4.210 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.799     ;
; 4.212 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 15.787     ;
; 4.227 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.784     ;
; 4.238 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.773     ;
; 4.240 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.771     ;
; 4.250 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.759     ;
; 4.258 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 15.744     ;
; 4.266 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.732     ;
; 4.267 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.744     ;
; 4.274 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[20] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.724     ;
; 4.278 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.731     ;
; 4.281 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.717     ;
; 4.282 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 15.717     ;
; 4.283 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.715     ;
; 4.285 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[20] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.713     ;
; 4.294 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 15.703     ;
; 4.303 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 15.695     ;
; 4.305 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 15.692     ;
; 4.307 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.702     ;
; 4.308 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 15.701     ;
; 4.310 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.058      ; 15.701     ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|write_address[0]                                         ; Milestone_1:M1_unit|write_address[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[0]                                                 ; Milestone_1:M1_unit|c_IN1[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[1]                                                 ; Milestone_1:M1_unit|c_IN1[1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[10]                                                ; Milestone_1:M1_unit|c_IN1[10]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[4]                                                 ; Milestone_1:M1_unit|c_IN1[4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[3]                                                 ; Milestone_1:M1_unit|c_IN1[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Milestone_1:M1_unit|ee_high[2]                                               ; Milestone_1:M1_unit|SRAM_write_data[10]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; Milestone_1:M1_unit|ee_high[5]                                               ; Milestone_1:M1_unit|SRAM_write_data[13]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Milestone_1:M1_unit|U_data[10]                                               ; Milestone_1:M1_unit|UR[0][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Milestone_1:M1_unit|ee_high[7]                                               ; Milestone_1:M1_unit|SRAM_write_data[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Milestone_1:M1_unit|SRAM_write_data[3]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Milestone_1:M1_unit|U_data[14]                                               ; Milestone_1:M1_unit|UR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Milestone_1:M1_unit|SRAM_write_data[1]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; Milestone_1:M1_unit|V_sram_address[7]                                        ; Milestone_1:M1_unit|SRAM_address[7]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; Milestone_1:M1_unit|V_sram_address[15]                                       ; Milestone_1:M1_unit|SRAM_address[15]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.535 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.546 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.812      ;
; 0.549 ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                                  ; Milestone_1:M1_unit|VR[0][1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.554 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.820      ;
; 0.556 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.822      ;
; 0.580 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.846      ;
; 0.589 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.855      ;
; 0.594 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.860      ;
; 0.596 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.862      ;
; 0.600 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.866      ;
; 0.645 ; Milestone_1:M1_unit|U_data[9]                                                ; Milestone_1:M1_unit|UR[0][1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.911      ;
; 0.650 ; Milestone_1:M1_unit|SRAM_write_data[0]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.916      ;
; 0.650 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.916      ;
; 0.653 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; Milestone_1:M1_unit|SRAM_write_data[14]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; Milestone_1:M1_unit|ee_high[3]                                               ; Milestone_1:M1_unit|SRAM_write_data[11]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.664 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.932      ;
; 0.670 ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                  ; Milestone_1:M1_unit|VR[0][0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.936      ;
; 0.672 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; PB_Controller:PB_unit|push_button_status[0]                                  ; PB_Controller:PB_unit|push_button_status_buf[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.939      ;
; 0.676 ; Milestone_1:M1_unit|write_address[8]                                         ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.942      ;
; 0.678 ; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                 ; Milestone_1:M1_unit|VR[0][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.944      ;
; 0.679 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                                 ; Milestone_1:M1_unit|VR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.945      ;
; 0.697 ; Milestone_1:M1_unit|VR[1][7]                                                 ; Milestone_1:M1_unit|VR[2][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.965      ;
; 0.701 ; Milestone_1:M1_unit|U_sram_address[16]                                       ; Milestone_1:M1_unit|SRAM_address[16]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.967      ;
; 0.704 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.969      ;
; 0.705 ; Milestone_1:M1_unit|write_address[0]                                         ; Milestone_1:M1_unit|SRAM_address[0]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.971      ;
; 0.707 ; Milestone_1:M1_unit|VR[3][7]                                                 ; Milestone_1:M1_unit|VR[4][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.004     ; 0.969      ;
; 0.709 ; Milestone_1:M1_unit|VR[1][2]                                                 ; Milestone_1:M1_unit|VR[2][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.977      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.243 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.284      ; 2.793      ;
; 7.243 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.284      ; 2.793      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.016 ; 4.016 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.037 ; 4.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.998 ; 3.998 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.996 ; 3.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.251 ; 4.251 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.725 ; 4.725 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.630 ; 4.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.670 ; 4.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.697 ; 4.697 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.685 ; 4.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.515 ; 4.515 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.061 ; 7.061 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.304 ; 3.304 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.061 ; 7.061 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.368 ; 5.368 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.473 ; 2.473 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.238 ; -4.238 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.238 ; -4.238 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.543 ; -3.543 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.786 ; -3.786 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.543 ; -3.543 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.807 ; -3.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.768 ; -3.768 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.766 ; -3.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.021 ; -4.021 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.994 ; -3.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -4.024 ; -4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.495 ; -4.495 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -4.503 ; -4.503 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -4.400 ; -4.400 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.492 ; -4.492 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.440 ; -4.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.467 ; -4.467 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -4.455 ; -4.455 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.285 ; -4.285 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.536 ; -1.536 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.536 ; -1.536 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.581 ; -5.581 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.378 ; -4.378 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.243 ; -2.243 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 12.422 ; 12.422 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.297  ; 9.297  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.044  ; 9.044  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 12.422 ; 12.422 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 13.618 ; 13.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 13.618 ; 13.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 13.591 ; 13.591 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 13.615 ; 13.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 13.363 ; 13.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 13.367 ; 13.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 13.393 ; 13.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 13.420 ; 13.420 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 15.018 ; 15.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 14.649 ; 14.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.802 ; 13.802 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 14.516 ; 14.516 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 14.265 ; 14.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 15.018 ; 15.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 14.460 ; 14.460 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.865 ; 13.865 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 15.299 ; 15.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 15.299 ; 15.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 13.950 ; 13.950 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 14.196 ; 14.196 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 14.715 ; 14.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.891 ; 13.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 13.723 ; 13.723 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 14.560 ; 14.560 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 14.045 ; 14.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 13.368 ; 13.368 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 14.045 ; 14.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.381 ; 13.381 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 13.603 ; 13.603 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 13.293 ; 13.293 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 13.251 ; 13.251 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.135  ; 8.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.161  ; 8.161  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.145  ; 8.145  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.116  ; 8.116  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.148  ; 8.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.148  ; 8.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.110  ; 8.110  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.100  ; 8.100  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.822  ; 7.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.551 ; 10.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.551 ; 10.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.012 ; 10.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.095 ; 10.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.360  ; 9.360  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.216 ; 10.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.463  ; 9.463  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.648  ; 9.648  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.415 ; 11.415 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.758 ; 10.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.058 ; 10.058 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.944 ; 10.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.079 ; 10.079 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.114 ; 10.114 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.387 ; 10.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.415 ; 11.415 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 10.142 ; 10.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.670  ; 9.670  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.397  ; 9.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 10.142 ; 10.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.575  ; 9.575  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956  ; 8.956  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.736  ; 8.736  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.629  ; 9.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.195  ; 9.195  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.231  ; 9.231  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.397  ; 8.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.922  ; 8.922  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 9.883  ; 9.883  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 10.056 ; 10.056 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 9.396  ; 9.396  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.343  ; 9.343  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 9.047  ; 9.047  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 9.120  ; 9.120  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 9.544  ; 9.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.685  ; 8.685  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.601  ; 8.601  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.458  ; 9.458  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.962  ; 8.962  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.345  ; 9.345  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.196  ; 8.196  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.223  ; 8.223  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.909  ; 8.909  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.194  ; 7.194  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.510  ; 7.510  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.472  ; 7.472  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.564  ; 7.564  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.555  ; 7.555  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.721  ; 7.721  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.746  ; 7.746  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.291  ; 7.291  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.294  ; 7.294  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.257  ; 7.257  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.693  ; 7.693  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.731  ; 7.731  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.698  ; 7.698  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.719  ; 7.719  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.483  ; 7.483  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.297  ; 9.297  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.044  ; 9.044  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.429  ; 9.429  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.478 ; 10.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.733 ; 10.733 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.707 ; 10.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.729 ; 10.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.478 ; 10.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.483 ; 10.483 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.509 ; 10.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.375 ; 11.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.532 ; 10.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 11.259 ; 11.259 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.992 ; 10.992 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 11.745 ; 11.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 11.194 ; 11.194 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.602 ; 10.602 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.288 ; 10.288 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.853 ; 11.853 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.504 ; 10.504 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.750 ; 10.750 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.266 ; 11.266 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.444 ; 10.444 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.288 ; 10.288 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.106 ; 11.106 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.719  ; 9.719  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.798  ; 9.798  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.811  ; 9.811  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 10.874 ; 10.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.719  ; 9.719  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 10.367 ; 10.367 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.656  ; 7.656  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.656  ; 7.656  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.656  ; 7.656  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.674  ; 7.674  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.659  ; 7.659  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.841  ; 7.841  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.827  ; 7.827  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.851  ; 7.851  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.351  ; 7.351  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.645  ; 7.645  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.604  ; 7.604  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.605  ; 7.605  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.351  ; 7.351  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.492  ; 7.492  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.495  ; 7.495  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.782  ; 7.782  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 8.702  ; 8.702  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.635  ; 9.635  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.098  ; 9.098  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.211  ; 9.211  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 8.702  ; 8.702  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.694  ; 9.694  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.117  ; 9.117  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.806  ; 8.806  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.323  ; 9.323  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 8.806  ; 8.806  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.197 ; 10.197 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.314  ; 9.314  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.351  ; 9.351  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 8.953  ; 8.953  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 10.640 ; 10.640 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.670  ; 9.670  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.397  ; 9.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 10.142 ; 10.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.575  ; 9.575  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956  ; 8.956  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.736  ; 8.736  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.629  ; 9.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.195  ; 9.195  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.231  ; 9.231  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.397  ; 8.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.922  ; 8.922  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 9.883  ; 9.883  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 10.056 ; 10.056 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 9.396  ; 9.396  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.343  ; 9.343  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.196  ; 8.196  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 9.047  ; 9.047  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 9.120  ; 9.120  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 9.544  ; 9.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.685  ; 8.685  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.601  ; 8.601  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.458  ; 9.458  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.962  ; 8.962  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.345  ; 9.345  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.196  ; 8.196  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.223  ; 8.223  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.274  ; 8.274  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.194  ; 7.194  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.194  ; 7.194  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.510  ; 7.510  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.472  ; 7.472  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.564  ; 7.564  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.555  ; 7.555  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.721  ; 7.721  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.746  ; 7.746  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.291  ; 7.291  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.294  ; 7.294  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.257  ; 7.257  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.693  ; 7.693  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.731  ; 7.731  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.698  ; 7.698  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.719  ; 7.719  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.483  ; 7.483  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 13.320 ; 13.320 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 13.320 ; 13.320 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.436 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.430 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.381 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.424 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.424 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.414 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.380 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.366 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.366 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.436 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.450 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.430 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.381 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.424 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.424 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.414 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.406 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.380 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.366 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.436     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.430     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.381     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.424     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.424     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.414     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.380     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.366     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.366     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.436     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.450     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.430     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.381     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.424     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.424     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.414     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.406     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.380     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.366     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.633  ; 0.000         ;
; CLOCK_50_I                                               ; 13.295 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.247 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.981 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.633 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.043      ; 1.442      ;
; 3.633 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.043      ; 1.442      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                             ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.295 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.727      ;
; 13.301 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.721      ;
; 13.333 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.689      ;
; 13.339 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.683      ;
; 13.398 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.624      ;
; 13.436 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.586      ;
; 13.471 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.551      ;
; 13.477 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.545      ;
; 13.485 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.537      ;
; 13.491 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.531      ;
; 13.507 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.515      ;
; 13.513 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.509      ;
; 13.521 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.511      ;
; 13.524 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.499      ;
; 13.533 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.489      ;
; 13.539 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.483      ;
; 13.559 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.473      ;
; 13.562 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.461      ;
; 13.565 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.457      ;
; 13.571 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.451      ;
; 13.574 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.448      ;
; 13.588 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.434      ;
; 13.610 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.412      ;
; 13.621 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.401      ;
; 13.636 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.386      ;
; 13.647 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.375      ;
; 13.648 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.384      ;
; 13.651 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 6.386      ;
; 13.659 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.363      ;
; 13.668 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.354      ;
; 13.676 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.356      ;
; 13.678 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.344      ;
; 13.679 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.347      ;
; 13.683 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.293      ;
; 13.683 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.293      ;
; 13.683 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.293      ;
; 13.683 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.293      ;
; 13.684 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.338      ;
; 13.685 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.337      ;
; 13.686 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.346      ;
; 13.688 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.334      ;
; 13.689 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 6.348      ;
; 13.694 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.328      ;
; 13.697 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.335      ;
; 13.700 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.323      ;
; 13.703 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.319      ;
; 13.709 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.313      ;
; 13.711 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.321      ;
; 13.713 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.310      ;
; 13.714 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.318      ;
; 13.716 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.316      ;
; 13.717 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.309      ;
; 13.721 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.255      ;
; 13.721 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.255      ;
; 13.721 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.255      ;
; 13.721 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.255      ;
; 13.733 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.299      ;
; 13.735 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.287      ;
; 13.736 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.287      ;
; 13.738 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.294      ;
; 13.745 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.276      ;
; 13.751 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.272      ;
; 13.751 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.272      ;
; 13.751 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.281      ;
; 13.751 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.270      ;
; 13.754 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.278      ;
; 13.759 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.273      ;
; 13.770 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.256      ;
; 13.773 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[22] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.249      ;
; 13.773 ; Milestone_1:M1_unit|c_IN1[10]               ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.249      ;
; 13.773 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.249      ;
; 13.776 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.256      ;
; 13.779 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[22] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.243      ;
; 13.781 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.241      ;
; 13.781 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.245      ;
; 13.789 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.243      ;
; 13.791 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.241      ;
; 13.791 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.231      ;
; 13.794 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 6.237      ;
; 13.795 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.237      ;
; 13.797 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.225      ;
; 13.799 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.224      ;
; 13.806 ; Milestone_1:M1_unit|c_IN1[3]                ; Milestone_1:M1_unit|c_IN2[21] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.216      ;
; 13.808 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.218      ;
; 13.810 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.222      ;
; 13.811 ; Milestone_1:M1_unit|c_IN1[10]               ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.211      ;
; 13.818 ; Milestone_1:M1_unit|c_IN1[0]                ; Milestone_1:M1_unit|c_IN2[18] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.204      ;
; 13.819 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.207      ;
; 13.823 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.199      ;
; 13.824 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.208      ;
; 13.824 ; Milestone_1:M1_unit|c_IN1[1]                ; Milestone_1:M1_unit|c_IN2[18] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.198      ;
; 13.827 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 6.210      ;
; 13.831 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.192      ;
; 13.832 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.056      ; 6.199      ;
; 13.833 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.189      ;
; 13.833 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.199      ;
; 13.834 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.198      ;
; 13.837 ; Milestone_1:M1_unit|c_IN1[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.185      ;
; 13.838 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.194      ;
; 13.841 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 6.196      ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|write_address[0]                                         ; Milestone_1:M1_unit|write_address[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[0]                                                 ; Milestone_1:M1_unit|c_IN1[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[1]                                                 ; Milestone_1:M1_unit|c_IN1[1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[10]                                                ; Milestone_1:M1_unit|c_IN1[10]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[4]                                                 ; Milestone_1:M1_unit|c_IN1[4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[3]                                                 ; Milestone_1:M1_unit|c_IN1[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Milestone_1:M1_unit|ee_high[2]                                               ; Milestone_1:M1_unit|SRAM_write_data[10]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Milestone_1:M1_unit|ee_high[5]                                               ; Milestone_1:M1_unit|SRAM_write_data[13]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Milestone_1:M1_unit|U_data[10]                                               ; Milestone_1:M1_unit|UR[0][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Milestone_1:M1_unit|SRAM_write_data[3]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Milestone_1:M1_unit|ee_high[7]                                               ; Milestone_1:M1_unit|SRAM_write_data[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Milestone_1:M1_unit|U_data[14]                                               ; Milestone_1:M1_unit|UR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Milestone_1:M1_unit|SRAM_write_data[1]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Milestone_1:M1_unit|V_sram_address[7]                                        ; Milestone_1:M1_unit|SRAM_address[7]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Milestone_1:M1_unit|V_sram_address[15]                                       ; Milestone_1:M1_unit|SRAM_address[15]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.256 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                                  ; Milestone_1:M1_unit|VR[0][1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.272 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.424      ;
; 0.277 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.429      ;
; 0.280 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.432      ;
; 0.280 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.432      ;
; 0.282 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.434      ;
; 0.286 ; Milestone_1:M1_unit|U_data[9]                                                ; Milestone_1:M1_unit|UR[0][1]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.438      ;
; 0.288 ; Milestone_1:M1_unit|SRAM_write_data[0]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.440      ;
; 0.293 ; Milestone_1:M1_unit|SRAM_write_data[14]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.445      ;
; 0.296 ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                  ; Milestone_1:M1_unit|VR[0][0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.448      ;
; 0.304 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                                 ; Milestone_1:M1_unit|VR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.456      ;
; 0.306 ; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                 ; Milestone_1:M1_unit|VR[0][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.458      ;
; 0.313 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; Milestone_1:M1_unit|write_address[8]                                         ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; Milestone_1:M1_unit|VR[1][7]                                                 ; Milestone_1:M1_unit|VR[2][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.472      ;
; 0.319 ; Milestone_1:M1_unit|write_address[0]                                         ; Milestone_1:M1_unit|SRAM_address[0]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.471      ;
; 0.322 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; Milestone_1:M1_unit|VR[3][7]                                                 ; Milestone_1:M1_unit|VR[4][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.474      ;
; 0.323 ; Milestone_1:M1_unit|ee_high[3]                                               ; Milestone_1:M1_unit|SRAM_write_data[11]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; Milestone_1:M1_unit|VR[1][2]                                                 ; Milestone_1:M1_unit|VR[2][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.002      ; 0.479      ;
; 0.325 ; Milestone_1:M1_unit|write_address[4]                                         ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Milestone_1:M1_unit|write_address[2]                                         ; Milestone_1:M1_unit|SRAM_address[2]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.247 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.043      ; 1.442      ;
; 6.247 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.043      ; 1.442      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.475 ; 2.475 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.475 ; 2.475 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.589 ; 2.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.178 ; 2.178 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.082 ; 2.082 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.196 ; 2.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.162 ; 2.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.169 ; 2.169 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.274 ; 2.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.256 ; 2.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.268 ; 2.268 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.589 ; 2.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.584 ; 2.584 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.530 ; 2.530 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.578 ; 2.578 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.545 ; 2.545 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.572 ; 2.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.547 ; 2.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.450 ; 2.450 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.353 ; 1.353 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.701 ; 3.701 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 2.840 ; 2.840 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.367 ; 1.367 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.355 ; -2.355 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.355 ; -2.355 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.058 ; -2.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.076 ; -2.076 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.042 ; -2.042 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.049 ; -2.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.154 ; -2.154 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.136 ; -2.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.148 ; -2.148 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.469 ; -2.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.464 ; -2.464 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.410 ; -2.410 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.458 ; -2.458 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.425 ; -2.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.452 ; -2.452 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.427 ; -2.427 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.330 ; -2.330 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.430 ; -0.430 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.430 ; -0.430 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.007 ; -3.007 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.429 ; -2.429 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.247 ; -1.247 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.320 ; 5.320 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.267 ; 5.267 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.306 ; 7.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.306 ; 7.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 7.276 ; 7.276 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.296 ; 7.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.182 ; 7.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.189 ; 7.189 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.197 ; 7.197 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.210 ; 7.210 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.968 ; 7.968 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.387 ; 7.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.615 ; 7.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.522 ; 7.522 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.968 ; 7.968 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 7.608 ; 7.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.368 ; 7.368 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.072 ; 8.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.072 ; 8.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 7.386 ; 7.386 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.559 ; 7.559 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.727 ; 7.727 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.361 ; 7.361 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.313 ; 7.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 7.763 ; 7.763 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.509 ; 7.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.138 ; 7.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.509 ; 7.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.153 ; 7.153 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.330 ; 7.330 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.119 ; 7.119 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.043 ; 7.043 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.718 ; 4.718 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.692 ; 4.692 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.714 ; 4.714 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.718 ; 4.718 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.702 ; 4.702 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.688 ; 4.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.685 ; 4.685 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.698 ; 4.698 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.698 ; 4.698 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.663 ; 4.663 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.539 ; 4.539 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.539 ; 4.539 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.678 ; 4.678 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.957 ; 5.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.957 ; 5.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.582 ; 5.582 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.613 ; 5.613 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.298 ; 5.298 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.667 ; 5.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.351 ; 5.351 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.425 ; 5.425 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.911 ; 5.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.068 ; 6.068 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.634 ; 5.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.781 ; 5.781 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.729 ; 5.729 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.552 ; 5.552 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.729 ; 5.729 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.515 ; 5.515 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.157 ; 5.157 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.796 ; 4.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.491 ; 5.491 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.030 ; 5.030 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.487 ; 5.487 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.700 ; 5.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.378 ; 5.378 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.376 ; 5.376 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 5.463 ; 5.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.463 ; 5.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.249 ; 5.249 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.385 ; 5.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.420 ; 5.420 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.351 ; 5.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.279 ; 5.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.872 ; 4.872 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.095 ; 5.095 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.477 ; 4.477 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.533 ; 4.533 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.255 ; 4.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.385 ; 4.385 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.378 ; 4.378 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.578 ; 4.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.492 ; 4.492 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.320 ; 5.320 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.267 ; 5.267 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.386 ; 5.386 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.812 ; 5.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.937 ; 5.937 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.907 ; 5.907 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.812 ; 5.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.821 ; 5.821 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.829 ; 5.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.838 ; 5.838 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.883 ; 5.883 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.250 ; 6.250 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.898 ; 5.898 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.125 ; 6.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.031 ; 6.031 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.477 ; 6.477 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.115 ; 6.115 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.883 ; 5.883 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.716 ; 5.716 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.469 ; 6.469 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.789 ; 5.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.960 ; 5.960 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.127 ; 6.127 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.766 ; 5.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.716 ; 5.716 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.160 ; 6.160 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.476 ; 5.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.849 ; 5.849 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.491 ; 5.491 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.028 ; 6.028 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.677 ; 5.677 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.515 ; 4.515 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.520 ; 4.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.566 ; 4.566 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.573 ; 4.573 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.397 ; 4.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.042 ; 5.042 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.584 ; 5.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.210 ; 5.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.042 ; 5.042 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.451 ; 5.451 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.205 ; 5.205 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.287 ; 5.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.690 ; 5.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.268 ; 5.268 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.284 ; 5.284 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.163 ; 5.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.905 ; 5.905 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.796 ; 4.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.552 ; 5.552 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.729 ; 5.729 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.515 ; 5.515 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.157 ; 5.157 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.796 ; 4.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.491 ; 5.491 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.030 ; 5.030 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.487 ; 5.487 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.700 ; 5.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.378 ; 5.378 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.376 ; 5.376 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.463 ; 5.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.249 ; 5.249 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.385 ; 5.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.420 ; 5.420 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.351 ; 5.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.279 ; 5.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.872 ; 4.872 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.477 ; 4.477 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.533 ; 4.533 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.255 ; 4.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.385 ; 4.385 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.378 ; 4.378 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.578 ; 4.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.492 ; 4.492 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.505 ; 7.505 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.505 ; 7.505 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.990 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.003 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.003 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.946 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.962 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.954 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.954 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.931 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.931 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.990 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.003 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.003 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.983 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.946 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.962 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.972 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.954 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.954 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.931 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.990     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.003     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.003     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.946     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.962     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.954     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.954     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.931     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.931     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.990     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.003     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.003     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.983     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.946     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.962     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.972     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.954     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.954     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.931     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.527 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 3.187 ; 0.215 ; N/A      ; N/A     ; 7.981               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.527 ; 6.247 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.016 ; 4.016 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.037 ; 4.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.998 ; 3.998 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.996 ; 3.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.251 ; 4.251 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.725 ; 4.725 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.630 ; 4.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.670 ; 4.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.697 ; 4.697 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.685 ; 4.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.515 ; 4.515 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.061 ; 7.061 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.304 ; 3.304 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.061 ; 7.061 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.368 ; 5.368 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.473 ; 2.473 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.355 ; -2.355 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.355 ; -2.355 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.058 ; -2.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.962 ; -1.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.076 ; -2.076 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.042 ; -2.042 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.049 ; -2.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.154 ; -2.154 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.136 ; -2.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.148 ; -2.148 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.469 ; -2.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.464 ; -2.464 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.410 ; -2.410 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.458 ; -2.458 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.425 ; -2.425 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.452 ; -2.452 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.427 ; -2.427 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.330 ; -2.330 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.430 ; -0.430 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.430 ; -0.430 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.007 ; -3.007 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.429 ; -2.429 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.247 ; -1.247 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 12.422 ; 12.422 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.297  ; 9.297  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.044  ; 9.044  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.996  ; 8.996  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 12.422 ; 12.422 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 13.618 ; 13.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 13.618 ; 13.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 13.591 ; 13.591 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 13.615 ; 13.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 13.363 ; 13.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 13.367 ; 13.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 13.393 ; 13.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 13.420 ; 13.420 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 15.018 ; 15.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 14.649 ; 14.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.802 ; 13.802 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 14.516 ; 14.516 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 14.265 ; 14.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 15.018 ; 15.018 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 14.460 ; 14.460 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.865 ; 13.865 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 15.299 ; 15.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 15.299 ; 15.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 13.950 ; 13.950 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 14.196 ; 14.196 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 14.715 ; 14.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.891 ; 13.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 13.723 ; 13.723 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 14.560 ; 14.560 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 14.045 ; 14.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 13.368 ; 13.368 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 14.045 ; 14.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.381 ; 13.381 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 13.603 ; 13.603 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 13.293 ; 13.293 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 13.251 ; 13.251 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.135  ; 8.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.161  ; 8.161  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.145  ; 8.145  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.116  ; 8.116  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.148  ; 8.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.148  ; 8.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.110  ; 8.110  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.100  ; 8.100  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.822  ; 7.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.551 ; 10.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.551 ; 10.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.012 ; 10.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.095 ; 10.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.360  ; 9.360  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.216 ; 10.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.463  ; 9.463  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.648  ; 9.648  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.415 ; 11.415 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.758 ; 10.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.058 ; 10.058 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.944 ; 10.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.079 ; 10.079 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.114 ; 10.114 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.387 ; 10.387 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.415 ; 11.415 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 10.142 ; 10.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.670  ; 9.670  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.397  ; 9.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 10.142 ; 10.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.575  ; 9.575  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.956  ; 8.956  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.736  ; 8.736  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.629  ; 9.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.195  ; 9.195  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.231  ; 9.231  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.397  ; 8.397  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.922  ; 8.922  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 9.883  ; 9.883  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 10.056 ; 10.056 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 9.396  ; 9.396  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 9.343  ; 9.343  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 9.047  ; 9.047  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 9.120  ; 9.120  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 9.544  ; 9.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.685  ; 8.685  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 9.522  ; 9.522  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.601  ; 8.601  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.458  ; 9.458  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.962  ; 8.962  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.345  ; 9.345  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 9.172  ; 9.172  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.836  ; 8.836  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.196  ; 8.196  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.873  ; 8.873  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.223  ; 8.223  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.909  ; 8.909  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.194  ; 7.194  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.510  ; 7.510  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.472  ; 7.472  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.564  ; 7.564  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.555  ; 7.555  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.721  ; 7.721  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.746  ; 7.746  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.003  ; 7.003  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.509  ; 7.509  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.291  ; 7.291  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.294  ; 7.294  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.257  ; 7.257  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.457  ; 7.457  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.693  ; 7.693  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.731  ; 7.731  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.698  ; 7.698  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.719  ; 7.719  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.483  ; 7.483  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.765  ; 7.765  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.458  ; 6.458  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 6.635  ; 6.635  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.320 ; 5.320 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.267 ; 5.267 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.206 ; 5.206 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.386 ; 5.386 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.812 ; 5.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.937 ; 5.937 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.907 ; 5.907 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.812 ; 5.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.821 ; 5.821 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.829 ; 5.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.838 ; 5.838 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.883 ; 5.883 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.250 ; 6.250 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.898 ; 5.898 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.125 ; 6.125 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.031 ; 6.031 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.477 ; 6.477 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.115 ; 6.115 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.883 ; 5.883 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.716 ; 5.716 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.469 ; 6.469 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.789 ; 5.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.960 ; 5.960 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.127 ; 6.127 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.766 ; 5.766 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.716 ; 5.716 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.160 ; 6.160 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.476 ; 5.476 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.849 ; 5.849 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.491 ; 5.491 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.028 ; 6.028 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.677 ; 5.677 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.515 ; 4.515 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.520 ; 4.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.530 ; 4.530 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.566 ; 4.566 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.573 ; 4.573 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.397 ; 4.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.534 ; 4.534 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.042 ; 5.042 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.584 ; 5.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.210 ; 5.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.042 ; 5.042 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.451 ; 5.451 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.205 ; 5.205 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.287 ; 5.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.690 ; 5.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.268 ; 5.268 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.284 ; 5.284 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.163 ; 5.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.905 ; 5.905 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.796 ; 4.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.552 ; 5.552 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.729 ; 5.729 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.515 ; 5.515 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.157 ; 5.157 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.796 ; 4.796 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.491 ; 5.491 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.030 ; 5.030 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.487 ; 5.487 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.700 ; 5.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.378 ; 5.378 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.376 ; 5.376 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.463 ; 5.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.249 ; 5.249 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.385 ; 5.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.457 ; 5.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.420 ; 5.420 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.212 ; 5.212 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.351 ; 5.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.279 ; 5.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 5.108 ; 5.108 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.130 ; 5.130 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.872 ; 4.872 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.477 ; 4.477 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.533 ; 4.533 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.255 ; 4.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.468 ; 4.468 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.385 ; 4.385 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.483 ; 4.483 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.378 ; 4.378 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.459 ; 4.459 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.578 ; 4.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.492 ; 4.492 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.738 ; 3.738 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.622 ; 3.622 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 13.320 ; 13.320 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.505 ; 7.505 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 70428630 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 70428630 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 884   ; 884  ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 689   ; 689  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 16 17:16:13 2016
Info: Command: quartus_sta final_project -c final_project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.527         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.187         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.243         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     8.077         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.633         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.295         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.247         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.981         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Wed Nov 16 17:16:15 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


