Timing Analyzer report for lab05
Wed Jun 22 11:53:02 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'counter_clk:clock|cfreq[2]'
 14. Slow 1200mV 85C Model Hold: 'counter_clk:clock|cfreq[2]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'counter_clk:clock|cfreq[2]'
 25. Slow 1200mV 0C Model Hold: 'counter_clk:clock|cfreq[2]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'counter_clk:clock|cfreq[2]'
 35. Fast 1200mV 0C Model Hold: 'counter_clk:clock|cfreq[2]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; lab05                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; counter_clk:clock|cfreq[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clk:clock|cfreq[2] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 207.9 MHz  ; 207.9 MHz       ; clk                        ;                                                ;
; 643.09 MHz ; 402.09 MHz      ; counter_clk:clock|cfreq[2] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.331 ; -43.107       ;
; counter_clk:clock|cfreq[2] ; -0.770 ; -3.007        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; counter_clk:clock|cfreq[2] ; 0.466 ; 0.000         ;
; clk                        ; 0.668 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -44.636       ;
; counter_clk:clock|cfreq[2] ; -1.487 ; -10.409       ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.331 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 3.252      ;
; -2.185 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 3.106      ;
; -2.155 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 3.076      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.905 ; control_mult:control0|state.ADD   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; -0.033     ; 2.373      ;
; -1.623 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.997      ;
; -1.615 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.989      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.605 ; control_mult:control0|state.000   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; -0.034     ; 2.072      ;
; -1.563 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.484      ;
; -1.550 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.924      ;
; -1.542 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.916      ;
; -1.537 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.458      ;
; -1.528 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.449      ;
; -1.507 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.428      ;
; -1.502 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.423      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.461 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.929      ;
; -1.449 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.371      ;
; -1.417 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.338      ;
; -1.413 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.787      ;
; -1.394 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.315      ;
; -1.392 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.313      ;
; -1.391 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.312      ;
; -1.377 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 0.500        ; 2.499      ; 4.628      ;
; -1.362 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.283      ;
; -1.361 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.282      ;
; -1.356 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.277      ;
; -1.349 ; acc:acc0|pp[0]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.271      ;
; -1.340 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.714      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.340 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; -0.033     ; 1.808      ;
; -1.326 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.247      ;
; -1.321 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.243      ;
; -1.302 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.676      ;
; -1.291 ; acc:acc0|pp[1]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.213      ;
; -1.271 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.192      ;
; -1.248 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.169      ;
; -1.246 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.167      ;
; -1.245 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.166      ;
; -1.233 ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.155      ;
; -1.229 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.127     ; 1.603      ;
; -1.216 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.137      ;
; -1.215 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.136      ;
; -1.210 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.131      ;
; -1.206 ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.128      ;
; -1.203 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.124      ;
; -1.203 ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.125      ;
; -1.197 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.118      ;
; -1.184 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 1.000        ; 2.499      ; 4.935      ;
; -1.180 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.101      ;
; -1.178 ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.100      ;
; -1.175 ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.097      ;
; -1.174 ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.095      ;
; -1.167 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.088      ;
; -1.148 ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.070      ;
; -1.145 ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.067      ;
; -1.125 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.046      ;
; -1.102 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.023      ;
; -1.087 ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.009      ;
; -1.083 ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.005      ;
; -1.078 ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 2.000      ;
; -1.060 ; acc:acc0|pp[2]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 1.982      ;
; -1.057 ; acc:acc0|pp[0]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 1.979      ;
; -1.047 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 1.969      ;
; -1.032 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 1.954      ;
; -1.029 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.079     ; 1.951      ;
; -1.022 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[2]        ; clk                        ; clk         ; 1.000        ; -0.081     ; 1.942      ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_clk:clock|cfreq[2]'                                                                                            ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.770 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 1.277      ;
; -0.744 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 1.251      ;
; -0.742 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 1.249      ;
; -0.740 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 1.247      ;
; -0.576 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 1.083      ;
; -0.555 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 1.476      ;
; -0.554 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 1.475      ;
; -0.547 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 1.468      ;
; -0.389 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 0.896      ;
; -0.389 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 0.896      ;
; -0.389 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.016      ; 0.896      ;
; -0.224 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 1.145      ;
; -0.011 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 0.932      ;
; 0.002  ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 0.919      ;
; 0.063  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.080     ; 0.858      ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_clk:clock|cfreq[2]'                                                                                            ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.466 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.080      ; 0.758      ;
; 0.518 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.080      ; 0.810      ;
; 0.535 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.080      ; 0.827      ;
; 0.765 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.081      ; 1.058      ;
; 0.815 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 0.802      ;
; 0.815 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 0.802      ;
; 0.815 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 0.802      ;
; 0.957 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 0.944      ;
; 1.054 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.081      ; 1.347      ;
; 1.060 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.081      ; 1.353      ;
; 1.062 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.081      ; 1.355      ;
; 1.104 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 1.091      ;
; 1.175 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 1.162      ;
; 1.176 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 1.163      ;
; 1.178 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.245      ; 1.165      ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.668 ; lsr:lsrw0|s_A[3]                  ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 0.959      ;
; 0.671 ; lsr:lsrw0|s_A[1]                  ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.672 ; lsr:lsrw0|s_A[2]                  ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 0.963      ;
; 0.722 ; lsr:lsrw0|s_A[7]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.012      ;
; 0.739 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[1]        ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.747 ; acc:acc0|pp[6]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.038      ;
; 0.749 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.753 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.044      ;
; 0.756 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[0]        ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.049      ;
; 0.766 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.768 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.059      ;
; 0.770 ; lsr:lsrw0|s_A[6]                  ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.061      ;
; 0.770 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.061      ;
; 0.772 ; lsr:lsrw0|s_A[4]                  ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.063      ;
; 0.945 ; lsr:lsrw0|s_A[0]                  ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.236      ;
; 0.956 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.246      ;
; 0.959 ; lsr:lsrw0|s_A[5]                  ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.250      ;
; 0.969 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.259      ;
; 1.012 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.302      ;
; 1.019 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.309      ;
; 1.025 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.315      ;
; 1.032 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.322      ;
; 1.046 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; -0.500       ; 0.033      ; 0.811      ;
; 1.074 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.093 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[2]        ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.097 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.389      ;
; 1.100 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[1]        ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.103 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.103 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.109 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[2]        ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; acc:acc0|pp[6]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.110 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.112 ; acc:acc0|pp[2]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.403      ;
; 1.119 ; acc:acc0|pp[0]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.411      ;
; 1.121 ; acc:acc0|pp[2]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.412      ;
; 1.129 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.420      ;
; 1.138 ; acc:acc0|pp[4]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.170 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.461      ;
; 1.231 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.234 ; acc:acc0|pp[1]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.525      ;
; 1.234 ; acc:acc0|pp[3]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.525      ;
; 1.243 ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.534      ;
; 1.243 ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.534      ;
; 1.250 ; acc:acc0|pp[0]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; acc:acc0|pp[5]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.542      ;
; 1.252 ; acc:acc0|pp[2]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.543      ;
; 1.259 ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.261 ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.552      ;
; 1.269 ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.560      ;
; 1.296 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.586      ;
; 1.309 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.599      ;
; 1.322 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.612      ;
; 1.339 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.629      ;
; 1.358 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.648      ;
; 1.364 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.657      ;
; 1.374 ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.665      ;
; 1.374 ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.665      ;
; 1.376 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.666      ;
; 1.383 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.674      ;
; 1.385 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.675      ;
; 1.390 ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.681      ;
; 1.392 ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.683      ;
; 1.393 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.252      ;
; 1.394 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.253      ;
; 1.398 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.688      ;
; 1.399 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.258      ;
; 1.399 ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.690      ;
; 1.406 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.696      ;
; 1.410 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.269      ;
; 1.412 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.271      ;
; 1.413 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.272      ;
; 1.436 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.726      ;
; 1.445 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.735      ;
; 1.448 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.738      ;
; 1.453 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.ADD   ; clk                        ; clk         ; -0.500       ; 0.032      ; 1.217      ;
; 1.462 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.752      ;
; 1.477 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.769      ;
; 1.498 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.788      ;
; 1.514 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.373      ;
; 1.514 ; acc:acc0|pp[1]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.805      ;
; 1.515 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 0.000        ; 2.595      ; 4.613      ;
; 1.515 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; -0.500       ; 0.127      ; 1.374      ;
; 1.516 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.806      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.524 ; control_mult:control0|state.000   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; -0.500       ; 0.126      ; 1.382      ;
; 1.525 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.078      ; 1.815      ;
; 1.529 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.821      ;
; 1.530 ; acc:acc0|pp[0]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.821      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 225.43 MHz ; 225.43 MHz      ; clk                        ;                                                ;
; 688.23 MHz ; 402.09 MHz      ; counter_clk:clock|cfreq[2] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.108 ; -38.733       ;
; counter_clk:clock|cfreq[2] ; -0.635 ; -2.526        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; counter_clk:clock|cfreq[2] ; 0.418 ; 0.000         ;
; clk                        ; 0.623 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -44.636       ;
; counter_clk:clock|cfreq[2] ; -1.487 ; -10.409       ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.108 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 3.040      ;
; -1.982 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.914      ;
; -1.943 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.875      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.718 ; control_mult:control0|state.ADD   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; -0.047     ; 2.173      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.486 ; control_mult:control0|state.000   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; -0.048     ; 1.940      ;
; -1.416 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.096     ; 1.822      ;
; -1.410 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.096     ; 1.816      ;
; -1.402 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.334      ;
; -1.366 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.095     ; 1.773      ;
; -1.360 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.095     ; 1.767      ;
; -1.346 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 1.000        ; -0.071     ; 2.277      ;
; -1.336 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.268      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.328 ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.783      ;
; -1.289 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.221      ;
; -1.264 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.196      ;
; -1.253 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.185      ;
; -1.239 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.096     ; 1.645      ;
; -1.216 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 1.000        ; 2.298      ; 4.746      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.212 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; -0.047     ; 1.667      ;
; -1.210 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.142      ;
; -1.189 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.095     ; 1.596      ;
; -1.171 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.103      ;
; -1.163 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.095      ;
; -1.139 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.071      ;
; -1.138 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.070      ;
; -1.134 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.096     ; 1.540      ;
; -1.132 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.127 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.059      ;
; -1.124 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.056      ;
; -1.117 ; acc:acc0|pp[0]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 2.050      ;
; -1.113 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 0.500        ; 2.298      ; 4.143      ;
; -1.084 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.095     ; 1.491      ;
; -1.084 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 2.016      ;
; -1.073 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 2.006      ;
; -1.045 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.977      ;
; -1.037 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.969      ;
; -1.034 ; acc:acc0|pp[1]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.967      ;
; -1.033 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.965      ;
; -1.013 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.945      ;
; -1.012 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.944      ;
; -1.009 ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk                        ; clk         ; 1.000        ; -0.072     ; 1.939      ;
; -1.006 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.938      ;
; -1.001 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.933      ;
; -0.998 ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.931      ;
; -0.998 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.930      ;
; -0.994 ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.927      ;
; -0.991 ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.924      ;
; -0.970 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.902      ;
; -0.958 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.890      ;
; -0.952 ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.885      ;
; -0.947 ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.880      ;
; -0.931 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.863      ;
; -0.919 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.070     ; 1.851      ;
; -0.913 ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.846      ;
; -0.912 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk                        ; clk         ; 1.000        ; -0.072     ; 1.842      ;
; -0.908 ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.841      ;
; -0.889 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk                        ; clk         ; 1.000        ; -0.072     ; 1.819      ;
; -0.885 ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.818      ;
; -0.872 ; acc:acc0|pp[2]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.805      ;
; -0.868 ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.801      ;
; -0.867 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.ADD   ; clk                        ; clk         ; 0.500        ; -0.097     ; 1.272      ;
; -0.865 ; acc:acc0|pp[0]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.798      ;
; -0.863 ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.796      ;
; -0.839 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.069     ; 1.772      ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_clk:clock|cfreq[2]'                                                                                             ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.635 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 1.153      ;
; -0.633 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 1.151      ;
; -0.631 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 1.149      ;
; -0.627 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 1.145      ;
; -0.464 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 0.982      ;
; -0.453 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 1.384      ;
; -0.452 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 1.383      ;
; -0.446 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 1.377      ;
; -0.291 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 0.809      ;
; -0.291 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 0.809      ;
; -0.289 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; 0.026      ; 0.807      ;
; -0.137 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 1.068      ;
; 0.084  ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 0.847      ;
; 0.104  ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 0.827      ;
; 0.161  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.071     ; 0.770      ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_clk:clock|cfreq[2]'                                                                                             ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.418 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.071      ; 0.684      ;
; 0.478 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.071      ; 0.744      ;
; 0.499 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.071      ; 0.765      ;
; 0.688 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.072      ; 0.955      ;
; 0.789 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 0.746      ;
; 0.789 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 0.746      ;
; 0.789 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 0.746      ;
; 0.920 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 0.877      ;
; 0.936 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.072      ; 1.203      ;
; 0.942 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.072      ; 1.209      ;
; 0.944 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.072      ; 1.211      ;
; 1.054 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 1.011      ;
; 1.106 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 1.063      ;
; 1.107 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 1.064      ;
; 1.110 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; 0.232      ; 1.067      ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.623 ; lsr:lsrw0|s_A[3]                  ; lsr:lsrw0|s_A[4]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.887      ;
; 0.625 ; lsr:lsrw0|s_A[1]                  ; lsr:lsrw0|s_A[2]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.889      ;
; 0.626 ; lsr:lsrw0|s_A[2]                  ; lsr:lsrw0|s_A[3]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.890      ;
; 0.647 ; lsr:lsrw0|s_A[7]                  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.910      ;
; 0.687 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.696 ; acc:acc0|pp[6]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.960      ;
; 0.698 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.962      ;
; 0.700 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.964      ;
; 0.700 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.964      ;
; 0.702 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.966      ;
; 0.702 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.966      ;
; 0.705 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.969      ;
; 0.708 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[0]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.713 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.977      ;
; 0.715 ; lsr:lsrw0|s_A[6]                  ; lsr:lsrw0|s_A[7]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.979      ;
; 0.716 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.980      ;
; 0.717 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.981      ;
; 0.719 ; lsr:lsrw0|s_A[4]                  ; lsr:lsrw0|s_A[5]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.983      ;
; 0.720 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.984      ;
; 0.857 ; lsr:lsrw0|s_A[5]                  ; lsr:lsrw0|s_A[6]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.121      ;
; 0.857 ; lsr:lsrw0|s_A[0]                  ; lsr:lsrw0|s_A[1]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.121      ;
; 0.867 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.130      ;
; 0.881 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.144      ;
; 0.903 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.166      ;
; 0.911 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.174      ;
; 0.915 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.178      ;
; 0.921 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.184      ;
; 0.955 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.983 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.SHIFT ; clk          ; clk         ; -0.500       ; 0.047      ; 0.745      ;
; 1.000 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.267      ;
; 1.006 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.011 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.016 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.280      ;
; 1.017 ; acc:acc0|pp[6]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.281      ;
; 1.018 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.282      ;
; 1.021 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; acc:acc0|pp[2]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.286      ;
; 1.023 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.287      ;
; 1.031 ; acc:acc0|pp[0]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.295      ;
; 1.034 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.298      ;
; 1.037 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.301      ;
; 1.037 ; acc:acc0|pp[2]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.301      ;
; 1.040 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.305      ;
; 1.050 ; acc:acc0|pp[4]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.314      ;
; 1.099 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.113 ; acc:acc0|pp[1]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.377      ;
; 1.120 ; acc:acc0|pp[3]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.384      ;
; 1.132 ; acc:acc0|pp[5]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.396      ;
; 1.138 ; acc:acc0|pp[0]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.402      ;
; 1.140 ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.404      ;
; 1.144 ; acc:acc0|pp[2]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.408      ;
; 1.145 ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.409      ;
; 1.153 ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.417      ;
; 1.156 ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.420      ;
; 1.159 ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.423      ;
; 1.163 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.426      ;
; 1.199 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.462      ;
; 1.219 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.482      ;
; 1.226 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.489      ;
; 1.235 ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.499      ;
; 1.241 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.504      ;
; 1.242 ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.506      ;
; 1.256 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.519      ;
; 1.257 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.073      ; 1.525      ;
; 1.260 ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.524      ;
; 1.262 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.526      ;
; 1.266 ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.530      ;
; 1.275 ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.539      ;
; 1.281 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.544      ;
; 1.283 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.546      ;
; 1.285 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.548      ;
; 1.296 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.559      ;
; 1.298 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.561      ;
; 1.315 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.582      ;
; 1.317 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.580      ;
; 1.327 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.ADD   ; clk          ; clk         ; -0.500       ; 0.046      ; 1.088      ;
; 1.341 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.604      ;
; 1.357 ; acc:acc0|pp[1]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.621      ;
; 1.363 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.626      ;
; 1.372 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.183      ;
; 1.373 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; -0.500       ; 0.096      ; 1.184      ;
; 1.376 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.643      ;
; 1.377 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; -0.500       ; 0.096      ; 1.188      ;
; 1.382 ; acc:acc0|pp[0]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.646      ;
; 1.389 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.200      ;
; 1.392 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.203      ;
; 1.393 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.204      ;
; 1.403 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.666      ;
; 1.405 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.668      ;
; 1.407 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.670      ;
; 1.418 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.681      ;
; 1.420 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.683      ;
; 1.439 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.702      ;
; 1.463 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.726      ;
; 1.468 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[3]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.279      ;
; 1.470 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.281      ;
; 1.474 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[2]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.285      ;
; 1.485 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; -0.500       ; 0.096      ; 1.296      ;
; 1.485 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.748      ;
; 1.494 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[0]                  ; clk          ; clk         ; -0.500       ; 0.096      ; 1.305      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.779 ; -4.849        ;
; counter_clk:clock|cfreq[2] ; -0.465 ; -1.821        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; counter_clk:clock|cfreq[2] ; 0.194 ; 0.000         ;
; clk                        ; 0.263 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -33.617       ;
; counter_clk:clock|cfreq[2] ; -1.000 ; -7.000        ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.779 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.832      ;
; -0.777 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.830      ;
; -0.739 ; rsr:rsr0|s_B[3]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.792      ;
; -0.734 ; rsr:rsr0|s_B[2]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.787      ;
; -0.689 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.742      ;
; -0.642 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.695      ;
; -0.635 ; rsr:rsr0|s_B[1]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.688      ;
; -0.594 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.647      ;
; -0.545 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 0.500        ; 1.133      ; 2.260      ;
; -0.520 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.ADD   ; clk                        ; clk         ; 0.500        ; -0.437     ; 0.570      ;
; -0.388 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.336      ;
; -0.384 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.332      ;
; -0.334 ; rsr:rsr0|s_B[0]                   ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 0.500        ; -0.434     ; 0.387      ;
; -0.320 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.268      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.168 ; control_mult:control0|state.ADD   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; 0.361      ; 1.016      ;
; -0.138 ; lsr:lsrw0|s_A[4]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.086      ;
; -0.124 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.072      ;
; -0.120 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.068      ;
; -0.079 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.027      ;
; -0.060 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 1.000        ; -0.033     ; 1.014      ;
; -0.056 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.004      ;
; -0.055 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.003      ;
; -0.054 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.002      ;
; -0.052 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 1.000      ;
; -0.050 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.998      ;
; -0.038 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.986      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.030 ; control_mult:control0|state.000   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.500        ; 0.358      ; 0.875      ;
; -0.017 ; acc:acc0|pp[1]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.966      ;
; -0.013 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.962      ;
; -0.011 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.959      ;
; -0.006 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.954      ;
; -0.006 ; acc:acc0|pp[0]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.955      ;
; 0.012  ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.936      ;
; 0.013  ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.935      ;
; 0.014  ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.934      ;
; 0.016  ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.932      ;
; 0.018  ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.930      ;
; 0.030  ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.918      ;
; 0.032  ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.917      ;
; 0.033  ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.915      ;
; 0.037  ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.911      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.043  ; control_mult:control0|state.SHIFT ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.803      ;
; 0.047  ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.902      ;
; 0.051  ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.898      ;
; 0.051  ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.898      ;
; 0.055  ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.894      ;
; 0.057  ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.891      ;
; 0.062  ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.887      ;
; 0.062  ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.886      ;
; 0.062  ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.887      ;
; 0.081  ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.867      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.082  ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.500        ; 0.359      ; 0.764      ;
; 0.098  ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.851      ;
; 0.098  ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.850      ;
; 0.100  ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.849      ;
; 0.102  ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.039     ; 0.846      ;
; 0.107  ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.109  ; acc:acc0|pp[5]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.840      ;
; 0.113  ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.836      ;
; 0.115  ; acc:acc0|pp[3]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.834      ;
; 0.119  ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.830      ;
; 0.119  ; acc:acc0|pp[1]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.830      ;
; 0.123  ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.826      ;
; 0.123  ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 1.000        ; -0.038     ; 0.826      ;
+--------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_clk:clock|cfreq[2]'                                                                                             ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.465 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.548      ;
; -0.454 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.537      ;
; -0.452 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.535      ;
; -0.450 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.533      ;
; -0.373 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.456      ;
; -0.297 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.380      ;
; -0.297 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.380      ;
; -0.296 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; 0.500        ; -0.394     ; 0.379      ;
; 0.299  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.035     ; 0.653      ;
; 0.301  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.035     ; 0.651      ;
; 0.308  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.035     ; 0.644      ;
; 0.453  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.035     ; 0.499      ;
; 0.561  ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.036     ; 0.390      ;
; 0.564  ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.036     ; 0.387      ;
; 0.592  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 1.000        ; -0.036     ; 0.359      ;
+--------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_clk:clock|cfreq[2]'                                                                                             ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.194 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.208 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.036      ; 0.328      ;
; 0.214 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.036      ; 0.334      ;
; 0.299 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.037      ; 0.420      ;
; 0.411 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.037      ; 0.532      ;
; 0.416 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.037      ; 0.537      ;
; 0.418 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 0.000        ; 0.037      ; 0.539      ;
; 0.991 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.318      ;
; 0.992 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.319      ;
; 0.992 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.319      ;
; 1.053 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.380      ;
; 1.115 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.442      ;
; 1.125 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.452      ;
; 1.125 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.452      ;
; 1.127 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                        ; counter_clk:clock|cfreq[2] ; -0.500       ; -0.287     ; 0.454      ;
+-------+--------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.263 ; lsr:lsrw0|s_A[3]                  ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.385      ;
; 0.264 ; lsr:lsrw0|s_A[1]                  ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.386      ;
; 0.265 ; lsr:lsrw0|s_A[2]                  ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.387      ;
; 0.270 ; lsr:lsrw0|s_A[7]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.294 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[1]        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; acc:acc0|pp[6]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.299 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.421      ;
; 0.303 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[0]        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.305 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; lsr:lsrw0|s_A[6]                  ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307 ; lsr:lsrw0|s_A[4]                  ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.365 ; lsr:lsrw0|s_A[0]                  ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.487      ;
; 0.367 ; lsr:lsrw0|s_A[5]                  ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.489      ;
; 0.368 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.374 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[0]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.390 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.390 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.392 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.392 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.424 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.545      ;
; 0.443 ; counter_clk:clock|cfreq[1]        ; counter_clk:clock|cfreq[2]        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.567      ;
; 0.446 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.452 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[1]        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; counter_clk:clock|cfreq[0]        ; counter_clk:clock|cfreq[2]        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; acc:acc0|pp[6]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; acc:acc0|pp[2]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.458 ; acc:acc0|pp[0]                    ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; acc:acc0|pp[2]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.581      ;
; 0.464 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.467 ; acc:acc0|pp[4]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.469 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk                        ; clk         ; 0.000        ; 0.033      ; 0.586      ;
; 0.470 ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2]        ; counter_clk:clock|cfreq[2] ; clk         ; 0.000        ; 1.178      ; 1.867      ;
; 0.470 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[1]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.508      ;
; 0.471 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[7]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.509      ;
; 0.471 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[0]                   ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.509      ;
; 0.474 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[6]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.512      ;
; 0.474 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[2]                   ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.512      ;
; 0.475 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[5]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.513      ;
; 0.493 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[7]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[6]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[5]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[3]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[2]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[1]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[0]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.493 ; control_mult:control0|state.000   ; acc:acc0|pp[4]                    ; clk                        ; clk         ; -0.500       ; 0.433      ; 0.530      ;
; 0.508 ; acc:acc0|pp[1]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.630      ;
; 0.509 ; acc:acc0|pp[3]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.631      ;
; 0.511 ; acc:acc0|pp[1]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.633      ;
; 0.512 ; acc:acc0|pp[3]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.634      ;
; 0.516 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; acc:acc0|pp[5]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.639      ;
; 0.518 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[4]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.556      ;
; 0.518 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[1]                   ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.556      ;
; 0.521 ; acc:acc0|pp[0]                    ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; acc:acc0|pp[2]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.644      ;
; 0.523 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[3]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.561      ;
; 0.524 ; acc:acc0|pp[0]                    ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.646      ;
; 0.525 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[0]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.563      ;
; 0.525 ; acc:acc0|pp[2]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.527 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[1]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; control_mult:control0|state.000   ; lsr:lsrw0|s_A[2]                  ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.566      ;
; 0.529 ; control_mult:control0|state.000   ; rsr:rsr0|s_B[3]                   ; clk                        ; clk         ; -0.500       ; 0.434      ; 0.567      ;
; 0.530 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; acc:acc0|pp[4]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.652      ;
; 0.538 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[2]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.540 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.549 ; lsr:lsrw0|s_A[6]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.554 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.675      ;
; 0.564 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.573 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.574 ; acc:acc0|pp[1]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.696      ;
; 0.575 ; acc:acc0|pp[3]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.697      ;
; 0.577 ; acc:acc0|pp[1]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.699      ;
; 0.579 ; lsr:lsrw0|s_A[5]                  ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.700      ;
; 0.587 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; acc:acc0|pp[0]                    ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.709      ;
; 0.588 ; acc:acc0|pp[2]                    ; acc:acc0|pp[7]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.710      ;
; 0.590 ; acc:acc0|pp[0]                    ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.712      ;
; 0.593 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; lsr:lsrw0|s_A[0]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.601 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[3]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.722      ;
; 0.603 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.604 ; lsr:lsrw0|s_A[1]                  ; acc:acc0|pp[4]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.606 ; lsr:lsrw0|s_A[3]                  ; acc:acc0|pp[6]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.727      ;
; 0.617 ; lsr:lsrw0|s_A[2]                  ; acc:acc0|pp[5]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.738      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.331  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -2.331  ; 0.263 ; N/A      ; N/A     ; -3.000              ;
;  counter_clk:clock|cfreq[2] ; -0.770  ; 0.194 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS             ; -46.114 ; 0.0   ; 0.0      ; 0.0     ; -55.045             ;
;  clk                        ; -43.107 ; 0.000 ; N/A      ; N/A     ; -44.636             ;
;  counter_clk:clock|cfreq[2] ; -3.007  ; 0.000 ; N/A      ; N/A     ; -10.409             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; init                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 14       ; 10       ; 60       ; 82       ;
; counter_clk:clock|cfreq[2] ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; counter_clk:clock|cfreq[2] ; 0        ; 8        ; 0        ; 0        ;
; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 7        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 14       ; 10       ; 60       ; 82       ;
; counter_clk:clock|cfreq[2] ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; counter_clk:clock|cfreq[2] ; 0        ; 8        ; 0        ; 0        ;
; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; 7        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; counter_clk:clock|cfreq[2] ; counter_clk:clock|cfreq[2] ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Jun 22 11:52:59 2022
Info: Command: quartus_sta lab05 -c lab05
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab05.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name counter_clk:clock|cfreq[2] counter_clk:clock|cfreq[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.331
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.331             -43.107 clk 
    Info (332119):    -0.770              -3.007 counter_clk:clock|cfreq[2] 
Info (332146): Worst-case hold slack is 0.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.466               0.000 counter_clk:clock|cfreq[2] 
    Info (332119):     0.668               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 clk 
    Info (332119):    -1.487             -10.409 counter_clk:clock|cfreq[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.108             -38.733 clk 
    Info (332119):    -0.635              -2.526 counter_clk:clock|cfreq[2] 
Info (332146): Worst-case hold slack is 0.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.418               0.000 counter_clk:clock|cfreq[2] 
    Info (332119):     0.623               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 clk 
    Info (332119):    -1.487             -10.409 counter_clk:clock|cfreq[2] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779              -4.849 clk 
    Info (332119):    -0.465              -1.821 counter_clk:clock|cfreq[2] 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 counter_clk:clock|cfreq[2] 
    Info (332119):     0.263               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.617 clk 
    Info (332119):    -1.000              -7.000 counter_clk:clock|cfreq[2] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4735 megabytes
    Info: Processing ended: Wed Jun 22 11:53:02 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


