Fitter report for VendSoft
Wed Mar 13 20:59:29 2019
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 13 20:59:29 2019    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; VendSoft                                 ;
; Top-level Entity Name              ; VENDNIOS                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 4,309 / 33,216 ( 13 % )                  ;
;     Total combinational functions  ; 3,529 / 33,216 ( 11 % )                  ;
;     Dedicated logic registers      ; 2,532 / 33,216 ( 8 % )                   ;
; Total registers                    ; 2649                                     ;
; Total pins                         ; 160 / 475 ( 34 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 51,328 / 483,840 ( 11 % )                ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  26.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                         ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; system0:u0|cpu:the_cpu|A_mul_src1[0]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[0]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[1]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[1]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[2]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[2]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[3]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[3]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[4]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[4]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[5]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[5]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[6]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[6]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[7]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[7]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[8]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[8]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[9]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[9]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[10]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[10]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[11]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[11]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[12]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[12]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[13]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[13]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[14]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[14]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[15]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[15]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[16]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[17]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[18]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[19]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[20]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[21]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[22]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[23]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[24]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[25]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[26]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[27]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[28]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[29]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[30]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[31]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|D_bht_data[0]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; system0:u0|cpu:the_cpu|D_bht_data[1]                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; system0:u0|sdram:the_sdram|m_addr[0]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[1]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[2]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[3]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[4]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[5]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[6]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[7]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[8]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[9]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[10]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                            ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[11]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                            ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_bank[0]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_bank[1]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[3]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[3]                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_data[0]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[0]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[1]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[1]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[2]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[2]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[3]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[3]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[4]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[4]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[5]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[5]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[6]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[6]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[7]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[7]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[8]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[8]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[9]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[9]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[10]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[10]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[11]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[11]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[12]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[12]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[13]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[13]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[14]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[14]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[15]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[15]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_dqm[0]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_dqm[1]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|oe                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_1                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_1                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_2                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_2                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_2                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_3                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_3                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_3                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_4                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_4                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_4                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_5                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_5                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_5                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_6                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_6                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_6                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_7                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_7                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_7                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_8                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_8                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_8                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_9                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_9                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_9                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_10                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_10                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_10                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_11                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_11                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_11                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_12                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_12                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_12                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_13                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_13                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_13                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_14                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_14                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_14                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_15                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_15                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|za_data[0]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[1]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[2]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[3]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[4]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[5]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[6]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[7]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[8]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[9]                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[10]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[11]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[12]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[13]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[14]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[15]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                   ; REGOUT           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                 ; OE               ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_tri_state_bridge_data[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                 ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_tri_state_bridge_data[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                 ; COMBOUT          ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_CE_N                                                                                                                                                  ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash            ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[0]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[0]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[1]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[1]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[2]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[2]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[3]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[3]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[4]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[4]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[5]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[5]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[6]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[6]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[7]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[7]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[8]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[8]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[9]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[9]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[10]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[10]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[11]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[11]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[12]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[12]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[13]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[13]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[14]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[14]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[15]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[15]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[16]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[16]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[17]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[17]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[18]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[18]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[19]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[19]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[20]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[20]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_address[21]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[21]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_readn               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_OE_N                                                                                                                                                  ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_readn               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_WE_N                                                                                                                                                  ; DATAIN           ;                       ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 6535 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 6535 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 6340    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 195     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/vendingMachine/vendHS/NIOSPRO90/VendSoft.pin.


+----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                      ;
+---------------------------------------------+------------------------------------------------------+
; Resource                                    ; Usage                                                ;
+---------------------------------------------+------------------------------------------------------+
; Total logic elements                        ; 4,309 / 33,216 ( 13 % )                              ;
;     -- Combinational with no register       ; 1777                                                 ;
;     -- Register only                        ; 780                                                  ;
;     -- Combinational with a register        ; 1752                                                 ;
;                                             ;                                                      ;
; Logic element usage by number of LUT inputs ;                                                      ;
;     -- 4 input functions                    ; 1835                                                 ;
;     -- 3 input functions                    ; 1018                                                 ;
;     -- <=2 input functions                  ; 676                                                  ;
;     -- Register only                        ; 780                                                  ;
;                                             ;                                                      ;
; Logic elements by mode                      ;                                                      ;
;     -- normal mode                          ; 3156                                                 ;
;     -- arithmetic mode                      ; 373                                                  ;
;                                             ;                                                      ;
; Total registers*                            ; 2,649 / 34,593 ( 8 % )                               ;
;     -- Dedicated logic registers            ; 2,532 / 33,216 ( 8 % )                               ;
;     -- I/O registers                        ; 117 / 1,377 ( 8 % )                                  ;
;                                             ;                                                      ;
; Total LABs:  partially or completely used   ; 322 / 2,076 ( 16 % )                                 ;
; User inserted logic elements                ; 0                                                    ;
; Virtual pins                                ; 0                                                    ;
; I/O pins                                    ; 160 / 475 ( 34 % )                                   ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                      ;
; Global signals                              ; 10                                                   ;
; M4Ks                                        ; 17 / 105 ( 16 % )                                    ;
; Total block memory bits                     ; 51,328 / 483,840 ( 11 % )                            ;
; Total block memory implementation bits      ; 78,336 / 483,840 ( 16 % )                            ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                       ;
; Global clocks                               ; 10 / 16 ( 63 % )                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                      ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                        ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 4%                                         ;
; Peak interconnect usage (total/H/V)         ; 25% / 25% / 24%                                      ;
; Maximum fan-out node                        ; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 2038                                                 ;
; Highest non-global fan-out signal           ; system0:u0|cpu:the_cpu|A_stall~1                     ;
; Highest non-global fan-out                  ; 634                                                  ;
; Total fan-out                               ; 22612                                                ;
; Average fan-out                             ; 3.29                                                 ;
+---------------------------------------------+------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:sld_hub_inst  ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 4177 / 33216 ( 12 % ) ; 132 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 1721                  ; 56                    ;
;     -- Register only                        ; 767                   ; 13                    ;
;     -- Combinational with a register        ; 1689                  ; 63                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 1775                  ; 60                    ;
;     -- 3 input functions                    ; 984                   ; 34                    ;
;     -- <=2 input functions                  ; 651                   ; 25                    ;
;     -- Register only                        ; 767                   ; 13                    ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 3041                  ; 115                   ;
;     -- arithmetic mode                      ; 369                   ; 4                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 2573                  ; 76                    ;
;     -- Dedicated logic registers            ; 2456 / 33216 ( 7 % )  ; 76 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 117                   ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 313 / 2076 ( 15 % )   ; 12 / 2076 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 160                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 51328                 ; 0                     ;
; Total RAM block bits                        ; 78336                 ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 1 / 4 ( 25 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 17 / 105 ( 16 % )     ; 0 / 105 ( 0 % )       ;
; ASMI block                                  ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 3 / 20 ( 15 % )       ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 271                   ; 118                   ;
;     -- Registered Input Connections         ; 123                   ; 83                    ;
;     -- Output Connections                   ; 210                   ; 179                   ;
;     -- Registered Output Connections        ; 4                     ; 142                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 22197                 ; 843                   ;
;     -- Registered Connections               ; 7447                  ; 526                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 186                   ; 295                   ;
;     -- sld_hub:sld_hub_inst                 ; 295                   ; 2                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 63                    ; 22                    ;
;     -- Output Ports                         ; 120                   ; 39                    ;
;     -- Bidir Ports                          ; 24                    ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 2                     ;
;     -- Registered Output Ports              ; 0                     ; 29                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ;
+---------------------------------------------+-----------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 46                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[0]    ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[1]    ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[2]    ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[3]    ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[4]    ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[5]    ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[6]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[7]    ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 59 ( 41 % ) ; 3.3V          ; --           ;
; 7        ; 44 / 58 ( 76 % ) ; 3.3V          ; --           ;
; 8        ; 10 / 56 ( 18 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                      ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                    ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo     ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT          ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT          ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; PLL Summary                                                                   ;
+----------------------------------+--------------------------------------------+
; Name                             ; SDRAM_PLL:PLL1|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------+
; SDC pin name                     ; PLL1|altpll_component|pll                  ;
; PLL mode                         ; Normal                                     ;
; Compensate clock                 ; clock0                                     ;
; Compensated input/output pins    ; --                                         ;
; Self reset on gated loss of lock ; Off                                        ;
; Gate lock counter                ; --                                         ;
; Input frequency 0                ; 50.0 MHz                                   ;
; Input frequency 1                ; --                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                   ;
; Nominal VCO frequency            ; 1000.0 MHz                                 ;
; VCO post scale                   ; --                                         ;
; VCO multiply                     ; --                                         ;
; VCO divide                       ; --                                         ;
; Freq min lock                    ; 25.0 MHz                                   ;
; Freq max lock                    ; 50.0 MHz                                   ;
; M VCO Tap                        ; 0                                          ;
; M Initial                        ; 4                                          ;
; M value                          ; 20                                         ;
; N value                          ; 1                                          ;
; Preserve PLL counter order       ; Off                                        ;
; PLL location                     ; PLL_1                                      ;
; Inclk0 signal                    ; CLOCK_50                                   ;
; Inclk1 signal                    ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                         ;
+----------------------------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 20            ; 10/10 Even ; 1       ; 0       ; PLL1|altpll_component|pll|clk[0] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 4       ; 0       ; PLL1|altpll_component|pll|clk[1] ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                 ; Library Name ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |VENDNIOS                                                                                                   ; 4309 (2)    ; 2532 (0)                  ; 117 (117)     ; 51328       ; 17   ; 4            ; 0       ; 2         ; 160  ; 0            ; 1777 (2)     ; 780 (0)           ; 1752 (0)         ; |VENDNIOS                                                                                                                                                                                                                                           ; work         ;
;    |Reset_Delay:delay1|                                                                                     ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |VENDNIOS|Reset_Delay:delay1                                                                                                                                                                                                                        ; work         ;
;    |SDRAM_PLL:PLL1|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|SDRAM_PLL:PLL1                                                                                                                                                                                                                            ; work         ;
;       |altpll:altpll_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                    ; work         ;
;    |key_test:sw|                                                                                            ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 8 (8)             ; 24 (24)          ; |VENDNIOS|key_test:sw                                                                                                                                                                                                                               ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                   ; 132 (89)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (41)      ; 13 (11)           ; 63 (38)          ; |VENDNIOS|sld_hub:sld_hub_inst                                                                                                                                                                                                                      ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |VENDNIOS|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                              ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |VENDNIOS|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                            ; work         ;
;    |system0:u0|                                                                                             ; 4095 (1)    ; 2399 (0)                  ; 0 (0)         ; 51328       ; 17   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1695 (1)     ; 759 (0)           ; 1641 (0)         ; |VENDNIOS|system0:u0                                                                                                                                                                                                                                ; work         ;
;       |Vend:the_Vend|                                                                                       ; 231 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)      ; 2 (0)             ; 72 (0)           ; |VENDNIOS|system0:u0|Vend:the_Vend                                                                                                                                                                                                                  ; work         ;
;          |VendMachine:vend|                                                                                 ; 231 (45)    ; 73 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (26)     ; 2 (2)             ; 72 (8)           ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend                                                                                                                                                                                                 ; work         ;
;             |BasicVendingMachine:BVM|                                                                       ; 186 (114)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (59)     ; 0 (0)             ; 55 (55)          ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM                                                                                                                                                                         ; work         ;
;                |lpm_divide:Div0|                                                                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div0                                                                                                                                                         ; work         ;
;                   |lpm_divide_ucm:auto_generated|                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div0|lpm_divide_ucm:auto_generated                                                                                                                           ; work         ;
;                      |sign_div_unsign_8kh:divider|                                                          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div0|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                               ; work         ;
;                         |alt_u_div_ive:divider|                                                             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div0|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                                         ; work         ;
;                |lpm_divide:Div1|                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div1                                                                                                                                                         ; work         ;
;                   |lpm_divide_scm:auto_generated|                                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div1|lpm_divide_scm:auto_generated                                                                                                                           ; work         ;
;                      |sign_div_unsign_6kh:divider|                                                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div1|lpm_divide_scm:auto_generated|sign_div_unsign_6kh:divider                                                                                               ; work         ;
;                         |alt_u_div_eve:divider|                                                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Div1|lpm_divide_scm:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eve:divider                                                                         ; work         ;
;                |lpm_divide:Mod0|                                                                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod0                                                                                                                                                         ; work         ;
;                   |lpm_divide_15m:auto_generated|                                                           ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod0|lpm_divide_15m:auto_generated                                                                                                                           ; work         ;
;                      |sign_div_unsign_8kh:divider|                                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod0|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider                                                                                               ; work         ;
;                         |alt_u_div_ive:divider|                                                             ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod0|lpm_divide_15m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                                         ; work         ;
;                |lpm_divide:Mod1|                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod1                                                                                                                                                         ; work         ;
;                   |lpm_divide_v4m:auto_generated|                                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod1|lpm_divide_v4m:auto_generated                                                                                                                           ; work         ;
;                      |sign_div_unsign_6kh:divider|                                                          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod1|lpm_divide_v4m:auto_generated|sign_div_unsign_6kh:divider                                                                                               ; work         ;
;                         |alt_u_div_eve:divider|                                                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|lpm_divide:Mod1|lpm_divide_v4m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eve:divider                                                                         ; work         ;
;             |binary_to_BCD:u0|                                                                              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u0                                                                                                                                                                                ; work         ;
;                |binary_to_BCD_add3:m4|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u0|binary_to_BCD_add3:m4                                                                                                                                                          ; work         ;
;                |binary_to_BCD_add3:m5|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u0|binary_to_BCD_add3:m5                                                                                                                                                          ; work         ;
;             |binary_to_BCD:u1|                                                                              ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u1                                                                                                                                                                                ; work         ;
;                |binary_to_BCD_add3:m4|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u1|binary_to_BCD_add3:m4                                                                                                                                                          ; work         ;
;                |binary_to_BCD_add3:m5|                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |VENDNIOS|system0:u0|Vend:the_Vend|VendMachine:vend|binary_to_BCD:u1|binary_to_BCD_add3:m5                                                                                                                                                          ; work         ;
;       |Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0                                                                                                                                                                         ; work         ;
;       |cpu:the_cpu|                                                                                         ; 2134 (1866) ; 1327 (1144)               ; 0 (0)         ; 46208       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 807 (722)    ; 361 (307)         ; 966 (837)        ; |VENDNIOS|system0:u0|cpu:the_cpu                                                                                                                                                                                                                    ; work         ;
;          |cpu_bht_module:cpu_bht|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;                |altsyncram_pkf1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated                                                                                                                                    ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ; work         ;
;                |altsyncram_qed1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                            ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ; work         ;
;                |altsyncram_u0g1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_u0g1:auto_generated                                                                                                                              ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ; work         ;
;                |mult_add_4cr2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ; work         ;
;                |mult_add_6cr2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                  ; 257 (9)     ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (9)       ; 54 (0)            ; 129 (0)          ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                               ; 144 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 52 (0)            ; 44 (0)           ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ; work         ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                              ; 54 (50)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 46 (43)           ; 3 (2)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                    ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 6 (3)             ; 41 (41)          ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ; work         ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                         ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 43 (43)          ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ; work         ;
;                      |altsyncram_t072:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated          ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_p2f1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_q2f1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                      ; 292 (292)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (181)    ; 15 (15)           ; 96 (96)          ; |VENDNIOS|system0:u0|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                        ; 153 (153)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 16 (16)           ; 65 (65)          ; |VENDNIOS|system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                          ; 56 (56)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 22 (22)          ; |VENDNIOS|system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ; work         ;
;       |epcs_flash_controller:the_epcs_flash_controller|                                                     ; 159 (1)     ; 116 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (1)       ; 49 (0)            ; 67 (0)           ; |VENDNIOS|system0:u0|epcs_flash_controller:the_epcs_flash_controller                                                                                                                                                                                ; work         ;
;          |altsyncram:the_boot_copier_rom|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom                                                                                                                                                 ; work         ;
;             |altsyncram_2c41:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_2c41:auto_generated                                                                                                                  ; work         ;
;          |epcs_flash_controller_sub:the_epcs_flash_controller_sub|                                          ; 158 (158)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 49 (49)           ; 67 (67)          ; |VENDNIOS|system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub                                                                                                                        ; work         ;
;          |tornado_epcs_flash_controller_atom:the_tornado_epcs_flash_controller_atom|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|epcs_flash_controller:the_epcs_flash_controller|tornado_epcs_flash_controller_atom:the_tornado_epcs_flash_controller_atom                                                                                                      ; work         ;
;       |epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|      ; 41 (41)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 13 (13)          ; |VENDNIOS|system0:u0|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port                                                                                                                                 ; work         ;
;       |jtag_uart:the_jtag_uart|                                                                             ; 160 (38)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (25)      ; 26 (5)            ; 81 (8)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                    ; 71 (71)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 21 (21)           ; 33 (33)          ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ; work         ;
;             |scfifo:rfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                              ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ; work         ;
;             |scfifo:wfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ; work         ;
;       |pio_led:the_pio_led|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |VENDNIOS|system0:u0|pio_led:the_pio_led                                                                                                                                                                                                            ; work         ;
;       |pio_led_s1_arbitrator:the_pio_led_s1|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|pio_led_s1_arbitrator:the_pio_led_s1                                                                                                                                                                                           ; work         ;
;       |sdram:the_sdram|                                                                                     ; 329 (230)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (109)    ; 60 (17)           ; 147 (104)        ; |VENDNIOS|system0:u0|sdram:the_sdram                                                                                                                                                                                                                ; work         ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                            ; 99 (99)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 43 (43)           ; 43 (43)          ; |VENDNIOS|system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ; work         ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                    ; 110 (52)    ; 34 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (16)      ; 8 (0)             ; 58 (36)          ; |VENDNIOS|system0:u0|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ; work         ;
;          |rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1| ; 29 (29)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 16 (16)          ; |VENDNIOS|system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1                                                                                              ; work         ;
;          |rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1| ; 37 (37)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 5 (5)             ; 14 (14)          ; |VENDNIOS|system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1                                                                                              ; work         ;
;       |seg7_lut_8:the_seg7_lut_8|                                                                           ; 73 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 17 (0)            ; 15 (0)           ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8                                                                                                                                                                                                      ; work         ;
;          |SEG7_LUT_8:the_SEG7_LUT_8|                                                                        ; 73 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 17 (17)           ; 15 (0)           ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8                                                                                                                                                                            ; work         ;
;             |SEG7_LUT:u0|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u0                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u1|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u1                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u2|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u2                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u3|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u3                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u4|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u4                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u5|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u5                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u6|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u6                                                                                                                                                                ; work         ;
;             |SEG7_LUT:u7|                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|seg7_lut_8:the_seg7_lut_8|SEG7_LUT_8:the_SEG7_LUT_8|SEG7_LUT:u7                                                                                                                                                                ; work         ;
;       |seg7_lut_8_avalon_slave_0_arbitrator:the_seg7_lut_8_avalon_slave_0|                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |VENDNIOS|system0:u0|seg7_lut_8_avalon_slave_0_arbitrator:the_seg7_lut_8_avalon_slave_0                                                                                                                                                             ; work         ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                     ; 85 (85)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 9 (9)             ; 61 (61)          ; |VENDNIOS|system0:u0|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                ; work         ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                               ; work         ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |VENDNIOS|system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ; work         ;
;       |system0_clock_0:the_system0_clock_0|                                                                 ; 137 (113)   ; 130 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 81 (73)           ; 49 (39)          ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0                                                                                                                                                                                            ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                        ; work         ;
;          |system0_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                      ; work         ;
;          |system0_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                   ; work         ;
;          |system0_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                  ; work         ;
;          |system0_clock_0_master_FSM:master_FSM|                                                            ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_master_FSM:master_FSM                                                                                                                                                      ; work         ;
;          |system0_clock_0_slave_FSM:slave_FSM|                                                              ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |VENDNIOS|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_slave_FSM:slave_FSM                                                                                                                                                        ; work         ;
;       |system0_clock_0_in_arbitrator:the_system0_clock_0_in|                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0_in_arbitrator:the_system0_clock_0_in                                                                                                                                                                           ; work         ;
;       |system0_clock_0_out_arbitrator:the_system0_clock_0_out|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_0_out_arbitrator:the_system0_clock_0_out                                                                                                                                                                         ; work         ;
;       |system0_clock_1:the_system0_clock_1|                                                                 ; 145 (113)   ; 136 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 109 (98)          ; 27 (14)          ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1                                                                                                                                                                                            ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                        ; work         ;
;          |system0_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                      ; work         ;
;          |system0_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                   ; work         ;
;          |system0_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                     ; work         ;
;          |system0_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                  ; work         ;
;          |system0_clock_1_master_FSM:master_FSM|                                                            ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_master_FSM:master_FSM                                                                                                                                                      ; work         ;
;          |system0_clock_1_slave_FSM:slave_FSM|                                                              ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |VENDNIOS|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_slave_FSM:slave_FSM                                                                                                                                                        ; work         ;
;       |system0_clock_1_in_arbitrator:the_system0_clock_1_in|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |VENDNIOS|system0:u0|system0_clock_1_in_arbitrator:the_system0_clock_1_in                                                                                                                                                                           ; work         ;
;       |system0_clock_1_out_arbitrator:the_system0_clock_1_out|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |VENDNIOS|system0:u0|system0_clock_1_out_arbitrator:the_system0_clock_1_out                                                                                                                                                                         ; work         ;
;       |system0_reset_clk_0_domain_synch_module:system0_reset_clk_0_domain_synch|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VENDNIOS|system0:u0|system0_reset_clk_0_domain_synch_module:system0_reset_clk_0_domain_synch                                                                                                                                                       ; work         ;
;       |system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VENDNIOS|system0:u0|system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch                                                                                                                                                       ; work         ;
;       |tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|                          ; 85 (85)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 3 (3)             ; 21 (21)          ; |VENDNIOS|system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave                                                                                                                                                     ; work         ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; DRAM_DQ[0]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[0]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[1]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[2]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[3]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[4]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[5]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[6]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; FL_DQ[7]      ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; KEY[1]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[11]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[12]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[13]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[14]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[17]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[16]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[8]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[10]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; DRAM_DQ[0]                            ;                   ;         ;
; DRAM_DQ[1]                            ;                   ;         ;
; DRAM_DQ[2]                            ;                   ;         ;
; DRAM_DQ[3]                            ;                   ;         ;
; DRAM_DQ[4]                            ;                   ;         ;
; DRAM_DQ[5]                            ;                   ;         ;
; DRAM_DQ[6]                            ;                   ;         ;
; DRAM_DQ[7]                            ;                   ;         ;
; DRAM_DQ[8]                            ;                   ;         ;
; DRAM_DQ[9]                            ;                   ;         ;
; DRAM_DQ[10]                           ;                   ;         ;
; DRAM_DQ[11]                           ;                   ;         ;
; DRAM_DQ[12]                           ;                   ;         ;
; DRAM_DQ[13]                           ;                   ;         ;
; DRAM_DQ[14]                           ;                   ;         ;
; DRAM_DQ[15]                           ;                   ;         ;
; FL_DQ[0]                              ;                   ;         ;
; FL_DQ[1]                              ;                   ;         ;
; FL_DQ[2]                              ;                   ;         ;
; FL_DQ[3]                              ;                   ;         ;
; FL_DQ[4]                              ;                   ;         ;
; FL_DQ[5]                              ;                   ;         ;
; FL_DQ[6]                              ;                   ;         ;
; FL_DQ[7]                              ;                   ;         ;
; KEY[1]                                ;                   ;         ;
; KEY[2]                                ;                   ;         ;
; KEY[3]                                ;                   ;         ;
; SW[3]                                 ;                   ;         ;
; SW[4]                                 ;                   ;         ;
; SW[5]                                 ;                   ;         ;
; SW[6]                                 ;                   ;         ;
; SW[7]                                 ;                   ;         ;
; SW[11]                                ;                   ;         ;
; SW[12]                                ;                   ;         ;
; SW[13]                                ;                   ;         ;
; SW[14]                                ;                   ;         ;
; CLOCK_50                              ;                   ;         ;
; KEY[0]                                ;                   ;         ;
;      - Reset_Delay:delay1|oRESET      ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[0]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[1]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[2]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[3]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[4]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[5]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[6]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[7]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[8]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[9]     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[10]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[11]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[12]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[13]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[14]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[15]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[16]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[17]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[18]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[19]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[20]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[21]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[22]    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[23]    ; 1                 ; 6       ;
;      - key_test:sw|count[19]          ; 1                 ; 6       ;
;      - key_test:sw|count[18]          ; 1                 ; 6       ;
;      - key_test:sw|count[17]          ; 1                 ; 6       ;
;      - key_test:sw|count[16]          ; 1                 ; 6       ;
;      - key_test:sw|count[14]          ; 1                 ; 6       ;
;      - key_test:sw|count[15]          ; 1                 ; 6       ;
;      - key_test:sw|count[13]          ; 1                 ; 6       ;
;      - key_test:sw|count[12]          ; 1                 ; 6       ;
;      - key_test:sw|count[9]           ; 1                 ; 6       ;
;      - key_test:sw|count[11]          ; 1                 ; 6       ;
;      - key_test:sw|count[10]          ; 1                 ; 6       ;
;      - key_test:sw|count[8]           ; 1                 ; 6       ;
;      - key_test:sw|count[5]           ; 1                 ; 6       ;
;      - key_test:sw|count[4]           ; 1                 ; 6       ;
;      - key_test:sw|count[7]           ; 1                 ; 6       ;
;      - key_test:sw|count[6]           ; 1                 ; 6       ;
;      - key_test:sw|count[3]           ; 1                 ; 6       ;
;      - key_test:sw|count[2]           ; 1                 ; 6       ;
;      - key_test:sw|count[1]           ; 1                 ; 6       ;
;      - key_test:sw|count[0]           ; 1                 ; 6       ;
;      - key_test:sw|key_scan[5]~6      ; 1                 ; 6       ;
; SW[0]                                 ;                   ;         ;
; SW[1]                                 ;                   ;         ;
; SW[2]                                 ;                   ;         ;
; SW[17]                                ;                   ;         ;
;      - key_test:sw|key_scan[5]~feeder ; 0                 ; 6       ;
; SW[16]                                ;                   ;         ;
;      - key_test:sw|key_scan[4]~feeder ; 1                 ; 6       ;
; SW[8]                                 ;                   ;         ;
; SW[9]                                 ;                   ;         ;
; SW[10]                                ;                   ;         ;
; SW[15]                                ;                   ;         ;
;      - key_test:sw|key_scan[3]~feeder ; 1                 ; 6       ;
+---------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                      ; PIN_N2             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                      ; PIN_N2             ; 438     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]                                                                                                                                                                                                        ; PIN_G26            ; 46      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|Equal0~7                                                                                                                                                                                   ; LCCOMB_X34_Y15_N8  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                                                                                                                                  ; PLL_1              ; 2025    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; key_test:sw|key_scan[5]~6                                                                                                                                                                                     ; LCCOMB_X36_Y13_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                  ; LCFF_X40_Y9_N25    ; 31      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                                        ; LCCOMB_X64_Y19_N0  ; 36      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~73                                                                                                                                                                         ; LCCOMB_X36_Y9_N6   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~79                                                                                                                                                                         ; LCCOMB_X36_Y9_N0   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[2]~33                                                                                                                                                                           ; LCCOMB_X40_Y9_N28  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                              ; LCCOMB_X37_Y8_N8   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~62                                                                                                                                                                  ; LCCOMB_X37_Y9_N2   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~69                                                                                                                                                                  ; LCCOMB_X37_Y9_N30  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                                    ; LCCOMB_X40_Y8_N30  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~35                                                                                                                                               ; LCCOMB_X41_Y8_N8   ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~36                                                                                                                                               ; LCCOMB_X40_Y8_N18  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                       ; LCFF_X37_Y8_N27    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                      ; LCFF_X37_Y8_N23    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                       ; LCFF_X36_Y8_N1     ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                       ; LCFF_X40_Y8_N17    ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                       ; LCFF_X40_Y8_N21    ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                ; LCCOMB_X37_Y8_N30  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                      ; LCFF_X42_Y8_N17    ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|Price[1]~12                                                                                                                                 ; LCCOMB_X40_Y12_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|always1~0                                                                                                                                   ; LCCOMB_X41_Y12_N28 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|count[9]~162                                                                                                                                ; LCCOMB_X41_Y12_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect                                                                                                              ; LCCOMB_X24_Y12_N18 ; 17      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; system0:u0|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; LCFF_X21_Y12_N23   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; LCFF_X27_Y12_N11   ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_ienable_reg_irq0~1                                                                                                                                                                   ; LCCOMB_X20_Y16_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; LCFF_X27_Y12_N13   ; 71      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; LCFF_X31_Y14_N1    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_stall~1                                                                                                                                                                              ; LCCOMB_X21_Y12_N0  ; 634     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; LCFF_X21_Y13_N17   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X30_Y18_N6  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_ctrl_src2_choose_imm~62                                                                                                                                                              ; LCCOMB_X19_Y17_N6  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_ic_fill_starting                                                                                                                                                                     ; LCCOMB_X16_Y13_N18 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                        ; LCCOMB_X20_Y17_N26 ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X17_Y12_N8  ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; LCFF_X20_Y12_N19   ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; LCFF_X20_Y14_N21   ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X17_Y13_N24 ; 165     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X19_Y16_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X19_Y16_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; LCFF_X18_Y16_N13   ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; LCFF_X30_Y18_N11   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|always81~1                                                                                                                                                                             ; LCCOMB_X21_Y12_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X38_Y10_N5    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X33_Y11_N26 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X38_Y10_N20 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X38_Y10_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X38_Y10_N0  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; LCCOMB_X38_Y10_N26 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X38_Y10_N23   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[13]~89                      ; LCCOMB_X40_Y9_N0   ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[24]~96                      ; LCCOMB_X37_Y10_N16 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[36]~103                     ; LCCOMB_X37_Y10_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X37_Y9_N0   ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X38_Y10_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X24_Y11_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~203                                                                                                   ; LCCOMB_X33_Y11_N18 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; LCFF_X32_Y10_N13   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~2                                                                                                           ; LCCOMB_X23_Y11_N22 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; LCFF_X22_Y9_N11    ; 12      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; LCCOMB_X20_Y8_N4   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X15_Y13_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X14_Y14_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                            ; LCCOMB_X18_Y13_N8  ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_wraddress[0]~13                                                                                                                                                                 ; LCCOMB_X14_Y14_N8  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X14_Y14_N0  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|always5~0                                                                                                                                           ; LCCOMB_X24_Y8_N0   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                           ; LCCOMB_X24_Y8_N16  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|always6~1                                                                                                                                           ; LCCOMB_X24_Y8_N26  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|always7~1                                                                                                                                           ; LCCOMB_X24_Y8_N10  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X22_Y8_N2   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always4~0                                                                                                                             ; LCCOMB_X22_Y9_N2   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always5~0                                                                                                                             ; LCCOMB_X22_Y9_N26  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always6~0                                                                                                                             ; LCCOMB_X22_Y9_N28  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~2                                                                                              ; LCCOMB_X22_Y10_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~1                                                                                                      ; LCCOMB_X23_Y10_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|SCLK_reg                                                                                   ; LCFF_X25_Y5_N7     ; 13      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always11~0                                                                                 ; LCCOMB_X25_Y5_N24  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always6~2                                                                                  ; LCCOMB_X24_Y5_N22  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|control_wr_strobe                                                                          ; LCCOMB_X24_Y5_N24  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                 ; LCCOMB_X27_Y6_N22  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|rx_holding_reg[3]~8                                                                        ; LCCOMB_X27_Y5_N26  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|shift_reg[1]~36                                                                            ; LCCOMB_X25_Y5_N14  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                      ; LCCOMB_X27_Y6_N26  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|write_tx_holding                                                                           ; LCCOMB_X25_Y5_N2   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_arb_counter_enable~2                                        ; LCCOMB_X20_Y10_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_arb_winner~3                                                ; LCCOMB_X21_Y10_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X37_Y7_N14  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~5                                                                                                                 ; LCCOMB_X40_Y7_N24  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~69                                                                                                               ; LCCOMB_X38_Y7_N8   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~7                                                                                                              ; LCCOMB_X40_Y7_N2   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; LCFF_X24_Y7_N13    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|ien_AE~1                                                                                                                                                                   ; LCCOMB_X24_Y7_N24  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LCCOMB_X35_Y7_N14  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LCCOMB_X33_Y7_N6   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X36_Y7_N18  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|rvalid~1                                                                                                                                                                   ; LCCOMB_X24_Y7_N2   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X35_Y7_N20  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|pio_led:the_pio_led|always0~4                                                                                                                                                                      ; LCCOMB_X32_Y12_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|reset_n_sources~1                                                                                                                                                                                  ; LCCOMB_X33_Y10_N12 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; system0:u0|sdram:the_sdram|Selector27~6                                                                                                                                                                       ; LCCOMB_X7_Y6_N2    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|Selector34~5                                                                                                                                                                       ; LCCOMB_X7_Y6_N20   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X5_Y6_N24   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|active_addr[20]~177                                                                                                                                                                ; LCCOMB_X10_Y6_N16  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|always5~0                                                                                                                                                                          ; LCCOMB_X10_Y6_N6   ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|f_select                                                                                                                                                                           ; LCCOMB_X11_Y6_N26  ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|m_addr[1]~18                                                                                                                                                                       ; LCCOMB_X8_Y6_N6    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; LCFF_X10_Y6_N21    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[38]~41                                                                                                               ; LCCOMB_X11_Y6_N0   ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[38]~41                                                                                                               ; LCCOMB_X11_Y6_N2   ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1|always1~3                                                        ; LCCOMB_X9_Y4_N16   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always0~1                                                        ; LCCOMB_X10_Y4_N16  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always10~1                                                       ; LCCOMB_X9_Y4_N26   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always12~3                                                       ; LCCOMB_X10_Y4_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always15~0                                                       ; LCCOMB_X11_Y4_N18  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always2~1                                                        ; LCCOMB_X10_Y4_N26  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always4~1                                                        ; LCCOMB_X10_Y4_N2   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always6~1                                                        ; LCCOMB_X9_Y4_N0    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always8~1                                                        ; LCCOMB_X9_Y4_N18   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|seg7_lut_8_avalon_slave_0_arbitrator:the_seg7_lut_8_avalon_slave_0|seg7_lut_8_avalon_slave_0_write                                                                                                 ; LCCOMB_X24_Y12_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                          ; LCCOMB_X32_Y9_N6   ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                          ; LCCOMB_X32_Y12_N28 ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|snap_strobe~1                                                                                                                                                      ; LCCOMB_X32_Y12_N0  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_clock_0:the_system0_clock_0|always0~0                                                                                                                                                      ; LCCOMB_X11_Y5_N10  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_clock_1:the_system0_clock_1|always0~0                                                                                                                                                      ; LCCOMB_X12_Y4_N22  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_reset_clk_0_domain_synch_module:system0_reset_clk_0_domain_synch|data_out                                                                                                                  ; LCFF_X33_Y11_N29   ; 1821    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; system0:u0|system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch|data_out                                                                                                                  ; LCFF_X12_Y6_N17    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch|data_out                                                                                                                  ; LCFF_X12_Y6_N17    ; 284     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                   ; LCFF_X22_Y9_N19    ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle                                                                                                        ; LCCOMB_X23_Y5_N26  ; 10      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_counter_enable~2                                                                      ; LCCOMB_X23_Y7_N16  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~3                                                                              ; LCCOMB_X23_Y7_N6   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                         ; PIN_N2             ; 438     ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                     ; PLL_1              ; 2025    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y19_N0     ; 159     ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                     ; LCFF_X40_Y9_N25    ; 31      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                           ; LCCOMB_X64_Y19_N0  ; 36      ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                          ; LCFF_X37_Y8_N27    ; 12      ; Global Clock         ; GCLK15           ; --                        ;
; system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect ; LCCOMB_X24_Y12_N18 ; 17      ; Global Clock         ; GCLK14           ; --                        ;
; system0:u0|reset_n_sources~1                                                                     ; LCCOMB_X33_Y10_N12 ; 4       ; Global Clock         ; GCLK12           ; --                        ;
; system0:u0|system0_reset_clk_0_domain_synch_module:system0_reset_clk_0_domain_synch|data_out     ; LCFF_X33_Y11_N29   ; 1821    ; Global Clock         ; GCLK13           ; --                        ;
; system0:u0|system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch|data_out     ; LCFF_X12_Y6_N17    ; 284     ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; system0:u0|cpu:the_cpu|A_stall~1                                                                                                                                                                              ; 634     ;
; system0:u0|cpu:the_cpu|F_stall                                                                                                                                                                                ; 166     ;
; system0:u0|cpu:the_cpu|A_mul_stall                                                                                                                                                                            ; 72      ;
; system0:u0|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; 71      ;
; system0:u0|system0_clock_1_in_arbitrator:the_system0_clock_1_in|cpu_data_master_requests_system0_clock_1_in                                                                                                   ; 68      ;
; system0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 65      ;
; system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~10                                                                                                     ; 64      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; 64      ;
; system0:u0|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                                             ; 64      ;
; system0:u0|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 61      ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|system0_clock_0_out_granted_sdram_s1~1                                                                                                                            ; 55      ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|epcs_select~1                                                                                                                                      ; 53      ;
; ~GND                                                                                                                                                                                                          ; 48      ;
; system0:u0|cpu:the_cpu|E_src1[8]~2                                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|E_src1[8]~1                                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|A_wr_data_unfiltered[9]~97                                                                                                                                                             ; 48      ;
; system0:u0|cpu:the_cpu|A_wr_data_unfiltered[9]~96                                                                                                                                                             ; 48      ;
; system0:u0|cpu:the_cpu|D_src2_reg[0]~109                                                                                                                                                                      ; 48      ;
; system0:u0|cpu:the_cpu|D_src2_reg[0]~108                                                                                                                                                                      ; 48      ;
; KEY[0]                                                                                                                                                                                                        ; 46      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                       ; 43      ;
; system0:u0|cpu:the_cpu|E_alu_result~64                                                                                                                                                                        ; 43      ;
; system0:u0|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 42      ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_requests_cfi_flash_s1                                                                                   ; 42      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 42      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[38]~41                                                                                                               ; 41      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[38]~41                                                                                                               ; 41      ;
; system0:u0|sdram:the_sdram|active_addr[20]~177                                                                                                                                                                ; 41      ;
; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                            ; 40      ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                            ; 40      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; system0:u0|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|cpu_data_master_requests_epcs_flash_controller_epcs_control_port                                    ; 39      ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                   ; 38      ;
; system0:u0|cpu:the_cpu|F_iw[3]~33                                                                                                                                                                             ; 38      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 38      ;
; system0:u0|cpu:the_cpu|F_pc[16]~48                                                                                                                                                                            ; 35      ;
; system0:u0|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 35      ;
; system0:u0|cpu:the_cpu|F_pc[16]~49                                                                                                                                                                            ; 34      ;
; system0:u0|cpu:the_cpu|E_alu_result[19]~65                                                                                                                                                                    ; 34      ;
; system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|always1~0                                                                                                                                   ; 33      ;
; system0:u0|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; 33      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; system0:u0|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 33      ;
; system0:u0|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 33      ;
; system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_grant_vector[1]~1                                                                         ; 33      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
; system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|count[9]~162                                                                                                                                ; 32      ;
; system0:u0|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; system0:u0|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
; system0:u0|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                            ; 32      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                ; Location                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------+
; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                    ; M4K_X13_Y16                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                               ; M4K_X26_Y13, M4K_X26_Y12, M4K_X13_Y13, M4K_X26_Y14, M4K_X13_Y15, M4K_X26_Y15, M4K_X13_Y12, M4K_X13_Y11 ;
; system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_u0g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_ic_tag_ram.mif                 ; M4K_X13_Y14                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif    ; M4K_X26_Y11, M4K_X26_Y10                                                                               ;
; system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                   ; M4K_X26_Y17                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                   ; M4K_X26_Y16                                                                                            ;
; system0:u0|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_2c41:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; ROM              ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; epcs_flash_controller_boot_rom.hex ; M4K_X26_Y9                                                                                             ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                               ; M4K_X52_Y7                                                                                             ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                               ; M4K_X26_Y7                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,509 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 56 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 2,821 / 60,840 ( 5 % ) ;
; Direct links               ; 1,230 / 94,460 ( 1 % ) ;
; Global clocks              ; 10 / 16 ( 63 % )       ;
; Local interconnects        ; 2,120 / 33,216 ( 6 % ) ;
; R24 interconnects          ; 166 / 3,091 ( 5 % )    ;
; R4 interconnects           ; 4,420 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.38) ; Number of LABs  (Total = 322) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 10                            ;
; 3                                           ; 7                             ;
; 4                                           ; 7                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 0                             ;
; 8                                           ; 3                             ;
; 9                                           ; 7                             ;
; 10                                          ; 4                             ;
; 11                                          ; 4                             ;
; 12                                          ; 11                            ;
; 13                                          ; 8                             ;
; 14                                          ; 15                            ;
; 15                                          ; 17                            ;
; 16                                          ; 206                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.60) ; Number of LABs  (Total = 322) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 250                           ;
; 1 Clock                            ; 285                           ;
; 1 Clock enable                     ; 156                           ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 50                            ;
; 2 Async. clears                    ; 17                            ;
; 2 Clock enables                    ; 55                            ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.65) ; Number of LABs  (Total = 322) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 2                             ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 12                            ;
; 17                                           ; 4                             ;
; 18                                           ; 10                            ;
; 19                                           ; 8                             ;
; 20                                           ; 19                            ;
; 21                                           ; 17                            ;
; 22                                           ; 20                            ;
; 23                                           ; 18                            ;
; 24                                           ; 26                            ;
; 25                                           ; 27                            ;
; 26                                           ; 21                            ;
; 27                                           ; 20                            ;
; 28                                           ; 17                            ;
; 29                                           ; 8                             ;
; 30                                           ; 11                            ;
; 31                                           ; 4                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.55) ; Number of LABs  (Total = 322) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 18                            ;
; 3                                               ; 12                            ;
; 4                                               ; 10                            ;
; 5                                               ; 12                            ;
; 6                                               ; 13                            ;
; 7                                               ; 18                            ;
; 8                                               ; 28                            ;
; 9                                               ; 22                            ;
; 10                                              ; 25                            ;
; 11                                              ; 27                            ;
; 12                                              ; 36                            ;
; 13                                              ; 18                            ;
; 14                                              ; 20                            ;
; 15                                              ; 12                            ;
; 16                                              ; 27                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.08) ; Number of LABs  (Total = 322) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 6                             ;
; 4                                            ; 12                            ;
; 5                                            ; 8                             ;
; 6                                            ; 10                            ;
; 7                                            ; 12                            ;
; 8                                            ; 16                            ;
; 9                                            ; 6                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 13                            ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 13                            ;
; 16                                           ; 15                            ;
; 17                                           ; 13                            ;
; 18                                           ; 12                            ;
; 19                                           ; 11                            ;
; 20                                           ; 12                            ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 11                            ;
; 26                                           ; 10                            ;
; 27                                           ; 13                            ;
; 28                                           ; 12                            ;
; 29                                           ; 11                            ;
; 30                                           ; 14                            ;
; 31                                           ; 9                             ;
; 32                                           ; 17                            ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Mar 13 20:57:36 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off VendSoft -c VendSoft
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "VendSoft"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 2 pins of 160 total pins
    Info: Pin DRAM_LDQM not assigned to an exact location on the device
    Info: Pin DRAM_UDQM not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~507
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~513
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~4
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~526
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~529
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~535
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[22]~538
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[30]~544
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[21]~553
        Info: Destination node system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[20]~557
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node system0:u0|system0_reset_clk_0_domain_synch_module:system0_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~6
        Info: Destination node system0:u0|Vend:the_Vend|VendMachine:vend|BasicVendingMachine:BVM|OK~1
        Info: Destination node system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~3
Info: Automatically promoted node system0:u0|system0_reset_clk_1_domain_synch_module:system0_reset_clk_1_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system0:u0|sdram:the_sdram|active_addr[20]~177
        Info: Destination node system0:u0|sdram:the_sdram|active_cs_n~8
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[0]
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[2]
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[1]
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg~_wirecell 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~29
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node system0:u0|reset_n_sources~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 117 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 73 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 60 total pin(s) used --  4 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  61 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  35 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 44 total pin(s) used --  14 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  46 pins available
Warning: PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:25
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:13
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:45
Info: Slack time is -5.367 ns between source register "system0:u0|Vend:the_Vend|VendMachine:vend|oDATA[2]" and destination register "system0:u0|cpu:the_cpu|A_slow_inst_result[2]"
    Info: + Largest register to register requirement is -2.268 ns
    Info:   Shortest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 5352; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Longest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 5352; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Shortest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to source register is 7.283 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 5352; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.787 ns) = 2.897 ns; Loc. = Unassigned; Fanout = 30; REG Node = 'system0:u0|cpu:the_cpu|A_mem_baddr[4]'
        Info: 4: + IC(0.185 ns) + CELL(0.410 ns) = 3.492 ns; Loc. = Unassigned; Fanout = 25; COMB Node = 'system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect'
        Info: 5: + IC(2.074 ns) + CELL(0.000 ns) = 5.566 ns; Loc. = Unassigned; Fanout = 17; COMB Node = 'system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect~clkctrl'
        Info: 6: + IC(1.567 ns) + CELL(0.150 ns) = 7.283 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'system0:u0|Vend:the_Vend|VendMachine:vend|oDATA[2]'
        Info: Total cell delay = 1.347 ns ( 18.50 % )
        Info: Total interconnect delay = 5.936 ns ( 81.50 % )
    Info:   Longest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to source register is 9.951 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 5352; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.787 ns) = 2.897 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'system0:u0|cpu:the_cpu|A_mem_baddr[13]'
        Info: 4: + IC(0.473 ns) + CELL(0.150 ns) = 3.520 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~2'
        Info: 5: + IC(0.481 ns) + CELL(0.275 ns) = 4.276 ns; Loc. = Unassigned; Fanout = 7; COMB Node = 'system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~3'
        Info: 6: + IC(0.318 ns) + CELL(0.436 ns) = 5.030 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~5'
        Info: 7: + IC(0.145 ns) + CELL(0.420 ns) = 5.595 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~6'
        Info: 8: + IC(0.415 ns) + CELL(0.150 ns) = 6.160 ns; Loc. = Unassigned; Fanout = 25; COMB Node = 'system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect'
        Info: 9: + IC(2.074 ns) + CELL(0.000 ns) = 8.234 ns; Loc. = Unassigned; Fanout = 17; COMB Node = 'system0:u0|Vend_avalon_slave_0_arbitrator:the_Vend_avalon_slave_0|Vend_avalon_slave_0_chipselect~clkctrl'
        Info: 10: + IC(1.567 ns) + CELL(0.150 ns) = 9.951 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'system0:u0|Vend:the_Vend|VendMachine:vend|oDATA[2]'
        Info: Total cell delay = 2.368 ns ( 23.80 % )
        Info: Total interconnect delay = 7.583 ns ( 76.20 % )
    Info:   Micro clock to output delay of source is 0.000 ns
    Info:   Micro setup delay of destination is -0.036 ns
    Info: - Longest register to register delay is 3.099 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'system0:u0|Vend:the_Vend|VendMachine:vend|oDATA[2]'
        Info: 2: + IC(0.290 ns) + CELL(0.275 ns) = 0.565 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~529'
        Info: 3: + IC(0.415 ns) + CELL(0.149 ns) = 1.129 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~530'
        Info: 4: + IC(0.415 ns) + CELL(0.150 ns) = 1.694 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~531'
        Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 2.259 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]'
        Info: 6: + IC(0.606 ns) + CELL(0.150 ns) = 3.015 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result_nxt[2]~12'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 3.099 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.958 ns ( 30.91 % )
        Info: Total interconnect delay = 2.141 ns ( 69.09 % )
Info: Estimated most critical path is register to register delay of 3.099 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X30_Y12; Fanout = 2; REG Node = 'system0:u0|Vend:the_Vend|VendMachine:vend|oDATA[2]'
    Info: 2: + IC(0.290 ns) + CELL(0.275 ns) = 0.565 ns; Loc. = LAB_X30_Y12; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~529'
    Info: 3: + IC(0.415 ns) + CELL(0.149 ns) = 1.129 ns; Loc. = LAB_X30_Y12; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~530'
    Info: 4: + IC(0.415 ns) + CELL(0.150 ns) = 1.694 ns; Loc. = LAB_X30_Y12; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~531'
    Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 2.259 ns; Loc. = LAB_X30_Y12; Fanout = 2; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]'
    Info: 6: + IC(0.606 ns) + CELL(0.150 ns) = 3.015 ns; Loc. = LAB_X29_Y12; Fanout = 1; COMB Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result_nxt[2]~12'
    Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 3.099 ns; Loc. = LAB_X29_Y12; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
    Info: Total cell delay = 0.958 ns ( 30.91 % )
    Info: Total interconnect delay = 2.141 ns ( 69.09 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:16
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 137 output pins without output pin load capacitance assignment
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin LEDG[1] has GND driving its datain port
    Info: Pin LEDG[2] has GND driving its datain port
    Info: Pin LEDG[3] has GND driving its datain port
    Info: Pin LEDG[4] has GND driving its datain port
    Info: Pin LEDG[5] has GND driving its datain port
    Info: Pin LEDG[6] has GND driving its datain port
    Info: Pin LEDG[8] has GND driving its datain port
    Info: Pin DRAM_CKE has VCC driving its datain port
    Info: Pin FL_RST_N has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: system0:u0|sdram:the_sdram|always5~0
        Info: Type bi-directional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system0:u0|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle
        Info: Type bi-directional pin FL_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin FL_DQ[7] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file H:/vendingMachine/vendHS/NIOSPRO90/VendSoft.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 69 warnings
    Info: Peak virtual memory: 343 megabytes
    Info: Processing ended: Wed Mar 13 20:59:41 2019
    Info: Elapsed time: 00:02:05
    Info: Total CPU time (on all processors): 00:02:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/vendingMachine/vendHS/NIOSPRO90/VendSoft.fit.smsg.


