# DigitalLockCounterSystem

O **Digital Lock Counter System** Ã© um projeto de sistema de trava digital baseado em **circuitos sequenciais**, que utiliza **flip-flops**, **portas lÃ³gicas** e **contadores sÃ­ncronos** para simular um mecanismo de desbloqueio em mÃºltiplos nÃ­veis.  
O sistema foi desenvolvido e testado utilizando o **CedarLogic**, um simulador de circuitos digitais.

## ğŸ” VisÃ£o Geral

O projeto representa um **sistema de trava digital multinÃ­vel**, onde cada nÃ­vel deve ser desbloqueado por meio de uma sequÃªncia especÃ­fica de contagem.  
A progressÃ£o sÃ³ ocorre quando o contador atinge a combinaÃ§Ã£o correta, garantindo que cada estÃ¡gio dependa do anterior â€” simulando assim um **processo de autenticaÃ§Ã£o hierÃ¡rquico**.

## âš™ï¸ CaracterÃ­sticas Principais

- Sistema de **contagem sequencial de dois dÃ­gitos** por nÃ­vel.  
- **Desbloqueio condicional**: o avanÃ§o ao prÃ³ximo nÃ­vel ocorre apenas quando ambos os dÃ­gitos do contador estÃ£o corretos.  
- ImplementaÃ§Ã£o de **flip-flops JK/D** e **portas lÃ³gicas** para controle de estados.  
- **LÃ³gica combinacional** para verificaÃ§Ã£o da sequÃªncia correta.  
- **CedarLogic** usado para modelagem, simulaÃ§Ã£o e validaÃ§Ã£o dos circuitos.

## ğŸ§© Conceitos Envolvidos

- **MÃ¡quinas de estados finitos (FSMs)**: modelagem do comportamento do sistema de desbloqueio.  
- **Contadores sÃ­ncronos**: controle preciso da sequÃªncia de estados.  
- **Flip-flops**: armazenamento de estados e controle de transiÃ§Ãµes.  
- **LÃ³gica combinacional**: detecÃ§Ã£o de padrÃµes corretos de entrada.  
- **Clocking e sincronizaÃ§Ã£o**: garantia de transiÃ§Ãµes estÃ¡veis entre estados.

## ğŸ§  Estrutura de Funcionamento

1. O sistema inicia em um estado bloqueado (nÃ­vel 0).  
2. A cada pulso de clock, o contador de dois dÃ­gitos incrementa sua contagem.  
3. Quando ambos os dÃ­gitos atingem o valor configurado de desbloqueio, o sistema progride para o prÃ³ximo nÃ­vel.  
4. ApÃ³s o Ãºltimo nÃ­vel ser atingido, o sistema libera a trava (saÃ­da â€œUnlockâ€).

## ğŸ§° Ferramentas Utilizadas

- **CedarLogic** â€” para modelagem e simulaÃ§Ã£o do circuito.  
- **Logisim** *(opcional)* â€” pode ser usado para visualizaÃ§Ã£o adicional ou extensÃ£o do projeto.  
- **Diagramas de tempo** â€” para anÃ¡lise de sincronizaÃ§Ã£o e transiÃ§Ãµes de estado.

## ğŸš€ Resultados

- SimulaÃ§Ã£o funcional de um sistema de trava digital com mÃºltiplos nÃ­veis.  
- ValidaÃ§Ã£o da lÃ³gica de desbloqueio sequencial.  
- DemonstraÃ§Ã£o prÃ¡tica de conceitos de **design digital**, **sistemas sÃ­ncronos** e **FSMs**.  

## ğŸ“ Estrutura do Projeto

```
DigitalLockCounterSystem/
â”‚
â”œâ”€â”€ diagrams/              # Diagramas de circuito (CedarLogic, PNGs, etc.)
â”œâ”€â”€ docs/                  # DocumentaÃ§Ã£o tÃ©cnica
â”œâ”€â”€ README.md              # Este arquivo
â””â”€â”€ project.clg            # Arquivo de simulaÃ§Ã£o CedarLogic
```

## ğŸ”§ PrÃ³ximos Passos

- Adicionar documentaÃ§Ã£o visual dos circuitos (diagramas de tempo e FSM).  
- Implementar lÃ³gica de reset e trava por tempo.  
- Expandir para trÃªs nÃ­veis ou mais de desbloqueio.  

## ğŸ“„ LicenÃ§a

Este projeto Ã© de cÃ³digo aberto sob a licenÃ§a MIT. Consulte o arquivo `LICENSE` para mais detalhes.

---

Autor: [Gabriel Bozelli](https://github.com/gbozelli)  
Engenharia de TelecomunicaÃ§Ãµes â€” UNESP  
Bolsista FAPESP | Pesquisador em Redes e Sistemas Digitais
