# Verilog HDL
硬件描述语言
![](Pasted%20image%2020230220144100.png)
## Verilog基础语法
### 关键字
module，结束为endmodule，后面跟着模块名，一般和.v文件名相同。
### 常量
#### 基础表示法
[换算为二进制后尾款的总长度]'[数值进制的符号]'[与数值符号对应的数值]
### 赋值方式
1. 阻塞赋值（=）：可以理解为顺序执行
2. 非阻塞赋值（<=）：并行执行
### 运算符
#### 位运算符
&、|、~：既可以是一元也可以是二元位运算符。
#### 移位运算符
<<和>>:将左侧操作数全部进行左移或者右移右边操作数的位数。空闲位用0来补充。
#### 位拼接运算符
{ , }：拼接的不同数据使用逗号隔开。
### 系统函数
`timescale 1ns/1ns`   时间尺度预编译指令  时间单位/时间精度
#数字 表示延时相应时间单位的时间。
时间单位：定义仿真过程所有与时间相关量的单位。
时间精度：决定时间相关量的精度和仿真显示的最小刻度
### 过程块
- always：循环执行
```verilog
initial
    begin
        语句1;
        语句2;
        ......
        语句n;
end
```

- initial：只执行一次
声明格式
```verilog
always <时序控制>  <语句>
```
如果没有时序控制，将形成一个仿真死锁
### 数据类型
#### wire
#### reg
reg [位宽] 变量名：位宽大于1需指定位宽。左闭右开。支持[bit+/-， width]。无符号数
#### integer 
不用指定位宽，有符号数