<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:04.374</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0165008</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>버퍼 칩, 메모리 패키지 및 스토리지 장치</inventionTitle><inventionTitleEng>BUFFER CHIP, MEMORY PACKAGE AND STORAGE DEVICE</inventionTitleEng><openDate>2025.06.02</openDate><openNumber>10-2025-0077717</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 스토리지 장치에 포함된 컨트롤러와 메모리 칩 간에 송수신되는 신호를 전달하는 버퍼 칩이 동일한 유형의 신호를 다른 메모리 칩으로 전송하는 복수의 내부 입출력부를 포함하는 입출력 매크로가 타일 형태로 배열된 구조로 구현되므로, 버퍼 칩의 트레이닝을 용이하게 수행하고 버퍼 칩에 의한 신호 송수신 성능을 개선하여 스토리지 장치의 동작 속도를 향상시키고 소비 전력을 감소시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 적어도 하나의 메모리 칩;상기 적어도 하나의 메모리 칩을 제어하는 컨트롤러; 및상기 컨트롤러와 상기 적어도 하나의 메모리 칩 간에 송수신되는 신호를 전달하는 버퍼 칩을 포함하고,상기 버퍼 칩은,복수의 입출력 매크로들을 포함하고, 상기 복수의 입출력 매크로들 각각은 상기 컨트롤러로부터 신호를 수신하는 외부 입출력부 및 상기 적어도 하나의 메모리 칩으로 신호를 전송하는 내부 입출력부를 포함하며, 상기 외부 입출력부 및 상기 내부 입출력부 각각은 상기 복수의 입출력 매크로들 각각의 영역과 중첩하는 범프와 전기적으로 연결된 스토리지 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 입출력 매크로들 각각은 상기 버퍼 칩에서 타일 형태로 배열된 스토리지 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 외부 입출력부와 상기 내부 입출력부가 서로 전기적으로 연결되는 지점은 상기 복수의 입출력 매크로들 각각의 영역 내에 위치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 입출력 매크로들 각각의 영역에 전원 범프와 접지 범프가 위치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 복수의 입출력 매크로들의 적어도 하나에 포함된 상기 내부 입출력부는 복수이고, 상기 복수의 내부 입출력부들 각각은 서로 다른 메모리 칩으로 신호를 전송하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 복수의 내부 입출력부들을 통해 전송되는 신호의 유형은 동일한 스토리지 장치.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 외부 입출력부는 상기 복수의 내부 입출력부들과 멀티플렉서를 통해 전기적으로 연결된 스토리지 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 입출력 매크로들 중 제1 입출력 매크로를 통해 상기 적어도 하나의 메모리 칩으로 전송되는 신호의 유형은 제2 입출력 매크로들 통해 상기 적어도 하나의 메모리 칩으로 전송되는 신호의 유형과 상이한 스토리지 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 입출력 매크로들의 적어도 하나에서 상기 외부 입출력부로부터 상기 내부 입출력부로 단방향으로 신호가 전송되는 스토리지 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 복수의 입출력 매크로들의 적어도 하나에서 상기 외부 입출력부와 상기 내부 입출력부 간에 양방향으로 신호가 전송되는 스토리지 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 복수의 입출력 매크로들의 적어도 하나는 신호가 전송되는 방향을 제어하는 방향 제어 신호를 수신하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 복수의 입출력 매크로들의 적어도 하나는 상기 외부 입출력부를 통해 차등 신호를 수신하고 상기 내부 입출력부를 통해 차등 신호를 전송하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>13. 패키지 기판;상기 패키지 기판 상의 적어도 하나의 메모리 칩; 및상기 패키지 기판 상에 위치하고, 상기 적어도 하나의 메모리 칩과 신호를 송수신하는 복수의 입출력 매크로들을 포함하며, 상기 복수의 입출력 매크로들 각각은 외부로부터 신호를 수신하는 외부 입출력부 및 상기 외부 입출력부와 상기 복수의 입출력 매크로들 각각의 영역 내에서 전기적으로 연결되고 상기 적어도 하나의 메모리 칩으로 신호를 전송하는 내부 입출력부를 포함하는 버퍼 칩을 포함하는 메모리 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 외부 입출력부 및 상기 내부 입출력부 각각은 상기 복수의 입출력 매크로들 각각의 영역과 중첩하는 범프와 전기적으로 연결된 메모리 패키지.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 복수의 입출력 매크로들 각각의 영역과 중첩하는 복수의 범프들 각각은 서로 다른 반도체 칩과 전기적으로 연결된 메모리 패키지.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 버퍼 칩은,상기 복수의 입출력 매크로들의 적어도 하나에서 신호가 전송되는 방향을 제어하는 방향 제어 신호를 출력하는 방향 제어 블록을 포함하는 메모리 패키지.</claim></claimInfo><claimInfo><claim>17. 타일 형태로 배열된 복수의 입출력 매크로들;상기 복수의 입출력 매크로들 각각에 포함된 외부 입출력부; 및상기 복수의 입출력 매크로들 각각에 포함되고, 상기 복수의 입출력 매크로들 각각의 영역 내에서 상기 외부 입출력부와 전기적으로 연결되며, 상기 복수의 입출력 매크로들 각각의 영역과 중첩하는 범프와 전기적으로 연결된 내부 입출력부를 포함하는 버퍼 칩.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 외부 입출력부는 상기 복수의 입출력 매크로들 각각의 영역과 중첩하는 범프와 전기적으로 연결된 버퍼 칩.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 복수의 입출력 매크로들 각각에 포함된 상기 내부 입출력부는 복수이고, 상기 복수의 내부 입출력부들 각각은 서로 다른 반도체 칩과 전기적으로 연결되며 동일한 유형의 신호를 전송하는 버퍼 칩.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 복수의 입출력 매크로들이 배치된 영역 이외의 영역에 위치하고, 상기 복수의 입출력 매크로들의 적어도 하나로 방향 제어 신호를 출력하는 방향 제어 블록을 더 포함하는 버퍼 칩.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>HWANG, Min Soon</engName><name>황민순</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>LEE, Dong Sop</engName><name>이동섭</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.24</receiptDate><receiptNumber>1-1-2023-1313262-18</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230165008.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936e4618879a672b2f7ffe30363c6a15c8f5945fbebe8ad2e915a0a23ee2f392793f85da9a8acff74ef56a440369ee3d99cc12283f8797d13e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf10add4f4d6d868b37df2e8ab23ad5e774e1b8f26a29790fbfaaf30bcc59dd5c23dbfcb2004006c24192919720064ebc31a09f44c2b662f3b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>