[submodule "limesdr-qpcie_xillybus_core"]
	path = limesdr-qpcie_xillybus_core
	url = vytautasb@192.168.17.118:/cad/projects/git_repos/limesdr-qpcie_xillybus_core.git
