{"patent_id": "10-2021-0024583", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0120865", "출원번호": "10-2021-0024583", "발명의 명칭": "복수의 디지타이저를 포함하는 폴더블 전자 장치", "출원인": "삼성전자주식회사", "발명자": "안정철"}}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,제1 하우징,상기 제1 하우징에 대하여 회전축을 중심으로 회동가능하게 연결된 제2 하우징,상기 제1 하우징 내에 위치하고, 복수의 제1 도전성 라인을 포함하는 제1 디지타이저,상기 제2 하우징 내에 위치하고, 복수의 제2 도전성 라인을 포함하는 제2 디지타이저, 및상기 제1 하우징 내에 위치하는 컨트롤러를 포함하고,상기 복수의 제1 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고,상기 복수의 제1 도전성 라인의 제2단은 상기 복수의 제2 도전성 라인의 제1단에 각각 연결되고,상기 복수의 제2 도전성 라인의 제2단은 상기 컨트롤러의 레퍼런스단으로부터 상기 제2 디지타이저 내로 연장되는 레퍼런스 라인에 각각 연결되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제1 디지타이저는 복수의 제3 도전성 라인을 더 포함하고,상기 복수의 제3 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고,상기 복수의 제3 도전성 라인의 제2단은 상기 컨트롤러의 상기 레퍼런스단에 각각 연결되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 제2 디지타이저는 복수의 제4 도전성 라인을 더 포함하고,상기 복수의 제4 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고,상기 복수의 제4 도전성 라인의 제2단은 상기 레퍼런스 라인에 각각 연결되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 컨트롤러는,스타일러스 펜으로부터의 펜 신호에 기초하여, 상기 복수의 제1 도전성 라인, 상기 복수의 제3 도전성 라인, 및상기 복수의 제4 도전성 라인의 상기 제1단에 연결되는 상기 복수의 신호 출력단을 통하여 복수의 출력 신호를획득하고,상기 복수의 출력 신호에 기초하여, 상기 스타일러스 펜의 위치를 확인하도록 설정되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 복수의 제1 도전성 라인은, 상기 스타일러스 펜의 상기 회전축 방향의 좌표를 확인하기 위한 출력 신호를공개특허 10-2022-0120865-3-생성하는 복수의 제1 x 도전성 라인, 및상기 스타일러스 펜의 상기 회전축과 수직한 방향의 좌표를 확인하기 위한 출력 신호를 생성하는 복수의 제1 y도전성 라인을 포함하는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 복수의 제1 x 도전성 라인의 상기 회전축과 수직한 방향의 길이는 상기 복수의 제1 y 도전성 라인의 상기회전축 방향의 길이보다 길고,상기 복수의 제1 y 도전성 라인의 상기 회전축과 수직한 방향의 길이는 상기 복수의 제1 y 도전성 라인의 상기회전축 방향의 길이보다 짧은, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,상기 전자 장치는, 상기 제1 하우징 내에 위치하고, 상기 제1 디지타이저에 전기적으로 연결되는 제1 커넥터, 상기 제2 하우징 내에 위치하고, 상기 제2 디지타이저에 전기적으로 연결되는 제2 커넥터,상기 컨트롤러의 레퍼런스단에서부터 상기 제2 커넥터까지 연장되고, 상기 제2 커넥터를 통하여 상기 레퍼런스라인에 전기적으로 연결되는 제1 도선,상기 제1 커넥터에서부터 상기 제2 커넥터까지 연장되고, 상기 제1 커넥터를 통하여 상기 복수의 제1 도전성 라인의 제2단에 전기적으로 연결되고, 상기 제2 커넥터를 통하여 상기 복수의 제2 도전성 라인의 제1단에 전기적으로 연결되는 제2 도선, 및상기 컨트롤러의 복수의 신호 출력단으로부터 상기 제1 커넥터까지 연장되고, 상기 제1 커넥터를 통하여 상기복수의 제3 도전성 라인의 상기 제1단까지 연장되는 제3 도선을 더 포함하고,상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제3 도선의 두께보다 두꺼운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 전자 장치는, 상기 컨트롤러의 복수의 신호 출력단으로부터 상기 제2 커넥터까지 연장되고, 상기 제2 커넥터를 통하여 상기복수의 제4 도전성 라인의 상기 제1단에 전기적으로 연결되는 제4 도선을 더 포함하고,상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제4 도선의 두께보다 두꺼운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 제4 도선의 두께는, 상기 제3 도선의 두께보다 두꺼운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 전자 장치는,상기 제1 하우징 내에 위치하는 제1 PBA,상기 제2 하우징 내에 위치하는 제2 PBA,상기 제1 PBA 및 상기 제2 PBA 사이에 위치하는 제1 C2C FPCB 및 제2 C2C FPCB를 포함하고,공개특허 10-2022-0120865-4-상기 제1 커넥터 및 상기 제2 커넥터의 상기 회전축 방향의 위치가 동일하고,상기 제2 C2C FPCB로부터 상기 제1 커넥터 및 상기 제2 커넥터까지의 상기 회전축 방향으로의 거리는, 상기 제1C2C FPCB로부터 상기 제1 커넥터 및 상기 제2 커넥터까지의 상기 회전축 방향으로의 거리보다 가까운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 제4 도선의 적어도 일부는 상기 제1 C2C FPCB 상에 위치하고, 상기 제1 도선의 적어도 일부 및 상기 제2 도선의 적어도 일부는 상기 제2 C2C FPCB 상에 위치하는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제4 도선의 두께보다 두꺼운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서,상기 제2 도선의 적어도 일부 및 상기 제4 도선의 적어도 일부는 상기 제1 C2C FPCB 상에 위치하고,상기 제1 도선의 적어도 일부는 상기 제2 C2C FPCB 상에 위치하는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 제1 도선의 두께는 상기 제4 도선 및 상기 제2 도선의 두께보다 두꺼운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "전자 장치에 있어서,하나 이상의 회전축을 중심으로 회동가능하게 연결된 복수의 하우징,상기 복수의 하우징 내에 각각 위치하는 복수의 디지타이저, 및상기 복수의 하우징 중 하나에 위치하는 컨트롤러를 포함하고,상기 복수의 디지타이저 중 제1 디지타이저는 제1 도전성 라인을 포함하고,상기 복수의 디지타이저 중 제2 디지타이저는 제2 도전성 라인을 포함하고,상기 제1 도전성 라인의 제1단은 상기 컨트롤러의 제1 신호 출력단에 연결되고,상기 제1 도전성 라인의 제2단은 상기 제2 도전성 라인의 제1단에 연결되고,상기 제2 도전성 라인의 제2단은 상기 컨트롤러의 제1 레퍼런스단으로부터 상기 제2 디지타이저 내로 연장되는제1 레퍼런스 라인에 연결되고,상기 제1 디지타이저와 상기 컨트롤러 사이의 거리는 상기 제2 디지타이저와 상기 컨트롤러 사이의 거리보다 가까운, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제1 도전성 라인 및 상기 제2 도전성 라인은 스타일러스 펜으로부터의 펜 신호에 기초하여 제1 출력 신호를 생성하도록 구성되고,상기 컨트롤러는 상기 제1 신호 출력단을 통하여 입력되는 상기 제1 출력 신호에 적어도 일부 기초하여 상기 스공개특허 10-2022-0120865-5-타일러스 펜의 위치를 확인하도록 설정되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 제1 도전성 라인의 상기 제1단으로부터 상기 컨트롤러의 상기 제1 신호 출력단까지 연장되는 제5 도선의두께는, 상기 컨트롤러의 제1 레퍼런스단으로부터 상기 제1 레퍼런스 라인까지 연장되는 제6 도선의 두께보다얇은, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서,상기 복수의 디지타이저 중 복수의 제3 디지타이저는 각각 제3 도전성 라인을 포함하고,상기 복수의 제3 디지타이저의 상기 제3 도전성 라인들은 서로 순차적으로 연결되고,상기 복수의 제3 디지타이저 중 상기 컨트롤러로부터의 거리가 가장 먼 제4 디지타이저에 포함된 상기 제3 도전성 라인은, 상기 컨트롤러의 제2 레퍼런스단으로부터 상기 제4 디지타이저 내로 연장되는 제2 레퍼런스 라인에연결되고, 상기 복수의 제3 디지타이저 중 상기 컨트롤러로부터의 거리가 가장 가까운 제5 디지타이저에 포함된 상기 제3도전성 라인은, 상기 컨트롤러의 제2 신호 출력단에 연결되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,상기 복수의 제3 도전성 라인들은 스타일러스 펜으로부터의 펜 신호에 기초하여 제2 출력 신호를 생성하도록 구성되고,상기 컨트롤러는 상기 제2 신호 출력단을 통하여 입력되는 상기 제2 출력 신호에 적어도 일부 기초하여 상기 스타일러스 펜의 위치를 확인하도록 설정되는, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18항에 있어서,상기 제5 디지타이저에 포함된 상기 제3 도전성 라인으로부터 상기 컨트롤러의 상기 제2 신호 출력단까지 연장되는 제7 도선의 두께는, 상기 컨트롤러의 제2 레퍼런스단으로부터 상기 제2 레퍼런스 라인까지 연장되는 제8도선의 두께보다 얇은, 전자 장치."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "다양한 실시예에 따라서, 전자 장치는, 제1 하우징, 상기 제1 하우징에 대하여 회전축을 중심으로 회동가능하게 연결된 제2 하우징, 상기 제1 하우징 내에 위치하고, 복수의 제1 도전성 라인을 포함하는 제1 디지타이저, 상기 제2 하우징 내에 위치하고, 복수의 제2 도전성 라인을 포함하는 제2 디지타이저, 및 상기 제1 하우징 내에 위치 하는 컨트롤러를 포함하고, 상기 복수의 제1 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고, 상기 복수의 제1 도전성 라인의 제2단은 상기 복수의 제2 도전성 라인의 제1단에 각각 연결되고, 상기 복수의 제2 도전성 라인의 제2단은 상기 컨트롤러의 레퍼런스단으로부터 상기 제2 디지타이저 내로 연장되는 레 퍼런스 라인에 각각 연결될 수 있다. 그 밖의 다양한 실시예가 가능할 수 있다."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "다양한 실시예는 복수의 디지타이저를 포함하는 폴더블 전자 장치에 관한 것이다."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치에 포함되는 디지타이저는, 입력 장치(예: 스타일러스 펜)를 통하여 사용자로부터 다양한 입력을 받을 수 있도록 개발되고 있다. 디지타이저는, 펜 기능을 가지는 입력 장치(본 개시에서 설명의 편의를 위하여 \"스타 일러스 펜\"이라는 용어로 언급될 수 있다)에 의하여 지정된 전자 장치상의 위치를 확인할 수 있으며, 이에 대응 하는 기능을 수행할 수 있다. 전자 장치는 디지타이저를 통하여 전자기 유도(electro magnetic resonance, 이하 EMR이라 함)방식을 이용하여 스타일러스 펜으로부터 발생하는 공진 주파수를 포함한 자기장 신호를 검출할 수 있다. 디지타이저는, 스타일 러스 펜으로부터 발생하는 자기장에 의하여 발생되는 유도 기전력에 기반하여 스타일러스 펜의 위치를 확인하기"}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "위한 신호를 발생시킬 수 있다.발명의 내용"}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "복수 개의 하우징을 갖는 폴더블 전자 장치에서, 복수 개의 하우징 각각의 내부에 디지타이저가 배치되고, 복수 개의 하우징 중 하나의 하우징 내부에 컨트롤러가 배치될 수 있다. 컨트롤러는 복수의 하우징 내부에 배치된 복수의 디지타이저와 연결될 수 있다. 복수 개의 하우징을 갖는 폴더블 전자 장치에서, 인접한 두 하우징들 사이에는 연성이 있는 C2C FPCB(connector to connector flexible printed circuits board)가 배치될 수 있고, 인접한 두 하우징들 내부에 배치된 디지타 이저 사이를 연결하는 도선의 적어도 일부 및/또는 컨트롤러와 디지타이저 사이를 연결하는 도선의 적어도 일부 는 C2C FPCB 위에 위치할 수 있다. 폴더블 전자 장치에서 하나의 컨트롤러에 전기적으로 연결된 복수의 디지타 이저로 인해 디지타이저의 성능이 감소될 수 있으며, 복수의 디지타이저 사이를 연결하는 C2C FPCB에 구비되는 핀의 수가 증가될 수 있다. 본 발명의 다양한 실시 예들에 따르면, 전자 장치는 제1 하우징 내의 제1 디지타이저에 포함되는 제1 도전성 라 인과 제2 하우징 내의 제2 디지타이저에 포함되는 제2 도전성 라인을 포함하고, 제1 도전성 라인과 제2 도전성 라인이 폐루프를 형성하고, 제1 도전성 라인 및 제2 도전성 라인 중 컨트롤러가 배치되지 않은 하우징 내의 디 지타이저에 포함된 도전성 라인이 레퍼런스 라인에 연결되는 구조를 가질 수 있다."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예들에 따른 전자 장치는, 제1 하우징, 상기 제1 하우징에 대하여 회전축을 중심으로 회동가능하게 연결 된 제2 하우징, 상기 제1 하우징 내에 위치하고, 복수의 제1 도전성 라인을 포함하는 제1 디지타이저, 상기 제2 하우징 내에 위치하고, 복수의 제2 도전성 라인을 포함하는 제2 디지타이저, 및 상기 제1 하우징 내에 위치하는 컨트롤러를 포함하고, 상기 복수의 제1 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연 결되고, 상기 복수의 제1 도전성 라인의 제2단은 상기 복수의 제2 도전성 라인의 제1단에 각각 연결되고, 상기 복수의 제2 도전성 라인의 제2단은 상기 컨트롤러의 레퍼런스단으로부터 상기 제2 디지타이저 내로 연장되는 레 퍼런스 라인에 각각 연결될 수 있다. 일 실시예들에 따른 전자 장치는, 하나 이상의 회전축을 중심으로 회동가능하게 연결된 복수의 하우징, 상기 복 수의 하우징 내에 각각 위치하는 복수의 디지타이저, 및 상기 복수의 하우징 중 하나에 위치하는 컨트롤러를 포 함하고, 상기 복수의 디지타이저 중 제1 디지타이저는 제1 도전성 라인을 포함하고, 상기 복수의 디지타이저 중 제2 디지타이저는 제2 도전성 라인을 포함하고, 상기 제1 도전성 라인의 제1단은 상기 컨트롤러의 제1 신호 출 력단에 연결되고, 상기 제1 도전성 라인의 제2단은 상기 제2 도전성 라인의 제1단에 연결되고, 상기 제2 도전성 라인의 제2단은 상기 컨트롤러의 제1 레퍼런스단으로부터 상기 제2 디지타이저 내로 연장되는 제1 레퍼런스 라 인에 연결되고, 상기 제1 디지타이저와 상기 컨트롤러 사이의 거리는 상기 제2 디지타이저와 상기 컨트롤러 사 이의 거리보다 가까울 수 있다."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시예들에 따라서, 복수의 디지타이저를 포함하는 폴더블 전자 장치가 제공될 수 있다. 일 실시예들에 따른 전자 장치는 제1 하우징 내의 제1 디지타이저에 포함되는 제1 도전성 라인과 제2 하우징 내의 제2 디지타이저에 포함되는 제2 도전성 라인을 포함하고, 제1 도전성 라인과 제2 도전성 라인이 폐루프를 형성하고, 제1 도전성 라인 및 제2 도전성 라인 중 컨트롤러가 배치되지 않은 하우징 내의 디지타이저에 포함된 도전성 라인이 레퍼런 스 라인에 연결되는 구조를 가질 수 있다. 레퍼런스 라인이 컨트롤러가 배치된 하우징 내의 디지타이저에 포함된 도전성 라인에 연결되는 경우, 컨트롤러 가 배치되지 않은 하우징 내의 디지타이저에 포함된 도전성 라인은 컨트롤러의 신호 출력단에 연결될 수 있다. 컨트롤러가 배치되지 않은 하우징 내의 디지타이저에 포함된 도전성 라인이 컨트롤러의 신호 출력단에 연결되기 위해서는, 형성된 폐루프의 수만큼의 도선이 C2C FPCB 위에 배치되어야 하므로 C2C FPCB 상에 많은 개수의 핀이 포함될 수 있다. 반면, 일 실시예들에 따른 전자 장치에서는, 컨트롤러가 배치되지 않은 하우징 내의 디지타이저에 포함된 도전 성 라인이 레퍼런스 라인에 연결되고, 형성된 폐루프의 개수에 관계없이 레퍼런스 라인을 컨트롤러가 배치되지 않은 하우징 내의 디지타이저 내에 연장시키기 위한 도선이 C2C FPCB 위에 배치될 수 있어, C2C FPCB에 포함된핀의 수를 감소시킬 수 있다."}
{"patent_id": "10-2021-0024583", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출 력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈 , 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에 서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자 체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2a 및 도 2b는 다양한 실시예들에 따른, 폴더블 전자 장치의 외관을 도시한다. 도 2a는 두 개의 하우징을 포 함하는 폴더블 전자 장치(200a)에서, 두 개의 하우징이 겹쳐지지 않고 펼쳐져 있을 때의 외관을 도시한다. 다 양한 실시예에 따라서, 폴더블 전자 장치(200a)는 제1 하우징(210a) 및 제2 하우징(220a)을 포함할 수 있다. 다양한 실시예에 따라서, 폴더블 전자 장치는 스타일러스 펜을 부착(또는 수납)할 수 있는 구조를 포함할 수 있 다. 예를 들어, 폴더블 전자 장치는 스타일러스 펜을 수납할 수 있는 수납 공간을 포함할 수 있다. 다른 예를 들어, 폴더블 전자 장치는 하우징의 외부에 스타일러스 펜이 부착될 수 있도록 부착 영역과 인접한 위치에 적어 도 하나의 자성체를 포함할 수 있다. 스타일러스 펜은 적어도 하나의 자성체를 통해 폴더블 전자 장치의 하우징 의 외부에 부착될 수 있다. 도 2b는 두 개의 하우징을 포함하는 폴더블 전자 장치(200a)에서, 두 개의 하우징이 겹쳐져 있을 때의 외관을 도시한다. 다양한 실시예에 따라서, 폴더블 전자 장치(200a)는 제1 하우징(210a) 및 제2 하우징(220a)을 포함 할 수 있다. 다양한 실시예에 따라서, 제1 하우징(210a) 및 제2 하우징(220a)은 연결부(230b)를 통하여 회동가 능하게 연결될 수 있다. 다양한 실시예에 따라서, 연결부(230b)는 힌지를 포함할 수 있다. 다양한 실시예에 따라서, 제1 하우징(210a) 및 제2 하우징(220a)은 연결부(230b) 내에 포함되는 회전축을 중심으로 회동할 수 있 다. 일 실시예에서, 폴더블 전자 장치(200a)에서 제1 하우징(210a) 및 제2 하우징(220a)이 겹쳐질 경우, 플렉서 블 디스플레이는 실질적으로 외부에서 보여지지 않을 수 있다. 어떤 실시예에서, 폴더블 전자 장치(미도시)에서, 두 개의 하우징이 겹쳐질 경우, 플렉서블 디스플레이가 외부로 보여질 수 있도록 접힐 수 있 다. 도 2a 및 도 2b에서는 하우징이 2개인 폴더블 전자 장치가 도시되었고, 이후 도 3 내지 도 12에서도 폴더블 전 자 장치의 하우징이 2개인 예시를 중심으로 설명하였으나, 다양한 실시예에 따라서, 폴더블 전자 장치는 3개 이 상의 하우징을 가질 수 있으며, 3개 이상의 하우징을 갖는 경우에도 도 3 내지 도 12를 참조하여 후술할 구조가 유사하게 적용될 수 있다는 것을 통상의 기술자는 이해할 수 있을 것이다. 또한, 도 2a 및 도 2b에 도시된 폴더블 전자 장치의 외관은 예시적이며, 다양한 실시예에 따른 폴더블 전자 장 치의 외관은 도 2a 및 도 2b에 도시된 외관으로 한정되지 않는다는 것을 통상의 기술자는 이해할 수 있을 것이다. 도 2c는 다양한 실시예들에 따른, 폴더블 전자 장치의 분해 사시도 도시한다. 다양한 실시예에 따라서, 폴더블 전자 장치(200a)는 제1 디지타이저(211c), 제2 디지타이저(212c), 힌지 플레이트(220c), 힌지 하우징(230c), 제1 C2C FPCB(241c), 제2 C2C FPCB(242c), 제1 지지 플레이트(251c), 제2 지지 플레이트(252c), 제1PBA(261c), 및/또는 제2 PBA(262c)를 포함할 수 있다. 다양한 실시예에 따라서, 제1 디지타이저(211c), 제2 디지타이저(212c), 제1 C2C FPCB(241c), 제2 C2C FPCB(242c), 및 제1 PBA(261c), 및 제2 PBA(262c)에 대해서는, 도 3을 참조하여 후술할 제1 디지타이저, 제2 디지타이저, 제1 C2C FPCB, 제2 C2C FPCB, 제1 PBA, 및 제2 PBA에 대한 세부 사 항이 실질적으로 동일하게 적용될 수 있다. 다양한 실시예에 따라서, 힌지 플레이트(220c)는 회전축(270c)을 중심으로 회동할 수 있는 제1 힌지 플레이트 (221c) 및 제2 힌지 플레이트(222c)를 포함할 수 있다. 다양한 실시예에 따라서, 제1 지지 플레이트(251c)는 제 1 디지타이저(211c)를 지지할 수 있다. 제2 지지 플레이트(252c)는 제2 디지타이저(212c)를 지지할 수 있다. 제 1 지지 플레이트(251c) 및 제2 지지 플레이트(252c)는 회전축(270c)을 중심으로 회동할 수 있고, 제1 지지 플레 이트(251c) 및 제2 지지 플레이트(252c)가 회동함에 따라 제1 디지타이저(211c) 및 제2 디지타이저(212c) 또한 회동할 수 있다. 도 3은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들의 구조를 도시한다. 다양한 실시예에 따 라서, 폴더블 전자 장치(예를 들어, 전자 장치, 폴더블 전자 장치(200a))는 제1 PBA(printed board assembly), 제2 PBA, 제1 디지타이저, 제2 디지타이저, 제1 FPCB, 제2 FPCB, 제1 C2C FPCB, 및/또는 제2 C2C FPCB를 포함할 수 있다. 다양한 실시예에 따라서, 폴더블 전자 장치는 두 개의 하우징(예를 들어, 제1 하우징(210a) 및 제2 하우징 (220a))을 포함할 수 있으며, 선은 두 하우징이 회동하는 중심축을 의미할 수 있다. 도 3에서는, 폴더블 전자 장치의 구성 요소들의 방향을 설명하기 위하여, 폴더블 전자 장치가 선이 y축에 평행하도 록 배치된 것으로 도시되었다. 다양한 실시예에 따라서, 제1 PBA, 제1 디지타이저, 및 제1 FPCB(34 5)는 폴더블 전자 장치의 제1 하우징에 위치할 수 있고, 제2 PBA, 제2 디지타이저, 및 제2 FPCB는 폴더블 전자 장치의 제2 하우징에 위치할 수 있고, 제1 C2C FPCB 및 제2 C2C FPCB(36 2)는 회전축을 교차하여 제1 PBA와 제2 PBA를 전기적으로 연결할 수 있다. 도 2a 및 도 2b를 참조하 면, 다양한 실시예에 따라서, 제1 PBA, 제1 디지타이저, 및 제1 FPCB가 위치하는 제1 하우징은 도 2a 및 도 2b의 제1 하우징(210a) 및 제2 하우징(220a) 중 임의의 하나일 수 있다. 다양한 실시예에 따라서, 제2 PBA, 제2 디지타이저, 및 제2 FPCB가 위치하는 제2 하우징은 도 2a 및 도 2b의 제1 하우징 (210a) 및 제2 하우징(220a) 중 다른 하나일 수 있다. 다양한 실시예에 따라서, 제1 PBA 상에는 컨트롤러(예를 들어, 보조 프로세서)가 배치될 수 있 다. 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜으로부터 발생한 펜 신호에 기초하여, 스타일러 스 펜의 위치를 확인하기 위한 신호를 생성하기 위한 복수의 도전성 라인(341, 342, 343)을 포함할 수 있다. 다 양한 실시예에 따라서, 제2 디지타이저는 스타일러스 펜으로부터 발생한 펜 신호에 기초하여, 스타일러스 펜의 위치를 확인하기 위한 신호를 생성하기 위한 복수의 도전성 라인(351, 352, 353)을 포함할 수 있다. 다양 한 실시예에 따라서, 복수의 도전성 라인(341, 342, 343) 및 복수의 도전성 라인(351, 352, 353)은 각각 개루프 (open loop)를 형성할 수 있으며, 개루프 내부 공간을 지나는 스타일러스 펜으로부터 발생한 자기장의 변화에 따라 복수의 도전성 라인(341, 342, 343) 및 복수의 도전성 라인(351, 352, 353)에 전류가 유도될 수 있다. 다 양한 실시예에 따라서, 스타일러스 펜으로부터 발생한 자기장이 펜 신호라고 명명될 수 있으며, 펜 신호에 기반 하여 제1 디지타이저 내에 포함되는 복수의 도전성 라인(341, 342, 343) 및 제2 디지타이저에 포함되 는 복수의 도전성 라인(351, 352, 353)에 유도되는 전류 또는 복수의 도전성 라인들 양단에 유도되는 전압이 스 타일러스 펜의 위치를 확인하기 위한 신호로서 이용될 수 있다. 다양한 실시예에 따라서, 스타일러스 펜은 스타일러스 펜 내부에 배치된 인쇄 회로 기판에 포함되는 공진 회로 를 이용하여 공진 주파수를 포함하는 신호를 생성할 수 있다. 예컨대, 디지타이저(320, 330)의 복수의 도전성 라인을 통해 교류 전압이 인가되면, 자기장이 형성되고, 디지타이저(320, 330)에 인접하는 스타일러스 펜의 내 부 도전성 라인의 전자기 유도 법칙에 따라 전류가 흘러, 스타일러스 펜 내부의 공진 회로를 통해 공진 주파수 를 포함하는 신호가 형성되고, 디지타이저(340, 350)는 이를 인식할 수 있다. 공진 회로는 적어도 하나의 도전 성 라인(coil), 인덕터(inductor) 및/또는 커패시터(capacitor)와 같은 전자 소자를 포함할 수 있다. 일 실시예 에 따르면, 공진 회로는 사용자의 조작 상태에 따라 전자기장의 세기 또는 주파수를 변경하는데 이용될 수 있다. 예를 들어, 공진 회로는, 호버링 입력, 드로잉 입력, 버튼 입력 또는 이레이징 입력을 인식하기 위한 다 양한 주파수를 제공할 수 있다.다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 y 방향 좌표를 확인하기 위한 신호를 생성하 기 위한 복수의 제1 x 도전성 라인을 포함할 수 있다. 도 3에는 X00부터 X23까지의 출력 신호에 대응되는 24개 의 제1 x 도전성 라인이 포함되는 것으로 도시되었으나, 다양한 실시예에 따라서, 제1 디지타이저에 포함 되는 복수의 제1 x 도전성 라인의 수는 제한되지 않는다. 도 3에서는 표시상의 편의를 위하여 복수의 제1 x 도 전성 라인 중 하나의 제1 x 도전성 라인만 도시되었다. 예를 들어, 제1 x 도전성 라인의 x 방향의 길 이는 제1 x 도전성 라인의 y 방향의 길이보다 길 수 있다. 다양한 실시예에 따라서, 제1 x 도전성 라인 의 제1단은 컨트롤러의 복수의 신호 출력단 중 하나에 연결되고, 제1 x 도전성 라인의 제2 단은 후술할 제2 x 도전성 라인의 제1단에 연결될 수 있다. 비록 도 3에는 도시되지 않았으나, 다양한 실시예에 따라서, 복수의 제1 x 도전성 라인은 제1 x 도전성 라인 과 실질적으로 동일한 형태를 가질 수 있다. 일 실시 예에서, 복수의 제1 x 도전성 라인 각각의 위치나 형태는 다양할 수 있다. 예를 들어, 복수의 제1 x 도전성 라인 각각은 y 방향으로 지정된 간격을 갖도록 배치될 수 있다. 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 신호를 생성하 기 위한 복수의 제1 y 도전성 라인 및 복수의 제3 y 도전성 라인을 포함할 수 있다. 도 3에는 Y00부터 Y07까지 의 출력 신호에 대응되는 8개의 제3 y 도전성 라인 및 Y08부터 Y10까지의 출력 신호에 대응되는 3개의 제1 y 도 전성 라인이 포함되는 것으로 도시되었으나, 다양한 실시예에 따라서, 제1 디지타이저에 포함되는 복수의 제1 y 도전성 라인 및 제3 y 도전성 라인의 수는 제한되지 않는다. 도 3에서는 표시상의 편의를 위하여 복수의 제1 y 도전성 라인 중 하나의 제1 y 도전성 라인만 도시되었으 며, 복수의 제3 y 도전성 라인 중 하나의 제3 y 도전성 라인만 도시되었다. 예를 들어, 제1 y 도전성 라 인 및 제3 y 도전성 라인의 x 방향의 길이는 제1 y 도전성 라인 및 제3 y 도전성 라인의 y 방향의 길이보다 짧을 수 있다. 다양한 실시예에 따라서, 제1 y 도전성 라인의 x 방향의 길이는 제3 y 도전성 라인의 x 방향의 길이와 실질적으로 동일하고, 제1 y 도전성 라인의 y 방향의 길이는 제3 y 도전성 라인의 y 방향의 길이와 실질적으로 동일할 수 있다. 다양한 실시예에 따라서, 제1 y 도전성 라인의 제1단은 컨트롤러의 복수의 신호 출력단 중 하나 에 연결되고, 제1 y 도전성 라인의 제2단은 후술할 제2 y 도전성 라인의 제1단에 연결될 수 있다. 다 양한 실시예에 따라서, 제3 y 도전성 라인의 제1단은 컨트롤러의 복수의 신호 출력단 중 하나에 연결되고, 제3 y 도전성 라인의 제2단은 컨트롤러의 레퍼런스단에 연결될 수 있다. 비록 도 3에는 도시되지 않았으나, 다양한 실시예에 따라서, 복수의 제1 y 도전성 라인 및 제3 y 도전성 라인은 제1 y 도전성 라인 및 제3 y 도전성 라인과 실질적으로 동일한 형태를 가질 수 있다. 일 실시 예에서, 복수의 제1 y 도전성 라인 또는 복수의 제3 y 도전성 라인 각각의 위치나 형태는 다양할 수 있 다. 예를 들어, 복수의 제1 y 도전성 라인 각각은 x 방향으로 지정된 간격을 갖도록 배치될 수 있다. 예를 들어, 복수의 제3 y 도전성 라인 각각은 x 방향으로 지정된 간격을 갖도록 배치될 수 있다. 다양한 실시예에 따라서, 제2 디지타이저는 스타일러스 펜의 y 방향 좌표를 확인하기 위한 신호를 생성하 기 위한 복수의 제2 x 도전성 라인을 포함할 수 있다. 도 3에는 X00부터 X23까지의 출력 신호에 대응되는 24개 의 제2 x 도전성 라인이 포함되는 것으로 도시되었으나, 다양한 실시예에 따라서, 제2 디지타이저에 포함 되는 복수의 제2 x 도전성 라인의 수는 제한되지 않는다. 다양한 실시예에 따라서, 제2 디지타이저에 포함 되는 복수의 제2 x 도전성 라인의 수는 제1 디지타이저에 포함되는 복수의 제1 x 도전성 라인의 수와 동일 할 수 있다. 도 3에서는 표시상의 편의를 위하여 복수의 제2 x 도전성 라인 중 하나의 제2 x 도전성 라인만 도시되었다. 예를 들어, 제2 x 도전성 라인의 x 방향의 길이는 제2 x 도전성 라인의 y 방향의 길이보 다 길 수 있다. 다양한 실시예에 따라서, 제2 x 도전성 라인의 제1단은 제1 x 코일도전성 라인의 제2 단에 연결되고, 제2 x 도전성 라인의 제2단은 레퍼런스단으로부터 제2 디지타이저 내로 연장되 는 레퍼런스 라인에 연결될 수 있다. 비록 도 3에는 도시되지 않았으나, 다양한 실시예에 따라서, 복수의 제2 x 도전성 라인은 제2 x 도전성 라인 과 실질적으로 동일한 형태를 가질 수 있다. 일 실시 예에서, 복수의 제2 x 도전성 라인 각각의 위치나 형 태는 다양할 수 있다. 예를 들어, 복수의 제2 x 도전성 라인 각각은 y 방향으로 지정된 간격을 갖도록 배치될 수 있다. 다양한 실시예에 따라서 제2 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 신호를 생성하기 위한 복수의 제2 y 도전성 라인 및 복수의 제4 y 도전성 라인을 포함할 수 있다. 도 3에는 Y08부터 Y10까지의 출력 신호에 대응되는 3개의 제2 y 도전성 라인 및 Y11부터 Y18까지의 출력 신호에 대응되는 8개의 제4 y 도전 성 라인이 포함되는 것으로 도시되었으나, 다양한 실시예에 따라서, 제2 디지타이저에 포함되는 복수의 제 2 y 도전성 라인 및 제4 y 도전성 라인의 수는 제한되지 않는다. 다양한 실시예에 따라서, 복수의 제2 y 도전 성 라인의 수는 복수의 제1 y 도전성 라인의 수와 동일할 수 있다. 도 3에서는 표시상의 편의를 위하여 복수의 제2 y 도전성 라인 중 하나의 제2 y 도전성 라인만 도시되었으 며, 복수의 제4 y 도전성 라인 중 하나의 제4 y 도전성 라인만 도시되었다. 예를 들어, 제2 y 도전성 라인 및 제4 y 도전성 라인의 x 방향의 길이는 제2 y 도전성 라인 및 제4 y 도전성 라인의 y 방향의 길이보다 짧을 수 있다. 다양한 실시예에 따라서, 제2 y 도전성 라인의 x 방향의 길이는 제4 y 도 전성 라인의 x 방향의 길이와 실질적으로 동일하고, 제2 y 도전성 라인의 y 방향의 길이는 제4 y 도 전성 라인의 y 방향의 길이와 실질적으로 동일할 수 있다. 다양한 실시예에 따라서, 제2 y 도전성 라인 및 제4 y 도전성 라인의 x 방향의 길이는 제1 y 도전성 라인 및 제3 y 도전성 라인의 x 방향의 길이와 실질적으로 동일하고, 제2 y 도전성 라인 및 제4 y 도전성 라인의 y 방향의 길이는 제 1 y 도전성 라인 및 제3 y 도전성 라인의 y 방향의 길이와 실질적으로 동일할 수 있다. 다양한 실시예에 따라서, 제2 y 도전성 라인의 제1단은 제1 y 도전성 라인의 제2단에 연결되고, 제2 y 도전성 라인의 제2단은 컨트롤러의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 다양한 실시예에 따라서, 제4 y 도전성 라인의 제1단은 컨트롤러 의 복수의 신호 출력단 중 하나에 연결되고, 제4 y 도전성 라인의 제2단은 컨트롤러의 레 퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 비록 도 3에는 도시되지 않았으나, 다양한 실시예에 따라서, 복수의 제2 y 도전성 라인 및 제4 y 도전성 라인은 제2 y 도전성 라인 및 제4 y 도전성 라인과 실질적으로 동일한 형태를 가질 수 있다. 일 실시 예에서, 복수의 제2 y 도전성 라인 또는 복수의 제4 y 도전성 라인 각각의 위치나 형태는 다양할 수 있 다. 예를 들어, 복수의 제2 y 도전성 라인 각각은 x 방향으로 지정된 간격을 갖도록 배치될 수 있다. 예를 들어, 복수의 제4 y 도전성 라인 각각은 x 방향으로 지정된 간격을 갖도록 배치될 수 있다. 다양한 실시예에 따라서, 제1 x 도전성 라인의 제1단은 컨트롤러의 신호 출력단 중 하나에 연결 되고, 제1 x 도전성 라인의 제2단은 제2 x 도전성 라인의 제1단에 연결되고, 제2 x 도전성 라인(35 1)의 제2단은 컨트롤러의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인 에 연결될 수 있다. 예를 들어, 컨트롤러, 제1 x 도전성 라인, 및 제2 x 도전성 라인은 폐루프를 형성할 수 있다. 스타일러스 펜에 의하여 발생한 자기장은 제1 x 도전성 라인 및 제2 x 도전성 라인에 유도 전류를 발 생시킬 수 있다. 이 때, 제1 x 도전성 라인 및 제2 x 도전성 라인은 직렬로 연결되어 있기 때문에, 펜 신호에 의한 자속 중 제1 x 도전성 라인의 단면을 지나는 자속과 제2 x 도전성 라인의 단면을 지 나는 자속의 합에 대응되는 유도 전류가 제1 x 도전성 라인 및 제2 x 도전성 라인에 흐를 수 있다. 제1 x 도전성 라인 및 제2 x 도전성 라인에 흐르는 유도 전류 또는 제1 x 도전성 라인 및 제2 x 도전성 라인 양단에 유도된 전압이 출력 신호들(X00A~X23A) 중 하나로서 컨트롤러의 출력단에 전달될 수 있다. 컨트롤러는 복수의 출력단을 통하여 획득된 출력 신호(X00A~X23A)에 기초하여, 스타 일러스 펜의 y 방향 좌표를 확인할 수 있다. 다양한 실시예에 따라서, 제1 y 도전성 라인의 제1단은 컨트롤러의 신호 출력단에 연결되고, 제 1 y 도전성 라인의 제2단은 제2 y 도전성 라인의 제1단에 연결되고, 제2 y 도전성 라인의 제2단 은 컨트롤러의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 예를 들어, 컨트롤러, 제1 y 도전성 라인, 및 제2 y 도전성 라인은 폐루프를 형성할 수 있다. 스타일러스 펜에 의하여 발생한 자기장은 제1 y 도전성 라인 및 제2 y 도전성 라인에 유도 전류를 발생시킬 수 있다. 이 때, 제1 y 도전성 라인 및 제2 y 도전성 라인은 직렬로 연결되어 있기 때문에, 펜 신호에 의한 자속 중 제1 y 도전성 라인의 단면을 지나는 자속과 제2 y 도전성 라인의 단 면을 지나는 자속의 합에 대응되는 유도 전류가 제1 y 도전성 라인 및 제2 y 도전성 라인에 흐를 수 있다. 제1 y 도전성 라인 및 제2 y 도전성 라인에 흐르는 유도 전류 또는 제1 y 도전성 라인 및 제2 y 도전성 라인 양단에 유도된 전압이 출력 신호들(Y08A~Y10A) 중 하나로서 컨트롤러의 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 제3 y 도전성 라인의 제1단은 컨트롤러의 신호 출력단에 각각 연결되 고, 제3 y 도전성 라인의 제2단은 컨트롤러의 레퍼런스단에 각각 연결될 수 있다. 스타일러스 펜에 의하여 발생한 자기장은 제3 y 도전성 라인에 유도 전류를 발생시킬 수 있다. 제3 y 도전성 라인 에 흐르는 유도 전류 또는 제3 y 도전성 라인 양단에 유도된 전압이 출력 신호들 (Y00~Y07) 중 하나 로서 컨트롤러의 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 제4 y 도전성 라인의 제1단은 컨트롤러의 복수의 신호 출력단에 각각 연결되고, 제4 y 도전성 라인의 제2단은 컨트롤러의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인(미도시)에 연결될 수 있다. 스타일러스 펜에 의하여 발생한 자기장은 제4 y 도전 성 라인에 유도 전류를 발생시킬 수 있다. 제4 y 도전성 라인에 흐르는 유도 전류 또는 제4 y 도전성 라인 양단에 유도된 전압이 출력 신호들(Y11~Y18) 중 하나로서 컨트롤러의 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 컨트롤러는 출력단을 통하여 획득된 출력 신호들(Y08A~Y10A), 출력단 을 통하여 획득된 출력 신호들(Y00~Y07), 및 출력단을 통하여 획득된 출력 신호들(Y11~Y18)에 기초하여, 스타일러스 펜의 x 방향의 좌표를 확인할 수 있다. 도 4는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들에 포함되는 도전성 라인들의 배치를 도 시한다. 다양한 실시예에 따라서, 폴더블 전자 장치(예를 들어, 전자 장치, 전자 장치(200a))는 컨트롤러 , 제1 디지타이저, 및 제2 디지타이저를 포함할 수 있다. 도 4에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치의 몇몇 구성요소들이 생략되어 표시되었으나, 다양한 실시예에 따라서, 도 4 에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치와 실질적으로 동일할 수 있다. 도 4를 참조하면, 폴더블 전자 장치는 제1 하우징 및 제2 하우징을 포함할 수 있으며, 선은 두 하우징이 회동하는 중심축을 의미할 수 있다. 도 4에서는, 폴더블 전자 장치의 구성 요소들의 방향을 설명하기 위하 여, 폴더블 전자 장치가 선이 y축에 평행하도록 배치된 것으로 도시되었다. 다양한 실시예에 따라서, 컨트롤러 및 제1 디지타이저는 폴더블 전자 장치의 제1 하우징에 위치할 수 있고, 제2 디지타이저 는 폴더블 전자 장치의 제2 하우징에 위치할 수 있다. 도 2a 및 도 2b를 참조하면, 다양한 실시예에 따라 서, 제1 하우징은 도 2a 및 도 2b의 제1 하우징(210a) 및 제2 하우징(220a) 중 임의의 하나일 수 있다. 다양한 실시예에 따라서, 제2 하우징은 도 2a 및 도 2b의 제1 하우징(210a) 및 제2 하우징(220a) 중 다른 하나일 수 있 다. 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 370y 방향 좌표를 확인하기 위한 신호를 생성 하기 위한 복수의 제1 x 도전성 라인(441, 442)을 포함할 수 있다. 복수의 제1 x 도전성 라인(441, 442)의 370x 방향의 길이는 복수의 제1 x 도전성 라인(441, 442)의 370y 방향의 길이보다 길 수 있다. 복수의 제1 x 도전성 라인(441, 442)은 제1-1 x 도전성 라인 또는 제1-2 x 도전성 라인을 포함할 수 있다. 도 4에서는 표 시상의 편의를 위하여 복수의 제1 x 도전성 라인(441, 442) 중 두 개만 도시되었다. 다양한 실시예에 따라서, 제2 디지타이저는 스타일러스 펜의 370y 방향 좌표를 확인하기 위한 신호를 생성 하기 위한 복수의 제2 x 도전성 라인(451, 452)을 포함할 수 있다. 복수의 제2 x 도전성 라인(451, 452)의 370x 방향의 길이는 복수의 제2 x 도전성 라인(451, 452)의 370y 방향의 길이보다 길 수 있다. 복수의 제2 x 도전성 라인(451, 452)은 제2-1 x 도전성 라인 또는 제2-2 x 도전성 라인을 포함할 수 있다. 도 3에서는 표 시상의 편의를 위하여 복수의 제2 x 도전성 라인(451, 452) 중 두 개만 도시되었다. 다양한 실시예에 따라서, 제1-1 x 도전성 라인의 제1단(441-1)은 컨트롤러의 제1 신호 출력단에 연결되고, 제1-2 x 도전성 라인의 제1단(442-1)은 컨트롤러의 제2 신호 출력단에 연결될 수 있 다. 제1-1 x 도전성 라인의 제2단(441-2)은 제2-1 x 도전성 라인의 제1단(451-1)에 연결되고, 제1-2 x 도전성 라인의 제2단(442-2)은 제2-2 x 도전성 라인의 제1단(452-1)에 연결될 수 있다. 제2-1 x 도전성 라인의 제2단(451-2) 또는 제2-2 x 도전성 라인의 제2단(452-2)은 컨트롤러의 레퍼런스 단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 예를 들어, 컨트 롤러, 제1-1 x 도전성 라인, 및 제2-1 x 도전성 라인은 폐루프를 형성할 수 있고, 컨트롤러 , 제1-2 x 도전성 라인, 및 제2-2 x 도전성 라인은 폐루프를 형성할 수 있다. 다양한 실시예에 따르면, 스타일러스 펜에 의하여 발생한 자기장은 제1-1 x 도전성 라인, 제1-2 x 도전성 라인, 제2-1 x 도전성 라인(451, 452) 또는 제2-2 x 도전성 라인에 유도 전류를 발생시킬 수 있다. 이 때, 제1-1 x 도전성 라인 및 제2-1 x 도전성 라인이 직렬로 연결되어 있기 때문에, 펜 신호에 의 한 자속 중 제1-1 x 도전성 라인의 단면을 지나는 자속과 제2-1 x 도전성 라인의 단면을 지나는 자속 의 합에 대응되는 유도 전류가 제1-1 x 도전성 라인 및 제2-1 x 도전성 라인에 흐를 수 있다. 제1-1 x 도전성 라인 및 제2-1 x 도전성 라인에 흐르는 유도 전류 또는 제1-1 x 도전성 라인 및 제2-1 x 도전성 라인 양단에 유도된 전압이 출력 신호(X00A)로서 컨트롤러의 출력단에 전달될 수 있다. 실질적으로 동일한 원리로, 제1-2 x 도전성 라인 및 제2-2 x 도전성 라인에 흐르는 유도 전류 또는 제1-2 x 도전성 라인 및 제2-2 x 도전성 라인 양단에 유도된 전압이 출력 신호(X01A)로서 컨트 롤러의 출력단에 전달될 수 있다. 컨트롤러는 출력단들(432, 433)을 통하여 획득된 출력 신호 (X00A~X01A) 및 도 4에 도시되지 않은 다른 복수의 출력단을 통하여 획득된 출력 신호들(X02A~X23A)에 기초하여, 스타일러스 펜의 370y 방향 좌표를 확인할 수 있다. 도 5는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들에 포함되는 도전성 라인들의 배치를 도 시한다. 다양한 실시예에 따라서, 폴더블 전자 장치(예를 들어, 전자 장치, 전자 장치(200a))는 컨트롤러 , 제1 디지타이저, 및 제2 디지타이저를 포함할 수 있다. 도 4에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치의 몇몇 구성요소들이 생략되어 표시되었으나, 다양한 실시예에 따라서, 도 4 에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치와 실질적으로 동일할 수 있다. 도 5를 참조하면, 폴더블 전자 장치는 두 개의 하우징(예를 들어, 제1 하우징(210a) 및 제2 하우징(220a))을 포 함할 수 있으며, 선은 두 하우징이 회동하는 중심축을 의미할 수 있다. 도 5에서는, 폴더블 전자 장치 의 구성 요소들의 방향을 설명하기 위하여, 폴더블 전자 장치가 선이 y축에 평행하도록 배치된 것으로 도시되었다. 다양한 실시예에 따라서, 컨트롤러 및 제1 디지타이저는 폴더블 전자 장치의 제1 하우징에 위치할 수 있고, 제2 디지타이저는 폴더블 전자 장치의 제2 하우징에 위치할 수 있다. 도 2a 및 도 2b를 참조하면, 다양한 실시예에 따라서, 제1 하우징은 도 2a 및 도 2b의 제1 하우징(210a) 및 제2 하우징 (220a) 중 임의의 하나일 수 있다. 다양한 실시예에 따라서, 제2 하우징은 도 2a 및 도 2b의 제1 하우징(210a) 및 제2 하우징(220a) 중 다른 하나일 수 있다. 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 신호를 생성하 기 위한 복수의 제1 y 도전성 라인(543, 544, 545) 및 복수의 제3 y 도전성 라인(541, 542)을 포함할 수 있다. 다양한 실시예에 따라서, 복수의 제1 y 도전성 라인(543, 544, 545) 및 복수의 제3 y 도전성 라인(541, 542)의 370x 방향의 길이는 복수의 제1 y 도전성 라인(543, 544, 545) 및 복수의 제3 y 도전성 라인(541, 542)의 370y 방향의 길이보다 짧을 수 있다. 복수의 제1 y 도전성 라인(543, 544, 545)은 제1-1 y 도전성 라인, 제1-2 y 도전성 라인, 또는 제1-3 y 도전성 라인을 포함할 수 있다. 복수의 제3 y 도전성 라인(541, 542)은 제3-1 y 도전성 라인, 또는 제3-2 y 도전성 라인을 포함할 수 있다. 도 5에서는 표시상의 편의를 위 하여 복수의 제1 y 도전성 라인(543, 544, 545) 중 세 개만 도시되었으며, 복수의 제3 y 도전성 라인(541, 542) 중 두 개만 도시되었다. 다양한 실시예에 따라서, 제2 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 신호를 생성하 기 위한 복수의 제2 y 도전성 라인(553, 554, 555) 및 복수의 제4 y 도전성 라인(551, 552)을 포함할 수 있다. 다양한 실시예에 따라서, 복수의 제2 y 도전성 라인(553, 554, 555) 및 복수의 제4 y 도전성 라인(551, 552)의 370x 방향의 길이는 복수의 제2 y 도전성 라인(553, 554, 555) 및 복수의 제4 y 도전성 라인(551, 552)의 370y 방향의 길이보다 짧을 수 있다. 복수의 제2 y 도전성 라인(553, 554, 555)은 제2-1 y 도전성 라인, 제2-2 y 도전성 라인, 또는 제2-3 y 도전성 라인을 포함할 수 있다. 복수의 제4 y 도전성 라인(551, 552)은 복수의 제4-1 y 도전성 라인 또는 복수의 제4-2 y 도전성 라인을 포함할 수 있다. 도 3에서는 표시상 의 편의를 위하여 복수의 제2 y 도전성 라인(553, 554, 555) 중 세 개만 도시되었으며, 복수의 제4 y 도전성 라 인(551, 552) 중 두 개만 도시되었다. 다양한 실시예에 따라서, 제1-1 y 도전성 라인의 제1-1단(543-1)은 컨트롤러의 제1 신호 출력단(53 4)에 연결되고, 제1-2 y 도전성 라인의 제1단(544-1)은 컨트롤러의 제2 신호 출력단에 연결되고, 제1-3 y 도전성 라인의 제1단(545-1)은 컨트롤러의 제3 신호 출력단에 연결될 수 있 다. 제1-1 y 도전성 라인의 제2단(543-2)은 제2-1 y 도전성 라인의 제1단(553-1)에 연결되고, 제1-2 y 도전성 라인의 제2단(544-2)은 제2-2 y 도전성 라인의 제1단(554-1)에 연결되고, 제1-3 y 도전성 라인의 제2단(545-2)은 제2-3 y 도전성 라인의 제1단(555-1)에 연결될 수 있다. 제2-1 y 도전성 라 인의 제2단(553-2), 제2-2 y 도전성 라인의 제2단(554-2). 또는 제2-3 y 도전성 라인의 제2단(555-2)은 컨트롤러의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 예를 들어, 컨트롤러, 제1-1 y 도전성 라인, 및 제2-1 y 도전성 라인은 폐루 프를 형성할 수 있고, 컨트롤러, 제1-2 y 도전성 라인, 및 제2-2 y 도전성 라인은 폐루프를 형 성할 수 있고, 컨트롤러, 제1-3 y 도전성 라인, 및 제2-3 y 도전성 라인은 폐루프를 형성할 수 있다. 다양한 실시예에 따르면, 스타일러스 펜에 의하여 발생한 자기장은 복수의 제1 y 도전성 라인(543, 544, 545) 및/또는 복수의 제2 y 도전성 라인(553, 554, 555)에 유도 전류를 발생시킬 수 있다. 이 때, 제1-1 y 도전성 라인 및 제2-1 y 도전성 라인은 직렬로 연결되어 있기 때문에, 펜 신호에 의한 자속 중 제1-1 y 도전 성 라인의 단면을 지나는 자속과 제2-1 y 도전성 라인의 단면을 지나는 자속의 합에 대응되는 유도 전류가 제1-1 y 도전성 라인 및 제2-1 y 도전성 라인에 흐를 수 있다. 제1-1 y 도전성 라인 및 제2-1 y 도전성 라인에 흐르는 유도 전류 또는 제1-1 y 도전성 라인 및 제2-1 y 도전성 라인 양 단에 유도된 전압이 출력 신호(Y08)로서 컨트롤러의 제1 신호 출력단에 전달될 수 있다. 동일한 원리 로, 스타일러스 펜에 의하여 발생한 자기장에 기초하여 제1-2 y 도전성 라인 및 제2-2 y 도전성 라인(55 4)에 흐르는 유도 전류 또는 제1-2 y 도전성 라인 및 제2-2 y 도전성 라인 양단에 유도된 전압이 출 력 신호(Y09)로서 컨트롤러의 제2 신호 출력단에 전달될 수 있고, 스타일러스 펜에 의하여 발생한 자 기장에 기초하여 제1-3 y 도전성 라인 및 제2-3 y 도전성 라인에 흐르는 유도 전류 또는 제1-3 y 도 전성 라인 및 제2-3 y 도전성 라인 양단에 유도된 전압이 출력 신호(Y10)로서 컨트롤러의 제3 신호 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 제3-1 y 도전성 라인의 제1단(541-1)은 컨트롤러의 제4 신호 출력단에 연결되고, 제3-2 y 도전성 라인의 제1단(542-1)은 컨트롤러의 제5 신호 출력단에 연결되고, 제 3-1 y 도전성 라인의 제2단(541-2)은 컨트롤러의 레퍼런스단에 연결되고, 제3-2 y 도전성 라인 의 제2단(542-2)은 컨트롤러의 레퍼런스단에 연결될 수 있다.. 스타일러스 펜에 의하여 발생한 자기장은 복수의 제3 y 도전성 라인(541, 542)에 유도 전류를 발생시킬 수 있다. 제3-1 y 도전성 라인에 흐르는 유도 전류 또는 제3-1 y 도전성 라인 양단에 유도된 전압이 출력 신호(Y00)로서 컨트롤러의 제 4 신호 출력단에 전달될 수 있다. 제3-2 y 도전성 라인에 흐르는 유도 전류 또는 제3-2 y 도전성 라인 양단에 유도된 전압이 출력 신호(Y01)로서 컨트롤러의 제5 신호 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 제4-1 y 도전성 라인의 제1-1단(551-1)은 컨트롤러의 제6 신호 출력단(53 7)에 연결되고, 제4-2 y 도전성 라인의 제1단(552-1)은 컨트롤러의 제7 신호 출력단에 연결되고, 제4-1 y 도전성 라인의 제2단(551-2)은 컨트롤러의 레퍼런스단으로부터 제2 디지타이 저 내로 연장되는 레퍼런스 라인에 연결되고, 제4-2 y 도전성 라인의 제2단(552-2)은 컨트롤러 의 레퍼런스단으로부터 제2 디지타이저 내로 연장되는 레퍼런스 라인에 연결될 수 있다. 스타일러스 펜에 의하여 발생한 자기장은 복수의 제4 y 도전성 라인(551, 552)에 유도 전류를 발생시킬 수 있다. 제4-1 y 도전성 라인에 흐르는 유도 전류 또는 제4-1 y 도전성 라인 양단에 유도된 전압이 출 력 신호(Y17)로서 컨트롤러의 제6 신호 출력단에 전달될 수 있다. 제4-2 y 도전성 라인에 흐르 는 유도 전류 또는 제4-2 y 도전성 라인 양단에 유도된 전압이 출력 신호(Y18)로서 컨트롤러의 제7 신호 출력단에 전달될 수 있다. 다양한 실시예에 따라서, 컨트롤러는 복수의 신호 출력단(534, 535, 536)을 통하여 획득된 출력 신호 (Y08A~Y10A), 신호 출력단(532, 533)을 통하여 획득된 출력 신호(Y00, Y01), 신호 출력단(537, 538)을 통하여 획득된 출력 신호(Y17, Y18) 및 도 5에 도시되지 않은 다른 복수의 출력단을 통하여 획득된 출력 신호들 (Y02~Y07, Y11~Y16)에 기초하여 스타일러스 펜의 370x 방향의 좌표를 확인할 수 있다. 도 6은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 컨트롤러 사이를 연결하는 도선의 배 치를 도시한다. 도 6에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치의 몇몇 구성요소들이 생략되어 표시되었으나, 도 3에 도시된 폴더블 전자 장치와 실질적으로 동일할 수 있다. 다양한 실시예에 따라서, 제1 PBA 상에는 제1 커넥터 및 컨트롤러가 위치할 수 있다. 다양한 실 시예에 따라서, 제1 커넥터는 제1 디지타이저에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 제2 PBA 상에는 제2 커넥터가 위치할 수 있다. 다양한 실시예에 따라서, 제2 커넥터는 제2 디지타이저에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 제1 커넥터 및 제2 커넥터 의 y 방향의 위치는 실질적으로 동일할 수 있다. 다양한 실시예에 따라서, 도선은 컨트롤러와 제1 커넥터 사이를 연결할 수 있다. 다양한 실시 예에 따라서, 도선은 컨트롤러의 복수의 신호 출력단(예를 들어, 도 5의 복수의 신호 출력단(532, 533) 또는 도 3의 복수의 신호 출력단)에 연결될 수 있다. 다양한 실시예에 따라서, 도선은 제1 커넥 터를 통하여, 제1 디지타이저에 포함된 복수의 제3 y 도전성 라인(예를 들어, 도 5의 복수의 제3 y 도전성 라인(541, 542))의 제1단(예를 들어, 도 5의 제3-1 y 도전성 라인의 제1단(541-1), 제3-2 y 도전 성 라인의 제1단(542-1))에 전기적으로 연결될 수 있다 복수의 제3 y 도전성 라인(예를 들어, 도 5의 복수 의 제3 y 도전성 라인(541, 542))으로부터의 출력 신호가 도선을 통하여 컨트롤러의 복수의 신호 출 력단(예를 들어, 도 5의 복수의 신호 출력단(532, 533) 또는 도 3의 복수의 신호 출력단)에 전달될 수 있 다. 다양한 실시예에 따라서, 도선은 컨트롤러와 제2 커넥터 사이를 연결할 수 있다. 다양한 실시 예에 따라서, 도선은 컨트롤러의 복수의 신호 출력단(예를 들어, 도 5의 복수의 신호 출력단(537, 538) 또는 도 3의 복수의 신호 출력단)에 연결될 수 있다. 다양한 실시예에 따라서, 도선은 제2 커넥 터를 통하여, 제2 디지타이저에 포함된 복수의 제4 y 도전성 라인(예를 들어, 도 5의 복수의 제4 y 도전성 라인(551, 552))의 제1단(예를 들어, 도 5의 제4-1 y 도전성 라인의 제1-1단(551-1), 제4-2 y 도 전성 라인의 제1단(552-1))에 전기적으로 연결될 수 있다. 복수의 제4 y 도전성 라인(예를 들어, 도 5의 복수의 제4 y 도전성 라인(551, 552))으로부터의 출력 신호가 도선을 통하여 컨트롤러의 복수의 신호 출력단(예를 들어, 도 5의 복수의 신호 출력단(537, 538) 또는 도 3의 복수의 신호 출력단)에 전달될 수 있다. 다양한 실시예에 따라서, 도선(633-1)은 도선(633-2)과 컨트롤러 사이를 연결할 수 있다. 다양한 실시예에 따라서, 도선(633-1)은 제1 커넥터를 통하여, 컨트롤러의 레퍼런스단(예를 들어, 도 4의 레퍼런스단 및/또는 도 5의 레퍼런스단)에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선(633-2)은 제1 커넥터와 제2 커넥터 사이를 연결할 수 있다. 도선(633-2)은 제2 커넥터를 통하여 레퍼런스 라인(예를 들어, 도 4의 레퍼런스 라인 및/또는 도 5의 레퍼런스 라인)에 연결될 수 있다. 도선(633- 2)은 제1 커넥터를 통하여 복수의 제3 y 도전성 라인(541, 542)의 제2단(541-2, 542-2)에 전기적으로 연 결될 수 있다. 다양한 실시예에 따라서, 도선(634-1)은 컨트롤러와 제1 커넥터 사이를 연결할 수 있다. 다양한 실 시예에 따라서, 도선(634-1)은 컨트롤러의 복수의 신호 출력단(예를 들어, 도 4의 복수의 신호 출력단 (432, 433))에 연결될 수 있다. 다양한 실시예에 따라서, 도선(634-1)은 제1 커넥터를 통하여, 제1 디지 타이저에 포함된 복수의 제1 x 도전성 라인(예를 들어, 도 4의 제1 x 도전성 라인(441, 442))의 제1단(예 를 들어, 도 4의 제1-1 x 도전성 라인의 제1단(441-1), 제1-2 x 도전성 라인의 제1단(442-1))에 전 기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선(634-2)은 제1 커넥터와 제2 커넥터 사이를 연결할 수 있다. 다양한 실 시예에 따라서, 도선(634-2)은 제1 커넥터를 통하여 제1 디지타이저에 포함된 복수의 제1 x 도전성 라인(예를 들어, 도 4의 제1 x 도전성 라인(441, 442))의 제2단(예를 들어, 도 4의 제1-1 x 도전성 라인의 제2단(441-2), 제1-2 x 도전성 라인의 제2단(442-2))에 전기적으로 연결될 수 있다. 다양한 실시예에 따라 서, 도선(634-2)은 제2 커넥터를 통하여 제2 디지타이저에 포함된 복수의 제2 x 도전성 라인(예를 들 어, 도 4의 복수의 제2 x 도전성 라인(451, 452))의 제1단(예를 들어, 도 4의 제2-1 x 도전성 라인의 제1 단(451-1), 제2-2 x 도전성 라인의 제1단(452-1))에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선(635-1)은 컨트롤러와 제1 커넥터 사이를 연결할 수 있다. 다양한 실 시예에 따라서, 도선(635-1)은 컨트롤러의 복수의 신호 출력단(예를 들어, 도 5의 복수의 신호 출력단 (534, 535, 536))에 연결될 수 있다. 다양한 실시예에 따라서, 도선(635-1)은 제1 커넥터를 통하여, 제1 디지타이저에 포함된 복수의 제1 y 도전성 라인(예를 들어, 도 5의 복수의 제1 y 도전성 라인 (543, 544, 545))의 제1단(예를 들어, 도 5의 제1-1 y 도전성 라인의 제1-1단(543-1), 제1-2 y 도전성 라인의 제1단(544-1), 제1-3 y 도전성 라인의 제1단(545-1))에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선(635-2)은 제1 커넥터와 제2 커넥터 사이를 연결할 수 있다. 다양한 실 시예에 따라서, 도선(635-2)은 제1 커넥터를 통하여 제1 디지타이저에 포함된 복수의 제1 y 도전성 라인(예를 들어, 도 5의 복수의 제1 y 도전성 라인(543, 544, 545)의 제2단(예를 들어, 도 5의 제1-1 y 도전성 라인의 제2단(543-2), 제1-2 y 도전성 라인의 제2단(544-2), 제1-3 y 도전성 라인의 제2단(545-2))에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선(634-2)은 제2 커넥터를 통하여 제2 디지타이저에 포함된 복수의 제2 y 도전성 라인(예를 들어, 도 5의 복수의 제2 y 도전성 라인(553, 554, 555))의 제1단(예를 들어, 도 5의 제2-1 y 도전성 라인의 제1단(553-1), 제2-2 y 도전성 라인의 제1 단(554-1), 제2-3 y 도전성 라인의 제1단(555-1))에 전기적으로 연결될 수 있다. 다양한 실시예에 따라서, 도선의 길이는 도선보다 길 수 있다. 다양한 실시예에 따라서, 도선 의 두께는 도선보다 두꺼울 수 있다. 다양한 실시예에 따라서, 도선 및/또는 도선의 두께는, 도 선의 저항이 도선의 저항과 유사하도록 설정될 수 있다. 다양한 실시예에 따라서, 도선(633-1)의 길이와 도선(633-2)의 길이의 합, 도선(634-1)의 길이와 도선(634-2)의 길이의 합, 및 도선(635-1)의 길이와 도선(635-2)의 길이의 합은, 도선의 길이보다 길 수 있다. 다양한 실 시예에 따라서, 도선(633-1), 도선(633-2), 도선(634-1), 도선(634-2), 도선(635-1), 및 도선(635-2)의 두께는 도선보다 두꺼울 수 있다. 다양한 실시예에 따라서, 도선(633-1), 도선(633-2), 및 도선의 두께는, 도선(633-1) 및 도선(633-2)의 저항과 도선의 저항이 유사하도록 설정될 수 있다. 다양한 실시예에 따라 서, 도선(634-1), 도선(634-2), 및 도선의 두께는, 도선(634-1) 및 도선(634-2)의 저항과 도선의 저 항이 유사하도록 설정될 수 있다. 다양한 실시예에 따라서, 도선(635-1), 도선(635-2), 및 도선의 두께는, 도선(635-1) 및 도선(635-2)의 저항과 도선의 저항이 유사하도록 설정될 수 있다. 다양한 실시예에 따라서, 도선(633-2), 도선(634-2), 및 도선(635-2)의 적어도 일부는 제1 커넥터 및 제2 커넥터와 비교적 가까운 제1 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따라서, 도선의 적어도 일부는 제1 커넥터 및 제2 커넥터와 비교적 먼 곳에 위치한 제2 C2C FPCB 상에 위치할 수 있다. 예를 들어, 도선(633-2), 도선(634-2), 또는 도선(635-2)과 같이 상대적으로 길이가 긴 도선들의 적어 도 일부는 제1 커넥터 및 제2 커넥터와 비교적 가까운 C2C FPCB(예: 제1 C2C FPCB)에 배치되고, 도선과 같이 상대적으로 길이가 짧은 도선들의 적어도 일부는 제1 커넥터 및 제2 커넥터 와 상대적으로 먼 C2C FPCB(예: 제2 C2C FPCB)에 배치될 수 있다. 예컨대, 도선들의 길이가 가능한 유사하도록 도선들을 배치할 수 있다. 도 7은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 컨트롤러 사이를 연결하는 도선의 배 치를 도시한다. 도 7에 도시된 폴더블 전자 장치는 도 3에 도시된 폴더블 전자 장치의 몇몇 구성요소들이 생략되어 표시되었으나, 도 3에 도시된 폴더블 전자 장치와 실질적으로 동일할 수 있다. 361362도 7에 도 시된 도선, 도선, 도선(733-1), 도선(733-2), 도선(734-1), 도선(734-2), 도선(735-1), 및 도선 (735-2)과 컨트롤러, 제1 커넥터, 및 제2 커넥터 사이의 연결 관계에 대해서는 도 6의 도선 , 도선, 도선(633-1), 도선(633-2), 도선(634-1), 도선(634-2), 도선(635-1), 및 도선(635-2)을 참 조하여 상술한 세부 사항들이 동일하게 적용될 수 있다. 다양한 실시예에 따라서, 도선(733-1) 및 도선(733-2)의 두께는 도선, 도선, 도선(733-1), 도선 (733-2), 도선(734-1), 및 도선(734-1) 의 두께보다 두꺼울 수 있다. 도선(733-1) 및 도선(733-2)의 두께가 두 껍기 때문에, 전체 도선들의 저항이 감소할 수 있다. 다양한 실시예에 따라서, 도선(733-2)의 적어도 일부는 제1 커넥터 및 제2 커넥터와 비교적 가까운 제1 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따라서, 도선, 도선(734-2), 및 도선(735-2) 의 적어도 일부는 제1 커넥터 및 제2 커넥터와 비교적 먼 곳에 위치한 제2 C2C FPCB 상에 위치 할 수 있다. 다양한 실시예에 따라서, 도선, 도선(734-1), 도선(734-2), 도선(735-1), 및 도선(735-2)의 두께는, 도선 , 컨트롤러, 및 제2 커넥터를 통하여 형성되는 폐루프의 길이, 도선(734-1), 도선(734-2), 컨 트롤러, 제1 커넥터, 및 제2 커넥터를 통하여 형성되는 폐루프의 길이, 및 도선(735-1), 및 도 선(735-2) 컨트롤러, 제1 커넥터, 및 제2 커넥터를 통하여 형성되는 폐루프의 길이를 고려하여 설정될 수 있다. 일 실시예에 따르면, 형성되는 폐루프의 길이가 길수록 연관되는 도선의 두께는 두껍게 설정 될 수 있다. 예를 들어, 도선(735-1), 및 도선(735-2) 컨트롤러, 제1 커넥터, 및 제2 커넥터 를 통하여 형성되는 폐루프의 길이는, 도선, 컨트롤러, 및 제2 커넥터를 통하여 형성되는 폐루 프의 길이보다 길 수 있다. 다양한 실시예에 따라서, 도선(735-1) 및 도선(735-2)의 두께는 도선의 두께보 다 두꺼울 수 있다. 다양한 실시예에 따라서, 도선의 길이는 도선보다 길 수 있다. 다양한 실시예에 따라서, 도선(734-1) 및 도선(734-2)의 길이의 합은 도선의 길이보다 길 수 있다. 다양한 실시예에 따라서, 도선(735-1) 및 도 선(735-2)의 길이의 합은 도선의 길이보다 길 수 있다. 다양한 실시예에 따라서, 도선, 도선(734-1), 도선(734-2), 도선(735-1), 및 도선(735-2)의 두께는 도선 의 두께보다 두꺼울 수 있다. 도 8a는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 디지타이저들에 포함되는 도전성 라 인들의 배치를 도시한다. 다양한 실시예에 따라서, 폴더블 전자 장치(예를 들어, 전자 장치)는 컨트 롤러, 제1 디지타이저, 제2 디지타이저, 및 제3 디지타이저를 포함할 수 있다. 다양한 실시예에 따라서, 폴더블 전자 장치는 복수의 하우징(예를 들어, 제1 하우징, 제2 하우징 , 및/또는 제3 하우징)을 포함할 수 있으며, 선은 제1 하우징 및 제2 하우징이 회동 하는 중심축을 의미할 수 있고, 선은 제2 하우징 및 제3 하우징이 회동하는 중심축을 의미할 수 있다. 도 8a 및 도 8b에서는, 폴더블 전자 장치의 구성 요소들의 방향을 설명하기 위하여, 폴더블 전자 장치는 선 및 선이 y축에 평행하도록 배치된 것으로 도시되었다. 다양한 실시예에 따라서, 컨트 롤러 및 제1 디지타이저는 폴더블 전자 장치의 제1 하우징에 위치할 수 있고, 제2 디지타 이저는 폴더블 전자 장치의 제2 하우징에 위치할 수 있고, 제3 디지타이저는 폴더블 전자 장치의 제3 하우징에 위치할 수 있다. 도 8a에 도시된 폴더블 전자 장치는 몇몇 구성요소들이 생략되어 표시되었으나, 다양한 실시예에 따라서, 폴더블 전자 장치는 제1 하우징, 제2 하우징, 및/또는 제3 하우징 내에 PBA 및 PBA와 디 지타이저 사이에 배치되는 FPCB를 각각 포함할 수 있다. 다양한 실시예에 따라서, 폴더블 전자 장치는 제1 하우징 및 제2 하우징 사이에 비치되는 2개의 C2C FPCB(예: 제1 C2C FPCB, 또는 제2 C2C FPCB) 및 제2 하우징 및 제3 하우징 사이에 비치되는 2개의 C2C FPCB(예: 제1 C2C FPCB, 또는 제2 C2C FPCB)를 포함할 수 있다. 도 8a를 참조하면, 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 y 방향 좌표를 확인하기 위한 제1 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 제2 디지타이저는 선 스타 일러스 펜의 y 방향 좌표를 확인하기 위한 제2 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 제3 디지타이저는 스타일러스 펜의 y 방향 좌표를 확인하기 위한 제3 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 제1 도전성 라인의 제1단(821-1)은 컨트롤러의 신호 출력단(812a)에 연결되 고, 제1 도전성 라인의 제2단(821-2)은 제2 도전성 라인의 제1단(831-1)에 연결될 수 있다. 다양한 실시예에 따라서, 제2 도전성 라인의 제2단(831-2)은 제3 도전성 라인의 제1단(841-1)에 연결될 수 있다. 다양한 실시예에 따라서, 제3 도전성 라인의 제2단(841-2)은 컨트롤러의 레퍼런스단(811a)으로 부터 제3 디지타이저 내로 연장되는 레퍼런스 라인(813a)에 연결될 수 있다. 도 8a를 도 4와 비교하여, 하우징이 3개 또는 그 이상이더라도 도 4와 실질적으로 동일한 원리가 적용될 수 있 다는 것을 알 수 있다. 예컨대, 본 발명의 다양한 실시 예에 따른 폴더블 전자 장치가 가질 수 있는 하우징의 개수는 제한되지 않으며, 폴더블 전자 장치가 복수의 하우징을 가질 때, 하우징들 중 복수의 제1 하우징들 내에 포함되는 복수의 제1 디지타이저들에 포함된 복수의 도전성 라인들이 컨트롤러와 폐루프를 형성할 수 있다. 폐 루프를 형성하는 복수의 도전성 라인들 중, 복수의 제1 디지타이저들 중 컨트롤러로부터 가장 멀리 있는 디지타 이저에 포함된 도전성 라인이 컨트롤러의 레퍼런스단에 연결될 수 있다. 도 8b는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 디지타이저들에 포함되는 도전성 라 인들의 배치를 도시한다. 다양한 실시예에 따라서, 도 8b에 도시된 폴더블 전자 장치는 도 8a에 도시된 폴더블 전자 장치와 동일한 장치일 수 있다. 도 8b를 참조하면, 다양한 실시예에 따라서, 제1 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 제1 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 제2 디지타이저는 스타일러스 펜 의 x 방향 좌표를 확인하기 위한 제2 도전성 라인 및 제3 도전성 라인을 포함할 수 있다. 다양한 실 시예에 따라서, 제3 디지타이저는 스타일러스 펜의 x 방향 좌표를 확인하기 위한 제4 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 제1 도전성 라인의 제1단(822-1)은 컨트롤러의 신호 출력단(812b)에 연결되 고, 제1 도전성 라인의 제2단(822-2)은 제2 도전성 라인의 제1단(832-1)에 연결될 수 있다. 다양한 실시예에 따라서, 제2 도전성 라인의 제2단(832-2)은 컨트롤러의 레퍼런스단(811b)으로부터 제2 디지 타이저 내로 연장되는 레퍼런스 라인(815b)에 연결될 수 있다. 다양한 실시예에 따라서, 제3 도전성 라인의 제1단(833-1)은 컨트롤러의 신호 출력단(813b)에 연결되 고, 제3 도전성 라인의 제2단(833-2)은 제4 도전성 라인의 제1단(842-1)에 연결될 수 있다. 다양한 실시예에 따라서, 제4 도전성 라인의 제2단(842-2)은 컨트롤러의 레퍼런스단(811b)으로부터 제3 디지 타이저 내로 연장되는 레퍼런스 라인(814b)에 연결될 수 있다. 도 8b를 도 5와 비교하여, 하우징이 3개 또는 그 이상이더라도 도 5와 실질적으로 동일한 원리가 적용될 수 있 다는 것을 알 수 있다. 예컨대, 본 발명의 다양한 실시 예에 따른 폴더블 전자 장치가 가질 수 있는 하우징의 개수는 제한되지 않으며, 폴더블 전자 장치가 복수의 하우징을 가질 때, 하우징들 중 인접한 두 하우징들 내에 포함되는 두 디지타이저들에 포함된 두 도전성 라인이 컨트롤러와 폐루프를 형성할 수 있다. 폐루프를 형성하는 두 도전성 라인 중, 컨트롤러로부터 더 멀리 있는 디지타이저에 포함된 도전성 라인이 컨트롤러의 레퍼런스단에 연결될 수 있다. 다양한 실시예에 따라서, 하우징이 3개 또는 그 이상이더라도 도 6과 실질적으로 동일한 원리가 적용될 수 있다. 예를 들어, 길이가 짧은 도선의 두께가 얇고, 길이가 긴 도선의 두께가 두껍게 설계될 수 있다. 또 다 른 예로, 컨트롤러와 하나의 디지타이저 사이를 연결하는 도선은 디지타이저로부터의 거리가 비교적 먼 C2C FPCB 상에 위치할 수 있고, 컨트롤러와 복수 개의 디지타이저 사이를 연결하는 도선은 디지타이저로부터의 거리 가 비교적 가까운 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따라서, 하우징이 3개 또는 그 이상이더라도 도 7과 실질적으로 동일한 원리가 적용될 수 있다. 다양한 실시예에 따라서, 컨트롤러의 레퍼런스단에서 컨트롤러를 포함하지 않는 하우징에 위치하는 디지 타이저까지 연장되는 도선은 다른 도선보다 두께가 두껍게 설계될 수 있다. 다양한 실시예에 따라서, 컨트롤러 의 레퍼런스단에서 컨트롤러를 포함하지 않는 하우징에 위치하는 디지타이저까지 연장되는 도선은 디지타이저로 부터의 거리가 비교적 가까운 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따른 전자 장치는, 제1 하우징(210a), 상기 제1 하우징(210a)에 대하여 회전축을 중 심으로 회동가능하게 연결된 제2 하우징(220a), 상기 제1 하우징(210a) 내에 위치하고, 복수의 제1 도전성 라인 (341, 343)을 포함하는 제1 디지타이저, 상기 제2 하우징(220a) 내에 위치하고, 복수의 제2 도전성 라인 (351, 353)을 포함하는 제2 디지타이저, 및 상기 제1 하우징(210a) 내에 위치하는 컨트롤러를 포함하 고, 상기 복수의 제1 도전성 라인(341, 343)의 제1단은 상기 컨트롤러의 복수의 신호 출력단(332, 335)에 각각 연결되고, 상기 복수의 제1 도전성 라인(341, 343)의 제2단은 상기 복수의 제2 도전성 라인(351, 353)의 제1단에 각각 연결되고, 상기 복수의 제2 도전성 라인(351, 353)의 제2단은 상기 컨트롤러의 레퍼런스단 (331, 333)으로부터 상기 제2 디지타이저 내로 연장되는 레퍼런스 라인(434, 539)에 각각 연결될 수 있다. 다양한 실시예에 따라서, 상기 제1 디지타이저는 복수의 제3 도전성 라인을 더 포함하고, 상기 복수 의 제3 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고, 상기 복 수의 제3 도전성 라인의 제2단은 상기 컨트롤러의 상기 레퍼런스단(331, 333)에 각각 연결될 수 있다. 다양한 실시예에 따라서, 상기 제2 디지타이저는 복수의 제4 도전성 라인을 더 포함하고, 상기 복수 의 제4 도전성 라인의 제1단은 상기 컨트롤러의 복수의 신호 출력단에 각각 연결되고, 상기 복 수의 제4 도전성 라인의 제2단은 상기 레퍼런스 라인(434, 539)에 각각 연결될 수 있다. 다양한 실시예에 따라서, 상기 컨트롤러는, 스타일러스 펜으로부터의 펜 신호에 기초하여, 상기 복수의 제 1 도전성 라인(341, 343), 상기 복수의 제3 도전성 라인, 및 상기 복수의 제4 도전성 라인의 상기 제 1단에 연결되는 상기 복수의 신호 출력단(332, 334, 335, 336)을 통하여 복수의 출력 신호를 획득하고, 상기 복 수의 출력 신호에 기초하여, 상기 스타일러스 펜의 위치를 확인하도록 설정될 수 있다. 다양한 실시예에 따라서, 상기 복수의 제1 도전성 라인(341, 343)은, 상기 스타일러스 펜의 상기 회전축 방향의 좌표를 확인하기 위한 출력 신호를 생성하는 복수의 제1 x 도전성 라인, 및 상기 스타일러스 펜의 상기 회전축과 수직한 방향의 좌표를 확인하기 위한 출력 신호를 생성하는 복수의 제1 y 도전성 라인을 포함할 수 있다. 다양한 실시예에 따라서, 상기 복수의 제1 x 도전성 라인의 상기 회전축과 수직한 방향의 길이는 상기 복 수의 제1 y 도전성 라인의 상기 회전축 방향의 길이보다 길고, 상기 복수의 제1 y 도전성 라인의 상기 회 전축과 수직한 방향의 길이는 상기 복수의 제1 y 도전성 라인의 상기 회전축 방향의 길이보다 짧을 수 있다.다양한 실시예에 따라서, 상기 전자 장치는, 상기 제1 하우징(210a) 내에 위치하고, 상기 제1 디지타이저 에 전기적으로 연결되는 제1 커넥터, 상기 제2 하우징(220a) 내에 위치하고, 상기 제2 디지타이저 에 전기적으로 연결되는 제2 커넥터, 상기 컨트롤러의 레퍼런스단에서부터 상기 제2 커넥터 까지 연장되고, 상기 제2 커넥터를 통하여 상기 레퍼런스 라인에 전기적으로 연결되는 제1 도선, 상 기 제1 커넥터에서부터 상기 제2 커넥터까지 연장되고, 상기 제1 커넥터를 통하여 상기 복수의 제1 도전성 라인의 제2단에 전기적으로 연결되고, 상기 제2 커넥터를 통하여 상기 복수의 제2 도전성 라인 의 제1단에 전기적으로 연결되는 제2 도선, 및 상기 컨트롤러의 복수의 신호 출력단으로부터 상기 제1 커 넥터까지 연장되고, 상기 제1 커넥터를 통하여 상기 복수의 제3 도전성 라인의 상기 제1단까지 연장 되는 제3 도선을 더 포함하고, 상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제3 도선의 두께보다 두 꺼울 수 있다. 다양한 실시예에 따라서, 상기 전자 장치는, 상기 컨트롤러의 복수의 신호 출력단으로부터 상기 제2 커넥터까지 연장되고, 상기 제2 커넥터를 통하여 상기 복수의 제4 도전성 라인의 상기 제1단에 전기 적으로 연결되는 제4 도선을 더 포함하고, 상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제4 도선의 두께보다 두꺼울 수 있다. 다양한 실시예에 따라서, 상기 제4 도선의 두께는, 상기 제3 도선의 두께보다 두꺼울 수 있다. 다양한 실시예에 따라서, 상기 전자 장치는, 상기 제1 하우징(210a) 내에 위치하는 제1 PBA, 상기 제2 하 우징(220a) 내에 위치하는 제2 PBA, 상기 제1 PBA 및 상기 제2 PBA 사이에 위치하는 제1 C2C FPCB 및 제2 C2C FPCB를 포함하고, 상기 제1 디지타이저 및 상기 제2 디지타이저의 상기 회전축 방향의 위치가 동일하고, 상기 제2 C2C FPCB로부터 상기 제1 디지타이저 및 상기 제2 디지타이저까지의 상기 회전축 방향으로의 거리는, 상기 제1 C2C FPCB로부터 상기 제1 디지타이저 및 상기 제2 디지타이저까 지의 상기 회전축 방향으로의 거리보다 가까울 수 있다. 다양한 실시예에 따라서, 상기 컨트롤러의 복수의 신호 출력단으로부터 상기 복수의 제4 도전성 라인 의 상기 제1단까지 연장되는 제4 도선의 적어도 일부는 상기 제1 C2C FPCB 상에 위치하고, 상기 컨트롤러 의 레퍼런스단(331, 333)에서부터 상기 레퍼런스 라인(434, 539)까지 연장되는 제1 도선의 적어도 일부 및 상기 복수의 제1 도전성 라인(341, 343)의 제2단으로부터 상기 복수의 제2 도전성 라인(351, 353)의 제1단까지 연장되는 제2 도선의 적어도 일부는 상기 제2 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따라서, 상기 제1 도선의 두께 및 상기 제2 도선의 두께는 상기 제4 도선의 두께보다 두꺼울 수 있다. 다양한 실시예에 따라서, 상기 복수의 제1 도전성 라인(341, 343)의 제2단으로부터 상기 복수의 제2 도전성 라 인(351, 353)의 제1단까지 연장되는 제2 도선의 적어도 일부 및 상기 컨트롤러의 복수의 신호 출력단(33 6)으로부터 상기 복수의 제4 도전성 라인의 상기 제1단까지 연장되는 제4 도선의 적어도 일부는 상기 제1 C2C FPCB 상에 위치하고, 상기 컨트롤러의 레퍼런스단(331, 333)에서부터 상기 레퍼런스 라인(434, 539)까 지 연장되는 제1 도선의 적어도 일부는 상기 제2 C2C FPCB 상에 위치할 수 있다. 다양한 실시예에 따라서, 상기 제1 도선의 두께는 상기 제4 도선 및 상기 제2 도선의 두께보다 두꺼울 수 있다. 다양한 실시예에 따른 전자 장치는, 하나 이상의 회전축을 중심으로 회동가능하게 연결된 복수의 하우징 (801, 802, 803), 상기 복수의 하우징(801, 802, 803) 내에 각각 위치하는 복수의 디지타이저(820, 830, 840), 및 상기 복수의 하우징(801, 802, 803) 중 하나에 위치하는 컨트롤러를 포함하고, 상기 복수의 디지타이저 (820, 830, 840) 중 제1 디지타이저는 제1 도전성 라인(822, 833)을 포함하고, 상기 복수의 디지타이저(820, 830, 840) 중 제2 디지타이저는 제2 도전성 라인(832, 842)을 포함하고, 상기 제1 도전성 라인(822, 833)의 제 1단(822-1, 833-1)은 상기 컨트롤러의 제1 신호 출력단(812b, 813b)에 연결되고, 상기 제1 도전성 라인 (822, 833)의 제2단(822-2, 833-2)은 상기 제2 도전성 라인(832, 842)의 제1단(832-1, 842-1)에 연결되고, 상 기 제2 도전성 라인(832, 842)의 제2단(832-2, 842-2)은 상기 컨트롤러의 제1 레퍼런스단(811b)으로부터 상기 제2 디지타이저 내로 연장되는 제1 레퍼런스 라인에 연결되고, 상기 제1 디지타이저와 상기 컨트롤러 사이의 거리는 상기 제2 디지타이저와 상기 컨트롤러 사이의 거리보다 가까울 수 있다. 다양한 실시예에 따라서, 상기 제1 도전성 라인(822, 833) 및 상기 제2 도전성 라인(832, 842)은 스타일러스 펜 으로부터의 펜 신호에 기초하여 제1 출력 신호를 생성하도록 구성되고, 상기 컨트롤러는 상기 제1 신호 출 력단(812b, 813b)을 통하여 입력되는 상기 제1 출력 신호에 적어도 일부 기초하여 상기 스타일러스 펜의 위치를확인하도록 설정될 수 있다. 다양한 실시예에 따라서, 상기 제1 도전성 라인(822, 833)의 상기 제1단(822-1, 833-1)으로부터 상기 컨트롤러 의 상기 제1 신호 출력단(812b, 813b)까지 연장되는 제5 도선의 두께는, 상기 컨트롤러의 제1 레퍼런 스단(811b)으로부터 상기 제1 레퍼런스 라인까지 연장되는 제6 도선의 두께보다 얇을 수 있다. 다양한 실시예에 따라서, 상기 복수의 디지타이저(820, 830, 840) 중 복수의 제3 디지타이저(820, 830, 840)는 각각 제3 도전성 라인(821, 831, 841)을 포함하고, 상기 복수의 제3 디지타이저(820, 830, 840)의 상기 제3 도 전성 라인(821, 831, 841)들은 서로 순차적으로 연결되고, 상기 복수의 제3 디지타이저(820, 830, 840) 중 상기 컨트롤러로부터의 거리가 가장 먼 제4 디지타이저에 포함된 상기 제3 도전성 라인은, 상기 컨트 롤러의 제2 레퍼런스단(811a)으로부터 상기 제4 디지타이저 내로 연장되는 제2 레퍼런스 라인(813a) 에 연결되고, 상기 복수의 제3 디지타이저(820, 830, 840) 중 상기 컨트롤러로부터의 거리가 가장 가까운 제5 디지타이저에 포함된 상기 제3 도전성 라인은, 상기 컨트롤러의 제2 신호 출력단(812a)에 연결될 수 있다. 다양한 실시예에 따라서, 상기 복수의 제3 도전성 라인(821, 831, 841)들은 스타일러스 펜으로부터의 펜 신호에 기초하여 제2 출력 신호를 생성하도록 구성되고, 상기 컨트롤러는 상기 제2 신호 출력단(812a)을 통하여 입력되는 상기 제2 출력 신호에 적어도 일부 기초하여 상기 스타일러스 펜의 위치를 확인하도록 설정될 수 있다. 다양한 실시예에 따라서, 상기 제5 디지타이저에 포함된 상기 제3 도전성 라인로부터 상기 컨트롤러 의 상기 제2 신호 출력단(812a)까지 연장되는 제7 도선의 두께는, 상기 컨트롤러의 제2 레퍼런스단 (811a)으로부터 상기 제2 레퍼런스 라인(813a)까지 연장되는 제8 도선의 두께보다 얇을 수 있다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도면 도면1 도면2a 도면2b 도면2c 도면3 도면4 도면5 도면6 도면7 도면8a 도면8b"}
{"patent_id": "10-2021-0024583", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a 및 도 2b는 다양한 실시예들에 따른, 폴더블 전자 장치의 외관을 도시한다. 도 2c는 다양한 실시예들에 따른, 폴더블 전자 장치의 분해 사시도 도시한다. 도 3은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들의 구조를 도시한다. 도 4는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들에 포함되는 도전성 라인들의 배치를 도 시한다. 도 5는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들에 포함되는 도전성 라인들의 배치를 도 시한다. 도 6은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 컨트롤러 사이를 연결하는 도선의 배 치를 도시한다. 도 7은, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 컨트롤러 사이를 연결하는 도선의 배 치를 도시한다. 도 8a는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 디지타이저들에 포함되는 도전성 라 인들의 배치를 도시한다. 도 8b는, 다양한 실시예들에 따른, 폴더블 전자 장치 내의 디지타이저들 및 디지타이저들에 포함되는 도전성 라 인들의 배치를 도시한다."}
