TimeQuest Timing Analyzer report for vga_vs
Mon Dec  2 20:49:56 2024
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; vga_vs                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; clock_divider:clk_div_inst|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clk_div_inst|clk_out } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                       ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 11.61 MHz  ; 11.61 MHz       ; clock_divider:clk_div_inst|clk_out ;      ;
; 201.25 MHz ; 201.25 MHz      ; clk                                ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -85.146 ; -1308.601     ;
; clk                                ; -3.969  ; -111.731      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.386 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.403 ; 0.000         ;
+------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -79.670       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                 ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -85.146 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.487     ;
; -85.133 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.474     ;
; -84.894 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.235     ;
; -84.842 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.183     ;
; -84.758 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.099     ;
; -84.711 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 86.052     ;
; -84.638 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 85.979     ;
; -84.580 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 85.921     ;
; -84.498 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 85.839     ;
; -84.443 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.343      ; 85.784     ;
; -81.332 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 82.261     ;
; -81.319 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 82.248     ;
; -81.080 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 82.009     ;
; -81.028 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.957     ;
; -80.944 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.873     ;
; -80.897 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.826     ;
; -80.824 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.753     ;
; -80.766 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.695     ;
; -80.684 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.613     ;
; -80.629 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 81.558     ;
; -77.809 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.573     ; 78.234     ;
; -77.710 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 78.133     ;
; -77.707 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 78.130     ;
; -77.494 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.917     ;
; -77.402 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.825     ;
; -77.363 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.786     ;
; -77.315 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.738     ;
; -77.147 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.144     ; 78.001     ;
; -77.106 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.529     ;
; -77.008 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 77.431     ;
; -76.309 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 77.238     ;
; -76.296 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 77.225     ;
; -76.057 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.986     ;
; -76.005 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.934     ;
; -75.921 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.850     ;
; -75.874 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.803     ;
; -75.801 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.730     ;
; -75.743 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.672     ;
; -75.661 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.590     ;
; -75.606 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 76.535     ;
; -72.958 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.573     ; 73.383     ;
; -72.859 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 73.282     ;
; -72.856 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 73.279     ;
; -72.643 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 73.066     ;
; -72.551 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 72.974     ;
; -72.512 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 72.935     ;
; -72.464 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 72.887     ;
; -72.296 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.144     ; 73.150     ;
; -72.255 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 72.678     ;
; -72.157 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 72.580     ;
; -71.525 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.454     ;
; -71.512 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.441     ;
; -71.273 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.202     ;
; -71.221 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.150     ;
; -71.137 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.066     ;
; -71.090 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 72.019     ;
; -71.017 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 71.946     ;
; -70.959 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 71.888     ;
; -70.877 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 71.806     ;
; -70.822 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 71.751     ;
; -67.929 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.573     ; 68.354     ;
; -67.830 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 68.253     ;
; -67.827 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 68.250     ;
; -67.614 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 68.037     ;
; -67.522 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 67.945     ;
; -67.483 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 67.906     ;
; -67.435 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 67.858     ;
; -67.267 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.144     ; 68.121     ;
; -67.226 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 67.649     ;
; -67.128 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.575     ; 67.551     ;
; -67.032 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.961     ;
; -67.019 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.948     ;
; -66.780 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.709     ;
; -66.728 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.657     ;
; -66.644 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.573     ;
; -66.597 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.526     ;
; -66.524 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.453     ;
; -66.466 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.395     ;
; -66.384 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.313     ;
; -66.329 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 67.258     ;
; -62.582 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.552     ; 63.028     ;
; -62.483 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.927     ;
; -62.480 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.924     ;
; -62.455 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 63.384     ;
; -62.442 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 63.371     ;
; -62.267 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.711     ;
; -62.203 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 63.132     ;
; -62.175 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.619     ;
; -62.151 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 63.080     ;
; -62.136 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.580     ;
; -62.088 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.532     ;
; -62.067 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.996     ;
; -62.020 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.949     ;
; -61.947 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.876     ;
; -61.920 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.123     ; 62.795     ;
; -61.889 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.818     ;
; -61.879 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.323     ;
; -61.807 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.736     ;
; -61.781 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.554     ; 62.225     ;
; -61.752 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 62.681     ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.969 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.885      ;
; -3.963 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.879      ;
; -3.920 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.833      ;
; -3.915 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.828      ;
; -3.866 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.779      ;
; -3.832 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.745      ;
; -3.830 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.743      ;
; -3.820 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.733      ;
; -3.819 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.732      ;
; -3.797 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.713      ;
; -3.790 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.706      ;
; -3.780 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.696      ;
; -3.696 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.617      ;
; -3.664 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.580      ;
; -3.635 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.553      ;
; -3.633 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.546      ;
; -3.632 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.550      ;
; -3.623 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.536      ;
; -3.618 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.531      ;
; -3.616 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.608 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.524      ;
; -3.595 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.511      ;
; -3.589 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.505      ;
; -3.536 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.455      ;
; -3.533 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.452      ;
; -3.533 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.452      ;
; -3.532 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.451      ;
; -3.530 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.449      ;
; -3.530 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.449      ;
; -3.528 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.447      ;
; -3.527 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.446      ;
; -3.527 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.446      ;
; -3.527 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.446      ;
; -3.527 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.446      ;
; -3.526 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.445      ;
; -3.525 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.446      ;
; -3.524 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.443      ;
; -3.522 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.441      ;
; -3.521 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.440      ;
; -3.521 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.440      ;
; -3.519 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.440      ;
; -3.507 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.420      ;
; -3.506 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.085     ; 4.419      ;
; -3.501 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.419      ;
; -3.492 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.411      ;
; -3.492 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.411      ;
; -3.491 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.407      ;
; -3.490 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.409      ;
; -3.489 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.408      ;
; -3.487 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.403      ;
; -3.486 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.405      ;
; -3.486 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.405      ;
; -3.484 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.400      ;
; -3.484 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.400      ;
; -3.484 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.403      ;
; -3.483 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.399      ;
; -3.483 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.402      ;
; -3.482 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.398      ;
; -3.481 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.397      ;
; -3.479 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.395      ;
; -3.479 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.395      ;
; -3.479 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.395      ;
; -3.478 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.394      ;
; -3.478 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.394      ;
; -3.478 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.394      ;
; -3.476 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.392      ;
; -3.474 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.390      ;
; -3.473 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.389      ;
; -3.473 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.389      ;
; -3.467 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.388      ;
; -3.450 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.449 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.365      ;
; -3.447 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.363      ;
; -3.446 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.362      ;
; -3.446 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.367      ;
; -3.446 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.362      ;
; -3.445 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.443 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.359      ;
; -3.442 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.358      ;
; -3.436 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.354      ;
; -3.436 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.352      ;
; -3.433 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.354      ;
; -3.430 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.346      ;
; -3.430 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.346      ;
; -3.429 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.345      ;
; -3.427 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.343      ;
; -3.425 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.341      ;
; -3.424 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.340      ;
; -3.424 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.340      ;
; -3.411 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.327      ;
; -3.410 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.410 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.326      ;
; -3.409 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.325      ;
; -3.409 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.325      ;
; -3.407 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.323      ;
; -3.406 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.322      ;
; -3.399 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.315      ;
; -3.398 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.314      ;
; -3.385 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.301      ;
; -3.385 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.301      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.386 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.701 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 3.047      ; 4.196      ;
; 0.709 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.724 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.990      ;
; 0.780 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 1.476      ;
; 0.880 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 1.576      ;
; 1.177 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 3.047      ; 4.172      ;
; 1.211 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.477      ;
; 1.212 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.247 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.513      ;
; 1.252 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.518      ;
; 1.253 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.519      ;
; 1.312 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.578      ;
; 1.313 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.579      ;
; 1.457 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.153      ;
; 1.516 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.782      ;
; 1.517 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.783      ;
; 1.522 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.788      ;
; 1.533 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.804      ;
; 1.537 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.808      ;
; 1.538 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.809      ;
; 1.538 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.809      ;
; 1.539 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.810      ;
; 1.539 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.810      ;
; 1.544 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.815      ;
; 1.544 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.815      ;
; 1.545 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.816      ;
; 1.547 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.818      ;
; 1.564 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.260      ;
; 1.586 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.282      ;
; 1.627 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.893      ;
; 1.635 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.906      ;
; 1.641 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 1.912      ;
; 1.656 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.922      ;
; 1.671 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.937      ;
; 1.676 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.944      ;
; 1.677 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.945      ;
; 1.678 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.946      ;
; 1.679 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.947      ;
; 1.680 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.948      ;
; 1.683 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.949      ;
; 1.692 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.388      ;
; 1.707 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.973      ;
; 1.709 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.975      ;
; 1.719 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.985      ;
; 1.726 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.992      ;
; 1.729 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.995      ;
; 1.752 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.085      ; 2.023      ;
; 1.752 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.085      ; 2.023      ;
; 1.761 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.029      ;
; 1.762 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.030      ;
; 1.764 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.032      ;
; 1.764 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.032      ;
; 1.767 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.033      ;
; 1.777 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.043      ;
; 1.794 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.060      ;
; 1.820 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.077      ; 2.083      ;
; 1.820 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.088      ;
; 1.821 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.823 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.091      ;
; 1.823 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.082      ; 2.091      ;
; 1.833 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.099      ;
; 1.835 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.101      ;
; 1.848 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.114      ;
; 1.855 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.708      ;
; 1.855 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.121      ;
; 1.858 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.124      ;
; 1.865 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.131      ;
; 1.870 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.136      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                                   ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.403 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_y_pos[9]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_y_pos[3]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_y_pos[5]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[2]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[9]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.931 ; vga_sync:sync_gen|xcounter[9]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.194      ;
; 0.970 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|y_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.235      ;
; 1.079 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.344      ;
; 1.165 ; vga_sync:sync_gen|xcounter[8]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.428      ;
; 1.238 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.503      ;
; 1.238 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.503      ;
; 1.238 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.503      ;
; 1.245 ; vga_sync:sync_gen|xcounter[6]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.508      ;
; 1.264 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.529      ;
; 1.266 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.531      ;
; 1.266 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.531      ;
; 1.279 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.542      ;
; 1.288 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.553      ;
; 1.293 ; display_generator:color_gen|VGA_G[0] ; display_generator:color_gen|VGA_G[0]             ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.558      ;
; 1.313 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.575      ;
; 1.324 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.588      ;
; 1.383 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.648      ;
; 1.386 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.651      ;
; 1.394 ; vga_sync:sync_gen|ycounter[4]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.335     ; 1.245      ;
; 1.412 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 1.695      ;
; 1.442 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.707      ;
; 1.456 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.720      ;
; 1.467 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.731      ;
; 1.477 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.741      ;
; 1.486 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.751      ;
; 1.487 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.753      ;
; 1.498 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.762      ;
; 1.499 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.765      ;
; 1.518 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.781      ;
; 1.518 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.781      ;
; 1.518 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.781      ;
; 1.521 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.787      ;
; 1.521 ; vga_sync:sync_gen|ycounter[7]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 1.804      ;
; 1.538 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.800      ;
; 1.546 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.811      ;
; 1.553 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.815      ;
; 1.554 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.816      ;
; 1.562 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.828      ;
; 1.571 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[8]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 1.854      ;
; 1.575 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.839      ;
; 1.587 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.851      ;
; 1.590 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.856      ;
; 1.591 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.857      ;
; 1.593 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.859      ;
; 1.604 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.866      ;
; 1.609 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.076      ; 1.871      ;
; 1.610 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.874      ;
; 1.626 ; vga_sync:sync_gen|ycounter[1]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.335     ; 1.477      ;
; 1.627 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.892      ;
; 1.627 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.893      ;
; 1.653 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.918      ;
; 1.654 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.919      ;
; 1.685 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.950      ;
; 1.688 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.953      ;
; 1.704 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.969      ;
; 1.710 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.335     ; 1.561      ;
; 1.714 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.980      ;
; 1.716 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.982      ;
; 1.718 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.982      ;
; 1.733 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.997      ;
; 1.745 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 2.028      ;
; 1.750 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.016      ;
; 1.752 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.018      ;
; 1.753 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.017      ;
; 1.757 ; vga_sync:sync_gen|xcounter[3]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 2.020      ;
; 1.764 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.028      ;
; 1.775 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.042      ;
; 1.779 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.046      ;
; 1.781 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.048      ;
; 1.787 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.051      ;
; 1.798 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[6]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 2.081      ;
; 1.809 ; vga_sync:sync_gen|xcounter[0]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 2.072      ;
; 1.811 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.076      ;
; 1.815 ; vga_sync:sync_gen|xcounter[7]        ; in_display_area_check:display_area|inDisplayArea ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.082      ;
; 1.817 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.335     ; 1.668      ;
; 1.827 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.091      ;
; 1.849 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 2.132      ;
; 1.854 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.119      ;
; 1.862 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.126      ;
; 1.876 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.140      ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                                               ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|x_dir                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|y_dir                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; in_display_area_check:display_area|inDisplayArea ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[3]             ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[4]             ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[5]             ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[7]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[8]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[9]                 ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[1]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[2]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[3]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[4]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[5]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[6]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[7]             ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; in_display_area_check:display_area|inDisplayArea ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]                    ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]                    ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[5]                 ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 6.922 ; 7.359 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 6.204 ; 6.738 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 6.048 ; 6.531 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 6.574 ; 7.051 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 6.619 ; 7.055 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 5.884 ; 6.319 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -1.650 ; -2.016 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -1.886 ; -2.296 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -1.085 ; -1.553 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.908 ; -1.360 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -1.302 ; -1.740 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -1.489 ; -1.943 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 11.769 ; 11.757 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 9.344  ; 9.374  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 10.238 ; 10.273 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.399 ; 10.505 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 9.554  ; 9.566  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 11.204 ; 11.169 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 11.769 ; 11.757 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.619  ; 9.694  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.504 ; 10.572 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 11.207 ; 11.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 11.171 ; 11.357 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 11.152 ; 11.335 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 11.169 ; 11.356 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 11.142 ; 11.325 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 11.197 ; 11.382 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 11.207 ; 11.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 11.181 ; 11.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 11.189 ; 11.372 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 12.972 ; 12.939 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 12.972 ; 12.939 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 12.362 ; 12.335 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.972  ; 10.022 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.520 ; 10.550 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.242 ; 10.309 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.536 ; 10.559 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 12.532 ; 12.516 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 10.822 ; 10.984 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 6.048  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 9.128  ; 9.103  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 9.860  ; 9.887  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 12.036 ; 11.959 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 10.651 ; 10.538 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 6.162  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 8.988  ; 9.015  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 8.988  ; 9.015  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 9.846  ; 9.879  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.000 ; 10.100 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 9.189  ; 9.200  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 10.774 ; 10.738 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 11.316 ; 11.302 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.251  ; 9.321  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.101 ; 10.164 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 10.713 ; 10.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 10.741 ; 10.917 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 10.723 ; 10.897 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 10.739 ; 10.917 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.713 ; 10.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 10.767 ; 10.943 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 10.777 ; 10.953 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 10.750 ; 10.928 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 10.759 ; 10.934 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 9.590  ; 9.637  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 12.469 ; 12.436 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 11.884 ; 11.857 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.590  ; 9.637  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.115 ; 10.142 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 9.848  ; 9.911  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.131 ; 10.151 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 12.047 ; 12.030 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 10.405 ; 10.559 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.834  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 8.778  ; 8.752  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 9.480  ; 9.505  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 10.860 ; 10.779 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 10.243 ; 10.133 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.941  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                        ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 12.89 MHz  ; 12.89 MHz       ; clock_divider:clk_div_inst|clk_out ;      ;
; 217.11 MHz ; 217.11 MHz      ; clk                                ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -76.575 ; -1178.126     ;
; clk                                ; -3.606  ; -99.398       ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.339 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.354 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -79.670       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                  ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -76.575 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.319      ; 77.893     ;
; -76.559 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.876     ;
; -76.404 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.721     ;
; -76.297 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.614     ;
; -76.284 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.601     ;
; -76.182 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.499     ;
; -76.179 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.496     ;
; -76.067 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.384     ;
; -76.056 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.373     ;
; -75.945 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.318      ; 77.262     ;
; -73.176 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.058     ; 74.117     ;
; -73.160 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 74.100     ;
; -73.005 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.945     ;
; -72.898 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.838     ;
; -72.885 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.825     ;
; -72.783 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.723     ;
; -72.780 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.720     ;
; -72.668 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.608     ;
; -72.657 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.597     ;
; -72.546 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 73.486     ;
; -70.055 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.528     ; 70.526     ;
; -69.970 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.439     ;
; -69.966 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.435     ;
; -69.781 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.250     ;
; -69.726 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.195     ;
; -69.666 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.135     ;
; -69.622 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 70.091     ;
; -69.457 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.133     ; 70.323     ;
; -69.449 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 69.918     ;
; -69.305 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 69.774     ;
; -68.655 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.058     ; 69.596     ;
; -68.639 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.579     ;
; -68.484 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.424     ;
; -68.377 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.317     ;
; -68.364 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.304     ;
; -68.262 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.202     ;
; -68.259 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.199     ;
; -68.147 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.087     ;
; -68.136 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 69.076     ;
; -68.025 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 68.965     ;
; -65.704 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.528     ; 66.175     ;
; -65.619 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 66.088     ;
; -65.615 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 66.084     ;
; -65.430 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.899     ;
; -65.375 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.844     ;
; -65.315 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.784     ;
; -65.271 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.740     ;
; -65.106 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.133     ; 65.972     ;
; -65.098 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.567     ;
; -64.954 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 65.423     ;
; -64.378 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.058     ; 65.319     ;
; -64.362 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 65.302     ;
; -64.207 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 65.147     ;
; -64.100 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 65.040     ;
; -64.087 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 65.027     ;
; -63.985 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 64.925     ;
; -63.982 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 64.922     ;
; -63.870 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 64.810     ;
; -63.859 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 64.799     ;
; -63.748 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 64.688     ;
; -61.160 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.528     ; 61.631     ;
; -61.075 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.544     ;
; -61.071 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.540     ;
; -60.886 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.355     ;
; -60.831 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.300     ;
; -60.771 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.240     ;
; -60.727 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.196     ;
; -60.562 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.133     ; 61.428     ;
; -60.554 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 61.023     ;
; -60.410 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.530     ; 60.879     ;
; -60.311 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.058     ; 61.252     ;
; -60.295 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 61.235     ;
; -60.140 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 61.080     ;
; -60.033 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.973     ;
; -60.020 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.960     ;
; -59.918 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.858     ;
; -59.915 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.855     ;
; -59.803 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.743     ;
; -59.792 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.732     ;
; -59.681 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 60.621     ;
; -56.355 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.506     ; 56.848     ;
; -56.270 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.761     ;
; -56.266 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.757     ;
; -56.211 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.058     ; 57.152     ;
; -56.195 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 57.135     ;
; -56.081 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.572     ;
; -56.040 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.980     ;
; -56.026 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.517     ;
; -55.966 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.457     ;
; -55.933 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.873     ;
; -55.922 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.413     ;
; -55.920 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.860     ;
; -55.818 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.758     ;
; -55.815 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.755     ;
; -55.757 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.111     ; 56.645     ;
; -55.749 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.240     ;
; -55.703 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.643     ;
; -55.692 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.632     ;
; -55.605 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.508     ; 56.096     ;
; -55.581 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.059     ; 56.521     ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.606 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.534      ;
; -3.603 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.531      ;
; -3.557 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.481      ;
; -3.554 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.478      ;
; -3.512 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.436      ;
; -3.447 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.375      ;
; -3.442 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.366      ;
; -3.439 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.363      ;
; -3.437 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.361      ;
; -3.433 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.361      ;
; -3.433 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.357      ;
; -3.428 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.356      ;
; -3.338 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.266      ;
; -3.291 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.215      ;
; -3.283 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.207      ;
; -3.278 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.202      ;
; -3.274 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.202      ;
; -3.273 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.201      ;
; -3.257 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.185      ;
; -3.255 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.183      ;
; -3.254 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.182      ;
; -3.250 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.178      ;
; -3.196 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.124      ;
; -3.193 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.121      ;
; -3.173 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.097      ;
; -3.170 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.098      ;
; -3.168 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.092      ;
; -3.164 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.092      ;
; -3.155 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.083      ;
; -3.155 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.083      ;
; -3.153 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.081      ;
; -3.152 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.080      ;
; -3.152 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.080      ;
; -3.152 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.080      ;
; -3.150 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.078      ;
; -3.149 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.077      ;
; -3.147 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.071      ;
; -3.144 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.068      ;
; -3.134 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.062      ;
; -3.133 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.061      ;
; -3.132 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.060      ;
; -3.131 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.059      ;
; -3.130 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.058      ;
; -3.130 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.058      ;
; -3.129 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.057      ;
; -3.128 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.056      ;
; -3.128 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.056      ;
; -3.127 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.055      ;
; -3.127 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.055      ;
; -3.127 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.055      ;
; -3.125 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.053      ;
; -3.124 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.052      ;
; -3.124 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.052      ;
; -3.106 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.030      ;
; -3.106 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.030      ;
; -3.104 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.028      ;
; -3.103 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.027      ;
; -3.103 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.027      ;
; -3.103 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.027      ;
; -3.102 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.026      ;
; -3.101 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.025      ;
; -3.100 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.024      ;
; -3.098 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.026      ;
; -3.085 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.009      ;
; -3.084 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.008      ;
; -3.083 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.007      ;
; -3.082 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.006      ;
; -3.081 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.009      ;
; -3.081 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.081 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.080 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.004      ;
; -3.079 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.003      ;
; -3.078 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.002      ;
; -3.078 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.002      ;
; -3.078 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.002      ;
; -3.077 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.005      ;
; -3.076 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.000      ;
; -3.075 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.999      ;
; -3.075 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.999      ;
; -3.061 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.985      ;
; -3.061 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.985      ;
; -3.059 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.983      ;
; -3.058 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.982      ;
; -3.042 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.966      ;
; -3.042 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.966      ;
; -3.041 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.965      ;
; -3.040 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.968      ;
; -3.039 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.963      ;
; -3.037 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.965      ;
; -3.037 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.961      ;
; -3.037 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.961      ;
; -3.037 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.961      ;
; -3.032 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.956      ;
; -3.029 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.953      ;
; -3.027 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.951      ;
; -3.025 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.023 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.951      ;
; -3.023 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.947      ;
; -3.018 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.946      ;
; -3.013 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.937      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.339 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.646 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.888      ;
; 0.654 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.896      ;
; 0.713 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 1.351      ;
; 0.746 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 2.765      ; 3.925      ;
; 0.786 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 1.424      ;
; 1.051 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 2.765      ; 3.730      ;
; 1.111 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.112 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.354      ;
; 1.122 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.364      ;
; 1.126 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.368      ;
; 1.127 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.369      ;
; 1.184 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.426      ;
; 1.185 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.427      ;
; 1.295 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 1.933      ;
; 1.364 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.606      ;
; 1.365 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.607      ;
; 1.370 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.612      ;
; 1.380 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.626      ;
; 1.382 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.628      ;
; 1.382 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.020      ;
; 1.383 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.629      ;
; 1.384 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.630      ;
; 1.388 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.634      ;
; 1.389 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.635      ;
; 1.390 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.636      ;
; 1.391 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.637      ;
; 1.423 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.061      ;
; 1.433 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.679      ;
; 1.438 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.684      ;
; 1.478 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.720      ;
; 1.480 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.726      ;
; 1.486 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.732      ;
; 1.492 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.130      ;
; 1.501 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.743      ;
; 1.502 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.744      ;
; 1.503 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.745      ;
; 1.505 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.747      ;
; 1.505 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.747      ;
; 1.507 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.518 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.760      ;
; 1.531 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.773      ;
; 1.553 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.795      ;
; 1.554 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.796      ;
; 1.555 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.797      ;
; 1.568 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.810      ;
; 1.571 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.813      ;
; 1.587 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.829      ;
; 1.590 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.591 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.837      ;
; 1.597 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.839      ;
; 1.611 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.853      ;
; 1.625 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.867      ;
; 1.626 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.868      ;
; 1.628 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.870      ;
; 1.628 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.870      ;
; 1.630 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.872      ;
; 1.639 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.881      ;
; 1.640 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.882      ;
; 1.642 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.884      ;
; 1.642 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.884      ;
; 1.663 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.905      ;
; 1.665 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.907      ;
; 1.676 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; -0.309     ; 1.538      ;
; 1.681 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.923      ;
; 1.698 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.940      ;
; 1.703 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.945      ;
; 1.706 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.952      ;
; 1.707 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.949      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.354 ; box_logic:box_logic|box_x_pos[2]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[9]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[9]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[3]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[5]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.837 ; vga_sync:sync_gen|xcounter[9]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.078      ;
; 0.876 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|y_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.119      ;
; 0.987 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.230      ;
; 1.074 ; vga_sync:sync_gen|xcounter[8]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.315      ;
; 1.108 ; vga_sync:sync_gen|xcounter[6]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.349      ;
; 1.112 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.356      ;
; 1.113 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.356      ;
; 1.143 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.384      ;
; 1.163 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.407      ;
; 1.164 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.407      ;
; 1.164 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.408      ;
; 1.164 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.408      ;
; 1.174 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.412      ;
; 1.184 ; display_generator:color_gen|VGA_G[0] ; display_generator:color_gen|VGA_G[0]             ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.427      ;
; 1.208 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.451      ;
; 1.232 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.476      ;
; 1.235 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.479      ;
; 1.285 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.544      ;
; 1.288 ; vga_sync:sync_gen|ycounter[4]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.310     ; 1.149      ;
; 1.293 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.537      ;
; 1.307 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.550      ;
; 1.325 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.567      ;
; 1.334 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.577      ;
; 1.343 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.586      ;
; 1.351 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.594      ;
; 1.355 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.596      ;
; 1.355 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.596      ;
; 1.355 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.596      ;
; 1.363 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.606      ;
; 1.365 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.609      ;
; 1.379 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.622      ;
; 1.386 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.624      ;
; 1.387 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.625      ;
; 1.387 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.625      ;
; 1.400 ; vga_sync:sync_gen|ycounter[7]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.659      ;
; 1.406 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.649      ;
; 1.422 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.666      ;
; 1.426 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.669      ;
; 1.440 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.678      ;
; 1.442 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.684      ;
; 1.443 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.686      ;
; 1.445 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.683      ;
; 1.445 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.688      ;
; 1.447 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.690      ;
; 1.450 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.693      ;
; 1.456 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[8]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.715      ;
; 1.457 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.700      ;
; 1.461 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.705      ;
; 1.512 ; vga_sync:sync_gen|ycounter[1]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.310     ; 1.373      ;
; 1.516 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.760      ;
; 1.517 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.761      ;
; 1.526 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.770      ;
; 1.532 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.775      ;
; 1.542 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.785      ;
; 1.546 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.788      ;
; 1.551 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.794      ;
; 1.552 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.795      ;
; 1.556 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.799      ;
; 1.563 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.806      ;
; 1.568 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.810      ;
; 1.577 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.310     ; 1.438      ;
; 1.581 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.840      ;
; 1.591 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.837      ;
; 1.593 ; vga_sync:sync_gen|xcounter[3]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.834      ;
; 1.596 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.842      ;
; 1.600 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.846      ;
; 1.607 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.850      ;
; 1.608 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.851      ;
; 1.611 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.853      ;
; 1.624 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[6]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.883      ;
; 1.632 ; vga_sync:sync_gen|xcounter[7]        ; in_display_area_check:display_area|inDisplayArea ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.877      ;
; 1.650 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.310     ; 1.511      ;
; 1.651 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.891      ;
; 1.665 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.909      ;
; 1.668 ; vga_sync:sync_gen|xcounter[0]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.909      ;
; 1.672 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.914      ;
; 1.680 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.088      ; 1.939      ;
; 1.685 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.928      ;
; 1.685 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.931      ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|x_dir                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|y_dir                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; in_display_area_check:display_area|inDisplayArea ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.214  ; 0.432        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]                    ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[0]             ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[3]                 ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[5]                 ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[7]                 ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[9]                 ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|y_dir                        ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[0]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[1]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[2]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[4]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[6]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[8]                 ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync                         ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]                    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]                    ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 6.368 ; 6.629 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 5.551 ; 6.071 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 5.408 ; 5.886 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 6.037 ; 6.363 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 6.084 ; 6.358 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 5.261 ; 5.700 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -1.455 ; -1.684 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -1.670 ; -1.925 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -0.976 ; -1.242 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.785 ; -1.083 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -1.138 ; -1.431 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -1.332 ; -1.597 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 10.725 ; 10.567 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 8.464  ; 8.423  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 9.292  ; 9.234  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 9.456  ; 9.437  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 8.665  ; 8.596  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 10.210 ; 10.053 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 10.725 ; 10.567 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 8.724  ; 8.700  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 9.547  ; 9.493  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 10.229 ; 10.237 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 10.187 ; 10.205 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 10.170 ; 10.182 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 10.189 ; 10.203 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.160 ; 10.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 10.219 ; 10.227 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 10.229 ; 10.237 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 10.194 ; 10.212 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 10.205 ; 10.219 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 11.850 ; 11.649 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 11.850 ; 11.649 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 11.307 ; 11.093 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.069  ; 9.009  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 9.581  ; 9.486  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 9.319  ; 9.255  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 9.596  ; 9.494  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 11.464 ; 11.277 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 9.867  ; 9.868  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.513  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 8.258  ; 8.178  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 8.958  ; 8.880  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 11.000 ; 10.742 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 9.689  ; 9.475  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.497  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 8.123  ; 8.083  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 8.123  ; 8.083  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 8.919  ; 8.862  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 9.075  ; 9.056  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 8.317  ; 8.249  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 9.800  ; 9.648  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 10.293 ; 10.141 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 8.372  ; 8.348  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 9.162  ; 9.110  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 9.749  ; 9.760  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 9.776  ; 9.792  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 9.759  ; 9.770  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 9.778  ; 9.790  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 9.749  ; 9.760  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 9.808  ; 9.815  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 9.818  ; 9.825  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 9.782  ; 9.799  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 9.795  ; 9.806  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 8.703  ; 8.645  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 11.372 ; 11.178 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 10.851 ; 10.645 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 8.703  ; 8.645  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 9.194  ; 9.102  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 8.942  ; 8.880  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 9.208  ; 9.110  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 11.002 ; 10.822 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 9.469  ; 9.469  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.298  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 7.924  ; 7.846  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 8.595  ; 8.519  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 9.909  ; 9.660  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 9.300  ; 9.093  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.282  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -41.968 ; -619.780      ;
; clk                                ; -1.460  ; -38.294       ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.139 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.180 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -38.092       ;
; clock_divider:clk_div_inst|clk_out ; -1.000 ; -62.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                  ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -41.968 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.166      ; 43.121     ;
; -41.964 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 43.116     ;
; -41.811 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.963     ;
; -41.778 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.930     ;
; -41.742 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.894     ;
; -41.710 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.862     ;
; -41.677 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.829     ;
; -41.648 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.800     ;
; -41.604 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.756     ;
; -41.574 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.165      ; 42.726     ;
; -40.040 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.028     ; 40.999     ;
; -40.036 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.994     ;
; -39.883 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.841     ;
; -39.850 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.808     ;
; -39.814 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.772     ;
; -39.782 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.740     ;
; -39.749 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.707     ;
; -39.720 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.678     ;
; -39.676 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.634     ;
; -39.646 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 40.604     ;
; -38.272 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.960     ;
; -38.208 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.896     ;
; -38.205 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.893     ;
; -38.092 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.780     ;
; -38.050 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.738     ;
; -38.027 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.715     ;
; -38.006 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.694     ;
; -37.938 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.096     ; 38.829     ;
; -37.933 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.621     ;
; -37.896 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 38.584     ;
; -37.512 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.028     ; 38.471     ;
; -37.508 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.466     ;
; -37.355 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.313     ;
; -37.322 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.280     ;
; -37.286 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.244     ;
; -37.254 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.212     ;
; -37.221 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.179     ;
; -37.192 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.150     ;
; -37.148 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.106     ;
; -37.118 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 38.076     ;
; -35.786 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.474     ;
; -35.722 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.410     ;
; -35.719 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.407     ;
; -35.606 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.294     ;
; -35.564 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.252     ;
; -35.541 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.229     ;
; -35.520 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.208     ;
; -35.452 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.096     ; 36.343     ;
; -35.447 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.135     ;
; -35.410 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 36.098     ;
; -35.091 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.028     ; 36.050     ;
; -35.087 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 36.045     ;
; -34.934 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.892     ;
; -34.901 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.859     ;
; -34.865 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.823     ;
; -34.833 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.791     ;
; -34.800 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.758     ;
; -34.771 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.729     ;
; -34.727 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.685     ;
; -34.697 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 35.655     ;
; -33.331 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 34.019     ;
; -33.267 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.955     ;
; -33.264 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.952     ;
; -33.151 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.839     ;
; -33.109 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.797     ;
; -33.086 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.774     ;
; -33.065 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.753     ;
; -32.997 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.096     ; 33.888     ;
; -32.992 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.680     ;
; -32.955 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.299     ; 33.643     ;
; -32.863 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.028     ; 33.822     ;
; -32.859 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.817     ;
; -32.706 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.664     ;
; -32.673 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.631     ;
; -32.637 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.595     ;
; -32.605 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.563     ;
; -32.572 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.530     ;
; -32.543 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.501     ;
; -32.499 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.457     ;
; -32.469 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 33.427     ;
; -30.579 ; vga_sync:sync_gen|ycounter[5] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.289     ;
; -30.570 ; vga_sync:sync_gen|xcounter[1] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.028     ; 31.529     ;
; -30.566 ; vga_sync:sync_gen|xcounter[0] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.524     ;
; -30.515 ; vga_sync:sync_gen|ycounter[1] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.225     ;
; -30.512 ; vga_sync:sync_gen|ycounter[0] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.222     ;
; -30.413 ; vga_sync:sync_gen|xcounter[3] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.371     ;
; -30.399 ; vga_sync:sync_gen|ycounter[2] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.109     ;
; -30.380 ; vga_sync:sync_gen|xcounter[2] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.338     ;
; -30.357 ; vga_sync:sync_gen|ycounter[6] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.067     ;
; -30.344 ; vga_sync:sync_gen|xcounter[5] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.302     ;
; -30.334 ; vga_sync:sync_gen|ycounter[4] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.044     ;
; -30.313 ; vga_sync:sync_gen|ycounter[7] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 31.023     ;
; -30.312 ; vga_sync:sync_gen|xcounter[4] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.270     ;
; -30.279 ; vga_sync:sync_gen|xcounter[7] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.237     ;
; -30.250 ; vga_sync:sync_gen|xcounter[6] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.208     ;
; -30.245 ; vga_sync:sync_gen|ycounter[3] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.074     ; 31.158     ;
; -30.240 ; vga_sync:sync_gen|ycounter[9] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 30.950     ;
; -30.206 ; vga_sync:sync_gen|xcounter[9] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.164     ;
; -30.203 ; vga_sync:sync_gen|ycounter[8] ; display_generator:color_gen|VGA_B[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.277     ; 30.913     ;
; -30.176 ; vga_sync:sync_gen|xcounter[8] ; display_generator:color_gen|VGA_R[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.029     ; 31.134     ;
+---------+-------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.406      ;
; -1.457 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.403      ;
; -1.448 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.391      ;
; -1.446 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.389      ;
; -1.426 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.369      ;
; -1.414 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.357      ;
; -1.413 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.356      ;
; -1.412 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.358      ;
; -1.410 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.353      ;
; -1.410 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.356      ;
; -1.409 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.352      ;
; -1.371 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.317      ;
; -1.326 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.269      ;
; -1.324 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.270      ;
; -1.323 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.266      ;
; -1.317 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.265      ;
; -1.314 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.260      ;
; -1.310 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.257      ;
; -1.309 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.256      ;
; -1.305 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.248      ;
; -1.293 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.239      ;
; -1.293 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.239      ;
; -1.269 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.212      ;
; -1.267 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.213      ;
; -1.265 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.208      ;
; -1.263 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.211      ;
; -1.256 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.203      ;
; -1.247 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.194      ;
; -1.236 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.183      ;
; -1.234 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.182      ;
; -1.233 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.177      ;
; -1.233 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.180      ;
; -1.230 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.178      ;
; -1.225 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.172      ;
; -1.224 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.171      ;
; -1.224 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.168      ;
; -1.223 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.170      ;
; -1.222 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.169      ;
; -1.222 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.169      ;
; -1.222 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.166      ;
; -1.221 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.168      ;
; -1.221 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.168      ;
; -1.219 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.166      ;
; -1.218 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.165      ;
; -1.213 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.157      ;
; -1.212 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.156      ;
; -1.211 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.155      ;
; -1.210 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.154      ;
; -1.210 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.154      ;
; -1.209 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.155      ;
; -1.209 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.153      ;
; -1.208 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.152      ;
; -1.207 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.155      ;
; -1.207 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.151      ;
; -1.202 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.146      ;
; -1.201 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.149      ;
; -1.198 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.142      ;
; -1.195 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.142      ;
; -1.193 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.140      ;
; -1.192 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.139      ;
; -1.191 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.135      ;
; -1.191 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.138      ;
; -1.190 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.134      ;
; -1.190 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.134      ;
; -1.190 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.137      ;
; -1.189 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.133      ;
; -1.188 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.135      ;
; -1.188 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.132      ;
; -1.188 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.135      ;
; -1.187 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.134      ;
; -1.187 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.131      ;
; -1.186 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.133      ;
; -1.186 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.130      ;
; -1.186 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.133      ;
; -1.185 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.132      ;
; -1.185 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.129      ;
; -1.184 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.128      ;
; -1.184 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.131      ;
; -1.183 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.127      ;
; -1.182 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.129      ;
; -1.182 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.125      ;
; -1.182 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.129      ;
; -1.181 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.125      ;
; -1.181 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.125      ;
; -1.180 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.127      ;
; -1.180 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.127      ;
; -1.179 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.123      ;
; -1.179 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.123      ;
; -1.178 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.122      ;
; -1.178 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.122      ;
; -1.177 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.124      ;
; -1.177 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.121      ;
; -1.177 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.121      ;
; -1.176 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.123      ;
; -1.176 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.120      ;
; -1.175 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.119      ;
; -1.175 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.119      ;
; -1.175 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.122      ;
; -1.175 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.119      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.139 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 1.615      ; 1.973      ;
; 0.174 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.328 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.452      ;
; 0.336 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.460      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 0.681      ;
; 0.419 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 0.746      ;
; 0.559 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.683      ;
; 0.560 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.684      ;
; 0.597 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.721      ;
; 0.600 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.724      ;
; 0.601 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.725      ;
; 0.624 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.748      ;
; 0.626 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.750      ;
; 0.665 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 0.992      ;
; 0.714 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.842      ;
; 0.717 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 1.044      ;
; 0.720 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.848      ;
; 0.732 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.856      ;
; 0.733 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.857      ;
; 0.733 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 1.060      ;
; 0.738 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.862      ;
; 0.748 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.872      ;
; 0.749 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.877      ;
; 0.750 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.875      ;
; 0.751 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.879      ;
; 0.752 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.880      ;
; 0.752 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.880      ;
; 0.752 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.877      ;
; 0.756 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.884      ;
; 0.757 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.885      ;
; 0.758 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.886      ;
; 0.759 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.887      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.884      ;
; 0.761 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.762 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.886      ;
; 0.774 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.898      ;
; 0.776 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.900      ;
; 0.785 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.243      ; 1.112      ;
; 0.802 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.927      ;
; 0.806 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.934      ;
; 0.808 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.933      ;
; 0.809 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.934      ;
; 0.811 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.936      ;
; 0.811 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.936      ;
; 0.812 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.940      ;
; 0.814 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.938      ;
; 0.819 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[0]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.943      ;
; 0.824 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.952      ;
; 0.825 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.953      ;
; 0.826 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.950      ;
; 0.827 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.952      ;
; 0.827 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.951      ;
; 0.828 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.952      ;
; 0.829 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.954      ;
; 0.829 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.954      ;
; 0.830 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.955      ;
; 0.836 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.961      ;
; 0.838 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.963      ;
; 0.842 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.966      ;
; 0.847 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.972      ;
; 0.849 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.974      ;
; 0.851 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.975      ;
; 0.852 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.976      ;
; 0.854 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.038      ; 0.976      ;
; 0.863 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.987      ;
; 0.865 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.990      ;
; 0.870 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 1.615      ; 2.204      ;
; 0.872 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.997      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.180 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; box_logic:box_logic|box_y_pos[9]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_logic:box_logic|box_y_pos[3]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_logic:box_logic|box_y_pos[5]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[2]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[9]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.413 ; vga_sync:sync_gen|xcounter[9]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.536      ;
; 0.460 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|y_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.587      ;
; 0.491 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.616      ;
; 0.534 ; vga_sync:sync_gen|xcounter[8]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.657      ;
; 0.567 ; vga_sync:sync_gen|xcounter[6]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.690      ;
; 0.572 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.699      ;
; 0.573 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.700      ;
; 0.574 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.701      ;
; 0.589 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.714      ;
; 0.590 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.715      ;
; 0.590 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.715      ;
; 0.593 ; display_generator:color_gen|VGA_G[0] ; display_generator:color_gen|VGA_G[0]             ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.720      ;
; 0.603 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.728      ;
; 0.613 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.738      ;
; 0.633 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.757      ;
; 0.636 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.763      ;
; 0.639 ; vga_sync:sync_gen|ycounter[4]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.153     ; 0.570      ;
; 0.651 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.774      ;
; 0.661 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.796      ;
; 0.667 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.794      ;
; 0.670 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.797      ;
; 0.678 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.803      ;
; 0.680 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.805      ;
; 0.680 ; box_logic:box_logic|box_y_pos[6]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.807      ;
; 0.681 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.806      ;
; 0.682 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.805      ;
; 0.691 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.818      ;
; 0.692 ; box_logic:box_logic|x_dir            ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.819      ;
; 0.694 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.821      ;
; 0.696 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|ycounter[8]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.831      ;
; 0.698 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.825      ;
; 0.708 ; vga_sync:sync_gen|ycounter[7]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.843      ;
; 0.715 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.838      ;
; 0.721 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[1]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.848      ;
; 0.733 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.858      ;
; 0.734 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.859      ;
; 0.737 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.864      ;
; 0.738 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.861      ;
; 0.738 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.865      ;
; 0.740 ; vga_sync:sync_gen|ycounter[1]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.153     ; 0.671      ;
; 0.746 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.870      ;
; 0.746 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.870      ;
; 0.746 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.870      ;
; 0.747 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.874      ;
; 0.747 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.874      ;
; 0.749 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.876      ;
; 0.749 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.876      ;
; 0.750 ; box_logic:box_logic|box_x_pos[1]     ; box_logic:box_logic|box_x_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.877      ;
; 0.750 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.877      ;
; 0.753 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.878      ;
; 0.765 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[0]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.888      ;
; 0.766 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.889      ;
; 0.776 ; box_logic:box_logic|box_x_pos[6]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.901      ;
; 0.780 ; vga_sync:sync_gen|ycounter[8]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.153     ; 0.711      ;
; 0.788 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.911      ;
; 0.791 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[6]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.926      ;
; 0.792 ; box_logic:box_logic|y_dir            ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.915      ;
; 0.802 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[4]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.929      ;
; 0.804 ; box_logic:box_logic|box_y_pos[1]     ; box_logic:box_logic|box_y_pos[2]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.931      ;
; 0.812 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.937      ;
; 0.812 ; box_logic:box_logic|box_x_pos[3]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.935      ;
; 0.812 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.939      ;
; 0.815 ; box_logic:box_logic|box_y_pos[0]     ; box_logic:box_logic|box_y_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.942      ;
; 0.816 ; box_logic:box_logic|box_x_pos[0]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.939      ;
; 0.816 ; box_logic:box_logic|box_y_pos[7]     ; box_logic:box_logic|box_y_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.941      ;
; 0.821 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|v_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.153     ; 0.752      ;
; 0.822 ; vga_sync:sync_gen|ycounter[9]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.957      ;
; 0.827 ; box_logic:box_logic|box_x_pos[5]     ; box_logic:box_logic|box_x_pos[7]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.952      ;
; 0.827 ; box_logic:box_logic|box_y_pos[8]     ; box_logic:box_logic|box_y_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.955      ;
; 0.828 ; box_logic:box_logic|box_y_pos[2]     ; box_logic:box_logic|box_y_pos[3]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.956      ;
; 0.829 ; box_logic:box_logic|box_y_pos[4]     ; box_logic:box_logic|box_y_pos[5]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.957      ;
; 0.829 ; vga_sync:sync_gen|ycounter[6]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.964      ;
; 0.834 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[8]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.959      ;
; 0.837 ; vga_sync:sync_gen|xcounter[3]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.960      ;
; 0.838 ; box_logic:box_logic|box_x_pos[4]     ; box_logic:box_logic|box_x_pos[6]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.961      ;
; 0.842 ; vga_sync:sync_gen|xcounter[0]        ; vga_sync:sync_gen|h_sync                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.965      ;
; 0.851 ; vga_sync:sync_gen|xcounter[7]        ; in_display_area_check:display_area|inDisplayArea ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.978      ;
; 0.851 ; box_logic:box_logic|box_x_pos[8]     ; box_logic:box_logic|x_dir                        ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.974      ;
; 0.851 ; vga_sync:sync_gen|ycounter[0]        ; vga_sync:sync_gen|ycounter[9]                    ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.051      ; 0.986      ;
; 0.855 ; box_logic:box_logic|box_x_pos[7]     ; box_logic:box_logic|box_x_pos[9]                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.982      ;
+-------+--------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[29]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[10]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[11]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[12]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[13]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[14]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[15]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[16]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[17]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[18]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[19]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[1]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[20]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[21]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[22]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[23]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[24]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[2]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[3]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[4]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[5]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[6]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[7]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[8]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[9]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|clk_out|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[0]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[25]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[26]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[27]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[28]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[30]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[31]|clk           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                                                ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|x_dir                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|y_dir                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_B[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; in_display_area_check:display_area|inDisplayArea ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]                    ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[0]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]                    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[1]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[5]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[6]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[7]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|x_dir                        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_G[0]             ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; in_display_area_check:display_area|inDisplayArea ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[0]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[2]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[3]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[4]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[8]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_x_pos[9]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[3]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[5]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[7]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_logic:box_logic|box_y_pos[9]                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[1]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[2]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[3]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[4]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[5]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[6]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; display_generator:color_gen|VGA_R[7]             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync                         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]                    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]                    ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 3.548 ; 4.267 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 3.268 ; 3.756 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 3.175 ; 3.648 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 3.414 ; 4.100 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 3.422 ; 4.121 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 3.127 ; 3.567 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -0.801 ; -1.429 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -0.913 ; -1.575 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -0.549 ; -1.275 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.443 ; -1.136 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -0.631 ; -1.300 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -0.712 ; -1.434 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 6.075 ; 6.386 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 4.882 ; 5.049 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 5.321 ; 5.551 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.418 ; 5.684 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 4.986 ; 5.154 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 5.798 ; 6.072 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 6.075 ; 6.386 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 4.990 ; 5.192 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.454 ; 5.708 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.865 ; 6.194 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.827 ; 6.160 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.800 ; 6.130 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.834 ; 6.167 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.790 ; 6.120 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.855 ; 6.184 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.865 ; 6.194 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.820 ; 6.156 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.841 ; 6.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 6.659 ; 7.038 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 6.659 ; 7.038 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 6.372 ; 6.728 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 5.214 ; 5.425 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.478 ; 5.728 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.317 ; 5.546 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.464 ; 5.717 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 6.494 ; 6.870 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 5.644 ; 5.950 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 3.185 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 4.742 ; 4.877 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 5.111 ; 5.314 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 6.169 ; 6.469 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 5.504 ; 5.715 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 3.447 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 4.701 ; 4.861 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 4.701 ; 4.861 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 5.123 ; 5.344 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.215 ; 5.470 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 4.801 ; 4.962 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 5.580 ; 5.843 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 5.846 ; 6.144 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 4.803 ; 4.997 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.249 ; 5.493 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.570 ; 5.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.606 ; 5.925 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.580 ; 5.897 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.614 ; 5.932 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.570 ; 5.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.634 ; 5.950 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.644 ; 5.960 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.598 ; 5.921 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.621 ; 5.938 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 5.019 ; 5.221 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 6.405 ; 6.769 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 6.129 ; 6.471 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 5.019 ; 5.221 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.271 ; 5.511 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.116 ; 5.337 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.258 ; 5.501 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 6.247 ; 6.607 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 5.431 ; 5.724 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 3.077 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 4.565 ; 4.694 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 4.918 ; 5.113 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 5.569 ; 5.814 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 5.298 ; 5.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 3.329 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                               ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -85.146   ; 0.139 ; N/A      ; N/A     ; -3.000              ;
;  clk                                ; -3.969    ; 0.139 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:clk_div_inst|clk_out ; -85.146   ; 0.180 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                     ; -1420.332 ; 0.0   ; 0.0      ; 0.0     ; -125.075            ;
;  clk                                ; -111.731  ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  clock_divider:clk_div_inst|clk_out ; -1308.601 ; 0.000 ; N/A      ; N/A     ; -79.670             ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 6.922 ; 7.359 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 6.204 ; 6.738 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 6.048 ; 6.531 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 6.574 ; 7.051 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 6.619 ; 7.055 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 5.884 ; 6.319 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -0.801 ; -1.429 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -0.913 ; -1.575 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -0.549 ; -1.242 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.443 ; -1.083 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -0.631 ; -1.300 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -0.712 ; -1.434 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 11.769 ; 11.757 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 9.344  ; 9.374  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 10.238 ; 10.273 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.399 ; 10.505 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 9.554  ; 9.566  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 11.204 ; 11.169 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 11.769 ; 11.757 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.619  ; 9.694  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.504 ; 10.572 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 11.207 ; 11.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 11.171 ; 11.357 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 11.152 ; 11.335 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 11.169 ; 11.356 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 11.142 ; 11.325 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 11.197 ; 11.382 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 11.207 ; 11.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 11.181 ; 11.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 11.189 ; 11.372 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 12.972 ; 12.939 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 12.972 ; 12.939 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 12.362 ; 12.335 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.972  ; 10.022 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.520 ; 10.550 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.242 ; 10.309 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.536 ; 10.559 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 12.532 ; 12.516 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 10.822 ; 10.984 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 6.048  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 9.128  ; 9.103  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 9.860  ; 9.887  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 12.036 ; 11.959 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 10.651 ; 10.538 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 6.162  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 4.701 ; 4.861 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 4.701 ; 4.861 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 5.123 ; 5.344 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.215 ; 5.470 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 4.801 ; 4.962 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 5.580 ; 5.843 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 5.846 ; 6.144 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 4.803 ; 4.997 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.249 ; 5.493 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.570 ; 5.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.606 ; 5.925 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.580 ; 5.897 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.614 ; 5.932 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.570 ; 5.887 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.634 ; 5.950 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.644 ; 5.960 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.598 ; 5.921 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.621 ; 5.938 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 5.019 ; 5.221 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 6.405 ; 6.769 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 6.129 ; 6.471 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 5.019 ; 5.221 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.271 ; 5.511 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.116 ; 5.337 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.258 ; 5.501 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 6.247 ; 6.607 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 5.431 ; 5.724 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 3.077 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 4.565 ; 4.694 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 4.918 ; 5.113 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 5.569 ; 5.814 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 5.298 ; 5.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 3.329 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_h_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_v_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_display   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; red                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; green                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; blue                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gradient                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; white                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; box_enable              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; clk                                ; clk                                ; 2547         ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1            ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; clk                                ; clk                                ; 2547         ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1            ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Mon Dec  2 20:49:48 2024
Info: Command: quartus_sta vga_vs -c vga_vs
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_vs.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:clk_div_inst|clk_out clock_divider:clk_div_inst|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -85.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -85.146           -1308.601 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -3.969            -111.731 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
    Info (332119):     0.403               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -79.670 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -76.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -76.575           -1178.126 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -3.606             -99.398 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
    Info (332119):     0.354               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -79.670 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -41.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -41.968            -619.780 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -1.460             -38.294 clk 
Info (332146): Worst-case hold slack is 0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.139               0.000 clk 
    Info (332119):     0.180               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.092 clk 
    Info (332119):    -1.000             -62.000 clock_divider:clk_div_inst|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 975 megabytes
    Info: Processing ended: Mon Dec  2 20:49:56 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


