<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:20.1520</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0028804</applicationNumber><claimCount>27</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>출력 제어 회로, 이를 포함하는 게이트 에미션 구동부 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>OUTPUT CONTROL CIRCUIT, GATE EMISSION DRIVER INCLUDING THE  SAME AND DISPLAY APPARAUS INCLUDING THE SAME</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0132574</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예들에 따른 게이트 에미션 구동부는 게이트 신호 블록 및 출력 제어 신호 블록을 포함할 수 있다. 상기 게이트 신호 블록은 이전 캐리 신호를 기초로 캐리 신호와 게이트 제어 신호를 생성하는 제1 구동부 및 출력 제어 신호에 응답하여 상기 게이트 제어 신호에 기초한 게이트 신호를 출력하는 제2 구동부를 포함할 수 있다. 상기 출력 제어 신호 블록은 에미션 신호를 반전 에미션 신호로 변환하는 인버터 회로 및 인에이블 신호, 상기 에미션 신호 및 상기 반전 에미션 신호에 기초하여 상기 출력 제어 신호를 생성하는 출력 판단 회로를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 게이트 신호 블록 및 상기 게이트 신호 블록의 출력을 제어하는 출력 제어 신호 블록을 포함하고,상기 게이트 신호 블록은,이전 캐리 신호를 기초로 캐리 신호와 게이트 제어 신호를 생성하는 제1 구동부; 및출력 제어 신호에 응답하여 상기 게이트 제어 신호에 기초한 게이트 신호를 출력하는 제2 구동부를 포함하고,상기 출력 제어 신호 블록은,에미션 신호를 반전 에미션 신호로 변환하는 인버터 회로; 및인에이블 신호, 상기 에미션 신호 및 상기 반전 에미션 신호에 기초하여 상기 출력 제어 신호를 생성하는 출력 판단 회로를 포함하는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 출력 판단 회로는,상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제1 제어 노드에 연결되는 제2 전극을 포함하는 제1 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제1 제어 노드에 연결되는 제1 전극 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제2 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극 및 제3 제어 노드에 연결되는 제2 전극을 포함하는 제3 판단 트랜지스터; 및상기 반전 에미션 신호가 인가되는 제어 전극, 상기 제3 제어 노드에 연결되는 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전극을 포함하는 제4 판단 트랜지스터를 포함하고,상기 제1 판단 트랜지스터 및 상기 제2 판단 트랜지스터는 P-타입 트랜지스터이고, 상기 제3 판단 트랜지스터 및 상기 제4 판단 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 인버터 회로는,상기 에미션 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 제4 제어 노드에 연결되는 제2 전극을 포함하는 제1 인버터 트랜지스터; 및상기 에미션 신호가 인가되는 제어 전극, 상기 제4 제어 노드에 연결되는 제1 전극 및 상기 제2 전원 전압이 인가되는 제2 전극을 포함하는 제2 인버터 트랜지스터를 포함하고,상기 제1 인버터 트랜지스터는 P-타입 트랜지스터이고, 상기 제2 인버터 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서, 상기 출력 판단 회로는 상기 제2 전원 전압과 상이한 제3 전원 전압이 인가되는 제1 전극 및 상기 제2 제어 노드에 연결되는 제2 전극을 포함하는 제어 캐패시터를 더 포함하는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 인에이블 신호가 하이 레벨을 갖고, 상기 에미션 신호가 로우 레벨을 가질 때, 상기 게이트 신호는 활성화 레벨을 가지는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 인에이블 신호가 상기 하이 레벨을 갖고, 상기 에미션 신호가 상기 로우 레벨을 가질 때, 상기 출력 제어 신호는 로우 레벨을 가지는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 인에이블 신호가 로우 레벨을 갖고, 상기 에미션 신호가 하이 레벨을 가질 때, 상기 게이트 신호는 비활성화 레벨을 가지는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 인에이블 신호가 상기 로우 레벨을 갖고, 상기 에미션 신호가 상기 하이 레벨을 가질 때, 상기 출력 제어 신호는 하이 레벨을 가지는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 인에이블 신호가 하이 레벨을 갖고, 상기 에미션 신호가 하이 레벨을 가질 때, 상기 출력 제어 신호는 이전 레벨을 유지하는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서, 상기 인에이블 신호가 로우 레벨을 갖고, 상기 에미션 신호가 로우 레벨을 가질 때, 상기 출력 제어 신호는 이전 레벨을 유지하는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서, 상기 게이트 신호는 초기화 게이트 신호를 포함하고,상기 제2 구동부는,상기 출력 제어 신호가 인가되는 제어 전극, 제2 초기화 제어 노드에 연결되는 제1 전극 및 제3 초기화 노드에 연결되는 제2 전극을 포함하는 제1 초기화 출력 트랜지스터;상기 제3 초기화 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제4 초기화 노드에 연결되는 제2 전극을 포함하는 제2 초기화 출력 트랜지스터; 및제1 초기화 제어 노드에 연결되는 제어 전극, 상기 제4 초기화 노드에 연결되는 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전극을 포함하는 제3 초기화 출력 트랜지스터를 포함하며,상기 제4 초기화 노드의 신호는 상기 초기화 게이트 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 상기 제1 구동부는,상기 제2 초기화 제어 노드에 연결되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 제2 초기화 노드에 연결되는 제2 전극을 포함하는 제1 초기화 캐리 트랜지스터; 및상기 제1 초기화 제어 노드에 연결되는 제어 전극, 상기 제2 초기화 노드에 연결되는 제1 전극 및 상기 제2 전원 전압이 인가되는 제2 전극을 포함하는 제2 초기화 캐리 트랜지스터를 포함하고,상기 제2 초기화 노드의 신호는 상기 캐리 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서, 상기 게이트 신호는 보상 게이트 신호를 포함하고,상기 제2 구동부는,상기 출력 제어 신호가 인가되는 제어 전극, 제2 보상 제어 노드에 연결되는 제1 전극 및 제3 보상 노드에 연결되는 제2 전극을 포함하는 제1 보상 출력 트랜지스터;상기 제3 보상 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제4 보상 노드에 연결되는 제2 전극을 포함하는 제2 보상 출력 트랜지스터; 및제1 보상 제어 노드에 연결되는 제어 전극, 상기 제4 보상 노드에 연결되는 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전극을 포함하는 제3 보상 출력 트랜지스터를 포함하며,상기 제4 보상 노드의 신호는 상기 보상 게이트 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제1 구동부는,상기 제2 보상 제어 노드에 연결되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 제2 보상 노드에 연결되는 제2 전극을 포함하는 제1 보상 캐리 트랜지스터; 및상기 제1 보상 제어 노드에 연결되는 제어 전극, 상기 제2 보상 노드에 연결되는 제1 전극 및 상기 제2 전원 전압이 인가되는 제2 전극을 포함하는 제2 보상 캐리 트랜지스터를 포함하고,상기 제2 보상 노드의 신호는 상기 캐리 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서, 상기 게이트 신호는 기입 게이트 신호를 포함하고, 상기 게이트 제어 신호는 제1 기입 게이트 제어 신호 및 제2 기입 게이트 제어 신호를 포함하며,상기 제2 구동부는,상기 출력 제어 신호가 인가되는 제어 전극, 상기 제1 기입 게이트 제어 신호가 인가되는 제1 전극 및 제1 기입 출력 노드에 연결되는 제2 전극을 포함하는 제1 기입 출력 트랜지스터;상기 제2 기입 게이트 제어 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제2 기입 출력 노드에 연결되는 제2 전극을 포함하는 제2 기입 출력 트랜지스터; 및상기 제1 기입 출력 노드에 연결되는 제어 전극, 상기 제2 기입 출력 노드에 연결되는 제1 전극 및 제2 클럭 신호가 인가되는 제2 전극을 포함하는 제3 기입 출력 트랜지스터를 포함하며,상기 제2 기입 출력 노드의 신호는 상기 기입 게이트 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 제1 구동부는 상기 이전 캐리 신호, 상기 제2 클럭 신호와 상이한 제1 클럭 신호에 기초하여 상기 게이트 제어 신호를 생성하는 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 게이트 신호 블록은 다음 기입 게이트 신호 출력부를 더 포함하고, 상기 다음 기입 게이트 신호 출력부는,상기 출력 제어 신호가 인가되는 제어 전극, 상기 제1 기입 게이트 제어 신호가 인가되는 제1 전극 및 제3 기입 출력 노드에 연결되는 제2 전극을 포함하는 제4 기입 출력 트랜지스터;상기 제2 기입 게이트 제어 신호가 인가되는 제어 전극, 상기 제1 전원 전압이 인가되는 제1 전극 및 제4 기입 출력 노드에 연결되는 제2 전극을 포함하는 제5 기입 출력 트랜지스터; 및상기 제3 기입 출력 노드에 연결되는 제어 전극, 상기 제4 기입 출력 노드에 연결되는 제1 전극 및 제3 클럭 신호가 인가되는 제2 전극을 포함하는 제6 기입 출력 트랜지스터를 포함하며,상기 제4 기입 출력 노드의 신호는 다음 기입 게이트 신호인 것을 특징으로 하는 게이트 에미션 구동부.</claim></claimInfo><claimInfo><claim>18. 픽셀을 포함하는 표시 패널;상기 표시 패널에 게이트 신호 및 에미션 신호를 출력하는 게이트 에미션 구동부; 및상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하고,상기 게이트 에미션 구동부는 게이트 신호 블록 및 상기 게이트 신호 블록의 출력을 제어하는 출력 제어 신호 블록을 포함하고,상기 게이트 신호 블록은,이전 캐리 신호를 기초로 캐리 신호와 상기 게이트 신호를 생성하고, 출력 제어 신호에 응답하여 상기 게이트 신호를 출력하며,상기 출력 제어 신호 블록은,상기 에미션 신호를 반전 에미션 신호로 변환하는 인버터 회로; 및인에이블 신호, 상기 에미션 신호 및 상기 반전 에미션 신호에 기초하여 상기 출력 제어 신호를 생성하는 출력 판단 회로를 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 출력 판단 회로는,상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제1 제어 노드에 연결되는 제2 전극을 포함하는 제1 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제1 제어 노드에 연결되는 제1 전극 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제2 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극 및 제3 제어 노드에 연결되는 제2 전극을 포함하는 제3 판단 트랜지스터; 및상기 반전 에미션 신호가 인가되는 제어 전극, 상기 제3 제어 노드에 연결되는 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전극을 포함하는 제4 판단 트랜지스터를 포함하고,상기 제1 판단 트랜지스터 및 상기 제2 판단 트랜지스터는 P-타입 트랜지스터이고, 상기 제3 판단 트랜지스터 및 상기 제4 판단 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서, 상기 게이트 에미션 구동부는 에미션 신호 블록을 더 포함하고,상기 게이트 신호 블록은 제1 게이트 신호 블록 및 제2 게이트 신호 블록을 포함하며,상기 출력 제어 신호 블록은 제1 출력 제어 신호 블록 및 제2 출력 제어 신호 블록을 포함하고,상기 에미션 신호 블록, 상기 제1 게이트 신호 블록 및 상기 제1 출력 제어 신호 블록은 제1 측에 배치되고, 상기 제2 게이트 신호 블록 및 상기 제2 출력 제어 신호 블록은 상기 제1 측 및 상기 제1 측과 상이한 제2 측에 배치되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서, 상기 에미션 신호 블록과 상기 제2 출력 제어 신호 블록은 에미션 라인을 통하여 연결되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>22. 에미션 신호를 반전 에미션 신호로 변환하는 인버터 회로; 및인에이블 신호, 상기 에미션 신호 및 상기 반전 에미션 신호에 기초하여 출력 제어 신호를 생성하는 출력 판단 회로를 포함하는 출력 제어 회로.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서, 상기 출력 판단 회로는,상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 제1 제어 노드에 연결되는 제2 전극을 포함하는 제1 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제1 제어 노드에 연결되는 제1 전극 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제2 판단 트랜지스터;상기 인에이블 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극 및 제3 제어 노드에 연결되는 제2 전극을 포함하는 제3 판단 트랜지스터; 및상기 반전 에미션 신호가 인가되는 제어 전극, 상기 제3 제어 노드에 연결되는 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전극을 포함하는 제4 판단 트랜지스터를 포함하고,상기 제1 판단 트랜지스터 및 상기 제2 판단 트랜지스터는 P-타입 트랜지스터이고, 상기 제3 판단 트랜지스터 및 상기 제4 판단 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 출력 제어 회로.</claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서, 상기 인에이블 신호가 하이 레벨을 갖고, 상기 에미션 신호가 로우 레벨을 가질 때, 상기 출력 제어 신호는 로우 레벨을 가지는 것을 특징으로 하는 출력 제어 회로.</claim></claimInfo><claimInfo><claim>25. 제22 항에 있어서, 상기 인에이블 신호가 로우 레벨을 갖고, 상기 에미션 신호가 하이 레벨을 가질 때, 상기 출력 제어 신호는 하이 레벨을 가지는 것을 특징으로 하는 출력 제어 회로.</claim></claimInfo><claimInfo><claim>26. 제22 항에 있어서, 상기 인에이블 신호가 하이 레벨을 갖고, 상기 에미션 신호가 하이 레벨을 가질 때, 상기 출력 제어 신호는 이전 레벨을 유지하는 것을 특징으로 하는 출력 제어 회로.</claim></claimInfo><claimInfo><claim>27. 제22 항에 있어서, 상기 인에이블 신호가 로우 레벨을 갖고, 상기 에미션 신호가 로우 레벨을 가질 때, 상기 출력 제어 신호는 이전 레벨을 유지하는 것을 특징으로 하는 출력 제어 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Kyung Ho</engName><name>김경호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHA Na Hyeon</engName><name>차나현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>NO Sang Yong</engName><name>노상용</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.28</receiptDate><receiptNumber>1-1-2024-0229494-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240028804.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144ceff0355248d224526f3ea5a6e23278b264917247aaaf2b9beaf7d768f193845117a1c71928ec4664452c42d73623ac68</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb164a65a2541e860dc106ee23b057048867be4f97d35c7f93beca12202e137d4c39d875ee17d68e4e3065fbf998b5f95a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>