
# ğŸ”§ Divisor de Frecuencia en Verilog â€“ Tang Nano 9K

Este proyecto implementa un **divisor de frecuencia** utilizando Verilog en la FPGA **Tang Nano 9K**, que cuenta con una seÃ±al de reloj de entrada de **27 MHz**. Se incluye un mÃ³dulo sencillo llamado `divi`, diseÃ±ado para reducir esta frecuencia de reloj a una frecuencia mÃ¡s baja Ãºtil para aplicaciones digitales como temporizadores, controladores y parpadeo de LEDs.

---

## ğŸ“˜ Â¿QuÃ© es un divisor de frecuencia?

Un **divisor de frecuencia** es un circuito digital que toma una seÃ±al de reloj de alta frecuencia como entrada y produce una seÃ±al de menor frecuencia como salida. Esto se hace contando ciclos del reloj de entrada y alternando la salida una vez se alcanza un conteo especÃ­fico.

### ğŸ” Â¿Para quÃ© se usa?

- Generar relojes mÃ¡s lentos desde una fuente mÃ¡s rÃ¡pida.
- Control de velocidad en temporizadores y animaciones LED.
- SincronizaciÃ³n de componentes digitales que no soportan altas frecuencias.
- Reducir consumo energÃ©tico en sistemas donde no se necesita operar a mÃ¡xima velocidad.

---

## âš™ï¸ Tang Nano 9K y los 27 MHz

La **Tang Nano 9K** es una FPGA de bajo costo que ofrece una frecuencia de entrada estÃ¡ndar de **27 MHz**. Esta frecuencia puede ser demasiado rÃ¡pida para algunos perifÃ©ricos o pruebas visuales (como ver parpadear un LED), por lo que necesitamos dividirla para obtener una seÃ±al visible y Ãºtil.

---

## ğŸ§  ExplicaciÃ³n del cÃ³digo

```verilog
module divi(CLK_IN, CLK_OUT, rst);
input CLK_IN, rst;
output reg CLK_OUT;

reg [23:0] contador;

always @(posedge CLK_IN or posedge rst)
begin 
    if (rst) begin
        CLK_OUT <= 0;
        contador <= 0;
    end else if (contador == 13500000 - 1) begin
        CLK_OUT <= ~CLK_OUT;
        contador <= 0;
    end else
        contador <= contador + 1;
end
endmodule
```

- `CLK_IN`: SeÃ±al de reloj de entrada (27 MHz).
- `rst`: SeÃ±al de reinicio, Ãºtil para resetear el contador.
- `CLK_OUT`: Reloj de salida dividido.
- `contador`: Registro de 24 bits que llevarÃ¡ la cuenta de ciclos del reloj.

---

### LÃ³gica del divisor

#### Desglose:

- **`always @(posedge CLK_IN or posedge rst)`**: Se ejecuta en cada flanco de subida del reloj o cuando se activa el reset.
- **`if (rst)`**: Si se activa el reinicio, la salida se pone en 0 y el contador se reinicia.
- **`else if (contador == 13500000 - 1)`**: Cuando el contador llega a 13,500,000 ciclos, se invierte (`toggle`) la seÃ±al de salida y el contador se reinicia.
- **`else`**: Mientras tanto, el contador simplemente se incrementa.

### ğŸ§® Â¿Por quÃ© 13,500,000?

La salida se invierte cada 13.5 millones de ciclos. Como hay una inversiÃ³n cada mitad de ciclo, la frecuencia de salida final serÃ¡:

```
f_out = f_in / (2 Ã— 13,500,000)
      = 27,000,000 / 27,000,000
      = 1 Hz
```

Es decir, el mÃ³dulo genera una seÃ±al de **1 Hz**, ideal para hacer parpadear un LED cada segundo.

---

## ğŸ§ª AplicaciÃ³n prÃ¡ctica

Puedes conectar `CLK_OUT` a un LED en tu placa Tang Nano 9K para visualizar cÃ³mo parpadea una vez por segundo. Este ejemplo es ideal para comprender cÃ³mo controlar dispositivos visuales a partir de un reloj rÃ¡pido.

---

## ğŸ“‚ Archivos

- `divi.v`: CÃ³digo fuente del mÃ³dulo divisor.
- `README.md`: Este archivo de documentaciÃ³n.

---

## ğŸ“Œ Requisitos

- Tang Nano 9K
- Entorno de desarrollo compatible con FPGA (como GOWIN IDE)
- Simulador Verilog opcional (como GTKWave o ModelSim)

---

## ğŸ§¾ Licencia

Este proyecto es de cÃ³digo abierto bajo la licencia MIT.
