// Generated by CIRCT firtool-1.114.1
module MiniRV(
  input         clock,
                reset,
  output [31:0] io_imem_addr,
  input  [31:0] io_imem_data,
  output [31:0] io_dmem_addr,
                io_dmem_wdata,
  output        io_dmem_wen,
                io_dmem_ren,
  input  [31:0] io_dmem_rdata
);

  wire [31:0] _regfile_io_rs1_data;
  wire [31:0] _regfile_io_rs2_data;
  wire [4:0]  _wbu_io_rd_addr;
  wire [31:0] _wbu_io_rd_data;
  wire        _wbu_io_rd_wen;
  wire [31:0] _lsu_io_out_wb_data;
  wire [4:0]  _lsu_io_out_rd_addr;
  wire        _lsu_io_out_reg_wen;
  wire [31:0] _exu_io_out_alu_result;
  wire [31:0] _exu_io_out_rs2_val;
  wire [4:0]  _exu_io_out_rd_addr;
  wire        _exu_io_out_mem_wen;
  wire        _exu_io_out_mem_ren;
  wire        _exu_io_out_reg_wen;
  wire        _exu_io_jump_en;
  wire [31:0] _exu_io_jump_addr;
  wire [4:0]  _idu_io_rs1_addr;
  wire [4:0]  _idu_io_rs2_addr;
  wire [31:0] _idu_io_out_pc;
  wire [31:0] _idu_io_out_rs1_val;
  wire [31:0] _idu_io_out_rs2_val;
  wire [31:0] _idu_io_out_imm;
  wire [4:0]  _idu_io_out_rd_addr;
  wire [3:0]  _idu_io_out_alu_op;
  wire        _idu_io_out_alu_src;
  wire        _idu_io_out_mem_wen;
  wire        _idu_io_out_mem_ren;
  wire        _idu_io_out_reg_wen;
  wire        _idu_io_out_is_branch;
  wire        _idu_io_out_is_jal;
  wire        _idu_io_out_is_jalr;
  wire [31:0] _ifu_io_out_pc;
  wire [31:0] _ifu_io_out_inst;
  IFU ifu (
    .clock        (clock),
    .reset        (reset),
    .io_imem_addr (io_imem_addr),
    .io_imem_data (io_imem_data),
    .io_out_pc    (_ifu_io_out_pc),
    .io_out_inst  (_ifu_io_out_inst),
    .io_jump_en   (_exu_io_jump_en),
    .io_jump_addr (_exu_io_jump_addr)
  );
  IDU idu (
    .io_in_pc         (_ifu_io_out_pc),
    .io_in_inst       (_ifu_io_out_inst),
    .io_rs1_addr      (_idu_io_rs1_addr),
    .io_rs2_addr      (_idu_io_rs2_addr),
    .io_rs1_data      (_regfile_io_rs1_data),
    .io_rs2_data      (_regfile_io_rs2_data),
    .io_out_pc        (_idu_io_out_pc),
    .io_out_rs1_val   (_idu_io_out_rs1_val),
    .io_out_rs2_val   (_idu_io_out_rs2_val),
    .io_out_imm       (_idu_io_out_imm),
    .io_out_rd_addr   (_idu_io_out_rd_addr),
    .io_out_alu_op    (_idu_io_out_alu_op),
    .io_out_alu_src   (_idu_io_out_alu_src),
    .io_out_mem_wen   (_idu_io_out_mem_wen),
    .io_out_mem_ren   (_idu_io_out_mem_ren),
    .io_out_reg_wen   (_idu_io_out_reg_wen),
    .io_out_is_branch (_idu_io_out_is_branch),
    .io_out_is_jal    (_idu_io_out_is_jal),
    .io_out_is_jalr   (_idu_io_out_is_jalr)
  );
  EXU exu (
    .io_in_pc          (_idu_io_out_pc),
    .io_in_rs1_val     (_idu_io_out_rs1_val),
    .io_in_rs2_val     (_idu_io_out_rs2_val),
    .io_in_imm         (_idu_io_out_imm),
    .io_in_rd_addr     (_idu_io_out_rd_addr),
    .io_in_alu_op      (_idu_io_out_alu_op),
    .io_in_alu_src     (_idu_io_out_alu_src),
    .io_in_mem_wen     (_idu_io_out_mem_wen),
    .io_in_mem_ren     (_idu_io_out_mem_ren),
    .io_in_reg_wen     (_idu_io_out_reg_wen),
    .io_in_is_branch   (_idu_io_out_is_branch),
    .io_in_is_jal      (_idu_io_out_is_jal),
    .io_in_is_jalr     (_idu_io_out_is_jalr),
    .io_out_alu_result (_exu_io_out_alu_result),
    .io_out_rs2_val    (_exu_io_out_rs2_val),
    .io_out_rd_addr    (_exu_io_out_rd_addr),
    .io_out_mem_wen    (_exu_io_out_mem_wen),
    .io_out_mem_ren    (_exu_io_out_mem_ren),
    .io_out_reg_wen    (_exu_io_out_reg_wen),
    .io_jump_en        (_exu_io_jump_en),
    .io_jump_addr      (_exu_io_jump_addr)
  );
  LSU lsu (
    .io_in_alu_result (_exu_io_out_alu_result),
    .io_in_rs2_val    (_exu_io_out_rs2_val),
    .io_in_rd_addr    (_exu_io_out_rd_addr),
    .io_in_mem_wen    (_exu_io_out_mem_wen),
    .io_in_mem_ren    (_exu_io_out_mem_ren),
    .io_in_reg_wen    (_exu_io_out_reg_wen),
    .io_dmem_addr     (io_dmem_addr),
    .io_dmem_wdata    (io_dmem_wdata),
    .io_dmem_wen      (io_dmem_wen),
    .io_dmem_ren      (io_dmem_ren),
    .io_dmem_rdata    (io_dmem_rdata),
    .io_out_wb_data   (_lsu_io_out_wb_data),
    .io_out_rd_addr   (_lsu_io_out_rd_addr),
    .io_out_reg_wen   (_lsu_io_out_reg_wen)
  );
  WBU wbu (
    .io_in_wb_data (_lsu_io_out_wb_data),
    .io_in_rd_addr (_lsu_io_out_rd_addr),
    .io_in_reg_wen (_lsu_io_out_reg_wen),
    .io_rd_addr    (_wbu_io_rd_addr),
    .io_rd_data    (_wbu_io_rd_data),
    .io_rd_wen     (_wbu_io_rd_wen)
  );
  RegFile regfile (
    .clock       (clock),
    .reset       (reset),
    .io_rs1_addr (_idu_io_rs1_addr),
    .io_rs2_addr (_idu_io_rs2_addr),
    .io_rs1_data (_regfile_io_rs1_data),
    .io_rs2_data (_regfile_io_rs2_data),
    .io_rd_addr  (_wbu_io_rd_addr),
    .io_rd_data  (_wbu_io_rd_data),
    .io_rd_wen   (_wbu_io_rd_wen)
  );
endmodule

