为什么ALU两端要增设寄存器？  
因为单总线结构中每一时刻总线上只有一个数据有效，而ALU有两个输入端和一个输出端连接在总线上；同时ALU为`组合逻辑电路`，若不锁存会出现端口间`数据相互干扰`或`出端→入端自锁`  

为什么输出端设三态门？
避免输出信号冲突

周期挪用中I/O优先的原因？  
若不能立即访存，会导致工作紊乱或丢失数据·