# 4.8 Core Debug Registers
4.8核心调试寄存器

```text
必须为每个可以调试的hart实现所支持的核心调试寄存器。
    
它们是csr，可以使用 program buffer 中填充 RISC-V csr 操作码(CSRRS)访问，也可以使用abstract debug commands
这些寄存器只能从调试模式访问。
    

原因 优先级的分配使得最不可预测的事件具有最高的优先级。

调试PC (dpc，在0x7b1)
进入调试模式后，dpc被更新为要执行的下一条指令的虚拟地址。
表4.3更详细地描述了这种行为。


4.8.3调试Scratch寄存器0 (dscratch0，在0x7b2)
可选的scratch寄存器，可以由需要它的实现使用。
调试器不能写入这个寄存器，除非hartinfo明确地提到它(调试模块可以在内部使用这个寄存器)。
4.8.4调试Scratch寄存器1 (dscratch1，在0x7b3)
可选的scratch寄存器，可以由需要它的实现使用。
调试器不能写入这个寄存器，除非hartinfo明确地提到它(调试模块可以在内部使用这个寄存器)。
```



