/*
 Copyright (c) 2004-2018 Microsemi Corporation "Microsemi".

 Permission is hereby granted, free of charge, to any person obtaining a copy
 of this software and associated documentation files (the "Software"), to deal
 in the Software without restriction, including without limitation the rights
 to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
 copies of the Software, and to permit persons to whom the Software is
 furnished to do so, subject to the following conditions:

 The above copyright notice and this permission notice shall be included in all
 copies or substantial portions of the Software.

 THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
 AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
 OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
 SOFTWARE.
*/

#ifndef _MSCC_FA_REGS_SDPCIE_PMA_H_
#define _MSCC_FA_REGS_SDPCIE_PMA_H_

#include "mscc_fa_regs_common.h"

#define MSCC_SDPCIE_PMA_PMA_CMU_00           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_00_R_HWT_SIMULATION_MODE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_00_R_HWT_SIMULATION_MODE     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_00_R_HWT_SIMULATION_MODE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOL_SET(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOL_SET     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOL_SET(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOS_SET(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOS_SET     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_LOS_SET(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_TP_SEL_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_TP_SEL_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_00_CFG_PLL_TP_SEL_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_05           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x5)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_05_CFG_REFCK_TERM_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_05_CFG_REFCK_TERM_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_05_CFG_REFCK_TERM_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_05_CFG_BIAS_TP_SEL_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_05_CFG_BIAS_TP_SEL_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_05_CFG_BIAS_TP_SEL_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_06           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x6)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOS(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOS        BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOS(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOL(x)     ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOL        BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_DISLOL(x)     ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_DCLOL(x)      ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_DCLOL         BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_DCLOL(x)      ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_FORCE_RX_FILT(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_FORCE_RX_FILT     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_FORCE_RX_FILT(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_CTRL_LOGIC_PD(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_CTRL_LOGIC_PD     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_CTRL_LOGIC_PD(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_PD(x)     ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_PD        BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_PD(x)     ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_RESETN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_RESETN     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_RESETN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_BYP(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_BYP     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_06_CFG_VCO_CAL_BYP(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_07           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x7)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_BYP_CTUNE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_BYP_CTUNE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_BYP_CTUNE_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_START_CODE_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_START_CODE_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_07_CFG_VCO_START_CODE_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_08           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x8)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_08_CFG_VFILT2PAD(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_08_CFG_VFILT2PAD     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_08_CFG_VFILT2PAD(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_08_CFG_EN_DUMMY(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_08_CFG_EN_DUMMY      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_08_CFG_EN_DUMMY(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_08_CFG_CK_TREE_PD(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_08_CFG_CK_TREE_PD     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_08_CFG_CK_TREE_PD(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN_EN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN_EN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_08_CFG_RST_TREE_PD_MAN_EN(x)  ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_09           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x9)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_UP(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_UP     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_UP(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_DN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_DN     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_09_CFG_EN_TX_CK_DN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_09_CFG_SW_8G(x)      ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_09_CFG_SW_8G         BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_09_CFG_SW_8G(x)      ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_09_CFG_SW_10G(x)     ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_09_CFG_SW_10G        BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_09_CFG_SW_10G(x)     ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_0A           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xa)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0A_CFG_VCO_DIV_MODE_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0A_CFG_VCO_DIV_MODE_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0A_CFG_VCO_DIV_MODE_2_0(x)  (((x) >> 0) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_0B           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xb)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0B_CFG_I_VCO_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0B_CFG_I_VCO_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0B_CFG_I_VCO_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0B_CFG_ICP_BASE_SEL_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0B_CFG_ICP_BASE_SEL_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0B_CFG_ICP_BASE_SEL_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_0C           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xc)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0C_CFG_ICP_SEL_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0C_CFG_ICP_SEL_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0C_CFG_ICP_SEL_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0C_CFG_RSEL_2_0(x)   (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0C_CFG_RSEL_2_0      GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0C_CFG_RSEL_2_0(x)   (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_0D           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xd)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV64(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV64      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV64(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV66(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV66      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0D_CFG_PD_DIV66(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0D_CFG_PMA_TX_CK_PD(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0D_CFG_PMA_TX_CK_PD     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0D_CFG_PMA_TX_CK_PD(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0D_CFG_JC_BYP(x)     ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0D_CFG_JC_BYP        BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0D_CFG_JC_BYP(x)     ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0D_CFG_REFCK_PD(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0D_CFG_REFCK_PD      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0D_CFG_REFCK_PD(x)   ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_0E           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xe)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_RESETB_BASE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_RESETB_BASE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_RESETB_BASE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_TREE_BASE_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_TREE_BASE_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0E_CFG_IPLL_DN_TREE_BASE_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_0F           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xf)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_RESETB_BASE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_RESETB_BASE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_RESETB_BASE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_TREE_BASE_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_TREE_BASE_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_0F_CFG_IPLL_UP_TREE_BASE_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_10           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_RESETB_BASE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_RESETB_BASE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_RESETB_BASE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_TREE_BASE(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_TREE_BASE     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_10_CFG_IPLL_TREE_BASE(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_11           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_11_CFG_IPLL_IC500U_CLOCK_TREE_BASE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_11_CFG_IPLL_IC500U_CLOCK_TREE_BASE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_11_CFG_IPLL_IC500U_CLOCK_TREE_BASE_1_0(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_12           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_DRIVER_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_DRIVER_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_DRIVER_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_BUF_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_BUF_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_12_CFG_ITX_VC_BUF_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_13           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_13_CFG_IBIAS_VC_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_13_CFG_IBIAS_VC_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_13_CFG_IBIAS_VC_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_14           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_PD(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_PD      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_PD(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_EN_EXTVBG(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_EN_EXTVBG     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_14_CFG_IBIAS_EN_EXTVBG(x)  ((x) & BIT(1) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_15           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_15_CFG_SEL_DIV_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_15_CFG_SEL_DIV_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_15_CFG_SEL_DIV_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_17           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFP_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFP_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFP_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFN_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFN_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_17_CFG_VC_REFN_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_1A           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1A_CFG_REFCK_R_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1A_CFG_REFCK_R_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1A_CFG_REFCK_R_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_1B           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1B_CFG_RESERVE_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1B_CFG_RESERVE_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1B_CFG_RESERVE_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_1C           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1C_CFG_RESERVE_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1C_CFG_RESERVE_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1C_CFG_RESERVE_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_1F           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_DN_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_DN_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_DN_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_UP_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_UP_EN     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1F_CFG_BIAS_UP_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1F_CFG_IC2IP_N(x)    ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1F_CFG_IC2IP_N       BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1F_CFG_IC2IP_N(x)    ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_1F_CFG_VTUNE_SEL(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_1F_CFG_VTUNE_SEL     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_1F_CFG_VTUNE_SEL(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_20           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x20)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_20_CFG_LINK_BUF_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_20_CFG_LINK_BUF_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_20_CFG_LINK_BUF_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_21           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x21)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_21_CFG_REFCK_BCNTMAXVAL_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_21_CFG_REFCK_BCNTMAXVAL_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_21_CFG_REFCK_BCNTMAXVAL_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_22           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x22)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_CENTER_SPREADING(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_CENTER_SPREADING     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_CENTER_SPREADING(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RTL_CLK_SEL(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RTL_CLK_SEL     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RTL_CLK_SEL(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RESETB(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RESETB     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_22_CFG_REFCK_SSC_RESETB(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_23           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x23)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_23_CFG_REFCK_MCNTMAXVAL_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_23_CFG_REFCK_MCNTMAXVAL_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_23_CFG_REFCK_MCNTMAXVAL_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_24           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x24)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_24_CFG_REFCK_NCNTMAXVAL_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_24_CFG_REFCK_NCNTMAXVAL_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_24_CFG_REFCK_NCNTMAXVAL_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_25           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x25)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_25_CFG_REFCK_NCNTMAXVAL_10_8(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_25_CFG_REFCK_NCNTMAXVAL_10_8     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_25_CFG_REFCK_NCNTMAXVAL_10_8(x)  (((x) >> 0) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_26           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x26)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_BW_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_BW_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_BW_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_STEP_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_STEP_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_26_CFG_REFCK_SSC_PI_STEP_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_30           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x30)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_30_R_PLL_DLOL_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_30_R_PLL_DLOL_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_30_R_PLL_DLOL_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_31           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x31)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_31_R_PLL_LOL_DEASSERT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_31_R_PLL_LOL_DEASSERT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_31_R_PLL_LOL_DEASSERT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_32           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x32)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_32_R_PLL_LOL_DEASSERT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_32_R_PLL_LOL_DEASSERT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_32_R_PLL_LOL_DEASSERT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_33           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x33)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_33_R_PLL_LOL_ASSERT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_33_R_PLL_LOL_ASSERT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_33_R_PLL_LOL_ASSERT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_34           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x34)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_34_R_PLL_LOL_ASSERT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_34_R_PLL_LOL_ASSERT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_34_R_PLL_LOL_ASSERT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_35           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x35)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_35_R_PLL_LOL_DF1_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_35_R_PLL_LOL_DF1_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_35_R_PLL_LOL_DF1_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_36           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x36)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_36_R_PLL_LOL_DF1_9_8(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_36_R_PLL_LOL_DF1_9_8     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_36_R_PLL_LOL_DF1_9_8(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_37           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x37)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_37_R_PLL_LOL_DF2_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_37_R_PLL_LOL_DF2_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_37_R_PLL_LOL_DF2_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_38           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x38)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_38_R_PLL_LOL_DF2_9_8(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_38_R_PLL_LOL_DF2_9_8     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_38_R_PLL_LOL_DF2_9_8(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_40           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x40)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_40_R_TIME_PLL2CKB_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_40_R_TIME_PLL2CKB_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_40_R_TIME_PLL2CKB_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_41           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x41)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_41_R_TIME_PLL2CKB_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_41_R_TIME_PLL2CKB_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_41_R_TIME_PLL2CKB_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_42           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x42)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_42_R_LOL_RESET(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_42_R_LOL_RESET       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_42_R_LOL_RESET(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_42_R_EN_PRE_CAL_VCO(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_42_R_EN_PRE_CAL_VCO     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_42_R_EN_PRE_CAL_VCO(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_42_R_AUTO_PWRCHG_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_42_R_AUTO_PWRCHG_EN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_42_R_AUTO_PWRCHG_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_42_R_MASK_PLL_RSTN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_42_R_MASK_PLL_RSTN     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_42_R_MASK_PLL_RSTN(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_43           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x43)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_43_R_TIME_PWRON2PLL_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_43_R_TIME_PWRON2PLL_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_43_R_TIME_PWRON2PLL_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_44           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x44)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_44_R_PLL_RSTN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_44_R_PLL_RSTN        BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_44_R_PLL_RSTN(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_44_R_CK_RESETB(x)    ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_44_R_CK_RESETB       BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_44_R_CK_RESETB(x)    ((x) & BIT(1) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_45           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x45)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_EN_RATECHG_CTRL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_EN_RATECHG_CTRL     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_EN_RATECHG_CTRL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_DWIDTHCTRL_FROM_HWT(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_DWIDTHCTRL_FROM_HWT     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_DWIDTHCTRL_FROM_HWT(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_RESERVED(x)       ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_RESERVED          BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_RESERVED(x)       ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_REFCK_SSC_EN_FROM_HWT(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_REFCK_SSC_EN_FROM_HWT     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_REFCK_SSC_EN_FROM_HWT(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_RESERVED_2(x)     ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_RESERVED_2        BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_RESERVED_2(x)     ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_LINK_BUF_EN_FROM_HWT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_LINK_BUF_EN_FROM_HWT     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_LINK_BUF_EN_FROM_HWT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_BIAS_EN_FROM_HWT(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_BIAS_EN_FROM_HWT     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_BIAS_EN_FROM_HWT(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_45_R_AUTO_RST_TREE_PD_MAN(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_45_R_AUTO_RST_TREE_PD_MAN     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_45_R_AUTO_RST_TREE_PD_MAN(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_46           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x46)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_46_R_DBG_SEL_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_46_R_DBG_SEL_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_46_R_DBG_SEL_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_46_R_PWR_CTRL_FROM_HWT(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_46_R_PWR_CTRL_FROM_HWT     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_46_R_PWR_CTRL_FROM_HWT(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_46_R_EN_RATECHG_CTRL_SEL_DIV(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_46_R_EN_RATECHG_CTRL_SEL_DIV     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_46_R_EN_RATECHG_CTRL_SEL_DIV(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_47           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x47)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_47_R_PCS2PMA_PHYMODE_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_47_R_PCS2PMA_PHYMODE_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_47_R_PCS2PMA_PHYMODE_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_48           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x48)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_48_R_GEN12_SEL_DIV_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_48_R_GEN12_SEL_DIV_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_48_R_GEN12_SEL_DIV_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_49           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x49)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_49_R_GEN34_SEL_DIV_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_49_R_GEN34_SEL_DIV_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_49_R_GEN34_SEL_DIV_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_4A           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4a)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN12(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN12     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN12(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN12(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN12     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN12(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN34(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN34     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4A_R_SW_8G_GEN34(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN34(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN34     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4A_R_SW_10G_GEN34(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_4B           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4b)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4B_R_TIME_PLL2CKB_PWRCHG_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4B_R_TIME_PLL2CKB_PWRCHG_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4B_R_TIME_PLL2CKB_PWRCHG_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_4C           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4c)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4C_R_TIME_PLL2CKB_PWRCHG_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4C_R_TIME_PLL2CKB_PWRCHG_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4C_R_TIME_PLL2CKB_PWRCHG_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_4D           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4d)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4D_CFG_I_VCO_GEN34_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4D_CFG_I_VCO_GEN34_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4D_CFG_I_VCO_GEN34_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4D_CFG_ICP_SEL_GEN34_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4D_CFG_ICP_SEL_GEN34_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4D_CFG_ICP_SEL_GEN34_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_4E           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4e)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4E_CFG_ICP_BASE_SEL_GEN34_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4E_CFG_ICP_BASE_SEL_GEN34_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4E_CFG_ICP_BASE_SEL_GEN34_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4E_CFG_RSEL_GEN34_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4E_CFG_RSEL_GEN34_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4E_CFG_RSEL_GEN34_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_4F           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x4f)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_4F_R_DP_GEN3_SEL_DIV_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_4F_R_DP_GEN3_SEL_DIV_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_4F_R_DP_GEN3_SEL_DIV_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_50           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x50)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_50_R_DP_GEN2_SEL_DIV_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_50_R_DP_GEN2_SEL_DIV_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_50_R_DP_GEN2_SEL_DIV_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_51           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x51)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_8G(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_8G     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_8G(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_8G(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_8G     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_8G(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_10G(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_10G     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN3_SW_10G(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_10G(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_10G     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_51_R_DP_GEN2_SW_10G(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_52           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x52)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN3_I_VCO_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN3_I_VCO_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN3_I_VCO_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN2_I_VCO_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN2_I_VCO_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_52_R_DP_GEN2_I_VCO_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_53           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x53)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN3_ICP_SEL_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN3_ICP_SEL_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN3_ICP_SEL_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN2_ICP_SEL_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN2_ICP_SEL_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_53_R_DP_GEN2_ICP_SEL_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_54           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x54)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN3_ICP_BASE_SEL_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN3_ICP_BASE_SEL_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN3_ICP_BASE_SEL_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN2_ICP_BASE_SEL_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN2_ICP_BASE_SEL_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_54_R_DP_GEN2_ICP_BASE_SEL_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_55           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x55)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN3_RSEL_SEL_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN3_RSEL_SEL_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN3_RSEL_SEL_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN2_RSEL_SEL_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN2_RSEL_SEL_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_55_R_DP_GEN2_RSEL_SEL_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_56           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x56)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_56_CFG_VCO_START_CODE_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_57           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x57)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_57_CFG_VCO_START_CODE_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_57_CFG_VCO_START_CODE_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_57_CFG_VCO_START_CODE_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_E0           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xe0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E0_READ_VCO_CTUNE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E0_READ_VCO_CTUNE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E0_READ_VCO_CTUNE_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E0_PLL_LOL_UDL(x)    ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E0_PLL_LOL_UDL       BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E0_PLL_LOL_UDL(x)    ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_CMU_E1           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xe1)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E1_CFG_COMMON_STATUS_RESERVE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E1_CFG_COMMON_STATUS_RESERVE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E1_CFG_COMMON_STATUS_RESERVE_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_E2           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xe2)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E2_VCO_CAL_DONE(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E2_VCO_CAL_DONE      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E2_VCO_CAL_DONE(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E2_AUTO_VCO_BYP_CTUNE_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E2_AUTO_VCO_BYP_CTUNE_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E2_AUTO_VCO_BYP_CTUNE_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_E3           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xe3)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E3_GEN12_VCO_CTUNE(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E3_GEN12_VCO_CTUNE     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E3_GEN12_VCO_CTUNE(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_E3_GEN34_VCO_CTUNE(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_E3_GEN34_VCO_CTUNE     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_E3_GEN34_VCO_CTUNE(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_CMU_FF           MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0xff)
#define  MSCC_F_SDPCIE_PMA_PMA_CMU_FF_MSCC_PMA_CMU_LANE_ACCESS(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_CMU_FF_MSCC_PMA_CMU_LANE_ACCESS     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_CMU_FF_MSCC_PMA_CMU_LANE_ACCESS(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_00          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x100)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_00_R_SIMULATION_MODE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_00_R_SIMULATION_MODE     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_00_R_SIMULATION_MODE(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_01          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x101)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_01_CFG_PMA_TX_CK_BITWIDTH_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_01_CFG_PMA_TX_CK_BITWIDTH_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_01_CFG_PMA_TX_CK_BITWIDTH_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_EN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_EN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_EN(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_STR(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_STR     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_01_CFG_RXDET_STR(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_02          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x102)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_02_CFG_EN_ADV(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_02_CFG_EN_ADV       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_02_CFG_EN_ADV(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_02_CFG_EN_MAIN(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_02_CFG_EN_MAIN      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_02_CFG_EN_MAIN(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY(x)    ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY       BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY(x)    ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY2(x)   ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY2      BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_02_CFG_EN_DLY2(x)   ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_02_CFG_TAP_MAIN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_02_CFG_TAP_MAIN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_02_CFG_TAP_MAIN(x)  ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_03          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x103)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_03_CFG_TAP_ADV_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_03_CFG_TAP_ADV_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_03_CFG_TAP_ADV_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_04          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x104)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_04_CFG_TAP_DLY_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_04_CFG_TAP_DLY_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_04_CFG_TAP_DLY_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_05          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x105)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_05_CFG_TAP_DLY2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_05_CFG_TAP_DLY2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_05_CFG_TAP_DLY2_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_06          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x106)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_PD_DRIVER(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_PD_DRIVER     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_PD_DRIVER(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CLK(x)    ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CLK       BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CLK(x)    ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CML(x)    ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CML       BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_PD_CML(x)    ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_TX2RX_LP_EN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_TX2RX_LP_EN     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_TX2RX_LP_EN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_RX2TX_LP_EN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_RX2TX_LP_EN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_RX2TX_LP_EN(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_06_CFG_EN_PREEMPH(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_06_CFG_EN_PREEMPH     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_06_CFG_EN_PREEMPH(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_07          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x107)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_BYP(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_BYP     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_BYP(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_PU(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_PU     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_PU(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_VSEL_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_VSEL_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_07_CFG_RX_REG_VSEL_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_08          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x108)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_08_CFG_BYP_OC_CLK(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_08_CFG_BYP_OC_CLK     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_08_CFG_BYP_OC_CLK(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_08_CFG_CTLE_NEGC(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_08_CFG_CTLE_NEGC     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_08_CFG_CTLE_NEGC(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_09          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x109)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_09_CFG_EN_HYS_SQ(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_09_CFG_EN_HYS_SQ     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_09_CFG_EN_HYS_SQ(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_09_CFG_IP_RX_LS_SEL_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_09_CFG_IP_RX_LS_SEL_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_09_CFG_IP_RX_LS_SEL_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_0A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0A_CFG_LANE_ID_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0A_CFG_LANE_ID_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0A_CFG_LANE_ID_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0A_CFG_SUM_SETCM_EN_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_0B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0B_CFG_EQ_RES_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0B_CFG_EQ_RES_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0B_CFG_EQ_RES_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0B_CFG_PD_CTLE(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0B_CFG_PD_CTLE      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0B_CFG_PD_CTLE(x)   ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0B_CFG_CTLE_TP_EN(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0B_CFG_CTLE_TP_EN     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0B_CFG_CTLE_TP_EN(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_AFE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_AFE     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_AFE(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_SQ(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_SQ     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0B_CFG_RESETB_OSCAL_SQ(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_0C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_AFE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_AFE     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_AFE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_SQ(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_SQ     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_OSCAL_SQ(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_AFE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_AFE     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_AFE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_SQ(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_SQ     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_OSDAC_2X_SQ(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_AFE(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_AFE     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_AFE(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_SQ(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_SQ     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_OSDAC_SQ(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_RX_LS(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_RX_LS     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_PD_RX_LS(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0C_CFG_RX_PCIE_GEN12(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0C_CFG_RX_PCIE_GEN12     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0C_CFG_RX_PCIE_GEN12(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_0D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0D_CFG_CTLE_M_THR_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0D_CFG_CTLE_M_THR_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0D_CFG_CTLE_M_THR_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0D_CFG_EQR_BYP(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0D_CFG_EQR_BYP      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0D_CFG_EQR_BYP(x)   ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_0E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0E_CFG_EQC_FORCE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0E_CFG_EQC_FORCE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0E_CFG_EQC_FORCE_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0E_CFG_RXLB_EN(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0E_CFG_RXLB_EN      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0E_CFG_RXLB_EN(x)   ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0E_CFG_TXLB_EN(x)   ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0E_CFG_TXLB_EN      BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0E_CFG_TXLB_EN(x)   ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0E_CFG_SUM_SETCM_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0E_CFG_SUM_SETCM_EN     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0E_CFG_SUM_SETCM_EN(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_0F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x10f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_0F_R_CDR_M_GEN1_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_0F_R_CDR_M_GEN1_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_0F_R_CDR_M_GEN1_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_10          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x110)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_10_R_CDR_M_GEN2_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_10_R_CDR_M_GEN2_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_10_R_CDR_M_GEN2_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_11          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x111)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_11_R_CDR_M_GEN3_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_11_R_CDR_M_GEN3_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_11_R_CDR_M_GEN3_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_12          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x112)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_12_R_CDR_M_GEN4_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_12_R_CDR_M_GEN4_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_12_R_CDR_M_GEN4_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_13          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x113)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_13_CFG_DCDR_PD(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_13_CFG_DCDR_PD      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_13_CFG_DCDR_PD(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_13_CFG_PHID_1T(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_13_CFG_PHID_1T      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_13_CFG_PHID_1T(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_13_CFG_CDRCK_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_13_CFG_CDRCK_EN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_13_CFG_CDRCK_EN(x)  ((x) & BIT(2) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_14          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x114)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_14_CFG_PI_EXT_DAC_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_14_CFG_PI_EXT_DAC_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_14_CFG_PI_EXT_DAC_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_15          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x115)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_15_CFG_PI_EXT_DAC_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_15_CFG_PI_EXT_DAC_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_15_CFG_PI_EXT_DAC_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_16          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x116)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_16_CFG_PI_EXT_DAC_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_16_CFG_PI_EXT_DAC_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_16_CFG_PI_EXT_DAC_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_17          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x117)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_17_CFG_PI_EXT_DAC_30_24(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_17_CFG_PI_EXT_DAC_30_24     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_17_CFG_PI_EXT_DAC_30_24(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_18          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x118)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_OVR(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_OVR     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_OVR(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_18_CFG_PI_HOLD(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_18_CFG_PI_HOLD      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_18_CFG_PI_HOLD(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_DIR(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_DIR     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_DIR(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_SET(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_SET     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_18_CFG_PI_OFFSET_SET(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_QRT_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_QRT_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_18_CFG_PI_EXT_QRT_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_19          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x119)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_19_CFG_PI_OFFSET_GEN1_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_19_CFG_PI_OFFSET_GEN1_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_19_CFG_PI_OFFSET_GEN1_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_1A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_R_SCAN_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_R_SCAN_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_R_SCAN_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_EN(x)     ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_EN        BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_EN(x)     ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_DFE_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_DFE_EN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_DFE_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_STEPS_GEN1(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_STEPS_GEN1     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_STEPS_GEN1(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_FLOOP_STEPS_GEN1_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_FLOOP_STEPS_GEN1_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1A_CFG_PI_FLOOP_STEPS_GEN1_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_1B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_VCM_SEL(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_VCM_SEL      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_VCM_SEL(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_HOLD_DFE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_HOLD_DFE     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_HOLD_DFE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_SGN_H1(x)    ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_SGN_H1       BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_SGN_H1(x)    ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1B_CFG_RX_PCIE_GEN12_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_1C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1C_CFG_DFEDIG_BYP_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1C_CFG_DFEDIG_BYP_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1C_CFG_DFEDIG_BYP_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_1D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1D_CFG_DFE_BYP_H1_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1D_CFG_DFE_BYP_H1_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1D_CFG_DFE_BYP_H1_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_1E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1E_CFG_DFE_BYP_H2_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1E_CFG_DFE_BYP_H2_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1E_CFG_DFE_BYP_H2_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_1F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x11f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H3_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H3_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H3_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H4_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H4_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_1F_CFG_DFE_BYP_H4_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_20          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x120)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_20_CFG_DFE_BYP_H5_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_20_CFG_DFE_BYP_H5_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_20_CFG_DFE_BYP_H5_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_21          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x121)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_21_CFG_DFE_DLEV_6_0(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_21_CFG_DFE_DLEV_6_0     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_21_CFG_DFE_DLEV_6_0(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_22          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x122)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_22_CFG_DFETAP_EN_5_1(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_22_CFG_DFETAP_EN_5_1     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_22_CFG_DFETAP_EN_5_1(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_23          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x123)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_23_CFG_DFE_PD(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_23_CFG_DFE_PD       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_23_CFG_DFE_PD(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_23_CFG_EN_DFEDIG(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_23_CFG_EN_DFEDIG     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_23_CFG_EN_DFEDIG(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_23_CFG_DFECK_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_23_CFG_DFECK_EN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_23_CFG_DFECK_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_23_CFG_ERRAMP_PD(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_23_CFG_ERRAMP_PD     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_23_CFG_ERRAMP_PD(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_23_CFG_DFEDIG_M_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_23_CFG_DFEDIG_M_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_23_CFG_DFEDIG_M_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_24          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x124)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN1_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN1_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN1_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN2_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN2_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_24_CFG_PI_BW_GEN2_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_25          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x125)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN3_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN3_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN3_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN4_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN4_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_25_CFG_PI_BW_GEN4_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_26          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x126)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_26_CFG_ISCAN_EXT_DAC_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_26_CFG_ISCAN_EXT_DAC_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_26_CFG_ISCAN_EXT_DAC_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_27          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x127)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_27_CFG_ISCAN_EXT_DAC_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_27_CFG_ISCAN_EXT_DAC_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_27_CFG_ISCAN_EXT_DAC_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_28          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x128)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_28_CFG_ISCAN_EXT_DAC_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_28_CFG_ISCAN_EXT_DAC_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_28_CFG_ISCAN_EXT_DAC_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_29          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x129)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_29_CFG_ISCAN_EXT_DAC_30_24(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_29_CFG_ISCAN_EXT_DAC_30_24     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_29_CFG_ISCAN_EXT_DAC_30_24(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_2A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_OVR(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_OVR     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_OVR(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_QRT_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_QRT_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2A_CFG_ISCAN_EXT_QRT_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_2B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_SEL(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_SEL     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_SEL(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_RSTN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_RSTN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_RSTN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_STEPSIZE(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_STEPSIZE     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_ISCAN_STEPSIZE(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_FOM_SEL(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_FOM_SEL      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_FOM_SEL(x)   ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_ADD_VOLT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_ADD_VOLT     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_ADD_VOLT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2B_CFG_MAN_VOLT_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2B_CFG_MAN_VOLT_EN     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2B_CFG_MAN_VOLT_EN(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_2C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2C_CFG_COMP_NUM_SEL_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2C_CFG_COMP_NUM_SEL_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2C_CFG_COMP_NUM_SEL_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2C_CFG_OS_MAN_EN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2C_CFG_OS_MAN_EN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2C_CFG_OS_MAN_EN(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2C_CFG_R_OFFSET_DIR(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2C_CFG_R_OFFSET_DIR     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2C_CFG_R_OFFSET_DIR(x)  ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_2D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2D_CFG_MAN_VOLT_SEL_6_0(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2D_CFG_MAN_VOLT_SEL_6_0     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2D_CFG_MAN_VOLT_SEL_6_0(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_2E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2E_CFG_OS_5_0(x)    (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2E_CFG_OS_5_0       GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2E_CFG_OS_5_0(x)    (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_2F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x12f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CP_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CP_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CP_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CTRL_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CTRL_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_2F_CFG_VGA_CTRL_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_30          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x130)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_30_CFG_SUMMER_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_30_CFG_SUMMER_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_30_CFG_SUMMER_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_30_CFG_RXDIV_SEL_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_30_CFG_RXDIV_SEL_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_30_CFG_RXDIV_SEL_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_31          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x131)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_PI_RSTN(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_PI_RSTN      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_PI_RSTN(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_CDR_RSTN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_CDR_RSTN     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_CDR_RSTN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DFEDIG_GEN1(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DFEDIG_GEN1     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DFEDIG_GEN1(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_CTLE_RSTN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_CTLE_RSTN     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_CTLE_RSTN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DIV5_8(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DIV5_8     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_RSTN_DIV5_8(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_31_CFG_R50_EN(x)    ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_31_CFG_R50_EN       BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_31_CFG_R50_EN(x)    ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_32          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x132)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCLK_BASE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCLK_BASE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCLK_BASE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCML_BASE_GEN1_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCML_BASE_GEN1_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_32_CFG_ITX_IPCML_BASE_GEN1_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_33          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x133)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPDRIVER_BASE_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPDRIVER_BASE_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPDRIVER_BASE_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPPREEMP_BASE_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPPREEMP_BASE_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_33_CFG_ITX_IPPREEMP_BASE_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_34          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x134)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_RXTERM_PD(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_RXTERM_PD     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_RXTERM_PD(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_PD_SQ(x)     ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_PD_SQ        BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_PD_SQ(x)     ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_DIS_SQ(x)    ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_DIS_SQ       BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_DIS_SQ(x)    ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_HIZ(x)       ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_HIZ          BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_HIZ(x)       ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_34_CFG_EN_DFEDIG_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_35          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x135)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_35_CFG_TXRATE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_35_CFG_TXRATE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_35_CFG_TXRATE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_35_CFG_RXRATE_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_35_CFG_RXRATE_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_35_CFG_RXRATE_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_36          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x136)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_36_CFG_PREDRV_SLEWRATE_GEN1_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_36_CFG_PREDRV_SLEWRATE_GEN1_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_36_CFG_PREDRV_SLEWRATE_GEN1_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_36_CFG_EID_LP(x)    ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_36_CFG_EID_LP       BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_36_CFG_EID_LP(x)    ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_36_CFG_EN_PREDRV_EMPH(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_36_CFG_EN_PREDRV_EMPH     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_36_CFG_EN_PREDRV_EMPH(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SEL(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SEL     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SEL(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SETB(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SETB     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_36_CFG_PRBS_SETB(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_37          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x137)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_37_CFG_RXDET_COMP_PD(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_37_CFG_RXDET_COMP_PD     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_37_CFG_RXDET_COMP_PD(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_37_CFG_PD_RX_CKTREE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_37_CFG_PD_RX_CKTREE     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_37_CFG_PD_RX_CKTREE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_37_CFG_TXSWING_HALF(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_37_CFG_TXSWING_HALF     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_37_CFG_TXSWING_HALF(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_37_CFG_IP_PRE_BASE_GEN1_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_37_CFG_IP_PRE_BASE_GEN1_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_37_CFG_IP_PRE_BASE_GEN1_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_38          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x138)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_38_CFG_TACC_SEL_GEN1_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_38_CFG_TACC_SEL_GEN1_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_38_CFG_TACC_SEL_GEN1_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_38_CFG_RXFILT_Z_GEN1_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_38_CFG_RXFILT_Z_GEN1_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_38_CFG_RXFILT_Z_GEN1_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_39          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x139)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_39_CFG_RXFILT_Y_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_39_CFG_RXFILT_Y_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_39_CFG_RXFILT_Y_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_39_CFG_RX_SSC_LH_GEN1(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_39_CFG_RX_SSC_LH_GEN1     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_39_CFG_RX_SSC_LH_GEN1(x)  ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_3A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MIN_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MIN_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MIN_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MAX_GEN1_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MAX_GEN1_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3A_CFG_MP_MAX_GEN1_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_3B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MIN_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MIN_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MIN_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MAX_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MAX_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3B_CFG_MF_MAX_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_3C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_ACC(x)   ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_ACC      BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_ACC(x)   ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_2NDORDER_GEN1(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_2NDORDER_GEN1     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3C_CFG_DIS_2NDORDER_GEN1(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3C_CFG_ISCAN_EXT_DAC_B7_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_3D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3D_CFG_ACC_THR_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3D_CFG_ACC_THR_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3D_CFG_ACC_THR_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_3E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_CODE_AFE_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_CODE_AFE_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_CODE_AFE_5_0(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_AFE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_AFE     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3E_CFG_OC_BYP_AFE(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_3F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x13f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_CODE_SQ_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_CODE_SQ_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_CODE_SQ_5_0(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_SQ(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_SQ     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_3F_CFG_OC_BYP_SQ(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_40          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x140)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_40_CFG_LANE_RESERVE_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_40_CFG_LANE_RESERVE_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_40_CFG_LANE_RESERVE_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_41          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x141)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_41_CFG_LANE_RESERVE_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_41_CFG_LANE_RESERVE_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_41_CFG_LANE_RESERVE_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_42          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x142)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN1_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN1_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN1_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN2_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN2_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_42_CFG_CDR_KF_GEN2_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_43          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x143)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN3_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN3_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN3_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN4_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN4_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_43_CFG_CDR_KF_GEN4_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_44          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x144)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN2(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN2     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN2(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN3(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN3     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN3(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN4(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN4     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_44_CFG_CTLE_NEGC_GEN4(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_45          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x145)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN2(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN2     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN2(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN3(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN3     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_45_CFG_IP_RX_LS_SEL_GEN3(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_46          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x146)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_46_CFG_IP_RX_LS_SEL_GEN4(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_46_CFG_IP_RX_LS_SEL_GEN4     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_46_CFG_IP_RX_LS_SEL_GEN4(x)  (((x) >> 0) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_47          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x147)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN2(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN2     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN2(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN3(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN3     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN3(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN4(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN4     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_47_CFG_PI_EXT_DAC_B23TOB22_GEN4(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_48          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x148)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_48_CFG_ALOS_THR_GEN1_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_48_CFG_ALOS_THR_GEN1_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_48_CFG_ALOS_THR_GEN1_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_48_CFG_AUX_RXCK_SEL(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_48_CFG_AUX_RXCK_SEL     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_48_CFG_AUX_RXCK_SEL(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_48_CFG_CLK_ENQ(x)   ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_48_CFG_CLK_ENQ      BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_48_CFG_CLK_ENQ(x)   ((x) & BIT(5) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_49          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x149)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_49_CFG_CROSS_MARGIN_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_49_CFG_CROSS_MARGIN_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_49_CFG_CROSS_MARGIN_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_49_CFG_FIGMERIT_SEL(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_49_CFG_FIGMERIT_SEL     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_49_CFG_FIGMERIT_SEL(x)  ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_4A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_SP_CTLE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_SP_CTLE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_SP_CTLE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4A_CFG_RX_REG_BYP_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_4B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4B_CFG_CENTER_SPREADING(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4B_CFG_CENTER_SPREADING     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4B_CFG_CENTER_SPREADING(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_4C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4C_CFG_MCNTMAXVAL_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4C_CFG_MCNTMAXVAL_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4C_CFG_MCNTMAXVAL_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_4D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4D_CFG_NCNTMAXVAL_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4D_CFG_NCNTMAXVAL_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4D_CFG_NCNTMAXVAL_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_4E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4E_CFG_NCNTMAXVAL_10_8(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4E_CFG_NCNTMAXVAL_10_8     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4E_CFG_NCNTMAXVAL_10_8(x)  (((x) >> 0) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_4F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x14f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_EN(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_EN       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_EN(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_PI_BW_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_PI_BW_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_4F_CFG_SSC_PI_BW_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_50          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x150)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_PI_STEP_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_PI_STEP_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_PI_STEP_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RESETB(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RESETB     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RESETB(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RTL_CLK_SEL(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RTL_CLK_SEL     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_50_CFG_SSC_RTL_CLK_SEL(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_50_CFG_AUX_TXCK_SEL(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_50_CFG_AUX_TXCK_SEL     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_50_CFG_AUX_TXCK_SEL(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_50_CFG_JT_EN(x)     ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_50_CFG_JT_EN        BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_50_CFG_JT_EN(x)     ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_51          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x151)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN2(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN2     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN2(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN3(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN3     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_51_CFG_EQC_FORCE_GEN3(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_52          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x152)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_52_CFG_IBIAS_TUNE_RESERVE_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_52_CFG_IBIAS_TUNE_RESERVE_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_52_CFG_IBIAS_TUNE_RESERVE_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_53          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x153)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_53_R_TIME_CKB2CDR_PWRCHG_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_53_R_TIME_CKB2CDR_PWRCHG_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_53_R_TIME_CKB2CDR_PWRCHG_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_54          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x154)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_54_R_TIME_CKB2CDR_PWRCHG_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_54_R_TIME_CKB2CDR_PWRCHG_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_54_R_TIME_CKB2CDR_PWRCHG_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_55          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x155)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_55_CFG_EQC_FORCE_GEN4(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_55_CFG_EQC_FORCE_GEN4     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_55_CFG_EQC_FORCE_GEN4(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_55_CFG_EN_PREDRV_EMPH_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_56          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x156)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN2(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN2     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN2(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN3(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN3     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_56_CFG_VGA_CTRL_GEN3(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_57          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x157)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_57_CFG_VGA_CTRL_GEN4(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_57_CFG_VGA_CTRL_GEN4     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_57_CFG_VGA_CTRL_GEN4(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_58          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x158)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_58_CFG_TX_RSTB_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_58_CFG_TX_RSTB_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_58_CFG_TX_RSTB_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_59          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x159)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_59_CFG_TX_RSTB_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_59_CFG_TX_RSTB_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_59_CFG_TX_RSTB_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5A_CFG_TX_SETB_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5A_CFG_TX_SETB_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5A_CFG_TX_SETB_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5B_CFG_TX_SETB_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5B_CFG_TX_SETB_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5B_CFG_TX_SETB_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5C_LX_PWRCHG_INTERVAL_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5C_LX_PWRCHG_INTERVAL_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5C_LX_PWRCHG_INTERVAL_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5D_LX_PWRCHG_TIMER_B0_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5D_LX_PWRCHG_TIMER_B0_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5D_LX_PWRCHG_TIMER_B0_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5E_LX_PWRCHG_TIMER_B1_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5E_LX_PWRCHG_TIMER_B1_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5E_LX_PWRCHG_TIMER_B1_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_5F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x15f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_5F_LX_PWRCHG_TIMER_B2_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_5F_LX_PWRCHG_TIMER_B2_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_5F_LX_PWRCHG_TIMER_B2_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_60          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x160)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_60_LX_PWRCHG_TIMER_B8TOB4_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_60_LX_PWRCHG_TIMER_B8TOB4_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_60_LX_PWRCHG_TIMER_B8TOB4_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_61          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x161)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_61_LX_PWRCHG_TIMER_B11_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_61_LX_PWRCHG_TIMER_B11_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_61_LX_PWRCHG_TIMER_B11_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_62          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x162)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_62_LX_PWRCHG_TIMER_B12_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_62_LX_PWRCHG_TIMER_B12_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_62_LX_PWRCHG_TIMER_B12_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_63          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x163)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_63_LX_PWRCHG_TIMER_B13_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_63_LX_PWRCHG_TIMER_B13_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_63_LX_PWRCHG_TIMER_B13_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_64          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x164)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_64_LX_PWRCHG_TIMER_B14_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_64_LX_PWRCHG_TIMER_B14_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_64_LX_PWRCHG_TIMER_B14_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_65          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x165)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_65_LX_PWRCHG_TIMER_B15_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_65_LX_PWRCHG_TIMER_B15_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_65_LX_PWRCHG_TIMER_B15_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_66          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x166)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_66_LX_PWRCHG_TIMER_B16_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_66_LX_PWRCHG_TIMER_B16_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_66_LX_PWRCHG_TIMER_B16_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_67          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x167)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_67_LX_PWRCHG_TIMER_B17_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_67_LX_PWRCHG_TIMER_B17_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_67_LX_PWRCHG_TIMER_B17_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_68          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x168)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_68_LX_PWRCHG_TIMER_B18_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_68_LX_PWRCHG_TIMER_B18_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_68_LX_PWRCHG_TIMER_B18_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_69          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x169)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_69_LX_PWRCHG_TIMER_B19_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_69_LX_PWRCHG_TIMER_B19_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_69_LX_PWRCHG_TIMER_B19_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6A_LX_PWRCHG_TIMER_B20_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6A_LX_PWRCHG_TIMER_B20_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6A_LX_PWRCHG_TIMER_B20_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6B_LX_PWRCHG_TIMER_B22_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6B_LX_PWRCHG_TIMER_B22_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6B_LX_PWRCHG_TIMER_B22_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6C_LX_PWRCHG_TIMER_B24_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6C_LX_PWRCHG_TIMER_B24_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6C_LX_PWRCHG_TIMER_B24_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6D_LX_PWRCHG_TIMER_TX_DEEMPH_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6D_LX_PWRCHG_TIMER_TX_DEEMPH_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6D_LX_PWRCHG_TIMER_TX_DEEMPH_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN2(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN2     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN2(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN3(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN3     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6E_CFG_MF_MIN_GEN3(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_6F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x16f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_6F_CFG_MF_MIN_GEN4(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_6F_CFG_MF_MIN_GEN4     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_6F_CFG_MF_MIN_GEN4(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_70          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x170)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN2(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN2     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN2(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN3(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN3     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN3(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN4(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN4     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_70_CFG_RX_SP_CTLE_GEN4(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_71          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x171)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN2(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN2     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN2(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN3(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN3     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_71_CFG_PI_EXT_DAC_B20TOB18_GEN3(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_72          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x172)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_72_CFG_PI_EXT_DAC_B20TOB18_GEN4(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_72_CFG_PI_EXT_DAC_B20TOB18_GEN4     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_72_CFG_PI_EXT_DAC_B20TOB18_GEN4(x)  (((x) >> 0) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_73          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x173)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN2(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN2     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN2(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN3(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN3     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_73_CFG_ITX_IPDRIVER_BASE_GEN3(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_74          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x174)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_74_R_BIST_TIMER_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_74_R_BIST_TIMER_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_74_R_BIST_TIMER_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_75          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x175)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_75_R_BIST_TIMER_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_75_R_BIST_TIMER_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_75_R_BIST_TIMER_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_76          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x176)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_76_R_BIST_EN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_76_R_BIST_EN        BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_76_R_BIST_EN(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_76_R_BIST_ERRINJEC(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_76_R_BIST_ERRINJEC     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_76_R_BIST_ERRINJEC(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_76_R_FREE_RUN_MODE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_76_R_FREE_RUN_MODE     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_76_R_FREE_RUN_MODE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_76_R_BIST_MODE_2_0(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_76_R_BIST_MODE_2_0     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_76_R_BIST_MODE_2_0(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_77          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x177)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK_ZERO(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK_ZERO     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_77_R_BIST_CHK_ZERO(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_77_R_BIST_ERRSTOP(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_77_R_BIST_ERRSTOP     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_77_R_BIST_ERRSTOP(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_77_R_BIST_RXERR_LBK(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_77_R_BIST_RXERR_LBK     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_77_R_BIST_RXERR_LBK(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_78          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x178)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_78_R_TIME_DEASSERT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_78_R_TIME_DEASSERT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_78_R_TIME_DEASSERT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_79          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x179)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_79_R_TIME_DEASSERT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_79_R_TIME_DEASSERT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_79_R_TIME_DEASSERT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_7A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7A_R_TIME_ASSERT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7A_R_TIME_ASSERT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7A_R_TIME_ASSERT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_7B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7B_R_TIME_ASSERT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7B_R_TIME_ASSERT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7B_R_TIME_ASSERT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_7C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7C_R_DLOL_EN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7C_R_DLOL_EN        BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7C_R_DLOL_EN(x)     ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_7D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7D_R_DEASSERT_PPM_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7D_R_DEASSERT_PPM_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7D_R_DEASSERT_PPM_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_7E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7E_R_DEASSERT_PPM_9_8(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7E_R_DEASSERT_PPM_9_8     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7E_R_DEASSERT_PPM_9_8(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_7F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x17f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_7F_R_ASSERT_PPM_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_7F_R_ASSERT_PPM_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_7F_R_ASSERT_PPM_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_80          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x180)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_80_R_ASSERT_PPM_9_8(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_80_R_ASSERT_PPM_9_8     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_80_R_ASSERT_PPM_9_8(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_81          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x181)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_81_R_DLOS_EN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_81_R_DLOS_EN        BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_81_R_DLOS_EN(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_81_R_LOS_CKONE_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_81_R_LOS_CKONE_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_81_R_LOS_CKONE_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_82          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x182)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_82_R_TIME_LOS_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_82_R_TIME_LOS_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_82_R_TIME_LOS_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_82_R_ALOS_EN(x)     ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_82_R_ALOS_EN        BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_82_R_ALOS_EN(x)     ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_82_R_LOL_RESET(x)   ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_82_R_LOL_RESET      BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_82_R_LOL_RESET(x)   ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_82_R_TX_RSTN(x)     ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_82_R_TX_RSTN        BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_82_R_TX_RSTN(x)     ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_82_R_RX_RSTN(x)     ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_82_R_RX_RSTN        BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_82_R_RX_RSTN(x)     ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_83          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x183)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_TX_BIT_REVERSE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_TX_BIT_REVERSE     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_TX_BIT_REVERSE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_TX_POL_INV(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_TX_POL_INV     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_TX_POL_INV(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_RX_BIT_REVERSE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_RX_BIT_REVERSE     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_RX_BIT_REVERSE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_RX_POL_INV(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_RX_POL_INV     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_RX_POL_INV(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_DFE_RSTN(x)    ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_DFE_RSTN       BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_DFE_RSTN(x)    ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_CDR_RSTN(x)    ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_CDR_RSTN       BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_CDR_RSTN(x)    ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_83_R_CTLE_RSTN(x)   ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_83_R_CTLE_RSTN      BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_83_R_CTLE_RSTN(x)   ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_84          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x184)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_84_R_TXEI(x)        ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_84_R_TXEI           BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_84_R_TXEI(x)        ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_84_R_LOL_CLR(x)     ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_84_R_LOL_CLR        BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_84_R_LOL_CLR(x)     ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_84_R_LOGICAL_RXEI_SEL(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_84_R_LOGICAL_RXEI_SEL     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_84_R_LOGICAL_RXEI_SEL(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_85          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x185)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_85_R_RESERVE_0_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_85_R_RESERVE_0_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_85_R_RESERVE_0_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_86          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x186)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_86_R_RESERVE_0_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_86_R_RESERVE_0_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_86_R_RESERVE_0_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_87          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x187)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_87_R_RESERVE_1_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_87_R_RESERVE_1_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_87_R_RESERVE_1_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_88          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x188)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_88_R_RESERVE_1_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_88_R_RESERVE_1_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_88_R_RESERVE_1_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_89          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x189)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_89_R_TIME_CKB2CDR_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_89_R_TIME_CKB2CDR_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_89_R_TIME_CKB2CDR_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8A_R_TIME_CKB2CDR_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8A_R_TIME_CKB2CDR_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8A_R_TIME_CKB2CDR_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8B_R_TIME_CDR2TXRX_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8B_R_TIME_CDR2TXRX_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8B_R_TIME_CDR2TXRX_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8C_R_TIME_CDR2TXRX_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8C_R_TIME_CDR2TXRX_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8C_R_TIME_CDR2TXRX_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8D_R_TIME_CTLE2DFE_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8D_R_TIME_CTLE2DFE_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8D_R_TIME_CTLE2DFE_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8E_R_TIME_CTLE2DFE_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8E_R_TIME_CTLE2DFE_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8E_R_TIME_CTLE2DFE_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_8F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x18f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_8F_R_TIME_TXRX2CTLE_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_8F_R_TIME_TXRX2CTLE_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_8F_R_TIME_TXRX2CTLE_5_0(x)  (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_90          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x190)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_90_R_CLK_OUT_SEL_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_90_R_CLK_OUT_SEL_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_90_R_CLK_OUT_SEL_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_90_R_EN_PWRCHG_RST_TIMER(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_90_R_EN_PWRCHG_RST_TIMER     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_90_R_EN_PWRCHG_RST_TIMER(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_90_R_OSCAL_REG(x)   ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_90_R_OSCAL_REG      BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_90_R_OSCAL_REG(x)   ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_AFE(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_AFE     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_AFE(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_SQ(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_SQ     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_90_R_AUTO_OSCAL_SQ(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_91          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x191)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_91_R_LBSLV_IN_PMAD(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_91_R_LBSLV_IN_PMAD     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_91_R_LBSLV_IN_PMAD(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_91_R_MULTI_LANE_MODE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_91_R_MULTI_LANE_MODE     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_91_R_MULTI_LANE_MODE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_91_R_MASK_EI_SOURCE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_91_R_MASK_EI_SOURCE     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_91_R_MASK_EI_SOURCE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_91_R_DISABLE_EI_FILTER(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_91_R_DISABLE_EI_FILTER     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_91_R_DISABLE_EI_FILTER(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_91_R_RXEI_FILTER_FACTOR_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_91_R_RXEI_FILTER_FACTOR_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_91_R_RXEI_FILTER_FACTOR_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_92          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x192)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_92_R_TXEI_DLY_SEL_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_92_R_TXEI_DLY_SEL_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_92_R_TXEI_DLY_SEL_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_92_R_TXEI_ADV_SEL_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_92_R_TXEI_ADV_SEL_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_92_R_TXEI_ADV_SEL_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_93          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x193)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_RXEI_FIFO_RST_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_RXEI_FIFO_RST_EN     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_RXEI_FIFO_RST_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_DWIDTHCTRL_FROM_HWT(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_DWIDTHCTRL_FROM_HWT     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_DWIDTHCTRL_FROM_HWT(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_DIS_RESTORE_DFE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_DIS_RESTORE_DFE     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_DIS_RESTORE_DFE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_EN_RATECHG_CTRL(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_EN_RATECHG_CTRL     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_EN_RATECHG_CTRL(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_REG_MANUAL(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_REG_MANUAL     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_REG_MANUAL(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_AUXCKSEL_FROM_HWT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_AUXCKSEL_FROM_HWT     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_AUXCKSEL_FROM_HWT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_LANE_ID_FROM_HWT(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_LANE_ID_FROM_HWT     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_LANE_ID_FROM_HWT(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_93_R_RX_PCIE_GEN12_FROM_HWT(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_93_R_RX_PCIE_GEN12_FROM_HWT     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_93_R_RX_PCIE_GEN12_FROM_HWT(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_94          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x194)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_94_R_DWIDTHCTRL_2_0(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_94_R_DWIDTHCTRL_2_0     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_94_R_DWIDTHCTRL_2_0(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_94_R_ISCAN_REG(x)   ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_94_R_ISCAN_REG      BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_94_R_ISCAN_REG(x)   ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_94_R_TXEQ_REG(x)    ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_94_R_TXEQ_REG       BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_94_R_TXEQ_REG(x)    ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_94_R_MISC_REG(x)    ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_94_R_MISC_REG       BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_94_R_MISC_REG(x)    ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_94_R_SWING_REG(x)   ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_94_R_SWING_REG      BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_94_R_SWING_REG(x)   ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_95          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x195)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_95_R_DBG_SEL_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_95_R_DBG_SEL_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_95_R_DBG_SEL_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_96          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x196)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_96_R_BIST_PATTERN_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_96_R_BIST_PATTERN_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_96_R_BIST_PATTERN_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_97          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x197)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_97_R_BIST_PATTERN_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_97_R_BIST_PATTERN_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_97_R_BIST_PATTERN_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_98          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x198)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_98_R_BIST_PATTERN_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_98_R_BIST_PATTERN_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_98_R_BIST_PATTERN_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_99          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x199)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_99_R_BIST_PATTERN_31_24(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_99_R_BIST_PATTERN_31_24     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_99_R_BIST_PATTERN_31_24(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_9A          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19a)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9A_R_BIST_PATTERN_39_32(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9A_R_BIST_PATTERN_39_32     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9A_R_BIST_PATTERN_39_32(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_9B          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19b)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9B_R_BIST_PATTERN_47_40(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9B_R_BIST_PATTERN_47_40     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9B_R_BIST_PATTERN_47_40(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_9C          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19c)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9C_R_BIST_PATTERN_55_48(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9C_R_BIST_PATTERN_55_48     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9C_R_BIST_PATTERN_55_48(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_9D          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19d)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9D_R_BIST_PATTERN_63_56(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9D_R_BIST_PATTERN_63_56     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9D_R_BIST_PATTERN_63_56(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_9E          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19e)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_RXEQ_REG(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_RXEQ_REG       BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_RXEQ_REG(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_AUTO_RST_TREE_PD_MAN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_AUTO_RST_TREE_PD_MAN     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_AUTO_RST_TREE_PD_MAN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_EN_AUTO_CDR_RSTN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_EN_AUTO_CDR_RSTN     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_EN_AUTO_CDR_RSTN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_SATA_CHG_MODE(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_SATA_CHG_MODE     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_SATA_CHG_MODE(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_DFETAP_SGN_MAG(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_DFETAP_SGN_MAG     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_DFETAP_SGN_MAG(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_REG(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_REG     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_REG(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_EN(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_EN     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_EN(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_D(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_D     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9E_R_TX_BEACON_D(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_9F          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x19f)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_ALOS_THR_FROM_HWT(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_ALOS_THR_FROM_HWT     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_ALOS_THR_FROM_HWT(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_RXDET_REG(x)   ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_RXDET_REG      BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_RXDET_REG(x)   ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_SWING_RATECHG_REG(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_SWING_RATECHG_REG     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_SWING_RATECHG_REG(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_TXEQ_RATECHG_REG(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_TXEQ_RATECHG_REG     BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_TXEQ_RATECHG_REG(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_RXEQ_RATECHG_REG(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_RXEQ_RATECHG_REG     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_RXEQ_RATECHG_REG(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_PI_HOLD_REG(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_PI_HOLD_REG     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_PI_HOLD_REG(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_9F_R_SUM_SETCM_EN_REG(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_9F_R_SUM_SETCM_EN_REG     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_9F_R_SUM_SETCM_EN_REG(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_A0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A0_R_DWF_TX_DIV_MODE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A0_R_DWF_TX_DIV_MODE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A0_R_DWF_TX_DIV_MODE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A0_R_TXFIFO_INI_RDPTR_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A0_R_TXFIFO_INI_RDPTR_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A0_R_TXFIFO_INI_RDPTR_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A1_R_PMA_TXCK_DIV_SEL_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A1_R_PMA_TXCK_DIV_SEL_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A1_R_PMA_TXCK_DIV_SEL_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A1_R_SSC_FROM_HWT(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A1_R_SSC_FROM_HWT     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A1_R_SSC_FROM_HWT(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A1_R_CDR_FROM_HWT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A1_R_CDR_FROM_HWT     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A1_R_CDR_FROM_HWT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING_FROM_HWT(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING_FROM_HWT     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING_FROM_HWT(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING     BIT(7)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A1_R_PCLK_GATING(x)  ((x) & BIT(7) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_A2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A2_R_PCS2PMA_PHYMODE_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A2_R_PCS2PMA_PHYMODE_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A2_R_PCS2PMA_PHYMODE_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A3_R_DEASSERT_PPM_SSC_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A3_R_DEASSERT_PPM_SSC_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A3_R_DEASSERT_PPM_SSC_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A4_R_DEASSERT_PPM_SSC_11_8(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A4_R_DEASSERT_PPM_SSC_11_8     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A4_R_DEASSERT_PPM_SSC_11_8(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A5          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a5)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A5_R_ASSERT_PPM_SSC_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A5_R_ASSERT_PPM_SSC_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A5_R_ASSERT_PPM_SSC_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A6          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a6)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A6_R_ASSERT_PPM_SSC_11_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A6_R_ASSERT_PPM_SSC_11_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A6_R_ASSERT_PPM_SSC_11_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A7          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a7)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN2_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN2_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN2_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN3_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN3_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A7_CFG_PI_FLOOP_STEPS_GEN3_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A8          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a8)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A8_CFG_PI_FLOOP_STEPS_GEN4_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A8_CFG_PI_FLOOP_STEPS_GEN4_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A8_CFG_PI_FLOOP_STEPS_GEN4_1_0(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_A9          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1a9)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_A9_CFG_ISCAN_EXT_DAC_B12TOB8_GEN2_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_A9_CFG_ISCAN_EXT_DAC_B12TOB8_GEN2_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_A9_CFG_ISCAN_EXT_DAC_B12TOB8_GEN2_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AA          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1aa)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AA_CFG_ISCAN_EXT_DAC_B12TOB8_GEN3_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AA_CFG_ISCAN_EXT_DAC_B12TOB8_GEN3_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AA_CFG_ISCAN_EXT_DAC_B12TOB8_GEN3_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AB          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ab)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AB_CFG_ISCAN_EXT_DAC_B12TOB8_GEN4_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AB_CFG_ISCAN_EXT_DAC_B12TOB8_GEN4_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AB_CFG_ISCAN_EXT_DAC_B12TOB8_GEN4_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AC          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ac)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AC_CFG_ALOS_THR_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AD          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ad)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AD_CFG_ALOS_THR_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AD_CFG_ALOS_THR_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AD_CFG_ALOS_THR_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AE          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ae)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AE_CFG_ITX_IPDRIVER_BASE_GEN4(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AE_CFG_ITX_IPDRIVER_BASE_GEN4     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AE_CFG_ITX_IPDRIVER_BASE_GEN4(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AE_CFG_VGA_CAP_GEN2(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AE_CFG_VGA_CAP_GEN2     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AE_CFG_VGA_CAP_GEN2(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_AF          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1af)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN3(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN3     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN3(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN4(x)  (GENMASK(6,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN4     GENMASK(6,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_AF_CFG_VGA_CAP_GEN4(x)  (((x) >> 4) & GENMASK(2,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN2_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN2_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN2_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN3_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN3_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B0_CFG_RXFILT_Z_GEN3_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B1_CFG_RXFILT_Z_GEN4_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B1_CFG_RXFILT_Z_GEN4_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B1_CFG_RXFILT_Z_GEN4_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B1_CFG_DIS_2NDORDER_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_B2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B2_CFG_PI_EXT_DAC_B17TOB14_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B17TOB14_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B17TOB14_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B17TOB14_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B3_CFG_PI_EXT_DAC_B21_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_B4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN2(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN2     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN2(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN3(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN3     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN3(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN4(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN4     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_RX_SSC_LH_GEN4(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B4_CFG_PI_STEPS_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_B5          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b5)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B5_CFG_PI_OFFSET_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B6          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b6)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B6_CFG_PI_OFFSET_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B6_CFG_PI_OFFSET_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B6_CFG_PI_OFFSET_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B7          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b7)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN2_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN2_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN2_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN3_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN3_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B7_CFG_TACC_SEL_GEN3_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B8          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b8)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B8_CFG_TACC_SEL_GEN4_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B8_CFG_TACC_SEL_GEN4_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B8_CFG_TACC_SEL_GEN4_1_0(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_B9          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1b9)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_B9_CFG_PI_EXT_DAC_B3TOB0_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_BA          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ba)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BA_CFG_PI_EXT_DAC_B3TOB0_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BA_CFG_PI_EXT_DAC_B3TOB0_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BA_CFG_PI_EXT_DAC_B3TOB0_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_BB          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1bb)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BB_CFG_ISCAN_EXT_DAC_B4TOB0_GEN2_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BB_CFG_ISCAN_EXT_DAC_B4TOB0_GEN2_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BB_CFG_ISCAN_EXT_DAC_B4TOB0_GEN2_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_BC          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1bc)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BC_CFG_ISCAN_EXT_DAC_B4TOB0_GEN3_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BC_CFG_ISCAN_EXT_DAC_B4TOB0_GEN3_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BC_CFG_ISCAN_EXT_DAC_B4TOB0_GEN3_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_BD          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1bd)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BD_CFG_ISCAN_EXT_DAC_B4TOB0_GEN4_4_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BD_CFG_ISCAN_EXT_DAC_B4TOB0_GEN4_4_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BD_CFG_ISCAN_EXT_DAC_B4TOB0_GEN4_4_0(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_BE          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1be)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN2(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN2     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN2(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN3(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN3     BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN3(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN4(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN4     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_RSTN_DFEDIG_GEN4(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN2(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN2     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN2(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN3(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN3     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN3(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN4(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN4     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BE_CFG_ISCAN_EXT_DAC_B30_GEN4(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_BF          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1bf)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BF_R_REFCLK_DIV(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BF_R_REFCLK_DIV     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BF_R_REFCLK_DIV(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BF_R_AUTO_PWRON_ISCAN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BF_R_AUTO_PWRON_ISCAN     BIT(4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BF_R_AUTO_PWRON_ISCAN(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BF_R_SHORT_CALCNT(x)  ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BF_R_SHORT_CALCNT     BIT(5)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BF_R_SHORT_CALCNT(x)  ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_BF_R_SPDCHG_RECAL(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_BF_R_SPDCHG_RECAL     BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_BF_R_SPDCHG_RECAL(x)  ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_C0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C0_PI_DAC_7_0(x)    (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C0_PI_DAC_7_0       GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C0_PI_DAC_7_0(x)    (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C1_PI_DAC_15_8(x)   (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C1_PI_DAC_15_8      GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C1_PI_DAC_15_8(x)   (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C2_PI_DAC_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C2_PI_DAC_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C2_PI_DAC_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C3_PI_DAC_30_24(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C3_PI_DAC_30_24     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C3_PI_DAC_30_24(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C4_PI_QRT_CODE_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C4_PI_QRT_CODE_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C4_PI_QRT_CODE_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C4_VGAR_CODE_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C4_VGAR_CODE_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C4_VGAR_CODE_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C5          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c5)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C5_H1_5_0(x)        (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C5_H1_5_0           GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C5_H1_5_0(x)        (((x) >> 0) & GENMASK(5,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C6          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c6)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C6_H2_4_0(x)        (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C6_H2_4_0           GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C6_H2_4_0(x)        (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C7          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c7)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C7_H3_3_0(x)        (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C7_H3_3_0           GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C7_H3_3_0(x)        (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C8          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c8)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C8_H4_3_0(x)        (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C8_H4_3_0           GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C8_H4_3_0(x)        (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_C9          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1c9)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_C9_H5_3_0(x)        (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_C9_H5_3_0           GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_C9_H5_3_0(x)        (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_CA          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ca)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CA_DLEV_6_0(x)      (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CA_DLEV_6_0         GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CA_DLEV_6_0(x)      (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_CB          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1cb)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CB_OSDAC_CODE_AFE_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CB_OSDAC_CODE_AFE_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CB_OSDAC_CODE_AFE_5_0(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CB_CALEND_AFE(x)    ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CB_CALEND_AFE       BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CB_CALEND_AFE(x)    ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_CC          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1cc)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CC_OSDAC_CODE_SQ_5_0(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CC_OSDAC_CODE_SQ_5_0     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CC_OSDAC_CODE_SQ_5_0(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CC_CALEND_SQ(x)     ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CC_CALEND_SQ        BIT(6)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CC_CALEND_SQ(x)     ((x) & BIT(6) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_CD          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1cd)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CD_CFG_STATUS_RESERVE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CD_CFG_STATUS_RESERVE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CD_CFG_STATUS_RESERVE_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_CE          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1ce)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CE_PHYMODE_CUR(x)   (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CE_PHYMODE_CUR      GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CE_PHYMODE_CUR(x)   (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_CF          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1cf)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CF_RXRATE_CUR(x)    (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CF_RXRATE_CUR       GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CF_RXRATE_CUR(x)    (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_CF_TXRATE_CUR(x)    (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_CF_TXRATE_CUR       GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_CF_TXRATE_CUR(x)    (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D0_FAST_EYE_SCAN_FAIL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D0_FAST_EYE_SCAN_FAIL     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D0_FAST_EYE_SCAN_FAIL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D0_ISCAN_DONE(x)    ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D0_ISCAN_DONE       BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D0_ISCAN_DONE(x)    ((x) & BIT(1) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_D1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D1_ISCAN_RESULTS_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D1_ISCAN_RESULTS_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D1_ISCAN_RESULTS_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D2_ISCAN_RESULTS_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D2_ISCAN_RESULTS_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D2_ISCAN_RESULTS_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D3_ISCAN_RESULTS_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D3_ISCAN_RESULTS_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D3_ISCAN_RESULTS_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D4_ISCAN_RESULTS_31_24(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D4_ISCAN_RESULTS_31_24     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D4_ISCAN_RESULTS_31_24(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D5          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d5)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D5_ISCAN_RESULTS_39_32(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D5_ISCAN_RESULTS_39_32     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D5_ISCAN_RESULTS_39_32(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D6          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d6)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D6_ISCAN_RESULTS_47_40(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D6_ISCAN_RESULTS_47_40     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D6_ISCAN_RESULTS_47_40(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D7          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d7)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D7_ISCAN_RESULTS_55_48(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D7_ISCAN_RESULTS_55_48     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D7_ISCAN_RESULTS_55_48(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D8          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d8)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D8_ISCAN_RESULTS_63_56(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D8_ISCAN_RESULTS_63_56     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D8_ISCAN_RESULTS_63_56(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_D9          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1d9)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_D9_ISCAN_RESULTS_64(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_D9_ISCAN_RESULTS_64     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_D9_ISCAN_RESULTS_64(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_DA          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1da)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DA_ISACN_RESULT(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DA_ISACN_RESULT     BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DA_ISACN_RESULT(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_DB          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1db)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DB_ISACN_VOLT_STAT_6_0(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DB_ISACN_VOLT_STAT_6_0     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DB_ISACN_VOLT_STAT_6_0(x)  (((x) >> 0) & GENMASK(6,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_DC          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1dc)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DC_ISCAN_ERR_CNT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DC_ISCAN_ERR_CNT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DC_ISCAN_ERR_CNT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_DD          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1dd)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DD_ISCAN_ERR_CNT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DD_ISCAN_ERR_CNT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DD_ISCAN_ERR_CNT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_DE          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1de)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DE_EQC_CODE_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DE_EQC_CODE_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DE_EQC_CODE_3_0(x)  (((x) >> 0) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_DF          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1df)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DF_LOL_UDL(x)       ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DF_LOL_UDL          BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DF_LOL_UDL(x)       ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DF_LOL(x)           ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DF_LOL              BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DF_LOL(x)           ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DF_PMA2PCS_RXEI_FILTERED(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DF_PMA2PCS_RXEI_FILTERED     BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DF_PMA2PCS_RXEI_FILTERED(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_DF_SQUELCH(x)       ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_DF_SQUELCH          BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_DF_SQUELCH(x)       ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_E0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1e0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E0_BIST_RUN(x)      ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E0_BIST_RUN         BIT(0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E0_BIST_RUN(x)      ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E0_BIST_OK(x)       ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E0_BIST_OK          BIT(1)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E0_BIST_OK(x)       ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E0_BIST_ERR(x)      ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E0_BIST_ERR         BIT(2)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E0_BIST_ERR(x)      ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E0_BIST_DONE(x)     ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E0_BIST_DONE        BIT(3)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E0_BIST_DONE(x)     ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PMA_PMA_LANE_E1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1e1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E1_BIST_ERR_CNT_7_0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E1_BIST_ERR_CNT_7_0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E1_BIST_ERR_CNT_7_0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_E2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1e2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E2_BIST_ERR_CNT_15_8(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E2_BIST_ERR_CNT_15_8     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E2_BIST_ERR_CNT_15_8(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_E3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1e3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E3_BIST_ERR_CNT_23_16(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E3_BIST_ERR_CNT_23_16     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E3_BIST_ERR_CNT_23_16(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_E4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1e4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_E4_BIST_ERR_CNT_31_24(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_E4_BIST_ERR_CNT_31_24     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_E4_BIST_ERR_CNT_31_24(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F0          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f0)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN2_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN2_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN2_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN3_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN3_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F0_CFG_PREDRV_SLEWRATE_GEN3_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F1          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f1)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F1_CFG_PREDRV_SLEWRATE_GEN4_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F1_CFG_PREDRV_SLEWRATE_GEN4_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F1_CFG_PREDRV_SLEWRATE_GEN4_1_0(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F2          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f2)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN2_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN2_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN2_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN3_3_0(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN3_3_0     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F2_CFG_MP_MAX_GEN3_3_0(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F3          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f3)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F3_CFG_MP_MAX_GEN4_3_0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F3_CFG_MP_MAX_GEN4_3_0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F3_CFG_MP_MAX_GEN4_3_0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F3_CFG_ITX_IPCML_BASE_GEN2_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F3_CFG_ITX_IPCML_BASE_GEN2_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F3_CFG_ITX_IPCML_BASE_GEN2_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F4          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f4)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN3_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN3_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN3_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN4_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN4_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F4_CFG_ITX_IPCML_BASE_GEN4_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F5          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f5)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN2_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN2_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN2_1_0(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN3_1_0(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN3_1_0     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F5_CFG_IP_PRE_BASE_GEN3_1_0(x)  (((x) >> 4) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F6          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f6)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F6_CFG_IP_PRE_BASE_GEN4_1_0(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F6_CFG_IP_PRE_BASE_GEN4_1_0     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F6_CFG_IP_PRE_BASE_GEN4_1_0(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F7          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f7)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F7_CFG_TAP_ADV_GEN2(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F7_CFG_TAP_ADV_GEN2     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F7_CFG_TAP_ADV_GEN2(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F8          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f8)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F8_CFG_TAP_ADV_GEN3(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F8_CFG_TAP_ADV_GEN3     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F8_CFG_TAP_ADV_GEN3(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_F9          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1f9)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_F9_CFG_TAP_ADV_GEN4(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_F9_CFG_TAP_ADV_GEN4     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_F9_CFG_TAP_ADV_GEN4(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_FA          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1fa)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FA_CFG_TAP_DLY_GEN2(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FA_CFG_TAP_DLY_GEN2     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FA_CFG_TAP_DLY_GEN2(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_FB          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1fb)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FB_CFG_TAP_DLY_GEN3(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FB_CFG_TAP_DLY_GEN3     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FB_CFG_TAP_DLY_GEN3(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_FC          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1fc)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FC_CFG_TAP_DLY_GEN4(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FC_CFG_TAP_DLY_GEN4     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FC_CFG_TAP_DLY_GEN4(x)  (((x) >> 0) & GENMASK(4,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_FD          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1fd)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN2(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN2     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN2(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN3(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN3     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FD_CFG_EQ_RES_GEN3(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PMA_PMA_LANE_FE          MSCC_IOREG(MSCC_TO_SDPCIE_PMA,0x1fe)
#define  MSCC_F_SDPCIE_PMA_PMA_LANE_FE_CFG_EQ_RES_GEN4(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PMA_PMA_LANE_FE_CFG_EQ_RES_GEN4     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PMA_PMA_LANE_FE_CFG_EQ_RES_GEN4(x)  (((x) >> 0) & GENMASK(3,0))


#endif /* _MSCC_FA_REGS_SDPCIE_PMA_H_ */
