<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:30.2230</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0091617</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.02.01</openDate><openNumber>10-2024-0014187</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.25</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는, 기판; 상기 기판 상에 배치된 인터포저; 상기 인터포저 상에 배치된 반도체 소자를 포함하고, 상기 기판은 상기 인터포저와 수직으로 중첩되지 않는 제1 댐부를 포함하고, 상기 인터포저는 상기 반도체 소자와 수직으로 중첩되지 않는 제2 댐부를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판; 상기 기판 상에 배치된 인터포저;상기 인터포저 상에 배치된 반도체 소자를 포함하고,상기 기판은 상기 인터포저와 수직으로 중첩되지 않는 제1 댐부를 포함하고,상기 인터포저는 상기 반도체 소자와 수직으로 중첩되지 않는 제2 댐부를 포함한,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 기판과 상기 인터포저 사이에 배치된 제1 접속부;를 포함하고,상기 제1 댐부의 상면은 상기 제1 접속부의 상면 및 상기 인터포저의 하면보다 낮게 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 댐부의 상면과 상기 제1 접속부의 상면 사이의 수직 거리에 대응하는 높이 차이는 3㎛ 내지 15㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 기판, 상기 인터포저 및 상기 반도체 소자를 몰딩하는 몰딩 부재를 더 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 몰딩 부재는,상기 기판과 상기 인터포저 사이의 영역을 몰딩하는 제1 몰딩층;상기 인터포저와 상기 반도체 소자 사이의 영역을 몰딩하는 제2 몰딩층; 및상기 제1 댐부와 상기 제1 몰딩층의 사이 영역, 상기 인터포저의 측부 영역, 상기 제2 댐부와 상기 제2 몰딩층의 사이 영역, 및 상기 반도체 소자를 몰딩하는 제3 몰딩층을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제3 몰딩층은 상기 제2 댐부를 몰딩하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 기판은 상기 인터포저와 수직으로 중첩된 제1 영역을 포함하고,상기 제1 댐부는 상기 제1 영역과 이격된 위치에서 상기 제1 영역의 둘레를 감싸며 배치되고,상기 제1 댐부의 내측면과 상기 제1 영역의 외측 사이의 수평 거리의 간격은 상기 제1 댐부의 내측면을 따라 동일한 간격을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 인터포저는 상기 반도체 소자와 수직으로 중첩된 제2 영역을 포함하고,상기 제2 댐부는 상기 제2 영역과 이격된 위치에서 상기 제1 영역의 둘레를 감싸며 배치되고,상기 제2 댐부의 내측면과 상기 제2 영역의 외측 사이의 수평 거리의 간격은 상기 제2 댐부의 내측면을 따라 동일한 간격을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제7항 또는 제8항에 있어서,상기 간격은 10㎛ 내지 30㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제7항 또는 제8항에 있어서,상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나의 내측면은,제1 수평 방향으로 연장되는 제1 내측면과,상기 제1 수평 방향과 수직한 제2 수평 방향으로 연장되는 제2 내측면과,상기 제1 내측면과 상기 제2 내측면 사이에 위치하고 일정 곡률을 가지는 곡면의 제3 내측면을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 반도체 소자는 상기 인터포저 상에 상호 이격되며 배치된 제1 및 제2 반도체 소자를 포함하고,상기 제2 영역은,상기 제1 반도체 소자와 수직으로 중첩된 영역과,상기 제2 반도체 소자와 수직으로 중첩된 영역과,상기 제1 및 제2 반도체 소자 사이의 이격 영역과 수직으로 중첩된 영역을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제7항 또는 제8항에 있어서,상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나의 내측면은 상면에서 하면을 향하여 폭이 증가하는 경사를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 댐부 및 상기 제2 댐부 중 적어도 하나의 외측면은 상기 내측면이 가지는 경사와 다른 방향으로 기울어진 경사를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 기판은 상기 기판의 상면에서 상기 기판의 하면을 향하여 오목한 캐비티를 포함하고,상기 캐비티의 사이즈는 상기 인터포저의 사이즈보다 크고,상기 캐비티의 측벽은 상기 인터포저와 수직으로 중첩되지 않으며,상기 제1 댐부는 상기 기판의 상기 캐비티의 측벽인,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 인터포저는 상기 인터포저의 상면에서 상기 인터포저의 하면을 향하여 오목한 캐비티를 포함하고,상기 캐비티의 사이즈는 상기 반도체 소자의 사이즈보다 크고,상기 캐비티의 측벽은 상기 반도체 소자와 수직으로 중첩되지 않으며,상기 제2 댐부는 상기 인터포저의 상기 캐비티의 측벽인,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제8항에 있어서,상기 제2 댐부는 적어도 하나의 오픈 영역을 포함하고,상기 제2 댐부는 상기 제2 영역의 둘레의 일부를 감싸는 개루프 형상을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 댐부는 적어도 하나의 오픈 영역을 포함하며 상기 제1 영역의 둘레의 일부를 감싸는 개루프 형상을 가지고,상기 제1 댐부의 오픈 영역의 폭은 상기 제2 댐부의 오픈 영역의 폭보다 큰,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SIM, WOO SEOP</engName><name>심우섭</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HAN, JUNG EUN</engName><name>한정은</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.07.25</receiptDate><receiptNumber>1-1-2022-0773651-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-1-2025-0848205-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220091617.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c935afff2c1c757082001bcfc51c4cf1ad9ab2634722afe4820a2e78ad688695de2b9600e0deba6236afa4f77148ff804837fb0cdf04c48c538</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5ae89add3b9da50c407173c136596bed2e413455f02f4d111ae100654ecda6685db5b68015a8f15721fac8d68dee6d664b99b25a8b82948c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>