# README

1. 新建工程，添加./kernel_verilog下代码
2. 按照实际目录修改./test/tile_run.py 和 ./kernel_verilog/sim/unstructured/tb_stc_core_auto.sv中的文件地址信息
3. 运行tile_run.py，此时会出现提示"Please run verilog simulation."
4. 运行tb_stc_core_auto.sv
5. 回到python命令行，输入任意键继续
6. 显示测试结果