La plupart des processeurs modernes (???) comportent des bus entre le processeur et la mémoire (typiquement au moins 32 bits de data in/data_out). Cependant, communiquer par paquet de bits peut s'avérer coûteux en énergie (???). On présente ici une architecture load/store ne nécessitant que 7 fils de communication entre le processeur et la mémoire, et plus particulièrement, un seul fil pour la communication de données. On discutera ensuite d'une ISA cherchant à minimiser la quantité de bits échangés entre la mémoire et le processeur.
