# 有限状态机设计
摩尔型：输出只与当前状态有关


1. full case：定义完全状态，即使有点状态可能在电路中不会出现，目的是避免综合出来锁存器（Latch）:
    1)额外的延迟; 2)异步timing的问题
    锁存器电平触发, 容易将毛刺传播到下一层，设计时应该尽量避免；
    寄存器为边缘触发，可以过滤一定的毛刺；

序列检测器：
    1）有限状态机
    2）移位寄存器
