Source Block: oh/elink/hdl/elink.v@291:301@HdlIdDef
   wire			esaxi_emwr_wr_en;	// From esaxi of esaxi.v
   wire [15:0]		mi_addr;		// From esaxi_cfg of esaxi_cfg.v
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v
   wire			tx_lclk_out;		// From eclock of eclock.v
   wire			tx_lclk_par;		// From eclock of eclock.v
   // End of automatics

Diff Content:
- 296    wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
+ 296    wire [102:0]		esaxi_emwr_wr_data;	// From esaxi_mux of esaxi_mux.v
+ 296    wire			esaxi_emwr_wr_en;	// From esaxi_mux of esaxi_mux.v
+ 296    wire [19:0]		mi_addr;		// From esaxi_mux of esaxi_mux.v
+ 296    wire			mi_clk;			// From esaxi_mux of esaxi_mux.v
+ 296    wire [31:0]		mi_din;			// From esaxi_mux of esaxi_mux.v
+ 296    wire [31:0]		mi_ecfg_dout;		// From ecfg of ecfg.v
+ 296    wire			mi_ecfg_en;		// From esaxi_mux of esaxi_mux.v
+ 296    wire [DW-1:0]	mi_embox_dout;		// From embox of embox.v
+ 296    wire			mi_embox_en;		// From esaxi_mux of esaxi_mux.v
+ 296    wire [31:0]		mi_rx_emmu_dout;	// From erx of erx.v
+ 296    wire			mi_rx_emmu_en;		// From esaxi_mux of esaxi_mux.v
+ 296    wire [31:0]		mi_tx_emmu_dout;	// From etx of etx.v
+ 296    wire			mi_tx_emmu_en;		// From esaxi_mux of esaxi_mux.v
+ 296    wire			mi_we;			// From esaxi_mux of esaxi_mux.v

Clone Blocks:
Clone Blocks 1:
oh/elink/hdl/elink.v@290:300
   wire [102:0]		esaxi_emwr_wr_data;	// From esaxi of esaxi.v
   wire			esaxi_emwr_wr_en;	// From esaxi of esaxi.v
   wire [15:0]		mi_addr;		// From esaxi_cfg of esaxi_cfg.v
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v
   wire			tx_lclk_out;		// From eclock of eclock.v
   wire			tx_lclk_par;		// From eclock of eclock.v

Clone Blocks 2:
oh/elink/hdl/elink.v@288:298
   wire			esaxi_emwr_full;	// From etx of etx.v
   wire			esaxi_emwr_prog_full;	// From etx of etx.v
   wire [102:0]		esaxi_emwr_wr_data;	// From esaxi of esaxi.v
   wire			esaxi_emwr_wr_en;	// From esaxi of esaxi.v
   wire [15:0]		mi_addr;		// From esaxi_cfg of esaxi_cfg.v
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v

Clone Blocks 3:
oh/elink/hdl/elink.v@292:302
   wire [15:0]		mi_addr;		// From esaxi_cfg of esaxi_cfg.v
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v
   wire			tx_lclk_out;		// From eclock of eclock.v
   wire			tx_lclk_par;		// From eclock of eclock.v
   // End of automatics
 

Clone Blocks 4:
oh/elink/hdl/elink.v@293:303
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v
   wire			tx_lclk_out;		// From eclock of eclock.v
   wire			tx_lclk_par;		// From eclock of eclock.v
   // End of automatics
 
   

Clone Blocks 5:
oh/elink/hdl/elink.v@289:299
   wire			esaxi_emwr_prog_full;	// From etx of etx.v
   wire [102:0]		esaxi_emwr_wr_data;	// From esaxi of esaxi.v
   wire			esaxi_emwr_wr_en;	// From esaxi of esaxi.v
   wire [15:0]		mi_addr;		// From esaxi_cfg of esaxi_cfg.v
   wire			mi_clk;			// From esaxi_cfg of esaxi_cfg.v
   wire [31:0]		mi_din;			// From esaxi_cfg of esaxi_cfg.v
   wire			mi_en;			// From esaxi_cfg of esaxi_cfg.v
   wire [3:0]		mi_we;			// From esaxi_cfg of esaxi_cfg.v
   wire			reset;			// From ecfg of ecfg.v
   wire			tx_lclk;		// From eclock of eclock.v
   wire			tx_lclk_out;		// From eclock of eclock.v

