Fitter report for TimeMachine
Tue Aug 20 16:59:25 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Resource Usage Summary
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. LAB Macrocells
 18. Parallel Expander
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Failed - Tue Aug 20 16:59:25 2019               ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; TimeMachine                                     ;
; Top-level Entity Name     ; TimeMachine                                     ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 85 / 128 ( 66 % )                               ;
; Total pins                ; 68 / 68 ( 100 % )                               ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 85 / 128 ( 66 % ) ;
; Registers                    ; 30 / 128 ( 23 % ) ;
; Number of pterms used        ; 254               ;
; I/O pins                     ; 68 / 68 ( 100 % ) ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )   ;
;                              ;                   ;
; Global signals               ; 2                 ;
; Shareable expanders          ; 16 / 128 ( 13 % ) ;
; Parallel expanders           ; 20 / 120 ( 17 % ) ;
; Cells using turbo bit        ; 85 / 128 ( 66 % ) ;
; Maximum fan-out              ; 49                ;
; Highest non-global fan-out   ; 49                ;
; Total fan-out                ; 1110              ;
; Average fan-out              ; 6.57              ;
+------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A[0]       ; 22    ; --       ; 2   ; 45                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[10]      ; 21    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[11]      ; 74    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[12]      ; 6     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[13]      ; 8     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[14]      ; 9     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[15]      ; 10    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[1]       ; 24    ; --       ; 3   ; 45                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[2]       ; 25    ; --       ; 3   ; 45                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[3]       ; 27    ; --       ; 3   ; 45                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[4]       ; 28    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[5]       ; 29    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[6]       ; 30    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[7]       ; 31    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[8]       ; 70    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[9]       ; 73    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C7M        ; 83    ; --       ; --  ; 30                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; C7M_2      ; 84    ; --       ; --  ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; PHI1       ; 2     ; --       ; --  ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RAMROMCSgb ; 33    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nDEVSEL    ; 12    ; --       ; 1   ; 45                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nIOSEL     ; 18    ; --       ; 2   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nIOSTRB    ; 16    ; --       ; 2   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nRES       ; 1     ; --       ; --  ; 31                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; nWE        ; 11    ; --       ; 1   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                        ;
+-----------+------------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin #      ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+------------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Addr19    ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[0]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[10] ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[1]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[2]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[3]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[4]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[5]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[6]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[7]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[8]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; AddrL[9]  ; Unassigned ; --       ; --  ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAMCS     ; 45         ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[11]    ; 51         ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[12]    ; 60         ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[13]    ; 69         ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[14]    ; 67         ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[15]    ; 46         ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[16]    ; 61         ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[17]    ; 68         ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RA[18]    ; 15         ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nRAMROMCS ; 20         ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nROMCS    ; 17         ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+------------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                       ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; D[0]  ; 75    ; --       ; 8   ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[1]  ; 76    ; --       ; 8   ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[2]  ; 77    ; --       ; 8   ; 5                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[3]  ; 79    ; --       ; 8   ; 6                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[4]  ; 80    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[5]  ; 81    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[6]  ; 4     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; D[7]  ; 5     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; DOE~5                ; -                   ;
; RD[0] ; 41    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[1] ; 40    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[2] ; 39    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[3] ; 37    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[4] ; 36    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[5] ; 35    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[6] ; 34    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
; RD[7] ; 44    ; --       ; 5   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; RDOE~6 (inverted)    ; -                   ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------+
; I/O Bank Usage                                  ;
+----------+-------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-------+---------------+--------------+
; Unknown  ; 12    ; --            ;              ;
+----------+-------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; nRES           ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; PHI1           ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; D[6]           ; bidir  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; D[7]           ; bidir  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; A[12]          ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; A[13]          ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; A[14]          ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; A[15]          ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; nWE            ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; nDEVSEL        ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RA[18]         ; output ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; nIOSTRB        ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; nROMCS         ; output ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; nIOSEL         ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; nRAMROMCS      ; output ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; A[10]          ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; A[0]           ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; A[1]           ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; A[2]           ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; A[3]           ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; A[4]           ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; A[5]           ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; A[6]           ; input  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; A[7]           ; input  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; RAMROMCSgb     ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; RD[6]          ; bidir  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; RD[5]          ; bidir  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; RD[4]          ; bidir  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; RD[3]          ; bidir  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RD[2]          ; bidir  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; RD[1]          ; bidir  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; RD[0]          ; bidir  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RD[7]          ; bidir  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; RAMCS          ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; RA[15]         ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 49       ; 48         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RA[11]         ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RA[12]         ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; RA[16]         ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RA[14]         ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; RA[17]         ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; RA[13]         ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; A[8]           ; input  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; A[9]           ; input  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; A[11]          ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; D[0]           ; bidir  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; D[1]           ; bidir  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; D[2]           ; bidir  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; D[3]           ; bidir  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; D[4]           ; bidir  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; D[5]           ; bidir  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; C7M            ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; C7M_2          ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; C7M   ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; C7M_2 ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; PHI1  ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; nRES  ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                          ;
+------------------------------------+------------+------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                                    ; Library Name ;
+------------------------------------+------------+------+------------------------------------------------------------------------+--------------+
; |TimeMachine                       ; 85         ; 68   ; |TimeMachine                                                           ; work         ;
;    |lpm_add_sub:Add2|              ; 1          ; 0    ; |TimeMachine|lpm_add_sub:Add2                                          ; work         ;
;       |addcore:adder[0]|           ; 1          ; 0    ; |TimeMachine|lpm_add_sub:Add2|addcore:adder[0]                         ; work         ;
;          |a_csnbuffer:result_node| ; 1          ; 0    ; |TimeMachine|lpm_add_sub:Add2|addcore:adder[0]|a_csnbuffer:result_node ; work         ;
+------------------------------------+------------+------+------------------------------------------------------------------------+--------------+


+-------------------------------------------------------------------------------------------------+
; Control Signals                                                                                 ;
+--------+------------+---------+--------------+--------+----------------------+------------------+
; Name   ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------+------------+---------+--------------+--------+----------------------+------------------+
; C7M    ; PIN_83     ; 30      ; Clock        ; yes    ; On                   ; Not Available    ;
; PHI1   ; PIN_2      ; 6       ; Clock enable ; no     ; --                   ; --               ;
; S[0]   ; Unassigned ; 46      ; Clock enable ; no     ; --                   ; --               ;
; S[1]   ; Unassigned ; 46      ; Clock enable ; no     ; --                   ; --               ;
; S[2]   ; Unassigned ; 49      ; Clock enable ; no     ; --                   ; --               ;
; S[3]   ; Unassigned ; 45      ; Clock enable ; no     ; --                   ; --               ;
; nIOSEL ; PIN_18     ; 6       ; Clock enable ; no     ; --                   ; --               ;
; nRES   ; PIN_1      ; 31      ; Async. clear ; yes    ; On                   ; Not Available    ;
+--------+------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; C7M  ; PIN_83   ; 30      ; On                   ; Not Available    ;
; nRES ; PIN_1    ; 31      ; On                   ; Not Available    ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; S[2]                                                                      ; 49      ;
; RAMSELreg                                                                 ; 47      ;
; S[0]                                                                      ; 46      ;
; S[1]                                                                      ; 46      ;
; nDEVSEL                                                                   ; 45      ;
; A[3]                                                                      ; 45      ;
; A[2]                                                                      ; 45      ;
; A[1]                                                                      ; 45      ;
; A[0]                                                                      ; 45      ;
; S[3]                                                                      ; 45      ;
; REGEN                                                                     ; 44      ;
; AddrL[0]~reg0                                                             ; 30      ;
; AddrL[1]~reg0                                                             ; 29      ;
; AddrL[2]~reg0                                                             ; 28      ;
; AddrL[3]~reg0                                                             ; 27      ;
; nWE                                                                       ; 26      ;
; AddrL[4]~reg0                                                             ; 25      ;
; AddrL[5]~reg0                                                             ; 23      ;
; AddrL[6]~reg0                                                             ; 21      ;
; AddrL[7]~reg0                                                             ; 19      ;
; AddrL[8]~reg0                                                             ; 17      ;
; AddrL[9]~reg0                                                             ; 15      ;
; AddrL[10]~reg0                                                            ; 13      ;
; AddrM[11]                                                                 ; 13      ;
; AddrM[12]                                                                 ; 12      ;
; AddrM[13]                                                                 ; 11      ;
; AddrM[14]                                                                 ; 10      ;
; AddrM[15]                                                                 ; 9       ;
; RDOE~6                                                                    ; 8       ;
; DOE~5                                                                     ; 8       ;
; AddrM[16]                                                                 ; 7       ;
; D[3]~3                                                                    ; 6       ;
; nIOSEL                                                                    ; 6       ;
; PHI1                                                                      ; 6       ;
; AddrM[17]                                                                 ; 6       ;
; D[2]~2                                                                    ; 5       ;
; D[1]~1                                                                    ; 5       ;
; D[0]~0                                                                    ; 5       ;
; nIOSTRB                                                                   ; 5       ;
; AddrM~59sexp                                                              ; 5       ;
; AddrM~57sexp                                                              ; 5       ;
; AddrM[18]                                                                 ; 5       ;
; AddrL~88                                                                  ; 5       ;
; D[7]~7                                                                    ; 4       ;
; D[6]~6                                                                    ; 4       ;
; D[5]~5                                                                    ; 4       ;
; D[4]~4                                                                    ; 4       ;
; always0~4sexp                                                             ; 4       ;
; Addr19~reg0                                                               ; 4       ;
; IOROMEN                                                                   ; 4       ;
; CSDBEN                                                                    ; 4       ;
; PHI0seen                                                                  ; 4       ;
; PHI1reg                                                                   ; 4       ;
; AddrL~134                                                                 ; 3       ;
; RD[7]~7                                                                   ; 2       ;
; RD[6]~6                                                                   ; 2       ;
; RD[5]~5                                                                   ; 2       ;
; RD[4]~4                                                                   ; 2       ;
; RD[3]~3                                                                   ; 2       ;
; RD[2]~2                                                                   ; 2       ;
; RD[1]~1                                                                   ; 2       ;
; RD[0]~0                                                                   ; 2       ;
; comb~156                                                                  ; 1       ;
; RAMROMCSgb                                                                ; 1       ;
; A[11]                                                                     ; 1       ;
; A[10]                                                                     ; 1       ;
; A[9]                                                                      ; 1       ;
; A[8]                                                                      ; 1       ;
; A[7]                                                                      ; 1       ;
; A[6]                                                                      ; 1       ;
; A[5]                                                                      ; 1       ;
; A[4]                                                                      ; 1       ;
; comb~154                                                                  ; 1       ;
; ~VCC~7                                                                    ; 1       ;
; ~VCC~6                                                                    ; 1       ;
; ~VCC~5                                                                    ; 1       ;
; ~VCC~4                                                                    ; 1       ;
; ~VCC~3                                                                    ; 1       ;
; ~VCC~2                                                                    ; 1       ;
; ~VCC~1                                                                    ; 1       ;
; ~VCC~0                                                                    ; 1       ;
; Addr19~20                                                                 ; 1       ;
; AddrL~181                                                                 ; 1       ;
; AddrL~178                                                                 ; 1       ;
; AddrL~175                                                                 ; 1       ;
; AddrL~172                                                                 ; 1       ;
; AddrL~169                                                                 ; 1       ;
; AddrL~166                                                                 ; 1       ;
; AddrL~163                                                                 ; 1       ;
; AddrL~160                                                                 ; 1       ;
; AddrM~128                                                                 ; 1       ;
; AddrM~124                                                                 ; 1       ;
; AddrM~121                                                                 ; 1       ;
; comb~147                                                                  ; 1       ;
; comb~144                                                                  ; 1       ;
; comb~141                                                                  ; 1       ;
; comb~137                                                                  ; 1       ;
; comb~133                                                                  ; 1       ;
; comb~129                                                                  ; 1       ;
; comb~125                                                                  ; 1       ;
; Addr19~13                                                                 ; 1       ;
; Addr19~12                                                                 ; 1       ;
; Addr19~11                                                                 ; 1       ;
; AddrL~151                                                                 ; 1       ;
; AddrL~142                                                                 ; 1       ;
; AddrL~133                                                                 ; 1       ;
; AddrL~124                                                                 ; 1       ;
; AddrL~115                                                                 ; 1       ;
; AddrL~107                                                                 ; 1       ;
; AddrL~98                                                                  ; 1       ;
; AddrL~89                                                                  ; 1       ;
; lpm_add_sub:Add2|addcore:adder[0]|a_csnbuffer:result_node|sout_node[4]~12 ; 1       ;
; AddrM~89                                                                  ; 1       ;
; AddrM~79                                                                  ; 1       ;
; AddrM~69                                                                  ; 1       ;
; AddrM~51                                                                  ; 1       ;
; comb~124                                                                  ; 1       ;
; comb~121                                                                  ; 1       ;
; comb~118                                                                  ; 1       ;
; D[7]~38                                                                   ; 1       ;
; D[6]~36                                                                   ; 1       ;
; D[5]~34                                                                   ; 1       ;
; D[4]~32                                                                   ; 1       ;
; D[3]~30                                                                   ; 1       ;
; D[2]~28                                                                   ; 1       ;
; D[1]~26                                                                   ; 1       ;
; D[0]~24                                                                   ; 1       ;
; comb~114                                                                  ; 1       ;
; comb~107                                                                  ; 1       ;
; comb~100                                                                  ; 1       ;
; comb~94                                                                   ; 1       ;
; comb~88                                                                   ; 1       ;
; comb~82                                                                   ; 1       ;
; comb~76                                                                   ; 1       ;
; comb~70                                                                   ; 1       ;
+---------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 4.25) ; Number of LABs  (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 - 2                                  ; 7                           ;
; 3 - 5                                  ; 0                           ;
; 6 - 8                                  ; 0                           ;
; 9 - 11                                 ; 0                           ;
; 12 - 14                                ; 0                           ;
; 15 - 17                                ; 0                           ;
; 18 - 20                                ; 0                           ;
; 21 - 23                                ; 0                           ;
; 24 - 26                                ; 0                           ;
; 27 - 29                                ; 0                           ;
; 30 - 32                                ; 0                           ;
; 33 - 35                                ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 20                           ;
+--------------------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                              ;
+-----+------------+--------------------------------------------------------------------------+-----------+
; LAB ; Logic Cell ; Input                                                                    ; Output    ;
+-----+------------+--------------------------------------------------------------------------+-----------+
;  A  ; LC118      ; comb~125, AddrL[0]~reg0, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[0]   ; D[0]      ;
;  A  ; LC120      ; comb~129, AddrL[1]~reg0, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[1]   ; D[1]      ;
;  A  ; LC123      ; comb~133, AddrL[2]~reg0, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[2]   ; D[2]      ;
;  A  ; LC125      ; comb~137, AddrL[3]~reg0, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[3]   ; D[3]      ;
;  A  ; LC128      ; comb~141, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], AddrL[5]~reg0, RD[5]   ; D[5]      ;
;  A  ; LC16       ; comb~144, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], AddrL[6]~reg0, RD[6]   ; D[6]      ;
;  A  ; LC14       ; comb~147, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], AddrL[7]~reg0, RD[7]   ; D[7]      ;
;  A  ; LC49       ; D[0]                                                                     ; RD[0]     ;
;  A  ; LC51       ; D[1]                                                                     ; RD[1]     ;
;  A  ; LC53       ; D[2]                                                                     ; RD[2]     ;
;  A  ; LC56       ; D[3]                                                                     ; RD[3]     ;
;  A  ; LC57       ; D[4]                                                                     ; RD[4]     ;
;  A  ; LC59       ; D[5]                                                                     ; RD[5]     ;
;  A  ; LC61       ; D[6]                                                                     ; RD[6]     ;
;  A  ; LC65       ; D[7]                                                                     ; RD[7]     ;
;  A  ; LC25       ; CSDBEN, RAMROMCSgb, nIOSEL, IOROMEN, nIOSTRB                             ; nROMCS    ;
;  A  ; LC21       ; REGEN, nDEVSEL, A[2], A[3], A[0], A[1], IOROMEN, nIOSTRB, nIOSEL         ; nRAMROMCS ;
;  A  ; LC67       ; REGEN, nDEVSEL, A[2], A[3], A[0], A[1], CSDBEN                           ; RAMCS     ;
;  A  ; LC117      ; AddrM[16], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[0], AddrL[8]~reg0  ; comb~70   ;
;  A  ; LC119      ; AddrM[17], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[1], AddrL[9]~reg0  ; comb~76   ;
;  A  ; LC122      ; AddrM[18], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[2], AddrL[10]~reg0 ; comb~82   ;
;  A  ; LC124      ; Addr19~reg0, A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[3], AddrM[11]    ; comb~88   ;
;  A  ; LC127      ; AddrM[13], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[5]                 ; comb~100  ;
;  A  ; LC15       ; AddrM[14], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[6]                 ; comb~107  ;
;  A  ; LC13       ; AddrM[15], A[0], A[1], REGEN, nDEVSEL, A[2], A[3], RD[7]                 ; comb~114  ;
;  A  ; LC77       ;                                                                          ; RA[11]    ;
;  A  ; LC93       ;                                                                          ; RA[12]    ;
;  A  ; LC107      ;                                                                          ; RA[13]    ;
;  A  ; LC104      ;                                                                          ; RA[14]    ;
;  A  ; LC69       ;                                                                          ; RA[15]    ;
;  A  ; LC94       ;                                                                          ; RA[16]    ;
;  A  ; LC105      ;                                                                          ; RA[17]    ;
;  A  ; LC29       ;                                                                          ; RA[18]    ;
;  A  ; LC126      ; comb~94                                                                  ; D[4]      ;
+-----+------------+--------------------------------------------------------------------------+-----------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "TimeMachine"
Warning (163076): Macrocell buffer inserted after node "comb~94"
Error (163103): Can't pack LABs
Error (163104): Can't place node "DOE~5" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 26
Error (163104): Can't place node "comb~94" of type max_mcell
Error (163104): Can't place node "RDOE~6" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 23
Error (163104): Can't place node "PHI1reg" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 49
Error (163104): Can't place node "PHI0seen" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 50
Error (163104): Can't place node "S[1]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "S[2]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "S[3]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "CSDBEN" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 64
Error (163104): Can't place node "IOROMEN" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 63
Error (163104): Can't place node "REGEN" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 62
Error (163104): Can't place node "S[0]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "RAMSELreg" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 56
Error (163104): Can't place node "AddrM~51" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM[11]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM~69" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM[12]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM~79" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM[13]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM~89" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM[14]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "lpm_add_sub:Add2|addcore:adder[0]|a_csnbuffer:result_node|sout_node[4]~12" of type max_mcell File: c:/altera/13.0sp1/quartus/libraries/megafunctions/a_csnbuffer.tdf Line: 42
Error (163104): Can't place node "AddrM[15]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM[16]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM[17]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[0]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[0]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[1]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[1]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[2]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[2]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[3]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[3]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[4]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[4]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[5]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[5]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[6]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[6]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[7]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[7]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[8]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[8]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[9]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[9]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[10]~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrL[10]" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "AddrM[18]" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "Addr19~reg0" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 81
Error (163104): Can't place node "Addr19" of type max_io File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 35
Error (163104): Can't place node "AddrM~121" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM~124" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrM~128" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 36
Error (163104): Can't place node "AddrL~160" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~163" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~166" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~169" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~172" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~175" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~178" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "AddrL~181" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 46
Error (163104): Can't place node "Addr19~20" of type max_mcell File: Z:/Repos/TimeMachine/cpld/TimeMachine.v Line: 35
Error (163104): Can't place node "comb~154" of type max_mcell
Error (163000): Cannot find fit.
Error: Quartus II 32-bit Fitter was unsuccessful. 65 errors, 2 warnings
    Error: Peak virtual memory: 287 megabytes
    Error: Processing ended: Tue Aug 20 16:59:25 2019
    Error: Elapsed time: 00:00:04
    Error: Total CPU time (on all processors): 00:00:03


