## 注意点

* 语句一般都是并行执行的，always中的语句则是顺序执行的
* x代表不定，z/?代表高阻
* #200 延时200ms
* 一般赋值用<=,而不是=，前面的赋值在always块执行完毕之后值才发生改变

## 编译流程

| 步骤            | 作用                                        |
| --------------- | ------------------------------------------- |
| synthesize 综合 | 将Verilog代码变为硬件可以识别的门电路       |
| implement 实现  | 决定硬件中的布线等,完事之后可以指定硬件管脚 |
| generate        | 产生可以下载到硬件中的二进制文件            |



* Synthesize 综合

## 数据类型

| 类型        | 描述                                                         |
| ----------- | :----------------------------------------------------------- |
| reg型       | 一般用在always中                                             |
| wire型      | 由assign赋值，描述连接                                       |
| integer型   | 8'b10101100 //位宽为8的数的二进制表示, 'b表示二进制<br/>8'ha2 //位宽为8的数的十六进制，'h表示十六进制。<br/>-8'd5 //这个表达式代表5的补数（用八位二进制数表示)<br/>8'd-5 //非法格式 |
| parameter型 | 用来定义常量                                                 |
| memory      | reg [n-1:0] 存储器名[m-1:0]；<br/>或 reg [n-1:0] 存储器名[m:1]； |

## 运算符

* {} 位拼接
* 缩减运算符

## 赋值

b<=a 常用 非阻塞赋值 在这个@always语句块结束之后才发生改变

b=a 不常用 阻塞赋值  值立刻发生改版

## 指令

* `define xxx  xx  注意前面有一个符号



## 常见触发器	

### D触发器

上升沿或者下降沿触发,Q等于D

## 关键字

### 块语句

begin_end 用来标识顺序执行的部分

fork_join 用来标识并行执行的部分

### if-else

if(表达式) 语句1

else if(表达式) 语句2

else

后面接语句块要用begin_end

```kotlin
if(a>b) 
    begin 
     out1<=int1; 
     out2<=int2; 
    end 
else 
    begin 
     out1<=int2; 
     out2<=int1; 
    end
```

### case

```verilog
reg [15:0] rega; 
reg [9:0] result;
case(rega)
    16 'd0: result = 10 'b0111111111; 
    16 'd1: result = 10 'b1011111111; 
    16 'd2: result = 10 'b1101111111; 
    16 'd3,  
    16 'd4: result = 10 'b1111011111; 
    16 'd5: result = 10 'b1111101111; 
    16 'd6: result = 10 'b1111110111; 
    16 'd7: result = 10 'b1111111011; 
    16 'd8: result = 10 'b1111111101; 
    16 'd9: result = 10 'b1111111110; 
    default： result = 'bx; 
endcase
```

### 结构说明语句

任何模块都属于以下四种结构的说明语句

#### initial

仿真开始就执行

该语句只执行一次

多个initial块语句都是并行执行的

```verilog
initial
    begin
        语句1;
        语句2;
        ...
        语句n;
    end
```



#### always

仿真开始就执行

该语句不断重复执行

语法：always <时序控制>  <语句>



#### task

* 任务可以定义自己的仿真单位

* 可以启动其他任务/函数

* 可以没有输入变量

* 无需返回值

#### function

* 与主模块公用一个仿真单位
* 不能启动任务
* 至少一个输入变量
* 有一个返回值





### 延时

```verilog
begin 
    areg = breg; 
    #10 creg = areg; 
    //在两条赋值语句间延迟10个时间单位。 
end
```



## 疑惑部分

* posedge clk 代表上升沿触发
  * 对
  * 还需要在后面加上对应的信号名称
* 用别的信号在always中，默认是高电平触发？
* 