Este capitulo destina-se a apresentação dos dispositivos e programas, bem como os algoritmos, funções e metodologias utilizadas para projetar e implementar a FFT. Todos os passos apresentados aqui foram embasados na teoria apresentada no Capitulo (\ref{cap:RevisaoLiteratura}).

O desenvolvimento de um \text{hardware} para cálculo de uma FFT em FPGA, abrindo mão de IPs prontas e blocos de DSPs, utilizando apenas as bibliotecas padrão de componentes, como a \textit{IEEE 1164} e a \textit{UNISIM}, disponibilizadas pelo fabricante, é uma tarefa que exige um projeto e implementação eficiente. Para o projeto da arquitetura  da FFT, é necessário ter conhecimento de toda a base matemática, tanto da Transformada de Fourier, quanto do algoritmo CORDIC e de suas variantes, para que se possa tirar o máximo proveito das simplificações e otimizações matemáticas possíveis. Na implementação do algoritmo, um design eficiente dos diferentes componentes que formam o \text{hardware}, além de reduzir a latência dos sinais, também reduz o consumo de Flip-Flops, LUTs, \textit{Muxes} e blocos de memória. Tornando, assim,  possível a implementação de uma \text{hardware} mais eficiente dentro das restrições de recursos da FPGA.
	
Para que fosse possível testar as funcionalidades e o desempenho após a implementação, desde o inicio do projeto da FFT, fora elaborado o seguinte diagrama representativo:

\vspace{6mm}
\begin{figure}[H]
	\centering
	\captionsetup{width=0.9\textwidth, font=footnotesize, textfont=bf}	
	\includegraphics[width=0.9\linewidth]{Images/MateriaisMetodos/SistemaImplementacao.eps}
	\caption{Diagrama Geral do Sistema Implementado}
	\vspace{-3.5mm}
	\caption*{Fonte: Autoria Própria}
	\label{fig:SistemaImplementacao}
\end{figure}
\vspace{6mm}

Como pode ser percebido na Figura (\ref{fig:SistemaImplementacao}), no sistema desenvolvido neste trabalho os dados de entrada da FFT, que pode ser dados amostrados ou simplesmente gerados por \textit{software}, são enviados por um computador via USB, pelo protocolo de comunicação UART - TTL, para dentro da parte PS do placa ZynqBerry. Os dados são encaminhados pelo processador Cortex-A9 para o endereço do \textit{hardware} de Interface AXI, o qual finalmente disponibiliza os dados de entrada ao módulo FFT implementado. Após computado os dados de saída da FFT fazem o caminho reverso, para então serem enviados ao computador via UART. Assim, este é o diagrama geral utilizado como guia, ao longo de todas as etapas do desenvolvimento, que estão apresentados nas próximas seções.

\section{ZynqBerry TE0726-03M}
	\input{Source/MateriaisMetodos/ZynqBerry.tex}

\section{Implementando Processador Cordic}
	\input{Source/MateriaisMetodos/ImplementacaoCOrdic.tex}

\section{Implementando a FFT 16 Pontos}
	\input{Source/MateriaisMetodos/ImplementandoFFT16.tex}

\section{Implementando a Interface AXI}
	\input{Source/MateriaisMetodos/InterfaceAXI.tex}
	
\section{Programando o ZynqBerry}
	\input{Source/MateriaisMetodos/MapeamentoProgZynq.tex}
	
\section{Implementando a FFT 1024 Pontos}
	\input{Source/MateriaisMetodos/ImplementandoFFT1024.tex}