Cache （Cont.）

....

- Virtual vs Physics Cache ( Lecture 2)

Memory ( Lecture 4 )

- Organization （internal）
- Interface （Bus）
- Multi-Bank

**两种virtual Page与Cache组合的方案：**

![b1a0c72b1144e30b06bd59520846e51.jpg](https://github.com/lillian039/Arch2022-Notes/blob/main/W8D2/asset/b1a0c72b1144e30b06bd59520846e51.jpg?raw=true)

访问所需的clock：
$$
AMAT=T_{hit}+\eta\cross T_{penalty}
$$

- visit cache+1
- visit memory+100
- visit page table in memory（+100）（Cache of page table，ex: $TLB$）
- More， n×100（if n-level page table) 多级页表

方案一：

- if hit ：+100+1
- if miss：+100+1+100（miss率小于3%）

方案二：

- if hit：+1
- if miss：+1+100+100

此时方案二的效率显然更好

> Q： what is tag？
>
> A： tag=where the “block”  come from

但是采用方案二，会引发一些问题

- virtual-cache

- synonymous/ Alias

- solution

  - $Q_1$：切换进程时，所有进程的虚地址都是一样的，切换时新的进程可能会使用y的虚地址，找到了y，同时tag也符合，但是y不是它要的，因为在这个进程可能相同的虚地址放的是z不是y

    $x\in P_A$ , $y\in P_B$ , but $vm(x)=vm(y)$

    solution：加个进程标签

    - $PID+tag\Rightarrow tag_{new}$

  - $Q_2$：同一个进程里，同一个进程的两个不同的虚地址被映射到同一个物理地址上，那么来自物理内存的某个数据会在cache中出现两个备份。

    用一个虚地址去修改的话，可能会造成数据不一致，即造成逻辑问题

    $vm_1,vm_2\in P_A$ , but $f(vm_1)=f(vm_2)=P_{mx}$

    solution：不让它存在两个备份

    - 任意两个映射到相同$vp$ 的 $vm$ 它们的$vp$ 可能不同，但是 $dis$ (图中 $offset$ )  一定相同。

      原理：virtual memory size > physical memory size，不同的 virtual page 的翻译可能会都对应同一个物理page的地址，但 page 的偏移量 $offset$ 一定都一样

      <img src="https://github.com/lillian039/Arch2022-Notes/blob/main/W8D2/asset/image-20221031112522466.png?raw=true" alt="image-20221031112522466.png" style="zoom:50%;" />

    - 修改 size，使得红线移到蓝线左边，由于 $disp$ 一致，使得 $index$ 一致

      <img src="https://github.com/lillian039/Arch2022-Notes/blob/main/W8D2/asset/595bc3b6f9f06679f45e898b928eade.jpg?raw=true" alt="595bc3b6f9f06679f45e898b928eade.jpg" style="zoom:50%;" />
      $$
      pagesize=2^d\ (d=disp\ size)\\
      cachesize=2^{i+b}\ (i=index\ size,b=bs\ size)
      $$
      可以减小 cache size 或者增大 page size，使得不会存在$v_{m1}\neq v_{m2}$

如何确定 $P_{mx}$: 

- by Compiler

- $malloc$ ：$mmap$（Va，Pa）

  

**$TLB$：（Translation Look-Aside buffer）**

方案一：Virtual Addressing Cache

<img src="https://github.com/lillian039/Arch2022-Notes/blob/main/W8D2/asset/image-20221031113202349.png?raw=true" alt="image-20221031113202349.png" style="zoom:50%;" />

方案二：Physical Addressing Cache

<img src="https://github.com/lillian039/Arch2022-Notes/blob/main/W8D2/asset/image-20221031113224088.png?raw=true" alt="image-20221031113224088.png" style="zoom:50%;" />

- visit cache+1
- visit memory+100
- visit page table（$1+\eta\cross 100$）
- More， n×100（if n-level page table) 多级页表

By using TLB，此时方案一也可以有很好的效率。