 2 
network, precipitation estimation, 
distributed computed tomography 
二、緣由與目的 
台灣現存的降雨量測技術主要是透過
氣象站、降雨雷達以及氣象衛星共同量測
降雨量。然而台灣多山，阻擋氣象雷達訊
號於山區傳遞，而透過雨量站與氣象衛星
進行山區雨量資訊蒐集則缺乏空間解析度
或即時性。故面對氣候變遷下的區域極端
降雨事件，並無法有效的監測及預防；而
造成重大在災情。 
微波與毫米波在穿過降雨區傳播時，
由於雨滴對電磁波的雷利散射，會對不同
頻率的電磁波訊號產生不同的路徑衰減。
我們提出透過同時量測兩個不同頻率電磁
波之間衰減差距的方式，來進行電磁波傳
播路徑上的降雨量路徑積分量測，並消除
其他非降雨變因。再搭配電腦斷層掃描的
方式，重建指定區域內的高解析度雨量分
布[1] [2] 。 
本計畫首先開發適用於雙頻衰減差具
量測的無線收發器。由於降雨量測過程可
能受到其他非降雨因素造成訊號衰減，最
直接的方式即同時於同一個無線發射器上
產生及傳送雙頻射頻訊號；並於另一個接
收器同時接收器及解調雙頻訊號。此外，
由於製程、電壓及溫度變異亦會影響雙頻
效能，但透過收發器的設計，我們讓影響
同時等效及等量存在於雙頻訊號中，因而
不會對最終的降雨量測造成影響，而大幅
提高降雨量測之準確度。 
此外，在電路層級上，關鍵電路包含
功率放大器、低雜訊放大器、寬頻訊號遞
延器及天線等，會限制降雨量測系統之最
佳效能及成本。因此提升關鍵電路之效能
以及降低電路成本亦是本計劃的執行目
的。 
三、結果與討論 
(A) 同運行雙頻發射器 
如圖一所示為我們所設計的雙頻發射
器架構。發射器將四組雙頻基頻訊號經過
兩次混頻至 5.8GHz 和 10.5GHz，並利用印
刷電路版上之天線傳輸。較高之 10.5GHz
頻 段 計 畫 設 計 成 大 範 圍 可 調
(10.5GHz-15GHz)，以提供雨量偵測器較高
的敏感度與動態範圍。（圖中省略濾波器
及中間級放大器） 
 
圖一、同運行雙頻發射器 
首先我們於四組基頻分別產生
  ( )    ( ),   ( )    ( ),   ( )    ( )
及  ( )    ( )訊號，其對應的頻譜如圖
二所示。此四組頻訊號由 DAC所產生，
  ( ),  ( )及  ( ),  ( )將會分別是最終
5.8/10.5GHz雙頻之 I&Q 之部分。 
 
 
圖二、基頻訊號頻譜 
第一次混波後，將得到兩組中頻訊號，
分別為(     )    (   )  (   
  )    (   )及(     )    (   )  
(     )    (   )。  為 2.35GHz本地震盪
訊號之角頻率，中頻之訊號頻譜如圖三所
示。由頻譜可見，兩組中頻訊號能量集中
於 2.35GHz附近。 
 
 
圖三、中頻訊號頻譜 
 tLsin
Ʃ
Ʃ
 tHcos
 tHsin
Ʃ
MX1
MX2
MX3
MX4
MX5
LOL:
LOH
PCB
Antenna
RX
SIM-153-MH+
SIM-U742-MH+
8.16GHz2.35GHz
Wilkinson
Power 
combiner
PA
B
A
S
E
 B
A
N
D
)()( 21 tItI 
 tLcos
LOL:
)()( 21 tQtQ 
)()( 21 tQtQ 
)()( 12 tItI 
 tII Lcos)( 21 
 tQQ Lsin)( 21 
 tQQ Lcos)( 21 
 tII Lsin)( 12 
MX6
}){(
)(
11
tj LHejQI
 
}){(
)(
22
tj LHejQI
 
M1

     tItItB 211 
11 22

11
22
120MHz BW
Power Spectral Density Power Spectral Density
     tItItB 123 
     tQtQtB 212 
   tQtQtB 214 )( 

Power Spectral Density1
2 L
2.35GHz
±120MHz
1 L
1 L
2 L
2  L
1  L
1  L
2  L
-2.35GHz
±120MHz

Power Spectral Density2
2 L
2.35GHz
±120MHz
1 L
1 L
2 L
2  L
1  L
1  L
2  L
-2.35GHz
±120MHz
Adding To:
 4 
生I/Q訊號。並最佳化確保最大訊號轉移。 
 
(E) 收發器原型效能 
同運行雙頻收發器原型效能如七所示。
收發器依 pHEMT離散元件製成，可同時輸
出共 18dBm 5.8/10.5GHz 雙頻訊號，並可
同時接收 5.8/10.5GHz 雙頻訊號，提供
70dB之轉換增益。收發器系統總耗電為
7.5W，主要功耗於頻率合成、本地震盪訊
號緩衝分佈、以及寬頻功率放大器。 
 
(F) 先進製程高頻及高功率元件建模 
為了計畫中相關的功率放大器(power 
amplifier, PA)準確地經由模擬被實現，需要
量測並設計大尺寸客製化元件模型。 
大尺寸待測元件 (DUT)藉由將單元
(Unit Cell)大小為寬度 1μm*100、長度
0.6μm 的 T65 製程 NMOS 元件透過金屬線
並聯，完成佈局。為提高連接金屬線對直
流/交流電流的最大承載度及減少閘極電
阻 RG、寄生電容 CGS, CDS, CGD的效應，我
們設計如圖八所示之客製功率電晶體。電
晶體單元及大尺寸電晶體佈局分別如圖九
及圖十。 
 
圖八、電晶體單元剖面示意圖 
 
 
圖九、電晶體單元鳥覽佈局圖 
   
 
圖十、尺寸 800μm/0.6μm 待測元件與校正
模具佈局圖 
On-wafer 量測後，經由 SOLT 校正將
PAD 到校正參考平面前的佈局剝除
(De-embedding)，得到四個尺寸 NMOS 在
不同偏壓下的 S 參數，而校正模具的 S 參
數、Thru 的延遲，以及 DUT 內金屬線的連
接，會利用 Ansoft 公司的 HFSS 電磁模擬
軟體驗證量測結果[5] 。 
最後根據四個尺寸測試元件的 S 參數，
配合 Agilent IC-CAP 軟體進行參數轉化萃
取，擬合(fitting)量測結果，並配合非線
性量測與直流量測結果作大訊號元件模
型。 
 
(G) 同運行雙頻雙模低雜訊放大器設計 
雙頻低雜訊放大器的設計電路參考如
圖十一，第一級使用兩個 N 型金氧半場效
電晶體疊接，並利用電感及電容的設計使
在兩個頻率的輸入阻抗可同時匹配；第二
級則串接一共汲極放大器，一方面可以做
輸出阻抗匹配，另一方面則是可以提升疊
接放大器造成的線性度下降[6] [7] 。 
Lg
Cg
Lb
C1
L1
L2 C2
IN
OUT
Vbias
Ls
Cgs
M1
M0
 
圖十一: 同運行雙頻低雜訊放大器第一級 
 首先我們先決定電路中各元件的關係
以便之後的討論，由於在操作頻段輸入阻
抗的虛部要盡量接近零，而非輸入頻帶則
是越大越好。此外我們可以設計輸入阻抗
的虛部與負載阻抗恰為倒數關係，在忽略
閘極對汲極的寄生電容的情況下，我們暫
定 Lg=L1、Cg=C1、Lb+Ls=L2、Cgs=C2，並
定義 L2=XL1、C2=YC1，其中 X、Y 為任意
浮點數。 
 由上述定義可以推斷出兩頻段與元件
值的關係為： 
 
 
 
 
 6 
(skin-effect)與渦電流(eddy-current)
造成等效電阻隨頻率上升。 
 
L’
L’
C
L1
L2
C
L1
L2
C
L1
L2 L’
L’
C
L2
L1
C
L2
L1
C
L2
L1
圖十六被動式差動傳輸線 
我們可以以透過等效負電阻的設計
(圖 17）來補償傳輸線中的被動損耗。其中，
傳輸線損耗係數為  
 
 
( √
 
 
  √
 
 
)，故
設計目標即讓    
 
 
便可等效補償被動
損耗。但由於 是頻率之函數，故 亦為頻
率之函數。 
 
圖十七損耗補償原理 
初步構想如一般振盪器中所用的負阻
(圖十八之一)。然此架構產生之等效負阻
並不隨頻率變化，故如使用於實際遞延器
則會造成低頻過度補償，高頻補償不足的
問題。此外，補償太過時低頻亦有震盪之
疑慮。 
Cb Cb
Y
M1 M2
Y
M1 M2
n
@
,
gm1
Real{ } -
2 2DC o n
Y
r

@
,
1
Real{ }
2DC o n
Y
r

Rb Rb
Cb Cb
Y
@
,
1
Real{ }
2DC o n
Y
r

M1 M2
(圖六之1) (圖六之2) (圖六之3)
high pass
圖十八補償電路推導演進 
如圖十八之二正迴授的路徑上加上電
容，降低負阻補償值；但此架構尚無法解
決低頻過度補償的問題。更進一步如圖十
八之三在電晶体的閘極端加上額外的兩個
電阻，一則提供電晶体的偏壓，二則產生
一個隨頻率而逐漸變負的電導值。 
最終的補償電路的架構如圖一九，它
在 PMOS與 NMOS端各別使用了以上所提的
小訊號電路，降低電路耗電。此外，此電
路亦提供一個電導值常數項，可以用來補
償不隨頻率變化之損耗項。另外由於在低
頻時輸出端仍屬高阻抗的節點，故需加上
共模迴授(CMFB)電路，以防止因為製程漂
移而元件不匹配時，所造成的輸出電壓 DC
值嚴重飄移。 
biasCCP
To Tline
M1 M2
M3 M4
,b pC ,b pC
fR fR
,b nR ,b nR
,b nC ,b nC
,p nG,p nG
A
CMFB
 
圖十九補償電路架構 
1980um
510um
Tline with compensation
Tline without compensation
圖二十高頻寬低損耗訊號連接線成品佈局
圖 
Without compensation cell added With compensation cell added
 
圖二十一 補償前(左)與補償後(右)之 S21 
晶片實作乃以 TSMC65nm 1P9M 製程製
作，相關的佈局如圖二十所示，設計共使
用 13級的損耗補償單元，總功耗功率為
18mW。加上補償單元前與補償後的頻率響
應(S21)如圖十一所示。電路在 20GHz之前，
 8 
low-noise amplifiers—theory, design 
and applications,‖ in IEEE Trans. 
Microwave Theory &Tech., vol.50, no.1, 
pp.288-301, Jan. 2002 
[8]  Steve Cripps, Advanced Techniques in 
RF Power Amplifier Design, Artech 
House Publisher,2002.p173 
[9]  S. D. Kee, I. Aoki, A. Hajimiri, and D. B. 
Rutledge, ―The class-E/F family of ZVS 
switching amplifiers,‖ IEEE Trans. 
Microw. Theory & Tech., vol. 51, no. 6, 
pp. 1677-1690, Jun. 2003. 
[10]  M. J. Chudobiak, "The use of parasitic 
nonlinear capacitors in class-E 
amplifiers,‖IEEE Trans. Circuit Syst. 
(ISCAS07,) pp. 541-544, May 2007 
[11]  T. Suetsugu and M. 
Kazimierczuk,‖Power efficiency 
Calculation of Class E Amplifier With 
Nonlinera Shunt Capacitance‖IEEE 
Trans. Syst. (ISCAS10,) pp. 2714-2717, 
Aug 2010. 
[12]  H. Wang,et al, ―A CMOS Broadband 
Power Amplifier With a 
Transformer-Based High-Order Output 
Matching Network,‖ IEEE Journal of 
Solid-State Circuits, pp. 2709-2721, Dec. 
2010 
[13]  P. Saad, et al, ―Design of a Highly 
Efficient 2-4GHz Octave Bandwidth 
GaN-PHEMT Power Amplifier,‖ IEEE 
Journal of Solid-State Circuits, pp. 
1677-1685, July 2010 
[14]  C.Campbell, et al., ―A Wideband Power 
Amplifier MMIC Utilizing GaN on SiC 
HEMT Technology,‖ IEEE Journal of 
Solid-State Circuits, pp. 2640-2647, Oct 
2009 
[15]  S. Kousai,et al, ―An Octave-Range, 
Watt-Level, Fully-Integrated CMOS 
Switching Power Mixer Array for 
Linearization and Back-Off-Efficiency 
Improvement,‖ IEEE Journal of 
Solid-State Circuits, pp. 3379-3392, Dec. 
2009 
[16]  M.Ghajar, et al, ―Concurrent Dual Band 
2.4/3.5GHz Fully Integrated Power 
Amplifier in 0.13    CMOS 
Technology,‖ in 2009 European 
Microwave Conference. 
[17]  P.Colantonio, et al, ―A design technique 
for concurrent dual-band harmonic tuned 
power amplifier‖, IEEE Trans. on MTT, 
vol.56, no.11, Nov. 2008. 
[18]  R.Negra., et al.,―Concurrent dual-band 
class-F load coupling network for 
applications at 1.7 and 2.14 GHz‖, IEEE 
Trans. on MTT, vol.56, no.3, Mar. 2008. 
[19]  S.H. Ji, et al., ―Concurrent dual-band 
class-E power amplifier using composite 
right/left-handed transmission lines‖, 
IEEE Trans. on MTT, vol.55, no.6, Jun. 
2007. 
[20]  F. Bohn, et al.,―Demonstration of a 
switchless class E/Fodd dual-band power 
amplifier,‖ in IEEE MTT-S Int. 
Microwave Symp. Dig., pp.1631-34, Jun. 
2002. 
[21]  F. Gutierrez, S. Agarwal, K. Parrish, and 
T. S. Rappaport, ―On-chip integrated 
antenna structures in CMOS for 60 GHz 
WPAN systems,‖ IEEE J. Select. Areas 
Comm., vol. 27, no. 8, pp. 1367–1378, 
Oct. 2009. 
[22]  B. Levin, ―Field of a Rectangular Loop,‖ 
IEEE Trans. Antennas Propagat., vol. 52, 
no. 4, pp. 948–952, Apr. 2004. 
 2 
此外，虛擬多視角 3D影像合成，將會帶來消費者更直接的體驗。 
Session 3: UWB Circuits 一共有四篇論文。第一篇由法國 CEA Leti-MINATEC 及芬蘭 Nokia 
Research Center共同發表，在一顆晶片同時使用 RFID技術及 UWB技術，晶片所需要量量透過UHF 
RFID 來提供，資訊則透過 Impulse-UWB的方式進行傳送接收。該片論文最大的特點則是透過電流
控制震盪器起振與停振的方式來產生所欲傳送之 Impulse (圖 Fig.1)；此種方法降低發射器之複雜度
而降低功耗。於接收模式時採用 super-regenerative oscillator 的方式降低功耗。第二篇論文係東京大
學所發表的 UWB接收器，透過 auto-及 cross-correlation 來進行 IR-UWB 接收，並達到資料同步。
接收訊號的頻譜為 DC-960MHz，為了快速計算接收訊號的 correlation，首先他們產生一個八相位
的 2GHz 本地震盪訊號，再搭配電荷分配網路(圖 Fig.2)的方式，來進行類比 correlation 計算。而透
過關連值的比較，亦能比較接收訊號與本地震盪訊號的同步狀態，再透過一個鎖相回路來完成訊
號的同步。第三篇是修改 super-regenerative的架構，晶片效能不錯但創意相對比較不多。第四篇是
Berkeley的超低功耗 UWB receiver，最主要的電路特色是，接收器部分採用雙模接收模式；由於無
線接收器常常會碰到干擾問題，而為了克服干擾，電路往往消耗較大的功耗。由於本篇論文所針
對的研究對象係超短距通訊，因此他們在沒有干擾源時採用 diode rectifier的方式將訊號轉換至基
頻(Fig3)，這種做法可以大幅降低耗電；而當碰到干擾源時，則透過混頻器的方式來完成。而判別
該使用何種模式接收，則由接收訊號之 BER 判別。 
 
Fig.1 (Session3-Paper1) 
 
Fig.2 (Session3-Paper2) 
 
 
Fig.3 (Session3-Paper4) 
 
Session 5: Clocking Building Blocks:第一篇非常有創意，由 Intel 公司發表。論文使用
Time-Modulated的方式來進行注入鎖定，電路運作方法可近似為 phase-domain Δ − Σ調變器。如
Fig.4，透過一組控制訊號mod[A: D]來控制參考訊號ckinj所欲注入鎖定之粗相位，以讓最終輸出訊
號達到所需要輸出之相位；例如我們需要相位αC + (1 − α)D，C 在此為相對 90°而 D為相對 0°，
針對我們希望輸出之角度，我們可以選擇不同的調變值，在不同時間點將ckinj訊號分別注入電路 C
或 D點，來使得等效尚，我們將參考訊號ckinj注入於αC + (1 − α)D之間，而輸出對等的相位移。
最後，相旋器及其 replica則被使用於一個數位鎖相迴路，以產生所需要之頻率及相位(Fig.5)。第
二篇由 NEC發表，採用橋狀網路來(Fig.6)進行等效切換電感的目的；由於僅有一部分之電流會流
經橋切換器，故理論之切換電感之 Q值為
ωL
𝑅
⋅ (
Δ𝐿2
𝐿2
)，其中 R 為切換器之寄生電阻，L為電感值，
ΔL2
𝐿
為
電感可變化值。而傳統的切換電感之 Q值僅為
ωL
𝑅
，故切換電感大幅提高切換電感之 Q值，而提高
VCO 的可調範圍。第三篇由國立台灣大學發表，為超高頻注入鎖定除頻器。論文的關鍵是採用一
個 modified π −network(Fig.7)一方面來產生高於
1
√𝐿𝐶
的共振頻率，二方面透過兩個電感的互感來減
少電感佈局的面積，其三則則產生一個 virtual ground可以從該點把 DC 電流灌入。當輸入-15dBm
 4 
 Fig.10 (Session6-Paper1) 
 
Fig.11 (Session6-Paper2) 
 
Fig.12 (Session6-Paper5) 
 
Session 9: RF and New Wireless Transceivers。第一篇由 Broadcom 發表一顆 A Quad-Band 
GSM/GPRS/EDGE SoC，其射頻架構如 Fig.13。這一顆 RF效能是目前的 state-of-the-art，其中為了
與基頻整合，在頻率合成的部分採用較高的 250MHz reference的 Fractional-N PLL，這樣的選擇可
以大幅減少 PLL的 spurs。在與基頻整合的部分，透過一個 150μm D-Nwell 來隔絕基頻雜訊；餘
RF電路電路架構雖無太特別，但效能很好(Fig.14)。 第二篇主要研究發射器的 carrier leakage之校
正，透過一個回授比較器(Fig15)來評估類比輸出的 DC offset，在透過數位控制來找出需要校正的
值，在透過 DAC 把 DC offset 校正回來。由於傳統使用 Binary Search 時會有 Miss-Code的問題，
所以在本論文透過演算法的改進來解決這個問題，提升校正之準確之值達 6dB。 
 
Fig.13 (Session9-Paper1) 
 
Fig.14 (Session9-Paper1) 
 
Fig.15 (Session9-Paper2) 
 
Fig.16 (Session9-Paper3) 
 
Fig.17 (Session9-Paper4) 
 
Fig.18 (Session9-Paper4) 
第三篇為東京大學與 Silicon Lab 所發表之 ASK 60GHz 收發器，這篇論文要是使用 ASK切換輸
出射頻訊號達到 ASK訊號的產生；由於 ASK訊號產生很簡單，因此耗電很少。其中發射器耗電
為 51mW 輸出+5dBm 之射頻訊號，接收器耗電為 116mW。第四篇為台灣大學所發表 FSK 60GHz
發射器，其透過一個 40GHz PLL與 17.5GHz/22.5GHz FSK 調變器混頻產生 57.5及 62.5GHz FSK
訊號 Fig.17。在電路設計上，有兩個比較特別的創意，首先是 LNA 的 cascode電晶體 layout，採用
 6 
路，網路一端為天線，另一端為可調負載。由於 LNA 輸入端互感相互抵消，故 PA所輸出之功率
並不會傳製 LNA；相對的，天線所收到的訊號由於並不平衡，故可以傳到 LNA；但使用此方法最
主要問題乃是 TX的插入衰減會很大。但作者宣稱使用此 integrated duplexer，效能較晶片加上
off-chip duplexer為好。第二篇為一個 78dB動態範圍、0.27dB準確度之 RF可調增益放大器，由於
每一個 binary放大器只能提供 6dB的準確度，故 78dB的增益係由 13bit 的 MSB外加 5bit LSB以
產生所需要的可調增益準確度(Fig.27)。第三篇由韓國 KAIST 發表，是一個 FSK低功率收發器，
最主要的概念是接收器透過一個注入鎖定除頻器，來解調 FSK訊號成振幅調變，再透過一個
envelope detector 將振幅調變訊號轉成接收資訊；發射器部分則直接透過可調電容調變 VCO振盪頻
率，發射至天線外。第四篇由 Azuray Technologies 發表，是全球最低功耗的 GPS 接收器，電壓為
250mW 共耗 352μW。在 LNA電路設計上，透過一個 Center-tapped電感一方面提升電晶體M1之等
效轉導，另一方面提高輸入匹配頻寬，以降低製程偏離。在第二級的部分，透過一個 single-ended
轉 differential-ended 的方式，負載一個 Center-tapped 電感，而在負載端同時使用一個 cross-coupled 
pair 來提高負載的等效 Q-factor，因而提升放大器增益。在震盪器端，為了降低功電壓，所以只疊
一層電晶體，VCO透過電容分壓後不過緩衝放大器直接接混頻器減少功耗。 
 
Fig.25 (Session13-Paper1) 
 
Fig.26 (Session13-Paper1)  
Fig.27 (Session13-Paper2) 
 
Fig.28(Session13-Paper3)  
Fig.29(Session13-Paper4) 
 
Fig.30(Session13-Paper4) 
 
Session 14: PLL and CDR。第一篇由 Twente大學發表之 Subsampling PLL，該篇論文主要的特
點是一個降低功耗的 reference緩衝放大器。Subsampling PLL首先先透過傳統的方式進行頻率鎖定，
一定頻率對了之後，就透過直接比較 reference edge來產生一個 subsampling window，直接比較 RF 
edge及 reference edge，而就不用使用 divider chain，也就不會有相關的雜訊(Fig31)。當 reference
在打開 subsampling相位比較器時，由於會注入 reference訊號進 VCO而調變之；為了降低 reference
之影響，因此論文透過一個 dummy sampler來平衡 reference的注入(Fig32)。在 reference buffer 的
部分，為了降低其 short-circuit current，所以論文讓 NMOS/PMOS 的 gate 電壓錯開，來避免的非必
要之功耗。第二篇由 IBM 所發表之數位 PLL，論文為了提高 DCO可調範圍，所以採用兩個 LC 共
振腔，可是為了減少佈局面積，就將兩個電感重疊在一起(Fig34)。由於兩個電感之間有 coupling，
而每一時間只有一個 LC 振盪器會使用，因此我們可以透過更改另一個不振盪之 LC tank 來改變，
使用中之震盪器之行為。因此將會有三種模式，第一種模式是正常模式，能有最佳之 phase-noise
 8 
路，然後在直接混頻 I/Q訊號來觀察兩者的相位誤差，在透過回授來修改 varactor 所需要的 codes。
第五篇由加州理工發表，為全數位 CDR，透過數位的 delay-line，來從一個兩個時間單位的 1-bit 
sampling window來判別目前 clock與 data之間是否為最適合(Fig36)，而透過兩個時間單位的觀察，
透過數位演算法來判別是否 clock已經飄移；如果飄移過大，則進行 clock 的互換，已解決 sync的
問題(Fig37)。 
Session 17: Interference Robust RF Receivers。第一篇由 Twente大學發表 SAW-less GPS filter。本
篇論文最大的特點是，透過 25% duty cycle(Fig.38)來進行混頻，而如此混頻器除了能進行降頻，同
時也有濾波之功能，因而能不需要使用 off-chip SAW 濾波器(Fig39)。第二篇由 Broadcomm 發表，
亦是 SAW-less GPS receiver，與第一篇類似都是使用 25% duty cycle 本地震盪訊號，但使用的地方
不同；本篇主要是用於 LNA load，來透過 LO將等效之基頻負載轉換成中心頻率在𝑓𝐿𝑂附近的窄頻
負載，來過濾𝑓𝐿𝑂附近的不要訊號。 
 
Fig.38(Session17-Paper1) 
 
Fig.39(Session17-Paper1) 
 
Fig.40(Session17-Paper2) 
第三篇使用六相混頻器搭配數位 feed-forward 消除第二及第三 harmonics。首先，透過三相混頻
之後，如 Fig41之 AP/AN、BP/BN、CP/CN 之 common-mode包含第二 harmonics 訊號，而 AP/BP/CP
及 AN/BN/CN 包含第三 harmonics 訊號。因此，在整體的三相 receiver中，我們可以使用第一正常
的Main Mix(in Fig42)來分別取得三相的 differential 訊號，包含三組基頻訊號，再將三相訊號轉換
所需要的 I/Q基頻。如果需要偵測 2nd harmonics，再透過第二組 harmonics mixer 來量得 second 
harmonics訊號，再透過 feed-forward來自主 mixer 進行消除。同樣的，我們使用第三組量測第三
harmonics，再透過 feed-forward 來消除自主 mixer 產生之諧波。此架構最大的限制是使用之 ADC
的動態範圍可能不足已消除所需要的 harmonics並會消耗大量電力。第四篇由 Columbia大學發表，
主要訊號直接 down-convert 到 DC ，透過次要的採用 down-conversation path 進行高通濾波，因此
只有 third harmonics輸出於mixer輸出，然後再 feed-forward回主要路徑之Mixer進行第三 harmonics
訊號之消除(Fig43)。 
 
Fig.41(Session17-Paper3) 
 
Fig.42(Session17-Paper3)  Fig.43(Session17-Paper4) 
 
三、建議 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/14
國科會補助計畫
計畫名稱: 量測山區降雨之CMOS可調同運行雙頻相位陣列收發器晶片與分散式電腦斷層掃
描方法
計畫主持人: 王毓駒
計畫編號: 99-2218-E-009-011- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
參與國立交通大學防災中心進行災區無線雨量量測技術討論與研究。將實際應
用本專題計劃開發之電路，實際用於災區雨量量測。相關研究成果將於完成後
提供予國科會參考。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
