# Reading C:/altera_lite/16.0/modelsim_ase/tcl/vsim/pref.tcl
# do msim_setup.tcl
# Proyecto4_qsys_tb
# ./../
# C:/altera_lite/16.0/quartus/
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap work ./libraries/work/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap work_lib ./libraries/work/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap altera_common_sv_packages ./libraries/altera_common_sv_packages/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap error_adapter_0 ./libraries/error_adapter_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap avalon_st_adapter ./libraries/avalon_st_adapter/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap rsp_mux_001 ./libraries/rsp_mux_001/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap rsp_mux ./libraries/rsp_mux/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap rsp_demux ./libraries/rsp_demux/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap cmd_mux_002 ./libraries/cmd_mux_002/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap cmd_mux ./libraries/cmd_mux/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap cmd_demux_001 ./libraries/cmd_demux_001/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap cmd_demux ./libraries/cmd_demux/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap router_004 ./libraries/router_004/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap router_002 ./libraries/router_002/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap router_001 ./libraries/router_001/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap router ./libraries/router/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo ./libraries/jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap jtag_uart_0_avalon_jtag_slave_agent ./libraries/jtag_uart_0_avalon_jtag_slave_agent/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap nios2_gen2_0_data_master_agent ./libraries/nios2_gen2_0_data_master_agent/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap jtag_uart_0_avalon_jtag_slave_translator ./libraries/jtag_uart_0_avalon_jtag_slave_translator/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap nios2_gen2_0_data_master_translator ./libraries/nios2_gen2_0_data_master_translator/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap cpu ./libraries/cpu/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap rst_controller ./libraries/rst_controller/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap irq_mapper ./libraries/irq_mapper/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap mm_interconnect_0 ./libraries/mm_interconnect_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap timer_0 ./libraries/timer_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap onchip_memory2_0 ./libraries/onchip_memory2_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap nios2_gen2_0 ./libraries/nios2_gen2_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap matrix_mult_det_0 ./libraries/matrix_mult_det_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap jtag_uart_0 ./libraries/jtag_uart_0/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap Proyecto4_qsys_inst_reset_bfm ./libraries/Proyecto4_qsys_inst_reset_bfm/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap Proyecto4_qsys_inst_clk_bfm ./libraries/Proyecto4_qsys_inst_clk_bfm/ 
# Modifying modelsim.ini
# Model Technology ModelSim ALTERA vmap 10.4d Lib Mapping Utility 2015.12 Dec 30 2015
# vmap Proyecto4_qsys_inst ./libraries/Proyecto4_qsys_inst/ 
# Modifying modelsim.ini
# [exec] file_copy
# List Of Command Line Aliases
# 
# file_copy                     -- Copy ROM/RAM files to simulation directory
# 
# dev_com                       -- Compile device library files
# 
# com                           -- Compile the design files in correct order
# 
# elab                          -- Elaborate top level design
# 
# elab_debug                    -- Elaborate the top level design with novopt option
# 
# ld                            -- Compile all the design files and elaborate the top level design
# 
# ld_debug                      -- Compile all the design files and elaborate the top level design with -novopt
# 
# 
# 
# List Of Variables
# 
# TOP_LEVEL_NAME                -- Top level module name.
#                                  For most designs, this should be overridden
#                                  to enable the elab/elab_debug aliases.
# 
# SYSTEM_INSTANCE_NAME          -- Instantiated system module name inside top level module.
# 
# QSYS_SIMDIR                   -- Qsys base simulation directory.
# 
# QUARTUS_INSTALL_DIR           -- Quartus installation directory.
# 
# USER_DEFINED_COMPILE_OPTIONS  -- User-defined compile options, added to com/dev_com aliases.
# 
# USER_DEFINED_ELAB_OPTIONS     -- User-defined elaboration options, added to elab/elab_debug aliases.
#  ld
# [exec] dev_com
# [exec] com
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/verbosity_pkg.sv -work altera_common_sv_packages 
# -- Compiling package verbosity_pkg
# 
# Top level modules:
# 	--none--
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv -L altera_common_sv_packages -work error_adapter_0 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter.v -work avalon_st_adapter 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_mux_001.sv -L altera_common_sv_packages -work rsp_mux_001 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_rsp_mux_001
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_rsp_mux_001
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_arbitrator.sv -L altera_common_sv_packages -work rsp_mux_001 
# -- Compiling module altera_merlin_arbitrator
# -- Compiling module altera_merlin_arb_adder
# 
# Top level modules:
# 	altera_merlin_arbitrator
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_mux.sv -L altera_common_sv_packages -work rsp_mux 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_rsp_mux
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_rsp_mux
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_arbitrator.sv -L altera_common_sv_packages -work rsp_mux 
# -- Compiling module altera_merlin_arbitrator
# -- Compiling module altera_merlin_arb_adder
# 
# Top level modules:
# 	altera_merlin_arbitrator
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_demux.sv -L altera_common_sv_packages -work rsp_demux 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_rsp_demux
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_rsp_demux
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:45 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_mux_002.sv -L altera_common_sv_packages -work cmd_mux_002 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_cmd_mux_002
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_cmd_mux_002
# End time: 21:40:45 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_arbitrator.sv -L altera_common_sv_packages -work cmd_mux_002 
# -- Compiling module altera_merlin_arbitrator
# -- Compiling module altera_merlin_arb_adder
# 
# Top level modules:
# 	altera_merlin_arbitrator
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_mux.sv -L altera_common_sv_packages -work cmd_mux 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_cmd_mux
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_cmd_mux
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_arbitrator.sv -L altera_common_sv_packages -work cmd_mux 
# -- Compiling module altera_merlin_arbitrator
# -- Compiling module altera_merlin_arb_adder
# 
# Top level modules:
# 	altera_merlin_arbitrator
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_demux_001.sv -L altera_common_sv_packages -work cmd_demux_001 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_demux.sv -L altera_common_sv_packages -work cmd_demux 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_cmd_demux
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_cmd_demux
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_004.sv -L altera_common_sv_packages -work router_004 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_004_default_decode
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_004
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_router_004
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_002.sv -L altera_common_sv_packages -work router_002 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_002_default_decode
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_002
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_router_002
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_001.sv -L altera_common_sv_packages -work router_001 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_001_default_decode
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_001
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_router_001
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router.sv -L altera_common_sv_packages -work router 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router_default_decode
# -- Compiling module Proyecto4_qsys_mm_interconnect_0_router
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0_router
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_avalon_sc_fifo.v -work jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo 
# -- Compiling module altera_avalon_sc_fifo
# 
# Top level modules:
# 	altera_avalon_sc_fifo
# End time: 21:40:46 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:46 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv -L altera_common_sv_packages -work jtag_uart_0_avalon_jtag_slave_agent 
# -- Compiling module altera_merlin_slave_agent
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(618): (vlog-2186) SystemVerilog testbench feature
# 
# (randomization, coverage or assertion) detected in the design.
# 
# These features are only supported in Questasim.
# 
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(488): (vlog-2583) [SVCHK] - Some checking for conflicts with always_comb and always_latch variables not yet supported. Run vopt to provide additional design-level checks.
# 
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(489): (vlog-2583) [SVCHK] - Some checking for conflicts with always_comb and always_latch variables not yet supported. Run vopt to provide additional design-level checks.
# 
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(490): (vlog-2583) [SVCHK] - Some checking for conflicts with always_comb and always_latch variables not yet supported. Run vopt to provide additional design-level checks.
# 
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(491): (vlog-2583) [SVCHK] - Some checking for conflicts with always_comb and always_latch variables not yet supported. Run vopt to provide additional design-level checks.
# 
# ** Warning: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_agent.sv(34): (vlog-2186) SystemVerilog testbench feature
# 
# (randomization, coverage or assertion) detected in the design.
# 
# These features are only supported in Questasim.
# 
# 
# Top level modules:
# 	altera_merlin_slave_agent
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 6
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv -L altera_common_sv_packages -work jtag_uart_0_avalon_jtag_slave_agent 
# -- Compiling module altera_merlin_burst_uncompressor
# 
# Top level modules:
# 	altera_merlin_burst_uncompressor
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_master_agent.sv -L altera_common_sv_packages -work nios2_gen2_0_data_master_agent 
# -- Compiling module altera_merlin_master_agent
# 
# Top level modules:
# 	altera_merlin_master_agent
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_slave_translator.sv -L altera_common_sv_packages -work jtag_uart_0_avalon_jtag_slave_translator 
# -- Compiling module altera_merlin_slave_translator
# 
# Top level modules:
# 	altera_merlin_slave_translator
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_merlin_master_translator.sv -L altera_common_sv_packages -work nios2_gen2_0_data_master_translator 
# -- Compiling module altera_merlin_master_translator
# 
# Top level modules:
# 	altera_merlin_master_translator
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v -work cpu 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_a_module
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_b_module
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_debug
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_break
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_xbrk
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_dbrk
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_itrace
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_td_mode
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_dtrace
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_pib
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_im
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_performance_monitors
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_avalon_reg
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_ociram_sp_ram_module
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_ocimem
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0_cpu_nios2_performance_monitors
# 	Proyecto4_qsys_nios2_gen2_0_cpu
# End time: 21:40:47 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:47 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_sysclk.v -work cpu 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_sysclk
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_sysclk
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_tck.v -work cpu 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_tck
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_tck
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_wrapper.v -work cpu 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_wrapper
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_wrapper
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_test_bench.v -work cpu 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0_cpu_test_bench
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0_cpu_test_bench
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_reset_controller.v -work rst_controller 
# -- Compiling module altera_reset_controller
# 
# Top level modules:
# 	altera_reset_controller
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_reset_synchronizer.v -work rst_controller 
# -- Compiling module altera_reset_synchronizer
# 
# Top level modules:
# 	altera_reset_synchronizer
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_irq_mapper.sv -L altera_common_sv_packages -work irq_mapper 
# -- Compiling module Proyecto4_qsys_irq_mapper
# 
# Top level modules:
# 	Proyecto4_qsys_irq_mapper
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_mm_interconnect_0.v -work mm_interconnect_0 
# -- Compiling module Proyecto4_qsys_mm_interconnect_0
# 
# Top level modules:
# 	Proyecto4_qsys_mm_interconnect_0
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_timer_0.v -work timer_0 
# -- Compiling module Proyecto4_qsys_timer_0
# 
# Top level modules:
# 	Proyecto4_qsys_timer_0
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v -work onchip_memory2_0 
# -- Compiling module Proyecto4_qsys_onchip_memory2_0
# 
# Top level modules:
# 	Proyecto4_qsys_onchip_memory2_0
# End time: 21:40:48 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:48 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0.v -work nios2_gen2_0 
# -- Compiling module Proyecto4_qsys_nios2_gen2_0
# 
# Top level modules:
# 	Proyecto4_qsys_nios2_gen2_0
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/IP_matrix_2x2_multiplier_determinant.v -work matrix_mult_det_0 
# -- Compiling module IP_matrix_2x2_multiplier_determinant
# 
# Top level modules:
# 	IP_matrix_2x2_multiplier_determinant
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/matrix_2x2_multiplier_determinant.v -work matrix_mult_det_0 
# -- Compiling module matrix_2x2_multiplier_determinant
# 
# Top level modules:
# 	matrix_2x2_multiplier_determinant
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_jtag_uart_0.v -work jtag_uart_0 
# -- Compiling module Proyecto4_qsys_jtag_uart_0_sim_scfifo_w
# -- Compiling module Proyecto4_qsys_jtag_uart_0_scfifo_w
# -- Compiling module Proyecto4_qsys_jtag_uart_0_sim_scfifo_r
# -- Compiling module Proyecto4_qsys_jtag_uart_0_scfifo_r
# -- Compiling module Proyecto4_qsys_jtag_uart_0
# 
# Top level modules:
# 	Proyecto4_qsys_jtag_uart_0
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_avalon_reset_source.sv -L altera_common_sv_packages -work Proyecto4_qsys_inst_reset_bfm 
# -- Compiling module altera_avalon_reset_source
# -- Importing package altera_common_sv_packages.verbosity_pkg
# 
# Top level modules:
# 	altera_avalon_reset_source
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 -sv E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/altera_avalon_clock_source.sv -L altera_common_sv_packages -work Proyecto4_qsys_inst_clk_bfm 
# -- Compiling module altera_avalon_clock_source
# -- Importing package altera_common_sv_packages.verbosity_pkg
# 
# Top level modules:
# 	altera_avalon_clock_source
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v -work Proyecto4_qsys_inst 
# -- Compiling module Proyecto4_qsys
# 
# Top level modules:
# 	Proyecto4_qsys
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# Model Technology ModelSim ALTERA vlog 10.4d Compiler 2015.12 Dec 30 2015
# Start time: 21:40:49 on Aug 13,2017
# vlog -reportprogress 300 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/Proyecto4_qsys_tb.v 
# -- Compiling module Proyecto4_qsys_tb
# 
# Top level modules:
# 	Proyecto4_qsys_tb
# End time: 21:40:49 on Aug 13,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# [exec] elab
# vsim -t ps -L work -L work_lib -L altera_common_sv_packages -L error_adapter_0 -L avalon_st_adapter -L rsp_mux_001 -L rsp_mux -L rsp_demux -L cmd_mux_002 -L cmd_mux -L cmd_demux_001 -L cmd_demux -L router_004 -L router_002 -L router_001 -L router -L jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo -L jtag_uart_0_avalon_jtag_slave_agent -L nios2_gen2_0_data_master_agent -L jtag_uart_0_avalon_jtag_slave_translator -L nios2_gen2_0_data_master_translator -L cpu -L rst_controller -L irq_mapper -L mm_interconnect_0 -L timer_0 -L onchip_memory2_0 -L nios2_gen2_0 -L matrix_mult_det_0 -L jtag_uart_0 -L Proyecto4_qsys_inst_reset_bfm -L Proyecto4_qsys_inst_clk_bfm -L Proyecto4_qsys_inst -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver Proyecto4_qsys_tb -G/Proyecto4_qsys_tb/Proyecto4_qsys_inst/onchip_memory2_0/INIT_FILE="Proyecto4_qsys_onchip_memory2_0.hex" 
# Start time: 21:40:49 on Aug 13,2017
# Loading work.Proyecto4_qsys_tb
# Loading Proyecto4_qsys_inst.Proyecto4_qsys
# Loading jtag_uart_0.Proyecto4_qsys_jtag_uart_0
# Loading jtag_uart_0.Proyecto4_qsys_jtag_uart_0_scfifo_w
# Loading jtag_uart_0.Proyecto4_qsys_jtag_uart_0_sim_scfifo_w
# Loading jtag_uart_0.Proyecto4_qsys_jtag_uart_0_scfifo_r
# Loading jtag_uart_0.Proyecto4_qsys_jtag_uart_0_sim_scfifo_r
# Loading matrix_mult_det_0.IP_matrix_2x2_multiplier_determinant
# Loading matrix_mult_det_0.matrix_2x2_multiplier_determinant
# Loading nios2_gen2_0.Proyecto4_qsys_nios2_gen2_0
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_test_bench
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_a_module
# Loading altera_mf_ver.altsyncram
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_b_module
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_debug
# Loading altera_mf_ver.altera_std_synchronizer
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_break
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_xbrk
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_dbrk
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_itrace
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_dtrace
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_td_mode
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_pib
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_im
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_avalon_reg
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_nios2_ocimem
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_ociram_sp_ram_module
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_wrapper
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_tck
# Loading cpu.Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_sysclk
# Loading onchip_memory2_0.Proyecto4_qsys_onchip_memory2_0
# Loading timer_0.Proyecto4_qsys_timer_0
# Loading mm_interconnect_0.Proyecto4_qsys_mm_interconnect_0
# Loading sv_std.std
# Loading nios2_gen2_0_data_master_translator.altera_merlin_master_translator
# Loading jtag_uart_0_avalon_jtag_slave_translator.altera_merlin_slave_translator
# Loading nios2_gen2_0_data_master_agent.altera_merlin_master_agent
# Loading jtag_uart_0_avalon_jtag_slave_agent.altera_merlin_slave_agent
# Loading jtag_uart_0_avalon_jtag_slave_agent.altera_merlin_burst_uncompressor
# Loading jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo.altera_avalon_sc_fifo
# Loading router.Proyecto4_qsys_mm_interconnect_0_router
# Loading router.Proyecto4_qsys_mm_interconnect_0_router_default_decode
# Loading router_001.Proyecto4_qsys_mm_interconnect_0_router_001
# Loading router_001.Proyecto4_qsys_mm_interconnect_0_router_001_default_decode
# Loading router_002.Proyecto4_qsys_mm_interconnect_0_router_002
# Loading router_002.Proyecto4_qsys_mm_interconnect_0_router_002_default_decode
# Loading router_004.Proyecto4_qsys_mm_interconnect_0_router_004
# Loading router_004.Proyecto4_qsys_mm_interconnect_0_router_004_default_decode
# Loading cmd_demux.Proyecto4_qsys_mm_interconnect_0_cmd_demux
# Loading cmd_demux_001.Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
# Loading cmd_mux.Proyecto4_qsys_mm_interconnect_0_cmd_mux
# Loading cmd_mux_002.Proyecto4_qsys_mm_interconnect_0_cmd_mux_002
# Loading cmd_mux_002.altera_merlin_arbitrator
# Loading cmd_mux_002.altera_merlin_arb_adder
# Loading rsp_demux.Proyecto4_qsys_mm_interconnect_0_rsp_demux
# Loading rsp_mux.Proyecto4_qsys_mm_interconnect_0_rsp_mux
# Loading rsp_mux.altera_merlin_arbitrator
# Loading rsp_mux.altera_merlin_arb_adder
# Loading rsp_mux_001.Proyecto4_qsys_mm_interconnect_0_rsp_mux_001
# Loading rsp_mux_001.altera_merlin_arbitrator
# Loading rsp_mux_001.altera_merlin_arb_adder
# Loading avalon_st_adapter.Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
# Loading error_adapter_0.Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
# Loading irq_mapper.Proyecto4_qsys_irq_mapper
# Loading rst_controller.altera_reset_controller
# Loading altera_common_sv_packages.verbosity_pkg
# Loading Proyecto4_qsys_inst_clk_bfm.altera_avalon_clock_source
# Loading Proyecto4_qsys_inst_reset_bfm.altera_avalon_reset_source
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# Loading rst_controller.altera_reset_synchronizer
# ** Warning: (vsim-8311) System Verilog assertions are supported only in Questasim.
# 
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v(62): [TFMPC] - Too few port connections. Expected 12, found 10.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/jtag_uart_0 File: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_jtag_uart_0.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v(62): [TFMPC] - Missing connection for port 'dataavailable'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys.v(62): [TFMPC] - Missing connection for port 'readyfordata'.
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0.v(38): [TFMPC] - Too few port connections. Expected 28, found 26.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/nios2_gen2_0/cpu File: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0.v(38): [TFMPC] - Missing connection for port 'A_valid_from_M'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0.v(38): [TFMPC] - Missing connection for port 'instr_retired'.
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Too few port connections. Expected 23, found 6.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/nios2_gen2_0/cpu/Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_a/the_altsyncram File: /build/swbuild/SJ/nightly/16.0/211/l64/work/modelsim/eda/sim_lib/altera_mf.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'wren_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'rden_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'rden_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'data_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'clock1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'clocken0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'clocken1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'clocken2'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'clocken3'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'aclr0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'aclr1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'byteena_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'byteena_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'addressstall_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'addressstall_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'q_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(49): [TFMPC] - Missing connection for port 'eccstatus'.
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Too few port connections. Expected 23, found 6.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/nios2_gen2_0/cpu/Proyecto4_qsys_nios2_gen2_0_cpu_register_bank_b/the_altsyncram File: /build/swbuild/SJ/nightly/16.0/211/l64/work/modelsim/eda/sim_lib/altera_mf.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'wren_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'rden_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'rden_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'data_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'clock1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'clocken0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'clocken1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'clocken2'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'clocken3'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'aclr0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'aclr1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'byteena_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'byteena_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'addressstall_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'addressstall_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'q_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(114): [TFMPC] - Missing connection for port 'eccstatus'.
# ** Warning: (vsim-3015) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2595): [PCDPC] - Port size (16) does not match connection size (38) for port 'jdo'. The port definition is at: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(981).
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/nios2_gen2_0/cpu/the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci/the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci_itrace File: E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Too few port connections. Expected 23, found 7.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/nios2_gen2_0/cpu/the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci/the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_ocimem/Proyecto4_qsys_nios2_gen2_0_cpu_ociram_sp_ram/the_altsyncram File: /build/swbuild/SJ/nightly/16.0/211/l64/work/modelsim/eda/sim_lib/altera_mf.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'wren_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'rden_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'rden_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'data_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'address_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'clock1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'clocken1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'clocken2'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'clocken3'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'aclr0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'aclr1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'byteena_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'addressstall_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'addressstall_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'q_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v(2131): [TFMPC] - Missing connection for port 'eccstatus'.
# ** Warning: (vsim-3017) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Too few port connections. Expected 23, found 7.
#    Time: 0 ps  Iteration: 0  Instance: /Proyecto4_qsys_tb/proyecto4_qsys_inst/onchip_memory2_0/the_altsyncram File: /build/swbuild/SJ/nightly/16.0/211/l64/work/modelsim/eda/sim_lib/altera_mf.v
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'wren_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'rden_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'rden_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'data_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'address_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'clock1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'clocken1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'clocken2'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'clocken3'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'aclr0'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'aclr1'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'byteena_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'addressstall_a'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'addressstall_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'q_b'.
# ** Warning: (vsim-3722) E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto4/Proyecto4/Proyecto4_qsys/testbench/Proyecto4_qsys_tb/simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v(57): [TFMPC] - Missing connection for port 'eccstatus'.
#  
run 30ms
# Warning: DONT_CARE value for read_during_write_mode_port_a is not supported in Stratix device family, it might cause incorrect behavioural simulation result
# Time: 0  Instance: Proyecto4_qsys_tb.proyecto4_qsys_inst.nios2_gen2_0.cpu.the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_oci.the_Proyecto4_qsys_nios2_gen2_0_cpu_nios2_ocimem.Proyecto4_qsys_nios2_gen2_0_cpu_ociram_sp_ram.the_altsyncram.m_default.altsyncram_inst
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_clk_bfm.__hello: - Hello from altera_clock_source.
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_clk_bfm.__hello: -   $Revision: #1 $
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_clk_bfm.__hello: -   $Date: 2016/02/08 $
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_clk_bfm.__hello: -   CLOCK_RATE = 50000000 Hz
#                    0: INFO: ------------------------------------------------------------
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.__hello: - Hello from altera_reset_source
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.__hello: -   $Revision: #1 $
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.__hello: -   $Date: 2016/02/08 $
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.__hello: -   ASSERT_HIGH_RESET = 0
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.__hello: -   INITIAL_RESET_CYCLES = 50
#                    0: INFO: ------------------------------------------------------------
#                    0: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.reset_assert: Reset asserted
#               990000: INFO: Proyecto4_qsys_tb.proyecto4_qsys_inst_reset_bfm.reset_deassert: Reset deasserted
# Time elapsed during software test = 3514860 ns
# Time elapsed during hardware test = 116900 ns
# Iter #0: SW: 14323788 HW: 14323788
# Iter #1: SW: 5250135 HW: 5250135
# Iter #2: SW: 4279296 HW: 4279296
# Iter #3: SW: 5506536 HW: 5506536
# Iter #4: SW: -2171520 HW: -2171520
# Iter #5: SW: -542360 HW: -542360
# Iter #6: SW: 2135824 HW: 2135824
# Iter #7: SW: 2577960 HW: 2577960
# Iter #8: SW: 3543288 HW: 3543288
# Iter #9: SW: -4368960 HW: -4368960
# Iter #10: SW: -363000 HW: -363000
# Iter #11: SW: -6399459 HW: -6399459
# Iter #12: SW: 8243120 HW: 8243120
# Iter #13: SW: 605700 HW: 605700
# Iter #14: SW: 1385624 HW: 1385624
# Iter #15: SW: -855475 HW: -855475
# End time: 21:54:44 on Aug 13,2017, Elapsed time: 0:13:55
# Errors: 0, Warnings: 78
