TimeQuest Timing Analyzer report for Parallel_Clocks_Generator
Tue Jan 20 22:02:36 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width
 10. Setup Times
 11. Hold Times
 12. Clock to Output Times
 13. Minimum Clock to Output Times
 14. Slow 1200mV 0C Model Fmax Summary
 15. Slow 1200mV 0C Model Setup Summary
 16. Slow 1200mV 0C Model Hold Summary
 17. Slow 1200mV 0C Model Recovery Summary
 18. Slow 1200mV 0C Model Removal Summary
 19. Slow 1200mV 0C Model Minimum Pulse Width
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Board Trace Model Assignments
 39. Input Transition Times
 40. Slow Corner Signal Integrity Metrics
 41. Fast Corner Signal Integrity Metrics
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name      ; Parallel_Clocks_Generator                        ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C25F324C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clk_10     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk_10 }  ;
; Clk_100    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk_100 } ;
; Wr_n       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Wr_n }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 255.1 MHz  ; 250.0 MHz       ; Clk_10     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 405.68 MHz ; 250.0 MHz       ; Clk_100    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; Clk_10  ; -5.001 ; -46.028          ;
; Clk_100 ; -1.465 ; -25.865          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; Clk_100 ; 0.211 ; 0.000            ;
; Clk_10  ; 0.412 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                                              ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock   ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_10  ; Rise       ; Clk_10                                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_100 ; Rise       ; Clk_100                                                                                                           ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Wr_n    ; Rise       ; Wr_n                                                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_we_reg       ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst14                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst2                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst20                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst25                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst27                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst30                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst31                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst32                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst35                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst37                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst39                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst40                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst46                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst47                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst48                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst49                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst5                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst50                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst51                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst52                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst63                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst70                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[0]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[10]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[11]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[12]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[1]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[2]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[3]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[4]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[5]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[6]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[7]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[8]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[9]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[0]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[10]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[11]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[12]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[1]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[2]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[3]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[4]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[5]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[6]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[7]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[8]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[9]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[4]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[5]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[6]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[7]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[8]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[9]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[4]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[5]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[6]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[7]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[8]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[9]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; 1.962 ; 2.382 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; 2.161 ; 2.527 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; 3.709 ; 4.192 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; 3.001 ; 3.315 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; 3.709 ; 4.192 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; 3.587 ; 4.069 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; 2.799 ; 3.217 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; 2.505 ; 2.909 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; 2.267 ; 2.723 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; 2.505 ; 2.909 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; 1.776 ; 2.141 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; 1.320 ; 1.700 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; 2.226 ; 2.602 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; 3.854 ; 4.169 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; 0.602 ; 0.644 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; 5.123 ; 5.545 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; 4.319 ; 4.729 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; 5.123 ; 5.510 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; 5.001 ; 5.387 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; 5.072 ; 5.545 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; 4.259 ; 4.731 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; 3.816 ; 4.322 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; 2.768 ; 3.180 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; 3.305 ; 3.808 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; 3.161 ; 3.577 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; 4.259 ; 4.731 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; 3.226 ; 3.644 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; 2.842 ; 3.135 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; 3.528 ; 3.970 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; 3.423 ; 3.889 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; 3.074 ; 3.467 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; 3.282 ; 3.690 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; 2.861 ; 3.279 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; 3.382 ; 3.793 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; 5.172 ; 5.583 ; Rise       ; Wr_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; -1.535 ; -1.944 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; -1.725 ; -2.083 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; -2.113 ; -2.469 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; -2.170 ; -2.469 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; -2.840 ; -3.320 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; -2.724 ; -3.202 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; -2.113 ; -2.549 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; -0.915 ; -1.280 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; -1.820 ; -2.263 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; -2.047 ; -2.441 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; -1.347 ; -1.703 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; -0.915 ; -1.280 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; -1.765 ; -2.142 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; -2.995 ; -3.289 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; -0.211 ; -0.261 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; -2.529 ; -2.891 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; -2.529 ; -2.891 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; -2.730 ; -3.127 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; -2.867 ; -3.268 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; -2.886 ; -3.254 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; -1.271 ; -1.678 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; -1.719 ; -2.161 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; -1.674 ; -2.131 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; -1.530 ; -1.927 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; -1.445 ; -1.794 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; -1.944 ; -2.391 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; -1.520 ; -1.894 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; -2.061 ; -2.390 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; -1.324 ; -1.714 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; -1.815 ; -2.179 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; -1.271 ; -1.678 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; -1.357 ; -1.781 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; -1.338 ; -1.717 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; -1.546 ; -1.970 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; -3.290 ; -3.660 ; Rise       ; Wr_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 7.369  ; 7.358  ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 6.256  ; 6.283  ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 6.813  ; 6.825  ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 7.002  ; 7.003  ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 7.472  ; 7.387  ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 7.164  ; 7.217  ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 7.118  ; 7.004  ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 6.628  ; 6.598  ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 10.851 ; 10.752 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 6.192  ; 6.216  ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 11.051 ; 10.932 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 7.670  ; 7.654  ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 6.742  ; 6.743  ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 6.745  ; 6.741  ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 6.955  ; 6.874  ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 7.111  ; 7.123  ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 6.980  ; 6.949  ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 7.411  ; 7.342  ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 6.964  ; 6.890  ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 6.967  ; 6.905  ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 7.670  ; 7.654  ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 7.146  ; 7.090  ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 7.127  ; 7.139  ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 7.444  ; 7.357  ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 7.080  ; 7.080  ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 11.654 ; 11.689 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 10.867 ; 10.790 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 11.654 ; 11.689 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 10.283 ; 10.189 ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 10.363 ; 10.281 ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 8.511  ; 8.535  ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 8.521  ; 8.469  ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 10.518 ; 10.447 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 11.403 ; 11.268 ; Rise       ; Clk_100         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 7.182  ; 7.170  ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 6.116  ; 6.142  ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 6.651  ; 6.662  ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 6.829  ; 6.829  ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 7.283  ; 7.202  ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 6.985  ; 7.035  ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 6.943  ; 6.834  ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 6.472  ; 6.441  ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 10.534 ; 10.437 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 6.055  ; 6.078  ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 10.726 ; 10.612 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 6.580  ; 6.580  ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 6.580  ; 6.580  ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 6.585  ; 6.582  ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 6.787  ; 6.709  ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 6.934  ; 6.945  ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 6.808  ; 6.777  ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 7.225  ; 7.158  ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 6.794  ; 6.722  ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 6.797  ; 6.737  ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 7.473  ; 7.457  ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 6.970  ; 6.917  ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 6.950  ; 6.961  ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 7.257  ; 7.173  ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 6.905  ; 6.904  ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 9.989  ; 9.898  ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 10.549 ; 10.474 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 11.358 ; 11.395 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 9.989  ; 9.898  ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 10.065 ; 9.986  ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 7.859  ; 7.874  ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 7.883  ; 7.818  ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 10.215 ; 10.145 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 11.063 ; 10.933 ; Rise       ; Clk_100         ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.61 MHz ; 250.0 MHz       ; Clk_10     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 450.65 MHz ; 250.0 MHz       ; Clk_100    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; Clk_10  ; -4.454 ; -39.728         ;
; Clk_100 ; -1.219 ; -21.272         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; Clk_100 ; 0.223 ; 0.000           ;
; Clk_10  ; 0.363 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock   ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_10  ; Rise       ; Clk_10                                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_100 ; Rise       ; Clk_100                                                                                                           ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Wr_n    ; Rise       ; Wr_n                                                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_ram_dq0:inst53|altsyncram:altsyncram_component|altsyncram_52h1:auto_generated|ram_block1a3~porta_we_reg       ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst14                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst2                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst20                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst25                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst27                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst30                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst31                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst32                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst35                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst37                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst39                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst40                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst46                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst47                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst48                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst49                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst5                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst50                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst51                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst52                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst63                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst70                                                                                                            ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[0]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[10]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[11]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[12]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[1]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[2]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[3]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[4]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[5]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[6]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[7]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[8]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[9]                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[0]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[10]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[11]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[12]                 ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[1]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[2]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[3]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[4]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[5]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[6]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[7]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[8]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[9]                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[4]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[5]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[6]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[7]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[8]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[9]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[4]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[5]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[6]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[7]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[8]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[9]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[0]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[10]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[11]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[12]                                                                  ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[1]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[2]                                                                   ;
; -1.500 ; 1.000        ; 2.500          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[3]                                                                   ;
+--------+--------------+----------------+-------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; 1.700 ; 2.037 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; 1.896 ; 2.157 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; 3.324 ; 3.656 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; 2.652 ; 2.874 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; 3.324 ; 3.656 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; 3.209 ; 3.547 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; 2.484 ; 2.779 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; 2.248 ; 2.530 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; 2.021 ; 2.377 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; 2.248 ; 2.530 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; 1.566 ; 1.821 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; 1.139 ; 1.447 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; 1.948 ; 2.223 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; 3.446 ; 3.667 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; 0.568 ; 0.675 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; 4.667 ; 4.955 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; 3.888 ; 4.217 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; 4.667 ; 4.844 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; 4.552 ; 4.735 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; 4.511 ; 4.955 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; 3.799 ; 4.195 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; 3.399 ; 3.831 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; 2.444 ; 2.749 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; 2.918 ; 3.346 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; 2.791 ; 3.146 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; 3.799 ; 4.195 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; 2.855 ; 3.190 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; 2.523 ; 2.684 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; 3.097 ; 3.523 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; 3.005 ; 3.431 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; 2.728 ; 3.039 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; 2.898 ; 3.249 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; 2.501 ; 2.864 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; 2.991 ; 3.346 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; 4.634 ; 5.010 ; Rise       ; Wr_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; -1.322 ; -1.648 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; -1.510 ; -1.763 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; -1.862 ; -2.108 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; -1.894 ; -2.108 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; -2.536 ; -2.860 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; -2.427 ; -2.756 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; -1.862 ; -2.170 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; -0.772 ; -1.066 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; -1.615 ; -1.959 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; -1.832 ; -2.105 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; -1.178 ; -1.425 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; -0.772 ; -1.066 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; -1.540 ; -1.813 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; -2.660 ; -2.869 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; -0.223 ; -0.328 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; -2.253 ; -2.509 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; -2.253 ; -2.509 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; -2.431 ; -2.706 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; -2.552 ; -2.839 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; -2.571 ; -2.823 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; -1.079 ; -1.401 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; -1.491 ; -1.836 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; -1.453 ; -1.812 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; -1.323 ; -1.613 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; -1.234 ; -1.499 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; -1.707 ; -2.037 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; -1.313 ; -1.584 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; -1.818 ; -2.026 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; -1.114 ; -1.434 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; -1.582 ; -1.847 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; -1.079 ; -1.401 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; -1.159 ; -1.497 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; -1.132 ; -1.431 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; -1.330 ; -1.667 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; -2.924 ; -3.224 ; Rise       ; Wr_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 6.986  ; 6.934  ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 5.949  ; 5.932  ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 6.464  ; 6.418  ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 6.667  ; 6.558  ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 7.118  ; 6.919  ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 6.798  ; 6.784  ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 6.774  ; 6.569  ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 6.304  ; 6.197  ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 10.141 ; 9.978  ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 5.888  ; 5.863  ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 10.341 ; 10.133 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 7.286  ; 7.156  ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 6.399  ; 6.372  ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 6.409  ; 6.349  ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 6.608  ; 6.446  ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 6.737  ; 6.726  ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 6.618  ; 6.549  ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 7.047  ; 6.898  ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 6.609  ; 6.477  ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 6.623  ; 6.463  ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 7.286  ; 7.156  ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 6.795  ; 6.657  ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 6.751  ; 6.738  ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 7.073  ; 6.901  ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 6.709  ; 6.660  ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 10.989 ; 10.960 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 10.164 ; 10.026 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 10.989 ; 10.960 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 9.612  ; 9.465  ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 9.691  ; 9.561  ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 8.060  ; 7.933  ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 8.066  ; 7.899  ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 9.829  ; 9.711  ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 10.675 ; 10.437 ; Rise       ; Clk_100         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 6.816  ; 6.765  ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 5.823  ; 5.806  ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 6.318  ; 6.272  ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 6.510  ; 6.403  ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 6.945  ; 6.753  ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 6.635  ; 6.620  ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 6.614  ; 6.417  ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 6.161  ; 6.057  ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 9.847  ; 9.688  ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 5.764  ; 5.740  ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 10.038 ; 9.835  ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 6.253  ; 6.206  ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 6.253  ; 6.226  ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 6.264  ; 6.206  ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 6.455  ; 6.300  ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 6.577  ; 6.566  ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 6.463  ; 6.395  ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 6.877  ; 6.734  ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 6.455  ; 6.327  ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 6.468  ; 6.314  ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 7.106  ; 6.981  ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 6.635  ; 6.503  ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 6.591  ; 6.578  ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 6.902  ; 6.736  ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 6.550  ; 6.502  ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 9.338  ; 9.196  ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 9.867  ; 9.733  ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 10.713 ; 10.687 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 9.338  ; 9.196  ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 9.414  ; 9.287  ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 7.455  ; 7.334  ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 7.475  ; 7.315  ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 9.547  ; 9.429  ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 10.355 ; 10.127 ; Rise       ; Clk_100         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; Clk_10  ; -1.698 ; -10.245         ;
; Clk_100 ; -0.229 ; -1.746          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; Clk_100 ; 0.091 ; 0.000           ;
; Clk_10  ; 0.187 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+---------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock   ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+-------+------------+---------+------------+---------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_10  ; Rise       ; Clk_10                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Clk_100 ; Rise       ; Clk_100                                                                                           ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; Wr_n    ; Rise       ; Wr_n                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst14                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst2                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst20                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst25                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst27                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst30                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst31                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst32                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst35                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst37                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst39                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst40                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst46                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst47                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst48                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst49                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst5                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst50                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; inst51                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst52                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst63                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; inst70                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[0]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[10]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[11]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[12]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[1]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[2]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[3]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[4]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[5]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[6]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[7]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[8]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_10  ; Rise       ; lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_9bj:auto_generated|counter_reg_bit[9]   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[0]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[10] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[11] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[12] ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[1]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[2]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[3]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[4]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[5]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[6]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[7]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[8]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Clk_100 ; Rise       ; lpm_counter5:inst36|lpm_counter:lpm_counter_component|cntr_uaj:auto_generated|counter_reg_bit[9]  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst11|lpm_ff:lpm_ff_component|dffs[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst13|lpm_ff:lpm_ff_component|dffs[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst17|lpm_ff:lpm_ff_component|dffs[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; Wr_n    ; Rise       ; lpm_dff4:inst19|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
+--------+--------------+----------------+-------+------------+---------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; 1.004 ; 1.619 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; 1.065 ; 1.692 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; 1.805 ; 2.516 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; 1.456 ; 2.031 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; 1.805 ; 2.516 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; 1.743 ; 2.459 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; 1.366 ; 2.030 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; 1.283 ; 2.003 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; 1.198 ; 1.896 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; 1.283 ; 2.003 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; 0.899 ; 1.543 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; 0.694 ; 1.294 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; 1.128 ; 1.758 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; 1.887 ; 2.482 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; 0.285 ; 0.551 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; 2.582 ; 3.237 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; 2.177 ; 2.818 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; 2.469 ; 3.237 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; 2.407 ; 3.180 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; 2.582 ; 3.075 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; 2.195 ; 2.775 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; 1.956 ; 2.595 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; 1.400 ; 2.091 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; 1.704 ; 2.290 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; 1.588 ; 2.131 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; 2.195 ; 2.775 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; 1.655 ; 2.203 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; 1.389 ; 2.054 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; 1.809 ; 2.357 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; 1.742 ; 2.317 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; 1.556 ; 2.128 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; 1.674 ; 2.248 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; 1.428 ; 1.995 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; 1.687 ; 2.261 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; 2.608 ; 3.146 ; Rise       ; Wr_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; -0.793 ; -1.399 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; -0.851 ; -1.468 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; -1.051 ; -1.640 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; -1.081 ; -1.640 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; -1.408 ; -2.113 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; -1.349 ; -2.059 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; -1.051 ; -1.717 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; -0.481 ; -1.073 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; -0.967 ; -1.651 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; -1.047 ; -1.753 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; -0.679 ; -1.312 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; -0.481 ; -1.073 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; -0.901 ; -1.527 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; -1.491 ; -2.073 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; -0.091 ; -0.364 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; -1.256 ; -1.865 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; -1.256 ; -1.865 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; -1.327 ; -1.982 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; -1.419 ; -2.051 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; -1.397 ; -2.041 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; -0.681 ; -1.276 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; -0.897 ; -1.540 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; -0.893 ; -1.527 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; -0.779 ; -1.396 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; -0.730 ; -1.319 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; -1.010 ; -1.657 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; -0.777 ; -1.388 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; -1.023 ; -1.665 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; -0.690 ; -1.284 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; -0.922 ; -1.565 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; -0.682 ; -1.276 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; -0.730 ; -1.333 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; -0.681 ; -1.295 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; -0.824 ; -1.437 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; -1.627 ; -2.197 ; Rise       ; Wr_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 3.882 ; 4.036 ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 3.309 ; 3.422 ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 3.572 ; 3.713 ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 3.653 ; 3.816 ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 3.857 ; 4.022 ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 3.773 ; 3.933 ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 3.683 ; 3.826 ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 3.444 ; 3.569 ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 5.311 ; 5.455 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 3.262 ; 3.369 ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 5.389 ; 5.553 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 3.984 ; 4.201 ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 3.565 ; 3.685 ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 3.541 ; 3.677 ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 3.615 ; 3.757 ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 3.762 ; 3.911 ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 3.658 ; 3.786 ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 3.859 ; 4.014 ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 3.671 ; 3.812 ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 3.605 ; 3.741 ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 3.984 ; 4.201 ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 3.718 ; 3.862 ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 3.781 ; 3.922 ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 3.873 ; 4.040 ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 3.713 ; 3.854 ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 5.980 ; 6.156 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 5.344 ; 5.500 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 5.980 ; 6.156 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 5.081 ; 5.212 ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 5.099 ; 5.222 ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 4.407 ; 4.650 ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 4.382 ; 4.593 ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 5.156 ; 5.287 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 5.566 ; 5.724 ; Rise       ; Clk_100         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 3.785 ; 3.933 ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 3.238 ; 3.347 ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 3.490 ; 3.626 ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 3.565 ; 3.723 ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 3.763 ; 3.923 ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 3.681 ; 3.835 ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 3.596 ; 3.734 ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 3.364 ; 3.485 ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 5.115 ; 5.255 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 3.192 ; 3.296 ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 5.191 ; 5.349 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 3.460 ; 3.592 ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 3.481 ; 3.597 ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 3.460 ; 3.592 ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 3.531 ; 3.668 ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 3.671 ; 3.814 ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 3.570 ; 3.694 ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 3.765 ; 3.915 ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 3.584 ; 3.720 ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 3.520 ; 3.651 ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 3.885 ; 4.094 ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 3.629 ; 3.770 ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 3.689 ; 3.825 ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 3.779 ; 3.940 ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 3.623 ; 3.759 ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 4.895 ; 5.021 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 5.146 ; 5.296 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 5.793 ; 5.965 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 4.895 ; 5.021 ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 4.912 ; 5.031 ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 4.075 ; 4.289 ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 4.058 ; 4.245 ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 4.965 ; 5.092 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 5.361 ; 5.513 ; Rise       ; Clk_100         ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.001  ; 0.0   ; 0.0      ; 0.0     ; -3.000              ;
;  Clk_10          ; -5.001  ; 0.187 ; N/A      ; N/A     ; N/A                 ;
;  Clk_100         ; -1.465  ; 0.091 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; -71.893 ; 0.0   ; 0.0      ; 0.0     ; N/A                 ;
;  Clk_10          ; -46.028 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  Clk_100         ; -25.865 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; 1.962 ; 2.382 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; 2.161 ; 2.527 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; 3.709 ; 4.192 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; 3.001 ; 3.315 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; 3.709 ; 4.192 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; 3.587 ; 4.069 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; 2.799 ; 3.217 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; 2.505 ; 2.909 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; 2.267 ; 2.723 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; 2.505 ; 2.909 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; 1.776 ; 2.141 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; 1.320 ; 1.700 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; 2.226 ; 2.602 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; 3.854 ; 4.169 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; 0.602 ; 0.675 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; 5.123 ; 5.545 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; 4.319 ; 4.729 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; 5.123 ; 5.510 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; 5.001 ; 5.387 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; 5.072 ; 5.545 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; 4.259 ; 4.731 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; 3.816 ; 4.322 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; 2.768 ; 3.180 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; 3.305 ; 3.808 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; 3.161 ; 3.577 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; 4.259 ; 4.731 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; 3.226 ; 3.644 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; 2.842 ; 3.135 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; 3.528 ; 3.970 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; 3.423 ; 3.889 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; 3.074 ; 3.467 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; 3.282 ; 3.690 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; 2.861 ; 3.279 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; 3.382 ; 3.793 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; 5.172 ; 5.583 ; Rise       ; Wr_n            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EOF_Acq_Line ; Clk_10     ; -0.793 ; -1.399 ; Rise       ; Clk_10          ;
; Frame_Enable ; Clk_10     ; -0.851 ; -1.468 ; Rise       ; Clk_10          ;
; Addr[*]      ; Clk_100    ; -1.051 ; -1.640 ; Rise       ; Clk_100         ;
;  Addr[0]     ; Clk_100    ; -1.081 ; -1.640 ; Rise       ; Clk_100         ;
;  Addr[1]     ; Clk_100    ; -1.408 ; -2.113 ; Rise       ; Clk_100         ;
;  Addr[2]     ; Clk_100    ; -1.349 ; -2.059 ; Rise       ; Clk_100         ;
;  Addr[3]     ; Clk_100    ; -1.051 ; -1.717 ; Rise       ; Clk_100         ;
; Dat[*]       ; Clk_100    ; -0.481 ; -1.066 ; Rise       ; Clk_100         ;
;  Dat[0]      ; Clk_100    ; -0.967 ; -1.651 ; Rise       ; Clk_100         ;
;  Dat[1]      ; Clk_100    ; -1.047 ; -1.753 ; Rise       ; Clk_100         ;
;  Dat[2]      ; Clk_100    ; -0.679 ; -1.312 ; Rise       ; Clk_100         ;
;  Dat[3]      ; Clk_100    ; -0.481 ; -1.066 ; Rise       ; Clk_100         ;
; Rd_n         ; Clk_100    ; -0.901 ; -1.527 ; Rise       ; Clk_100         ;
; V_Gen_Cs_n   ; Clk_100    ; -1.491 ; -2.073 ; Rise       ; Clk_100         ;
; Wr_n         ; Clk_100    ; -0.091 ; -0.261 ; Rise       ; Clk_100         ;
; Addr[*]      ; Wr_n       ; -1.256 ; -1.865 ; Rise       ; Wr_n            ;
;  Addr[0]     ; Wr_n       ; -1.256 ; -1.865 ; Rise       ; Wr_n            ;
;  Addr[1]     ; Wr_n       ; -1.327 ; -1.982 ; Rise       ; Wr_n            ;
;  Addr[2]     ; Wr_n       ; -1.419 ; -2.051 ; Rise       ; Wr_n            ;
;  Addr[3]     ; Wr_n       ; -1.397 ; -2.041 ; Rise       ; Wr_n            ;
; Dat[*]       ; Wr_n       ; -0.681 ; -1.276 ; Rise       ; Wr_n            ;
;  Dat[0]      ; Wr_n       ; -0.897 ; -1.540 ; Rise       ; Wr_n            ;
;  Dat[1]      ; Wr_n       ; -0.893 ; -1.527 ; Rise       ; Wr_n            ;
;  Dat[2]      ; Wr_n       ; -0.779 ; -1.396 ; Rise       ; Wr_n            ;
;  Dat[3]      ; Wr_n       ; -0.730 ; -1.319 ; Rise       ; Wr_n            ;
;  Dat[4]      ; Wr_n       ; -1.010 ; -1.657 ; Rise       ; Wr_n            ;
;  Dat[5]      ; Wr_n       ; -0.777 ; -1.388 ; Rise       ; Wr_n            ;
;  Dat[6]      ; Wr_n       ; -1.023 ; -1.665 ; Rise       ; Wr_n            ;
;  Dat[7]      ; Wr_n       ; -0.690 ; -1.284 ; Rise       ; Wr_n            ;
;  Dat[8]      ; Wr_n       ; -0.922 ; -1.565 ; Rise       ; Wr_n            ;
;  Dat[9]      ; Wr_n       ; -0.682 ; -1.276 ; Rise       ; Wr_n            ;
;  Dat[10]     ; Wr_n       ; -0.730 ; -1.333 ; Rise       ; Wr_n            ;
;  Dat[11]     ; Wr_n       ; -0.681 ; -1.295 ; Rise       ; Wr_n            ;
;  Dat[12]     ; Wr_n       ; -0.824 ; -1.437 ; Rise       ; Wr_n            ;
; V_Gen_Cs_n   ; Wr_n       ; -1.627 ; -2.197 ; Rise       ; Wr_n            ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 7.369  ; 7.358  ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 6.256  ; 6.283  ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 6.813  ; 6.825  ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 7.002  ; 7.003  ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 7.472  ; 7.387  ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 7.164  ; 7.217  ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 7.118  ; 7.004  ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 6.628  ; 6.598  ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 10.851 ; 10.752 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 6.192  ; 6.216  ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 11.051 ; 10.932 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 7.670  ; 7.654  ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 6.742  ; 6.743  ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 6.745  ; 6.741  ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 6.955  ; 6.874  ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 7.111  ; 7.123  ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 6.980  ; 6.949  ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 7.411  ; 7.342  ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 6.964  ; 6.890  ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 6.967  ; 6.905  ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 7.670  ; 7.654  ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 7.146  ; 7.090  ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 7.127  ; 7.139  ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 7.444  ; 7.357  ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 7.080  ; 7.080  ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 11.654 ; 11.689 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 10.867 ; 10.790 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 11.654 ; 11.689 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 10.283 ; 10.189 ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 10.363 ; 10.281 ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 8.511  ; 8.535  ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 8.521  ; 8.469  ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 10.518 ; 10.447 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 11.403 ; 11.268 ; Rise       ; Clk_100         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; L_Shift_End    ; Clk_10     ; 3.785 ; 3.933 ; Rise       ; Clk_10          ;
; Next_Line      ; Clk_10     ; 3.238 ; 3.347 ; Rise       ; Clk_10          ;
; Start_Acq_Line ; Clk_10     ; 3.490 ; 3.626 ; Rise       ; Clk_10          ;
; Test           ; Clk_10     ; 3.565 ; 3.723 ; Rise       ; Clk_10          ;
; V1             ; Clk_10     ; 3.763 ; 3.923 ; Rise       ; Clk_10          ;
; V2             ; Clk_10     ; 3.681 ; 3.835 ; Rise       ; Clk_10          ;
; V3             ; Clk_10     ; 3.596 ; 3.734 ; Rise       ; Clk_10          ;
; VTG            ; Clk_10     ; 3.364 ; 3.485 ; Rise       ; Clk_10          ;
; Acquire        ; Clk_100    ; 5.115 ; 5.255 ; Rise       ; Clk_100         ;
; Addr_Cnt_Enbl  ; Clk_100    ; 3.192 ; 3.296 ; Rise       ; Clk_100         ;
; Bin            ; Clk_100    ; 5.191 ; 5.349 ; Rise       ; Clk_100         ;
; RAM_Addr[*]    ; Clk_100    ; 3.460 ; 3.592 ; Rise       ; Clk_100         ;
;  RAM_Addr[0]   ; Clk_100    ; 3.481 ; 3.597 ; Rise       ; Clk_100         ;
;  RAM_Addr[1]   ; Clk_100    ; 3.460 ; 3.592 ; Rise       ; Clk_100         ;
;  RAM_Addr[2]   ; Clk_100    ; 3.531 ; 3.668 ; Rise       ; Clk_100         ;
;  RAM_Addr[3]   ; Clk_100    ; 3.671 ; 3.814 ; Rise       ; Clk_100         ;
;  RAM_Addr[4]   ; Clk_100    ; 3.570 ; 3.694 ; Rise       ; Clk_100         ;
;  RAM_Addr[5]   ; Clk_100    ; 3.765 ; 3.915 ; Rise       ; Clk_100         ;
;  RAM_Addr[6]   ; Clk_100    ; 3.584 ; 3.720 ; Rise       ; Clk_100         ;
;  RAM_Addr[7]   ; Clk_100    ; 3.520 ; 3.651 ; Rise       ; Clk_100         ;
;  RAM_Addr[8]   ; Clk_100    ; 3.885 ; 4.094 ; Rise       ; Clk_100         ;
;  RAM_Addr[9]   ; Clk_100    ; 3.629 ; 3.770 ; Rise       ; Clk_100         ;
;  RAM_Addr[10]  ; Clk_100    ; 3.689 ; 3.825 ; Rise       ; Clk_100         ;
;  RAM_Addr[11]  ; Clk_100    ; 3.779 ; 3.940 ; Rise       ; Clk_100         ;
;  RAM_Addr[12]  ; Clk_100    ; 3.623 ; 3.759 ; Rise       ; Clk_100         ;
; RAM_Out[*]     ; Clk_100    ; 4.895 ; 5.021 ; Rise       ; Clk_100         ;
;  RAM_Out[0]    ; Clk_100    ; 5.146 ; 5.296 ; Rise       ; Clk_100         ;
;  RAM_Out[1]    ; Clk_100    ; 5.793 ; 5.965 ; Rise       ; Clk_100         ;
;  RAM_Out[2]    ; Clk_100    ; 4.895 ; 5.021 ; Rise       ; Clk_100         ;
;  RAM_Out[3]    ; Clk_100    ; 4.912 ; 5.031 ; Rise       ; Clk_100         ;
; Ram_Rd         ; Clk_100    ; 4.075 ; 4.289 ; Rise       ; Clk_100         ;
; Ram_Wr         ; Clk_100    ; 4.058 ; 4.245 ; Rise       ; Clk_100         ;
; Skip           ; Clk_100    ; 4.965 ; 5.092 ; Rise       ; Clk_100         ;
; Spare          ; Clk_100    ; 5.361 ; 5.513 ; Rise       ; Clk_100         ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; V1             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Acquire        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Ram_Wr         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Ram_Rd         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Next_Line      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_Addr[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Addr_Cnt_Enbl  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; L_Shift_End    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Skip           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bin            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; V2             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; V3             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; VTG            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Spare          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Test           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Start_Acq_Line ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Dat[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_10                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_100                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Wr_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V_Gen_Cs_n              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rd_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Addr_Cnt_Reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Dat[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EOF_Acq_Line            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Frame_Enable            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; V1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; Acquire        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00262 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00262 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; RAM_Out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Ram_Wr         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Ram_Rd         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Next_Line      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Addr_Cnt_Enbl  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; L_Shift_End    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Skip           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Bin            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; V2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; V3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; VTG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Spare          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Test           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00803 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00803 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; Start_Acq_Line ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00818 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.28e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00818 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.28e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-007 V                  ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-010 s                 ; 3.59e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-007 V                 ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-010 s                ; 3.59e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; V1             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; Acquire        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0116 V           ; 0.204 V                              ; 0.176 V                              ; 2.38e-009 s                 ; 2.22e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0116 V          ; 0.204 V                             ; 0.176 V                             ; 2.38e-009 s                ; 2.22e-009 s                ; No                        ; Yes                       ;
; RAM_Out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Ram_Wr         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Ram_Rd         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Next_Line      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; RAM_Addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; RAM_Addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Addr_Cnt_Enbl  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; L_Shift_End    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Skip           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Bin            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; V2             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; V3             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; VTG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Spare          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Test           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Start_Acq_Line ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-008 V                  ; 2.71 V              ; -0.0349 V           ; 0.145 V                              ; 0.063 V                              ; 4.5e-010 s                  ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-008 V                 ; 2.71 V             ; -0.0349 V          ; 0.145 V                             ; 0.063 V                             ; 4.5e-010 s                 ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-008 V                  ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-008 V                 ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-008 V                  ; 2.7 V               ; -0.0113 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-008 V                 ; 2.7 V              ; -0.0113 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk_10     ; Clk_10   ; 264      ; 0        ; 0        ; 0        ;
; Clk_100    ; Clk_10   ; 7        ; 0        ; 0        ; 0        ;
; Wr_n       ; Clk_10   ; 117      ; 0        ; 0        ; 0        ;
; Clk_10     ; Clk_100  ; 1        ; 0        ; 0        ; 0        ;
; Clk_100    ; Clk_100  ; 178      ; 0        ; 0        ; 0        ;
; Wr_n       ; Clk_100  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk_10     ; Clk_10   ; 264      ; 0        ; 0        ; 0        ;
; Clk_100    ; Clk_10   ; 7        ; 0        ; 0        ; 0        ;
; Wr_n       ; Clk_10   ; 117      ; 0        ; 0        ; 0        ;
; Clk_10     ; Clk_100  ; 1        ; 0        ; 0        ; 0        ;
; Clk_100    ; Clk_100  ; 178      ; 0        ; 0        ; 0        ;
; Wr_n       ; Clk_100  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 876   ; 876  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Tue Jan 20 22:02:26 2009
Info: Command: quartus_sta Parallel_Clocks_Generator -c Parallel_Clocks_Generator
Info: qsta_default_script.tcl version: #2
Info: Only one processor detected - disabling parallel compilation
Critical Warning: Synopsys Design Constraints File file not found: 'Parallel_Clocks_Generator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clk_100 Clk_100
    Info: create_clock -period 1.000 -name Clk_10 Clk_10
    Info: create_clock -period 1.000 -name Wr_n Wr_n
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From Clk_100 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Fall) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_100 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_10 (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.001
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.001       -46.028 Clk_10 
    Info:    -1.465       -25.865 Clk_100 
Info: Worst-case hold slack is 0.211
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.211         0.000 Clk_100 
    Info:     0.412         0.000 Clk_10 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From Clk_100 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Fall) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_100 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_10 (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.454
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.454       -39.728 Clk_10 
    Info:    -1.219       -21.272 Clk_100 
Info: Worst-case hold slack is 0.223
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.223         0.000 Clk_100 
    Info:     0.363         0.000 Clk_10 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From Clk_100 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_100 (Rise) (setup and hold)
    Warning: From Wr_n (Fall) to Clk_100 (Rise) (setup and hold)
    Warning: From Clk_100 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Clk_10 (Rise) to Clk_10 (Rise) (setup and hold)
    Warning: From Wr_n (Rise) to Clk_10 (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.698
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.698       -10.245 Clk_10 
    Info:    -0.229        -1.746 Clk_100 
Info: Worst-case hold slack is 0.091
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.091         0.000 Clk_100 
    Info:     0.187         0.000 Clk_10 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Tue Jan 20 22:02:36 2009
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:07


