TimeQuest Timing Analyzer report for processor
Mon Sep 20 20:26:33 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; processor                                                          ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.88 MHz ; 219.88 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.548 ; -438.059           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.373 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -264.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                             ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.548 ; reg32:IR|q[2]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.490      ;
; -3.545 ; reg32:IR|q[3]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.487      ;
; -3.503 ; reg32:IR|q[2]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.445      ;
; -3.500 ; reg32:IR|q[3]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.442      ;
; -3.392 ; reg32:IR|q[2]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.334      ;
; -3.389 ; reg32:IR|q[3]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.331      ;
; -3.298 ; reg32:IR|q[3]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.580      ;
; -3.292 ; reg32:IR|q[3]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.574      ;
; -3.286 ; reg32:IR|q[2]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.228      ;
; -3.283 ; reg32:IR|q[3]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.225      ;
; -3.279 ; reg32:IR|q[4]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.561      ;
; -3.273 ; reg32:IR|q[2]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.215      ;
; -3.273 ; reg32:IR|q[4]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.555      ;
; -3.270 ; reg32:IR|q[3]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.212      ;
; -3.253 ; reg32:IR|q[2]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.195      ;
; -3.251 ; reg32:IR|q[2]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.193      ;
; -3.250 ; reg32:IR|q[3]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.192      ;
; -3.248 ; reg32:IR|q[3]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.190      ;
; -3.212 ; reg32:IR|q[2]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.154      ;
; -3.211 ; reg32:IR|q[5]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.153      ;
; -3.209 ; reg32:IR|q[3]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.151      ;
; -3.204 ; reg32:IR|q[4]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.146      ;
; -3.190 ; reg32:IR|q[1]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.472      ;
; -3.184 ; reg32:IR|q[1]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.466      ;
; -3.183 ; reg32:IR|q[5]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.125      ;
; -3.182 ; reg32:IR|q[3]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.464      ;
; -3.176 ; reg32:IR|q[3]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.458      ;
; -3.171 ; reg32:IR|q[2]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.113      ;
; -3.168 ; reg32:IR|q[3]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.110      ;
; -3.163 ; reg32:IR|q[4]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.445      ;
; -3.162 ; reg32:IR|q[5]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.104      ;
; -3.159 ; reg32:IR|q[4]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.101      ;
; -3.158 ; reg32:IR|q[2]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.100      ;
; -3.157 ; reg32:IR|q[4]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.439      ;
; -3.155 ; reg32:IR|q[3]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.097      ;
; -3.125 ; reg32:IR|q[10] ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.067      ;
; -3.122 ; T3             ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.404      ;
; -3.116 ; T3             ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.398      ;
; -3.107 ; reg32:IR|q[4]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.049      ;
; -3.092 ; reg32:IR|q[7]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.034      ;
; -3.080 ; reg32:IR|q[10] ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.022      ;
; -3.078 ; reg32:IR|q[5]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.020      ;
; -3.074 ; reg32:IR|q[1]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.356      ;
; -3.072 ; reg32:IR|q[2]  ; reg32:RZ|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.014      ;
; -3.069 ; reg32:IR|q[3]  ; reg32:RZ|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.011      ;
; -3.068 ; reg32:IR|q[1]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.350      ;
; -3.066 ; reg32:IR|q[3]  ; reg32:PC|q[26] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.348      ;
; -3.064 ; reg32:IR|q[7]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.006      ;
; -3.062 ; reg32:IR|q[2]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.004      ;
; -3.062 ; reg32:IR|q[2]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.004      ;
; -3.060 ; reg32:IR|q[3]  ; reg32:PC|q[27] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.342      ;
; -3.059 ; reg32:IR|q[3]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.001      ;
; -3.059 ; reg32:IR|q[3]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.001      ;
; -3.047 ; reg32:IR|q[5]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.989      ;
; -3.047 ; reg32:IR|q[4]  ; reg32:PC|q[26] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.329      ;
; -3.043 ; reg32:IR|q[7]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.985      ;
; -3.042 ; reg32:IR|q[5]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.984      ;
; -3.042 ; reg32:IR|q[4]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.984      ;
; -3.042 ; reg32:IR|q[4]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.984      ;
; -3.041 ; reg32:IR|q[4]  ; reg32:PC|q[27] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.323      ;
; -3.037 ; reg32:IR|q[2]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.967      ;
; -3.037 ; reg32:IR|q[2]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.967      ;
; -3.037 ; reg32:IR|q[2]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.967      ;
; -3.036 ; reg32:IR|q[2]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.318      ;
; -3.035 ; reg32:IR|q[2]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.964      ;
; -3.035 ; reg32:IR|q[2]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.964      ;
; -3.035 ; reg32:IR|q[2]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.964      ;
; -3.035 ; reg32:IR|q[2]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.964      ;
; -3.034 ; reg32:IR|q[3]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.964      ;
; -3.034 ; reg32:IR|q[3]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.964      ;
; -3.034 ; reg32:IR|q[3]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.964      ;
; -3.032 ; reg32:IR|q[5]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.314      ;
; -3.032 ; reg32:IR|q[3]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.961      ;
; -3.032 ; reg32:IR|q[3]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.961      ;
; -3.032 ; reg32:IR|q[3]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.961      ;
; -3.032 ; reg32:IR|q[3]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.961      ;
; -3.030 ; reg32:IR|q[2]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.312      ;
; -3.026 ; reg32:IR|q[5]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.308      ;
; -3.023 ; reg32:IR|q[1]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.965      ;
; -3.023 ; reg32:IR|q[1]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.965      ;
; -3.014 ; reg32:IR|q[10] ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.956      ;
; -3.013 ; reg32:IR|q[4]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.942      ;
; -3.013 ; reg32:IR|q[4]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 3.942      ;
; -3.013 ; reg32:IR|q[4]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.942      ;
; -3.013 ; reg32:IR|q[4]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.942      ;
; -3.009 ; reg32:IR|q[3]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.941      ;
; -3.009 ; reg32:IR|q[3]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.941      ;
; -3.009 ; reg32:IR|q[3]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.941      ;
; -3.006 ; T3             ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.288      ;
; -3.004 ; reg32:IR|q[4]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.934      ;
; -3.004 ; reg32:IR|q[4]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.934      ;
; -3.004 ; reg32:IR|q[4]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.934      ;
; -3.002 ; reg32:IR|q[4]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.944      ;
; -3.001 ; reg32:IR|q[4]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.933      ;
; -3.001 ; reg32:IR|q[4]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.933      ;
; -3.001 ; reg32:IR|q[4]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.933      ;
; -3.000 ; T3             ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.287      ; 4.282      ;
; -2.998 ; reg32:IR|q[9]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.940      ;
; -2.998 ; reg32:IR|q[1]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.928      ;
; -2.998 ; reg32:IR|q[1]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.928      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                             ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; reg32:RY|q[12] ; reg32:r1|q[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; reg32:RB|q[27] ; reg32:RM|q[27] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.591      ;
; 0.373 ; reg32:RB|q[28] ; reg32:RM|q[28] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; reg32:RY|q[1]  ; reg32:r1|q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; reg32:RY|q[3]  ; reg32:r1|q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; reg32:RY|q[13] ; reg32:r1|q[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; reg32:RB|q[10] ; reg32:RM|q[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; reg32:RB|q[21] ; reg32:RM|q[21] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; reg32:RY|q[5]  ; reg32:r1|q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; reg32:RY|q[7]  ; reg32:r1|q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RY|q[9]  ; reg32:r1|q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RY|q[22] ; reg32:r1|q[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RY|q[26] ; reg32:r1|q[26] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RY|q[27] ; reg32:r1|q[27] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RB|q[6]  ; reg32:RM|q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RB|q[16] ; reg32:RM|q[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RB|q[26] ; reg32:RM|q[26] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; reg32:RB|q[31] ; reg32:RM|q[31] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; reg32:RY|q[8]  ; reg32:r1|q[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RY|q[21] ; reg32:r1|q[21] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RY|q[23] ; reg32:r1|q[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RB|q[9]  ; reg32:RM|q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RB|q[13] ; reg32:RM|q[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RB|q[14] ; reg32:RM|q[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RB|q[15] ; reg32:RM|q[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; reg32:RB|q[29] ; reg32:RM|q[29] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; reg32:RB|q[11] ; reg32:RM|q[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.379 ; T5             ; T1             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.597      ;
; 0.382 ; reg32:r1|q[17] ; reg32:RA|q[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; reg32:RZ|q[21] ; reg32:RY|q[21] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; reg32:r1|q[29] ; reg32:RA|q[29] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; reg32:r1|q[31] ; reg32:RB|q[31] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.384 ; reg32:r1|q[31] ; reg32:RA|q[31] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.602      ;
; 0.395 ; reg32:r1|q[26] ; reg32:RB|q[26] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; reg32:r1|q[27] ; reg32:RB|q[27] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; reg32:r1|q[16] ; reg32:RB|q[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.407 ; reg32:IR|q[22] ; reg32:RB|q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.625      ;
; 0.489 ; reg32:RZ|q[4]  ; reg32:RY|q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.707      ;
; 0.492 ; reg32:RA|q[24] ; reg32:RZ|q[24] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.711      ;
; 0.495 ; reg32:RA|q[3]  ; reg32:RZ|q[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.713      ;
; 0.496 ; reg32:RA|q[22] ; reg32:RZ|q[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.714      ;
; 0.498 ; reg32:RZ|q[1]  ; reg32:RY|q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.716      ;
; 0.498 ; reg32:RZ|q[6]  ; reg32:RY|q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.716      ;
; 0.498 ; reg32:r1|q[12] ; reg32:RB|q[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.717      ;
; 0.499 ; reg32:r1|q[3]  ; reg32:RB|q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.499 ; reg32:r1|q[8]  ; reg32:RB|q[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.717      ;
; 0.500 ; reg32:r1|q[9]  ; reg32:RB|q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.718      ;
; 0.500 ; reg32:r1|q[10] ; reg32:RB|q[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.718      ;
; 0.504 ; reg32:RY|q[10] ; reg32:r1|q[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.723      ;
; 0.508 ; reg32:PC|q[31] ; reg32:PC|q[31] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.741      ;
; 0.510 ; reg32:RB|q[17] ; reg32:RM|q[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.728      ;
; 0.513 ; reg32:RY|q[6]  ; reg32:r1|q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.731      ;
; 0.514 ; reg32:RY|q[20] ; reg32:r1|q[20] ; clk          ; clk         ; 0.000        ; 0.053      ; 0.724      ;
; 0.514 ; reg32:RB|q[5]  ; reg32:RM|q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.733      ;
; 0.517 ; reg32:RY|q[18] ; reg32:r1|q[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; reg32:RB|q[1]  ; reg32:RM|q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; reg32:RB|q[4]  ; reg32:RM|q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; reg32:RB|q[22] ; reg32:RM|q[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; reg32:RY|q[0]  ; reg32:r1|q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.519 ; reg32:RY|q[4]  ; reg32:r1|q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.519 ; reg32:RB|q[7]  ; reg32:RM|q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.519 ; reg32:RB|q[23] ; reg32:RM|q[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.520 ; reg32:RB|q[2]  ; reg32:RM|q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.738      ;
; 0.521 ; reg32:r1|q[4]  ; reg32:RB|q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.739      ;
; 0.532 ; reg32:r1|q[0]  ; reg32:RB|q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.750      ;
; 0.532 ; reg32:RB|q[12] ; reg32:RM|q[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; reg32:RB|q[0]  ; reg32:RM|q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.534 ; reg32:RB|q[3]  ; reg32:RM|q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.753      ;
; 0.537 ; reg32:RB|q[25] ; reg32:RM|q[25] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.755      ;
; 0.546 ; T4             ; T5             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.764      ;
; 0.555 ; reg32:PC|q[16] ; reg32:PC|q[16] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; reg32:PC|q[13] ; reg32:PC|q[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; reg32:PC|q[15] ; reg32:PC|q[15] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; reg32:PC|q[18] ; reg32:PC|q[18] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; reg32:PC|q[29] ; reg32:PC|q[29] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; reg32:PC|q[14] ; reg32:PC|q[14] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.789      ;
; 0.557 ; reg32:PC|q[27] ; reg32:PC|q[27] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; reg32:PC|q[1]  ; reg32:PC|q[1]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.790      ;
; 0.558 ; reg32:PC|q[12] ; reg32:PC|q[12] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.790      ;
; 0.558 ; reg32:PC|q[17] ; reg32:PC|q[17] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; reg32:PC|q[20] ; reg32:PC|q[20] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.560 ; reg32:PC|q[23] ; reg32:PC|q[23] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.562 ; reg32:RZ|q[20] ; reg32:RY|q[20] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; reg32:r1|q[20] ; reg32:RB|q[20] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; reg32:r1|q[30] ; reg32:RB|q[30] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; reg32:r1|q[30] ; reg32:RA|q[30] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.564 ; reg32:r1|q[5]  ; reg32:RB|q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; reg32:r1|q[17] ; reg32:RB|q[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.566 ; reg32:r1|q[29] ; reg32:RB|q[29] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.784      ;
; 0.570 ; reg32:PC|q[6]  ; reg32:PC|q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; reg32:PC|q[2]  ; reg32:PC|q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; reg32:PC|q[5]  ; reg32:PC|q[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; reg32:PC|q[4]  ; reg32:PC|q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; reg32:RZ|q[22] ; reg32:RY|q[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; reg32:r1|q[6]  ; reg32:RA|q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; reg32:PC|q[7]  ; reg32:PC|q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; reg32:PC|q[9]  ; reg32:PC|q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; reg32:r1|q[14] ; reg32:RA|q[14] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; reg32:RZ|q[7]  ; reg32:RY|q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; reg32:r1|q[0]  ; reg32:RA|q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[7]  ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 2.638 ; 3.189 ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.182 ; 0.282 ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.376 ; 0.498 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; 2.137 ; 2.595 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; 1.941 ; 2.433 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; 2.279 ; 2.742 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; 2.099 ; 2.560 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; 2.543 ; 3.030 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; 2.135 ; 2.632 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; 2.304 ; 2.824 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; 2.130 ; 2.671 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; 2.042 ; 2.570 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; 1.732 ; 2.239 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; 2.532 ; 3.006 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; 2.077 ; 2.618 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; 1.770 ; 2.253 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; 2.371 ; 2.882 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; 2.332 ; 2.786 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; 2.311 ; 2.818 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; 2.638 ; 3.189 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; 2.080 ; 2.522 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; 2.399 ; 2.906 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; 2.201 ; 2.675 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; 2.016 ; 2.524 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; 2.097 ; 2.567 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; 2.306 ; 2.804 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; 1.657 ; 2.146 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; 2.178 ; 2.641 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; 2.153 ; 2.723 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; 2.131 ; 2.638 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; 1.822 ; 2.332 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; 2.086 ; 2.577 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; 1.793 ; 2.217 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 0.480  ; 0.400  ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.480  ; 0.400  ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.208  ; 0.066  ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; -1.670 ; -2.133 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; -1.450 ; -1.926 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; -1.586 ; -2.076 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; -1.469 ; -1.899 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; -1.603 ; -2.060 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; -1.681 ; -2.111 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; -1.638 ; -2.153 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; -1.714 ; -2.226 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; -1.642 ; -2.110 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; -1.325 ; -1.770 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; -1.729 ; -2.167 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; -1.609 ; -2.096 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; -1.358 ; -1.840 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; -1.939 ; -2.445 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; -1.723 ; -2.161 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; -1.860 ; -2.319 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; -1.747 ; -2.249 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; -1.641 ; -2.099 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; -1.238 ; -1.714 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; -1.623 ; -2.060 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; -1.121 ; -1.558 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; -1.417 ; -1.883 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; -1.453 ; -1.901 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; -1.276 ; -1.745 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; -1.546 ; -1.997 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; -1.549 ; -2.048 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; -1.703 ; -2.149 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; -1.262 ; -1.694 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; -1.514 ; -1.934 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; -1.389 ; -1.813 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; ifetch_out        ; clk        ; 5.962  ; 5.904  ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 8.980  ; 9.194  ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 7.701  ; 7.720  ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 7.517  ; 7.559  ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 7.694  ; 7.763  ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 6.996  ; 6.959  ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 7.510  ; 7.583  ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 7.459  ; 7.506  ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 6.922  ; 6.948  ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 7.176  ; 7.203  ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 7.108  ; 7.072  ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 8.291  ; 8.407  ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 7.512  ; 7.597  ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 6.889  ; 6.922  ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 8.138  ; 8.187  ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 7.454  ; 7.541  ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 7.683  ; 7.696  ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 7.678  ; 7.749  ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 7.757  ; 7.829  ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 8.980  ; 9.194  ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 7.213  ; 7.237  ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 7.771  ; 7.753  ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 8.460  ; 8.607  ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 7.783  ; 7.855  ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 7.805  ; 7.759  ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 7.779  ; 7.818  ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 7.258  ; 7.308  ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 8.161  ; 8.329  ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 7.607  ; 7.609  ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 7.183  ; 7.163  ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 7.829  ; 7.963  ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 7.553  ; 7.649  ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 7.831  ; 7.930  ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 7.922  ; 7.869  ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 6.501  ; 6.590  ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 6.316  ; 6.412  ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 5.645  ; 5.689  ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 5.807  ; 5.824  ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 6.152  ; 6.192  ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 5.863  ; 5.901  ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 5.923  ; 5.978  ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 6.073  ; 6.116  ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 6.052  ; 6.062  ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 5.954  ; 6.004  ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 5.997  ; 5.989  ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 6.255  ; 6.243  ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 6.046  ; 6.058  ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 5.926  ; 5.981  ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 6.334  ; 6.423  ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 6.071  ; 6.108  ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 6.501  ; 6.590  ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 5.761  ; 5.760  ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 5.773  ; 5.760  ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 6.455  ; 6.492  ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 6.000  ; 5.993  ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 5.596  ; 5.636  ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 6.183  ; 6.231  ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 6.080  ; 6.079  ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 6.209  ; 6.259  ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 6.286  ; 6.349  ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 6.045  ; 6.109  ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 5.835  ; 5.862  ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 6.068  ; 6.104  ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 5.839  ; 5.861  ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 5.961  ; 5.954  ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 6.287  ; 6.273  ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 5.730  ; 5.772  ; Rise       ; clk             ;
; mem_read          ; clk        ; 10.068 ; 10.118 ; Rise       ; clk             ;
; mem_write         ; clk        ; 8.002  ; 8.007  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 5.826 ; 5.773 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 6.198 ; 6.265 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 6.446 ; 6.390 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 7.165 ; 7.144 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 6.879 ; 6.960 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 6.593 ; 6.655 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 6.525 ; 6.624 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 6.855 ; 6.937 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 6.351 ; 6.370 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 6.478 ; 6.456 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 6.553 ; 6.605 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 7.452 ; 7.591 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 7.060 ; 7.159 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 6.203 ; 6.281 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 7.197 ; 7.244 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 6.956 ; 7.019 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 7.069 ; 7.016 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 7.268 ; 7.330 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 6.894 ; 6.956 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 8.134 ; 8.345 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 6.671 ; 6.718 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 6.938 ; 6.951 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 6.921 ; 7.027 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 6.581 ; 6.642 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 6.984 ; 7.005 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 6.590 ; 6.648 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 6.198 ; 6.265 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 6.959 ; 7.008 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 6.728 ; 6.758 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 6.520 ; 6.507 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 7.034 ; 7.128 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 6.689 ; 6.744 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 6.886 ; 6.967 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 6.632 ; 6.708 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 5.476 ; 5.512 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 6.175 ; 6.267 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 5.525 ; 5.565 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 5.680 ; 5.694 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 6.017 ; 6.055 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 5.732 ; 5.766 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 5.793 ; 5.844 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 5.934 ; 5.973 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 5.914 ; 5.921 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 5.823 ; 5.869 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 5.862 ; 5.852 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 6.108 ; 6.096 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 5.908 ; 5.918 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 5.800 ; 5.852 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 6.191 ; 6.276 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 5.933 ; 5.966 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 6.352 ; 6.436 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 5.634 ; 5.631 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 5.646 ; 5.631 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 6.309 ; 6.344 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 5.864 ; 5.855 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 5.476 ; 5.512 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 6.046 ; 6.092 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 5.942 ; 5.939 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 6.072 ; 6.120 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 6.145 ; 6.205 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 5.914 ; 5.975 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 5.706 ; 5.730 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 5.929 ; 5.961 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 5.710 ; 5.729 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 5.826 ; 5.818 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 6.140 ; 6.125 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 5.611 ; 5.651 ; Rise       ; clk             ;
; mem_read          ; clk        ; 7.992 ; 7.873 ; Rise       ; clk             ;
; mem_write         ; clk        ; 6.398 ; 6.459 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 247.4 MHz ; 247.4 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.042 ; -371.806          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.336 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -264.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.042 ; reg32:IR|q[2]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.992      ;
; -3.037 ; reg32:IR|q[3]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.987      ;
; -3.015 ; reg32:IR|q[2]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.965      ;
; -3.010 ; reg32:IR|q[3]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.960      ;
; -2.886 ; reg32:IR|q[3]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.835      ;
; -2.884 ; reg32:IR|q[2]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.833      ;
; -2.817 ; reg32:IR|q[2]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.767      ;
; -2.812 ; reg32:IR|q[3]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.762      ;
; -2.809 ; reg32:IR|q[3]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.067      ;
; -2.801 ; reg32:IR|q[4]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.059      ;
; -2.800 ; reg32:IR|q[2]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.750      ;
; -2.795 ; reg32:IR|q[3]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.745      ;
; -2.782 ; reg32:IR|q[3]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.732      ;
; -2.777 ; reg32:IR|q[2]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.727      ;
; -2.773 ; reg32:IR|q[2]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.722      ;
; -2.772 ; reg32:IR|q[3]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.030      ;
; -2.768 ; reg32:IR|q[3]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.717      ;
; -2.759 ; reg32:IR|q[4]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.263      ; 4.017      ;
; -2.753 ; reg32:IR|q[2]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.702      ;
; -2.748 ; reg32:IR|q[3]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.697      ;
; -2.740 ; reg32:IR|q[5]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.690      ;
; -2.739 ; reg32:IR|q[5]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.688      ;
; -2.732 ; reg32:IR|q[4]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.682      ;
; -2.717 ; reg32:IR|q[2]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.667      ;
; -2.712 ; reg32:IR|q[5]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.662      ;
; -2.712 ; reg32:IR|q[3]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.662      ;
; -2.709 ; reg32:IR|q[3]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.967      ;
; -2.705 ; reg32:IR|q[4]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.655      ;
; -2.702 ; reg32:IR|q[2]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.652      ;
; -2.701 ; reg32:IR|q[4]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.959      ;
; -2.697 ; reg32:IR|q[3]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.647      ;
; -2.686 ; reg32:IR|q[3]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.635      ;
; -2.686 ; reg32:IR|q[3]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.635      ;
; -2.678 ; reg32:IR|q[4]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.627      ;
; -2.678 ; reg32:IR|q[4]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.627      ;
; -2.672 ; reg32:IR|q[3]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.930      ;
; -2.671 ; reg32:IR|q[1]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.929      ;
; -2.670 ; reg32:IR|q[4]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.619      ;
; -2.659 ; reg32:IR|q[3]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.595      ;
; -2.659 ; reg32:IR|q[3]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.595      ;
; -2.659 ; reg32:IR|q[3]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.595      ;
; -2.659 ; reg32:IR|q[3]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.595      ;
; -2.659 ; reg32:IR|q[10] ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.609      ;
; -2.659 ; reg32:IR|q[4]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.917      ;
; -2.653 ; reg32:IR|q[1]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.911      ;
; -2.651 ; reg32:IR|q[3]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.589      ;
; -2.651 ; reg32:IR|q[3]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.589      ;
; -2.651 ; reg32:IR|q[3]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.589      ;
; -2.651 ; reg32:IR|q[4]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.587      ;
; -2.651 ; reg32:IR|q[4]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.587      ;
; -2.651 ; reg32:IR|q[4]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.587      ;
; -2.651 ; reg32:IR|q[4]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.587      ;
; -2.650 ; reg32:IR|q[2]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.599      ;
; -2.650 ; reg32:IR|q[2]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.599      ;
; -2.650 ; reg32:IR|q[3]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.586      ;
; -2.650 ; reg32:IR|q[3]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.586      ;
; -2.650 ; reg32:IR|q[3]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.586      ;
; -2.644 ; reg32:IR|q[5]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.594      ;
; -2.643 ; reg32:IR|q[4]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.581      ;
; -2.643 ; reg32:IR|q[4]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.581      ;
; -2.643 ; reg32:IR|q[4]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.581      ;
; -2.642 ; reg32:IR|q[4]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.578      ;
; -2.642 ; reg32:IR|q[4]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.578      ;
; -2.642 ; reg32:IR|q[4]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.578      ;
; -2.635 ; reg32:IR|q[5]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.585      ;
; -2.632 ; reg32:IR|q[10] ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.582      ;
; -2.626 ; reg32:IR|q[3]  ; reg32:r1|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.564      ;
; -2.626 ; reg32:IR|q[3]  ; reg32:r1|q[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.564      ;
; -2.626 ; reg32:IR|q[3]  ; reg32:r1|q[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.564      ;
; -2.626 ; reg32:IR|q[3]  ; reg32:r1|q[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.564      ;
; -2.625 ; reg32:IR|q[3]  ; reg32:r1|q[18] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.563      ;
; -2.625 ; reg32:IR|q[3]  ; reg32:r1|q[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.563      ;
; -2.625 ; reg32:IR|q[3]  ; reg32:r1|q[28] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.563      ;
; -2.624 ; reg32:IR|q[2]  ; reg32:RZ|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.573      ;
; -2.623 ; reg32:IR|q[2]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.559      ;
; -2.623 ; reg32:IR|q[2]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 3.559      ;
; -2.623 ; reg32:IR|q[2]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.559      ;
; -2.623 ; reg32:IR|q[2]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.559      ;
; -2.619 ; reg32:IR|q[2]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.555      ;
; -2.619 ; reg32:IR|q[2]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.555      ;
; -2.619 ; reg32:IR|q[2]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.555      ;
; -2.619 ; reg32:IR|q[3]  ; reg32:RZ|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.568      ;
; -2.618 ; reg32:IR|q[4]  ; reg32:r1|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.556      ;
; -2.618 ; reg32:IR|q[4]  ; reg32:r1|q[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.556      ;
; -2.618 ; reg32:IR|q[4]  ; reg32:r1|q[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.556      ;
; -2.618 ; reg32:IR|q[4]  ; reg32:r1|q[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.556      ;
; -2.617 ; reg32:IR|q[4]  ; reg32:r1|q[18] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.555      ;
; -2.617 ; reg32:IR|q[4]  ; reg32:r1|q[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.555      ;
; -2.617 ; reg32:IR|q[4]  ; reg32:r1|q[28] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.555      ;
; -2.611 ; reg32:IR|q[3]  ; reg32:r1|q[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.551      ;
; -2.611 ; reg32:IR|q[3]  ; reg32:r1|q[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.551      ;
; -2.611 ; reg32:IR|q[3]  ; reg32:r1|q[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.551      ;
; -2.611 ; reg32:IR|q[3]  ; reg32:r1|q[24] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.551      ;
; -2.609 ; reg32:IR|q[3]  ; reg32:PC|q[27] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.867      ;
; -2.609 ; reg32:IR|q[1]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.558      ;
; -2.609 ; reg32:IR|q[1]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.558      ;
; -2.608 ; T3             ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.263      ; 3.866      ;
; -2.603 ; reg32:IR|q[4]  ; reg32:r1|q[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.543      ;
; -2.603 ; reg32:IR|q[4]  ; reg32:r1|q[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.543      ;
; -2.603 ; reg32:IR|q[4]  ; reg32:r1|q[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.543      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; T5             ; T1             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.338 ; reg32:RB|q[21] ; reg32:RM|q[21] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; reg32:RY|q[3]  ; reg32:r1|q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; reg32:RY|q[12] ; reg32:r1|q[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; reg32:RB|q[27] ; reg32:RM|q[27] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; reg32:RB|q[28] ; reg32:RM|q[28] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.340 ; reg32:RY|q[1]  ; reg32:r1|q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; reg32:RY|q[13] ; reg32:r1|q[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; reg32:RY|q[21] ; reg32:r1|q[21] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RY|q[22] ; reg32:r1|q[22] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[6]  ; reg32:RM|q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[10] ; reg32:RM|q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; reg32:RB|q[13] ; reg32:RM|q[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[14] ; reg32:RM|q[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[15] ; reg32:RM|q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[16] ; reg32:RM|q[16] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg32:RB|q[31] ; reg32:RM|q[31] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; reg32:RY|q[5]  ; reg32:r1|q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; reg32:RY|q[7]  ; reg32:r1|q[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RY|q[8]  ; reg32:r1|q[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RY|q[9]  ; reg32:r1|q[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RY|q[23] ; reg32:r1|q[23] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RY|q[26] ; reg32:r1|q[26] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RY|q[27] ; reg32:r1|q[27] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; reg32:RB|q[11] ; reg32:RM|q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; reg32:RB|q[26] ; reg32:RM|q[26] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; reg32:RB|q[9]  ; reg32:RM|q[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; reg32:RB|q[29] ; reg32:RM|q[29] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.344 ; reg32:r1|q[17] ; reg32:RA|q[17] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.346 ; reg32:RZ|q[21] ; reg32:RY|q[21] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; reg32:r1|q[29] ; reg32:RA|q[29] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.544      ;
; 0.348 ; reg32:r1|q[31] ; reg32:RB|q[31] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; reg32:r1|q[31] ; reg32:RA|q[31] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.358 ; reg32:r1|q[16] ; reg32:RB|q[16] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; reg32:r1|q[26] ; reg32:RB|q[26] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; reg32:r1|q[27] ; reg32:RB|q[27] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.368 ; reg32:IR|q[22] ; reg32:RB|q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.567      ;
; 0.437 ; reg32:RA|q[24] ; reg32:RZ|q[24] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.439 ; reg32:RA|q[3]  ; reg32:RZ|q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.440 ; reg32:RZ|q[4]  ; reg32:RY|q[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.638      ;
; 0.440 ; reg32:RA|q[22] ; reg32:RZ|q[22] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.639      ;
; 0.448 ; reg32:RZ|q[6]  ; reg32:RY|q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.647      ;
; 0.449 ; reg32:RZ|q[1]  ; reg32:RY|q[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.647      ;
; 0.449 ; reg32:r1|q[12] ; reg32:RB|q[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.648      ;
; 0.450 ; reg32:r1|q[3]  ; reg32:RB|q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.649      ;
; 0.450 ; reg32:r1|q[8]  ; reg32:RB|q[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.648      ;
; 0.451 ; reg32:r1|q[9]  ; reg32:RB|q[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.649      ;
; 0.451 ; reg32:r1|q[10] ; reg32:RB|q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.649      ;
; 0.458 ; reg32:PC|q[31] ; reg32:PC|q[31] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.670      ;
; 0.465 ; reg32:RY|q[10] ; reg32:r1|q[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.663      ;
; 0.465 ; reg32:RB|q[1]  ; reg32:RM|q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; reg32:RB|q[4]  ; reg32:RM|q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; reg32:RY|q[0]  ; reg32:r1|q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg32:RY|q[18] ; reg32:r1|q[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.466 ; reg32:RB|q[22] ; reg32:RM|q[22] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; reg32:RY|q[6]  ; reg32:r1|q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg32:RB|q[7]  ; reg32:RM|q[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg32:RB|q[23] ; reg32:RM|q[23] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; reg32:RY|q[4]  ; reg32:r1|q[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.666      ;
; 0.468 ; reg32:RB|q[2]  ; reg32:RM|q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.474 ; reg32:RB|q[17] ; reg32:RM|q[17] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.475 ; reg32:RY|q[20] ; reg32:r1|q[20] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.664      ;
; 0.475 ; reg32:RB|q[5]  ; reg32:RM|q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.674      ;
; 0.481 ; reg32:r1|q[4]  ; reg32:RB|q[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.679      ;
; 0.489 ; reg32:RB|q[0]  ; reg32:RM|q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; reg32:RB|q[12] ; reg32:RM|q[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.492 ; reg32:r1|q[0]  ; reg32:RB|q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; reg32:RB|q[3]  ; reg32:RM|q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.494 ; reg32:RB|q[25] ; reg32:RM|q[25] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.692      ;
; 0.498 ; reg32:PC|q[13] ; reg32:PC|q[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; reg32:PC|q[15] ; reg32:PC|q[15] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; reg32:PC|q[14] ; reg32:PC|q[14] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; reg32:PC|q[16] ; reg32:PC|q[16] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; reg32:PC|q[29] ; reg32:PC|q[29] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; T4             ; T5             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; reg32:PC|q[12] ; reg32:PC|q[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; reg32:PC|q[18] ; reg32:PC|q[18] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; reg32:PC|q[27] ; reg32:PC|q[27] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; reg32:PC|q[1]  ; reg32:PC|q[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; reg32:PC|q[17] ; reg32:PC|q[17] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; reg32:PC|q[20] ; reg32:PC|q[20] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.504 ; reg32:PC|q[23] ; reg32:PC|q[23] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; reg32:RZ|q[20] ; reg32:RY|q[20] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; reg32:r1|q[20] ; reg32:RB|q[20] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; reg32:r1|q[30] ; reg32:RB|q[30] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; reg32:r1|q[30] ; reg32:RA|q[30] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; reg32:r1|q[5]  ; reg32:RB|q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; reg32:r1|q[17] ; reg32:RB|q[17] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.509 ; reg32:r1|q[29] ; reg32:RB|q[29] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.707      ;
; 0.511 ; reg32:PC|q[6]  ; reg32:PC|q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; reg32:PC|q[2]  ; reg32:PC|q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg32:PC|q[5]  ; reg32:PC|q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; reg32:PC|q[4]  ; reg32:PC|q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; reg32:RZ|q[22] ; reg32:RY|q[22] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.516 ; reg32:PC|q[7]  ; reg32:PC|q[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg32:PC|q[9]  ; reg32:PC|q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg32:r1|q[6]  ; reg32:RA|q[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; reg32:r1|q[0]  ; reg32:RA|q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; reg32:RZ|q[7]  ; reg32:RY|q[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; reg32:r1|q[14] ; reg32:RA|q[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[7]  ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 2.307 ; 2.732 ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.174 ; 0.320 ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.344 ; 0.522 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; 1.846 ; 2.214 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; 1.671 ; 2.067 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; 1.985 ; 2.365 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; 1.814 ; 2.181 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; 2.218 ; 2.598 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; 1.844 ; 2.235 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; 1.996 ; 2.417 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; 1.842 ; 2.273 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; 1.753 ; 2.178 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; 1.476 ; 1.884 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; 2.209 ; 2.612 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; 1.798 ; 2.244 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; 1.511 ; 1.913 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; 2.066 ; 2.493 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; 2.027 ; 2.374 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; 2.020 ; 2.418 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; 2.307 ; 2.732 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; 1.801 ; 2.161 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; 2.085 ; 2.512 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; 1.895 ; 2.288 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; 1.732 ; 2.139 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; 1.817 ; 2.175 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; 1.994 ; 2.396 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; 1.406 ; 1.811 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; 1.896 ; 2.264 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; 1.861 ; 2.311 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; 1.835 ; 2.235 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; 1.552 ; 1.963 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; 1.788 ; 2.184 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; 1.524 ; 1.877 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 0.406  ; 0.306  ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.406  ; 0.306  ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.178  ; -0.006 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; -1.442 ; -1.802 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; -1.219 ; -1.615 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; -1.354 ; -1.750 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; -1.242 ; -1.582 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; -1.373 ; -1.755 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; -1.441 ; -1.781 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; -1.400 ; -1.820 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; -1.466 ; -1.882 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; -1.406 ; -1.799 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; -1.111 ; -1.486 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; -1.485 ; -1.834 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; -1.375 ; -1.775 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; -1.148 ; -1.546 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; -1.684 ; -2.104 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; -1.480 ; -1.830 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; -1.623 ; -1.988 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; -1.499 ; -1.914 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; -1.408 ; -1.762 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; -1.036 ; -1.424 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; -1.395 ; -1.737 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; -0.925 ; -1.285 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; -1.202 ; -1.576 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; -1.227 ; -1.592 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; -1.068 ; -1.457 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; -1.323 ; -1.690 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; -1.318 ; -1.718 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; -1.458 ; -1.817 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; -1.058 ; -1.406 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; -1.281 ; -1.621 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; -1.167 ; -1.518 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 5.609 ; 5.618 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 8.526 ; 8.616 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 7.244 ; 7.155 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 7.075 ; 7.040 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 7.237 ; 7.243 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 6.629 ; 6.548 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 7.073 ; 7.098 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 6.996 ; 6.957 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 6.526 ; 6.511 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 6.765 ; 6.722 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 6.699 ; 6.608 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 7.782 ; 7.841 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 7.087 ; 7.101 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 6.504 ; 6.464 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 7.679 ; 7.660 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 7.054 ; 7.059 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 7.248 ; 7.145 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 7.229 ; 7.188 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 7.323 ; 7.293 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 8.526 ; 8.616 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 6.785 ; 6.754 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 7.322 ; 7.217 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 7.985 ; 7.974 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 7.353 ; 7.328 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 7.295 ; 7.264 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 7.319 ; 7.281 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 6.846 ; 6.810 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 7.694 ; 7.741 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 7.140 ; 7.096 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 6.777 ; 6.733 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 7.390 ; 7.423 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 7.127 ; 7.142 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 7.380 ; 7.400 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 7.420 ; 7.361 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 6.170 ; 6.183 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 5.996 ; 6.017 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 5.368 ; 5.363 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 5.512 ; 5.492 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 5.847 ; 5.835 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 5.566 ; 5.547 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 5.623 ; 5.623 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 5.757 ; 5.726 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 5.739 ; 5.698 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 5.655 ; 5.650 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 5.691 ; 5.642 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 5.926 ; 5.877 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 5.739 ; 5.693 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 5.639 ; 5.636 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 6.022 ; 6.047 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 5.758 ; 5.718 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 6.170 ; 6.183 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 5.465 ; 5.432 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 5.477 ; 5.475 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 6.133 ; 6.100 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 5.693 ; 5.666 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 5.322 ; 5.309 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 5.881 ; 5.868 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 5.767 ; 5.702 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 5.904 ; 5.890 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 5.958 ; 5.963 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 5.738 ; 5.771 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 5.537 ; 5.523 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 5.753 ; 5.733 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 5.537 ; 5.511 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 5.650 ; 5.602 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 5.962 ; 5.898 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 5.454 ; 5.456 ; Rise       ; clk             ;
; mem_read          ; clk        ; 9.438 ; 9.357 ; Rise       ; clk             ;
; mem_write         ; clk        ; 7.506 ; 7.446 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 5.488 ; 5.499 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 5.864 ; 5.865 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 6.106 ; 5.992 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 6.769 ; 6.700 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 6.256 ; 6.242 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 6.172 ; 6.216 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 6.483 ; 6.452 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 6.004 ; 5.988 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 6.129 ; 6.071 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 6.206 ; 6.176 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 7.045 ; 7.110 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 6.678 ; 6.726 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 5.867 ; 5.895 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 6.820 ; 6.807 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 6.602 ; 6.604 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 6.702 ; 6.589 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 6.862 ; 6.824 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 6.541 ; 6.511 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 7.753 ; 7.860 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 6.310 ; 6.291 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 6.553 ; 6.495 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 6.568 ; 6.571 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 6.252 ; 6.240 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 6.600 ; 6.589 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 6.241 ; 6.228 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 5.864 ; 5.865 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 6.602 ; 6.589 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 6.368 ; 6.339 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 6.172 ; 6.136 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 6.662 ; 6.663 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 6.340 ; 6.321 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 6.526 ; 6.537 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 6.302 ; 6.292 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 5.214 ; 5.200 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 5.869 ; 5.888 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 5.259 ; 5.252 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 5.397 ; 5.376 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 5.725 ; 5.714 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 5.448 ; 5.428 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 5.506 ; 5.504 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 5.632 ; 5.599 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 5.615 ; 5.573 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 5.537 ; 5.530 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 5.569 ; 5.520 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 5.794 ; 5.745 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 5.614 ; 5.568 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 5.525 ; 5.522 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 5.892 ; 5.915 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 5.633 ; 5.592 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 6.035 ; 6.046 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 5.350 ; 5.316 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 5.362 ; 5.359 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 6.001 ; 5.968 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 5.571 ; 5.542 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 5.214 ; 5.200 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 5.757 ; 5.743 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 5.643 ; 5.578 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 5.779 ; 5.766 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 5.831 ; 5.834 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 5.619 ; 5.651 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 5.421 ; 5.406 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 5.628 ; 5.607 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 5.421 ; 5.394 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 5.529 ; 5.481 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 5.829 ; 5.767 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 5.347 ; 5.349 ; Rise       ; clk             ;
; mem_read          ; clk        ; 7.516 ; 7.400 ; Rise       ; clk             ;
; mem_write         ; clk        ; 6.053 ; 6.066 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.535 ; -157.149          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -279.473                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.535 ; reg32:IR|q[3]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.492      ;
; -1.534 ; reg32:IR|q[2]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.491      ;
; -1.512 ; reg32:IR|q[3]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.469      ;
; -1.511 ; reg32:IR|q[2]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.468      ;
; -1.465 ; reg32:IR|q[3]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.605      ;
; -1.461 ; reg32:IR|q[3]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.601      ;
; -1.455 ; reg32:IR|q[3]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.412      ;
; -1.454 ; reg32:IR|q[2]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.411      ;
; -1.453 ; reg32:IR|q[4]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.593      ;
; -1.449 ; reg32:IR|q[4]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.589      ;
; -1.407 ; reg32:IR|q[1]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.547      ;
; -1.403 ; reg32:IR|q[1]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.543      ;
; -1.397 ; reg32:IR|q[3]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.537      ;
; -1.393 ; reg32:IR|q[3]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.533      ;
; -1.392 ; reg32:IR|q[3]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.349      ;
; -1.391 ; reg32:IR|q[2]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.348      ;
; -1.385 ; reg32:IR|q[4]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.525      ;
; -1.381 ; reg32:IR|q[4]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.521      ;
; -1.380 ; reg32:IR|q[5]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.337      ;
; -1.377 ; reg32:IR|q[3]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.334      ;
; -1.376 ; reg32:IR|q[2]  ; reg32:RZ|q[27] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.333      ;
; -1.374 ; T3             ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.514      ;
; -1.370 ; reg32:IR|q[3]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.327      ;
; -1.370 ; reg32:IR|q[7]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.327      ;
; -1.370 ; T3             ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.510      ;
; -1.369 ; reg32:IR|q[2]  ; reg32:RZ|q[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.326      ;
; -1.367 ; reg32:IR|q[3]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.324      ;
; -1.366 ; reg32:IR|q[2]  ; reg32:RZ|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.323      ;
; -1.360 ; reg32:IR|q[5]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.317      ;
; -1.357 ; reg32:IR|q[5]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.314      ;
; -1.350 ; reg32:IR|q[7]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.307      ;
; -1.347 ; reg32:IR|q[7]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.304      ;
; -1.345 ; reg32:IR|q[4]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.302      ;
; -1.339 ; reg32:IR|q[1]  ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.479      ;
; -1.336 ; reg32:IR|q[3]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.293      ;
; -1.335 ; reg32:IR|q[1]  ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.475      ;
; -1.335 ; reg32:IR|q[2]  ; reg32:RZ|q[23] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.292      ;
; -1.330 ; reg32:IR|q[2]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.470      ;
; -1.329 ; reg32:IR|q[3]  ; reg32:PC|q[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.469      ;
; -1.329 ; reg32:IR|q[10] ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.286      ;
; -1.327 ; reg32:IR|q[3]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.284      ;
; -1.326 ; reg32:IR|q[2]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.466      ;
; -1.326 ; reg32:IR|q[2]  ; reg32:RZ|q[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.283      ;
; -1.325 ; reg32:IR|q[3]  ; reg32:PC|q[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.465      ;
; -1.325 ; reg32:IR|q[3]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.282      ;
; -1.325 ; reg32:IR|q[3]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.282      ;
; -1.324 ; reg32:IR|q[2]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.281      ;
; -1.324 ; reg32:IR|q[2]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.281      ;
; -1.322 ; reg32:IR|q[4]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.279      ;
; -1.322 ; reg32:IR|q[5]  ; reg32:PC|q[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.462      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.321 ; reg32:IR|q[3]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.320 ; reg32:IR|q[2]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.266      ;
; -1.319 ; reg32:IR|q[4]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.276      ;
; -1.318 ; reg32:IR|q[5]  ; reg32:PC|q[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.458      ;
; -1.317 ; reg32:IR|q[4]  ; reg32:PC|q[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.457      ;
; -1.316 ; reg32:IR|q[1]  ; reg32:r1|q[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.273      ;
; -1.316 ; reg32:IR|q[1]  ; reg32:r1|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.273      ;
; -1.314 ; reg32:IR|q[9]  ; reg32:RZ|q[29] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.271      ;
; -1.313 ; reg32:IR|q[4]  ; reg32:PC|q[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.453      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[29] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.312 ; reg32:IR|q[1]  ; reg32:r1|q[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.310 ; reg32:IR|q[3]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.267      ;
; -1.309 ; reg32:IR|q[10] ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.266      ;
; -1.309 ; reg32:IR|q[2]  ; reg32:RZ|q[25] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.266      ;
; -1.306 ; reg32:IR|q[10] ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.263      ;
; -1.306 ; T3             ; reg32:PC|q[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.446      ;
; -1.302 ; T3             ; reg32:PC|q[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.442      ;
; -1.297 ; reg32:IR|q[5]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.254      ;
; -1.294 ; reg32:IR|q[9]  ; reg32:RZ|q[30] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.251      ;
; -1.291 ; reg32:IR|q[9]  ; reg32:RZ|q[31] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.248      ;
; -1.290 ; reg32:IR|q[3]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.239      ;
; -1.290 ; reg32:IR|q[3]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.239      ;
; -1.290 ; reg32:IR|q[3]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.239      ;
; -1.289 ; reg32:IR|q[2]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.238      ;
; -1.289 ; reg32:IR|q[2]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.238      ;
; -1.289 ; reg32:IR|q[2]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.238      ;
; -1.287 ; reg32:IR|q[7]  ; reg32:RZ|q[28] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.244      ;
; -1.281 ; reg32:IR|q[1]  ; reg32:r1|q[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.230      ;
; -1.281 ; reg32:IR|q[1]  ; reg32:r1|q[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.230      ;
; -1.281 ; reg32:IR|q[1]  ; reg32:r1|q[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.230      ;
; -1.280 ; reg32:IR|q[3]  ; reg32:r1|q[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.231      ;
; -1.280 ; reg32:IR|q[3]  ; reg32:r1|q[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.231      ;
; -1.280 ; reg32:IR|q[3]  ; reg32:r1|q[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.231      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; reg32:RB|q[28] ; reg32:RM|q[28] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.312      ;
; 0.194 ; reg32:RY|q[3]  ; reg32:r1|q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg32:RY|q[12] ; reg32:r1|q[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg32:RY|q[13] ; reg32:r1|q[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; reg32:RB|q[6]  ; reg32:RM|q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg32:RB|q[14] ; reg32:RM|q[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; reg32:RB|q[21] ; reg32:RM|q[21] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; reg32:RB|q[27] ; reg32:RM|q[27] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; reg32:RB|q[31] ; reg32:RM|q[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; reg32:RY|q[1]  ; reg32:r1|q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RY|q[7]  ; reg32:r1|q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RY|q[22] ; reg32:r1|q[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RY|q[26] ; reg32:r1|q[26] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RY|q[27] ; reg32:r1|q[27] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RB|q[10] ; reg32:RM|q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RB|q[13] ; reg32:RM|q[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; reg32:RB|q[15] ; reg32:RM|q[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; reg32:RY|q[5]  ; reg32:r1|q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; reg32:RY|q[8]  ; reg32:r1|q[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; reg32:RY|q[21] ; reg32:r1|q[21] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; reg32:RY|q[23] ; reg32:r1|q[23] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; reg32:RB|q[11] ; reg32:RM|q[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; reg32:RB|q[16] ; reg32:RM|q[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; reg32:RB|q[26] ; reg32:RM|q[26] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; reg32:RB|q[29] ; reg32:RM|q[29] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; reg32:RY|q[9]  ; reg32:r1|q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.197 ; reg32:RB|q[9]  ; reg32:RM|q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; reg32:r1|q[29] ; reg32:RA|q[29] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; reg32:RZ|q[21] ; reg32:RY|q[21] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; reg32:r1|q[31] ; reg32:RB|q[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; reg32:r1|q[17] ; reg32:RA|q[17] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; reg32:r1|q[31] ; reg32:RA|q[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; T5             ; T1             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.206 ; reg32:r1|q[26] ; reg32:RB|q[26] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; reg32:r1|q[16] ; reg32:RB|q[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.208 ; reg32:r1|q[27] ; reg32:RB|q[27] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.214 ; reg32:IR|q[22] ; reg32:RB|q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.258 ; reg32:RY|q[10] ; reg32:r1|q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.261 ; reg32:RZ|q[4]  ; reg32:RY|q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.380      ;
; 0.262 ; reg32:PC|q[31] ; reg32:PC|q[31] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.389      ;
; 0.262 ; reg32:RB|q[5]  ; reg32:RM|q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; reg32:RB|q[17] ; reg32:RM|q[17] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.381      ;
; 0.263 ; reg32:RY|q[6]  ; reg32:r1|q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.382      ;
; 0.263 ; reg32:RA|q[24] ; reg32:RZ|q[24] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; reg32:r1|q[12] ; reg32:RB|q[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; reg32:RZ|q[1]  ; reg32:RY|q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.265 ; reg32:RA|q[3]  ; reg32:RZ|q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; reg32:RZ|q[6]  ; reg32:RY|q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.265 ; reg32:RA|q[22] ; reg32:RZ|q[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; reg32:r1|q[8]  ; reg32:RB|q[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.385      ;
; 0.266 ; reg32:r1|q[10] ; reg32:RB|q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; reg32:RY|q[0]  ; reg32:r1|q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg32:RY|q[20] ; reg32:r1|q[20] ; clk          ; clk         ; 0.000        ; 0.029      ; 0.380      ;
; 0.267 ; reg32:r1|q[3]  ; reg32:RB|q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; reg32:RY|q[18] ; reg32:r1|q[18] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; reg32:RB|q[1]  ; reg32:RM|q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; reg32:r1|q[4]  ; reg32:RB|q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; reg32:RB|q[4]  ; reg32:RM|q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; reg32:r1|q[9]  ; reg32:RB|q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; reg32:RB|q[22] ; reg32:RM|q[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.269 ; reg32:RB|q[7]  ; reg32:RM|q[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; reg32:RB|q[12] ; reg32:RM|q[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; reg32:RB|q[23] ; reg32:RM|q[23] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; reg32:RY|q[4]  ; reg32:r1|q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.271 ; reg32:RB|q[2]  ; reg32:RM|q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.271 ; reg32:RB|q[3]  ; reg32:RM|q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; reg32:RB|q[0]  ; reg32:RM|q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; reg32:r1|q[0]  ; reg32:RB|q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.275 ; reg32:RB|q[25] ; reg32:RM|q[25] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.278 ; T4             ; T5             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.298 ; reg32:PC|q[1]  ; reg32:PC|q[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[13] ; reg32:PC|q[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[14] ; reg32:PC|q[14] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[15] ; reg32:PC|q[15] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[16] ; reg32:PC|q[16] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[18] ; reg32:PC|q[18] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; reg32:PC|q[29] ; reg32:PC|q[29] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; reg32:PC|q[12] ; reg32:PC|q[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; reg32:PC|q[17] ; reg32:PC|q[17] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; reg32:PC|q[20] ; reg32:PC|q[20] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; reg32:PC|q[27] ; reg32:PC|q[27] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; reg32:RZ|q[20] ; reg32:RY|q[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reg32:r1|q[30] ; reg32:RB|q[30] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reg32:PC|q[23] ; reg32:PC|q[23] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; reg32:r1|q[30] ; reg32:RA|q[30] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; reg32:r1|q[17] ; reg32:RB|q[17] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; reg32:r1|q[29] ; reg32:RB|q[29] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; reg32:r1|q[5]  ; reg32:RB|q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; reg32:r1|q[20] ; reg32:RB|q[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; reg32:PC|q[6]  ; reg32:PC|q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; reg32:PC|q[2]  ; reg32:PC|q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; reg32:PC|q[5]  ; reg32:PC|q[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; reg32:RZ|q[22] ; reg32:RY|q[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; reg32:PC|q[4]  ; reg32:PC|q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; reg32:PC|q[7]  ; reg32:PC|q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; reg32:r1|q[0]  ; reg32:RA|q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg32:r1|q[6]  ; reg32:RA|q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg32:RZ|q[7]  ; reg32:RY|q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; reg32:r1|q[14] ; reg32:RA|q[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; reg32:PC|q[9]  ; reg32:PC|q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; T5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:IR|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:PC|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; reg32:RA|q[7]  ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 1.473 ; 2.170 ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.102 ; 0.362 ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.230 ; 0.474 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; 1.202 ; 1.814 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; 1.096 ; 1.761 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; 1.249 ; 1.904 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; 1.156 ; 1.780 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; 1.397 ; 2.090 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; 1.161 ; 1.820 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; 1.291 ; 1.973 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; 1.190 ; 1.874 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; 1.130 ; 1.800 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; 0.963 ; 1.608 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; 1.407 ; 2.092 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; 1.186 ; 1.873 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; 1.006 ; 1.624 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; 1.340 ; 2.014 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; 1.280 ; 1.927 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; 1.284 ; 1.999 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; 1.473 ; 2.170 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; 1.152 ; 1.765 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; 1.351 ; 2.033 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; 1.209 ; 1.869 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; 1.127 ; 1.781 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; 1.126 ; 1.763 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; 1.255 ; 1.937 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; 0.916 ; 1.584 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; 1.217 ; 1.906 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; 1.227 ; 1.906 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; 1.200 ; 1.844 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; 1.015 ; 1.646 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; 1.148 ; 1.793 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; 0.982 ; 1.577 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 0.261  ; -0.014 ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.261  ; -0.014 ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.097  ; -0.181 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; -0.924 ; -1.559 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; -0.807 ; -1.437 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; -0.881 ; -1.519 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; -0.806 ; -1.401 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; -0.891 ; -1.513 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; -0.913 ; -1.513 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; -0.924 ; -1.564 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; -0.963 ; -1.613 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; -0.908 ; -1.545 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; -0.730 ; -1.320 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; -0.946 ; -1.549 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; -0.894 ; -1.526 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; -0.781 ; -1.394 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; -1.104 ; -1.769 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; -0.951 ; -1.557 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; -1.026 ; -1.694 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; -0.983 ; -1.638 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; -0.903 ; -1.524 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; -0.703 ; -1.323 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; -0.886 ; -1.480 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; -0.620 ; -1.213 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; -0.767 ; -1.375 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; -0.786 ; -1.409 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; -0.702 ; -1.351 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; -0.857 ; -1.511 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; -0.882 ; -1.519 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; -0.951 ; -1.549 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; -0.697 ; -1.282 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; -0.826 ; -1.426 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; -0.759 ; -1.348 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 3.632 ; 3.510 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 5.442 ; 5.703 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 4.450 ; 4.642 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 4.420 ; 4.571 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 4.634 ; 4.736 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 4.228 ; 4.269 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 4.487 ; 4.636 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 4.445 ; 4.525 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 4.066 ; 4.208 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 4.177 ; 4.344 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 4.247 ; 4.299 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 5.015 ; 5.175 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 4.523 ; 4.625 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 4.111 ; 4.205 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 4.824 ; 4.996 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 4.409 ; 4.568 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 4.452 ; 4.671 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 4.561 ; 4.661 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 4.616 ; 4.736 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 5.442 ; 5.703 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 4.301 ; 4.380 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 4.512 ; 4.681 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 5.025 ; 5.230 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 4.621 ; 4.758 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 4.664 ; 4.734 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 4.528 ; 4.710 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 4.366 ; 4.421 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 4.849 ; 5.054 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 4.502 ; 4.588 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 4.191 ; 4.325 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 4.730 ; 4.839 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 4.518 ; 4.636 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 4.691 ; 4.822 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 4.828 ; 4.819 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 3.916 ; 4.039 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 3.814 ; 3.915 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 3.372 ; 3.453 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 3.470 ; 3.554 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 3.713 ; 3.792 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 3.497 ; 3.586 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 3.540 ; 3.650 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 3.625 ; 3.723 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 3.587 ; 3.683 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 3.557 ; 3.664 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 3.551 ; 3.641 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 3.690 ; 3.797 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 3.586 ; 3.684 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 3.571 ; 3.637 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 3.829 ; 3.949 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 3.621 ; 3.721 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 3.916 ; 4.039 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 3.403 ; 3.493 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 3.433 ; 3.538 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 3.860 ; 3.955 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 3.558 ; 3.651 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 3.345 ; 3.425 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 3.721 ; 3.810 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 3.586 ; 3.688 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 3.745 ; 3.841 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 3.774 ; 3.880 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 3.653 ; 3.737 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 3.471 ; 3.562 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 3.618 ; 3.717 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 3.459 ; 3.545 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 3.508 ; 3.595 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 3.712 ; 3.829 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 3.452 ; 3.513 ; Rise       ; clk             ;
; mem_read          ; clk        ; 5.889 ; 6.151 ; Rise       ; clk             ;
; mem_write         ; clk        ; 4.664 ; 4.824 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 3.551 ; 3.434 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 3.677 ; 3.779 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 3.769 ; 3.856 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 4.202 ; 4.293 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 4.109 ; 4.255 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 3.931 ; 4.049 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 3.859 ; 4.030 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 4.031 ; 4.181 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 3.737 ; 3.851 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 3.788 ; 3.901 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 3.876 ; 3.999 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 4.467 ; 4.679 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 4.218 ; 4.377 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 3.694 ; 3.809 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 4.295 ; 4.443 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 4.145 ; 4.277 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 4.123 ; 4.227 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 4.282 ; 4.441 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 4.100 ; 4.226 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 4.985 ; 5.227 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 3.928 ; 4.062 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 4.080 ; 4.221 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 4.157 ; 4.287 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 3.938 ; 4.050 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 4.128 ; 4.315 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 3.886 ; 3.999 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 3.677 ; 3.779 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 4.169 ; 4.281 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 3.942 ; 4.079 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 3.834 ; 3.964 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 4.218 ; 4.356 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 3.983 ; 4.098 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 4.119 ; 4.251 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 4.000 ; 4.105 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 3.275 ; 3.351 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 3.731 ; 3.828 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 3.302 ; 3.379 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 3.396 ; 3.476 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 3.635 ; 3.710 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 3.421 ; 3.505 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 3.464 ; 3.571 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 3.543 ; 3.637 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 3.506 ; 3.598 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 3.481 ; 3.584 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 3.473 ; 3.560 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 3.606 ; 3.708 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 3.505 ; 3.599 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 3.499 ; 3.561 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 3.745 ; 3.860 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 3.539 ; 3.635 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 3.829 ; 3.946 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 3.330 ; 3.416 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 3.359 ; 3.459 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 3.777 ; 3.867 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 3.480 ; 3.569 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 3.275 ; 3.351 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 3.642 ; 3.726 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 3.507 ; 3.605 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 3.666 ; 3.757 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 3.693 ; 3.794 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 3.576 ; 3.656 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 3.396 ; 3.483 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 3.537 ; 3.631 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 3.384 ; 3.466 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 3.430 ; 3.513 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 3.627 ; 3.740 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 3.383 ; 3.440 ; Rise       ; clk             ;
; mem_read          ; clk        ; 4.828 ; 4.755 ; Rise       ; clk             ;
; mem_write         ; clk        ; 3.772 ; 3.917 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.548   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.548   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -438.059 ; 0.0   ; 0.0      ; 0.0     ; -279.473            ;
;  clk             ; -438.059 ; 0.000 ; N/A      ; N/A     ; -279.473            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 2.638 ; 3.189 ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.182 ; 0.362 ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.376 ; 0.522 ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; 2.137 ; 2.595 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; 1.941 ; 2.433 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; 2.279 ; 2.742 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; 2.099 ; 2.560 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; 2.543 ; 3.030 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; 2.135 ; 2.632 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; 2.304 ; 2.824 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; 2.130 ; 2.671 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; 2.042 ; 2.570 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; 1.732 ; 2.239 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; 2.532 ; 3.006 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; 2.077 ; 2.618 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; 1.770 ; 2.253 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; 2.371 ; 2.882 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; 2.332 ; 2.786 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; 2.311 ; 2.818 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; 2.638 ; 3.189 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; 2.080 ; 2.522 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; 2.399 ; 2.906 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; 2.201 ; 2.675 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; 2.016 ; 2.524 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; 2.097 ; 2.567 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; 2.306 ; 2.804 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; 1.657 ; 2.146 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; 2.178 ; 2.641 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; 2.153 ; 2.723 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; 2.131 ; 2.638 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; 1.822 ; 2.332 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; 2.086 ; 2.577 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; 1.793 ; 2.217 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; mem_data_in[*]   ; clk        ; 0.480  ; 0.400  ; Rise       ; clk             ;
;  mem_data_in[0]  ; clk        ; 0.480  ; 0.400  ; Rise       ; clk             ;
;  mem_data_in[1]  ; clk        ; 0.208  ; 0.066  ; Rise       ; clk             ;
;  mem_data_in[2]  ; clk        ; -0.924 ; -1.559 ; Rise       ; clk             ;
;  mem_data_in[3]  ; clk        ; -0.807 ; -1.437 ; Rise       ; clk             ;
;  mem_data_in[4]  ; clk        ; -0.881 ; -1.519 ; Rise       ; clk             ;
;  mem_data_in[5]  ; clk        ; -0.806 ; -1.401 ; Rise       ; clk             ;
;  mem_data_in[6]  ; clk        ; -0.891 ; -1.513 ; Rise       ; clk             ;
;  mem_data_in[7]  ; clk        ; -0.913 ; -1.513 ; Rise       ; clk             ;
;  mem_data_in[8]  ; clk        ; -0.924 ; -1.564 ; Rise       ; clk             ;
;  mem_data_in[9]  ; clk        ; -0.963 ; -1.613 ; Rise       ; clk             ;
;  mem_data_in[10] ; clk        ; -0.908 ; -1.545 ; Rise       ; clk             ;
;  mem_data_in[11] ; clk        ; -0.730 ; -1.320 ; Rise       ; clk             ;
;  mem_data_in[12] ; clk        ; -0.946 ; -1.549 ; Rise       ; clk             ;
;  mem_data_in[13] ; clk        ; -0.894 ; -1.526 ; Rise       ; clk             ;
;  mem_data_in[14] ; clk        ; -0.781 ; -1.394 ; Rise       ; clk             ;
;  mem_data_in[15] ; clk        ; -1.104 ; -1.769 ; Rise       ; clk             ;
;  mem_data_in[16] ; clk        ; -0.951 ; -1.557 ; Rise       ; clk             ;
;  mem_data_in[17] ; clk        ; -1.026 ; -1.694 ; Rise       ; clk             ;
;  mem_data_in[18] ; clk        ; -0.983 ; -1.638 ; Rise       ; clk             ;
;  mem_data_in[19] ; clk        ; -0.903 ; -1.524 ; Rise       ; clk             ;
;  mem_data_in[20] ; clk        ; -0.703 ; -1.323 ; Rise       ; clk             ;
;  mem_data_in[21] ; clk        ; -0.886 ; -1.480 ; Rise       ; clk             ;
;  mem_data_in[22] ; clk        ; -0.620 ; -1.213 ; Rise       ; clk             ;
;  mem_data_in[23] ; clk        ; -0.767 ; -1.375 ; Rise       ; clk             ;
;  mem_data_in[24] ; clk        ; -0.786 ; -1.409 ; Rise       ; clk             ;
;  mem_data_in[25] ; clk        ; -0.702 ; -1.351 ; Rise       ; clk             ;
;  mem_data_in[26] ; clk        ; -0.857 ; -1.511 ; Rise       ; clk             ;
;  mem_data_in[27] ; clk        ; -0.882 ; -1.519 ; Rise       ; clk             ;
;  mem_data_in[28] ; clk        ; -0.951 ; -1.549 ; Rise       ; clk             ;
;  mem_data_in[29] ; clk        ; -0.697 ; -1.282 ; Rise       ; clk             ;
;  mem_data_in[30] ; clk        ; -0.826 ; -1.426 ; Rise       ; clk             ;
;  mem_data_in[31] ; clk        ; -0.759 ; -1.348 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; ifetch_out        ; clk        ; 5.962  ; 5.904  ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 8.980  ; 9.194  ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 7.701  ; 7.720  ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 7.517  ; 7.559  ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 7.694  ; 7.763  ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 6.996  ; 6.959  ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 7.510  ; 7.583  ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 7.459  ; 7.506  ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 6.922  ; 6.948  ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 7.176  ; 7.203  ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 7.108  ; 7.072  ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 8.291  ; 8.407  ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 7.512  ; 7.597  ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 6.889  ; 6.922  ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 8.138  ; 8.187  ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 7.454  ; 7.541  ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 7.683  ; 7.696  ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 7.678  ; 7.749  ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 7.757  ; 7.829  ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 8.980  ; 9.194  ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 7.213  ; 7.237  ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 7.771  ; 7.753  ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 8.460  ; 8.607  ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 7.783  ; 7.855  ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 7.805  ; 7.759  ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 7.779  ; 7.818  ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 7.258  ; 7.308  ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 8.161  ; 8.329  ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 7.607  ; 7.609  ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 7.183  ; 7.163  ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 7.829  ; 7.963  ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 7.553  ; 7.649  ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 7.831  ; 7.930  ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 7.922  ; 7.869  ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 6.501  ; 6.590  ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 6.316  ; 6.412  ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 5.645  ; 5.689  ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 5.807  ; 5.824  ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 6.152  ; 6.192  ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 5.863  ; 5.901  ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 5.923  ; 5.978  ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 6.073  ; 6.116  ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 6.052  ; 6.062  ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 5.954  ; 6.004  ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 5.997  ; 5.989  ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 6.255  ; 6.243  ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 6.046  ; 6.058  ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 5.926  ; 5.981  ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 6.334  ; 6.423  ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 6.071  ; 6.108  ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 6.501  ; 6.590  ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 5.761  ; 5.760  ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 5.773  ; 5.760  ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 6.455  ; 6.492  ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 6.000  ; 5.993  ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 5.596  ; 5.636  ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 6.183  ; 6.231  ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 6.080  ; 6.079  ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 6.209  ; 6.259  ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 6.286  ; 6.349  ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 6.045  ; 6.109  ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 5.835  ; 5.862  ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 6.068  ; 6.104  ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 5.839  ; 5.861  ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 5.961  ; 5.954  ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 6.287  ; 6.273  ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 5.730  ; 5.772  ; Rise       ; clk             ;
; mem_read          ; clk        ; 10.068 ; 10.118 ; Rise       ; clk             ;
; mem_write         ; clk        ; 8.002  ; 8.007  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ifetch_out        ; clk        ; 3.551 ; 3.434 ; Rise       ; clk             ;
; mem_addr_out[*]   ; clk        ; 3.677 ; 3.779 ; Rise       ; clk             ;
;  mem_addr_out[0]  ; clk        ; 3.769 ; 3.856 ; Rise       ; clk             ;
;  mem_addr_out[1]  ; clk        ; 4.202 ; 4.293 ; Rise       ; clk             ;
;  mem_addr_out[2]  ; clk        ; 4.109 ; 4.255 ; Rise       ; clk             ;
;  mem_addr_out[3]  ; clk        ; 3.931 ; 4.049 ; Rise       ; clk             ;
;  mem_addr_out[4]  ; clk        ; 3.859 ; 4.030 ; Rise       ; clk             ;
;  mem_addr_out[5]  ; clk        ; 4.031 ; 4.181 ; Rise       ; clk             ;
;  mem_addr_out[6]  ; clk        ; 3.737 ; 3.851 ; Rise       ; clk             ;
;  mem_addr_out[7]  ; clk        ; 3.788 ; 3.901 ; Rise       ; clk             ;
;  mem_addr_out[8]  ; clk        ; 3.876 ; 3.999 ; Rise       ; clk             ;
;  mem_addr_out[9]  ; clk        ; 4.467 ; 4.679 ; Rise       ; clk             ;
;  mem_addr_out[10] ; clk        ; 4.218 ; 4.377 ; Rise       ; clk             ;
;  mem_addr_out[11] ; clk        ; 3.694 ; 3.809 ; Rise       ; clk             ;
;  mem_addr_out[12] ; clk        ; 4.295 ; 4.443 ; Rise       ; clk             ;
;  mem_addr_out[13] ; clk        ; 4.145 ; 4.277 ; Rise       ; clk             ;
;  mem_addr_out[14] ; clk        ; 4.123 ; 4.227 ; Rise       ; clk             ;
;  mem_addr_out[15] ; clk        ; 4.282 ; 4.441 ; Rise       ; clk             ;
;  mem_addr_out[16] ; clk        ; 4.100 ; 4.226 ; Rise       ; clk             ;
;  mem_addr_out[17] ; clk        ; 4.985 ; 5.227 ; Rise       ; clk             ;
;  mem_addr_out[18] ; clk        ; 3.928 ; 4.062 ; Rise       ; clk             ;
;  mem_addr_out[19] ; clk        ; 4.080 ; 4.221 ; Rise       ; clk             ;
;  mem_addr_out[20] ; clk        ; 4.157 ; 4.287 ; Rise       ; clk             ;
;  mem_addr_out[21] ; clk        ; 3.938 ; 4.050 ; Rise       ; clk             ;
;  mem_addr_out[22] ; clk        ; 4.128 ; 4.315 ; Rise       ; clk             ;
;  mem_addr_out[23] ; clk        ; 3.886 ; 3.999 ; Rise       ; clk             ;
;  mem_addr_out[24] ; clk        ; 3.677 ; 3.779 ; Rise       ; clk             ;
;  mem_addr_out[25] ; clk        ; 4.169 ; 4.281 ; Rise       ; clk             ;
;  mem_addr_out[26] ; clk        ; 3.942 ; 4.079 ; Rise       ; clk             ;
;  mem_addr_out[27] ; clk        ; 3.834 ; 3.964 ; Rise       ; clk             ;
;  mem_addr_out[28] ; clk        ; 4.218 ; 4.356 ; Rise       ; clk             ;
;  mem_addr_out[29] ; clk        ; 3.983 ; 4.098 ; Rise       ; clk             ;
;  mem_addr_out[30] ; clk        ; 4.119 ; 4.251 ; Rise       ; clk             ;
;  mem_addr_out[31] ; clk        ; 4.000 ; 4.105 ; Rise       ; clk             ;
; mem_data_out[*]   ; clk        ; 3.275 ; 3.351 ; Rise       ; clk             ;
;  mem_data_out[0]  ; clk        ; 3.731 ; 3.828 ; Rise       ; clk             ;
;  mem_data_out[1]  ; clk        ; 3.302 ; 3.379 ; Rise       ; clk             ;
;  mem_data_out[2]  ; clk        ; 3.396 ; 3.476 ; Rise       ; clk             ;
;  mem_data_out[3]  ; clk        ; 3.635 ; 3.710 ; Rise       ; clk             ;
;  mem_data_out[4]  ; clk        ; 3.421 ; 3.505 ; Rise       ; clk             ;
;  mem_data_out[5]  ; clk        ; 3.464 ; 3.571 ; Rise       ; clk             ;
;  mem_data_out[6]  ; clk        ; 3.543 ; 3.637 ; Rise       ; clk             ;
;  mem_data_out[7]  ; clk        ; 3.506 ; 3.598 ; Rise       ; clk             ;
;  mem_data_out[8]  ; clk        ; 3.481 ; 3.584 ; Rise       ; clk             ;
;  mem_data_out[9]  ; clk        ; 3.473 ; 3.560 ; Rise       ; clk             ;
;  mem_data_out[10] ; clk        ; 3.606 ; 3.708 ; Rise       ; clk             ;
;  mem_data_out[11] ; clk        ; 3.505 ; 3.599 ; Rise       ; clk             ;
;  mem_data_out[12] ; clk        ; 3.499 ; 3.561 ; Rise       ; clk             ;
;  mem_data_out[13] ; clk        ; 3.745 ; 3.860 ; Rise       ; clk             ;
;  mem_data_out[14] ; clk        ; 3.539 ; 3.635 ; Rise       ; clk             ;
;  mem_data_out[15] ; clk        ; 3.829 ; 3.946 ; Rise       ; clk             ;
;  mem_data_out[16] ; clk        ; 3.330 ; 3.416 ; Rise       ; clk             ;
;  mem_data_out[17] ; clk        ; 3.359 ; 3.459 ; Rise       ; clk             ;
;  mem_data_out[18] ; clk        ; 3.777 ; 3.867 ; Rise       ; clk             ;
;  mem_data_out[19] ; clk        ; 3.480 ; 3.569 ; Rise       ; clk             ;
;  mem_data_out[20] ; clk        ; 3.275 ; 3.351 ; Rise       ; clk             ;
;  mem_data_out[21] ; clk        ; 3.642 ; 3.726 ; Rise       ; clk             ;
;  mem_data_out[22] ; clk        ; 3.507 ; 3.605 ; Rise       ; clk             ;
;  mem_data_out[23] ; clk        ; 3.666 ; 3.757 ; Rise       ; clk             ;
;  mem_data_out[24] ; clk        ; 3.693 ; 3.794 ; Rise       ; clk             ;
;  mem_data_out[25] ; clk        ; 3.576 ; 3.656 ; Rise       ; clk             ;
;  mem_data_out[26] ; clk        ; 3.396 ; 3.483 ; Rise       ; clk             ;
;  mem_data_out[27] ; clk        ; 3.537 ; 3.631 ; Rise       ; clk             ;
;  mem_data_out[28] ; clk        ; 3.384 ; 3.466 ; Rise       ; clk             ;
;  mem_data_out[29] ; clk        ; 3.430 ; 3.513 ; Rise       ; clk             ;
;  mem_data_out[30] ; clk        ; 3.627 ; 3.740 ; Rise       ; clk             ;
;  mem_data_out[31] ; clk        ; 3.383 ; 3.440 ; Rise       ; clk             ;
; mem_read          ; clk        ; 4.828 ; 4.755 ; Rise       ; clk             ;
; mem_write         ; clk        ; 3.772 ; 3.917 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_addr_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_addr_out[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_data_out[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_read         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ifetch_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[16]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[17]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[18]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[19]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[20]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[21]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[27]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[31]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[30]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[29]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[28]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[22]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[26]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[25]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[24]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in[23]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_addr_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; mem_data_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; mem_data_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_read         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; mem_write        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ifetch_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_addr_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; mem_addr_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_addr_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_addr_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_data_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_data_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_read         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; mem_write        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ifetch_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9485     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9485     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 325   ; 325  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Sep 20 20:26:30 2021
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.548
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.548      -438.059 clk 
Info (332146): Worst-case hold slack is 0.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.373         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -264.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.042      -371.806 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.336         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -264.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.535      -157.149 clk 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -279.473 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4629 megabytes
    Info: Processing ended: Mon Sep 20 20:26:33 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


