{
  "modules": [
    {
      "moduleName": "ALU",
      "topModule": "ALU",
      "reset_level": "1",
      "paths": {
        "dut": "./module/{moduleName}/rtl/{moduleName}.v",
        "spec": "./module/{moduleName}/rtl/{moduleName}_spec.md",
        "uvm_testbench": "./module/{moduleName}/testbench",
        "sim": "./module/{moduleName}/sim"
      }
    }
  ]
}

