<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:08.218</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.08.29</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7022169</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.07.17</openDate><openNumber>10-2025-0109789</openNumber><originalApplicationDate>2019.08.29</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7006924</originalApplicationNumber><originalExaminationRequestDate>2025.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/69</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217006924</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전기 특성이 양호하고 신뢰성이 높은 반도체 장치를 제공한다. 제 1 절연체와, 제 1 절연체 위의 제 1 도전체 및 제 2 도전체와, 제 1 도전체와 제 2 도전체 사이에 배치된 산화물과, 제 1 도전체 위, 제 2 도전체 위, 및 산화물 위의 제 2 절연체와, 제 2 절연체 위의 제 3 도전체를 가지고, 제 1 도전체의 측면은 산화물의 한쪽의 측면과 접하는 영역을 가지고, 제 2 도전체의 측면은 산화물의 다른 쪽의 측면과 접하는 영역을 가지고, 제 1 도전체의 상면의 높이, 제 2 도전체의 상면의 높이, 및 산화물의 상면의 높이는 각각 대략 동등하고, 제 1 도전체의 도전율은 산화물보다 높고, 제 2 도전체의 도전율은 산화물보다 높다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.03.12</internationOpenDate><internationOpenNumber>WO2020049420</internationOpenNumber><internationalApplicationDate>2019.08.29</internationalApplicationDate><internationalApplicationNumber>PCT/IB2019/057266</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 트랜지스터;제 2 트랜지스터; 및용량 소자를 가지는 반도체 장치로서,상기 반도체 장치는,상기 제 1 트랜지스터의 제 1 채널 형성 영역 위의 제 1 절연체와,상기 제 1 절연체 위의 제 1 도전체와,상기 제 1 도전체 위의 제 2 절연체와,상기 제 2 절연체 위의 제 2 도전체와,상기 제 2 도전체 위의 제 3 절연체와,상기 제 3 절연체 위에 있고, 상기 제 3 절연체와 접하는 산화물, 제 3 도전체, 및 제 4 도전체와,상기 산화물, 상기 제 3 도전체, 및 상기 제 4 도전체 위의 제 4 절연체와,상기 제 4 절연체 위의 제 5 도전체와,상기 제 5 도전체 위의 제 5 절연체와,상기 제 5 절연체 위의 제 6 절연체와,상기 제 6 절연체 위의 제 6 도전체와,상기 제 6 도전체 위의 제 7 절연체와,상기 제 7 절연체 위의 제 7 도전체를 더 가지고,상기 제 1 채널 형성 영역은 실리콘을 포함하고,상기 제 1 도전체는 상기 제 1 트랜지스터의 제 1 게이트로서 기능하고,상기 제 2 도전체는 상기 제 2 트랜지스터의 제 2 게이트로서 기능하고,상기 산화물은 상기 제 2 트랜지스터의 제 2 채널 형성 영역을 가지고,상기 제 3 도전체는 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽으로서 기능하고,상기 제 4 도전체는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하고,상기 제 5 도전체는 상기 제 2 트랜지스터의 제 3 게이트로서 기능하고,상기 제 6 도전체는 상기 용량 소자의 한쪽 전극으로서 기능하고,상기 제 7 도전체는 상기 용량 소자의 다른 쪽 전극으로서 기능하고,상기 제 6 도전체는 상기 제 1 도전체와, 상기 제 3 도전체 및 상기 제 4 도전체의 한쪽에 전기적으로 접속되고,상기 제 3 도전체의 제 1 측면은 상기 산화물의 제 1 측면과 접하는 영역을 가지고,상기 제 4 도전체의 제 1 측면은 상기 산화물의 제 2 측면과 접하는 영역을 가지고, 상기 제 3 도전체의 상면의 높이, 상기 제 4 도전체의 상면의 높이, 및 상기 산화물의 상면의 높이는 대략 동등한, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 트랜지스터;제 2 트랜지스터; 및 용량 소자를 가지는 반도체 장치로서,상기 반도체 장치는,상기 제 1 트랜지스터의 제 1 채널 형성 영역 위의 제 1 절연체와,상기 제 1 절연체 위의 제 1 도전체와,상기 제 1 도전체 위의 제 2 절연체와,상기 제 2 절연체 위의 제 2 도전체와,상기 제 2 도전체 위의 제 3 절연체와,상기 제 3 절연체 위에 있고, 상기 제 3 절연체와 접하는 산화물, 제 3 도전체, 및 제 4 도전체와,상기 산화물, 상기 제 3 도전체, 및 상기 제 4 도전체 위의 제 4 절연체와,상기 제 4 절연체 위의 제 5 도전체와,상기 제 5 도전체 위의 제 5 절연체와,상기 제 5 절연체 위의 제 6 절연체와,상기 제 6 절연체 위의 제 6 도전체와,상기 제 6 도전체 위의 제 7 절연체와,상기 제 7 절연체 위의 제 7 도전체를 더 가지고,상기 제 1 채널 형성 영역은 실리콘을 포함하고,상기 제 1 도전체는 상기 제 1 트랜지스터의 제 1 게이트로서 기능하고,상기 제 2 도전체는 상기 제 2 트랜지스터의 제 2 게이트로서 기능하고,상기 산화물은 상기 제 2 트랜지스터의 제 2 채널 형성 영역을 가지고,상기 제 3 도전체는 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽으로서 기능하고,상기 제 4 도전체는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하고,상기 제 5 도전체는 상기 제 2 트랜지스터의 제 3 게이트로서 기능하고,상기 제 6 도전체는 상기 용량 소자의 한쪽 전극으로서 기능하고,상기 제 7 도전체는 상기 용량 소자의 다른 쪽 전극으로서 기능하고,상기 제 6 도전체는 상기 제 1 도전체와, 상기 제 3 도전체 및 상기 제 4 도전체의 한쪽에 전기적으로 접속되고,상기 제 3 도전체의 제 1 측면은 상기 산화물의 제 1 측면 및 상기 제 3 절연체의 제 1 측면과 접하는 영역을 가지고,상기 제 4 도전체의 제 1 측면은 상기 산화물의 제 2 측면 및 상기 제 3 절연체의 제 2 측면과 접하는 영역을 가지고,상기 제 3 도전체의 상면의 높이, 상기 제 4 도전체의 상면의 높이, 및 상기 산화물의 상면의 높이는 대략 동등한 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 트랜지스터;제 2 트랜지스터; 및 용량 소자를 가지는 반도체 장치로서,상기 반도체 장치는, 상기 제 1 트랜지스터의 제 1 채널 형성 영역 위의 제 1 절연체와,상기 제 1 절연체 위의 제 1 도전체와,상기 제 1 도전체 위의 제 2 절연체와,상기 제 2 절연체 위의 제 2 도전체와,상기 제 2 도전체 위의 제 3 절연체와,상기 제 3 절연체 위에 있고, 상기 제 3 절연체와 접하는 산화물, 제 3 도전체, 및 제 4 도전체와,상기 산화물, 상기 제 3 도전체, 및 상기 제 4 도전체 위의 제 4 절연체와,상기 제 4 절연체 위의 제 5 도전체와,상기 제 5 도전체 위의 제 5 절연체와,상기 제 5 절연체 위의 제 6 절연체와,상기 제 6 절연체 위의 제 6 도전체와,상기 제 6 도전체 위의 제 7 절연체와,상기 제 7 절연체 위의 제 7 도전체를 더 가지고,상기 제 1 채널 형성 영역은 실리콘을 포함하고,상기 제 1 도전체는 상기 제 1 트랜지스터의 제 1 게이트로서 기능하고,상기 제 2 도전체는 상기 제 2 트랜지스터의 제 2 게이트로서 기능하고,상기 산화물은 상기 제 2 트랜지스터의 제 2 채널 형성 영역을 가지고,상기 제 3 도전체는 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽으로서 기능하고,상기 제 4 도전체는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하고,상기 제 5 도전체는 상기 제 2 트랜지스터의 제 3 게이트로서 기능하고,상기 제 6 도전체는 상기 용량 소자의 한쪽 전극으로서 기능하고,상기 제 7 도전체는 상기 용량 소자의 다른 쪽 전극으로서 기능하고,상기 제 6 도전체는 상기 제 1 도전체와, 상기 제 3 도전체 및 상기 제 4 도전체의 한쪽에 전기적으로 접속되고,상기 제 3 도전체의 제 1 측면은 상기 산화물의 제 1 측면과 접하는 영역을 가지고, 상기 제 4 도전체의 제 1 측면은 상기 산화물의 제 2 측면과 접하는 영역을 가지고, 상기 제 3 도전체의 상면의 높이, 상기 제 4 도전체의 상면의 높이, 및 상기 산화물의 상면의 높이는 대략 동등하고,상기 제 5 절연체는 상기 제 4 절연체의 제 1 측면, 상기 제 4 절연체의 제 2 측면, 상기 제 5 도전체의 상면, 상기 제 5 도전체의 제 1 측면, 상기 제 3 도전체의 상기 상면, 상기 제 3 도전체의 제 2 측면, 상기 제 4 도전체의 상기 상면, 및 상기 제 4 도전체의 제 2 측면과 접하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제 5 절연체는 상기 제 3 절연체의 상면과 접하고,상기 제 5 절연체는 상기 제 3 절연체의 상기 상면 아래에 설치된 영역을 가지는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제 4 절연체는 상기 제 3 도전체의 상기 상면, 상기 제 4 도전체의 상기 상면, 및 상기 산화물의 상기 상면과 접하고,상기 제 4 절연체는 상기 제 5 도전체의 단부를 넘어 연장되지 않는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제 3 도전체 및 상기 제 4 도전체는 각각 In을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제 3 도전체의 캐리어 밀도 및 상기 제 4 도전체의 캐리어 밀도는 상기 산화물의 캐리어 밀도보다 높은 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>TAKAHASHI, Masahiro</engName><name>타카하시 마사히로 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>OKUNO, Naoki</engName><name>오쿠노 나오키</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>KANAGAWA, Tomosato</engName><name>카나가와 토모사토</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country>일본</country><engName>MIZUKAMI, Shota</engName><name>미즈카미 쇼타 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.09.07</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-167632</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0745554-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257022169.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938893e0b98fe368db0bd14e6ed1c48b27ca72e2a9dd60c820c9ab378c184c73444ac9310af4c28cbe14606af064998e7471598e5b4300a696</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf439acc8cc649fc7408b4e52d0f76923f47744b94a2610dc49dc145bbe858970d46d5e66013120e5d7e38d95f1793e910e13df28c18801c58</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>