TimeQuest Timing Analyzer report for serialadder
Tue Jul 04 11:34:59 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; serialadder                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 411.02 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -1.433 ; -42.161            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -50.584                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.433 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.353      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.395 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.315      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.205 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.125      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.167 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.087      ;
; -1.161 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.081     ; 2.081      ;
; -1.161 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 2.081      ;
; -1.161 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.081     ; 2.081      ;
; -1.161 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.081     ; 2.081      ;
; -0.995 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.915      ;
; -0.995 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.915      ;
; -0.995 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.915      ;
; -0.995 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.915      ;
; -0.977 ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.578     ; 1.400      ;
; -0.905 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.396      ; 2.302      ;
; -0.891 ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.811      ;
; -0.873 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.793      ;
; -0.864 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.784      ;
; -0.731 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.651      ;
; -0.707 ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.627      ;
; -0.703 ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.623      ;
; -0.700 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.620      ;
; -0.695 ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.615      ;
; -0.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.396      ; 2.074      ;
; -0.569 ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.489      ;
; -0.566 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.486      ;
; -0.536 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 1.000        ; -0.081     ; 1.456      ;
; -0.518 ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.397      ; 1.916      ;
; -0.421 ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.341      ;
; -0.367 ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.080     ; 1.288      ;
; -0.367 ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.081     ; 1.287      ;
; -0.362 ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.282      ;
; -0.359 ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.279      ;
; -0.358 ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.080     ; 1.279      ;
; -0.358 ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.080     ; 1.279      ;
; -0.357 ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.080     ; 1.278      ;
; -0.356 ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.081     ; 1.276      ;
; -0.352 ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.080     ; 1.273      ;
; -0.342 ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.080     ; 1.263      ;
; -0.342 ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.080     ; 1.263      ;
; -0.341 ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.080     ; 1.262      ;
; -0.341 ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.080     ; 1.262      ;
; -0.332 ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.080     ; 1.253      ;
; -0.323 ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 1.243      ;
; -0.322 ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 1.242      ;
; -0.321 ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 1.241      ;
; -0.320 ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 1.240      ;
; -0.314 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.234      ;
; -0.168 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.081     ; 1.088      ;
; -0.149 ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.069      ;
; -0.146 ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.066      ;
; 0.010  ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.081     ; 0.910      ;
; 0.036  ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 0.884      ;
; 0.036  ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 0.884      ;
; 0.038  ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.081     ; 0.882      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; cin                                     ; cin                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.758      ;
; 0.502 ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.796      ;
; 0.504 ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 0.797      ;
; 0.528 ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.821      ;
; 0.625 ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.918      ;
; 0.647 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.578      ; 1.437      ;
; 0.713 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.006      ;
; 0.716 ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.009      ;
; 0.742 ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.756 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.049      ;
; 0.765 ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.059      ;
; 0.788 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.081      ;
; 0.788 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.081      ;
; 0.789 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.082      ;
; 0.795 ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.088      ;
; 0.798 ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.091      ;
; 0.812 ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.105      ;
; 0.813 ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.106      ;
; 0.866 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.158      ;
; 0.867 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.159      ;
; 0.870 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.162      ;
; 0.872 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.164      ;
; 0.873 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.165      ;
; 0.874 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.166      ;
; 0.880 ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.172      ;
; 0.884 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.176      ;
; 0.885 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.177      ;
; 0.885 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.177      ;
; 0.886 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.178      ;
; 0.891 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.183      ;
; 0.901 ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.578      ; 1.691      ;
; 0.929 ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.221      ;
; 0.967 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.260      ;
; 0.986 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.279      ;
; 0.986 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.279      ;
; 0.988 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.281      ;
; 0.990 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.283      ;
; 0.992 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.285      ;
; 0.995 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.288      ;
; 0.996 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.289      ;
; 0.997 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.290      ;
; 1.014 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.307      ;
; 1.025 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.318      ;
; 1.036 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.329      ;
; 1.105 ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.398      ;
; 1.115 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.408      ;
; 1.143 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.436      ;
; 1.152 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.444      ;
; 1.197 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.490      ;
; 1.215 ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.508      ;
; 1.218 ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.511      ;
; 1.222 ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.081      ; 1.515      ;
; 1.265 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.558      ;
; 1.283 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.576      ;
; 1.293 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.586      ;
; 1.322 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.578      ; 2.112      ;
; 1.386 ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.679      ;
; 1.409 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.702      ;
; 1.411 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.704      ;
; 1.413 ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; -0.396     ; 1.229      ;
; 1.599 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.892      ;
; 1.599 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.892      ;
; 1.599 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.892      ;
; 1.599 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.892      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.839 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.080      ; 2.131      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
; 1.876 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.081      ; 2.169      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 441.31 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.266 ; -36.860           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -50.584                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.266 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.196      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.228 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.158      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 2.001      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -1.033 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.963      ;
; -0.990 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.920      ;
; -0.840 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.770      ;
; -0.840 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.770      ;
; -0.840 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.770      ;
; -0.840 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.770      ;
; -0.839 ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.545     ; 1.296      ;
; -0.759 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.382      ; 2.143      ;
; -0.731 ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.661      ;
; -0.707 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.637      ;
; -0.694 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.624      ;
; -0.603 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.533      ;
; -0.603 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.533      ;
; -0.564 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.382      ; 1.948      ;
; -0.556 ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.486      ;
; -0.553 ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.483      ;
; -0.548 ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.478      ;
; -0.477 ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.407      ;
; -0.452 ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.382      ; 1.836      ;
; -0.450 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.380      ;
; -0.391 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 1.000        ; -0.072     ; 1.321      ;
; -0.356 ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.286      ;
; -0.233 ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.163      ;
; -0.233 ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 1.163      ;
; -0.227 ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.157      ;
; -0.225 ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.155      ;
; -0.223 ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.153      ;
; -0.223 ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.153      ;
; -0.223 ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.153      ;
; -0.223 ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.153      ;
; -0.222 ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 1.152      ;
; -0.221 ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.151      ;
; -0.212 ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.142      ;
; -0.211 ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.141      ;
; -0.211 ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.141      ;
; -0.210 ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.140      ;
; -0.194 ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.124      ;
; -0.193 ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.123      ;
; -0.193 ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.123      ;
; -0.192 ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 1.122      ;
; -0.182 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.112      ;
; -0.079 ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 1.009      ;
; -0.079 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.072     ; 1.009      ;
; -0.035 ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 0.965      ;
; 0.110  ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.072     ; 0.820      ;
; 0.132  ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 0.798      ;
; 0.132  ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 0.798      ;
; 0.134  ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.072     ; 0.796      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; cin                                     ; cin                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.684      ;
; 0.472 ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.740      ;
; 0.494 ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.761      ;
; 0.580 ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.580 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.545      ; 1.320      ;
; 0.638 ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.905      ;
; 0.642 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.909      ;
; 0.690 ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.704 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.972      ;
; 0.707 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.978      ;
; 0.740 ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.007      ;
; 0.744 ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.011      ;
; 0.754 ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.021      ;
; 0.756 ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.023      ;
; 0.764 ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.545      ; 1.504      ;
; 0.800 ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.067      ;
; 0.807 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.074      ;
; 0.807 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.074      ;
; 0.808 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.075      ;
; 0.809 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.076      ;
; 0.809 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.076      ;
; 0.811 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.078      ;
; 0.811 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.078      ;
; 0.815 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.082      ;
; 0.816 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.083      ;
; 0.817 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.084      ;
; 0.822 ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.089      ;
; 0.822 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.089      ;
; 0.885 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.152      ;
; 0.924 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.191      ;
; 0.925 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.192      ;
; 0.925 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.192      ;
; 0.927 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.194      ;
; 0.928 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.195      ;
; 0.932 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.199      ;
; 0.932 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.199      ;
; 0.933 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.200      ;
; 0.945 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.212      ;
; 0.955 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.222      ;
; 0.957 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.224      ;
; 0.987 ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.254      ;
; 1.021 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.288      ;
; 1.030 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.297      ;
; 1.060 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.327      ;
; 1.076 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.343      ;
; 1.122 ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.392      ;
; 1.138 ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.072      ; 1.405      ;
; 1.144 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.411      ;
; 1.182 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.545      ; 1.922      ;
; 1.201 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.468      ;
; 1.212 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.479      ;
; 1.272 ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.539      ;
; 1.297 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.564      ;
; 1.299 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.566      ;
; 1.299 ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; -0.382     ; 1.112      ;
; 1.479 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.746      ;
; 1.479 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.746      ;
; 1.479 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.746      ;
; 1.479 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.746      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.677 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.944      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
; 1.704 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.971      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.008 ; -0.104            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -37.121                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; -0.008 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.958      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.945      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.045  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.905      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.060  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.890      ;
; 0.067  ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.144  ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 1.000        ; -0.238     ; 0.605      ;
; 0.155  ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.795      ;
; 0.155  ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.795      ;
; 0.155  ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.795      ;
; 0.155  ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.795      ;
; 0.176  ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.774      ;
; 0.182  ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.768      ;
; 0.188  ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.762      ;
; 0.203  ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.156      ; 0.940      ;
; 0.238  ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.712      ;
; 0.251  ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.699      ;
; 0.251  ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.699      ;
; 0.255  ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.695      ;
; 0.266  ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.156      ; 0.877      ;
; 0.284  ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.666      ;
; 0.303  ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.647      ;
; 0.304  ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 1.000        ; 0.157      ; 0.840      ;
; 0.305  ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.645      ;
; 0.317  ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 1.000        ; -0.037     ; 0.633      ;
; 0.372  ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.578      ;
; 0.399  ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 0.551      ;
; 0.399  ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.552      ;
; 0.402  ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.548      ;
; 0.403  ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 0.547      ;
; 0.406  ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.544      ;
; 0.406  ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.545      ;
; 0.409  ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.409  ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.410  ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.541      ;
; 0.411  ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.540      ;
; 0.413  ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.538      ;
; 0.421  ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.529      ;
; 0.423  ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.527      ;
; 0.423  ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.527      ;
; 0.424  ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.526      ;
; 0.426  ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.524      ;
; 0.481  ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.469      ;
; 0.486  ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.464      ;
; 0.502  ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.448      ;
; 0.563  ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 1.000        ; -0.037     ; 0.387      ;
; 0.574  ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.376      ;
; 0.575  ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.375      ;
; 0.577  ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 1.000        ; -0.037     ; 0.373      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; cin                                     ; cin                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; shift_reg:reg_B|q[5]                    ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; shift_reg:reg_B|q[4]                    ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; shift_reg:reg_B|q[3]                    ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.206 ; shift_reg:reg_sum|q[8]                  ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.252 ; cin                                     ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.267 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.238      ; 0.589      ;
; 0.271 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.274 ; shift_reg:reg_sum|q[7]                  ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.395      ;
; 0.295 ; shift_reg:reg_B|q[1]                    ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; shift_reg:reg_B|q[2]                    ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; shift_reg:reg_B|q[6]                    ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; shift_reg:reg_A|q[6]                    ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; shift_reg:reg_A|q[3]                    ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; shift_reg:reg_A|q[4]                    ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; shift_reg:reg_A|q[5]                    ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; shift_reg:reg_A|q[7]                    ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; shift_reg:reg_B|q[7]                    ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.302 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; shift_reg:reg_sum|q[3]                  ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; shift_reg:reg_sum|q[4]                  ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; shift_reg:reg_sum|q[5]                  ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; shift_reg:reg_sum|q[2]                  ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.320 ; shift_reg:reg_B|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; shift_reg:reg_A|q[0]                    ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.442      ;
; 0.326 ; shift_reg:reg_A|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.447      ;
; 0.329 ; shift_reg:reg_B|q[0]                    ; cin                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.450      ;
; 0.336 ; shift_reg:reg_sum|q[1]                  ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.456      ;
; 0.343 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.464      ;
; 0.345 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.465      ;
; 0.347 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.467      ;
; 0.351 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.471      ;
; 0.351 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.471      ;
; 0.352 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.472      ;
; 0.353 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.473      ;
; 0.353 ; shift_reg:reg_A|q[2]                    ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.238      ; 0.675      ;
; 0.368 ; shift_reg:reg_sum|q[6]                  ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.488      ;
; 0.373 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|current_state.WAIT_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.494      ;
; 0.398 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[7]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.520      ;
; 0.400 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[4]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.522      ;
; 0.402 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.523      ;
; 0.403 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.524      ;
; 0.406 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[5]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.527      ;
; 0.407 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[6]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.528      ;
; 0.408 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.529      ;
; 0.410 ; FSM:my_control|current_state.WAIT_STATE ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.531      ;
; 0.412 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.533      ;
; 0.427 ; FSM:my_control|counter[0]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.548      ;
; 0.451 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.572      ;
; 0.456 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.578      ;
; 0.466 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.481 ; FSM:my_control|counter[0]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.602      ;
; 0.482 ; FSM:my_control|counter[2]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.603      ;
; 0.485 ; FSM:my_control|counter[1]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.606      ;
; 0.491 ; FSM:my_control|counter[3]               ; FSM:my_control|current_state.WORK_STATE ; clock        ; clock       ; 0.000        ; 0.037      ; 0.612      ;
; 0.509 ; FSM:my_control|counter[2]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.630      ;
; 0.515 ; FSM:my_control|counter[1]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.636      ;
; 0.535 ; FSM:my_control|counter[3]               ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.656      ;
; 0.538 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[1]                    ; clock        ; clock       ; 0.000        ; 0.238      ; 0.860      ;
; 0.556 ; shift_reg:reg_A|q[1]                    ; shift_reg:reg_A|q[0]                    ; clock        ; clock       ; 0.000        ; -0.156     ; 0.484      ;
; 0.580 ; FSM:my_control|current_state.WAIT_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.701      ;
; 0.583 ; FSM:my_control|current_state.WAIT_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.704      ;
; 0.660 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[0]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.781      ;
; 0.660 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.781      ;
; 0.660 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[1]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.781      ;
; 0.660 ; FSM:my_control|current_state.WORK_STATE ; FSM:my_control|counter[2]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.781      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[0]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[1]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[2]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[3]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[4]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[5]                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[4]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[5]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[6]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_A|q[7]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[6]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[7]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; cin                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_sum|q[8]                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[0]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[1]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[2]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
; 0.756 ; FSM:my_control|current_state.WORK_STATE ; shift_reg:reg_B|q[3]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.877      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.433  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.433  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -42.161 ; 0.0   ; 0.0      ; 0.0     ; -50.584             ;
;  clock           ; -42.161 ; 0.000 ; N/A      ; N/A     ; -50.584             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sum[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 135      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 135      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sum[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sum[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Tue Jul 04 11:34:58 2017
Info: Command: quartus_sta serialadder -c serialadder
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serialadder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.433             -42.161 clock 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.584 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.266             -36.860 clock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.584 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.008              -0.104 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.121 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 632 megabytes
    Info: Processing ended: Tue Jul 04 11:34:59 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


