Classic Timing Analyzer report for Orga
Fri May 11 17:42:05 2018
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                         ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+----------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 8.132 ns                         ; instruction[9]~reg0          ; instruction[9] ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 130.70 MHz ( period = 7.651 ns ) ; instruction[3]~reg0DUPLICATE ; IDR[7]         ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                              ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 130.70 MHz ( period = 7.651 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.446 ns                ;
; N/A                                     ; 132.84 MHz ( period = 7.528 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.326 ns                ;
; N/A                                     ; 132.94 MHz ( period = 7.522 ns )                    ; instruction[3]~reg0           ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.317 ns                ;
; N/A                                     ; 133.24 MHz ( period = 7.505 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.293 ns                ;
; N/A                                     ; 133.58 MHz ( period = 7.486 ns )                    ; mem[4][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.309 ns                ;
; N/A                                     ; 134.07 MHz ( period = 7.459 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 7.247 ns                ;
; N/A                                     ; 134.23 MHz ( period = 7.450 ns )                    ; mem[36][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.267 ns                ;
; N/A                                     ; 135.46 MHz ( period = 7.382 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.173 ns                ;
; N/A                                     ; 135.57 MHz ( period = 7.376 ns )                    ; instruction[3]~reg0           ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.164 ns                ;
; N/A                                     ; 135.61 MHz ( period = 7.374 ns )                    ; mem[20][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.197 ns                ;
; N/A                                     ; 135.96 MHz ( period = 7.355 ns )                    ; mem[8][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.170 ns                ;
; N/A                                     ; 136.17 MHz ( period = 7.344 ns )                    ; mem[5][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.146 ns                ;
; N/A                                     ; 136.24 MHz ( period = 7.340 ns )                    ; mem[4][1]                     ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.156 ns                ;
; N/A                                     ; 136.31 MHz ( period = 7.336 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 7.127 ns                ;
; N/A                                     ; 136.43 MHz ( period = 7.330 ns )                    ; instruction[3]~reg0           ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 7.118 ns                ;
; N/A                                     ; 136.48 MHz ( period = 7.327 ns )                    ; mem[31][5]                    ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 7.157 ns                ;
; N/A                                     ; 136.61 MHz ( period = 7.320 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.128 ns                ;
; N/A                                     ; 136.78 MHz ( period = 7.311 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 136.91 MHz ( period = 7.304 ns )                    ; mem[36][1]~DUPLICATE          ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.114 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; mem[52][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.120 ns                ;
; N/A                                     ; 137.06 MHz ( period = 7.296 ns )                    ; instruction[11]~reg0DUPLICATE ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 7.106 ns                ;
; N/A                                     ; 137.10 MHz ( period = 7.294 ns )                    ; mem[4][1]                     ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 7.110 ns                ;
; N/A                                     ; 137.31 MHz ( period = 7.283 ns )                    ; mem[0][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.098 ns                ;
; N/A                                     ; 137.78 MHz ( period = 7.258 ns )                    ; mem[36][1]~DUPLICATE          ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 7.068 ns                ;
; N/A                                     ; 137.82 MHz ( period = 7.256 ns )                    ; instruction[15]~reg0          ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 7.090 ns                ;
; N/A                                     ; 137.97 MHz ( period = 7.248 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.056 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; instruction[5]~reg0           ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.054 ns                ;
; N/A                                     ; 138.16 MHz ( period = 7.238 ns )                    ; instruction[2]~reg0           ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.036 ns                ;
; N/A                                     ; 138.24 MHz ( period = 7.234 ns )                    ; mem[29][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.053 ns                ;
; N/A                                     ; 138.35 MHz ( period = 7.228 ns )                    ; mem[20][1]                    ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.044 ns                ;
; N/A                                     ; 138.35 MHz ( period = 7.228 ns )                    ; instruction[5]~reg0           ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 7.049 ns                ;
; N/A                                     ; 138.48 MHz ( period = 7.221 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 7.042 ns                ;
; N/A                                     ; 138.72 MHz ( period = 7.209 ns )                    ; mem[8][1]                     ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 7.017 ns                ;
; N/A                                     ; 138.79 MHz ( period = 7.205 ns )                    ; mem[11][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.000 ns                ;
; N/A                                     ; 138.93 MHz ( period = 7.198 ns )                    ; mem[5][1]                     ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.993 ns                ;
; N/A                                     ; 139.12 MHz ( period = 7.188 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 7.002 ns                ;
; N/A                                     ; 139.24 MHz ( period = 7.182 ns )                    ; instruction[3]~reg0           ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.993 ns                ;
; N/A                                     ; 139.24 MHz ( period = 7.182 ns )                    ; mem[20][1]                    ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.998 ns                ;
; N/A                                     ; 139.26 MHz ( period = 7.181 ns )                    ; mem[60][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 7.000 ns                ;
; N/A                                     ; 139.39 MHz ( period = 7.174 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.975 ns                ;
; N/A                                     ; 139.61 MHz ( period = 7.163 ns )                    ; mem[8][1]                     ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.971 ns                ;
; N/A                                     ; 139.66 MHz ( period = 7.160 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.984 ns                ;
; N/A                                     ; 139.72 MHz ( period = 7.157 ns )                    ; mem[48][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.972 ns                ;
; N/A                                     ; 139.76 MHz ( period = 7.155 ns )                    ; mem[52][1]                    ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.967 ns                ;
; N/A                                     ; 139.82 MHz ( period = 7.152 ns )                    ; mem[5][1]                     ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.947 ns                ;
; N/A                                     ; 139.94 MHz ( period = 7.146 ns )                    ; mem[4][1]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.985 ns                ;
; N/A                                     ; 140.08 MHz ( period = 7.139 ns )                    ; instruction[5]~reg0           ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.960 ns                ;
; N/A                                     ; 140.11 MHz ( period = 7.137 ns )                    ; mem[0][1]                     ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.945 ns                ;
; N/A                                     ; 140.29 MHz ( period = 7.128 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.929 ns                ;
; N/A                                     ; 140.41 MHz ( period = 7.122 ns )                    ; instruction[14]~reg0DUPLICATE ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 6.956 ns                ;
; N/A                                     ; 140.53 MHz ( period = 7.116 ns )                    ; instruction[5]~reg0           ; IDR[5]             ; clk        ; clk      ; None                        ; None                      ; 6.942 ns                ;
; N/A                                     ; 140.63 MHz ( period = 7.111 ns )                    ; instruction[9]~reg0           ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.917 ns                ;
; N/A                                     ; 140.63 MHz ( period = 7.111 ns )                    ; instruction[9]~reg0           ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.917 ns                ;
; N/A                                     ; 140.65 MHz ( period = 7.110 ns )                    ; mem[36][1]~DUPLICATE          ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 140.67 MHz ( period = 7.109 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.930 ns                ;
; N/A                                     ; 140.67 MHz ( period = 7.109 ns )                    ; mem[52][1]                    ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.921 ns                ;
; N/A                                     ; 140.81 MHz ( period = 7.102 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.903 ns                ;
; N/A                                     ; 140.83 MHz ( period = 7.101 ns )                    ; instruction[9]~reg0           ; R[2][13]           ; clk        ; clk      ; None                        ; None                      ; 6.887 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; instruction[5]~reg0           ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.901 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.921 ns                ;
; N/A                                     ; 140.86 MHz ( period = 7.099 ns )                    ; instruction[12]~reg0DUPLICATE ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 6.933 ns                ;
; N/A                                     ; 140.88 MHz ( period = 7.098 ns )                    ; instruction[4]~reg0           ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.919 ns                ;
; N/A                                     ; 140.88 MHz ( period = 7.098 ns )                    ; mem[46][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.899 ns                ;
; N/A                                     ; 140.92 MHz ( period = 7.096 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[8]             ; clk        ; clk      ; None                        ; None                      ; 6.889 ns                ;
; N/A                                     ; 141.00 MHz ( period = 7.092 ns )                    ; instruction[2]~reg0           ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.883 ns                ;
; N/A                                     ; 141.02 MHz ( period = 7.091 ns )                    ; mem[0][1]                     ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.899 ns                ;
; N/A                                     ; 141.08 MHz ( period = 7.088 ns )                    ; mem[29][1]                    ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.900 ns                ;
; N/A                                     ; 141.44 MHz ( period = 7.070 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[5]             ; clk        ; clk      ; None                        ; None                      ; 6.896 ns                ;
; N/A                                     ; 141.46 MHz ( period = 7.069 ns )                    ; instruction[9]~reg0           ; R[0][9]            ; clk        ; clk      ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 141.48 MHz ( period = 7.068 ns )                    ; mem[31][5]                    ; IDR[5]             ; clk        ; clk      ; None                        ; None                      ; 6.903 ns                ;
; N/A                                     ; 141.48 MHz ( period = 7.068 ns )                    ; mem[46][0]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.869 ns                ;
; N/A                                     ; 141.52 MHz ( period = 7.066 ns )                    ; instruction[9]~reg0           ; R[2][9]            ; clk        ; clk      ; None                        ; None                      ; 6.870 ns                ;
; N/A                                     ; 141.52 MHz ( period = 7.066 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.867 ns                ;
; N/A                                     ; 141.54 MHz ( period = 7.065 ns )                    ; instruction[9]~reg0           ; R[1][9]            ; clk        ; clk      ; None                        ; None                      ; 6.869 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; mem[3][5]                     ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.905 ns                ;
; N/A                                     ; 141.62 MHz ( period = 7.061 ns )                    ; mem[3][3]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.891 ns                ;
; N/A                                     ; 141.66 MHz ( period = 7.059 ns )                    ; mem[11][1]~DUPLICATE          ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.847 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; R[2][1]                       ; R[2][13]           ; clk        ; clk      ; None                        ; None                      ; 6.858 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; instruction[5]~reg0DUPLICATE  ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.886 ns                ;
; N/A                                     ; 141.70 MHz ( period = 7.057 ns )                    ; mem[42][5]                    ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.875 ns                ;
; N/A                                     ; 141.70 MHz ( period = 7.057 ns )                    ; mem[11][0]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.852 ns                ;
; N/A                                     ; 141.76 MHz ( period = 7.054 ns )                    ; instruction[5]~reg0           ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.855 ns                ;
; N/A                                     ; 141.76 MHz ( period = 7.054 ns )                    ; mem[31][5]                    ; IDR[11]            ; clk        ; clk      ; None                        ; None                      ; 6.883 ns                ;
; N/A                                     ; 141.80 MHz ( period = 7.052 ns )                    ; instruction[5]~reg0           ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.880 ns                ;
; N/A                                     ; 141.80 MHz ( period = 7.052 ns )                    ; mem[28][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.861 ns                ;
; N/A                                     ; 141.86 MHz ( period = 7.049 ns )                    ; instruction[8]~reg0           ; R[2][13]           ; clk        ; clk      ; None                        ; None                      ; 6.835 ns                ;
; N/A                                     ; 141.92 MHz ( period = 7.046 ns )                    ; instruction[2]~reg0           ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.837 ns                ;
; N/A                                     ; 142.01 MHz ( period = 7.042 ns )                    ; mem[29][1]                    ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.854 ns                ;
; N/A                                     ; 142.03 MHz ( period = 7.041 ns )                    ; instruction[2]~reg0           ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.859 ns                ;
; N/A                                     ; 142.05 MHz ( period = 7.040 ns )                    ; mem[7][0]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.848 ns                ;
; N/A                                     ; 142.11 MHz ( period = 7.037 ns )                    ; instruction[3]~reg0DUPLICATE  ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.852 ns                ;
; N/A                                     ; 142.13 MHz ( period = 7.036 ns )                    ; mem[0][3]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.857 ns                ;
; N/A                                     ; 142.15 MHz ( period = 7.035 ns )                    ; mem[60][1]~DUPLICATE          ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.847 ns                ;
; N/A                                     ; 142.15 MHz ( period = 7.035 ns )                    ; mem[1][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.847 ns                ;
; N/A                                     ; 142.17 MHz ( period = 7.034 ns )                    ; mem[20][1]                    ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; mem[59][11]                   ; R[2][12]~DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 6.841 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; mem[31][5]                    ; IDR[14]            ; clk        ; clk      ; None                        ; None                      ; 6.834 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; instruction[5]~reg0           ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.864 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; mem[59][11]                   ; R[2][12]           ; clk        ; clk      ; None                        ; None                      ; 6.841 ns                ;
; N/A                                     ; 142.45 MHz ( period = 7.020 ns )                    ; R[3][14]                      ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.829 ns                ;
; N/A                                     ; 142.45 MHz ( period = 7.020 ns )                    ; R[3][14]                      ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.829 ns                ;
; N/A                                     ; 142.51 MHz ( period = 7.017 ns )                    ; instruction[7]~reg0           ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.832 ns                ;
; N/A                                     ; 142.51 MHz ( period = 7.017 ns )                    ; mem[59][11]                   ; R[3][11]           ; clk        ; clk      ; None                        ; None                      ; 6.825 ns                ;
; N/A                                     ; 142.51 MHz ( period = 7.017 ns )                    ; instruction[7]~reg0           ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.832 ns                ;
; N/A                                     ; 142.55 MHz ( period = 7.015 ns )                    ; mem[8][1]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.846 ns                ;
; N/A                                     ; 142.57 MHz ( period = 7.014 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.822 ns                ;
; N/A                                     ; 142.57 MHz ( period = 7.014 ns )                    ; mem[45][2]                    ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 142.59 MHz ( period = 7.013 ns )                    ; mem[31][5]                    ; IDR[3]             ; clk        ; clk      ; None                        ; None                      ; 6.853 ns                ;
; N/A                                     ; 142.59 MHz ( period = 7.013 ns )                    ; mem[11][1]~DUPLICATE          ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.801 ns                ;
; N/A                                     ; 142.63 MHz ( period = 7.011 ns )                    ; mem[48][1]~DUPLICATE          ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.819 ns                ;
; N/A                                     ; 142.63 MHz ( period = 7.011 ns )                    ; mem[16][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 142.65 MHz ( period = 7.010 ns )                    ; mem[3][3]                     ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.862 ns                ;
; N/A                                     ; 142.65 MHz ( period = 7.010 ns )                    ; instruction[11]~reg0DUPLICATE ; op1[7]             ; clk        ; clk      ; None                        ; None                      ; 6.814 ns                ;
; N/A                                     ; 142.65 MHz ( period = 7.010 ns )                    ; secAddress[3]                 ; op1[6]             ; clk        ; clk      ; None                        ; None                      ; 6.837 ns                ;
; N/A                                     ; 142.76 MHz ( period = 7.005 ns )                    ; mem[5][1]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.823 ns                ;
; N/A                                     ; 142.76 MHz ( period = 7.005 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.822 ns                ;
; N/A                                     ; 142.78 MHz ( period = 7.004 ns )                    ; R[1][7]                       ; R[1][14]           ; clk        ; clk      ; None                        ; None                      ; 6.819 ns                ;
; N/A                                     ; 142.78 MHz ( period = 7.004 ns )                    ; R[1][7]                       ; R[0][14]           ; clk        ; clk      ; None                        ; None                      ; 6.819 ns                ;
; N/A                                     ; 142.78 MHz ( period = 7.004 ns )                    ; mem[46][0]                    ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.821 ns                ;
; N/A                                     ; 142.88 MHz ( period = 6.999 ns )                    ; instruction[5]~reg0           ; IDR[3]             ; clk        ; clk      ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 142.90 MHz ( period = 6.998 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[8]             ; clk        ; clk      ; None                        ; None                      ; 6.804 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; mem[31][5]                    ; IDR[15]            ; clk        ; clk      ; None                        ; None                      ; 6.825 ns                ;
; N/A                                     ; 142.98 MHz ( period = 6.994 ns )                    ; instruction[5]~reg0           ; IDR[15]            ; clk        ; clk      ; None                        ; None                      ; 6.813 ns                ;
; N/A                                     ; 143.04 MHz ( period = 6.991 ns )                    ; mem[11][0]                    ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.802 ns                ;
; N/A                                     ; 143.08 MHz ( period = 6.989 ns )                    ; instruction[5]~reg0           ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.819 ns                ;
; N/A                                     ; 143.08 MHz ( period = 6.989 ns )                    ; mem[10][5]~DUPLICATE          ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.802 ns                ;
; N/A                                     ; 143.08 MHz ( period = 6.989 ns )                    ; mem[60][1]~DUPLICATE          ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.801 ns                ;
; N/A                                     ; 143.10 MHz ( period = 6.988 ns )                    ; mem[3][3]                     ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.842 ns                ;
; N/A                                     ; 143.14 MHz ( period = 6.986 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.818 ns                ;
; N/A                                     ; 143.16 MHz ( period = 6.985 ns )                    ; mem[0][3]                     ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.828 ns                ;
; N/A                                     ; 143.16 MHz ( period = 6.985 ns )                    ; mem[3][3]                     ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.828 ns                ;
; N/A                                     ; 143.25 MHz ( period = 6.981 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.805 ns                ;
; N/A                                     ; 143.33 MHz ( period = 6.977 ns )                    ; instruction[5]~reg0           ; IDR[14]            ; clk        ; clk      ; None                        ; None                      ; 6.770 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; mem[7][0]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.798 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; instruction[8]~reg0           ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.780 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; instruction[8]~reg0           ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.780 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; mem[3][0]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.804 ns                ;
; N/A                                     ; 143.41 MHz ( period = 6.973 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[8]             ; clk        ; clk      ; None                        ; None                      ; 6.769 ns                ;
; N/A                                     ; 143.47 MHz ( period = 6.970 ns )                    ; instruction[15]~reg0          ; op1[7]             ; clk        ; clk      ; None                        ; None                      ; 6.798 ns                ;
; N/A                                     ; 143.51 MHz ( period = 6.968 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.798 ns                ;
; N/A                                     ; 143.53 MHz ( period = 6.967 ns )                    ; instruction[3]~reg0           ; IDR[8]             ; clk        ; clk      ; None                        ; None                      ; 6.760 ns                ;
; N/A                                     ; 143.58 MHz ( period = 6.965 ns )                    ; mem[48][1]~DUPLICATE          ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.773 ns                ;
; N/A                                     ; 143.62 MHz ( period = 6.963 ns )                    ; mem[0][3]                     ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.808 ns                ;
; N/A                                     ; 143.64 MHz ( period = 6.962 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[5]             ; clk        ; clk      ; None                        ; None                      ; 6.788 ns                ;
; N/A                                     ; 143.66 MHz ( period = 6.961 ns )                    ; mem[52][1]                    ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.796 ns                ;
; N/A                                     ; 143.66 MHz ( period = 6.961 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.772 ns                ;
; N/A                                     ; 143.68 MHz ( period = 6.960 ns )                    ; R[1][1]                       ; R[2][13]           ; clk        ; clk      ; None                        ; None                      ; 6.752 ns                ;
; N/A                                     ; 143.70 MHz ( period = 6.959 ns )                    ; mem[0][3]                     ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.793 ns                ;
; N/A                                     ; 143.72 MHz ( period = 6.958 ns )                    ; instruction[5]~reg0DUPLICATE  ; R[1][0]            ; clk        ; clk      ; None                        ; None                      ; 6.780 ns                ;
; N/A                                     ; 143.72 MHz ( period = 6.958 ns )                    ; mem[3][2]                     ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.801 ns                ;
; N/A                                     ; 143.78 MHz ( period = 6.955 ns )                    ; instruction[7]~reg0           ; R[1][0]            ; clk        ; clk      ; None                        ; None                      ; 6.770 ns                ;
; N/A                                     ; 143.78 MHz ( period = 6.955 ns )                    ; mem[59][11]                   ; R[3][12]           ; clk        ; clk      ; None                        ; None                      ; 6.765 ns                ;
; N/A                                     ; 143.78 MHz ( period = 6.955 ns )                    ; instruction[5]~reg0           ; IDR[11]            ; clk        ; clk      ; None                        ; None                      ; 6.775 ns                ;
; N/A                                     ; 143.82 MHz ( period = 6.953 ns )                    ; instruction[5]~reg0           ; R[0][15]           ; clk        ; clk      ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 143.82 MHz ( period = 6.953 ns )                    ; instruction[5]~reg0           ; R[1][15]           ; clk        ; clk      ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 143.82 MHz ( period = 6.953 ns )                    ; R[2][14]                      ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.775 ns                ;
; N/A                                     ; 143.82 MHz ( period = 6.953 ns )                    ; R[2][14]                      ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.775 ns                ;
; N/A                                     ; 143.82 MHz ( period = 6.953 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[3]             ; clk        ; clk      ; None                        ; None                      ; 6.784 ns                ;
; N/A                                     ; 143.84 MHz ( period = 6.952 ns )                    ; mem[46][1]                    ; IDR[13]            ; clk        ; clk      ; None                        ; None                      ; 6.746 ns                ;
; N/A                                     ; 143.84 MHz ( period = 6.952 ns )                    ; mem[13][1]~DUPLICATE          ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.773 ns                ;
; N/A                                     ; 143.86 MHz ( period = 6.951 ns )                    ; instruction[4]~reg0           ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.759 ns                ;
; N/A                                     ; 143.93 MHz ( period = 6.948 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[15]            ; clk        ; clk      ; None                        ; None                      ; 6.767 ns                ;
; N/A                                     ; 143.93 MHz ( period = 6.948 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[11]            ; clk        ; clk      ; None                        ; None                      ; 6.768 ns                ;
; N/A                                     ; 143.95 MHz ( period = 6.947 ns )                    ; mem[9][1]                     ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.760 ns                ;
; N/A                                     ; 143.97 MHz ( period = 6.946 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.778 ns                ;
; N/A                                     ; 143.97 MHz ( period = 6.946 ns )                    ; mem[55][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.760 ns                ;
; N/A                                     ; 143.99 MHz ( period = 6.945 ns )                    ; mem[6][5]                     ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 144.03 MHz ( period = 6.943 ns )                    ; mem[0][1]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 144.03 MHz ( period = 6.943 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.764 ns                ;
; N/A                                     ; 144.05 MHz ( period = 6.942 ns )                    ; mem[46][0]                    ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.756 ns                ;
; N/A                                     ; 144.09 MHz ( period = 6.940 ns )                    ; instruction[8]~reg0           ; R[1][14]           ; clk        ; clk      ; None                        ; None                      ; 6.753 ns                ;
; N/A                                     ; 144.09 MHz ( period = 6.940 ns )                    ; instruction[8]~reg0           ; R[0][14]           ; clk        ; clk      ; None                        ; None                      ; 6.753 ns                ;
; N/A                                     ; 144.11 MHz ( period = 6.939 ns )                    ; firAddress[5]                 ; mem[44][13]        ; clk        ; clk      ; None                        ; None                      ; 6.750 ns                ;
; N/A                                     ; 144.13 MHz ( period = 6.938 ns )                    ; R[0][12]                      ; R[0][11]           ; clk        ; clk      ; None                        ; None                      ; 6.752 ns                ;
; N/A                                     ; 144.13 MHz ( period = 6.938 ns )                    ; R[0][12]                      ; R[1][11]           ; clk        ; clk      ; None                        ; None                      ; 6.752 ns                ;
; N/A                                     ; 144.18 MHz ( period = 6.936 ns )                    ; instruction[3]~reg0           ; IDR[6]             ; clk        ; clk      ; None                        ; None                      ; 6.744 ns                ;
; N/A                                     ; 144.22 MHz ( period = 6.934 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[4]             ; clk        ; clk      ; None                        ; None                      ; 6.764 ns                ;
; N/A                                     ; 144.26 MHz ( period = 6.932 ns )                    ; mem[31][5]                    ; IDR[0]             ; clk        ; clk      ; None                        ; None                      ; 6.755 ns                ;
; N/A                                     ; 144.28 MHz ( period = 6.931 ns )                    ; instruction[5]~reg0DUPLICATE  ; IDR[14]            ; clk        ; clk      ; None                        ; None                      ; 6.724 ns                ;
; N/A                                     ; 144.28 MHz ( period = 6.931 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[5]             ; clk        ; clk      ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; 144.28 MHz ( period = 6.931 ns )                    ; mem[4][1]                     ; IDR[8]             ; clk        ; clk      ; None                        ; None                      ; 6.752 ns                ;
; N/A                                     ; 144.28 MHz ( period = 6.931 ns )                    ; mem[11][0]                    ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.739 ns                ;
; N/A                                     ; 144.34 MHz ( period = 6.928 ns )                    ; mem[59][11]                   ; R[1][12]           ; clk        ; clk      ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 144.34 MHz ( period = 6.928 ns )                    ; mem[59][11]                   ; R[0][12]           ; clk        ; clk      ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 144.34 MHz ( period = 6.928 ns )                    ; instruction[2]~reg0DUPLICATE  ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.739 ns                ;
; N/A                                     ; 144.36 MHz ( period = 6.927 ns )                    ; secAddress[3]                 ; op1[15]            ; clk        ; clk      ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; 144.36 MHz ( period = 6.927 ns )                    ; instruction[13]~reg0          ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 6.761 ns                ;
; N/A                                     ; 144.38 MHz ( period = 6.926 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[14]            ; clk        ; clk      ; None                        ; None                      ; 6.719 ns                ;
; N/A                                     ; 144.38 MHz ( period = 6.926 ns )                    ; secAddress[4]                 ; op1[14]            ; clk        ; clk      ; None                        ; None                      ; 6.746 ns                ;
; N/A                                     ; 144.57 MHz ( period = 6.917 ns )                    ; instruction[3]~reg0DUPLICATE  ; IDR[9]             ; clk        ; clk      ; None                        ; None                      ; 6.736 ns                ;
; N/A                                     ; 144.59 MHz ( period = 6.916 ns )                    ; mem[22][5]                    ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.745 ns                ;
; N/A                                     ; 144.59 MHz ( period = 6.916 ns )                    ; instruction[15]~reg0          ; op1[6]             ; clk        ; clk      ; None                        ; None                      ; 6.757 ns                ;
; N/A                                     ; 144.63 MHz ( period = 6.914 ns )                    ; instruction[2]~reg0DUPLICATE  ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 144.63 MHz ( period = 6.914 ns )                    ; mem[7][0]                     ; IDR[2]             ; clk        ; clk      ; None                        ; None                      ; 6.735 ns                ;
; N/A                                     ; 144.72 MHz ( period = 6.910 ns )                    ; instruction[5]~reg0           ; IDR[0]             ; clk        ; clk      ; None                        ; None                      ; 6.724 ns                ;
; N/A                                     ; 144.76 MHz ( period = 6.908 ns )                    ; instruction[3]~reg0           ; R[1][6]            ; clk        ; clk      ; None                        ; None                      ; 6.723 ns                ;
; N/A                                     ; 144.76 MHz ( period = 6.908 ns )                    ; mem[3][0]                     ; IDR[1]             ; clk        ; clk      ; None                        ; None                      ; 6.754 ns                ;
; N/A                                     ; 144.76 MHz ( period = 6.908 ns )                    ; mem[61][1]                    ; IDR[7]             ; clk        ; clk      ; None                        ; None                      ; 6.729 ns                ;
; N/A                                     ; 144.76 MHz ( period = 6.908 ns )                    ; mem[46][0]                    ; IDR[10]            ; clk        ; clk      ; None                        ; None                      ; 6.702 ns                ;
; N/A                                     ; 144.78 MHz ( period = 6.907 ns )                    ; instruction[4]~reg0DUPLICATE  ; IDR[3]             ; clk        ; clk      ; None                        ; None                      ; 6.738 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                    ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------+
; tco                                                                                              ;
+-------+--------------+------------+-------------------------------+-----------------+------------+
; Slack ; Required tco ; Actual tco ; From                          ; To              ; From Clock ;
+-------+--------------+------------+-------------------------------+-----------------+------------+
; N/A   ; None         ; 8.132 ns   ; instruction[9]~reg0           ; instruction[9]  ; clk        ;
; N/A   ; None         ; 7.387 ns   ; instruction[15]~reg0          ; instruction[15] ; clk        ;
; N/A   ; None         ; 7.256 ns   ; instruction[10]~reg0          ; instruction[10] ; clk        ;
; N/A   ; None         ; 7.198 ns   ; instruction[6]~reg0           ; instruction[6]  ; clk        ;
; N/A   ; None         ; 7.104 ns   ; pc[2]~reg0                    ; pc[2]           ; clk        ;
; N/A   ; None         ; 6.959 ns   ; instruction[4]~reg0           ; instruction[4]  ; clk        ;
; N/A   ; None         ; 6.915 ns   ; instruction[8]~reg0           ; instruction[8]  ; clk        ;
; N/A   ; None         ; 6.824 ns   ; instruction[13]~reg0          ; instruction[13] ; clk        ;
; N/A   ; None         ; 6.796 ns   ; instruction[12]~reg0DUPLICATE ; instruction[12] ; clk        ;
; N/A   ; None         ; 6.753 ns   ; pc[5]~reg0                    ; pc[5]           ; clk        ;
; N/A   ; None         ; 6.701 ns   ; pc[1]~reg0                    ; pc[1]           ; clk        ;
; N/A   ; None         ; 6.649 ns   ; instruction[5]~reg0DUPLICATE  ; instruction[5]  ; clk        ;
; N/A   ; None         ; 6.642 ns   ; instruction[1]~reg0           ; instruction[1]  ; clk        ;
; N/A   ; None         ; 6.605 ns   ; pc[3]~reg0                    ; pc[3]           ; clk        ;
; N/A   ; None         ; 6.596 ns   ; instruction[11]~reg0DUPLICATE ; instruction[11] ; clk        ;
; N/A   ; None         ; 6.583 ns   ; R4[4]~reg0                    ; R4[4]           ; clk        ;
; N/A   ; None         ; 6.579 ns   ; instruction[2]~reg0DUPLICATE  ; instruction[2]  ; clk        ;
; N/A   ; None         ; 6.575 ns   ; R3[6]~reg0                    ; R3[6]           ; clk        ;
; N/A   ; None         ; 6.555 ns   ; instruction[3]~reg0DUPLICATE  ; instruction[3]  ; clk        ;
; N/A   ; None         ; 6.542 ns   ; instruction[14]~reg0          ; instruction[14] ; clk        ;
; N/A   ; None         ; 6.438 ns   ; R2[0]~reg0                    ; R2[0]           ; clk        ;
; N/A   ; None         ; 6.384 ns   ; R4[15]~reg0                   ; R4[15]          ; clk        ;
; N/A   ; None         ; 6.383 ns   ; R2[14]~reg0                   ; R2[14]          ; clk        ;
; N/A   ; None         ; 6.329 ns   ; instruction[0]~reg0           ; instruction[0]  ; clk        ;
; N/A   ; None         ; 6.302 ns   ; R4[11]~reg0                   ; R4[11]          ; clk        ;
; N/A   ; None         ; 6.234 ns   ; R1[13]~reg0                   ; R1[13]          ; clk        ;
; N/A   ; None         ; 6.148 ns   ; pc[4]~reg0                    ; pc[4]           ; clk        ;
; N/A   ; None         ; 6.113 ns   ; pc[14]~reg0                   ; pc[14]          ; clk        ;
; N/A   ; None         ; 6.094 ns   ; R3[15]~reg0                   ; R3[15]          ; clk        ;
; N/A   ; None         ; 6.076 ns   ; instruction[7]~reg0           ; instruction[7]  ; clk        ;
; N/A   ; None         ; 6.020 ns   ; pc[12]~reg0                   ; pc[12]          ; clk        ;
; N/A   ; None         ; 6.015 ns   ; R1[7]~reg0                    ; R1[7]           ; clk        ;
; N/A   ; None         ; 5.969 ns   ; R2[4]~reg0                    ; R2[4]           ; clk        ;
; N/A   ; None         ; 5.949 ns   ; pc[0]~reg0                    ; pc[0]           ; clk        ;
; N/A   ; None         ; 5.932 ns   ; R1[15]~reg0                   ; R1[15]          ; clk        ;
; N/A   ; None         ; 5.909 ns   ; R3[8]~reg0                    ; R3[8]           ; clk        ;
; N/A   ; None         ; 5.891 ns   ; R4[7]~reg0                    ; R4[7]           ; clk        ;
; N/A   ; None         ; 5.858 ns   ; pc[13]~reg0                   ; pc[13]          ; clk        ;
; N/A   ; None         ; 5.854 ns   ; pc[15]~reg0                   ; pc[15]          ; clk        ;
; N/A   ; None         ; 5.838 ns   ; pc[9]~reg0                    ; pc[9]           ; clk        ;
; N/A   ; None         ; 5.789 ns   ; pc[8]~reg0                    ; pc[8]           ; clk        ;
; N/A   ; None         ; 5.741 ns   ; R1[1]~reg0                    ; R1[1]           ; clk        ;
; N/A   ; None         ; 5.732 ns   ; R2[8]~reg0                    ; R2[8]           ; clk        ;
; N/A   ; None         ; 5.723 ns   ; R4[14]~reg0                   ; R4[14]          ; clk        ;
; N/A   ; None         ; 5.705 ns   ; R1[14]~reg0                   ; R1[14]          ; clk        ;
; N/A   ; None         ; 5.699 ns   ; R2[15]~reg0                   ; R2[15]          ; clk        ;
; N/A   ; None         ; 5.694 ns   ; R3[7]~reg0                    ; R3[7]           ; clk        ;
; N/A   ; None         ; 5.685 ns   ; R4[6]~reg0                    ; R4[6]           ; clk        ;
; N/A   ; None         ; 5.682 ns   ; R3[14]~reg0                   ; R3[14]          ; clk        ;
; N/A   ; None         ; 5.677 ns   ; R2[7]~reg0                    ; R2[7]           ; clk        ;
; N/A   ; None         ; 5.677 ns   ; pc[6]~reg0                    ; pc[6]           ; clk        ;
; N/A   ; None         ; 5.674 ns   ; R4[0]~reg0                    ; R4[0]           ; clk        ;
; N/A   ; None         ; 5.673 ns   ; pc[11]~reg0                   ; pc[11]          ; clk        ;
; N/A   ; None         ; 5.671 ns   ; R2[1]~reg0                    ; R2[1]           ; clk        ;
; N/A   ; None         ; 5.651 ns   ; R1[12]~reg0                   ; R1[12]          ; clk        ;
; N/A   ; None         ; 5.640 ns   ; R3[4]~reg0                    ; R3[4]           ; clk        ;
; N/A   ; None         ; 5.631 ns   ; R3[2]~reg0                    ; R3[2]           ; clk        ;
; N/A   ; None         ; 5.631 ns   ; R3[0]~reg0                    ; R3[0]           ; clk        ;
; N/A   ; None         ; 5.627 ns   ; R2[5]~reg0                    ; R2[5]           ; clk        ;
; N/A   ; None         ; 5.624 ns   ; R3[1]~reg0                    ; R3[1]           ; clk        ;
; N/A   ; None         ; 5.558 ns   ; R1[4]~reg0                    ; R1[4]           ; clk        ;
; N/A   ; None         ; 5.512 ns   ; R3[5]~reg0                    ; R3[5]           ; clk        ;
; N/A   ; None         ; 5.504 ns   ; R1[3]~reg0                    ; R1[3]           ; clk        ;
; N/A   ; None         ; 5.503 ns   ; R1[0]~reg0                    ; R1[0]           ; clk        ;
; N/A   ; None         ; 5.500 ns   ; R2[2]~reg0                    ; R2[2]           ; clk        ;
; N/A   ; None         ; 5.473 ns   ; R2[9]~reg0                    ; R2[9]           ; clk        ;
; N/A   ; None         ; 5.461 ns   ; R1[9]~reg0                    ; R1[9]           ; clk        ;
; N/A   ; None         ; 5.428 ns   ; pc[10]~reg0                   ; pc[10]          ; clk        ;
; N/A   ; None         ; 5.426 ns   ; R3[9]~reg0                    ; R3[9]           ; clk        ;
; N/A   ; None         ; 5.417 ns   ; R2[11]~reg0                   ; R2[11]          ; clk        ;
; N/A   ; None         ; 5.417 ns   ; pc[7]~reg0                    ; pc[7]           ; clk        ;
; N/A   ; None         ; 5.406 ns   ; R2[12]~reg0                   ; R2[12]          ; clk        ;
; N/A   ; None         ; 5.403 ns   ; R4[9]~reg0                    ; R4[9]           ; clk        ;
; N/A   ; None         ; 5.382 ns   ; R2[6]~reg0                    ; R2[6]           ; clk        ;
; N/A   ; None         ; 5.361 ns   ; R4[10]~reg0                   ; R4[10]          ; clk        ;
; N/A   ; None         ; 5.354 ns   ; R4[12]~reg0                   ; R4[12]          ; clk        ;
; N/A   ; None         ; 5.351 ns   ; R1[8]~reg0                    ; R1[8]           ; clk        ;
; N/A   ; None         ; 5.345 ns   ; R4[1]~reg0                    ; R4[1]           ; clk        ;
; N/A   ; None         ; 5.312 ns   ; R2[3]~reg0                    ; R2[3]           ; clk        ;
; N/A   ; None         ; 5.307 ns   ; R1[6]~reg0                    ; R1[6]           ; clk        ;
; N/A   ; None         ; 5.201 ns   ; R1[2]~reg0                    ; R1[2]           ; clk        ;
; N/A   ; None         ; 5.199 ns   ; R2[13]~reg0                   ; R2[13]          ; clk        ;
; N/A   ; None         ; 5.173 ns   ; R1[5]~reg0                    ; R1[5]           ; clk        ;
; N/A   ; None         ; 5.156 ns   ; R4[3]~reg0                    ; R4[3]           ; clk        ;
; N/A   ; None         ; 5.155 ns   ; R1[11]~reg0                   ; R1[11]          ; clk        ;
; N/A   ; None         ; 5.147 ns   ; R2[10]~reg0                   ; R2[10]          ; clk        ;
; N/A   ; None         ; 5.146 ns   ; R3[10]~reg0                   ; R3[10]          ; clk        ;
; N/A   ; None         ; 5.108 ns   ; R3[13]~reg0                   ; R3[13]          ; clk        ;
; N/A   ; None         ; 5.105 ns   ; R4[13]~reg0                   ; R4[13]          ; clk        ;
; N/A   ; None         ; 5.101 ns   ; R3[12]~reg0                   ; R3[12]          ; clk        ;
; N/A   ; None         ; 5.101 ns   ; R3[11]~reg0                   ; R3[11]          ; clk        ;
; N/A   ; None         ; 5.060 ns   ; R4[8]~reg0                    ; R4[8]           ; clk        ;
; N/A   ; None         ; 5.031 ns   ; R1[10]~reg0                   ; R1[10]          ; clk        ;
; N/A   ; None         ; 5.019 ns   ; R4[5]~reg0                    ; R4[5]           ; clk        ;
; N/A   ; None         ; 5.003 ns   ; R4[2]~reg0                    ; R4[2]           ; clk        ;
; N/A   ; None         ; 5.000 ns   ; R3[3]~reg0                    ; R3[3]           ; clk        ;
+-------+--------------+------------+-------------------------------+-----------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Fri May 11 17:42:03 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Orga -c Orga --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 130.7 MHz between source register "instruction[3]~reg0DUPLICATE" and destination register "IDR[7]" (period= 7.651 ns)
    Info: + Longest register to register delay is 7.446 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y13_N3; Fanout = 120; REG Node = 'instruction[3]~reg0DUPLICATE'
        Info: 2: + IC(1.300 ns) + CELL(0.272 ns) = 1.572 ns; Loc. = LCCOMB_X29_Y18_N20; Fanout = 1; COMB Node = 'Mux62~0'
        Info: 3: + IC(0.239 ns) + CELL(0.272 ns) = 2.083 ns; Loc. = LCCOMB_X29_Y18_N10; Fanout = 2; COMB Node = 'Mux62~4'
        Info: 4: + IC(0.878 ns) + CELL(0.272 ns) = 3.233 ns; Loc. = LCCOMB_X26_Y14_N14; Fanout = 59; COMB Node = 'Mux62~20DUPLICATE'
        Info: 5: + IC(1.125 ns) + CELL(0.154 ns) = 4.512 ns; Loc. = LCCOMB_X22_Y21_N28; Fanout = 1; COMB Node = 'IDR~218'
        Info: 6: + IC(0.237 ns) + CELL(0.272 ns) = 5.021 ns; Loc. = LCCOMB_X22_Y21_N12; Fanout = 1; COMB Node = 'IDR~222'
        Info: 7: + IC(0.922 ns) + CELL(0.272 ns) = 6.215 ns; Loc. = LCCOMB_X21_Y16_N14; Fanout = 1; COMB Node = 'IDR~238'
        Info: 8: + IC(0.922 ns) + CELL(0.154 ns) = 7.291 ns; Loc. = LCCOMB_X30_Y17_N4; Fanout = 1; COMB Node = 'IDR~239'
        Info: 9: + IC(0.000 ns) + CELL(0.155 ns) = 7.446 ns; Loc. = LCFF_X30_Y17_N5; Fanout = 4; REG Node = 'IDR[7]'
        Info: Total cell delay = 1.823 ns ( 24.48 % )
        Info: Total interconnect delay = 5.623 ns ( 75.52 % )
    Info: - Smallest clock skew is -0.021 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.470 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2172; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.655 ns) + CELL(0.618 ns) = 2.470 ns; Loc. = LCFF_X30_Y17_N5; Fanout = 4; REG Node = 'IDR[7]'
            Info: Total cell delay = 1.472 ns ( 59.60 % )
            Info: Total interconnect delay = 0.998 ns ( 40.40 % )
        Info: - Longest clock path from clock "clk" to source register is 2.491 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2172; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X26_Y13_N3; Fanout = 120; REG Node = 'instruction[3]~reg0DUPLICATE'
            Info: Total cell delay = 1.472 ns ( 59.09 % )
            Info: Total interconnect delay = 1.019 ns ( 40.91 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tco from clock "clk" to destination pin "instruction[9]" through register "instruction[9]~reg0" is 8.132 ns
    Info: + Longest clock path from clock "clk" to source register is 2.494 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2172; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X34_Y13_N21; Fanout = 29; REG Node = 'instruction[9]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.02 % )
        Info: Total interconnect delay = 1.022 ns ( 40.98 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 5.544 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y13_N21; Fanout = 29; REG Node = 'instruction[9]~reg0'
        Info: 2: + IC(3.410 ns) + CELL(2.134 ns) = 5.544 ns; Loc. = PIN_P18; Fanout = 0; PIN Node = 'instruction[9]'
        Info: Total cell delay = 2.134 ns ( 38.49 % )
        Info: Total interconnect delay = 3.410 ns ( 61.51 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Fri May 11 17:42:05 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


