Timing Analyzer report for sampler
Sun Jan  7 16:50:01 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_x8'
 14. Slow 1200mV 85C Model Hold: 'clk_x8'
 15. Slow 1200mV 85C Model Recovery: 'clk_x8'
 16. Slow 1200mV 85C Model Removal: 'clk_x8'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk_x8'
 25. Slow 1200mV 0C Model Hold: 'clk_x8'
 26. Slow 1200mV 0C Model Recovery: 'clk_x8'
 27. Slow 1200mV 0C Model Removal: 'clk_x8'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk_x8'
 35. Fast 1200mV 0C Model Hold: 'clk_x8'
 36. Fast 1200mV 0C Model Recovery: 'clk_x8'
 37. Fast 1200mV 0C Model Removal: 'clk_x8'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Output Ports
 54. Unconstrained Output Ports
 55. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; sampler                                                ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; sampler.sdc   ; OK     ; Sun Jan  7 16:50:00 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_x8     ; Base ; 2.500  ; 400.0 MHz ; 0.000 ; 1.250 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_x8 } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 454.75 MHz ; 250.0 MHz       ; clk_x8     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk_x8 ; 0.262 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_x8 ; 0.455 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk_x8 ; 0.879 ; 0.000                 ;
+--------+-------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_x8 ; 1.015 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_x8 ; -1.500 ; -1.500                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_x8'                                                                                                                                                                             ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.105     ; 0.884      ;
; 0.265 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.105     ; 0.881      ;
; 0.265 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.105     ; 0.881      ;
; 0.266 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.105     ; 0.880      ;
; 0.301 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 2.120      ;
; 0.362 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 2.056      ;
; 0.386 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 2.039      ;
; 0.387 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 2.038      ;
; 0.396 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 2.026      ;
; 0.432 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.992      ;
; 0.435 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 1.990      ;
; 0.530 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.892      ;
; 0.545 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.877      ;
; 0.557 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.867      ;
; 0.565 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.856      ;
; 0.590 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.832      ;
; 0.628 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.796      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.629 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.793      ;
; 0.651 ; DDR_in[3]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.773      ; 4.123      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.655 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.766      ;
; 0.660 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.084     ; 1.757      ;
; 0.672 ; DDR_in[2]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.767      ; 4.096      ;
; 0.676 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.745      ;
; 0.697 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.725      ;
; 0.702 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 4.067      ;
; 0.718 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.704      ;
; 0.728 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.693      ;
; 0.731 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.691      ;
; 0.734 ; DDR_in[6]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.769      ; 4.036      ;
; 0.736 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 4.033      ;
; 0.759 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.662      ;
; 0.760 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.662      ;
; 0.764 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.658      ;
; 0.777 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.645      ;
; 0.780 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.648      ;
; 0.788 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.638      ;
; 0.793 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 1.625      ;
; 0.819 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.084     ; 1.598      ;
; 0.824 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.603      ;
; 0.841 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.928      ;
; 0.861 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.562      ;
; 0.869 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.900      ;
; 0.874 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; clk_x8       ; clk_x8      ; 1.250        ; 2.795      ; 2.672      ;
; 0.902 ; DDR_in[1]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.773      ; 3.872      ;
; 0.916 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.506      ;
; 0.932 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.489      ;
; 0.933 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.489      ;
; 0.934 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.488      ;
; 0.934 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.488      ;
; 0.937 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.485      ;
; 0.939 ; DDR_in[0]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.767      ; 3.829      ;
; 0.941 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.481      ;
; 0.945 ; DDR_in[4]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.769      ; 3.825      ;
; 0.946 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.476      ;
; 0.947 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.475      ;
; 0.948 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.474      ;
; 0.949 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.473      ;
; 0.950 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.472      ;
; 0.951 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.470      ;
; 0.954 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.467      ;
; 0.958 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.464      ;
; 0.962 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.460      ;
; 0.970 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.453      ;
; 0.981 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.441      ;
; 0.984 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 2.500        ; -0.084     ; 1.433      ;
; 0.984 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.084     ; 1.433      ;
; 0.984 ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.437      ;
; 0.988 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.434      ;
; 0.995 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.426      ;
; 0.999 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 1.419      ;
; 1.022 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.084     ; 1.395      ;
; 1.026 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.395      ;
; 1.028 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.394      ;
; 1.031 ; DDR_in[7]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.773      ; 3.743      ;
; 1.038 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.384      ;
; 1.044 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.382      ;
; 1.049 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.569     ; 0.883      ;
; 1.073 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.349      ;
; 1.073 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.349      ;
; 1.080 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.341      ;
; 1.082 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.339      ;
; 1.084 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.338      ;
; 1.100 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.322      ;
; 1.104 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; 2.773      ; 3.670      ;
; 1.115 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.307      ;
; 1.120 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.302      ;
; 1.123 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.299      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_x8'                                                                                                                                                                              ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.758      ;
; 0.495 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.786      ;
; 0.501 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.792      ;
; 0.502 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.793      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.796      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.795      ;
; 0.505 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.796      ;
; 0.505 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.796      ;
; 0.511 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.802      ;
; 0.527 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.818      ;
; 0.589 ; DDR_in[5]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; clk_x8       ; clk_x8      ; 0.000        ; 3.370      ; 3.671      ;
; 0.634 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.925      ;
; 0.634 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.925      ;
; 0.635 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.926      ;
; 0.639 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.930      ;
; 0.642 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.934      ;
; 0.643 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.934      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.936      ;
; 0.645 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.936      ;
; 0.646 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.937      ;
; 0.651 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.942      ;
; 0.651 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.942      ;
; 0.652 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.943      ;
; 0.653 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.944      ;
; 0.655 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.946      ;
; 0.661 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 2.880      ; 3.253      ;
; 0.686 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.978      ;
; 0.697 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.988      ;
; 0.698 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.989      ;
; 0.701 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.992      ;
; 0.715 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.007      ;
; 0.724 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.015      ;
; 0.724 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.015      ;
; 0.724 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.015      ;
; 0.724 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.015      ;
; 0.725 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.078      ; 1.015      ;
; 0.735 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.026      ;
; 0.740 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.033      ;
; 0.743 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.035      ;
; 0.744 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.035      ;
; 0.744 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.035      ;
; 0.745 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.036      ;
; 0.745 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.036      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.039      ;
; 0.750 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.041      ;
; 0.752 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.043      ;
; 0.756 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.078      ; 1.046      ;
; 0.770 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.061      ;
; 0.774 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.065      ;
; 0.797 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.088      ;
; 0.798 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.089      ;
; 0.815 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.106      ;
; 0.818 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.109      ;
; 0.821 ; DDR_in[7]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 2.880      ; 3.413      ;
; 0.835 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.126      ;
; 0.858 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.150      ;
; 0.888 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.179      ;
; 0.891 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.182      ;
; 0.891 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.182      ;
; 0.900 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.191      ;
; 0.902 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.193      ;
; 0.909 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.200      ;
; 0.918 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.209      ;
; 0.921 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.212      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_x8'                                                                                                      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.879 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.890      ;
; 0.886 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.883      ;
; 0.886 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.883      ;
; 0.886 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 2.768      ; 3.883      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_x8'                                                                                                       ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.015 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 0.000        ; 2.875      ; 3.602      ;
; 1.015 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 0.000        ; 2.875      ; 3.602      ;
; 1.015 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 2.875      ; 3.602      ;
; 1.020 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 2.875      ; 3.607      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 481.0 MHz ; 250.0 MHz       ; clk_x8     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_x8 ; 0.382 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_x8 ; 0.403 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_x8 ; 1.034 ; 0.000                ;
+--------+-------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_x8 ; 0.993 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_x8 ; -1.500 ; -1.500                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                              ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.072     ; 0.798      ;
; 0.385 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.072     ; 0.795      ;
; 0.385 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.072     ; 0.795      ;
; 0.386 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.072     ; 0.794      ;
; 0.421 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 2.009      ;
; 0.475 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.952      ;
; 0.504 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.930      ;
; 0.507 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.927      ;
; 0.543 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.888      ;
; 0.555 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.878      ;
; 0.576 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.857      ;
; 0.657 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.776      ;
; 0.660 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.773      ;
; 0.679 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.753      ;
; 0.691 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.741      ;
; 0.726 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.707      ;
; 0.733 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 1.693      ;
; 0.743 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.688      ;
; 0.752 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; clk_x8       ; clk_x8      ; 1.250        ; 2.537      ; 2.537      ;
; 0.760 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.673      ;
; 0.774 ; DDR_in[3]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.536      ; 3.764      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.780 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.651      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.801 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.629      ;
; 0.819 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.613      ;
; 0.832 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.598      ;
; 0.832 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 2.532      ; 3.702      ;
; 0.841 ; DDR_in[2]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.530      ; 3.691      ;
; 0.857 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.574      ;
; 0.870 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.065     ; 1.567      ;
; 0.870 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.561      ;
; 0.871 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.559      ;
; 0.871 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.556      ;
; 0.883 ; DDR_in[6]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.533      ; 3.652      ;
; 0.885 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.546      ;
; 0.891 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.067     ; 1.544      ;
; 0.895 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.536      ;
; 0.907 ; DDR_in[4]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.532      ; 3.627      ;
; 0.907 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.520      ;
; 0.925 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.067     ; 1.510      ;
; 0.939 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.492      ;
; 0.950 ; DDR_in[7]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.536      ; 3.588      ;
; 0.953 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.480      ;
; 0.964 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.569      ;
; 0.987 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.443      ;
; 1.021 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.409      ;
; 1.022 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.409      ;
; 1.023 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; 2.536      ; 3.515      ;
; 1.029 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.400      ;
; 1.033 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.397      ;
; 1.037 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.393      ;
; 1.037 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.393      ;
; 1.037 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.394      ;
; 1.040 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.390      ;
; 1.045 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.488      ;
; 1.048 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.383      ;
; 1.053 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.380      ;
; 1.054 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.373      ;
; 1.054 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.373      ;
; 1.055 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.375      ;
; 1.061 ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.370      ;
; 1.065 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.366      ;
; 1.069 ; DDR_in[1]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.536      ; 3.469      ;
; 1.071 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.360      ;
; 1.071 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.357      ;
; 1.072 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.461      ;
; 1.073 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.358      ;
; 1.075 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.355      ;
; 1.076 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.354      ;
; 1.077 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.353      ;
; 1.085 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.346      ;
; 1.092 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.335      ;
; 1.094 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.336      ;
; 1.112 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.320      ;
; 1.122 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.312      ;
; 1.129 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.301      ;
; 1.140 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.289      ;
; 1.141 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.288      ;
; 1.148 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.282      ;
; 1.153 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.279      ;
; 1.153 ; DDR_in[0]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.530      ; 3.379      ;
; 1.167 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.538     ; 0.797      ;
; 1.171 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.263      ;
; 1.188 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.243      ;
; 1.189 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.242      ;
; 1.202 ; DDR_in[5]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; 2.984      ; 3.784      ;
; 1.232 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.198      ;
; 1.236 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.195      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.684      ;
; 0.457 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.723      ;
; 0.471 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.737      ;
; 0.471 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.739      ;
; 0.473 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.068      ; 0.736      ;
; 0.474 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.740      ;
; 0.474 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.740      ;
; 0.475 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.068      ; 0.738      ;
; 0.478 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.744      ;
; 0.493 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.759      ;
; 0.565 ; DDR_in[5]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; clk_x8       ; clk_x8      ; 0.000        ; 3.098      ; 3.358      ;
; 0.587 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.853      ;
; 0.588 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.854      ;
; 0.588 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.854      ;
; 0.593 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.859      ;
; 0.598 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.599 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.866      ;
; 0.600 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.866      ;
; 0.600 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.867      ;
; 0.602 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.868      ;
; 0.608 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.874      ;
; 0.608 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.874      ;
; 0.608 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.875      ;
; 0.609 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.875      ;
; 0.612 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.878      ;
; 0.615 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 2.631      ; 2.941      ;
; 0.622 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.888      ;
; 0.623 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.889      ;
; 0.626 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.892      ;
; 0.631 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.898      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.910      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.910      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.910      ;
; 0.644 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.910      ;
; 0.648 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.067      ; 0.910      ;
; 0.655 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 0.920      ;
; 0.657 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 0.922      ;
; 0.673 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 0.938      ;
; 0.688 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.954      ;
; 0.690 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.956      ;
; 0.691 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.962      ;
; 0.698 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.964      ;
; 0.700 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.966      ;
; 0.713 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.979      ;
; 0.726 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 0.992      ;
; 0.746 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.012      ;
; 0.747 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.013      ;
; 0.763 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.029      ;
; 0.764 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.030      ;
; 0.765 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 1.032      ;
; 0.780 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.046      ;
; 0.792 ; DDR_in[7]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 2.631      ; 3.118      ;
; 0.805 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.068      ; 1.068      ;
; 0.811 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 1.076      ;
; 0.813 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 1.080      ;
; 0.814 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.080      ;
; 0.814 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.080      ;
; 0.822 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 1.087      ;
; 0.826 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.068      ; 1.089      ;
; 0.829 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 1.094      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_x8'                                                                                                       ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.034 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 2.532      ; 3.500      ;
; 1.038 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.495      ;
; 1.038 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.495      ;
; 1.038 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 2.531      ; 3.495      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_x8'                                                                                                        ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.993 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 0.000        ; 2.626      ; 3.314      ;
; 0.993 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 0.000        ; 2.626      ; 3.314      ;
; 0.993 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 2.626      ; 3.314      ;
; 0.997 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 2.627      ; 3.319      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_x8 ; 0.432 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_x8 ; 0.186 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_x8 ; 1.071 ; 0.000                ;
+--------+-------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_x8 ; 0.691 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_x8 ; -1.500 ; -1.500                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                              ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.429     ; 0.376      ;
; 0.435 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.429     ; 0.373      ;
; 0.435 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.429     ; 0.373      ;
; 0.435 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.429     ; 0.373      ;
; 0.890 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; clk_x8       ; clk_x8      ; 1.250        ; 1.668      ; 1.515      ;
; 0.920 ; DDR_in[3]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.281      ; 2.348      ;
; 0.950 ; DDR_in[2]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.313      ;
; 0.958 ; DDR_in[6]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.278      ; 2.307      ;
; 0.980 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.283      ;
; 0.981 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; 1.277      ; 2.283      ;
; 1.048 ; DDR_in[1]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.281      ; 2.220      ;
; 1.049 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.214      ;
; 1.062 ; clear_n                                                          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.201      ;
; 1.063 ; DDR_in[0]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.200      ;
; 1.197 ; DDR_in[4]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.278      ; 2.068      ;
; 1.286 ; rwds_in                                                          ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; 1.281      ; 1.982      ;
; 1.324 ; DDR_in[7]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.281      ; 1.944      ;
; 1.388 ; DDR_in[5]                                                        ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; 1.471      ; 2.070      ;
; 1.526 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.924      ;
; 1.558 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.040     ; 0.889      ;
; 1.575 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.878      ;
; 1.583 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.870      ;
; 1.604 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.033     ; 0.850      ;
; 1.613 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.837      ;
; 1.620 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.833      ;
; 1.636 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.817      ;
; 1.656 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.793      ;
; 1.663 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.042     ; 0.782      ;
; 1.663 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.790      ;
; 1.678 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.773      ;
; 1.678 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.773      ;
; 1.688 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.762      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.703 ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.747      ;
; 1.705 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.744      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.715 ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.735      ;
; 1.717 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.040     ; 0.730      ;
; 1.719 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.731      ;
; 1.724 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.031     ; 0.732      ;
; 1.724 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.041     ; 0.722      ;
; 1.733 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.717      ;
; 1.733 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.717      ;
; 1.742 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.708      ;
; 1.750 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.032     ; 0.705      ;
; 1.753 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.697      ;
; 1.757 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.033     ; 0.697      ;
; 1.763 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.687      ;
; 1.766 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.685      ;
; 1.768 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.683      ;
; 1.799 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.650      ;
; 1.801 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 2.500        ; -0.041     ; 0.645      ;
; 1.801 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.041     ; 0.645      ;
; 1.804 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.645      ;
; 1.804 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.645      ;
; 1.804 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.645      ;
; 1.805 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.644      ;
; 1.806 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.646      ;
; 1.806 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.644      ;
; 1.808 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.641      ;
; 1.810 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.639      ;
; 1.813 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.040     ; 0.634      ;
; 1.813 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.637      ;
; 1.814 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.635      ;
; 1.814 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.041     ; 0.632      ;
; 1.816 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.634      ;
; 1.816 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.634      ;
; 1.817 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.633      ;
; 1.818 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.633      ;
; 1.819 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.630      ;
; 1.819 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.631      ;
; 1.819 ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.631      ;
; 1.823 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.629      ;
; 1.827 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.623      ;
; 1.840 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.033     ; 0.614      ;
; 1.840 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.610      ;
; 1.840 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.610      ;
; 1.842 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.608      ;
; 1.851 ; DDR_to_SDR_converter_CU:CU|present_state.reset                   ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.600      ;
; 1.854 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.597      ;
; 1.868 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.581      ;
; 1.870 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.579      ;
; 1.878 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.235     ; 0.374      ;
; 1.883 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.568      ;
; 1.886 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.564      ;
; 1.887 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.563      ;
; 1.889 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.561      ;
; 1.890 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.559      ;
; 1.892 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.557      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.317      ;
; 0.202 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.323      ;
; 0.205 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.326      ;
; 0.252 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipeline|dout        ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.257 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.260 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.262 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.385      ;
; 0.268 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.389      ;
; 0.270 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.395      ;
; 0.278 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.398      ;
; 0.286 ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.406      ;
; 0.293 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.420      ;
; 0.307 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.429      ;
; 0.319 ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.440      ;
; 0.324 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.446      ;
; 0.334 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.455      ;
; 0.337 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.458      ;
; 0.339 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.463      ;
; 0.345 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.467      ;
; 0.346 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.466      ;
; 0.351 ; DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.472      ;
; 0.357 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.478      ;
; 0.357 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.478      ;
; 0.359 ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipeline|dout       ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.481      ;
; 0.359 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.480      ;
; 0.362 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.483      ;
; 0.363 ; DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.483      ;
; 0.372 ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.035      ; 0.491      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_x8'                                                                                                       ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.071 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 1.277      ; 2.193      ;
; 1.073 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.190      ;
; 1.073 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.190      ;
; 1.073 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 2.500        ; 1.276      ; 2.190      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_x8'                                                                                                        ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.691 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.idle_intra ; clk_x8       ; clk_x8      ; 0.000        ; 1.327      ; 1.602      ;
; 0.691 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.reset      ; clk_x8       ; clk_x8      ; 0.000        ; 1.327      ; 1.602      ;
; 0.691 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.lsb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 1.327      ; 1.602      ;
; 0.693 ; rst_n     ; DDR_to_SDR_converter_CU:CU|present_state.msb_tx     ; clk_x8       ; clk_x8      ; 0.000        ; 1.328      ; 1.605      ;
+-------+-----------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.262 ; 0.186 ; 0.879    ; 0.691   ; -1.500              ;
;  clk_x8          ; 0.262 ; 0.186 ; 0.879    ; 0.691   ; -1.500              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -1.5                ;
;  clk_x8          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; -1.500              ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rwds_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_x8                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clear_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rwds_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DDR_in[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rwds_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; SDR_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; SDR_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; SDR_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rwds_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; SDR_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; SDR_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; SDR_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rwds_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SDR_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SDR_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SDR_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SDR_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SDR_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SDR_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SDR_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDR_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_x8     ; clk_x8   ; 315      ; 4        ; 9        ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_x8     ; clk_x8   ; 315      ; 4        ; 9        ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_x8     ; clk_x8   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_x8     ; clk_x8   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_x8 ; clk_x8 ; Base ; Constrained ;
+--------+--------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SDR_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rwds_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SDR_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDR_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rwds_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Sun Jan  7 16:49:59 2024
Info: Command: quartus_sta sampler -c sampler
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sampler.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.262               0.000 clk_x8 
Info (332146): Worst-case hold slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 clk_x8 
Info (332146): Worst-case recovery slack is 0.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.879               0.000 clk_x8 
Info (332146): Worst-case removal slack is 1.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.015               0.000 clk_x8 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500              -1.500 clk_x8 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk_x8 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk_x8 
Info (332146): Worst-case recovery slack is 1.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.034               0.000 clk_x8 
Info (332146): Worst-case removal slack is 0.993
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.993               0.000 clk_x8 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500              -1.500 clk_x8 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk_x8 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk_x8 
Info (332146): Worst-case recovery slack is 1.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.071               0.000 clk_x8 
Info (332146): Worst-case removal slack is 0.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.691               0.000 clk_x8 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500              -1.500 clk_x8 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Sun Jan  7 16:50:01 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


