// Maps the corresponding S0~S48 pins to their corresponding module numbers
{
  "id": "willow-tree-mapping-v1",
  "name": "Willow Tree Mapping V1",
  "description": "Willow Tree Mapping V1",
  "cape-support": [
    { "org": "willow-tree", "id": "RJ45CapeC2" }
  ],
  "mappedPinNumberToPinDesignator": {
    // Module 1
    "1": "P8_31", // S24
    "2": "P8_32", // S9
    "3": "P8_34", // S10
    "4": "P8_33", // S23
    "5": "P8_36", // S11

    // Module 2
    "6": "P8_37", // S21
    "7": "P8_38", // S12
    "8": "P8_35", // S22
    "9": "P8_43", // S18
    "10": "P8_44", // S15

    // Module 3
    "11": "P8_45", // S17
    "12": "P8_46", // S16
    "13": "P8_42", // S14
    "14": "P8_41", // S19
    "15": "P8_40", // S13

    // Module 4
    "16": "P8_29", // S25
    "17": "P8_39", // S20
    "18": "P8_30", // S8
    "19": "P8_28", // S7
    "20": "P8_26", // S6

    // Module 5
    "21": "P8_15", // S28
    "22": "P8_18", // S5
    "23": "P8_17", // S27
    "24": "P8_19", // S26
    "25": "P9_25", // S39

    // Module 6
    "26": "P9_42", // S32
    "27": "P9_30", // S35
    "28": "P9_27", // S38
    "29": "P9_28", // S37
    "30": "P9_41", // S33

    // Module 7
    "31": "P9_23", // S41
    "32": "P9_24", // S40
    "33": "P9_15", // S43
    "34": "P9_29", // S36
    "35": "P9_31", // S34

    // Module 8
    "36": "P9_11", // S47
    "37": "P9_12", // S46
    "38": "P9_14", // S44
    "39": "P9_13", // S45
    "40": "P9_16", // S42

    "clock0": "P8_27",
    "clock1": "P8_11"

    //PRU0 Clock: P8_11
    //PRU1 Clock: P8_27
  }
}