Fitter report for fpga_md5
Mon Nov 02 09:51:31 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Fitter Partition Statistics
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 02 09:51:30 2020           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; fpga_md5                                        ;
; Top-level Entity Name              ; fpga_md5                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 21,834 / 33,216 ( 66 % )                        ;
;     Total combinational functions  ; 18,358 / 33,216 ( 55 % )                        ;
;     Dedicated logic registers      ; 17,523 / 33,216 ( 53 % )                        ;
; Total registers                    ; 17523                                           ;
; Total pins                         ; 16 / 475 ( 3 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 6,364 / 483,840 ( 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 36368 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 36368 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 36362   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Desktop/fpga-md5-cracker/Hardware/DE2/output_files/fpga_md5.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 21,834 / 33,216 ( 66 % )  ;
;     -- Combinational with no register       ; 4311                      ;
;     -- Register only                        ; 3476                      ;
;     -- Combinational with a register        ; 14047                     ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 8964                      ;
;     -- 3 input functions                    ; 6582                      ;
;     -- <=2 input functions                  ; 2812                      ;
;     -- Register only                        ; 3476                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 11485                     ;
;     -- arithmetic mode                      ; 6873                      ;
;                                             ;                           ;
; Total registers*                            ; 17,523 / 34,593 ( 51 % )  ;
;     -- Dedicated logic registers            ; 17,523 / 33,216 ( 53 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 1,546 / 2,076 ( 74 % )    ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 16 / 475 ( 3 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M4Ks                                        ; 16 / 105 ( 15 % )         ;
; Total block memory bits                     ; 6,364 / 483,840 ( 1 % )   ;
; Total block memory implementation bits      ; 73,728 / 483,840 ( 15 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 24% / 24% / 24%           ;
; Peak interconnect usage (total/H/V)         ; 42% / 44% / 39%           ;
; Maximum fan-out                             ; 17117                     ;
; Highest non-global fan-out                  ; 8386                      ;
; Total fan-out                               ; 99908                     ;
; Average fan-out                             ; 2.61                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 21834 / 33216 ( 66 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 4311                   ; 0                              ;
;     -- Register only                        ; 3476                   ; 0                              ;
;     -- Combinational with a register        ; 14047                  ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 8964                   ; 0                              ;
;     -- 3 input functions                    ; 6582                   ; 0                              ;
;     -- <=2 input functions                  ; 2812                   ; 0                              ;
;     -- Register only                        ; 3476                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 11485                  ; 0                              ;
;     -- arithmetic mode                      ; 6873                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 17523                  ; 0                              ;
;     -- Dedicated logic registers            ; 17523 / 33216 ( 53 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1546 / 2076 ( 74 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 16                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 6364                   ; 0                              ;
; Total RAM block bits                        ; 73728                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 16 / 105 ( 15 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )        ; 2 / 20 ( 10 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 17266                  ; 1                              ;
;     -- Registered Input Connections         ; 17266                  ; 0                              ;
;     -- Output Connections                   ; 1                      ; 17266                          ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 100089                 ; 17269                          ;
;     -- Registered Connections               ; 70478                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 17267                          ;
;     -- hard_block:auto_generated_inst       ; 17267                  ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 1                              ;
;     -- Output Ports                         ; 12                     ; 2                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_00  ; D25   ; 5        ; 65           ; 31           ; 1           ; 50                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_01  ; J22   ; 5        ; 65           ; 31           ; 2           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_02  ; E26   ; 5        ; 65           ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; GPIO_03     ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_04     ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_05     ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON    ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_E       ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON      ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 12 / 59 ( 20 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_00                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_03                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_02                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_05                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_04                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_01                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_E                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; altpll0:inst|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; inst|altpll_component|pll                ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock2                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 50.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                 ;
; Nominal VCO frequency            ; 800.0 MHz                                ;
; VCO post scale K counter         ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 31.25 MHz                                ;
; Freq max lock                    ; 62.5 MHz                                 ;
; M VCO Tap                        ; 0                                        ;
; M Initial                        ; 1                                        ;
; M value                          ; 16                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; CLOCK_50                                 ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                          ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; altpll0:inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 16            ; 8/8 Even   ; 1       ; 0       ; inst|altpll_component|pll|clk[1] ;
; altpll0:inst|altpll:altpll_component|_clk2 ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; inst|altpll_component|pll|clk[2] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                            ; Library Name ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fpga_md5                                    ; 21834 (1)     ; 17523 (0)                 ; 0 (0)         ; 6364        ; 16   ; 0            ; 0       ; 0         ; 16   ; 0            ; 4311 (1)     ; 3476 (0)          ; 14047 (0)        ; |fpga_md5                                                                                                                      ; work         ;
;    |CrossDomainBuffer:inst2|                 ; 34 (34)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 18 (18)          ; |fpga_md5|CrossDomainBuffer:inst2                                                                                              ; work         ;
;    |LcdLineWriter:inst4|                     ; 108 (108)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 66 (66)          ; |fpga_md5|LcdLineWriter:inst4                                                                                                  ; work         ;
;    |LiquidCrystalDisplay:inst8|              ; 181 (49)      ; 131 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (17)      ; 6 (6)             ; 125 (26)         ; |fpga_md5|LiquidCrystalDisplay:inst8                                                                                           ; work         ;
;       |Delay:powerDelay|                     ; 44 (44)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |fpga_md5|LiquidCrystalDisplay:inst8|Delay:powerDelay                                                                          ; work         ;
;       |Delay:pulseDelay|                     ; 44 (44)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |fpga_md5|LiquidCrystalDisplay:inst8|Delay:pulseDelay                                                                          ; work         ;
;       |Delay:wakeupDelay|                    ; 44 (44)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |fpga_md5|LiquidCrystalDisplay:inst8|Delay:wakeupDelay                                                                         ; work         ;
;    |Md5BruteForcer:inst1|                    ; 21499 (8724)  ; 17290 (8577)              ; 0 (0)         ; 6364        ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4191 (129)   ; 3453 (93)         ; 13855 (8508)     ; |fpga_md5|Md5BruteForcer:inst1                                                                                                 ; work         ;
;       |Md5Core:md5|                          ; 12177 (12105) ; 8566 (8525)               ; 0 (0)         ; 6364        ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3611 (3580)  ; 3360 (3360)       ; 5206 (5165)      ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5                                                                                     ; work         ;
;          |altshift_taps:w10_rtl_0|           ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0                                                             ; work         ;
;             |shift_taps_02m:auto_generated|  ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated                               ; work         ;
;                |altsyncram_oc81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|altsyncram_oc81:altsyncram2   ; work         ;
;                |cntr_6mf:cntr1|              ; 7 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1                ; work         ;
;                   |cmpr_8cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|cmpr_8cc:cmpr5 ; work         ;
;          |altshift_taps:w18_rtl_0|           ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 2176        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0                                                             ; work         ;
;             |shift_taps_l3m:auto_generated|  ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 2176        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated                               ; work         ;
;                |altsyncram_8g81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2176        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|altsyncram_8g81:altsyncram2   ; work         ;
;                |cntr_cmf:cntr1|              ; 8 (7)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1                ; work         ;
;                   |cmpr_9cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|cmpr_9cc:cmpr5 ; work         ;
;          |altshift_taps:w1_rtl_0|            ; 1 (0)         ; 1 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w1_rtl_0                                                              ; work         ;
;             |shift_taps_e0m:auto_generated|  ; 1 (0)         ; 1 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w1_rtl_0|shift_taps_e0m:auto_generated                                ; work         ;
;                |altsyncram_g981:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w1_rtl_0|shift_taps_e0m:auto_generated|altsyncram_g981:altsyncram2    ; work         ;
;                |cntr_ikf:cntr1|              ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w1_rtl_0|shift_taps_e0m:auto_generated|cntr_ikf:cntr1                 ; work         ;
;          |altshift_taps:w33_rtl_0|           ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 832         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0                                                             ; work         ;
;             |shift_taps_c3m:auto_generated|  ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 832         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated                               ; work         ;
;                |altsyncram_sc81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 832         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|altsyncram_sc81:altsyncram2   ; work         ;
;                |cntr_8mf:cntr1|              ; 7 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1                ; work         ;
;                   |cmpr_8cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|cmpr_8cc:cmpr5 ; work         ;
;          |altshift_taps:w36_rtl_0|           ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 910         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0                                                             ; work         ;
;             |shift_taps_d3m:auto_generated|  ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 910         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated                               ; work         ;
;                |altsyncram_mc81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 910         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|altsyncram_mc81:altsyncram2   ; work         ;
;                |cntr_8mf:cntr1|              ; 7 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1                ; work         ;
;                   |cmpr_8cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|cmpr_8cc:cmpr5 ; work         ;
;          |altshift_taps:w3_rtl_0|            ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0                                                              ; work         ;
;             |shift_taps_e3m:auto_generated|  ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated                                ; work         ;
;                |altsyncram_qc81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|altsyncram_qc81:altsyncram2    ; work         ;
;                |cntr_bmf:cntr1|              ; 8 (7)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1                 ; work         ;
;                   |cmpr_9cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|cmpr_9cc:cmpr5  ; work         ;
;          |altshift_taps:w42_rtl_0|           ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0                                                             ; work         ;
;             |shift_taps_s1m:auto_generated|  ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated                               ; work         ;
;                |altsyncram_i981:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|altsyncram_i981:altsyncram2   ; work         ;
;                |cntr_nkf:cntr1|              ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|cntr_nkf:cntr1                ; work         ;
;          |altshift_taps:w44_rtl_0|           ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w44_rtl_0                                                             ; work         ;
;             |shift_taps_63m:auto_generated|  ; 3 (0)         ; 3 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w44_rtl_0|shift_taps_63m:auto_generated                               ; work         ;
;                |altsyncram_p981:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w44_rtl_0|shift_taps_63m:auto_generated|altsyncram_p981:altsyncram2   ; work         ;
;                |cntr_qkf:cntr1|              ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w44_rtl_0|shift_taps_63m:auto_generated|cntr_qkf:cntr1                ; work         ;
;          |altshift_taps:w4_rtl_0|            ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0                                                              ; work         ;
;             |shift_taps_a3m:auto_generated|  ; 8 (0)         ; 5 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated                                ; work         ;
;                |altsyncram_ic81:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|altsyncram_ic81:altsyncram2    ; work         ;
;                |cntr_7mf:cntr1|              ; 8 (7)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1                 ; work         ;
;                   |cmpr_9cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|cmpr_9cc:cmpr5  ; work         ;
;          |altshift_taps:w4_rtl_1|            ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1                                                              ; work         ;
;             |shift_taps_p1m:auto_generated|  ; 7 (0)         ; 4 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated                                ; work         ;
;                |altsyncram_o981:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 108         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|altsyncram_o981:altsyncram2    ; work         ;
;                |cntr_skf:cntr1|              ; 7 (6)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1                 ; work         ;
;                   |cmpr_8cc:cmpr5|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|cmpr_8cc:cmpr5  ; work         ;
;          |altshift_taps:w53_rtl_0|           ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0                                                             ; work         ;
;             |shift_taps_u1m:auto_generated|  ; 8 (0)         ; 3 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated                               ; work         ;
;                |altsyncram_m981:altsyncram2| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|altsyncram_m981:altsyncram2   ; work         ;
;                |cntr_okf:cntr1|              ; 8 (8)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |fpga_md5|Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|cntr_okf:cntr1                ; work         ;
;       |Md5PrintableChunkGenerator:g|         ; 631 (631)     ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 451 (451)    ; 0 (0)             ; 180 (180)        ; |fpga_md5|Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g                                                                    ; work         ;
;    |SpiSlave:inst5|                          ; 77 (77)       ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 49 (49)          ; |fpga_md5|SpiSlave:inst5                                                                                                       ; work         ;
;    |altpll0:inst|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|altpll0:inst                                                                                                         ; work         ;
;       |altpll:altpll_component|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_md5|altpll0:inst|altpll:altpll_component                                                                                 ; work         ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_E       ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_05     ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_04     ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_03     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[4] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_00     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_01     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50    ; Input    ; --            ; --            ; --                    ; --  ;
; GPIO_02     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; GPIO_00                               ;                   ;         ;
;      - SpiSlave:inst5|miso            ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[1]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[0]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[3]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[2]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[4]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[5]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[6]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[7]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[8]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[9]    ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[10]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[11]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[12]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[13]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[14]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|bitNumber[15]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[29]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|shiftComplete   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[31]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[2]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[3]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[5]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[6]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[7]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[8]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[10]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[11]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[14]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[15]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[18]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[19]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[22]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[23]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[24]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[27]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[25]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[20]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[21]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[30]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[28]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[26]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[13]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[12]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[4]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[9]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[16]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[17]  ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[0]   ; 0                 ; 0       ;
;      - SpiSlave:inst5|mosiBuffer[1]   ; 0                 ; 0       ;
; GPIO_01                               ;                   ;         ;
;      - SpiSlave:inst5|miso            ; 1                 ; 6       ;
;      - SpiSlave:inst5|bitNumber[1]~22 ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~0    ; 1                 ; 6       ;
;      - SpiSlave:inst5|shiftComplete~0 ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~1    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~2    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~3    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~4    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~5    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~6    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~7    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~8    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~9    ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~10   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~11   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~12   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~13   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~14   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~15   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~16   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~17   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~18   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~19   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~20   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~21   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~22   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~23   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~24   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~25   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~26   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~27   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~28   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~29   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~30   ; 1                 ; 6       ;
;      - SpiSlave:inst5|mosiBuffer~31   ; 1                 ; 6       ;
; CLOCK_50                              ;                   ;         ;
; GPIO_02                               ;                   ;         ;
;      - SpiSlave:inst5|mosiBuffer~30   ; 1                 ; 6       ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                          ; PIN_N2             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CrossDomainBuffer:inst2|syncSaved[1]                                                                              ; LCFF_X64_Y19_N31   ; 191     ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; GPIO_00                                                                                                           ; PIN_D25            ; 50      ; Clock        ; no     ; --                   ; --               ; --                        ;
; GPIO_01                                                                                                           ; PIN_J22            ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LcdLineWriter:inst4|char[7]~0                                                                                     ; LCCOMB_X56_Y26_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LcdLineWriter:inst4|state[5]~0                                                                                    ; LCCOMB_X4_Y26_N20  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst8|Delay:powerDelay|count[19]~34                                                          ; LCCOMB_X3_Y14_N22  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst8|Delay:pulseDelay|count[10]~34                                                          ; LCCOMB_X2_Y14_N16  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst8|Delay:wakeupDelay|count[10]~34                                                         ; LCCOMB_X3_Y18_N16  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst8|commandState~48                                                                        ; LCCOMB_X4_Y26_N8   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LiquidCrystalDisplay:inst8|state.00000010                                                                         ; LCFF_X3_Y26_N9     ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|cout_actual ; LCCOMB_X50_Y11_N26 ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|cout_actual ; LCCOMB_X25_Y15_N2  ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|cout_actual ; LCCOMB_X53_Y11_N2  ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|cout_actual ; LCCOMB_X24_Y14_N14 ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|cout_actual  ; LCCOMB_X53_Y15_N30 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|cout_actual  ; LCCOMB_X25_Y13_N24 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|cout_actual  ; LCCOMB_X25_Y22_N22 ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[103]~124                                                  ; LCCOMB_X34_Y23_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[111]~67                                                   ; LCCOMB_X34_Y23_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[119]~66                                                   ; LCCOMB_X34_Y25_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[127]~122                                                  ; LCCOMB_X33_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[128]~94                                                   ; LCCOMB_X34_Y25_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[13]~82                                                    ; LCCOMB_X42_Y25_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[23]~83                                                    ; LCCOMB_X40_Y24_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[31]~125                                                   ; LCCOMB_X38_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[39]~85                                                    ; LCCOMB_X35_Y25_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[455]~110                                                  ; LCCOMB_X35_Y23_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[47]~87                                                    ; LCCOMB_X36_Y27_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[55]~88                                                    ; LCCOMB_X36_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[63]~89                                                    ; LCCOMB_X35_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[71]~52                                                    ; LCCOMB_X37_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[79]~120                                                   ; LCCOMB_X37_Y21_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[7]~72                                                     ; LCCOMB_X42_Y25_N18 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[87]~49                                                    ; LCCOMB_X41_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[95]~54                                                    ; LCCOMB_X36_Y21_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|controllerState.00000010                                                                     ; LCFF_X59_Y28_N23   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|controllerState.00000011                                                                     ; LCFF_X59_Y28_N17   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|controllerState.00000100                                                                     ; LCFF_X61_Y25_N15   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|controllerState.00000101                                                                     ; LCFF_X61_Y25_N29   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|controllerState.00000110                                                                     ; LCFF_X59_Y28_N27   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|dataOut[0]~13                                                                                ; LCCOMB_X61_Y28_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|dataOut[18]~14                                                                               ; LCCOMB_X59_Y28_N30 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|matchFound                                                                                   ; LCFF_X61_Y24_N5    ; 8386    ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Md5BruteForcer:inst1|reset2                                                                                       ; LCFF_X31_Y29_N17   ; 341     ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Md5BruteForcer:inst1|textctr[0]~14                                                                                ; LCCOMB_X60_Y28_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SpiSlave:inst5|bitNumber[1]~22                                                                                    ; LCCOMB_X63_Y30_N16 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; SpiSlave:inst5|shiftComplete                                                                                      ; LCFF_X64_Y19_N13   ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk1                                                                        ; PLL_1              ; 149     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk2                                                                        ; PLL_1              ; 17117   ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                       ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CrossDomainBuffer:inst2|syncSaved[1]       ; LCFF_X64_Y19_N31 ; 191     ; Global Clock         ; GCLK5            ; --                        ;
; Md5BruteForcer:inst1|reset2                ; LCFF_X31_Y29_N17 ; 341     ; Global Clock         ; GCLK9            ; --                        ;
; SpiSlave:inst5|shiftComplete               ; LCFF_X64_Y19_N13 ; 32      ; Global Clock         ; GCLK7            ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk1 ; PLL_1            ; 149     ; Global Clock         ; GCLK2            ; --                        ;
; altpll0:inst|altpll:altpll_component|_clk2 ; PLL_1            ; 17117   ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Md5BruteForcer:inst1|matchFound                                                                                                 ; 8386    ;
; Md5BruteForcer:inst1|reset2                                                                                                     ; 8194    ;
; GPIO_00                                                                                                                         ; 50      ;
; GPIO_01                                                                                                                         ; 35      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[2]                                                              ; 35      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[1]                                                              ; 35      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[3]                                                              ; 35      ;
; Md5BruteForcer:inst1|Equal16~1                                                                                                  ; 33      ;
; Md5BruteForcer:inst1|Equal15~0                                                                                                  ; 33      ;
; ~GND                                                                                                                            ; 32      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[4]                                                              ; 32      ;
; LiquidCrystalDisplay:inst8|Delay:wakeupDelay|count[10]~34                                                                       ; 32      ;
; LiquidCrystalDisplay:inst8|Delay:pulseDelay|count[10]~34                                                                        ; 32      ;
; LiquidCrystalDisplay:inst8|Delay:powerDelay|count[19]~34                                                                        ; 32      ;
; Md5BruteForcer:inst1|dataOut[0]~13                                                                                              ; 32      ;
; Md5BruteForcer:inst1|dataOut[18]~9                                                                                              ; 32      ;
; Md5BruteForcer:inst1|dataOut[18]~7                                                                                              ; 32      ;
; Md5BruteForcer:inst1|dataOut[18]~4                                                                                              ; 32      ;
; Md5BruteForcer:inst1|controllerState.00000101                                                                                   ; 32      ;
; Md5BruteForcer:inst1|controllerState.00000100                                                                                   ; 32      ;
; Md5BruteForcer:inst1|controllerState.00000011                                                                                   ; 32      ;
; Md5BruteForcer:inst1|controllerState.00000010                                                                                   ; 32      ;
; LcdLineWriter:inst4|state[3]                                                                                                    ; 32      ;
; LcdLineWriter:inst4|state[2]                                                                                                    ; 32      ;
; LcdLineWriter:inst4|state[1]                                                                                                    ; 32      ;
; LcdLineWriter:inst4|state[0]                                                                                                    ; 32      ;
; LiquidCrystalDisplay:inst8|state.00000010                                                                                       ; 32      ;
; Md5BruteForcer:inst1|Md5Core:md5|w35[14][0]                                                                                     ; 28      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|altsyncram_o981:altsyncram2|ram_block3a6  ; 28      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|altsyncram_o981:altsyncram2|ram_block3a0  ; 28      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|altsyncram_mc81:altsyncram2|ram_block3a0 ; 27      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[0]                                                              ; 26      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal2~2                                                                      ; 23      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal30~0                                                                     ; 22      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal2~1                                                                      ; 21      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal28~0                                                                     ; 21      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal26~0                                                                     ; 20      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal8~2                                                                      ; 20      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal6~4                                                                      ; 19      ;
; Md5BruteForcer:inst1|min[3]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[4]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[5]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[6]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[7]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[0]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[1]                                                                                                     ; 19      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal18~1                                                                     ; 19      ;
; Md5BruteForcer:inst1|min[2]                                                                                                     ; 19      ;
; CrossDomainBuffer:inst2|out[1]                                                                                                  ; 19      ;
; CrossDomainBuffer:inst2|out[0]                                                                                                  ; 19      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal4~1                                                                      ; 18      ;
; CrossDomainBuffer:inst2|out[13]                                                                                                 ; 18      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal20~0                                                                     ; 17      ;
; CrossDomainBuffer:inst2|out[12]                                                                                                 ; 17      ;
; Md5BruteForcer:inst1|controllerState.00000110                                                                                   ; 16      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal22~0                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[6]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[7]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[4]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[5]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[3]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[2]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[1]                                                                                                     ; 16      ;
; Md5BruteForcer:inst1|max[0]                                                                                                     ; 16      ;
; SpiSlave:inst5|bitNumber[1]~22                                                                                                  ; 16      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal16~1                                                                     ; 15      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal0~0                                                                      ; 15      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal32~0                                                                     ; 15      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal10~4                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal12~1                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal24~0                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal5~4                                                                      ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal1~4                                                                      ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal23~4                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal16~0                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal27~4                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal31~4                                                                     ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal4~0                                                                      ; 14      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal19~4                                                                     ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal17~4                                                                     ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal11~4                                                                     ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal7~4                                                                      ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal3~4                                                                      ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal29~4                                                                     ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal2~0                                                                      ; 13      ;
; LiquidCrystalDisplay:inst8|commandState.00001111                                                                                ; 13      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal14~5                                                                     ; 12      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~115                                                                     ; 12      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal15~4                                                                     ; 12      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal13~4                                                                     ; 12      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal21~4                                                                     ; 12      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal8~0                                                                      ; 11      ;
; LiquidCrystalDisplay:inst8|commandState.00000001                                                                                ; 11      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~44                                                                      ; 10      ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal25~4                                                                     ; 10      ;
; LcdLineWriter:inst4|state[5]                                                                                                    ; 10      ;
; LcdLineWriter:inst4|state[4]                                                                                                    ; 10      ;
; Md5BruteForcer:inst1|Equal7~5                                                                                                   ; 10      ;
; Md5BruteForcer:inst1|Equal7~0                                                                                                   ; 10      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|safe_q[4]                 ; 10      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|safe_q[3]                 ; 10      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|safe_q[2]                 ; 10      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|safe_q[1]                 ; 10      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|safe_q[0]                 ; 10      ;
; SpiSlave:inst5|bitNumber[1]                                                                                                     ; 10      ;
; SpiSlave:inst5|bitNumber[3]                                                                                                     ; 10      ;
; Md5BruteForcer:inst1|dataOut[18]~14                                                                                             ; 9       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~70                                                                      ; 9       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal18~0                                                                     ; 9       ;
; LcdLineWriter:inst4|state[5]~0                                                                                                  ; 9       ;
; Md5BruteForcer:inst1|Equal17~4                                                                                                  ; 9       ;
; Md5BruteForcer:inst1|controllerState.00000001                                                                                   ; 9       ;
; Md5BruteForcer:inst1|Equal7~6                                                                                                   ; 9       ;
; SpiSlave:inst5|bitNumber[0]                                                                                                     ; 9       ;
; SpiSlave:inst5|bitNumber[2]                                                                                                     ; 9       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[31]~125                                                                 ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[103]~124                                                                ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[127]~122                                                                ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[79]~120                                                                 ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~116                                                                     ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[128]~94                                                                 ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[63]~89                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add8~5                                                                        ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[55]~88                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[47]~87                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add10~3                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[39]~85                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add11~3                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add12~3                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[23]~83                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add13~6                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[13]~82                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~81                                                                      ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[7]~72                                                                   ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add3~5                                                                        ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[111]~67                                                                 ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add2~3                                                                        ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[119]~66                                                                 ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal9~5                                                                      ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[95]~54                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add4~13                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[71]~52                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add7~20                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add6~17                                                                       ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[87]~49                                                                  ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal12~0                                                                     ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add5~7                                                                        ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal14~4                                                                     ; 8       ;
; Md5BruteForcer:inst1|textctr[0]~14                                                                                              ; 8       ;
; LcdLineWriter:inst4|char[7]~0                                                                                                   ; 8       ;
; CrossDomainBuffer:inst2|out[26]                                                                                                 ; 8       ;
; CrossDomainBuffer:inst2|out[30]                                                                                                 ; 8       ;
; LcdLineWriter:inst4|writeChar                                                                                                   ; 8       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add1~4                                                                        ; 7       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~47                                                                      ; 7       ;
; CrossDomainBuffer:inst2|out[9]                                                                                                  ; 7       ;
; CrossDomainBuffer:inst2|out[4]                                                                                                  ; 7       ;
; CrossDomainBuffer:inst2|out[28]                                                                                                 ; 7       ;
; CrossDomainBuffer:inst2|out[21]                                                                                                 ; 7       ;
; CrossDomainBuffer:inst2|out[20]                                                                                                 ; 7       ;
; CrossDomainBuffer:inst2|out[25]                                                                                                 ; 7       ;
; LcdLineWriter:inst4|home                                                                                                        ; 7       ;
; LiquidCrystalDisplay:inst8|commandState.00010100                                                                                ; 7       ;
; LiquidCrystalDisplay:inst8|state.00000011                                                                                       ; 7       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~118                                                                     ; 6       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add9~7                                                                        ; 6       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~69                                                                      ; 6       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~45                                                                      ; 6       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal8~1                                                                      ; 6       ;
; LiquidCrystalDisplay:inst8|Delay:wakeupDelay|done                                                                               ; 6       ;
; CrossDomainBuffer:inst2|out[17]                                                                                                 ; 6       ;
; CrossDomainBuffer:inst2|out[16]                                                                                                 ; 6       ;
; Md5BruteForcer:inst1|Equal8~1                                                                                                   ; 6       ;
; CrossDomainBuffer:inst2|out[15]                                                                                                 ; 6       ;
; CrossDomainBuffer:inst2|out[14]                                                                                                 ; 6       ;
; CrossDomainBuffer:inst2|out[11]                                                                                                 ; 6       ;
; CrossDomainBuffer:inst2|out[10]                                                                                                 ; 6       ;
; CrossDomainBuffer:inst2|out[8]                                                                                                  ; 6       ;
; CrossDomainBuffer:inst2|out[7]                                                                                                  ; 6       ;
; CrossDomainBuffer:inst2|out[6]                                                                                                  ; 6       ;
; CrossDomainBuffer:inst2|out[5]                                                                                                  ; 6       ;
; CrossDomainBuffer:inst2|out[3]                                                                                                  ; 6       ;
; CrossDomainBuffer:inst2|out[2]                                                                                                  ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|safe_q[3]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|safe_q[2]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|safe_q[1]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|safe_q[0]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|safe_q[3]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|safe_q[2]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|safe_q[1]                 ; 6       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|safe_q[0]                 ; 6       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[455]~110                                                                ; 5       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|cout_actual                ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add9~4                                                                        ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal9~2                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[30]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[31]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[29]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[28]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[27]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[26]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[25]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[24]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[22]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[23]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[21]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[20]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[19]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[18]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[17]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[16]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[14]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[15]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[13]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[12]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[11]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[10]                                                                     ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[9]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[8]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~42                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~41                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|cntr_cmf:cntr1|cout_actual               ; 5       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|cout_actual                ; 5       ;
; Md5BruteForcer:inst1|always1~5                                                                                                  ; 5       ;
; LiquidCrystalDisplay:inst8|commandState.00010101                                                                                ; 5       ;
; CrossDomainBuffer:inst2|out[27]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[24]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[23]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[22]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[19]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[18]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[31]                                                                                                 ; 5       ;
; CrossDomainBuffer:inst2|out[29]                                                                                                 ; 5       ;
; LiquidCrystalDisplay:inst8|Delay:pulseDelay|done                                                                                ; 5       ;
; LiquidCrystalDisplay:inst8|Delay:powerDelay|done                                                                                ; 5       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[1]                                                                                          ; 5       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[2]                                                                                          ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[6]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[7]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[5]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[4]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[3]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[2]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[1]                                                                      ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[0]                                                                      ; 5       ;
; Md5BruteForcer:inst1|textctr[1]                                                                                                 ; 5       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Add3~35                                                                       ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~117                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~114                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~112                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|cout_actual                ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|cntr_8mf:cntr1|cout_actual               ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal9~6                                                                      ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[143]~59                                                                 ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|paddingOffset[4]~45                                                           ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[62]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[63]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[61]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[60]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[59]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[58]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[57]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[56]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[54]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[55]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[53]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[52]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[51]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[50]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[49]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[48]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[46]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[47]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[45]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[44]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[43]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[42]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[41]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[40]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[38]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[39]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[37]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[36]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[35]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[34]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[33]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[32]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[31]~43                                                                  ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[102]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[103]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[101]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[100]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[99]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[98]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[97]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[96]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[110]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[111]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[109]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[108]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[107]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[106]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[105]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[104]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[118]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[119]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[117]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[116]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[115]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[114]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[113]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[112]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~40                                                                      ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[126]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[127]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[125]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[124]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[123]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[122]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[121]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[120]                                                                    ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[94]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[95]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[83]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[84]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[85]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[86]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[87]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[88]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[89]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[90]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[91]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[92]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[93]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[64]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[65]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[66]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[67]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[68]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[69]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[70]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[71]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[72]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[73]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[74]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[75]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[76]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[77]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[78]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[79]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[80]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[81]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[82]                                                                     ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|cout_actual               ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|cntr_8mf:cntr1|cout_actual               ; 4       ;
; LiquidCrystalDisplay:inst8|wakeupCount[0]                                                                                       ; 4       ;
; LiquidCrystalDisplay:inst8|wakeupCount[1]                                                                                       ; 4       ;
; Md5BruteForcer:inst1|Equal4~0                                                                                                   ; 4       ;
; Md5BruteForcer:inst1|Equal18~0                                                                                                  ; 4       ;
; LcdLineWriter:inst4|Equal0~1                                                                                                    ; 4       ;
; LcdLineWriter:inst4|Equal0~0                                                                                                    ; 4       ;
; LiquidCrystalDisplay:inst8|ready                                                                                                ; 4       ;
; Md5BruteForcer:inst1|always1~3                                                                                                  ; 4       ;
; Md5BruteForcer:inst1|Equal8~4                                                                                                   ; 4       ;
; Md5BruteForcer:inst1|Equal8~3                                                                                                   ; 4       ;
; Md5BruteForcer:inst1|WideOr2~1                                                                                                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[4]                                                                                          ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|safe_q[3]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|safe_q[2]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|safe_q[1]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|cntr_skf:cntr1|safe_q[0]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|cntr_nkf:cntr1|current_reg_q_w[2]        ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|cntr_nkf:cntr1|current_reg_q_w[1]        ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|cntr_nkf:cntr1|current_reg_q_w[0]        ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|safe_q[4]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|safe_q[3]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|safe_q[2]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|safe_q[1]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|cntr_7mf:cntr1|safe_q[0]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|safe_q[4]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|safe_q[3]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|safe_q[2]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|safe_q[1]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|cntr_bmf:cntr1|safe_q[0]                  ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|safe_q[3]                 ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|safe_q[2]                 ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|safe_q[1]                 ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|cntr_6mf:cntr1|safe_q[0]                 ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|cntr_okf:cntr1|current_reg_q_w[2]        ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|cntr_okf:cntr1|current_reg_q_w[1]        ; 4       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|cntr_okf:cntr1|current_reg_q_w[0]        ; 4       ;
; Md5BruteForcer:inst1|textctr[0]                                                                                                 ; 4       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~119                                                                     ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|cntr_nkf:cntr1|cout_actual               ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[47]~86                                                                  ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[103]~58                                                                 ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[143]                                                                    ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[95]~53                                                                  ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk~51                                                                      ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[79]~48                                                                  ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|chunk[55]~46                                                                  ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal9~4                                                                      ; 3       ;
; Md5BruteForcer:inst1|Md5PrintableChunkGenerator:g|Equal9~3                                                                      ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|cntr_okf:cntr1|cout_actual               ; 3       ;
; LiquidCrystalDisplay:inst8|wakeupDelayActive                                                                                    ; 3       ;
; LiquidCrystalDisplay:inst8|wakeupCount[2]                                                                                       ; 3       ;
; Md5BruteForcer:inst1|count[0]                                                                                                   ; 3       ;
; Md5BruteForcer:inst1|Equal4~1                                                                                                   ; 3       ;
; LiquidCrystalDisplay:inst8|pulseDelayActive                                                                                     ; 3       ;
; LiquidCrystalDisplay:inst8|powerDelayActive                                                                                     ; 3       ;
; LiquidCrystalDisplay:inst8|commandState.00000000                                                                                ; 3       ;
; LiquidCrystalDisplay:inst8|commandState.00001110                                                                                ; 3       ;
; LiquidCrystalDisplay:inst8|commandState.00001100                                                                                ; 3       ;
; Md5BruteForcer:inst1|Equal7~9                                                                                                   ; 3       ;
; LiquidCrystalDisplay:inst8|rs                                                                                                   ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b1[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b2[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b3[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b4[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b5[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b6[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b7[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b8[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[21]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[22]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[23]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[24]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[25]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[26]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[27]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[28]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[29]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[30]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[31]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[1]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[2]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[3]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[4]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[5]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[6]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[7]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[8]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[9]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[10]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[11]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[12]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[13]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[14]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[15]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[16]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[17]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[18]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[19]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[20]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b9[0]                                                                                          ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b10[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b11[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b12[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b13[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b14[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b15[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b16[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b17[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[1]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[2]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[3]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[4]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[5]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[6]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[7]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[8]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[9]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[10]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[11]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[12]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b18[0]                                                                                         ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[13]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[14]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[15]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[16]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[17]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[18]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[28]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[29]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[30]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[31]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[19]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[20]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[21]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[22]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[23]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[24]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[25]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[26]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[27]                                                                                        ; 3       ;
; Md5BruteForcer:inst1|Md5Core:md5|b19[1]                                                                                         ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w10_rtl_0|shift_taps_02m:auto_generated|altsyncram_oc81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 27           ; 12           ; 27           ; yes                    ; no                      ; yes                    ; yes                     ; 324  ; 12                          ; 27                          ; 12                          ; 27                          ; 324                 ; 1    ; None ; M4K_X52_Y11                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w18_rtl_0|shift_taps_l3m:auto_generated|altsyncram_8g81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 128          ; 17           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 2176 ; 17                          ; 128                         ; 17                          ; 128                         ; 2176                ; 4    ; None ; M4K_X52_Y16, M4K_X52_Y15, M4K_X26_Y14, M4K_X26_Y16 ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w1_rtl_0|shift_taps_e0m:auto_generated|altsyncram_g981:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 18           ; 2            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 36   ; 2                           ; 18                          ; 2                           ; 18                          ; 36                  ; 1    ; None ; M4K_X13_Y15                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w33_rtl_0|shift_taps_c3m:auto_generated|altsyncram_sc81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 64           ; 13           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 832  ; 13                          ; 64                          ; 13                          ; 64                          ; 832                 ; 2    ; None ; M4K_X52_Y17, M4K_X52_Y10                           ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w36_rtl_0|shift_taps_d3m:auto_generated|altsyncram_mc81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 70           ; 13           ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 910  ; 13                          ; 70                          ; 13                          ; 70                          ; 910                 ; 2    ; None ; M4K_X26_Y17, M4K_X26_Y11                           ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w3_rtl_0|shift_taps_e3m:auto_generated|altsyncram_qc81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 25           ; 32           ; 25           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 800  ; 25                          ; 32                          ; 25                          ; 32                          ; 800                 ; 1    ; None ; M4K_X52_Y14                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w42_rtl_0|shift_taps_s1m:auto_generated|altsyncram_i981:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 32           ; 5            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 160  ; 5                           ; 32                          ; 5                           ; 32                          ; 160                 ; 1    ; None ; M4K_X26_Y9                                         ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w44_rtl_0|shift_taps_63m:auto_generated|altsyncram_p981:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M4K_X26_Y15                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_0|shift_taps_a3m:auto_generated|altsyncram_ic81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 21           ; 32           ; 21           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 672  ; 21                          ; 32                          ; 21                          ; 32                          ; 672                 ; 1    ; None ; M4K_X26_Y13                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w4_rtl_1|shift_taps_p1m:auto_generated|altsyncram_o981:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 12           ; 9            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 108  ; 9                           ; 12                          ; 9                           ; 12                          ; 108                 ; 1    ; None ; M4K_X26_Y23                                        ; Old data             ; Don't care      ; Don't care      ;
; Md5BruteForcer:inst1|Md5Core:md5|altshift_taps:w53_rtl_0|shift_taps_u1m:auto_generated|altsyncram_m981:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 15           ; 6            ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 90   ; 6                           ; 15                          ; 6                           ; 15                          ; 90                  ; 1    ; None ; M4K_X52_Y18                                        ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 26,423 / 94,460 ( 28 % ) ;
; C16 interconnects           ; 237 / 3,315 ( 7 % )      ;
; C4 interconnects            ; 15,290 / 60,840 ( 25 % ) ;
; Direct links                ; 7,109 / 94,460 ( 8 % )   ;
; Global clocks               ; 5 / 16 ( 31 % )          ;
; Local interconnects         ; 9,713 / 33,216 ( 29 % )  ;
; R24 interconnects           ; 571 / 3,091 ( 18 % )     ;
; R4 interconnects            ; 18,789 / 81,294 ( 23 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.12) ; Number of LABs  (Total = 1546) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 40                             ;
; 2                                           ; 14                             ;
; 3                                           ; 30                             ;
; 4                                           ; 23                             ;
; 5                                           ; 17                             ;
; 6                                           ; 29                             ;
; 7                                           ; 22                             ;
; 8                                           ; 12                             ;
; 9                                           ; 19                             ;
; 10                                          ; 22                             ;
; 11                                          ; 22                             ;
; 12                                          ; 24                             ;
; 13                                          ; 32                             ;
; 14                                          ; 27                             ;
; 15                                          ; 48                             ;
; 16                                          ; 1165                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.06) ; Number of LABs  (Total = 1546) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 66                             ;
; 1 Clock                            ; 1469                           ;
; 1 Clock enable                     ; 42                             ;
; 1 Sync. clear                      ; 9                              ;
; 1 Sync. load                       ; 3                              ;
; 2 Clock enables                    ; 16                             ;
; 2 Clocks                           ; 28                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 24.71) ; Number of LABs  (Total = 1546) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 6                              ;
; 2                                            ; 35                             ;
; 3                                            ; 9                              ;
; 4                                            ; 16                             ;
; 5                                            ; 19                             ;
; 6                                            ; 13                             ;
; 7                                            ; 12                             ;
; 8                                            ; 12                             ;
; 9                                            ; 16                             ;
; 10                                           ; 14                             ;
; 11                                           ; 14                             ;
; 12                                           ; 20                             ;
; 13                                           ; 5                              ;
; 14                                           ; 15                             ;
; 15                                           ; 12                             ;
; 16                                           ; 52                             ;
; 17                                           ; 36                             ;
; 18                                           ; 39                             ;
; 19                                           ; 26                             ;
; 20                                           ; 40                             ;
; 21                                           ; 31                             ;
; 22                                           ; 36                             ;
; 23                                           ; 26                             ;
; 24                                           ; 41                             ;
; 25                                           ; 147                            ;
; 26                                           ; 33                             ;
; 27                                           ; 33                             ;
; 28                                           ; 55                             ;
; 29                                           ; 53                             ;
; 30                                           ; 60                             ;
; 31                                           ; 60                             ;
; 32                                           ; 560                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.99) ; Number of LABs  (Total = 1546) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 0                              ;
; 1                                                ; 90                             ;
; 2                                                ; 90                             ;
; 3                                                ; 126                            ;
; 4                                                ; 130                            ;
; 5                                                ; 83                             ;
; 6                                                ; 101                            ;
; 7                                                ; 48                             ;
; 8                                                ; 40                             ;
; 9                                                ; 53                             ;
; 10                                               ; 29                             ;
; 11                                               ; 28                             ;
; 12                                               ; 24                             ;
; 13                                               ; 31                             ;
; 14                                               ; 23                             ;
; 15                                               ; 19                             ;
; 16                                               ; 297                            ;
; 17                                               ; 52                             ;
; 18                                               ; 40                             ;
; 19                                               ; 29                             ;
; 20                                               ; 34                             ;
; 21                                               ; 36                             ;
; 22                                               ; 31                             ;
; 23                                               ; 38                             ;
; 24                                               ; 24                             ;
; 25                                               ; 26                             ;
; 26                                               ; 13                             ;
; 27                                               ; 5                              ;
; 28                                               ; 5                              ;
; 29                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.30) ; Number of LABs  (Total = 1546) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 3                              ;
; 2                                            ; 42                             ;
; 3                                            ; 15                             ;
; 4                                            ; 90                             ;
; 5                                            ; 100                            ;
; 6                                            ; 116                            ;
; 7                                            ; 118                            ;
; 8                                            ; 85                             ;
; 9                                            ; 79                             ;
; 10                                           ; 51                             ;
; 11                                           ; 37                             ;
; 12                                           ; 41                             ;
; 13                                           ; 30                             ;
; 14                                           ; 29                             ;
; 15                                           ; 17                             ;
; 16                                           ; 31                             ;
; 17                                           ; 30                             ;
; 18                                           ; 20                             ;
; 19                                           ; 43                             ;
; 20                                           ; 23                             ;
; 21                                           ; 37                             ;
; 22                                           ; 39                             ;
; 23                                           ; 24                             ;
; 24                                           ; 24                             ;
; 25                                           ; 26                             ;
; 26                                           ; 26                             ;
; 27                                           ; 11                             ;
; 28                                           ; 15                             ;
; 29                                           ; 15                             ;
; 30                                           ; 19                             ;
; 31                                           ; 16                             ;
; 32                                           ; 12                             ;
; 33                                           ; 127                            ;
; 34                                           ; 132                            ;
; 35                                           ; 10                             ;
; 36                                           ; 4                              ;
; 37                                           ; 7                              ;
; 38                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; GPIO_00         ; GPIO_03              ; 0.317             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "fpga_md5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "altpll0:inst|altpll:altpll_component|pll" has been set to clock2
Info (15535): Implemented PLL "altpll0:inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpga_md5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|_clk2 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node CrossDomainBuffer:inst2|syncSaved[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SpiSlave:inst5|shiftComplete 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CrossDomainBuffer:inst2|syncSaved[0]
Info (176353): Automatically promoted node Md5BruteForcer:inst1|reset2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Md5BruteForcer:inst1|reset2~3
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][41]~0
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][9]~1
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][73]~2
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][5]~3
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][37]~4
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][69]~5
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][13]~6
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][45]~7
        Info (176357): Destination node Md5BruteForcer:inst1|textBuffer[63][77]~8
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:37
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:49
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:08:57
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:02:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 125.35 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 12 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_05" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_04" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_03" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:48
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/User/Desktop/fpga-md5-cracker/Hardware/DE2/output_files/fpga_md5.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 719 megabytes
    Info: Processing ended: Mon Nov 02 09:51:44 2020
    Info: Elapsed time: 00:14:30
    Info: Total CPU time (on all processors): 00:13:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Desktop/fpga-md5-cracker/Hardware/DE2/output_files/fpga_md5.fit.smsg.


