

================================================================
== Synthesis Summary Report of 'fcc_combined'
================================================================
+ General Information: 
    * Date:           Tue May 10 01:33:39 2022
    * Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
    * Project:        fcc_combined
    * Solution:       solution1 (Vivado IP Flow Target)
    * Product family: zynq
    * Target device:  xc7z020-clg400-1
    

+ Performance & Resource Estimates: 
    
    PS: '+' for module; 'o' for loop; '*' for dataflow
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+-----------+-----+
    |               Modules               |  Issue |       | Latency | Latency| Iteration|         | Trip |          |           |        |           |           |     |
    |               & Loops               |  Type  | Slack | (cycles)|  (ns)  |  Latency | Interval| Count| Pipelined|   BRAM    |   DSP  |     FF    |    LUT    | URAM|
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+-----------+-----+
    |+ fcc_combined                       |  Timing|   0.00|        -|       -|         -|        -|     -|        no|  132 (47%)|  8 (3%)|  4519 (4%)|  4089 (7%)|    -|
    | o VITIS_LOOP_40_1                   |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|          -|    -|
    | o VITIS_LOOP_46_2                   |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|          -|    -|
    |  o VITIS_LOOP_62_3                  |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|          -|    -|
    |   o VITIS_LOOP_63_4                 |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|          -|    -|
    |  o LOOP1                            |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|          -|    -|
    |   o LOOP2                           |       -|  -7.30|        -|       -|         5|        1|     -|       yes|          -|       -|          -|          -|    -|
    |  o VITIS_LOOP_83_5                  |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|          -|    -|
    |   o VITIS_LOOP_84_6                 |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|          -|    -|
    |  o VITIS_LOOP_89_7_VITIS_LOOP_90_8  |      II|  -7.30|        -|       -|         8|        2|     -|       yes|          -|       -|          -|          -|    -|
    |  o VITIS_LOOP_96_9                  |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|          -|    -|
    |  o VITIS_LOOP_100_10                |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|          -|    -|
    |   o VITIS_LOOP_101_11               |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|          -|    -|
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+-----------+-----+

