<?xml version="1.0" encoding="utf-8"?>
<search>
  
  
  
  <entry>
    <title>工作日记</title>
    <link href="/2023/09/11/%E5%B7%A5%E4%BD%9C%E6%97%A5%E8%AE%B0/"/>
    <url>/2023/09/11/%E5%B7%A5%E4%BD%9C%E6%97%A5%E8%AE%B0/</url>
    
    <content type="html"><![CDATA[<p>主要设置一些 deadline ，以推进做事进程。</p><h1 id="工作日记"><a href="#工作日记" class="headerlink" title="工作日记"></a>工作日记</h1><h2 id="2023"><a href="#2023" class="headerlink" title="2023"></a>2023</h2><h4 id="时间轴："><a href="#时间轴：" class="headerlink" title="时间轴："></a>时间轴：</h4><div alt="timeline">    <div alt="timenode">        <div alt="meta">09.04 ~ 09.10 <a href="#">调研</a></div>        <div alt="body">            调研 FPGA 相关的创新方向；        </div>    </div>    <div alt="timenode">        <div alt="meta">09.11 ~ 09.13 <a href="#">实践</a></div>        <div alt="body">            FPGA 上跑通一个视频接收与显示系统；        </div>    </div>    <div alt="timenode">        <div alt="meta">09.14 ~ 09.17 <a href="#">实践</a></div>        <div alt="body">            移植 MNIST 算法；        </div>    </div>    <div alt="timenode">        <div alt="meta">未知 ~ 未知 <a href="#">发布开源</a></div>        <div alt="body">            尝试一种通用的 AI 加速的硬件架构；        </div>    </div>    <div alt="timenode">        <div alt="meta">未知 ~ 未知 <a href="#">发布开源</a></div>        <div alt="body">            搭建从高级编程语言到 verilog 的编译器；        </div>    </div>    <div alt="timenode">        <div alt="meta">未知 ~ 未知 <a href="#">未知</a></div>        <div alt="body">            未知；        </div>    </div></div><h4 id="任务列表："><a href="#任务列表：" class="headerlink" title="任务列表："></a>任务列表：</h4><h5 id="调研-FPGA-相关的创新方向；"><a href="#调研-FPGA-相关的创新方向；" class="headerlink" title="调研 FPGA 相关的创新方向；"></a>调研 FPGA 相关的创新方向；</h5><ul><li><input checked="" disabled="" type="checkbox"> 搞懂 FPGA 加速算法工程的基本流程；</li><li><input checked="" disabled="" type="checkbox"> 相关的论文和开源项目；</li></ul><h5 id="FPGA-上跑通一个视频接收与显示系统；"><a href="#FPGA-上跑通一个视频接收与显示系统；" class="headerlink" title="FPGA 上跑通一个视频接收与显示系统；"></a>FPGA 上跑通一个视频接收与显示系统；</h5><ul><li><input checked="" disabled="" type="checkbox"> I2C 协议；</li><li><input disabled="" type="checkbox"> 跑通DDR模块；</li><li><input disabled="" type="checkbox"> 跑通TFT屏幕模块；</li><li><input disabled="" type="checkbox"> 跑通摄像头模块，完成摄像头到DDR和TFT屏幕的过程；</li></ul><h5 id="尝试一种通用的-AI-加速的硬件架构；"><a href="#尝试一种通用的-AI-加速的硬件架构；" class="headerlink" title="尝试一种通用的 AI 加速的硬件架构；"></a>尝试一种通用的 AI 加速的硬件架构；</h5><ul><li>相比 GPU 使用存取操作更精简的指令；</li><li>它的硬件将是固定的，这意味着放弃 FPGA 可以反复烧写的特点，而是在计算模块、存储、及其通信的架构中寻求创新；</li><li>后期工作可能是进行数字 IC 测试；</li><li>相关的开源项目：<ul><li><a href="https://github.com/pulp-platform/pulp">https://github.com/pulp-platform/pulp</a></li></ul></li></ul><h5 id="搭建从高级编程语言到-verilog-的编译器；"><a href="#搭建从高级编程语言到-verilog-的编译器；" class="headerlink" title="搭建从高级编程语言到 verilog 的编译器；"></a>搭建从高级编程语言到 verilog 的编译器；</h5><ul><li>对算法进行简单的更改就能迅速部署，自动化的进行硬件资源约束下的设计、流水线优化、寄存器资源转移到 DDR 上；</li><li>充分利用 FPGA 可以反复烧写的优势；</li><li>后期工作可能是软件工程；</li><li>相关的开源项目：<ul><li><a href="https://link.zhihu.com/?target=https://github.com/PKU-IDEA/OpenPARF">https://link.zhihu.com/?target=https%3A//github.com/PKU-IDEA/OpenPARF</a></li></ul></li></ul>]]></content>
    
    
    <categories>
      
      <category>工作日记</category>
      
    </categories>
    
    
  </entry>
  
  
  
  
</search>
