<!sDOCTYPE html>
<html>

<head><title>UNIDAD 1</title></head>

<body>

<center><table width="20%" height="20%">
<tr><th>
<img src="Modelo.png" alt="modelo" height="100%" width="100%">
</th></tr>
</table>
</center>
<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<center>
<font color="#ffffff" face="Gill Sans MT" size=7><b>UNIDAD 1</b></font>
<h1><center>
<font color="#ffffff" face="Gill Sans MT" size=7>
<b>MODELOS DE ARQUITECTURAS</b></font>
</center>

<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Los modelos se basan en tres componentes principales los cuales son: <p>
Unidad central de procesamiento (CPU): El cerebro de la computadora, que ejecuta las instrucciones y procesa la información.<p>
Memoria: Donde se almacena la información que la CPU necesita para trabajar, como los programas y los datos.<p>
Entrada/Salida (E/S): Los dispositivos que permiten que la computadora interactúe con el mundo exterior, como el teclado, el ratón, la pantalla y los discos duros.
</p></font></center></th></tr></table></center>

<h1><hr size="20%" color="#ffffff" width="100%" align="center"></hr>
</h1>
</center></h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=6><b>1.1.1 CLASICAS</b></font>
</center></h2>

<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Estas arquitecturas se desarrollaron en las primeras computadoras electromecánicas y de tubos de vacío.Hay dos arquitecturas distintas relacionadas con el uso y distribución de la memoria: Arquitectura de Jonh Von Neumman y Arquitectura Harvard.<p>
Arquitectura Von Neumann La unidad central de proceso (CPU), está conectada a una memoria principal única (casi siempre sólo RAM) donde se guardan las instrucciones del programa y los datos. A dicha memoria se accecde a través de un sistema. <p>
Modelo Harvard Esta arquitectura utiliza los Micro controladores, tiene la unidad central de proceso (CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por medio de dos buses diferentes.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="Clasicas1.png" alt="modelo">
            </td><td><img src="Clasicas2.png" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>

<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.1.2 SEGMENTADAS</b></font>
</center></h2>

<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Estas arquitecturas dividen el proceso de ejecución de instrucciones
 en varias etapas o segmentos, permitiendo que diferentes partes del
 proceso ocurran simultáneamente. Esto es la base del procesamiento
 en pipeline.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="segmentadas.png" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.1.3 DE MULTIPROCESAMIENTO</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Implican el uso de múltiples procesadores que trabajan en paralelo para
 aumentar la capacidad de procesamiento. Los sistemas de multiprocesamiento
 pueden ser de memoria compartida o distribuida.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="multi.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="20%" color="#ffffff" width="100%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=6><b>1.2 ANALISIS DE LOS COMPONENTES</b></font>
</center></h2>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.1 ARQUITECTURAS</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
CISC (Complex Instruction Set Computer) utiliza un conjunto amplio de instrucciones complejas, lo que puede complicar el paralelismo y requiere varios ciclos de reloj por instrucción. Sus ventajas incluyen menor dificultad en la
 creación de compiladores y reducción de costos.<p>
RISC (Reduced Instruction Set Computer) emplea instrucciones simples y
 uniformes, accediendo a la memoria solo con instrucciones de carga y almacenamiento. Su diseño facilita el paralelismo y la segmentación, siendo la tendencia actual en microprocesadores.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="arqui121.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.1.1 UNIDAD CENTRAL DE PROCESAMIENTO</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Es encargado de gestionar todas las instrucciones del dispositivo.<p>
Se encarga de que todo funcione correctamente, y de interpretar todo lo que el sistema operativo o componentes quieran hacer estableciendo las conexiones y realizando los cálculos correctos para su funcionamiento.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1211.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.1.2 UNIDAD ARITMETICA LOGICA</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Es un circuito lógico encargado de operaciones aritméticas y lógicas de datos en un circuito, además de establecer comparaciones lógicas.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1212.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.1.3 REGISTROS</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Estos se encargan de almacenar los valores de cada dato, comando, instrucción o estados binarios y la forma en la que se debe realizar o procesar un dato.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1213.png" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.1.4 BUSES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Un bus es una línea que transfiere información por varios canales, cada una transporta un bit de información.<p>
Hay dos tipos:<p>
-Paralelo: En este se envían los datos por bytes al mismo tiempo con la ayuda de varias líneas con funciones fijas.<p>
-Serie: Los datos son enviados bit a bit y son reconstruidos por medio de registros o rutinas del software.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1214.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.2 MEMORIA</b></font>
</center></h2>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.2.1 CONCEPTOS BASICOS DEL MANEJO DE LA MEMORIA</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
La gestión de memoria o administración de memoria es el acto de gestionar la memoria de un dispositivo informático.<p>
El proceso de asignación de memoria a los programas que la solicitan. La gestión de la memoria principal de una computadora es una tarea de suma importancia para el funcionamiento de la misma.<p>
Los sistemas de memoria virtual separan las direcciones de memoria utilizadas por un proceso de las direcciones físicas reales, permitiendo la separación de procesos e incrementando la cantidad efectiva de memoria de acceso aleatorio utilizando la pagina.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1221.png" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.2.2 MEMORIA PRINCIPAL</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
La memoria del semiconductor utiliza en su arquitectura circuitos integrados basados en semiconductores para almacenar información.<p>
Un chip de memoria de semiconductor puede contener millones de minúsculos transistores o condensadores.<p>
Existen memorias de semiconductor de ambos tipos: volátiles y no volátiles.<p>
En las computadoras modernas, la memoria principal consiste casi exclusivamente en memoria de semiconductor volátil y dinámica, también conocida como memoria dinámica de acceso aleatorio o más comúnmente RAM (Random Access Memory).
</p></font></center></th></tr></table></center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.2.3 MEMORIA CACHE</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Es la memoria de acceso rápido de una computadora, que guarda temporalmente las últimas informaciones procesadas.<p>
La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona de manera similar a la memoria principal, pero es de menor tamaño y de acceso más rápido.<p>
Es usada por el procesador para reducir el tiempo de acceso a datos ubicados en la memoria principal que se utilizan con más frecuencia.<p>
La caché es una memoria que se sitúa entre la unidad central de procesamiento (CPU) y la memoria de acceso aleatorio (RAM) para acelerar el intercambio de datos.
</p></font></center></th></tr></table></center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.3.1 MODULOS DE ENTRADA / SALIDA</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Para poder hacer una operación entre el procesador y un periférico, se necesita conectar estos dispositivos a la computadora y gestionar de manera correcta la transferencia de datos.<p>
Esto, se puede realizar mediante los sistemas de módulos de Entrada/Salida.<p>
Estos módulos están conectados con el procesador y la memoria principal, cada uno controla uno o más dispositivos externos.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1231.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.3.2 ENTRADA / SALIDA PROGRAMADA</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Es un método de transmisión de datos, a través de la entrada/salida, entre una unidad central de procesamiento y un dispositivo periférico. Cada transferencia de datos se realiza mediante una instrucción programada, que involucra la CPU para cada transacción.
</p></font></center></th></tr></table></center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.3.3 ENTRADA/SALIDA MEDIANTE INTERRUPCIONES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Esta técnica evita que el procesador pare o haga algo improductivo, mientras que espera a que el periférico este preparado para hacer una nueva operación.<p>
Su funcionamiento consiste en que el procesador ejecuta instrucciones de un programa.<p>
Al finalizar cada instrucción comprueba si se ha producido una interrupción. 
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1233.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.3.4 ACCESO DIRECTO A MEMORIA</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
El DMA (acceso directo a la memoria) permite que el dispositivo de red mueva los datos del paquete directamente a la memoria del sistema, reduciendo la utilización de la CPU.<p>
Sin embargo, la frecuencia y los intervalos aleatorios en los cuales los paquetes llegan no permiten que el sistema ingrese un estado de energía más bajo.<p>
El coalescentes DMA permite que el NIC recoja los paquetes antes de que inicie un evento DMA.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1234.gif" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.3.5 CANALES Y PROCESADORES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
EL canal de E/S es una extensión del bus del 8088.<p>
Este canal contiene un bus de datos bidireccinal de 8 bits, 20 líneas de dirección, 6 niveles de interrupción, líneas de control para las operaciones de lectura y escritura para la memoria y la E/S, líneas de control de 3 canales de DMA, y líneas de control para el tiempo de refresco de memoria. 
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1235.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.4 BUSES</b></font>
</center></h2>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.4.1 TIPOS DE BUSES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Existen dos tipos de buses:<p>
-Serie: Solamente es capas de transferir los datos bit a bit. Y tiene un único cable que transfiere la información.<p>
-Paralelo: El bus permite transferir varios bits simultáneamente. Aunque parece mas eficiente presenta mas inconvenientes como la frecuencia de reloj en el bus tiene que ser mas reducida, la longitud de cables que forman el bus esta limitada por las interferencias, el ruido y retardo de señales.
</p></font></center></th></tr></table></center>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1241.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.4.2 ESTRUCTURA DE LOS BUSES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Un bus es un medio compartido de comunicación constituido por un conjunto de líneas que conecta las diferentes unidades del computador.<p>
Su función es servir de soporte para la realización de transferencias de información entre dichas unidades.<p>
La unidad que inicia y controla se conoce como master del bus y la unidad sobre la que se realiza la transferencia se conoce como slave.<p>
Los papeles de ambas son dinámicas, de manera que una misma unidad puede realizar ambas funciones de transferencia diferentes.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="1242.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.4.3 JERARQUÍAS DE BUSES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
<center><img src="1243.png" alt="IMG" height="50%" width="50%"></center>
</p></font></center></th></tr></table></center>

<h1><hr size="10%" color="#ffffff" width="80%" align="center"></hr>
</h1>
<h2><center>
<font color="#ffffff" face="Gill Sans MT" size=5><b>1.2.5 INTERRUPCIONES</b></font>
</center></h2>
<center><table width="80%" height="40%" class="center" bgcolor="#000000" border="25" bordercolor="#000000">
<tr><th>
<center><font color="#ffffff" face="Gill Sans MT" size=5><p align="justify">
Diferentes niveles de buses que se utilizan para optimizar la transferencia de datos dentro de la computadora.
</p></font></center></th></tr></table></center><p>

<center><table width="30%" height="30%">
<tr><th>
<div class="image-container">
            <td><img src="125.jpg" alt="modelo"></td>
        </div>
</th></tr>
</table>
</center>

<table width="30%" height="30%">
<tr><th>
<A href="Arquitectura de computadoras.html">
<img src="regreso.png" alt="flecha" height="30%" width="15%">
</th></tr>
</table>

<body bgcolor="#FF0103">
</body>
</html>

