

================================================================
== Vitis HLS Report for 'workload'
================================================================
* Date:           Mon Nov 28 08:49:43 2022

* Version:        2020.2.2 (Build 3118627 on Tue Feb  9 05:13:49 MST 2021)
* Project:        hotspot3D.prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu50-fsvh2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.342 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-------+-------+---------+
    |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline|
    |   min   |   max   |    min    |    max    |  min  |  max  |   Type  |
    +---------+---------+-----------+-----------+-------+-------+---------+
    |    17443|    17443|  58.085 us|  58.085 us|  17443|  17443|     none|
    +---------+---------+-----------+-----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                     |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |              Loop Name              |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- fifo_fill                          |      254|      254|         2|          1|          1|    254|       yes|
        |- VITIS_LOOP_131_1_VITIS_LOOP_132_2  |    16929|    16929|        35|          1|          1|  16896|       yes|
        |- fifo_flush                         |      254|      254|         2|          1|          1|    254|       yes|
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+--------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+---------------------+---------+------+---------+--------+-----+
|DSP                  |        -|     -|        -|       -|    -|
|Expression           |        -|     -|        0|    1287|    -|
|FIFO                 |       30|     -|     2106|    1110|    -|
|Instance             |        -|   528|    57232|   34752|    -|
|Memory               |        -|     -|        -|       -|    -|
|Multiplexer          |        -|     -|        -|     171|    -|
|Register             |        -|     -|    15922|    1856|    -|
+---------------------+---------+------+---------+--------+-----+
|Total                |       30|   528|    75260|   39176|    0|
+---------------------+---------+------+---------+--------+-----+
|Available SLR        |     1344|  2976|   871680|  435840|  320|
+---------------------+---------+------+---------+--------+-----+
|Utilization SLR (%)  |        2|    17|        8|       8|    0|
+---------------------+---------+------+---------+--------+-----+
|Available            |     2688|  5952|  1743360|  871680|  640|
+---------------------+---------+------+---------+--------+-----+
|Utilization (%)      |        1|     8|        4|       4|    0|
+---------------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |               Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_7_full_dsp_1_U9    |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U10   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U11   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U12   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U13   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U14   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U15   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U16   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U17   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U18   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U19   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U20   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U21   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U22   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U23   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U24   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U25   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U26   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U27   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U28   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U29   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U30   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U31   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U32   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U33   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U34   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U35   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U36   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U37   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U38   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U39   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U40   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U41   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U42   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U43   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U44   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U45   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U46   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U47   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U48   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U49   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U50   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U51   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U52   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U53   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U54   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U55   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U56   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U57   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U58   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U59   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U60   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U61   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U62   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U63   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U64   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U65   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U66   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U67   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U68   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U69   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U70   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U71   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U72   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U73   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U74   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U75   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U76   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U77   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U78   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U79   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U80   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U81   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U82   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U83   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U84   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U85   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U86   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U87   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U88   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U89   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U90   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U91   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U92   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U93   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U94   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U95   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U96   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U97   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U98   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U99   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U100  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U101  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U102  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U103  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U104  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U105  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U106  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U107  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U108  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U109  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U110  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U111  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U112  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U113  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U114  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U115  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U116  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U117  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U118  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U119  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U120  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U121  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U122  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U123  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U124  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U125  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U126  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U127  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U128  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U129  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U130  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U131  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U132  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U133  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U134  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U135  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U136  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U137  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U138  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U139  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U140  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U141  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U142  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U143  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U144  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U145  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U146  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U147  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U148  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U149  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U150  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U151  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U152  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U153   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U154   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U155   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U156   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U157   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U158   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U159   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U160   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U161   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U162   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U163   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U164   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U165   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U166   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U167   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U168   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U169   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U170   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U171   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U172   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U173   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U174   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U175   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U176   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U177   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U178   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U179   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U180   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U181   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U182   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U183   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U184   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U185   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U186   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U187   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U188   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U189   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U190   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U191   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U192   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U193   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U194   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U195   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U196   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U197   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U198   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U199   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U200   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U201   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U202   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U203   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U204   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U205   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U206   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U207   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U208   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U209   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U210   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U211   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U212   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U213   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U214   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U215   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U216   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U217   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U218   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U219   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U220   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U221   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U222   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U223   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U224   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U225   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U226   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U227   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U228   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U229   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U230   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U231   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U232   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                                |                                |        0| 528|57232|34752|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    +----------------+---------+------+----+-----+------+-----+---------+
    |      Name      | BRAM_18K|  FF  | LUT| URAM| Depth| Bits| Size:D*B|
    +----------------+---------+------+----+-----+------+-----+---------+
    |fifo0_0_fifo_U  |       15|  1053|   0|    -|   254|  512|   130048|
    |fifo1_0_fifo_U  |       15|  1053|   0|    -|   254|  512|   130048|
    +----------------+---------+------+----+-----+------+-----+---------+
    |Total           |       30|  2106|   0|    0|   508| 1024|   260096|
    +----------------+---------+------+----+-----+------+-----+---------+

    * Expression: 
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |add_ln131_1_fu_2594_p2             |         +|   0|  0|   13|           6|           3|
    |add_ln131_2_fu_1559_p2             |         +|   0|  0|   22|          15|           1|
    |add_ln131_fu_1571_p2               |         +|   0|  0|   14|           7|           1|
    |add_ln132_fu_1701_p2               |         +|   0|  0|   16|           9|           1|
    |add_ln134_fu_1695_p2               |         +|   0|  0|   22|          15|          15|
    |add_ln135_1_fu_1689_p2             |         +|   0|  0|   22|          15|          15|
    |add_ln135_fu_1659_p2               |         +|   0|  0|   14|           7|           2|
    |add_ln139_fu_2610_p2               |         +|   0|  0|   21|          14|          14|
    |l_1_fu_1547_p2                     |         +|   0|  0|   15|           8|           1|
    |l_3_fu_3549_p2                     |         +|   0|  0|   15|           8|           1|
    |ap_block_pp0_stage0_01001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |tmp_2_nbreadreq_fu_528_p3          |       and|   0|  0|    2|           1|           0|
    |tmp_3_nbreadreq_fu_535_p3          |       and|   0|  0|    2|           1|           0|
    |cmp24_i_1_fu_2439_p2               |      icmp|   0|  0|   11|           9|           2|
    |cmp84_fu_1613_p2                   |      icmp|   0|  0|   10|           7|           1|
    |cmp8_mid1_fu_1607_p2               |      icmp|   0|  0|   10|           7|           1|
    |cmp9_i_fu_2878_p2                  |      icmp|   0|  0|   11|           9|           1|
    |icmp33_fu_1645_p2                  |      icmp|   0|  0|   10|           6|           1|
    |icmp_fu_1629_p2                    |      icmp|   0|  0|   10|           6|           1|
    |icmp_ln124_fu_1553_p2              |      icmp|   0|  0|   11|           8|           3|
    |icmp_ln131_fu_1565_p2              |      icmp|   0|  0|   12|          15|          15|
    |icmp_ln132_fu_1577_p2              |      icmp|   0|  0|   11|           9|          10|
    |icmp_ln144_fu_3555_p2              |      icmp|   0|  0|   11|           8|           3|
    |ap_block_pp1_stage0_01001          |        or|   0|  0|    2|           1|           1|
    |ap_block_state13_pp1_stage0_iter8  |        or|   0|  0|    2|           1|           1|
    |ap_block_state3_pp0_stage0_iter1   |        or|   0|  0|    2|           1|           1|
    |ap_block_state42_pp2_stage0_iter1  |        or|   0|  0|    2|           1|           1|
    |ap_block_state7_pp1_stage0_iter2   |        or|   0|  0|    2|           1|           1|
    |empty_59_fu_2433_p2                |        or|   0|  0|    9|           9|           1|
    |east_1_fu_2451_p3                  |    select|   0|  0|   32|           1|          32|
    |east_2_fu_2457_p3                  |    select|   0|  0|   32|           1|          32|
    |east_3_fu_2463_p3                  |    select|   0|  0|   32|           1|          32|
    |east_4_fu_2469_p3                  |    select|   0|  0|   32|           1|          32|
    |east_5_fu_2475_p3                  |    select|   0|  0|   32|           1|          32|
    |east_6_fu_2481_p3                  |    select|   0|  0|   32|           1|          32|
    |east_7_fu_2487_p3                  |    select|   0|  0|   32|           1|          32|
    |east_fu_2445_p3                    |    select|   0|  0|   32|           1|          32|
    |powerIn_V_fu_2616_p3               |    select|   0|  0|  428|           1|         512|
    |select_ln131_1_fu_1591_p3          |    select|   0|  0|    7|           1|           7|
    |select_ln131_2_fu_2589_p3          |    select|   0|  0|    2|           1|           1|
    |select_ln131_3_fu_1651_p3          |    select|   0|  0|    2|           1|           1|
    |select_ln131_4_fu_1665_p3          |    select|   0|  0|    7|           1|           7|
    |select_ln131_fu_1583_p3            |    select|   0|  0|    9|           1|           1|
    |west_16_fu_2894_p3                 |    select|   0|  0|   32|           1|          32|
    |west_17_fu_2911_p3                 |    select|   0|  0|   32|           1|          32|
    |west_18_fu_2928_p3                 |    select|   0|  0|   32|           1|          32|
    |west_19_fu_2945_p3                 |    select|   0|  0|   32|           1|          32|
    |west_20_fu_2962_p3                 |    select|   0|  0|   32|           1|          32|
    |west_21_fu_2979_p3                 |    select|   0|  0|   32|           1|          32|
    |west_22_fu_2996_p3                 |    select|   0|  0|   32|           1|          32|
    |west_fu_2883_p3                    |    select|   0|  0|   32|           1|          32|
    |ap_enable_pp0                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp1_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp2_iter1            |       xor|   0|  0|    2|           2|           1|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |Total                              |          |   0|  0| 1287|         237|        1150|
    +-----------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-----------------------------+----+-----------+-----+-----------+
    |             Name            | LUT| Input Size| Bits| Total Bits|
    +-----------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                    |  43|          8|    1|          8|
    |ap_enable_reg_pp0_iter1      |  14|          3|    1|          3|
    |ap_enable_reg_pp1_iter1      |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter34     |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1      |  14|          3|    1|          3|
    |ap_phi_mux_yy_phi_fu_606_p4  |   9|          2|    7|         14|
    |fifo0_0_din                  |  14|          3|  512|       1536|
    |fifo1_0_din                  |  14|          3|  512|       1536|
    |indvar_flatten_reg_591       |   9|          2|   15|         30|
    |l_2_reg_624                  |   9|          2|    8|         16|
    |l_reg_580                    |   9|          2|    8|         16|
    |x_reg_613                    |   9|          2|    9|         18|
    |yy_reg_602                   |   9|          2|    7|         14|
    +-----------------------------+----+-----------+-----+-----------+
    |Total                        | 171|         36| 1083|       3198|
    +-----------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------+-----+----+-----+-----------+
    |            Name           |  FF | LUT| Bits| Const Bits|
    +---------------------------+-----+----+-----+-----------+
    |add65_i_1_1_reg_5596       |   32|   0|   32|          0|
    |add65_i_1_2_reg_5616       |   32|   0|   32|          0|
    |add65_i_1_3_reg_5636       |   32|   0|   32|          0|
    |add65_i_1_4_reg_5656       |   32|   0|   32|          0|
    |add65_i_1_5_reg_5676       |   32|   0|   32|          0|
    |add65_i_1_6_reg_5696       |   32|   0|   32|          0|
    |add65_i_1_7_reg_5716       |   32|   0|   32|          0|
    |add65_i_1_reg_5576         |   32|   0|   32|          0|
    |add65_i_2_reg_5456         |   32|   0|   32|          0|
    |add65_i_3_reg_5476         |   32|   0|   32|          0|
    |add65_i_4_reg_5496         |   32|   0|   32|          0|
    |add65_i_5_reg_5516         |   32|   0|   32|          0|
    |add65_i_6_reg_5536         |   32|   0|   32|          0|
    |add65_i_7_reg_5556         |   32|   0|   32|          0|
    |add65_i_reg_5416           |   32|   0|   32|          0|
    |add65_i_s_reg_5436         |   32|   0|   32|          0|
    |add66_i_1_1_reg_5316       |   32|   0|   32|          0|
    |add66_i_1_2_reg_5176       |   32|   0|   32|          0|
    |add66_i_1_3_reg_5341       |   32|   0|   32|          0|
    |add66_i_1_4_reg_5356       |   32|   0|   32|          0|
    |add66_i_1_5_reg_5371       |   32|   0|   32|          0|
    |add66_i_1_6_reg_5386       |   32|   0|   32|          0|
    |add66_i_1_7_reg_5401       |   32|   0|   32|          0|
    |add66_i_1_reg_5301         |   32|   0|   32|          0|
    |add66_i_2_reg_5211         |   32|   0|   32|          0|
    |add66_i_3_reg_5226         |   32|   0|   32|          0|
    |add66_i_4_reg_5241         |   32|   0|   32|          0|
    |add66_i_5_reg_5256         |   32|   0|   32|          0|
    |add66_i_6_reg_5271         |   32|   0|   32|          0|
    |add66_i_7_reg_5286         |   32|   0|   32|          0|
    |add66_i_reg_5181           |   32|   0|   32|          0|
    |add66_i_s_reg_5196         |   32|   0|   32|          0|
    |add68_i_1_1_reg_5826       |   32|   0|   32|          0|
    |add68_i_1_2_reg_5836       |   32|   0|   32|          0|
    |add68_i_1_3_reg_5846       |   32|   0|   32|          0|
    |add68_i_1_4_reg_5856       |   32|   0|   32|          0|
    |add68_i_1_5_reg_5866       |   32|   0|   32|          0|
    |add68_i_1_6_reg_5876       |   32|   0|   32|          0|
    |add68_i_1_7_reg_5886       |   32|   0|   32|          0|
    |add68_i_1_reg_5816         |   32|   0|   32|          0|
    |add68_i_2_reg_5756         |   32|   0|   32|          0|
    |add68_i_3_reg_5766         |   32|   0|   32|          0|
    |add68_i_4_reg_5776         |   32|   0|   32|          0|
    |add68_i_5_reg_5786         |   32|   0|   32|          0|
    |add68_i_6_reg_5796         |   32|   0|   32|          0|
    |add68_i_7_reg_5806         |   32|   0|   32|          0|
    |add68_i_reg_5736           |   32|   0|   32|          0|
    |add68_i_s_reg_5746         |   32|   0|   32|          0|
    |add69_i_1_1_reg_5321       |   32|   0|   32|          0|
    |add69_i_1_2_reg_5331       |   32|   0|   32|          0|
    |add69_i_1_3_reg_5346       |   32|   0|   32|          0|
    |add69_i_1_4_reg_5361       |   32|   0|   32|          0|
    |add69_i_1_5_reg_5376       |   32|   0|   32|          0|
    |add69_i_1_6_reg_5391       |   32|   0|   32|          0|
    |add69_i_1_7_reg_5406       |   32|   0|   32|          0|
    |add69_i_1_reg_5306         |   32|   0|   32|          0|
    |add69_i_2_reg_5216         |   32|   0|   32|          0|
    |add69_i_3_reg_5231         |   32|   0|   32|          0|
    |add69_i_4_reg_5246         |   32|   0|   32|          0|
    |add69_i_5_reg_5261         |   32|   0|   32|          0|
    |add69_i_6_reg_5276         |   32|   0|   32|          0|
    |add69_i_7_reg_5291         |   32|   0|   32|          0|
    |add69_i_reg_5186           |   32|   0|   32|          0|
    |add69_i_s_reg_5201         |   32|   0|   32|          0|
    |add71_i_1_1_reg_4711       |   32|   0|   32|          0|
    |add71_i_1_2_reg_4721       |   32|   0|   32|          0|
    |add71_i_1_3_reg_4731       |   32|   0|   32|          0|
    |add71_i_1_4_reg_4741       |   32|   0|   32|          0|
    |add71_i_1_5_reg_4751       |   32|   0|   32|          0|
    |add71_i_1_6_reg_4761       |   32|   0|   32|          0|
    |add71_i_1_7_reg_4771       |   32|   0|   32|          0|
    |add71_i_1_reg_4701         |   32|   0|   32|          0|
    |add71_i_2_reg_4616         |   32|   0|   32|          0|
    |add71_i_3_reg_4631         |   32|   0|   32|          0|
    |add71_i_4_reg_4646         |   32|   0|   32|          0|
    |add71_i_5_reg_4661         |   32|   0|   32|          0|
    |add71_i_6_reg_4676         |   32|   0|   32|          0|
    |add71_i_7_reg_4691         |   32|   0|   32|          0|
    |add71_i_reg_4586           |   32|   0|   32|          0|
    |add71_i_s_reg_4601         |   32|   0|   32|          0|
    |add72_i_1_1_reg_5326       |   32|   0|   32|          0|
    |add72_i_1_2_reg_5336       |   32|   0|   32|          0|
    |add72_i_1_3_reg_5351       |   32|   0|   32|          0|
    |add72_i_1_4_reg_5366       |   32|   0|   32|          0|
    |add72_i_1_5_reg_5381       |   32|   0|   32|          0|
    |add72_i_1_6_reg_5396       |   32|   0|   32|          0|
    |add72_i_1_7_reg_5411       |   32|   0|   32|          0|
    |add72_i_1_reg_5311         |   32|   0|   32|          0|
    |add72_i_2_reg_5221         |   32|   0|   32|          0|
    |add72_i_3_reg_5236         |   32|   0|   32|          0|
    |add72_i_4_reg_5251         |   32|   0|   32|          0|
    |add72_i_5_reg_5266         |   32|   0|   32|          0|
    |add72_i_6_reg_5281         |   32|   0|   32|          0|
    |add72_i_7_reg_5296         |   32|   0|   32|          0|
    |add72_i_reg_5191           |   32|   0|   32|          0|
    |add72_i_s_reg_5206         |   32|   0|   32|          0|
    |add74_i_1_1_reg_5831       |   32|   0|   32|          0|
    |add74_i_1_2_reg_5841       |   32|   0|   32|          0|
    |add74_i_1_3_reg_5851       |   32|   0|   32|          0|
    |add74_i_1_4_reg_5861       |   32|   0|   32|          0|
    |add74_i_1_5_reg_5871       |   32|   0|   32|          0|
    |add74_i_1_6_reg_5881       |   32|   0|   32|          0|
    |add74_i_1_7_reg_5891       |   32|   0|   32|          0|
    |add74_i_1_reg_5821         |   32|   0|   32|          0|
    |add74_i_2_reg_5761         |   32|   0|   32|          0|
    |add74_i_3_reg_5771         |   32|   0|   32|          0|
    |add74_i_4_reg_5781         |   32|   0|   32|          0|
    |add74_i_5_reg_5791         |   32|   0|   32|          0|
    |add74_i_6_reg_5801         |   32|   0|   32|          0|
    |add74_i_7_reg_5811         |   32|   0|   32|          0|
    |add74_i_reg_5741           |   32|   0|   32|          0|
    |add74_i_s_reg_5751         |   32|   0|   32|          0|
    |add_ln134_reg_4146         |   15|   0|   15|          0|
    |add_ln135_1_reg_4141       |   15|   0|   15|          0|
    |add_ln139_reg_4491         |   14|   0|   14|          0|
    |ap_CS_fsm                  |    7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0    |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter14   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter15   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter16   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter17   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter18   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter19   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter20   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter21   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter22   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter23   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter24   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter25   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter26   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter27   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter28   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter29   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter30   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter31   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter32   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter33   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter34   |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8    |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9    |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0    |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1    |    1|   0|    1|          0|
    |bitcast_ln218_1_reg_4326   |   32|   0|   32|          0|
    |bitcast_ln218_2_reg_4331   |   32|   0|   32|          0|
    |bitcast_ln218_3_reg_4336   |   32|   0|   32|          0|
    |bitcast_ln218_4_reg_4341   |   32|   0|   32|          0|
    |bitcast_ln218_5_reg_4346   |   32|   0|   32|          0|
    |bitcast_ln218_6_reg_4351   |   32|   0|   32|          0|
    |bitcast_ln218_7_reg_4356   |   32|   0|   32|          0|
    |bitcast_ln218_reg_4321     |   32|   0|   32|          0|
    |bottom_1_fu_298            |   32|   0|   32|          0|
    |bottom_1_load_reg_4251     |   32|   0|   32|          0|
    |bottom_2_fu_302            |   32|   0|   32|          0|
    |bottom_2_load_reg_4261     |   32|   0|   32|          0|
    |bottom_3_fu_306            |   32|   0|   32|          0|
    |bottom_3_load_reg_4271     |   32|   0|   32|          0|
    |bottom_4_fu_310            |   32|   0|   32|          0|
    |bottom_4_load_reg_4281     |   32|   0|   32|          0|
    |bottom_5_fu_314            |   32|   0|   32|          0|
    |bottom_5_load_reg_4291     |   32|   0|   32|          0|
    |bottom_6_fu_318            |   32|   0|   32|          0|
    |bottom_6_load_reg_4301     |   32|   0|   32|          0|
    |bottom_fu_294              |   32|   0|   32|          0|
    |bottom_load_reg_4241       |   32|   0|   32|          0|
    |center_fu_322              |   32|   0|   32|          0|
    |center_load_reg_4311       |   32|   0|   32|          0|
    |cmp84_reg_4127             |    1|   0|    1|          0|
    |cmp8_mid1_reg_4122         |    1|   0|    1|          0|
    |d_10_reg_4546              |   32|   0|   32|          0|
    |d_11_reg_4551              |   32|   0|   32|          0|
    |d_12_reg_4556              |   32|   0|   32|          0|
    |d_13_reg_4561              |   32|   0|   32|          0|
    |d_14_reg_4566              |   32|   0|   32|          0|
    |d_15_reg_4571              |   32|   0|   32|          0|
    |d_1_reg_4501               |   32|   0|   32|          0|
    |d_2_reg_4506               |   32|   0|   32|          0|
    |d_3_reg_4511               |   32|   0|   32|          0|
    |d_4_reg_4516               |   32|   0|   32|          0|
    |d_5_reg_4521               |   32|   0|   32|          0|
    |d_6_reg_4526               |   32|   0|   32|          0|
    |d_7_reg_4531               |   32|   0|   32|          0|
    |d_8_reg_4536               |   32|   0|   32|          0|
    |d_9_reg_4541               |   32|   0|   32|          0|
    |d_reg_4496                 |   32|   0|   32|          0|
    |east_1_reg_4456            |   32|   0|   32|          0|
    |east_2_reg_4461            |   32|   0|   32|          0|
    |east_3_reg_4466            |   32|   0|   32|          0|
    |east_4_reg_4471            |   32|   0|   32|          0|
    |east_5_reg_4476            |   32|   0|   32|          0|
    |east_6_reg_4481            |   32|   0|   32|          0|
    |east_7_reg_4486            |   32|   0|   32|          0|
    |east_reg_4451              |   32|   0|   32|          0|
    |empty_42_fu_198            |   32|   0|   32|          0|
    |empty_43_fu_202            |   32|   0|   32|          0|
    |empty_44_fu_206            |   32|   0|   32|          0|
    |empty_45_fu_210            |   32|   0|   32|          0|
    |empty_46_fu_214            |   32|   0|   32|          0|
    |empty_47_fu_218            |   32|   0|   32|          0|
    |empty_48_fu_222            |   32|   0|   32|          0|
    |empty_49_fu_226            |   32|   0|   32|          0|
    |empty_50_fu_230            |   32|   0|   32|          0|
    |empty_51_fu_234            |   32|   0|   32|          0|
    |empty_52_fu_238            |   32|   0|   32|          0|
    |empty_53_fu_242            |   32|   0|   32|          0|
    |empty_54_fu_246            |   32|   0|   32|          0|
    |empty_55_fu_250            |   32|   0|   32|          0|
    |empty_56_fu_254            |   32|   0|   32|          0|
    |empty_57_fu_258            |   32|   0|   32|          0|
    |icmp_ln131_reg_4101        |    1|   0|    1|          0|
    |icmp_ln132_reg_4105        |    1|   0|    1|          0|
    |indvar_flatten_reg_591     |   15|   0|   15|          0|
    |l_2_reg_624                |    8|   0|    8|          0|
    |l_reg_580                  |    8|   0|    8|          0|
    |mul63_i_1_1_reg_5106       |   32|   0|   32|          0|
    |mul63_i_1_2_reg_5116       |   32|   0|   32|          0|
    |mul63_i_1_3_reg_5126       |   32|   0|   32|          0|
    |mul63_i_1_4_reg_5136       |   32|   0|   32|          0|
    |mul63_i_1_5_reg_5146       |   32|   0|   32|          0|
    |mul63_i_1_6_reg_5156       |   32|   0|   32|          0|
    |mul63_i_1_7_reg_5166       |   32|   0|   32|          0|
    |mul63_i_1_reg_5096         |   32|   0|   32|          0|
    |mul63_i_2_reg_5016         |   32|   0|   32|          0|
    |mul63_i_3_reg_5046         |   32|   0|   32|          0|
    |mul63_i_4_reg_5056         |   32|   0|   32|          0|
    |mul63_i_5_reg_5066         |   32|   0|   32|          0|
    |mul63_i_6_reg_5076         |   32|   0|   32|          0|
    |mul63_i_7_reg_5086         |   32|   0|   32|          0|
    |mul63_i_reg_5021           |   32|   0|   32|          0|
    |mul63_i_s_reg_5031         |   32|   0|   32|          0|
    |mul64_i_1_1_reg_5111       |   32|   0|   32|          0|
    |mul64_i_1_2_reg_5121       |   32|   0|   32|          0|
    |mul64_i_1_3_reg_5131       |   32|   0|   32|          0|
    |mul64_i_1_4_reg_5141       |   32|   0|   32|          0|
    |mul64_i_1_5_reg_5151       |   32|   0|   32|          0|
    |mul64_i_1_6_reg_5161       |   32|   0|   32|          0|
    |mul64_i_1_7_reg_5171       |   32|   0|   32|          0|
    |mul64_i_1_reg_5101         |   32|   0|   32|          0|
    |mul64_i_2_reg_5041         |   32|   0|   32|          0|
    |mul64_i_3_reg_5051         |   32|   0|   32|          0|
    |mul64_i_4_reg_5061         |   32|   0|   32|          0|
    |mul64_i_5_reg_5071         |   32|   0|   32|          0|
    |mul64_i_6_reg_5081         |   32|   0|   32|          0|
    |mul64_i_7_reg_5091         |   32|   0|   32|          0|
    |mul64_i_reg_5026           |   32|   0|   32|          0|
    |mul64_i_s_reg_5036         |   32|   0|   32|          0|
    |mul67_i_1_1_reg_5601       |   32|   0|   32|          0|
    |mul67_i_1_2_reg_5621       |   32|   0|   32|          0|
    |mul67_i_1_3_reg_5641       |   32|   0|   32|          0|
    |mul67_i_1_4_reg_5661       |   32|   0|   32|          0|
    |mul67_i_1_5_reg_5681       |   32|   0|   32|          0|
    |mul67_i_1_6_reg_5701       |   32|   0|   32|          0|
    |mul67_i_1_7_reg_5721       |   32|   0|   32|          0|
    |mul67_i_1_reg_5581         |   32|   0|   32|          0|
    |mul67_i_2_reg_5461         |   32|   0|   32|          0|
    |mul67_i_3_reg_5481         |   32|   0|   32|          0|
    |mul67_i_4_reg_5501         |   32|   0|   32|          0|
    |mul67_i_5_reg_5521         |   32|   0|   32|          0|
    |mul67_i_6_reg_5541         |   32|   0|   32|          0|
    |mul67_i_7_reg_5561         |   32|   0|   32|          0|
    |mul67_i_reg_5421           |   32|   0|   32|          0|
    |mul67_i_s_reg_5441         |   32|   0|   32|          0|
    |mul70_i_1_1_reg_5606       |   32|   0|   32|          0|
    |mul70_i_1_2_reg_5626       |   32|   0|   32|          0|
    |mul70_i_1_3_reg_5646       |   32|   0|   32|          0|
    |mul70_i_1_4_reg_5666       |   32|   0|   32|          0|
    |mul70_i_1_5_reg_5686       |   32|   0|   32|          0|
    |mul70_i_1_6_reg_5706       |   32|   0|   32|          0|
    |mul70_i_1_7_reg_5726       |   32|   0|   32|          0|
    |mul70_i_1_reg_5586         |   32|   0|   32|          0|
    |mul70_i_2_reg_5466         |   32|   0|   32|          0|
    |mul70_i_3_reg_5486         |   32|   0|   32|          0|
    |mul70_i_4_reg_5506         |   32|   0|   32|          0|
    |mul70_i_5_reg_5526         |   32|   0|   32|          0|
    |mul70_i_6_reg_5546         |   32|   0|   32|          0|
    |mul70_i_7_reg_5566         |   32|   0|   32|          0|
    |mul70_i_reg_5426           |   32|   0|   32|          0|
    |mul70_i_s_reg_5446         |   32|   0|   32|          0|
    |mul73_i_1_1_reg_5611       |   32|   0|   32|          0|
    |mul73_i_1_2_reg_5631       |   32|   0|   32|          0|
    |mul73_i_1_3_reg_5651       |   32|   0|   32|          0|
    |mul73_i_1_4_reg_5671       |   32|   0|   32|          0|
    |mul73_i_1_5_reg_5691       |   32|   0|   32|          0|
    |mul73_i_1_6_reg_5711       |   32|   0|   32|          0|
    |mul73_i_1_7_reg_5731       |   32|   0|   32|          0|
    |mul73_i_1_reg_5591         |   32|   0|   32|          0|
    |mul73_i_2_reg_5471         |   32|   0|   32|          0|
    |mul73_i_3_reg_5491         |   32|   0|   32|          0|
    |mul73_i_4_reg_5511         |   32|   0|   32|          0|
    |mul73_i_5_reg_5531         |   32|   0|   32|          0|
    |mul73_i_6_reg_5551         |   32|   0|   32|          0|
    |mul73_i_7_reg_5571         |   32|   0|   32|          0|
    |mul73_i_reg_5431           |   32|   0|   32|          0|
    |mul73_i_s_reg_5451         |   32|   0|   32|          0|
    |op_assign_10_fu_430        |   32|   0|   32|          0|
    |op_assign_11_fu_434        |   32|   0|   32|          0|
    |op_assign_12_fu_438        |   32|   0|   32|          0|
    |op_assign_13_fu_442        |   32|   0|   32|          0|
    |op_assign_14_fu_446        |   32|   0|   32|          0|
    |op_assign_15_fu_450        |   32|   0|   32|          0|
    |op_assign_16_fu_326        |   32|   0|   32|          0|
    |op_assign_17_fu_330        |   32|   0|   32|          0|
    |op_assign_18_fu_334        |   32|   0|   32|          0|
    |op_assign_19_fu_338        |   32|   0|   32|          0|
    |op_assign_1_fu_394         |   32|   0|   32|          0|
    |op_assign_20_fu_342        |   32|   0|   32|          0|
    |op_assign_21_fu_346        |   32|   0|   32|          0|
    |op_assign_22_fu_350        |   32|   0|   32|          0|
    |op_assign_23_fu_354        |   32|   0|   32|          0|
    |op_assign_24_fu_358        |   32|   0|   32|          0|
    |op_assign_25_fu_362        |   32|   0|   32|          0|
    |op_assign_26_fu_366        |   32|   0|   32|          0|
    |op_assign_27_fu_370        |   32|   0|   32|          0|
    |op_assign_28_fu_374        |   32|   0|   32|          0|
    |op_assign_29_fu_378        |   32|   0|   32|          0|
    |op_assign_2_fu_398         |   32|   0|   32|          0|
    |op_assign_30_fu_382        |   32|   0|   32|          0|
    |op_assign_31_fu_386        |   32|   0|   32|          0|
    |op_assign_3_fu_402         |   32|   0|   32|          0|
    |op_assign_4_fu_406         |   32|   0|   32|          0|
    |op_assign_5_fu_410         |   32|   0|   32|          0|
    |op_assign_6_fu_414         |   32|   0|   32|          0|
    |op_assign_7_fu_418         |   32|   0|   32|          0|
    |op_assign_8_fu_422         |   32|   0|   32|          0|
    |op_assign_9_fu_426         |   32|   0|   32|          0|
    |op_assign_fu_390           |   32|   0|   32|          0|
    |p_10_reg_4716              |   32|   0|   32|          0|
    |p_11_reg_4726              |   32|   0|   32|          0|
    |p_12_reg_4736              |   32|   0|   32|          0|
    |p_13_reg_4746              |   32|   0|   32|          0|
    |p_14_reg_4756              |   32|   0|   32|          0|
    |p_15_reg_4766              |   32|   0|   32|          0|
    |p_1_reg_4596               |   32|   0|   32|          0|
    |p_2_reg_4611               |   32|   0|   32|          0|
    |p_3_reg_4626               |   32|   0|   32|          0|
    |p_4_reg_4641               |   32|   0|   32|          0|
    |p_5_reg_4656               |   32|   0|   32|          0|
    |p_6_reg_4671               |   32|   0|   32|          0|
    |p_7_reg_4686               |   32|   0|   32|          0|
    |p_8_reg_4696               |   32|   0|   32|          0|
    |p_9_reg_4706               |   32|   0|   32|          0|
    |p_reg_4581                 |   32|   0|   32|          0|
    |powerIn_load_reg_4446      |  512|   0|  512|          0|
    |select_ln131_1_reg_4117    |    7|   0|    7|          0|
    |select_ln131_3_reg_4132    |    1|   0|    1|          0|
    |select_ln131_reg_4110      |    9|   0|    9|          0|
    |t_10_reg_4411              |   32|   0|   32|          0|
    |t_11_reg_4416              |   32|   0|   32|          0|
    |t_12_reg_4421              |   32|   0|   32|          0|
    |t_13_reg_4426              |   32|   0|   32|          0|
    |t_14_reg_4431              |   32|   0|   32|          0|
    |t_15_reg_4436              |   32|   0|   32|          0|
    |t_1_reg_4366               |   32|   0|   32|          0|
    |t_2_reg_4371               |   32|   0|   32|          0|
    |t_3_reg_4376               |   32|   0|   32|          0|
    |t_4_reg_4381               |   32|   0|   32|          0|
    |t_5_reg_4386               |   32|   0|   32|          0|
    |t_6_reg_4391               |   32|   0|   32|          0|
    |t_7_reg_4396               |   32|   0|   32|          0|
    |t_8_reg_4401               |   32|   0|   32|          0|
    |t_9_reg_4406               |   32|   0|   32|          0|
    |t_reg_4361                 |   32|   0|   32|          0|
    |tempOut_addr_reg_5896      |   14|   0|   14|          0|
    |tempOut_stage0_V_reg_5901  |  512|   0|  512|          0|
    |trunc_ln131_reg_4136       |    6|   0|    6|          0|
    |west_10_fu_270             |   32|   0|   32|          0|
    |west_10_load_reg_4181      |   32|   0|   32|          0|
    |west_11_fu_274             |   32|   0|   32|          0|
    |west_11_load_reg_4191      |   32|   0|   32|          0|
    |west_12_fu_278             |   32|   0|   32|          0|
    |west_12_load_reg_4201      |   32|   0|   32|          0|
    |west_13_fu_282             |   32|   0|   32|          0|
    |west_13_load_reg_4211      |   32|   0|   32|          0|
    |west_14_fu_286             |   32|   0|   32|          0|
    |west_14_load_reg_4221      |   32|   0|   32|          0|
    |west_15_fu_290             |   32|   0|   32|          0|
    |west_15_load_reg_4231      |   32|   0|   32|          0|
    |west_16_reg_4591           |   32|   0|   32|          0|
    |west_17_reg_4606           |   32|   0|   32|          0|
    |west_18_reg_4621           |   32|   0|   32|          0|
    |west_19_reg_4636           |   32|   0|   32|          0|
    |west_20_reg_4651           |   32|   0|   32|          0|
    |west_21_reg_4666           |   32|   0|   32|          0|
    |west_22_reg_4681           |   32|   0|   32|          0|
    |west_8_fu_262              |   32|   0|   32|          0|
    |west_8_load_reg_4161       |   32|   0|   32|          0|
    |west_9_fu_266              |   32|   0|   32|          0|
    |west_9_load_reg_4171       |   32|   0|   32|          0|
    |west_reg_4576              |   32|   0|   32|          0|
    |x_reg_613                  |    9|   0|    9|          0|
    |yy_reg_602                 |    7|   0|    7|          0|
    |add66_i_1_2_reg_5176       |   64|  32|   32|          0|
    |add_ln135_1_reg_4141       |   64|  32|   15|          0|
    |add_ln139_reg_4491         |   64|  32|   14|          0|
    |bitcast_ln218_1_reg_4326   |   64|  32|   32|          0|
    |bitcast_ln218_2_reg_4331   |   64|  32|   32|          0|
    |bitcast_ln218_3_reg_4336   |   64|  32|   32|          0|
    |bitcast_ln218_4_reg_4341   |   64|  32|   32|          0|
    |bitcast_ln218_5_reg_4346   |   64|  32|   32|          0|
    |bitcast_ln218_6_reg_4351   |   64|  32|   32|          0|
    |bitcast_ln218_7_reg_4356   |   64|  32|   32|          0|
    |bitcast_ln218_reg_4321     |   64|  32|   32|          0|
    |bottom_1_load_reg_4251     |   64|  32|   32|          0|
    |bottom_2_load_reg_4261     |   64|  32|   32|          0|
    |bottom_3_load_reg_4271     |   64|  32|   32|          0|
    |bottom_4_load_reg_4281     |   64|  32|   32|          0|
    |bottom_5_load_reg_4291     |   64|  32|   32|          0|
    |bottom_6_load_reg_4301     |   64|  32|   32|          0|
    |bottom_load_reg_4241       |   64|  32|   32|          0|
    |center_load_reg_4311       |   64|  32|   32|          0|
    |cmp84_reg_4127             |   64|  32|    1|          0|
    |cmp8_mid1_reg_4122         |   64|  32|    1|          0|
    |east_1_reg_4456            |   64|  32|   32|          0|
    |east_3_reg_4466            |   64|  32|   32|          0|
    |east_4_reg_4471            |   64|  32|   32|          0|
    |east_5_reg_4476            |   64|  32|   32|          0|
    |east_6_reg_4481            |   64|  32|   32|          0|
    |east_7_reg_4486            |   64|  32|   32|          0|
    |east_reg_4451              |   64|  32|   32|          0|
    |icmp_ln131_reg_4101        |   64|  32|    1|          0|
    |icmp_ln132_reg_4105        |   64|  32|    1|          0|
    |mul63_i_2_reg_5016         |   64|  32|   32|          0|
    |select_ln131_3_reg_4132    |   64|  32|    1|          0|
    |select_ln131_reg_4110      |   64|  32|    9|          0|
    |t_10_reg_4411              |   64|  32|   32|          0|
    |t_11_reg_4416              |   64|  32|   32|          0|
    |t_12_reg_4421              |   64|  32|   32|          0|
    |t_13_reg_4426              |   64|  32|   32|          0|
    |t_14_reg_4431              |   64|  32|   32|          0|
    |t_15_reg_4436              |   64|  32|   32|          0|
    |t_1_reg_4366               |   64|  32|   32|          0|
    |t_2_reg_4371               |   64|  32|   32|          0|
    |t_3_reg_4376               |   64|  32|   32|          0|
    |t_4_reg_4381               |   64|  32|   32|          0|
    |t_5_reg_4386               |   64|  32|   32|          0|
    |t_6_reg_4391               |   64|  32|   32|          0|
    |t_7_reg_4396               |   64|  32|   32|          0|
    |t_8_reg_4401               |   64|  32|   32|          0|
    |t_9_reg_4406               |   64|  32|   32|          0|
    |t_reg_4361                 |   64|  32|   32|          0|
    |trunc_ln131_reg_4136       |   64|  32|    6|          0|
    |west_10_load_reg_4181      |   64|  32|   32|          0|
    |west_11_load_reg_4191      |   64|  32|   32|          0|
    |west_12_load_reg_4201      |   64|  32|   32|          0|
    |west_13_load_reg_4211      |   64|  32|   32|          0|
    |west_14_load_reg_4221      |   64|  32|   32|          0|
    |west_15_load_reg_4231      |   64|  32|   32|          0|
    |west_8_load_reg_4161       |   64|  32|   32|          0|
    |west_9_load_reg_4171       |   64|  32|   32|          0|
    +---------------------------+-----+----+-----+-----------+
    |Total                      |15922|1856|13827|          0|
    +---------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports    | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------------+-----+-----+------------+--------------+--------------+
|ap_clk            |   in|    1|  ap_ctrl_hs|      workload|  return value|
|ap_rst            |   in|    1|  ap_ctrl_hs|      workload|  return value|
|ap_start          |   in|    1|  ap_ctrl_hs|      workload|  return value|
|ap_done           |  out|    1|  ap_ctrl_hs|      workload|  return value|
|ap_idle           |  out|    1|  ap_ctrl_hs|      workload|  return value|
|ap_ready          |  out|    1|  ap_ctrl_hs|      workload|  return value|
|powerIn_address0  |  out|   15|   ap_memory|       powerIn|         array|
|powerIn_ce0       |  out|    1|   ap_memory|       powerIn|         array|
|powerIn_q0        |   in|  512|   ap_memory|       powerIn|         array|
|tempIn_address0   |  out|   15|   ap_memory|        tempIn|         array|
|tempIn_ce0        |  out|    1|   ap_memory|        tempIn|         array|
|tempIn_q0         |   in|  512|   ap_memory|        tempIn|         array|
|tempOut_address0  |  out|   14|   ap_memory|       tempOut|         array|
|tempOut_ce0       |  out|    1|   ap_memory|       tempOut|         array|
|tempOut_we0       |  out|    1|   ap_memory|       tempOut|         array|
|tempOut_d0        |  out|  512|   ap_memory|       tempOut|         array|
|cc                |   in|   32|     ap_none|            cc|        scalar|
|cwe               |   in|   32|     ap_none|           cwe|        scalar|
|cns               |   in|   32|     ap_none|           cns|        scalar|
|ctb               |   in|   32|     ap_none|           ctb|        scalar|
|stepDivCap        |   in|   32|     ap_none|    stepDivCap|        scalar|
|amb_temp          |   in|   32|     ap_none|      amb_temp|        scalar|
+------------------+-----+-----+------------+--------------+--------------+

