clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_0_0_adra 10 std_logic_vector sc_lv
vec_rsc_0_0_da 64 std_logic_vector sc_lv
vec_rsc_0_0_wea 1 std_logic sc_logic
vec_rsc_0_0_qa 64 std_logic_vector sc_lv
vec_rsc_triosy_0_0_lz 1 std_logic sc_logic
vec_rsc_0_1_adra 10 std_logic_vector sc_lv
vec_rsc_0_1_da 64 std_logic_vector sc_lv
vec_rsc_0_1_wea 1 std_logic sc_logic
vec_rsc_0_1_qa 64 std_logic_vector sc_lv
vec_rsc_triosy_0_1_lz 1 std_logic sc_logic
vec_rsc_0_2_adra 10 std_logic_vector sc_lv
vec_rsc_0_2_da 64 std_logic_vector sc_lv
vec_rsc_0_2_wea 1 std_logic sc_logic
vec_rsc_0_2_qa 64 std_logic_vector sc_lv
vec_rsc_triosy_0_2_lz 1 std_logic sc_logic
vec_rsc_0_3_adra 10 std_logic_vector sc_lv
vec_rsc_0_3_da 64 std_logic_vector sc_lv
vec_rsc_0_3_wea 1 std_logic sc_logic
vec_rsc_0_3_qa 64 std_logic_vector sc_lv
vec_rsc_triosy_0_3_lz 1 std_logic sc_logic
p_rsc_dat 64 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 64 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
