<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1507054910">
  <File Type="RDS-PROPCONSTRS" Name="vga_ref_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="vga_ref.tcl"/>
  <File Type="RDS-RDS" Name="vga_ref.vds"/>
  <File Type="RDS-UTIL" Name="vga_ref_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="vga_ref_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="vga_ref.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="vga_ref_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="vga_ref_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/ForegroundBRAM/ForegroundBRAM.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ref_pack.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Documents/Master EEE/Advance/VHDL/VGA_test/VGA_test.srcs/sources_1/new/ref_pack.vhd"/>
        <Attr Name="ImportTime" Val="1506354547"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Foreground_Address_Gen.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ForegroundBRAM_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/bd/ForegroundBRAM/hdl/ForegroundBRAM_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1507032938"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/clk/clk.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_1/project_1.srcs/sources_1/bd/clk/clk.bd"/>
        <Attr Name="ImportTime" Val="1506985260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGA.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Documents/Master EEE/Advance/VHDL/VGA_test/VGA_test.srcs/sources_1/new/VGA.vhd"/>
        <Attr Name="ImportTime" Val="1506355082"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Selector_backforth.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Foreground_top.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/clk_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/bd/clk/hdl/clk_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1507013379"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Background.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_1/project_1.srcs/sources_1/new/Background.vhd"/>
        <Attr Name="ImportTime" Val="1506991550"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/vga_ref.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/new/gpu_0/hdl/vga_ref.vhd"/>
        <Attr Name="ImportTime" Val="1507052912"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/BigCar1.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="vga_ref"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="//puma.student.lth.se/mi3105is-s/Downloads/vga_constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_clk_wiz_0_1"/>
</GenRun>
