延迟 电路 以及 采用 该 延迟 电路 的 DDR 系统 本发明 提供 一种 延迟 电路 以及 采用 该 延迟 电路 的 DDR 系统 ， 延迟 电路 包括 ： 数字 延迟 模块 ， 其 用于 对 一 输入 时钟 信号 进行 延迟 处理 ， 并 输出 延迟 后 的 时钟 信号 ； 插值 电路 包括 双 相位 信号 产生 单元 和 相位 插值 单元 ， 双 相位 信号 产生 单元 基于 数字 延迟 模块 输出 的 时钟 信号 通过 其 第一 输出 端 和 第二 输出 端 分别 输出 第一 相位 信号 和 第二 相位 信号 ； 相位 插值 单元 包括 第一 输入 端 、 第二 输入 端 和 输出 端 ， 相位 插值 单元 的 第一 输入 端 和 第二 输入 端 分别 与 双 相位 信号 产生 单元 的 第一 输出 端 和 第二 输出 端 相连 ， 相位 插值 单元 通过 其 输出 端 输出 相位 介于 第一 相位 信号 和 第二 相位 信号 之间 的 输出 时钟 信号 。 与 现有 技术 相比 ， 本发明 可以 实现 解析度 更 高 的 时钟 的 多 相位 输出 。 
