---
title: 门电路
tags: 数字逻辑电路
article_header:
  type: cover
  image:
    src: /assets/images/digital_circuit.jpg
---

<!--more-->

## 一、二极管门电路

### (一) 二极管与门

![](/assets/images/digital_circuit/gate/1.png)

设$V_{cc}=5V$

加到A、B上的电压：$V_{IH}=3V$，$V_{IL}=0V$

导通压降：$V_{DF}=0.7V$

![](/assets/images/digital_circuit/gate/2.png)

### (二) 二极管或门

![](/assets/images/digital_circuit/gate/3.png)

设$V_{cc}=5V$

加到A、B上的电压：$V_{IH}=3V$，$V_{IL}=0V$

导通压降：$V_{DF}=0.7V$

![](/assets/images/digital_circuit/gate/4.png)

### (三) 缺点

* 电平有偏移
* 带负载能力差

故只用于IC内部电路

## 二、CMOS门电路

### (一) CMOS反相器

#### 1、电路结构

![](/assets/images/digital_circuit/gate/5.png)

#### 2、传输特性

##### (1) 电压传输特性

![](/assets/images/digital_circuit/gate/6.png)

##### (2) 电流传输特性

![](/assets/images/digital_circuit/gate/7.png)

#### 3、输入噪声容限

![](/assets/images/digital_circuit/gate/8.png)

可通过提高$V_{DD}$来提高噪声容限

#### 4、静态特性

##### (1) 输入特性

![](/assets/images/digital_circuit/gate/9.png)

##### (2)输出特性

![](/assets/images/digital_circuit/gate/10.png)

![](/assets/images/digital_circuit/gate/11.png)

#### 5、动态特性

##### (1) 传输延迟时间

![](/assets/images/digital_circuit/gate/12.png)

##### (2) 交流噪声容限

![](/assets/images/digital_circuit/gate/13.png)

* 噪声电压作用时间越短、电源电压越高，交流噪声容
  限越大  
* 交流噪声容限远大于直流噪声容限  


##### (3) 动态功耗

###### a. 电容充放电功耗

![](/assets/images/digital_circuit/gate/14.png)

  $V_I↓,\ V_{DD}$经$T_1$向$C_L$充电，有$i_p$；

$V_I↑,\ C_L$经$T_2$放电，有$i_N$

由
$$
P_c=\frac{1}{T}[\int^{\tau/2}_0i_Nv_odt+\int^\tau_{\tau/2}i_p(V_{DD}-v_o)dt]\\
i_N=-C_L\frac{dv_o}{dt}\\
i_p=C_L\frac{dv_o}{dt}=-C_L\frac{d(V_{DD}-v_o)}{dt}
$$
解得：
$$
P_c=C_LfV_{DD}^2
$$

###### b. 导通功耗

![](/assets/images/digital_circuit/gate/15.png)
$$
P_T=V_{DD}I_{TAV}=C_{PD}fV_{DD}^2,其中I_{TAV}=\frac{1}{T}(\int^{t_2}_{t_1}i_Tdt+\int^{t_4}_{t_3}i_Tdt)
$$

###### c. 总的动态功耗

$$
P_D=P_T+P_C
$$

#### 6、扇出

**定义**：以数字表示电路输出端能够驱动同类型负载电路输入端的数目  

![](/assets/images/digital_circuit/gate/16.png)

* 静态工作情况下：扇出数目极大
* 动态工作情况下：由于电容充放电的影响，扇出数目与高低电平切换
  频率密切相关
* 1MHz下，扇出数大于50，随着工作频率升高下降  

### (二) 与非门

#### 1、电路结构

![](/assets/images/digital_circuit/gate/17.png)

#### 2、缺点

![](/assets/images/digital_circuit/gate/18.png)

**解决办法：**带缓冲器的CMOS门

![](/assets/images/digital_circuit/gate/19.png)

### (三) 或非门

![](/assets/images/digital_circuit/gate/20.png)

### (四) 漏极开路的门电路 (OD门)

![](/assets/images/digital_circuit/gate/21.png)

#### 1、特点 

* 可将输出并联使用，实现线与或用作电平转换、驱动器
* 使用时允许外接$R_L$，$V'_{DD}$ （$V'_{DD}$可以不等于$V_{DD}$）  

#### 2、线与接法

![](/assets/images/digital_circuit/gate/22.png)

#### 3、$R_L$计算方法

##### (1) 当所有OD门同时截止、输出为高电平时

![](/assets/images/digital_circuit/gate/23.png)
$$
V_{DD}-(nI_{OH}+mI_{IH})R_L\geq V_{OH}\\
R_L\leq (V_{DD}-V_{OH})/(nI_{OH}+mI_{IH})=R_{L(max)}
$$

其中 ，
n:OD门的数目
m:负载门高电平输入电流的数目  

##### (2)   当输出为低电平且仅有一OD门导通时  

![](/assets/images/digital_circuit/gate/24.png)
$$
(V_{DD}-V_{OL})/R_L+m'|I_{IL}|\leq I_{OL(max)}\\
R_L \geq(V_{DD}-V_{DL})/(I_{OL(max)}-m'|I_{IL}|)=R_{L(max)}
$$
  m’:负载门低电平输入电流的数目  

### (五) 传输门

![](/assets/images/digital_circuit/gate/25.png)

**双向模拟开关：**

![](/assets/images/digital_circuit/gate/26.png)

### (六) 三态输出门

![](/assets/images/digital_circuit/gate/27.png)

当$EN'=0$时，$Y=A'$
当$EN'=1$时，$Y=Z$(高阻)

## 三、TTL门电路

### (一) TTL反相器

#### 1、电路结构

![](/assets/images/digital_circuit/gate/28.png)

#### 2、电压传输特性

![](/assets/images/digital_circuit/gate/29.png)

![](/assets/images/digital_circuit/gate/30.png)

![](/assets/images/digital_circuit/gate/31.png)

**特点：**

* 倒相级：$T_2$的输出$V_{C2}$和$V_{e2}$变化方向相反

* 推拉式：$T_4$和$T_5$总有一个导通、一个截止

* $D_1$抑制反向干扰

  $D_2$保证$T_5$导通时$T_4$可靠的截止

#### 3、输入特性

![](/assets/images/digital_circuit/gate/32.png)

#### 4、输出特性

![](/assets/images/digital_circuit/gate/33.png)