TimeQuest Timing Analyzer report for Proyect4
Mon Jun 24 14:38:36 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Proyect4                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 249.63 MHz ; 249.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.006 ; -53.883       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.006 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 4.043      ;
; -2.944 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.980      ;
; -2.908 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.945      ;
; -2.900 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.936      ;
; -2.891 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.927      ;
; -2.881 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.918      ;
; -2.824 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.861      ;
; -2.797 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.834      ;
; -2.771 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.808      ;
; -2.751 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.787      ;
; -2.722 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.758      ;
; -2.711 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.748      ;
; -2.670 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.707      ;
; -2.651 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.688      ;
; -2.637 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.674      ;
; -2.636 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.673      ;
; -2.632 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.669      ;
; -2.613 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.650      ;
; -2.612 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.609 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.646      ;
; -2.579 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.616      ;
; -2.578 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.614      ;
; -2.572 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.609      ;
; -2.564 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.600      ;
; -2.560 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.597      ;
; -2.559 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.596      ;
; -2.559 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.595      ;
; -2.556 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.593      ;
; -2.539 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.576      ;
; -2.536 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.573      ;
; -2.516 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.553      ;
; -2.504 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.540      ;
; -2.490 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[3]      ; clk          ; clk         ; 1.000        ; 0.002      ; 3.528      ;
; -2.485 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.522      ;
; -2.479 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.516      ;
; -2.439 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.476      ;
; -2.430 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.467      ;
; -2.428 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.464      ;
; -2.419 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.455      ;
; -2.413 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.450      ;
; -2.392 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.428      ;
; -2.390 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.427      ;
; -2.390 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.426      ;
; -2.379 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.416      ;
; -2.373 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.410      ;
; -2.331 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.368      ;
; -2.324 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.360      ;
; -2.320 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.356      ;
; -2.315 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.352      ;
; -2.301 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.338      ;
; -2.292 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.329      ;
; -2.281 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.318      ;
; -2.279 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.316      ;
; -2.273 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.310      ;
; -2.260 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.297      ;
; -2.246 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.282      ;
; -2.234 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.271      ;
; -2.228 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.265      ;
; -2.210 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.247      ;
; -2.205 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.242      ;
; -2.184 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.221      ;
; -2.175 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.211      ;
; -2.167 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.202      ;
; -2.152 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.187      ;
; -2.151 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.188      ;
; -2.104 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.140      ;
; -2.104 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.141      ;
; -2.096 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.132      ;
; -2.096 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.131      ;
; -2.081 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.116      ;
; -2.076 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.111      ;
; -2.037 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.074      ;
; -2.036 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.073      ;
; -2.033 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.069      ;
; -2.033 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.001      ; 3.070      ;
; -2.025 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.060      ;
; -2.010 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.045      ;
; -2.009 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 3.045      ;
; -2.006 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.043      ;
; -2.005 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.040      ;
; -1.998 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 1.000        ; 0.002      ; 3.036      ;
; -1.996 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|a_reg[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.033      ;
; -1.994 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.029      ;
; -1.989 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.024      ;
; -1.968 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.003      ;
; -1.965 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.002      ; 3.003      ;
; -1.954 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.989      ;
; -1.952 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.988      ;
; -1.939 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.974      ;
; -1.934 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.969      ;
; -1.923 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.958      ;
; -1.897 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.932      ;
; -1.883 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.918      ;
; -1.881 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.917      ;
; -1.871 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.908      ;
; -1.868 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.903      ;
; -1.863 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.898      ;
; -1.852 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.887      ;
; -1.832 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.868      ;
; -1.815 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.850      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Proyect4:inst|state.idle    ; Proyect4:inst|state.idle    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect4:inst|state.final   ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.654 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|state.r_b     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.746 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.012      ;
; 0.809 ; Proyect4:inst|state.r_b     ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; Proyect4:inst|state.r_b     ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.847 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|state.dato_b  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.988 ; Proyect4:inst|state.idle    ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 1.128 ; Proyect4:inst|state.final   ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.392      ;
; 1.166 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.431      ;
; 1.178 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|state.r_a     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.442      ;
; 1.213 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.259 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.524      ;
; 1.417 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.682      ;
; 1.442 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.707      ;
; 1.445 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.710      ;
; 1.445 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.710      ;
; 1.505 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.524 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.002      ; 1.792      ;
; 1.543 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.002      ; 1.811      ;
; 1.668 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.699 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.701 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.710 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.977      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[2]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[4]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[5]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[6]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[7]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[1]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.749 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[0]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.016      ;
; 1.758 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.792 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.800 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.065      ;
; 1.825 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.090      ;
; 1.828 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.093      ;
; 1.862 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.127      ;
; 1.870 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.135      ;
; 1.871 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.002      ; 2.139      ;
; 1.886 ; Proyect4:inst|state.r_a     ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.002      ; 2.154      ;
; 1.887 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 2.154      ;
; 1.887 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.002      ; 2.155      ;
; 1.893 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.910 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.914 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.933 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[1]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.201      ;
; 1.934 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[6]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.202      ;
; 1.949 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.215      ;
; 1.955 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.220      ;
; 1.964 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.230      ;
; 1.979 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.981 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.246      ;
; 1.986 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.253      ;
; 1.992 ; Proyect4:inst|state.r_a     ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.002      ; 2.260      ;
; 2.026 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|b_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.292      ;
; 2.032 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.298      ;
; 2.035 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.051 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.317      ;
; 2.077 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.343      ;
; 2.082 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.089 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.090 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.122 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.388      ;
; 2.153 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.154 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 2.420      ;
; 2.158 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 2.425      ;
; 2.160 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.426      ;
; 2.166 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.432      ;
; 2.169 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|b_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.435      ;
; 2.174 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.439      ;
; 2.184 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.449      ;
; 2.193 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.459      ;
; 2.194 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.461      ;
; 2.200 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[1]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.468      ;
; 2.200 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[2]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.468      ;
; 2.200 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[3]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.468      ;
; 2.200 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[6]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.468      ;
; 2.200 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.468      ;
; 2.218 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.486      ;
; 2.227 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[2]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.495      ;
; 2.231 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.497      ;
; 2.234 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|b_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.500      ;
; 2.245 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.510      ;
; 2.258 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 0.000        ; 0.002      ; 2.526      ;
; 2.264 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.530      ;
; 2.268 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 2.534      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.273 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.538      ;
; 2.277 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.544      ;
; 2.281 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.546      ;
; 2.281 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 2.548      ;
; 2.296 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.562      ;
; 2.302 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.568      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.a_mayor ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.a_mayor ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.b_mayor ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.b_mayor ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.dato_a  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.dato_a  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.dato_b  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.dato_b  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.final   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.final   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.idle    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.idle    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.r_a     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.r_a     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.r_b     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.r_b     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[6]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dato[*]   ; clk        ; 2.619 ; 2.619 ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; 2.129 ; 2.129 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; 1.741 ; 1.741 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; 1.440 ; 1.440 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; 2.619 ; 2.619 ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; 1.227 ; 1.227 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; 1.766 ; 1.766 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; 1.622 ; 1.622 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; 2.385 ; 2.385 ; Rise       ; clk             ;
; a         ; clk        ; 5.853 ; 5.853 ; Rise       ; clk             ;
; b         ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Dato[*]   ; clk        ; -0.059 ; -0.059 ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; -1.505 ; -1.505 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; -1.296 ; -1.296 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; -1.182 ; -1.182 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; -0.059 ; -0.059 ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; -0.730 ; -0.730 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; -1.317 ; -1.317 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; -1.386 ; -1.386 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; -1.161 ; -1.161 ; Rise       ; clk             ;
; a         ; clk        ; -3.644 ; -3.644 ; Rise       ; clk             ;
; b         ; clk        ; -3.982 ; -3.982 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 9.005 ; 9.005 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 8.501 ; 8.501 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 8.475 ; 8.475 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 8.751 ; 8.751 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 9.005 ; 9.005 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 8.735 ; 8.735 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 8.718 ; 8.718 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 7.993 ; 7.993 ; Rise       ; clk             ;
; fin        ; clk        ; 7.799 ; 7.799 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 7.234 ; 7.234 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 7.330 ; 7.330 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 7.234 ; 7.234 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 7.602 ; 7.602 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 7.336 ; 7.336 ; Rise       ; clk             ;
; fin        ; clk        ; 7.799 ; 7.799 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 6.140 ;    ;    ; 6.140 ;
; Dato[1]    ; Datito[1]   ; 5.681 ;    ;    ; 5.681 ;
; Dato[2]    ; Datito[2]   ; 5.152 ;    ;    ; 5.152 ;
; Dato[3]    ; Datito[3]   ; 5.555 ;    ;    ; 5.555 ;
; Dato[4]    ; Datito[4]   ; 5.787 ;    ;    ; 5.787 ;
; Dato[5]    ; Datito[5]   ; 6.042 ;    ;    ; 6.042 ;
; Dato[6]    ; Datito[6]   ; 5.265 ;    ;    ; 5.265 ;
; Dato[7]    ; Datito[7]   ; 6.333 ;    ;    ; 6.333 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 6.140 ;    ;    ; 6.140 ;
; Dato[1]    ; Datito[1]   ; 5.681 ;    ;    ; 5.681 ;
; Dato[2]    ; Datito[2]   ; 5.152 ;    ;    ; 5.152 ;
; Dato[3]    ; Datito[3]   ; 5.555 ;    ;    ; 5.555 ;
; Dato[4]    ; Datito[4]   ; 5.787 ;    ;    ; 5.787 ;
; Dato[5]    ; Datito[5]   ; 6.042 ;    ;    ; 6.042 ;
; Dato[6]    ; Datito[6]   ; 5.265 ;    ;    ; 5.265 ;
; Dato[7]    ; Datito[7]   ; 6.333 ;    ;    ; 6.333 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.778 ; -9.652        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.778 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.810      ;
; -0.763 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.795      ;
; -0.752 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.783      ;
; -0.734 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.766      ;
; -0.721 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.752      ;
; -0.700 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.687 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.719      ;
; -0.676 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.672 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.704      ;
; -0.667 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.699      ;
; -0.654 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.685      ;
; -0.642 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.673      ;
; -0.637 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.669      ;
; -0.632 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.664      ;
; -0.622 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.654      ;
; -0.621 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.653      ;
; -0.617 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.616 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[3]      ; clk          ; clk         ; 1.000        ; 0.002      ; 1.650      ;
; -0.610 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.603 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.634      ;
; -0.598 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.630      ;
; -0.596 ; Proyect4:inst|r_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.628      ;
; -0.588 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.620      ;
; -0.579 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.610      ;
; -0.577 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.574 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.572 ; Proyect4:inst|r_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.604      ;
; -0.552 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.584      ;
; -0.550 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.581      ;
; -0.550 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.545 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.545 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.545 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.577      ;
; -0.535 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.527 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.559      ;
; -0.521 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.553      ;
; -0.512 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.543      ;
; -0.510 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.541      ;
; -0.505 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.500 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.531      ;
; -0.497 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.529      ;
; -0.491 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.523      ;
; -0.489 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.520      ;
; -0.486 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.518      ;
; -0.479 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.511      ;
; -0.476 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.508      ;
; -0.474 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.505      ;
; -0.461 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.493      ;
; -0.456 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.488      ;
; -0.443 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.475      ;
; -0.441 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.438 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.470      ;
; -0.433 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.465      ;
; -0.430 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.463      ;
; -0.428 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.460      ;
; -0.427 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.459      ;
; -0.413 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.445      ;
; -0.412 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.444      ;
; -0.409 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.441      ;
; -0.408 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.439      ;
; -0.405 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.437      ;
; -0.399 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.431      ;
; -0.394 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.426      ;
; -0.392 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.424      ;
; -0.377 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.410      ;
; -0.375 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|a_reg[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.408      ;
; -0.374 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.406      ;
; -0.373 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.404      ;
; -0.363 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.395      ;
; -0.357 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.389      ;
; -0.352 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.384      ;
; -0.351 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.383      ;
; -0.351 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.382      ;
; -0.348 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.381      ;
; -0.347 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.379      ;
; -0.347 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.378      ;
; -0.339 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.371      ;
; -0.338 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.369      ;
; -0.333 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[1]      ; clk          ; clk         ; 1.000        ; 0.002      ; 1.367      ;
; -0.333 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[2]      ; clk          ; clk         ; 1.000        ; 0.002      ; 1.367      ;
; -0.333 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[6]      ; clk          ; clk         ; 1.000        ; 0.002      ; 1.367      ;
; -0.333 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 1.000        ; 0.002      ; 1.367      ;
; -0.332 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.365      ;
; -0.331 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; -0.001     ; 1.362      ;
; -0.322 ; Proyect4:inst|b_reg[3]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.354      ;
; -0.321 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.352      ;
; -0.316 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.347      ;
; -0.313 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 1.000        ; 0.000      ; 1.345      ;
; -0.304 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.336      ;
; -0.303 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.334      ;
; -0.299 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.289 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.321      ;
; -0.286 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.317      ;
; -0.282 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.314      ;
; -0.281 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.312      ;
; -0.280 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.312      ;
; -0.278 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.311      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Proyect4:inst|state.idle    ; Proyect4:inst|state.idle    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect4:inst|state.final   ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.323 ; Proyect4:inst|state.b_mayor ; Proyect4:inst|state.r_b     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.345 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.365 ; Proyect4:inst|state.r_b     ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Proyect4:inst|state.r_b     ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.388 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|state.dato_b  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.447 ; Proyect4:inst|state.idle    ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.518 ; Proyect4:inst|state.final   ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.669      ;
; 0.528 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.679      ;
; 0.550 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|state.dato_a  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.559 ; Proyect4:inst|state.r_b     ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|state.r_a     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.711      ;
; 0.634 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.640 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.676 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 0.829      ;
; 0.689 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.711 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 0.864      ;
; 0.727 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.879      ;
; 0.738 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.739 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.891      ;
; 0.772 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.774 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.778 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.793 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.946      ;
; 0.804 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|a_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.809 ; Proyect4:inst|state.a_mayor ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.810 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; -0.001     ; 0.961      ;
; 0.810 ; Proyect4:inst|r_reg[3]      ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.818 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.969      ;
; 0.829 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.839 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 0.992      ;
; 0.842 ; Proyect4:inst|state.r_a     ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 0.995      ;
; 0.846 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 0.998      ;
; 0.853 ; Proyect4:inst|state.dato_b  ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.006      ;
; 0.856 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.007      ;
; 0.864 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.865 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[2]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[3]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[4]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[5]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[6]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[7]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[1]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; Proyect4:inst|state.dato_a  ; Proyect4:inst|b_reg[0]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.022      ;
; 0.870 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.021      ;
; 0.872 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.025      ;
; 0.876 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.879 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.031      ;
; 0.881 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[6]      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.035      ;
; 0.882 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[1]      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.036      ;
; 0.892 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.895 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.899 ; Proyect4:inst|a_reg[4]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.900 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.901 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; -0.001     ; 1.052      ;
; 0.902 ; Proyect4:inst|state.r_a     ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 1.055      ;
; 0.911 ; Proyect4:inst|b_reg[5]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.914 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.920 ; Proyect4:inst|b_reg[4]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.925 ; Proyect4:inst|r_reg[4]      ; Proyect4:inst|b_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.933 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; -0.001     ; 1.084      ;
; 0.935 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.940 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.949 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.950 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.951 ; Proyect4:inst|a_reg[2]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.102      ;
; 0.952 ; Proyect4:inst|state.idle    ; Proyect4:inst|a_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.956 ; Proyect4:inst|a_reg[6]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.107      ;
; 0.969 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.970 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.974 ; Proyect4:inst|r_reg[6]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.975 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.126      ;
; 0.984 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|b_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.136      ;
; 0.984 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.136      ;
; 0.984 ; Proyect4:inst|a_reg[1]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; -0.001     ; 1.135      ;
; 0.991 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.142      ;
; 0.994 ; Proyect4:inst|a_reg[5]      ; Proyect4:inst|r_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 1.000 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.153      ;
; 1.001 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[2]      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.155      ;
; 1.001 ; Proyect4:inst|r_reg[0]      ; Proyect4:inst|b_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 1.004 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 1.005 ; Proyect4:inst|b_reg[2]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.157      ;
; 1.008 ; Proyect4:inst|r_reg[7]      ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 1.008 ; Proyect4:inst|a_reg[3]      ; Proyect4:inst|r_reg[4]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.159      ;
; 1.011 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; -0.001     ; 1.162      ;
; 1.013 ; Proyect4:inst|b_reg[7]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.165      ;
; 1.019 ; Proyect4:inst|b_reg[1]      ; Proyect4:inst|r_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.171      ;
; 1.025 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|state.a_mayor ; clk          ; clk         ; 0.000        ; 0.000      ; 1.177      ;
; 1.026 ; Proyect4:inst|a_reg[0]      ; Proyect4:inst|r_reg[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.177      ;
; 1.032 ; Proyect4:inst|b_reg[6]      ; Proyect4:inst|r_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 1.034 ; Proyect4:inst|r_reg[5]      ; Proyect4:inst|a_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.186      ;
; 1.035 ; Proyect4:inst|state.r_a     ; Proyect4:inst|a_reg[0]      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.189      ;
; 1.037 ; Proyect4:inst|a_reg[7]      ; Proyect4:inst|state.b_mayor ; clk          ; clk         ; 0.000        ; 0.001      ; 1.190      ;
; 1.039 ; Proyect4:inst|b_reg[0]      ; Proyect4:inst|r_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.191      ;
; 1.040 ; Proyect4:inst|state.r_a     ; Proyect4:inst|state.final   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.193      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|a_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|a_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|b_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|b_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|r_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|r_reg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.a_mayor ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.a_mayor ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.b_mayor ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.b_mayor ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.dato_a  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.dato_a  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.dato_b  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.dato_b  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.final   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.final   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.idle    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.idle    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.r_a     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.r_a     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Proyect4:inst|state.r_b     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Proyect4:inst|state.r_b     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|a_reg[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|a_reg[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b_reg[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b_reg[6]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dato[*]   ; clk        ; 0.920 ; 0.920 ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; 0.677 ; 0.677 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; 0.490 ; 0.490 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; 0.346 ; 0.346 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; 0.910 ; 0.910 ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; 0.242 ; 0.242 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; 0.527 ; 0.527 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; 0.402 ; 0.402 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; 0.920 ; 0.920 ; Rise       ; clk             ;
; a         ; clk        ; 3.077 ; 3.077 ; Rise       ; clk             ;
; b         ; clk        ; 3.019 ; 3.019 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Dato[*]   ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; -0.388 ; -0.388 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; -0.211 ; -0.211 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; -0.004 ; -0.004 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; -0.315 ; -0.315 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; -0.346 ; -0.346 ; Rise       ; clk             ;
; a         ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
; b         ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 4.726 ; 4.726 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
; fin        ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
; fin        ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 3.261 ;    ;    ; 3.261 ;
; Dato[1]    ; Datito[1]   ; 3.060 ;    ;    ; 3.060 ;
; Dato[2]    ; Datito[2]   ; 2.803 ;    ;    ; 2.803 ;
; Dato[3]    ; Datito[3]   ; 2.990 ;    ;    ; 2.990 ;
; Dato[4]    ; Datito[4]   ; 3.071 ;    ;    ; 3.071 ;
; Dato[5]    ; Datito[5]   ; 3.231 ;    ;    ; 3.231 ;
; Dato[6]    ; Datito[6]   ; 2.825 ;    ;    ; 2.825 ;
; Dato[7]    ; Datito[7]   ; 3.473 ;    ;    ; 3.473 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 3.261 ;    ;    ; 3.261 ;
; Dato[1]    ; Datito[1]   ; 3.060 ;    ;    ; 3.060 ;
; Dato[2]    ; Datito[2]   ; 2.803 ;    ;    ; 2.803 ;
; Dato[3]    ; Datito[3]   ; 2.990 ;    ;    ; 2.990 ;
; Dato[4]    ; Datito[4]   ; 3.071 ;    ;    ; 3.071 ;
; Dato[5]    ; Datito[5]   ; 3.231 ;    ;    ; 3.231 ;
; Dato[6]    ; Datito[6]   ; 2.825 ;    ;    ; 2.825 ;
; Dato[7]    ; Datito[7]   ; 3.473 ;    ;    ; 3.473 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.006  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.006  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -53.883 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  clk             ; -53.883 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Dato[*]   ; clk        ; 2.619 ; 2.619 ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; 2.129 ; 2.129 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; 1.741 ; 1.741 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; 1.440 ; 1.440 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; 2.619 ; 2.619 ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; 1.227 ; 1.227 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; 1.766 ; 1.766 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; 1.622 ; 1.622 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; 2.385 ; 2.385 ; Rise       ; clk             ;
; a         ; clk        ; 5.853 ; 5.853 ; Rise       ; clk             ;
; b         ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Dato[*]   ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  Dato[0]  ; clk        ; -0.388 ; -0.388 ; Rise       ; clk             ;
;  Dato[1]  ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
;  Dato[2]  ; clk        ; -0.211 ; -0.211 ; Rise       ; clk             ;
;  Dato[3]  ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  Dato[4]  ; clk        ; -0.004 ; -0.004 ; Rise       ; clk             ;
;  Dato[5]  ; clk        ; -0.315 ; -0.315 ; Rise       ; clk             ;
;  Dato[6]  ; clk        ; -0.277 ; -0.277 ; Rise       ; clk             ;
;  Dato[7]  ; clk        ; -0.346 ; -0.346 ; Rise       ; clk             ;
; a         ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
; b         ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 9.005 ; 9.005 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 8.501 ; 8.501 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 8.475 ; 8.475 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 8.751 ; 8.751 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 9.005 ; 9.005 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 8.735 ; 8.735 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 8.718 ; 8.718 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 7.993 ; 7.993 ; Rise       ; clk             ;
; fin        ; clk        ; 7.799 ; 7.799 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OUTPUT[*]  ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  OUTPUT[0] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  OUTPUT[1] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  OUTPUT[2] ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  OUTPUT[3] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  OUTPUT[4] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  OUTPUT[5] ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  OUTPUT[6] ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  OUTPUT[7] ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
; fin        ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 6.140 ;    ;    ; 6.140 ;
; Dato[1]    ; Datito[1]   ; 5.681 ;    ;    ; 5.681 ;
; Dato[2]    ; Datito[2]   ; 5.152 ;    ;    ; 5.152 ;
; Dato[3]    ; Datito[3]   ; 5.555 ;    ;    ; 5.555 ;
; Dato[4]    ; Datito[4]   ; 5.787 ;    ;    ; 5.787 ;
; Dato[5]    ; Datito[5]   ; 6.042 ;    ;    ; 6.042 ;
; Dato[6]    ; Datito[6]   ; 5.265 ;    ;    ; 5.265 ;
; Dato[7]    ; Datito[7]   ; 6.333 ;    ;    ; 6.333 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Dato[0]    ; Datito[0]   ; 3.261 ;    ;    ; 3.261 ;
; Dato[1]    ; Datito[1]   ; 3.060 ;    ;    ; 3.060 ;
; Dato[2]    ; Datito[2]   ; 2.803 ;    ;    ; 2.803 ;
; Dato[3]    ; Datito[3]   ; 2.990 ;    ;    ; 2.990 ;
; Dato[4]    ; Datito[4]   ; 3.071 ;    ;    ; 3.071 ;
; Dato[5]    ; Datito[5]   ; 3.231 ;    ;    ; 3.231 ;
; Dato[6]    ; Datito[6]   ; 2.825 ;    ;    ; 2.825 ;
; Dato[7]    ; Datito[7]   ; 3.473 ;    ;    ; 3.473 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 481      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 481      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 77    ; 77   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jun 24 14:38:36 2024
Info: Command: quartus_sta Proyect4 -c Proyect4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyect4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.006       -53.883 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.778        -9.652 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Mon Jun 24 14:38:36 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


