<!doctype html><html lang=tw><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>Xiinx 7系列FPGA收發器架構之發送器（TX）（七） | 极客快訊</title><meta property="og:title" content="Xiinx 7系列FPGA收發器架構之發送器（TX）（七） - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="tw"><meta property="og:image" content="https://p1.pstatp.com/large/pgc-image/6504a4a2de5c4018ac95d8add86113df"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/6c96d84.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/6c96d84.html><meta property="article:published_time" content="2020-10-29T21:00:54+08:00"><meta property="article:modified_time" content="2020-10-29T21:00:54+08:00"><meta name=Keywords content><meta name=description content="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）"><meta name=author content="极客快訊"><meta property="og:url" content="/tw/%E7%A7%91%E6%8A%80/6c96d84.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快訊 Geek Bank</a></h1><p class=description>為你帶來最全的科技知識 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>Xiinx 7系列FPGA收發器架構之發送器（TX）（七）</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=tw/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><p><strong>引言：</strong>本文我們繼續介紹FPGA收發器TX結構和功能。通過文本你可以瞭解一下內容：</p><ul><li>TX 8B/10B編碼器結構和使用</li><li>TX Gearbox功能介紹</li><li>TX 差分管腳極性控制</li></ul><h1 class=pgc-h-arrow-right>1.TX 8B/10B編碼器</h1><p>PCIe、SRIO、STAT等高速串行協議數據發送都採用了8B/10B編碼方案，它是一種行業標準編碼方案。8B/10B以每字節（8bits）兩比特的開銷來換取DC直流平衡，來確保時鐘可以從數據流中正確恢復。如圖1所示，GTX/GTH收發器內置8B/10B TX路徑實現TX數據編碼，無需消耗FPGA邏輯資源。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/6504a4a2de5c4018ac95d8add86113df><p class=pgc-img-caption>圖1、GTX/GTH收發器TX內部結構（點擊看大圖）</p></div><p>使能8B/10B編碼會增加TX路徑上數據延遲，如果不需要，可以旁路8B/10B編碼，以減少TX路徑延遲。</p><h1 class=pgc-h-arrow-right>1.1 8B/10B比特和字節順序</h1><p>圖2顯示了收發器TX 8B/10B編碼流程。8B/10B是否使能會影響FPGA TX接口TXDATA的數據格式，這一點我們在上一節內容中有詳細描述。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/ad1a21398be7431c819979c54176ff61><p class=pgc-img-caption>圖2、收發器TX 8B/10B編碼流程</p></div><p>8B/10B編碼器要求a0比特先發送，GTX/GTH收發器優先發送最右側比特。因此為了匹配8B/10B編碼，GTX/GTH收發器內部的8B/10B編碼器自動翻轉發送數據比特。</p><h1 class=pgc-h-arrow-right>1.2 K字符和差異極性控制</h1><p>8B/10B編碼表使用特殊的字符（K字符）用作控制功能。TXCHARISK端口用來指示TXDATA端口的數據是否為K字符。8B/10B編碼器檢查接收到的TXDATA字節，如果匹配為K字符，則TXCHARISK比特為置為高。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/15e534b80d524a298443873924c3a9d9><p class=pgc-img-caption>圖3、差異極性控制</p></div><p>由於8B/10B是直流平衡的，所以發送“1”和“0”的個數比例應該為1:1，為了實現這一要求，編碼器總是計算髮送“1”和“0”之間的差值。每發送一個字符後，這種差值要麼為“+1”，要麼為“-1”，這種不同被稱為“運行差異”。GTX/GTH收發器允許控制這種差異極性，如圖3所示。圖4舉例了8B/10B編碼方式選擇及差異極性控制選擇GTX/GTH IP核界面。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/084c9527d7504314b6d7dfea6df6edd9><p class=pgc-img-caption>圖4、編碼方式及差異極性控制配置界面</p></div><h1 class=pgc-h-arrow-right>1.3 8B/10B端口（Port）定義</h1><p><br></p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/ca7ae8793a0c408783d863b8825a7b71><p class=pgc-img-caption>圖5、8B/10B編碼器端口定義</p></div><h1 class=pgc-h-arrow-right>2.TX Gearbox（速率變換箱）</h1><p>圖1中<strong>②</strong>為TX Gearbox在GTX/GTH收發器結構中的位置。一些高速數據速率協議使用64B/66B編碼來減少8B/10B編碼的開銷，同時保留編碼方案的優點。TX Gearbox提供了對64B/66B和64B/67B編碼支持。常見的高速協議Interlaken就採用了64B/67B編碼方案。TX Gearbox支持2字節、4字節和8字節接口定義，數據加擾是在FPGA邏輯內實現的。在GTH收發器中，CAUI接口模式支持附加的TX Gearbox特性。</p><h1 class=pgc-h-arrow-right>3.TX管腳極性控制</h1><p>圖1中<strong>③</strong>為TX 極性控制在GTX/GTH收發器結構中的位置。如果GTX/GTH收發器TXP和TXN差分管腳在PCB佈線時進行了交換，差分對發送輸出的比特流會取反。一種解決辦法是在並串轉換之前對發送的數據位逐位取反。另外一種方法是通過TX極性控制，實現TXP和TXN極性交換。圖6給出了TX極性控制端口操作。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/b2ddc6e10ea84a238b1277e9df389d61><p class=pgc-img-caption>圖6、TX極性控制端口操作</p></div><div class=pgc-img><img alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/93463c534e3f4eb980fed62ef815c74e><p class=pgc-img-caption>圖7、TX管腳極性控制配置界面</p></div><p><strong>7系列FPGA收發器架構詳解連載五：</strong><a class=pgc-link data-content=mp href="https://www.toutiao.com/i6797350214547014152/?group_id=6797350214547014152" rel="noopener noreferrer" target=_blank>Xiinx 7系列FPGA收發器架構之發送器（TX）（六）</a></p></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>Xiinx</a></li><li><a>FPGA</a></li><li><a>收發器</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../tw/%E7%A7%91%E6%8A%80/8df3549.html alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/8df3549.html title="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）">Xiinx 7系列FPGA收發器架構之發送器（TX）（六）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/891e630.html alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/301f78dd06ef49fdb0e3ba1a9a449a17 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/891e630.html title="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）">Xilinx 7系列FPGA收發器架構之發送器（TX）（八）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html alt=FPGA無線通信課程連載——擾碼的原理及實現 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/RzH3OlM2Sr7uEv style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html title=FPGA無線通信課程連載——擾碼的原理及實現>FPGA無線通信課程連載——擾碼的原理及實現</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html alt=FPGA管腳調整注意事項及技巧 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/Rt0Fp44Iqh26UT style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html title=FPGA管腳調整注意事項及技巧>FPGA管腳調整注意事項及技巧</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html alt=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html title=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示>正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html alt="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html title="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗">正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html alt=基於FPGA的多通道同步實時高速數據採集系統設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/RT9ec7T8clHaQI style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html title=基於FPGA的多通道同步實時高速數據採集系統設計>基於FPGA的多通道同步實時高速數據採集系統設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html alt=FPGA基礎之時序設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/b67909f181e2497f883a202aadca9129 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html title=FPGA基礎之時序設計>FPGA基礎之時序設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html alt=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/769d1d2c04b9410aa18cd0add525013f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html title=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了>「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html alt=基於FPGA的LVDS高可靠性傳輸優化設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/153533281868967dc1af365 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html title=基於FPGA的LVDS高可靠性傳輸優化設計>基於FPGA的LVDS高可靠性傳輸優化設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html alt=FPGA為什麼可編程，這篇文章來告訴你 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/d7abe76ede514e308d57ca293420a430 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html title=FPGA為什麼可編程，這篇文章來告訴你>FPGA為什麼可編程，這篇文章來告訴你</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html alt=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/ca8d58bfb9fd4b5cb2c14c1edbae1701 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html title=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？>FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html alt=FPGA乘法器的簡單用法 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/15321368486336e286b374a style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html title=FPGA乘法器的簡單用法>FPGA乘法器的簡單用法</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html alt=基於4通道時間交織的FPGA高速採樣系統 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/5957000798649c5ce814 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html title=基於4通道時間交織的FPGA高速採樣系統>基於4通道時間交織的FPGA高速採樣系統</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html alt="淺談FPGA技術（二）-- 基本原理和開發流程" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/dfic-imagehandler/9643c798-22e5-448d-94a3-a4ac8d16bc84 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html title="淺談FPGA技術（二）-- 基本原理和開發流程">淺談FPGA技術（二）-- 基本原理和開發流程</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>