- 该仓库用于龙芯杯大二上学期各阶段周的日志存储。
- 第一阶段：
   - 时间：2022年9月12日(周一) —— 2022年9月24日(周六)。
   - 主要内容：以了解Verilog HDL为主，能够用Verilog HDL写一些简单的组合逻辑电路和时序逻辑电路。
   - 工具：能够使用iverilog进行仿真，使用GTKwave进行仿真后的波形图查看。 