ARM S0027
"PodWW PodWR DpCtrldW Rfe DpDatadW Wse"
Cycle=Rfe DpDatadW Wse PodWW PodWR DpCtrldW
Relax=[Rfe,DpDatadW,Wse]
Safe=PodWW PodWR DpCtrldW
Prefetch=0:x=F,0:a=W,1:a=F,1:x=W
Com=Rf Ws
Orig=PodWW PodWR DpCtrldW Rfe DpDatadW Wse
{
%x0=x; %y0=y; %z0=z; %a0=a;
%a1=a; %x1=x;
}
 P0           | P1           ;
 MOV R0,#2    | LDR R0,[%a1] ;
 STR R0,[%x0] | EOR R1,R0,R0 ;
 MOV R1,#1    | ADD R1,R1,#1 ;
 STR R1,[%y0] | STR R1,[%x1] ;
 LDR R2,[%z0] |              ;
 CMP R2,R2    |              ;
 BNE LC00     |              ;
 LC00:        |              ;
 MOV R3,#1    |              ;
 STR R3,[%a0] |              ;
exists
(x=2 /\ 1:R0=1)
