# 最后连接语义

Chisel允许您使用:=操作符连接组件，如果发出多个连接语句。当这种情况发生时，会选用最后一次连接

```scala
class LastConnect extends Module {
  val io = IO(new Bundle {
    val in = Input(UInt(4.W))
    val out = Output(UInt(4.W))
  })
  io.out := 1.U
  io.out := 2.U
  io.out := 3.U
  io.out := 4.U
}

//  Test LastConnect
test(new LastConnect) { c => c.io.out.expect(4.U) } // Assert that the output correctly has 4
println("SUCCESS!!") // Scala Code: if we get here, our tests passed!
```

# `when`, `elsewhen`, and `otherwise`

```scala
when(someBooleanCondition) {
  // things to do when true
}.elsewhen(someOtherBooleanCondition) {
  // things to do on this condition
}.otherwise {
  // things to do if none of th boolean conditions are true
}
```

与Scala的if不同，与when相关的块不会返回值。

```scala
// Max3 returns the max of its 3 arguments
class Max3 extends Module {
  val io = IO(new Bundle {
    val in1 = Input(UInt(16.W))
    val in2 = Input(UInt(16.W))
    val in3 = Input(UInt(16.W))
    val out = Output(UInt(16.W))
  })
    
  when(io.in1 >= io.in2 && io.in1 >= io.in3) {
    io.out := io.in1  
  }.elsewhen(io.in2 >= io.in3) {
    io.out := io.in2 
  }.otherwise {
    io.out := io.in3
  }
}

// --

module Max3(
  input         clock,
  input         reset,
  input  [15:0] io_in1,
  input  [15:0] io_in2,
  input  [15:0] io_in3,
  output [15:0] io_out
);
  wire [15:0] _GEN_0 = io_in2 >= io_in3 ? io_in2 : io_in3; // @[cmd3.sc 11:32 cmd3.sc 12:12 cmd3.sc 14:12]
  assign io_out = io_in1 >= io_in2 & io_in1 >= io_in3 ? io_in1 : _GEN_0; // @[cmd3.sc 9:46 cmd3.sc 10:12]
endmodule
```

# Wire 结构

<!-- CARD BEGIN -->

让我们回到上面描述when不返回值的限制的注释。Wire 结构是解决这个问题的方法之一。Wire定义了一个电路组件，它可以出现在:=操作符的右侧或左侧。
# 练习：多项式电路

```scala
square := io.x * io.x
  when(io.select === 0.U) {
    result := (square - (2.S * io.x)) + 1.S
  }.elsewhen(io.select === 1.U) {
    result := (2.S * square) + (6.S * io.x) + 3.S
  }.otherwise {
    result := (4.S * square) - (10.S * io.x) - 5.S
  }
```

# 练习：有限状态自动机

使用卡诺映射来优化状态机的逻辑是乏味的，需要合成工具来解决。它还会产生不直观和不可读的代码。因此，我们将使用Chisel控制流和最后连接语义编写一个更合理的代码。

研究生在他们的职业生涯中会经历四个阶段:空闲、编码、写作和毕业。这些状态的转变基于三个输入:咖啡，他们想出的想法，以及来自顾问的压力。一旦它们毕业，它们就返回到空闲状态。下面的FSM图显示了这些状态和转换。任何未标记的转换(即当没有输入时)将研究生返回到Idle状态，而不是停留在当前状态。输入优先级为coffee > idea > pressure。因此，当研究生处于Idle状态，同时接受coffee和pressure时，研究生将进入Coding状态。

![](2.3%20控制流.assets/image-20231112112659286.png)

```scala
class GradLife extends Module {
  val io = IO(new Bundle {
    val state = Input(UInt(2.W))
    val coffee = Input(Bool())
    val idea = Input(Bool())
    val pressure = Input(Bool())
    val nextState = Output(UInt(2.W))
  })
    
  val idle :: coding :: writing :: grad :: Nil = Enum(4)
  
  io.nextState := idle
  when (io.state === idle) {
    when      (io.coffee) { io.nextState := coding } 
    .elsewhen (io.idea) { io.nextState := idle }
    .elsewhen (io.pressure) { io.nextState := writing }
  } .elsewhen (io.state === coding) {
    when      (io.coffee) { io.nextState := coding } 
    .elsewhen (io.idea || io.pressure) { io.nextState := writing }
  } .elsewhen (io.state === writing) {
    when      (io.coffee || io.idea) { io.nextState := writing }
    .elsewhen (io.pressure) { io.nextState := grad }
  }
}
```

<!-- CARD END -->
<!--ID: 1699760162402-->
