# Github Repository: Workspace for ModelSim Projects

This repository contains my ModelSim workspace, including VHDL-based projects, testbenches, and simulation files for the Embedded System Integrity course. The outlined topics include:

## ModelSim Hello World
- **LAB 0:** Porte logique "AND".

## Combinational Circuits
- **LAB 1:** Modélisation des différents opérateurs logiques de base: "AND", "NAND", "NOR", "OR", "XOR".
- **LAB 2:** Check parity Model implementation et le test bench associé.

## Sequential Circuits
- **LAB 3:** Bascule D (DFF), bascule D avec un reset synchrone et un Compteur N (Compteur Modulo 8) a base de DFF.
- **LAB 4:** Counter RTL, Counter RTL + Flag (indiquant la fin de cycle). Enfin, une amélioration de Counter RTL + Flag (un processus concurrent pour manipuler le Flag).
- **LAB 5:** Registre à décalage à base de DFF.

## Finite State Machine
- **LAB 6:** Machine à état (Moore/Mealy) pour identifier la chaîne "101".
- **LAB 7:** RAM 2 ROM memory. Car Parking system. (Source: FPGA 4 Student).

## Mini-Projects
- **LAB 8:** Driver VGA (In progress).
- **LAB 9:** Driver SPI en utilisant icestudio (Frozen).