---
tags: 计算机组成原理 [obsidian] 
cards-deck: 考研::计算机组成原理
---

总线的特性有?(4个) #card 
- 机械特性
- 电气特性
- 功能特性
- 时间特性
^1668569442337

什么是 总线的标准化? #card 
- 相同的指令系统,相同的功能,**不同的厂家生产的各功能部件**在实现方法上**几乎没有相同的**
- 各厂家生产的相同功能部件可以互换使用,其原因是遵守了相同的系统总线要求
^1668569442349

数据总线的宽度由==功能==特性定义
^1669076829214
地址总线的宽度由==功能==特性定义
^1669076829223
控制总线的宽度由==功能==特性定义
^1669076829228
功能特性包含对有效电平的范围的定义? :: 错误,是电气特性 ^1669076829231
在双总线系统中,访存操作和输入/输出操作各有不同的指令?::正确 ^1669076829234




读后写和写后读操作,总线只需要给出一次地址就完成? :: 正确 ^1668660810059

读后写操作,总线上应该如何传送地址和数据读写?  #card 
![[Pasted image 20221117111805.png]]
^1668660810079

写后读操作,总线上应该如何传送地址和数据读写?  #card 
![[Pasted image 20221117111822.png]]
^1668660810082


读后写和写后读操作,总线只需要给出一次地址有利于对==共享存储资源的保护==
^1668660810087

PCI 总线是一种可靠的互联方式，提供了高达 ==1GB/s== 的传输率
^1668660810094

单、双、三总线结构中,从总线的利用率来看,==三==总线结构的效率最低。
^1669076829238
单、双、三总线结构中,从整个系统的吞吐量来看,==三==总线结构的效率最低。
^1669076829241


ASCII码中,A的二进制(8位)是? :: 0100 0001H ^1668739704528
ASCII码中,0的二进制(8位)是? :: 0011 0000H ^1668739704554
ASCII码中,规定最高位为==0==
^1668739704559
串行传送数据时,起始位置==0==,停止位置==1==
^1668739704565

串行传送数据时,低位在==前==,高位在==后==
^1668746914898


串行传送数据时,数据位传送完后是什么位? :: 检验位![[Pasted image 20221118124819.png]]
^1668739704568


总线上挂两个设备，每个设备能收能发，还能从电气上和总线断开，画出逻辑图，并作简要说明
>![[Pasted image 20221118105933.png]]

画出菊花链方式的优先级判决逻辑电路图 #card 
![[Pasted image 20221118110259.png]]
^1668740876102


画出计数器方式的优先级判决逻辑电路图 #card 
![[Pasted image 20221118110337.png]]
^1668740876107

画出独立请求方式的优先级判决逻辑电路图 #card 
![[Pasted image 20221118110351.png]]
^1668740876111



画出分布式仲裁器逻辑电路图。 #card 
![[Pasted image 20221118110422.png]]
^1668740876115

系统总线中地址线的功能是::指定主存和 I/O 设备接口电路的地址 ^1668740876118

说明存储器总线周期与 I/O 总线周期的异同点 #card 
- 存储器总线周期是对**内存**进行读写
- I/O总线周期是对接口中的端口进行读写
^1668740876122

分布式仲裁需要中央仲裁器? :: 错误,分布式仲裁每个潜在的主方功能模块都有自己的仲裁号和仲裁器 ^1668741378637

分布式仲裁中,当有总线请求时,会把他们的什么共享到仲裁总线上? :: 唯一的仲裁号 ^1668741378641
分布式仲裁中,什么东西会将仲裁总线上得到的号与自己的号进行比较?::每个仲裁器 ^1668741378644
分布式仲裁中,如果仲裁总线上的仲裁号大,那么总线请求予以响应?::错误,不予以响应 ^1668741378647
分布式仲裁中,如果仲裁总线上的仲裁号大,那么总线请求会撤销仲裁号?::正确,并且不予以响应 ^1668741378650
分布式仲裁中是以==优先级==仲裁策略为基础
^1668741378653

总线的一次信息传送过程大致分为哪几个阶段?  #card 
- 请求总线
- 总线总裁
- 寻址
- 信息传送
- 状态返回
^1668746914909


同步定时协议的读数据的同步时序图 #card 
![[Pasted image 20221118111807.png]]
^1668746914913

在==单==总线的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用I/O指令
^1669076829244
I/O接口与打印机交换信息应当采用==异==步传输方式
^1669076829248
PCI总线传输机制是==猝发==式传送
^1669076829251

# InfiniBand标准&PCI总线
PCI总线是当前实用的总线，是一个高带宽且与处理器无关的标准总线，又是重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力。PCI适合于低成本的小系统，因此在微型机系统中得到了广泛的应用。
InfiniBand标准，瞄准了高端服务器市场的最新I/O规范，它是一种基于开关的体系结构，可连接多达64000个服务器、存储系统、网络设备，能替代当前服务器中的PCI总线，数据传输率高达30GB/s。因此**适合于高成本的较大规模计算机系统**。




# Future bus+ 总线标准

 是一个**高性能的异步总线**标准。其技术要求是：

（1）一个与**结构、处理器、技术无关**的开发标准。  
（2）基本上是一个**异步数据定时**协议。  
（3）允许采用可选得源—同步式协议，用来实现高速得块数据传输。  
(4)**支持32位或64位寻址，数据线的长度动态可变（32位、64位、128位、256位），以满足不同带宽的要求。**  
（5）全分布式的并行仲裁协议及集中式仲裁协议，并支持线路交换式和分离业务协议。  
（6）提供对容错和高可靠性系统的支持。  
（7）提供对Cache共享存储器的支持。  
（8）提供一个兼容的消息传递定义。  
Futurebus+总线是迄今为止最杂的总线标准，覆盖了物理层和逻辑层。它既可用于CPU总线，也可用于高速外围总线而与PCI总线竞争。Futurebus+和PCI都支持很高的数据传输率，但PCI总线的物理范围较小，适合以低成本的小系统（如PC机），而Futurebus+的目标是提供灵活和宽广的能力，以满足各类高性能系统的要求，**适合于高成本的较大规模计算机系统**。

![[Pasted image 20221122082116.png]]:: AC ^1669076829255


PCI总线不是层次总线? :: 错误 ^1669076829258
