---
title: "불순물 원자를 반도체 안에 주입할 때 쓰는 기법인 확산과 이온주입에 대해 알아본다."
date: "2019-07-10T22:40:32.169Z"
template: "post"
draft: false
slug: "/posts/5510_1"
category: "Nano Physics"
tags: 
 - "MOS Capacitor"
 - "Energy-band diagram"
 - "Surface Potential"
 - "Inversion"
description: "전자도핑과 홀도핑의 접합인 PN접합은 같은 반도체의 접합이기 때문에 동종접합이라고 한다. 여기서는 금속-절연체-반도체의 이종접합의 전기적 특성을 논의한다. 반도체 소자나 회로는 외부세계와 접촉을 한다. 이 접촉은 금속-반도체 접촉이나 옴-접촉을 통해서 이루어진다. 옴-접촉은 양방향으로 전류 수송하는 낮은 저항 접합이다. 금속-반도체 옴-접촉을 만드는 조건을 논의한다."
---


## MOS Capacitor에 대한 Energy-Band diagram

Energy-band diagram

![image](/media/POST/5510/0.jpg)

### 실습예제 1

EDISON 나노물리에서 제공하는 [MOS Capacitor](https://www.edison.re.kr/scienceappstore/-/scienceapp/tbm/1-0-0/view) SW을 이용해 MOS Capacitor의 특성을 확인해보자

MOS capacitor 구조에서 gate 전압이 각각 -2V~2V까지 1V 간격으로 인가 되었을 때, 각 전압에 대해 conduction 및 valence band를 시뮬레이션을 이용하여 그려보고, gate 전압의 변화에 따라 각 band는 정성적으로 어떻게 변화하는지 설명해보자.
(단, $N_a = 10^{16} \mathrm{cm}^{-3}$)

#### 입력 파라미터

![image](/media/POST/5510/1.png)

#### 결과

![image](/media/POST/5510/89_prac1_sol.png)

Gate 전압(Vg)이 증가하면, Conduction band, valence band 모두 band bending이 아래쪽으로 발생함을 확인할 수 있다.

## MOS Capacitor에 대한 Surface Potential(표면 퍼텐셜)

- Surface Potential (표면 퍼텐셜)
$$
e\phi_s  = E_{Fi}(x\rightarrow\infty)-E_{Fi}(x=0)
$$

### 실습예제 2

- Depletion 두께
$$
x_d=(\dfrac{2\epsilon_s \phi_s}{eN_a})^{1/2}
$$

#### 입력 파라미터

![image](/media/POST/5510/3.png)

#### 정답

![image](/media/POST/5510/92_prac2_sol.png)

![image](/media/POST/5510/92_prac2_sol2.png)


## MOS Capacitor에 대한 Inversion

### Inversion

Gate 전압이 지속적으로 증가하여 $E_{Fi}< E_F$인 영역이 발생하게 되면, Inversion layer 형성되어 P-type semiconductor 표면 부근이 n-type으로 변화된다.

![image](/media/POST/5510/93_depletion.png)

> Gate 전압이 증가함에 따라 Flat band에서 depletion layer가 형성되기 시작

![image](/media/POST/5510/93_inversion.png)

> Gate 전압이 문턱전압(Threshold Voltage)에 도달하게 되면 Inversion layer가 형성

### Threshold inversion point

![image](/media/POST/5510/94_threshold.png)

$$
\phi_f = V_t \ln(\dfrac{N_a}{n_i})  =E_{Fi}(x\rightarrow\infty)-E_F(x\rightarrow\infty)
$$

$$
\phi_s = 2\phi_f
$$

이 inversion point에서의 gate 전압을 threshold voltage라고 한다.


### 실습예제 3

$N_a = 10^{15} \mathrm{cm}^{-3}$인 MOS 구조에서 $\phi_f$를 수식을 이용하여 구하고,
시뮬레이션을 이용하여 threshold voltage를 구해보자.

#### 입력 파라미터

![image](/media/POST/5510/7.png)

#### 정답


![image](/media/POST/5510/96_prac3_sol.png)

$$
\phi_f = V_T\ln(\dfrac{N_a}{n_i})=0.287V \\\\ \rightarrow 2\phi_f = 0.574V
$$

Surface potential $\phi_s$가 $2\phi_f(=0.574V)$가 될 때, gate voltage는 threshold voltage와 같다.

따라서 threshold voltage은 -0.1V~-0.2V 사이값(약 -0.15V)

## MOS Capacitor에 대한 Work function

###Work function

$V_g =0$이라도 MOS contact 이후 열평형 상태에 도달하면 work function 차이에 의해 potential 형성된다.

![image](/media/POST/5510/8.jpg)

Metal-semiconductor work function 차이(at $V_g = 0V$)
$$
\phi_{ms}=\phi^{'}_{m}-(\chi^{'}+\dfrac{E_g}{2e}+\phi_f)
$$

### 실습예제 4

MOS 구조의 열평형 상태에서의 metal과 semiconductor 사이의 work function 차이($\phi_{ms}$)를 시뮬레이션을 이용하여 구해보자.

#### 입력 파라미터

![image](/media/POST/5510/9.png)

#### 정답

![image](/media/POST/5510/99_prac4_sol.png)

$0.5E_g$, $e\chi^{'}$ 이용 측정한뒤, $e\chi^{'}$ 이용해 vacuum level 구한다. vacuum level, $e\phi_m$ 이용하여 $E_{Fm}$ 구하고, $E_{Fm}$ 이용해 $\phi^{'}_{m}$를 구한다. 수식 이용하여 $\phi_f$, $\phi_{ms}$ 구할 수 있다.

> 위 과정을 통해 $\phi_{ms}= -0.728V$ 임을 계산할 수 있음


## MOS Capacitor에 대한 Flat band 전압

###Inversion

$$
V_{FB}=\phi_{ms}-\dfrac{Q^{'}_{ss}}{C_{ox}}
$$

Flat-band 전압에서 semiconductor 내 net charge는 0이고, Flat-band 전압에서 표면 potential $\phi_s=0$(no band bending)


###  실습예제 5

시뮬레이션을 이용하여 Flat-band 전압을 구해보자.

#### 입력 파라미터

![image](/media/POST/5510/10.png)

#### 정답

![image](/media/POST/5510/102.png)

flat-band 전압은 surface potential($\phi_{s}$)이 0이 될 때의 gate 전압을 말한다.결과 그래프에 따르면

$$
V_{FB}=-0.8V
$$

## MOS Capacitor에 대한 C-V 특성

###C-V characteristics

![image](/media/POST/5510/11.jpg)

열적 평형상태(Thermal equilibrium)에서 위와 같이 약한 depletion region을 형성한다고 가정

![image](/media/POST/5510/12.jpg)

Metal bias($V_{G}$) < 0 : 정공에 의한 accumulation region 형성되어 Accumulation region의 정공에 의한 전하로 산화막에 의한 capacitance를 갖게 된다.

$$
C_{total}=C_{ox}=\frac{\epsilon_{ox}}{t_{ox}} [F/cm^{2}]
$$

![image](/media/POST/5510/13.jpg)

0 < Metal bias($V_{G}$) < ($V_{T}$) : Depletion region 생성되어 Depletion layer의 impurity ion에 의한 전하로  반도체와 산화막에 의한 직렬 capacitance를 갖게 된다.

$$
C_{total}=\frac{C_{ox}C_{dep}}{C_{ox}+C_{dep}}  = \frac{\epsilon_{ox}}{t_{ox}+(\frac{\epsilon_{ox}}{t_{ox}})t_{d}} [F/cm^{2}]
$$

![image](/media/POST/5510/14.jpg)

Metal bias($V_{G}$) > ($V_{T}$) : 전자에 의한 inversion layer 형성되어 Inversion layer의 전자에 의한 전하로  산화막에 의한 capacitance를 갖게 된다.

$$
C_{total}=C_{ox}$$=\frac{\epsilon_{ox}}{t_{ox}} [F/cm^{2}]
$$

![image](/media/POST/5510/107.png)

위의 그래프는 Metal bias($V_{G}$) vs. Capacitance (C-V characteristics) 를 나타낸다. Capacitance 가 최소일 때의 metal bias $V_{G}$는 문턱전압($V_{r}$)으로 정의된다.

### 실습예제 6

$𝑇=300𝐾$에서 P type 반도체의 도핑농도가 $N_{a} = 10^{15} cm^{-3}$일 때 metal bias($V_{G}$)에 따른 band구조 및 charge density를 이용하여 accumulation과 flat band, inversion layer를 시뮬레이션을 통하여 확인하라.

#### 입력 파리마터

![image](/media/POST/5510/input6.png)

#### 결과

![image](/media/POST/5510/109.png)


1. Accumulation region

![image](/media/POST/5510/109-1.png)

Accumulation 영역에서는 음의 전압 $V_{G}$에 의한 hole이 accumulate

$$
Q_{total} \approx Q_{hole}
$$

$$
Vg = -1.0 V
$$


2. Flat band region

![image](/media/POST/5510/109-2.png)

Flat band 지점에서는 neutral 상태
$$
Q_{total} = 0
$$

$$
Vg = -0.7 V
$$

3. Depletion region

![image](/media/POST/5510/109-2.png)

Depletion 영역에서는 surface 쪽에 depletion charge와 substrate의 minority electron이 발생
$$
Q_{total} \approx Q_{hole} + Q_{electron}
$$

$$
Vg = XX
$$

4. Inversion region

![image](/media/POST/5510/109-3.png)

Strong inversion 지점을 지나면서 channel 영역이 형성됨
$$
Q_{total} \approx Q_{electron}
$$

$$
Vg = -0.1 V
$$


### 실습예제 7

[실습예제 6](/posts/5510_1#실습예제-6)의 구조에서 $C_{min} / C_{ox}$와 $C_{FB} / C_{ox}$ ratio을 구하고 flat band 지점과 문턱전압지점과 값이 일치하는지를 계산해보고 시뮬레이션을 통하여 확인해보아라. (산화막의 두께 $t_{ox}$=20mm)

※ 시뮬레이션에서 나오는 C-V 특성은 $C_{ox}$로 나누어진 값으로 출력됨


#### 입력 파리마터

![image](/media/POST/5510/input7.png)

#### 결과

![image](/media/POST/5510/111.png)

|Ratio	| 공식을 이용한 계산	| 시뮬레이션 결과|
|--|--|--|
|$C_{FB}/C_{ox}$	|0.317	|0.325|
|C_{min}/C_{ox}$	|0.065	|0.073|

[실습예제 1](/posts/5510_1#실습예제-1)에서 찾은 문턱전압과 flat band 지점에서의 C-V값과 일치
