{"patent_id": "10-2023-0035045", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0140544", "출원번호": "10-2023-0035045", "발명의 명칭": "반도체 소자의 진공 패키징 방법 및 이에 따라 제조된 반도체 소자", "출원인": "서울대학교산학협력단", "발명자": "최우영"}}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "진공 패키징 제조 방법에 있어서,a) 제1 금속층 및 상기 제1 금속층의 상부에 형성되는 제2 금속층을 포함하는 하부층을 실리콘 웨이퍼 상에 형성하는 단계;b) 상기 제2 금속층의 일부를 식각하여 앵커 영역을 형성하고, 상기 앵커 영역이 형성된 상기 제2 금속층 상에유전체층을 증착하는 단계;c) 상기 유전체층의 일부 영역을 제거하여 실리콘 산화막을 노출시키고, 제거된 상기 유전체층의 일부 영역을통해 상기 유전체층으로 덮인 상기 제2 금속층 내부의 실리콘 산화물을 제거하는 단계; 및d) 상기 제2 금속층의 상부에 상부층을 증착하고, 상기 상부층에 제3 금속 구조물을 형성하는 단계를 포함하며,상기 상부층이 상기 제2 금속층 상에 증착됨에 따라 상기 제2 금속층 내부의 상기 실리콘 산화물이 제거된 영역이 진공 또는 아진공 상태가 되는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 b) 단계는, 상기 제2 금속층 상부에 기설정된 두께를 갖는 희생층을 형성하는 단계를 더 포함하고,상기 c) 단계에서 상기 희생층이 상기 제2 금속층 내부의 실리콘 산화물과 함께 제거되며,상기 제2 금속층과 상기 희생층 사이에 상기 기설정된 두께 이상의 간극이 형성되는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 a) 단계와 상기 b) 단계 사이에, CMP(Chemical-mechanical polishing) 공정을 이용하여 상기 제2 금속층을 평탄화하는 단계를 더 포함하는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제2 금속층 내부의 실리콘 산화물은 불산 용액의 증기 에칭 공정에 기초하여 제거되는 것인, 진공 패키징제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 유전체층은 상기 제2 금속층 내부의 상기 실리콘 산화물이 제거된 영역을 형성하기 위한 상기 증기 에칭공정에 의해 에칭되지 않는 물질로 형성되는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 앵커 영역은 상기 제2 금속층의 일측과 타측에 각각 형성되는 것인, 진공 패키징 제조 방법.공개특허 10-2024-0140544-3-청구항 7 제1항에 있어서,상기 제1 금속층은 IMD(Inter Metal Dielectrics) 및 혹은 ILD(Inter Layer Dielectrics) 중 적어도 하나의 물질로 형성되는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 a) 단계는, 상기 제1 금속층 상에 비아(via) 영역과 상기 제2 금속층에 포함되는 제2 금속 구조물을 형성하기 위한 몰드(mold) 영역을 형성하는 단계; 및상기 몰드 영역에 구리와 베리어 메탈(barrier metal)을 채워 상기 제2 금속 구조물을 형성하는 단계를 포함하는 것인, 진공 패키징 제조 방법."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 따라 제조된 반도체 소자."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 금속층, 그리고, 상기 제1 금속층의 상부에 형성되며 진공 영역 또는 아진공 영역을 포함하는 제2 금속층을포함하고, 상기 제2 금속층의 일부가 식각되어 앵커 영역이 형성되는 하부층;상기 앵커 영역이 형성된 상기 제2 금속층 상에 형성되고, 일부 영역이 제거된 유전체층; 및상기 제2 금속층의 상부에 형성되는 제3 금속 구조물을 포함하는 상부층을 포함하고,상기 진공 영역 또는 아진공 영역은, 상기 유전체층의 일부 영역을 통해 상기 유전체층으로 덮인 상기 제2 금속층 내부의 실리콘 산화물이 제거되고상기 상부층이 상기 제2 금속층 상에 증착됨에 따라 형성되는 영역인 것인, 패키징 반도체 소자."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 제2 금속층 내부의 실리콘 산화물은 불산 용액의 증기 에칭 공정에 기초하여 제거되는 것인, 패키징 반도체 소자."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 유전체층은 상기 제2 금속층 내부의 상기 실리콘 산화물이 제거된 영역을 형성하기 위한 상기 증기 에칭공정에 의해 에칭되지 않는 물질로 형성되는 것인, 패키징 반도체 소자."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서,상기 앵커 영역은 상기 제2 금속층의 일측과 타측에 각각 형성되는 것인, 패키징 반도체 소자."}
{"patent_id": "10-2023-0035045", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서,상기 제1 금속층은 IMD(Inter Metal Dielectrics) 및 ILD (Inter Layer Dielectrics) 중 적어도 하나의 물질로형성되는 것인, 패키징 반도체 소자.공개특허 10-2024-0140544-4-"}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시예는, 진공 패키징 제조 방법을 제공한다. 본 방법은, 제1 금속층 및 상기 제1 금속층의 상부 에 형성되는 제2 금속층을 포함하는 하부층을 실리콘 웨이퍼 상에 형성하는 단계, 상기 제2 금속층의 일부를 식 각하여 앵커 영역을 형성하고, 상기 앵커 영역이 형성된 상기 제2 금속층 상에 유전체층을 증착하는 단계, 상기 유전체층의 일부 영역을 제거하여 실리콘 산화막을 노출시키고, 제거된 상기 유전체층의 일부 영역을 통해 상기 유전체층으로 덮인 상기 제2 금속층 내부의 실리콘 산화물을 제거하는 단계 및 상기 제2 금속층의 상부에 상부층 을 증착하고, 상기 상부층에 제3 금속 구조물을 형성하는 단계를 포함하며, 상기 상부층이 상기 제2 금속층 상에 증착됨에 따라 상기 제2 금속층 내부의 상기 실리콘 산화물이 제거된 영역이 진공 또는 아진공 상태가 되는 것이다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자의 진공 패키징 방법 및 이에 따라 제조된 반도체 소자에 관한 것으로, 보다 상세하게는, 금속층 내부의 실리콘 산화물을 제거하여 CMOS 회로의 배선층에 전자 소자들을 집적하기 위한 진공 상태의 캐비 티를 형성하는 기술에 관한 것이다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로 진공 패키징은 MEMS 분야에서 사용되어 왔으며 본딩 혹은 접합을 이용한다. 진공 패키징 공정은 다 양하며 직접 접합 (direct bonding) 공정과 중간층 (intermediate layer)을 사용하는 접합 공정으로 분류할 수 있다. 직접 접합공정은 공정이 단순하며 접합 강도가 높은 장점이 있지만, 이종 재료를 접합하는 경우에는 각 재료들 의 열팽창계수 (coefficient of thermal expansion, CTE)의 차이에 의한 열응력이 증가함으로써 웨이퍼의 휨 (warpage)이 발생하여 소자의 신뢰성 혹은 성능에 영향을 줄 수 있다. 중간층을 사용하는 접합공정은 다양한 기 판의 접합이 가능하고, CTE의 영향을 많이 줄일 수 있어, 최근 많이 활용되고 있다. 또한 접합 온도도 비교적 낮기 때문에 접합 시 MEMS 소자의 영향을 낮출 수 있는 장점이 있다. 그러나 단점으로 는 일반적으로 공정이 복잡하고 접합강도는 낮은 편이다. MEMS 접합은 접합온도, 기판의 재질, 진공 혹은 밀봉 패키지의 여부, 반도체 공정과의 호환성 등의 조건에 따라 적합한 공정을 선택하여야 한다. 직접 접합공정으로 퓨전 본딩 (fusion bonding) 및 anodic bonding이 있으며, 중간층을 사용하는 접합공정으로 glass frit bonding, eutectic bonding, diffusion bonding 및 adhesive bonding이 있다. 그러나 최근 CMOS 반도체 칩과 진공에서 구동되어야 하는 전자 소자들의 집적을 위한 공정온도, CMOS 공정과의 물질/공정 호환성, 공정 비용의 측면에서 한계를 보이고 있다는 문제점이 있다. 이에 따라, CMOS 회로의 배선층에 전자 소자들의 집적을 위한 진공 상태의 캐비티를 형성하는 방법을 구현해야 할 필요가 있다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 금속층 내부의 실리콘 산화물을 제거하여 CMOS 회로의 배선층에 전자 소자들을 집적하기 위한 진공 상태의 캐비티를 형성하기 위한 방법 및 이에 따라 제조된 반도체 소자를 제공하는 것에 목적이 있다. 본 발명이 이루고자 하는 기술적 과제들은 상기한 기술적 과제로 제한되지 않으며, 이하의 설명으로부터 본 발 명의 또 다른 기술적 과제들이 도출될 수 있다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제를 해결하기 위한 기술적 수단으로서, 본 개시의 제1 측면에 따른 실시예는, 진공 패키징 제 조 방법을 제공한다. 본 방법은, 제1 금속층 및 상기 제1 금속층의 상부에 형성되는 제2 금속층을 포함하는 하 부층을 실리콘 웨이퍼 상에 형성하는 단계, 상기 제2 금속층의 일부를 식각하여 앵커 영역을 형성하고, 상기 앵 커 영역이 형성된 상기 제2 금속층 상에 유전체층을 증착하는 단계, 상기 유전체층의 일부 영역을 제거하여 실 리콘 산화막을 노출시키고, 제거된 상기 유전체층의 일부 영역을 통해 상기 유전체층으로 덮인 상기 제2 금속층 내부의 실리콘 산화물을 제거하는 단계 및 상기 제2 금속층의 상부에 상부층을 증착하고, 상기 상부층에 제3 금 속 구조물을 형성하는 단계를 포함하며, 상기 상부층이 상기 제2 금속층 상에 증착됨에 따라 상기 제2 금속층 내부의 상기 실리콘 산화물이 제거된 영역이 진공 또는 아진공 상태가 되는 것이다. 또한, 본 개시의 제2 측면에 따른 실시예는, 반도체 소자를 제공한다. 본 반도체 소자는, 제1 금속층, 그리고, 상기 제1 금속층의 상부에 형성되며 진공 영역 또는 아진공 영역을 포함하는 제2 금속층을 포함하고, 상기 제2 금속층의 일부가 식각되어 앵커 영역이 형성되는 하부층, 상기 앵커 영역이 형성된 상기 제2 금속층 상에 형성 되고, 일부 영역이 제거된 유전체층 및 상기 제2 금속층의 상부에 형성되는 제3 금속 구조물을 포함하는 상부층을 포함하고, 상기 진공 영역 또는 아진공 영역은, 상기 유전체층의 일부 영역을 통해 상기 유전체층으로 덮인 상기 제2 금속층 내부의 실리콘 산화물이 제거되고 상기 상부층이 상기 제2 금속층 상에 증착됨에 따라 형성되 는 영역인 것이다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 기존의 금속 배선층이 그대로 유지되므로 기존 칩에 진공 패키징이 필요한 전자 소자를 원하 는 위치에 정확하게 위치를 시킬 수 있다. 또한 본 발명에 따르면, 기존의 배선공정을 대부분 유지하면서도 칩에 삼차원으로 진공이 필요한 전자 소자를 집적할 수 있어, 비용을 절감할 수 있다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과들은 상술한 효과들로 제한되지 않으며, 이하의 기재로부터 이해되는 모든 효과들을 포함한다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 첨부한 도면을 참조하여 본 개시를 상세히 설명하기로 한다. 다만, 본 개시는 여러 가지 상이한 형 태로 구현될 수 있으며, 여기에서 설명하는 실시예들로 한정되는 것은 아니다. 또한, 첨부된 도면은 본 명세서 에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않는다. 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 개시가 속하는"}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미로 해석되어야 한다. 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 추가적으로 갖는 것으로 해석되어야 하며, 별도로 정의되 지 않는 한 매우 이상적이거나 제한적인 의미로 해석되지 않는다. 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면에 나타난 각 구성요 소의 크기, 형태, 형상은 다양하게 변형될 수 있다. 명세서 전체에 대하여 동일/유사한 부분에 대해서는 동일/ 유사한 도면 부호를 붙였다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 \"모듈\" 및 \"부\" 등은 명세서 작성의 용이함만이 고려되어 부 여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요 지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략하였다. 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결(접속, 접촉 또는 결합)\"되어 있다고 할 때, 이는 \"직접적으로 연결(접속, 접촉 또는 결합)\"되어 있는 경우뿐만 아니라, 그 중간에 다른 부재를 사이에 두고 \"간접적으로 연결 (접속, 접촉 또는 결합)\"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 \"포함(구비 또는 마 련)\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소 를 더 \"포함(구비 또는 마련)\"할 수 있다는 것을 의미한다. 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 나타내는 용어들은 하나의 구성 요소를 다른 구성요소로부 터 구별하는 목적으로만 사용되며, 구성 요소들의 순서나 관계를 제한하지 않는다. 예를 들어, 본 개시의 제1구 성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1구성 요소로 명명될 수 있다. 본 명세서에 서 사용되는 단수 표현의 형태들은 명백히 반대의 의미를 나타내지 않는 한 복수 표현의 형태들도 포함하는 것으로 해석되어야 한다. 도 1은 본 발명의 일 실시예에 따른 진공 패키징 방법의 순서를 도시한 흐름도이다. 도 1을 참조하면, 진공 패키징 방법은 하부층을 실리콘 웨이퍼 상에 형성하는 단계(S110), 제2 금속층 상에 유 전체층을 증착하는 단계(S120), 제2 금속층 내부의 실리콘 산화물 제거 단계(S130) 및 상부층에 제3 금속 구조물 형성 단계(S140)을 포함한다. 하부층을 실리콘 웨이퍼 상에 형성하는 단계(S110)는 제1 금속층 및 제1 금속층의 상부에 형성되는 제2 금속층 을 포함하는 하부층을 실리콘 웨이퍼 상에 형성하는 단계이다. 예컨대, 제1 금속층은 IMD(Inter Metal Dielectrics) 및 혹은 ILD(Inter Layer Dielectrics) 중 적어도 하나의 물질로 형성될 수 있다. 진공 패키징 방법은 하부층을 실리콘 웨이퍼 상에 형성하는 단계(S110) 이후에 CMP(Chemical-mechanical polishing) 공정을 이용하여 제2 금속층을 평탄화하는 단계를 더 포함할 수 있다. 제2 금속층 상에 유전체층을 증착하는 단계(S120)는 제2 금속층의 일부를 식각하여 앵커 영역을 형성하고, 앵커 영역이 형성된 제2 금속층 상에 유전체층을 증착하는 단계이다. 예컨대, 앵커 영역은 유전체층을 지지하는 기능 을 수행하도록 제2 금속층에 복수개로 형성될 수 있으며, 유전체층은 이후 공정에서 사용될 수 있는 불산용액의 증기 에칭에 식각이 잘 되지 않는 SiCN 물질로 형성될 수 있다. 제2 금속층 상에 유전체층을 증착하는 단계(S120)는 제2 금속층 상부가 유전체층과 흡착되어 기계적인 구동이 어려운 경우 또는 제2 금속층과 유전체층 사이에 일정한 격리가 필요한 경우에 제2 금속층 상부에 기설정된 두 께를 갖는 희생층을 형성하는 단계를 더 포함할 수 있다. 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)는 유전체층의 일부 영역을 제거하여 실리콘 산화막을 노출시 키고, 제거된 유전체층의 일부 영역을 통해 유전체층으로 덮인 제2 금속층 내부의 실리콘 산화물을 제거하는 단 계이다. 예컨대, 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)는 유전체층이 제2 금속층의 모든 면을 가두 고 있어, 제2 금속층 내부의 실리콘 산화물을 식각하기 위하여 유전체 층의 일부 영역을 제거하여, 제2 금속층 의 실리콘 산화막을 외부로 노출시킬 수 있다. 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)는 제2 금속층 상에 유전체층을 증착하는 단계(S120)에서 형 성된 희생층을 제2 금속층 내부의 실리콘 산화물과 함께 제거할 수 있다. 이때, 제2 금속층과 상기 희생층 사이 에 기설정된 두께 이상의 간극이 형성될 수 있다. 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)는 불산 용액의 증기 에칭에 기초하여 제2 금속층 내부의 실 리콘 산화물을 제거할 수 있다. 예컨대, 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)는 유전체층의 홀 (hole)에 불산 용액의 증기를 주입하여 제2 금속층 내부의 실리콘 산화물을 제거하고, 제2 금속층 내부의 전자 소자를 방출시킬 수 있다. 이때, 전자 소자가 방출된 영역에 캐비티가 형성될 수 있다. 상부층에 제3 금속 구조물 형성 단계(S140)는 제2 금속층의 상부에 상부층을 증착하고, 상부층에 제3 금속 구조 물을 형성하는 단계이다. 예컨대, 상부층에 제3 금속 구조물 형성 단계(S140)는 제2 금속층 상에 IMD 물질을 증 착하고, IMD 물질로 이루어진 상부층에 제3 금속 구조물을 형성할 수 있다. 제3 금속 구조물은 제2 금속 구조물 이 형성되는 과정과 동일하거나 유사할 수 있으며, IMD 물질은 제2 금속 구조물과 제3 금속 구조물을 전기적으 로 절연하는 물질일 수 있다. 상부층에 제3 금속 구조물 형성 단계(S140)에서 상부층이 제2 금속층 상에 증착됨에 따라 제2 금속층 내부의 실 리콘 산화물이 제거된 영역이 진공 또는 아진공 상태의 캐비티가 형성된다. 캐비티 내부에는 반도체 공정과 같은 진공 상태의 환경이 구성되어, 다양한 전자 소자가 배치될 수 있다. 캐비 티를 제외한 나머지 영역들은 기존의 금속층들과 동일한 금속층들이 구성되어 기존의 금속층의 역할도 충분히 수행 가능할 수 있다. 도 2는 도 1에 도시된 진공 패키징 방법의 일부 단계에 대한 세부 단계를 도시한 도면이다. 도 2를 참조하면, 하부층을 실리콘 웨이퍼 상에 형성하는 단계(S110)는 비아 영역 및 제2 금속 구조물을 형성하 기 위한 몰드 형성 단계(S111) 및 제2 금속 구조물을 형성 단계(S112)를 포함할 수 있다. 비아 영역 및 제2 금속 구조물을 형성하기 위한 몰드 형성 단계(S111)는 제1 금속층 상에 비아(via) 영역과 제2 금속층에 포함되는 제2 금속 구조물을 형성하기 위한 몰드(mold) 영역을 형성하는 단계일 수 있다. 제2 금속 구조물을 형성 단계(S112)는 몰드 영역에 구리와 베리어 메탈(barrier metal)을 채워 제2 금속 구조물 을 형성하는 단계일 수 있다. 도 3 내지 도 6은 도 1에 도시된 진공 패키징 방법의 세부 단계들을 설명하기 위해 각 단계에서의 반도체 소자 를 도시한 도면이다. 좀 더 자세하게, 도 3은 도 1의 하부층을 실리콘 웨이퍼 상에 형성하는 단계(S110)에 따라생성된 반도체 소자를 도시한 도면이고, 도 4는 도 1의 제2 금속층 상에 유전체층을 증착하는 단계(S120)에 따 라 생성된 반도체 소자를 도시한 도면이고, 도 5는 제2 금속층 내부의 실리콘 산화물 제거 단계(S130)에 따라 생성된 반도체 소자를 도시한 도면이고, 도 6은 상부층에 제3 금속 구조물 형성 단계(S140)에 따라 생성된 반도 체 소자를 도시한 도면이다. 도 3 내지 도 6은 설명의 편의를 위하여 구리를 이용한 상감(damascene) 공정을 사용하고, 총 3개의 금속층이 사용되되 이 중 두 번째 금속층에 진공 상태의 캐비티가 형성되는 상황을 가정하였다. 도 3을 참조하면, 도 1의 하부층을 실리론 웨이퍼 상에 형성하는 단계에 따라 생성된 반도체 소자는 제1 금속 구조물(M1)을 포함하는 제1 금속층과 비아 영역 및 제2 금속 구조물을 형성하기 위한 몰드를 포 함하는 제2 금속층를 포함할 수 있다. 몰드에는 구리(Cu)와 베리어 메탈이 채워지고, 이에 따라 제2 금속 구조물(M2) 및 비아 영역을 포함 하는 제2 금속층이 형성될 수 있다. 이때, 몰드는 구리 듀얼 상감 공정을 통해 제2 금속 구조물(M2) 및 비아 영역을 동시에 공정될 수 있다. 제2 금속층은 CMP(Chemical-mechanical polishing) 공정을 이용 하여 평탄화 될 수 있다. 도 4(a)를 참조하면, 제2 금속층 상에 유전체층을 증착하는 단계에 따라 생성된 반도체 소자는 제2 금속층 상에 복수개의 앵커 영역이 형성된다. 앵커 영역은 제2 금속층의 일측과 타측에 각 각 형성될 수 있다. 제2 금속층 상에 유전체층을 증착하는 단계에 따라, 반도체 소자는 복수개의 앵 커 영역이 형성된 제2 금속층 상에 덮인 유천체층을 포함할 수 있다. 다만, 제2 금속층과 유전체층이 서로 일정 거리 이격되어야 할 경우에 반도체 소자는, 도 4(b)와 같 이, 제2 금속층 상에 기설정된 두께를 가지는 희생층을 포함할 수 있다. 제2 금속층 상에 유전체층을 증착하는 단계에 따라, 반도체 소자는 기설정된 두께를 가지는 희생층 을 포함하는 제2 금속층상에 복수개의 앵커 영역을 포함할 수 있다. 제2 금속층 상에 유전체층을 증착하는 단계에 따라, 반도체 소자는 복수개의 앵커 영역 및 희생 층을 포함하는 제2 금속층 상에 덮인 유전체층을 포함할 수 있다. 도 5(a)를 참조하면, 제2 금속층 내부의 실리콘 산화물 제거 단계에 따라 생성된 반도체 소자는 유전체층 으로 덮인 제2 금속층 내부의 실리콘 산화물이 제거될 수 있다. 예컨대, 제2 금속층 내부의 실 리콘 산화물 제거 단계에 따라 반도체 소자의 유전체층의 일부 영역을 제거하여 실리콘 산화막을 노출시킬 수 있다. 제거된 유천제층의 일부 영역을 통해 유전체층으로 덮인 제2 금속층 내부의 실리콘 산 화물을 불산 용액의 증기 에칭을 통해 제거할 수 있다. 도 5(b)를 참조하면, 제2 금속층 내부의 실리콘 산화물 제거 단계에 따라 생성된 반도체 소자는 유전체층 으로 덮인 제2 금속층 내부의 실리콘 산화물 및 희생층이 제거될 수 있다. 예컨대, 제2 금속층 내부의 실리콘 산화물 제거 단계에 따라 반도체 소자의 유전체층의 일부 영역을 제거하여 실리콘 산 화막을 노출시킬 수 있다. 제거된 유천제층의 일부 영역을 통해 유전체층으로 덮인 제2 금속층 내부의 실리콘 산화물 및 희생층을 불산 용액의 증기 에칭을 통해 제거할 수 있다. 도 6(a)를 참조하면, 상부층에 제3 금속 구조물 형성 단계에 따라 생성된 반도체 소자는 제2 금속층 상부 에 상부층을 증착되고, 상부층에 제3 금속 구조물(M3)이 형성될 수 있다. 예컨대, 전자 소자는 제2 금속층 상에 IMD 물질이 증착되고, IMD 물질로 이루어진 상부층에 제3 금속 구조물이 형성될 수 있다. 제3 금속 구조물은 제2 금속 구조물이 형성되는 과정과 동일하거나 유사할 수 있으며, IMD 물 질은 제2 금속 구조물과 제3 금속 구조물을 전기적으로 절연하는 물질일 수 있다. 상부층에 제3 금속 구조물 형성 단계에 따라 생성된 반도체 소자는 일부 영역이 제거된 유전체층 상에 상 부층이 증착됨에 따라, 불산 용액의 증기 에칭을 통해 실리콘 산화물이 제거된 제2 금속층 내부 영역 이 진공 또는 아진공 상태가 될 수 있다. 도 6(b)를 참조하면, 상부층에 제3 금속 구조물 형성 단계에 따라 생성된 반도체 소자는 제2 금속층 상부 에 상부층을 증착되고, 상부층에 제3 금속 구조물(M3)이 형성될 수 있다. 상부층에 제3 금속 구조물 형성 단계에 따라 생성된 반도체 소자는 일부 영역이 제거된 유전체층 상에 상 부층이 증착됨에 따라, 불산 용액의 증기 에칭을 통해 실리콘 산화물이 제거된 제2 금속층 내부 영역이 진공 또는 아진공 상태가 될 수 있다. 상술한 도 6(a) 및 도 6(b)를 참조하면 앵커 영역은 앵커 영역의 폭 또는 상부층의 증착 속도 중 적어도 하나에 기초하여 상기 상부층이 증착될 때 상부층의 물질이 채워질 수도 있다. 예를 들어, 앵커 영역의 폭이 넓을 경우에는 상부층의 증착 속도가 빨라도 상부층의 물질로 채워질 수 있으 며, 앵커 영역의 폭이 좁을 경우에는 상부측의 증착 속도가 느려도 채워지지 않을 수 있다. 이때, 상 부층의 물질은 IMD 물질일 수 있다. 또한, 다만, 유전체층의 홀을 통하여 IMD 물질이 유입되는 것을 방지하기 위하여, 유전체층의 홀의 크기를 줄이거나 IMD 물질을 증착시에 홀을 쉽게 막을 수 있는 공적과 물질이 사용될 수 있다. 도 7은 본 발명의 다른 실시예에 따른 진공 패키징 방법에 기초하여 생성된 반도체 소자를 도시한 도면이다. 도 7을 참조하면, 패키징 반도체 소자는 하부층, 유전체층 및 상부층을 포함한다. 하부층은 제1 금속층 및 제2 금속층을 포함한다. 제1 금속층은 제1 금속 구조물(M1)을 포함 할 수 있다. 제2 금속층은 비아 영역 및 제2 금속 구조물(M2)를 포함할 수 있다. 제2 금속층은 제1 금속층의 상부에 형성되는 진공 영역 또는 아진공 영역을 포함한다. 예컨 대, 진공 영역 또는 아진공 영역은, 유전체층의 일부 영역을 통해 유전체층으로 덮인 제2 금 속층 내부의 실리콘 산화물이 제거되고 상부층이 제2 금속층 상에 증착됨에 따라 형성되는 영역이 다. 하부층은 제2 금속층의 일부가 식각되어 앵커 영역이 형성된다. 유전체층은 일부 영역이 제거되고, 앵커 영역이 형성된 제2 금속층 상에 형성된다. 상부층은 제2 금속층의 상부에 형성되는 제3 금속 구조물(M3)을 포함한다. 패키징 반도체 소자는 저전력, 고집적, 고성능을 위한 field programmable gate array (FPGA) 및 인공지능 회 로 구현에 있어서 낮은 누설 전류를 필요로 하는 에너지 절약형 반도체 시스템을 구현할 수 있다. 패키징 반도체 소자는 낮은 대기전력 필요한 배터리를 사용하는 휴대용 전자기기에 사용되는 시스템 반도체에 사용될 수 있다. 패키징 반도체 소자는 연상형 메모리를 CMOS-NEM 기반의 시스템으로 구현될 수 있다. 패키징 반도체 소자는 CMOS 베이스라인 칩(baseline chip)에 영향을 주지 않고 임베디드(embedded) 비휘발성 메 모리를 집적할 수 있다. 이에 따라 비메모리 소자와 메모리 소자의 결합이 필요한 고성능, 저전력 반도체 칩에 적용될 수 있다. 패키징 반도체 소자는 반도체 접합을 기반으로 구성된 전자 소자가 아닌 기계적으로 동작하는 소자이기 때문에 이는 높은 방사선에 노출되는 군사, 우주용 메모리 시스템에도 활용될 수 있다."}
{"patent_id": "10-2023-0035045", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 상술한 설명을 기초로 본 개시의 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러 므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다. 본 개시의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개 념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다. 본원 의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범 위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석 되어야 한다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7"}
{"patent_id": "10-2023-0035045", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 진공 패키징 방법의 순서를 도시한 흐름도이다. 도 2는 도 1에 도시된 진공 패키징 방법의 일부 단계에 대한 세부 단계를 도시한 도면이다. 도 3 내지 도 6은 도 1에 도시된 진공 패키징 방법의 세부 단계들을 설명하기 위해 각 단계에서의 반도체 소자 를 도시한 도면이다. 도 7은 본 발명의 다른 실시예에 따른 진공 패키징 방법에 기초하여 생성된 반도체 소자를 도시한 도면이다."}
