sv2v -D SYNTHESIS -I ./pythondata_cpu_cv32e40p/system_verilog/rtl/include -I ./pythondata_cpu_cv32e40p/system_verilog/rtl/fpnew/src/common_cells/include/ --top riscv_core -w pythondata_cpu_cv32e40p/system_verilog/riscv_core_conv_sv2v.v ./pythondata_cpu_cv32e40p/system_verilog/rtl/include/apu_macros.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/include/apu_core_package.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/fpnew/src/common_cells/include/common_cells/registers.svh ./pythondata_cpu_cv32e40p/system_verilog/rtl/fpnew/src/fpnew_pkg.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/include/riscv_config.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/include/riscv_defines.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/include/riscv_tracer_defines.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_if_stage.sv  ./pythondata_cpu_cv32e40p/system_verilog/rtl/cv32e40p_sim_clock_gate.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_cs_registers.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_register_file.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_load_store_unit.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_id_stage.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_decoder.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_compressed_decoder.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_fetch_fifo.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_prefetch_buffer.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_prefetch_L0_buffer.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_L0_buffer.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_hwloop_regs.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_hwloop_controller.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_mult.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/register_file_test_wrap.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_int_controller.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_ex_stage.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_alu_div.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_alu.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_pmp.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_apu_disp.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_controller.sv ./pythondata_cpu_cv32e40p/system_verilog/rtl/riscv_core.sv
