Fitter report for trabalhofinal
<<<<<<< HEAD
Thu Dec 07 19:46:26 2023
=======
Wed Dec 06 18:53:25 2023
>>>>>>> main
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
<<<<<<< HEAD
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ALTSYNCRAM
 29. |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ALTSYNCRAM
 30. |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ALTSYNCRAM
 31. |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ALTSYNCRAM
 32. |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ALTSYNCRAM
 33. |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ALTSYNCRAM
 34. |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ALTSYNCRAM
 35. Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages
=======
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ALTSYNCRAM
 28. |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ALTSYNCRAM
 29. |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ALTSYNCRAM
 30. |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ALTSYNCRAM
 31. |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ALTSYNCRAM
 32. |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ALTSYNCRAM
 33. |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ALTSYNCRAM
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages
>>>>>>> main



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
<<<<<<< HEAD
; Fitter Status                      ; Successful - Thu Dec 07 19:46:26 2023      ;
=======
; Fitter Status                      ; Successful - Wed Dec 06 18:53:25 2023      ;
>>>>>>> main
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; trabalhofinal                              ;
; Top-level Entity Name              ; casca                                      ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
<<<<<<< HEAD
; Total logic elements               ; 834 / 15,408 ( 5 % )                       ;
;     Total combinational functions  ; 806 / 15,408 ( 5 % )                       ;
;     Dedicated logic registers      ; 465 / 15,408 ( 3 % )                       ;
; Total registers                    ; 465                                        ;
; Total pins                         ; 28 / 347 ( 8 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 14,336 / 516,096 ( 3 % )                   ;
=======
; Total logic elements               ; 1,571 / 15,408 ( 10 % )                    ;
;     Total combinational functions  ; 1,320 / 15,408 ( 9 % )                     ;
;     Dedicated logic registers      ; 1,067 / 15,408 ( 7 % )                     ;
; Total registers                    ; 1067                                       ;
; Total pins                         ; 21 / 347 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 63,488 / 516,096 ( 12 % )                  ;
>>>>>>> main
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
<<<<<<< HEAD
; Average used               ; 3.75        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;  25.0%      ;
;     Processors 13-16       ;   0.0%      ;
=======
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;   0.0%      ;
>>>>>>> main
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; pwm_casca1 ; Missing drive strength and slew rate ;
; pwm_casca2 ; Missing drive strength and slew rate ;
; pwm_casca3 ; Missing drive strength and slew rate ;
; led1       ; Missing drive strength and slew rate ;
; led2       ; Missing drive strength and slew rate ;
; led3       ; Missing drive strength and slew rate ;
; led4       ; Missing drive strength and slew rate ;
; a          ; Missing drive strength and slew rate ;
; b          ; Missing drive strength and slew rate ;
; c          ; Missing drive strength and slew rate ;
; d          ; Missing drive strength and slew rate ;
; e          ; Missing drive strength and slew rate ;
; f          ; Missing drive strength and slew rate ;
; g          ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+------------------------------------------------+---------------------------------------------------------------------------+------------------+------------------------------------------------+
; Node                                                                         ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                                 ; Destination Node                                                          ; Destination Port ; Destination Port Name                          ;
+------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+------------------------------------------------+---------------------------------------------------------------------------+------------------+------------------------------------------------+
; pllcanhao:p1|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p1|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p1|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p2|altpll_component|auto_generated|pll1/clk[0] ;
; pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p2|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p3|altpll_component|auto_generated|pll1/clk[0] ;
; pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p3|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p4|altpll_component|auto_generated|pll1/clk[0] ;
; pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p4|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p5|altpll_component|auto_generated|pll1/clk[0] ;
; pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p5|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p6|altpll_component|auto_generated|pll1/clk[0] ;
; pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                                ; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;                  ;                                                ;
;    pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; p6|altpll_component|auto_generated|pll1/clk[0] ; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ; CLK              ; p7|altpll_component|auto_generated|pll1/clk[0] ;
+------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+------------------------------------------------+---------------------------------------------------------------------------+------------------+------------------------------------------------+


<<<<<<< HEAD
+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; btn        ; PIN_F1        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


=======
>>>>>>> main
+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
<<<<<<< HEAD
;     -- Requested    ; 0.00 % ( 0 / 1396 ) ; 0.00 % ( 0 / 1396 )        ; 0.00 % ( 0 / 1396 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1396 ) ; 0.00 % ( 0 / 1396 )        ; 0.00 % ( 0 / 1396 )      ;
=======
;     -- Requested    ; 0.00 % ( 0 / 2520 ) ; 0.00 % ( 0 / 2520 )        ; 0.00 % ( 0 / 2520 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2520 ) ; 0.00 % ( 0 / 2520 )        ; 0.00 % ( 0 / 2520 )      ;
>>>>>>> main
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
<<<<<<< HEAD
; Top                            ; 0.00 % ( 0 / 1384 )   ; N/A                     ; Source File       ; N/A                 ;       ;
=======
; Top                            ; 0.00 % ( 0 / 1361 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 211 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 936 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
>>>>>>> main
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mathe/Documents/HDL/projeto-final-hdl/prj/output_files/trabalhofinal.pin.


<<<<<<< HEAD
+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 834 / 15,408 ( 5 % )      ;
;     -- Combinational with no register       ; 369                       ;
;     -- Register only                        ; 28                        ;
;     -- Combinational with a register        ; 437                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 183                       ;
;     -- 3 input functions                    ; 158                       ;
;     -- <=2 input functions                  ; 465                       ;
;     -- Register only                        ; 28                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 272                       ;
;     -- arithmetic mode                      ; 534                       ;
;                                             ;                           ;
; Total registers*                            ; 465 / 17,068 ( 3 % )      ;
;     -- Dedicated logic registers            ; 465 / 15,408 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 73 / 963 ( 8 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 28 / 347 ( 8 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 7 / 56 ( 13 % )           ;
; Total block memory bits                     ; 14,336 / 516,096 ( 3 % )  ;
; Total block memory implementation bits      ; 64,512 / 516,096 ( 13 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 2%              ;
; Maximum fan-out                             ; 441                       ;
; Highest non-global fan-out                  ; 41                        ;
; Total fan-out                               ; 3298                      ;
; Average fan-out                             ; 2.41                      ;
+---------------------------------------------+---------------------------+
=======
+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,571 / 15,408 ( 10 % )    ;
;     -- Combinational with no register       ; 504                        ;
;     -- Register only                        ; 251                        ;
;     -- Combinational with a register        ; 816                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 364                        ;
;     -- 3 input functions                    ; 309                        ;
;     -- <=2 input functions                  ; 647                        ;
;     -- Register only                        ; 251                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 692                        ;
;     -- arithmetic mode                      ; 628                        ;
;                                             ;                            ;
; Total registers*                            ; 1,067 / 17,068 ( 6 % )     ;
;     -- Dedicated logic registers            ; 1,067 / 15,408 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 134 / 963 ( 14 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 21 / 347 ( 6 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 13 / 56 ( 23 % )           ;
; Total block memory bits                     ; 63,488 / 516,096 ( 12 % )  ;
; Total block memory implementation bits      ; 119,808 / 516,096 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%               ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%               ;
; Maximum fan-out                             ; 441                        ;
; Highest non-global fan-out                  ; 74                         ;
; Total fan-out                               ; 7134                       ;
; Average fan-out                             ; 2.70                       ;
+---------------------------------------------+----------------------------+
>>>>>>> main
*  Register count does not include registers inside RAM blocks or DSP blocks.



<<<<<<< HEAD
+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 834 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 369                 ; 0                              ;
;     -- Register only                        ; 28                  ; 0                              ;
;     -- Combinational with a register        ; 437                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 183                 ; 0                              ;
;     -- 3 input functions                    ; 158                 ; 0                              ;
;     -- <=2 input functions                  ; 465                 ; 0                              ;
;     -- Register only                        ; 28                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 272                 ; 0                              ;
;     -- arithmetic mode                      ; 534                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 465                 ; 0                              ;
;     -- Dedicated logic registers            ; 465 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 73 / 963 ( 8 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 28                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 14336               ; 0                              ;
; Total RAM block bits                        ; 64512               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 7 / 56 ( 12 % )     ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 441                 ; 1                              ;
;     -- Registered Input Connections         ; 434                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 441                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3627                ; 449                            ;
;     -- Registered Connections               ; 1239                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 442                            ;
;     -- hard_block:auto_generated_inst       ; 442                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 7                              ;
;     -- Output Ports                         ; 14                  ; 7                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 6                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+
=======
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                 ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                   ; Low                            ; Low                            ;
;                                             ;                     ;                       ;                                ;                                ;
; Total logic elements                        ; 811 / 15408 ( 5 % ) ; 144 / 15408 ( < 1 % ) ; 616 / 15408 ( 4 % )            ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 346                 ; 54                    ; 104                            ; 0                              ;
;     -- Register only                        ; 25                  ; 23                    ; 203                            ; 0                              ;
;     -- Combinational with a register        ; 440                 ; 67                    ; 309                            ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 169                 ; 51                    ; 144                            ; 0                              ;
;     -- 3 input functions                    ; 154                 ; 33                    ; 122                            ; 0                              ;
;     -- <=2 input functions                  ; 463                 ; 37                    ; 147                            ; 0                              ;
;     -- Register only                        ; 25                  ; 23                    ; 203                            ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Logic elements by mode                      ;                     ;                       ;                                ;                                ;
;     -- normal mode                          ; 252                 ; 113                   ; 327                            ; 0                              ;
;     -- arithmetic mode                      ; 534                 ; 8                     ; 86                             ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Total registers                             ; 465                 ; 90                    ; 512                            ; 0                              ;
;     -- Dedicated logic registers            ; 465 / 15408 ( 3 % ) ; 90 / 15408 ( < 1 % )  ; 512 / 15408 ( 3 % )            ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 69 / 963 ( 7 % )    ; 13 / 963 ( 1 % )      ; 53 / 963 ( 6 % )               ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                       ;                                ;                                ;
; Virtual pins                                ; 0                   ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 21                  ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 14336               ; 0                     ; 49152                          ; 0                              ;
; Total RAM block bits                        ; 64512               ; 0                     ; 55296                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 7 / 56 ( 12 % )     ; 0 / 56 ( 0 % )        ; 6 / 56 ( 10 % )                ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                       ;                                ;                                ;
; Connections                                 ;                     ;                       ;                                ;                                ;
;     -- Input Connections                    ; 442                 ; 133                   ; 699                            ; 1                              ;
;     -- Registered Input Connections         ; 434                 ; 100                   ; 555                            ; 0                              ;
;     -- Output Connections                   ; 677                 ; 156                   ; 1                              ; 441                            ;
;     -- Registered Output Connections        ; 0                   ; 155                   ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Internal Connections                        ;                     ;                       ;                                ;                                ;
;     -- Total Connections                    ; 4225                ; 838                   ; 3230                           ; 449                            ;
;     -- Registered Connections               ; 1239                ; 598                   ; 1637                           ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; External Connections                        ;                     ;                       ;                                ;                                ;
;     -- Top                                  ; 0                   ; 123                   ; 554                            ; 442                            ;
;     -- sld_hub:auto_hub                     ; 123                 ; 20                    ; 146                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 554                 ; 146                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 442                 ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Partition Interface                         ;                     ;                       ;                                ;                                ;
;     -- Input Ports                          ; 17                  ; 21                    ; 83                             ; 7                              ;
;     -- Output Ports                         ; 8                   ; 39                    ; 36                             ; 7                              ;
;     -- Bidir Ports                          ; 0                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Registered Ports                            ;                     ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                     ; 19                             ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 28                    ; 25                             ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Port Connectivity                           ;                     ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 1                     ; 6                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                     ; 40                             ; 6                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 15                    ; 25                             ; 0                              ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+
>>>>>>> main


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
<<<<<<< HEAD
; SW0        ; F2    ; 1        ; 0            ; 24           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW1        ; H5    ; 1        ; 0            ; 27           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW2        ; H6    ; 1        ; 0            ; 25           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW3        ; G4    ; 1        ; 0            ; 23           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW4        ; G5    ; 1        ; 0            ; 27           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW5        ; J7    ; 1        ; 0            ; 22           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW6        ; H7    ; 1        ; 0            ; 25           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW7        ; E3    ; 1        ; 0            ; 26           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW8        ; E4    ; 1        ; 0            ; 26           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW9        ; D2    ; 1        ; 0            ; 25           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50MHz  ; G21   ; 6        ; 41           ; 15           ; 0            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
=======
; SW0        ; J6    ; 1        ; 0            ; 24           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1        ; H5    ; 1        ; 0            ; 27           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW2        ; H6    ; 1        ; 0            ; 25           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW3        ; G4    ; 1        ; 0            ; 23           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW4        ; G5    ; 1        ; 0            ; 27           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW5        ; J7    ; 1        ; 0            ; 22           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW6        ; H7    ; 1        ; 0            ; 25           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW7        ; E3    ; 1        ; 0            ; 26           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW8        ; E4    ; 1        ; 0            ; 26           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW9        ; D2    ; 1        ; 0            ; 25           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50MHz  ; G21   ; 6        ; 41           ; 15           ; 0            ; 278                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
>>>>>>> main
; rst_casca1 ; H2    ; 1        ; 0            ; 21           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_casca2 ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_casca3 ; B15   ; 7        ; 26           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a          ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b          ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c          ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d          ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e          ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; f          ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g          ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1       ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led2       ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led3       ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led4       ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_casca1 ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_casca2 ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_casca3 ; AB19  ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


<<<<<<< HEAD
+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                    ; Use as regular IO        ; SW8                     ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                     ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; a                       ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                    ; Use as regular IO        ; rst_casca3              ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                   ; Use as regular IO        ; g                       ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                   ; Use as regular IO        ; f                       ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
=======
+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO        ; SW8                     ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
>>>>>>> main


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 4 / 46 ( 9 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 47 ( 17 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; pwm_casca1                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; pwm_casca3                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; rst_casca3                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW9                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW7                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW8                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; g                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; pwm_casca2                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; SW0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; f                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; b                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; a                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; rst_casca2                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW3                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW4                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; c                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk_50MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; rst_casca1                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW2                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW6                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; e                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; d                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW5                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; led3                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; led1                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; led2                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; led4                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; p7|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 600.0 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 208 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 25.0 MHz                                                                  ;
; Freq max lock                 ; 54.18 MHz                                                                 ;
; M VCO Tap                     ; 0                                                                         ;
; M Initial                     ; 1                                                                         ;
; M value                       ; 12                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_2                                                                     ;
; Inclk0 signal                 ; clk_50MHz                                                                 ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)    ; 0.90 (208 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; p7|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


<<<<<<< HEAD
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |casca                                            ; 834 (40)    ; 465 (31)                  ; 0 (0)         ; 14336       ; 7    ; 0            ; 0       ; 0         ; 28   ; 0            ; 369 (9)      ; 28 (7)            ; 437 (27)         ; |casca                                                                                                                       ; work         ;
;    |display_7seg:display|                         ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |casca|display_7seg:display                                                                                                  ; work         ;
;    |pllcanhao:p7|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7                                                                                                          ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7|altpll:altpll_component                                                                                  ; work         ;
;          |pllcanhao_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated                                                  ; work         ;
;    |top:u01|                                      ; 111 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u01                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u01|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u01|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 82 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (23)      ; 0 (0)             ; 33 (33)          ; |casca|top:u01|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_0uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated                                         ; work         ;
;    |top:u02|                                      ; 111 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u02                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u02|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u02|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 82 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (23)      ; 0 (0)             ; 33 (33)          ; |casca|top:u02|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_1uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated                                         ; work         ;
;    |top:u03|                                      ; 111 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u03                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u03|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u03|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 82 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (23)      ; 0 (0)             ; 33 (33)          ; |casca|top:u03|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_2uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated                                         ; work         ;
;    |top:u04|                                      ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u04                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u04|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u04|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u04|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_3uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated                                         ; work         ;
;    |top:u05|                                      ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u05                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u05|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u05|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u05|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_4uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated                                         ; work         ;
;    |top:u06|                                      ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u06                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u06|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u06|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u06|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_5uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated                                         ; work         ;
;    |top:u07|                                      ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u07                                                                                                               ; work         ;
;       |counter:COUNTER|                           ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u07|counter:COUNTER                                                                                               ; work         ;
;       |reset:RESET|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u07|reset:RESET                                                                                                   ; work         ;
;       |servo:SERVO|                               ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u07|servo:SERVO                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bfh:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated ; work         ;
;       |sine_rom:SINE_ROM|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM                                                                                             ; work         ;
;          |altsyncram:Mux7_rtl_0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                       ; work         ;
;             |altsyncram_6uv:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated                                         ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
=======
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |casca                                                                                         ; 1571 (41)   ; 1067 (31)                 ; 0 (0)         ; 63488       ; 13   ; 0            ; 0       ; 0         ; 21   ; 0            ; 504 (10)     ; 251 (4)           ; 816 (27)         ; |casca                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |pllcanhao:p7|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |pllcanhao_altpll:auto_generated|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |sld_hub:auto_hub|                                                                          ; 144 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 23 (0)            ; 67 (0)           ; |casca|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                           ; 143 (102)   ; 90 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (40)      ; 23 (23)           ; 67 (42)          ; |casca|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                             ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |casca|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |casca|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                            ; 616 (25)    ; 512 (24)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (1)      ; 203 (24)          ; 309 (0)          ; |casca|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                  ; 591 (0)     ; 488 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 179 (0)           ; 309 (0)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                              ; 591 (166)   ; 488 (132)                 ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (34)     ; 179 (75)          ; 309 (55)         ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                   ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 51 (51)           ; 26 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                 ; work         ;
;                |lpm_decode:wdecoder|                                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                             ; work         ;
;                   |decode_4uf:auto_generated|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated                                                                                                                                                                   ; work         ;
;                |lpm_mux:mux|                                                                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                     ; work         ;
;                   |mux_krc:auto_generated|                                                     ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated                                                                                                                                                                              ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_lv14:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lv14:auto_generated                                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                   ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:status_register|                                                     ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                   ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                          ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                        ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                       ; 106 (106)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 12 (12)           ; 60 (60)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                     ; work         ;
;             |sld_ela_control:ela_control|                                                      ; 83 (1)      ; 77 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 29 (0)            ; 48 (1)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                            ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|    ; 67 (0)      ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 16 (0)            ; 45 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                         ; work         ;
;                   |sld_ela_trigger_f8p:auto_generated|                                         ; 67 (0)      ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 16 (0)            ; 45 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated                                                                                                                                      ; work         ;
;                      |sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|            ; 67 (7)      ; 61 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (0)            ; 45 (45)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1                                                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_12|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_12                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_15|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_15                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_18|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_18                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_21|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_21                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_24|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_24                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_27|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_27                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_29|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_2|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_2                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_30|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_30                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_32|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_33|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_33                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_35|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_36|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_36                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_3|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_3                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_6|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_6                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_9|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_9                                          ; work         ;
;                         |sld_mbpmg:mbpm_10|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_10                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_10|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_13|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_13                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_13|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_16|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_16                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_16|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_19|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_19                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_19|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_1|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_1                                                        ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_1|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                         |sld_mbpmg:mbpm_22|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_22                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_22|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_25|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_25                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_25|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_28|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_28                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_28|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_31|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_31                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_31|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_34|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_34                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_34|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                         |sld_mbpmg:mbpm_4|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_4                                                        ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_4|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                         |sld_mbpmg:mbpm_7|                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_7                                                        ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_7|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                 ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 2 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                      ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                              ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst| ; 99 (9)      ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 84 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                               ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                     ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                     ; work         ;
;                   |cntr_2fi:auto_generated|                                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated                                                                                                             ; work         ;
;                |lpm_counter:read_pointer_counter|                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                              ; work         ;
;                   |cntr_d8j:auto_generated|                                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated                                                                                                                                      ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                    ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                    ; work         ;
;                   |cntr_7fi:auto_generated|                                                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated                                                                                                                            ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                       ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                       ; work         ;
;                   |cntr_p1j:auto_generated|                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated                                                                                                                               ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                              ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                            ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                            ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |casca|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                          ; work         ;
;    |top:u01|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u01                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u01|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u01|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u01|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_0uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u02|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u02                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u02|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u02|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u02|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_1uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u03|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u03                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u03|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u03|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u03|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_2uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u04|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u04                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u04|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u04|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u04|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_3uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u05|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u05                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u05|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u05|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u05|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_4uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u06|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u06                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u06|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u06|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u06|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_5uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;    |top:u07|                                                                                   ; 110 (0)     ; 62 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 3 (0)             ; 59 (0)           ; |casca|top:u07                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |counter:COUNTER|                                                                        ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |casca|top:u07|counter:COUNTER                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reset:RESET|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |casca|top:u07|reset:RESET                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |servo:SERVO|                                                                            ; 81 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 33 (33)          ; |casca|top:u07|servo:SERVO                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |multcore:mult_core|                                                               ; 26 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |mpar_add:padder|                                                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |add_sub_bfh:auto_generated|                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |casca|top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;       |sine_rom:SINE_ROM|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:Mux7_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_6uv:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
+------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
>>>>>>> main
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; pwm_casca1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_casca2 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_casca3 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
<<<<<<< HEAD
; a          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW9        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW8        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW7        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW4        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW6        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW5        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW2        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW3        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW1        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW0        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_50MHz  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_casca1 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
=======
; SW9        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_50MHz  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW8        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW7        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW1        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW6        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW2        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW0        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW5        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW4        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW3        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_casca1 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
>>>>>>> main
; rst_casca2 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_casca3 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


<<<<<<< HEAD
+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; SW9                                           ;                   ;         ;
;      - display_7seg:display|disp_7seg_o[2]~54 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~57 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~61 ; 1                 ; 6       ;
;      - pwm_casca1~0                           ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~66 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~67 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~68 ; 1                 ; 6       ;
; SW8                                           ;                   ;         ;
;      - display_7seg:display|disp_7seg_o[2]~54 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~57 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~61 ; 1                 ; 6       ;
;      - pwm_casca2~0                           ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~66 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~67 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~68 ; 1                 ; 6       ;
; SW7                                           ;                   ;         ;
;      - display_7seg:display|disp_7seg_o[6]~53 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[2]~54 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~57 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~60 ; 1                 ; 6       ;
;      - pwm_casca3~0                           ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~67 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~68 ; 1                 ; 6       ;
; SW4                                           ;                   ;         ;
;      - led3~0                                 ; 1                 ; 6       ;
;      - data_i[2]~0                            ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~56 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~59 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~62 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[1]~65 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~11 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~33 ; 1                 ; 6       ;
; SW6                                           ;                   ;         ;
;      - led1~0                                 ; 0                 ; 6       ;
;      - data_i[2]~0                            ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~56 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~60 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~62 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[1]~64 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~11 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~33 ; 0                 ; 6       ;
; SW5                                           ;                   ;         ;
;      - led2~0                                 ; 0                 ; 6       ;
;      - data_i[2]~0                            ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~56 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~60 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~62 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[1]~64 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~11 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~33 ; 0                 ; 6       ;
; SW2                                           ;                   ;         ;
;      - led1~0                                 ; 0                 ; 6       ;
;      - led2~0                                 ; 0                 ; 6       ;
;      - led3~0                                 ; 0                 ; 6       ;
;      - led4~0                                 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~52 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~55 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~58 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[2]~63 ; 0                 ; 6       ;
;      - always0~0                              ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~14 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~36 ; 0                 ; 6       ;
; SW3                                           ;                   ;         ;
;      - led4~0                                 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~52 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~55 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~58 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[6]~62 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~14 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~36 ; 1                 ; 6       ;
; SW1                                           ;                   ;         ;
;      - led1~0                                 ; 1                 ; 6       ;
;      - led2~0                                 ; 1                 ; 6       ;
;      - led3~0                                 ; 1                 ; 6       ;
;      - led4~0                                 ; 1                 ; 6       ;
;      - data_i~1                               ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~55 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~59 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[1]~65 ; 1                 ; 6       ;
;      - counter[23]~74                         ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~14 ; 1                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~36 ; 1                 ; 6       ;
; SW0                                           ;                   ;         ;
;      - led1~reg0                              ; 0                 ; 6       ;
;      - led2~reg0                              ; 0                 ; 6       ;
;      - led3~reg0                              ; 0                 ; 6       ;
;      - led4~reg0                              ; 0                 ; 6       ;
;      - data_i~1                               ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[4]~55 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[3]~59 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[1]~65 ; 0                 ; 6       ;
;      - counter[23]~74                         ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[5]~14 ; 0                 ; 6       ;
;      - display_7seg:display|disp_7seg_o[0]~36 ; 0                 ; 6       ;
; clk_50MHz                                     ;                   ;         ;
; rst_casca1                                    ;                   ;         ;
;      - top:u05|reset:RESET|sreg[0]            ; 1                 ; 6       ;
;      - top:u06|reset:RESET|sreg[0]            ; 1                 ; 6       ;
;      - top:u07|reset:RESET|sreg[0]            ; 1                 ; 6       ;
;      - top:u01|reset:RESET|sreg[0]~feeder     ; 1                 ; 6       ;
;      - top:u04|reset:RESET|sreg[0]~feeder     ; 1                 ; 6       ;
; rst_casca2                                    ;                   ;         ;
;      - top:u02|reset:RESET|sreg[0]            ; 1                 ; 6       ;
; rst_casca3                                    ;                   ;         ;
;      - top:u03|reset:RESET|sreg[0]            ; 0                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; SW0                                                                                   ; PIN_F2             ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                             ; LCCOMB_X1_Y25_N4   ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                                                             ; PIN_G21            ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                                                             ; PIN_G21            ; 31      ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; counter[23]~74                                                                        ; LCCOMB_X1_Y25_N6   ; 24      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 441     ; Clock                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; top:u01|reset:RESET|Equal0~0                                                          ; LCCOMB_X22_Y20_N0  ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u01|servo:SERVO|counter[17]~51                                                    ; LCCOMB_X24_Y18_N28 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u02|reset:RESET|Equal0~0                                                          ; LCCOMB_X6_Y23_N0   ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u02|servo:SERVO|counter[6]~51                                                     ; LCCOMB_X17_Y24_N20 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u03|reset:RESET|Equal0~0                                                          ; LCCOMB_X26_Y26_N24 ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u03|servo:SERVO|counter[14]~52                                                    ; LCCOMB_X29_Y26_N28 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u04|reset:RESET|Equal0~0                                                          ; LCCOMB_X22_Y15_N8  ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u04|servo:SERVO|counter[12]~51                                                    ; LCCOMB_X29_Y14_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u05|reset:RESET|Equal0~0                                                          ; LCCOMB_X14_Y22_N24 ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u05|servo:SERVO|counter[16]~51                                                    ; LCCOMB_X11_Y21_N20 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u06|reset:RESET|Equal0~0                                                          ; LCCOMB_X21_Y15_N24 ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u06|servo:SERVO|counter[11]~52                                                    ; LCCOMB_X23_Y15_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; top:u07|reset:RESET|Equal0~0                                                          ; LCCOMB_X21_Y20_N24 ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top:u07|servo:SERVO|counter[0]~52                                                     ; LCCOMB_X20_Y20_N22 ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50MHz                                                                             ; PIN_G21  ; 31      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2    ; 441     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+---------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; top:u07|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u06|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u05|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u04|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u03|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u02|reset:RESET|Equal0~0                                                               ; 41      ;
; top:u01|reset:RESET|Equal0~0                                                               ; 41      ;
; ~GND                                                                                       ; 28      ;
; counter[23]~74                                                                             ; 24      ;
; always0~0                                                                                  ; 24      ;
; top:u07|servo:SERVO|counter[0]~52                                                          ; 18      ;
; top:u06|servo:SERVO|counter[11]~52                                                         ; 18      ;
; top:u05|servo:SERVO|counter[16]~51                                                         ; 18      ;
; top:u04|servo:SERVO|counter[12]~51                                                         ; 18      ;
; top:u03|servo:SERVO|counter[14]~52                                                         ; 18      ;
; top:u02|servo:SERVO|counter[6]~51                                                          ; 18      ;
; top:u01|servo:SERVO|counter[17]~51                                                         ; 18      ;
; SW0~input                                                                                  ; 11      ;
; SW1~input                                                                                  ; 11      ;
; SW2~input                                                                                  ; 11      ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a4 ; 10      ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a0 ; 10      ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a4 ; 10      ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a0 ; 10      ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a4 ; 10      ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a0 ; 10      ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a4 ; 10      ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a0 ; 10      ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a4 ; 10      ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a0 ; 10      ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a4 ; 10      ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a0 ; 10      ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a4 ; 10      ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a0 ; 10      ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a1 ; 9       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a5 ; 9       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a1 ; 9       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a5 ; 9       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a1 ; 9       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a5 ; 9       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a1 ; 9       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a5 ; 9       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a1 ; 9       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a5 ; 9       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a1 ; 9       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a5 ; 9       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a1 ; 9       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a5 ; 9       ;
; SW5~input                                                                                  ; 8       ;
; SW6~input                                                                                  ; 8       ;
; SW4~input                                                                                  ; 8       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a2 ; 8       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a6 ; 8       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a2 ; 8       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a6 ; 8       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a2 ; 8       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a6 ; 8       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a2 ; 8       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a6 ; 8       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a2 ; 8       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a6 ; 8       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a2 ; 8       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a6 ; 8       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a2 ; 8       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a6 ; 8       ;
; SW3~input                                                                                  ; 7       ;
; SW7~input                                                                                  ; 7       ;
; SW8~input                                                                                  ; 7       ;
; SW9~input                                                                                  ; 7       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a3 ; 7       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a7 ; 7       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a3 ; 7       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a7 ; 7       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a3 ; 7       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a7 ; 7       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a3 ; 7       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a7 ; 7       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a3 ; 7       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a7 ; 7       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a3 ; 7       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a7 ; 7       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a3 ; 7       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a7 ; 7       ;
; rst_casca1~input                                                                           ; 5       ;
; counter[23]                                                                                ; 5       ;
; display_7seg:display|disp_7seg_o[2]~54                                                     ; 4       ;
; top:u07|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u07|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u06|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u06|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u05|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u05|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u04|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u04|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u03|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u03|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u02|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u02|servo:SERVO|counter[14]                                                            ; 4       ;
; top:u01|servo:SERVO|counter[12]                                                            ; 4       ;
; top:u01|servo:SERVO|counter[14]                                                            ; 4       ;
; data_i~1                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u07|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u07|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u07|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u07|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u07|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u07|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u06|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u06|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u05|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u05|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u04|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u04|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u03|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u03|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u02|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u02|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[15]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[17]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[16]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[1]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[2]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[3]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[4]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[5]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[6]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[7]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[8]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[9]                                                             ; 3       ;
; top:u01|servo:SERVO|counter[10]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[11]                                                            ; 3       ;
; top:u01|servo:SERVO|counter[13]                                                            ; 3       ;
; top:u07|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u07|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u07|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u06|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u06|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u06|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u05|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u05|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u05|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u04|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u04|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u04|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u03|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u03|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u03|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u02|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u02|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u02|reset:RESET|sreg[2]                                                                ; 2       ;
; top:u01|reset:RESET|sreg[0]                                                                ; 2       ;
; top:u01|reset:RESET|sreg[1]                                                                ; 2       ;
; top:u01|reset:RESET|sreg[2]                                                                ; 2       ;
; display_7seg:display|disp_7seg_o[6]~62                                                     ; 2       ;
; display_7seg:display|disp_7seg_o[3]~58                                                     ; 2       ;
; display_7seg:display|disp_7seg_o[6]~52                                                     ; 2       ;
; top:u07|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u07|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u06|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u05|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u04|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u03|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u02|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[24]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[23]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[22]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[21]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[20]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[19]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[18]                                                      ; 2       ;
; top:u01|counter:COUNTER|counter_i[17]                                                      ; 2       ;
; top:u07|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u06|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u05|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u04|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u03|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u02|servo:SERVO|counter[0]                                                             ; 2       ;
; top:u01|servo:SERVO|counter[0]                                                             ; 2       ;
; rst_casca3~input                                                                           ; 1       ;
; rst_casca2~input                                                                           ; 1       ;
; clk_50MHz~input                                                                            ; 1       ;
; display_7seg:display|disp_7seg_o[0]~36                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[0]~33                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[0]~68                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[5]~14                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[5]~11                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[5]~67                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[6]~66                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[1]~65                                                     ; 1       ;
; top:u07|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u07|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u07|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u07|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u07|servo:SERVO|counter[0]~51                                                          ; 1       ;
; top:u07|servo:SERVO|counter[0]~50                                                          ; 1       ;
; top:u07|servo:SERVO|counter[0]~49                                                          ; 1       ;
; top:u07|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u07|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u07|servo:SERVO|counter[0]~48                                                          ; 1       ;
; top:u06|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u06|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u06|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u06|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u06|servo:SERVO|counter[11]~51                                                         ; 1       ;
; top:u06|servo:SERVO|counter[11]~50                                                         ; 1       ;
; top:u06|servo:SERVO|counter[11]~49                                                         ; 1       ;
; top:u06|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u06|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u06|servo:SERVO|counter[11]~48                                                         ; 1       ;
; top:u05|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u05|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u05|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u05|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u05|servo:SERVO|counter[16]~50                                                         ; 1       ;
; top:u05|servo:SERVO|LessThan0~2                                                            ; 1       ;
; top:u05|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u05|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u05|servo:SERVO|counter[16]~49                                                         ; 1       ;
; top:u05|servo:SERVO|counter[16]~48                                                         ; 1       ;
; top:u04|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u04|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u04|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u04|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u04|servo:SERVO|counter[12]~50                                                         ; 1       ;
; top:u04|servo:SERVO|LessThan0~2                                                            ; 1       ;
; top:u04|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u04|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u04|servo:SERVO|counter[12]~49                                                         ; 1       ;
; top:u04|servo:SERVO|counter[12]~48                                                         ; 1       ;
; top:u03|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u03|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u03|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u03|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u03|servo:SERVO|counter[14]~51                                                         ; 1       ;
; top:u03|servo:SERVO|counter[14]~50                                                         ; 1       ;
; top:u03|servo:SERVO|counter[14]~49                                                         ; 1       ;
; top:u03|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u03|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u03|servo:SERVO|counter[14]~48                                                         ; 1       ;
; top:u02|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u02|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u02|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u02|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u02|servo:SERVO|counter[6]~50                                                          ; 1       ;
; top:u02|servo:SERVO|LessThan0~2                                                            ; 1       ;
; top:u02|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u02|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u02|servo:SERVO|counter[6]~49                                                          ; 1       ;
; top:u02|servo:SERVO|counter[6]~48                                                          ; 1       ;
; top:u01|servo:SERVO|duty_cycle~35                                                          ; 1       ;
; top:u01|servo:SERVO|duty_cycle~34                                                          ; 1       ;
; top:u01|servo:SERVO|duty_cycle~33                                                          ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~11                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~10                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~9                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~8                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~7                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][9]                         ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~6                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                      ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                       ; 1       ;
; top:u01|servo:SERVO|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                      ; 1       ;
; top:u01|servo:SERVO|counter[17]~50                                                         ; 1       ;
; top:u01|servo:SERVO|LessThan0~2                                                            ; 1       ;
; top:u01|servo:SERVO|LessThan0~1                                                            ; 1       ;
; top:u01|servo:SERVO|LessThan0~0                                                            ; 1       ;
; top:u01|servo:SERVO|counter[17]~49                                                         ; 1       ;
; top:u01|servo:SERVO|counter[17]~48                                                         ; 1       ;
; top:u07|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u07|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u07|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u07|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u07|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u07|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u06|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u06|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u06|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u06|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u06|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u06|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u05|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u05|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u05|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u05|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u05|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u05|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u04|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u04|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u04|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u04|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u04|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u04|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u03|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u03|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u03|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u03|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u03|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u03|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u02|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u02|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u02|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u02|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u02|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u02|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u01|servo:SERVO|pwm~1                                                                  ; 1       ;
; top:u01|servo:SERVO|pwm~0                                                                  ; 1       ;
; top:u01|servo:SERVO|duty_cycle[1]                                                          ; 1       ;
; top:u01|servo:SERVO|duty_cycle[2]                                                          ; 1       ;
; top:u01|servo:SERVO|duty_cycle[3]                                                          ; 1       ;
; top:u01|reset:RESET|sreg[3]                                                                ; 1       ;
; top:u07|servo:SERVO|pwm                                                                    ; 1       ;
; top:u06|servo:SERVO|pwm                                                                    ; 1       ;
; top:u05|servo:SERVO|pwm                                                                    ; 1       ;
; top:u04|servo:SERVO|pwm                                                                    ; 1       ;
; pwm_casca3~0                                                                               ; 1       ;
; top:u03|servo:SERVO|pwm                                                                    ; 1       ;
; pwm_casca2~0                                                                               ; 1       ;
; top:u02|servo:SERVO|pwm                                                                    ; 1       ;
; pwm_casca1~0                                                                               ; 1       ;
; top:u01|servo:SERVO|pwm                                                                    ; 1       ;
; display_7seg:display|disp_7seg_o[1]~64                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[2]~63                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[3]~61                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[3]~60                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[3]~59                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[4]~57                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[4]~56                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[4]~55                                                     ; 1       ;
; display_7seg:display|disp_7seg_o[6]~53                                                     ; 1       ;
; data_i[2]~0                                                                                ; 1       ;
; pwm_casca3~reg0                                                                            ; 1       ;
; pwm_casca2~reg0                                                                            ; 1       ;
; pwm_casca1~reg0                                                                            ; 1       ;
; top:u07|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u07|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u07|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u07|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u07|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u06|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u06|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u06|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u06|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u05|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u05|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u05|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u05|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u04|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u04|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u04|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u04|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u03|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u03|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u03|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u03|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u02|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u02|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u02|counter:COUNTER|counter_i[10]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[11]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[12]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[13]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[14]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[15]                                                      ; 1       ;
; top:u02|counter:COUNTER|counter_i[16]                                                      ; 1       ;
; top:u01|counter:COUNTER|counter_i[24]~73                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[23]~72                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[23]~71                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[22]~70                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[22]~69                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[21]~68                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[21]~67                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[20]~66                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[20]~65                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[19]~64                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[19]~63                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[18]~62                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[18]~61                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[17]~60                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[17]~59                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[16]~58                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[16]~57                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[15]~56                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[15]~55                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[14]~54                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[14]~53                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[13]~52                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[13]~51                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[12]~50                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[12]~49                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[11]~48                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[11]~47                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[10]~46                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[10]~45                                                   ; 1       ;
; top:u01|counter:COUNTER|counter_i[9]~44                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[9]~43                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[8]~42                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[8]~41                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[7]~40                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[7]~39                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[6]~38                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[6]~37                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[5]~36                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[5]~35                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[4]~34                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[4]~33                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[3]~32                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[3]~31                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[2]~30                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[2]~29                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[1]~28                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[1]~27                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[0]~26                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[0]~25                                                    ; 1       ;
; top:u01|counter:COUNTER|counter_i[0]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[1]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[2]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[3]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[4]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[5]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[6]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[7]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[8]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[9]                                                       ; 1       ;
; top:u01|counter:COUNTER|counter_i[10]                                                      ; 1       ;
+--------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                     ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca0.rtl.mif ; M9K_X25_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca1.rtl.mif ; M9K_X13_Y23_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca2.rtl.mif ; M9K_X25_Y25_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca3.rtl.mif ; M9K_X25_Y15_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca4.rtl.mif ; M9K_X13_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca5.rtl.mif ; M9K_X25_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca6.rtl.mif ; M9K_X25_Y21_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
=======
+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; SW9                                                                ;                   ;         ;
;      - pwm_casca1~0                                                ; 0                 ; 6       ;
;      - always0~0                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]~feeder ; 0                 ; 6       ;
; clk_50MHz                                                          ;                   ;         ;
; SW8                                                                ;                   ;         ;
;      - pwm_casca2~0                                                ; 1                 ; 6       ;
;      - always0~0                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]~feeder ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]~feeder    ; 1                 ; 6       ;
; SW7                                                                ;                   ;         ;
;      - pwm_casca3~0                                                ; 0                 ; 6       ;
;      - always0~1                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]~feeder    ; 0                 ; 6       ;
; SW1                                                                ;                   ;         ;
;      - led1~0                                                      ; 0                 ; 6       ;
;      - led2~0                                                      ; 0                 ; 6       ;
;      - led3~0                                                      ; 0                 ; 6       ;
;      - led4~0                                                      ; 0                 ; 6       ;
;      - always0~2                                                   ; 0                 ; 6       ;
;      - counter[7]~72                                               ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]           ; 0                 ; 6       ;
; SW6                                                                ;                   ;         ;
;      - led1~0                                                      ; 0                 ; 6       ;
;      - always0~0                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]~feeder    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]~feeder ; 0                 ; 6       ;
; SW2                                                                ;                   ;         ;
;      - led1~0                                                      ; 0                 ; 6       ;
;      - led2~0                                                      ; 0                 ; 6       ;
;      - led3~0                                                      ; 0                 ; 6       ;
;      - led4~0                                                      ; 0                 ; 6       ;
;      - always0~0                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]~feeder ; 0                 ; 6       ;
; SW0                                                                ;                   ;         ;
;      - led1~reg0                                                   ; 1                 ; 6       ;
;      - led2~reg0                                                   ; 1                 ; 6       ;
;      - led3~reg0                                                   ; 1                 ; 6       ;
;      - led4~reg0                                                   ; 1                 ; 6       ;
;      - always0~2                                                   ; 1                 ; 6       ;
;      - counter[7]~72                                               ; 1                 ; 6       ;
; SW5                                                                ;                   ;         ;
;      - led2~0                                                      ; 0                 ; 6       ;
;      - always0~1                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]           ; 0                 ; 6       ;
; SW4                                                                ;                   ;         ;
;      - led3~0                                                      ; 0                 ; 6       ;
;      - always0~1                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]~feeder    ; 0                 ; 6       ;
; SW3                                                                ;                   ;         ;
;      - led4~0                                                      ; 0                 ; 6       ;
;      - always0~1                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]~feeder ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]~feeder    ; 0                 ; 6       ;
; rst_casca1                                                         ;                   ;         ;
;      - top:u07|reset:RESET|sreg[0]                                 ; 0                 ; 6       ;
;      - top:u04|reset:RESET|sreg[0]~feeder                          ; 0                 ; 6       ;
;      - top:u05|reset:RESET|sreg[0]~feeder                          ; 0                 ; 6       ;
;      - top:u06|reset:RESET|sreg[0]~feeder                          ; 0                 ; 6       ;
;      - top:u01|reset:RESET|sreg[0]~feeder                          ; 0                 ; 6       ;
; rst_casca2                                                         ;                   ;         ;
;      - top:u02|reset:RESET|sreg[0]~feeder                          ; 1                 ; 6       ;
; rst_casca3                                                         ;                   ;         ;
;      - top:u03|reset:RESET|sreg[0]                                 ; 1                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; SW0                                                                                                                                                                                                                                                                                                 ; PIN_J6             ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y15_N0     ; 368     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y15_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always0~2                                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y20_N10 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                                                                                                                                                                                                                                                                           ; PIN_G21            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                                                                                                                                                                                                                                                                           ; PIN_G21            ; 277     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; counter[7]~72                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y20_N28 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                               ; PLL_2              ; 441     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X27_Y25_N27     ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X23_Y25_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X23_Y25_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X26_Y25_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X24_Y25_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X24_Y25_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; LCCOMB_X24_Y24_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; FF_X23_Y24_N9      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; FF_X23_Y24_N31     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; LCCOMB_X24_Y24_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                                                                                                   ; LCCOMB_X21_Y25_N8  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                                                                                                                                   ; LCCOMB_X22_Y25_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                 ; LCCOMB_X22_Y25_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; LCCOMB_X22_Y23_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; LCCOMB_X22_Y25_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X26_Y25_N7      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X27_Y25_N7      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X26_Y25_N17     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X27_Y25_N19     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X26_Y26_N17     ; 27      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X24_Y19_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X24_Y19_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X24_Y19_N15     ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X24_Y19_N26 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; LCCOMB_X23_Y23_N16 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; LCCOMB_X23_Y23_N26 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X22_Y24_N1      ; 208     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                       ; LCCOMB_X24_Y26_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                          ; LCCOMB_X24_Y19_N24 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X24_Y19_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X26_Y21_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X23_Y18_N2  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[3]~0 ; LCCOMB_X23_Y18_N0  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X26_Y21_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X22_Y18_N0  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X23_Y18_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~13                                                                                                                                                     ; LCCOMB_X26_Y24_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~7                                                                                                                                                 ; LCCOMB_X26_Y24_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X24_Y23_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~34                                                                                                                                                                  ; LCCOMB_X23_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; LCCOMB_X23_Y23_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X23_Y23_N24 ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u01|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y11_N16 ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u01|servo:SERVO|counter[0]~54                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y7_N20  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u02|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y17_N16 ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u02|servo:SERVO|counter[16]~54                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y16_N20 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u03|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y23_N0   ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u03|servo:SERVO|counter[15]~54                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y22_N20 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u04|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y20_N16 ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u04|servo:SERVO|counter[10]~54                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y18_N28 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u05|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y22_N24 ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u05|servo:SERVO|counter[6]~54                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y20_N20 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u06|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y16_N24 ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u06|servo:SERVO|counter[1]~54                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y16_N20 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u07|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y14_N8  ; 41      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; top:u07|servo:SERVO|counter[14]~54                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y14_N20 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y15_N0 ; 368     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_50MHz                                                                                                             ; PIN_G21        ; 277     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0]                                 ; PLL_2          ; 441     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X22_Y24_N1  ; 208     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                     ; 74      ;
; top:u07|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u06|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u05|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u04|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u03|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u02|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; top:u01|reset:RESET|Equal0~0                                                                                                                                                                                                                                                                                                                                                                      ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                  ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~34                                                                                                                                                                                                                                                                ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                           ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                           ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                                                                       ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                  ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                          ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                   ; 29      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                              ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                                 ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                 ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                        ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                                                                              ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                             ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                                                                                                                             ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                                                                                                                             ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                              ; 25      ;
; counter[7]~72                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; always0~2                                                                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                                                               ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                       ; 21      ;
; top:u07|servo:SERVO|counter[14]~54                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; top:u06|servo:SERVO|counter[1]~54                                                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; top:u05|servo:SERVO|counter[6]~54                                                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; top:u04|servo:SERVO|counter[10]~54                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; top:u03|servo:SERVO|counter[15]~54                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; top:u02|servo:SERVO|counter[16]~54                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; top:u01|servo:SERVO|counter[0]~54                                                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                 ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                                                                                                       ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                  ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                                                                         ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                        ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                                                                        ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                                                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                                                                     ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                    ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a4                                                                                                                                                                                                                                                                                                        ; 10      ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a0                                                                                                                                                                                                                                                                                                        ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                   ; 9       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a1                                                                                                                                                                                                                                                                                                        ; 9       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a5                                                                                                                                                                                                                                                                                                        ; 9       ;
; SW1~input                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                                                                                                                      ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                                                                      ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                                                                       ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                                   ; 8       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a2                                                                                                                                                                                                                                                                                                        ; 8       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a6                                                                                                                                                                                                                                                                                                        ; 8       ;
; SW2~input                                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                 ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                                 ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[11]                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[10]                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[9]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[8]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[7]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[6]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[5]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[4]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[3]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[2]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[1]                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[0]                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                         ; 7       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a3                                                                                                                                                                                                                                                                                                        ; 7       ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ram_block1a7                                                                                                                                                                                                                                                                                                        ; 7       ;
; SW0~input                                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                                                                    ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                             ; 6       ;
; rst_casca1~input                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[4]~0                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                             ; 5       ;
; counter[23]                                                                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; SW3~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW4~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW5~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW6~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW7~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW8~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; SW9~input                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~7                                                                                                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~13                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[3]~0                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_35|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_35|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_35|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_32|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_32|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_32|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_29|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_29|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_29|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_26|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_26|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_26|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_23|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_23|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_23|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_20|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_20|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_20|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_14|dffs[0]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_14|dffs[2]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_14|dffs[1]                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                                                                          ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                             ; 4       ;
; top:u07|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u07|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u06|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u06|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u05|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u05|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u04|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u04|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u03|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u03|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u02|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u02|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u01|servo:SERVO|counter[12]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; top:u01|servo:SERVO|counter[14]                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_36|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_33|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_30|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_27|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_24|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_21|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_18|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_15|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_8|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_8|dffs[1]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_11|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_11|dffs[1]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_12|dffs[0]                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_9|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_2|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_2|dffs[1]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_5|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_5|dffs[1]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_6|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_3|dffs[0]                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~7                                                                                                                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~4                                                                                                                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[0]                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated|counter_reg_bit[0]                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[2]                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[1]                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[3]                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[4]                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_7fi:auto_generated|counter_reg_bit[0]                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[19]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[11]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~16                                                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                                                  ; 3       ;
; top:u07|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u07|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u07|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u06|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u06|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u05|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u05|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u04|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u04|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u03|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u03|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u02|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u02|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[15]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[17]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[16]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[1]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[2]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[3]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[4]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[5]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[6]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[7]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[8]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[9]                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; top:u01|servo:SERVO|counter[10]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[11]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; top:u01|servo:SERVO|counter[13]                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_34|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_31|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_28|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_25|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_22|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_19|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_16|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|sld_mbpmg:mbpm_13|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_8|dffs[2]                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_11|dffs[2]                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_2|dffs[2]                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_f8p:auto_generated|sld_reserved_trabalhofinal_auto_signaltap_0_1_8357:mgl_prim1|lpm_shiftreg:config_shiftreg_5|dffs[2]                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~4                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~1                                                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~0                                                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|LessThan0~9                                                                                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|LessThan0~4                                                                                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~1                                                                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[2]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[1]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_2fi:auto_generated|counter_reg_bit[3]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~22                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~20                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~18                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~16                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~14                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~12                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~10                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~8                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~6                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~4                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~2                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~0                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[12]                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~13                                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                                                                  ; 2       ;
; top:u07|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u07|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u07|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u06|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u06|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u06|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u05|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u05|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u05|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u04|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u04|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u04|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; always0~1                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; always0~0                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; top:u03|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u03|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u03|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u02|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u02|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u02|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u01|reset:RESET|sreg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u01|reset:RESET|sreg[1]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u01|reset:RESET|sreg[2]                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; top:u07|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u06|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u05|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u04|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u03|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u02|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[24]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[23]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[22]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[21]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[20]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[19]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[18]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u01|counter:COUNTER|counter_i[17]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; top:u07|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u06|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u05|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u04|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u03|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u02|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; top:u01|servo:SERVO|counter[0]                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]~feeder                                                                                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~feeder                                                                                                                                                                                                                   ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; rst_casca3~input                                                                                                                                                                                                                                                                                                                                                                                  ; 1       ;
; rst_casca2~input                                                                                                                                                                                                                                                                                                                                                                                  ; 1       ;
; clk_50MHz~input                                                                                                                                                                                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~0                                                                                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~14                                                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~11                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~10                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~9                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~8                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~7                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~6                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~5                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~4                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~3                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~2                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~1                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~0                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[24]~24                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][24]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][24]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~24                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[23]~23                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][23]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][23]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~24                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[24]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~23                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[24]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[22]~22                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][22]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][22]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~23                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[23]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[24]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~22                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[23]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[21]~21                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][21]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][21]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~22                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[22]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[23]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~21                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[20]~20                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][20]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][20]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~21                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[21]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[22]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~20                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[19]~19                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][19]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][19]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~20                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[20]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~19                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[18]~18                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][18]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][18]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~19                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[19]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~18                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[19]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[17]~17                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][17]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][17]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~18                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[18]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[19]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~17                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[16]~16                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][16]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][16]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~17                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[17]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[18]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~16                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[15]~15                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][15]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][15]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~16                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[16]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[17]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~16                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~16                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~15                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[14]~14                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][14]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][14]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~15                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[15]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[16]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~15                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[16]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~15                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~14                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[13]~13                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~14                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[14]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[15]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~14                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~14                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~13                                                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~13                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[12]~12                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][12]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~13                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[13]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~13                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~13                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~12                                                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~12                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[11]                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[11]~11                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~12                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[13]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~12                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~12                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[12]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~11                                                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~11                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[10]                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[10]~10                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~11                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[11]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~11                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~11                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[11]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~10                                                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~10                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[9]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[9]~9                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][9]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][9]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~10                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[11]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~10                                                                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~10                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[10]                                                                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~9                                                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~9                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[8]~8                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][8]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][8]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~9                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9]                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~9                                                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~9                                                                                                                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[9]                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~8                                                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~8                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[7]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[7]~7                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][7]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~8                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8]                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[9]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~8                                                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~8                                                                                                                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[8]                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~7                                                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~7                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[6]~6                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][6]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][6]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~7                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7]                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[8]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~7                                                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~7                                                                                                                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[7]                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~6                                                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~6                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[5]~5                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][5]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][5]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~6                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6]                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~6                                                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~6                                                                                                                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[6]                                                                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~5                                                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|_~5                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[4]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_krc:auto_generated|result_node[4]~4                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][4]                                                                                                                                                                                                            ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                          ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lv14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 12           ; 4096         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 4096                        ; 12                          ; 4096                        ; 12                          ; 49152               ; 6    ; None                         ; M9K_X25_Y20_N0, M9K_X25_Y17_N0, M9K_X25_Y21_N0, M9K_X25_Y16_N0, M9K_X25_Y19_N0, M9K_X25_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca0.rtl.mif ; M9K_X13_Y8_N0                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca1.rtl.mif ; M9K_X25_Y14_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca2.rtl.mif ; M9K_X25_Y23_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca3.rtl.mif ; M9K_X13_Y19_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca4.rtl.mif ; M9K_X13_Y21_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca5.rtl.mif ; M9K_X13_Y17_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ALTSYNCRAM                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; trabalhofinal.casca6.rtl.mif ; M9K_X25_Y12_N0                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
>>>>>>> main
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u01|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_0uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u02|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_1uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u03|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_2uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u04|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_3uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u05|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_4uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u06|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_5uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |casca|top:u07|sine_rom:SINE_ROM|altsyncram:Mux7_rtl_0|altsyncram_6uv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000) (200) (128) (80)    ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(10001001) (211) (137) (89)   ;(10001100) (214) (140) (8C)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100010) (242) (162) (A2)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111001) (271) (185) (B9)   ;(10111100) (274) (188) (BC)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000100) (304) (196) (C4)   ;
;24;(11000110) (306) (198) (C6)    ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;(11001110) (316) (206) (CE)   ;(11010000) (320) (208) (D0)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100110) (346) (230) (E6)   ;(11101000) (350) (232) (E8)   ;
;40;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;
;56;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;
;72;(11111101) (375) (253) (FD)    ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;
;88;(11101010) (352) (234) (EA)    ;(11101000) (350) (232) (E8)   ;(11100110) (346) (230) (E6)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011110) (336) (222) (DE)   ;(11011100) (334) (220) (DC)   ;
;96;(11011010) (332) (218) (DA)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;(11010000) (320) (208) (D0)   ;(11001110) (316) (206) (CE)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;
;104;(11000110) (306) (198) (C6)    ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100010) (242) (162) (A2)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001100) (214) (140) (8C)   ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000011) (203) (131) (83)   ;
;128;(10000000) (200) (128) (80)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
<<<<<<< HEAD
; Block interconnects   ; 651 / 47,787 ( 1 % )   ;
; C16 interconnects     ; 12 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 266 / 31,272 ( < 1 % ) ;
; Direct links          ; 206 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 437 / 15,408 ( 3 % )   ;
; R24 interconnects     ; 20 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 361 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.42) ; Number of LABs  (Total = 73) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 7                            ;
; 4                                           ; 7                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 3                            ;
; 12                                          ; 13                           ;
; 13                                          ; 7                            ;
; 14                                          ; 7                            ;
; 15                                          ; 5                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.12) ; Number of LABs  (Total = 73) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 49                           ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. clear                      ; 22                           ;
; 1 Sync. load                       ; 7                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.48) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 0                            ;
; 3                                            ; 7                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 5                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 11                           ;
; 25                                           ; 4                            ;
; 26                                           ; 7                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.23) ; Number of LABs  (Total = 73) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 7                            ;
; 1                                               ; 17                           ;
; 2                                               ; 0                            ;
; 3                                               ; 7                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 10                           ;
; 9                                               ; 6                            ;
; 10                                              ; 15                           ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 0                            ;
; 15                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.38) ; Number of LABs  (Total = 73) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 17                           ;
; 3                                           ; 8                            ;
; 4                                           ; 10                           ;
; 5                                           ; 4                            ;
; 6                                           ; 8                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 9                            ;
; 14                                          ; 3                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 3                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 7                            ;
+---------------------------------------------+------------------------------+
=======
; Block interconnects   ; 1,479 / 47,787 ( 3 % ) ;
; C16 interconnects     ; 13 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 487 / 31,272 ( 2 % )   ;
; Direct links          ; 428 / 47,787 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 937 / 15,408 ( 6 % )   ;
; R24 interconnects     ; 23 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 752 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.72) ; Number of LABs  (Total = 134) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 3                             ;
; 3                                           ; 8                             ;
; 4                                           ; 7                             ;
; 5                                           ; 7                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 3                             ;
; 11                                          ; 5                             ;
; 12                                          ; 12                            ;
; 13                                          ; 9                             ;
; 14                                          ; 4                             ;
; 15                                          ; 18                            ;
; 16                                          ; 49                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 134) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 32                            ;
; 1 Clock                            ; 103                           ;
; 1 Clock enable                     ; 30                            ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 8                             ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.42) ; Number of LABs  (Total = 134) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 9                             ;
; 4                                            ; 3                             ;
; 5                                            ; 6                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 8                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 0                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 15                            ;
; 25                                           ; 14                            ;
; 26                                           ; 9                             ;
; 27                                           ; 4                             ;
; 28                                           ; 8                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.17) ; Number of LABs  (Total = 134) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 10                            ;
; 1                                               ; 33                            ;
; 2                                               ; 9                             ;
; 3                                               ; 12                            ;
; 4                                               ; 4                             ;
; 5                                               ; 4                             ;
; 6                                               ; 0                             ;
; 7                                               ; 4                             ;
; 8                                               ; 13                            ;
; 9                                               ; 7                             ;
; 10                                              ; 9                             ;
; 11                                              ; 5                             ;
; 12                                              ; 4                             ;
; 13                                              ; 4                             ;
; 14                                              ; 3                             ;
; 15                                              ; 6                             ;
; 16                                              ; 5                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 9.34) ; Number of LABs  (Total = 134) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 3                             ;
; 2                                           ; 20                            ;
; 3                                           ; 17                            ;
; 4                                           ; 10                            ;
; 5                                           ; 11                            ;
; 6                                           ; 3                             ;
; 7                                           ; 7                             ;
; 8                                           ; 7                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 7                             ;
; 14                                          ; 6                             ;
; 15                                          ; 2                             ;
; 16                                          ; 6                             ;
; 17                                          ; 6                             ;
; 18                                          ; 1                             ;
; 19                                          ; 1                             ;
; 20                                          ; 4                             ;
; 21                                          ; 1                             ;
; 22                                          ; 2                             ;
; 23                                          ; 0                             ;
; 24                                          ; 0                             ;
; 25                                          ; 1                             ;
; 26                                          ; 0                             ;
; 27                                          ; 1                             ;
; 28                                          ; 1                             ;
; 29                                          ; 0                             ;
; 30                                          ; 6                             ;
+---------------------------------------------+-------------------------------+
>>>>>>> main


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


<<<<<<< HEAD
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 26           ; 0            ; 26           ; 0            ; 0            ; 28        ; 26           ; 0            ; 28        ; 28        ; 0            ; 14           ; 0            ; 0            ; 14           ; 0            ; 14           ; 14           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 28           ; 2            ; 28           ; 28           ; 0         ; 2            ; 28           ; 0         ; 0         ; 28           ; 14           ; 28           ; 28           ; 14           ; 28           ; 14           ; 14           ; 28           ; 28           ; 28           ; 14           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pwm_casca1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_casca2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_casca3         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW9                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW8                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW7                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca3         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
=======
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 21           ; 0            ; 21           ; 0            ; 0            ; 25        ; 21           ; 0            ; 25        ; 25        ; 0            ; 7            ; 0            ; 0            ; 14           ; 0            ; 7            ; 14           ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 25           ; 4            ; 25           ; 25           ; 0         ; 4            ; 25           ; 0         ; 0         ; 25           ; 18           ; 25           ; 25           ; 11           ; 25           ; 18           ; 11           ; 25           ; 25           ; 25           ; 18           ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pwm_casca1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_casca2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_casca3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW9                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50MHz           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW8                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW7                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_casca3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
>>>>>>> main


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


<<<<<<< HEAD
+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+----------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                           ; Delay Added in ns ;
+----------------------------------------------------+------------------------------------------------+-------------------+
; p7|altpll_component|auto_generated|pll1|clk[0],I/O ; clk_50MHz                                      ; 11.9              ;
; p7|altpll_component|auto_generated|pll1|clk[0]     ; clk_50MHz                                      ; 11.2              ;
; p7|altpll_component|auto_generated|pll1|clk[0]     ; p7|altpll_component|auto_generated|pll1|clk[0] ; 4.6               ;
+----------------------------------------------------+------------------------------------------------+-------------------+
=======
+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
>>>>>>> main
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


<<<<<<< HEAD
+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+---------------------------------------+------------------------------------+-------------------+
; Source Register                       ; Destination Register               ; Delay Added in ns ;
+---------------------------------------+------------------------------------+-------------------+
; top:u03|servo:SERVO|pwm               ; pwm_casca3~reg0                    ; 3.956             ;
; top:u02|servo:SERVO|pwm               ; pwm_casca2~reg0                    ; 3.956             ;
; top:u01|servo:SERVO|pwm               ; pwm_casca1~reg0                    ; 3.956             ;
; SW7                                   ; pwm_casca3~reg0                    ; 3.956             ;
; SW9                                   ; pwm_casca1~reg0                    ; 3.956             ;
; SW8                                   ; pwm_casca2~reg0                    ; 3.956             ;
; top:u05|servo:SERVO|pwm               ; led2                               ; 3.174             ;
; top:u07|servo:SERVO|pwm               ; led4                               ; 2.727             ;
; top:u04|servo:SERVO|pwm               ; led1                               ; 2.684             ;
; top:u06|servo:SERVO|pwm               ; led3                               ; 2.586             ;
; top:u03|counter:COUNTER|counter_i[17] ; top:u03|servo:SERVO|pwm            ; 0.207             ;
; top:u04|counter:COUNTER|counter_i[17] ; top:u04|servo:SERVO|duty_cycle[14] ; 0.207             ;
; top:u01|counter:COUNTER|counter_i[20] ; top:u01|servo:SERVO|pwm            ; 0.193             ;
; top:u01|counter:COUNTER|counter_i[19] ; top:u01|servo:SERVO|pwm            ; 0.193             ;
; top:u07|counter:COUNTER|counter_i[20] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.193             ;
; top:u07|counter:COUNTER|counter_i[19] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.193             ;
; top:u06|counter:COUNTER|counter_i[20] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.193             ;
; top:u06|counter:COUNTER|counter_i[19] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.193             ;
; top:u01|counter:COUNTER|counter_i[23] ; top:u01|servo:SERVO|pwm            ; 0.191             ;
; top:u01|counter:COUNTER|counter_i[22] ; top:u01|servo:SERVO|pwm            ; 0.191             ;
; top:u01|counter:COUNTER|counter_i[21] ; top:u01|servo:SERVO|pwm            ; 0.191             ;
; top:u01|counter:COUNTER|counter_i[18] ; top:u01|servo:SERVO|pwm            ; 0.191             ;
; top:u01|counter:COUNTER|counter_i[24] ; top:u01|servo:SERVO|pwm            ; 0.191             ;
; top:u07|counter:COUNTER|counter_i[23] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u07|counter:COUNTER|counter_i[22] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u07|counter:COUNTER|counter_i[21] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u07|counter:COUNTER|counter_i[18] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u07|counter:COUNTER|counter_i[24] ; top:u07|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u06|counter:COUNTER|counter_i[23] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u06|counter:COUNTER|counter_i[22] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u06|counter:COUNTER|counter_i[21] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u06|counter:COUNTER|counter_i[18] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u06|counter:COUNTER|counter_i[24] ; top:u06|servo:SERVO|duty_cycle[14] ; 0.191             ;
; top:u02|counter:COUNTER|counter_i[17] ; top:u02|servo:SERVO|pwm            ; 0.161             ;
+---------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 34 path(s) that have the largest delay added for hold.
=======
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lv14:auto_generated|ram_block1a10~portb_address_reg0 ; 0.088             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lv14:auto_generated|ram_block1a10~portb_address_reg0 ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d8j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lv14:auto_generated|ram_block1a10~portb_address_reg0 ; 0.086             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.
>>>>>>> main


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "trabalhofinal"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pllcanhao:p1|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p1|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 28 total pins
    Info (169086): Pin SW0 not assigned to an exact location on the device
    Info (169086): Pin rst_casca3 not assigned to an exact location on the device
Info (176132): Successfully merged PLL pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p1|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p2|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p3|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p4|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p5|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
Info (176132): Successfully merged PLL pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1 and PLL pllcanhao:p6|altpll:altpll_component|pllcanhao_altpll:auto_generated|pll1
<<<<<<< HEAD
=======
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
>>>>>>> main
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk_50MHz was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: p7|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_50MHz~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pllcanhao:p7|altpll:altpll_component|pllcanhao_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "btn" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
<<<<<<< HEAD
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
=======
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.13 seconds.
>>>>>>> main
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
<<<<<<< HEAD
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/mathe/Documents/HDL/projeto-final-hdl/prj/output_files/trabalhofinal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5801 megabytes
    Info: Processing ended: Thu Dec 07 19:46:26 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02
=======
Info (144001): Generated suppressed messages file C:/Users/debor/OneDrive/Documentos/projetosHDL/trabalhofinal/prj/output_files/trabalhofinal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5386 megabytes
    Info: Processing ended: Wed Dec 06 18:53:25 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04
>>>>>>> main


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mathe/Documents/HDL/projeto-final-hdl/prj/output_files/trabalhofinal.fit.smsg.


