 
中 文 摘 要 ： 本計畫之目標為研發高性能之多通道光收發機積體電路，以
應用在短距離之高速連結系統，進而克服電通道頻寬不足問
題，達到低功耗及高速傳輸之目的。在傳送端，將透過低電
流驅動之 VCSEL 雷射二極體進行信號調變，同時研發主動式
負載匹配網路，以達到低功耗之目的。光源信號將藉由多模
式光纖 (multi-mode fiber) 及光波導進行信號傳播；在接
收端，將研發新型之 CMOS 光感測器並整合後級信號處理電
路，以克服傳統矽光感測器靈敏度不足問題。藉此達到高整
合度、低成本、與 100 Gbps 資料整體頻寬之目標。為達此
一高傳輸速率，主要需克服之設計挑戰包含:雷射二極體
（VCSEL）與 CMOS 光感測器之速度極限、多模式光纖之頻寬
極限與色散所造成之符元干擾(ISI)效應、極高速、低電壓且
低電流之混合信號積體電路之設計需求等。 
本計劃將採用奈米標準 CMOS 技術設計一極高速之光連結系統
收發機積體電路。重點研究內容將包含整合 CMOS 光感測器之
高感度光電轉換系統，結合高速混合信號前餽式 (FFE) 與迴
授式 (DFE) 等化器技術之低功耗、多通道資料還原電路，高
頻阻抗匹配與位準校正技術，及高速 (100 Gbps) 內建式自
我測式系統與傳輸錯誤率估計技術。同時，本計劃將著力於
電路技術之發展，以期實現高速、低錯誤率、與低功率消耗
之目標。 
本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模
擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設
計製造中心 (CIC) 以及台灣積體電路製造股份有限公司 
(TSMC) 下線。預料本計畫之研究成果對於國內傳輸介面電路
技術之發展，將可提供直接之助益。 
中文關鍵詞： 雷射驅動電路；光感測器接收機；等化器；時脈資料回復電
路 
英 文 摘 要 ： The objective goal of this project is to develop 
transceiver ICs for short reach multi-channels 
optical interconnects. They circumvent limited 
bandwidth issues of electrical links while achieving 
low power and high speed data transmission. At the 
transmitter side, low current VCSEL driver 
incorporating active back termination network will be 
developed to transmit the data through multi-mode 
fiber or on chip waveguide. At the receiver side, 
novel CMOS-PDs integrated with signal conditioning 
circuitries will be developed to detect the light 
source and boost their responsivity, so as to 
奈米級混合信號式電路技術--子計畫一 
使用奈米 CMOS 技術之多通道光連結收發機 
 
Multi-channel Optical Link Transceiver in 
Nanometer CMOS Technology 
 
計畫編號：NSC 98-2221-E-009-134-MY2 
執行期限：98 年 08 月 01 日至 100 年 07 月 31 日 
主持人：陳巍仁教授      國立交通大學電子研究所 
 
 
一、中文摘要 
 
本計劃之重點為利用奈米標準 CMOS 技
術設計一極高速之光傳收積體電路，用於高密
度光連結系統之收發機積體電路。透過多模式
光纖 (Multi-Mode Fiber, MMF) 與低電壓、低電
流驅動之 VCSEL 雷射二極體，以符合未來的
光連結系統之需求，並完成低成本、高速與高
度整合之目標。傳送端透過低電流驅動之 
VCSEL 雷射二極體進行信號調變，同時研發主
動式負載匹配網路，以達到低功耗之目的。光
源信號將藉由多模式光纖進行信號傳播；接收
端將研發新型之 CMOS 光感測器並整合後級
信號處理電路，以克服傳統矽光感測器靈敏度
不足問題。以期實現高速、低錯誤率、與低功
率消耗之目標。 
    本計畫中傳輸接收端之各子電路模組將經
由仔細之設計、模擬、佈局、檢測、與驗證。
電路之製造將委由國科會晶片設計製造中 
(CIC) 以及台灣積體電路製造股份有限公 
(TSMC) 晶片下線。預料本計畫之研究成果對
於國內傳輸介面電路技術之發展，將可提供直
接之助益。研究內容包含高速雷射驅動電路、
光接收機電路與高速混合信號前餽式  (FFE) 
與迴授式 (DFE) 等化器技術。此整合型計畫之
子計畫已完整的執行完單一通道 16-Gb/s 雷射
驅動電路與四通道 40-Gb/s 光接收機前端電
路，由實際晶片驗證並與模擬結果獲得相互的
佐證並且獲得預期的研究結果，而且在等化器
的部份，其也已經完成 10-Gb/s 的電路模擬，目
前等下線晶片送回及後續的晶片量測。 
 
Abstract 
 
   The objective goal of this project is to develop 
transceiver ICs for high-density and high-speed 
optical interconnects by using nano-meter CMOS 
technologies. They circumvent limited bandwidth 
issues of electrical links while achieving 
low-power and high-speed data transmission. At 
the transmitter side, the low- current VCSEL 
driver incorporating active back termination 
network will be developed to transmit the data 
through multi-mode fiber or on chip waveguide. 
At the receiver side, novel CMOS- PDs integrated 
with signal conditioning circuitries will be 
developed to detect the light source and boost their 
responsivity, so as to accomplish high- integration, 
low-cost, and highbandwidth design goals.  
All the sub-circuits of the high-speed 
transceiver will be carefully designed, simulated, 
laid-out, verified, and measured. Fabrication will 
be coordinated by Chip Implementation Center 
(CIC) and Taiwan Semiconductor Manufacturing 
Company (TSMC). Circuit techniques come out 
with this project would be beneficial to the 
developing of high speed interface circuits for 
domestic industry. To achieve this goal, this 
project will aim at the design of VCSEL driver, 
optical receiver and high speed mixed-mode 
feed-forward (FFE) and decision feedback 
equalizer (DFE) techniques. In this project, a 
16-Gb/s VCSEL driver and 4-channel 40-Gb/s 
optical receiver front-end has been proposed and 
implemented. Besides, the equalizers have been 
proposed to overcome the limitation of channel 
bandwidth and degradation of device bandwidth.  
 3 
Binary Code 之頻寬的兩倍。為了降低位階與位
階之間的位元錯誤率 (Bit-Error Rate, BER)，在
編碼上，使用葛雷碼 (Gray Code)，其相鄰位階
間只有一個位元不同。 
所提出的雷射二極體驅動電路架構如圖三
所示，由 Ibias 來提供二極體所需最小門檻電流 
( threshold current, ITH )，而額外三組同樣大小的
電流源 ( M9 ~ M14 ) 用來產生 4-PAM 的調變電
流，使雷射二極體產生 4-PAM 的輸出光信號波
形。根據圖三，當有資料信號進入驅動輸出級
時，其藉由 M9 ~ M14 來調變電流訊號，為了讓
調變電流完全流經雷射二極體，所以留過電晶
體 M1 的電流需不隨時間而改變，所以電晶體 
M1 的閘極 (Gate)、源極 ( Drain ) 電壓降需保
持定值，所以利用 M15 ~ M20 與 M5 ~ M6 來控
制 M1 的閘極電壓，使 M1 的閘極與源極產生
一樣的電壓與相位變化，則其輸出阻抗 Rout 理
論上將趨近於無限大，如此可以使 M9 ~ M14 產
生的調變電流全部傳送到雷射二極體；而在一
般情況下，M1、M3 及 R1 構成 Regulated Cascode 
(RGC) 的架構，M3 及 R1 提供的迴路增益可以
使 M1 用較小的偏壓電流就足以提供阻抗匹配
 
 
圖三  主動性負載之雷射二極體驅動電晶體層級之電路架構。 
 
 
 
      
 
圖四 雷射驅動電路晶片照像圖。                        圖五 量測眼圖 (4-PAM 16-Gb/s) 
 
 
 5 
輸入靈敏度有-19 dBm；對於所提出的 meshed 
SMPD 靈敏度是 0.03 A/W，量測到的輸入靈敏
度大約是-6 dBm。圖七是本計劃之矽光電接收
機所量測到的 10-Gb/s 眼圖，其輸入的光功率為
-6 dBm。 
表一是 OEIC 的效能比較表格，本計劃提出
的 OEIC 可以操作到 10 Gb/s 的資料速度，且靈
敏度有 -6 dBm，消耗功率也比同速度下的其他
作品小。圖八是整理了目前所發表的 10-Gb/s 
TIA 的期刊論文與研討會論文之效能比較圖，
橫軸是 TIA 的增益，縱軸為輸入等校雜訊，依
據理論：當 TIA 的增益越大，則輸入等校雜訊
會越小。本計劃的 TIA 增益有 2 kΩ，輸入等校
雜訊約 18 µApp，為目前在 10-Gb/s TIA 雜訊表
現最優異的。 
 
(3) 多通道光接收機電路 
 
為了增加資料頻寬，朝向多通道的設計成為
主流，圖九為四通道 20-Gb/s OEIC 光接收機之
晶片照像圖，使用 0.18-µm CMOS 製程，晶片
表一 OEIC performance comparison for λ = 850 nm。 
 
 
      
 
圖七 所量測到 OEIC 之 10-Gb/s 眼圖。                   圖八 10-Gb/s TIA 的效能比較圖。 
                                                     (Source: IEEE periodicals & conference proceedings, 
                                                     2002 – 2010) 
 
 7 
使用 Anritsu 公司的儀器做 BER 的量測，並利
用 Agilent 公司的示波器做眼圖的觀測，在資料
速度為 10 Gb/s 下，其靈敏度可以達到 -9.5 
dBm，如圖十二所示。  
 
(4) 等化器電路 [13]-[20] 
 
等化器在高速通訊中扮演著重要的角色，本
計畫結合了一個類比等化器以及可適應性調整
的決策回授等化器，達到可適應性調整係數以
解決通道頻寬不足造成的位元干擾問題。類比
等化器部份採用回授的架構能捨去傳統的使用
電感方式，達到降低面積的效果。決策回授等
化器的部份採用了 half-rate 的架構，可降低每級
電路的操作速度，達到節省功率損耗的效果，
此外採用了 soft-decision 的架構能進一步使電
路操作在更高的速度之上。 
接收端採用的時脈資料回復電路能利用相
位內插器將相位取在眼圖最開之處，其相位偵
測器的作法為結合兩路的訊號:分別為資料斜率
的正負值與資料本身的正負值，藉由此機制可
達到鎖定在斜率最平之處。解多工器採用樹狀
架構達到最後序列至平行之資料轉換輸出。 
相位內插器(phase interpolator, PI)就是能把
輸入相差 90 度的時脈之間內插一個時脈，主要
用於調整相位，廣泛的運用在時脈資料回復電
路，因為低操作電壓，造成 headroom 不夠，所
以用折疊式 Current-Steering DAC 來增加
headroom，使電路正常工作，並且此 PI 速度為
2GHz，解析度為 4-bit，所以要採用類比式
Current-Steering DAC 來增加解析度而不採用數
位方式來實現，這樣電路也能比較好設計。控
制 PI 的碼採用溫度計碼(Thermometer Code)，因
為控制 PI 的電流是遞增、遞減趨勢。由於位元
干擾可細分為前指標  (pre-cursor) 與後指標 
(post-cursor) 兩部分，因此本架構採用了兩個等
化器來解決，包含了前級的類比等化器 (AEQ) 
與決策回授等化器 (DFE)。類比等化器其作用
為直接加強訊號的高頻成份，因此能同時解決
位元干擾中的前指標和後指標，但其缺點為同
時也會造成高頻雜訊的放大。而決策回授等化
器其運作行為偏向於數位的方式，相較於類比
等化器直接對高頻放大，決策回饋等化器則是
將運算後的結果回授至第一級加法器以減去後
 
 
圖十三  接收端完整架構圖。 
 
 
 9 
而由於決策回授等化器的運作必須使用適
當的時脈訊號，才能有好的補償效果，以及我
們仍需要將等化後的訊號判斷出來。因此我們
也結合了一個時脈與資料回復電路 (CDR) 進
行資料之擷取還原，以及提供適當的時脈訊號
給決策回授等化器使用。此時脈與資料回復電
路是利用相位內插器內插出需要的時脈相位訊
號，而提供給相位內插器的時脈訊號來源則是
由一個全數位的鎖相迴路 (ADPLL) 提供。此外
由於我們的決策回授等化器是採用半速時脈
(half-rate) 的架構，因此實際需要的時脈訊號還
需經由倍頻電路 (X2) 處理。 
等化器的 layout 佈局如圖十四所示，包含了
類比等化器，決策回授等化器以及提供時脈訊
號的倍頻電路，在此將決策回授等化器拆成
DFE 與 Feedback loop 兩個部份。其中 Din± 為
輸入訊號， D1± 及 D2± 將輸出給下級的解多
工器使用，ACP 為 DFF 使用的 ac couple 電路，
整體面積約為 500µm x 200 µm2。而圖十五為解
多工器的 layout 佈局圖，面積約為 280 µm x 200 
µm
2。 
 
 
四、結論與討論 
 
此整合型計畫之子計畫已完整的執行完
畢，由實際晶片驗證並與模擬結果獲得相互的
佐證並且獲得預期的研究結果。更詳細的研究
成果內容，敬請參閱本研究群所發表之論文。 
本計劃的主持人與其執行團隊對於國科會
在研究計畫經費支持，表示非常感謝。 
 
 
五、參考文獻 
 
[1] H. Ransijn, G. Salvador, D. D. Daugherty, and K. D 
Gaynor, “A 10-Gb/s Laser/Modulator Driver IC with a 
Dual-Mode Actively Matched Output Buffer,” IEEE J. 
Solid-State Circuits, vol. 36, no. 9, pp. 1314-1320, 
Sept. 2001. 
[2] R. Farjad-Rad, C.-K Ken Yang, M. Horowitz, and T. 
Lee. “A 0.4µum CMOS 10 Gb/s 4-PAM Pre-Emphasis 
Serial Link Transmitter,” IEEE J. Solid-State Circuits, 
vol. 34, no. 5, pp. 580-585, May 1999. 
[3] C.-H. Lin and S.-J, Jou “A 4/2 PAM Pre-emphasis 
Transmitter with Combined,” ASSCC, pp. 189-192, 
Nov. 2005. 
[4] S.M. Csutak, et al., ”High-speed monolithically 
integrated silicon photoreceivers fabricated in 130-nm 
CMOS technology,” IEEE Photonics Technology 
Letters, pp. 516-518, Apr. 2002. 
[5] R. Swoboda, et al., ”11Gb/s Monothilically Integrated 
Silicon Optical Receiver for 850nm Wavelength,” 
IEEE ISSCC Dig. Tech. Paper, pp. 904-911, Feb. 
2006. 
[6] T. Woodward, et al., “1-Gb/s integrated optical 
detectoprs and receivers in commercial CMOS 
technologies,” IEEE Journal of Selected Topics in 
Quantum Electronics, pp.146-156, Mar./Apr. 1999.  
[7] W.-Z. Chen, et al., ” A 2.5 Gbps CMOS Fully 
Integrated Optical Receiver with Lateral PIN 
Detector,” IEEE CICC, pp. 293-296, Sep. 2007.  
[8] C. Rooman, et al, “Asynchronous 250 Mb/s Optical 
Receivers with Integrated Detector in Standard CMOS 
Technology,” IEEE JSSC, pp. 953-958, Jul. 2000. 
[9] M. Jutzi, et al., “2-Gb/s CMOS Optical Integrated 
Receiver with a Spatially Modulated Photodetector,” 
IEEE Photonics Technology Letters, pp. 1268-1270, 
Jun. 2005. 
[10] C. Hermans, et al., “A High-Speed 850-nm Optical 
Receiver Front-end in 0.18-m CMOS,” IEEE JSSC, 
pp. 1606-1614, Jul. 2007. 
[11] W.-Z. Chen, et al., ” A 3.125 Gbps CMOS Fully 
Integrated Optical Receiver with Adaptive Analog 
Equalizer,” IEEE A-SSCC, pp. 396-399, Nov. 2007. 
[12] F. Tavernier, et al., “Power Effeciency 4.5Gbit/s 
Optical Receiver in 130nm CMOS with Integrated 
Photodiode,” IEEE ESSCIRC, pp. 162-165, Sep. 2008. 
[13] J. Winters and R. Gitlin, “Electrical signal processing 
techniques for long-haul fiber optics systems,” IEEE 
Trans. Commun., vol. 38, pp. 1439–53, Sept. 1990. 
[14] J.Winters, R. Giltin, and S. Kasturia, “Reducing the 
effects of transmission impairments in digital fiber 
optic systems,” IEEE Commun. Mag., vol. 31, pp. 
68–76, June 1993. 
[15] H. Wu, et al., “Differential 4-tap and 7-tap Transverse 
Filters in SiGe for 10 Gb/s Multimode Fiber Optic 
Link Equalization,” in IEEE Int. Solid-State Circuits 
Conf. (ISSCC) Dig. Tech. Papers, 2003. 
出席國際學術會議心得報告 
報告人姓名 陳巍仁 
服務機構及
職稱 
國立交通大學電子系 
教授 
會議時間與
地點 
2010/Jul/14 ~ 2010/Jul/15 首爾(韓國) 
會議名稱 
(中文) 亞洲固態電路會議籌備暨選稿會議之議程委員會 
(英文 ) IEEE Asian Solid-State Circuits Conference, TPC Paper 
Selection Meeting 
一、參加會議經過 
    IEEE Asian Solid-State Circuits Conference (A-SSCC) 是亞洲一年一度最大
規模的電子電機會議，其選稿議程委員會 (Technical Program Committee, TPC)
與舉辦地點皆在韓國首都首爾。選稿議程委員會有兩天的議程：分別是第一天
(Jul/14) 的選稿說明會與第二天 (Jul/15) 的選稿會議。 
 
 
二、與會心得 
    IEEE A-SSCC 會議為 IEEE 固態電路學會在亞洲區舉行之旗艦會議，分
別在台灣、中國、韓國、日本等地舉行。IEEE A-SSCC會議從 2005 年舉辦至
今，將於 2012 年邁入第八屆，每年均有接近三百篇論文的投稿，經由大會論
文委員會審慎評選後，大約篩選出依百篇左右的學術性及產業界相關文章於會
期中發表，其論文接受率僅有 33 %，可見該會議之競爭與論文之優質。 
    以電路設計趨勢看來，越來越多的投稿論文著重於低功耗綠色電子及生醫
電子，也顯示出低功耗綠色電子及生醫電子為各國研究之重點方向，而中國近
年來在半導體業投入大筆人力及資金，其在設計業之實力與台灣相較雖有落
差，然呈急起直追之勢。 
 
 
三、建議 
    現行台灣在 IT 技術之領先地位，宜藉由系統整合及軟體之配合深化其價
值。而在新興技術如生醫、綠能電子之投入應更積極布局，拉大競爭優勢。 
 
 
98 年度專題研究計畫研究成果彙整表 
計畫主持人：陳巍仁 計畫編號：98-2221-E-009-134-MY2 
計畫名稱：奈米級混合信號式電路技術--子計畫一：使用奈米 CMOS 技術之多通道光連結收發機 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 7 7 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
