![Структура 32-разрядного процессора](../Pictures/07_01.%20Структура%2032-разрядного%20процессора.png)  
- **Процессор чисел с фиксированной точкой**: содержит 32-разрядное АЛУ и 32-разрядный блок регистров общего назначения
	- **АЛУ** предназначено для обработки двоичных чисел длиной в 1, 2 или 4 байта без знака или со знаком, а также двоично-десятичных чисел, не превышающих 99. Двоичные числа со знаком представляются в дополнительном коде
	- **Блок регистров общего назначения**, часть из которых допускает 16- и 8-разрядное обращение
- **Процессор чисел с плавающей точкой FPU**: состоит из 80-разрядного АЛУ и 80-разрядного блока регистров общего назначения. Используется для обработки чисел с плавающей точкой, целых чисел со знаком длиной 8 байт и двоично-десятичных чисел, начиная со 100
- **Блок управления памятью** состоит из 2 основных блоков:
	- **Блок сегментации** (блок сегментного преобразования адреса)
	- **Блок страничного преобразования адреса**, в состав которого входит блок ассоциативной трансляции страничного адреса TLB
- **Кэш-память**: находится между регистрами процессора и основной памятью. Используется для хранения наиболее часто используемой информации
- **Блок управления**: в состав блока управления входят:
	- **Устройство управления**, которое под действием кода команды вырабатывает набор управляющих сигналов, поступающих на разные узлы процессора и на блок интерфейса внешней шины
	- **Управление защитой** - обеспечивает аппаратную защиту программ и данных по привилегиям
	- **Управление предвыборкой** - реализует опережающее заполнение буфера команд. Буфер команд имеет емкость 32 байта и заполняется командами из следующих ячеек памяти команд по мере своего освобождения. Этим обеспечивается ускорение обработки микропроцессора следующей командой
- **Блок интерфейса внешней шины** - осуществляет электрическое согласование параметров внутренней магистрали с сигналами внешней магистрали, формирование необходимых сигналов на внешнюю магистраль и прием сигналов извне