#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 437 437 1
2 492 492 1
3 298 298 1
4 125 125 0
5 456 456 1
6 125 125 0
7 150 150 0
8 125 125 0
9 150 150 0
10 648 648 1
11 279 279 1
12 279 279 1
13 150 150 0
14 274 274 0
15 125 125 0
16 125 125 0
17 100 100 0
18 649 649 1
19 649 649 1
20 279 279 1
21 448 448 1
22 261 261 1
23 261 261 1
24 436 436 1
25 592 592 1
26 125 125 0
27 150 150 0
28 274 274 0
29 150 150 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 16 75
5 6 2 75
5 7 7 75
5 8 2 75
5 9 1 75
5 10 7 156
11 12 1 93
11 10 1 93
11 2 1 93
13 10 1 75
13 2 1 75
14 3 1 112
14 1 1 112
14 16 2 50
15 17 2 50
15 18 2 75
1 0 2 75
1 14 1 112
1 19 1 125
1 18 1 125
12 11 1 93
12 10 1 93
12 2 1 93
9 5 1 75
9 10 7 75
20 21 11 93
20 22 1 93
20 18 13 93
7 5 7 75
7 22 8 75
22 21 11 93
22 7 8 75
22 20 1 93
6 8 1 50
6 5 2 75
8 6 1 50
8 5 2 75
3 24 1 93
3 14 1 112
3 19 1 93
4 17 1 50
4 19 1 75
21 26 1 75
21 27 1 75
21 28 1 112
21 20 11 93
21 22 11 93
17 15 2 50
17 4 1 50
16 14 2 50
16 19 2 75
23 24 4 93
23 29 4 75
23 25 1 93
25 27 2 75
25 28 2 112
25 23 1 93
25 18 4 156
25 19 4 156
18 24 1 125
18 29 1 75
18 15 2 75
18 1 1 125
18 20 13 93
18 25 4 156
24 3 1 93
24 23 4 93
24 19 1 125
24 18 1 125
29 23 4 75
29 18 1 75
27 21 1 75
27 25 2 75
28 21 1 112
28 26 1 50
28 25 2 112
19 24 1 125
19 3 1 93
19 4 1 75
19 1 1 125
19 25 4 156
19 16 2 75
26 21 1 75
26 28 1 50
10 5 7 156
10 11 1 93
10 12 1 93
10 9 7 75
10 13 1 75
10 2 1 156
2 0 16 75
2 11 1 93
2 12 1 93
2 13 1 75
2 10 1 156
