TimeQuest Timing Analyzer report for MiniS08
Thu Nov 30 17:47:09 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'S08clk'
 17. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 18. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'S08clk'
 40. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 41. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; 60.28 MHz  ; 60.28 MHz       ; S08clk                 ;                                                       ;
; 105.55 MHz ; 105.55 MHz      ; clk50                  ;                                                       ;
; 362.58 MHz ; 362.58 MHz      ; sci:S08sci|baudgen[10] ;                                                       ;
; 561.48 MHz ; 500.0 MHz       ; sci:S08sci|baudgen[12] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -15.589 ; -703.253      ;
; clk50                  ; -13.507 ; -3223.464     ;
; sci:S08sci|baudgen[10] ; -1.758  ; -18.159       ;
; sci:S08sci|baudgen[12] ; -0.781  ; -8.054        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.003 ; -5.946        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -15.589 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 16.653     ;
; -15.572 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 16.636     ;
; -15.567 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 16.631     ;
; -15.514 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 16.578     ;
; -15.473 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.535     ;
; -15.440 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.502     ;
; -15.430 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 16.492     ;
; -15.317 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.361     ;
; -15.300 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.344     ;
; -15.295 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.339     ;
; -15.245 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.291     ;
; -15.242 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.286     ;
; -15.228 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.274     ;
; -15.223 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.269     ;
; -15.201 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.243     ;
; -15.180 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.226     ;
; -15.171 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 16.235     ;
; -15.170 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.216     ;
; -15.168 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.210     ;
; -15.163 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.209     ;
; -15.158 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.204     ;
; -15.158 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.200     ;
; -15.129 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.173     ;
; -15.105 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.151     ;
; -15.096 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.140     ;
; -15.086 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.130     ;
; -15.064 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.108     ;
; -15.031 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.075     ;
; -15.023 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 16.088     ;
; -15.021 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.065     ;
; -14.913 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.978     ;
; -14.909 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.974     ;
; -14.899 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.943     ;
; -14.827 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.873     ;
; -14.811 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.857     ;
; -14.808 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.854     ;
; -14.794 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.840     ;
; -14.791 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.837     ;
; -14.789 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.835     ;
; -14.786 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.832     ;
; -14.762 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.808     ;
; -14.751 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 15.796     ;
; -14.736 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.782     ;
; -14.733 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.779     ;
; -14.696 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 15.760     ;
; -14.695 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.739     ;
; -14.692 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.736     ;
; -14.679 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.726     ;
; -14.679 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 15.743     ;
; -14.674 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 15.738     ;
; -14.662 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.706     ;
; -14.661 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.031      ; 15.728     ;
; -14.659 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.703     ;
; -14.652 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.696     ;
; -14.649 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.693     ;
; -14.644 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.031      ; 15.711     ;
; -14.641 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 15.686     ;
; -14.639 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.031      ; 15.706     ;
; -14.637 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 15.682     ;
; -14.621 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 15.685     ;
; -14.614 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.661     ;
; -14.586 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.031      ; 15.653     ;
; -14.580 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 15.642     ;
; -14.569 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.616     ;
; -14.565 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.612     ;
; -14.547 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 15.609     ;
; -14.545 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.610     ;
; -14.537 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 15.599     ;
; -14.512 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.577     ;
; -14.504 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.551     ;
; -14.502 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.567     ;
; -14.500 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.547     ;
; -14.393 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.439     ;
; -14.390 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 15.436     ;
; -14.387 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.428     ;
; -14.370 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.411     ;
; -14.365 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.406     ;
; -14.312 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.353     ;
; -14.278 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 15.342     ;
; -14.277 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.318     ;
; -14.271 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.310     ;
; -14.260 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.301     ;
; -14.255 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.296     ;
; -14.245 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.292     ;
; -14.243 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.031      ; 15.310     ;
; -14.242 ; CPUstate[0] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.289     ;
; -14.238 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.277     ;
; -14.228 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.267     ;
; -14.202 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.243     ;
; -14.161 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.200     ;
; -14.135 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.182     ;
; -14.132 ; CPUstate[2] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.179     ;
; -14.131 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.178     ;
; -14.130 ; CPUstate[0] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.195     ;
; -14.128 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 15.175     ;
; -14.128 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.167     ;
; -14.118 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.157     ;
; -14.095 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.032      ; 15.163     ;
; -14.020 ; CPUstate[2] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.085     ;
; -14.016 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 15.081     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.507 ; IR[7]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.535      ; 15.078     ;
; -13.490 ; IR[6]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.535      ; 15.061     ;
; -13.485 ; IR[5]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.535      ; 15.056     ;
; -13.484 ; IR[7]     ; FPU:S08fpu|A[2]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.070     ;
; -13.484 ; IR[7]     ; FPU:S08fpu|A[3]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.070     ;
; -13.467 ; IR[6]     ; FPU:S08fpu|A[2]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.053     ;
; -13.467 ; IR[6]     ; FPU:S08fpu|A[3]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.053     ;
; -13.462 ; IR[5]     ; FPU:S08fpu|A[2]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.048     ;
; -13.462 ; IR[5]     ; FPU:S08fpu|A[3]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 15.048     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[4]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[15]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[16]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[17]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[18]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[19]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[20]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[21]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.450 ; IR[7]     ; FPU:S08fpu|A[22]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.037     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[4]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[15]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[16]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[17]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[18]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[19]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[20]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[21]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.433 ; IR[6]     ; FPU:S08fpu|A[22]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.020     ;
; -13.432 ; IR[4]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.535      ; 15.003     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[1]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[5]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[6]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[7]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[8]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[9]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[10]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[11]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[12]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.431 ; IR[7]     ; FPU:S08fpu|A[13]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.018     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[4]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[15]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[16]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[17]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[18]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[19]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[20]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[21]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.428 ; IR[5]     ; FPU:S08fpu|A[22]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.015     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[1]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[5]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[6]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[7]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[8]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[9]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[10]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[11]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[12]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.414 ; IR[6]     ; FPU:S08fpu|A[13]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 15.001     ;
; -13.409 ; IR[4]     ; FPU:S08fpu|A[2]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 14.995     ;
; -13.409 ; IR[4]     ; FPU:S08fpu|A[3]   ; S08clk       ; clk50       ; 1.000        ; 0.550      ; 14.995     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[1]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[5]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[6]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[7]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[8]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[9]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[10]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[11]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[12]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.409 ; IR[5]     ; FPU:S08fpu|A[13]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.996     ;
; -13.391 ; IR[3]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 14.960     ;
; -13.376 ; IR[7]     ; FPU:S08fpu|mA[22] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.959     ;
; -13.376 ; IR[7]     ; FPU:S08fpu|mA[21] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.959     ;
; -13.375 ; IR[7]     ; FPU:S08fpu|mA[19] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.958     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[4]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[15]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[16]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[17]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[18]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[19]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[20]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[21]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.375 ; IR[4]     ; FPU:S08fpu|A[22]  ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.962     ;
; -13.374 ; IR[7]     ; FPU:S08fpu|mA[20] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.957     ;
; -13.374 ; IR[7]     ; FPU:S08fpu|mA[16] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.957     ;
; -13.372 ; IR[7]     ; FPU:S08fpu|mA[18] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.955     ;
; -13.372 ; IR[7]     ; FPU:S08fpu|mA[17] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.955     ;
; -13.368 ; IR[3]     ; FPU:S08fpu|A[2]   ; S08clk       ; clk50       ; 1.000        ; 0.548      ; 14.952     ;
; -13.368 ; IR[3]     ; FPU:S08fpu|A[3]   ; S08clk       ; clk50       ; 1.000        ; 0.548      ; 14.952     ;
; -13.359 ; IR[6]     ; FPU:S08fpu|mA[22] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.942     ;
; -13.359 ; IR[6]     ; FPU:S08fpu|mA[21] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.942     ;
; -13.358 ; IR[2]     ; FPU:S08fpu|A[14]  ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 14.927     ;
; -13.358 ; IR[6]     ; FPU:S08fpu|mA[19] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.941     ;
; -13.357 ; IR[6]     ; FPU:S08fpu|mA[20] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.940     ;
; -13.357 ; IR[6]     ; FPU:S08fpu|mA[16] ; S08clk       ; clk50       ; 1.000        ; 0.547      ; 14.940     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[1]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[5]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[6]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[7]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[8]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
; -13.356 ; IR[4]     ; FPU:S08fpu|A[9]   ; S08clk       ; clk50       ; 1.000        ; 0.551      ; 14.943     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.758 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 2.811      ;
; -1.579 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 2.632      ;
; -1.482 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.517      ;
; -1.481 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 2.534      ;
; -1.478 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.512      ;
; -1.478 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.512      ;
; -1.478 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.512      ;
; -1.478 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.512      ;
; -1.478 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.512      ;
; -1.348 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.384      ;
; -1.303 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.338      ;
; -1.299 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.333      ;
; -1.299 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.333      ;
; -1.299 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.333      ;
; -1.299 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.333      ;
; -1.299 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.333      ;
; -1.253 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.287      ;
; -1.220 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.256      ;
; -1.219 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.255      ;
; -1.205 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.240      ;
; -1.201 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.235      ;
; -1.201 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.235      ;
; -1.201 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.235      ;
; -1.201 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.235      ;
; -1.201 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.235      ;
; -1.161 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.197      ;
; -1.131 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.167      ;
; -1.115 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.151      ;
; -1.074 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.108      ;
; -1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.075      ;
; -1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.075      ;
; -1.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.075      ;
; -1.038 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.046      ;
; -1.038 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.046      ;
; -1.038 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 2.046      ;
; -0.976 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 2.010      ;
; -0.966 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 2.030      ;
; -0.965 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 2.029      ;
; -0.946 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.983      ;
; -0.933 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 1.997      ;
; -0.932 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 1.996      ;
; -0.910 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.946      ;
; -0.827 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 1.835      ;
; -0.827 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 1.835      ;
; -0.827 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.028     ; 1.835      ;
; -0.824 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 1.888      ;
; -0.823 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.028      ; 1.887      ;
; -0.754 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.790      ;
; -0.667 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.019     ; 1.684      ;
; -0.508 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.544      ;
; -0.114 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.150      ;
; -0.063 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.099      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; -0.037 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.073      ;
; 0.109  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.927      ;
; 0.237  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.799      ;
; 0.244  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.792      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.781 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.817      ;
; -0.749 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.100     ; 1.685      ;
; -0.742 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.100     ; 1.678      ;
; -0.725 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.761      ;
; -0.725 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.763      ;
; -0.724 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.762      ;
; -0.722 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.760      ;
; -0.719 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.757      ;
; -0.675 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.713      ;
; -0.674 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.712      ;
; -0.672 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.710      ;
; -0.669 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.707      ;
; -0.659 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.695      ;
; -0.651 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.687      ;
; -0.650 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.686      ;
; -0.643 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.679      ;
; -0.643 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.679      ;
; -0.641 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.677      ;
; -0.627 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.571      ;
; -0.627 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.571      ;
; -0.626 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.570      ;
; -0.625 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.569      ;
; -0.621 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.565      ;
; -0.609 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.645      ;
; -0.601 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.637      ;
; -0.600 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.636      ;
; -0.593 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.537      ;
; -0.593 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.629      ;
; -0.593 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.629      ;
; -0.591 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.627      ;
; -0.572 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.097     ; 1.511      ;
; -0.570 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.608      ;
; -0.569 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.607      ;
; -0.567 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.605      ;
; -0.564 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.602      ;
; -0.504 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.540      ;
; -0.496 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.532      ;
; -0.495 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.531      ;
; -0.488 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.524      ;
; -0.488 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.524      ;
; -0.486 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.522      ;
; -0.446 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.484      ;
; -0.445 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.483      ;
; -0.443 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.481      ;
; -0.440 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.478      ;
; -0.410 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.091     ; 1.355      ;
; -0.380 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.416      ;
; -0.372 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.408      ;
; -0.371 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.407      ;
; -0.364 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.400      ;
; -0.364 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.400      ;
; -0.363 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.090     ; 1.309      ;
; -0.363 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.090     ; 1.309      ;
; -0.363 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.090     ; 1.309      ;
; -0.362 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.090     ; 1.308      ;
; -0.362 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.398      ;
; -0.327 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.097     ; 1.266      ;
; -0.302 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.095     ; 1.243      ;
; -0.269 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.305      ;
; -0.269 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.305      ;
; -0.209 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 1.247      ;
; -0.207 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.002     ; 1.241      ;
; -0.163 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.092     ; 1.107      ;
; -0.104 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.140      ;
; -0.059 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.095      ;
; -0.047 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.083      ;
; -0.041 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.077      ;
; -0.028 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.093     ; 0.971      ;
; -0.026 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.062      ;
; -0.026 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.062      ;
; -0.025 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.061      ;
; -0.023 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.059      ;
; 0.046  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.990      ;
; 0.213  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.823      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -2.003 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.689      ; 1.202      ;
; -1.503 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.689      ; 1.202      ;
; -1.079 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.689      ; 2.126      ;
; -1.030 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.689      ; 2.175      ;
; -0.985 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.689      ; 2.220      ;
; -0.985 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.689      ; 2.220      ;
; -0.894 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.689      ; 2.311      ;
; -0.787 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.689      ; 2.418      ;
; -0.693 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.689      ; 2.512      ;
; -0.693 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.689      ; 2.512      ;
; -0.602 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.689      ; 2.603      ;
; -0.579 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.689      ; 2.126      ;
; -0.530 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.689      ; 2.175      ;
; -0.485 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.689      ; 2.220      ;
; -0.485 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.689      ; 2.220      ;
; -0.394 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.689      ; 2.311      ;
; -0.287 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.689      ; 2.418      ;
; -0.193 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.689      ; 2.512      ;
; -0.193 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.689      ; 2.512      ;
; -0.102 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.689      ; 2.603      ;
; 0.232  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.317      ; 0.815      ;
; 0.371  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.317      ; 0.954      ;
; 0.391  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.465  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 0.823      ;
; 0.466  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 0.824      ;
; 0.516  ; resetout               ; gotoreset                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.782      ;
; 0.521  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.787      ;
; 0.525  ; FPU:S08fpu|P[9]        ; FPU:S08fpu|P[8]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.791      ;
; 0.531  ; FPU:S08fpu|P[7]        ; FPU:S08fpu|P[6]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; FPU:S08fpu|A[7]        ; FPU:S08fpu|A[8]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; FPU:S08fpu|A[8]        ; FPU:S08fpu|A[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.801      ;
; 0.539  ; sci:S08sci|rcvstate[0] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.317      ; 1.122      ;
; 0.542  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.546  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.812      ;
; 0.552  ; FPU:S08fpu|A[19]       ; FPU:S08fpu|A[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.818      ;
; 0.583  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 0.941      ;
; 0.586  ; FPU:S08fpu|DivState    ; FPU:S08fpu|A[0]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.852      ;
; 0.589  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.855      ;
; 0.605  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 0.963      ;
; 0.614  ; A[7]                   ; FPU:S08fpu|Y[31]         ; S08clk                 ; clk50       ; 0.000        ; 0.527      ; 1.407      ;
; 0.631  ; sci:S08sci|rcvstate[2] ; sci:S08sci|rdrf          ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.317      ; 1.214      ;
; 0.656  ; FPU:S08fpu|mA[21]      ; FPU:S08fpu|mA[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.658  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.658  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.659  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.925      ;
; 0.659  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.925      ;
; 0.662  ; FPU:S08fpu|P[10]       ; FPU:S08fpu|P[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.928      ;
; 0.665  ; FPU:S08fpu|P[22]       ; FPU:S08fpu|P[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.931      ;
; 0.666  ; FPU:S08fpu|X[17]       ; FPU:S08fpu|mA[17]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.932      ;
; 0.666  ; FPU:S08fpu|X[16]       ; FPU:S08fpu|mA[16]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.932      ;
; 0.670  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.936      ;
; 0.676  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.942      ;
; 0.678  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 1.036      ;
; 0.683  ; FPU:S08fpu|DivDone     ; FPU:S08fpu|Res[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.949      ;
; 0.685  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.951      ;
; 0.686  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.688  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.690  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.690  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.698  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 1.056      ;
; 0.778  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.044      ;
; 0.786  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.092      ; 1.144      ;
; 0.788  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; sci:S08sci|rcvstate[0] ; sci:S08sci|rdrf          ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.317      ; 1.371      ;
; 0.791  ; FPU:S08fpu|mA[18]      ; FPU:S08fpu|mA[17]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.057      ;
; 0.794  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; FPU:S08fpu|P[2]        ; FPU:S08fpu|P[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; FPU:S08fpu|mA[8]       ; FPU:S08fpu|mA[7]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; FPU:S08fpu|mA[13]      ; FPU:S08fpu|mA[12]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; FPU:S08fpu|P[8]        ; FPU:S08fpu|P[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|X[20]       ; FPU:S08fpu|mA[20]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.800  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|mA[9]       ; FPU:S08fpu|mA[8]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|mA[3]       ; FPU:S08fpu|mA[2]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; pbout                  ; pbreg                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.806 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.828 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.094      ;
; 0.873 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.139      ;
; 0.977 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.243      ;
; 0.982 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.248      ;
; 0.988 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.254      ;
; 0.991 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.257      ;
; 1.083 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; -0.020     ; 1.329      ;
; 1.189 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.201 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.467      ;
; 1.202 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.468      ;
; 1.203 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.469      ;
; 1.214 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.480      ;
; 1.243 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.509      ;
; 1.260 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.526      ;
; 1.281 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.551      ;
; 1.323 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.589      ;
; 1.331 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.597      ;
; 1.352 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.618      ;
; 1.356 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.622      ;
; 1.365 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.631      ;
; 1.369 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.635      ;
; 1.371 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.637      ;
; 1.374 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.640      ;
; 1.401 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.667      ;
; 1.421 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.687      ;
; 1.423 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.689      ;
; 1.427 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.693      ;
; 1.436 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.702      ;
; 1.442 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.708      ;
; 1.490 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.760      ;
; 1.521 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.026      ; 1.813      ;
; 1.521 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.026      ; 1.813      ;
; 1.533 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.799      ;
; 1.561 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.827      ;
; 1.563 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 1.811      ;
; 1.565 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.831      ;
; 1.580 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.846      ;
; 1.584 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.850      ;
; 1.585 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.851      ;
; 1.586 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.852      ;
; 1.595 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.861      ;
; 1.604 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.870      ;
; 1.606 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 1.854      ;
; 1.630 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.896      ;
; 1.632 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.898      ;
; 1.652 ; HX[6]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.918      ;
; 1.655 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.921      ;
; 1.657 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.923      ;
; 1.666 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.932      ;
; 1.675 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.941      ;
; 1.685 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 1.976      ;
; 1.689 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 1.980      ;
; 1.692 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.958      ;
; 1.700 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.966      ;
; 1.703 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.969      ;
; 1.722 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.988      ;
; 1.726 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.992      ;
; 1.728 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.994      ;
; 1.737 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.003      ;
; 1.746 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.012      ;
; 1.771 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.037      ;
; 1.774 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.040      ;
; 1.797 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.063      ;
; 1.799 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.065      ;
; 1.808 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.074      ;
; 1.817 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.083      ;
; 1.822 ; MAR[6]      ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.021      ; 2.109      ;
; 1.826 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.092      ;
; 1.843 ; HX[4]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.109      ;
; 1.851 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 2.099      ;
; 1.861 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.152      ;
; 1.866 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.157      ;
; 1.868 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.159      ;
; 1.870 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.136      ;
; 1.879 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.145      ;
; 1.900 ; CPUstate[0] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.191      ;
; 1.900 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.191      ;
; 1.913 ; HX[4]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.179      ;
; 1.925 ; CPUstate[0] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.216      ;
; 1.927 ; CPUstate[0] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.218      ;
; 1.927 ; CPUstate[0] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 2.218      ;
; 1.947 ; CPUstate[0] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 2.216      ;
; 1.956 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.549     ; 1.673      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.792      ;
; 0.533 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.799      ;
; 0.661 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.927      ;
; 0.741 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 0.979      ;
; 0.807 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.833 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.099      ;
; 0.884 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.150      ;
; 1.069 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.307      ;
; 1.278 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.544      ;
; 1.313 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.551      ;
; 1.342 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.580      ;
; 1.343 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.581      ;
; 1.425 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.663      ;
; 1.426 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.664      ;
; 1.437 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.019     ; 1.684      ;
; 1.524 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.790      ;
; 1.554 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.820      ;
; 1.555 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.821      ;
; 1.587 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.853      ;
; 1.593 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 1.887      ;
; 1.594 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 1.888      ;
; 1.642 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.880      ;
; 1.643 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.028     ; 1.881      ;
; 1.655 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.921      ;
; 1.702 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 1.996      ;
; 1.703 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 1.997      ;
; 1.716 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.983      ;
; 1.735 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 2.029      ;
; 1.736 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.028      ; 2.030      ;
; 1.746 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.010      ;
; 1.844 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.108      ;
; 1.931 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.197      ;
; 1.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.235      ;
; 1.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.235      ;
; 1.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.235      ;
; 1.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.235      ;
; 1.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.235      ;
; 1.975 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.240      ;
; 2.023 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.287      ;
; 2.069 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.333      ;
; 2.069 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.333      ;
; 2.069 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.333      ;
; 2.069 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.333      ;
; 2.069 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.333      ;
; 2.073 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.338      ;
; 2.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.512      ;
; 2.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.512      ;
; 2.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.512      ;
; 2.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.512      ;
; 2.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 2.512      ;
; 2.251 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 2.534      ;
; 2.252 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.517      ;
; 2.349 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 2.632      ;
; 2.528 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 2.811      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.557 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.823      ;
; 0.724 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.990      ;
; 0.793 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.093     ; 0.971      ;
; 0.811 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.077      ;
; 0.817 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.083      ;
; 0.829 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.095      ;
; 0.874 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.140      ;
; 0.933 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.107      ;
; 0.977 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.002     ; 1.241      ;
; 0.979 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.247      ;
; 1.039 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.305      ;
; 1.072 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.095     ; 1.243      ;
; 1.097 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.097     ; 1.266      ;
; 1.132 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.090     ; 1.308      ;
; 1.132 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.398      ;
; 1.133 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.090     ; 1.309      ;
; 1.133 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.090     ; 1.309      ;
; 1.133 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.090     ; 1.309      ;
; 1.134 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.400      ;
; 1.141 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.407      ;
; 1.142 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.408      ;
; 1.150 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.416      ;
; 1.180 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.091     ; 1.355      ;
; 1.210 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.478      ;
; 1.213 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.481      ;
; 1.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.483      ;
; 1.216 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.484      ;
; 1.256 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.524      ;
; 1.258 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.524      ;
; 1.265 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.532      ;
; 1.274 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.540      ;
; 1.334 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.602      ;
; 1.337 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.605      ;
; 1.339 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.607      ;
; 1.340 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.608      ;
; 1.342 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.097     ; 1.511      ;
; 1.361 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.627      ;
; 1.363 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.537      ;
; 1.363 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.629      ;
; 1.370 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.636      ;
; 1.371 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.637      ;
; 1.379 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.645      ;
; 1.391 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.565      ;
; 1.395 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.569      ;
; 1.396 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.570      ;
; 1.397 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.571      ;
; 1.397 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.092     ; 1.571      ;
; 1.411 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.677      ;
; 1.413 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.679      ;
; 1.413 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.679      ;
; 1.420 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.686      ;
; 1.421 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.687      ;
; 1.439 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.707      ;
; 1.442 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.710      ;
; 1.444 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.712      ;
; 1.445 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.713      ;
; 1.489 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.757      ;
; 1.492 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.760      ;
; 1.494 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.762      ;
; 1.495 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.761      ;
; 1.495 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 1.763      ;
; 1.512 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.100     ; 1.678      ;
; 1.519 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.100     ; 1.685      ;
; 1.551 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.817      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.850  ; 0.850  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.502 ; -0.502 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.816  ; 0.816  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.850  ; 0.850  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.465  ; 3.465  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 6.652  ; 6.652  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.281  ; 6.281  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.197 ; -0.197 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.074  ; 0.074  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.235 ; -3.235 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -6.422 ; -6.422 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -4.698 ; -4.698 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 8.466  ; 8.466  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 8.689  ; 8.689  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.691  ; 8.691  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.957  ; 8.957  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.142  ; 9.142  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.177  ; 9.177  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 8.871  ; 8.871  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.558 ; 10.558 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.222 ; 10.222 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.104 ; 10.104 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.515  ; 9.515  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 10.183 ; 10.183 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.062 ; 10.062 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.454 ; 16.454 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 15.399 ; 15.399 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.536 ; 15.536 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 15.610 ; 15.610 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 15.600 ; 15.600 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 15.248 ; 15.248 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 15.252 ; 15.252 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 15.268 ; 15.268 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.027 ; 16.027 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 15.959 ; 15.959 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 15.980 ; 15.980 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 15.990 ; 15.990 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 15.993 ; 15.993 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.454 ; 16.454 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.342 ; 16.342 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 13.142 ; 13.142 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.977 ; 15.977 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 15.103 ; 15.103 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 16.242 ; 16.242 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 16.116 ; 16.116 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 16.236 ; 16.236 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.196 ; 21.196 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 19.480 ; 19.480 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 20.150 ; 20.150 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.170 ; 20.170 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.204 ; 20.204 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 20.451 ; 20.451 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.154 ; 20.154 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.677 ; 19.677 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.492 ; 20.492 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.648 ; 20.648 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.651 ; 20.651 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.426 ; 20.426 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 20.851 ; 20.851 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.196 ; 21.196 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 20.627 ; 20.627 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.731 ; 10.731 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 10.154 ; 10.154 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.376 ; 10.376 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 10.563 ; 10.563 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.545  ; 9.545  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.731 ; 10.731 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 10.091 ; 10.091 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.110 ; 10.110 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.007 ; 10.007 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.163 ; 16.163 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 15.122 ; 15.122 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.820 ; 15.820 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.814 ; 15.814 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.850 ; 15.850 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.124 ; 16.124 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 15.803 ; 15.803 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.327 ; 15.327 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.314 ; 15.314 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.295 ; 15.295 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.298 ; 15.298 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.073 ; 15.073 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.498 ; 15.498 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.163 ; 16.163 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.274 ; 15.274 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 12.881 ; 12.881 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 11.163 ; 11.163 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.833 ; 11.833 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.853 ; 11.853 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.887 ; 11.887 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.134 ; 12.134 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.837 ; 11.837 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.360 ; 11.360 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.404 ; 12.404 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.293 ; 12.293 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.295 ; 12.295 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.076 ; 12.076 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.498 ; 12.498 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 12.881 ; 12.881 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.302 ; 12.302 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.400  ; 8.400  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 7.697  ; 7.697  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 8.289  ; 8.289  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 8.516  ; 8.516  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.545  ; 8.545  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.782  ; 8.782  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 7.962  ; 7.962  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 8.003  ; 8.003  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 7.697  ; 7.697  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.530  ; 9.530  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.531  ; 9.531  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.516  ; 9.516  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.393  ; 9.393  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 8.808  ; 8.808  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.477  ; 9.477  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.357  ; 9.357  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.765  ; 8.765  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 9.277  ; 9.277  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 9.439  ; 9.439  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 9.510  ; 9.510  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 9.479  ; 9.479  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 9.132  ; 9.132  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 9.124  ; 9.124  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 9.175  ; 9.175  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 10.174 ; 10.174 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 10.075 ; 10.075 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 10.130 ; 10.130 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 10.142 ; 10.142 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 10.126 ; 10.126 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 10.600 ; 10.600 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 10.487 ; 10.487 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 8.765  ; 8.765  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 9.378  ; 9.378  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 10.477 ; 10.477 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 9.640  ; 9.640  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 9.559  ; 9.559  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 9.634  ; 9.634  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 8.951  ; 8.951  ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 9.436  ; 9.436  ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.132 ; 10.132 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.127 ; 10.127 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.161 ; 10.161 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.436 ; 10.436 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.112 ; 10.112 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.635  ; 9.635  ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.363  ; 9.363  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.170  ; 9.170  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.173  ; 9.173  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 8.951  ; 8.951  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.374  ; 9.374  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 9.458  ; 9.458  ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.179  ; 9.179  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 8.839  ; 8.839  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.460  ; 9.460  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.646  ; 9.646  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.829  ; 9.829  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.839  ; 8.839  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.995  ; 9.995  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.358  ; 9.358  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.376  ; 9.376  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.369  ; 9.369  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 11.263 ; 11.263 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 11.263 ; 11.263 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 11.961 ; 11.961 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 11.955 ; 11.955 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 11.991 ; 11.991 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 12.265 ; 12.265 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 11.944 ; 11.944 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 11.468 ; 11.468 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 11.727 ; 11.727 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 11.534 ; 11.534 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 11.537 ; 11.537 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 11.315 ; 11.315 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 11.738 ; 11.738 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 11.822 ; 11.822 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 11.543 ; 11.543 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 10.633 ; 10.633 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 10.633 ; 10.633 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.329 ; 11.329 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.324 ; 11.324 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.358 ; 11.358 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 11.633 ; 11.633 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.309 ; 11.309 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 10.832 ; 10.832 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.112 ; 11.112 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 10.919 ; 10.919 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 10.922 ; 10.922 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 10.700 ; 10.700 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 11.123 ; 11.123 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 11.207 ; 11.207 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 10.928 ; 10.928 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.400  ; 8.400  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; clksel[2]  ; clkdisp     ; 8.152 ; 8.152 ; 8.152 ; 8.152 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; clksel[2]  ; clkdisp     ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.230 ; -278.332      ;
; clk50                  ; -5.392 ; -1221.260     ;
; sci:S08sci|baudgen[10] ; -0.339 ; -1.979        ;
; sci:S08sci|baudgen[12] ; 0.088  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.394 ; -5.070        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.230 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 7.289      ;
; -6.206 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 7.265      ;
; -6.186 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 7.245      ;
; -6.175 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 7.234      ;
; -6.160 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.201      ;
; -6.152 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 7.210      ;
; -6.149 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 7.207      ;
; -6.144 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 7.202      ;
; -6.136 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.177      ;
; -6.132 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.174      ;
; -6.116 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.157      ;
; -6.111 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.153      ;
; -6.108 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.150      ;
; -6.105 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.146      ;
; -6.088 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.130      ;
; -6.087 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.129      ;
; -6.082 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 7.122      ;
; -6.079 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 7.119      ;
; -6.077 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.119      ;
; -6.074 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 7.114      ;
; -6.067 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.109      ;
; -6.056 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 7.098      ;
; -6.054 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.095      ;
; -6.051 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.092      ;
; -6.046 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.087      ;
; -6.033 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.074      ;
; -6.030 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.071      ;
; -6.025 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.066      ;
; -6.001 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 7.060      ;
; -5.938 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.998      ;
; -5.931 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.972      ;
; -5.903 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.945      ;
; -5.894 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.936      ;
; -5.888 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.948      ;
; -5.884 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.944      ;
; -5.882 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.924      ;
; -5.879 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.921      ;
; -5.870 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.912      ;
; -5.868 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.910      ;
; -5.855 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.897      ;
; -5.854 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 6.915      ;
; -5.850 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.892      ;
; -5.840 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.883      ;
; -5.839 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.881      ;
; -5.835 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.877      ;
; -5.830 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 6.891      ;
; -5.824 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 6.883      ;
; -5.824 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.866      ;
; -5.819 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.862      ;
; -5.818 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.860      ;
; -5.816 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.857      ;
; -5.814 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.856      ;
; -5.813 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.854      ;
; -5.810 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 6.871      ;
; -5.808 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.849      ;
; -5.801 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.842      ;
; -5.800 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 6.859      ;
; -5.799 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 6.860      ;
; -5.798 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.839      ;
; -5.793 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 6.834      ;
; -5.790 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.826      ;
; -5.790 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.833      ;
; -5.786 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.829      ;
; -5.780 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 6.839      ;
; -5.776 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.836      ;
; -5.773 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.833      ;
; -5.769 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.812      ;
; -5.769 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 6.828      ;
; -5.768 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.028      ; 6.828      ;
; -5.766 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.802      ;
; -5.765 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.808      ;
; -5.746 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 6.804      ;
; -5.746 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.782      ;
; -5.743 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 6.801      ;
; -5.738 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.026      ; 6.796      ;
; -5.735 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.771      ;
; -5.732 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.768      ;
; -5.712 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.747      ;
; -5.709 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.744      ;
; -5.708 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.744      ;
; -5.704 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.739      ;
; -5.688 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.724      ;
; -5.677 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.713      ;
; -5.665 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.707      ;
; -5.654 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.689      ;
; -5.651 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.686      ;
; -5.650 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 6.692      ;
; -5.646 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.681      ;
; -5.625 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.029      ; 6.686      ;
; -5.615 ; IR[6]       ; HX[5]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.651      ;
; -5.602 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.645      ;
; -5.598 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 6.652      ;
; -5.595 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.027      ; 6.654      ;
; -5.591 ; IR[4]       ; HX[5]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.627      ;
; -5.587 ; CPUstate[0] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.011      ; 6.630      ;
; -5.574 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; 0.022      ; 6.628      ;
; -5.571 ; IR[5]       ; HX[5]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.607      ;
; -5.562 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.030      ; 6.624      ;
; -5.561 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.597      ;
; -5.560 ; IR[7]       ; HX[5]   ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.596      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.392 ; IR[6]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.746      ;
; -5.368 ; IR[4]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.722      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[19]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[20]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[21]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.352 ; IR[6]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.721      ;
; -5.348 ; IR[5]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.702      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[6]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[7]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[8]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[9]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.342 ; IR[6]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.711      ;
; -5.337 ; IR[7]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 6.691      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[19]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[20]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[21]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.328 ; IR[4]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.697      ;
; -5.318 ; IR[6]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[6]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[6]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[6]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[7]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[8]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[9]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.318 ; IR[4]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.687      ;
; -5.314 ; IR[6]     ; FPU:S08fpu|A[2]     ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.682      ;
; -5.314 ; IR[6]     ; FPU:S08fpu|A[3]     ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.682      ;
; -5.314 ; IR[2]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.667      ;
; -5.311 ; IR[3]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.664      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[19]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[20]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[21]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.308 ; IR[5]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.677      ;
; -5.306 ; IR[1]     ; FPU:S08fpu|A[14]    ; S08clk       ; clk50       ; 1.000        ; 0.321      ; 6.659      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[6]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[7]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[8]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[9]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.298 ; IR[5]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.667      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[19]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[20]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[21]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.297 ; IR[7]     ; FPU:S08fpu|A[22]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.666      ;
; -5.294 ; IR[4]     ; FPU:S08fpu|inloc[0] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.663      ;
; -5.294 ; IR[4]     ; FPU:S08fpu|inloc[1] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.663      ;
; -5.294 ; IR[4]     ; FPU:S08fpu|inloc[2] ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.663      ;
; -5.290 ; IR[4]     ; FPU:S08fpu|A[2]     ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.658      ;
; -5.290 ; IR[4]     ; FPU:S08fpu|A[3]     ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.658      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[1]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[5]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[6]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[7]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[8]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[9]     ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[10]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[11]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[12]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.287 ; IR[7]     ; FPU:S08fpu|A[13]    ; S08clk       ; clk50       ; 1.000        ; 0.337      ; 6.656      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[4]     ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[15]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[16]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[17]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[18]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[19]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
; -5.274 ; IR[2]     ; FPU:S08fpu|A[20]    ; S08clk       ; clk50       ; 1.000        ; 0.336      ; 6.642      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.339 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 1.386      ;
; -0.247 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 1.294      ;
; -0.221 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.251      ;
; -0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.244      ;
; -0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.244      ;
; -0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.244      ;
; -0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.244      ;
; -0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.244      ;
; -0.204 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 1.251      ;
; -0.129 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.159      ;
; -0.123 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.152      ;
; -0.123 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.152      ;
; -0.123 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.152      ;
; -0.123 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.152      ;
; -0.123 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.152      ;
; -0.116 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.146      ;
; -0.086 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.116      ;
; -0.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.109      ;
; -0.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.109      ;
; -0.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.109      ;
; -0.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.109      ;
; -0.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 1.109      ;
; -0.063 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.095      ;
; -0.055 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.062      ;
; -0.055 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.062      ;
; -0.055 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.062      ;
; -0.041 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.048      ;
; -0.041 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.048      ;
; -0.041 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 1.048      ;
; -0.024 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.054      ;
; -0.021 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.053      ;
; 0.011  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.021      ;
; 0.011  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.021      ;
; 0.014  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.018      ;
; 0.019  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.011      ;
; 0.023  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.009      ;
; 0.060  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.973      ;
; 0.067  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 0.940      ;
; 0.067  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 0.940      ;
; 0.067  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.025     ; 0.940      ;
; 0.106  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.951      ;
; 0.106  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.951      ;
; 0.113  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.944      ;
; 0.113  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.944      ;
; 0.128  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.904      ;
; 0.167  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.017     ; 0.848      ;
; 0.176  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.855      ;
; 0.193  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.864      ;
; 0.193  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.025      ; 0.864      ;
; 0.302  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.730      ;
; 0.481  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.551      ;
; 0.502  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.530      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.511  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.521      ;
; 0.554  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.478      ;
; 0.630  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.402      ;
; 0.636  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.396      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.088 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.132     ; 0.812      ;
; 0.100 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.132     ; 0.800      ;
; 0.162 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.747      ;
; 0.164 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.868      ;
; 0.168 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.741      ;
; 0.169 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.740      ;
; 0.169 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.740      ;
; 0.173 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.736      ;
; 0.174 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.735      ;
; 0.183 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.128     ; 0.721      ;
; 0.187 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.845      ;
; 0.191 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.842      ;
; 0.192 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.841      ;
; 0.193 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.840      ;
; 0.196 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.837      ;
; 0.205 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.828      ;
; 0.206 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.827      ;
; 0.207 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.826      ;
; 0.210 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.823      ;
; 0.230 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.802      ;
; 0.230 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.802      ;
; 0.231 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.801      ;
; 0.236 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.796      ;
; 0.238 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.794      ;
; 0.238 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.794      ;
; 0.244 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.788      ;
; 0.244 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.788      ;
; 0.245 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.787      ;
; 0.250 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.782      ;
; 0.252 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.780      ;
; 0.252 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.780      ;
; 0.259 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.123     ; 0.650      ;
; 0.282 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.751      ;
; 0.283 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.750      ;
; 0.284 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.749      ;
; 0.287 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.746      ;
; 0.289 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.122     ; 0.621      ;
; 0.289 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.122     ; 0.621      ;
; 0.289 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.122     ; 0.621      ;
; 0.290 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.122     ; 0.620      ;
; 0.294 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.128     ; 0.610      ;
; 0.312 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.126     ; 0.594      ;
; 0.321 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.711      ;
; 0.321 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.711      ;
; 0.322 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.710      ;
; 0.327 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.703      ;
; 0.333 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.700      ;
; 0.334 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.699      ;
; 0.335 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.698      ;
; 0.338 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.695      ;
; 0.372 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.660      ;
; 0.372 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.660      ;
; 0.373 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.659      ;
; 0.378 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.654      ;
; 0.380 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.652      ;
; 0.381 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.124     ; 0.527      ;
; 0.415 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.617      ;
; 0.416 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.616      ;
; 0.435 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.124     ; 0.473      ;
; 0.438 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.593      ;
; 0.439 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.594      ;
; 0.487 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.545      ;
; 0.499 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.533      ;
; 0.509 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.523      ;
; 0.519 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.513      ;
; 0.520 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.512      ;
; 0.520 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.511      ;
; 0.549 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.483      ;
; 0.619 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.413      ;
; 0.665 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                                                                                                    ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.394 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.664      ; 0.563      ;
; -0.994 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.664      ; 0.963      ;
; -0.972 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.665      ; 0.986      ;
; -0.924 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.664      ; 1.033      ;
; -0.924 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.664      ; 1.033      ;
; -0.894 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.664      ; 0.563      ;
; -0.856 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.664      ; 1.101      ;
; -0.840 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.665      ; 1.118      ;
; -0.811 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.664      ; 1.146      ;
; -0.811 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.664      ; 1.146      ;
; -0.743 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.664      ; 1.214      ;
; -0.494 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.664      ; 0.963      ;
; -0.472 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.665      ; 0.986      ;
; -0.424 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.664      ; 1.033      ;
; -0.424 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.664      ; 1.033      ;
; -0.356 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.664      ; 1.101      ;
; -0.340 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.665      ; 1.118      ;
; -0.311 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.664      ; 1.146      ;
; -0.311 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.664      ; 1.146      ;
; -0.243 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.664      ; 1.214      ;
; 0.020  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.405      ;
; 0.100  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.485      ;
; 0.138  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.413      ;
; 0.139  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.414      ;
; 0.169  ; sci:S08sci|rcvstate[0] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.554      ;
; 0.188  ; sci:S08sci|rcvstate[2] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.573      ;
; 0.201  ; A[7]                   ; FPU:S08fpu|Y[31]                                                                                          ; S08clk                 ; clk50       ; 0.000        ; 0.313      ; 0.666      ;
; 0.207  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.482      ;
; 0.215  ; clkdiv[0]              ; clkdiv[0]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00                                                                                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]                                                                                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]                                                                                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.493      ;
; 0.237  ; resetout               ; gotoreset                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; clkdiv[27]             ; clkdiv[27]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.390      ;
; 0.241  ; FPU:S08fpu|P[9]        ; FPU:S08fpu|P[8]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.393      ;
; 0.244  ; FPU:S08fpu|P[7]        ; FPU:S08fpu|P[6]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; FPU:S08fpu|A[7]        ; FPU:S08fpu|A[8]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; FPU:S08fpu|A[8]        ; FPU:S08fpu|A[9]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.397      ;
; 0.250  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.254  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.529      ;
; 0.256  ; FPU:S08fpu|A[19]       ; FPU:S08fpu|A[20]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.408      ;
; 0.259  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.534      ;
; 0.273  ; FPU:S08fpu|DivState    ; FPU:S08fpu|A[0]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.425      ;
; 0.277  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[1]                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.429      ;
; 0.279  ; sci:S08sci|rcvstate[0] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.664      ;
; 0.281  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.556      ;
; 0.291  ; FPU:S08fpu|mA[21]      ; FPU:S08fpu|mA[20]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.292  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.293  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.295  ; FPU:S08fpu|X[17]       ; FPU:S08fpu|mA[17]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.447      ;
; 0.295  ; FPU:S08fpu|X[16]       ; FPU:S08fpu|mA[16]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.447      ;
; 0.296  ; FPU:S08fpu|P[22]       ; FPU:S08fpu|P[21]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.448      ;
; 0.296  ; FPU:S08fpu|P[10]       ; FPU:S08fpu|P[9]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.448      ;
; 0.307  ; FPU:S08fpu|DivDone     ; FPU:S08fpu|Res[17]                                                                                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.459      ;
; 0.314  ; sci:S08sci|rcvstate[1] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.233      ; 0.699      ;
; 0.322  ; MAR[7]                 ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ; S08clk                 ; clk50       ; 0.000        ; 0.393      ; 0.853      ;
; 0.329  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.333  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.337  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.340  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.340  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.341  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.341  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.348  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.123      ; 0.623      ;
; 0.353  ; clkdiv[14]             ; clkdiv[14]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; FPU:S08fpu|mA[18]      ; FPU:S08fpu|mA[17]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; clkdiv[5]              ; clkdiv[5]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[7]              ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]              ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; FPU:S08fpu|P[8]        ; FPU:S08fpu|P[7]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; FPU:S08fpu|P[2]        ; FPU:S08fpu|P[1]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clkdiv[2]              ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[16]             ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[23]             ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[25]             ; clkdiv[25]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|mA[8]       ; FPU:S08fpu|mA[7]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clkdiv[11]             ; clkdiv[11]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[12]             ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[15]             ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[18]             ; clkdiv[18]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.360 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.519      ;
; 0.399 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.551      ;
; 0.440 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.592      ;
; 0.444 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.599      ;
; 0.452 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.604      ;
; 0.498 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.659      ;
; 0.516 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 0.650      ;
; 0.528 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.681      ;
; 0.533 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.687      ;
; 0.541 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.694      ;
; 0.554 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.725      ;
; 0.577 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.742      ;
; 0.606 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.758      ;
; 0.612 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.776      ;
; 0.647 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.799      ;
; 0.659 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.815      ;
; 0.666 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.818      ;
; 0.673 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.831      ;
; 0.682 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.834      ;
; 0.694 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; HX[6]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.851      ;
; 0.704 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 0.839      ;
; 0.706 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.859      ;
; 0.708 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.860      ;
; 0.712 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.024      ; 0.888      ;
; 0.712 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.024      ; 0.888      ;
; 0.714 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.868      ;
; 0.730 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 0.865      ;
; 0.733 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.885      ;
; 0.733 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.885      ;
; 0.741 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.893      ;
; 0.742 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.894      ;
; 0.743 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.895      ;
; 0.747 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.901      ;
; 0.750 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 0.925      ;
; 0.752 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.904      ;
; 0.753 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 0.928      ;
; 0.765 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.917      ;
; 0.768 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.920      ;
; 0.776 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.928      ;
; 0.777 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.929      ;
; 0.778 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.930      ;
; 0.784 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.936      ;
; 0.788 ; HX[4]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.940      ;
; 0.803 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.955      ;
; 0.811 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.963      ;
; 0.812 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.964      ;
; 0.819 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.971      ;
; 0.822 ; HX[4]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.974      ;
; 0.827 ; MAR[6]      ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.019      ; 0.998      ;
; 0.828 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.003      ;
; 0.832 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.007      ;
; 0.833 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.008      ;
; 0.846 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.998      ;
; 0.847 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.999      ;
; 0.869 ; A[0]        ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.021      ;
; 0.873 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 1.008      ;
; 0.878 ; PC[7]       ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; PC[4]       ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.030      ;
; 0.879 ; CPUstate[0] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.034      ;
; 0.879 ; CPUstate[0] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.054      ;
; 0.880 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.055      ;
; 0.880 ; A[1]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.019      ; 1.051      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.402      ;
; 0.326 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.478      ;
; 0.361 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.488      ;
; 0.369 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.530      ;
; 0.399 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.551      ;
; 0.499 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.626      ;
; 0.578 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.730      ;
; 0.602 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.729      ;
; 0.607 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.734      ;
; 0.609 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.736      ;
; 0.670 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.797      ;
; 0.672 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.799      ;
; 0.687 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.864      ;
; 0.687 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.864      ;
; 0.691 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.843      ;
; 0.691 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.843      ;
; 0.704 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.855      ;
; 0.713 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.017     ; 0.848      ;
; 0.717 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.869      ;
; 0.725 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.877      ;
; 0.747 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.874      ;
; 0.749 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.025     ; 0.876      ;
; 0.767 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.944      ;
; 0.767 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.944      ;
; 0.774 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.951      ;
; 0.774 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.025      ; 0.951      ;
; 0.820 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.973      ;
; 0.861 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.011      ;
; 0.901 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.053      ;
; 0.904 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.054      ;
; 0.960 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.109      ;
; 0.960 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.109      ;
; 0.960 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.109      ;
; 0.960 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.109      ;
; 0.960 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.109      ;
; 0.966 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.116      ;
; 0.996 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.146      ;
; 1.003 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.152      ;
; 1.003 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.152      ;
; 1.003 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.152      ;
; 1.003 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.152      ;
; 1.003 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.152      ;
; 1.009 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.159      ;
; 1.084 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 1.251      ;
; 1.095 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.244      ;
; 1.095 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.244      ;
; 1.095 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.244      ;
; 1.095 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.244      ;
; 1.095 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 1.244      ;
; 1.101 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.251      ;
; 1.127 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 1.294      ;
; 1.219 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 1.386      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.261 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.413      ;
; 0.331 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.483      ;
; 0.359 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.523      ;
; 0.381 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.533      ;
; 0.393 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.545      ;
; 0.441 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.594      ;
; 0.442 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.593      ;
; 0.445 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.124     ; 0.473      ;
; 0.464 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.616      ;
; 0.465 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.617      ;
; 0.499 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.124     ; 0.527      ;
; 0.500 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.660      ;
; 0.542 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.695      ;
; 0.545 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.698      ;
; 0.546 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.699      ;
; 0.547 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.700      ;
; 0.551 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.711      ;
; 0.568 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.126     ; 0.594      ;
; 0.586 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.128     ; 0.610      ;
; 0.590 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.122     ; 0.620      ;
; 0.591 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.122     ; 0.621      ;
; 0.591 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.122     ; 0.621      ;
; 0.591 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.122     ; 0.621      ;
; 0.593 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.746      ;
; 0.596 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.749      ;
; 0.597 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.750      ;
; 0.598 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.751      ;
; 0.621 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.650      ;
; 0.628 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.780      ;
; 0.628 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.788      ;
; 0.642 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.794      ;
; 0.642 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.794      ;
; 0.644 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.802      ;
; 0.670 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.823      ;
; 0.673 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.826      ;
; 0.674 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.827      ;
; 0.675 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.828      ;
; 0.684 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.837      ;
; 0.687 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.840      ;
; 0.688 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.841      ;
; 0.689 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.842      ;
; 0.693 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.845      ;
; 0.697 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.128     ; 0.721      ;
; 0.706 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.735      ;
; 0.707 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.736      ;
; 0.711 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.740      ;
; 0.711 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.740      ;
; 0.712 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.741      ;
; 0.716 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.123     ; 0.747      ;
; 0.780 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.132     ; 0.800      ;
; 0.792 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.132     ; 0.812      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; -0.022 ; -0.022 ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.589 ; -0.589 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.035 ; -0.035 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.022 ; -0.022 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 1.917  ; 1.917  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 3.383  ; 3.383  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.347  ; 3.347  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.315  ; 0.315  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.435  ; 0.435  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.797 ; -1.797 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -3.263 ; -3.263 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.654 ; -2.654 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 5.485  ; 5.485  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.479  ; 4.479  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.573  ; 4.573  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.600  ; 4.600  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.683  ; 4.683  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.778  ; 4.778  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.798  ; 4.798  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.677  ; 4.677  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 5.485  ; 5.485  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.485  ; 5.485  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.400  ; 5.400  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.348  ; 5.348  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.995  ; 4.995  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.315  ; 5.315  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.257  ; 5.257  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.266  ; 8.266  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.654  ; 7.654  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.719  ; 7.719  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.754  ; 7.754  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.736  ; 7.736  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.559  ; 7.559  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 7.555  ; 7.555  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 7.585  ; 7.585  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 8.026  ; 8.026  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 7.977  ; 7.977  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 7.992  ; 7.992  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 7.994  ; 7.994  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 7.992  ; 7.992  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 8.266  ; 8.266  ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.204  ; 8.204  ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 6.628  ; 6.628  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 7.887  ; 7.887  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 7.518  ; 7.518  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 8.017  ; 8.017  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 7.977  ; 7.977  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 8.009  ; 8.009  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.040 ; 10.040 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 9.370  ; 9.370  ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 9.652  ; 9.652  ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 9.652  ; 9.652  ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.658  ; 9.658  ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 9.795  ; 9.795  ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 9.662  ; 9.662  ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.450  ; 9.450  ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.742  ; 9.742  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.824  ; 9.824  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.823  ; 9.823  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.758  ; 9.758  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.922  ; 9.922  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.040 ; 10.040 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.839  ; 9.839  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.597  ; 5.597  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.277  ; 5.277  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.437  ; 5.437  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.597  ; 5.597  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.061  ; 5.061  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.505  ; 5.505  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.265  ; 5.265  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.267  ; 5.267  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.271  ; 5.271  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 8.580  ; 8.580  ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.097  ; 8.097  ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 8.390  ; 8.390  ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 8.387  ; 8.387  ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.390  ; 8.390  ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.526  ; 8.526  ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 8.397  ; 8.397  ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 8.185  ; 8.185  ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 8.191  ; 8.191  ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 8.212  ; 8.212  ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 8.211  ; 8.211  ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 8.146  ; 8.146  ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 8.310  ; 8.310  ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 8.580  ; 8.580  ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 8.227  ; 8.227  ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.351  ; 6.351  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.676  ; 5.676  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.958  ; 5.958  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.958  ; 5.958  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.964  ; 5.964  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.101  ; 6.101  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.968  ; 5.968  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.756  ; 5.756  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.157  ; 6.157  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 6.114  ; 6.114  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 6.115  ; 6.115  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 6.051  ; 6.051  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.215  ; 6.215  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.351  ; 6.351  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.128  ; 6.128  ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.563  ; 4.563  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.128 ; 4.128 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.392 ; 4.392 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.485 ; 4.485 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.512 ; 4.512 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.597 ; 4.597 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.224 ; 4.224 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.248 ; 4.248 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.128 ; 4.128 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.978 ; 4.978 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.977 ; 4.977 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.043 ; 5.043 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.991 ; 4.991 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.641 ; 4.641 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.905 ; 4.905 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.702 ; 4.702 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.954 ; 4.954 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.012 ; 5.012 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.047 ; 5.047 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.038 ; 5.038 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.858 ; 4.858 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.848 ; 4.848 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.889 ; 4.889 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.308 ; 5.308 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.259 ; 5.259 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.280 ; 5.280 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.282 ; 5.282 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.291 ; 5.291 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.546 ; 5.546 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.484 ; 5.484 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.702 ; 4.702 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 4.967 ; 4.967 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.489 ; 5.489 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.089 ; 5.089 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.049 ; 5.049 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.081 ; 5.081 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.715 ; 4.715 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 4.943 ; 4.943 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.226 ; 5.226 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.226 ; 5.226 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.232 ; 5.232 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.362 ; 5.362 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.236 ; 5.236 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.023 ; 5.023 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 4.847 ; 4.847 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.776 ; 4.776 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.778 ; 4.778 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 4.715 ; 4.715 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.879 ; 4.879 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.902 ; 4.902 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.791 ; 4.791 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.751 ; 4.751 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.974 ; 4.974 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.136 ; 5.136 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.287 ; 5.287 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.751 ; 4.751 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.202 ; 5.202 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.964 ; 4.964 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.996 ; 4.996 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.793 ; 5.793 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.800 ; 5.800 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.093 ; 6.093 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.090 ; 6.090 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.093 ; 6.093 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.229 ; 6.229 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.100 ; 6.100 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.888 ; 5.888 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 5.925 ; 5.925 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.854 ; 5.854 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.856 ; 5.856 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.793 ; 5.793 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.957 ; 5.957 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.980 ; 5.980 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 5.869 ; 5.869 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.429 ; 5.429 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.429 ; 5.429 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.712 ; 5.712 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.712 ; 5.712 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.718 ; 5.718 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.848 ; 5.848 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.722 ; 5.722 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.509 ; 5.509 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.581 ; 5.581 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.510 ; 5.510 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.512 ; 5.512 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.449 ; 5.449 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.613 ; 5.613 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.636 ; 5.636 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.525 ; 5.525 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.563 ; 4.563 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; clksel[2]  ; clkdisp     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; clksel[2]  ; clkdisp     ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -15.589   ; -2.003 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -15.589   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -13.507   ; -2.003 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.758    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -0.781    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -3952.93  ; -5.946 ; 0.0      ; 0.0     ; -582.3              ;
;  S08clk                 ; -703.253  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -3223.464 ; -5.946 ; N/A      ; N/A     ; -495.300            ;
;  sci:S08sci|baudgen[10] ; -18.159   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -8.054    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.850  ; 0.850  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.502 ; -0.502 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.816  ; 0.816  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.850  ; 0.850  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.465  ; 3.465  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 6.652  ; 6.652  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.281  ; 6.281  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.732  ; 0.732  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.315  ; 0.315  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.435  ; 0.435  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.797 ; -1.797 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -3.263 ; -3.263 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.654 ; -2.654 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 8.466  ; 8.466  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 8.689  ; 8.689  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.691  ; 8.691  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.957  ; 8.957  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.142  ; 9.142  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.177  ; 9.177  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 8.871  ; 8.871  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.558 ; 10.558 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.222 ; 10.222 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.104 ; 10.104 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.515  ; 9.515  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 10.183 ; 10.183 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.062 ; 10.062 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.454 ; 16.454 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 15.399 ; 15.399 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.536 ; 15.536 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 15.610 ; 15.610 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 15.600 ; 15.600 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 15.248 ; 15.248 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 15.252 ; 15.252 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 15.268 ; 15.268 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.027 ; 16.027 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 15.959 ; 15.959 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 15.980 ; 15.980 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 15.990 ; 15.990 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 15.993 ; 15.993 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.454 ; 16.454 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.342 ; 16.342 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 13.142 ; 13.142 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.977 ; 15.977 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 15.103 ; 15.103 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 16.242 ; 16.242 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 16.116 ; 16.116 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 16.236 ; 16.236 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 21.196 ; 21.196 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 19.480 ; 19.480 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 20.150 ; 20.150 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.170 ; 20.170 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 20.204 ; 20.204 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 20.451 ; 20.451 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.154 ; 20.154 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.677 ; 19.677 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.492 ; 20.492 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.648 ; 20.648 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.651 ; 20.651 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.426 ; 20.426 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 20.851 ; 20.851 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.196 ; 21.196 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 20.627 ; 20.627 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.731 ; 10.731 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 10.154 ; 10.154 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.376 ; 10.376 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 10.563 ; 10.563 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.545  ; 9.545  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.731 ; 10.731 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 10.091 ; 10.091 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.110 ; 10.110 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.007 ; 10.007 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.163 ; 16.163 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 15.122 ; 15.122 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.820 ; 15.820 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.814 ; 15.814 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.850 ; 15.850 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 16.124 ; 16.124 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 15.803 ; 15.803 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.327 ; 15.327 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 15.314 ; 15.314 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.295 ; 15.295 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.298 ; 15.298 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.073 ; 15.073 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.498 ; 15.498 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.163 ; 16.163 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.274 ; 15.274 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 12.881 ; 12.881 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 11.163 ; 11.163 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.833 ; 11.833 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.853 ; 11.853 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.887 ; 11.887 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.134 ; 12.134 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.837 ; 11.837 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.360 ; 11.360 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.404 ; 12.404 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.293 ; 12.293 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.295 ; 12.295 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.076 ; 12.076 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.498 ; 12.498 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 12.881 ; 12.881 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.302 ; 12.302 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.400  ; 8.400  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.128 ; 4.128 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.392 ; 4.392 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.485 ; 4.485 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.512 ; 4.512 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.597 ; 4.597 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.224 ; 4.224 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.248 ; 4.248 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.128 ; 4.128 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.978 ; 4.978 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.977 ; 4.977 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.043 ; 5.043 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.991 ; 4.991 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.641 ; 4.641 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.905 ; 4.905 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.702 ; 4.702 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.954 ; 4.954 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.012 ; 5.012 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.047 ; 5.047 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.038 ; 5.038 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.858 ; 4.858 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.848 ; 4.848 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.889 ; 4.889 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.308 ; 5.308 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.259 ; 5.259 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.280 ; 5.280 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.282 ; 5.282 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.291 ; 5.291 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.546 ; 5.546 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.484 ; 5.484 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.702 ; 4.702 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 4.967 ; 4.967 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.489 ; 5.489 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.089 ; 5.089 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.049 ; 5.049 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.081 ; 5.081 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.715 ; 4.715 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 4.943 ; 4.943 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.226 ; 5.226 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.226 ; 5.226 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.232 ; 5.232 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.362 ; 5.362 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.236 ; 5.236 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.023 ; 5.023 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 4.847 ; 4.847 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 4.776 ; 4.776 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 4.778 ; 4.778 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 4.715 ; 4.715 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.879 ; 4.879 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.902 ; 4.902 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 4.791 ; 4.791 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.751 ; 4.751 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.974 ; 4.974 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.136 ; 5.136 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.287 ; 5.287 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.751 ; 4.751 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.202 ; 5.202 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.961 ; 4.961 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.964 ; 4.964 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.996 ; 4.996 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.793 ; 5.793 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 5.800 ; 5.800 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.093 ; 6.093 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.090 ; 6.090 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.093 ; 6.093 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.229 ; 6.229 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.100 ; 6.100 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.888 ; 5.888 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 5.925 ; 5.925 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.854 ; 5.854 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.856 ; 5.856 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.793 ; 5.793 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.957 ; 5.957 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.980 ; 5.980 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 5.869 ; 5.869 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.429 ; 5.429 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.429 ; 5.429 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.712 ; 5.712 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.712 ; 5.712 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.718 ; 5.718 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.848 ; 5.848 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.722 ; 5.722 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.509 ; 5.509 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.581 ; 5.581 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.510 ; 5.510 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.512 ; 5.512 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.449 ; 5.449 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.613 ; 5.613 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.636 ; 5.636 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.525 ; 5.525 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.563 ; 4.563 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; clksel[1]  ; clkdisp     ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; clksel[2]  ; clkdisp     ; 8.152 ; 8.152 ; 8.152 ; 8.152 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; clksel[2]  ; clkdisp     ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 64740     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 64740     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 2015  ; 2015 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 30 17:47:06 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.589      -703.253 S08clk 
    Info (332119):   -13.507     -3223.464 clk50 
    Info (332119):    -1.758       -18.159 sci:S08sci|baudgen[10] 
    Info (332119):    -0.781        -8.054 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -2.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.003        -5.946 clk50 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.230      -278.332 S08clk 
    Info (332119):    -5.392     -1221.260 clk50 
    Info (332119):    -0.339        -1.979 sci:S08sci|baudgen[10] 
    Info (332119):     0.088         0.000 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.394        -5.070 clk50 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Thu Nov 30 17:47:09 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


