#technicke_vybaveni_pocitacu 
* ovlivÅˆuje vÃ½kon procesoru
* umoÅ¾Åˆuje paralelnÃ­ zpracovÃ¡nÃ­ sad instrukcÃ­
![](https://www.alrj.org/images/riscv/Pipeline_summary.png)
* klasifikace procesorÅ¯
	* podle architektury
		* RISC
			* skromnÃ½ soubor instrukcÃ­
			* jedna instrukce - jedna operace
			* napÅ™. ARM
		* CISC
			* rozsÃ¡hlÃ½ soubor instrukcÃ­
			* instrukce jsou sloÅ¾itÃ©; dokÃ¡Å¾ou provÃ¡dÄ›t mnoho operacÃ­
			* napÅ™. x86
	* podle poÄtu jader
		* jednojÃ¡drovÃ©
		* vÃ­cejÃ¡drovÃ©
	* ÃºÄel pouÅ¾itÃ­
		* bÄ›Å¾nÃ© - Å¡irokÃ© spektrum uÅ¾itÃ­
		* specializovanÃ© - pro specifickÃ½ ÃºÄel; napÅ™: pro GPU, NPU *(sÃ­Å¥ovÃ¡ komnunikace)*
	* podle taktovacÃ­ frekvence
	* podle vÃ½robnÃ­ technologie
		* velikost tranzistorÅ¯
		* mÃ©nÄ› nanometrÅ¯ = vÃ­c tranzistorÅ¯ = vÄ›tÅ¡Ã­ vÃ½kon ğŸ˜ƒ
	* podle spotÅ™eby energie
	* podle [[MO3 PoÄÃ­taÄovÃ© architektury ÄÃ­slicovÃ½ch strojÅ¯|architektury pamÄ›ti]]
# VÃ½kon procesoru
* ovlivnÄ›n taktem - kolik operacÃ­ procesor provede za jednu sekundu; v Hz
* poÄet jader - umoÅ¾Åˆuje paralelnÃ­ zpracovÃ¡nÃ­ vÃ­ce Ãºloh souÄasnÄ›
* architektura - jak sloÅ¾itÃ© instrukce jsou
* cache pamÄ›Å¥ - velikost a efektivnÃ­ sprÃ¡va cache ovlivÅˆuje rychlost pÅ™Ã­stupu k datÅ¯m
# ProgramÃ¡torskÃ½ model procesoru
* prÃ¡ce na Ãºrovni nÃ­zkÃ©ho prog. jazyka
* abstraktnÃ­ pohled na procesor umoÅ¾ÅˆujÃ­cÃ­ psÃ¡t software bez nutnosti znalosti architektury procesoru
* instrukÄnÃ­ soubor definuje instrukce kterÃ© procesor dokÃ¡Å¾e provÃ¡dÄ›t
* registr je malÃ¡, rychlÃ¡ pamÄ›Å¥ umÃ­stÄ›nÃ¡ pÅ™Ã­mo na Äipu procesoru; kolik registrÅ¯ mÃ¡ takovÃ½ procesor, jejich uspoÅ™Ã¡dÃ¡nÃ­ a pojmenovÃ¡nÃ­
* nativnÃ­ datovÃ© typy procesoru (8-bitovÃ½ Byte; 16-bitovÃ½ Word; atd.)
* procesor mÃ¡ mnoho reÅ¾imÅ¯
	* uÅ¾ivatelskÃ½ - limituje pÅ™Ã­stup k nÄ›kterÃ½m registrÅ¯m a instrukcÃ­m
	* jÃ¡dra - pÅ™Ã­stup ke vÅ¡emu
* model popisuje, jak postupovat pÅ™i [[M10 ZÃ¡kladnÃ­ cyklus poÄÃ­taÄe#VÃ½jimeÄnÃ© stavy pÅ™i bÄ›hu CPU|vÃ½jimeÄnÃ½ stavech]]
* jak pracovat se zÃ¡sobnÃ­kem
* popisuje jak jsou adresy pamÄ›ti generovÃ¡ny, jak k nim procesor pÅ™istupuje a jak jsou dlouhÃ©
* mÅ¯Å¾e zahrnovat speciÃ¡lnÃ­ instrukce nebo adresovacÃ­ schÃ©mata pro komunikaci s perifÃ©riÃ­
* zahrnuje jak pracovat s vÃ­ce jÃ¡dry procesoru
# Kompatibilita na Ãºrovni strojovÃ©ho kÃ³du
* schopnost spustit stejnÃ½ zdrojovÃ½ kÃ³d na vÃ­cero architekturÃ¡ch
* pokud dva procesory majÃ­ stejnÃ½ instrukÄnÃ­ soubor, mÅ¯Å¾e bÃ½t stejnÃ½ kÃ³d spuÅ¡tÄ›n na obou procesorech
* kompatibilita nemusÃ­ bÃ½t plnÄ› zachovÃ¡na mezi procesory s odliÅ¡nou architekturou â†’ nemusÃ­ mÃ­t stejnÃ½ poÄet jader nebo podporovat zpracovÃ¡nÃ­ ve vlÃ¡knech
# Evoluce instrukÄnÃ­ sady
* prvnÃ­ generace se zamÄ›Å™ovala na jednoduchÃ© instrukce a zvÃ½Å¡enÃ­ taktu procesoru
* s potÅ™ebou vÄ›tÅ¡Ã­ho vÃ½konu se zaÄaly vyrÃ¡bÄ›t vÃ­cejÃ¡drovÃ© RISC procesory
* vyvynuta pokroÄilejÅ¡Ã­ technologie pipelinÅ¯
* pÅ™idÃ¡ny instrukce pro Å¡ifrovÃ¡nÃ­
* snaha vytvoÅ™enÃ­ otevÅ™enÃ© RISC architektury (RISC-V)
# Vliv jader procesoru
## na software
* 