# Motivation
- LAYR Wettbewerb
- Relevanz Hardwaredesign (warum macht man das überhaupt)
- Herausforderungen/Problemstellung/Lösungsansatz
- Anforderungen an unsere Implementierung (alleinstellungsmerkmal/unsere expertise)
# Grundlagen (Was wird benutzt und wieso)
- Tapeout
- Hash funktion
- Challenge Response
- CMAC
- AES-128
- SPI
- Spinal
- Testbench/Hardwarekit
# Analyse (Darstellung gesamter Architektur)
# Umsetzung (Wie wurde alles umgesetzt, was habs für Probleme wie groß und schnell ist das Design geworden, wieso ist es so)
- SPI
- AES-128
- CMAC
- Türschloss (Aufgebaute Hardware)
- Security Features 
# Fazit und Ausblick
# Literatur
- https://github.com/OCDCpro/LAYR/tree/main/challenge
- the design of rijndael (AES) (evtl Springerlink)
- https://link.springer.com/book/10.1007/978-3-662-60769-5
- eventuell offizielle aes testbench auffindbar?
- crypto algo skript (kommt auf website vom reith)
- FPGA Prototyping by verilog examples | Pong P. Chu
- handbook of applied cryptography


# Organisatorisches
## Design
- Latex
- einspaltig
- sprache: englisch

## Abgabe
- Frist 13.03.2026
