# Post-CFET デバイス・アーキテクチャ 論文草稿（詳細版）

## 要旨（Abstract）
CMOS スケーリングは Planar MOSFET から FinFET、ゲート・オール・アラウンド（GAA）、そして Complementary FET（CFET）へと進化してきた。CFET は電気的制御性をさらに高め、短チャネル効果や配線ボトルネックを緩和するが、シリコン基盤の材料物性や熱拡散特性は限界に近づきつつある。本稿では、**Post-CFET デバイス候補**として、**二次元材料 FET、モノリシック 3D 集積、スピントロニクス／量子デバイス、異種原子スケール集積**を整理する。それぞれの物理原理、製造上の課題、信頼性指標、応用分野、設計フローへの影響を体系化し、教育的意義を含めた展望を与える。

---

## 1. 序論
半導体産業は 1970 年代以降、微細化と新構造導入により性能向上を続けてきた。  
- **Planar MOSFET → FinFET → GAA → CFET** は、デバイス構造による「電気的制御性向上」の道のりである。  
- **限界要因**：シリコンチャネルの移動度劣化、リーク電流増加、配線遅延支配、熱拡散制約。  

CFET によりトランジスタの「空間効率」は高まったが、**材料の限界**や**配線・熱課題**を克服するには、新しい材料や三次元統合、あるいは論理＋記憶＋物理の融合が不可欠となる。  
この次の時代を「Post-CFET」と定義する。  

---

## 2. CMOS から Post-CFET への進化経路
- **Planar → FinFET**：3次元化で短チャネル制御を改善。  
- **FinFET → GAA**：チャネルを完全に囲み、さらに制御性を強化。  
- **GAA → CFET**：nFET/pFET の積層により配線効率・面積効率を飛躍的に改善。  
- **Post-CFET へ**：材料限界（Si）と熱限界を突破するため、新しい物理・新しい統合が必要。  

---

## 3. Post-CFET 候補技術

### 3.1 二次元材料 FET
- **物理原理**：原子1層〜数層の vdW 材料（MoS₂, WS₂, WSe₂, Black Phosphorus）をチャネルに利用。極薄体により短チャネル効果を根本的に抑制。  
- **製造課題**：
  - 大面積成膜の均一性（CVD/MOCVD の成熟不足）  
  - 金属接触抵抗の大きさ（Fermi level pinning）  
  - 薄膜間の変動性  
- **応用分野**：
  - 超低消費電力 IoT ノード  
  - フレキシブル・ウェアラブルデバイス  
  - センサー集積回路  
- **設計影響**：
  - SPICE モデルの未成熟、デバイス間ばらつきモデリングが課題  
  - 電気特性は高いが、集積スケールでの統計的設計が未確立  
- **教育的視点**：
  - 「材料工学 × デバイス物理」の交差領域を学習できる好例  

---

### 3.2 モノリシック 3D 集積（M3D）
- **物理原理**：TSV や 2.5D ではなく、**層ごとのデバイス形成＋超微細層間ビア（ILV）**により、数百 nm オーダーでのロジック／メモリ近接を実現。  
- **製造課題**：
  - 下層デバイスへの熱ダメージを避けるための **低温プロセス** 必須  
  - 層間ばらつき（しきい値電圧、信頼性）の制御  
  - 発熱集中の回避（3D 熱設計）  
- **応用分野**：
  - AI アクセラレータ（メモリ帯域制約を緩和）  
  - メモリ中心コンピューティング  
- **設計影響**：
  - 3D 配置配線設計（EDA 拡張）が必要  
  - 熱・IR ドロップ・機械応力を設計段階から解析する必要  
- **教育的視点**：
  - 「配線遅延支配の時代」に対する回答として紹介可能  

---

### 3.3 スピントロニクス・量子デバイス
- **物理原理**：
  - 電子のスピン自由度を利用（Spin-FET, Spin-logic）  
  - トポロジカル絶縁体を利用したトポロジカル FET  
  - MRAM 拡張で演算＋記憶の融合  
- **製造課題**：
  - 室温動作を安定化する材料探索  
  - CMOS 互換性（プロセス統合・リソ互換）  
  - 書込み電流・消費電力の抑制  
- **応用分野**：
  - ニューロモーフィック演算  
  - 宇宙用耐放射線システム  
  - In-Memory Computing  
- **設計影響**：
  - 不揮発性メモリと演算ロジックの境界が曖昧になる  
  - 新しいアーキテクチャを必要とする（Von Neumann の外側へ）  
- **教育的視点**：
  - 「量子・スピン物理」と「回路設計」の融合事例として教材化可能  

---

### 3.4 異種原子スケール集積
- **物理原理**：シリコン以外のデバイス（2D, 光子, MEMS, センサーなど）を同一基板またはモノリシックに統合。  
- **製造課題**：
  - 異種界面での格子整合・熱膨張差  
  - 高温プロセス適合性  
  - 量産性（歩留まり）  
- **応用分野**：
  - センシング＋ロジック一体化  
  - フォトニック・インターコネクト  
  - 宇宙・医療分野の高信頼システム  
- **設計影響**：
  - 異分野デバイスの等価回路モデル化が課題  
  - Cross-domain EDA が必要（電気＋光＋機械）  
- **教育的視点**：
  - 「More-than-Moore」の代表例として教育的に整理しやすい  

---

## 4. 設計・教育的観点
- **SystemDK / AITL の必要性**：Post-CFET デバイスは熱・応力・量子効果など多物理制約を伴うため、EDA ツールにこれらを統合する必要がある。  
- **教育カリキュラム提案**：  
  1. CMOS スケーリング史  
  2. Post-CFET 候補技術の体系整理  
  3. マルチフィジックス設計演習（熱解析、ストレス解析）  
  4. 応用事例（IoT/AI/宇宙探査）  

---

## 5. 将来シナリオ
- **2030年代前半**：研究室レベルで 2D-CFET ハイブリッド、M3D-2D 統合が実証  
- **2030年代後半**：IoT/AI Edge デバイスに部分導入  
- **2040年代**：HPC・宇宙分野で主流化、EDA/設計教育に完全統合  

---

## 6. 結論
Post-CFET デバイスは、**構造スケーリングから材料・システム統合スケーリング**へのパラダイムシフトを象徴する。個別技術の進展にとどまらず、**教育・設計支援・社会実装**を一体化した視点で整理することが求められる。本稿はそのための体系的チュートリアルとして位置づけられる。  

---

## 7. 図・表

### 図1：CMOS → CFET → Post-CFET 進化ツリー
➡ [evolution_tree.mmd](./figures/evolution_tree.mmd)

### 図2：2030–2040年代ロードマップ（概略）
➡ [roadmap.mmd](./figures/roadmap.mmd)

### 表1：Post-CFET 候補技術の比較マトリクス（詳細版）
➡ [comparison_full.md](./figures/comparison_full.md)

---

## 参考文献
1. IRDS, *International Roadmap for Devices and Systems*, 2024 Edition  
2. 高木聡一郎ほか, “2D材料FETのCMOS限界突破可能性,” *IEDM Tech Digest*, 2023  
3. Liu et al., “Monolithic 3D Integration for Memory-Centric Computing,” *Nature Electronics*, 2022  
4. Fert et al., “Spintronics: The Future of Logic and Memory,” *Rev. Mod. Phys.*, 2019  
5. Wong, H.-S. P., “Beyond the Limits of Silicon: Opportunities and Challenges of 2D Materials,” *Nature Reviews Materials*, 2020  
6. Batude, P. et al., “3D Sequential Integration: A Key Enabler of Monolithic 3D ICs,” *IEDM*, 2019  
