---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.6.4 - Registre|4.6.4 - Registre]]
1. [[../4 - Eléments de conception logique/4.6.6 - Mémoire à accès aléatoire (RAM)|4.6.6 - Mémoire à accès aléatoire (RAM)]]
2. [[../4 - Eléments de conception logique/4.6.6.3 - Modèle de mémoire|4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[../5 - Processeur/5.4.2 - Registre d’usage général (GPR)|5.4.2 - Registre d’usage général (GPR)]]
2. [[../5 - Processeur/5.4.2.1 - Banque de registre (MIPS)|5.4.2.1 - Banque de registre (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.1 - Mémoire SRAM]]
2. [[8.2 - Mémoire DRAM]]
3. [[8.4 - Principe de localité (Mémoire cache)]]
4. [[8.5 - Mémoire cache]]

# Définition
Un cache hit est un accès mémoire à une adresse dont le contenu se situe en cache. Aucun accès à la mémoire principale n'est nécessaire.
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240418202509.png]]
Dans l'exemple, la cellule mémoire d'adresse A est accédée par le processeur. Cette cellule se déjà trouve en cache (c'est un hit)