Fitter report for uniciclo
Wed Jun 05 00:14:29 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 05 00:14:29 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; uniciclo                                        ;
; Top-level Entity Name              ; uniciclo                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,827 / 68,416 ( 4 % )                          ;
;     Total combinational functions  ; 2,375 / 68,416 ( 3 % )                          ;
;     Dedicated logic registers      ; 1,024 / 68,416 ( 1 % )                          ;
; Total registers                    ; 1024                                            ;
; Total pins                         ; 131 / 622 ( 21 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 16,384 / 1,152,000 ( 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3601 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3601 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3598    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/letic/OneDrive/Oac/150015178 - Projeto Final/riscv_uniciclo/output_files/uniciclo.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,827 / 68,416 ( 4 % )     ;
;     -- Combinational with no register       ; 1803                       ;
;     -- Register only                        ; 452                        ;
;     -- Combinational with a register        ; 572                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1853                       ;
;     -- 3 input functions                    ; 449                        ;
;     -- <=2 input functions                  ; 73                         ;
;     -- Register only                        ; 452                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2222                       ;
;     -- arithmetic mode                      ; 153                        ;
;                                             ;                            ;
; Total registers*                            ; 1,024 / 70,234 ( 1 % )     ;
;     -- Dedicated logic registers            ; 1,024 / 68,416 ( 1 % )     ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 200 / 4,276 ( 5 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 131 / 622 ( 21 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M4Ks                                        ; 4 / 250 ( 2 % )            ;
; Total block memory bits                     ; 16,384 / 1,152,000 ( 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,152,000 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 3 / 16 ( 19 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%               ;
; Peak interconnect usage (total/H/V)         ; 37% / 36% / 38%            ;
; Maximum fan-out                             ; 1379                       ;
; Highest non-global fan-out                  ; 259                        ;
; Total fan-out                               ; 12780                      ;
; Average fan-out                             ; 3.32                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2827 / 68416 ( 4 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 1803                 ; 0                              ;
;     -- Register only                        ; 452                  ; 0                              ;
;     -- Combinational with a register        ; 572                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1853                 ; 0                              ;
;     -- 3 input functions                    ; 449                  ; 0                              ;
;     -- <=2 input functions                  ; 73                   ; 0                              ;
;     -- Register only                        ; 452                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2222                 ; 0                              ;
;     -- arithmetic mode                      ; 153                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1024                 ; 0                              ;
;     -- Dedicated logic registers            ; 1024 / 68416 ( 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 200 / 4276 ( 5 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 131                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 16384                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M4K                                         ; 4 / 250 ( 1 % )      ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13478                ; 0                              ;
;     -- Registered Connections               ; 2064                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 128                  ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; T2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_mem ; T3    ; 1        ; 0            ; 25           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset   ; R2    ; 2        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; instrucao[0]  ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[10] ; E13   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[11] ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[12] ; D9    ; 3        ; 18           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[13] ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[14] ; C10   ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[15] ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[16] ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[17] ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[18] ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[19] ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[1]  ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[20] ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[21] ; C17   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[22] ; E17   ; 4        ; 56           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[23] ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[24] ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[25] ; F12   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[26] ; A8    ; 3        ; 18           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[27] ; H11   ; 3        ; 20           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[28] ; H13   ; 3        ; 29           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[29] ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[2]  ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[30] ; G13   ; 3        ; 31           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[31] ; F13   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[3]  ; D15   ; 3        ; 42           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[4]  ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[5]  ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[6]  ; J13   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[7]  ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[8]  ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instrucao[9]  ; G16   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[0]   ; E19   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[10]  ; D21   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[11]  ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[12]  ; A22   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[13]  ; F16   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[14]  ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[15]  ; C24   ; 4        ; 78           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[16]  ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[17]  ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[18]  ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[19]  ; C22   ; 4        ; 76           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[1]   ; C21   ; 4        ; 74           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[20]  ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[21]  ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[22]  ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[23]  ; B24   ; 4        ; 80           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[24]  ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[25]  ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[26]  ; B22   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[27]  ; F19   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[28]  ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[29]  ; B21   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[2]   ; M26   ; 5        ; 95           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[30]  ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[31]  ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[3]   ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[4]   ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[5]   ; H18   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[6]   ; M27   ; 5        ; 95           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[7]   ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[8]   ; J29   ; 5        ; 95           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memDados[9]   ; A23   ; 4        ; 76           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[0]     ; G11   ; 3        ; 15           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[10]    ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[11]    ; B8    ; 3        ; 18           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[12]    ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[13]    ; B23   ; 4        ; 78           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[14]    ; H16   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[15]    ; AH16  ; 7        ; 51           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[16]    ; A24   ; 4        ; 78           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[17]    ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[18]    ; G19   ; 4        ; 76           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[19]    ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[1]     ; AJ16  ; 7        ; 51           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[20]    ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[21]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[22]    ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[23]    ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[24]    ; A25   ; 4        ; 80           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[25]    ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[27]    ; A7    ; 3        ; 13           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[28]    ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[29]    ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[2]     ; G17   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[30]    ; N25   ; 5        ; 95           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[31]    ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[3]     ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[4]     ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[5]     ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[6]     ; H17   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[7]     ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[8]     ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; outULA[9]     ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[0]   ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[10]  ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[11]  ; F11   ; 3        ; 24           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[12]  ; B9    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[13]  ; L4    ; 2        ; 0            ; 36           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[14]  ; M5    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[15]  ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[16]  ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[17]  ; H12   ; 3        ; 22           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[18]  ; A9    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[19]  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[1]   ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[20]  ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[21]  ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[22]  ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[23]  ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[24]  ; B7    ; 3        ; 13           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[25]  ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[26]  ; G12   ; 3        ; 22           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[27]  ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[28]  ; C9    ; 3        ; 18           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[29]  ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[2]   ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[30]  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[31]  ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[3]   ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[4]   ; J12   ; 3        ; 20           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[5]   ; D13   ; 3        ; 29           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[6]   ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[7]   ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[8]   ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; prox_ins[9]   ; C7    ; 3        ; 13           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 85 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 19 / 79 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 50 / 72 ( 69 % ) ; 3.3V          ; --           ;
; 4        ; 50 / 74 ( 68 % ) ; 3.3V          ; --           ;
; 5        ; 4 / 85 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 81 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 5 / 74 ( 7 % )   ; 3.3V          ; --           ;
; 8        ; 3 / 72 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; outULA[27]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 606        ; 3        ; instrucao[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 594        ; 3        ; prox_ins[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 592        ; 3        ; prox_ins[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 586        ; 3        ; instrucao[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 578        ; 3        ; instrucao[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; instrucao[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; memDados[30]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; memDados[31]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 540        ; 4        ; memDados[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; memDados[28]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; memDados[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; memDados[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ; 514        ; 4        ; outULA[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ; 510        ; 4        ; outULA[24]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; memDados[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; outULA[31]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF10     ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 264        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; instrucao[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; outULA[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; outULA[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; outULA[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; outULA[26]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; outULA[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; prox_ins[24]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 605        ; 3        ; outULA[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 593        ; 3        ; prox_ins[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 591        ; 3        ; prox_ins[30]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 585        ; 3        ; instrucao[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 577        ; 3        ; instrucao[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 573        ; 3        ; instrucao[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 568        ; 3        ; outULA[28]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 565        ; 3        ; instrucao[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 559        ; 4        ; outULA[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 548        ; 4        ; outULA[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 547        ; 4        ; memDados[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; memDados[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 539        ; 4        ; outULA[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; memDados[29]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; memDados[26]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; outULA[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 513        ; 4        ; memDados[23]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; prox_ins[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; prox_ins[28]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 600        ; 3        ; instrucao[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; instrucao[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 572        ; 3        ; instrucao[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 575        ; 3        ; instrucao[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; outULA[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 558        ; 4        ; outULA[19]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 554        ; 4        ; instrucao[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 546        ; 4        ; memDados[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 538        ; 4        ; memDados[24]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; memDados[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; memDados[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; memDados[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; outULA[29]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 604        ; 3        ; instrucao[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 599        ; 3        ; prox_ins[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; instrucao[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 588        ; 3        ; prox_ins[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 571        ; 3        ; instrucao[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 567        ; 3        ; instrucao[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; instrucao[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 541        ; 4        ; outULA[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; memDados[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; memDados[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 519        ; 4        ; outULA[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D23      ; 515        ; 4        ; memDados[22]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; prox_ins[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 607        ; 3        ; prox_ins[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 596        ; 3        ; prox_ins[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 589        ; 3        ; prox_ins[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 579        ; 3        ; instrucao[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 570        ; 3        ; instrucao[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; instrucao[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; instrucao[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; memDados[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; memDados[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ; 525        ; 4        ; memDados[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; prox_ins[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 590        ; 3        ; instrucao[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 580        ; 3        ; instrucao[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; memDados[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; outULA[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; memDados[27]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 529        ; 4        ; memDados[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; outULA[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 597        ; 3        ; prox_ins[26]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 582        ; 3        ; instrucao[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 576        ; 3        ; instrucao[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; instrucao[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 551        ; 4        ; outULA[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 542        ; 4        ; outULA[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; outULA[18]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 511        ; 4        ; outULA[23]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; instrucao[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 598        ; 3        ; prox_ins[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 587        ; 3        ; instrucao[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 574        ; 3        ; instrucao[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; outULA[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; outULA[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ; 535        ; 4        ; memDados[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; outULA[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 512        ; 4        ; outULA[22]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; prox_ins[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 52         ; 2        ; prox_ins[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; prox_ins[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 581        ; 3        ; instrucao[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; memDados[25]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; memDados[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; memDados[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; prox_ins[20]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 57         ; 2        ; prox_ins[25]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; prox_ins[22]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 61         ; 2        ; prox_ins[21]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 54         ; 2        ; prox_ins[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 55         ; 2        ; prox_ins[13]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; prox_ins[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; prox_ins[31]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; prox_ins[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; memDados[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 438        ; 5        ; memDados[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; outULA[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 58         ; 2        ; prox_ins[23]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 63         ; 2        ; prox_ins[27]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ; 47         ; 2        ; prox_ins[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; outULA[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; prox_ins[29]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 1        ; clk_mem                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; |uniciclo                                 ; 2827 (0)    ; 1024 (0)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 131  ; 0            ; 1803 (0)     ; 452 (0)           ; 572 (0)          ; |uniciclo                                                                                      ; work         ;
;    |breg:b_regis|                         ; 1863 (1863) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 871 (871)    ; 449 (449)         ; 543 (543)        ; |uniciclo|breg:b_regis                                                                         ; work         ;
;    |c_ula:contr_ula|                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |uniciclo|c_ula:contr_ula                                                                      ; work         ;
;    |control:ctrl|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |uniciclo|control:ctrl                                                                         ; work         ;
;    |data_memory:md|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md                                                                       ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md|altsyncram:altsyncram_component                                       ; work         ;
;          |altsyncram_unc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated        ; work         ;
;    |genImm32:imm|                         ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 4 (4)            ; |uniciclo|genImm32:imm                                                                         ; work         ;
;    |memory_instruction:mi|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_6m71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated ; work         ;
;    |multiplexador_32_bits:mux_inB_ula|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |uniciclo|multiplexador_32_bits:mux_inB_ula                                                    ; work         ;
;    |multiplexador_32_bits:mux_md_breg|    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 8 (8)            ; |uniciclo|multiplexador_32_bits:mux_md_breg                                                    ; work         ;
;    |pc:PC_P|                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |uniciclo|pc:PC_P                                                                              ; work         ;
;    |somador:sum_imm_pc|                   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 22 (22)          ; |uniciclo|somador:sum_imm_pc                                                                   ; work         ;
;    |somador:sum_pc_4|                     ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 7 (7)            ; |uniciclo|somador:sum_pc_4                                                                     ; work         ;
;    |ula:alu|                              ; 740 (740)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 725 (725)    ; 0 (0)             ; 15 (15)          ; |uniciclo|ula:alu                                                                              ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; instrucao[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[10] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[11] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[12] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[13] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[14] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[15] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[16] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[17] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[18] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[19] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[20] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[21] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[22] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[23] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[24] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[25] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[26] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[27] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[28] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[29] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[30] ; Output   ; --            ; --            ; --                    ; --  ;
; instrucao[31] ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[21]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[22]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[23]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[24]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[25]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[26]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[27]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[28]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[29]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[30]    ; Output   ; --            ; --            ; --                    ; --  ;
; outULA[31]    ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; memDados[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; prox_ins[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk_mem       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk_mem             ;                   ;         ;
; clk                 ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; breg:b_regis|Decoder0~51 ; LCCOMB_X36_Y32_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~53 ; LCCOMB_X36_Y32_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~54 ; LCCOMB_X36_Y32_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~55 ; LCCOMB_X36_Y32_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~58 ; LCCOMB_X38_Y33_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~60 ; LCCOMB_X38_Y33_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~61 ; LCCOMB_X38_Y34_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~62 ; LCCOMB_X38_Y33_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~64 ; LCCOMB_X38_Y33_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~66 ; LCCOMB_X52_Y32_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~67 ; LCCOMB_X52_Y32_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~68 ; LCCOMB_X52_Y32_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~69 ; LCCOMB_X52_Y32_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~70 ; LCCOMB_X36_Y32_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~71 ; LCCOMB_X38_Y33_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~72 ; LCCOMB_X52_Y32_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~73 ; LCCOMB_X38_Y33_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~74 ; LCCOMB_X36_Y32_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~75 ; LCCOMB_X38_Y33_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~76 ; LCCOMB_X52_Y32_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~77 ; LCCOMB_X52_Y32_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~78 ; LCCOMB_X36_Y32_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~79 ; LCCOMB_X38_Y34_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~80 ; LCCOMB_X38_Y33_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~81 ; LCCOMB_X36_Y32_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~82 ; LCCOMB_X52_Y32_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~83 ; LCCOMB_X36_Y38_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~84 ; LCCOMB_X36_Y32_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~85 ; LCCOMB_X52_Y32_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~86 ; LCCOMB_X38_Y33_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg:b_regis|Decoder0~87 ; LCCOMB_X52_Y32_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                      ; PIN_T2             ; 1024    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_mem                  ; PIN_T3             ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; control:ctrl|Mux3~0      ; LCCOMB_X49_Y38_N30 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; reset                    ; PIN_R2             ; 1024    ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_T2   ; 1024    ; Global Clock         ; GCLK3            ; --                        ;
; clk_mem ; PIN_T3   ; 4       ; Global Clock         ; GCLK1            ; --                        ;
; reset   ; PIN_R2   ; 1024    ; Global Clock         ; GCLK2            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[21] ; 259     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[22] ; 259     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[15] ; 258     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[16] ; 258     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[20] ; 244     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[23] ; 244     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[18] ; 242     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[17] ; 242     ;
; breg:b_regis|Mux30~20                                                                        ; 93      ;
; breg:b_regis|Mux31~20                                                                        ; 92      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[4]  ; 79      ;
; breg:b_regis|Mux29~20                                                                        ; 73      ;
; c_ula:contr_ula|ctr_ula[0]~1                                                                 ; 68      ;
; breg:b_regis|Mux28~20                                                                        ; 67      ;
; control:ctrl|Mux1~0                                                                          ; 62      ;
; multiplexador_32_bits:mux_inB_ula|result[31]~2                                               ; 54      ;
; c_ula:contr_ula|ctr_ula[1]~0                                                                 ; 53      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[6]  ; 46      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[19] ; 44      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[24] ; 36      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[2]  ; 35      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[11] ; 33      ;
; breg:b_regis|Decoder0~87                                                                     ; 32      ;
; breg:b_regis|Decoder0~86                                                                     ; 32      ;
; breg:b_regis|Decoder0~85                                                                     ; 32      ;
; breg:b_regis|Decoder0~84                                                                     ; 32      ;
; breg:b_regis|Decoder0~83                                                                     ; 32      ;
; breg:b_regis|Decoder0~82                                                                     ; 32      ;
; breg:b_regis|Decoder0~81                                                                     ; 32      ;
; breg:b_regis|Decoder0~80                                                                     ; 32      ;
; breg:b_regis|Decoder0~79                                                                     ; 32      ;
; breg:b_regis|Decoder0~78                                                                     ; 32      ;
; breg:b_regis|Decoder0~77                                                                     ; 32      ;
; breg:b_regis|Decoder0~76                                                                     ; 32      ;
; breg:b_regis|Decoder0~75                                                                     ; 32      ;
; breg:b_regis|Decoder0~74                                                                     ; 32      ;
; breg:b_regis|Decoder0~73                                                                     ; 32      ;
; breg:b_regis|Decoder0~72                                                                     ; 32      ;
; breg:b_regis|Decoder0~71                                                                     ; 32      ;
; breg:b_regis|Decoder0~70                                                                     ; 32      ;
; breg:b_regis|Decoder0~69                                                                     ; 32      ;
; breg:b_regis|Decoder0~68                                                                     ; 32      ;
; breg:b_regis|Decoder0~67                                                                     ; 32      ;
; breg:b_regis|Decoder0~66                                                                     ; 32      ;
; breg:b_regis|Decoder0~64                                                                     ; 32      ;
; breg:b_regis|Decoder0~62                                                                     ; 32      ;
; breg:b_regis|Decoder0~61                                                                     ; 32      ;
; breg:b_regis|Decoder0~60                                                                     ; 32      ;
; breg:b_regis|Decoder0~58                                                                     ; 32      ;
; breg:b_regis|Decoder0~55                                                                     ; 32      ;
; breg:b_regis|Decoder0~54                                                                     ; 32      ;
; breg:b_regis|Decoder0~53                                                                     ; 32      ;
; breg:b_regis|Decoder0~51                                                                     ; 32      ;
; multiplexador_32_bits:mux_md_breg|result[31]~31                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[1]~30                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[5]~29                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[6]~28                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[7]~27                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[8]~26                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[9]~25                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[10]~24                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[11]~23                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[12]~22                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[13]~21                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[14]~20                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[15]~19                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[16]~18                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[17]~17                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[18]~16                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[19]~15                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[20]~14                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[21]~13                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[22]~12                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[23]~11                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[24]~10                                              ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[25]~9                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[26]~8                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[27]~7                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[28]~6                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[29]~5                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[30]~4                                               ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[4]~3                                                ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[2]~2                                                ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[3]~1                                                ; 31      ;
; multiplexador_32_bits:mux_md_breg|result[0]~0                                                ; 31      ;
; breg:b_regis|Mux27~20                                                                        ; 31      ;
; ula:alu|Mux28~10                                                                             ; 29      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[10] ; 27      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[5]  ; 26      ;
; ula:alu|Mux31~22                                                                             ; 25      ;
; ula:alu|ShiftLeft0~139                                                                       ; 24      ;
; c_ula:contr_ula|ctr_ula[3]~2                                                                 ; 24      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[9]  ; 24      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[31] ; 23      ;
; ula:alu|Mux28~7                                                                              ; 22      ;
; ula:alu|Mux28~24                                                                             ; 20      ;
; ula:alu|ShiftLeft0~140                                                                       ; 20      ;
; genImm32:imm|Mux19~1                                                                         ; 20      ;
; c_ula:contr_ula|Mux4~1                                                                       ; 20      ;
; ula:alu|Mux28~11                                                                             ; 17      ;
; ula:alu|Mux0~0                                                                               ; 16      ;
; ula:alu|Mux28~23                                                                             ; 15      ;
; ula:alu|ShiftLeft0~29                                                                        ; 15      ;
; ula:alu|ShiftLeft0~26                                                                        ; 15      ;
; c_ula:contr_ula|Mux3~0                                                                       ; 15      ;
; ula:alu|Mux28~12                                                                             ; 14      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[7]  ; 14      ;
; ula:alu|ShiftRight0~118                                                                      ; 13      ;
; ula:alu|ShiftRight0~116                                                                      ; 13      ;
; ula:alu|Mux11~9                                                                              ; 13      ;
; multiplexador_32_bits:mux_inB_ula|result[9]~24                                               ; 13      ;
; ula:alu|Mux24~1                                                                              ; 12      ;
; ula:alu|Mux31~16                                                                             ; 12      ;
; ula:alu|ShiftLeft0~31                                                                        ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[6]~27                                               ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[7]~26                                               ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[8]~25                                               ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[10]~23                                              ; 12      ;
; genImm32:imm|Mux21~6                                                                         ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[15]~18                                              ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[19]~14                                              ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[21]~12                                              ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[23]~10                                              ; 12      ;
; multiplexador_32_bits:mux_inB_ula|result[24]~9                                               ; 12      ;
; ula:alu|Mux29~2                                                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[1]~32                                               ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[5]~28                                               ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[11]~22                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[12]~21                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[13]~20                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[14]~19                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[16]~17                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[17]~16                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[18]~15                                              ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[28]~5                                               ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[29]~4                                               ; 11      ;
; multiplexador_32_bits:mux_inB_ula|result[30]~3                                               ; 11      ;
; ula:alu|Mux19~4                                                                              ; 10      ;
; multiplexador_32_bits:mux_inB_ula|result[2]~31                                               ; 10      ;
; multiplexador_32_bits:mux_inB_ula|result[3]~30                                               ; 10      ;
; multiplexador_32_bits:mux_inB_ula|result[4]~29                                               ; 10      ;
; multiplexador_32_bits:mux_inB_ula|result[20]~13                                              ; 10      ;
; multiplexador_32_bits:mux_inB_ula|result[27]~6                                               ; 10      ;
; ula:alu|Mux11~4                                                                              ; 10      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[3]  ; 10      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[8]  ; 10      ;
; ula:alu|Mux11~6                                                                              ; 9       ;
; genImm32:imm|Mux19~2                                                                         ; 9       ;
; multiplexador_32_bits:mux_inB_ula|result[26]~7                                               ; 9       ;
; multiplexador_32_bits:mux_inB_ula|result[0]~1                                                ; 9       ;
; ula:alu|ShiftRight0~119                                                                      ; 8       ;
; breg:b_regis|Decoder0~65                                                                     ; 8       ;
; breg:b_regis|Decoder0~56                                                                     ; 8       ;
; breg:b_regis|Decoder0~49                                                                     ; 8       ;
; ula:alu|ShiftRight1~51                                                                       ; 8       ;
; ula:alu|Mux28~8                                                                              ; 8       ;
; ula:alu|Mux2~0                                                                               ; 8       ;
; genImm32:imm|Mux14~0                                                                         ; 8       ;
; multiplexador_32_bits:mux_inB_ula|result[22]~11                                              ; 8       ;
; multiplexador_32_bits:mux_inB_ula|result[25]~8                                               ; 8       ;
; genImm32:imm|Mux0~1                                                                          ; 8       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[30] ; 8       ;
; ula:alu|Mux11~20                                                                             ; 7       ;
; ula:alu|Mux11~11                                                                             ; 7       ;
; ula:alu|Mux11~10                                                                             ; 7       ;
; ula:alu|Mux11~8                                                                              ; 7       ;
; ula:alu|Mux11~7                                                                              ; 7       ;
; breg:b_regis|Mux22~20                                                                        ; 7       ;
; genImm32:imm|Mux31~1                                                                         ; 7       ;
; ula:alu|Mux5~16                                                                              ; 6       ;
; ula:alu|Mux5~6                                                                               ; 6       ;
; ula:alu|ShiftRight1~33                                                                       ; 6       ;
; genImm32:imm|Mux6~1                                                                          ; 6       ;
; breg:b_regis|Mux38~20                                                                        ; 6       ;
; breg:b_regis|Mux26~20                                                                        ; 6       ;
; breg:b_regis|Mux25~20                                                                        ; 6       ;
; breg:b_regis|Mux24~20                                                                        ; 6       ;
; breg:b_regis|Mux23~20                                                                        ; 6       ;
; breg:b_regis|Mux20~20                                                                        ; 6       ;
; breg:b_regis|Mux19~20                                                                        ; 6       ;
; breg:b_regis|Mux18~20                                                                        ; 6       ;
; breg:b_regis|Mux17~20                                                                        ; 6       ;
; breg:b_regis|Mux16~20                                                                        ; 6       ;
; breg:b_regis|Mux15~20                                                                        ; 6       ;
; breg:b_regis|Mux14~20                                                                        ; 6       ;
; breg:b_regis|Mux13~20                                                                        ; 6       ;
; breg:b_regis|Mux12~20                                                                        ; 6       ;
; breg:b_regis|Mux11~20                                                                        ; 6       ;
; breg:b_regis|Mux10~20                                                                        ; 6       ;
; breg:b_regis|Mux9~20                                                                         ; 6       ;
; breg:b_regis|Mux8~20                                                                         ; 6       ;
; breg:b_regis|Mux7~20                                                                         ; 6       ;
; breg:b_regis|Mux6~20                                                                         ; 6       ;
; breg:b_regis|Mux5~20                                                                         ; 6       ;
; breg:b_regis|Mux4~20                                                                         ; 6       ;
; breg:b_regis|Mux3~20                                                                         ; 6       ;
; breg:b_regis|Mux2~20                                                                         ; 6       ;
; breg:b_regis|Mux1~20                                                                         ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[12] ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[13] ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[14] ; 6       ;
; genImm32:imm|Mux27~11                                                                        ; 5       ;
; ula:alu|ShiftRight1~48                                                                       ; 5       ;
; ula:alu|ShiftRight1~44                                                                       ; 5       ;
; ula:alu|ShiftRight0~78                                                                       ; 5       ;
; ula:alu|ShiftRight0~30                                                                       ; 5       ;
; genImm32:imm|Mux9~1                                                                          ; 5       ;
; breg:b_regis|Mux41~20                                                                        ; 5       ;
; breg:b_regis|Mux0~20                                                                         ; 5       ;
; breg:b_regis|Mux21~20                                                                        ; 5       ;
; breg:b_regis|Mux28~19                                                                        ; 5       ;
; breg:b_regis|Mux28~9                                                                         ; 5       ;
; c_ula:contr_ula|Mux2~0                                                                       ; 5       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[1]  ; 5       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[0]  ; 5       ;
; ula:alu|Mux22~16                                                                             ; 4       ;
; ula:alu|Mux23~11                                                                             ; 4       ;
; genImm32:imm|Mux27~13                                                                        ; 4       ;
; genImm32:imm|Mux27~10                                                                        ; 4       ;
; genImm32:imm|Mux7~6                                                                          ; 4       ;
; breg:b_regis|Decoder0~63                                                                     ; 4       ;
; breg:b_regis|Decoder0~59                                                                     ; 4       ;
; breg:b_regis|Decoder0~57                                                                     ; 4       ;
; breg:b_regis|Decoder0~52                                                                     ; 4       ;
; breg:b_regis|Decoder0~50                                                                     ; 4       ;
; pc:PC_P|address_out[9]                                                                       ; 4       ;
; pc:PC_P|address_out[8]                                                                       ; 4       ;
; pc:PC_P|address_out[7]                                                                       ; 4       ;
; pc:PC_P|address_out[6]                                                                       ; 4       ;
; pc:PC_P|address_out[5]                                                                       ; 4       ;
; pc:PC_P|address_out[4]                                                                       ; 4       ;
; pc:PC_P|address_out[3]                                                                       ; 4       ;
; pc:PC_P|address_out[2]                                                                       ; 4       ;
; ula:alu|Mux2~4                                                                               ; 4       ;
; ula:alu|Mux5~7                                                                               ; 4       ;
; ula:alu|ShiftRight0~102                                                                      ; 4       ;
; ula:alu|Mux24~13                                                                             ; 4       ;
; ula:alu|Mux25~13                                                                             ; 4       ;
; ula:alu|Mux26~13                                                                             ; 4       ;
; ula:alu|Mux27~10                                                                             ; 4       ;
; ula:alu|Mux24~0                                                                              ; 4       ;
; ula:alu|ShiftLeft0~34                                                                        ; 4       ;
; ula:alu|ShiftRight1~34                                                                       ; 4       ;
; ula:alu|Mux28~6                                                                              ; 4       ;
; ula:alu|ShiftRight1~17                                                                       ; 4       ;
; ula:alu|Mux11~5                                                                              ; 4       ;
; ula:alu|ShiftRight0~69                                                                       ; 4       ;
; ula:alu|ShiftRight0~64                                                                       ; 4       ;
; ula:alu|ShiftRight0~63                                                                       ; 4       ;
; ula:alu|ShiftLeft0~32                                                                        ; 4       ;
; ula:alu|ShiftRight0~27                                                                       ; 4       ;
; ula:alu|ShiftRight1~8                                                                        ; 4       ;
; genImm32:imm|Mux11~1                                                                         ; 4       ;
; breg:b_regis|Mux43~20                                                                        ; 4       ;
; genImm32:imm|Mux5~1                                                                          ; 4       ;
; breg:b_regis|Mux37~20                                                                        ; 4       ;
; genImm32:imm|Mux0~2                                                                          ; 4       ;
; breg:b_regis|Mux32~20                                                                        ; 4       ;
; ula:alu|ShiftLeft0~30                                                                        ; 4       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[27] ; 4       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[28] ; 4       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[29] ; 4       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[25] ; 4       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|q_a[26] ; 4       ;
; ula:alu|ShiftRight0~122                                                                      ; 3       ;
; ula:alu|Mux21~17                                                                             ; 3       ;
; ula:alu|ShiftRight1~63                                                                       ; 3       ;
; ula:alu|ShiftRight1~62                                                                       ; 3       ;
; ula:alu|ShiftRight0~117                                                                      ; 3       ;
; ula:alu|Mux2~2                                                                               ; 3       ;
; ula:alu|ShiftRight0~103                                                                      ; 3       ;
; ula:alu|ShiftLeft0~55                                                                        ; 3       ;
; ula:alu|ShiftRight0~99                                                                       ; 3       ;
; ula:alu|ShiftLeft0~47                                                                        ; 3       ;
; ula:alu|ShiftRight1~57                                                                       ; 3       ;
; ula:alu|ShiftRight1~56                                                                       ; 3       ;
; ula:alu|ShiftLeft0~40                                                                        ; 3       ;
; ula:alu|ShiftLeft0~39                                                                        ; 3       ;
; ula:alu|Mux28~22                                                                             ; 3       ;
; ula:alu|ShiftLeft0~37                                                                        ; 3       ;
; ula:alu|ShiftLeft0~36                                                                        ; 3       ;
; ula:alu|ShiftRight1~38                                                                       ; 3       ;
; ula:alu|Mux29~11                                                                             ; 3       ;
; ula:alu|ShiftRight1~29                                                                       ; 3       ;
; ula:alu|ShiftRight1~28                                                                       ; 3       ;
; ula:alu|ShiftRight1~26                                                                       ; 3       ;
; ula:alu|ShiftRight1~21                                                                       ; 3       ;
; ula:alu|ShiftRight0~73                                                                       ; 3       ;
; ula:alu|ShiftRight0~72                                                                       ; 3       ;
; ula:alu|ShiftRight0~71                                                                       ; 3       ;
; ula:alu|ShiftRight0~70                                                                       ; 3       ;
; ula:alu|ShiftRight0~68                                                                       ; 3       ;
; ula:alu|ShiftRight0~67                                                                       ; 3       ;
; ula:alu|ShiftRight0~55                                                                       ; 3       ;
; ula:alu|ShiftRight1~11                                                                       ; 3       ;
; ula:alu|ShiftRight0~37                                                                       ; 3       ;
; ula:alu|ShiftRight0~34                                                                       ; 3       ;
; ula:alu|ShiftRight0~26                                                                       ; 3       ;
; genImm32:imm|Mux29~2                                                                         ; 3       ;
; breg:b_regis|Mux61~20                                                                        ; 3       ;
; genImm32:imm|Mux28~2                                                                         ; 3       ;
; breg:b_regis|Mux60~20                                                                        ; 3       ;
; genImm32:imm|Mux27~9                                                                         ; 3       ;
; breg:b_regis|Mux59~20                                                                        ; 3       ;
; genImm32:imm|Mux20~2                                                                         ; 3       ;
; breg:b_regis|Mux52~20                                                                        ; 3       ;
; genImm32:imm|Mux19~4                                                                         ; 3       ;
; breg:b_regis|Mux51~20                                                                        ; 3       ;
; genImm32:imm|Mux18~1                                                                         ; 3       ;
; breg:b_regis|Mux50~20                                                                        ; 3       ;
; genImm32:imm|Mux17~1                                                                         ; 3       ;
; breg:b_regis|Mux49~20                                                                        ; 3       ;
; genImm32:imm|Mux14~2                                                                         ; 3       ;
; breg:b_regis|Mux46~20                                                                        ; 3       ;
; genImm32:imm|Mux13~1                                                                         ; 3       ;
; breg:b_regis|Mux45~20                                                                        ; 3       ;
; genImm32:imm|Mux12~1                                                                         ; 3       ;
; breg:b_regis|Mux44~20                                                                        ; 3       ;
; genImm32:imm|Mux10~1                                                                         ; 3       ;
; breg:b_regis|Mux42~20                                                                        ; 3       ;
; genImm32:imm|Mux8~1                                                                          ; 3       ;
; breg:b_regis|Mux40~20                                                                        ; 3       ;
; genImm32:imm|Mux7~5                                                                          ; 3       ;
; breg:b_regis|Mux39~20                                                                        ; 3       ;
; genImm32:imm|Mux4~1                                                                          ; 3       ;
; breg:b_regis|Mux36~20                                                                        ; 3       ;
; genImm32:imm|Mux3~1                                                                          ; 3       ;
; breg:b_regis|Mux35~20                                                                        ; 3       ;
; genImm32:imm|Mux2~1                                                                          ; 3       ;
; breg:b_regis|Mux34~20                                                                        ; 3       ;
; genImm32:imm|Mux7~2                                                                          ; 3       ;
; breg:b_regis|Mux29~19                                                                        ; 3       ;
; breg:b_regis|Mux29~9                                                                         ; 3       ;
; genImm32:imm|Mux31~4                                                                         ; 3       ;
; breg:b_regis|Mux31~19                                                                        ; 3       ;
; breg:b_regis|Mux31~9                                                                         ; 3       ;
; ula:alu|Mux17~12                                                                             ; 2       ;
; ula:alu|Mux18~16                                                                             ; 2       ;
; ula:alu|Mux19~13                                                                             ; 2       ;
; ula:alu|Mux20~12                                                                             ; 2       ;
; ula:alu|ShiftLeft0~145                                                                       ; 2       ;
; ula:alu|Mux21~19                                                                             ; 2       ;
; ula:alu|ShiftLeft0~144                                                                       ; 2       ;
; ula:alu|ShiftLeft0~143                                                                       ; 2       ;
; ula:alu|ShiftRight0~121                                                                      ; 2       ;
; ula:alu|ShiftLeft0~142                                                                       ; 2       ;
; ula:alu|ShiftRight0~120                                                                      ; 2       ;
; ula:alu|ShiftLeft0~141                                                                       ; 2       ;
; ula:alu|ShiftRight1~65                                                                       ; 2       ;
; ula:alu|ShiftRight1~64                                                                       ; 2       ;
; control:ctrl|Mux3~0                                                                          ; 2       ;
; somador:sum_imm_pc|Add0~31                                                                   ; 2       ;
; pc:PC_P|address_out[31]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~30                                                                   ; 2       ;
; pc:PC_P|address_out[30]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~29                                                                   ; 2       ;
; pc:PC_P|address_out[29]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~28                                                                   ; 2       ;
; pc:PC_P|address_out[28]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~27                                                                   ; 2       ;
; pc:PC_P|address_out[27]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~26                                                                   ; 2       ;
; pc:PC_P|address_out[26]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~25                                                                   ; 2       ;
; pc:PC_P|address_out[25]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~24                                                                   ; 2       ;
; pc:PC_P|address_out[24]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~23                                                                   ; 2       ;
; pc:PC_P|address_out[23]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~22                                                                   ; 2       ;
; pc:PC_P|address_out[22]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~21                                                                   ; 2       ;
; pc:PC_P|address_out[21]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~20                                                                   ; 2       ;
; pc:PC_P|address_out[20]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~19                                                                   ; 2       ;
; pc:PC_P|address_out[19]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~18                                                                   ; 2       ;
; pc:PC_P|address_out[18]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~17                                                                   ; 2       ;
; pc:PC_P|address_out[17]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~16                                                                   ; 2       ;
; pc:PC_P|address_out[16]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~15                                                                   ; 2       ;
; pc:PC_P|address_out[15]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~14                                                                   ; 2       ;
; pc:PC_P|address_out[14]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~13                                                                   ; 2       ;
; pc:PC_P|address_out[13]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~12                                                                   ; 2       ;
; pc:PC_P|address_out[12]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~11                                                                   ; 2       ;
; pc:PC_P|address_out[11]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~10                                                                   ; 2       ;
; pc:PC_P|address_out[10]                                                                      ; 2       ;
; somador:sum_imm_pc|Add0~9                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~8                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~7                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~6                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~5                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~4                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~3                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~2                                                                    ; 2       ;
; somador:sum_imm_pc|Add0~1                                                                    ; 2       ;
; pc:PC_P|address_out[1]                                                                       ; 2       ;
; somador:sum_imm_pc|Add0~0                                                                    ; 2       ;
; pc:PC_P|address_out[0]                                                                       ; 2       ;
; ula:alu|Mux0~3                                                                               ; 2       ;
; ula:alu|Mux1~8                                                                               ; 2       ;
; ula:alu|Mux31~17                                                                             ; 2       ;
; ula:alu|Mux2~12                                                                              ; 2       ;
; ula:alu|Mux3~7                                                                               ; 2       ;
; ula:alu|Mux2~3                                                                               ; 2       ;
; ula:alu|Mux2~1                                                                               ; 2       ;
; ula:alu|ShiftLeft0~129                                                                       ; 2       ;
; ula:alu|Mux4~9                                                                               ; 2       ;
; ula:alu|ShiftLeft0~128                                                                       ; 2       ;
; ula:alu|ShiftLeft0~127                                                                       ; 2       ;
; ula:alu|Mux5~15                                                                              ; 2       ;
; ula:alu|ShiftLeft0~125                                                                       ; 2       ;
; ula:alu|ShiftLeft0~124                                                                       ; 2       ;
; ula:alu|Mux6~9                                                                               ; 2       ;
; ula:alu|ShiftLeft0~121                                                                       ; 2       ;
; ula:alu|Mux7~9                                                                               ; 2       ;
; ula:alu|ShiftLeft0~119                                                                       ; 2       ;
; ula:alu|Mux8~7                                                                               ; 2       ;
; ula:alu|ShiftLeft0~117                                                                       ; 2       ;
; ula:alu|ShiftLeft0~116                                                                       ; 2       ;
; ula:alu|Mux9~7                                                                               ; 2       ;
; ula:alu|ShiftLeft0~114                                                                       ; 2       ;
; ula:alu|ShiftLeft0~113                                                                       ; 2       ;
; ula:alu|ShiftLeft0~112                                                                       ; 2       ;
; ula:alu|Mux10~7                                                                              ; 2       ;
; ula:alu|ShiftLeft0~110                                                                       ; 2       ;
; ula:alu|ShiftLeft0~109                                                                       ; 2       ;
; ula:alu|ShiftLeft0~108                                                                       ; 2       ;
; ula:alu|Mux11~19                                                                             ; 2       ;
; ula:alu|ShiftLeft0~107                                                                       ; 2       ;
; ula:alu|ShiftLeft0~106                                                                       ; 2       ;
; ula:alu|Mux12~7                                                                              ; 2       ;
; ula:alu|ShiftLeft0~104                                                                       ; 2       ;
; ula:alu|ShiftLeft0~103                                                                       ; 2       ;
; ula:alu|Mux13~7                                                                              ; 2       ;
; ula:alu|ShiftLeft0~101                                                                       ; 2       ;
; ula:alu|ShiftLeft0~100                                                                       ; 2       ;
; ula:alu|ShiftLeft0~99                                                                        ; 2       ;
; ula:alu|Mux14~8                                                                              ; 2       ;
; ula:alu|ShiftLeft0~96                                                                        ; 2       ;
; ula:alu|ShiftLeft0~95                                                                        ; 2       ;
; ula:alu|Mux15~9                                                                              ; 2       ;
; ula:alu|ShiftLeft0~90                                                                        ; 2       ;
; ula:alu|ShiftLeft0~89                                                                        ; 2       ;
; ula:alu|ShiftLeft0~88                                                                        ; 2       ;
; ula:alu|Mux16~7                                                                              ; 2       ;
; ula:alu|ShiftLeft0~87                                                                        ; 2       ;
; ula:alu|ShiftLeft0~85                                                                        ; 2       ;
; ula:alu|ShiftLeft0~84                                                                        ; 2       ;
; ula:alu|ShiftLeft0~83                                                                        ; 2       ;
; ula:alu|ShiftRight0~108                                                                      ; 2       ;
; ula:alu|ShiftLeft0~82                                                                        ; 2       ;
; ula:alu|ShiftLeft0~81                                                                        ; 2       ;
; ula:alu|ShiftLeft0~80                                                                        ; 2       ;
; ula:alu|ShiftLeft0~79                                                                        ; 2       ;
; ula:alu|ShiftRight1~61                                                                       ; 2       ;
; ula:alu|ShiftRight0~107                                                                      ; 2       ;
; ula:alu|ShiftLeft0~77                                                                        ; 2       ;
; ula:alu|ShiftLeft0~76                                                                        ; 2       ;
; ula:alu|ShiftLeft0~75                                                                        ; 2       ;
; ula:alu|ShiftLeft0~74                                                                        ; 2       ;
; ula:alu|ShiftRight1~60                                                                       ; 2       ;
; ula:alu|ShiftRight0~106                                                                      ; 2       ;
; ula:alu|ShiftLeft0~73                                                                        ; 2       ;
; ula:alu|ShiftLeft0~72                                                                        ; 2       ;
; ula:alu|ShiftLeft0~71                                                                        ; 2       ;
; ula:alu|ShiftRight1~59                                                                       ; 2       ;
; ula:alu|ShiftLeft0~69                                                                        ; 2       ;
; ula:alu|ShiftLeft0~68                                                                        ; 2       ;
; ula:alu|Mux20~8                                                                              ; 2       ;
; ula:alu|Mux20~5                                                                              ; 2       ;
; ula:alu|ShiftRight0~105                                                                      ; 2       ;
; ula:alu|ShiftRight1~58                                                                       ; 2       ;
; ula:alu|ShiftLeft0~65                                                                        ; 2       ;
; ula:alu|ShiftLeft0~63                                                                        ; 2       ;
; ula:alu|ShiftLeft0~62                                                                        ; 2       ;
; ula:alu|Mux21~9                                                                              ; 2       ;
; ula:alu|Mux21~7                                                                              ; 2       ;
; ula:alu|Mux21~6                                                                              ; 2       ;
; ula:alu|ShiftRight0~104                                                                      ; 2       ;
; ula:alu|ShiftLeft0~61                                                                        ; 2       ;
; ula:alu|ShiftLeft0~60                                                                        ; 2       ;
; ula:alu|ShiftLeft0~59                                                                        ; 2       ;
; ula:alu|Mux22~7                                                                              ; 2       ;
; ula:alu|Mux22~5                                                                              ; 2       ;
; ula:alu|Mux23~5                                                                              ; 2       ;
; ula:alu|Mux23~2                                                                              ; 2       ;
; ula:alu|ShiftLeft0~53                                                                        ; 2       ;
; ula:alu|ShiftLeft0~52                                                                        ; 2       ;
; ula:alu|ShiftLeft0~51                                                                        ; 2       ;
; ula:alu|ShiftLeft0~50                                                                        ; 2       ;
; ula:alu|ShiftLeft0~49                                                                        ; 2       ;
; ula:alu|Mux24~5                                                                              ; 2       ;
; ula:alu|ShiftRight0~101                                                                      ; 2       ;
; ula:alu|ShiftRight0~98                                                                       ; 2       ;
; ula:alu|ShiftRight0~97                                                                       ; 2       ;
; ula:alu|ShiftLeft0~48                                                                        ; 2       ;
; ula:alu|Mux25~5                                                                              ; 2       ;
; ula:alu|ShiftRight0~96                                                                       ; 2       ;
; ula:alu|ShiftRight0~94                                                                       ; 2       ;
; ula:alu|ShiftRight0~93                                                                       ; 2       ;
; ula:alu|ShiftLeft0~44                                                                        ; 2       ;
; ula:alu|ShiftLeft0~43                                                                        ; 2       ;
; ula:alu|ShiftLeft0~42                                                                        ; 2       ;
; ula:alu|Mux26~5                                                                              ; 2       ;
; ula:alu|ShiftRight0~92                                                                       ; 2       ;
; ula:alu|ShiftRight0~91                                                                       ; 2       ;
; ula:alu|ShiftRight0~89                                                                       ; 2       ;
; ula:alu|Mux27~6                                                                              ; 2       ;
; ula:alu|ShiftLeft0~41                                                                        ; 2       ;
; ula:alu|Mux27~3                                                                              ; 2       ;
; ula:alu|ShiftRight0~88                                                                       ; 2       ;
; ula:alu|ShiftRight0~85                                                                       ; 2       ;
; ula:alu|ShiftRight1~55                                                                       ; 2       ;
; ula:alu|ShiftRight1~54                                                                       ; 2       ;
; ula:alu|Mux28~21                                                                             ; 2       ;
; ula:alu|ShiftRight0~83                                                                       ; 2       ;
; ula:alu|ShiftRight0~82                                                                       ; 2       ;
; ula:alu|ShiftLeft0~38                                                                        ; 2       ;
; ula:alu|ShiftRight1~52                                                                       ; 2       ;
; ula:alu|ShiftRight1~45                                                                       ; 2       ;
; ula:alu|ShiftRight1~43                                                                       ; 2       ;
; ula:alu|ShiftRight0~81                                                                       ; 2       ;
; ula:alu|ShiftRight1~42                                                                       ; 2       ;
; ula:alu|ShiftRight1~40                                                                       ; 2       ;
; ula:alu|Mux29~10                                                                             ; 2       ;
; ula:alu|ShiftRight0~80                                                                       ; 2       ;
; ula:alu|ShiftLeft0~35                                                                        ; 2       ;
; ula:alu|ShiftRight1~27                                                                       ; 2       ;
; ula:alu|Mux28~9                                                                              ; 2       ;
; ula:alu|ShiftRight0~77                                                                       ; 2       ;
; ula:alu|ShiftRight1~25                                                                       ; 2       ;
; ula:alu|ShiftRight1~24                                                                       ; 2       ;
; ula:alu|ShiftRight1~23                                                                       ; 2       ;
; ula:alu|ShiftRight1~22                                                                       ; 2       ;
; ula:alu|ShiftRight1~20                                                                       ; 2       ;
; ula:alu|Mux30~6                                                                              ; 2       ;
; ula:alu|ShiftRight1~16                                                                       ; 2       ;
; ula:alu|ShiftRight0~75                                                                       ; 2       ;
; ula:alu|ShiftRight0~65                                                                       ; 2       ;
; ula:alu|ShiftRight0~62                                                                       ; 2       ;
; ula:alu|ShiftRight0~61                                                                       ; 2       ;
; ula:alu|ShiftRight0~60                                                                       ; 2       ;
; ula:alu|ShiftRight1~15                                                                       ; 2       ;
; ula:alu|ShiftRight0~58                                                                       ; 2       ;
; ula:alu|ShiftRight1~14                                                                       ; 2       ;
; ula:alu|ShiftRight1~13                                                                       ; 2       ;
; ula:alu|ShiftRight1~12                                                                       ; 2       ;
; ula:alu|Mux31~15                                                                             ; 2       ;
; ula:alu|ShiftRight0~49                                                                       ; 2       ;
; ula:alu|ShiftRight0~48                                                                       ; 2       ;
; ula:alu|ShiftRight0~47                                                                       ; 2       ;
; ula:alu|ShiftRight0~46                                                                       ; 2       ;
; ula:alu|ShiftRight0~45                                                                       ; 2       ;
; ula:alu|ShiftRight0~42                                                                       ; 2       ;
; ula:alu|ShiftRight1~10                                                                       ; 2       ;
; ula:alu|ShiftRight1~9                                                                        ; 2       ;
; ula:alu|ShiftRight0~38                                                                       ; 2       ;
; ula:alu|ShiftRight0~36                                                                       ; 2       ;
; ula:alu|ShiftRight0~35                                                                       ; 2       ;
; ula:alu|ShiftRight0~33                                                                       ; 2       ;
; ula:alu|ShiftRight0~32                                                                       ; 2       ;
; ula:alu|ShiftRight0~31                                                                       ; 2       ;
; ula:alu|Mux31~12                                                                             ; 2       ;
; genImm32:imm|Mux30~3                                                                         ; 2       ;
; breg:b_regis|Mux62~20                                                                        ; 2       ;
; breg:b_regis|Mux58~20                                                                        ; 2       ;
; breg:b_regis|Mux57~20                                                                        ; 2       ;
; breg:b_regis|Mux56~20                                                                        ; 2       ;
; breg:b_regis|Mux55~20                                                                        ; 2       ;
; breg:b_regis|Mux54~20                                                                        ; 2       ;
; genImm32:imm|Mux30~2                                                                         ; 2       ;
; breg:b_regis|Mux53~20                                                                        ; 2       ;
; genImm32:imm|Mux16~1                                                                         ; 2       ;
; breg:b_regis|Mux48~20                                                                        ; 2       ;
; genImm32:imm|Mux15~1                                                                         ; 2       ;
; breg:b_regis|Mux47~20                                                                        ; 2       ;
; genImm32:imm|Mux1~1                                                                          ; 2       ;
; breg:b_regis|Mux33~20                                                                        ; 2       ;
; genImm32:imm|Mux19~0                                                                         ; 2       ;
; genImm32:imm|Mux21~4                                                                         ; 2       ;
; breg:b_regis|um_Reg[15][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][31]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][31]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][31]                                                                  ; 2       ;
; breg:b_regis|Mux30~19                                                                        ; 2       ;
; breg:b_regis|um_Reg[15][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][1]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][1]                                                                    ; 2       ;
; breg:b_regis|Mux30~9                                                                         ; 2       ;
; breg:b_regis|um_Reg[31][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][1]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][1]                                                                   ; 2       ;
; ula:alu|Mux31~8                                                                              ; 2       ;
; breg:b_regis|um_Reg[15][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][5]                                                                    ; 2       ;
; breg:b_regis|um_Reg[31][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][5]                                                                   ; 2       ;
; breg:b_regis|um_Reg[15][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][6]                                                                    ; 2       ;
; breg:b_regis|um_Reg[31][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][6]                                                                   ; 2       ;
; breg:b_regis|um_Reg[15][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][7]                                                                    ; 2       ;
; breg:b_regis|um_Reg[31][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][7]                                                                   ; 2       ;
; breg:b_regis|um_Reg[15][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][8]                                                                    ; 2       ;
; breg:b_regis|um_Reg[31][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][8]                                                                   ; 2       ;
; breg:b_regis|um_Reg[15][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[12][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[13][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[14][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[2][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[1][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[3][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[11][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[8][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[10][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[9][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[7][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[4][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[5][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[6][9]                                                                    ; 2       ;
; breg:b_regis|um_Reg[31][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[19][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[27][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[23][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[28][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[16][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[20][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[24][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[30][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[18][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[22][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[26][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[29][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[17][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[25][9]                                                                   ; 2       ;
; breg:b_regis|um_Reg[21][9]                                                                   ; 2       ;
; breg:b_regis|Mux21~19                                                                        ; 2       ;
; breg:b_regis|um_Reg[15][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][10]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][10]                                                                   ; 2       ;
; breg:b_regis|Mux21~9                                                                         ; 2       ;
; breg:b_regis|um_Reg[31][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][10]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][11]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][11]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][12]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][12]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][13]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][13]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][14]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][14]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[14][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[2][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[1][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[3][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[11][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[8][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[10][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[9][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[7][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[4][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[5][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[6][15]                                                                   ; 2       ;
; breg:b_regis|um_Reg[31][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[19][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[27][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[23][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[28][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[16][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[20][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[24][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[30][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[18][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[22][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[26][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[29][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[17][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[25][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[21][15]                                                                  ; 2       ;
; breg:b_regis|um_Reg[15][16]                                                                  ; 2       ;
; breg:b_regis|um_Reg[12][16]                                                                  ; 2       ;
; breg:b_regis|um_Reg[13][16]                                                                  ; 2       ;
+----------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF      ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+----------------------+-----------------+-----------------+
; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; data.hex ; M4K_X55_Y36, M4K_X55_Y34 ; Don't care           ; Don't care      ; Don't care      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; text.hex ; M4K_X37_Y36, M4K_X37_Y37 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,723 / 197,592 ( 3 % ) ;
; C16 interconnects           ; 102 / 6,270 ( 2 % )     ;
; C4 interconnects            ; 4,212 / 123,120 ( 3 % ) ;
; Direct links                ; 396 / 197,592 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )         ;
; Local interconnects         ; 1,539 / 68,416 ( 2 % )  ;
; R24 interconnects           ; 198 / 5,926 ( 3 % )     ;
; R4 interconnects            ; 5,448 / 167,484 ( 3 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.14) ; Number of LABs  (Total = 200) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 8                             ;
; 3                                           ; 2                             ;
; 4                                           ; 5                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 7                             ;
; 14                                          ; 9                             ;
; 15                                          ; 20                            ;
; 16                                          ; 133                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.65) ; Number of LABs  (Total = 200) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 179                           ;
; 1 Clock                            ; 179                           ;
; 1 Clock enable                     ; 18                            ;
; 2 Clock enables                    ; 153                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.39) ; Number of LABs  (Total = 200) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 5                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 9                             ;
; 16                                           ; 19                            ;
; 17                                           ; 20                            ;
; 18                                           ; 26                            ;
; 19                                           ; 9                             ;
; 20                                           ; 11                            ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 9                             ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 6                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.91) ; Number of LABs  (Total = 200) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 1                             ;
; 2                                                ; 11                            ;
; 3                                                ; 2                             ;
; 4                                                ; 4                             ;
; 5                                                ; 7                             ;
; 6                                                ; 8                             ;
; 7                                                ; 9                             ;
; 8                                                ; 12                            ;
; 9                                                ; 20                            ;
; 10                                               ; 16                            ;
; 11                                               ; 13                            ;
; 12                                               ; 11                            ;
; 13                                               ; 10                            ;
; 14                                               ; 11                            ;
; 15                                               ; 12                            ;
; 16                                               ; 12                            ;
; 17                                               ; 5                             ;
; 18                                               ; 11                            ;
; 19                                               ; 7                             ;
; 20                                               ; 2                             ;
; 21                                               ; 2                             ;
; 22                                               ; 4                             ;
; 23                                               ; 5                             ;
; 24                                               ; 3                             ;
; 25                                               ; 1                             ;
; 26                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 27.31) ; Number of LABs  (Total = 200) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 1                             ;
; 16                                           ; 2                             ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 5                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 4                             ;
; 28                                           ; 12                            ;
; 29                                           ; 7                             ;
; 30                                           ; 23                            ;
; 31                                           ; 33                            ;
; 32                                           ; 64                            ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 2                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "uniciclo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 131 pins of 131 total pins
    Info (169086): Pin instrucao[0] not assigned to an exact location on the device
    Info (169086): Pin instrucao[1] not assigned to an exact location on the device
    Info (169086): Pin instrucao[2] not assigned to an exact location on the device
    Info (169086): Pin instrucao[3] not assigned to an exact location on the device
    Info (169086): Pin instrucao[4] not assigned to an exact location on the device
    Info (169086): Pin instrucao[5] not assigned to an exact location on the device
    Info (169086): Pin instrucao[6] not assigned to an exact location on the device
    Info (169086): Pin instrucao[7] not assigned to an exact location on the device
    Info (169086): Pin instrucao[8] not assigned to an exact location on the device
    Info (169086): Pin instrucao[9] not assigned to an exact location on the device
    Info (169086): Pin instrucao[10] not assigned to an exact location on the device
    Info (169086): Pin instrucao[11] not assigned to an exact location on the device
    Info (169086): Pin instrucao[12] not assigned to an exact location on the device
    Info (169086): Pin instrucao[13] not assigned to an exact location on the device
    Info (169086): Pin instrucao[14] not assigned to an exact location on the device
    Info (169086): Pin instrucao[15] not assigned to an exact location on the device
    Info (169086): Pin instrucao[16] not assigned to an exact location on the device
    Info (169086): Pin instrucao[17] not assigned to an exact location on the device
    Info (169086): Pin instrucao[18] not assigned to an exact location on the device
    Info (169086): Pin instrucao[19] not assigned to an exact location on the device
    Info (169086): Pin instrucao[20] not assigned to an exact location on the device
    Info (169086): Pin instrucao[21] not assigned to an exact location on the device
    Info (169086): Pin instrucao[22] not assigned to an exact location on the device
    Info (169086): Pin instrucao[23] not assigned to an exact location on the device
    Info (169086): Pin instrucao[24] not assigned to an exact location on the device
    Info (169086): Pin instrucao[25] not assigned to an exact location on the device
    Info (169086): Pin instrucao[26] not assigned to an exact location on the device
    Info (169086): Pin instrucao[27] not assigned to an exact location on the device
    Info (169086): Pin instrucao[28] not assigned to an exact location on the device
    Info (169086): Pin instrucao[29] not assigned to an exact location on the device
    Info (169086): Pin instrucao[30] not assigned to an exact location on the device
    Info (169086): Pin instrucao[31] not assigned to an exact location on the device
    Info (169086): Pin outULA[0] not assigned to an exact location on the device
    Info (169086): Pin outULA[1] not assigned to an exact location on the device
    Info (169086): Pin outULA[2] not assigned to an exact location on the device
    Info (169086): Pin outULA[3] not assigned to an exact location on the device
    Info (169086): Pin outULA[4] not assigned to an exact location on the device
    Info (169086): Pin outULA[5] not assigned to an exact location on the device
    Info (169086): Pin outULA[6] not assigned to an exact location on the device
    Info (169086): Pin outULA[7] not assigned to an exact location on the device
    Info (169086): Pin outULA[8] not assigned to an exact location on the device
    Info (169086): Pin outULA[9] not assigned to an exact location on the device
    Info (169086): Pin outULA[10] not assigned to an exact location on the device
    Info (169086): Pin outULA[11] not assigned to an exact location on the device
    Info (169086): Pin outULA[12] not assigned to an exact location on the device
    Info (169086): Pin outULA[13] not assigned to an exact location on the device
    Info (169086): Pin outULA[14] not assigned to an exact location on the device
    Info (169086): Pin outULA[15] not assigned to an exact location on the device
    Info (169086): Pin outULA[16] not assigned to an exact location on the device
    Info (169086): Pin outULA[17] not assigned to an exact location on the device
    Info (169086): Pin outULA[18] not assigned to an exact location on the device
    Info (169086): Pin outULA[19] not assigned to an exact location on the device
    Info (169086): Pin outULA[20] not assigned to an exact location on the device
    Info (169086): Pin outULA[21] not assigned to an exact location on the device
    Info (169086): Pin outULA[22] not assigned to an exact location on the device
    Info (169086): Pin outULA[23] not assigned to an exact location on the device
    Info (169086): Pin outULA[24] not assigned to an exact location on the device
    Info (169086): Pin outULA[25] not assigned to an exact location on the device
    Info (169086): Pin outULA[26] not assigned to an exact location on the device
    Info (169086): Pin outULA[27] not assigned to an exact location on the device
    Info (169086): Pin outULA[28] not assigned to an exact location on the device
    Info (169086): Pin outULA[29] not assigned to an exact location on the device
    Info (169086): Pin outULA[30] not assigned to an exact location on the device
    Info (169086): Pin outULA[31] not assigned to an exact location on the device
    Info (169086): Pin memDados[0] not assigned to an exact location on the device
    Info (169086): Pin memDados[1] not assigned to an exact location on the device
    Info (169086): Pin memDados[2] not assigned to an exact location on the device
    Info (169086): Pin memDados[3] not assigned to an exact location on the device
    Info (169086): Pin memDados[4] not assigned to an exact location on the device
    Info (169086): Pin memDados[5] not assigned to an exact location on the device
    Info (169086): Pin memDados[6] not assigned to an exact location on the device
    Info (169086): Pin memDados[7] not assigned to an exact location on the device
    Info (169086): Pin memDados[8] not assigned to an exact location on the device
    Info (169086): Pin memDados[9] not assigned to an exact location on the device
    Info (169086): Pin memDados[10] not assigned to an exact location on the device
    Info (169086): Pin memDados[11] not assigned to an exact location on the device
    Info (169086): Pin memDados[12] not assigned to an exact location on the device
    Info (169086): Pin memDados[13] not assigned to an exact location on the device
    Info (169086): Pin memDados[14] not assigned to an exact location on the device
    Info (169086): Pin memDados[15] not assigned to an exact location on the device
    Info (169086): Pin memDados[16] not assigned to an exact location on the device
    Info (169086): Pin memDados[17] not assigned to an exact location on the device
    Info (169086): Pin memDados[18] not assigned to an exact location on the device
    Info (169086): Pin memDados[19] not assigned to an exact location on the device
    Info (169086): Pin memDados[20] not assigned to an exact location on the device
    Info (169086): Pin memDados[21] not assigned to an exact location on the device
    Info (169086): Pin memDados[22] not assigned to an exact location on the device
    Info (169086): Pin memDados[23] not assigned to an exact location on the device
    Info (169086): Pin memDados[24] not assigned to an exact location on the device
    Info (169086): Pin memDados[25] not assigned to an exact location on the device
    Info (169086): Pin memDados[26] not assigned to an exact location on the device
    Info (169086): Pin memDados[27] not assigned to an exact location on the device
    Info (169086): Pin memDados[28] not assigned to an exact location on the device
    Info (169086): Pin memDados[29] not assigned to an exact location on the device
    Info (169086): Pin memDados[30] not assigned to an exact location on the device
    Info (169086): Pin memDados[31] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[0] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[1] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[2] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[3] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[4] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[5] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[6] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[7] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[8] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[9] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[10] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[11] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[12] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[13] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[14] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[15] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[16] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[17] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[18] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[19] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[20] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[21] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[22] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[23] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[24] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[25] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[26] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[27] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[28] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[29] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[30] not assigned to an exact location on the device
    Info (169086): Pin prox_ins[31] not assigned to an exact location on the device
    Info (169086): Pin clk_mem not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN T2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk_mem (placed in PIN T3 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node reset (placed in PIN R2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 128 (unused VREF, 3.3V VCCIO, 0 input, 128 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  83 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  76 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X36_Y26 to location X47_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.77 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 128 output pins without output pin load capacitance assignment
    Info (306007): Pin "instrucao[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instrucao[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outULA[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "memDados[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prox_ins[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/letic/OneDrive/Oac/150015178 - Projeto Final/riscv_uniciclo/output_files/uniciclo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4940 megabytes
    Info: Processing ended: Wed Jun 05 00:14:30 2019
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/letic/OneDrive/Oac/150015178 - Projeto Final/riscv_uniciclo/output_files/uniciclo.fit.smsg.


