
State 1:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:1
AuxData:1

State 2:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:2
AuxData:2

State 3:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:1
AuxData:1

State 4:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:1
AuxData:1

State 5:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:2
AuxData:2

State 6:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:Undefined
MemData:2
AuxData:2

State 7:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 8:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 9:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 10:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 11:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 12:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 13:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 14:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 15:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 16:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 17:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 18:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 19:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 20:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 21:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 22:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 23:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 24:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 25:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 26:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 27:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 28:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 29:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 30:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 31:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 32:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 33:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 34:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 35:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 36:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 37:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 38:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 39:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 40:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 41:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 42:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 43:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 44:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 45:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 46:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 47:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 48:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 49:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 50:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 51:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 52:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 53:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 54:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 55:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 56:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 57:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 58:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 59:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 60:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 61:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 62:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 63:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 64:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 65:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 66:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 67:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 68:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 69:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 70:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 71:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 72:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 73:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 74:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 75:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 76:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 77:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 78:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 79:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 80:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 81:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 82:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 83:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 84:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 85:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 86:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 87:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 88:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 89:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 90:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 91:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 92:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 93:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 94:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 95:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 96:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 97:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 98:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 99:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 100:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 101:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 102:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 103:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 104:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 105:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 106:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 107:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 108:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 109:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 110:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 111:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 112:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 113:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 114:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 115:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 116:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 117:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 118:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 119:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 120:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 121:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 122:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 123:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 124:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 125:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 126:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 127:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 128:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 129:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 130:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 131:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 132:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 133:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 134:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 135:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 136:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 137:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 138:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 139:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 140:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 141:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 142:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 143:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 144:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 145:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 146:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 147:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 148:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 149:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 150:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 151:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 152:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 153:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 154:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 155:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 156:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 157:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 158:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 159:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 160:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 161:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 162:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 163:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 164:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 165:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 166:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 167:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 168:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 169:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 170:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 171:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 172:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 173:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 174:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 175:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 176:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 177:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 178:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 179:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 180:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 181:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 182:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 183:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 184:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 185:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 186:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 187:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 188:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 189:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 190:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 191:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 192:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 193:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 194:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 195:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 196:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 197:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 198:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 199:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 200:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 201:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 202:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 203:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 204:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 205:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 206:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 207:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 208:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 209:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 210:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 211:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 212:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 213:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 214:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 215:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 216:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 217:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 218:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 219:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 220:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 221:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 222:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 223:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 224:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 225:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 226:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 227:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 228:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 229:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 230:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 231:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 232:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 233:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 234:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 235:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 236:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 237:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 238:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 239:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:1

State 240:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 241:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 242:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntE
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 243:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 244:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 245:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 246:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 247:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 248:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 249:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 250:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 251:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 252:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 253:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:2

State 254:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 255:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 256:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntE
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 257:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 258:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 259:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 260:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 261:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 262:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 263:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 264:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 265:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 266:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 267:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 268:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 269:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 270:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 271:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 272:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 273:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 274:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 275:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 276:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 277:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 278:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 279:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 280:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 281:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 282:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 283:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 284:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 285:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 286:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 287:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 288:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 289:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 290:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 291:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 292:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 293:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 294:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 295:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 296:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 297:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 298:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 299:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 300:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 301:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 302:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 303:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 304:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 305:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 306:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 307:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 308:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 309:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 310:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 311:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 312:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 313:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 314:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 315:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 316:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 317:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 318:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 319:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 320:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 321:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 322:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 323:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 324:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 325:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 326:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 327:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 328:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 329:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 330:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 331:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 332:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 333:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 334:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 335:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 336:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 337:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 338:
Cache[1].State:E
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Inv
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 339:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 340:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 341:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 342:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 343:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:2
AuxData:2

State 344:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 345:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 346:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 347:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 348:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 349:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 350:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 351:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 352:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 353:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 354:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 355:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 356:
Cache[1].State:E
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Inv
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 357:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 358:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 359:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 360:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 361:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:Empty
CurPtr:1
MemData:1
AuxData:1

State 362:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 363:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 364:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 365:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:1

State 366:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 367:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 368:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:Empty
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 369:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 370:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:InvAck
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:1

State 371:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 372:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 373:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 374:
Cache[1].State:S
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:GntS
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 375:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 376:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 377:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:2

State 378:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 379:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 380:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:Empty
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 381:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 382:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:InvAck
Chan3[1].Data:2
ShrSet[1]:true
InvSet[1]:false
ExGntd:true
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:2

State 383:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 384:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 385:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 386:
Cache[1].State:S
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:GntS
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:true
InvSet[1]:true
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 387:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 388:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:1
AuxData:1

State 389:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqE
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 390:
Cache[1].State:I
Cache[1].Data:1
Chan1[1].Cmd:ReqS
Chan1[1].Data:1
Chan2[1].Cmd:Empty
Chan2[1].Data:2
Chan3[1].Cmd:Empty
Chan3[1].Data:1
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:1
AuxData:1

State 391:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 392:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqE
CurPtr:1
MemData:2
AuxData:2

State 393:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqE
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2

State 394:
Cache[1].State:I
Cache[1].Data:2
Chan1[1].Cmd:ReqS
Chan1[1].Data:2
Chan2[1].Cmd:Empty
Chan2[1].Data:1
Chan3[1].Cmd:Empty
Chan3[1].Data:2
ShrSet[1]:false
InvSet[1]:false
ExGntd:false
CurCmd:ReqS
CurPtr:1
MemData:2
AuxData:2


==========================================================================

Status:

	No error found.

State Space Explored:

	394 states, 796 rules fired in 0.10s.

