module movement (
    input clk,  // clock
    input rst,  // reset
    input init[25],
    input init2[25],
    input p1die,
    input p2die,
    output p1kill,
    output p2kill,
    output p1move[25],
    output p2move[25]
  ) {
  
  always {
  

     
   p1move=init;
   p2move=init2;
    p1kill=p1die;
    p2kill=p2die;
    
    
    
}
}