<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:33.3633</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.05.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0069002</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 수직 E-바 구조를 갖는 반전된 EWLB 패키지를 형성하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING INVERTED EWLB  PACKAGE WITH VERTICAL E-BAR STRUCTURE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003301</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 전기 컴포넌트, 전기 컴포넌트의 측면에 배치된 e-바 구조, 전기 컴포넌트 및 e-바 구조 위에 증착된 캡슐화제; 및 전기 컴포넌트, 캡슐화제 및 e-바 구조 위에 형성된 재분배 층(RDL)을 포함한다. e-바 구조는: 코어 층; 코어 층의 제1 표면 위에 형성된 제1 전도성 층; 및 코어 층의 제2 표면 위에 형성된 제2 전도성 층을 포함하고, 제2 전도성 층은 상기 제1 전도성 층보다 더 큰 두께를 갖는다. RDL은 전기 컴포넌트와 캡슐화제 위에 형성된 절연 층과 절연층 위에 형성된 전도성 층을 갖는다. RDL 반대편에 있는 e-바 구조의 접촉 패드 위에 범프가 형성된다. 전기 컴포넌트의 접촉 패드는 범프 반대편 RDL에 전기적으로 연결된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서:전기 컴포넌트; 전기 컴포넌트의 측면에 배치된 e-바 구조;전기 컴포넌트 및 e-바 구조 위에 증착된 캡슐화제; 및전기 컴포넌트, 캡슐화제 및 e-바 구조 위에 형성된 재분배 층(RDL)을 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, e-바 구조는:코어 층;코어 층의 제1 표면 위에 형성된 제1 전도성 층; 및코어 층의 제2 표면 위에 형성된 제2 전도성 층을 포함하고, 제2 전도성 층은 상기 제1 전도성 층보다 더 큰 두께를 갖는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, RDL의 반대편에 있는 e-바 구조의 접촉 패드 위에 형성된 범프를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 접촉 패드는 40 마이크로미터 이상의 두께를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 반도체 디바이스로서:전기 컴포넌트; 전기 컴포넌트에 인접하여 배치된 e-바 구조; 및전기 컴포넌트 및 e-바 구조 위에 형성된 재분배 층(RDL)을 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 전기 컴포넌트 및 e-바 구조 위에 증착된 캡슐화제를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서, e-바 구조는코어 층;코어 층의 제1 표면 위에 형성된 제1 전도성 층; 및코어 층의 제2 표면 위에 형성되는 제2 전도성 층을 포함하고, 제2 전도성 층은 제1 전도성 층보다 더 두꺼운 두께를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서, RDL의 반대편에 있는 e-바 구조의 접촉 패드 위에 형성된 범프를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 접촉 패드는 40 마이크로미터 이상의 두께를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 반도체 디바이스를 제조하는 방법으로서, 전기 컴포넌트를 제공하는 단계; 전기 컴포넌트에 인접한 e-바 구조를 배치하는 단계; 및전기 컴포넌트 및 e-바 구조 위에 재분배층(RDL)을 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 전기 컴포넌트 및 e-바 구조 위에 캡슐화제를 증착하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, e-바 구조는코어 층을 제공하는 단계;코어 층의 제1 표면 위에 제1 전도성 층을 형성하는 단계; 및코어 층의 제2 표면 위에 제2 전도성 층을 형성하는 단계를 포함하고, 제2 전도성 층은 제1 전도성 층보다 더 두꺼운 두께를 포함하는 방법.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, RDL을 형성하는 단계는:전기 컴포넌트 위에 절연 층을 형성하는 단계; 및절연 층 위에 형성된 전도성 층을 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, RDL의 반대편에 있는 e-바 구조의 접촉 패드 위에 범프를 형성하는 것을 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 전기 컴포넌트의 접촉 패드는 범프 반대편의 RDL에 전기적으로 연결되는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르, ******, #...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 에</name></inventorInfo><inventorInfo><address>싱가포르, ******, #**-...</address><code> </code><country> </country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo><inventorInfo><address>싱가포르, ******, #**...</address><code> </code><country> </country><engName>ZARATE, Rowena</engName><name>카바테, 로웨나</name></inventorInfo><inventorInfo><address>싱가포르, ******, #*...</address><code> </code><country> </country><engName>ROQUE, Marites</engName><name>로큐, 마리테스</name></inventorInfo><inventorInfo><address>싱가포르, ******, #*...</address><code> </code><country> </country><engName>CHONG, Yi Jing Eric</engName><name>총, 이 진 에릭</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.06.30</priorityApplicationDate><priorityApplicationNumber>18/344,920</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.05.28</receiptDate><receiptNumber>1-1-2024-0574985-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.06.05</receiptDate><receiptNumber>9-1-2024-9005835-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240069002.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd77371220c10fddc9a673623d90ad16988a0743c313bfa5d23f07b0b16fe08c8ea806f0261a59518a9e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c8783c556ac78510f1e571078442e26f50ae14a52f973596cca51a734de318a6d57318c831b4b25c7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>