Timing Analyzer report for UART
Sun Nov 26 23:44:58 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLK'
 13. Slow 1200mV 85C Model Hold: 'i_CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_CLK'
 22. Slow 1200mV 0C Model Hold: 'i_CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_CLK'
 30. Fast 1200mV 0C Model Hold: 'i_CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 249.5 MHz ; 249.5 MHz       ; i_CLK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_CLK ; -3.008 ; -156.116           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_CLK ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -104.116                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                         ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.008 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.933      ;
; -3.008 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.933      ;
; -3.008 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.933      ;
; -2.981 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.906      ;
; -2.981 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.906      ;
; -2.981 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.906      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.901 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.822      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.804      ;
; -2.864 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.784      ;
; -2.864 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.784      ;
; -2.819 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.739      ;
; -2.814 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.738      ;
; -2.814 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.738      ;
; -2.814 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.738      ;
; -2.814 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.738      ;
; -2.796 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.720      ;
; -2.796 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.720      ;
; -2.796 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.720      ;
; -2.796 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.720      ;
; -2.790 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.715      ;
; -2.790 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.715      ;
; -2.790 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.715      ;
; -2.784 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.079     ; 3.706      ;
; -2.784 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.079     ; 3.706      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.763 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.684      ;
; -2.756 ; r_RX_CLK_Count[2] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.681      ;
; -2.756 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.681      ;
; -2.756 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.076     ; 3.681      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.736 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.657      ;
; -2.729 ; r_RX_CLK_Count[5] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.649      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.644      ;
; -2.707 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.627      ;
; -2.695 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.079     ; 3.617      ;
; -2.689 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.609      ;
; -2.683 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.607      ;
; -2.683 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.607      ;
; -2.677 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.597      ;
; -2.674 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.598      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.667 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.588      ;
; -2.665 ; r_RX_CLK_Count[6] ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.589      ;
; -2.665 ; r_RX_CLK_Count[6] ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.589      ;
; -2.659 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 3.579      ;
; -2.656 ; r_RX_CLK_Count[6] ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.580      ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; r_TX_Done                 ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Data_Bits_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_TX_Bit_Index[2]         ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_TX_Bit_Index[1]         ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_SM_TX.s_Start_Bit_TX    ; r_SM_TX.s_Start_Bit_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_TX_Bit_Index[0]         ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; r_RX_Data[5]              ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[7]              ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[6]              ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[0]              ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[2]              ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[1]              ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[4]              ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Data[3]              ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Frame_Bit_Count[2]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Bit_Index[0]         ; r_RX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Bit_Index[1]         ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Bit_Index[3]         ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Bit_Index[2]         ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM_RX.s_Data_Bits_RX    ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; r_RX_Error                ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_SM_RX.s_Parity_Check_RX ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Idle_RX         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.758      ;
; 0.497 ; r_TX_CLK_Count[8]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.790      ;
; 0.501 ; r_RX_Bit_R                ; r_RX_Bit                  ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.794      ;
; 0.532 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Parity_Check_TX ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.826      ;
; 0.542 ; r_RX_CLK_Count[8]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.834      ;
; 0.545 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.838      ;
; 0.676 ; r_SM_TX.s_Parity_Check_TX ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.970      ;
; 0.677 ; r_SM_TX.s_Start_Bit_TX    ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 0.971      ;
; 0.681 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.974      ;
; 0.745 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.042      ;
; 0.756 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.048      ;
; 0.764 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.058      ;
; 0.770 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.062      ;
; 0.770 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.066      ;
; 0.781 ; r_RX_Bit_Index[3]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.074      ;
; 0.796 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.088      ;
; 0.796 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.089      ;
; 0.798 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.091      ;
; 0.819 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.111      ;
; 0.821 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.114      ;
; 0.822 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Stop_Bit_TX     ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.116      ;
; 0.823 ; r_SM_RX.s_Stop_Bit_RX     ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.116      ;
; 0.838 ; r_SM_TX.s_Cleanup_TX      ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.132      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.856 ; r_RX_Bit                  ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.149      ;
; 0.968 ; r_RX_Bit                  ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.078      ; 1.258      ;
; 0.971 ; r_RX_CLK_Count[2]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.263      ;
; 0.971 ; r_RX_CLK_Count[4]         ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.263      ;
; 0.972 ; r_SM_RX.s_Error_RX        ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.266      ;
; 0.972 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.264      ;
; 0.995 ; r_RX_CLK_Count[3]         ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.287      ;
; 1.022 ; r_RX_CLK_Count[8]         ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.314      ;
; 1.028 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.320      ;
; 1.030 ; r_SM_RX.s_Cleanup_RX      ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.323      ;
; 1.054 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.348      ;
; 1.058 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.352      ;
; 1.059 ; r_SM_RX.s_Start_Bits_RX   ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.351      ;
; 1.063 ; r_TX_CLK_Count[6]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.356      ;
; 1.071 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.365      ;
; 1.072 ; r_SM_RX.s_Stop_Bit_RX     ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.365      ;
; 1.087 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.381      ;
; 1.092 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.386      ;
; 1.100 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.417      ;
; 1.127 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.426      ;
; 1.136 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; r_TX_Data[6]              ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.431      ;
; 1.143 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.435      ;
; 1.161 ; o_TX_Busy~reg0            ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.082      ; 1.455      ;
; 1.162 ; r_RX_Done                 ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.455      ;
; 1.179 ; r_SM_RX.s_Error_RX        ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.472      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.38 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -2.740 ; -140.285          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -104.116                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                          ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.740 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.672      ;
; -2.740 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.672      ;
; -2.740 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.672      ;
; -2.720 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.652      ;
; -2.720 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.652      ;
; -2.720 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.652      ;
; -2.670 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.599      ;
; -2.667 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.596      ;
; -2.607 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.537      ;
; -2.604 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.534      ;
; -2.595 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.527      ;
; -2.595 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.527      ;
; -2.595 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.527      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.579 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.509      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.561 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.491      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.476      ;
; -2.539 ; r_RX_CLK_Count[5] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.468      ;
; -2.534 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.465      ;
; -2.534 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.465      ;
; -2.534 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.465      ;
; -2.534 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.465      ;
; -2.514 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.445      ;
; -2.514 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.445      ;
; -2.514 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.445      ;
; -2.514 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.445      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.438      ;
; -2.504 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.433      ;
; -2.501 ; r_RX_CLK_Count[2] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.433      ;
; -2.501 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.433      ;
; -2.501 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.433      ;
; -2.476 ; r_RX_CLK_Count[5] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.406      ;
; -2.467 ; r_RX_CLK_Count[5] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.399      ;
; -2.467 ; r_RX_CLK_Count[5] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.399      ;
; -2.467 ; r_RX_CLK_Count[5] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.399      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.454 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.384      ;
; -2.446 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.375      ;
; -2.441 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.371      ;
; -2.426 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.355      ;
; -2.420 ; r_RX_CLK_Count[7] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.349      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.413 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.343      ;
; -2.409 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.338      ;
; -2.406 ; r_RX_CLK_Count[8] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.338      ;
; -2.406 ; r_RX_CLK_Count[8] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.338      ;
; -2.406 ; r_RX_CLK_Count[8] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.070     ; 3.338      ;
; -2.403 ; r_RX_Data[4]      ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.328      ;
; -2.399 ; r_RX_Data[3]      ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.077     ; 3.324      ;
; -2.389 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.318      ;
; -2.389 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.320      ;
; -2.389 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.320      ;
; -2.389 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.320      ;
; -2.389 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.320      ;
; -2.387 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.318      ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; r_RX_Error                ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_TX_Done                 ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM_RX.s_Parity_Check_RX ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[5]              ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[7]              ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[6]              ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[0]              ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[2]              ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[1]              ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[4]              ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Data[3]              ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Idle_RX         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Data_Bits_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_TX_Bit_Index[2]         ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_TX_Bit_Index[1]         ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM_TX.s_Start_Bit_TX    ; r_SM_TX.s_Start_Bit_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_TX_Bit_Index[0]         ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Frame_Bit_Count[2]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Bit_Index[0]         ; r_RX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Bit_Index[1]         ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Bit_Index[3]         ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Bit_Index[2]         ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_RX.s_Data_Bits_RX    ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.684      ;
; 0.463 ; r_TX_CLK_Count[8]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.730      ;
; 0.470 ; r_RX_Bit_R                ; r_RX_Bit                  ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.738      ;
; 0.498 ; r_RX_CLK_Count[8]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.765      ;
; 0.498 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Parity_Check_TX ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.766      ;
; 0.506 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.773      ;
; 0.629 ; r_SM_TX.s_Parity_Check_TX ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.897      ;
; 0.631 ; r_SM_TX.s_Start_Bit_TX    ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 0.899      ;
; 0.634 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.901      ;
; 0.692 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.963      ;
; 0.700 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.967      ;
; 0.705 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.972      ;
; 0.710 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.979      ;
; 0.717 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.985      ;
; 0.722 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.989      ;
; 0.726 ; r_RX_Bit_Index[3]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.993      ;
; 0.740 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.007      ;
; 0.743 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.010      ;
; 0.746 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.013      ;
; 0.760 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.028      ;
; 0.762 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Stop_Bit_TX     ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.030      ;
; 0.771 ; r_SM_RX.s_Stop_Bit_RX     ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.038      ;
; 0.771 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.038      ;
; 0.777 ; r_SM_TX.s_Cleanup_TX      ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.045      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; r_RX_Bit                  ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.073      ;
; 0.860 ; r_RX_Bit                  ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.070      ; 1.125      ;
; 0.863 ; r_SM_RX.s_Error_RX        ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.074      ; 1.132      ;
; 0.876 ; r_RX_CLK_Count[4]         ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.143      ;
; 0.883 ; r_RX_CLK_Count[2]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.150      ;
; 0.892 ; r_RX_CLK_Count[3]         ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.159      ;
; 0.911 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.177      ;
; 0.915 ; r_RX_CLK_Count[8]         ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.181      ;
; 0.931 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.197      ;
; 0.943 ; r_SM_RX.s_Cleanup_RX      ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.210      ;
; 0.952 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.220      ;
; 0.953 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.221      ;
; 0.958 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.226      ;
; 0.985 ; r_TX_CLK_Count[6]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.252      ;
; 0.998 ; r_SM_RX.s_Start_Bits_RX   ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.266      ;
; 1.000 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.268      ;
; 1.004 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.272      ;
; 1.014 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; r_SM_RX.s_Stop_Bit_RX     ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.284      ;
; 1.019 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; r_TX_Data[6]              ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.289      ;
; 1.029 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.299      ;
; 1.034 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.305      ;
; 1.041 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.308      ;
; 1.051 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.318      ;
; 1.053 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.320      ;
; 1.081 ; o_TX_Busy~reg0            ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.349      ;
; 1.082 ; r_RX_Done                 ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.349      ;
; 1.099 ; r_SM_RX.s_Data_Bits_RX    ; r_RX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.074      ; 1.368      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.704 ; -29.947           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -75.409                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                          ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.704 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.654      ;
; -0.698 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.652      ;
; -0.698 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.652      ;
; -0.698 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.652      ;
; -0.688 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.642      ;
; -0.688 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.642      ;
; -0.688 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.642      ;
; -0.682 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.632      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; r_RX_CLK_Count[3] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.655 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.607      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.649 ; r_RX_CLK_Count[6] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.600      ;
; -0.639 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; r_RX_CLK_Count[7] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.589      ;
; -0.634 ; r_RX_CLK_Count[5] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.584      ;
; -0.633 ; r_RX_CLK_Count[4] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.585      ;
; -0.627 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.580      ;
; -0.627 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.580      ;
; -0.627 ; r_RX_CLK_Count[3] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.580      ;
; -0.627 ; r_RX_CLK_Count[3] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.580      ;
; -0.617 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.570      ;
; -0.617 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.570      ;
; -0.617 ; r_RX_CLK_Count[6] ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.570      ;
; -0.617 ; r_RX_CLK_Count[6] ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.570      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; r_RX_CLK_Count[4] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.559      ;
; -0.606 ; r_RX_CLK_Count[4] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.560      ;
; -0.606 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.560      ;
; -0.606 ; r_RX_CLK_Count[4] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.560      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; r_RX_CLK_Count[8] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.550      ;
; -0.590 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.542      ;
; -0.586 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.536      ;
; -0.585 ; r_RX_CLK_Count[5] ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.537      ;
; -0.584 ; r_RX_CLK_Count[2] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.538      ;
; -0.584 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.538      ;
; -0.584 ; r_RX_CLK_Count[2] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.538      ;
; -0.576 ; r_RX_CLK_Count[6] ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.526      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; r_RX_CLK_Count[1] ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.521      ;
; -0.565 ; r_RX_CLK_Count[7] ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.515      ;
; -0.558 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.511      ;
; -0.558 ; r_RX_CLK_Count[5] ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.512      ;
; -0.558 ; r_RX_CLK_Count[5] ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.512      ;
; -0.558 ; r_RX_CLK_Count[5] ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 1.000        ; -0.033     ; 1.512      ;
; -0.556 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.509      ;
; -0.552 ; r_RX_CLK_Count[3] ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.502      ;
; -0.549 ; r_RX_Data[3]      ; r_SM_RX.s_Stop_Bit_RX     ; i_CLK        ; i_CLK       ; 1.000        ; -0.041     ; 1.495      ;
; -0.548 ; r_RX_CLK_Count[6] ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.501      ;
; -0.547 ; r_RX_CLK_Count[3] ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.500      ;
; -0.546 ; r_RX_CLK_Count[6] ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.034     ; 1.499      ;
; -0.545 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; r_RX_CLK_Count[2] ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.496      ;
+--------+-------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; r_TX_Done                 ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Frame_Bit_Count[2]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Bit_Index[0]         ; r_RX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Bit_Index[1]         ; r_RX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Bit_Index[3]         ; r_RX_Bit_Index[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Bit_Index[2]         ; r_RX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Data_Bits_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_TX_Bit_Index[2]         ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_TX_Bit_Index[1]         ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM_TX.s_Start_Bit_TX    ; r_SM_TX.s_Start_Bit_TX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_TX_Bit_Index[0]         ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_RX_Error                ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM_RX.s_Parity_Check_RX ; r_SM_RX.s_Parity_Check_RX ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[5]              ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[7]              ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[6]              ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[0]              ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[2]              ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[1]              ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[4]              ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Data[3]              ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM_RX.s_Data_Bits_RX    ; r_SM_RX.s_Data_Bits_RX    ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Idle_RX         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[0]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; r_RX_Bit_R                ; r_RX_Bit                  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; r_TX_CLK_Count[8]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.321      ;
; 0.208 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Parity_Check_TX ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.329      ;
; 0.220 ; r_RX_CLK_Count[8]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.340      ;
; 0.226 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.347      ;
; 0.268 ; r_SM_TX.s_Parity_Check_TX ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; r_SM_TX.s_Start_Bit_TX    ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.390      ;
; 0.282 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.403      ;
; 0.297 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.307 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[1]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; r_RX_Bit_Index[3]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.436      ;
; 0.322 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[0]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.443      ;
; 0.325 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[2]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.446      ;
; 0.331 ; r_SM_RX.s_Idle_RX         ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; r_SM_TX.s_Data_Bits_TX    ; r_SM_TX.s_Stop_Bit_TX     ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; r_RX_Bit_Index[2]         ; r_RX_Bits_to_Wait[3]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.454      ;
; 0.337 ; r_SM_TX.s_Cleanup_TX      ; r_TX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.458      ;
; 0.341 ; r_SM_RX.s_Stop_Bit_RX     ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.461      ;
; 0.355 ; r_RX_Bit                  ; r_RX_Data[7]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; r_RX_Bit                  ; r_RX_Data[6]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; r_RX_Bit                  ; r_RX_Data[5]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; r_RX_Bit                  ; r_RX_Data[0]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; r_RX_Bit                  ; r_RX_Data[2]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; r_RX_Bit                  ; r_RX_Data[3]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.476      ;
; 0.357 ; r_RX_Bit                  ; r_RX_Data[1]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.477      ;
; 0.357 ; r_RX_Bit                  ; r_RX_Data[4]              ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.477      ;
; 0.375 ; r_RX_Frame_Bit_Count[1]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.495      ;
; 0.377 ; r_RX_CLK_Count[2]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; r_RX_CLK_Count[4]         ; r_RX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.498      ;
; 0.386 ; r_RX_CLK_Count[3]         ; r_RX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.506      ;
; 0.388 ; r_SM_RX.s_Error_RX        ; r_RX_Error                ; i_CLK        ; i_CLK       ; 0.000        ; 0.038      ; 0.510      ;
; 0.390 ; r_RX_Bit                  ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.033      ; 0.507      ;
; 0.391 ; r_RX_Frame_Bit_Count[0]   ; r_RX_Frame_Bit_Count[2]   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.511      ;
; 0.400 ; r_RX_CLK_Count[8]         ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.519      ;
; 0.405 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[0]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.526      ;
; 0.409 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.530      ;
; 0.418 ; r_SM_TX.s_Data_Bits_TX    ; r_TX_Bit_Index[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.539      ;
; 0.419 ; r_SM_RX.s_Start_Bits_RX   ; r_SM_RX.s_Start_Bits_RX   ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.539      ;
; 0.427 ; r_SM_RX.s_Stop_Bit_RX     ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.547      ;
; 0.428 ; r_SM_RX.s_Cleanup_RX      ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.548      ;
; 0.432 ; r_TX_CLK_Count[6]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.552      ;
; 0.436 ; r_RX_Bit_Index[0]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.557      ;
; 0.439 ; r_RX_Bit_Index[1]         ; r_RX_Bits_to_Wait[1]      ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.560      ;
; 0.446 ; r_TX_CLK_Count[1]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; r_TX_CLK_Count[7]         ; r_TX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; r_TX_CLK_Count[3]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; r_RX_CLK_Count[5]         ; r_RX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.456 ; r_TX_CLK_Count[5]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; o_TX_Busy~reg0            ; o_TX_Busy~reg0            ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[3]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[5]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; r_RX_CLK_Count[1]         ; r_RX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; r_RX_Done                 ; r_RX_Done                 ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; r_RX_CLK_Count[7]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; r_TX_CLK_Count[0]         ; r_TX_CLK_Count[2]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; r_TX_CLK_Count[2]         ; r_TX_CLK_Count[4]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; r_TX_CLK_Count[4]         ; r_TX_CLK_Count[6]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.581      ;
; 0.467 ; r_TX_Data[6]              ; o_TX_Serial~reg0          ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[7]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; r_RX_CLK_Count[0]         ; r_RX_CLK_Count[1]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; r_SM_RX.s_Error_RX        ; r_SM_RX.s_Error_RX        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; r_SM_RX.s_Error_RX        ; r_SM_RX.s_Cleanup_RX      ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; r_RX_CLK_Count[6]         ; r_RX_CLK_Count[8]         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.591      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.008   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; -3.008   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -156.116 ; 0.0   ; 0.0      ; 0.0     ; -104.116            ;
;  i_CLK           ; -156.116 ; 0.000 ; N/A      ; N/A     ; -104.116            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_TX_Serial   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_TX_Done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Error    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_TX_Busy     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_Parity_Sel[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Parity_Sel[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Start              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_TX_Data[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RX_Serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX_Serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_RX_Data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_Busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 1365     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 1365     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_CLK  ; i_CLK ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; i_Parity_Sel[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_Parity_Sel[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RX_Serial     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Error   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Busy    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Serial  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; i_Parity_Sel[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_Parity_Sel[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RX_Serial     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Data[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_TX_Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Error   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Busy    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_Serial  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Sun Nov 26 23:44:57 2023
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.008            -156.116 i_CLK 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.116 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.740
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.740            -140.285 i_CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.116 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.704
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.704             -29.947 i_CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.409 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 586 megabytes
    Info: Processing ended: Sun Nov 26 23:44:58 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


