# Introduction

---

## 背景
0.18 µm AMS CMOS プロセスは、依然として車載・産業・IoT 向け SoC の主力ノードである。  
- 高耐圧デバイスを備え、125–150 ℃での高温動作に対応可能  
- アナログ回路やセンサインタフェースの混載に適し、AMS用途に広く利用  
- 長期供給が保証され、車載規格への適合実績が豊富  

したがって、**成熟ノードに新しい電源アーキテクチャを導入することは依然として大きな意義を持つ**。

---

## 外付けインダクタの課題
従来の IVR では外付けインダクタが必須であったが、以下の課題を抱える：  
- 部品点数が増加し、コスト・実装面積・信頼性が悪化  
- 大電流ループによる放射ノイズ・EMIが増加し、車載規格（CISPR 25等）で問題となる  
- BOM が固定化され、供給制約のリスクを抱える  

このため、**外付け部品を削減しつつ低ノイズを実現するオンチップインダクタのニーズ**は明確である。

---

## 従来のオンチップインダクタの課題
標準 CMOS BEOL に形成される Air-core スパイラルインダクタは以下の制約を持つ：  
- Q 値が低く、変換効率が制限される  
- 基板損失によるノイズ誘起  
- 電流容量が小さく、高電力応用が困難  

そのため、**単独でのオンチップ IVR 実用化は困難**であった。

---

## 提案
本研究では、**0.18 µm CMOS互換の磁性体ラミネートオンチップマイクロインダクタ**を提案する。  
- ソフト磁性体（FeSiAl, CoZrTaなど）を 200 nm/層で成膜し、SiN (40 nm) と交互に積層  
- スリットパターニングにより渦電流損を低減  
- 応力管理を施し、BEOL互換の低温プロセスで形成可能  

さらに、**Patterned Ground Shield (PGS)** を組み合わせて基板損失を抑制し、  
**L 値の増大（磁性体）＋R_sub の低減（PGS）** による Q 値改善を図る。

---

## LDO ハイブリッド応用
本研究のもう一つの特徴は、**既存の LDO を組み合わせたハイブリッド電源アーキテクチャ**である。  
- Buck コンバータで高効率給電  
- LDO でリップル・高周波ノイズを抑制  
- 既存の LDO マクロを活用でき、設計資産の再利用が可能  

→ これにより、**効率・低ノイズ・高速応答を同時に満たす電源ソリューション**を提供する。

---

## 貢献
本研究の主な貢献は以下の通りである：  
1. **成熟ノード (0.18 µm) に追加可能な磁性体ラミネーション技術**を提示  
2. **PGS＋磁性体ラミネーション**により Q 値を大幅に改善  
3. **LDO ハイブリッド構成**により、車載・IoT・AMS 向けに必要な  
   - 効率 (≈80%)  
   - 出力リップル (<1 mV)  
   - PSRR (>60 dB @1 MHz)  
   を同時に達成  
4. 外付けインダクタ不要の小型・高信頼電源として、**産業的インパクト**を実証

---
