Classic Timing Analyzer report for SincCounter_nbit
Tue Apr 12 19:46:40 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'key[0]'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+---------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; -0.543 ns                        ; sw[1]               ; D_flip_flop:D0|Q[15] ; --         ; key[0]   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.630 ns                        ; D_flip_flop:D0|Q[3] ; hex0[0]              ; key[0]     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 1.184 ns                         ; sw[1]               ; D_flip_flop:D0|Q[0]  ; --         ; key[0]   ; 0            ;
; Clock Setup: 'key[0]'        ; N/A   ; None          ; 378.93 MHz ( period = 2.639 ns ) ; D_flip_flop:D0|Q[0] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                     ;                      ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------+----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; key[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'key[0]'                                                                                                                                                                                            ;
+-------+------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                 ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 378.93 MHz ( period = 2.639 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.425 ns                ;
; N/A   ; 389.41 MHz ( period = 2.568 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.354 ns                ;
; N/A   ; 400.48 MHz ( period = 2.497 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.283 ns                ;
; N/A   ; 411.69 MHz ( period = 2.429 ns )               ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.215 ns                ;
; N/A   ; 412.20 MHz ( period = 2.426 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.212 ns                ;
; N/A   ; 423.91 MHz ( period = 2.359 ns )               ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.145 ns                ;
; N/A   ; 424.09 MHz ( period = 2.358 ns )               ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.144 ns                ;
; N/A   ; 424.63 MHz ( period = 2.355 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.141 ns                ;
; N/A   ; 430.48 MHz ( period = 2.323 ns )               ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.109 ns                ;
; N/A   ; 437.06 MHz ( period = 2.288 ns )               ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.074 ns                ;
; N/A   ; 437.25 MHz ( period = 2.287 ns )               ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.073 ns                ;
; N/A   ; 437.83 MHz ( period = 2.284 ns )               ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.070 ns                ;
; N/A   ; 444.05 MHz ( period = 2.252 ns )               ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.038 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.003 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.003 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 2.002 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.999 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.968 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.967 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.932 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.932 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.931 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.928 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.897 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.897 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.896 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.861 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.861 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.860 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.826 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.826 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.825 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.806 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.794 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.790 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.790 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.789 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.769 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.755 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.755 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.735 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.723 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.719 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.719 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.718 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.698 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.684 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.684 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.683 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.664 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.652 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.648 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.648 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.627 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.612 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.593 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.581 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.577 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.560 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.559 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[4]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.556 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.542 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.542 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.522 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[12] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.519 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.513 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.489 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.489 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.488 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[3]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.485 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.471 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.471 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.453 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.451 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[12] ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.448 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.442 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.439 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.418 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.418 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[11] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.418 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.417 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[2]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.414 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.382 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.380 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[12] ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.377 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.371 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.368 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.347 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.347 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.347 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[11] ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.347 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[4]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.346 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.312 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.311 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.300 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.297 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[4]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[11] ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[13] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[3]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.275 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.241 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.241 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[4]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.240 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.229 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[11] ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[3]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[13] ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[14] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 1.205 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[2]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.204 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[1]  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.027 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[8]  ; D_flip_flop:D0|Q[8]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.997 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[12] ; D_flip_flop:D0|Q[12] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[6]  ; D_flip_flop:D0|Q[6]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.855 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[5]  ; D_flip_flop:D0|Q[5]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.855 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[3]  ; D_flip_flop:D0|Q[3]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.854 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[10] ; D_flip_flop:D0|Q[10] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.843 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[11] ; D_flip_flop:D0|Q[11] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[9]  ; D_flip_flop:D0|Q[9]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[7]  ; D_flip_flop:D0|Q[7]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[4]  ; D_flip_flop:D0|Q[4]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[2]  ; D_flip_flop:D0|Q[2]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[13] ; D_flip_flop:D0|Q[13] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[14] ; D_flip_flop:D0|Q[14] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[1]  ; D_flip_flop:D0|Q[1]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.821 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[15] ; D_flip_flop:D0|Q[15] ; key[0]     ; key[0]   ; None                        ; None                      ; 0.547 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; D_flip_flop:D0|Q[0]  ; D_flip_flop:D0|Q[0]  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; tsu                                                                         ;
+-------+--------------+------------+-------+----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                   ; To Clock ;
+-------+--------------+------------+-------+----------------------+----------+
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[12] ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[11] ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[10] ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[9]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[8]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[7]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[6]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[5]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[4]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[3]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[2]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[1]  ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[13] ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[14] ; key[0]   ;
; N/A   ; None         ; -0.543 ns  ; sw[1] ; D_flip_flop:D0|Q[15] ; key[0]   ;
; N/A   ; None         ; -0.954 ns  ; sw[1] ; D_flip_flop:D0|Q[0]  ; key[0]   ;
+-------+--------------+------------+-------+----------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+----------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To      ; From Clock ;
+-------+--------------+------------+----------------------+---------+------------+
; N/A   ; None         ; 10.630 ns  ; D_flip_flop:D0|Q[3]  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.616 ns  ; D_flip_flop:D0|Q[3]  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.592 ns  ; D_flip_flop:D0|Q[3]  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.574 ns  ; D_flip_flop:D0|Q[3]  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 10.379 ns  ; D_flip_flop:D0|Q[3]  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 10.378 ns  ; D_flip_flop:D0|Q[3]  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 10.361 ns  ; D_flip_flop:D0|Q[3]  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 10.110 ns  ; D_flip_flop:D0|Q[0]  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.073 ns  ; D_flip_flop:D0|Q[0]  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.068 ns  ; D_flip_flop:D0|Q[0]  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.055 ns  ; D_flip_flop:D0|Q[0]  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 10.039 ns  ; D_flip_flop:D0|Q[1]  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.025 ns  ; D_flip_flop:D0|Q[1]  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.014 ns  ; D_flip_flop:D0|Q[1]  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.001 ns  ; D_flip_flop:D0|Q[1]  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 9.921 ns   ; D_flip_flop:D0|Q[2]  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 9.908 ns   ; D_flip_flop:D0|Q[2]  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 9.883 ns   ; D_flip_flop:D0|Q[2]  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 9.869 ns   ; D_flip_flop:D0|Q[2]  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 9.859 ns   ; D_flip_flop:D0|Q[0]  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 9.859 ns   ; D_flip_flop:D0|Q[0]  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 9.842 ns   ; D_flip_flop:D0|Q[0]  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 9.806 ns   ; D_flip_flop:D0|Q[1]  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 9.805 ns   ; D_flip_flop:D0|Q[1]  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 9.788 ns   ; D_flip_flop:D0|Q[1]  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 9.670 ns   ; D_flip_flop:D0|Q[2]  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 9.670 ns   ; D_flip_flop:D0|Q[2]  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 9.655 ns   ; D_flip_flop:D0|Q[2]  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 8.532 ns   ; D_flip_flop:D0|Q[4]  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.488 ns   ; D_flip_flop:D0|Q[4]  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.483 ns   ; D_flip_flop:D0|Q[6]  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.445 ns   ; D_flip_flop:D0|Q[6]  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.362 ns   ; D_flip_flop:D0|Q[10] ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 8.362 ns   ; D_flip_flop:D0|Q[12] ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.358 ns   ; D_flip_flop:D0|Q[5]  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.355 ns   ; D_flip_flop:D0|Q[10] ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.354 ns   ; D_flip_flop:D0|Q[10] ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 8.334 ns   ; D_flip_flop:D0|Q[11] ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 8.327 ns   ; D_flip_flop:D0|Q[4]  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.327 ns   ; D_flip_flop:D0|Q[11] ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.327 ns   ; D_flip_flop:D0|Q[15] ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.323 ns   ; D_flip_flop:D0|Q[11] ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 8.322 ns   ; D_flip_flop:D0|Q[12] ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.319 ns   ; D_flip_flop:D0|Q[5]  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.312 ns   ; D_flip_flop:D0|Q[12] ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.286 ns   ; D_flip_flop:D0|Q[4]  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 8.285 ns   ; D_flip_flop:D0|Q[15] ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.283 ns   ; D_flip_flop:D0|Q[6]  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.277 ns   ; D_flip_flop:D0|Q[15] ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.243 ns   ; D_flip_flop:D0|Q[6]  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 8.237 ns   ; D_flip_flop:D0|Q[10] ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 8.230 ns   ; D_flip_flop:D0|Q[7]  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.205 ns   ; D_flip_flop:D0|Q[11] ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 8.189 ns   ; D_flip_flop:D0|Q[7]  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.182 ns   ; D_flip_flop:D0|Q[14] ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.155 ns   ; D_flip_flop:D0|Q[5]  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.144 ns   ; D_flip_flop:D0|Q[14] ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.132 ns   ; D_flip_flop:D0|Q[14] ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.114 ns   ; D_flip_flop:D0|Q[5]  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 8.112 ns   ; D_flip_flop:D0|Q[4]  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 8.105 ns   ; D_flip_flop:D0|Q[12] ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 8.101 ns   ; D_flip_flop:D0|Q[12] ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 8.082 ns   ; D_flip_flop:D0|Q[10] ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 8.078 ns   ; D_flip_flop:D0|Q[15] ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 8.071 ns   ; D_flip_flop:D0|Q[12] ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 8.069 ns   ; D_flip_flop:D0|Q[9]  ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 8.068 ns   ; D_flip_flop:D0|Q[9]  ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.068 ns   ; D_flip_flop:D0|Q[15] ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 8.067 ns   ; D_flip_flop:D0|Q[15] ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 8.066 ns   ; D_flip_flop:D0|Q[6]  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 8.066 ns   ; D_flip_flop:D0|Q[9]  ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 8.062 ns   ; D_flip_flop:D0|Q[4]  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 8.062 ns   ; D_flip_flop:D0|Q[11] ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 8.059 ns   ; D_flip_flop:D0|Q[12] ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 8.050 ns   ; D_flip_flop:D0|Q[10] ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 8.048 ns   ; D_flip_flop:D0|Q[4]  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 8.047 ns   ; D_flip_flop:D0|Q[13] ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.046 ns   ; D_flip_flop:D0|Q[10] ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 8.030 ns   ; D_flip_flop:D0|Q[7]  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.023 ns   ; D_flip_flop:D0|Q[11] ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 8.017 ns   ; D_flip_flop:D0|Q[6]  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 8.005 ns   ; D_flip_flop:D0|Q[13] ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.003 ns   ; D_flip_flop:D0|Q[15] ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 8.002 ns   ; D_flip_flop:D0|Q[11] ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 8.001 ns   ; D_flip_flop:D0|Q[6]  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 7.997 ns   ; D_flip_flop:D0|Q[13] ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 7.988 ns   ; D_flip_flop:D0|Q[7]  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 7.952 ns   ; D_flip_flop:D0|Q[9]  ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 7.939 ns   ; D_flip_flop:D0|Q[8]  ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 7.938 ns   ; D_flip_flop:D0|Q[5]  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 7.936 ns   ; D_flip_flop:D0|Q[14] ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 7.931 ns   ; D_flip_flop:D0|Q[14] ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 7.930 ns   ; D_flip_flop:D0|Q[14] ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 7.928 ns   ; D_flip_flop:D0|Q[8]  ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 7.921 ns   ; D_flip_flop:D0|Q[8]  ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 7.916 ns   ; D_flip_flop:D0|Q[5]  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 7.888 ns   ; D_flip_flop:D0|Q[14] ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 7.874 ns   ; D_flip_flop:D0|Q[5]  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 7.811 ns   ; D_flip_flop:D0|Q[7]  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 7.803 ns   ; D_flip_flop:D0|Q[8]  ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 7.798 ns   ; D_flip_flop:D0|Q[13] ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 7.793 ns   ; D_flip_flop:D0|Q[13] ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 7.791 ns   ; D_flip_flop:D0|Q[13] ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 7.788 ns   ; D_flip_flop:D0|Q[7]  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 7.788 ns   ; D_flip_flop:D0|Q[9]  ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 7.764 ns   ; D_flip_flop:D0|Q[9]  ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 7.750 ns   ; D_flip_flop:D0|Q[13] ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 7.749 ns   ; D_flip_flop:D0|Q[9]  ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 7.745 ns   ; D_flip_flop:D0|Q[7]  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 7.662 ns   ; D_flip_flop:D0|Q[8]  ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 7.628 ns   ; D_flip_flop:D0|Q[8]  ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 7.623 ns   ; D_flip_flop:D0|Q[8]  ; hex2[1] ; key[0]     ;
+-------+--------------+------------+----------------------+---------+------------+


+-----------------------------------------------------------------------------------+
; th                                                                                ;
+---------------+-------------+-----------+-------+----------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                   ; To Clock ;
+---------------+-------------+-----------+-------+----------------------+----------+
; N/A           ; None        ; 1.184 ns  ; sw[1] ; D_flip_flop:D0|Q[0]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[12] ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[11] ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[10] ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[9]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[8]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[7]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[6]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[5]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[4]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[3]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[2]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[1]  ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[13] ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[14] ; key[0]   ;
; N/A           ; None        ; 0.773 ns  ; sw[1] ; D_flip_flop:D0|Q[15] ; key[0]   ;
+---------------+-------------+-----------+-------+----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Apr 12 19:46:39 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SincCounter_nbit -c SincCounter_nbit --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "key[0]" is an undefined clock
Info: Clock "key[0]" has Internal fmax of 378.93 MHz between source register "D_flip_flop:D0|Q[0]" and destination register "D_flip_flop:D0|Q[15]" (period= 2.639 ns)
    Info: + Longest register to register delay is 2.425 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X64_Y7_N1; Fanout = 10; REG Node = 'D_flip_flop:D0|Q[0]'
        Info: 2: + IC(0.506 ns) + CELL(0.414 ns) = 0.920 ns; Loc. = LCCOMB_X64_Y7_N2; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[1]~16'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.991 ns; Loc. = LCCOMB_X64_Y7_N4; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[2]~18'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.062 ns; Loc. = LCCOMB_X64_Y7_N6; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[3]~20'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.133 ns; Loc. = LCCOMB_X64_Y7_N8; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[4]~22'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.204 ns; Loc. = LCCOMB_X64_Y7_N10; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[5]~24'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.275 ns; Loc. = LCCOMB_X64_Y7_N12; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[6]~26'
        Info: 8: + IC(0.000 ns) + CELL(0.159 ns) = 1.434 ns; Loc. = LCCOMB_X64_Y7_N14; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[7]~28'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.505 ns; Loc. = LCCOMB_X64_Y7_N16; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[8]~30'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 1.576 ns; Loc. = LCCOMB_X64_Y7_N18; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[9]~32'
        Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 1.647 ns; Loc. = LCCOMB_X64_Y7_N20; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[10]~34'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 1.718 ns; Loc. = LCCOMB_X64_Y7_N22; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[11]~36'
        Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 1.789 ns; Loc. = LCCOMB_X64_Y7_N24; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[12]~38'
        Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 1.860 ns; Loc. = LCCOMB_X64_Y7_N26; Fanout = 2; COMB Node = 'D_flip_flop:D0|Q[13]~40'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 1.931 ns; Loc. = LCCOMB_X64_Y7_N28; Fanout = 1; COMB Node = 'D_flip_flop:D0|Q[14]~42'
        Info: 16: + IC(0.000 ns) + CELL(0.410 ns) = 2.341 ns; Loc. = LCCOMB_X64_Y7_N30; Fanout = 1; COMB Node = 'D_flip_flop:D0|Q[15]~43'
        Info: 17: + IC(0.000 ns) + CELL(0.084 ns) = 2.425 ns; Loc. = LCFF_X64_Y7_N31; Fanout = 8; REG Node = 'D_flip_flop:D0|Q[15]'
        Info: Total cell delay = 1.919 ns ( 79.13 % )
        Info: Total interconnect delay = 0.506 ns ( 20.87 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "key[0]" to destination register is 3.452 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
            Info: 2: + IC(2.053 ns) + CELL(0.537 ns) = 3.452 ns; Loc. = LCFF_X64_Y7_N31; Fanout = 8; REG Node = 'D_flip_flop:D0|Q[15]'
            Info: Total cell delay = 1.399 ns ( 40.53 % )
            Info: Total interconnect delay = 2.053 ns ( 59.47 % )
        Info: - Longest clock path from clock "key[0]" to source register is 3.452 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
            Info: 2: + IC(2.053 ns) + CELL(0.537 ns) = 3.452 ns; Loc. = LCFF_X64_Y7_N1; Fanout = 10; REG Node = 'D_flip_flop:D0|Q[0]'
            Info: Total cell delay = 1.399 ns ( 40.53 % )
            Info: Total interconnect delay = 2.053 ns ( 59.47 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "D_flip_flop:D0|Q[12]" (data pin = "sw[1]", clock pin = "key[0]") is -0.543 ns
    Info: + Longest pin to register delay is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N26; Fanout = 16; PIN Node = 'sw[1]'
        Info: 2: + IC(1.286 ns) + CELL(0.660 ns) = 2.945 ns; Loc. = LCFF_X64_Y7_N25; Fanout = 9; REG Node = 'D_flip_flop:D0|Q[12]'
        Info: Total cell delay = 1.659 ns ( 56.33 % )
        Info: Total interconnect delay = 1.286 ns ( 43.67 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "key[0]" to destination register is 3.452 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.053 ns) + CELL(0.537 ns) = 3.452 ns; Loc. = LCFF_X64_Y7_N25; Fanout = 9; REG Node = 'D_flip_flop:D0|Q[12]'
        Info: Total cell delay = 1.399 ns ( 40.53 % )
        Info: Total interconnect delay = 2.053 ns ( 59.47 % )
Info: tco from clock "key[0]" to destination pin "hex0[0]" through register "D_flip_flop:D0|Q[3]" is 10.630 ns
    Info: + Longest clock path from clock "key[0]" to source register is 3.452 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.053 ns) + CELL(0.537 ns) = 3.452 ns; Loc. = LCFF_X64_Y7_N7; Fanout = 9; REG Node = 'D_flip_flop:D0|Q[3]'
        Info: Total cell delay = 1.399 ns ( 40.53 % )
        Info: Total interconnect delay = 2.053 ns ( 59.47 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.928 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X64_Y7_N7; Fanout = 9; REG Node = 'D_flip_flop:D0|Q[3]'
        Info: 2: + IC(3.103 ns) + CELL(0.150 ns) = 3.253 ns; Loc. = LCCOMB_X27_Y3_N12; Fanout = 1; COMB Node = 'decoder_7seg:H0|Mux0~0'
        Info: 3: + IC(0.877 ns) + CELL(2.798 ns) = 6.928 ns; Loc. = PIN_AF10; Fanout = 0; PIN Node = 'hex0[0]'
        Info: Total cell delay = 2.948 ns ( 42.55 % )
        Info: Total interconnect delay = 3.980 ns ( 57.45 % )
Info: th for register "D_flip_flop:D0|Q[0]" (data pin = "sw[1]", clock pin = "key[0]") is 1.184 ns
    Info: + Longest clock path from clock "key[0]" to destination register is 3.452 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.053 ns) + CELL(0.537 ns) = 3.452 ns; Loc. = LCFF_X64_Y7_N1; Fanout = 10; REG Node = 'D_flip_flop:D0|Q[0]'
        Info: Total cell delay = 1.399 ns ( 40.53 % )
        Info: Total interconnect delay = 2.053 ns ( 59.47 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.534 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N26; Fanout = 16; PIN Node = 'sw[1]'
        Info: 2: + IC(1.301 ns) + CELL(0.150 ns) = 2.450 ns; Loc. = LCCOMB_X64_Y7_N0; Fanout = 1; COMB Node = 'D_flip_flop:D0|Q[0]~45'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.534 ns; Loc. = LCFF_X64_Y7_N1; Fanout = 10; REG Node = 'D_flip_flop:D0|Q[0]'
        Info: Total cell delay = 1.233 ns ( 48.66 % )
        Info: Total interconnect delay = 1.301 ns ( 51.34 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Tue Apr 12 19:46:40 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


