TimeQuest Timing Analyzer report for top
Sat Aug 24 20:41:59 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuclk'
 12. Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 14. Slow Model Setup: 'clkin'
 15. Slow Model Hold: 'cpuclk'
 16. Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'clkin'
 18. Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 19. Slow Model Minimum Pulse Width: 'cpuclk'
 20. Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 21. Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 22. Slow Model Minimum Pulse Width: 'clkin'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'
 39. Fast Model Setup: 'cpuclk'
 40. Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 41. Fast Model Setup: 'clkin'
 42. Fast Model Hold: 'cpuclk'
 43. Fast Model Hold: 'clkin'
 44. Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'
 45. Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 46. Fast Model Minimum Pulse Width: 'cpuclk'
 47. Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 48. Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 49. Fast Model Minimum Pulse Width: 'clkin'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Progagation Delay
 66. Minimum Progagation Delay
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; clkin                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { clkin }                               ;
; cpuclk                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { cpuclk }                              ;
; pll0|altpll_component|pll|clk[0]    ; Generated ; 7.142  ; 140.02 MHz ; 0.000 ; 3.571  ; 50.00      ; 5         ; 14          ;       ;        ;           ;            ; false    ; clkin  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] }    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { unibus:pdp11|rh11:rh0|sdspi:sd1|clk } ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 13.23 MHz  ; 13.23 MHz       ; cpuclk                              ;      ;
; 94.69 MHz  ; 94.69 MHz       ; clkin                               ;      ;
; 165.65 MHz ; 165.65 MHz      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;      ;
; 177.34 MHz ; 177.34 MHz      ; pll0|altpll_component|pll|clk[0]    ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; cpuclk                              ; -42.331 ; -141499.381   ;
; pll0|altpll_component|pll|clk[0]    ; -39.957 ; -3494.318     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -5.037  ; -808.848      ;
; clkin                               ; -2.363  ; -243.384      ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -0.406 ; -1.440        ;
; pll0|altpll_component|pll|clk[0]    ; 0.051  ; 0.000         ;
; clkin                               ; 0.445  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.445  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -2.064 ; -10076.016    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -2.064 ; -411.234      ;
; pll0|altpll_component|pll|clk[0]    ; 2.460  ; 0.000         ;
; clkin                               ; 8.889  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuclk'                                                                                                                                        ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -42.331 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 43.366     ;
; -42.331 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 43.366     ;
; -42.331 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 43.366     ;
; -42.257 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 43.300     ;
; -42.249 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.283     ;
; -42.249 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.283     ;
; -42.249 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.283     ;
; -42.226 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 43.282     ;
; -42.211 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.011      ; 43.260     ;
; -42.175 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 43.217     ;
; -42.144 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 43.199     ;
; -42.137 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 43.185     ;
; -42.129 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 43.177     ;
; -42.069 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 43.125     ;
; -42.056 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 43.112     ;
; -42.055 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 43.102     ;
; -42.035 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 43.091     ;
; -42.000 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.034     ;
; -42.000 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.034     ;
; -42.000 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.034     ;
; -41.991 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 43.027     ;
; -41.991 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 43.027     ;
; -41.991 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 43.027     ;
; -41.991 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 43.027     ;
; -41.991 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 43.027     ;
; -41.987 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 43.042     ;
; -41.981 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 43.013     ;
; -41.981 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 43.013     ;
; -41.981 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 43.013     ;
; -41.980 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_ifetch ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 43.027     ;
; -41.979 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.014      ; 43.031     ;
; -41.976 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.010     ;
; -41.976 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.010     ;
; -41.976 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 43.010     ;
; -41.974 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 43.029     ;
; -41.953 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 43.008     ;
; -41.932 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|cons_shfr[13]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 42.968     ;
; -41.926 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 42.982     ;
; -41.926 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 42.968     ;
; -41.923 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.958     ;
; -41.923 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.958     ;
; -41.923 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.958     ;
; -41.909 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.944     ;
; -41.909 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.944     ;
; -41.909 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.944     ;
; -41.909 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.944     ;
; -41.909 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.944     ;
; -41.907 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 42.947     ;
; -41.902 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 42.944     ;
; -41.898 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_ifetch ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 42.944     ;
; -41.897 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[7]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 42.948     ;
; -41.895 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.950     ;
; -41.880 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 42.928     ;
; -41.877 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[5]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.014      ; 42.929     ;
; -41.876 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.015      ; 42.929     ;
; -41.871 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.926     ;
; -41.863 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[2]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.898     ;
; -41.861 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 42.907     ;
; -41.856 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 42.904     ;
; -41.850 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|cons_shfr[13]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.885     ;
; -41.849 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 42.892     ;
; -41.844 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.899     ;
; -41.841 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[6]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 42.875     ;
; -41.824 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[12]         ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 42.871     ;
; -41.818 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 42.874     ;
; -41.812 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[13]    ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 42.852     ;
; -41.806 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 42.853     ;
; -41.803 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.011      ; 42.852     ;
; -41.796 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 42.852     ;
; -41.795 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[5]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 42.846     ;
; -41.787 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 42.832     ;
; -41.782 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 42.829     ;
; -41.781 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_d[2]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 42.815     ;
; -41.759 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_d[6]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 42.792     ;
; -41.742 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 42.798     ;
; -41.742 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_d[12]         ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 42.788     ;
; -41.738 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.793     ;
; -41.730 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[13]    ; cpuclk       ; cpuclk      ; 1.000        ; 0.001      ; 42.769     ;
; -41.729 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[3]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.011      ; 42.778     ;
; -41.729 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 42.777     ;
; -41.725 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.780     ;
; -41.719 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.015      ; 42.772     ;
; -41.714 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.769     ;
; -41.714 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.769     ;
; -41.706 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.015      ; 42.759     ;
; -41.704 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.759     ;
; -41.701 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.756     ;
; -41.696 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[10]         ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 42.743     ;
; -41.685 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.015      ; 42.738     ;
; -41.680 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.735     ;
; -41.663 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[9]          ; cpuclk       ; cpuclk      ; 1.000        ; 0.015      ; 42.716     ;
; -41.661 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.014      ; 42.713     ;
; -41.661 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.018      ; 42.717     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[8]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.017      ; 42.715     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.695     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.695     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.695     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.695     ;
; -41.660 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 42.695     ;
; -41.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_ifetch ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 42.695     ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                            ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node           ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+
; -39.957 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.806     ;
; -39.957 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.806     ;
; -39.940 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.788     ;
; -39.940 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.788     ;
; -39.900 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.755     ;
; -39.900 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.755     ;
; -39.900 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.755     ;
; -39.900 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.755     ;
; -39.900 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.755     ;
; -39.886 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.184     ; 37.742     ;
; -39.886 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.184     ; 37.742     ;
; -39.875 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.723     ;
; -39.875 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.723     ;
; -39.858 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.705     ;
; -39.858 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.705     ;
; -39.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.672     ;
; -39.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.672     ;
; -39.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.672     ;
; -39.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.672     ;
; -39.818 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.672     ;
; -39.804 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.659     ;
; -39.804 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.659     ;
; -39.626 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.474     ;
; -39.626 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.474     ;
; -39.609 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.456     ;
; -39.609 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.456     ;
; -39.607 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.194     ; 37.453     ;
; -39.607 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.194     ; 37.453     ;
; -39.602 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.450     ;
; -39.602 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.450     ;
; -39.590 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.195     ; 37.435     ;
; -39.590 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.195     ; 37.435     ;
; -39.585 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.432     ;
; -39.585 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.432     ;
; -39.578 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[13]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.433     ;
; -39.576 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[1]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.423     ;
; -39.576 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[9]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.193     ; 37.423     ;
; -39.570 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[15]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.419     ;
; -39.570 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[8]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.419     ;
; -39.570 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[14]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.419     ;
; -39.570 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[12]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.419     ;
; -39.570 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[13]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.419     ;
; -39.569 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.423     ;
; -39.569 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.423     ;
; -39.569 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.423     ;
; -39.569 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.423     ;
; -39.569 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.423     ;
; -39.555 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.410     ;
; -39.555 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.410     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[6]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[15]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[8]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[9]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[14]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.551 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[13]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.404     ;
; -39.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.402     ;
; -39.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.402     ;
; -39.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.402     ;
; -39.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.402     ;
; -39.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.402     ;
; -39.549 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.398     ;
; -39.549 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.191     ; 37.398     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[7]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[11]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[8]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[1]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[3]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[4]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[2]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[5]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[10]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[12]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.400     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.399     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.399     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.399     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.399     ;
; -39.545 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.399     ;
; -39.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.389     ;
; -39.536 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.187     ; 37.389     ;
; -39.532 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.380     ;
; -39.532 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.380     ;
; -39.531 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.386     ;
; -39.531 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.386     ;
; -39.496 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.186     ; 37.350     ;
; -39.494 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[1]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.194     ; 37.340     ;
; -39.494 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[9]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.194     ; 37.340     ;
; -39.492 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.347     ;
; -39.492 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.347     ;
; -39.492 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.347     ;
; -39.492 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.347     ;
; -39.492 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.185     ; 37.347     ;
; -39.488 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.336     ;
; -39.488 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.336     ;
; -39.488 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.336     ;
; -39.488 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.336     ;
; -39.488 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[13]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.192     ; 37.336     ;
; -39.478 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.184     ; 37.334     ;
; -39.478 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.184     ; 37.334     ;
; -39.469 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -2.188     ; 37.321     ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -5.037 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 6.080      ;
; -5.003 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 6.046      ;
; -4.963 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[6]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 6.006      ;
; -4.949 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.991      ;
; -4.949 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.991      ;
; -4.949 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.991      ;
; -4.949 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.991      ;
; -4.943 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.982      ;
; -4.939 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[4]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.982      ;
; -4.931 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.976      ;
; -4.931 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.976      ;
; -4.931 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.976      ;
; -4.931 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.976      ;
; -4.929 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.974      ;
; -4.929 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[6]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.972      ;
; -4.927 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.970      ;
; -4.918 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.960      ;
; -4.918 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.960      ;
; -4.918 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.960      ;
; -4.918 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.960      ;
; -4.912 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.951      ;
; -4.905 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[4]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.948      ;
; -4.903 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.948      ;
; -4.903 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.948      ;
; -4.903 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.948      ;
; -4.903 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.948      ;
; -4.901 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.946      ;
; -4.895 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.940      ;
; -4.867 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.912      ;
; -4.862 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.902      ;
; -4.862 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.902      ;
; -4.853 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[6]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.896      ;
; -4.850 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.893      ;
; -4.842 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.877      ;
; -4.831 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.871      ;
; -4.831 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.871      ;
; -4.829 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[4]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.872      ;
; -4.819 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.864      ;
; -4.811 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.846      ;
; -4.807 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.842      ;
; -4.802 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.837      ;
; -4.797 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.835      ;
; -4.797 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.835      ;
; -4.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.836      ;
; -4.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.836      ;
; -4.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.836      ;
; -4.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.004      ; 5.836      ;
; -4.791 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.836      ;
; -4.788 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[7]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.827      ;
; -4.787 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.830      ;
; -4.778 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.823      ;
; -4.778 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.823      ;
; -4.778 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.823      ;
; -4.778 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.823      ;
; -4.776 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.821      ;
; -4.776 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[6]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.819      ;
; -4.776 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.811      ;
; -4.774 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.819      ;
; -4.774 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.819      ;
; -4.774 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.819      ;
; -4.774 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.819      ;
; -4.772 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.817      ;
; -4.771 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.806      ;
; -4.769 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.807      ;
; -4.769 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.807      ;
; -4.758 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.797      ;
; -4.758 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.797      ;
; -4.758 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.797      ;
; -4.758 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.001      ; 5.797      ;
; -4.752 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[4]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.795      ;
; -4.752 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.797      ;
; -4.752 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.797      ;
; -4.752 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.797      ;
; -4.752 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.007      ; 5.797      ;
; -4.750 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.795      ;
; -4.742 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[0]                                                                                                      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.780      ;
; -4.742 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.787      ;
; -4.742 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.787      ;
; -4.738 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.783      ;
; -4.737 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[7]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.780      ;
; -4.734 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.772      ;
; -4.729 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.772      ;
; -4.729 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.767      ;
; -4.716 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.761      ;
; -4.714 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.085      ; 5.759      ;
; -4.713 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[6]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.756      ;
; -4.707 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[3]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.747      ;
; -4.707 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[5]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.002      ; 5.747      ;
; -4.706 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd1                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.744      ;
; -4.703 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[7]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.746      ;
; -4.701 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.739      ;
; -4.698 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.733      ;
; -4.698 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.733      ;
; -4.697 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.740      ;
; -4.695 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.738      ;
; -4.689 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sectorindex[4]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.083      ; 5.732      ;
; -4.687 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[2]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.725      ;
; -4.687 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.725      ;
; -4.687 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]       ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; 0.000      ; 5.725      ;
; -4.687 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[3]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.003     ; 5.722      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkin'                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.363 ; unibus:pdp11|kl11:kl1|tx_start        ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.556      ; 3.457      ;
; -2.362 ; unibus:pdp11|kl11:kl1|tx_start        ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.556      ; 3.456      ;
; -2.258 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.571      ; 3.867      ;
; -2.258 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.571      ; 3.867      ;
; -2.258 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.571      ; 3.867      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.769      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.159 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.752      ;
; -2.158 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.768      ;
; -2.157 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.767      ;
; -2.095 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.679      ;
; -2.095 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.679      ;
; -2.095 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.679      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.085 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.573      ; 3.696      ;
; -2.072 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.682      ;
; -2.072 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.682      ;
; -2.064 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.556      ; 3.658      ;
; -2.064 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.556      ; 3.658      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.041 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.544      ; 3.623      ;
; -2.020 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.574      ; 3.632      ;
; -2.020 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.574      ; 3.632      ;
; -1.996 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.565      ; 3.599      ;
; -1.995 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.565      ; 3.598      ;
; -1.995 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.588      ;
; -1.994 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.587      ;
; -1.965 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.558      ;
; -1.964 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.557      ;
; -1.963 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.556      ;
; -1.848 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.458      ;
; -1.812 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.548      ; 3.398      ;
; -1.810 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.548      ; 3.396      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.810 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.559      ; 2.907      ;
; -1.801 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.548      ; 3.387      ;
; -1.799 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.548      ; 3.385      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.771 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.572      ; 3.381      ;
; -1.763 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.356      ;
; -1.754 ; unibus:pdp11|kl11:kl1|tx_start        ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.556      ; 2.848      ;
; -1.753 ; unibus:pdp11|kl11:kl1|tx_start        ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.556      ; 2.847      ;
; -1.727 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.548      ; 3.313      ;
; -1.684 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.268      ;
; -1.684 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.268      ;
; -1.684 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.268      ;
; -1.684 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.268      ;
; -1.684 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.268      ;
; -1.652 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.545      ; 3.235      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.644 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.558      ; 2.740      ;
; -1.617 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; 0.555      ; 3.210      ;
; -1.537 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.121      ;
; -1.537 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.121      ;
; -1.537 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.546      ; 3.121      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl1|recv_state.recv_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.562      ; 3.113      ;
; -1.498 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.560      ; 2.596      ;
; -1.496 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.560      ; 2.594      ;
; -1.489 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.564      ; 2.591      ;
; -1.489 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.564      ; 2.591      ;
; -1.483 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; cpuclk       ; clkin       ; 1.000        ; 0.554      ; 3.075      ;
; -1.483 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; cpuclk       ; clkin       ; 1.000        ; 0.554      ; 3.075      ;
; -1.483 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; cpuclk       ; clkin       ; 1.000        ; 0.554      ; 3.075      ;
; -1.483 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[3]                   ; cpuclk       ; clkin       ; 1.000        ; 0.554      ; 3.075      ;
; -1.483 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; cpuclk       ; clkin       ; 1.000        ; 0.554      ; 3.075      ;
; -1.479 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[9]                     ; cpuclk       ; clkin       ; 1.000        ; 0.553      ; 3.070      ;
; -1.479 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[10]                    ; cpuclk       ; clkin       ; 1.000        ; 0.553      ; 3.070      ;
; -1.479 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[11]                    ; cpuclk       ; clkin       ; 1.000        ; 0.553      ; 3.070      ;
; -1.479 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[12]                    ; cpuclk       ; clkin       ; 1.000        ; 0.553      ; 3.070      ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuclk'                                                                                                                                                                                        ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.406 ; cpureset                                              ; unibus:pdp11|xu:xu0|pcsr3_pcbb[16]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.188      ; 2.068      ;
; -0.283 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.197      ; 2.200      ;
; -0.218 ; cpureset                                              ; unibus:pdp11|xu:xu0|pcsr2_pcbb[2]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.190      ; 2.258      ;
; -0.103 ; cpureset                                              ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[4]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.179      ; 2.362      ;
; -0.102 ; cpureset                                              ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[8]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.179      ; 2.363      ;
; -0.101 ; cpureset                                              ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[5]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.179      ; 2.364      ;
; -0.100 ; cpureset                                              ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[3]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.179      ; 2.365      ;
; -0.098 ; cpureset                                              ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[7]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.179      ; 2.367      ;
; -0.029 ; cpureset                                              ; unibus:pdp11|xu:xu0|pcsr2_pcbb[6]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.190      ; 2.447      ;
; 0.081  ; cpureset                                              ; unibus:pdp11|csdr:csdr0|cd_reg[4]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.185      ; 2.552      ;
; 0.083  ; cpureset                                              ; unibus:pdp11|csdr:csdr0|cd_reg[3]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.185      ; 2.554      ;
; 0.145  ; cpureset                                              ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.188      ; 2.619      ;
; 0.149  ; cpureset                                              ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.188      ; 2.623      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_wait     ; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_wait     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[0]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[0]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[1]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[1]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[2]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|rl[2]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[1]            ; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_waddr[1]            ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[1]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[1]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[2]                  ; unibus:pdp11|xu:xu0|xubl:xubl0|xl[2]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|cpu:cpu0|pdststate.state_jmp      ; unibus:pdp11|xu:xu0|cpu:cpu0|pdststate.state_jmp      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[1]            ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[1]            ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[2]            ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[2]            ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[3]            ; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[3]            ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|counter[15]                         ; paneldriver:panel|counter[15]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|counter[14]                         ; paneldriver:panel|counter[14]                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|seq[1]                              ; paneldriver:panel|seq[1]                              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|seq[2]                              ; paneldriver:panel|seq[2]                              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|seq[3]                              ; paneldriver:panel|seq[3]                              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_read1 ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_read1 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle  ; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdcard_read_ack                 ; unibus:pdp11|rh11:rh0|sdcard_read_ack                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_ack              ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_ack              ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_read_done      ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_read_done      ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_trapa               ; unibus:pdp11|cpu:cpu0|state.state_trapa               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|pdststate.state_dopr            ; unibus:pdp11|cpu:cpu0|pdststate.state_dopr            ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_dopra               ; unibus:pdp11|cpu:cpu0|state.state_dopra               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_sob                 ; unibus:pdp11|cpu:cpu0|state.state_sob                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|counter[11][10]         ; paneldriver:panel|paneldb:db1|counter[11][10]         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|dsw[11]                 ; paneldriver:panel|paneldb:db1|dsw[11]                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_stststore           ; unibus:pdp11|cpu:cpu0|state.state_stststore           ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_doprb               ; unibus:pdp11|cpu:cpu0|state.state_doprb               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|pdststate.state_ldfps           ; unibus:pdp11|cpu:cpu0|pdststate.state_ldfps           ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_ash                 ; unibus:pdp11|cpu:cpu0|state.state_ash                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src5                ; unibus:pdp11|cpu:cpu0|state.state_src5                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src5a               ; unibus:pdp11|cpu:cpu0|state.state_src5a               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src3                ; unibus:pdp11|cpu:cpu0|state.state_src3                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src3a               ; unibus:pdp11|cpu:cpu0|state.state_src3a               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src0                ; unibus:pdp11|cpu:cpu0|state.state_src0                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_mtpa                ; unibus:pdp11|cpu:cpu0|state.state_mtpa                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src1                ; unibus:pdp11|cpu:cpu0|state.state_src1                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src6                ; unibus:pdp11|cpu:cpu0|state.state_src6                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src6a               ; unibus:pdp11|cpu:cpu0|state.state_src6a               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src7                ; unibus:pdp11|cpu:cpu0|state.state_src7                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src7a               ; unibus:pdp11|cpu:cpu0|state.state_src7a               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src7b               ; unibus:pdp11|cpu:cpu0|state.state_src7b               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_src4                ; unibus:pdp11|cpu:cpu0|state.state_src4                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_rts                 ; unibus:pdp11|cpu:cpu0|state.state_rts                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_rtsa                ; unibus:pdp11|cpu:cpu0|state.state_rtsa                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|counter[1][10]          ; paneldriver:panel|paneldb:db1|counter[1][10]          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|dsw[1]                  ; paneldriver:panel|paneldb:db1|dsw[1]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_ashb                ; unibus:pdp11|cpu:cpu0|state.state_ashb                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_mul                 ; unibus:pdp11|cpu:cpu0|state.state_mul                 ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_mula                ; unibus:pdp11|cpu:cpu0|state.state_mula                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_jsrc                ; unibus:pdp11|cpu:cpu0|state.state_jsrc                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|ir_rtt                          ; unibus:pdp11|cpu:cpu0|ir_rtt                          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_trapw               ; unibus:pdp11|cpu:cpu0|state.state_trapw               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_trapd               ; unibus:pdp11|cpu:cpu0|state.state_trapd               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_trape               ; unibus:pdp11|cpu:cpu0|state.state_trape               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_trapf               ; unibus:pdp11|cpu:cpu0|state.state_trapf               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|pdststate.state_jmp             ; unibus:pdp11|cpu:cpu0|pdststate.state_jmp             ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|falu_load                       ; unibus:pdp11|cpu:cpu0|falu_load                       ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|fbus_waddr[2]                   ; unibus:pdp11|cpu:cpu0|fbus_waddr[2]                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_fpwr1               ; unibus:pdp11|cpu:cpu0|state.state_fpwr1               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_fpwr2               ; unibus:pdp11|cpu:cpu0|state.state_fpwr2               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|fbus_fd                         ; unibus:pdp11|cpu:cpu0|fbus_fd                         ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_fpr3                ; unibus:pdp11|cpu:cpu0|state.state_fpr3                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_fpir2               ; unibus:pdp11|cpu:cpu0|state.state_fpir2               ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                   ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|state.state_fpr4                ; unibus:pdp11|cpu:cpu0|state.state_fpr4                ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|falu_work1[0]                   ; unibus:pdp11|cpu:cpu0|falu_work1[0]                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|falu_work1[1]                   ; unibus:pdp11|cpu:cpu0|falu_work1[1]                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db2|counter[0][10]          ; paneldriver:panel|paneldb:db2|counter[0][10]          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db2|dsw[0]                  ; paneldriver:panel|paneldb:db2|dsw[0]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|counter[4][10]          ; paneldriver:panel|paneldb:db1|counter[4][10]          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|dsw[4]                  ; paneldriver:panel|paneldb:db1|dsw[4]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|counter[0][10]          ; paneldriver:panel|paneldb:db1|counter[0][10]          ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; paneldriver:panel|paneldb:db1|dsw[0]                  ; paneldriver:panel|paneldb:db1|dsw[0]                  ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp1[31]                   ; unibus:pdp11|cpu:cpu0|eis_temp1[31]                   ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[6]                     ; unibus:pdp11|cpu:cpu0|eis_temp[6]                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[7]                     ; unibus:pdp11|cpu:cpu0|eis_temp[7]                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[8]                     ; unibus:pdp11|cpu:cpu0|eis_temp[8]                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[9]                     ; unibus:pdp11|cpu:cpu0|eis_temp[9]                     ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[10]                    ; unibus:pdp11|cpu:cpu0|eis_temp[10]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[11]                    ; unibus:pdp11|cpu:cpu0|eis_temp[11]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[12]                    ; unibus:pdp11|cpu:cpu0|eis_temp[12]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[13]                    ; unibus:pdp11|cpu:cpu0|eis_temp[13]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[14]                    ; unibus:pdp11|cpu:cpu0|eis_temp[14]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|cpu:cpu0|eis_temp[15]                    ; unibus:pdp11|cpu:cpu0|eis_temp[15]                    ; cpuclk                           ; cpuclk      ; 0.000        ; 0.000      ; 0.731      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.051 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.117      ; 0.731      ;
; 0.051 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.117      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpureset                 ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_addr[7]~reg0        ; dram_addr[7]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_cas_n~reg0          ; dram_cas_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_cs_n~reg0           ; dram_cs_n~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.631 ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.634 ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.638 ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.771 ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.783 ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.798 ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.084      ;
; 0.946 ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.950 ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.951 ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.971 ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.975 ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.985 ; dram_fsm.dram_c5         ; dram_fsm.dram_c6         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.990 ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.276      ;
; 0.992 ; dram_fsm.dram_c13        ; dram_fsm.dram_c14        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 1.017 ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; dram_fsm.dram_c12        ; dram_fsm.dram_c13        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.026 ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.029 ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.111 ; dram_fsm.dram_pwron_prew ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.397      ;
; 1.199 ; dram_fsm.dram_pwron_mrs  ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.482      ;
; 1.218 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.501      ;
; 1.280 ; dram_fsm.dram_pwron_mrsw ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.289 ; dram_fsm.dram_c9         ; dram_fsm.dram_c10        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.569      ;
; 1.292 ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.578      ;
; 1.296 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.585      ;
; 1.300 ; dram_fsm.dram_c7         ; dram_fsm.dram_c8         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.580      ;
; 1.318 ; dram_fsm.dram_idle       ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.352 ; dram_fsm.dram_c8         ; dram_fsm.dram_c9         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.644      ;
; 1.357 ; cpuresetlength[5]        ; cpuresetlength[5]        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.398 ; dram_fsm.dram_c6         ; dram_addr[9]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.689      ;
; 1.402 ; dram_fsm.dram_c6         ; dram_addr[11]~reg0       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.693      ;
; 1.403 ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.407 ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.447 ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.733      ;
; 1.448 ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.452 ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.456 ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.472 ; dram_fsm.dram_pwron_refw ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.476 ; dram_wait[3]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.479 ; dram_wait[3]             ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.765      ;
; 1.484 ; dram_fsm.dram_poweron    ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.485 ; dram_addr[8]~reg0        ; dram_addr[8]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.487 ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; dram_counter[1]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; dram_counter[3]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.492 ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; dram_refresh_count[1]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.506 ; dram_wait[3]             ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.792      ;
; 1.510 ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.513 ; dram_fsm.dram_c2         ; dram_dq[8]~en            ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.803      ;
; 1.514 ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.800      ;
; 1.515 ; dram_fsm.dram_idle       ; dram_cs_n~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.807      ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkin'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_copy                       ; unibus:pdp11|kl11:kl0|recv_copy                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_bit[0]                     ; unibus:pdp11|kl11:kl1|xmit_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|rxf                             ; unibus:pdp11|kl11:kl1|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_state.recv_idle            ; unibus:pdp11|kl11:kl1|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_state.recv_data            ; unibus:pdp11|kl11:kl1|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_bit[0]                     ; unibus:pdp11|kl11:kl1|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_bit[1]                     ; unibus:pdp11|kl11:kl1|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_bit[2]                     ; unibus:pdp11|kl11:kl1|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl1|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_copy                       ; unibus:pdp11|kl11:kl1|recv_copy                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[6]                     ; unibus:pdp11|kl11:kl1|recv_buf[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[3]                     ; unibus:pdp11|kl11:kl1|recv_buf[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[4]                     ; unibus:pdp11|kl11:kl1|recv_buf[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[2]                     ; unibus:pdp11|kl11:kl1|recv_buf[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[0]                     ; unibus:pdp11|kl11:kl1|recv_buf[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[5]                     ; unibus:pdp11|kl11:kl1|recv_buf[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|kl11:kl1|recv_buf[1]                     ; unibus:pdp11|kl11:kl1|recv_buf[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.526 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.741      ; 3.565      ;
; 0.566 ; unibus:pdp11|kl11:kl0|tx_buf[3]                       ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.559      ; 0.911      ;
; 0.582 ; unibus:pdp11|kl11:kl0|tx_start                        ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk                           ; clkin       ; -0.500       ; 0.559      ; 0.927      ;
; 0.584 ; unibus:pdp11|kl11:kl1|tx_start                        ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; cpuclk                           ; clkin       ; -0.500       ; 0.558      ; 0.928      ;
; 0.591 ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied                ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; cpuclk                           ; clkin       ; -0.500       ; 0.558      ; 0.935      ;
; 0.612 ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.898      ;
; 0.620 ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[6]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; unibus:pdp11|kl11:kl1|recv_count[4]                   ; unibus:pdp11|kl11:kl1|recv_count[4]                   ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.910      ;
; 0.628 ; unibus:pdp11|kw11l:kw0|counter[18]                    ; unibus:pdp11|kw11l:kw0|counter[18]                    ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; unibus:pdp11|kl11:kl1|rx_copied_filter[0]             ; unibus:pdp11|kl11:kl1|rx_copied_filter[1]             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; unibus:pdp11|kl11:kl0|cdc[11]                         ; unibus:pdp11|kl11:kl0|cdc[11]                         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; unibus:pdp11|kl11:kl1|rxfilter[0]                     ; unibus:pdp11|kl11:kl1|rxfilter[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; unibus:pdp11|kl11:kl1|rxfilter[3]                     ; unibus:pdp11|kl11:kl1|rxfilter[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.919      ;
; 0.634 ; unibus:pdp11|kl11:kl1|rxfilter[1]                     ; unibus:pdp11|kl11:kl1|rxfilter[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.920      ;
; 0.635 ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.921      ;
; 0.637 ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.923      ;
; 0.639 ; unibus:pdp11|kl11:kl1|rxfilter[4]                     ; unibus:pdp11|kl11:kl1|rxfilter[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.925      ;
; 0.641 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.927      ;
; 0.643 ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.929      ;
; 0.643 ; unibus:pdp11|kl11:kl1|rxfilter[2]                     ; unibus:pdp11|kl11:kl1|rxfilter[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.929      ;
; 0.647 ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.933      ;
; 0.653 ; unibus:pdp11|kl11:kl1|xmit_sample[4]                  ; unibus:pdp11|kl11:kl1|xmit_sample[4]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.939      ;
; 0.657 ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.943      ;
; 0.663 ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.949      ;
; 0.664 ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.950      ;
; 0.671 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.957      ;
; 0.675 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.961      ;
; 0.675 ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.961      ;
; 0.693 ; unibus:pdp11|kl11:kl1|rx_copied                       ; unibus:pdp11|kl11:kl1|rx_copied_filter[0]             ; cpuclk                           ; clkin       ; -0.500       ; 0.557      ; 1.036      ;
; 0.700 ; unibus:pdp11|kl11:kl0|rx_copied                       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk                           ; clkin       ; -0.500       ; 0.540      ; 1.026      ;
; 0.716 ; unibus:pdp11|kl11:kl0|tx_buf[0]                       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.559      ; 1.061      ;
; 0.718 ; unibus:pdp11|kl11:kl0|tx_buf[4]                       ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.559      ; 1.063      ;
; 0.718 ; unibus:pdp11|kl11:kl1|tx_buf[3]                       ; unibus:pdp11|kl11:kl1|xmit_buf[3]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.558      ; 1.062      ;
; 0.718 ; unibus:pdp11|kl11:kl1|tx_buf[6]                       ; unibus:pdp11|kl11:kl1|xmit_buf[6]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.558      ; 1.062      ;
; 0.719 ; unibus:pdp11|kl11:kl0|tx_buf[1]                       ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk                           ; clkin       ; -0.500       ; 0.559      ; 1.064      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                                                 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                                                                                                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.898      ;
; 0.615 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.901      ;
; 0.620 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.910      ;
; 0.735 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.086      ;
; 0.738 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.089      ;
; 0.738 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.089      ;
; 0.738 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.089      ;
; 0.738 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.089      ;
; 0.740 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.091      ;
; 0.741 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.092      ;
; 0.748 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.099      ;
; 0.748 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.099      ;
; 0.749 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[11]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.100      ;
; 0.749 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.100      ;
; 0.751 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.102      ;
; 0.751 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.102      ;
; 0.753 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.104      ;
; 0.756 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.101      ; 1.107      ;
; 0.762 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.048      ;
; 0.766 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.052      ;
; 0.768 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.055      ;
; 0.770 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.056      ;
; 0.770 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.056      ;
; 0.771 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[9]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.057      ;
; 0.771 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[13]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.057      ;
; 0.771 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_mosi                                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.057      ;
; 0.774 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.060      ;
; 0.778 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.064      ;
; 0.781 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.067      ;
; 0.783 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd55                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.069      ;
; 0.786 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.787 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.073      ;
; 0.790 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.076      ;
; 0.791 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.077      ;
; 0.791 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.077      ;
; 0.791 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.077      ;
; 0.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.080      ;
; 0.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.080      ;
; 0.794 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.080      ;
; 0.796 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.082      ;
; 0.796 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.082      ;
; 0.796 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.082      ;
; 0.797 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.083      ;
; 0.798 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.084      ;
; 0.800 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.086      ;
; 0.800 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.086      ;
; 0.801 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.087      ;
; 0.802 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.088      ;
; 0.805 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.091      ;
; 0.806 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.092      ;
; 0.807 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.093      ;
; 0.810 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.096      ;
; 0.811 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.097      ;
; 0.864 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41                                                                                             ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.150      ;
; 0.868 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.154      ;
; 0.872 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.001      ; 1.159      ;
; 0.914 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[12]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.001      ; 1.201      ;
; 0.939 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd8                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.225      ;
; 0.955 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.241      ;
; 0.962 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.248      ;
; 0.971 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.257      ;
; 0.973 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 1.259      ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.460 ; 3.571        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx             ; clkin                               ; 4.473  ; 4.473  ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; 4.548  ; 4.548  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 5.163  ; 5.163  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 5.153  ; 5.153  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 5.031  ; 5.031  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 5.163  ; 5.163  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 4.714  ; 4.714  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 4.905  ; 4.905  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 5.066  ; 5.066  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 5.113  ; 5.113  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 4.711  ; 4.711  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 5.016  ; 5.016  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 4.827  ; 4.827  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 4.523  ; 4.523  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 4.863  ; 4.863  ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; 6.038  ; 6.038  ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; 11.449 ; 11.449 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 9.274  ; 9.274  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 9.752  ; 9.752  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 9.942  ; 9.942  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 8.188  ; 8.188  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 10.070 ; 10.070 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 10.847 ; 10.847 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 11.449 ; 11.449 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 7.948  ; 7.948  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 7.584  ; 7.584  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 7.164  ; 7.164  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 7.549  ; 7.549  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 7.321  ; 7.321  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 8.500  ; 8.500  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 10.367 ; 10.367 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 7.622  ; 7.622  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 8.226  ; 8.226  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; 10.357 ; 10.357 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.305  ; 9.305  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+----------------+-------------------------------------+---------+---------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise    ; Fall    ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+---------+---------+------------+-------------------------------------+
; rx             ; clkin                               ; -4.225  ; -4.225  ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; -4.300  ; -4.300  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; -4.193  ; -4.193  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; -4.787  ; -4.787  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; -4.765  ; -4.765  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; -4.751  ; -4.751  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; -4.222  ; -4.222  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; -4.584  ; -4.584  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; -4.773  ; -4.773  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; -4.861  ; -4.861  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; -4.193  ; -4.193  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; -4.637  ; -4.637  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; -4.533  ; -4.533  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; -4.273  ; -4.273  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; -4.611  ; -4.611  ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; -4.188  ; -4.188  ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; -6.916  ; -6.916  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; -9.026  ; -9.026  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; -9.504  ; -9.504  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; -9.694  ; -9.694  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; -7.940  ; -7.940  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; -9.822  ; -9.822  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; -10.599 ; -10.599 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; -11.201 ; -11.201 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; -7.700  ; -7.700  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; -7.336  ; -7.336  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; -6.916  ; -6.916  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; -7.301  ; -7.301  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; -7.073  ; -7.073  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; -8.252  ; -8.252  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; -10.119 ; -10.119 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; -7.374  ; -7.374  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; -7.978  ; -7.978  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; -6.292  ; -6.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -5.226  ; -5.226  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+---------+---------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 7.561  ; 7.561  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 8.444  ; 8.444  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 8.297  ; 8.297  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 8.064  ; 8.064  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 7.841  ; 7.841  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 7.492  ; 7.492  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 7.304  ; 7.304  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 7.269  ; 7.269  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 7.393  ; 7.393  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 7.470  ; 7.470  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 6.815  ; 6.815  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 6.957  ; 6.957  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 7.211  ; 7.211  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 6.806  ; 6.806  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 8.064  ; 8.064  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 8.033  ; 8.033  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 9.041  ; 9.041  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 9.041  ; 9.041  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 7.217  ; 7.217  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 7.738  ; 7.738  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 8.851  ; 8.851  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 8.570  ; 8.570  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 8.851  ; 8.851  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 7.179  ; 7.179  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 7.507  ; 7.507  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 7.664  ; 7.664  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 7.670  ; 7.670  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 9.410  ; 9.410  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.363  ; 9.363  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.392  ; 9.392  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.135  ; 9.135  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.130  ; 9.130  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.410  ; 9.410  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 10.845 ; 10.845 ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 10.618 ; 10.618 ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 10.845 ; 10.845 ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 10.799 ; 10.799 ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 10.800 ; 10.800 ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 10.822 ; 10.822 ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 10.934 ; 10.934 ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 8.934  ; 8.934  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 9.468  ; 9.468  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.489  ; 9.489  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.501  ; 9.501  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.493  ; 9.493  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.475  ; 9.475  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 10.934 ; 10.934 ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 11.113 ; 11.113 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.580 ; 10.580 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 9.970  ; 9.970  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 11.113 ; 11.113 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 8.998  ; 8.998  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 9.320  ; 9.320  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 10.839 ; 10.839 ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 10.107 ; 10.107 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 6.219  ; 6.219  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.189  ; 7.189  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 9.255  ; 9.255  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.596  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 12.094 ; 12.094 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 12.094 ; 12.094 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.587  ; 6.587  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 6.555  ; 6.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 7.717  ; 7.717  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 6.063  ; 6.063  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 7.553  ; 7.553  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 8.498  ; 8.498  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 7.784  ; 7.784  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 7.155  ; 7.155  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 6.224  ; 6.224  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 7.630  ; 7.630  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 7.848  ; 7.848  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 7.506  ; 7.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 8.454  ; 8.454  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 7.347  ; 7.347  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 11.117 ; 11.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 5.958  ; 5.958  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.643  ; 5.643  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 9.075  ; 9.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 6.364  ; 6.364  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 6.546  ; 6.546  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 9.730  ; 9.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 9.555  ; 9.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 11.117 ; 11.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 6.760  ; 6.760  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 8.572  ; 8.572  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 6.229  ; 6.229  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 6.897  ; 6.897  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 6.739  ; 6.739  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 6.207  ; 6.207  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 6.016  ; 6.016  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.471  ; 6.471  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 11.693 ; 11.693 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 7.287  ; 7.287  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 13.250 ; 13.250 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 13.117 ; 13.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 10.599 ; 10.599 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 13.117 ; 13.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 11.101 ; 11.101 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 11.942 ; 11.942 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 10.321 ; 10.321 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 10.789 ; 10.789 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 10.740 ; 10.740 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 9.655  ; 9.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 9.655  ; 9.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 9.404  ; 9.404  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 9.343  ; 9.343  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 9.359  ; 9.359  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 9.370  ; 9.370  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 9.535  ; 9.535  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 9.522  ; 9.522  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 11.489 ; 11.489 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 10.248 ; 10.248 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 11.281 ; 11.281 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 10.251 ; 10.251 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 11.489 ; 11.489 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 9.404  ; 9.404  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 9.211  ; 9.211  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 11.046 ; 11.046 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 10.513 ; 10.513 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 8.802  ; 8.802  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 9.375  ; 9.375  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 10.513 ; 10.513 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 8.384  ; 8.384  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 9.217  ; 9.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 8.923  ; 8.923  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 9.179  ; 9.179  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072  ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.249 ; 10.249 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.958  ; 8.958  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.249 ; 10.249 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.867  ; 8.867  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.847  ; 9.847  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.637  ; 8.637  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.847  ; 9.847  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.785  ; 8.785  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.199  ; 9.199  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.680  ; 8.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.579  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 6.579  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 7.561  ; 7.561  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 8.444  ; 8.444  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 8.297  ; 8.297  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 6.806  ; 6.806  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 7.841  ; 7.841  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 7.492  ; 7.492  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 7.304  ; 7.304  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 7.269  ; 7.269  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 7.393  ; 7.393  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 7.470  ; 7.470  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 6.815  ; 6.815  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 6.957  ; 6.957  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 7.211  ; 7.211  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 6.806  ; 6.806  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 8.064  ; 8.064  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 8.033  ; 8.033  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 7.217  ; 7.217  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 9.041  ; 9.041  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 7.217  ; 7.217  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 7.738  ; 7.738  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 7.179  ; 7.179  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 8.570  ; 8.570  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 8.851  ; 8.851  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 7.179  ; 7.179  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 7.507  ; 7.507  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 7.664  ; 7.664  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 7.670  ; 7.670  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.363  ; 9.363  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.392  ; 9.392  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.135  ; 9.135  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.130  ; 9.130  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.410  ; 9.410  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 10.618 ; 10.618 ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 10.845 ; 10.845 ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 10.799 ; 10.799 ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 10.800 ; 10.800 ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 10.822 ; 10.822 ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 8.934  ; 8.934  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 8.934  ; 8.934  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 9.468  ; 9.468  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.489  ; 9.489  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.501  ; 9.501  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.493  ; 9.493  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.475  ; 9.475  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 10.934 ; 10.934 ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 8.998  ; 8.998  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.580 ; 10.580 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 9.970  ; 9.970  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 11.113 ; 11.113 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 8.998  ; 8.998  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 9.320  ; 9.320  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 10.839 ; 10.839 ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 10.107 ; 10.107 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 6.219  ; 6.219  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.189  ; 7.189  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 9.255  ; 4.596  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.596  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 6.063  ; 6.063  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 12.094 ; 12.094 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.587  ; 6.587  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 6.555  ; 6.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 7.717  ; 7.717  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 6.063  ; 6.063  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 7.553  ; 7.553  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 8.498  ; 8.498  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 7.784  ; 7.784  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 7.155  ; 7.155  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 6.224  ; 6.224  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 7.630  ; 7.630  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 7.848  ; 7.848  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 7.506  ; 7.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 8.454  ; 8.454  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 7.347  ; 7.347  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 5.958  ; 5.958  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.643  ; 5.643  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 9.075  ; 9.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 6.364  ; 6.364  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 6.546  ; 6.546  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 9.730  ; 9.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 9.555  ; 9.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 11.117 ; 11.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 6.760  ; 6.760  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 8.572  ; 8.572  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 6.229  ; 6.229  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 6.897  ; 6.897  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 6.739  ; 6.739  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 6.207  ; 6.207  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 6.016  ; 6.016  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.471  ; 6.471  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 11.693 ; 11.693 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 7.287  ; 7.287  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 13.250 ; 13.250 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 8.066  ; 8.066  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 8.338  ; 8.338  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 9.418  ; 9.418  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 8.839  ; 8.839  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 9.676  ; 9.676  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 8.066  ; 8.066  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 8.527  ; 8.527  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 8.478  ; 8.478  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 8.394  ; 8.394  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 8.733  ; 8.733  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 8.482  ; 8.482  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 8.394  ; 8.394  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 8.440  ; 8.440  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 8.449  ; 8.449  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 8.611  ; 8.611  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 8.601  ; 8.601  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 8.161  ; 8.161  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 8.340  ; 8.340  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 9.413  ; 9.413  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 9.174  ; 9.174  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 10.389 ; 10.389 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 8.356  ; 8.356  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 8.161  ; 8.161  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 9.939  ; 9.939  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 7.951  ; 7.951  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 8.371  ; 8.371  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 8.942  ; 8.942  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 10.079 ; 10.079 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 7.951  ; 7.951  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 8.784  ; 8.784  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 8.487  ; 8.487  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 8.745  ; 8.745  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072  ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.867  ; 8.867  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.958  ; 8.958  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.249 ; 10.249 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.867  ; 8.867  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.637  ; 8.637  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.637  ; 8.637  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.847  ; 9.847  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.785  ; 8.785  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.199  ; 9.199  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.680  ; 8.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.579  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 6.579  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; rx         ; redled[6]   ;    ; 10.403 ; 10.403 ;    ;
; rx1        ; redled[4]   ;    ; 9.411  ; 9.411  ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; rx         ; redled[6]   ;    ; 10.403 ; 10.403 ;    ;
; rx1        ; redled[4]   ;    ; 9.411  ; 9.411  ;    ;
+------------+-------------+----+--------+--------+----+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+----------------+------------+--------+------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 6.306  ;      ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 7.548  ;      ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 6.306  ;      ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 6.318  ;      ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 6.833  ;      ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 6.685  ;      ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 6.754  ;      ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 6.744  ;      ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 6.772  ;      ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 7.151  ;      ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 6.778  ;      ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 6.989  ;      ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 7.456  ;      ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 5.136  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 14.815 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 6.001  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 5.558  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 7.877  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 9.234  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 6.862  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 7.625  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 7.927  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 8.837  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 7.818  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 5.379  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 5.136  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 6.421  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 6.089  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 8.545  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 6.203  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+--------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+----------------+------------+--------+------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                  ;
+----------------+------------+--------+------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 6.306  ;      ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 7.548  ;      ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 6.306  ;      ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 6.318  ;      ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 6.833  ;      ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 6.685  ;      ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 6.754  ;      ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 6.744  ;      ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 6.772  ;      ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 7.151  ;      ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 6.778  ;      ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 6.989  ;      ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 7.456  ;      ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 5.136  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 14.815 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 6.001  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 5.558  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 7.877  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 9.234  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 6.862  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 7.625  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 7.927  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 8.837  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 7.818  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 5.379  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 5.136  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 6.421  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 6.089  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 8.545  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 6.203  ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+--------+------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 6.306     ;           ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 7.548     ;           ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 6.306     ;           ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 6.318     ;           ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 6.833     ;           ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 6.685     ;           ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 6.754     ;           ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 6.744     ;           ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 6.772     ;           ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 7.151     ;           ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 6.778     ;           ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 6.989     ;           ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 7.456     ;           ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 5.136     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 14.815    ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 6.001     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 5.558     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 7.877     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 9.234     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 6.862     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 7.625     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 7.927     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 8.837     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 7.818     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 5.379     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 5.136     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 6.421     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 6.089     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 8.545     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 6.203     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 6.306     ;           ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 7.548     ;           ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 6.306     ;           ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 6.318     ;           ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 6.833     ;           ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 6.685     ;           ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 6.754     ;           ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 6.744     ;           ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 6.772     ;           ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 7.151     ;           ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 6.778     ;           ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 6.989     ;           ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 7.456     ;           ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 5.136     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 14.815    ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 6.001     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 5.558     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 7.877     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 9.234     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 6.862     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 7.625     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 7.927     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 8.837     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 7.818     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 5.379     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 5.136     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 6.421     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 6.089     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 8.545     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 6.203     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; pll0|altpll_component|pll|clk[0]    ; -16.253 ; -1419.085     ;
; cpuclk                              ; -15.650 ; -50982.148    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.665  ; -210.755      ;
; clkin                               ; -0.475  ; -13.561       ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.053 ; -252.214      ;
; clkin                               ; -0.668 ; -37.588       ;
; pll0|altpll_component|pll|clk[0]    ; 0.215  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.215  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.880 ; -8212.864     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.880 ; -355.240      ;
; pll0|altpll_component|pll|clk[0]    ; 2.571  ; 0.000         ;
; clkin                               ; 9.000  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                            ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node           ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+
; -16.253 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.545     ;
; -16.253 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.545     ;
; -16.245 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.537     ;
; -16.245 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.537     ;
; -16.219 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.511     ;
; -16.219 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.511     ;
; -16.214 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.511     ;
; -16.214 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.511     ;
; -16.214 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.511     ;
; -16.214 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.511     ;
; -16.214 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.511     ;
; -16.211 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.503     ;
; -16.211 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.503     ;
; -16.201 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.499     ;
; -16.201 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.499     ;
; -16.180 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.477     ;
; -16.180 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.477     ;
; -16.180 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.477     ;
; -16.180 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.477     ;
; -16.180 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.477     ;
; -16.167 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.465     ;
; -16.167 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.465     ;
; -16.127 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.745     ; 14.416     ;
; -16.127 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.745     ; 14.416     ;
; -16.126 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.418     ;
; -16.126 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.418     ;
; -16.119 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.745     ; 14.408     ;
; -16.119 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.745     ; 14.408     ;
; -16.118 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.410     ;
; -16.118 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.410     ;
; -16.115 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.407     ;
; -16.115 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.407     ;
; -16.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[2]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.401     ;
; -16.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[10]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.401     ;
; -16.107 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.399     ;
; -16.107 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.399     ;
; -16.101 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[11]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.393     ;
; -16.101 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[0]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.393     ;
; -16.099 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[1]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.744     ; 14.389     ;
; -16.099 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[9]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.744     ; 14.389     ;
; -16.095 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[15]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.387     ;
; -16.095 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[8]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.387     ;
; -16.095 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[14]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.387     ;
; -16.095 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[12]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.387     ;
; -16.095 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[13]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.387     ;
; -16.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.740     ; 14.382     ;
; -16.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.740     ; 14.382     ;
; -16.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.740     ; 14.382     ;
; -16.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.740     ; 14.382     ;
; -16.088 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.740     ; 14.382     ;
; -16.087 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.384     ;
; -16.087 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.384     ;
; -16.087 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.384     ;
; -16.087 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.384     ;
; -16.087 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.384     ;
; -16.076 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.373     ;
; -16.076 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.373     ;
; -16.076 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.373     ;
; -16.076 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.373     ;
; -16.076 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.373     ;
; -16.075 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.739     ; 14.370     ;
; -16.075 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.739     ; 14.370     ;
; -16.074 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.372     ;
; -16.074 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.372     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[13]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.368     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[0]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.367     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[1]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.367     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[2]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.367     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[3]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.367     ;
; -16.070 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[6]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.367     ;
; -16.065 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[1]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.744     ; 14.355     ;
; -16.065 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[9]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.744     ; 14.355     ;
; -16.063 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.361     ;
; -16.063 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.361     ;
; -16.061 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.353     ;
; -16.061 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.353     ;
; -16.061 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.353     ;
; -16.061 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.353     ;
; -16.061 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[13]          ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.742     ; 14.353     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[6]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[15]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[8]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[9]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[14]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[13]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.354     ;
; -16.057 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_udqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.355     ;
; -16.057 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_ldqm~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.355     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[7]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[11]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[8]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[1]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[3]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[4]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[2]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[0]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[5]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[10]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.053 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_dq[12]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.737     ; 14.350     ;
; -16.036 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[13]~en    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.736     ; 14.334     ;
; -16.024 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_dq[6]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.002        ; -1.738     ; 14.320     ;
+---------+----------------------------------------+-------------------+--------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuclk'                                                                                                                                        ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.678     ;
; -15.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.678     ;
; -15.650 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.678     ;
; -15.616 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.644     ;
; -15.616 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.644     ;
; -15.616 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.644     ;
; -15.584 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.629     ;
; -15.572 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 16.611     ;
; -15.550 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.595     ;
; -15.542 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.587     ;
; -15.538 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 16.577     ;
; -15.524 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 16.549     ;
; -15.524 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 16.549     ;
; -15.524 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 16.549     ;
; -15.523 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.551     ;
; -15.523 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.551     ;
; -15.523 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.551     ;
; -15.521 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.551     ;
; -15.521 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.551     ;
; -15.521 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.551     ;
; -15.521 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.551     ;
; -15.521 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.551     ;
; -15.516 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.561     ;
; -15.512 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.540     ;
; -15.512 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.540     ;
; -15.512 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.540     ;
; -15.508 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.553     ;
; -15.506 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.534     ;
; -15.506 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.534     ;
; -15.506 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|fec[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.534     ;
; -15.505 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[13]    ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 16.539     ;
; -15.493 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.538     ;
; -15.488 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 16.526     ;
; -15.487 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.517     ;
; -15.487 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.517     ;
; -15.487 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.517     ;
; -15.487 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.517     ;
; -15.487 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.517     ;
; -15.482 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.527     ;
; -15.478 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|cons_shfr[13]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.508     ;
; -15.471 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[13]    ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 16.505     ;
; -15.465 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.510     ;
; -15.459 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[11]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.504     ;
; -15.458 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.500     ;
; -15.457 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.502     ;
; -15.454 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpso2  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 16.492     ;
; -15.451 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.493     ;
; -15.447 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 16.488     ;
; -15.446 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.491     ;
; -15.446 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 16.482     ;
; -15.445 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 16.484     ;
; -15.444 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|cons_shfr[13]      ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.474     ;
; -15.440 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[14]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.485     ;
; -15.434 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 16.473     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[20]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[18]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[17]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[19]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[21]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.433 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[16]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.456     ;
; -15.431 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[13]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.476     ;
; -15.430 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[12]         ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 16.470     ;
; -15.428 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 16.467     ;
; -15.425 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.470     ;
; -15.422 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 16.444     ;
; -15.422 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 16.444     ;
; -15.422 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[8]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 16.444     ;
; -15.422 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[9]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 16.444     ;
; -15.422 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|consoleaddr[10]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 16.444     ;
; -15.419 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[2]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 16.448     ;
; -15.419 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_ifetch ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 16.459     ;
; -15.417 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[7]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.459     ;
; -15.416 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.458     ;
; -15.415 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.460     ;
; -15.413 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpao   ; cpuclk       ; cpuclk      ; 1.000        ; 0.009      ; 16.454     ;
; -15.406 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[13]         ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 16.437     ;
; -15.404 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.449     ;
; -15.402 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[5]   ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.444     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[20]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[18]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[17]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[19]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[21]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.399 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|consoleaddr[16]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 16.422     ;
; -15.398 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[15]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.443     ;
; -15.396 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_d[6]          ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 16.424     ;
; -15.396 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_d[12]         ; cpuclk       ; cpuclk      ; 1.000        ; 0.008      ; 16.436     ;
; -15.395 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 16.422     ;
; -15.395 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 16.422     ;
; -15.395 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 16.422     ;
; -15.395 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 16.422     ;
; -15.395 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 16.422     ;
; -15.394 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|trap_vector[4]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.424     ;
; -15.394 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|trap_vector[3]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.424     ;
; -15.394 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|trap_vector[5]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.424     ;
; -15.394 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|trap_vector[7]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.424     ;
; -15.394 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|trap_vector[6]     ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 16.424     ;
; -15.391 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[10]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.436     ;
; -15.390 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.010      ; 16.432     ;
; -15.389 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.013      ; 16.434     ;
+---------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                     ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.624      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.656 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.615      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.597      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.625 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.624 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.583      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.621 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.580      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.618 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.577      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.551 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.510      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.540 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.499      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.539 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.498      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.507 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.466      ;
; -1.501 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.460      ;
; -1.501 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.460      ;
; -1.501 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.460      ;
; -1.501 ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10] ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 1.000        ; -0.073     ; 2.460      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkin'                                                                                                                                                     ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.475 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.313      ; 1.320      ;
; -0.474 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.313      ; 1.319      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.393 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 1.241      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.332 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.178      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.262 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.607      ;
; -0.250 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.610      ;
; -0.250 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.610      ;
; -0.250 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.610      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.233 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.314      ; 1.079      ;
; -0.231 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.313      ; 1.076      ;
; -0.230 ; unibus:pdp11|kl11:kl1|tx_start         ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.313      ; 1.075      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.226 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.587      ;
; -0.186 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.314      ; 1.532      ;
; -0.186 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.314      ; 1.532      ;
; -0.183 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.544      ;
; -0.183 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.329      ; 1.544      ;
; -0.178 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.538      ;
; -0.178 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.538      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.173 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.305      ; 1.510      ;
; -0.166 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.526      ;
; -0.166 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.526      ;
; -0.165 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.525      ;
; -0.161 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.500      ;
; -0.161 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.500      ;
; -0.161 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.500      ;
; -0.155 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.322      ; 1.009      ;
; -0.155 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.322      ; 1.009      ;
; -0.141 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 0.989      ;
; -0.139 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 0.987      ;
; -0.073 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.418      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.070 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.430      ;
; -0.050 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.322      ; 1.404      ;
; -0.049 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.322      ; 1.403      ;
; -0.042 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 1.402      ;
; -0.040 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.385      ;
; -0.038 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.383      ;
; -0.038 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.383      ;
; -0.037 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.382      ;
; -0.037 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.382      ;
; -0.034 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.373      ;
; -0.031 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.370      ;
; -0.031 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.370      ;
; -0.031 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.370      ;
; -0.031 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.370      ;
; -0.031 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.307      ; 1.370      ;
; -0.005 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.302      ; 0.839      ;
; 0.010  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; 0.313      ; 1.335      ;
; 0.027  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; 0.322      ; 0.827      ;
; 0.031  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; 0.322      ; 0.823      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[9]                     ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[10]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[11]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[12]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[13]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[14]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[16]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
; 0.032  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[17]                    ; cpuclk       ; clkin       ; 1.000        ; 0.311      ; 1.311      ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuclk'                                                                                                                                         ;
+--------+-----------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.053 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr3_pcbb[16]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.737      ; 0.836      ;
; -0.993 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 0.905      ;
; -0.957 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[2]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 0.935      ;
; -0.883 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[4]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.728      ; 0.997      ;
; -0.882 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[8]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.728      ; 0.998      ;
; -0.881 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[5]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.728      ; 0.999      ;
; -0.880 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[3]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.728      ; 1.000      ;
; -0.880 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[7]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.728      ; 1.000      ;
; -0.840 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[6]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.052      ;
; -0.836 ; cpureset  ; unibus:pdp11|csdr:csdr0|cd_reg[4]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.734      ; 1.050      ;
; -0.835 ; cpureset  ; unibus:pdp11|csdr:csdr0|cd_reg[3]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.734      ; 1.051      ;
; -0.788 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.737      ; 1.101      ;
; -0.786 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.737      ; 1.103      ;
; -0.755 ; dati[3]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.142      ;
; -0.722 ; dati[5]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.175      ;
; -0.643 ; dati[15]  ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.254      ;
; -0.614 ; dati[14]  ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.283      ;
; -0.585 ; dati[6]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.312      ;
; -0.571 ; dati[7]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.326      ;
; -0.563 ; dati[13]  ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.334      ;
; -0.562 ; dati[4]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.335      ;
; -0.560 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[1]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.338      ;
; -0.548 ; dati[1]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.751      ; 1.355      ;
; -0.542 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[6]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.356      ;
; -0.540 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[6]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.358      ;
; -0.518 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[0]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.378      ;
; -0.514 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[1]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.378      ;
; -0.505 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[11]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.393      ;
; -0.490 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[8]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.397      ;
; -0.489 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[1]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.403      ;
; -0.484 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[0]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.741      ; 1.409      ;
; -0.483 ; cpureset  ; unibus:pdp11|cpu:cpu0|fps[7]                       ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.741      ; 1.410      ;
; -0.482 ; dati[9]   ; unibus:pdp11|cpu:cpu0|ir[9]                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.752      ; 1.422      ;
; -0.481 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[4]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.400      ;
; -0.479 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.402      ;
; -0.478 ; cpureset  ; unibus:pdp11|cpu:cpu0|rbus_waddr[1]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.414      ;
; -0.478 ; cpureset  ; unibus:pdp11|cpu:cpu0|rbus_waddr[2]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.414      ;
; -0.477 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[3]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.404      ;
; -0.476 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[3]                       ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.741      ; 1.417      ;
; -0.473 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.408      ;
; -0.471 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[6]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.425      ;
; -0.471 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[1]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.416      ;
; -0.469 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[1]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.427      ;
; -0.469 ; dati[2]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.749      ; 1.432      ;
; -0.463 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.418      ;
; -0.462 ; cpureset  ; unibus:pdp11|br4_state.br4_idle                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.726      ; 1.416      ;
; -0.460 ; dati[9]   ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.747      ; 1.439      ;
; -0.455 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[11]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.441      ;
; -0.451 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[8]                       ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.742      ; 1.443      ;
; -0.451 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[10]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.742      ; 1.443      ;
; -0.451 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[9]                       ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.742      ; 1.443      ;
; -0.450 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[2]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.736      ; 1.438      ;
; -0.445 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[2]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.451      ;
; -0.444 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[15]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.737      ; 1.445      ;
; -0.443 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[10]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.455      ;
; -0.440 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[14]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.447      ;
; -0.440 ; dati[12]  ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.457      ;
; -0.437 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.455      ;
; -0.435 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[2]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.463      ;
; -0.433 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[1]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.454      ;
; -0.431 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.739      ; 1.460      ;
; -0.431 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[15]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.467      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[0]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[7]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[6]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[3]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[15] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.428 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[13] ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.470      ;
; -0.427 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[2]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.741      ; 1.466      ;
; -0.426 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr0_port_command[2]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.740      ; 1.466      ;
; -0.425 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[12]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.733      ; 1.460      ;
; -0.425 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[13]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.733      ; 1.460      ;
; -0.425 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[14]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.733      ; 1.460      ;
; -0.425 ; cpureset  ; unibus:pdp11|cpu:cpu0|psw[15]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.733      ; 1.460      ;
; -0.425 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[7]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.456      ;
; -0.424 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[10]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.472      ;
; -0.421 ; dati[0]   ; unibus:pdp11|cons_parl                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.749      ; 1.480      ;
; -0.420 ; dati[11]  ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.477      ;
; -0.416 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[4]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.471      ;
; -0.416 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.744      ; 1.480      ;
; -0.415 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[6]  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.738      ; 1.475      ;
; -0.412 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[2]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.475      ;
; -0.412 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[6]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.736      ; 1.476      ;
; -0.412 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[9]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.746      ; 1.486      ;
; -0.412 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[10]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.737      ; 1.477      ;
; -0.411 ; dati[8]   ; unibus:pdp11|cons_parh                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.745      ; 1.486      ;
; -0.410 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[2]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.471      ;
; -0.410 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[6]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.736      ; 1.478      ;
; -0.410 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[11]         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.735      ; 1.477      ;
; -0.410 ; cpureset  ; unibus:pdp11|csdr:csdr0|cd_reg[0]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.734      ; 1.476      ;
; -0.410 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2]             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.729      ; 1.471      ;
; -0.407 ; cpureset  ; unibus:pdp11|cpu:cpu0|npg                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.727      ; 1.472      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[7]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[6]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[5]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[1]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[9]                ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[13]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.406 ; cpureset  ; unibus:pdp11|csdr:csdr0|bus_dati[14]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.743      ; 1.489      ;
; -0.404 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in[7]               ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.736      ; 1.484      ;
+--------+-----------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkin'                                                                                                                                                                                  ;
+--------+------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.668 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.047      ; 1.543      ;
; -0.642 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.579      ;
; -0.611 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.607      ;
; -0.611 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.607      ;
; -0.611 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.607      ;
; -0.610 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.608      ;
; -0.603 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.619      ;
; -0.603 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.619      ;
; -0.603 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.619      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[3]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[5]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[7]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.592 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[8]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.635      ;
; -0.589 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.633      ;
; -0.589 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.633      ;
; -0.589 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.633      ;
; -0.589 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.633      ;
; -0.589 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.058      ; 1.633      ;
; -0.585 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.059      ; 1.638      ;
; -0.574 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.647      ;
; -0.561 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.059      ; 1.662      ;
; -0.557 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.661      ;
; -0.557 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.661      ;
; -0.557 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.661      ;
; -0.551 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.054      ; 1.667      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.541 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.057      ; 1.680      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[9]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[10]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[12]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[13]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[14]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[16]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.538 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[15]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.063      ; 1.689      ;
; -0.525 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.045      ; 1.684      ;
; -0.525 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.045      ; 1.684      ;
; -0.525 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.045      ; 1.684      ;
; -0.525 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.045      ; 1.684      ;
; -0.525 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.045      ; 1.684      ;
; -0.494 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.718      ;
; -0.494 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.718      ;
; -0.494 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.718      ;
; -0.493 ; cpureset                                       ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.059      ; 1.730      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; -0.477 ; cpureset                                       ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.012        ; 2.048      ; 1.735      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]       ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kw11l:kw0|lineclk                 ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[0]              ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[1]              ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[2]              ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|rxf                      ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_copy                ; unibus:pdp11|kl11:kl0|recv_copy                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_buf_loaded          ; unibus:pdp11|kl11:kl1|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit  ; unibus:pdp11|kl11:kl1|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_bit[0]              ; unibus:pdp11|kl11:kl1|xmit_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_bit[1]              ; unibus:pdp11|kl11:kl1|xmit_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_bit[2]              ; unibus:pdp11|kl11:kl1|xmit_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit ; unibus:pdp11|kl11:kl1|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data     ; unibus:pdp11|kl11:kl1|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle     ; unibus:pdp11|kl11:kl1|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|rxf                      ; unibus:pdp11|kl11:kl1|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|recv_state.recv_idle     ; unibus:pdp11|kl11:kl1|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl1|recv_state.recv_data     ; unibus:pdp11|kl11:kl1|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpureset                 ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_addr[7]~reg0        ; dram_addr[7]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_cas_n~reg0          ; dram_cas_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_cs_n~reg0           ; dram_cs_n~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.253 ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.316 ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.468      ;
; 0.323 ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.329 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.255     ; 0.367      ;
; 0.329 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.255     ; 0.367      ;
; 0.331 ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.359 ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; dram_fsm.dram_c5         ; dram_fsm.dram_c6         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; dram_fsm.dram_c13        ; dram_fsm.dram_c14        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.383 ; dram_fsm.dram_c12        ; dram_fsm.dram_c13        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.416 ; dram_fsm.dram_pwron_prew ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.464 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.613      ;
; 0.474 ; dram_fsm.dram_pwron_mrsw ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.626      ;
; 0.477 ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.629      ;
; 0.479 ; dram_fsm.dram_pwron_mrs  ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.628      ;
; 0.488 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_ref  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.643      ;
; 0.494 ; dram_fsm.dram_c7         ; dram_fsm.dram_c8         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.639      ;
; 0.497 ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.510 ; dram_fsm.dram_c9         ; dram_fsm.dram_c10        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.655      ;
; 0.511 ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; dram_fsm.dram_idle       ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.532 ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; dram_counter[1]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; dram_counter[3]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; dram_fsm.dram_c8         ; dram_fsm.dram_c9         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.695      ;
; 0.536 ; cpuresetlength[5]        ; cpuresetlength[5]        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; dram_refresh_count[1]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; dram_addr[8]~reg0        ; dram_addr[8]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; dram_fsm.dram_c6         ; dram_addr[9]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.700      ;
; 0.544 ; dram_fsm.dram_pwron_refw ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; dram_counter[7]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; dram_counter[9]          ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; dram_refresh_count[5]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; dram_counter[11]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart                                                                                 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[4]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[5]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                                                                                                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1wait                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                                                                                                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                                                                                                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[1]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[46]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[12]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.454      ;
; 0.244 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.455      ;
; 0.244 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[3]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.455      ;
; 0.244 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.455      ;
; 0.244 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.455      ;
; 0.245 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[13]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.456      ;
; 0.247 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[14]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.458      ;
; 0.248 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[1]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.459      ;
; 0.249 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.460      ;
; 0.249 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[11]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.460      ;
; 0.249 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.460      ;
; 0.250 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.461      ;
; 0.250 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.461      ;
; 0.252 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.463      ;
; 0.252 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[2]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.073      ; 0.463      ;
; 0.286 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.438      ;
; 0.292 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_mosi                                                                                                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.444      ;
; 0.311 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                                                                                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.463      ;
; 0.325 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd55          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd55                                                                                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[40]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41                                                                                             ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[11]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[43]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[44]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[41]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[42]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[9]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[10]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[13]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[14]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.001      ; 0.487      ;
; 0.336 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.490      ;
; 0.339 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.491      ;
; 0.339 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.491      ;
; 0.340 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.494      ;
; 0.342 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.495      ;
; 0.344 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.496      ;
; 0.345 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.497      ;
; 0.347 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.499      ;
; 0.347 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                                                                                                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.499      ;
; 0.350 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.502      ;
; 0.352 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                                                                                                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.504      ;
; 0.355 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[12]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.508      ;
; 0.363 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd8                                                                                               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[4]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[5]                                                                                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[0]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[10]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[11]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[12]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[13]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[14]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[15]          ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[1]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[2]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[3]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[4]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[5]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[6]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[7]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[8]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; addrq[9]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.571 ; 3.571        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx             ; clkin                               ; 1.970 ; 1.970 ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; 2.145 ; 2.145 ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 2.428 ; 2.428 ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 2.428 ; 2.428 ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 2.300 ; 2.300 ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 2.377 ; 2.377 ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 2.224 ; 2.224 ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 2.315 ; 2.315 ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 2.340 ; 2.340 ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 2.385 ; 2.385 ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 2.219 ; 2.219 ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 2.293 ; 2.293 ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 2.312 ; 2.312 ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 2.167 ; 2.167 ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 2.311 ; 2.311 ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; 2.744 ; 2.744 ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; 5.902 ; 5.902 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 5.026 ; 5.026 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.284 ; 5.284 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 5.379 ; 5.379 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 4.552 ; 4.552 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 5.419 ; 5.419 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 5.665 ; 5.665 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 5.902 ; 5.902 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 4.490 ; 4.490 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 4.269 ; 4.269 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 4.105 ; 4.105 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 4.277 ; 4.277 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 4.213 ; 4.213 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 4.626 ; 4.626 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 5.634 ; 5.634 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 4.303 ; 4.303 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 4.528 ; 4.528 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; 5.433 ; 5.433 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.034 ; 4.034 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx             ; clkin                               ; -1.850 ; -1.850 ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; -2.025 ; -2.025 ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; -2.002 ; -2.002 ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; -2.295 ; -2.295 ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; -2.165 ; -2.165 ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; -2.209 ; -2.209 ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; -2.006 ; -2.006 ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; -2.169 ; -2.169 ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; -2.218 ; -2.218 ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; -2.259 ; -2.259 ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; -2.002 ; -2.002 ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; -2.153 ; -2.153 ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; -2.136 ; -2.136 ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; -2.045 ; -2.045 ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; -2.188 ; -2.188 ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; -1.983 ; -1.983 ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; -3.985 ; -3.985 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; -4.906 ; -4.906 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; -5.164 ; -5.164 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; -5.259 ; -5.259 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; -4.432 ; -4.432 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; -5.299 ; -5.299 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; -5.545 ; -5.545 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; -5.782 ; -5.782 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; -4.370 ; -4.370 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; -4.149 ; -4.149 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; -3.985 ; -3.985 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; -4.157 ; -4.157 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; -4.093 ; -4.093 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; -4.506 ; -4.506 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; -5.514 ; -5.514 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; -4.183 ; -4.183 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; -4.408 ; -4.408 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; -3.753 ; -3.753 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -2.475 ; -2.475 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 4.033  ; 4.033  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 4.396  ; 4.396  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 4.351  ; 4.351  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 4.109  ; 4.109  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 4.067  ; 4.067  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 3.896  ; 3.896  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 3.853  ; 3.853  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 3.838  ; 3.838  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 3.804  ; 3.804  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 3.918  ; 3.918  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 3.592  ; 3.592  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 3.728  ; 3.728  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 3.797  ; 3.797  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 3.585  ; 3.585  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 4.076  ; 4.076  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 4.109  ; 4.109  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 3.792  ; 3.792  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 3.985  ; 3.985  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 4.418  ; 4.418  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 4.306  ; 4.306  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 4.418  ; 4.418  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 3.774  ; 3.774  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 3.911  ; 3.911  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 3.990  ; 3.990  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 3.917  ; 3.917  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.636  ; 4.636  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.596  ; 4.596  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.625  ; 4.625  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.564  ; 4.564  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.560  ; 4.560  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.636  ; 4.636  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 5.176  ; 5.176  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 5.128  ; 5.128  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 5.176  ; 5.176  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 5.153  ; 5.153  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 5.156  ; 5.156  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 5.175  ; 5.175  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.479  ; 4.479  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 5.249  ; 5.249  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.438  ; 4.438  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.682  ; 4.682  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.715  ; 4.715  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.718  ; 4.718  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.707  ; 4.707  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.689  ; 4.689  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 5.249  ; 5.249  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 5.377  ; 5.377  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.106  ; 5.106  ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 4.942  ; 4.942  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.377  ; 5.377  ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 4.489  ; 4.489  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 4.589  ; 4.589  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 5.186  ; 5.186  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 4.924  ; 4.924  ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.350  ; 3.350  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.730  ; 3.730  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.517  ; 4.517  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.105  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 4.867  ; 4.867  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 4.867  ; 4.867  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.719  ; 2.719  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.701  ; 2.701  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 3.088  ; 3.088  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.485  ; 2.485  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 3.082  ; 3.082  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 3.538  ; 3.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 3.095  ; 3.095  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.989  ; 2.989  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.534  ; 2.534  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 3.165  ; 3.165  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 3.144  ; 3.144  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 3.096  ; 3.096  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 3.437  ; 3.437  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 3.038  ; 3.038  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 4.506  ; 4.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 2.477  ; 2.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.368  ; 2.368  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 3.745  ; 3.745  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.622  ; 2.622  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.698  ; 2.698  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 4.075  ; 4.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 3.869  ; 3.869  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 4.506  ; 4.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.292  ; 2.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.822  ; 2.822  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 3.417  ; 3.417  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.538  ; 2.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.804  ; 2.804  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.754  ; 2.754  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.558  ; 2.558  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.480  ; 2.480  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.613  ; 2.613  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 4.715  ; 4.715  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.933  ; 2.933  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.293  ; 5.293  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 5.292  ; 5.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 4.244  ; 4.244  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 5.292  ; 5.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 4.495  ; 4.495  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 4.748  ; 4.748  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 4.166  ; 4.166  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 4.320  ; 4.320  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 4.308  ; 4.308  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 3.844  ; 3.844  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 3.844  ; 3.844  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 3.757  ; 3.757  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 3.723  ; 3.723  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 3.742  ; 3.742  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 3.744  ; 3.744  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 3.818  ; 3.818  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 3.826  ; 3.826  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 4.687  ; 4.687  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 4.101  ; 4.101  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 4.548  ; 4.548  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 4.076  ; 4.076  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.687  ; 4.687  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 3.745  ; 3.745  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 3.662  ; 3.662  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 4.373  ; 4.373  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 4.183  ; 4.183  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 3.514  ; 3.514  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 3.806  ; 3.806  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.183  ; 4.183  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 3.362  ; 3.362  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 3.631  ; 3.631  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 3.574  ; 3.574  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 3.692  ; 3.692  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.993  ; 4.993  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.523  ; 4.523  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.993  ; 4.993  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.500  ; 4.500  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.817  ; 4.817  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.394  ; 4.394  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.817  ; 4.817  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.437  ; 4.437  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.578  ; 4.578  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.366  ; 4.366  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.961  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.961  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 4.033  ; 4.033  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 4.396  ; 4.396  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 4.351  ; 4.351  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 3.585  ; 3.585  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 4.067  ; 4.067  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 3.896  ; 3.896  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 3.853  ; 3.853  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 3.838  ; 3.838  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 3.804  ; 3.804  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 3.918  ; 3.918  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 3.592  ; 3.592  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 3.728  ; 3.728  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 3.797  ; 3.797  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 3.585  ; 3.585  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 4.076  ; 4.076  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 4.109  ; 4.109  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 3.792  ; 3.792  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 3.792  ; 3.792  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 3.985  ; 3.985  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 3.774  ; 3.774  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 4.306  ; 4.306  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 4.418  ; 4.418  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 3.774  ; 3.774  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 3.911  ; 3.911  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 3.990  ; 3.990  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 3.917  ; 3.917  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.596  ; 4.596  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.625  ; 4.625  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.564  ; 4.564  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.560  ; 4.560  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.636  ; 4.636  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 4.479  ; 4.479  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 5.128  ; 5.128  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 5.176  ; 5.176  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 5.153  ; 5.153  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 5.156  ; 5.156  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 5.175  ; 5.175  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.479  ; 4.479  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 4.438  ; 4.438  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.438  ; 4.438  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.682  ; 4.682  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.715  ; 4.715  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.718  ; 4.718  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.707  ; 4.707  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.689  ; 4.689  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 5.249  ; 5.249  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 4.489  ; 4.489  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.106  ; 5.106  ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 4.942  ; 4.942  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.377  ; 5.377  ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 4.489  ; 4.489  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 4.589  ; 4.589  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 5.186  ; 5.186  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 4.924  ; 4.924  ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.350  ; 3.350  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.730  ; 3.730  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.517  ; 2.105  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.105  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 2.485  ; 2.485  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 4.867  ; 4.867  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.719  ; 2.719  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.701  ; 2.701  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 3.088  ; 3.088  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.485  ; 2.485  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 3.082  ; 3.082  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 3.538  ; 3.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 3.095  ; 3.095  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.989  ; 2.989  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.534  ; 2.534  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 3.165  ; 3.165  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 3.144  ; 3.144  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 3.096  ; 3.096  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 3.437  ; 3.437  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 3.038  ; 3.038  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 2.292  ; 2.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 2.477  ; 2.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.368  ; 2.368  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 3.745  ; 3.745  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.622  ; 2.622  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.698  ; 2.698  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 4.075  ; 4.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 3.869  ; 3.869  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 4.506  ; 4.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.292  ; 2.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.822  ; 2.822  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 3.417  ; 3.417  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.538  ; 2.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.804  ; 2.804  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.754  ; 2.754  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.558  ; 2.558  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.480  ; 2.480  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.613  ; 2.613  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 4.715  ; 4.715  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.933  ; 2.933  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.293  ; 5.293  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 3.209  ; 3.209  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 3.287  ; 3.287  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 3.725  ; 3.725  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 3.542  ; 3.542  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 3.791  ; 3.791  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 3.209  ; 3.209  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 3.359  ; 3.359  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 3.351  ; 3.351  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 3.350  ; 3.350  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 3.471  ; 3.471  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 3.384  ; 3.384  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 3.350  ; 3.350  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 3.368  ; 3.368  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 3.370  ; 3.370  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 3.449  ; 3.449  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 3.452  ; 3.452  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 3.263  ; 3.263  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 3.332  ; 3.332  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 3.786  ; 3.786  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 3.637  ; 3.637  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.251  ; 4.251  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 3.340  ; 3.340  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 3.263  ; 3.263  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 3.934  ; 3.934  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 3.178  ; 3.178  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 3.333  ; 3.333  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 3.625  ; 3.625  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.002  ; 4.002  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 3.178  ; 3.178  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 3.448  ; 3.448  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 3.389  ; 3.389  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 3.509  ; 3.509  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.500  ; 4.500  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.523  ; 4.523  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.993  ; 4.993  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.500  ; 4.500  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.394  ; 4.394  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.394  ; 4.394  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.817  ; 4.817  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.437  ; 4.437  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.578  ; 4.578  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.366  ; 4.366  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.961  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.961  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; rx         ; redled[6]   ;    ; 5.403 ; 5.403 ;    ;
; rx1        ; redled[4]   ;    ; 5.015 ; 5.015 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; rx         ; redled[6]   ;    ; 5.403 ; 5.403 ;    ;
; rx1        ; redled[4]   ;    ; 5.015 ; 5.015 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+----------------+------------+-------+------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-------+------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 3.435 ;      ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 3.926 ;      ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 3.435 ;      ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 3.446 ;      ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 3.589 ;      ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 3.537 ;      ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 3.539 ;      ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 3.532 ;      ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 3.548 ;      ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 3.759 ;      ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 3.557 ;      ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 3.657 ;      ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 3.822 ;      ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 2.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 5.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 2.461 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 2.305 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 3.116 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 3.724 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 2.756 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 3.204 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 3.265 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 3.440 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 3.202 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 2.193 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 2.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 2.579 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 2.489 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 3.502 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 2.536 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-------+------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+----------------+------------+-------+------+------------+----------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-------+------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 3.435 ;      ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 3.926 ;      ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 3.435 ;      ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 3.446 ;      ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 3.589 ;      ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 3.537 ;      ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 3.539 ;      ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 3.532 ;      ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 3.548 ;      ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 3.759 ;      ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 3.557 ;      ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 3.657 ;      ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 3.822 ;      ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 2.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 5.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 2.461 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 2.305 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 3.116 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 3.724 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 2.756 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 3.204 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 3.265 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 3.440 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 3.202 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 2.193 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 2.108 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 2.579 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 2.489 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 3.502 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 2.536 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-------+------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 3.435     ;           ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 3.926     ;           ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 3.435     ;           ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 3.446     ;           ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 3.589     ;           ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 3.537     ;           ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 3.539     ;           ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 3.532     ;           ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 3.548     ;           ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 3.759     ;           ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 3.557     ;           ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 3.657     ;           ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 3.822     ;           ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 2.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 5.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 2.461     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 2.305     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 3.116     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 3.724     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 2.756     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 3.204     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 3.265     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 3.440     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 3.202     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 2.193     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 2.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 2.579     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 2.489     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 3.502     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 2.536     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+----------------+------------+-----------+-----------+------------+----------------------------------+
; panel_col[*]   ; cpuclk     ; 3.435     ;           ; Rise       ; cpuclk                           ;
;  panel_col[0]  ; cpuclk     ; 3.926     ;           ; Rise       ; cpuclk                           ;
;  panel_col[1]  ; cpuclk     ; 3.435     ;           ; Rise       ; cpuclk                           ;
;  panel_col[2]  ; cpuclk     ; 3.446     ;           ; Rise       ; cpuclk                           ;
;  panel_col[3]  ; cpuclk     ; 3.589     ;           ; Rise       ; cpuclk                           ;
;  panel_col[4]  ; cpuclk     ; 3.537     ;           ; Rise       ; cpuclk                           ;
;  panel_col[5]  ; cpuclk     ; 3.539     ;           ; Rise       ; cpuclk                           ;
;  panel_col[6]  ; cpuclk     ; 3.532     ;           ; Rise       ; cpuclk                           ;
;  panel_col[7]  ; cpuclk     ; 3.548     ;           ; Rise       ; cpuclk                           ;
;  panel_col[8]  ; cpuclk     ; 3.759     ;           ; Rise       ; cpuclk                           ;
;  panel_col[9]  ; cpuclk     ; 3.557     ;           ; Rise       ; cpuclk                           ;
;  panel_col[10] ; cpuclk     ; 3.657     ;           ; Rise       ; cpuclk                           ;
;  panel_col[11] ; cpuclk     ; 3.822     ;           ; Rise       ; cpuclk                           ;
; dram_dq[*]     ; clkin      ; 2.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]    ; clkin      ; 5.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]    ; clkin      ; 2.461     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]    ; clkin      ; 2.305     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]    ; clkin      ; 3.116     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]    ; clkin      ; 3.724     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]    ; clkin      ; 2.756     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]    ; clkin      ; 3.204     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]    ; clkin      ; 3.265     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]    ; clkin      ; 3.440     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]    ; clkin      ; 3.202     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10]   ; clkin      ; 2.193     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11]   ; clkin      ; 2.108     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12]   ; clkin      ; 2.579     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13]   ; clkin      ; 2.489     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14]   ; clkin      ; 3.502     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15]   ; clkin      ; 2.536     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+----------------+------------+-----------+-----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+
; Clock                                ; Setup       ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+
; Worst-case Slack                     ; -42.331     ; -1.053   ; N/A      ; N/A     ; -2.064              ;
;  clkin                               ; -2.363      ; -0.668   ; N/A      ; N/A     ; 8.889               ;
;  cpuclk                              ; -42.331     ; -1.053   ; N/A      ; N/A     ; -2.064              ;
;  pll0|altpll_component|pll|clk[0]    ; -39.957     ; 0.051    ; N/A      ; N/A     ; 2.460               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -5.037      ; 0.215    ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS                      ; -146045.931 ; -289.802 ; 0.0      ; 0.0     ; -10487.25           ;
;  clkin                               ; -243.384    ; -37.588  ; N/A      ; N/A     ; 0.000               ;
;  cpuclk                              ; -141499.381 ; -252.214 ; N/A      ; N/A     ; -10076.016          ;
;  pll0|altpll_component|pll|clk[0]    ; -3494.318   ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -808.848    ; 0.000    ; N/A      ; N/A     ; -411.234            ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx             ; clkin                               ; 4.473  ; 4.473  ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; 4.548  ; 4.548  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 5.163  ; 5.163  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 5.153  ; 5.153  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 5.031  ; 5.031  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 5.163  ; 5.163  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 4.714  ; 4.714  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 4.905  ; 4.905  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 5.066  ; 5.066  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 5.113  ; 5.113  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 4.711  ; 4.711  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 5.016  ; 5.016  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 4.827  ; 4.827  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 4.523  ; 4.523  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 4.863  ; 4.863  ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; 6.038  ; 6.038  ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; 11.449 ; 11.449 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 9.274  ; 9.274  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 9.752  ; 9.752  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 9.942  ; 9.942  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 8.188  ; 8.188  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 10.070 ; 10.070 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 10.847 ; 10.847 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 11.449 ; 11.449 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 7.948  ; 7.948  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 7.584  ; 7.584  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 7.164  ; 7.164  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 7.549  ; 7.549  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 7.321  ; 7.321  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 8.500  ; 8.500  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 10.367 ; 10.367 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 7.622  ; 7.622  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 8.226  ; 8.226  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; 10.357 ; 10.357 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.305  ; 9.305  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx             ; clkin                               ; -1.850 ; -1.850 ; Rise       ; clkin                               ;
; rx1            ; clkin                               ; -2.025 ; -2.025 ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; -2.002 ; -2.002 ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; -2.295 ; -2.295 ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; -2.165 ; -2.165 ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; -2.209 ; -2.209 ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; -2.006 ; -2.006 ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; -2.169 ; -2.169 ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; -2.218 ; -2.218 ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; -2.259 ; -2.259 ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; -2.002 ; -2.002 ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; -2.153 ; -2.153 ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; -2.136 ; -2.136 ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; -2.045 ; -2.045 ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; -2.188 ; -2.188 ; Rise       ; cpuclk                              ;
; xu_miso        ; cpuclk                              ; -1.983 ; -1.983 ; Rise       ; cpuclk                              ;
; dram_dq[*]     ; clkin                               ; -3.985 ; -3.985 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; -4.906 ; -4.906 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; -5.164 ; -5.164 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; -5.259 ; -5.259 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; -4.432 ; -4.432 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; -5.299 ; -5.299 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; -5.545 ; -5.545 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; -5.782 ; -5.782 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; -4.370 ; -4.370 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; -4.149 ; -4.149 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; -3.985 ; -3.985 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; -4.157 ; -4.157 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; -4.093 ; -4.093 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; -4.506 ; -4.506 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; -5.514 ; -5.514 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; -4.183 ; -4.183 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; -4.408 ; -4.408 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; resetbtn       ; clkin                               ; -3.753 ; -3.753 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -2.475 ; -2.475 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 8.410  ; 8.410  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 7.561  ; 7.561  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 8.444  ; 8.444  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 8.297  ; 8.297  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 8.064  ; 8.064  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 7.841  ; 7.841  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 7.492  ; 7.492  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 7.304  ; 7.304  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 7.269  ; 7.269  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 7.393  ; 7.393  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 7.470  ; 7.470  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 6.815  ; 6.815  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 6.957  ; 6.957  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 7.211  ; 7.211  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 6.806  ; 6.806  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 8.064  ; 8.064  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 8.033  ; 8.033  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 9.041  ; 9.041  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 9.041  ; 9.041  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 7.217  ; 7.217  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 7.738  ; 7.738  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 8.851  ; 8.851  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 8.570  ; 8.570  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 8.851  ; 8.851  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 7.179  ; 7.179  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 7.507  ; 7.507  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 7.664  ; 7.664  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 7.670  ; 7.670  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 9.770  ; 9.770  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 9.410  ; 9.410  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 9.363  ; 9.363  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 9.392  ; 9.392  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 9.103  ; 9.103  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 9.135  ; 9.135  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 9.130  ; 9.130  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 9.410  ; 9.410  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 10.845 ; 10.845 ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 10.618 ; 10.618 ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 10.845 ; 10.845 ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 10.799 ; 10.799 ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 10.800 ; 10.800 ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 10.822 ; 10.822 ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 8.975  ; 8.975  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 10.934 ; 10.934 ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 8.934  ; 8.934  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 9.468  ; 9.468  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 9.489  ; 9.489  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 9.501  ; 9.501  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 9.493  ; 9.493  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 9.475  ; 9.475  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 10.934 ; 10.934 ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 11.113 ; 11.113 ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 10.580 ; 10.580 ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 9.970  ; 9.970  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 11.113 ; 11.113 ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 8.998  ; 8.998  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 9.320  ; 9.320  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 10.839 ; 10.839 ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 10.107 ; 10.107 ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 6.219  ; 6.219  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 7.189  ; 7.189  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 9.255  ; 9.255  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.596  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 12.094 ; 12.094 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 12.094 ; 12.094 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.587  ; 6.587  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 6.555  ; 6.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 7.717  ; 7.717  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 6.063  ; 6.063  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 7.553  ; 7.553  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 8.498  ; 8.498  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 7.784  ; 7.784  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 7.155  ; 7.155  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 6.224  ; 6.224  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 7.630  ; 7.630  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 7.848  ; 7.848  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 7.506  ; 7.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 8.454  ; 8.454  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 7.347  ; 7.347  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 11.117 ; 11.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 5.958  ; 5.958  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.643  ; 5.643  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 9.075  ; 9.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 6.364  ; 6.364  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 6.546  ; 6.546  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 9.730  ; 9.730  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 9.555  ; 9.555  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 11.117 ; 11.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 6.760  ; 6.760  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 8.572  ; 8.572  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 6.229  ; 6.229  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 6.897  ; 6.897  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 6.739  ; 6.739  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 6.207  ; 6.207  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 6.016  ; 6.016  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.471  ; 6.471  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 11.693 ; 11.693 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 7.287  ; 7.287  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 13.250 ; 13.250 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 13.117 ; 13.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 10.599 ; 10.599 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 13.117 ; 13.117 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 11.101 ; 11.101 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 11.942 ; 11.942 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 10.321 ; 10.321 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 10.789 ; 10.789 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 10.740 ; 10.740 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 9.655  ; 9.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 9.655  ; 9.655  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 9.404  ; 9.404  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 9.343  ; 9.343  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 9.359  ; 9.359  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 9.370  ; 9.370  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 9.535  ; 9.535  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 9.522  ; 9.522  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 11.489 ; 11.489 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 10.248 ; 10.248 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 11.281 ; 11.281 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 10.251 ; 10.251 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 11.489 ; 11.489 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 9.404  ; 9.404  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 9.211  ; 9.211  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 11.046 ; 11.046 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 10.513 ; 10.513 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 8.802  ; 8.802  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 9.375  ; 9.375  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 10.513 ; 10.513 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 8.384  ; 8.384  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 9.217  ; 9.217  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 8.923  ; 8.923  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 9.179  ; 9.179  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072  ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.249 ; 10.249 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.958  ; 8.958  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 10.249 ; 10.249 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.867  ; 8.867  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.847  ; 9.847  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.637  ; 8.637  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.847  ; 9.847  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.785  ; 8.785  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.199  ; 9.199  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8.680  ; 8.680  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 6.579  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 6.579  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; redled[*]      ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
;  redled[5]     ; clkin                               ; 4.373  ; 4.373  ; Rise       ; clkin                               ;
; tx             ; clkin                               ; 4.033  ; 4.033  ; Rise       ; clkin                               ;
; tx1            ; clkin                               ; 4.396  ; 4.396  ; Rise       ; clkin                               ;
; xu_debug_tx    ; clkin                               ; 4.351  ; 4.351  ; Rise       ; clkin                               ;
; panel_col[*]   ; cpuclk                              ; 3.585  ; 3.585  ; Rise       ; cpuclk                              ;
;  panel_col[0]  ; cpuclk                              ; 4.067  ; 4.067  ; Rise       ; cpuclk                              ;
;  panel_col[1]  ; cpuclk                              ; 3.896  ; 3.896  ; Rise       ; cpuclk                              ;
;  panel_col[2]  ; cpuclk                              ; 3.853  ; 3.853  ; Rise       ; cpuclk                              ;
;  panel_col[3]  ; cpuclk                              ; 3.838  ; 3.838  ; Rise       ; cpuclk                              ;
;  panel_col[4]  ; cpuclk                              ; 3.804  ; 3.804  ; Rise       ; cpuclk                              ;
;  panel_col[5]  ; cpuclk                              ; 3.918  ; 3.918  ; Rise       ; cpuclk                              ;
;  panel_col[6]  ; cpuclk                              ; 3.592  ; 3.592  ; Rise       ; cpuclk                              ;
;  panel_col[7]  ; cpuclk                              ; 3.728  ; 3.728  ; Rise       ; cpuclk                              ;
;  panel_col[8]  ; cpuclk                              ; 3.797  ; 3.797  ; Rise       ; cpuclk                              ;
;  panel_col[9]  ; cpuclk                              ; 3.585  ; 3.585  ; Rise       ; cpuclk                              ;
;  panel_col[10] ; cpuclk                              ; 4.076  ; 4.076  ; Rise       ; cpuclk                              ;
;  panel_col[11] ; cpuclk                              ; 4.109  ; 4.109  ; Rise       ; cpuclk                              ;
; panel_row[*]   ; cpuclk                              ; 3.792  ; 3.792  ; Rise       ; cpuclk                              ;
;  panel_row[0]  ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
;  panel_row[1]  ; cpuclk                              ; 3.792  ; 3.792  ; Rise       ; cpuclk                              ;
;  panel_row[2]  ; cpuclk                              ; 3.985  ; 3.985  ; Rise       ; cpuclk                              ;
; panel_xled[*]  ; cpuclk                              ; 3.774  ; 3.774  ; Rise       ; cpuclk                              ;
;  panel_xled[0] ; cpuclk                              ; 4.306  ; 4.306  ; Rise       ; cpuclk                              ;
;  panel_xled[1] ; cpuclk                              ; 4.418  ; 4.418  ; Rise       ; cpuclk                              ;
;  panel_xled[2] ; cpuclk                              ; 3.774  ; 3.774  ; Rise       ; cpuclk                              ;
;  panel_xled[3] ; cpuclk                              ; 3.911  ; 3.911  ; Rise       ; cpuclk                              ;
;  panel_xled[4] ; cpuclk                              ; 3.990  ; 3.990  ; Rise       ; cpuclk                              ;
;  panel_xled[5] ; cpuclk                              ; 3.917  ; 3.917  ; Rise       ; cpuclk                              ;
; redled[*]      ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
;  redled[7]     ; cpuclk                              ; 4.944  ; 4.944  ; Rise       ; cpuclk                              ;
; sseg0[*]       ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[0]      ; cpuclk                              ; 4.596  ; 4.596  ; Rise       ; cpuclk                              ;
;  sseg0[1]      ; cpuclk                              ; 4.625  ; 4.625  ; Rise       ; cpuclk                              ;
;  sseg0[2]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[3]      ; cpuclk                              ; 4.544  ; 4.544  ; Rise       ; cpuclk                              ;
;  sseg0[4]      ; cpuclk                              ; 4.564  ; 4.564  ; Rise       ; cpuclk                              ;
;  sseg0[5]      ; cpuclk                              ; 4.560  ; 4.560  ; Rise       ; cpuclk                              ;
;  sseg0[6]      ; cpuclk                              ; 4.636  ; 4.636  ; Rise       ; cpuclk                              ;
; sseg1[*]       ; cpuclk                              ; 4.479  ; 4.479  ; Rise       ; cpuclk                              ;
;  sseg1[0]      ; cpuclk                              ; 5.128  ; 5.128  ; Rise       ; cpuclk                              ;
;  sseg1[1]      ; cpuclk                              ; 5.176  ; 5.176  ; Rise       ; cpuclk                              ;
;  sseg1[2]      ; cpuclk                              ; 5.153  ; 5.153  ; Rise       ; cpuclk                              ;
;  sseg1[3]      ; cpuclk                              ; 5.156  ; 5.156  ; Rise       ; cpuclk                              ;
;  sseg1[4]      ; cpuclk                              ; 5.175  ; 5.175  ; Rise       ; cpuclk                              ;
;  sseg1[5]      ; cpuclk                              ; 4.479  ; 4.479  ; Rise       ; cpuclk                              ;
;  sseg1[6]      ; cpuclk                              ; 4.482  ; 4.482  ; Rise       ; cpuclk                              ;
; sseg2[*]       ; cpuclk                              ; 4.438  ; 4.438  ; Rise       ; cpuclk                              ;
;  sseg2[0]      ; cpuclk                              ; 4.438  ; 4.438  ; Rise       ; cpuclk                              ;
;  sseg2[1]      ; cpuclk                              ; 4.682  ; 4.682  ; Rise       ; cpuclk                              ;
;  sseg2[2]      ; cpuclk                              ; 4.715  ; 4.715  ; Rise       ; cpuclk                              ;
;  sseg2[3]      ; cpuclk                              ; 4.718  ; 4.718  ; Rise       ; cpuclk                              ;
;  sseg2[4]      ; cpuclk                              ; 4.707  ; 4.707  ; Rise       ; cpuclk                              ;
;  sseg2[5]      ; cpuclk                              ; 4.689  ; 4.689  ; Rise       ; cpuclk                              ;
;  sseg2[6]      ; cpuclk                              ; 5.249  ; 5.249  ; Rise       ; cpuclk                              ;
; sseg3[*]       ; cpuclk                              ; 4.489  ; 4.489  ; Rise       ; cpuclk                              ;
;  sseg3[0]      ; cpuclk                              ; 5.106  ; 5.106  ; Rise       ; cpuclk                              ;
;  sseg3[1]      ; cpuclk                              ; 4.942  ; 4.942  ; Rise       ; cpuclk                              ;
;  sseg3[2]      ; cpuclk                              ; 5.377  ; 5.377  ; Rise       ; cpuclk                              ;
;  sseg3[3]      ; cpuclk                              ; 4.489  ; 4.489  ; Rise       ; cpuclk                              ;
;  sseg3[4]      ; cpuclk                              ; 4.589  ; 4.589  ; Rise       ; cpuclk                              ;
;  sseg3[5]      ; cpuclk                              ; 5.186  ; 5.186  ; Rise       ; cpuclk                              ;
;  sseg3[6]      ; cpuclk                              ; 4.924  ; 4.924  ; Rise       ; cpuclk                              ;
; xu_cs          ; cpuclk                              ; 3.350  ; 3.350  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 3.730  ; 3.730  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 4.517  ; 2.105  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.105  ;        ; Fall       ; cpuclk                              ;
; dram_addr[*]   ; clkin                               ; 2.485  ; 2.485  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 4.867  ; 4.867  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.719  ; 2.719  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.701  ; 2.701  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 3.088  ; 3.088  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.485  ; 2.485  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 3.082  ; 3.082  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 3.538  ; 3.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 3.095  ; 3.095  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.989  ; 2.989  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.534  ; 2.534  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 3.165  ; 3.165  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 3.144  ; 3.144  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 3.096  ; 3.096  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 3.437  ; 3.437  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 3.038  ; 3.038  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 2.292  ; 2.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 2.477  ; 2.477  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.368  ; 2.368  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 3.745  ; 3.745  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.622  ; 2.622  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.698  ; 2.698  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 4.075  ; 4.075  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 3.869  ; 3.869  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 4.506  ; 4.506  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.292  ; 2.292  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.822  ; 2.822  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 3.417  ; 3.417  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.538  ; 2.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.804  ; 2.804  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.754  ; 2.754  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.558  ; 2.558  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.480  ; 2.480  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.613  ; 2.613  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 4.715  ; 4.715  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.933  ; 2.933  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.293  ; 5.293  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg0[*]       ; clkin                               ; 3.209  ; 3.209  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[0]      ; clkin                               ; 3.287  ; 3.287  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[1]      ; clkin                               ; 3.725  ; 3.725  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[2]      ; clkin                               ; 3.542  ; 3.542  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[3]      ; clkin                               ; 3.791  ; 3.791  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[4]      ; clkin                               ; 3.209  ; 3.209  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[5]      ; clkin                               ; 3.359  ; 3.359  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg0[6]      ; clkin                               ; 3.351  ; 3.351  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg1[*]       ; clkin                               ; 3.350  ; 3.350  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[0]      ; clkin                               ; 3.471  ; 3.471  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[1]      ; clkin                               ; 3.384  ; 3.384  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[2]      ; clkin                               ; 3.350  ; 3.350  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[3]      ; clkin                               ; 3.368  ; 3.368  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[4]      ; clkin                               ; 3.370  ; 3.370  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[5]      ; clkin                               ; 3.449  ; 3.449  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg1[6]      ; clkin                               ; 3.452  ; 3.452  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg2[*]       ; clkin                               ; 3.263  ; 3.263  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[0]      ; clkin                               ; 3.332  ; 3.332  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[1]      ; clkin                               ; 3.786  ; 3.786  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[2]      ; clkin                               ; 3.637  ; 3.637  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[3]      ; clkin                               ; 4.251  ; 4.251  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[4]      ; clkin                               ; 3.340  ; 3.340  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[5]      ; clkin                               ; 3.263  ; 3.263  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg2[6]      ; clkin                               ; 3.934  ; 3.934  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sseg3[*]       ; clkin                               ; 3.178  ; 3.178  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[0]      ; clkin                               ; 3.333  ; 3.333  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[1]      ; clkin                               ; 3.625  ; 3.625  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[2]      ; clkin                               ; 4.002  ; 4.002  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[3]      ; clkin                               ; 3.178  ; 3.178  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[4]      ; clkin                               ; 3.448  ; 3.448  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[5]      ; clkin                               ; 3.389  ; 3.389  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  sseg3[6]      ; clkin                               ; 3.509  ; 3.509  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; greenled[*]    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.500  ; 4.500  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[0]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.523  ; 4.523  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[1]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.993  ; 4.993  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  greenled[2]   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.500  ; 4.500  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; redled[*]      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.394  ; 4.394  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[0]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.394  ; 4.394  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[1]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.817  ; 4.817  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
;  redled[2]     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.437  ; 4.437  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.578  ; 4.578  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.366  ; 4.366  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.961  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.961  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; rx         ; redled[6]   ;    ; 10.403 ; 10.403 ;    ;
; rx1        ; redled[4]   ;    ; 9.411  ; 9.411  ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; rx         ; redled[6]   ;    ; 5.403 ; 5.403 ;    ;
; rx1        ; redled[4]   ;    ; 5.015 ; 5.015 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                    ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 3215         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 165          ; 60           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 30           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 275294504 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 22239        ; 0            ; 459          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 1            ; 0            ; 0            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 419288934    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 1757         ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 388          ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 7252         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                     ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 3215         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 165          ; 60           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 30           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 275294504 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 22239        ; 0            ; 459          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 1            ; 0            ; 0            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 419288934    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 1757         ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 388          ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 7252         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 232   ; 232  ;
; Unconstrained Output Ports      ; 104   ; 104  ;
; Unconstrained Output Port Paths ; 245   ; 245  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 20:41:55 2019
Info: Command: quartus_sta pdp11d -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clkin clkin
    Info (332110): create_generated_clock -source {pll0|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 14 -duty_cycle 50.00 -name {pll0|altpll_component|pll|clk[0]} {pll0|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name unibus:pdp11|rh11:rh0|sdspi:sd1|clk unibus:pdp11|rh11:rh0|sdspi:sd1|clk
    Info (332105): create_clock -period 1.000 -name cpuclk cpuclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -42.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -42.331   -141499.381 cpuclk 
    Info (332119):   -39.957     -3494.318 pll0|altpll_component|pll|clk[0] 
    Info (332119):    -5.037      -808.848 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -2.363      -243.384 clkin 
Info (332146): Worst-case hold slack is -0.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.406        -1.440 cpuclk 
    Info (332119):     0.051         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 clkin 
    Info (332119):     0.445         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064    -10076.016 cpuclk 
    Info (332119):    -2.064      -411.234 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     2.460         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     8.889         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.253     -1419.085 pll0|altpll_component|pll|clk[0] 
    Info (332119):   -15.650    -50982.148 cpuclk 
    Info (332119):    -1.665      -210.755 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -0.475       -13.561 clkin 
Info (332146): Worst-case hold slack is -1.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.053      -252.214 cpuclk 
    Info (332119):    -0.668       -37.588 clkin 
    Info (332119):     0.215         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -8212.864 cpuclk 
    Info (332119):    -1.880      -355.240 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     2.571         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Sat Aug 24 20:41:59 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


