Voltageboard settings: [1.15, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	209	 7	69 	 1861 	 18.61	1656111094.6931229 
0	0	 4	 0	Col	209	 3	60 	 828 	 8.28	1656111094.6931229 
0	0	 4	 0	Row	89	 6	164 	 1700 	 17.0	1656111094.6931229 
0	0	 4	 0	Col	89	 6	97 	 1633 	 16.33	1656111094.6931229 
1	0	 4	 0	Row	214	 6	19 	 1555 	 15.55	1656111095.2426388 
1	0	 4	 0	Col	213	 6	2 	 1538 	 15.38	1656111095.2426388 
2	0	 4	 0	Row	82	 8	13 	 2061 	 20.61	1656111095.7253685 
2	0	 4	 0	Col	82	 8	16 	 2064 	 20.64	1656111095.7253685 
3	0	 4	 0	Row	80	 3	18 	 786 	 7.86	1656111096.236981 
3	0	 4	 0	Col	79	 3	24 	 792 	 7.92	1656111096.236981 
4	0	 4	 0	Row	77	 3	160 	 928 	 9.28	1656111096.7053165 
4	0	 4	 0	Col	77	 3	149 	 917 	 9.17	1656111096.7053165 
5	0	 4	 0	Row	74	 4	7 	 1031 	 10.31	1656111097.188544 
5	0	 4	 0	Col	74	 3	246 	 1014 	 10.14	1656111097.188544 
5	0	 4	 0	Row	202	 3	230 	 998 	 9.98	1656111097.188544 
5	0	 4	 0	Col	202	 3	229 	 997 	 9.97	1656111097.188544 
6	0	 4	 0	Row	199	 7	223 	 2015 	 20.15	1656111097.6865065 
6	0	 4	 0	Col	199	 7	219 	 2011 	 20.11	1656111097.6865065 
7	0	 4	 0	Row	196	 5	70 	 1350 	 13.5	1656111098.1528802 
7	0	 4	 0	Col	196	 5	60 	 1340 	 13.4	1656111098.1528802 
8	0	 4	 0	Row	194	 5	95 	 1375 	 13.75	1656111098.634015 
8	0	 4	 0	Col	194	 5	93 	 1373 	 13.73	1656111098.634015 
9	0	 4	 0	Row	63	 9	139 	 2443 	 24.43	1656111099.1458917 
9	0	 4	 0	Col	62	 9	131 	 2435 	 24.35	1656111099.1458917 
10	0	 4	 0	Row	60	 0	157 	 157 	 1.57	1656111099.6425085 
10	0	 4	 0	Col	60	 0	138 	 138 	 1.38	1656111099.6425085 
