 2 
中文摘要 
本計畫原規劃為兩年期的研究計畫，但只核定為一年期計畫，因此本年度的研究成果為完成設計與製
造出具透光性的互補式氧化鋅場效電晶體元件(C-ZnO-FET)。首先氧化鋅原料採用溶凝膠法合成出之奈
米陶瓷氧化鋅半導體材料，以製做出透光性薄膜的效應。電晶體的結構設計是以一層溶凝膠氧化鋅層
陶瓷膜與一層金屬離子添加的溶凝膠陶瓷膜，經塗佈後製成兩層半導體薄膜組合的二極體元件，再加
以製作成不同型的氧化鋅場效電晶體。如將氧化鋅膜置於上層，氧化鋅摻雜鈦離子膜置於下層時，可
得到n-channel氧化鋅場效電晶體;反之，若將兩層膜順序顛倒，可得到p-channel氧化鋅場效電晶體，接
著組合上述n-channel與p-channel氧化鋅場效電晶體後，進一步設計與製作出互補式氧化鋅場效電晶體
元件。量測結果顯示，此元件成功得到具有反相器(Inverter) 的效應。此外，原本規劃下年度將進行透
光性電晶體組合邏輯元件的設計與製做的探討，也將持續的進行探討。 
 
關鍵詞:奈米氧化鋅陶瓷粒子、互補式場效電晶體、場效電晶體、溶凝膠法。 
 
Abstract 
The objective of this proposal is to investigate the design and fabrication of transparent transistor-transistor 
logic devices for two fiscal years. However, the research was approved for one fiscal year to study the design 
and fabricate of transparent complementary-ZnO-based FETs (C-ZnO-FETs). Thin film inverter circuits 
based on both sol-gel ZnO-based p-channel and n-channel field-effect transistors (FETs) were designed and 
fabricated by wet coating techniques. In the beginning, sol-gel nano- ZnO materials are synthesized and 
adopted to fabricate the transparent transistor in this work. ZnO-based diodes were fabricated as two layers 
of thin films, composed of a nano-ceramic film and a metal-ion-doped nano-ceramic film. Different types of 
ZnO-based FETs were further fabricated based on the diodes. Different sequences of ZnO and Ti4+-doped 
ZnO (MiZ) thin films, derived from sol-gel ZnO solution, were characterized as diodes and performed in 
different current-voltage characteristics. Two types of FETs, p-channel (p-FET) and n-channel (n-FET) 
devices, were produced using the different sequences of ZnO and MiZ layers. Both of the transistor 
performances were evaluated by analyzing the data obtained from source-drain current vs. voltage (Ids-Vds) 
by the control of the gate voltage (Vg). The complementary-FETs (c-FETs) as inverter circuits were further 
fabricated using the combination of the p-FET and the n-FET. The transfer characteristic of the inverter was 
evaluated by the tests of the input voltage Vin applied on both FET gates vs. the output voltage Vout as the 
drain voltage of both FETs for the device. Besides, the design and fabrication of logic gate devices are still 
continuously investigated in our studies. 
 
 
Keywords: Nano-ceramic materials, Complementary metal-semiconductor field-effect transistor, ZnO-based 
field effect transistor, Sol-gel method. 
 
 
 
 4 
本執行計畫原本預計以兩年期為研究探討，雖然目標是在設計製做出以半導體陶瓷材料為基礎的
透光性電晶體邏輯元件，但計畫僅通過一年，因此探討重點將集中在第一年的目標上，主要是探討利
用溶凝膠 ZnO和 TiO2奈米粒子與金屬離子摻雜之 ZnO和 TiO2奈米粒子樣品，研製透光性二極體薄膜，
再將此二極體薄膜製作成透光性互補式-場效電晶體（C-FET）電晶體元件，再分析此電晶體的特性；
至於第二年的工作，是利用 C-FET電晶體元件，進一步組合設計與製作出 NAND和 NOR的邏輯元件，是
目前正進行的研究。 
(2) 研究方法 
本文是利用寬能帶陶瓷半導體材料如 ZnO或 TiO2，製作薄膜場效電晶體(FET)元件。礙於篇幅，本文僅
以 ZnO為介紹。主要的研究步驟包含 ZnO陶瓷薄膜的製作、ZnO陶瓷 FET的設計與製作、利用 ZnO-FET
設計與製作互補式金屬-半導體場效電晶體(ZnO C-FET)。其中薄膜電晶體元件主要是用氧化鋅薄膜與
摻雜金屬離子之氧化鋅薄膜，並以不同順序搭配，再將上述的兩種薄膜結合製成 FET元件，並進行電
性特性分析。 
1. 溶膠-凝膠法製備氧化鋅漿液 
本實驗利用溶膠-凝膠法製備氧化鋅粉末，將醋酸鋅、單元醇胺、以 95％乙醇為溶劑在 75℃下攪拌 2
小時後，離心至分層，棄置上層澄清液，並將下層氧化鋅溶液於 70℃烘乾 24小時，即得氧化鋅粒子。
漿液製備係取商用或溶膠-凝膠法製備之氧化鋅粉末，將粉末加入酒精與去離子水的混和溶液中，再加
入 PEG-400，並加入 10％莫耳比的金屬離子，經攪拌後，即完成氧化鋅溶液與摻雜金屬離子之氧化鋅
溶液。 
2.電晶體元件製作 
電晶體製作係使用基材面積為 2×1.3cm2的 ITO導電玻璃，並利用旋轉塗佈將溶凝膠之氧化鋅溶液或溶
凝膠摻雜離子之氧化鋅溶液均勻塗佈在 ITO 玻璃上，經由 450℃熱處理 2 小時後，冷卻至室溫。接著
第二層面積為 0.5×0.5 cm2並分成兩區塊，再塗佈商用氧化鋅溶液及商用摻雜金屬離子之氧化鋅溶液，
最後以 450℃熱處理 2小時後，即完成氧化鋅電晶體，如圖(1)所示，分別為氧化鋅層與摻雜離子層(MiZ)
在上層與在下層之示意圖。 
 
 
 
 
 
 
 
 
圖（1）氧化鋅 薄膜電晶體的圖示，其中(a)為 p-channel FET 而(b)為 n-channel FET。 
 
3.元件之電性量測 
利用電性量測儀(Keithley 2400)，分別接於氧化鋅薄膜(Drain-VD)與 ITO導電玻璃(Gate-VG)上，如圖(1)
所示，其中汲極(VD)為接受輸出電壓端，施予由負到正的連續電壓，記錄 VD與 VG端的電流 I-V 變化
情形。 
(3) 結果與討論 
1. 氧化鋅薄膜特性分析 
  將無熱處理之溶凝膠氧化鋅粉末與 450℃熱處理之溶凝膠氧化鋅粉末，經 SEM 與 XRD 分析，如圖
 6 
得知，VS-VD間在施予-4V~0V的電壓區間幾乎沒有接收到電流，而在0V~10V的電壓區間所接收到的電
流(IDS)會隨著VG的電壓加大而變小，參考MOSFET原理，當閘極端(VG)的電壓漸漸加大，源極(VS)-汲
極(VD)間所測得電流(IDS)值會隨VG的增加而減小，此種電晶體為P型電晶體，本研究將製作出的氧化鋅
金屬場效電晶體稱之為P-ZnO-FET。 
接著測量摻雜10%鈦離子層置於下層/氧化鋅層置於上層之電晶體，如圖 (1b)所示，在VG施予不同的
電壓-6V~+6V，VS-VD間固定給予-4V~+10V的電壓變化，由圖(4b)得知，當閘極端(VG)的電壓漸漸加大
時，源極(VS)-汲極(VD)所測得電流值(IDS)則會隨VG的增加而增加，此種電晶體為N型電晶體，本研究將
製作出的N型氧化鋅金屬場效電晶體稱之為N-ZnO-FET。 
 
(a)                                                (b) 
 
 
 
 
 
 
 
 
 
圖(4) 氧化鋅場效電晶體的 I-V量測圖，其中(a)為p-channel FET 元件而 (b)為n-channel FET 元件。 
 
4. 互補式場效電晶體之電性測量 
  本實驗參考CMOS的接法[18]，將n-ZnO-FET與p-ZnO-FET兩者連接，如圖(5a)所示，藉由Vin的大小
變化(輸入訊號)來控制n-ZnO-FET與p-ZnO-FET是否導通，量測在Vout端是否有電壓(訊號輸出)產生。因
此於VDD端給一固定電壓3V，改變Vin端的電壓由0V~3V，量測Vout端的電壓變化情形。由圖(5b)得知，
當Vin=0時，Vout可量測到最大的電壓值，接近於VDD端的電壓值(3V)，當Vin漸漸加大時，Vout會隨的Vin
加大而減少，到Vin=3V時Vout=0。由此可知，當沒有輸入訊號(Vin=0)時，Vout可以量測到一訊號(Vout≠0)，
當有輸入訊號(Vin≠0)時，Vout沒有接收到訊號(Vout=0)，當有訊號(有電壓)時我們以1表示，沒有訊號(沒
有電壓)時我們以0表示，我們可以看到此結果可說是有反相器(inverter)的作用。此外，實際所製做出電
晶體的透光度顯示於圖(6)。 
(a)                                             (b) 
 
 
 
 
 
 
 
 
 
圖 (5) (a)互補式場效電晶體的示意圖 和 (b) 互補式場效電晶體的輸出-輸入的量測圖。 
 8 
[17] B. Ong, C. Li, Y. Li, Y. Wu, R. Loutfy, Journal of American Chemical Society, 129 (2007). 
[18] S. Smith, Microelectronic Circuits, Oxford University Press, New York, New York (1998). 
 
一、參加會議經過 
本次很高興有機會參加於美國聖地牙哥所舉行的 2011TMS國際會議，雖然
本年度為第 140屆會議，但這是我第一次參加 TMS的會議。TMS國際會議是全
球盛大的會議之一，聚集許多無機、金屬等材料的知名學者專家出席，本次想藉
由觀摩與吸取知識的心態，參與此次的會議。 
聖地牙哥位於美國加州近墨西哥邊界的城市，是加州古老的城市之一，原本
是墨西哥屬地，後由於美、墨戰爭，墨西哥戰敗後，割讓給美國。聖地牙哥開發
甚早，有許多西班牙式建築與墨裔子孫，由火車站進入市區，即可感受到墨西哥
式的風格與影響。開會期間有機會參觀此海港城市，有一歷史悠久的軍港，而此
次會議所舉行的地點即是在港區的飯店內，風景優美，交通方便。其次，發現有
許多漂亮的海灘與別墅，同時開會期間天氣晴朗無雨，氣候溫和，這種得天獨厚
的環境，彷如人間仙境。 
此次會議研討的內容主要是在無機材料技術與應用的研究與發展為主，尤其
是金屬材料方面。會議共有多達 70個主要議程，涵蓋內容廣泛，包括金屬（鋁）
材料科學、製程與應用等層面的研討，有些技術已達一定應用程度的水準。會議
內容由上游材料科學的探討至下游的工程應用，皆豐富了會議的內容，也已有相
關的廠商參與其中，因此會議中也有許多知名的廠商參與。本次會議的主軸是以
金屬材料方面為主的探討，同時材料科技應用於環境保護與能源問題也是本次會
議的重點。由於之前我的研究方向並無在此主題有深入研究，藉由此次的參與，
讓我增廣了不少在材料領域的知識與見聞，主辦單位的安排也非常認真，使得整
個會議進行的期間相當順利與圓滿，是個相當成功的一次會議。但由於會場過於
寬廣，會議廳的標示與安排有些細節不清，因此耗費許多時間在會議室的找尋，
對於國際會議的規劃，需要嚴謹與細心些。 
本次所參加的組別議程為 General Abstracts: Electronic, Magnetic and Photonic 
Materials Division: Section I. 主要的研究是材料在光電磁等的應用技術，因此
對這方面的技術發展特別注意，會議中有許多人從材料改進與元件設計的觀
點於半導體光電製作方式的探討，尤其是光電元件的材料改質與元件的製作
上，有非常多的著墨與探討。研究者是針對改進材料的配方與製作技術，或
應用各種不同奈米材料的製作與特性分析等技術於元件上，以增進元件的功
效。本議題也有數位國內教授的實驗室參與，如台科大、北科大與台灣清華
大學等學者實驗發表研究成果。而我的報告主題是”Investigation of 
semiconductor properties for nano-titania/metal-ion-doped titania”，利用奈米二氧
化鈦陶瓷材料與金屬離子添加以製造二極體的薄膜半導體元件。這是本驗室
積極開發的新元件，因為具有成本低、製程容易，同時具透明的薄膜二極體
元件，可製作成薄膜電晶體，可應用在光電顯示器的技術上。由於這個主題
並非核心主題，因此參加聆聽與討論的人並不多。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/28
國科會補助計畫
計畫名稱: 利用奈米陶瓷半導體設計與製作透光性電晶體組合邏輯元件的探討
計畫主持人: 廖朝光
計畫編號: 99-2221-E-155-076- 學門領域: 無機化工材料
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
