FPGA-бинарный файл может использоваться, копироваться и распространяться без ограничений и бесплатно.

В FPGA-бинарном файле включены следующие IP-ядра NTL (NetTimeLogic):
 * Регулируемые часы (Adjustable Clock)
 * TOD Slave
 * TOD Master
 * PPS Slave
 * PPS Master
 * Меткозаписывающее устройство сигнала (Signal Timestamper)
 * NMEA Slave
 * NMEA Master
 * DCF Slave
 * DCF Master

Кроме того, в FPGA-бинарном файле также присутствуют IP-ядра Xilinx:
 * AXI Memory Mapped to PCI Express
 * AXI UART
 * AXI IIC
 * AXI GPIO
 * AXI Interconnect

IP-ядра Xilinx подпадают под условия лицензионного соглашения конечного пользователя и доступны по следующей ссылке:
[Условия лицензии конечного пользователя Xilinx](https://www.xilinx.com/content/dam/xilinx/licenses/ip/end-user-license-agreement.pdf)