/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : T-2022.03-SP5
// Date      : Tue Dec 16 18:24:30 2025
/////////////////////////////////////////////////////////////


module RAM256 ( VPWR, VGND, CLK, WE0, EN0, A0, Di0, Do0 );
  input [3:0] WE0;
  input [7:0] A0;
  input [31:0] Di0;
  output [31:0] Do0;
  input CLK, EN0;
  inout VPWR,  VGND;


endmodule


module RAM128 ( CLK, EN0, VGND, VPWR, A0, Di0, Do0, WE0 );
  input [6:0] A0;
  input [31:0] Di0;
  output [31:0] Do0;
  input [3:0] WE0;
  input CLK, EN0, VGND, VPWR;


endmodule


module dummy_scl180_conb_1_760 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_0 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_760 const_source (  );
endmodule


module dummy_scl180_conb_1_761 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_1 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_761 const_source (  );
endmodule


module dummy_scl180_conb_1_762 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_2 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_762 const_source (  );
endmodule


module dummy_scl180_conb_1_763 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_3 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_763 const_source (  );
endmodule


module dummy_scl180_conb_1_764 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_4 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_764 const_source (  );
endmodule


module dummy_scl180_conb_1_765 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_5 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_765 const_source (  );
endmodule


module dummy_scl180_conb_1_766 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module constant_block_6 ( vccd, vssd, one, zero );
  output one, zero;
  inout vccd,  vssd;

  assign one = 1'b1;
  assign zero = 1'b0;

  dummy_scl180_conb_1_766 const_source (  );
endmodule


module mprj_io ( vddio, vssio, vdda, vssa, vccd, vssd, vdda1, vdda2, vssa1, 
        vssa2, vddio_q, vssio_q, analog_a, analog_b, porb_h, vccd_conb, io, 
        io_out, oeb, enh, inp_dis, ib_mode_sel, vtrip_sel, slow_sel, holdover, 
        analog_en, analog_sel, analog_pol, dm, io_in, io_in_3v3, analog_io, 
        analog_noesd_io );
  input [37:0] vccd_conb;
  inout [37:0] io;
  input [37:0] io_out;
  input [37:0] oeb;
  input [37:0] enh;
  input [37:0] inp_dis;
  input [37:0] ib_mode_sel;
  input [37:0] vtrip_sel;
  input [37:0] slow_sel;
  input [37:0] holdover;
  input [37:0] analog_en;
  input [37:0] analog_sel;
  input [37:0] analog_pol;
  input [113:0] dm;
  output [37:0] io_in;
  output [37:0] io_in_3v3;
  inout [28:0] analog_io;
  inout [28:0] analog_noesd_io;
  input vddio_q, vssio_q, analog_a, analog_b, porb_h;
  inout vddio,  vssio,  vdda,  vssa,  vccd,  vssd,  vdda1,  vdda2,  vssa1, 
     vssa2;

  tri   [37:0] io;
  tri   [37:0] io_out;
  tri   [37:0] oeb;
  tri   [37:0] inp_dis;
  tri   [113:0] dm;
  tri   [37:0] io_in;

  pc3b03ed_wrapper area1_io_pad ( .IN(io_in[18:0]), .OUT(io_out[18:0]), .PAD(
        io[18:0]), .INPUT_DIS(inp_dis[18:0]), .OUT_EN_N(oeb[18:0]), .dm(
        dm[56:0]) );
  pc3b03ed_wrapper area2_io_pad ( .IN(io_in[37:19]), .OUT(io_out[37:19]), 
        .PAD(io[37:19]), .INPUT_DIS(inp_dis[37:19]), .OUT_EN_N(oeb[37:19]), 
        .dm(dm[113:57]) );
endmodule


module chip_io ( vddio_pad, vddio_pad2, vssio_pad, vssio_pad2, vccd_pad, 
        vssd_pad, vdda_pad, vssa_pad, vdda1_pad, vdda1_pad2, vdda2_pad, 
        vssa1_pad, vssa1_pad2, vssa2_pad, vccd1_pad, vccd2_pad, vssd1_pad, 
        vssd2_pad, vddio, vssio, vccd, vssd, vdda, vssa, vdda1, vdda2, vssa1, 
        vssa2, vccd1, vccd2, vssd1, vssd2, gpio, clock, resetb, flash_csb, 
        flash_clk, flash_io0, flash_io1, porb_h, por, resetb_core_h, 
        clock_core, gpio_out_core, gpio_in_core, gpio_mode0_core, 
        gpio_mode1_core, gpio_outenb_core, gpio_inenb_core, flash_csb_core, 
        flash_clk_core, flash_csb_oeb_core, flash_clk_oeb_core, 
        flash_io0_oeb_core, flash_io1_oeb_core, flash_io0_ieb_core, 
        flash_io1_ieb_core, flash_io0_do_core, flash_io1_do_core, 
        flash_io0_di_core, flash_io1_di_core, mprj_io, mprj_io_out, 
        mprj_io_oeb, mprj_io_inp_dis, mprj_io_ib_mode_sel, mprj_io_vtrip_sel, 
        mprj_io_slow_sel, mprj_io_holdover, mprj_io_analog_en, 
        mprj_io_analog_sel, mprj_io_analog_pol, mprj_io_dm, mprj_io_in, 
        mprj_io_one, mprj_analog_io );
  inout [37:0] mprj_io;
  input [37:0] mprj_io_out;
  input [37:0] mprj_io_oeb;
  input [37:0] mprj_io_inp_dis;
  input [37:0] mprj_io_ib_mode_sel;
  input [37:0] mprj_io_vtrip_sel;
  input [37:0] mprj_io_slow_sel;
  input [37:0] mprj_io_holdover;
  input [37:0] mprj_io_analog_en;
  input [37:0] mprj_io_analog_sel;
  input [37:0] mprj_io_analog_pol;
  input [113:0] mprj_io_dm;
  output [37:0] mprj_io_in;
  input [37:0] mprj_io_one;
  inout [28:0] mprj_analog_io;
  input clock, resetb, porb_h, por, gpio_out_core, gpio_mode0_core,
         gpio_mode1_core, gpio_outenb_core, gpio_inenb_core,
         flash_csb_oeb_core, flash_clk_oeb_core, flash_io0_oeb_core,
         flash_io1_oeb_core, flash_io0_ieb_core, flash_io1_ieb_core,
         flash_io0_do_core, flash_io1_do_core;
  output flash_csb, flash_clk, resetb_core_h, clock_core, gpio_in_core,
         flash_io0_di_core, flash_io1_di_core;
  inout vddio_pad,  vddio_pad2,  vssio_pad,  vssio_pad2,  vccd_pad,  vssd_pad, 
     vdda_pad,  vssa_pad,  vdda1_pad,  vdda1_pad2,  vdda2_pad,  vssa1_pad, 
     vssa1_pad2,  vssa2_pad,  vccd1_pad,  vccd2_pad,  vssd1_pad,  vssd2_pad, 
     vddio,  vssio,  vccd,  vssd,  vdda,  vssa,  vdda1,  vdda2,  vssa1,  vssa2, 
     vccd1,  vccd2,  vssd1,  vssd2,  gpio,  flash_io0,  flash_io1, 
     flash_csb_core,  flash_clk_core;

  tri   vddio;
  tri   vssio;
  tri   vccd;
  tri   vssd;
  tri   vdda;
  tri   vssa;
  tri   vdda1;
  tri   vdda2;
  tri   vssa2;
  tri   vccd1;
  tri   vccd2;
  tri   vssd2;
  tri   gpio;
  tri   clock;
  tri   flash_csb;
  tri   flash_clk;
  tri   flash_io0;
  tri   flash_io1;
  tri   clock_core;
  tri   gpio_out_core;
  tri   gpio_in_core;
  tri   gpio_mode0_core;
  tri   gpio_mode1_core;
  tri   gpio_outenb_core;
  tri   gpio_inenb_core;
  tri   flash_csb_core;
  tri   flash_clk_core;
  tri   flash_csb_oeb_core;
  tri   flash_clk_oeb_core;
  tri   flash_io0_oeb_core;
  tri   flash_io1_oeb_core;
  tri   flash_io0_ieb_core;
  tri   flash_io1_ieb_core;
  tri   flash_io0_do_core;
  tri   flash_io1_do_core;
  tri   flash_io0_di_core;
  tri   flash_io1_di_core;
  tri   [37:0] mprj_io;
  tri   [37:0] mprj_io_out;
  tri   [37:0] mprj_io_oeb;
  tri   [37:0] mprj_io_inp_dis;
  tri   [113:0] mprj_io_dm;
  tri   [37:0] mprj_io_in;
  tran( vddio, vddio_pad2);
  tran( vddio, vddio_pad);
  tran( vssio, vssio_pad);
  tran( vccd, vccd_pad);
  tran( vssd, vssd_pad);
  tran( vdda, vdda_pad);
  tran( vssa, vssa_pad);
  tran( vdda1, vdda1_pad);
  tran( vdda2, vdda2_pad);
  tran( vssa2, vssa2_pad);
  tran( vccd1, vccd1_pad);
  tran( vccd2, vccd2_pad);
  tran( vssd2, vssd2_pad);

  pc3d21 resetb_pad ( .PAD(resetb), .CIN(resetb_core_h) );
  constant_block_0 \constant_value_inst[0]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_1 \constant_value_inst[1]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_2 \constant_value_inst[2]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_3 \constant_value_inst[3]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_4 \constant_value_inst[4]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_5 \constant_value_inst[5]  ( .vccd(vccd), .vssd(vssd) );
  constant_block_6 \constant_value_inst[6]  ( .vccd(vccd), .vssd(vssd) );
  pc3d01_wrapper clock_pad ( .IN(clock_core), .PAD(clock) );
  pc3b03ed_wrapper gpio_pad ( .IN(gpio_in_core), .OUT(gpio_out_core), .PAD(
        gpio), .INPUT_DIS(gpio_inenb_core), .OUT_EN_N(gpio_outenb_core), .dm({
        gpio_mode1_core, gpio_mode1_core, gpio_mode0_core}) );
  pc3b03ed_wrapper flash_io0_pad ( .IN(flash_io0_di_core), .OUT(
        flash_io0_do_core), .PAD(flash_io0), .INPUT_DIS(flash_io0_ieb_core), 
        .OUT_EN_N(flash_io0_oeb_core), .dm({flash_io0_ieb_core, 
        flash_io0_ieb_core, flash_io0_oeb_core}) );
  pc3b03ed_wrapper flash_io1_pad ( .IN(flash_io1_di_core), .OUT(
        flash_io1_do_core), .PAD(flash_io1), .INPUT_DIS(flash_io1_ieb_core), 
        .OUT_EN_N(flash_io1_oeb_core), .dm({flash_io1_ieb_core, 
        flash_io1_ieb_core, flash_io1_oeb_core}) );
  pt3b02_wrapper flash_csb_pad ( .PAD(flash_csb), .IN(flash_csb_core), .OE_N(
        flash_csb_oeb_core) );
  pt3b02_wrapper flash_clk_pad ( .PAD(flash_clk), .IN(flash_clk_core), .OE_N(
        flash_clk_oeb_core) );
  mprj_io mprj_pads ( .vddio(vddio), .vssio(vssio), .vccd(vccd), .vssd(vssd), 
        .vdda1(vdda1), .vdda2(vdda2), .vssa1(vssa1), .vssa2(vssa2), .vddio_q(
        1'b0), .vssio_q(1'b0), .analog_a(1'b0), .analog_b(1'b0), .porb_h(
        porb_h), .vccd_conb(mprj_io_one), .io(mprj_io), .io_out(mprj_io_out), 
        .oeb(mprj_io_oeb), .enh({porb_h, porb_h, porb_h, porb_h, porb_h, 
        porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, 
        porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, 
        porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, porb_h, 
        porb_h, porb_h, porb_h, porb_h, porb_h, porb_h}), .inp_dis(
        mprj_io_inp_dis), .ib_mode_sel(mprj_io_ib_mode_sel), .vtrip_sel(
        mprj_io_vtrip_sel), .slow_sel(mprj_io_slow_sel), .holdover(
        mprj_io_holdover), .analog_en(mprj_io_analog_en), .analog_sel(
        mprj_io_analog_sel), .analog_pol(mprj_io_analog_pol), .dm(mprj_io_dm), 
        .io_in(mprj_io_in), .analog_io(mprj_analog_io) );
endmodule


module mgmt_core_DW01_dec_0_DW01_dec_9 ( A, SUM );
  input [19:0] A;
  output [19:0] SUM;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20;

  aor21d1 U1 ( .B1(n1), .B2(A[9]), .A(n2), .Z(SUM[9]) );
  oaim21d1 U2 ( .B1(n3), .B2(A[8]), .A(n1), .ZN(SUM[8]) );
  oaim21d1 U3 ( .B1(n4), .B2(A[7]), .A(n3), .ZN(SUM[7]) );
  oaim21d1 U4 ( .B1(n5), .B2(A[6]), .A(n4), .ZN(SUM[6]) );
  oaim21d1 U5 ( .B1(n6), .B2(A[5]), .A(n5), .ZN(SUM[5]) );
  oaim21d1 U6 ( .B1(n7), .B2(A[4]), .A(n6), .ZN(SUM[4]) );
  oaim21d1 U7 ( .B1(n8), .B2(A[3]), .A(n7), .ZN(SUM[3]) );
  oaim21d1 U8 ( .B1(n9), .B2(A[2]), .A(n8), .ZN(SUM[2]) );
  oaim21d1 U9 ( .B1(A[0]), .B2(A[1]), .A(n9), .ZN(SUM[1]) );
  xr02d1 U10 ( .A1(A[19]), .A2(n10), .Z(SUM[19]) );
  nr02d0 U11 ( .A1(A[18]), .A2(n11), .ZN(n10) );
  xr02d1 U12 ( .A1(A[18]), .A2(n12), .Z(SUM[18]) );
  oaim21d1 U13 ( .B1(n13), .B2(A[17]), .A(n11), .ZN(SUM[17]) );
  inv0d0 U14 ( .I(n12), .ZN(n11) );
  nr02d0 U15 ( .A1(n13), .A2(A[17]), .ZN(n12) );
  oaim21d1 U16 ( .B1(n14), .B2(A[16]), .A(n13), .ZN(SUM[16]) );
  or02d0 U17 ( .A1(n14), .A2(A[16]), .Z(n13) );
  oaim21d1 U18 ( .B1(n15), .B2(A[15]), .A(n14), .ZN(SUM[15]) );
  or02d0 U19 ( .A1(n15), .A2(A[15]), .Z(n14) );
  oaim21d1 U20 ( .B1(n16), .B2(A[14]), .A(n15), .ZN(SUM[14]) );
  or02d0 U21 ( .A1(n16), .A2(A[14]), .Z(n15) );
  oaim21d1 U22 ( .B1(n17), .B2(A[13]), .A(n16), .ZN(SUM[13]) );
  or02d0 U23 ( .A1(n17), .A2(A[13]), .Z(n16) );
  oaim21d1 U24 ( .B1(n18), .B2(A[12]), .A(n17), .ZN(SUM[12]) );
  or02d0 U25 ( .A1(n18), .A2(A[12]), .Z(n17) );
  oaim21d1 U26 ( .B1(n19), .B2(A[11]), .A(n18), .ZN(SUM[11]) );
  or02d0 U27 ( .A1(n19), .A2(A[11]), .Z(n18) );
  oai21d1 U28 ( .B1(n2), .B2(n20), .A(n19), .ZN(SUM[10]) );
  nd02d0 U29 ( .A1(n2), .A2(n20), .ZN(n19) );
  inv0d0 U30 ( .I(A[10]), .ZN(n20) );
  nr02d0 U31 ( .A1(n1), .A2(A[9]), .ZN(n2) );
  or02d0 U32 ( .A1(n3), .A2(A[8]), .Z(n1) );
  or02d0 U33 ( .A1(n4), .A2(A[7]), .Z(n3) );
  or02d0 U34 ( .A1(n5), .A2(A[6]), .Z(n4) );
  or02d0 U35 ( .A1(n6), .A2(A[5]), .Z(n5) );
  or02d0 U36 ( .A1(n7), .A2(A[4]), .Z(n6) );
  or02d0 U37 ( .A1(n8), .A2(A[3]), .Z(n7) );
  or02d0 U38 ( .A1(n9), .A2(A[2]), .Z(n8) );
  or02d0 U39 ( .A1(A[1]), .A2(A[0]), .Z(n9) );
  inv0d0 U40 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_dec_1_DW01_dec_10 ( A, SUM );
  input [19:0] A;
  output [19:0] SUM;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20;

  aor21d1 U1 ( .B1(n1), .B2(A[9]), .A(n2), .Z(SUM[9]) );
  oaim21d1 U2 ( .B1(n3), .B2(A[8]), .A(n1), .ZN(SUM[8]) );
  oaim21d1 U3 ( .B1(n4), .B2(A[7]), .A(n3), .ZN(SUM[7]) );
  oaim21d1 U4 ( .B1(n5), .B2(A[6]), .A(n4), .ZN(SUM[6]) );
  oaim21d1 U5 ( .B1(n6), .B2(A[5]), .A(n5), .ZN(SUM[5]) );
  oaim21d1 U6 ( .B1(n7), .B2(A[4]), .A(n6), .ZN(SUM[4]) );
  oaim21d1 U7 ( .B1(n8), .B2(A[3]), .A(n7), .ZN(SUM[3]) );
  oaim21d1 U8 ( .B1(n9), .B2(A[2]), .A(n8), .ZN(SUM[2]) );
  oaim21d1 U9 ( .B1(A[0]), .B2(A[1]), .A(n9), .ZN(SUM[1]) );
  xr02d1 U10 ( .A1(A[19]), .A2(n10), .Z(SUM[19]) );
  nr02d0 U11 ( .A1(A[18]), .A2(n11), .ZN(n10) );
  xr02d1 U12 ( .A1(A[18]), .A2(n12), .Z(SUM[18]) );
  oaim21d1 U13 ( .B1(n13), .B2(A[17]), .A(n11), .ZN(SUM[17]) );
  inv0d0 U14 ( .I(n12), .ZN(n11) );
  nr02d0 U15 ( .A1(n13), .A2(A[17]), .ZN(n12) );
  oaim21d1 U16 ( .B1(n14), .B2(A[16]), .A(n13), .ZN(SUM[16]) );
  or02d0 U17 ( .A1(n14), .A2(A[16]), .Z(n13) );
  oaim21d1 U18 ( .B1(n15), .B2(A[15]), .A(n14), .ZN(SUM[15]) );
  or02d0 U19 ( .A1(n15), .A2(A[15]), .Z(n14) );
  oaim21d1 U20 ( .B1(n16), .B2(A[14]), .A(n15), .ZN(SUM[14]) );
  or02d0 U21 ( .A1(n16), .A2(A[14]), .Z(n15) );
  oaim21d1 U22 ( .B1(n17), .B2(A[13]), .A(n16), .ZN(SUM[13]) );
  or02d0 U23 ( .A1(n17), .A2(A[13]), .Z(n16) );
  oaim21d1 U24 ( .B1(n18), .B2(A[12]), .A(n17), .ZN(SUM[12]) );
  or02d0 U25 ( .A1(n18), .A2(A[12]), .Z(n17) );
  oaim21d1 U26 ( .B1(n19), .B2(A[11]), .A(n18), .ZN(SUM[11]) );
  or02d0 U27 ( .A1(n19), .A2(A[11]), .Z(n18) );
  oai21d1 U28 ( .B1(n2), .B2(n20), .A(n19), .ZN(SUM[10]) );
  nd02d0 U29 ( .A1(n2), .A2(n20), .ZN(n19) );
  inv0d0 U30 ( .I(A[10]), .ZN(n20) );
  nr02d0 U31 ( .A1(n1), .A2(A[9]), .ZN(n2) );
  or02d0 U32 ( .A1(n3), .A2(A[8]), .Z(n1) );
  or02d0 U33 ( .A1(n4), .A2(A[7]), .Z(n3) );
  or02d0 U34 ( .A1(n5), .A2(A[6]), .Z(n4) );
  or02d0 U35 ( .A1(n6), .A2(A[5]), .Z(n5) );
  or02d0 U36 ( .A1(n7), .A2(A[4]), .Z(n6) );
  or02d0 U37 ( .A1(n8), .A2(A[3]), .Z(n7) );
  or02d0 U38 ( .A1(n9), .A2(A[2]), .Z(n8) );
  or02d0 U39 ( .A1(A[1]), .A2(A[0]), .Z(n9) );
  inv0d0 U40 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_add_0_DW01_add_4 ( A, B, CI, SUM, CO );
  input [32:0] A;
  input [32:0] B;
  output [32:0] SUM;
  input CI;
  output CO;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31;
  wire   [32:1] carry;
  assign carry[1] = A[0];

  inv0d1 U1 ( .I(n1), .ZN(carry[26]) );
  nr02d2 U2 ( .A1(carry[25]), .A2(A[25]), .ZN(n1) );
  xn02d1 U3 ( .A1(A[25]), .A2(carry[25]), .ZN(SUM[25]) );
  inv0d1 U4 ( .I(n2), .ZN(carry[24]) );
  nr02d2 U5 ( .A1(carry[23]), .A2(A[23]), .ZN(n2) );
  xn02d1 U6 ( .A1(A[23]), .A2(carry[23]), .ZN(SUM[23]) );
  inv0d1 U7 ( .I(n3), .ZN(carry[23]) );
  nr02d2 U8 ( .A1(carry[22]), .A2(A[22]), .ZN(n3) );
  xn02d1 U9 ( .A1(A[22]), .A2(carry[22]), .ZN(SUM[22]) );
  inv0d1 U10 ( .I(n4), .ZN(carry[22]) );
  nr02d2 U11 ( .A1(carry[21]), .A2(A[21]), .ZN(n4) );
  xn02d1 U12 ( .A1(A[21]), .A2(carry[21]), .ZN(SUM[21]) );
  inv0d1 U13 ( .I(n5), .ZN(carry[21]) );
  nr02d2 U14 ( .A1(carry[20]), .A2(A[20]), .ZN(n5) );
  xn02d1 U15 ( .A1(A[20]), .A2(carry[20]), .ZN(SUM[20]) );
  inv0d1 U16 ( .I(n6), .ZN(carry[18]) );
  nr02d2 U17 ( .A1(carry[17]), .A2(A[17]), .ZN(n6) );
  xn02d1 U18 ( .A1(A[17]), .A2(carry[17]), .ZN(SUM[17]) );
  inv0d1 U19 ( .I(n7), .ZN(carry[16]) );
  nr02d2 U20 ( .A1(carry[15]), .A2(A[15]), .ZN(n7) );
  xn02d1 U21 ( .A1(A[15]), .A2(carry[15]), .ZN(SUM[15]) );
  inv0d1 U22 ( .I(n8), .ZN(carry[15]) );
  nr02d2 U23 ( .A1(carry[14]), .A2(A[14]), .ZN(n8) );
  xn02d1 U24 ( .A1(A[14]), .A2(carry[14]), .ZN(SUM[14]) );
  inv0d1 U25 ( .I(n9), .ZN(carry[14]) );
  nr02d2 U26 ( .A1(carry[13]), .A2(A[13]), .ZN(n9) );
  xn02d1 U27 ( .A1(A[13]), .A2(carry[13]), .ZN(SUM[13]) );
  inv0d1 U28 ( .I(n10), .ZN(carry[13]) );
  nr02d2 U29 ( .A1(carry[12]), .A2(A[12]), .ZN(n10) );
  xn02d1 U30 ( .A1(A[12]), .A2(carry[12]), .ZN(SUM[12]) );
  inv0d1 U31 ( .I(n11), .ZN(carry[12]) );
  nr02d2 U32 ( .A1(carry[11]), .A2(A[11]), .ZN(n11) );
  xn02d1 U33 ( .A1(A[11]), .A2(carry[11]), .ZN(SUM[11]) );
  inv0d1 U34 ( .I(n12), .ZN(carry[9]) );
  nr02d2 U35 ( .A1(carry[8]), .A2(A[8]), .ZN(n12) );
  xn02d1 U36 ( .A1(A[8]), .A2(carry[8]), .ZN(SUM[8]) );
  inv0d1 U37 ( .I(n13), .ZN(carry[8]) );
  nr02d2 U38 ( .A1(carry[7]), .A2(A[7]), .ZN(n13) );
  xn02d1 U39 ( .A1(A[7]), .A2(carry[7]), .ZN(SUM[7]) );
  inv0d1 U40 ( .I(n14), .ZN(carry[3]) );
  nr02d2 U41 ( .A1(carry[2]), .A2(A[2]), .ZN(n14) );
  xn02d1 U42 ( .A1(A[2]), .A2(carry[2]), .ZN(SUM[2]) );
  inv0d1 U43 ( .I(n15), .ZN(carry[2]) );
  nr02d2 U44 ( .A1(carry[1]), .A2(A[1]), .ZN(n15) );
  xn02d1 U45 ( .A1(A[1]), .A2(carry[1]), .ZN(SUM[1]) );
  xr02d1 U46 ( .A1(A[31]), .A2(carry[31]), .Z(SUM[31]) );
  nd02d1 U47 ( .A1(A[31]), .A2(carry[31]), .ZN(n16) );
  inv0d1 U48 ( .I(n16), .ZN(SUM[32]) );
  xr02d1 U49 ( .A1(A[30]), .A2(carry[30]), .Z(SUM[30]) );
  nd02d1 U50 ( .A1(A[30]), .A2(carry[30]), .ZN(n17) );
  inv0d1 U51 ( .I(n17), .ZN(carry[31]) );
  xr02d1 U52 ( .A1(A[29]), .A2(carry[29]), .Z(SUM[29]) );
  nd02d1 U53 ( .A1(A[29]), .A2(carry[29]), .ZN(n18) );
  inv0d1 U54 ( .I(n18), .ZN(carry[30]) );
  xr02d1 U55 ( .A1(A[28]), .A2(carry[28]), .Z(SUM[28]) );
  nd02d1 U56 ( .A1(A[28]), .A2(carry[28]), .ZN(n19) );
  inv0d1 U57 ( .I(n19), .ZN(carry[29]) );
  xr02d1 U58 ( .A1(A[27]), .A2(carry[27]), .Z(SUM[27]) );
  nd02d1 U59 ( .A1(A[27]), .A2(carry[27]), .ZN(n20) );
  inv0d1 U60 ( .I(n20), .ZN(carry[28]) );
  xr02d1 U61 ( .A1(A[26]), .A2(carry[26]), .Z(SUM[26]) );
  nd02d1 U62 ( .A1(A[26]), .A2(carry[26]), .ZN(n21) );
  inv0d1 U63 ( .I(n21), .ZN(carry[27]) );
  xr02d1 U64 ( .A1(A[24]), .A2(carry[24]), .Z(SUM[24]) );
  nd02d1 U65 ( .A1(A[24]), .A2(carry[24]), .ZN(n22) );
  inv0d1 U66 ( .I(n22), .ZN(carry[25]) );
  xr02d1 U67 ( .A1(A[19]), .A2(carry[19]), .Z(SUM[19]) );
  nd02d1 U68 ( .A1(A[19]), .A2(carry[19]), .ZN(n23) );
  inv0d1 U69 ( .I(n23), .ZN(carry[20]) );
  xr02d1 U70 ( .A1(A[18]), .A2(carry[18]), .Z(SUM[18]) );
  nd02d1 U71 ( .A1(A[18]), .A2(carry[18]), .ZN(n24) );
  inv0d1 U72 ( .I(n24), .ZN(carry[19]) );
  xr02d1 U73 ( .A1(A[16]), .A2(carry[16]), .Z(SUM[16]) );
  nd02d1 U74 ( .A1(A[16]), .A2(carry[16]), .ZN(n25) );
  inv0d1 U75 ( .I(n25), .ZN(carry[17]) );
  xr02d1 U76 ( .A1(A[10]), .A2(carry[10]), .Z(SUM[10]) );
  nd02d1 U77 ( .A1(A[10]), .A2(carry[10]), .ZN(n26) );
  inv0d1 U78 ( .I(n26), .ZN(carry[11]) );
  xr02d1 U79 ( .A1(A[9]), .A2(carry[9]), .Z(SUM[9]) );
  nd02d1 U80 ( .A1(A[9]), .A2(carry[9]), .ZN(n27) );
  inv0d1 U81 ( .I(n27), .ZN(carry[10]) );
  xr02d1 U82 ( .A1(A[6]), .A2(carry[6]), .Z(SUM[6]) );
  nd02d1 U83 ( .A1(A[6]), .A2(carry[6]), .ZN(n28) );
  inv0d1 U84 ( .I(n28), .ZN(carry[7]) );
  xr02d1 U85 ( .A1(A[5]), .A2(carry[5]), .Z(SUM[5]) );
  nd02d1 U86 ( .A1(A[5]), .A2(carry[5]), .ZN(n29) );
  inv0d1 U87 ( .I(n29), .ZN(carry[6]) );
  xr02d1 U88 ( .A1(A[4]), .A2(carry[4]), .Z(SUM[4]) );
  nd02d1 U89 ( .A1(A[4]), .A2(carry[4]), .ZN(n30) );
  inv0d1 U90 ( .I(n30), .ZN(carry[5]) );
  xr02d1 U91 ( .A1(A[3]), .A2(carry[3]), .Z(SUM[3]) );
  nd02d1 U92 ( .A1(A[3]), .A2(carry[3]), .ZN(n31) );
  inv0d1 U93 ( .I(n31), .ZN(carry[4]) );
  inv0d0 U94 ( .I(carry[1]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_add_1_DW01_add_5 ( A, B, CI, SUM, CO );
  input [32:0] A;
  input [32:0] B;
  output [32:0] SUM;
  input CI;
  output CO;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31;
  wire   [32:1] carry;
  assign carry[1] = A[0];

  inv0d1 U1 ( .I(n1), .ZN(carry[26]) );
  nr02d2 U2 ( .A1(carry[25]), .A2(A[25]), .ZN(n1) );
  xn02d1 U3 ( .A1(A[25]), .A2(carry[25]), .ZN(SUM[25]) );
  inv0d1 U4 ( .I(n2), .ZN(carry[24]) );
  nr02d2 U5 ( .A1(carry[23]), .A2(A[23]), .ZN(n2) );
  xn02d1 U6 ( .A1(A[23]), .A2(carry[23]), .ZN(SUM[23]) );
  inv0d1 U7 ( .I(n3), .ZN(carry[23]) );
  nr02d2 U8 ( .A1(carry[22]), .A2(A[22]), .ZN(n3) );
  xn02d1 U9 ( .A1(A[22]), .A2(carry[22]), .ZN(SUM[22]) );
  inv0d1 U10 ( .I(n4), .ZN(carry[22]) );
  nr02d2 U11 ( .A1(carry[21]), .A2(A[21]), .ZN(n4) );
  xn02d1 U12 ( .A1(A[21]), .A2(carry[21]), .ZN(SUM[21]) );
  inv0d1 U13 ( .I(n5), .ZN(carry[21]) );
  nr02d2 U14 ( .A1(carry[20]), .A2(A[20]), .ZN(n5) );
  xn02d1 U15 ( .A1(A[20]), .A2(carry[20]), .ZN(SUM[20]) );
  inv0d1 U16 ( .I(n6), .ZN(carry[18]) );
  nr02d2 U17 ( .A1(carry[17]), .A2(A[17]), .ZN(n6) );
  xn02d1 U18 ( .A1(A[17]), .A2(carry[17]), .ZN(SUM[17]) );
  inv0d1 U19 ( .I(n7), .ZN(carry[16]) );
  nr02d2 U20 ( .A1(carry[15]), .A2(A[15]), .ZN(n7) );
  xn02d1 U21 ( .A1(A[15]), .A2(carry[15]), .ZN(SUM[15]) );
  inv0d1 U22 ( .I(n8), .ZN(carry[15]) );
  nr02d2 U23 ( .A1(carry[14]), .A2(A[14]), .ZN(n8) );
  xn02d1 U24 ( .A1(A[14]), .A2(carry[14]), .ZN(SUM[14]) );
  inv0d1 U25 ( .I(n9), .ZN(carry[14]) );
  nr02d2 U26 ( .A1(carry[13]), .A2(A[13]), .ZN(n9) );
  xn02d1 U27 ( .A1(A[13]), .A2(carry[13]), .ZN(SUM[13]) );
  inv0d1 U28 ( .I(n10), .ZN(carry[13]) );
  nr02d2 U29 ( .A1(carry[12]), .A2(A[12]), .ZN(n10) );
  xn02d1 U30 ( .A1(A[12]), .A2(carry[12]), .ZN(SUM[12]) );
  inv0d1 U31 ( .I(n11), .ZN(carry[12]) );
  nr02d2 U32 ( .A1(carry[11]), .A2(A[11]), .ZN(n11) );
  xn02d1 U33 ( .A1(A[11]), .A2(carry[11]), .ZN(SUM[11]) );
  inv0d1 U34 ( .I(n12), .ZN(carry[9]) );
  nr02d2 U35 ( .A1(carry[8]), .A2(A[8]), .ZN(n12) );
  xn02d1 U36 ( .A1(A[8]), .A2(carry[8]), .ZN(SUM[8]) );
  inv0d1 U37 ( .I(n13), .ZN(carry[8]) );
  nr02d2 U38 ( .A1(carry[7]), .A2(A[7]), .ZN(n13) );
  xn02d1 U39 ( .A1(A[7]), .A2(carry[7]), .ZN(SUM[7]) );
  inv0d1 U40 ( .I(n14), .ZN(carry[3]) );
  nr02d2 U41 ( .A1(carry[2]), .A2(A[2]), .ZN(n14) );
  xn02d1 U42 ( .A1(A[2]), .A2(carry[2]), .ZN(SUM[2]) );
  inv0d1 U43 ( .I(n15), .ZN(carry[2]) );
  nr02d2 U44 ( .A1(carry[1]), .A2(A[1]), .ZN(n15) );
  xn02d1 U45 ( .A1(A[1]), .A2(carry[1]), .ZN(SUM[1]) );
  xr02d1 U46 ( .A1(A[31]), .A2(carry[31]), .Z(SUM[31]) );
  nd02d1 U47 ( .A1(A[31]), .A2(carry[31]), .ZN(n16) );
  inv0d1 U48 ( .I(n16), .ZN(SUM[32]) );
  xr02d1 U49 ( .A1(A[30]), .A2(carry[30]), .Z(SUM[30]) );
  nd02d1 U50 ( .A1(A[30]), .A2(carry[30]), .ZN(n17) );
  inv0d1 U51 ( .I(n17), .ZN(carry[31]) );
  xr02d1 U52 ( .A1(A[29]), .A2(carry[29]), .Z(SUM[29]) );
  nd02d1 U53 ( .A1(A[29]), .A2(carry[29]), .ZN(n18) );
  inv0d1 U54 ( .I(n18), .ZN(carry[30]) );
  xr02d1 U55 ( .A1(A[28]), .A2(carry[28]), .Z(SUM[28]) );
  nd02d1 U56 ( .A1(A[28]), .A2(carry[28]), .ZN(n19) );
  inv0d1 U57 ( .I(n19), .ZN(carry[29]) );
  xr02d1 U58 ( .A1(A[27]), .A2(carry[27]), .Z(SUM[27]) );
  nd02d1 U59 ( .A1(A[27]), .A2(carry[27]), .ZN(n20) );
  inv0d1 U60 ( .I(n20), .ZN(carry[28]) );
  xr02d1 U61 ( .A1(A[26]), .A2(carry[26]), .Z(SUM[26]) );
  nd02d1 U62 ( .A1(A[26]), .A2(carry[26]), .ZN(n21) );
  inv0d1 U63 ( .I(n21), .ZN(carry[27]) );
  xr02d1 U64 ( .A1(A[24]), .A2(carry[24]), .Z(SUM[24]) );
  nd02d1 U65 ( .A1(A[24]), .A2(carry[24]), .ZN(n22) );
  inv0d1 U66 ( .I(n22), .ZN(carry[25]) );
  xr02d1 U67 ( .A1(A[19]), .A2(carry[19]), .Z(SUM[19]) );
  nd02d1 U68 ( .A1(A[19]), .A2(carry[19]), .ZN(n23) );
  inv0d1 U69 ( .I(n23), .ZN(carry[20]) );
  xr02d1 U70 ( .A1(A[18]), .A2(carry[18]), .Z(SUM[18]) );
  nd02d1 U71 ( .A1(A[18]), .A2(carry[18]), .ZN(n24) );
  inv0d1 U72 ( .I(n24), .ZN(carry[19]) );
  xr02d1 U73 ( .A1(A[16]), .A2(carry[16]), .Z(SUM[16]) );
  nd02d1 U74 ( .A1(A[16]), .A2(carry[16]), .ZN(n25) );
  inv0d1 U75 ( .I(n25), .ZN(carry[17]) );
  xr02d1 U76 ( .A1(A[10]), .A2(carry[10]), .Z(SUM[10]) );
  nd02d1 U77 ( .A1(A[10]), .A2(carry[10]), .ZN(n26) );
  inv0d1 U78 ( .I(n26), .ZN(carry[11]) );
  xr02d1 U79 ( .A1(A[9]), .A2(carry[9]), .Z(SUM[9]) );
  nd02d1 U80 ( .A1(A[9]), .A2(carry[9]), .ZN(n27) );
  inv0d1 U81 ( .I(n27), .ZN(carry[10]) );
  xr02d1 U82 ( .A1(A[6]), .A2(carry[6]), .Z(SUM[6]) );
  nd02d1 U83 ( .A1(A[6]), .A2(carry[6]), .ZN(n28) );
  inv0d1 U84 ( .I(n28), .ZN(carry[7]) );
  xr02d1 U85 ( .A1(A[5]), .A2(carry[5]), .Z(SUM[5]) );
  nd02d1 U86 ( .A1(A[5]), .A2(carry[5]), .ZN(n29) );
  inv0d1 U87 ( .I(n29), .ZN(carry[6]) );
  xr02d1 U88 ( .A1(A[4]), .A2(carry[4]), .Z(SUM[4]) );
  nd02d1 U89 ( .A1(A[4]), .A2(carry[4]), .ZN(n30) );
  inv0d1 U90 ( .I(n30), .ZN(carry[5]) );
  xr02d1 U91 ( .A1(A[3]), .A2(carry[3]), .Z(SUM[3]) );
  nd02d1 U92 ( .A1(A[3]), .A2(carry[3]), .ZN(n31) );
  inv0d1 U93 ( .I(n31), .ZN(carry[4]) );
  inv0d0 U94 ( .I(carry[1]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_add_2_DW01_add_6 ( A, B, CI, SUM, CO );
  input [32:0] A;
  input [32:0] B;
  output [32:0] SUM;
  input CI;
  output CO;
  wire   \A[4] , \A[3] , \A[2] , \A[1] , \A[0] , n1, n2, n3, n4, n5, n6, n7,
         n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n18, n19, n20, n21,
         n22, n23, n24, n25, n26;
  wire   [32:1] carry;
  assign SUM[4] = \A[4] ;
  assign \A[4]  = A[4];
  assign SUM[3] = \A[3] ;
  assign \A[3]  = A[3];
  assign SUM[2] = \A[2] ;
  assign \A[2]  = A[2];
  assign SUM[1] = \A[1] ;
  assign \A[1]  = A[1];
  assign SUM[0] = \A[0] ;
  assign \A[0]  = A[0];
  assign carry[6] = A[5];

  inv0d1 U1 ( .I(n1), .ZN(carry[22]) );
  nr02d2 U2 ( .A1(carry[21]), .A2(A[21]), .ZN(n1) );
  xn02d1 U3 ( .A1(A[21]), .A2(carry[21]), .ZN(SUM[21]) );
  inv0d1 U4 ( .I(n2), .ZN(carry[21]) );
  nr02d2 U5 ( .A1(carry[20]), .A2(A[20]), .ZN(n2) );
  xn02d1 U6 ( .A1(A[20]), .A2(carry[20]), .ZN(SUM[20]) );
  inv0d1 U7 ( .I(n3), .ZN(carry[20]) );
  nr02d2 U8 ( .A1(carry[19]), .A2(A[19]), .ZN(n3) );
  xn02d1 U9 ( .A1(A[19]), .A2(carry[19]), .ZN(SUM[19]) );
  inv0d1 U10 ( .I(n4), .ZN(carry[19]) );
  nr02d2 U11 ( .A1(carry[18]), .A2(A[18]), .ZN(n4) );
  xn02d1 U12 ( .A1(A[18]), .A2(carry[18]), .ZN(SUM[18]) );
  inv0d1 U13 ( .I(n5), .ZN(carry[18]) );
  nr02d2 U14 ( .A1(carry[17]), .A2(A[17]), .ZN(n5) );
  xn02d1 U15 ( .A1(A[17]), .A2(carry[17]), .ZN(SUM[17]) );
  inv0d1 U16 ( .I(n6), .ZN(carry[16]) );
  nr02d2 U17 ( .A1(carry[15]), .A2(A[15]), .ZN(n6) );
  xn02d1 U18 ( .A1(A[15]), .A2(carry[15]), .ZN(SUM[15]) );
  inv0d1 U19 ( .I(n7), .ZN(carry[15]) );
  nr02d2 U20 ( .A1(carry[14]), .A2(A[14]), .ZN(n7) );
  xn02d1 U21 ( .A1(A[14]), .A2(carry[14]), .ZN(SUM[14]) );
  inv0d1 U22 ( .I(n8), .ZN(carry[14]) );
  nr02d2 U23 ( .A1(carry[13]), .A2(A[13]), .ZN(n8) );
  xn02d1 U24 ( .A1(A[13]), .A2(carry[13]), .ZN(SUM[13]) );
  inv0d1 U25 ( .I(n9), .ZN(carry[12]) );
  nr02d2 U26 ( .A1(carry[11]), .A2(A[11]), .ZN(n9) );
  xn02d1 U27 ( .A1(A[11]), .A2(carry[11]), .ZN(SUM[11]) );
  inv0d1 U28 ( .I(n10), .ZN(carry[10]) );
  nr02d2 U29 ( .A1(carry[9]), .A2(A[9]), .ZN(n10) );
  xn02d1 U30 ( .A1(A[9]), .A2(carry[9]), .ZN(SUM[9]) );
  xr02d1 U31 ( .A1(A[31]), .A2(carry[31]), .Z(SUM[31]) );
  nd02d1 U32 ( .A1(A[31]), .A2(carry[31]), .ZN(n11) );
  inv0d1 U33 ( .I(n11), .ZN(SUM[32]) );
  xr02d1 U34 ( .A1(A[30]), .A2(carry[30]), .Z(SUM[30]) );
  nd02d1 U35 ( .A1(A[30]), .A2(carry[30]), .ZN(n12) );
  inv0d1 U36 ( .I(n12), .ZN(carry[31]) );
  xr02d1 U37 ( .A1(A[29]), .A2(carry[29]), .Z(SUM[29]) );
  nd02d1 U38 ( .A1(A[29]), .A2(carry[29]), .ZN(n13) );
  inv0d1 U39 ( .I(n13), .ZN(carry[30]) );
  xr02d1 U40 ( .A1(A[28]), .A2(carry[28]), .Z(SUM[28]) );
  nd02d1 U41 ( .A1(A[28]), .A2(carry[28]), .ZN(n14) );
  inv0d1 U42 ( .I(n14), .ZN(carry[29]) );
  xr02d1 U43 ( .A1(A[27]), .A2(carry[27]), .Z(SUM[27]) );
  nd02d1 U44 ( .A1(A[27]), .A2(carry[27]), .ZN(n15) );
  inv0d1 U45 ( .I(n15), .ZN(carry[28]) );
  xr02d1 U46 ( .A1(A[26]), .A2(carry[26]), .Z(SUM[26]) );
  nd02d1 U47 ( .A1(A[26]), .A2(carry[26]), .ZN(n16) );
  inv0d1 U48 ( .I(n16), .ZN(carry[27]) );
  xr02d1 U49 ( .A1(A[25]), .A2(carry[25]), .Z(SUM[25]) );
  nd02d1 U50 ( .A1(A[25]), .A2(carry[25]), .ZN(n17) );
  inv0d1 U51 ( .I(n17), .ZN(carry[26]) );
  xr02d1 U52 ( .A1(A[24]), .A2(carry[24]), .Z(SUM[24]) );
  nd02d1 U53 ( .A1(A[24]), .A2(carry[24]), .ZN(n18) );
  inv0d1 U54 ( .I(n18), .ZN(carry[25]) );
  xr02d1 U55 ( .A1(A[23]), .A2(carry[23]), .Z(SUM[23]) );
  nd02d1 U56 ( .A1(A[23]), .A2(carry[23]), .ZN(n19) );
  inv0d1 U57 ( .I(n19), .ZN(carry[24]) );
  xr02d1 U58 ( .A1(A[22]), .A2(carry[22]), .Z(SUM[22]) );
  nd02d1 U59 ( .A1(A[22]), .A2(carry[22]), .ZN(n20) );
  inv0d1 U60 ( .I(n20), .ZN(carry[23]) );
  xr02d1 U61 ( .A1(A[16]), .A2(carry[16]), .Z(SUM[16]) );
  nd02d1 U62 ( .A1(A[16]), .A2(carry[16]), .ZN(n21) );
  inv0d1 U63 ( .I(n21), .ZN(carry[17]) );
  xr02d1 U64 ( .A1(A[12]), .A2(carry[12]), .Z(SUM[12]) );
  nd02d1 U65 ( .A1(A[12]), .A2(carry[12]), .ZN(n22) );
  inv0d1 U66 ( .I(n22), .ZN(carry[13]) );
  xr02d1 U67 ( .A1(A[10]), .A2(carry[10]), .Z(SUM[10]) );
  nd02d1 U68 ( .A1(A[10]), .A2(carry[10]), .ZN(n23) );
  inv0d1 U69 ( .I(n23), .ZN(carry[11]) );
  xr02d1 U70 ( .A1(A[8]), .A2(carry[8]), .Z(SUM[8]) );
  nd02d1 U71 ( .A1(A[8]), .A2(carry[8]), .ZN(n24) );
  inv0d1 U72 ( .I(n24), .ZN(carry[9]) );
  xr02d1 U73 ( .A1(A[7]), .A2(carry[7]), .Z(SUM[7]) );
  nd02d1 U74 ( .A1(A[7]), .A2(carry[7]), .ZN(n25) );
  inv0d1 U75 ( .I(n25), .ZN(carry[8]) );
  xr02d1 U76 ( .A1(A[6]), .A2(carry[6]), .Z(SUM[6]) );
  nd02d1 U77 ( .A1(A[6]), .A2(carry[6]), .ZN(n26) );
  inv0d1 U78 ( .I(n26), .ZN(carry[7]) );
  inv0d1 U79 ( .I(carry[6]), .ZN(SUM[5]) );
endmodule


module mgmt_core_DW01_add_3_DW01_add_7 ( A, B, CI, SUM, CO );
  input [32:0] A;
  input [32:0] B;
  output [32:0] SUM;
  input CI;
  output CO;
  wire   \A[4] , \A[3] , \A[2] , \A[1] , \A[0] , n1, n2, n3, n4, n5, n6, n7,
         n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n18, n19, n20, n21,
         n22, n23, n24, n25, n26;
  wire   [32:1] carry;
  assign SUM[4] = \A[4] ;
  assign \A[4]  = A[4];
  assign SUM[3] = \A[3] ;
  assign \A[3]  = A[3];
  assign SUM[2] = \A[2] ;
  assign \A[2]  = A[2];
  assign SUM[1] = \A[1] ;
  assign \A[1]  = A[1];
  assign SUM[0] = \A[0] ;
  assign \A[0]  = A[0];
  assign carry[6] = A[5];

  inv0d1 U1 ( .I(n1), .ZN(carry[22]) );
  nr02d2 U2 ( .A1(carry[21]), .A2(A[21]), .ZN(n1) );
  xn02d1 U3 ( .A1(A[21]), .A2(carry[21]), .ZN(SUM[21]) );
  inv0d1 U4 ( .I(n2), .ZN(carry[21]) );
  nr02d2 U5 ( .A1(carry[20]), .A2(A[20]), .ZN(n2) );
  xn02d1 U6 ( .A1(A[20]), .A2(carry[20]), .ZN(SUM[20]) );
  inv0d1 U7 ( .I(n3), .ZN(carry[20]) );
  nr02d2 U8 ( .A1(carry[19]), .A2(A[19]), .ZN(n3) );
  xn02d1 U9 ( .A1(A[19]), .A2(carry[19]), .ZN(SUM[19]) );
  inv0d1 U10 ( .I(n4), .ZN(carry[19]) );
  nr02d2 U11 ( .A1(carry[18]), .A2(A[18]), .ZN(n4) );
  xn02d1 U12 ( .A1(A[18]), .A2(carry[18]), .ZN(SUM[18]) );
  inv0d1 U13 ( .I(n5), .ZN(carry[18]) );
  nr02d2 U14 ( .A1(carry[17]), .A2(A[17]), .ZN(n5) );
  xn02d1 U15 ( .A1(A[17]), .A2(carry[17]), .ZN(SUM[17]) );
  inv0d1 U16 ( .I(n6), .ZN(carry[16]) );
  nr02d2 U17 ( .A1(carry[15]), .A2(A[15]), .ZN(n6) );
  xn02d1 U18 ( .A1(A[15]), .A2(carry[15]), .ZN(SUM[15]) );
  inv0d1 U19 ( .I(n7), .ZN(carry[15]) );
  nr02d2 U20 ( .A1(carry[14]), .A2(A[14]), .ZN(n7) );
  xn02d1 U21 ( .A1(A[14]), .A2(carry[14]), .ZN(SUM[14]) );
  inv0d1 U22 ( .I(n8), .ZN(carry[14]) );
  nr02d2 U23 ( .A1(carry[13]), .A2(A[13]), .ZN(n8) );
  xn02d1 U24 ( .A1(A[13]), .A2(carry[13]), .ZN(SUM[13]) );
  inv0d1 U25 ( .I(n9), .ZN(carry[12]) );
  nr02d2 U26 ( .A1(carry[11]), .A2(A[11]), .ZN(n9) );
  xn02d1 U27 ( .A1(A[11]), .A2(carry[11]), .ZN(SUM[11]) );
  inv0d1 U28 ( .I(n10), .ZN(carry[10]) );
  nr02d2 U29 ( .A1(carry[9]), .A2(A[9]), .ZN(n10) );
  xn02d1 U30 ( .A1(A[9]), .A2(carry[9]), .ZN(SUM[9]) );
  xr02d1 U31 ( .A1(A[31]), .A2(carry[31]), .Z(SUM[31]) );
  nd02d1 U32 ( .A1(A[31]), .A2(carry[31]), .ZN(n11) );
  inv0d1 U33 ( .I(n11), .ZN(SUM[32]) );
  xr02d1 U34 ( .A1(A[30]), .A2(carry[30]), .Z(SUM[30]) );
  nd02d1 U35 ( .A1(A[30]), .A2(carry[30]), .ZN(n12) );
  inv0d1 U36 ( .I(n12), .ZN(carry[31]) );
  xr02d1 U37 ( .A1(A[29]), .A2(carry[29]), .Z(SUM[29]) );
  nd02d1 U38 ( .A1(A[29]), .A2(carry[29]), .ZN(n13) );
  inv0d1 U39 ( .I(n13), .ZN(carry[30]) );
  xr02d1 U40 ( .A1(A[28]), .A2(carry[28]), .Z(SUM[28]) );
  nd02d1 U41 ( .A1(A[28]), .A2(carry[28]), .ZN(n14) );
  inv0d1 U42 ( .I(n14), .ZN(carry[29]) );
  xr02d1 U43 ( .A1(A[27]), .A2(carry[27]), .Z(SUM[27]) );
  nd02d1 U44 ( .A1(A[27]), .A2(carry[27]), .ZN(n15) );
  inv0d1 U45 ( .I(n15), .ZN(carry[28]) );
  xr02d1 U46 ( .A1(A[26]), .A2(carry[26]), .Z(SUM[26]) );
  nd02d1 U47 ( .A1(A[26]), .A2(carry[26]), .ZN(n16) );
  inv0d1 U48 ( .I(n16), .ZN(carry[27]) );
  xr02d1 U49 ( .A1(A[25]), .A2(carry[25]), .Z(SUM[25]) );
  nd02d1 U50 ( .A1(A[25]), .A2(carry[25]), .ZN(n17) );
  inv0d1 U51 ( .I(n17), .ZN(carry[26]) );
  xr02d1 U52 ( .A1(A[24]), .A2(carry[24]), .Z(SUM[24]) );
  nd02d1 U53 ( .A1(A[24]), .A2(carry[24]), .ZN(n18) );
  inv0d1 U54 ( .I(n18), .ZN(carry[25]) );
  xr02d1 U55 ( .A1(A[23]), .A2(carry[23]), .Z(SUM[23]) );
  nd02d1 U56 ( .A1(A[23]), .A2(carry[23]), .ZN(n19) );
  inv0d1 U57 ( .I(n19), .ZN(carry[24]) );
  xr02d1 U58 ( .A1(A[22]), .A2(carry[22]), .Z(SUM[22]) );
  nd02d1 U59 ( .A1(A[22]), .A2(carry[22]), .ZN(n20) );
  inv0d1 U60 ( .I(n20), .ZN(carry[23]) );
  xr02d1 U61 ( .A1(A[16]), .A2(carry[16]), .Z(SUM[16]) );
  nd02d1 U62 ( .A1(A[16]), .A2(carry[16]), .ZN(n21) );
  inv0d1 U63 ( .I(n21), .ZN(carry[17]) );
  xr02d1 U64 ( .A1(A[12]), .A2(carry[12]), .Z(SUM[12]) );
  nd02d1 U65 ( .A1(A[12]), .A2(carry[12]), .ZN(n22) );
  inv0d1 U66 ( .I(n22), .ZN(carry[13]) );
  xr02d1 U67 ( .A1(A[10]), .A2(carry[10]), .Z(SUM[10]) );
  nd02d1 U68 ( .A1(A[10]), .A2(carry[10]), .ZN(n23) );
  inv0d1 U69 ( .I(n23), .ZN(carry[11]) );
  xr02d1 U70 ( .A1(A[8]), .A2(carry[8]), .Z(SUM[8]) );
  nd02d1 U71 ( .A1(A[8]), .A2(carry[8]), .ZN(n24) );
  inv0d1 U72 ( .I(n24), .ZN(carry[9]) );
  xr02d1 U73 ( .A1(A[7]), .A2(carry[7]), .Z(SUM[7]) );
  nd02d1 U74 ( .A1(A[7]), .A2(carry[7]), .ZN(n25) );
  inv0d1 U75 ( .I(n25), .ZN(carry[8]) );
  xr02d1 U76 ( .A1(A[6]), .A2(carry[6]), .Z(SUM[6]) );
  nd02d1 U77 ( .A1(A[6]), .A2(carry[6]), .ZN(n26) );
  inv0d1 U78 ( .I(n26), .ZN(carry[7]) );
  inv0d1 U79 ( .I(carry[6]), .ZN(SUM[5]) );
endmodule


module mgmt_core_DW01_inc_2_DW01_inc_19 ( A, SUM );
  input [15:0] A;
  output [15:0] SUM;

  wire   [15:2] carry;

  ah01d0 U1_1_14 ( .A(A[14]), .B(carry[14]), .CO(carry[15]), .S(SUM[14]) );
  ah01d0 U1_1_13 ( .A(A[13]), .B(carry[13]), .CO(carry[14]), .S(SUM[13]) );
  ah01d0 U1_1_12 ( .A(A[12]), .B(carry[12]), .CO(carry[13]), .S(SUM[12]) );
  ah01d0 U1_1_11 ( .A(A[11]), .B(carry[11]), .CO(carry[12]), .S(SUM[11]) );
  ah01d0 U1_1_10 ( .A(A[10]), .B(carry[10]), .CO(carry[11]), .S(SUM[10]) );
  ah01d0 U1_1_9 ( .A(A[9]), .B(carry[9]), .CO(carry[10]), .S(SUM[9]) );
  ah01d0 U1_1_8 ( .A(A[8]), .B(carry[8]), .CO(carry[9]), .S(SUM[8]) );
  ah01d0 U1_1_7 ( .A(A[7]), .B(carry[7]), .CO(carry[8]), .S(SUM[7]) );
  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[15]), .A2(A[15]), .Z(SUM[15]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_inc_3_DW01_inc_20 ( A, SUM );
  input [7:0] A;
  output [7:0] SUM;

  wire   [7:2] carry;

  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[7]), .A2(A[7]), .Z(SUM[7]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_ash_0 ( A, DATA_TC, SH, SH_TC, B );
  input [31:0] A;
  input [5:0] SH;
  output [31:0] B;
  input DATA_TC, SH_TC;
  wire   \ML_int[1][31] , \ML_int[1][30] , \ML_int[1][29] , \ML_int[1][28] ,
         \ML_int[1][27] , \ML_int[1][26] , \ML_int[1][25] , \ML_int[1][24] ,
         \ML_int[1][23] , \ML_int[1][22] , \ML_int[1][21] , \ML_int[1][20] ,
         \ML_int[1][19] , \ML_int[1][18] , \ML_int[1][17] , \ML_int[1][16] ,
         \ML_int[1][15] , \ML_int[1][14] , \ML_int[1][13] , \ML_int[1][12] ,
         \ML_int[1][11] , \ML_int[1][10] , \ML_int[1][9] , \ML_int[1][8] ,
         \ML_int[1][7] , \ML_int[1][6] , \ML_int[1][5] , \ML_int[1][4] ,
         \ML_int[1][3] , \ML_int[1][2] , \ML_int[1][1] , \ML_int[1][0] ,
         \ML_int[2][31] , \ML_int[2][30] , \ML_int[2][29] , \ML_int[2][28] ,
         \ML_int[2][27] , \ML_int[2][26] , \ML_int[2][25] , \ML_int[2][24] ,
         \ML_int[2][23] , \ML_int[2][22] , \ML_int[2][21] , \ML_int[2][20] ,
         \ML_int[2][19] , \ML_int[2][18] , \ML_int[2][17] , \ML_int[2][16] ,
         \ML_int[2][15] , \ML_int[2][14] , \ML_int[2][13] , \ML_int[2][12] ,
         \ML_int[2][11] , \ML_int[2][10] , \ML_int[2][9] , \ML_int[2][8] ,
         \ML_int[2][7] , \ML_int[2][6] , \ML_int[2][5] , \ML_int[2][4] ,
         \ML_int[2][3] , \ML_int[2][2] , \ML_int[2][1] , \ML_int[2][0] ,
         \ML_int[3][31] , \ML_int[3][30] , \ML_int[3][29] , \ML_int[3][28] ,
         \ML_int[3][27] , \ML_int[3][26] , \ML_int[3][25] , \ML_int[3][24] ,
         \ML_int[3][23] , \ML_int[3][22] , \ML_int[3][21] , \ML_int[3][20] ,
         \ML_int[3][19] , \ML_int[3][18] , \ML_int[3][17] , \ML_int[3][16] ,
         \ML_int[3][15] , \ML_int[3][14] , \ML_int[3][13] , \ML_int[3][12] ,
         \ML_int[3][11] , \ML_int[3][10] , \ML_int[3][9] , \ML_int[3][8] ,
         \ML_int[3][7] , \ML_int[3][6] , \ML_int[3][5] , \ML_int[3][4] ,
         \ML_int[3][3] , \ML_int[3][2] , \ML_int[3][1] , \ML_int[3][0] ,
         \ML_int[4][31] , \ML_int[4][30] , \ML_int[4][29] , \ML_int[4][28] ,
         \ML_int[4][27] , \ML_int[4][26] , \ML_int[4][25] , \ML_int[4][24] ,
         \ML_int[4][23] , \ML_int[4][22] , \ML_int[4][21] , \ML_int[4][20] ,
         \ML_int[4][19] , \ML_int[4][18] , \ML_int[4][17] , \ML_int[4][16] ,
         \ML_int[4][15] , \ML_int[4][14] , \ML_int[4][13] , \ML_int[4][12] ,
         \ML_int[4][11] , \ML_int[4][10] , \ML_int[4][9] , \ML_int[4][8] ,
         \ML_int[4][7] , \ML_int[4][6] , \ML_int[4][5] , \ML_int[4][4] ,
         \ML_int[4][3] , \ML_int[4][2] , \ML_int[4][1] , \ML_int[4][0] ,
         \ML_int[5][31] , \ML_int[5][30] , \ML_int[5][29] , \ML_int[5][28] ,
         \ML_int[5][27] , \ML_int[5][26] , \ML_int[5][25] , \ML_int[5][24] ,
         \ML_int[5][23] , \ML_int[5][22] , \ML_int[5][21] , \ML_int[5][20] ,
         \ML_int[5][19] , \ML_int[5][18] , \ML_int[5][17] , \ML_int[5][16] ,
         n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15;
  wire   [4:0] SHMAG;

  mx02d1 M1_4_31 ( .I0(\ML_int[4][31] ), .I1(\ML_int[4][15] ), .S(SH[4]), .Z(
        \ML_int[5][31] ) );
  mx02d1 M1_4_30 ( .I0(\ML_int[4][30] ), .I1(\ML_int[4][14] ), .S(SH[4]), .Z(
        \ML_int[5][30] ) );
  mx02d1 M1_4_29 ( .I0(\ML_int[4][29] ), .I1(\ML_int[4][13] ), .S(SH[4]), .Z(
        \ML_int[5][29] ) );
  mx02d1 M1_4_28 ( .I0(\ML_int[4][28] ), .I1(\ML_int[4][12] ), .S(SH[4]), .Z(
        \ML_int[5][28] ) );
  mx02d1 M1_4_27 ( .I0(\ML_int[4][27] ), .I1(\ML_int[4][11] ), .S(SH[4]), .Z(
        \ML_int[5][27] ) );
  mx02d1 M1_4_26 ( .I0(\ML_int[4][26] ), .I1(\ML_int[4][10] ), .S(SH[4]), .Z(
        \ML_int[5][26] ) );
  mx02d1 M1_4_25 ( .I0(\ML_int[4][25] ), .I1(\ML_int[4][9] ), .S(SH[4]), .Z(
        \ML_int[5][25] ) );
  mx02d1 M1_4_24 ( .I0(\ML_int[4][24] ), .I1(\ML_int[4][8] ), .S(SH[4]), .Z(
        \ML_int[5][24] ) );
  mx02d1 M1_4_23 ( .I0(\ML_int[4][23] ), .I1(\ML_int[4][7] ), .S(SH[4]), .Z(
        \ML_int[5][23] ) );
  mx02d1 M1_4_22 ( .I0(\ML_int[4][22] ), .I1(\ML_int[4][6] ), .S(SH[4]), .Z(
        \ML_int[5][22] ) );
  mx02d1 M1_4_21 ( .I0(\ML_int[4][21] ), .I1(\ML_int[4][5] ), .S(SH[4]), .Z(
        \ML_int[5][21] ) );
  mx02d1 M1_4_20 ( .I0(\ML_int[4][20] ), .I1(\ML_int[4][4] ), .S(SH[4]), .Z(
        \ML_int[5][20] ) );
  mx02d1 M1_4_19 ( .I0(\ML_int[4][19] ), .I1(\ML_int[4][3] ), .S(SH[4]), .Z(
        \ML_int[5][19] ) );
  mx02d1 M1_4_18 ( .I0(\ML_int[4][18] ), .I1(\ML_int[4][2] ), .S(SH[4]), .Z(
        \ML_int[5][18] ) );
  mx02d1 M1_4_17 ( .I0(\ML_int[4][17] ), .I1(\ML_int[4][1] ), .S(SH[4]), .Z(
        \ML_int[5][17] ) );
  mx02d1 M1_4_16 ( .I0(\ML_int[4][16] ), .I1(\ML_int[4][0] ), .S(SH[4]), .Z(
        \ML_int[5][16] ) );
  mx02d1 M1_3_31 ( .I0(\ML_int[3][31] ), .I1(\ML_int[3][23] ), .S(n3), .Z(
        \ML_int[4][31] ) );
  mx02d1 M1_3_30 ( .I0(\ML_int[3][30] ), .I1(\ML_int[3][22] ), .S(n3), .Z(
        \ML_int[4][30] ) );
  mx02d1 M1_3_29 ( .I0(\ML_int[3][29] ), .I1(\ML_int[3][21] ), .S(n3), .Z(
        \ML_int[4][29] ) );
  mx02d1 M1_3_28 ( .I0(\ML_int[3][28] ), .I1(\ML_int[3][20] ), .S(n3), .Z(
        \ML_int[4][28] ) );
  mx02d1 M1_3_27 ( .I0(\ML_int[3][27] ), .I1(\ML_int[3][19] ), .S(n3), .Z(
        \ML_int[4][27] ) );
  mx02d1 M1_3_26 ( .I0(\ML_int[3][26] ), .I1(\ML_int[3][18] ), .S(n3), .Z(
        \ML_int[4][26] ) );
  mx02d1 M1_3_25 ( .I0(\ML_int[3][25] ), .I1(\ML_int[3][17] ), .S(n3), .Z(
        \ML_int[4][25] ) );
  mx02d1 M1_3_24 ( .I0(\ML_int[3][24] ), .I1(\ML_int[3][16] ), .S(n3), .Z(
        \ML_int[4][24] ) );
  mx02d1 M1_3_23 ( .I0(\ML_int[3][23] ), .I1(\ML_int[3][15] ), .S(n3), .Z(
        \ML_int[4][23] ) );
  mx02d1 M1_3_22 ( .I0(\ML_int[3][22] ), .I1(\ML_int[3][14] ), .S(SH[3]), .Z(
        \ML_int[4][22] ) );
  mx02d1 M1_3_21 ( .I0(\ML_int[3][21] ), .I1(\ML_int[3][13] ), .S(SH[3]), .Z(
        \ML_int[4][21] ) );
  mx02d1 M1_3_20 ( .I0(\ML_int[3][20] ), .I1(\ML_int[3][12] ), .S(SH[3]), .Z(
        \ML_int[4][20] ) );
  mx02d1 M1_3_19 ( .I0(\ML_int[3][19] ), .I1(\ML_int[3][11] ), .S(SH[3]), .Z(
        \ML_int[4][19] ) );
  mx02d1 M1_3_18 ( .I0(\ML_int[3][18] ), .I1(\ML_int[3][10] ), .S(SH[3]), .Z(
        \ML_int[4][18] ) );
  mx02d1 M1_3_17 ( .I0(\ML_int[3][17] ), .I1(\ML_int[3][9] ), .S(SH[3]), .Z(
        \ML_int[4][17] ) );
  mx02d1 M1_3_16 ( .I0(\ML_int[3][16] ), .I1(\ML_int[3][8] ), .S(SH[3]), .Z(
        \ML_int[4][16] ) );
  mx02d1 M1_3_15 ( .I0(\ML_int[3][15] ), .I1(\ML_int[3][7] ), .S(SH[3]), .Z(
        \ML_int[4][15] ) );
  mx02d1 M1_3_14 ( .I0(\ML_int[3][14] ), .I1(\ML_int[3][6] ), .S(SH[3]), .Z(
        \ML_int[4][14] ) );
  mx02d1 M1_3_13 ( .I0(\ML_int[3][13] ), .I1(\ML_int[3][5] ), .S(SH[3]), .Z(
        \ML_int[4][13] ) );
  mx02d1 M1_3_12 ( .I0(\ML_int[3][12] ), .I1(\ML_int[3][4] ), .S(SH[3]), .Z(
        \ML_int[4][12] ) );
  mx02d1 M1_3_11 ( .I0(\ML_int[3][11] ), .I1(\ML_int[3][3] ), .S(SH[3]), .Z(
        \ML_int[4][11] ) );
  mx02d1 M1_3_10 ( .I0(\ML_int[3][10] ), .I1(\ML_int[3][2] ), .S(SH[3]), .Z(
        \ML_int[4][10] ) );
  mx02d1 M1_3_9 ( .I0(\ML_int[3][9] ), .I1(\ML_int[3][1] ), .S(SH[3]), .Z(
        \ML_int[4][9] ) );
  mx02d1 M1_3_8 ( .I0(\ML_int[3][8] ), .I1(\ML_int[3][0] ), .S(SH[3]), .Z(
        \ML_int[4][8] ) );
  mx02d1 M1_2_31 ( .I0(\ML_int[2][31] ), .I1(\ML_int[2][27] ), .S(n4), .Z(
        \ML_int[3][31] ) );
  mx02d1 M1_2_30 ( .I0(\ML_int[2][30] ), .I1(\ML_int[2][26] ), .S(n4), .Z(
        \ML_int[3][30] ) );
  mx02d1 M1_2_29 ( .I0(\ML_int[2][29] ), .I1(\ML_int[2][25] ), .S(n4), .Z(
        \ML_int[3][29] ) );
  mx02d1 M1_2_28 ( .I0(\ML_int[2][28] ), .I1(\ML_int[2][24] ), .S(n4), .Z(
        \ML_int[3][28] ) );
  mx02d1 M1_2_27 ( .I0(\ML_int[2][27] ), .I1(\ML_int[2][23] ), .S(n4), .Z(
        \ML_int[3][27] ) );
  mx02d1 M1_2_26 ( .I0(\ML_int[2][26] ), .I1(\ML_int[2][22] ), .S(n4), .Z(
        \ML_int[3][26] ) );
  mx02d1 M1_2_25 ( .I0(\ML_int[2][25] ), .I1(\ML_int[2][21] ), .S(n4), .Z(
        \ML_int[3][25] ) );
  mx02d1 M1_2_24 ( .I0(\ML_int[2][24] ), .I1(\ML_int[2][20] ), .S(n4), .Z(
        \ML_int[3][24] ) );
  mx02d1 M1_2_23 ( .I0(\ML_int[2][23] ), .I1(\ML_int[2][19] ), .S(n4), .Z(
        \ML_int[3][23] ) );
  mx02d1 M1_2_22 ( .I0(\ML_int[2][22] ), .I1(\ML_int[2][18] ), .S(n4), .Z(
        \ML_int[3][22] ) );
  mx02d1 M1_2_21 ( .I0(\ML_int[2][21] ), .I1(\ML_int[2][17] ), .S(n4), .Z(
        \ML_int[3][21] ) );
  mx02d1 M1_2_20 ( .I0(\ML_int[2][20] ), .I1(\ML_int[2][16] ), .S(n4), .Z(
        \ML_int[3][20] ) );
  mx02d1 M1_2_19 ( .I0(\ML_int[2][19] ), .I1(\ML_int[2][15] ), .S(n4), .Z(
        \ML_int[3][19] ) );
  mx02d1 M1_2_18 ( .I0(\ML_int[2][18] ), .I1(\ML_int[2][14] ), .S(n4), .Z(
        \ML_int[3][18] ) );
  mx02d1 M1_2_17 ( .I0(\ML_int[2][17] ), .I1(\ML_int[2][13] ), .S(n4), .Z(
        \ML_int[3][17] ) );
  mx02d1 M1_2_16 ( .I0(\ML_int[2][16] ), .I1(\ML_int[2][12] ), .S(SH[2]), .Z(
        \ML_int[3][16] ) );
  mx02d1 M1_2_15 ( .I0(\ML_int[2][15] ), .I1(\ML_int[2][11] ), .S(SH[2]), .Z(
        \ML_int[3][15] ) );
  mx02d1 M1_2_14 ( .I0(\ML_int[2][14] ), .I1(\ML_int[2][10] ), .S(SH[2]), .Z(
        \ML_int[3][14] ) );
  mx02d1 M1_2_13 ( .I0(\ML_int[2][13] ), .I1(\ML_int[2][9] ), .S(SH[2]), .Z(
        \ML_int[3][13] ) );
  mx02d1 M1_2_12 ( .I0(\ML_int[2][12] ), .I1(\ML_int[2][8] ), .S(SH[2]), .Z(
        \ML_int[3][12] ) );
  mx02d1 M1_2_11 ( .I0(\ML_int[2][11] ), .I1(\ML_int[2][7] ), .S(SH[2]), .Z(
        \ML_int[3][11] ) );
  mx02d1 M1_2_10 ( .I0(\ML_int[2][10] ), .I1(\ML_int[2][6] ), .S(SH[2]), .Z(
        \ML_int[3][10] ) );
  mx02d1 M1_2_9 ( .I0(\ML_int[2][9] ), .I1(\ML_int[2][5] ), .S(SH[2]), .Z(
        \ML_int[3][9] ) );
  mx02d1 M1_2_8 ( .I0(\ML_int[2][8] ), .I1(\ML_int[2][4] ), .S(SH[2]), .Z(
        \ML_int[3][8] ) );
  mx02d1 M1_2_7 ( .I0(\ML_int[2][7] ), .I1(\ML_int[2][3] ), .S(SH[2]), .Z(
        \ML_int[3][7] ) );
  mx02d1 M1_2_6 ( .I0(\ML_int[2][6] ), .I1(\ML_int[2][2] ), .S(SH[2]), .Z(
        \ML_int[3][6] ) );
  mx02d1 M1_2_5 ( .I0(\ML_int[2][5] ), .I1(\ML_int[2][1] ), .S(SH[2]), .Z(
        \ML_int[3][5] ) );
  mx02d1 M1_2_4 ( .I0(\ML_int[2][4] ), .I1(\ML_int[2][0] ), .S(SH[2]), .Z(
        \ML_int[3][4] ) );
  mx02d1 M1_1_31 ( .I0(\ML_int[1][31] ), .I1(\ML_int[1][29] ), .S(n1), .Z(
        \ML_int[2][31] ) );
  mx02d1 M1_1_30 ( .I0(\ML_int[1][30] ), .I1(\ML_int[1][28] ), .S(n1), .Z(
        \ML_int[2][30] ) );
  mx02d1 M1_1_29 ( .I0(\ML_int[1][29] ), .I1(\ML_int[1][27] ), .S(n1), .Z(
        \ML_int[2][29] ) );
  mx02d1 M1_1_28 ( .I0(\ML_int[1][28] ), .I1(\ML_int[1][26] ), .S(n1), .Z(
        \ML_int[2][28] ) );
  mx02d1 M1_1_27 ( .I0(\ML_int[1][27] ), .I1(\ML_int[1][25] ), .S(n1), .Z(
        \ML_int[2][27] ) );
  mx02d1 M1_1_26 ( .I0(\ML_int[1][26] ), .I1(\ML_int[1][24] ), .S(n1), .Z(
        \ML_int[2][26] ) );
  mx02d1 M1_1_25 ( .I0(\ML_int[1][25] ), .I1(\ML_int[1][23] ), .S(n1), .Z(
        \ML_int[2][25] ) );
  mx02d1 M1_1_24 ( .I0(\ML_int[1][24] ), .I1(\ML_int[1][22] ), .S(n1), .Z(
        \ML_int[2][24] ) );
  mx02d1 M1_1_23 ( .I0(\ML_int[1][23] ), .I1(\ML_int[1][21] ), .S(n1), .Z(
        \ML_int[2][23] ) );
  mx02d1 M1_1_22 ( .I0(\ML_int[1][22] ), .I1(\ML_int[1][20] ), .S(n1), .Z(
        \ML_int[2][22] ) );
  mx02d1 M1_1_21 ( .I0(\ML_int[1][21] ), .I1(\ML_int[1][19] ), .S(n1), .Z(
        \ML_int[2][21] ) );
  mx02d1 M1_1_20 ( .I0(\ML_int[1][20] ), .I1(\ML_int[1][18] ), .S(n1), .Z(
        \ML_int[2][20] ) );
  mx02d1 M1_1_19 ( .I0(\ML_int[1][19] ), .I1(\ML_int[1][17] ), .S(n1), .Z(
        \ML_int[2][19] ) );
  mx02d1 M1_1_18 ( .I0(\ML_int[1][18] ), .I1(\ML_int[1][16] ), .S(n1), .Z(
        \ML_int[2][18] ) );
  mx02d1 M1_1_17 ( .I0(\ML_int[1][17] ), .I1(\ML_int[1][15] ), .S(n1), .Z(
        \ML_int[2][17] ) );
  mx02d1 M1_1_16 ( .I0(\ML_int[1][16] ), .I1(\ML_int[1][14] ), .S(n1), .Z(
        \ML_int[2][16] ) );
  mx02d1 M1_1_15 ( .I0(\ML_int[1][15] ), .I1(\ML_int[1][13] ), .S(n1), .Z(
        \ML_int[2][15] ) );
  mx02d1 M1_1_14 ( .I0(\ML_int[1][14] ), .I1(\ML_int[1][12] ), .S(SH[1]), .Z(
        \ML_int[2][14] ) );
  mx02d1 M1_1_13 ( .I0(\ML_int[1][13] ), .I1(\ML_int[1][11] ), .S(SH[1]), .Z(
        \ML_int[2][13] ) );
  mx02d1 M1_1_12 ( .I0(\ML_int[1][12] ), .I1(\ML_int[1][10] ), .S(SH[1]), .Z(
        \ML_int[2][12] ) );
  mx02d1 M1_1_11 ( .I0(\ML_int[1][11] ), .I1(\ML_int[1][9] ), .S(SH[1]), .Z(
        \ML_int[2][11] ) );
  mx02d1 M1_1_10 ( .I0(\ML_int[1][10] ), .I1(\ML_int[1][8] ), .S(SH[1]), .Z(
        \ML_int[2][10] ) );
  mx02d1 M1_1_9 ( .I0(\ML_int[1][9] ), .I1(\ML_int[1][7] ), .S(SH[1]), .Z(
        \ML_int[2][9] ) );
  mx02d1 M1_1_8 ( .I0(\ML_int[1][8] ), .I1(\ML_int[1][6] ), .S(SH[1]), .Z(
        \ML_int[2][8] ) );
  mx02d1 M1_1_7 ( .I0(\ML_int[1][7] ), .I1(\ML_int[1][5] ), .S(SH[1]), .Z(
        \ML_int[2][7] ) );
  mx02d1 M1_1_6 ( .I0(\ML_int[1][6] ), .I1(\ML_int[1][4] ), .S(SH[1]), .Z(
        \ML_int[2][6] ) );
  mx02d1 M1_1_5 ( .I0(\ML_int[1][5] ), .I1(\ML_int[1][3] ), .S(SH[1]), .Z(
        \ML_int[2][5] ) );
  mx02d1 M1_1_4 ( .I0(\ML_int[1][4] ), .I1(\ML_int[1][2] ), .S(SH[1]), .Z(
        \ML_int[2][4] ) );
  mx02d1 M1_1_3 ( .I0(\ML_int[1][3] ), .I1(\ML_int[1][1] ), .S(SH[1]), .Z(
        \ML_int[2][3] ) );
  mx02d1 M1_1_2 ( .I0(\ML_int[1][2] ), .I1(\ML_int[1][0] ), .S(SH[1]), .Z(
        \ML_int[2][2] ) );
  mx02d1 M1_0_31 ( .I0(A[31]), .I1(A[30]), .S(n2), .Z(\ML_int[1][31] ) );
  mx02d1 M1_0_30 ( .I0(A[30]), .I1(A[29]), .S(n2), .Z(\ML_int[1][30] ) );
  mx02d1 M1_0_29 ( .I0(A[29]), .I1(A[28]), .S(n2), .Z(\ML_int[1][29] ) );
  mx02d1 M1_0_28 ( .I0(A[28]), .I1(A[27]), .S(n2), .Z(\ML_int[1][28] ) );
  mx02d1 M1_0_27 ( .I0(A[27]), .I1(A[26]), .S(n2), .Z(\ML_int[1][27] ) );
  mx02d1 M1_0_26 ( .I0(A[26]), .I1(A[25]), .S(n2), .Z(\ML_int[1][26] ) );
  mx02d1 M1_0_25 ( .I0(A[25]), .I1(A[24]), .S(n2), .Z(\ML_int[1][25] ) );
  mx02d1 M1_0_24 ( .I0(A[24]), .I1(A[23]), .S(n2), .Z(\ML_int[1][24] ) );
  mx02d1 M1_0_23 ( .I0(A[23]), .I1(A[22]), .S(n2), .Z(\ML_int[1][23] ) );
  mx02d1 M1_0_22 ( .I0(A[22]), .I1(A[21]), .S(n2), .Z(\ML_int[1][22] ) );
  mx02d1 M1_0_21 ( .I0(A[21]), .I1(A[20]), .S(n2), .Z(\ML_int[1][21] ) );
  mx02d1 M1_0_20 ( .I0(A[20]), .I1(A[19]), .S(n2), .Z(\ML_int[1][20] ) );
  mx02d1 M1_0_19 ( .I0(A[19]), .I1(A[18]), .S(n2), .Z(\ML_int[1][19] ) );
  mx02d1 M1_0_18 ( .I0(A[18]), .I1(A[17]), .S(n2), .Z(\ML_int[1][18] ) );
  mx02d1 M1_0_17 ( .I0(A[17]), .I1(A[16]), .S(n2), .Z(\ML_int[1][17] ) );
  mx02d1 M1_0_16 ( .I0(A[16]), .I1(A[15]), .S(n2), .Z(\ML_int[1][16] ) );
  mx02d1 M1_0_15 ( .I0(A[15]), .I1(A[14]), .S(SH[0]), .Z(\ML_int[1][15] ) );
  mx02d1 M1_0_14 ( .I0(A[14]), .I1(A[13]), .S(SH[0]), .Z(\ML_int[1][14] ) );
  mx02d1 M1_0_13 ( .I0(A[13]), .I1(A[12]), .S(SH[0]), .Z(\ML_int[1][13] ) );
  mx02d1 M1_0_12 ( .I0(A[12]), .I1(A[11]), .S(SH[0]), .Z(\ML_int[1][12] ) );
  mx02d1 M1_0_11 ( .I0(A[11]), .I1(A[10]), .S(SH[0]), .Z(\ML_int[1][11] ) );
  mx02d1 M1_0_10 ( .I0(A[10]), .I1(A[9]), .S(SH[0]), .Z(\ML_int[1][10] ) );
  mx02d1 M1_0_9 ( .I0(A[9]), .I1(A[8]), .S(SH[0]), .Z(\ML_int[1][9] ) );
  mx02d1 M1_0_8 ( .I0(A[8]), .I1(A[7]), .S(SH[0]), .Z(\ML_int[1][8] ) );
  mx02d1 M1_0_7 ( .I0(A[7]), .I1(A[6]), .S(SH[0]), .Z(\ML_int[1][7] ) );
  mx02d1 M1_0_6 ( .I0(A[6]), .I1(A[5]), .S(SH[0]), .Z(\ML_int[1][6] ) );
  mx02d1 M1_0_5 ( .I0(A[5]), .I1(A[4]), .S(SH[0]), .Z(\ML_int[1][5] ) );
  mx02d1 M1_0_4 ( .I0(A[4]), .I1(A[3]), .S(SH[0]), .Z(\ML_int[1][4] ) );
  mx02d1 M1_0_3 ( .I0(A[3]), .I1(A[2]), .S(SH[0]), .Z(\ML_int[1][3] ) );
  mx02d1 M1_0_2 ( .I0(A[2]), .I1(A[1]), .S(SH[0]), .Z(\ML_int[1][2] ) );
  mx02d1 M1_0_1 ( .I0(A[1]), .I1(A[0]), .S(SH[0]), .Z(\ML_int[1][1] ) );
  buffd1 U3 ( .I(SH[1]), .Z(n1) );
  buffd1 U4 ( .I(SH[0]), .Z(n2) );
  inv0d0 U5 ( .I(SHMAG[3]), .ZN(n3) );
  inv0d1 U6 ( .I(SHMAG[2]), .ZN(n4) );
  an02d0 U7 ( .A1(\ML_int[4][9] ), .A2(n5), .Z(B[9]) );
  an02d0 U8 ( .A1(\ML_int[4][8] ), .A2(n5), .Z(B[8]) );
  nr02d0 U9 ( .A1(n6), .A2(n7), .ZN(B[7]) );
  nr02d0 U10 ( .A1(n6), .A2(n8), .ZN(B[6]) );
  nr02d0 U11 ( .A1(n6), .A2(n9), .ZN(B[5]) );
  nr02d0 U12 ( .A1(n6), .A2(n10), .ZN(B[4]) );
  nr02d0 U13 ( .A1(n6), .A2(n11), .ZN(B[3]) );
  an02d0 U14 ( .A1(\ML_int[5][31] ), .A2(n12), .Z(B[31]) );
  an02d0 U15 ( .A1(\ML_int[5][30] ), .A2(n12), .Z(B[30]) );
  nr02d0 U16 ( .A1(n6), .A2(n13), .ZN(B[2]) );
  an02d0 U17 ( .A1(\ML_int[5][29] ), .A2(n12), .Z(B[29]) );
  an02d0 U18 ( .A1(\ML_int[5][28] ), .A2(n12), .Z(B[28]) );
  an02d0 U19 ( .A1(\ML_int[5][27] ), .A2(n12), .Z(B[27]) );
  an02d0 U20 ( .A1(\ML_int[5][26] ), .A2(n12), .Z(B[26]) );
  an02d0 U21 ( .A1(\ML_int[5][25] ), .A2(n12), .Z(B[25]) );
  an02d0 U22 ( .A1(\ML_int[5][24] ), .A2(n12), .Z(B[24]) );
  an02d0 U23 ( .A1(\ML_int[5][23] ), .A2(n12), .Z(B[23]) );
  an02d0 U24 ( .A1(\ML_int[5][22] ), .A2(n12), .Z(B[22]) );
  an02d0 U25 ( .A1(\ML_int[5][21] ), .A2(n12), .Z(B[21]) );
  an02d0 U26 ( .A1(\ML_int[5][20] ), .A2(n12), .Z(B[20]) );
  nr02d0 U27 ( .A1(n6), .A2(n14), .ZN(B[1]) );
  an02d0 U28 ( .A1(\ML_int[5][19] ), .A2(n12), .Z(B[19]) );
  an02d0 U29 ( .A1(\ML_int[5][18] ), .A2(n12), .Z(B[18]) );
  an02d0 U30 ( .A1(\ML_int[5][17] ), .A2(n12), .Z(B[17]) );
  an02d0 U31 ( .A1(\ML_int[5][16] ), .A2(n12), .Z(B[16]) );
  inv0d0 U32 ( .I(SH[5]), .ZN(n12) );
  an02d0 U33 ( .A1(\ML_int[4][15] ), .A2(n5), .Z(B[15]) );
  an02d0 U34 ( .A1(\ML_int[4][14] ), .A2(n5), .Z(B[14]) );
  an02d0 U35 ( .A1(\ML_int[4][13] ), .A2(n5), .Z(B[13]) );
  an02d0 U36 ( .A1(\ML_int[4][12] ), .A2(n5), .Z(B[12]) );
  an02d0 U37 ( .A1(\ML_int[4][11] ), .A2(n5), .Z(B[11]) );
  an02d0 U38 ( .A1(\ML_int[4][10] ), .A2(n5), .Z(B[10]) );
  nr02d0 U39 ( .A1(n6), .A2(n15), .ZN(B[0]) );
  inv0d0 U40 ( .I(n5), .ZN(n6) );
  nr02d0 U41 ( .A1(SH[4]), .A2(SH[5]), .ZN(n5) );
  inv0d0 U42 ( .I(n7), .ZN(\ML_int[4][7] ) );
  nd02d0 U43 ( .A1(\ML_int[3][7] ), .A2(SHMAG[3]), .ZN(n7) );
  inv0d0 U44 ( .I(n8), .ZN(\ML_int[4][6] ) );
  nd02d0 U45 ( .A1(\ML_int[3][6] ), .A2(SHMAG[3]), .ZN(n8) );
  inv0d0 U46 ( .I(n9), .ZN(\ML_int[4][5] ) );
  nd02d0 U47 ( .A1(\ML_int[3][5] ), .A2(SHMAG[3]), .ZN(n9) );
  inv0d0 U48 ( .I(n10), .ZN(\ML_int[4][4] ) );
  nd02d0 U49 ( .A1(\ML_int[3][4] ), .A2(SHMAG[3]), .ZN(n10) );
  inv0d0 U50 ( .I(n11), .ZN(\ML_int[4][3] ) );
  nd02d0 U51 ( .A1(\ML_int[3][3] ), .A2(SHMAG[3]), .ZN(n11) );
  inv0d0 U52 ( .I(n13), .ZN(\ML_int[4][2] ) );
  nd02d0 U53 ( .A1(\ML_int[3][2] ), .A2(SHMAG[3]), .ZN(n13) );
  inv0d0 U54 ( .I(n14), .ZN(\ML_int[4][1] ) );
  nd02d0 U55 ( .A1(\ML_int[3][1] ), .A2(SHMAG[3]), .ZN(n14) );
  inv0d0 U56 ( .I(n15), .ZN(\ML_int[4][0] ) );
  nd02d0 U57 ( .A1(\ML_int[3][0] ), .A2(SHMAG[3]), .ZN(n15) );
  inv0d0 U58 ( .I(SH[3]), .ZN(SHMAG[3]) );
  an02d0 U59 ( .A1(\ML_int[2][3] ), .A2(SHMAG[2]), .Z(\ML_int[3][3] ) );
  an02d0 U60 ( .A1(\ML_int[2][2] ), .A2(SHMAG[2]), .Z(\ML_int[3][2] ) );
  an02d0 U61 ( .A1(\ML_int[2][1] ), .A2(SHMAG[2]), .Z(\ML_int[3][1] ) );
  an02d0 U62 ( .A1(\ML_int[2][0] ), .A2(SHMAG[2]), .Z(\ML_int[3][0] ) );
  inv0d0 U63 ( .I(SH[2]), .ZN(SHMAG[2]) );
  an02d0 U64 ( .A1(\ML_int[1][1] ), .A2(SHMAG[1]), .Z(\ML_int[2][1] ) );
  an02d0 U65 ( .A1(\ML_int[1][0] ), .A2(SHMAG[1]), .Z(\ML_int[2][0] ) );
  inv0d0 U66 ( .I(n1), .ZN(SHMAG[1]) );
  an02d0 U67 ( .A1(A[0]), .A2(SHMAG[0]), .Z(\ML_int[1][0] ) );
  inv0d0 U68 ( .I(n2), .ZN(SHMAG[0]) );
endmodule


module mgmt_core_DW01_dec_5_DW01_dec_14 ( A, SUM );
  input [31:0] A;
  output [31:0] SUM;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32;

  aor21d1 U1 ( .B1(n1), .B2(A[9]), .A(n2), .Z(SUM[9]) );
  oaim21d1 U2 ( .B1(n3), .B2(A[8]), .A(n1), .ZN(SUM[8]) );
  oaim21d1 U3 ( .B1(n4), .B2(A[7]), .A(n3), .ZN(SUM[7]) );
  oaim21d1 U4 ( .B1(n5), .B2(A[6]), .A(n4), .ZN(SUM[6]) );
  oaim21d1 U5 ( .B1(n6), .B2(A[5]), .A(n5), .ZN(SUM[5]) );
  oaim21d1 U6 ( .B1(n7), .B2(A[4]), .A(n6), .ZN(SUM[4]) );
  oaim21d1 U7 ( .B1(n8), .B2(A[3]), .A(n7), .ZN(SUM[3]) );
  xr02d1 U8 ( .A1(A[31]), .A2(n9), .Z(SUM[31]) );
  nr02d0 U9 ( .A1(A[30]), .A2(n10), .ZN(n9) );
  xr02d1 U10 ( .A1(A[30]), .A2(n11), .Z(SUM[30]) );
  oaim21d1 U11 ( .B1(n12), .B2(A[2]), .A(n8), .ZN(SUM[2]) );
  oaim21d1 U12 ( .B1(n13), .B2(A[29]), .A(n10), .ZN(SUM[29]) );
  inv0d0 U13 ( .I(n11), .ZN(n10) );
  nr02d0 U14 ( .A1(n13), .A2(A[29]), .ZN(n11) );
  oaim21d1 U15 ( .B1(n14), .B2(A[28]), .A(n13), .ZN(SUM[28]) );
  or02d0 U16 ( .A1(n14), .A2(A[28]), .Z(n13) );
  oaim21d1 U17 ( .B1(n15), .B2(A[27]), .A(n14), .ZN(SUM[27]) );
  or02d0 U18 ( .A1(n15), .A2(A[27]), .Z(n14) );
  oaim21d1 U19 ( .B1(n16), .B2(A[26]), .A(n15), .ZN(SUM[26]) );
  or02d0 U20 ( .A1(n16), .A2(A[26]), .Z(n15) );
  oaim21d1 U21 ( .B1(n17), .B2(A[25]), .A(n16), .ZN(SUM[25]) );
  or02d0 U22 ( .A1(n17), .A2(A[25]), .Z(n16) );
  oaim21d1 U23 ( .B1(n18), .B2(A[24]), .A(n17), .ZN(SUM[24]) );
  or02d0 U24 ( .A1(n18), .A2(A[24]), .Z(n17) );
  oaim21d1 U25 ( .B1(n19), .B2(A[23]), .A(n18), .ZN(SUM[23]) );
  or02d0 U26 ( .A1(n19), .A2(A[23]), .Z(n18) );
  oaim21d1 U27 ( .B1(n20), .B2(A[22]), .A(n19), .ZN(SUM[22]) );
  or02d0 U28 ( .A1(n20), .A2(A[22]), .Z(n19) );
  oaim21d1 U29 ( .B1(n21), .B2(A[21]), .A(n20), .ZN(SUM[21]) );
  or02d0 U30 ( .A1(n21), .A2(A[21]), .Z(n20) );
  oaim21d1 U31 ( .B1(n22), .B2(A[20]), .A(n21), .ZN(SUM[20]) );
  or02d0 U32 ( .A1(n22), .A2(A[20]), .Z(n21) );
  oaim21d1 U33 ( .B1(A[0]), .B2(A[1]), .A(n12), .ZN(SUM[1]) );
  oaim21d1 U34 ( .B1(n23), .B2(A[19]), .A(n22), .ZN(SUM[19]) );
  or02d0 U35 ( .A1(n23), .A2(A[19]), .Z(n22) );
  oaim21d1 U36 ( .B1(n24), .B2(A[18]), .A(n23), .ZN(SUM[18]) );
  or02d0 U37 ( .A1(n24), .A2(A[18]), .Z(n23) );
  oaim21d1 U38 ( .B1(n25), .B2(A[17]), .A(n24), .ZN(SUM[17]) );
  or02d0 U39 ( .A1(n25), .A2(A[17]), .Z(n24) );
  oaim21d1 U40 ( .B1(n26), .B2(A[16]), .A(n25), .ZN(SUM[16]) );
  or02d0 U41 ( .A1(n26), .A2(A[16]), .Z(n25) );
  oaim21d1 U42 ( .B1(n27), .B2(A[15]), .A(n26), .ZN(SUM[15]) );
  or02d0 U43 ( .A1(n27), .A2(A[15]), .Z(n26) );
  oaim21d1 U44 ( .B1(n28), .B2(A[14]), .A(n27), .ZN(SUM[14]) );
  or02d0 U45 ( .A1(n28), .A2(A[14]), .Z(n27) );
  oaim21d1 U46 ( .B1(n29), .B2(A[13]), .A(n28), .ZN(SUM[13]) );
  or02d0 U47 ( .A1(n29), .A2(A[13]), .Z(n28) );
  oaim21d1 U48 ( .B1(n30), .B2(A[12]), .A(n29), .ZN(SUM[12]) );
  or02d0 U49 ( .A1(n30), .A2(A[12]), .Z(n29) );
  oaim21d1 U50 ( .B1(n31), .B2(A[11]), .A(n30), .ZN(SUM[11]) );
  or02d0 U51 ( .A1(n31), .A2(A[11]), .Z(n30) );
  oai21d1 U52 ( .B1(n2), .B2(n32), .A(n31), .ZN(SUM[10]) );
  nd02d0 U53 ( .A1(n2), .A2(n32), .ZN(n31) );
  inv0d0 U54 ( .I(A[10]), .ZN(n32) );
  nr02d0 U55 ( .A1(n1), .A2(A[9]), .ZN(n2) );
  or02d0 U56 ( .A1(n3), .A2(A[8]), .Z(n1) );
  or02d0 U57 ( .A1(n4), .A2(A[7]), .Z(n3) );
  or02d0 U58 ( .A1(n5), .A2(A[6]), .Z(n4) );
  or02d0 U59 ( .A1(n6), .A2(A[5]), .Z(n5) );
  or02d0 U60 ( .A1(n7), .A2(A[4]), .Z(n6) );
  or02d0 U61 ( .A1(n8), .A2(A[3]), .Z(n7) );
  or02d0 U62 ( .A1(n12), .A2(A[2]), .Z(n8) );
  or02d0 U63 ( .A1(A[1]), .A2(A[0]), .Z(n12) );
  inv0d0 U64 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_inc_4_DW01_inc_21 ( A, SUM );
  input [31:0] A;
  output [31:0] SUM;

  wire   [31:2] carry;

  ah01d0 U1_1_30 ( .A(A[30]), .B(carry[30]), .CO(carry[31]), .S(SUM[30]) );
  ah01d0 U1_1_29 ( .A(A[29]), .B(carry[29]), .CO(carry[30]), .S(SUM[29]) );
  ah01d0 U1_1_28 ( .A(A[28]), .B(carry[28]), .CO(carry[29]), .S(SUM[28]) );
  ah01d0 U1_1_27 ( .A(A[27]), .B(carry[27]), .CO(carry[28]), .S(SUM[27]) );
  ah01d0 U1_1_26 ( .A(A[26]), .B(carry[26]), .CO(carry[27]), .S(SUM[26]) );
  ah01d0 U1_1_25 ( .A(A[25]), .B(carry[25]), .CO(carry[26]), .S(SUM[25]) );
  ah01d0 U1_1_24 ( .A(A[24]), .B(carry[24]), .CO(carry[25]), .S(SUM[24]) );
  ah01d0 U1_1_23 ( .A(A[23]), .B(carry[23]), .CO(carry[24]), .S(SUM[23]) );
  ah01d0 U1_1_22 ( .A(A[22]), .B(carry[22]), .CO(carry[23]), .S(SUM[22]) );
  ah01d0 U1_1_21 ( .A(A[21]), .B(carry[21]), .CO(carry[22]), .S(SUM[21]) );
  ah01d0 U1_1_20 ( .A(A[20]), .B(carry[20]), .CO(carry[21]), .S(SUM[20]) );
  ah01d0 U1_1_19 ( .A(A[19]), .B(carry[19]), .CO(carry[20]), .S(SUM[19]) );
  ah01d0 U1_1_18 ( .A(A[18]), .B(carry[18]), .CO(carry[19]), .S(SUM[18]) );
  ah01d0 U1_1_17 ( .A(A[17]), .B(carry[17]), .CO(carry[18]), .S(SUM[17]) );
  ah01d0 U1_1_16 ( .A(A[16]), .B(carry[16]), .CO(carry[17]), .S(SUM[16]) );
  ah01d0 U1_1_15 ( .A(A[15]), .B(carry[15]), .CO(carry[16]), .S(SUM[15]) );
  ah01d0 U1_1_14 ( .A(A[14]), .B(carry[14]), .CO(carry[15]), .S(SUM[14]) );
  ah01d0 U1_1_13 ( .A(A[13]), .B(carry[13]), .CO(carry[14]), .S(SUM[13]) );
  ah01d0 U1_1_12 ( .A(A[12]), .B(carry[12]), .CO(carry[13]), .S(SUM[12]) );
  ah01d0 U1_1_11 ( .A(A[11]), .B(carry[11]), .CO(carry[12]), .S(SUM[11]) );
  ah01d0 U1_1_10 ( .A(A[10]), .B(carry[10]), .CO(carry[11]), .S(SUM[10]) );
  ah01d0 U1_1_9 ( .A(A[9]), .B(carry[9]), .CO(carry[10]), .S(SUM[9]) );
  ah01d0 U1_1_8 ( .A(A[8]), .B(carry[8]), .CO(carry[9]), .S(SUM[8]) );
  ah01d0 U1_1_7 ( .A(A[7]), .B(carry[7]), .CO(carry[8]), .S(SUM[7]) );
  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[31]), .A2(A[31]), .Z(SUM[31]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_dec_7_DW01_dec_16 ( A, SUM );
  input [15:0] A;
  output [15:0] SUM;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16
;

  aor21d1 U1 ( .B1(n1), .B2(A[9]), .A(n2), .Z(SUM[9]) );
  oaim21d1 U2 ( .B1(n3), .B2(A[8]), .A(n1), .ZN(SUM[8]) );
  oaim21d1 U3 ( .B1(n4), .B2(A[7]), .A(n3), .ZN(SUM[7]) );
  oaim21d1 U4 ( .B1(n5), .B2(A[6]), .A(n4), .ZN(SUM[6]) );
  oaim21d1 U5 ( .B1(n6), .B2(A[5]), .A(n5), .ZN(SUM[5]) );
  oaim21d1 U6 ( .B1(n7), .B2(A[4]), .A(n6), .ZN(SUM[4]) );
  oaim21d1 U7 ( .B1(n8), .B2(A[3]), .A(n7), .ZN(SUM[3]) );
  oaim21d1 U8 ( .B1(n9), .B2(A[2]), .A(n8), .ZN(SUM[2]) );
  oaim21d1 U9 ( .B1(A[0]), .B2(A[1]), .A(n9), .ZN(SUM[1]) );
  xr02d1 U10 ( .A1(A[15]), .A2(n10), .Z(SUM[15]) );
  nr02d0 U11 ( .A1(A[14]), .A2(n11), .ZN(n10) );
  xr02d1 U12 ( .A1(A[14]), .A2(n12), .Z(SUM[14]) );
  oaim21d1 U13 ( .B1(n13), .B2(A[13]), .A(n11), .ZN(SUM[13]) );
  inv0d0 U14 ( .I(n12), .ZN(n11) );
  nr02d0 U15 ( .A1(n13), .A2(A[13]), .ZN(n12) );
  oaim21d1 U16 ( .B1(n14), .B2(A[12]), .A(n13), .ZN(SUM[12]) );
  or02d0 U17 ( .A1(n14), .A2(A[12]), .Z(n13) );
  oaim21d1 U18 ( .B1(n15), .B2(A[11]), .A(n14), .ZN(SUM[11]) );
  or02d0 U19 ( .A1(n15), .A2(A[11]), .Z(n14) );
  oai21d1 U20 ( .B1(n2), .B2(n16), .A(n15), .ZN(SUM[10]) );
  nd02d0 U21 ( .A1(n2), .A2(n16), .ZN(n15) );
  inv0d0 U22 ( .I(A[10]), .ZN(n16) );
  nr02d0 U23 ( .A1(n1), .A2(A[9]), .ZN(n2) );
  or02d0 U24 ( .A1(n3), .A2(A[8]), .Z(n1) );
  or02d0 U25 ( .A1(n4), .A2(A[7]), .Z(n3) );
  or02d0 U26 ( .A1(n5), .A2(A[6]), .Z(n4) );
  or02d0 U27 ( .A1(n6), .A2(A[5]), .Z(n5) );
  or02d0 U28 ( .A1(n7), .A2(A[4]), .Z(n6) );
  or02d0 U29 ( .A1(n8), .A2(A[3]), .Z(n7) );
  or02d0 U30 ( .A1(n9), .A2(A[2]), .Z(n8) );
  or02d0 U31 ( .A1(A[1]), .A2(A[0]), .Z(n9) );
  inv0d0 U32 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_dec_8_DW01_dec_17 ( A, SUM );
  input [15:0] A;
  output [15:0] SUM;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15;

  aor21d1 U1 ( .B1(n1), .B2(A[9]), .A(n2), .Z(SUM[9]) );
  oaim21d1 U2 ( .B1(n3), .B2(A[8]), .A(n1), .ZN(SUM[8]) );
  oaim21d1 U3 ( .B1(n4), .B2(A[7]), .A(n3), .ZN(SUM[7]) );
  oaim21d1 U4 ( .B1(n5), .B2(A[6]), .A(n4), .ZN(SUM[6]) );
  oaim21d1 U5 ( .B1(n6), .B2(A[5]), .A(n5), .ZN(SUM[5]) );
  oaim21d1 U6 ( .B1(n7), .B2(A[4]), .A(n6), .ZN(SUM[4]) );
  oaim21d1 U7 ( .B1(n8), .B2(A[3]), .A(n7), .ZN(SUM[3]) );
  oaim21d1 U8 ( .B1(n9), .B2(A[2]), .A(n8), .ZN(SUM[2]) );
  oaim21d1 U9 ( .B1(A[0]), .B2(A[1]), .A(n9), .ZN(SUM[1]) );
  inv0d0 U10 ( .I(n10), .ZN(SUM[14]) );
  oan211d1 U11 ( .C1(n11), .C2(A[13]), .B(A[14]), .A(SUM[15]), .ZN(n10) );
  nr03d0 U12 ( .A1(A[13]), .A2(A[14]), .A3(n11), .ZN(SUM[15]) );
  xr02d1 U13 ( .A1(A[13]), .A2(n12), .Z(SUM[13]) );
  oaim21d1 U14 ( .B1(n13), .B2(A[12]), .A(n11), .ZN(SUM[12]) );
  inv0d0 U15 ( .I(n12), .ZN(n11) );
  nr02d0 U16 ( .A1(n13), .A2(A[12]), .ZN(n12) );
  oaim21d1 U17 ( .B1(n14), .B2(A[11]), .A(n13), .ZN(SUM[11]) );
  or02d0 U18 ( .A1(n14), .A2(A[11]), .Z(n13) );
  oai21d1 U19 ( .B1(n2), .B2(n15), .A(n14), .ZN(SUM[10]) );
  nd02d0 U20 ( .A1(n2), .A2(n15), .ZN(n14) );
  inv0d0 U21 ( .I(A[10]), .ZN(n15) );
  nr02d0 U22 ( .A1(n1), .A2(A[9]), .ZN(n2) );
  or02d0 U23 ( .A1(n3), .A2(A[8]), .Z(n1) );
  or02d0 U24 ( .A1(n4), .A2(A[7]), .Z(n3) );
  or02d0 U25 ( .A1(n5), .A2(A[6]), .Z(n4) );
  or02d0 U26 ( .A1(n6), .A2(A[5]), .Z(n5) );
  or02d0 U27 ( .A1(n7), .A2(A[4]), .Z(n6) );
  or02d0 U28 ( .A1(n8), .A2(A[3]), .Z(n7) );
  or02d0 U29 ( .A1(n9), .A2(A[2]), .Z(n8) );
  or02d0 U30 ( .A1(A[1]), .A2(A[0]), .Z(n9) );
  inv0d0 U31 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_inc_5_DW01_inc_22 ( A, SUM );
  input [29:0] A;
  output [29:0] SUM;

  wire   [29:2] carry;

  ah01d0 U1_1_28 ( .A(A[28]), .B(carry[28]), .CO(carry[29]), .S(SUM[28]) );
  ah01d0 U1_1_27 ( .A(A[27]), .B(carry[27]), .CO(carry[28]), .S(SUM[27]) );
  ah01d0 U1_1_26 ( .A(A[26]), .B(carry[26]), .CO(carry[27]), .S(SUM[26]) );
  ah01d0 U1_1_25 ( .A(A[25]), .B(carry[25]), .CO(carry[26]), .S(SUM[25]) );
  ah01d0 U1_1_24 ( .A(A[24]), .B(carry[24]), .CO(carry[25]), .S(SUM[24]) );
  ah01d0 U1_1_23 ( .A(A[23]), .B(carry[23]), .CO(carry[24]), .S(SUM[23]) );
  ah01d0 U1_1_22 ( .A(A[22]), .B(carry[22]), .CO(carry[23]), .S(SUM[22]) );
  ah01d0 U1_1_21 ( .A(A[21]), .B(carry[21]), .CO(carry[22]), .S(SUM[21]) );
  ah01d0 U1_1_20 ( .A(A[20]), .B(carry[20]), .CO(carry[21]), .S(SUM[20]) );
  ah01d0 U1_1_19 ( .A(A[19]), .B(carry[19]), .CO(carry[20]), .S(SUM[19]) );
  ah01d0 U1_1_18 ( .A(A[18]), .B(carry[18]), .CO(carry[19]), .S(SUM[18]) );
  ah01d0 U1_1_17 ( .A(A[17]), .B(carry[17]), .CO(carry[18]), .S(SUM[17]) );
  ah01d0 U1_1_16 ( .A(A[16]), .B(carry[16]), .CO(carry[17]), .S(SUM[16]) );
  ah01d0 U1_1_15 ( .A(A[15]), .B(carry[15]), .CO(carry[16]), .S(SUM[15]) );
  ah01d0 U1_1_14 ( .A(A[14]), .B(carry[14]), .CO(carry[15]), .S(SUM[14]) );
  ah01d0 U1_1_13 ( .A(A[13]), .B(carry[13]), .CO(carry[14]), .S(SUM[13]) );
  ah01d0 U1_1_12 ( .A(A[12]), .B(carry[12]), .CO(carry[13]), .S(SUM[12]) );
  ah01d0 U1_1_11 ( .A(A[11]), .B(carry[11]), .CO(carry[12]), .S(SUM[11]) );
  ah01d0 U1_1_10 ( .A(A[10]), .B(carry[10]), .CO(carry[11]), .S(SUM[10]) );
  ah01d0 U1_1_9 ( .A(A[9]), .B(carry[9]), .CO(carry[10]), .S(SUM[9]) );
  ah01d0 U1_1_8 ( .A(A[8]), .B(carry[8]), .CO(carry[9]), .S(SUM[8]) );
  ah01d0 U1_1_7 ( .A(A[7]), .B(carry[7]), .CO(carry[8]), .S(SUM[7]) );
  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[29]), .A2(A[29]), .Z(SUM[29]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_add_4_DW01_add_8 ( A, B, CI, SUM, CO );
  input [31:0] A;
  input [31:0] B;
  output [31:0] SUM;
  input CI;
  output CO;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31;
  wire   [31:1] carry;

  xr02d1 U1 ( .A1(A[31]), .A2(carry[31]), .Z(SUM[31]) );
  xr02d1 U2 ( .A1(A[30]), .A2(carry[30]), .Z(SUM[30]) );
  nd02d1 U3 ( .A1(A[30]), .A2(carry[30]), .ZN(n1) );
  inv0d1 U4 ( .I(n1), .ZN(carry[31]) );
  xr02d1 U5 ( .A1(A[29]), .A2(carry[29]), .Z(SUM[29]) );
  nd02d1 U6 ( .A1(A[29]), .A2(carry[29]), .ZN(n2) );
  inv0d1 U7 ( .I(n2), .ZN(carry[30]) );
  xr02d1 U8 ( .A1(A[28]), .A2(carry[28]), .Z(SUM[28]) );
  nd02d1 U9 ( .A1(A[28]), .A2(carry[28]), .ZN(n3) );
  inv0d1 U10 ( .I(n3), .ZN(carry[29]) );
  xr02d1 U11 ( .A1(A[27]), .A2(carry[27]), .Z(SUM[27]) );
  nd02d1 U12 ( .A1(A[27]), .A2(carry[27]), .ZN(n4) );
  inv0d1 U13 ( .I(n4), .ZN(carry[28]) );
  xr02d1 U14 ( .A1(A[26]), .A2(carry[26]), .Z(SUM[26]) );
  nd02d1 U15 ( .A1(A[26]), .A2(carry[26]), .ZN(n5) );
  inv0d1 U16 ( .I(n5), .ZN(carry[27]) );
  xr02d1 U17 ( .A1(A[25]), .A2(carry[25]), .Z(SUM[25]) );
  nd02d1 U18 ( .A1(A[25]), .A2(carry[25]), .ZN(n6) );
  inv0d1 U19 ( .I(n6), .ZN(carry[26]) );
  xr02d1 U20 ( .A1(A[24]), .A2(carry[24]), .Z(SUM[24]) );
  nd02d1 U21 ( .A1(A[24]), .A2(carry[24]), .ZN(n7) );
  inv0d1 U22 ( .I(n7), .ZN(carry[25]) );
  xr02d1 U23 ( .A1(A[23]), .A2(carry[23]), .Z(SUM[23]) );
  nd02d1 U24 ( .A1(A[23]), .A2(carry[23]), .ZN(n8) );
  inv0d1 U25 ( .I(n8), .ZN(carry[24]) );
  xr02d1 U26 ( .A1(A[22]), .A2(carry[22]), .Z(SUM[22]) );
  nd02d1 U27 ( .A1(A[22]), .A2(carry[22]), .ZN(n9) );
  inv0d1 U28 ( .I(n9), .ZN(carry[23]) );
  xr02d1 U29 ( .A1(A[21]), .A2(carry[21]), .Z(SUM[21]) );
  nd02d1 U30 ( .A1(A[21]), .A2(carry[21]), .ZN(n10) );
  inv0d1 U31 ( .I(n10), .ZN(carry[22]) );
  xr02d1 U32 ( .A1(A[20]), .A2(carry[20]), .Z(SUM[20]) );
  nd02d1 U33 ( .A1(A[20]), .A2(carry[20]), .ZN(n11) );
  inv0d1 U34 ( .I(n11), .ZN(carry[21]) );
  xr02d1 U35 ( .A1(A[19]), .A2(carry[19]), .Z(SUM[19]) );
  nd02d1 U36 ( .A1(A[19]), .A2(carry[19]), .ZN(n12) );
  inv0d1 U37 ( .I(n12), .ZN(carry[20]) );
  xr02d1 U38 ( .A1(A[18]), .A2(carry[18]), .Z(SUM[18]) );
  nd02d1 U39 ( .A1(A[18]), .A2(carry[18]), .ZN(n13) );
  inv0d1 U40 ( .I(n13), .ZN(carry[19]) );
  xr02d1 U41 ( .A1(A[17]), .A2(carry[17]), .Z(SUM[17]) );
  nd02d1 U42 ( .A1(A[17]), .A2(carry[17]), .ZN(n14) );
  inv0d1 U43 ( .I(n14), .ZN(carry[18]) );
  xr02d1 U44 ( .A1(A[16]), .A2(carry[16]), .Z(SUM[16]) );
  nd02d1 U45 ( .A1(A[16]), .A2(carry[16]), .ZN(n15) );
  inv0d1 U46 ( .I(n15), .ZN(carry[17]) );
  xr02d1 U47 ( .A1(A[15]), .A2(carry[15]), .Z(SUM[15]) );
  nd02d1 U48 ( .A1(A[15]), .A2(carry[15]), .ZN(n16) );
  inv0d1 U49 ( .I(n16), .ZN(carry[16]) );
  xr02d1 U50 ( .A1(A[14]), .A2(carry[14]), .Z(SUM[14]) );
  nd02d1 U51 ( .A1(A[14]), .A2(carry[14]), .ZN(n17) );
  inv0d1 U52 ( .I(n17), .ZN(carry[15]) );
  xr02d1 U53 ( .A1(A[13]), .A2(carry[13]), .Z(SUM[13]) );
  nd02d1 U54 ( .A1(A[13]), .A2(carry[13]), .ZN(n18) );
  inv0d1 U55 ( .I(n18), .ZN(carry[14]) );
  xr02d1 U56 ( .A1(A[12]), .A2(carry[12]), .Z(SUM[12]) );
  nd02d1 U57 ( .A1(A[12]), .A2(carry[12]), .ZN(n19) );
  inv0d1 U58 ( .I(n19), .ZN(carry[13]) );
  xr02d1 U59 ( .A1(A[11]), .A2(carry[11]), .Z(SUM[11]) );
  nd02d1 U60 ( .A1(A[11]), .A2(carry[11]), .ZN(n20) );
  inv0d1 U61 ( .I(n20), .ZN(carry[12]) );
  xr02d1 U62 ( .A1(A[10]), .A2(carry[10]), .Z(SUM[10]) );
  nd02d1 U63 ( .A1(A[10]), .A2(carry[10]), .ZN(n21) );
  inv0d1 U64 ( .I(n21), .ZN(carry[11]) );
  xr02d1 U65 ( .A1(A[9]), .A2(carry[9]), .Z(SUM[9]) );
  nd02d1 U66 ( .A1(A[9]), .A2(carry[9]), .ZN(n22) );
  inv0d1 U67 ( .I(n22), .ZN(carry[10]) );
  xr02d1 U68 ( .A1(A[8]), .A2(carry[8]), .Z(SUM[8]) );
  nd02d1 U69 ( .A1(A[8]), .A2(carry[8]), .ZN(n23) );
  inv0d1 U70 ( .I(n23), .ZN(carry[9]) );
  xr02d1 U71 ( .A1(A[7]), .A2(carry[7]), .Z(SUM[7]) );
  nd02d1 U72 ( .A1(A[7]), .A2(carry[7]), .ZN(n24) );
  inv0d1 U73 ( .I(n24), .ZN(carry[8]) );
  xr02d1 U74 ( .A1(A[6]), .A2(carry[6]), .Z(SUM[6]) );
  nd02d1 U75 ( .A1(A[6]), .A2(carry[6]), .ZN(n25) );
  inv0d1 U76 ( .I(n25), .ZN(carry[7]) );
  xr02d1 U77 ( .A1(A[5]), .A2(carry[5]), .Z(SUM[5]) );
  nd02d1 U78 ( .A1(A[5]), .A2(carry[5]), .ZN(n26) );
  inv0d1 U79 ( .I(n26), .ZN(carry[6]) );
  xr02d1 U80 ( .A1(A[4]), .A2(carry[4]), .Z(SUM[4]) );
  nd02d1 U81 ( .A1(A[4]), .A2(carry[4]), .ZN(n27) );
  inv0d1 U82 ( .I(n27), .ZN(carry[5]) );
  xr02d1 U83 ( .A1(A[3]), .A2(carry[3]), .Z(SUM[3]) );
  nd02d1 U84 ( .A1(A[3]), .A2(carry[3]), .ZN(n28) );
  inv0d1 U85 ( .I(n28), .ZN(carry[4]) );
  xr02d1 U86 ( .A1(A[2]), .A2(carry[2]), .Z(SUM[2]) );
  nd02d1 U87 ( .A1(A[2]), .A2(carry[2]), .ZN(n29) );
  inv0d1 U88 ( .I(n29), .ZN(carry[3]) );
  xr02d1 U89 ( .A1(A[1]), .A2(carry[1]), .Z(SUM[1]) );
  nd02d1 U90 ( .A1(A[1]), .A2(carry[1]), .ZN(n30) );
  inv0d1 U91 ( .I(n30), .ZN(carry[2]) );
  xr02d1 U92 ( .A1(B[0]), .A2(A[0]), .Z(SUM[0]) );
  nd02d1 U93 ( .A1(B[0]), .A2(A[0]), .ZN(n31) );
  inv0d1 U94 ( .I(n31), .ZN(carry[1]) );
endmodule


module mgmt_core_DW01_inc_6_DW01_inc_23 ( A, SUM );
  input [7:0] A;
  output [7:0] SUM;

  wire   [7:2] carry;

  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[7]), .A2(A[7]), .Z(SUM[7]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module mgmt_core_DW01_cmp6_4_DW01_cmp6_342 ( A, B, TC, LT, GT, EQ, LE, GE, NE
 );
  input [29:0] A;
  input [29:0] B;
  input TC;
  output LT, GT, EQ, LE, GE, NE;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, n43, n44,
         n45;

  nr02d0 U1 ( .A1(n1), .A2(n2), .ZN(EQ) );
  nd04d0 U2 ( .A1(n3), .A2(n4), .A3(n5), .A4(n6), .ZN(n2) );
  nr04d0 U3 ( .A1(n7), .A2(n8), .A3(n9), .A4(n10), .ZN(n6) );
  xr02d1 U4 ( .A1(B[17]), .A2(A[17]), .Z(n10) );
  xr02d1 U5 ( .A1(B[16]), .A2(A[16]), .Z(n9) );
  xr02d1 U6 ( .A1(B[15]), .A2(A[15]), .Z(n8) );
  xr02d1 U7 ( .A1(B[14]), .A2(A[14]), .Z(n7) );
  nr04d0 U8 ( .A1(n11), .A2(n12), .A3(n13), .A4(n14), .ZN(n5) );
  xr02d1 U9 ( .A1(B[21]), .A2(A[21]), .Z(n14) );
  xr02d1 U10 ( .A1(B[20]), .A2(A[20]), .Z(n13) );
  xr02d1 U11 ( .A1(B[19]), .A2(A[19]), .Z(n12) );
  xr02d1 U12 ( .A1(B[18]), .A2(A[18]), .Z(n11) );
  nr04d0 U13 ( .A1(n15), .A2(n16), .A3(n17), .A4(n18), .ZN(n4) );
  xr02d1 U14 ( .A1(B[25]), .A2(A[25]), .Z(n18) );
  xr02d1 U15 ( .A1(B[24]), .A2(A[24]), .Z(n17) );
  xr02d1 U16 ( .A1(B[23]), .A2(A[23]), .Z(n16) );
  xr02d1 U17 ( .A1(B[22]), .A2(A[22]), .Z(n15) );
  nr03d0 U18 ( .A1(n19), .A2(n20), .A3(n21), .ZN(n3) );
  xr02d1 U19 ( .A1(B[27]), .A2(A[27]), .Z(n21) );
  xr02d1 U20 ( .A1(B[26]), .A2(A[26]), .Z(n20) );
  xr02d1 U21 ( .A1(B[28]), .A2(A[28]), .Z(n19) );
  nd04d0 U22 ( .A1(n22), .A2(n23), .A3(n24), .A4(n25), .ZN(n1) );
  nr04d0 U23 ( .A1(n26), .A2(n27), .A3(n28), .A4(n29), .ZN(n25) );
  xr02d1 U24 ( .A1(B[2]), .A2(A[2]), .Z(n29) );
  xr02d1 U25 ( .A1(B[29]), .A2(A[29]), .Z(n28) );
  aoi22d1 U26 ( .A1(n30), .A2(n31), .B1(n30), .B2(B[1]), .ZN(n27) );
  nd02d0 U27 ( .A1(A[0]), .A2(n32), .ZN(n30) );
  inv0d0 U28 ( .I(n33), .ZN(n26) );
  oai22d1 U29 ( .A1(n34), .A2(B[1]), .B1(n34), .B2(n31), .ZN(n33) );
  inv0d0 U30 ( .I(A[1]), .ZN(n31) );
  nr02d0 U31 ( .A1(n32), .A2(A[0]), .ZN(n34) );
  inv0d0 U32 ( .I(B[0]), .ZN(n32) );
  nr04d0 U33 ( .A1(n35), .A2(n36), .A3(n37), .A4(n38), .ZN(n24) );
  xr02d1 U34 ( .A1(B[6]), .A2(A[6]), .Z(n38) );
  xr02d1 U35 ( .A1(B[5]), .A2(A[5]), .Z(n37) );
  xr02d1 U36 ( .A1(B[4]), .A2(A[4]), .Z(n36) );
  xr02d1 U37 ( .A1(B[3]), .A2(A[3]), .Z(n35) );
  nr04d0 U38 ( .A1(n39), .A2(n40), .A3(n41), .A4(n42), .ZN(n23) );
  xr02d1 U39 ( .A1(B[10]), .A2(A[10]), .Z(n42) );
  xr02d1 U40 ( .A1(B[9]), .A2(A[9]), .Z(n41) );
  xr02d1 U41 ( .A1(B[8]), .A2(A[8]), .Z(n40) );
  xr02d1 U42 ( .A1(B[7]), .A2(A[7]), .Z(n39) );
  nr03d0 U43 ( .A1(n43), .A2(n44), .A3(n45), .ZN(n22) );
  xr02d1 U44 ( .A1(B[12]), .A2(A[12]), .Z(n45) );
  xr02d1 U45 ( .A1(B[11]), .A2(A[11]), .Z(n44) );
  xr02d1 U46 ( .A1(B[13]), .A2(A[13]), .Z(n43) );
endmodule


module mgmt_core ( VPWR, VGND, core_clk, core_rstn, flash_cs_n, flash_clk, 
        flash_io0_oeb, flash_io1_oeb, flash_io2_oeb, flash_io3_oeb, 
        flash_io0_do, flash_io1_do, flash_io2_do, flash_io3_do, flash_io0_di, 
        flash_io1_di, flash_io2_di, flash_io3_di, spi_clk, spi_cs_n, spi_mosi, 
        spi_miso, spi_sdoenb, mprj_wb_iena, mprj_cyc_o, mprj_stb_o, mprj_we_o, 
        mprj_sel_o, mprj_adr_o, mprj_dat_o, mprj_dat_i, mprj_ack_i, hk_dat_i, 
        hk_stb_o, hk_cyc_o, hk_ack_i, serial_tx, serial_rx, debug_in, 
        debug_out, debug_oeb, debug_mode, uart_enabled, gpio_out_pad, 
        gpio_in_pad, gpio_outenb_pad, gpio_inenb_pad, gpio_mode0_pad, 
        gpio_mode1_pad, la_output, la_input, la_oenb, la_iena, qspi_enabled, 
        spi_enabled, trap, user_irq_ena, user_irq, clk_in, clk_out, resetn_in, 
        resetn_out, serial_load_in, serial_load_out, serial_data_2_in, 
        serial_data_2_out, serial_resetn_in, serial_resetn_out, 
        serial_clock_in, serial_clock_out, rstb_l_in, rstb_l_out, por_l_in, 
        por_l_out, porb_h_in, porb_h_out );
  output [3:0] mprj_sel_o;
  output [31:0] mprj_adr_o;
  output [31:0] mprj_dat_o;
  input [31:0] mprj_dat_i;
  input [31:0] hk_dat_i;
  output [127:0] la_output;
  input [127:0] la_input;
  output [127:0] la_oenb;
  output [127:0] la_iena;
  output [2:0] user_irq_ena;
  input [5:0] user_irq;
  input core_clk, core_rstn, flash_io0_di, flash_io1_di, flash_io2_di,
         flash_io3_di, spi_miso, mprj_ack_i, hk_ack_i, serial_rx, debug_in,
         gpio_in_pad, clk_in, resetn_in, serial_load_in, serial_data_2_in,
         serial_resetn_in, serial_clock_in, rstb_l_in, por_l_in, porb_h_in;
  output flash_cs_n, flash_clk, flash_io0_oeb, flash_io1_oeb, flash_io2_oeb,
         flash_io3_oeb, flash_io0_do, flash_io1_do, flash_io2_do, flash_io3_do,
         spi_clk, spi_cs_n, spi_mosi, spi_sdoenb, mprj_wb_iena, mprj_cyc_o,
         mprj_stb_o, mprj_we_o, hk_stb_o, hk_cyc_o, serial_tx, debug_out,
         debug_oeb, debug_mode, uart_enabled, gpio_out_pad, gpio_outenb_pad,
         gpio_inenb_pad, gpio_mode0_pad, gpio_mode1_pad, qspi_enabled,
         spi_enabled, trap, clk_out, resetn_out, serial_load_out,
         serial_data_2_out, serial_resetn_out, serial_clock_out, rstb_l_out,
         por_l_out, porb_h_out;
  inout VPWR,  VGND;
  wire   N766, N767, N768, N769, N770, N771, N772, N773, mprj_stb_o, clk_in,
         resetn_in, serial_load_in, serial_data_2_in, serial_resetn_in,
         serial_clock_in, rstb_l_in, por_l_in, porb_h_in, core_rst,
         sys_uart_rx, dbg_uart_dbg_uart_rx, dbg_uart_dbg_uart_tx, sys_uart_tx,
         uart_enabled_o, mgmtsoc_zero1, mgmtsoc_pending_re, mgmtsoc_pending_r,
         dff_en, dff2_en, mgmtsoc_litespisdrphycore_dq_o,
         mgmtsoc_litespisdrphycore_clk, N800, N815,
         mgmtsoc_litespisdrphycore_posedge_reg2, N848, N849, N850, N851, N852,
         N853, N854, N855, N867, N868, N869, N870, N871, N872, N873,
         mgmtsoc_port_master_user_port_sink_valid,
         \mgmtsoc_port_master_user_port_sink_payload_mask[0] ,
         litespi_tx_mux_sel, mgmtsoc_litespimmap_burst_cs, N998, N1397, N1398,
         N1399, N1400, N1401, N1402, N1403, N1404, N1405, N1406, N1407, N1408,
         N1409, N1410, N1411, N1412, N1413, N1414, N1415, N1416, N1417, N1418,
         N1419, N1420, N1421, N1422, N1423, N1424, N1425, N1426,
         spi_master_loopback, N1621, N1622, N1623, N1624, N1625, N1626, N1627,
         N1628, N1629, N1630, N1631, N1632, N1633, N1634, N1635, N1636,
         spi_master_clk_rise, N1637, N1638, N1639, N1640, N1641, N1642, N1643,
         N1644, N1645, N1646, N1647, N1648, N1649, N1650, N1651, N1652,
         spi_master_clk_fall, N1663, N1664, N1665, N1666, N1667, N1668, N1669,
         N1670, N1671, rs232phy_rs232phytx_state, uart_phy_tx_tick,
         uart_phy_tx_sink_valid, rs232phy_rs232phyrx_state, uart_phy_rx_tick,
         uart_phy_rx_rx, uart_phy_rx_rx_d, uartwishbonebridge_rs232phytx_state,
         dbg_uart_tx_tick, \dbg_uart_tx_data[0] ,
         uartwishbonebridge_rs232phyrx_state, dbg_uart_rx_tick, dbg_uart_rx_rx,
         dbg_uart_rx_rx_d, N1932, N1933, N1934, N1935, N1936, N1937, N1938,
         N1939, N1940, N2102, N2103, N2104, N2105, N2106, N2107, N2108, N2109,
         dbg_uart_incr, N2356, N2357, N2358, N2359, N2360, N2361, N2362, N2363,
         N2364, N2365, N2366, N2367, N2368, N2369, N2370, N2371, N2372, N2373,
         N2374, N2375, N2376, N2377, N2378, N2379, N2380, N2381, N2382, N2383,
         N2384, N2385, N2386, N2387, gpioin0_gpioin0_in_pads_n_d, gpioin0_i01,
         gpioin0_pending_re, gpioin0_pending_r, gpioin1_gpioin1_in_pads_n_d,
         gpioin1_i01, gpioin1_pending_re, gpioin1_pending_r,
         gpioin2_gpioin2_in_pads_n_d, gpioin2_i01, gpioin2_pending_re,
         gpioin2_pending_r, gpioin3_gpioin3_in_pads_n_d, gpioin3_i01,
         gpioin3_pending_re, gpioin3_pending_r, gpioin4_gpioin4_in_pads_n_d,
         gpioin4_i01, gpioin4_pending_re, gpioin4_pending_r,
         gpioin5_gpioin5_in_pads_n_d, gpioin5_i01, gpioin5_pending_re,
         gpioin5_pending_r, state, shared_ack, dff_bus_ack, dff2_bus_ack,
         mgmtsoc_reset_re, \mgmtsoc_master_status_status[1] , csrbank5_oe0_w,
         csrbank5_in_w, spi_master_control_re, csrbank10_en0_w,
         csrbank10_update_value0_w, mgmtsoc_zero2, csrbank13_in_w,
         csrbank13_mode0_w, csrbank13_edge0_w, gpioin0_i02, csrbank14_in_w,
         csrbank14_mode0_w, csrbank14_edge0_w, gpioin1_i02, csrbank15_in_w,
         csrbank15_mode0_w, csrbank15_edge0_w, gpioin2_i02, csrbank16_in_w,
         csrbank16_mode0_w, csrbank16_edge0_w, gpioin3_i02, csrbank17_in_w,
         csrbank17_mode0_w, csrbank17_edge0_w, gpioin4_i02, csrbank18_mode0_w,
         csrbank18_edge0_w, gpioin5_i02, \interface1_bank_bus_dat_r[0] ,
         \interface2_bank_bus_dat_r[0] , \interface5_bank_bus_dat_r[0] ,
         \interface7_bank_bus_dat_r[0] , \interface8_bank_bus_dat_r[0] ,
         \interface12_bank_bus_dat_r[0] , \interface13_bank_bus_dat_r[0] ,
         \interface14_bank_bus_dat_r[0] , \interface15_bank_bus_dat_r[0] ,
         \interface16_bank_bus_dat_r[0] , \interface17_bank_bus_dat_r[0] ,
         \interface18_bank_bus_dat_r[0] , N3077,
         mgmtsoc_vexriscv_transfer_in_progress,
         mgmtsoc_vexriscv_transfer_complete, mgmtsoc_update_value_re, N3082,
         N3083, N3084, N3085, N3086, N3087, N3088, N3089, N3090, N3091, N3092,
         N3093, N3094, N3095, N3096, N3097, N3098, N3099, N3100, N3101, N3102,
         N3103, N3104, N3105, N3106, N3107, N3108, N3109, N3110, N3111, N3112,
         N3113, mgmtsoc_vexriscv_reset_debug_logic,
         mgmtsoc_vexriscv_debug_reset, mgmtsoc_vexriscv_ibus_err,
         mgmtsoc_vexriscv_dbus_err, N3135, N3136, N3137, N3138, N3139, N3140,
         N3141, N3142, N3143, N3144, N3145, N3146, N3147, N3148, N3149, N3150,
         N3151, N3152, N3153, N3154, N3155, N3156, N3157, N3158, N3159, N3160,
         N3161, N3162, N3163, N3164, N3165, N3166, mgmtsoc_zero_trigger_d,
         N3236, N3237, N3238, N3239, N3240, N3241, N3242, N3243, N3244, N3245,
         N3246, N3247, N3248, N3249, N3250, N3251, N3252, N3253, N3254, N3255,
         N3256, N3257, N3258, N3259, N3260, N3261, N3262, N3263, N3264, N3265,
         N3266, N3267, N3268, N3269, N3270, N3271, N3272, N3273,
         mgmtsoc_litespisdrphycore_posedge_reg, N3419, N3421, N3422, N3423,
         N3424, N3425, N3426, N3427, N3428, N3466, N3467, N3468, N3469, N3470,
         N3471, N3472, N3473, N3474, N3487, N3488, N3489, N3490, N3491, N3492,
         N3493, N3494, N3495, N3496, N3497, N3498, N3499, N3500, N3501, N3502,
         N3539, N3540, N3541, N3542, N3543, N3544, N3545, N3546, N3547, N3548,
         N3549, N3550, N3551, N3552, N3553, N3554, N3555, N3556, N3557, N3558,
         N3559, N3560, N3561, N3562, N3563, N3564, N3565, N3566, N3567, N3568,
         N3569, N3570, N3571, N3572, N3573, N3574, N3575, N3576, N3577, N3578,
         N3579, N3580, N3581, N3582, N3583, N3584, N3585, N3586, N3587, N3588,
         N3589, N3590, N3591, N3592, N3593, N3594, N3595, N3596, N3597, N3598,
         N3599, N3600, N3601, N3602, N3603, N3606, N3607, N3608, N3609, N3610,
         N3611, N3612, N3613, N3614, N3615, N3616, N3617, N3618, N3619, N3620,
         N3621, N3622, N3623, N3624, N3625, N3626, N3627, N3628, N3629, N3630,
         N3631, N3632, N3633, N3634, N3635, N3636, N3637, N3638, N3639, N3640,
         N3641, N3642, N3643, N3644, N3645, N3646, N3647, N3648, N3649, N3650,
         N3651, N3652, N3653, N3654, N3655, N3656, N3657, N3658, N3659, N3660,
         N3661, N3662, N3663, N3664, N3665, N3666, N3667, N3668, N3669, N3670,
         uart_tx_trigger_d, uart_rx_trigger_d, N3694, N3695, N3696, N3697,
         N3698, N3700, N3701, N3702, N3703, N3704, N3727, N3728, N3729, N3730,
         N3731, N3733, N3734, N3735, N3736, N3737, N3745, N3746, N3747, N3748,
         N3749, N3750, N3751, N3752, N3753, N3754, N3755, N3756, N3757, N3758,
         N3759, N3760, N3761, N3762, N3763, N3764, N3765, N3766, N3767, N3768,
         N3769, N3770, N3771, N3772, N3773, N3774, N3775, N3776, N3777, N3812,
         N3813, N3814, N3815, N3816, N3817, N3818, N3819, N3820, N3821, N3822,
         N3823, N3824, N3825, N3826, N3827, N3828, N3829, N3830, N3831, N3832,
         N3833, N3834, N3835, N3836, N3837, N3838, N3839, N3840, N3841, N3842,
         N3843, N3844, N3885, N3886, N3887, N3888, N3889, N3890, N3891, N3892,
         N3893, N3894, N3895, N3896, N3897, N3898, N3899, N3900, N3901, N3902,
         N3903, N3904, gpioin0_gpioin0_trigger_d, gpioin1_gpioin1_trigger_d,
         gpioin2_gpioin2_trigger_d, gpioin3_gpioin3_trigger_d,
         gpioin4_gpioin4_trigger_d, gpioin5_gpioin5_trigger_d, N3974, N3975,
         N3976, N3977, N3978, N3979, N3980, N3981, N3982, N3983, N3984, N3985,
         N3986, N3987, N3988, N3989, N3990, N3991, N3992, N3993, N4099, N4100,
         N4101, N4102, N4103, N4104, N4105, N4106, N4107, N4108, N4109, N4110,
         N4111, N4112, N4113, N4114, N4115, N4116, N4117, N4118, N4119, N4120,
         N4121, N4122, N4123, N4124, N4125, N4126, N4127, N4128, N4129, N4130,
         N4141, N4152, N4243, N4244, N4245, N4246, N4247, N4248, N4249, N4250,
         N4251, N4252, N4253, N4254, N4255, N4256, N4257, N4258, N4259, N4260,
         N4261, N4262, N4263, N4264, N4265, N4266, N4267, N4268, N4269, N4270,
         N4271, N4272, N4273, N4274, N4292, N4293, N4294, N4295, N4296, N4297,
         N4298, N4299, N4331, N4463, N4464, N4465, N4466, N4467, N4468, N4469,
         N4470, N4471, N4472, N4473, N4474, N4475, N4476, N4477, N4478, N4479,
         N4480, N4481, N4482, N4483, N4484, N4485, N4486, N4487, N4488, N4489,
         N4490, N4491, N4492, N4493, N4494, N4505, N4516, N4585, N4586, N4587,
         N4588, N4589, N4590, N4591, N4592, N4593, N4594, N4595, N4596, N4597,
         N4598, N4599, N4600, N4601, N4694, N4695, N4696, N4697, N4698, N4699,
         N4700, N4701, N4702, N4703, N4704, N4705, N4706, N4707, N4708, N4709,
         N4710, N4711, N4712, N4713, N4714, N4715, N4716, N4717, N4718, N4719,
         N4720, N4721, N4722, N4723, N4724, N4725, N4772, N4773, N4774, N4775,
         N4776, N4777, N4778, N4779, N4790, N4822, N4854, N4886, N4918, N4950,
         N4982, N4995, N4996, N4997, N5014, N5015, N5016, N5017, N5018, N5019,
         N5020, N5021, N5022, N5023, N5024, N5025, N5026, N5027, N5028, N5029,
         N5030, N5031, N5032, N5033, N5034, N5035, N5036, N5037, N5038, N5039,
         N5040, N5041, N5042, N5043, N5044, N5045, N5046, N5047, N5048, N5049,
         N5050, N5051, N5052, N5053, N5054, N5055, N5056, N5057, N5058, N5059,
         N5060, N5061, N5062, N5063, N5064, N5065, N5066, N5067, N5068, N5069,
         N5070, N5071, N5072, N5073, N5074, N5075, N5076, N5077, N5168, N5235,
         N5281, N5358, N5394, N5395, N5400, N5401, N5402, N5403, N5404, N5405,
         N5406, N5407, N5408, N5409, N5410, N5411, N5412, N5413, N5414, N5415,
         N5416, N5417, N5418, N5419, N5420, N5421, N5422, N5423, N5424, N5425,
         N5426, N5427, N5428, N5429, N5430, N5431, N5432, N5433, N5443, N5444,
         N5445, N5446, N5447, N5448, N5449, N5450, N5453, N5454, N5589, N5618,
         N5643, N5644, N5645, N5646, N5647, N5648, N5649, N5650, N5651, N5652,
         N5653, N5654, N5655, N5656, N5657, N5658, N5702, N5703, N5704, N5707,
         N5710, N5711, N5756, N5757, N5758, N6204, N6207, N6212, N6215, N6220,
         N6223, N6228, N6231, N6236, N6239, N6244, N6247, N6248, N6249, N6252,
         N6253, N6254, N6255, N6262, N6263, N6264, N6265, N6270, N6275, N6280,
         N6285, N6290, N6298, N6299, N6300, N6301, N6302, N6303, N6304, N6326,
         multiregimpl0_regs0, multiregimpl1_regs0, multiregimpl2_regs0,
         multiregimpl3_regs0, multiregimpl4_regs0, multiregimpl5_regs0,
         multiregimpl6_regs0, multiregimpl7_regs0, multiregimpl8_regs0,
         multiregimpl9_regs0, multiregimpl10_regs0, multiregimpl11_regs0,
         multiregimpl12_regs0, multiregimpl13_regs0, multiregimpl14_regs0,
         multiregimpl15_regs0, multiregimpl16_regs0, multiregimpl17_regs0,
         multiregimpl18_regs0, multiregimpl19_regs0, multiregimpl20_regs0,
         multiregimpl21_regs0, multiregimpl22_regs0, multiregimpl23_regs0,
         multiregimpl24_regs0, multiregimpl25_regs0, multiregimpl26_regs0,
         multiregimpl27_regs0, multiregimpl28_regs0, multiregimpl29_regs0,
         multiregimpl30_regs0, multiregimpl31_regs0, multiregimpl32_regs0,
         multiregimpl33_regs0, multiregimpl34_regs0, multiregimpl35_regs0,
         multiregimpl36_regs0, multiregimpl37_regs0, multiregimpl38_regs0,
         multiregimpl39_regs0, multiregimpl40_regs0, multiregimpl41_regs0,
         multiregimpl42_regs0, multiregimpl43_regs0, multiregimpl44_regs0,
         multiregimpl45_regs0, multiregimpl46_regs0, multiregimpl47_regs0,
         multiregimpl48_regs0, multiregimpl49_regs0, multiregimpl50_regs0,
         multiregimpl51_regs0, multiregimpl52_regs0, multiregimpl53_regs0,
         multiregimpl54_regs0, multiregimpl55_regs0, multiregimpl56_regs0,
         multiregimpl57_regs0, multiregimpl58_regs0, multiregimpl59_regs0,
         multiregimpl60_regs0, multiregimpl61_regs0, multiregimpl62_regs0,
         multiregimpl63_regs0, multiregimpl64_regs0, multiregimpl65_regs0,
         multiregimpl66_regs0, multiregimpl67_regs0, multiregimpl68_regs0,
         multiregimpl69_regs0, multiregimpl70_regs0, multiregimpl71_regs0,
         multiregimpl72_regs0, multiregimpl73_regs0, multiregimpl74_regs0,
         multiregimpl75_regs0, multiregimpl76_regs0, multiregimpl77_regs0,
         multiregimpl78_regs0, multiregimpl79_regs0, multiregimpl80_regs0,
         multiregimpl81_regs0, multiregimpl82_regs0, multiregimpl83_regs0,
         multiregimpl84_regs0, multiregimpl85_regs0, multiregimpl86_regs0,
         multiregimpl87_regs0, multiregimpl88_regs0, multiregimpl89_regs0,
         multiregimpl90_regs0, multiregimpl91_regs0, multiregimpl92_regs0,
         multiregimpl93_regs0, multiregimpl94_regs0, multiregimpl95_regs0,
         multiregimpl96_regs0, multiregimpl97_regs0, multiregimpl98_regs0,
         multiregimpl99_regs0, multiregimpl100_regs0, multiregimpl101_regs0,
         multiregimpl102_regs0, multiregimpl103_regs0, multiregimpl104_regs0,
         multiregimpl105_regs0, multiregimpl106_regs0, multiregimpl107_regs0,
         multiregimpl108_regs0, multiregimpl109_regs0, multiregimpl110_regs0,
         multiregimpl111_regs0, multiregimpl112_regs0, multiregimpl113_regs0,
         multiregimpl114_regs0, multiregimpl115_regs0, multiregimpl116_regs0,
         multiregimpl117_regs0, multiregimpl118_regs0, multiregimpl119_regs0,
         multiregimpl120_regs0, multiregimpl121_regs0, multiregimpl122_regs0,
         multiregimpl123_regs0, multiregimpl124_regs0, multiregimpl125_regs0,
         multiregimpl126_regs0, multiregimpl127_regs0, multiregimpl128_regs0,
         multiregimpl129_regs0, multiregimpl130_regs0, multiregimpl131_regs0,
         multiregimpl132_regs0, multiregimpl133_regs0, multiregimpl134_regs0,
         multiregimpl135_regs0, multiregimpl136_regs0, \storage[0][7] ,
         \storage[0][6] , \storage[0][5] , \storage[0][4] , \storage[0][3] ,
         \storage[0][2] , \storage[0][1] , \storage[0][0] , \storage[1][7] ,
         \storage[1][6] , \storage[1][5] , \storage[1][4] , \storage[1][3] ,
         \storage[1][2] , \storage[1][1] , \storage[1][0] , \storage[2][7] ,
         \storage[2][6] , \storage[2][5] , \storage[2][4] , \storage[2][3] ,
         \storage[2][2] , \storage[2][1] , \storage[2][0] , \storage[3][7] ,
         \storage[3][6] , \storage[3][5] , \storage[3][4] , \storage[3][3] ,
         \storage[3][2] , \storage[3][1] , \storage[3][0] , \storage[4][7] ,
         \storage[4][6] , \storage[4][5] , \storage[4][4] , \storage[4][3] ,
         \storage[4][2] , \storage[4][1] , \storage[4][0] , \storage[5][7] ,
         \storage[5][6] , \storage[5][5] , \storage[5][4] , \storage[5][3] ,
         \storage[5][2] , \storage[5][1] , \storage[5][0] , \storage[6][7] ,
         \storage[6][6] , \storage[6][5] , \storage[6][4] , \storage[6][3] ,
         \storage[6][2] , \storage[6][1] , \storage[6][0] , \storage[7][7] ,
         \storage[7][6] , \storage[7][5] , \storage[7][4] , \storage[7][3] ,
         \storage[7][2] , \storage[7][1] , \storage[7][0] , \storage[8][7] ,
         \storage[8][6] , \storage[8][5] , \storage[8][4] , \storage[8][3] ,
         \storage[8][2] , \storage[8][1] , \storage[8][0] , \storage[9][7] ,
         \storage[9][6] , \storage[9][5] , \storage[9][4] , \storage[9][3] ,
         \storage[9][2] , \storage[9][1] , \storage[9][0] , \storage[10][7] ,
         \storage[10][6] , \storage[10][5] , \storage[10][4] ,
         \storage[10][3] , \storage[10][2] , \storage[10][1] ,
         \storage[10][0] , \storage[11][7] , \storage[11][6] ,
         \storage[11][5] , \storage[11][4] , \storage[11][3] ,
         \storage[11][2] , \storage[11][1] , \storage[11][0] ,
         \storage[12][7] , \storage[12][6] , \storage[12][5] ,
         \storage[12][4] , \storage[12][3] , \storage[12][2] ,
         \storage[12][1] , \storage[12][0] , \storage[13][7] ,
         \storage[13][6] , \storage[13][5] , \storage[13][4] ,
         \storage[13][3] , \storage[13][2] , \storage[13][1] ,
         \storage[13][0] , \storage[14][7] , \storage[14][6] ,
         \storage[14][5] , \storage[14][4] , \storage[14][3] ,
         \storage[14][2] , \storage[14][1] , \storage[14][0] ,
         \storage[15][7] , \storage[15][6] , \storage[15][5] ,
         \storage[15][4] , \storage[15][3] , \storage[15][2] ,
         \storage[15][1] , \storage[15][0] , N6381, N6382, N6383, N6384, N6385,
         N6386, N6387, N6388, \storage_1[0][7] , \storage_1[0][6] ,
         \storage_1[0][5] , \storage_1[0][4] , \storage_1[0][3] ,
         \storage_1[0][2] , \storage_1[0][1] , \storage_1[0][0] ,
         \storage_1[1][7] , \storage_1[1][6] , \storage_1[1][5] ,
         \storage_1[1][4] , \storage_1[1][3] , \storage_1[1][2] ,
         \storage_1[1][1] , \storage_1[1][0] , \storage_1[2][7] ,
         \storage_1[2][6] , \storage_1[2][5] , \storage_1[2][4] ,
         \storage_1[2][3] , \storage_1[2][2] , \storage_1[2][1] ,
         \storage_1[2][0] , \storage_1[3][7] , \storage_1[3][6] ,
         \storage_1[3][5] , \storage_1[3][4] , \storage_1[3][3] ,
         \storage_1[3][2] , \storage_1[3][1] , \storage_1[3][0] ,
         \storage_1[4][7] , \storage_1[4][6] , \storage_1[4][5] ,
         \storage_1[4][4] , \storage_1[4][3] , \storage_1[4][2] ,
         \storage_1[4][1] , \storage_1[4][0] , \storage_1[5][7] ,
         \storage_1[5][6] , \storage_1[5][5] , \storage_1[5][4] ,
         \storage_1[5][3] , \storage_1[5][2] , \storage_1[5][1] ,
         \storage_1[5][0] , \storage_1[6][7] , \storage_1[6][6] ,
         \storage_1[6][5] , \storage_1[6][4] , \storage_1[6][3] ,
         \storage_1[6][2] , \storage_1[6][1] , \storage_1[6][0] ,
         \storage_1[7][7] , \storage_1[7][6] , \storage_1[7][5] ,
         \storage_1[7][4] , \storage_1[7][3] , \storage_1[7][2] ,
         \storage_1[7][1] , \storage_1[7][0] , \storage_1[8][7] ,
         \storage_1[8][6] , \storage_1[8][5] , \storage_1[8][4] ,
         \storage_1[8][3] , \storage_1[8][2] , \storage_1[8][1] ,
         \storage_1[8][0] , \storage_1[9][7] , \storage_1[9][6] ,
         \storage_1[9][5] , \storage_1[9][4] , \storage_1[9][3] ,
         \storage_1[9][2] , \storage_1[9][1] , \storage_1[9][0] ,
         \storage_1[10][7] , \storage_1[10][6] , \storage_1[10][5] ,
         \storage_1[10][4] , \storage_1[10][3] , \storage_1[10][2] ,
         \storage_1[10][1] , \storage_1[10][0] , \storage_1[11][7] ,
         \storage_1[11][6] , \storage_1[11][5] , \storage_1[11][4] ,
         \storage_1[11][3] , \storage_1[11][2] , \storage_1[11][1] ,
         \storage_1[11][0] , \storage_1[12][7] , \storage_1[12][6] ,
         \storage_1[12][5] , \storage_1[12][4] , \storage_1[12][3] ,
         \storage_1[12][2] , \storage_1[12][1] , \storage_1[12][0] ,
         \storage_1[13][7] , \storage_1[13][6] , \storage_1[13][5] ,
         \storage_1[13][4] , \storage_1[13][3] , \storage_1[13][2] ,
         \storage_1[13][1] , \storage_1[13][0] , \storage_1[14][7] ,
         \storage_1[14][6] , \storage_1[14][5] , \storage_1[14][4] ,
         \storage_1[14][3] , \storage_1[14][2] , \storage_1[14][1] ,
         \storage_1[14][0] , \storage_1[15][7] , \storage_1[15][6] ,
         \storage_1[15][5] , \storage_1[15][4] , \storage_1[15][3] ,
         \storage_1[15][2] , \storage_1[15][1] , \storage_1[15][0] , N6422,
         N6423, N6424, N6425, N6426, N6427, N6428, N6429, N6477, N6479, N7768,
         N7769, N8772, n46, n47, n48, n49, n50, n51, n52, n53, n54, n55, n56,
         n57, n58, n59, n60, n61, n62, n63, n64, n71, n72, n73, n74, n75, n76,
         n83, n84, n85, n86, n87, n88, n95, n96, n97, n98, n99, n100, n107,
         n108, n109, n110, n111, n112, n119, n120, n121, n122, n123, n124,
         n131, n132, n133, n134, n135, n136, n143, n144, n145, n146, n147,
         n148, n155, n156, n157, n158, n159, n160, n167, n168, n169, n170,
         n171, n172, n179, n180, n181, n182, n183, n184, n191, n192, n193,
         n194, n195, n196, n203, n204, n205, n206, n207, n208, n215, n216,
         n217, n218, n219, n220, n227, n228, n229, n230, n231, n232, n239,
         n240, n241, n242, n243, n244, n251, n252, n253, n254, n255, n256,
         n263, n264, n265, n266, n267, n268, n275, n276, n277, n278, n279,
         n280, n287, n288, n289, n290, n291, n292, n299, n300, n301, n302,
         n303, n304, n311, n312, n313, n314, n315, n316, n323, n324, n325,
         n326, n327, n328, n335, n336, n337, n338, n339, n340, n347, n348,
         n349, n350, n351, n352, n353, n359, n360, n361, n362, n363, n364,
         n365, n371, n372, n373, n374, n375, n376, n377, n383, n384, n385,
         n386, n387, n388, n389, n395, n396, n397, n398, n399, n400, n401,
         n407, n408, n409, n410, n411, n412, n413, n419, n420, n421, n422,
         n423, n424, n425, n431, n432, n433, n434, n435, n436, n437, n438,
         n439, n440, n441, n442, n443, n444, n445, n446, n447, n448, n449,
         n450, n451, n452, n453, n454, n455, n456, n457, n458, n459, n460,
         n461, n462, n463, n464, n465, n466, n467, n468, n469, n470, n471,
         n472, n473, n474, n475, n476, n477, n478, n479, n480, n481, n482,
         n483, n484, n485, n486, n487, n488, n489, n490, n491, n492, n493,
         n494, n495, n496, n497, n498, n499, n500, n501, n502, n503, n504,
         n505, n506, n507, n508, n509, n510, n511, n512, n513, n514, n515,
         n516, n517, n518, n519, n520, n521, n522, n523, n524, n525, n526,
         n527, n528, n529, n530, n531, n532, n533, n534, n535, n536, n537,
         n538, n539, n540, n541, n542, n543, n544, n545, n546, n547, n548,
         n549, n550, n551, n552, n553, n554, n555, n556, n557, n558, n559,
         n560, n561, n562, n563, n564, n565, n566, n567, n568, n569, n570,
         n571, n572, n573, n574, n575, n576, n577, n578, n579, n580, n581,
         n582, n583, n584, n585, n586, n587, n588, n589, n590, n591, n592,
         n593, n594, n595, n596, n597, n598, n599, n600, n601, n602, n603,
         n604, n605, n606, n607, n608, n609, n610, n611, n612, n613, n614,
         n615, n616, n617, n618, n619, n620, n621, n622, n623, n624, n625,
         n626, n627, n628, n629, n630, n631, n632, n633, n634, n635, n636,
         n637, n638, n639, n640, n641, n642, n643, n644, n645, n646, n647,
         n648, n649, n650, n651, n652, n653, n654, n655, n656, n657, n658,
         n659, n660, n661, n662, n663, n664, n665, n666, n667, n668, n669,
         n670, n671, n672, n673, n674, n675, n676, n677, n678, n679, n680,
         n681, n682, n683, n684, n685, n686, n687, n688, n689, n690, n691,
         n692, n693, n694, n695, n696, n697, n698, n699, n700, n701, n702,
         n703, n704, n705, n706, n707, n708, n709, n710, n711, n712, n713,
         n714, n715, n716, n717, n718, n719, n720, n721, n722, n723, n724,
         n725, n726, n727, n728, n729, n730, n731, n732, n733, n734, n735,
         n736, n737, n738, n739, n740, n741, n742, n743, n744, n745, n746,
         n747, n748, n749, n750, n751, n752, n753, n754, n755, n756, n757,
         n758, n759, n760, n761, n762, n763, n764, n765, n766, n767, n768,
         n769, n770, n771, n772, n773, n774, n775, n776, n777, n778, n779,
         n780, n781, n782, n783, n784, n785, n786, n787, n788, n789, n790,
         n791, n792, n793, n794, n795, n796, n797, n798, n799, n800, n801,
         n802, n803, n804, n805, n806, n807, n808, n809, n810, n811, n812,
         n813, n814, n815, n816, n817, n818, n819, n820, n821, n822, n823,
         n824, n825, n826, n827, n828, n829, n830, n831, n832, n833, n834,
         n835, n836, n837, n838, n839, n840, n841, n842, n843, n844, n845,
         n846, n847, n848, n849, n850, n851, n852, n853, n854, n855, n856,
         n857, n858, n859, n860, n861, n862, n863, n864, n865, n866, n867,
         n868, n869, n870, n871, n872, n873, n874, n875, n876, n877, n878,
         n879, n880, n881, n882, n883, n884, n885, n886, n887, n888, n889,
         n890, n891, n892, n893, n894, n895, n896, n897, n898, n899, n900,
         n901, n902, n903, n904, n905, n906, n907, n908, n909, n910, n911,
         n912, n913, n914, n915, n916, n917, n918, n919, n920, n921, n922,
         n923, n924, n925, n926, n927, n928, n929, n930, n931, n932, n933,
         n934, n935, n936, n937, n938, n939, n940, n941, n942, n943, n944,
         n945, n946, n947, n948, n949, n950, n951, n952, n953, n954, n955,
         n956, n957, n958, n959, n960, n961, n962, n963, n964, n965, n966,
         n967, n968, n969, n970, n971, n972, n973, n974, n975, n976, n977,
         n978, n979, n980, n981, n982, n983, n984, n985, n986, n987, n988,
         n989, n990, n991, n992, n993, n994, n995, n996, n997, n998, n999,
         n1000, n1001, n1002, n1003, n1004, n1005, n1006, n1007, n1008, n1009,
         n1010, n1011, n1012, n1013, n1014, n1015, n1016, n1017, n1018, n1019,
         n1020, n1021, n1022, n1023, n1024, n1025, n1026, n1027, n1028, n1029,
         n1030, n1031, n1032, n1033, n1034, n1035, n1036, n1037, n1038, n1039,
         n1040, n1041, n1042, n1043, n1044, n1045, n1046, n1047, n1048, n1049,
         n1050, n1051, n1052, n1053, n1054, n1055, n1056, n1057, n1058, n1059,
         n1060, n1061, n1062, n1063, n1064, n1065, n1066, n1067, n1068, n1069,
         n1070, n1071, n1072, n1073, n1074, n1075, n1076, n1077, n1078, n1079,
         n1080, n1081, n1082, n1083, n1084, n1085, n1086, n1087, n1088, n1089,
         n1090, n1091, n1092, n1093, n1094, n1095, n1096, n1097, n1098, n1099,
         n1100, n1101, n1102, n1103, n1104, n1105, n1106, n1107, n1108, n1109,
         n1110, n1111, n1112, n1113, n1114, n1115, n1116, n1117, n1118, n1119,
         n1120, n1121, n1122, n1123, n1124, n1125, n1126, n1127, n1128, n1129,
         n1130, n1131, n1132, n1133, n1134, n1135, n1136, n1137, n1138, n1139,
         n1140, n1141, n1142, n1143, n1144, n1145, n1146, n1147, n1148, n1149,
         n1150, n1151, n1152, n1153, n1154, n1155, n1156, n1157, n1158, n1159,
         n1160, n1161, n1162, n1163, n1164, n1165, n1166, n1167, n1168, n1169,
         n1170, n1171, n1172, n1173, n1174, n1175, n1176, n1177, n1178, n1179,
         n1180, n1181, n1182, n1183, n1184, n1185, n1186, n1187, n1188, n1189,
         n1190, n1191, n1192, n1193, n1194, n1195, n1196, n1197, n1198, n1199,
         n1200, n1201, n1202, n1203, n1204, n1205, n1206, n1207, n1208, n1209,
         n1210, n1211, n1212, n1213, n1214, n1215, n1216, n1217, n1218, n1219,
         n1220, n1221, n1222, n1223, n1224, n1225, n1226, n1227, n1228, n1229,
         n1230, n1231, n1232, n1233, n1234, n1235, n1236, n1237, n1238, n1239,
         n1240, n1241, n1242, n1243, n1244, n1245, n1246, n1247, n1248, n1249,
         n1250, n1251, n1252, n1253, n1254, n1255, n1256, n1257, n1258, n1259,
         n1260, n1261, n1262, n1263, n1264, n1265, n1266, n1267, n1268, n1269,
         n1270, n1271, n1272, n1273, n1274, n1275, n1276, n1277, n1278, n1279,
         n1280, n1281, n1282, n1283, n1284, n1285, n1286, n1287, n1288, n1289,
         n1290, n1291, n1292, n1293, n1294, n1295, n1296, n1297, n1298, n1299,
         n1300, n1301, n1302, n1303, n1304, n1305, n1306, n1307, n1308, n1309,
         n1310, n1311, n1312, n1313, n1314, n1315, n1316, n1317, n1318, n1319,
         n1320, n1321, n1322, n1323, n1324, n1325, n1326, n1327, n1328, n1329,
         n1330, n1331, n1332, n1333, n1334, n1335, n1336, n1337, n1338, n1339,
         n1340, n1341, n1342, n1343, n1344, n1345, n1346, n1347, n1348, n1349,
         n1350, n1351, n1352, n1353, n1354, n1355, n1356, n1357, n1358, n1359,
         n1360, n1361, n1362, n1363, n1364, n1365, n1366, n1367, n1368, n1369,
         n1370, n1371, n1372, n1373, n1374, n1375, n1376, n1377, n1378, n1379,
         n1380, n1381, n1382, n1383, n1384, n1385, n1386, n1387, n1388, n1389,
         n1390, n1391, n1392, n1393, n1394, n1395, n1396, n1397, n1398, n1399,
         n1400, n1401, n1402, n1403, n1404, n1405, n1406, n1407, n1408, n1409,
         n1410, n1411, n1412, n1413, n1414, n1415, n1416, n1417, n1418, n1419,
         n1420, n1421, n1422, n1423, n1424, n1425, n1426, n1427, n1428, n1429,
         n1430, n1431, n1432, n1433, n1434, n1435, n1436, n1437, n1438, n1439,
         n1440, n1441, n1442, n1443, n1444, n1445, n1446, n1447, n1448, n1449,
         n1450, n1451, n1452, n1453, n1454, n1455, n1456, n1457, n1458, n1459,
         n1460, n1461, n1462, n1463, n1464, n1465, n1466, n1467, n1468, n1469,
         n1470, n1471, n1472, n1473, n1474, n1475, n1476, n1477, n1478, n1479,
         n1480, n1481, n1482, n1483, n1484, n1485, n1486, n1487, n1488, n1489,
         n1490, n1491, n1492, n1493, n1494, n1495, n1496, n1497, n1498, n1499,
         n1500, n1501, n1502, n1503, n1504, n1505, n1506, n1507, n1508, n1509,
         n1510, n1511, n1512, n1513, n1514, n1515, n1516, n1517, n1518, n1519,
         n1520, n1521, n1522, n1523, n1524, n1525, n1526, n1527, n1528, n1529,
         n1530, n1531, n1532, n1533, n1534, n1535, n1536, n1537, n1538, n1539,
         n1540, n1541, n1542, n1543, n1544, n1545, n1546, n1547, n1548, n1549,
         n1550, n1551, n1552, n1553, n1554, n1555, n1556, n1557, n1558, n1559,
         n1560, n1561, n1562, n1563, n1564, n1565, n1566, n1567, n1568, n1569,
         n1570, n1571, n1572, n1573, n1574, n1575, n1576, n1577, n1578, n1579,
         n1580, n1581, n1582, n1583, n1584, n1585, n1586, n1587, n1588, n1589,
         n1590, n1591, n1592, n1593, n1594, n1595, n1596, n1597, n1598, n1599,
         n1600, n1601, n1602, n1603, n1604, n1605, n1606, n1607, n1608, n1609,
         n1610, n1611, n1612, n1613, n1614, n1615, n1616, n1617, n1618, n1619,
         n1620, n1621, n1622, n1623, n1624, n1625, n1626, n1627, n1628, n1629,
         n1630, n1631, n1632, n1633, n1634, n1635, n1636, n1637, n1638, n1639,
         n1640, n1641, n1642, n1643, n1644, n1645, n1646, n1647, n1648, n1649,
         n1650, n1651, n1652, n1653, n1654, n1655, n1656, n1657, n1658, n1659,
         n1660, n1661, n1662, n1663, n1664, n1665, n1666, n1667, n1668, n1669,
         n1670, n1671, n1672, n1673, n1674, n1675, n1676, n1677, n1678, n1679,
         n1680, n1681, n1682, n1683, n1684, n1685, n1686, n1687, n1688, n1689,
         n1690, n1691, n1692, n1693, n1694, n1695, n1696, n1697, n1698, n1699,
         n1700, n1701, n1702, n1703, n1704, n1705, n1706, n1707, n1708, n1709,
         n1710, n1711, n1712, n1713, n1714, n1715, n1716, n1717, n1718, n1719,
         n1720, n1721, n1722, n1723, n1724, n1725, n1726, n1727, n1728, n1729,
         n1730, n1731, n1732, n1733, n1734, n1735, n1736, n1737, n1738, n1739,
         n1740, n1741, n1742, n1743, n1744, n1745, n1746, n1747, n1748, n1749,
         n1750, n1751, n1752, n1753, n1754, n1755, n1756, n1757, n1758, n1759,
         n1760, n1761, n1762, n1763, n1764, n1765, n1766, n1767, n1768, n1769,
         n1770, n1771, n1772, n1773, n1774, n1775, n1776, n1777, n1778, n1779,
         n1780, n1781, n1782, n1783, n1784, n1785, n1786, n1787, n1788, n1789,
         n1790, n1791, n1792, n1793, n1794, n1795, n1796, n1797, n1798, n1799,
         n1800, n1801, n1802, n1803, n1804, n1805, n1806, n1807, n1808, n1809,
         n1810, n1811, n1812, n1813, n1814, n1815, n1816, n1817, n1818, n1819,
         n1820, n1821, n1822, n1823, n1824, n1825, n1826, n1827, n1828, n1829,
         n1830, n1831, n1832, n1833, n1834, n1835, n1836, n1837, n1838, n1839,
         n1840, n1841, n1842, n1843, n1844, n1845, n1846, n1847, n1848, n1849,
         n1850, n1851, n1852, n1853, n1854, n1855, n1856, n1857, n1858, n1859,
         n1860, n1861, n1862, n1863, n1864, n1865, n1866, n1867, n1868, n1869,
         n1870, n1871, n1872, n1873, n1874, n1875, n1876, n1877, n1878, n1879,
         n1880, n1881, n1882, n1883, n1884, n1885, n1886, n1887, n1888, n1889,
         n1890, n1891, n1892, n1893, n1894, n1895, n1896, n1897, n1898, n1899,
         n1900, n1901, n1902, n1903, n1904, n1905, n1906, n1907, n1908, n1909,
         n1910, n1911, n1912, n1913, n1914, n1915, n1916, n1917, n1918, n1919,
         n1920, n1921, n1922, n1923, n1924, n1925, n1926, n1927, n1928, n1929,
         n1930, n1931, n1932, n1933, n1934, n1935, n1936, n1937, n1938, n1939,
         n1940, n1941, n1942, n1943, n1944, n1945, n1946, n1947, n1948, n1949,
         n1950, n1951, n1952, n1953, n1954, n1955, n1956, n1957, n1958, n1959,
         n1960, n1961, n1962, n1963, n1964, n1965, n1966, n1967, n1968, n1969,
         n1970, n1971, n1972, n1973, n1974, n1975, n1976, n1977, n1978, n1979,
         n1980, n1981, n1982, n1983, n1984, n1985, n1986, n1987, n1988, n1989,
         n1990, n1991, n1992, n1993, n1994, n1995, n1996, n1997, n1998, n1999,
         n2000, n2001, n2002, n2003, n2004, n2005, n2006, n2007, n2008, n2009,
         n2010, n2011, n2012, n2013, n2014, n2015, n2016, n2017, n2018, n2019,
         n2020, n2021, n2022, n2023, n2024, n2025, n2026, n2027, n2028, n2029,
         n2030, n2031, n2032, n2033, n2034, n2035, n2036, n2037, n2038, n2039,
         n2040, n2041, n2042, n2043, n2044, n2045, n2046, n2047, n2048, n2049,
         n2050, n2051, n2052, n2053, n2054, n2055, n2056, n2057, n2058, n2059,
         n2060, n2061, n2062, n2063, n2064, n2065, n2066, n2067, n2068, n2069,
         n2070, n2071, n2072, n2073, n2074, n2075, n2076, n2077, n2078, n2079,
         n2080, n2081, n2082, n2083, n2084, n2085, n2086, n2087, n2088, n2089,
         n2090, n2091, n2092, n2093, n2094, n2095, n2096, n2097, n2098, n2099,
         n2100, n2101, n2102, n2103, n2104, n2105, n2106, n2107, n2108, n2109,
         n2110, n2111, n2112, n2113, n2114, n2115, n2116, n2117, n2118, n2119,
         n2120, n2121, n2122, n2123, n2124, n2125, n2126, n2127, n2128, n2129,
         n2130, n2131, n2132, n2133, n2134, n2135, n2136, n2137, n2138, n2139,
         n2140, n2141, n2142, n2143, n2144, n2145, n2146, n2147, n2148, n2149,
         n2150, n2151, n2152, n2153, n2154, n2155, n2156, n2157, n2158, n2159,
         n2160, n2161, n2162, n2163, n2164, n2165, n2166, n2167, n2168, n2169,
         n2170, n2171, n2172, n2173, n2174, n2175, n2176, n2177, n2178, n2179,
         n2180, n2181, n2182, n2183, n2184, n2185, n2186, n2187, n2188, n2189,
         n2190, n2191, n2192, n2193, n2194, n2195, n2196, n2197, n2198, n2199,
         n2200, n2201, n2202, n2203, n2204, n2205, n2206, n2207, n2208, n2209,
         n2210, n2211, n2212, n2213, n2214, n2215, n2216, n2217, n2218, n2219,
         n2220, n2221, n2222, n2223, n2224, n2225, n2226, n2227, n2228, n2229,
         n2230, n2231, n2232, n2233, n2234, n2235, n2236, n2237, n2238, n2239,
         n2240, n2241, n2242, n2243, n2244, n2245, n2246, n2247, n2248, n2249,
         n2250, n2251, n2252, n2253, n2254, n2255, n2256, n2257, n2258, n2259,
         n2260, n2261, n2262, n2263, n2264, n2265, n2266, n2267, n2268, n2269,
         n2270, n2271, n2272, n2273, n2274, n2275, n2276, n2277, n2278, n2279,
         n2280, n2281, n2282, n2283, n2284, n2285, n2286, n2287, n2288, n2289,
         n2290, n2291, n2292, n2293, n2294, n2295, n2296, n2297, n2298, n2299,
         n2300, n2301, n2302, n2303, n2304, n2305, n2306, n2307, n2308, n2309,
         n2310, n2311, n2312, n2313, n2314, n2315, n2316, n2317, n2318, n2319,
         n2320, n2321, n2322, n2323, n2324, n3061, n3062, n3063, n3064, n3065,
         n3066, n3067, n3068, n3069, n3070, n3071, n3072, n3073, n3074, n3075,
         n3076, n3077, n3078, n3079, n3080, n3081, n3082, n3083, n3084, n3085,
         n3086, n3087, n3088, n3089, n3090, n3091, n3092, n3093, n3094, n3095,
         n3096, n3097, n3098, n3099, n3100, n3101, n3102, n3103, n3104, n3105,
         n3106, n3107, n3108, n3109, n3110, n3111, n3112, n3113, n3114, n3115,
         n3116, n3117, n3118, n3119, n3120, n3121, n3122, n3123, n3124, n3125,
         n3126, n3127, n3128, n3129, n3130, n3131, n3132, n3133, n3134, n3135,
         n3136, n3137, n3138, n3139, n3140, n3141, n3142, n3143, n3144, n3145,
         n3146, n3147, n3148, n3149, n3150, n3151, n3152, n3153, n3154, n3155,
         n3156, n3157, n3158, n3159, n3160, n3161, n3162, n3163, n3164, n3165,
         n3166, n3167, n3168, n3169, n3170, n3171, n3172, n3173, n3174, n3175,
         n3176, n3177, n3178, n3179, n3180, n3181, n3182, n3183, n3184, n3185,
         n3186, n3187, n3188, n3189, n3190, n3191, n3192, n3193, n3194, n3195,
         n3196, n3197, n3198, n3199, n3200, n3201, n3202, n3203, n3204, n3205,
         n3206, n3207, n3208, n3209, n3210, n3211, n3212, n3213, n3214, n3215,
         n3216, n3217, n3218, n3219, n3220, n3221, n3222, n3223, n3224, n3225,
         n3226, n3227, n3228, n3229, n3230, n3231, n3232, n3233, n3234, n3235,
         n3236, n3237, n3238, n3239, n3240, n3241, n3242, n3243, n3244, n3245,
         n3246, n3247, n3248, n3249, n3250, n3251, n3252, n3253, n3254, n3255,
         n3256, n3257, n3258, n3259, n3260, n3261, n3262, n3263, n3264, n3265,
         n3266, n3267, n3268, n3269, n3270, n3271, n3272, n3273, n3274, n3275,
         n3276, n3277, n3278, n3279, n3280, n3281, n3282, n3283, n3284, n3285,
         n3286, n3287, n3288, n3289, n3290, n3291, n3292, n3293, n3294, n3295,
         n3296, n3297, n3298, n3299, n3300, n3301, n3302, n3303, n3304, n3305,
         n3306, n3307, n3308, n3309, n3310, n3311, n3312, n3313, n3314, n3315,
         n3316, n3317, n3318, n3319, n3320, n3321, n3323, n3324, n3325, n3326,
         n3327, n3328, n3329, n3330, n3331, n3332, n3333, n3334, n3335, n3336,
         n3337, n3338, n3339, n3340, n3341, n3342, n3343, n3344, n3345, n3346,
         n3347, n3348, n3349, n3350, n3351, n3352, n3353, n3354, n3355, n3356,
         n3357, n3358, n3359, n3360, n3361, n3362, n3363, n3364, n3365, n3366,
         n3367, n3368, n3369, n3370, n3371, n3372, n3373, n3374, n3375, n3376,
         n3377, n3378, n3379, n3380, n3381, n3382, n3383, n3384, n3385, n3386,
         n3387, n3388, n3389, n3390, n3391, n3392, n3393, n3394, n3395, n3396,
         n3397, n3398, n3399, n3400, n3401, n3402, n3403, n3404, n3405, n3406,
         n3407, n3408, n3409, n3410, n3411, n3412, n3413, n3414, n3415, n3416,
         n3417, n3418, n3419, n3420, n3421, n3422, n3423, n3424, n3425, n3426,
         n3427, n3428, n3429, n3430, n3431, n3432, n3433, n3434, n3435, n3436,
         n3437, n3438, n3439, n3440, n3441, n3442, n3443, n3444, n3445, n3446,
         n3447, n3448, n3449, n3450, n3451, n3452, n3453, n3454, n3455, n3456,
         n3457, n3458, n3459, n3460, n3461, n3462, n3463, n3464, n3465, n3466,
         n3467, n3468, n3469, n3470, n3471, n3472, n3473, n3474, n3475, n3476,
         n3477, n3478, n3479, n3480, n3481, n3482, n3483, n3484, n3485, n3486,
         n3487, n3488, n3489, n3490, n3491, n3492, n3493, n3494, n3495, n3496,
         n3497, n3498, n3499, n3500, n3501, n3502, n3503, n3504, n3505, n3506,
         n3507, n3508, n3509, n3510, n3511, n3512, n3513, n3514, n3515, n3516,
         n3517, n3518, n3519, n3520, n3521, n3522, n3523, n3524, n3525, n3526,
         n3527, n3528, n3529, n3530, n3531, n3532, n3533, n3534, n3535, n3536,
         n3537, n3538, n3539, n3540, n3541, n3542, n3543, n3544, n3545, n3546,
         n3547, n3548, n3549, n3550, n3551, n3552, n3553, n3554, n3555, n3556,
         n3557, n3558, n3559, n3560, n3561, n3562, n3563, n3564, n3565, n3566,
         n3567, n3568, n3569, n3570, n3571, n3572, n3573, n3574, n3575, n3576,
         n3577, n3578, n3579, n3580, n3581, n3582, n3583, n3584, n3585, n3586,
         n3587, n3588, n3589, n3590, n3591, n3592, n3593, n3594, n3595, n3596,
         n3597, n3598, n3599, n3600, n3601, n3602, n3603, n3604, n3605, n3606,
         n3607, n3608, n3609, n3610, n3611, n3612, n3613, n3614, n3615, n3616,
         n3617, n3618, n3619, n3620, n3621, n3622, n3623, n3624, n3625, n3626,
         n3627, n3628, n3629, n3630, n3631, n3632, n3633, n3634, n3635, n3636,
         n3637, n3638, n3639, n3640, n3641, n3642, n3643, n3644, n3645, n3646,
         n3647, n3648, n3649, n3650, n3651, n3652, n3653, n3654, n3655, n3656,
         n3657, n3658, n3659, n3660, n3661, n3662, n3663, n3664, n3665, n3666,
         n3667, n3668, n3669, n3670, n3671, n3672, n3673, n3674, n3675, n3676,
         n3677, n3678, n3679, n3680, n3681, n3682, n3683, n3684, n3685, n3686,
         n3687, n3688, n3689, n3690, n3691, n3692, n3693, n3694, n3695, n3696,
         n3697, n3698, n3699, n3700, n3701, n3702, n3703, n3704, n3705, n3706,
         n3707, n3708, n3709, n3710, n3711, n3712, n3713, n3714, n3715, n3716,
         n3717, n3718, n3719, n3720, n3721, n3722, n3723, n3724, n3725, n3726,
         n3727, n3728, n3729, n3730, n3731, n3732, n3733, n3734, n3735, n3736,
         n3737, n3738, n3739, n3740, n3741, n3742, n3743, n3744, n3745, n3746,
         n3747, n3748, n3749, n3750, n3751, n3752, n3753, n3754, n3755, n3756,
         n3757, n3758, n3759, n3760, n3761, n3762, n3763, n3764, n3765, n3766,
         n3767, n3768, n3769, n3770, n3771, n3772, n3773, n3774, n3775, n3776,
         n3777, n3778, n3779, n3780, n3781, n3782, n3783, n3784, n3785, n3786,
         n3787, n3788, n3789, n3790, n3791, n3792, n3793, n3794, n3795, n3796,
         n3797, n3798, n3799, n3800, n3801, n3802, n3803, n3804, n3805, n3806,
         n3807, n3808, n3809, n3810, n3811, n3812, n3813, n3814, n3815, n3816,
         n3817, n3818, n3819, n3820, n3821, n3822, n3823, n3824, n3825, n3826,
         n3827, n3828, n3829, n3830, n3831, n3832, n3833, n3834, n3835, n3836,
         n3837, n3838, n3839, n3840, n3841, n3842, n3843, n3844, n3845, n3846,
         n3847, n3848, n3849, n3850, n3851, n3852, n3853, n3854, n3855, n3856,
         n3857, n3858, n3859, n3860, n3861, n3862, n3863, n3864, n3865, n3866,
         n3867, n3868, n3869, n3870, n3871, n3872, n3873, n3874, n3875, n3876,
         n3877, n3878, n3879, n3880, n3881, n3882, n3883, n3884, n3885, n3886,
         n3887, n3888, n3889, n3890, n3891, n3892, n3893, n3894, n3895, n3896,
         n3897, n3898, n3899, n3900, n3901, n3902, n3903, n3904, n3905, n3906,
         n3907, n3908, n3909, n3910, n3911, n3912, n3913, n3914, n3915, n3916,
         n3917, n3918, n3919, n3920, n3921, n3922, n3923, n3924, n3925, n3926,
         n3927, n3928, n3929, n3930, n3931, n3932, n3933, n3934, n3935, n3936,
         n3937, n3938, n3939, n3940, n3941, n3942, n3943, n3944, n3945, n3946,
         n3947, n3948, n3949, n3950, n3951, n3952, n3953, n3954, n3955, n3956,
         n3957, n3958, n3959, n3960, n3961, n3962, n3963, n3964, n3965, n3966,
         n3967, n3968, n3969, n3970, n3971, n3972, n3973, n3974, n3975, n3976,
         n3977, n3978, n3979, n3980, n3981, n3982, n3983, n3984, n3985, n3986,
         n3987, n3988, n3989, n3990, n3991, n3992, n3993, n3994, n3995, n3996,
         n3997, n3998, n3999, n4000, n4001, n4002, n4003, n4004, n4005, n4006,
         n4007, n4008, n4009, n4010, n4011, n4012, n4013, n4014, n4015, n4016,
         n4017, n4018, n4019, n4020, n4021, n4022, n4023, n4024, n4025, n4026,
         n4027, n4028, n4029, n4030, n4031, n4032, n4033, n4034, n4035, n4036,
         n4037, n4038, n4039, n4040, n4041, n4042, n4043, n4044, n4045, n4046,
         n4047, n4048, n4049, n4050, n4051, n4052, n4053, n4054, n4055, n4056,
         n4057, n4058, n4059, n4060, n4061, n4062, n4063, n4064, n4065, n4066,
         n4067, n4068, n4069, n4070, n4071, n4072, n4073, n4074, n4075, n4076,
         n4077, n4078, n4079, n4080, n4081, n4082, n4083, n4084, n4085, n4086,
         n4087, n4088, n4089, n4090, n4091, n4092, n4093, n4094, n4095, n4096,
         n4097, n4098, n4099, n4100, n4101, n4102, n4103, n4104, n4105, n4106,
         n4107, n4108, n4109, n4110, n4111, n4112, n4113, n4114, n4115, n4116,
         n4117, n4118, n4119, n4120, n4121, n4122, n4123, n4124, n4125, n4126,
         n4127, n4128, n4129, n4130, n4131, n4132, n4133, n4134, n4135, n4136,
         n4137, n4138, n4139, n4140, n4141, n4142, n4143, n4144, n4145, n4146,
         n4147, n4148, n4149, n4150, n4151, n4152, n4153, n4154, n4155, n4156,
         n4157, n4158, n4159, n4160, n4161, n4162, n4163, n4164, n4165, n4166,
         n4167, n4168, n4169, n4170, n4171, n4172, n4173, n4174, n4175, n4176,
         n4177, n4178, n4179, n4180, n4181, n4182, n4183, n4184, n4185, n4186,
         n4187, n4188, n4189, n4190, n4191, n4192, n4193, n4194, n4195, n4196,
         n4197, n4198, n4199, n4200, n4201, n4202, n4203, n4204, n4205, n4206,
         n4207, n4208, n4209, n4210, n4211, n4212, n4213, n4214, n4215, n4216,
         n4217, n4218, n4219, n4220, n4221, n4222, n4223, n4224, n4225, n4226,
         n4227, n4228, n4229, n4230, n4231, n4232, n4233, n4234, n4235, n4236,
         n4237, n4238, n4239, n4240, n4241, n4242, n4243, n4244, n4245, n4246,
         n4247, n4248, n4249, n4250, n4251, n4252, n4253, n4254, n4255, n4256,
         n4257, n4258, n4259, n4260, n4261, n4262, n4263, n4264, n4265, n4266,
         n4267, n4268, n4269, n4270, n4271, n4272, n4273, n4274, n4275, n4276,
         n4277, n4278, n4279, n4280, n4281, n4282, n4283, n4284, n4285, n4286,
         n4287, n4288, n4289, n4290, n4291, n4292, n4293, n4294, n4295, n4296,
         n4297, n4298, n4299, n4300, n4301, n4302, n4303, n4304, n4305, n4306,
         n4307, n4308, n4309, n4310, n4311, n4312, n4313, n4314, n4315, n4316,
         n4317, n4318, n4319, n4320, n4321, n4322, n4323, n4324, n4325, n4326,
         n4327, n4328, n4329, n4330, n4331, n4332, n4333, n4334, n4335, n4336,
         n4337, n4338, n4339, n4340, n4341, n4342, n4343, n4344, n4345, n4346,
         n4347, n4348, n4349, n4350, n4351, n4352, n4353, n4354, n4355, n4356,
         n4357, n4358, n4359, n4360, n4361, n4362, n4363, n4364, n4365, n4366,
         n4367, n4368, n4369, n4370, n4371, n4372, n4373, n4374, n4375, n4376,
         n4377, n4378, n4379, n4380, n4381, n4382, n4383, n4384, n4385, n4386,
         n4387, n4388, n4389, n4390, n4391, n4392, n4393, n4394, n4395, n4396,
         n4397, n4398, n4399, n4400, n4401, n4402, n4403, n4404, n4405, n4406,
         n4407, n4408, n4409, n4410, n4411, n4412, n4413, n4414, n4415, n4416,
         n4417, n4418, n4419, n4420, n4421, n4422, n4423, n4424, n4425, n4426,
         n4427, n4428, n4429, n4430, n4431, n4432, n4433, n4434, n4435, n4436,
         n4437, n4438, n4439, n4440, n4441, n4442, n4443, n4444, n4445, n4446,
         n4447, n4448, n4449, n4450, n4451, n4452, n4453, n4454, n4455, n4456,
         n4457, n4458, n4459, n4460, n4461, n4462, n4463, n4464, n4465, n4466,
         n4467, n4468, n4469, n4470, n4471, n4472, n4473, n4474, n4475, n4476,
         n4477, n4478, n4479, n4480, n4481, n4482, n4483, n4484, n4485, n4486,
         n4487, n4488, n4489, n4490, n4491, n4492, n4493, n4494, n4495, n4496,
         n4497, n4498, n4499, n4500, n4501, n4502, n4503, n4504, n4505, n4506,
         n4507, n4508, n4509, n4510, n4511, n4512, n4513, n4514, n4515, n4516,
         n4517, n4518, n4519, n4520, n4521, n4522, n4523, n4524, n4525, n4526,
         n4527, n4528, n4529, n4530, n4531, n4532, n4533, n4534, n4535, n4536,
         n4537, n4538, n4539, n4540, n4541, n4542, n4543, n4544, n4545, n4546,
         n4547, n4548, n4549, n4550, n4551, n4552, n4553, n4554, n4555, n4556,
         n4557, n4558, n4559, n4560, n4561, n4562, n4563, n4564, n4565, n4566,
         n4567, n4568, n4569, n4570, n4571, n4572, n4573, n4574, n4575, n4576,
         n4577, n4578, n4579, n4580, n4581, n4582, n4583, n4584, n4585, n4586,
         n4587, n4588, n4589, n4590, n4591, n4592, n4593, n4594, n4595, n4596,
         n4597, n4598, n4599, n4600, n4601, n4602, n4603, n4604, n4605, n4606,
         n4607, n4608, n4609, n4610, n4611, n4612, n4613, n4614, n4615, n4616,
         n4617, n4618, n4619, n4620, n4621, n4622, n4623, n4624, n4625, n4626,
         n4627, n4628, n4629, n4630, n4631, n4632, n4633, n4634, n4635, n4636,
         n4637, n4638, n4639, n4640, n4641, n4642, n4643, n4644, n4645, n4646,
         n4647, n4648, n4649, n4650, n4651, n4652, n4653, n4654, n4655, n4656,
         n4657, n4658, n4659, n4660, n4661, n4662, n4663, n4664, n4665, n4666,
         n4667, n4668, n4669, n4670, n4671, n4672, n4673, n4674, n4675, n4676,
         n4677, n4678, n4679, n4680, n4681, n4682, n4683, n4684, n4685, n4686,
         n4687, n4688, n4689, n4690, n4691, n4692, n4693, n4694, n4695, n4696,
         n4697, n4698, n4699, n4700, n4701, n4702, n4703, n4704, n4705, n4706,
         n4707, n4708, n4709, n4710, n4711, n4712, n4713, n4714, n4715, n4716,
         n4717, n4718, n4719, n4720, n4721, n4722, n4723, n4724, n4725, n4726,
         n4727, n4728, n4729, n4730, n4731, n4732, n4733, n4734, n4735, n4736,
         n4737, n4738, n4739, n4740, n4741, n4742, n4743, n4744, n4745, n4746,
         n4747, n4748, n4749, n4750, n4751, n4752, n4753, n4754, n4755, n4756,
         n4757, n4758, n4759, n4760, n4761, n4762, n4763, n4764, n4765, n4766,
         n4767, n4768, n4769, n4770, n4771, n4772, n4773, n4774, n4775, n4776,
         n4777, n4778, n4779, n4780, n4781, n4782, n4783, n4784, n4785, n4786,
         n4787, n4788, n4789, n4790, n4791, n4792, n4793, n4794, n4795, n4796,
         n4797, n4798, n4799, n4800, n4801, n4802, n4803, n4804, n4805, n4806,
         n4807, n4808, n4809, n4810, n4811, n4812, n4813, n4814, n4815, n4816,
         n4817, n4818, n4819, n4820, n4821, n4822, n4823, n4824, n4825, n4826,
         n4827, n4828, n4829, n4830, n4831, n4832, n4833, n4834, n4835, n4836,
         n4837, n4838, n4839, n4840, n4841, n4842, n4843, n4844, n4845, n4846,
         n4847, n4848, n4849, n4850, n4851, n4852, n4853, n4854, n4855, n4856,
         n4857, n4858, n4859, n4860, n4861, n4862, n4863, n4864, n4865, n4866,
         n4867, n4868, n4869, n4870, n4871, n4872, n4873, n4874, n4875, n4876,
         n4877, n4878, n4879, n4880, n4881, n4882, n4883, n4884, n4885, n4886,
         n4887, n4888, n4889, n4890, n4891, n4892, n4893, n4894, n4895, n4896,
         n4897, n4898, n4899, n4900, n4901, n4902, n4903, n4904, n4905, n4906,
         n4907, n4908, n4909, n4910, n4911, n4912, n4913, n4914, n4915, n4916,
         n4917, n4918, n4919, n4920, n4921, n4922, n4923, n4924, n4925, n4926,
         n4927, n4928, n4929, n4930, n4931, n4932, n4933, n4934, n4935, n4936,
         n4937, n4938, n4939, n4940, n4941, n4942, n4943, n4944, n4945, n4946,
         n4947, n4948, n4949, n4950, n4951, n4952, n4953, n4954, n4955, n4956,
         n4957, n4958, n4959, n4960, n4961, n4962, n4963, n4964, n4965, n4966,
         n4967, n4968, n4969, n4970, n4971, n4972, n4973, n4974, n4975, n4976,
         n4977, n4978, n4979, n4980, n4981, n4982, n4983, n4984, n4985, n4986,
         n4987, n4988, n4989, n4990, n4991, n4992, n4993, n4994, n4995, n4996,
         n4997, n4998, n4999, n5000, n5001, n5002, n5003, n5004, n5005, n5006,
         n5007, n5008, n5009, n5010, n5011, n5012, n5013, n5014, n5015, n5016,
         n5017, n5018, n5019, n5020, n5021, n5022, n5023, n5024, n5025, n5026,
         n5027, n5028, n5029, n5030, n5031, n5032, n5033, n5034, n5035, n5036,
         n5037, n5038, n5039, n5040, n5041, n5042, n5043, n5044, n5045, n5046,
         n5047, n5048, n5049, n5050, n5051, n5052, n5053, n5054, n5055, n5056,
         n5057, n5058, n5059, n5060, n5061, n5062, n5063, n5064, n5065, n5066,
         n5067, n5068, n5069, n5070, n5071, n5072, n5073, n5074, n5075, n5076,
         n5077, n5078, n5079, n5080, n5081, n5082, n5083, n5084, n5085, n5086,
         n5087, n5088, \add_7025/carry[4] , \add_7025/carry[3] ,
         \add_7025/carry[2] , \add_7003/carry[4] , \add_7003/carry[3] ,
         \add_7003/carry[2] , \sub_6810/B_not[5] , \sub_6810/B_not[4] ,
         \sub_6810/B_not[3] , \sub_6810/B_not[2] , \sub_6810/B_not[1] ,
         \sub_6810/carry[5] , \sub_6810/carry[4] , \sub_6810/carry[3] ,
         \sub_6810/carry[2] , \sub_6810/carry[1] , \sub_1986/B_not[3] ,
         \sub_1986/B_not[2] , \sub_1986/B_not[1] , \sub_1986/B_not[0] ,
         \sub_1986/carry[6] , \sub_1986/carry[5] , \sub_1986/carry[4] ,
         \sub_1986/carry[3] , \sub_1986/carry[2] , \sub_1986/carry[1] ,
         \sub_1977/B_not[3] , \sub_1977/B_not[2] , \sub_1977/B_not[1] ,
         \sub_1977/B_not[0] , \sub_1977/carry[7] , \sub_1977/carry[6] ,
         \sub_1977/carry[5] , \sub_1977/carry[4] , \sub_1977/carry[3] ,
         \sub_1977/carry[2] , \sub_1977/carry[1] , n7, n8, n9, n10, n11, n13,
         n14, n16, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29,
         n30, n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, n43,
         n44, n45, n65, n66, n67, n68, n69, n70, n77, n78, n79, n80, n81, n82,
         n89, n90, n91, n92, n93, n94, n101, n102, n103, n104, n105, n106,
         n113, n114, n115, n116, n117, n118, n125, n126, n127, n128, n129,
         n130, n137, n138, n139, n140, n141, n142, n149, n150, n151, n152,
         n153, n154, n161, n162, n163, n164, n165, n166, n173, n174, n175,
         n176, n177, n178, n185, n186, n187, n188, n189, n190, n197, n198,
         n199, n200, n201, n202, n209, n210, n211, n212, n213, n214, n221,
         n222, n223, n224, n225, n226, n233, n234, n235, n236, n237, n238,
         n245, n246, n247, n248, n249, n250, n257, n258, n259, n260, n261,
         n262, n269, n270, n271, n272, n273, n274, n281, n282, n283, n284,
         n285, n286, n293, n294, n295, n296, n297, n298, n305, n306, n307,
         n308, n309, n310, n317, n318, n319, n320, n321, n322, n329, n330,
         n331, n332, n333, n334, n341, n342, n343, n344, n345, n346, n354,
         n355, n356, n357, n358, n366, n367, n368, n369, n370, n378, n379,
         n380, n381, n382, n390, n391, n392, n393, n394, n402, n403, n404,
         n405, n406, n414, n415, n416, n417, n418, n426, n427, n428, n429,
         n430, n2325, n2326, n2327, n2328, n2329, n2330, n2331, n2332, n2333,
         n2334, n2335, n2336, n2337, n2338, n2339, n2340, n2341, n2342, n2343,
         n2344, n2345, n2346, n2347, n2348, n2349, n2350, n2351, n2352, n2353,
         n2354, n2355, n2356, n2357, n2358, n2359, n2360, n2361, n2362, n2363,
         n2364, n2365, n2366, n2367, n2368, n2369, n2370, n2371, n2372, n2373,
         n2374, n2375, n2376, n2377, n2378, n2379, n2380, n2381, n2382, n2383,
         n2384, n2385, n2386, n2387, n2388, n2389, n2390, n2391, n2392, n2393,
         n2394, n2395, n2396, n2397, n2398, n2399, n2400, n2401, n2402, n2403,
         n2404, n2405, n2406, n2407, n2408, n2409, n2410, n2411, n2412, n2413,
         n2414, n2415, n2416, n2417, n2418, n2419, n2420, n2421, n2422, n2423,
         n2424, n2425, n2426, n2427, n2428, n2429, n2430, n2431, n2432, n2433,
         n2434, n2435, n2436, n2437, n2438, n2439, n2440, n2441, n2442, n2443,
         n2444, n2445, n2446, n2447, n2448, n2449, n2450, n2451, n2452, n2453,
         n2454, n2455, n2456, n2457, n2458, n2459, n2460, n2461, n2462, n2463,
         n2464, n2465, n2466, n2467, n2468, n2469, n2470, n2471, n2472, n2473,
         n2474, n2475, n2476, n2477, n2478, n2479, n2480, n2481, n2482, n2483,
         n2484, n2485, n2486, n2487, n2488, n2489, n2490, n2491, n2492, n2493,
         n2494, n2495, n2496, n2497, n2498, n2499, n2500, n2501, n2502, n2503,
         n2504, n2505, n2506, n2507, n2508, n2509, n2510, n2511, n2512, n2513,
         n2514, n2515, n2516, n2517, n2518, n2519, n2520, n2521, n2522, n2523,
         n2524, n2525, n2526, n2527, n2528, n2529, n2530, n2531, n2532, n2533,
         n2534, n2535, n2536, n2537, n2538, n2539, n2540, n2541, n2542, n2543,
         n2544, n2545, n2546, n2547, n2548, n2549, n2550, n2551, n2552, n2553,
         n2554, n2555, n2556, n2557, n2558, n2559, n2560, n2561, n2562, n2563,
         n2564, n2565, n2566, n2567, n2568, n2569, n2570, n2571, n2572, n2573,
         n2574, n2575, n2576, n2577, n2578, n2579, n2580, n2581, n2582, n2583,
         n2584, n2585, n2586, n2587, n2588, n2589, n2590, n2591, n2592, n2593,
         n2594, n2595, n2596, n2597, n2598, n2599, n2600, n2601, n2602, n2603,
         n2604, n2605, n2606, n2607, n2608, n2609, n2610, n2611, n2612, n2613,
         n2614, n2615, n2616, n2617, n2618, n2619, n2620, n2621, n2622, n2623,
         n2624, n2625, n2626, n2627, n2628, n2629, n2630, n2631, n2632, n2633,
         n2634, n2635, n2636, n2637, n2638, n2639, n2640, n2641, n2642, n2643,
         n2644, n2645, n2646, n2647, n2648, n2649, n2650, n2651, n2652, n2653,
         n2654, n2655, n2656, n2657, n2658, n2659, n2660, n2661, n2662, n2663,
         n2664, n2665, n2666, n2667, n2668, n2669, n2670, n2671, n2672, n2673,
         n2674, n2675, n2676, n2677, n2678, n2679, n2680, n2681, n2682, n2683,
         n2684, n2685, n2686, n2687, n2688, n2689, n2690, n2691, n2692, n2693,
         n2694, n2695, n2696, n2697, n2698, n2699, n2700, n2701, n2702, n2703,
         n2704, n2705, n2706, n2707, n2708, n2709, n2710, n2711, n2712, n2713,
         n2714, n2715, n2716, n2717, n2718, n2719, n2720, n2721, n2722, n2723,
         n2724, n2725, n2726, n2727, n2728, n2729, n2730, n2731, n2732, n2733,
         n2734, n2735, n2736, n2737, n2738, n2739, n2740, n2741, n2742, n2743,
         n2744, n2745, n2746, n2747, n2748, n2749, n2750, n2751, n2752, n2753,
         n2754, n2755;
  wire   [31:0] mgmtsoc_bus_errors_status;
  wire   [31:0] mgmtsoc_value;
  wire   [3:0] dff_we;
  wire   [31:0] dff_bus_dat_r;
  wire   [3:0] dff2_we;
  wire   [31:0] dff2_bus_dat_r;
  wire   [7:0] mgmtsoc_litespisdrphycore_div;
  wire   [31:0] mgmtsoc_litespisdrphycore_sr_out;
  wire   [3:0] mgmtsoc_litespisdrphycore_sink_payload_width;
  wire   [31:0] mgmtsoc_litespisdrphycore_source_payload_data;
  wire   [7:0] mgmtsoc_litespisdrphycore_cnt;
  wire   [3:0] mgmtsoc_litespisdrphycore_count;
  wire   [1:0] litespiphy_state;
  wire   [7:0] mgmtsoc_litespisdrphycore_sr_cnt;
  wire   [5:0] mgmtsoc_litespisdrphycore_sink_payload_len;
  wire   [3:0] mgmtsoc_port_master_user_port_sink_payload_width;
  wire   [31:0] mgmtsoc_litespisdrphycore_sink_payload_data;
  wire   [7:0] mgmtsoc_litespimmap_spi_dummy_bits;
  wire   [8:0] mgmtsoc_litespimmap_count;
  wire   [3:0] litespi_state;
  wire   [29:0] mgmtsoc_litespimmap_burst_adr;
  wire   [7:0] spi_master_length0;
  wire   [15:0] spi_master_clk_divider1;
  wire   [15:0] spi_master_clk_divider0;
  wire   [1:0] spimaster_state;
  wire   [2:0] spi_master_count;
  wire   [3:0] uart_phy_tx_count;
  wire   [3:0] uart_phy_rx_count;
  wire   [4:0] uart_tx_fifo_level0;
  wire   [3:0] uart_tx_fifo_wrport_adr;
  wire   [7:0] uart_rx_fifo_fifo_out_payload_data;
  wire   [4:0] uart_rx_fifo_level0;
  wire   [3:0] uart_rx_fifo_wrport_adr;
  wire   [31:30] dbg_uart_address;
  wire   [29:0] dbg_uart_wishbone_adr;
  wire   [31:0] dbg_uart_wishbone_dat_w;
  wire   [1:0] dbg_uart_bytes_count;
  wire   [7:0] dbg_uart_words_count;
  wire   [7:0] dbg_uart_length;
  wire   [3:0] dbg_uart_tx_count;
  wire   [3:0] dbg_uart_rx_count;
  wire   [7:0] dbg_uart_rx_data;
  wire   [2:0] uartwishbonebridge_state;
  wire   [7:0] dbg_uart_cmd;
  wire   [19:0] dbg_uart_count;
  wire   [1:0] grant;
  wire   [6:0] slave_sel_r;
  wire   [31:0] mgmtsoc_vexriscv_debug_bus_dat_r;
  wire   [19:0] count;
  wire   [1:0] csrbank0_reset0_w;
  wire   [31:0] csrbank6_in3_w;
  wire   [31:0] csrbank6_in2_w;
  wire   [31:0] csrbank6_in1_w;
  wire   [31:0] csrbank6_in0_w;
  wire   [16:0] csrbank9_cs0_w;
  wire   [31:0] interface0_bank_bus_dat_r;
  wire   [31:0] interface3_bank_bus_dat_r;
  wire   [31:0] interface4_bank_bus_dat_r;
  wire   [31:0] interface6_bank_bus_dat_r;
  wire   [31:0] interface9_bank_bus_dat_r;
  wire   [31:0] interface10_bank_bus_dat_r;
  wire   [31:0] interface11_bank_bus_dat_r;
  wire   [31:0] interface19_bank_bus_dat_r;
  wire   [7:0] spi_master_mosi_data;
  wire   [2:0] spi_master_mosi_sel;
  wire   [31:0] uart_phy_tx_phase;
  wire   [31:0] uart_phy_rx_phase;
  wire   [31:0] dbg_uart_tx_phase;
  wire   [31:0] dbg_uart_rx_phase;
  tri   VPWR;
  tri   VGND;
  tri   core_clk;
  tri   gpio_out_pad;
  tri   gpio_in_pad;
  tri   gpio_outenb_pad;
  tri   gpio_inenb_pad;
  tri   gpio_mode0_pad;
  tri   gpio_mode1_pad;
  tri   [7:0] mgmtsoc_interrupt;
  tri   sys_rst;
  tri   [31:0] mgmtsoc_ibus_ibus_dat_r;
  tri   mgmtsoc_ibus_ibus_ack;
  tri   mgmtsoc_dbus_dbus_ack;
  tri   [2:0] request;
  tri   [29:0] mgmtsoc_ibus_ibus_adr;
  tri   [29:0] mgmtsoc_dbus_dbus_adr;
  tri   [31:0] mgmtsoc_ibus_ibus_dat_w;
  tri   [31:0] mgmtsoc_dbus_dbus_dat_w;
  tri   [3:0] mgmtsoc_ibus_ibus_sel;
  tri   [3:0] mgmtsoc_dbus_dbus_sel;
  tri   mgmtsoc_ibus_ibus_stb;
  tri   mgmtsoc_dbus_dbus_stb;
  tri   mgmtsoc_ibus_ibus_we;
  tri   mgmtsoc_dbus_dbus_we;
  tri   mgmtsoc_vexriscv_o_cmd_ready;
  tri   mgmtsoc_vexriscv_o_resetOut;
  tri   [31:0] mgmtsoc_vexriscv_o_rsp_data;
  tri   [31:0] mgmtsoc_vexriscv_i_cmd_payload_data;
  tri   [7:0] mgmtsoc_vexriscv_i_cmd_payload_address;
  tri   mgmtsoc_vexriscv_i_cmd_payload_wr;
  tri   mgmtsoc_vexriscv_i_cmd_valid;
  tri   _0_net_;
  tri   _1_net_;
  tri   _2_net_;
  tri   n2756;
  assign flash_io3_oeb = 1'b1;
  assign flash_io2_oeb = 1'b1;
  assign flash_io1_oeb = 1'b1;
  assign trap = 1'b0;
  assign qspi_enabled = 1'b0;
  assign debug_out = 1'b0;
  assign mprj_adr_o[0] = 1'b0;
  assign mprj_adr_o[1] = 1'b0;
  assign flash_io3_do = 1'b0;
  assign flash_io2_do = 1'b0;
  assign flash_io1_do = 1'b0;
  assign hk_stb_o = mprj_stb_o;
  assign clk_out = clk_in;
  assign resetn_out = resetn_in;
  assign serial_load_out = serial_load_in;
  assign serial_data_2_out = serial_data_2_in;
  assign serial_resetn_out = serial_resetn_in;
  assign serial_clock_out = serial_clock_in;
  assign rstb_l_out = rstb_l_in;
  assign por_l_out = por_l_in;
  assign porb_h_out = porb_h_in;

  RAM256 RAM256 ( .CLK(n77), .WE0(dff_we), .EN0(dff_en), .A0(mprj_adr_o[9:2]), 
        .Di0(mprj_dat_o), .Do0(dff_bus_dat_r) );
  RAM128 RAM128 ( .CLK(n67), .EN0(dff2_en), .VGND(1'b0), .VPWR(1'b0), .A0(
        mprj_adr_o[8:2]), .Di0(mprj_dat_o), .Do0(dff2_bus_dat_r), .WE0(dff2_we) );
  or02d1 C25382 ( .A1(1'b0), .A2(mgmtsoc_vexriscv_dbus_err), .Z(_0_net_) );
  or02d1 C25381 ( .A1(1'b0), .A2(mgmtsoc_vexriscv_ibus_err), .Z(_1_net_) );
  or02d1 C25379 ( .A1(N8772), .A2(mgmtsoc_vexriscv_debug_reset), .Z(_2_net_)
         );
  an02d1 C22988 ( .A1(shared_ack), .A2(n2328), .Z(mgmtsoc_dbus_dbus_ack) );
  an02d1 C22987 ( .A1(shared_ack), .A2(n2325), .Z(mgmtsoc_ibus_ibus_ack) );
  an02d1 C22960 ( .A1(gpioin5_i01), .A2(gpioin5_i02), .Z(mgmtsoc_interrupt[7])
         );
  an02d1 C22952 ( .A1(gpioin4_i01), .A2(gpioin4_i02), .Z(mgmtsoc_interrupt[6])
         );
  an02d1 C22944 ( .A1(gpioin3_i01), .A2(gpioin3_i02), .Z(mgmtsoc_interrupt[5])
         );
  an02d1 C22936 ( .A1(gpioin2_i01), .A2(gpioin2_i02), .Z(mgmtsoc_interrupt[4])
         );
  an02d1 C22928 ( .A1(gpioin1_i01), .A2(gpioin1_i02), .Z(mgmtsoc_interrupt[3])
         );
  an02d1 C22920 ( .A1(gpioin0_i01), .A2(gpioin0_i02), .Z(mgmtsoc_interrupt[2])
         );
  or02d1 C21858 ( .A1(N7768), .A2(N7769), .Z(mgmtsoc_interrupt[1]) );
  an02d1 C20809 ( .A1(mgmtsoc_zero1), .A2(mgmtsoc_zero2), .Z(
        mgmtsoc_interrupt[0]) );
  dfnrq1 \memdat_3_reg[0]  ( .D(n5088), .CP(n44), .Q(
        uart_rx_fifo_fifo_out_payload_data[0]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[0]  ( .D(N4772), .CP(n39), .Q(
        interface11_bank_bus_dat_r[0]) );
  dfnrn1 \dbg_uart_data_reg[0]  ( .D(n4873), .CP(n39), .QN(n3576) );
  dfnrq1 \mgmtsoc_litespisdrphycore_storage_reg[0]  ( .D(n5058), .CP(n2353), 
        .Q(mgmtsoc_litespisdrphycore_div[0]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[0]  ( .D(n3731), .CP(n40), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[0]) );
  dfnrq1 \dbg_uart_data_reg[24]  ( .D(n4849), .CP(n45), .Q(
        dbg_uart_wishbone_dat_w[24]) );
  dfnrn1 \mgmtsoc_load_storage_reg[24]  ( .D(n4209), .CP(n21), .QN(n3456) );
  dfnrn1 \mgmtsoc_value_reg[24]  ( .D(N5424), .CP(n41), .QN(n3321) );
  dfnrn1 mgmtsoc_zero_pending_reg ( .D(n4134), .CP(n79), .QN(n3320) );
  dfnrq1 multiregimpl30_regs0_reg ( .D(la_input[27]), .CP(n2355), .Q(
        multiregimpl30_regs0) );
  dfnrq1 multiregimpl31_regs0_reg ( .D(la_input[28]), .CP(n30), .Q(
        multiregimpl31_regs0) );
  dfnrq1 multiregimpl36_regs0_reg ( .D(la_input[33]), .CP(n2339), .Q(
        multiregimpl36_regs0) );
  dfnrq1 multiregimpl35_regs0_reg ( .D(la_input[32]), .CP(n79), .Q(
        multiregimpl35_regs0) );
  dfnrq1 multiregimpl34_regs0_reg ( .D(la_input[31]), .CP(n21), .Q(
        multiregimpl34_regs0) );
  dfnrq1 multiregimpl33_regs0_reg ( .D(la_input[30]), .CP(n69), .Q(
        multiregimpl33_regs0) );
  dfnrq1 multiregimpl33_regs1_reg ( .D(multiregimpl33_regs0), .CP(n65), .Q(
        csrbank6_in0_w[30]) );
  dfnrq1 multiregimpl32_regs0_reg ( .D(la_input[29]), .CP(n79), .Q(
        multiregimpl32_regs0) );
  dfnrq1 multiregimpl37_regs0_reg ( .D(la_input[34]), .CP(n2349), .Q(
        multiregimpl37_regs0) );
  dfnrq1 multiregimpl39_regs0_reg ( .D(la_input[36]), .CP(n65), .Q(
        multiregimpl39_regs0) );
  dfnrq1 multiregimpl38_regs0_reg ( .D(la_input[35]), .CP(n2348), .Q(
        multiregimpl38_regs0) );
  dfnrq1 multiregimpl40_regs0_reg ( .D(la_input[37]), .CP(n30), .Q(
        multiregimpl40_regs0) );
  dfnrq1 multiregimpl41_regs0_reg ( .D(la_input[38]), .CP(n29), .Q(
        multiregimpl41_regs0) );
  dfnrq1 multiregimpl42_regs0_reg ( .D(la_input[39]), .CP(n30), .Q(
        multiregimpl42_regs0) );
  dfnrq1 multiregimpl43_regs0_reg ( .D(la_input[40]), .CP(n40), .Q(
        multiregimpl43_regs0) );
  dfnrq1 multiregimpl44_regs0_reg ( .D(la_input[41]), .CP(n2338), .Q(
        multiregimpl44_regs0) );
  dfnrq1 multiregimpl49_regs0_reg ( .D(la_input[46]), .CP(n78), .Q(
        multiregimpl49_regs0) );
  dfnrq1 multiregimpl45_regs0_reg ( .D(la_input[42]), .CP(n16), .Q(
        multiregimpl45_regs0) );
  dfnrq1 multiregimpl47_regs0_reg ( .D(la_input[44]), .CP(n68), .Q(
        multiregimpl47_regs0) );
  dfnrq1 multiregimpl46_regs0_reg ( .D(la_input[43]), .CP(n44), .Q(
        multiregimpl46_regs0) );
  dfnrq1 multiregimpl48_regs0_reg ( .D(la_input[45]), .CP(n69), .Q(
        multiregimpl48_regs0) );
  dfnrq1 multiregimpl50_regs0_reg ( .D(la_input[47]), .CP(n2343), .Q(
        multiregimpl50_regs0) );
  dfnrq1 multiregimpl51_regs0_reg ( .D(la_input[48]), .CP(n77), .Q(
        multiregimpl51_regs0) );
  dfnrq1 multiregimpl52_regs0_reg ( .D(la_input[49]), .CP(n29), .Q(
        multiregimpl52_regs0) );
  dfnrq1 multiregimpl53_regs0_reg ( .D(la_input[50]), .CP(n2350), .Q(
        multiregimpl53_regs0) );
  dfnrq1 multiregimpl54_regs0_reg ( .D(la_input[51]), .CP(n69), .Q(
        multiregimpl54_regs0) );
  dfnrq1 multiregimpl57_regs0_reg ( .D(la_input[54]), .CP(n2341), .Q(
        multiregimpl57_regs0) );
  dfnrq1 multiregimpl32_regs1_reg ( .D(multiregimpl32_regs0), .CP(n69), .Q(
        csrbank6_in0_w[29]) );
  dfnrq1 multiregimpl56_regs0_reg ( .D(la_input[53]), .CP(n2356), .Q(
        multiregimpl56_regs0) );
  dfnrq1 multiregimpl55_regs0_reg ( .D(la_input[52]), .CP(n2349), .Q(
        multiregimpl55_regs0) );
  dfnrq1 multiregimpl58_regs0_reg ( .D(la_input[55]), .CP(n2346), .Q(
        multiregimpl58_regs0) );
  dfnrq1 multiregimpl59_regs0_reg ( .D(la_input[56]), .CP(n2356), .Q(
        multiregimpl59_regs0) );
  dfnrq1 multiregimpl60_regs0_reg ( .D(la_input[57]), .CP(n2354), .Q(
        multiregimpl60_regs0) );
  dfnrq1 multiregimpl61_regs0_reg ( .D(la_input[58]), .CP(n10), .Q(
        multiregimpl61_regs0) );
  dfnrq1 multiregimpl65_regs0_reg ( .D(la_input[62]), .CP(n41), .Q(
        multiregimpl65_regs0) );
  dfnrq1 multiregimpl63_regs0_reg ( .D(la_input[60]), .CP(n20), .Q(
        multiregimpl63_regs0) );
  dfnrq1 multiregimpl62_regs0_reg ( .D(la_input[59]), .CP(n2343), .Q(
        multiregimpl62_regs0) );
  dfnrq1 multiregimpl66_regs0_reg ( .D(la_input[63]), .CP(n40), .Q(
        multiregimpl66_regs0) );
  dfnrq1 multiregimpl64_regs0_reg ( .D(la_input[61]), .CP(n65), .Q(
        multiregimpl64_regs0) );
  dfnrq1 multiregimpl67_regs0_reg ( .D(la_input[64]), .CP(n65), .Q(
        multiregimpl67_regs0) );
  dfnrq1 multiregimpl68_regs0_reg ( .D(la_input[65]), .CP(n2341), .Q(
        multiregimpl68_regs0) );
  dfnrq1 multiregimpl69_regs0_reg ( .D(la_input[66]), .CP(n2351), .Q(
        multiregimpl69_regs0) );
  dfnrq1 multiregimpl70_regs0_reg ( .D(la_input[67]), .CP(n2339), .Q(
        multiregimpl70_regs0) );
  dfnrq1 multiregimpl71_regs0_reg ( .D(la_input[68]), .CP(n2344), .Q(
        multiregimpl71_regs0) );
  dfnrq1 multiregimpl72_regs0_reg ( .D(la_input[69]), .CP(n16), .Q(
        multiregimpl72_regs0) );
  dfnrq1 multiregimpl73_regs0_reg ( .D(la_input[70]), .CP(n2350), .Q(
        multiregimpl73_regs0) );
  dfnrq1 multiregimpl74_regs0_reg ( .D(la_input[71]), .CP(n2355), .Q(
        multiregimpl74_regs0) );
  dfnrq1 multiregimpl75_regs0_reg ( .D(la_input[72]), .CP(n2339), .Q(
        multiregimpl75_regs0) );
  dfnrq1 multiregimpl76_regs0_reg ( .D(la_input[73]), .CP(n2348), .Q(
        multiregimpl76_regs0) );
  dfnrq1 multiregimpl77_regs0_reg ( .D(la_input[74]), .CP(n2354), .Q(
        multiregimpl77_regs0) );
  dfnrq1 multiregimpl78_regs0_reg ( .D(la_input[75]), .CP(n2344), .Q(
        multiregimpl78_regs0) );
  dfnrq1 multiregimpl79_regs0_reg ( .D(la_input[76]), .CP(n11), .Q(
        multiregimpl79_regs0) );
  dfnrq1 multiregimpl82_regs0_reg ( .D(la_input[79]), .CP(n2355), .Q(
        multiregimpl82_regs0) );
  dfnrq1 multiregimpl81_regs0_reg ( .D(la_input[78]), .CP(n45), .Q(
        multiregimpl81_regs0) );
  dfnrq1 multiregimpl80_regs0_reg ( .D(la_input[77]), .CP(n41), .Q(
        multiregimpl80_regs0) );
  dfnrq1 multiregimpl85_regs0_reg ( .D(la_input[82]), .CP(n2353), .Q(
        multiregimpl85_regs0) );
  dfnrq1 multiregimpl84_regs0_reg ( .D(la_input[81]), .CP(n30), .Q(
        multiregimpl84_regs0) );
  dfnrq1 multiregimpl83_regs0_reg ( .D(la_input[80]), .CP(n44), .Q(
        multiregimpl83_regs0) );
  dfnrq1 multiregimpl86_regs0_reg ( .D(la_input[83]), .CP(n41), .Q(
        multiregimpl86_regs0) );
  dfnrq1 multiregimpl87_regs0_reg ( .D(la_input[84]), .CP(n69), .Q(
        multiregimpl87_regs0) );
  dfnrq1 multiregimpl88_regs0_reg ( .D(la_input[85]), .CP(n2354), .Q(
        multiregimpl88_regs0) );
  dfnrq1 multiregimpl89_regs0_reg ( .D(la_input[86]), .CP(n2351), .Q(
        multiregimpl89_regs0) );
  dfnrq1 multiregimpl90_regs0_reg ( .D(la_input[87]), .CP(n2354), .Q(
        multiregimpl90_regs0) );
  dfnrq1 multiregimpl91_regs0_reg ( .D(la_input[88]), .CP(n2346), .Q(
        multiregimpl91_regs0) );
  dfnrq1 multiregimpl92_regs0_reg ( .D(la_input[89]), .CP(n2346), .Q(
        multiregimpl92_regs0) );
  dfnrq1 multiregimpl93_regs0_reg ( .D(la_input[90]), .CP(n21), .Q(
        multiregimpl93_regs0) );
  dfnrq1 multiregimpl94_regs0_reg ( .D(la_input[91]), .CP(n2353), .Q(
        multiregimpl94_regs0) );
  dfnrq1 multiregimpl95_regs0_reg ( .D(la_input[92]), .CP(n2356), .Q(
        multiregimpl95_regs0) );
  dfnrq1 multiregimpl96_regs0_reg ( .D(la_input[93]), .CP(n2344), .Q(
        multiregimpl96_regs0) );
  dfnrq1 multiregimpl97_regs0_reg ( .D(la_input[94]), .CP(n2341), .Q(
        multiregimpl97_regs0) );
  dfnrq1 multiregimpl98_regs0_reg ( .D(la_input[95]), .CP(n2350), .Q(
        multiregimpl98_regs0) );
  dfnrq1 multiregimpl99_regs0_reg ( .D(la_input[96]), .CP(n2344), .Q(
        multiregimpl99_regs0) );
  dfnrq1 multiregimpl100_regs0_reg ( .D(la_input[97]), .CP(n67), .Q(
        multiregimpl100_regs0) );
  dfnrq1 multiregimpl101_regs0_reg ( .D(la_input[98]), .CP(n39), .Q(
        multiregimpl101_regs0) );
  dfnrq1 multiregimpl102_regs0_reg ( .D(la_input[99]), .CP(n2349), .Q(
        multiregimpl102_regs0) );
  dfnrq1 multiregimpl103_regs0_reg ( .D(la_input[100]), .CP(n2356), .Q(
        multiregimpl103_regs0) );
  dfnrq1 multiregimpl104_regs0_reg ( .D(la_input[101]), .CP(n2356), .Q(
        multiregimpl104_regs0) );
  dfnrq1 multiregimpl105_regs0_reg ( .D(la_input[102]), .CP(n2338), .Q(
        multiregimpl105_regs0) );
  dfnrq1 multiregimpl106_regs0_reg ( .D(la_input[103]), .CP(n2348), .Q(
        multiregimpl106_regs0) );
  dfnrq1 multiregimpl107_regs0_reg ( .D(la_input[104]), .CP(n2349), .Q(
        multiregimpl107_regs0) );
  dfnrq1 multiregimpl108_regs0_reg ( .D(la_input[105]), .CP(n2339), .Q(
        multiregimpl108_regs0) );
  dfnrq1 multiregimpl109_regs0_reg ( .D(la_input[106]), .CP(n2343), .Q(
        multiregimpl109_regs0) );
  dfnrq1 multiregimpl110_regs0_reg ( .D(la_input[107]), .CP(n2355), .Q(
        multiregimpl110_regs0) );
  dfnrq1 multiregimpl111_regs0_reg ( .D(la_input[108]), .CP(n2341), .Q(
        multiregimpl111_regs0) );
  dfnrq1 multiregimpl112_regs0_reg ( .D(la_input[109]), .CP(n11), .Q(
        multiregimpl112_regs0) );
  dfnrq1 multiregimpl113_regs0_reg ( .D(la_input[110]), .CP(n29), .Q(
        multiregimpl113_regs0) );
  dfnrq1 multiregimpl114_regs0_reg ( .D(la_input[111]), .CP(n2344), .Q(
        multiregimpl114_regs0) );
  dfnrq1 multiregimpl31_regs1_reg ( .D(multiregimpl31_regs0), .CP(n30), .Q(
        csrbank6_in0_w[28]) );
  dfnrq1 multiregimpl116_regs0_reg ( .D(la_input[113]), .CP(n11), .Q(
        multiregimpl116_regs0) );
  dfnrq1 multiregimpl117_regs0_reg ( .D(la_input[114]), .CP(n19), .Q(
        multiregimpl117_regs0) );
  dfnrq1 multiregimpl115_regs0_reg ( .D(la_input[112]), .CP(n2346), .Q(
        multiregimpl115_regs0) );
  dfnrq1 multiregimpl118_regs0_reg ( .D(la_input[115]), .CP(n2339), .Q(
        multiregimpl118_regs0) );
  dfnrq1 multiregimpl119_regs0_reg ( .D(la_input[116]), .CP(n41), .Q(
        multiregimpl119_regs0) );
  dfnrq1 multiregimpl120_regs0_reg ( .D(la_input[117]), .CP(n2361), .Q(
        multiregimpl120_regs0) );
  dfnrq1 multiregimpl122_regs0_reg ( .D(la_input[119]), .CP(n29), .Q(
        multiregimpl122_regs0) );
  dfnrq1 multiregimpl121_regs0_reg ( .D(la_input[118]), .CP(n69), .Q(
        multiregimpl121_regs0) );
  dfnrq1 multiregimpl123_regs0_reg ( .D(la_input[120]), .CP(n2355), .Q(
        multiregimpl123_regs0) );
  dfnrq1 multiregimpl124_regs0_reg ( .D(la_input[121]), .CP(n42), .Q(
        multiregimpl124_regs0) );
  dfnrq1 multiregimpl125_regs0_reg ( .D(la_input[122]), .CP(n2341), .Q(
        multiregimpl125_regs0) );
  dfnrq1 multiregimpl126_regs0_reg ( .D(la_input[123]), .CP(n78), .Q(
        multiregimpl126_regs0) );
  dfnrq1 multiregimpl127_regs0_reg ( .D(la_input[124]), .CP(n78), .Q(
        multiregimpl127_regs0) );
  dfnrq1 multiregimpl128_regs0_reg ( .D(la_input[125]), .CP(n2354), .Q(
        multiregimpl128_regs0) );
  dfnrq1 multiregimpl129_regs0_reg ( .D(la_input[126]), .CP(n2351), .Q(
        multiregimpl129_regs0) );
  dfnrq1 multiregimpl130_regs0_reg ( .D(la_input[127]), .CP(n2351), .Q(
        multiregimpl130_regs0) );
  dfnrq1 multiregimpl131_regs0_reg ( .D(user_irq[0]), .CP(n30), .Q(
        multiregimpl131_regs0) );
  dfnrq1 multiregimpl133_regs0_reg ( .D(user_irq[2]), .CP(n2350), .Q(
        multiregimpl133_regs0) );
  dfnrq1 multiregimpl132_regs0_reg ( .D(user_irq[1]), .CP(n67), .Q(
        multiregimpl132_regs0) );
  dfnrq1 multiregimpl134_regs0_reg ( .D(user_irq[3]), .CP(n65), .Q(
        multiregimpl134_regs0) );
  dfnrq1 multiregimpl135_regs0_reg ( .D(user_irq[4]), .CP(n30), .Q(
        multiregimpl135_regs0) );
  dfnrq1 multiregimpl136_regs0_reg ( .D(user_irq[5]), .CP(n78), .Q(
        multiregimpl136_regs0) );
  dfnrn1 multiregimpl136_regs1_reg ( .D(multiregimpl136_regs0), .CP(n68), .QN(
        n3633) );
  dfnrq1 multiregimpl135_regs1_reg ( .D(multiregimpl135_regs0), .CP(n16), .Q(
        csrbank17_in_w) );
  dfnrq1 multiregimpl134_regs1_reg ( .D(multiregimpl134_regs0), .CP(n41), .Q(
        csrbank16_in_w) );
  dfnrq1 multiregimpl133_regs1_reg ( .D(multiregimpl133_regs0), .CP(n29), .Q(
        csrbank15_in_w) );
  dfnrq1 multiregimpl131_regs1_reg ( .D(multiregimpl131_regs0), .CP(n77), .Q(
        csrbank13_in_w) );
  dfnrq1 multiregimpl132_regs1_reg ( .D(multiregimpl132_regs0), .CP(n44), .Q(
        csrbank14_in_w) );
  dfnrq1 multiregimpl130_regs1_reg ( .D(multiregimpl130_regs0), .CP(n18), .Q(
        csrbank6_in3_w[31]) );
  dfnrq1 multiregimpl129_regs1_reg ( .D(multiregimpl129_regs0), .CP(n20), .Q(
        csrbank6_in3_w[30]) );
  dfnrq1 multiregimpl128_regs1_reg ( .D(multiregimpl128_regs0), .CP(n2348), 
        .Q(csrbank6_in3_w[29]) );
  dfnrq1 multiregimpl127_regs1_reg ( .D(multiregimpl127_regs0), .CP(n68), .Q(
        csrbank6_in3_w[28]) );
  dfnrq1 multiregimpl126_regs1_reg ( .D(multiregimpl126_regs0), .CP(n68), .Q(
        csrbank6_in3_w[27]) );
  dfnrq1 multiregimpl125_regs1_reg ( .D(multiregimpl125_regs0), .CP(n2356), 
        .Q(csrbank6_in3_w[26]) );
  dfnrq1 multiregimpl123_regs1_reg ( .D(multiregimpl123_regs0), .CP(n2351), 
        .Q(csrbank6_in3_w[24]) );
  dfnrq1 multiregimpl124_regs1_reg ( .D(multiregimpl124_regs0), .CP(n2351), 
        .Q(csrbank6_in3_w[25]) );
  dfnrq1 multiregimpl122_regs1_reg ( .D(multiregimpl122_regs0), .CP(n29), .Q(
        csrbank6_in3_w[23]) );
  dfnrq1 multiregimpl121_regs1_reg ( .D(multiregimpl121_regs0), .CP(n65), .Q(
        csrbank6_in3_w[22]) );
  dfnrq1 multiregimpl120_regs1_reg ( .D(multiregimpl120_regs0), .CP(n30), .Q(
        csrbank6_in3_w[21]) );
  dfnrq1 multiregimpl119_regs1_reg ( .D(multiregimpl119_regs0), .CP(n2343), 
        .Q(csrbank6_in3_w[20]) );
  dfnrq1 multiregimpl118_regs1_reg ( .D(multiregimpl118_regs0), .CP(n2355), 
        .Q(csrbank6_in3_w[19]) );
  dfnrq1 multiregimpl117_regs1_reg ( .D(multiregimpl117_regs0), .CP(n13), .Q(
        csrbank6_in3_w[18]) );
  dfnrq1 multiregimpl116_regs1_reg ( .D(multiregimpl116_regs0), .CP(n2353), 
        .Q(csrbank6_in3_w[17]) );
  dfnrq1 multiregimpl115_regs1_reg ( .D(multiregimpl115_regs0), .CP(n2341), 
        .Q(csrbank6_in3_w[16]) );
  dfnrq1 multiregimpl114_regs1_reg ( .D(multiregimpl114_regs0), .CP(n2338), 
        .Q(csrbank6_in3_w[15]) );
  dfnrq1 multiregimpl113_regs1_reg ( .D(multiregimpl113_regs0), .CP(n2350), 
        .Q(csrbank6_in3_w[14]) );
  dfnrq1 multiregimpl112_regs1_reg ( .D(multiregimpl112_regs0), .CP(n2353), 
        .Q(csrbank6_in3_w[13]) );
  dfnrq1 multiregimpl111_regs1_reg ( .D(multiregimpl111_regs0), .CP(n2355), 
        .Q(csrbank6_in3_w[12]) );
  dfnrq1 multiregimpl110_regs1_reg ( .D(multiregimpl110_regs0), .CP(n2348), 
        .Q(csrbank6_in3_w[11]) );
  dfnrq1 multiregimpl109_regs1_reg ( .D(multiregimpl109_regs0), .CP(n2339), 
        .Q(csrbank6_in3_w[10]) );
  dfnrq1 multiregimpl108_regs1_reg ( .D(multiregimpl108_regs0), .CP(n2354), 
        .Q(csrbank6_in3_w[9]) );
  dfnrq1 multiregimpl107_regs1_reg ( .D(multiregimpl107_regs0), .CP(n2353), 
        .Q(csrbank6_in3_w[8]) );
  dfnrq1 multiregimpl106_regs1_reg ( .D(multiregimpl106_regs0), .CP(n2346), 
        .Q(csrbank6_in3_w[7]) );
  dfnrq1 multiregimpl105_regs1_reg ( .D(multiregimpl105_regs0), .CP(n2354), 
        .Q(csrbank6_in3_w[6]) );
  dfnrq1 multiregimpl104_regs1_reg ( .D(multiregimpl104_regs0), .CP(n2350), 
        .Q(csrbank6_in3_w[5]) );
  dfnrq1 multiregimpl102_regs1_reg ( .D(multiregimpl102_regs0), .CP(n2349), 
        .Q(csrbank6_in3_w[3]) );
  dfnrq1 multiregimpl103_regs1_reg ( .D(multiregimpl103_regs0), .CP(n2348), 
        .Q(csrbank6_in3_w[4]) );
  dfnrq1 multiregimpl101_regs1_reg ( .D(multiregimpl101_regs0), .CP(n2344), 
        .Q(csrbank6_in3_w[2]) );
  dfnrq1 multiregimpl100_regs1_reg ( .D(multiregimpl100_regs0), .CP(n44), .Q(
        csrbank6_in3_w[1]) );
  dfnrq1 multiregimpl99_regs1_reg ( .D(multiregimpl99_regs0), .CP(n2338), .Q(
        csrbank6_in3_w[0]) );
  dfnrq1 multiregimpl98_regs1_reg ( .D(multiregimpl98_regs0), .CP(n77), .Q(
        csrbank6_in2_w[31]) );
  dfnrq1 multiregimpl97_regs1_reg ( .D(multiregimpl97_regs0), .CP(n42), .Q(
        csrbank6_in2_w[30]) );
  dfnrq1 multiregimpl96_regs1_reg ( .D(multiregimpl96_regs0), .CP(n2338), .Q(
        csrbank6_in2_w[29]) );
  dfnrq1 multiregimpl94_regs1_reg ( .D(multiregimpl94_regs0), .CP(n2349), .Q(
        csrbank6_in2_w[27]) );
  dfnrq1 multiregimpl95_regs1_reg ( .D(multiregimpl95_regs0), .CP(n21), .Q(
        csrbank6_in2_w[28]) );
  dfnrq1 multiregimpl93_regs1_reg ( .D(multiregimpl93_regs0), .CP(n2346), .Q(
        csrbank6_in2_w[26]) );
  dfnrq1 multiregimpl92_regs1_reg ( .D(multiregimpl92_regs0), .CP(n2341), .Q(
        csrbank6_in2_w[25]) );
  dfnrq1 multiregimpl91_regs1_reg ( .D(multiregimpl91_regs0), .CP(n2341), .Q(
        csrbank6_in2_w[24]) );
  dfnrq1 multiregimpl90_regs1_reg ( .D(multiregimpl90_regs0), .CP(n2351), .Q(
        csrbank6_in2_w[23]) );
  dfnrq1 multiregimpl89_regs1_reg ( .D(multiregimpl89_regs0), .CP(n79), .Q(
        csrbank6_in2_w[22]) );
  dfnrq1 multiregimpl88_regs1_reg ( .D(multiregimpl88_regs0), .CP(n29), .Q(
        csrbank6_in2_w[21]) );
  dfnrq1 multiregimpl87_regs1_reg ( .D(multiregimpl87_regs0), .CP(n65), .Q(
        csrbank6_in2_w[20]) );
  dfnrq1 multiregimpl85_regs1_reg ( .D(multiregimpl85_regs0), .CP(n30), .Q(
        csrbank6_in2_w[18]) );
  dfnrq1 multiregimpl86_regs1_reg ( .D(multiregimpl86_regs0), .CP(n2343), .Q(
        csrbank6_in2_w[19]) );
  dfnrq1 multiregimpl84_regs1_reg ( .D(multiregimpl84_regs0), .CP(n18), .Q(
        csrbank6_in2_w[17]) );
  dfnrq1 multiregimpl83_regs1_reg ( .D(multiregimpl83_regs0), .CP(n39), .Q(
        csrbank6_in2_w[16]) );
  dfnrq1 multiregimpl82_regs1_reg ( .D(multiregimpl82_regs0), .CP(n2349), .Q(
        csrbank6_in2_w[15]) );
  dfnrq1 multiregimpl81_regs1_reg ( .D(multiregimpl81_regs0), .CP(n40), .Q(
        csrbank6_in2_w[14]) );
  dfnrq1 multiregimpl80_regs1_reg ( .D(multiregimpl80_regs0), .CP(n18), .Q(
        csrbank6_in2_w[13]) );
  dfnrq1 multiregimpl79_regs1_reg ( .D(multiregimpl79_regs0), .CP(n2354), .Q(
        csrbank6_in2_w[12]) );
  dfnrq1 multiregimpl77_regs1_reg ( .D(multiregimpl77_regs0), .CP(n2350), .Q(
        csrbank6_in2_w[10]) );
  dfnrq1 multiregimpl78_regs1_reg ( .D(multiregimpl78_regs0), .CP(n2338), .Q(
        csrbank6_in2_w[11]) );
  dfnrq1 multiregimpl76_regs1_reg ( .D(multiregimpl76_regs0), .CP(n2343), .Q(
        csrbank6_in2_w[9]) );
  dfnrq1 multiregimpl75_regs1_reg ( .D(multiregimpl75_regs0), .CP(n2356), .Q(
        csrbank6_in2_w[8]) );
  dfnrq1 multiregimpl74_regs1_reg ( .D(multiregimpl74_regs0), .CP(n2344), .Q(
        csrbank6_in2_w[7]) );
  dfnrq1 multiregimpl73_regs1_reg ( .D(multiregimpl73_regs0), .CP(n2358), .Q(
        csrbank6_in2_w[6]) );
  dfnrq1 multiregimpl72_regs1_reg ( .D(multiregimpl72_regs0), .CP(n10), .Q(
        csrbank6_in2_w[5]) );
  dfnrq1 multiregimpl70_regs1_reg ( .D(multiregimpl70_regs0), .CP(n2354), .Q(
        csrbank6_in2_w[3]) );
  dfnrq1 multiregimpl71_regs1_reg ( .D(multiregimpl71_regs0), .CP(n2338), .Q(
        csrbank6_in2_w[4]) );
  dfnrq1 multiregimpl69_regs1_reg ( .D(multiregimpl69_regs0), .CP(n2339), .Q(
        csrbank6_in2_w[2]) );
  dfnrq1 multiregimpl68_regs1_reg ( .D(multiregimpl68_regs0), .CP(n2354), .Q(
        csrbank6_in2_w[1]) );
  dfnrq1 multiregimpl67_regs1_reg ( .D(multiregimpl67_regs0), .CP(n41), .Q(
        csrbank6_in2_w[0]) );
  dfnrq1 multiregimpl66_regs1_reg ( .D(multiregimpl66_regs0), .CP(n29), .Q(
        csrbank6_in1_w[31]) );
  dfnrq1 multiregimpl65_regs1_reg ( .D(multiregimpl65_regs0), .CP(n2346), .Q(
        csrbank6_in1_w[30]) );
  dfnrq1 multiregimpl63_regs1_reg ( .D(multiregimpl63_regs0), .CP(n14), .Q(
        csrbank6_in1_w[28]) );
  dfnrq1 multiregimpl64_regs1_reg ( .D(multiregimpl64_regs0), .CP(n41), .Q(
        csrbank6_in1_w[29]) );
  dfnrq1 multiregimpl62_regs1_reg ( .D(multiregimpl62_regs0), .CP(n2339), .Q(
        csrbank6_in1_w[27]) );
  dfnrq1 multiregimpl61_regs1_reg ( .D(multiregimpl61_regs0), .CP(n2353), .Q(
        csrbank6_in1_w[26]) );
  dfnrq1 multiregimpl60_regs1_reg ( .D(multiregimpl60_regs0), .CP(n21), .Q(
        csrbank6_in1_w[25]) );
  dfnrq1 multiregimpl59_regs1_reg ( .D(multiregimpl59_regs0), .CP(n2350), .Q(
        csrbank6_in1_w[24]) );
  dfnrq1 multiregimpl58_regs1_reg ( .D(multiregimpl58_regs0), .CP(n2341), .Q(
        csrbank6_in1_w[23]) );
  dfnrq1 multiregimpl56_regs1_reg ( .D(multiregimpl56_regs0), .CP(n2349), .Q(
        csrbank6_in1_w[21]) );
  dfnrq1 multiregimpl57_regs1_reg ( .D(multiregimpl57_regs0), .CP(n2355), .Q(
        csrbank6_in1_w[22]) );
  dfnrq1 multiregimpl55_regs1_reg ( .D(multiregimpl55_regs0), .CP(n79), .Q(
        csrbank6_in1_w[20]) );
  dfnrq1 multiregimpl54_regs1_reg ( .D(multiregimpl54_regs0), .CP(n65), .Q(
        csrbank6_in1_w[19]) );
  dfnrq1 multiregimpl53_regs1_reg ( .D(multiregimpl53_regs0), .CP(n29), .Q(
        csrbank6_in1_w[18]) );
  dfnrq1 multiregimpl52_regs1_reg ( .D(multiregimpl52_regs0), .CP(n2358), .Q(
        csrbank6_in1_w[17]) );
  dfnrq1 multiregimpl51_regs1_reg ( .D(multiregimpl51_regs0), .CP(n67), .Q(
        csrbank6_in1_w[16]) );
  dfnrq1 multiregimpl49_regs1_reg ( .D(multiregimpl49_regs0), .CP(n68), .Q(
        csrbank6_in1_w[14]) );
  dfnrq1 multiregimpl50_regs1_reg ( .D(multiregimpl50_regs0), .CP(n2339), .Q(
        csrbank6_in1_w[15]) );
  dfnrq1 multiregimpl48_regs1_reg ( .D(multiregimpl48_regs0), .CP(n65), .Q(
        csrbank6_in1_w[13]) );
  dfnrq1 multiregimpl47_regs1_reg ( .D(multiregimpl47_regs0), .CP(n45), .Q(
        csrbank6_in1_w[12]) );
  dfnrq1 multiregimpl46_regs1_reg ( .D(multiregimpl46_regs0), .CP(n39), .Q(
        csrbank6_in1_w[11]) );
  dfnrq1 multiregimpl45_regs1_reg ( .D(multiregimpl45_regs0), .CP(n10), .Q(
        csrbank6_in1_w[10]) );
  dfnrq1 multiregimpl44_regs1_reg ( .D(multiregimpl44_regs0), .CP(n2356), .Q(
        csrbank6_in1_w[9]) );
  dfnrq1 multiregimpl42_regs1_reg ( .D(multiregimpl42_regs0), .CP(n78), .Q(
        csrbank6_in1_w[7]) );
  dfnrq1 multiregimpl43_regs1_reg ( .D(multiregimpl43_regs0), .CP(n2343), .Q(
        csrbank6_in1_w[8]) );
  dfnrq1 multiregimpl41_regs1_reg ( .D(multiregimpl41_regs0), .CP(n2355), .Q(
        csrbank6_in1_w[6]) );
  dfnrq1 multiregimpl40_regs1_reg ( .D(multiregimpl40_regs0), .CP(n2353), .Q(
        csrbank6_in1_w[5]) );
  dfnrq1 multiregimpl39_regs1_reg ( .D(multiregimpl39_regs0), .CP(n41), .Q(
        csrbank6_in1_w[4]) );
  dfnrq1 multiregimpl38_regs1_reg ( .D(multiregimpl38_regs0), .CP(n2343), .Q(
        csrbank6_in1_w[3]) );
  dfnrq1 multiregimpl37_regs1_reg ( .D(multiregimpl37_regs0), .CP(n2350), .Q(
        csrbank6_in1_w[2]) );
  dfnrq1 multiregimpl36_regs1_reg ( .D(multiregimpl36_regs0), .CP(n2354), .Q(
        csrbank6_in1_w[1]) );
  dfnrq1 multiregimpl35_regs1_reg ( .D(multiregimpl35_regs0), .CP(n69), .Q(
        csrbank6_in1_w[0]) );
  dfnrq1 multiregimpl34_regs1_reg ( .D(multiregimpl34_regs0), .CP(n2343), .Q(
        csrbank6_in0_w[31]) );
  dfnrq1 multiregimpl30_regs1_reg ( .D(multiregimpl30_regs0), .CP(n2348), .Q(
        csrbank6_in0_w[27]) );
  dfnrq1 multiregimpl22_regs0_reg ( .D(la_input[19]), .CP(n2349), .Q(
        multiregimpl22_regs0) );
  dfnrq1 multiregimpl21_regs0_reg ( .D(la_input[18]), .CP(n2353), .Q(
        multiregimpl21_regs0) );
  dfnrq1 mgmtsoc_zero_trigger_d_reg ( .D(N5394), .CP(n44), .Q(
        mgmtsoc_zero_trigger_d) );
  dfnrq1 multiregimpl28_regs0_reg ( .D(la_input[25]), .CP(n19), .Q(
        multiregimpl28_regs0) );
  dfnrq1 multiregimpl29_regs0_reg ( .D(la_input[26]), .CP(n39), .Q(
        multiregimpl29_regs0) );
  dfnrq1 multiregimpl26_regs0_reg ( .D(la_input[23]), .CP(n2353), .Q(
        multiregimpl26_regs0) );
  dfnrq1 multiregimpl25_regs0_reg ( .D(la_input[22]), .CP(n2350), .Q(
        multiregimpl25_regs0) );
  dfnrq1 multiregimpl21_regs1_reg ( .D(multiregimpl21_regs0), .CP(n2351), .Q(
        csrbank6_in0_w[18]) );
  dfnrq1 multiregimpl22_regs1_reg ( .D(multiregimpl22_regs0), .CP(n79), .Q(
        csrbank6_in0_w[19]) );
  dfnrq1 multiregimpl25_regs1_reg ( .D(multiregimpl25_regs0), .CP(n2346), .Q(
        csrbank6_in0_w[22]) );
  dfnrq1 multiregimpl26_regs1_reg ( .D(multiregimpl26_regs0), .CP(n2348), .Q(
        csrbank6_in0_w[23]) );
  dfnrq1 multiregimpl29_regs1_reg ( .D(multiregimpl29_regs0), .CP(n16), .Q(
        csrbank6_in0_w[26]) );
  dfnrq1 multiregimpl28_regs1_reg ( .D(multiregimpl28_regs0), .CP(n13), .Q(
        csrbank6_in0_w[25]) );
  dfnrq1 multiregimpl27_regs0_reg ( .D(la_input[24]), .CP(n20), .Q(
        multiregimpl27_regs0) );
  dfnrq1 multiregimpl27_regs1_reg ( .D(multiregimpl27_regs0), .CP(n14), .Q(
        csrbank6_in0_w[24]) );
  dfnrq1 multiregimpl9_regs0_reg ( .D(la_input[6]), .CP(n69), .Q(
        multiregimpl9_regs0) );
  dfnrq1 multiregimpl9_regs1_reg ( .D(multiregimpl9_regs0), .CP(n65), .Q(
        csrbank6_in0_w[6]) );
  dfnrq1 multiregimpl10_regs0_reg ( .D(la_input[7]), .CP(n41), .Q(
        multiregimpl10_regs0) );
  dfnrq1 multiregimpl10_regs1_reg ( .D(multiregimpl10_regs0), .CP(n19), .Q(
        csrbank6_in0_w[7]) );
  dfnrq1 multiregimpl11_regs0_reg ( .D(la_input[8]), .CP(n68), .Q(
        multiregimpl11_regs0) );
  dfnrq1 multiregimpl11_regs1_reg ( .D(multiregimpl11_regs0), .CP(n45), .Q(
        csrbank6_in0_w[8]) );
  dfnrq1 multiregimpl12_regs0_reg ( .D(la_input[9]), .CP(n2351), .Q(
        multiregimpl12_regs0) );
  dfnrq1 multiregimpl12_regs1_reg ( .D(multiregimpl12_regs0), .CP(n2344), .Q(
        csrbank6_in0_w[9]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[31]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[31]), .CP(n30), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[31]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[30]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[30]), .CP(n2360), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[30]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[29]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[29]), .CP(n29), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[29]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[28]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[28]), .CP(n2348), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[28]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[27]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[27]), .CP(n2349), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[27]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[26]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[26]), .CP(n2354), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[26]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[25]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[25]), .CP(n2339), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[25]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[24]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[24]), .CP(n2343), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[24]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[23]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[23]), .CP(n21), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[23]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[22]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[22]), .CP(n2354), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[22]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[21]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[21]), .CP(n13), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[21]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[20]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[20]), .CP(n19), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[20]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[19]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[19]), .CP(n40), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[19]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[18]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[18]), .CP(n45), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[18]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[17]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[17]), .CP(n68), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[17]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[16]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[16]), .CP(n78), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[16]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[15]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[15]), .CP(n2348), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[15]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[14]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[14]), .CP(n2354), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[14]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[13]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[13]), .CP(n2338), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[13]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[12]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[12]), .CP(n18), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[12]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[11]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[11]), .CP(n2351), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[11]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[10]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[10]), .CP(n2353), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[10]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[9]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[9]), .CP(n2341), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[9]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[8]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[8]), .CP(n2346), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[8]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[7]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[7]), .CP(n2348), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[7]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[6]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[6]), .CP(n2354), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[6]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[5]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[5]), .CP(n2338), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[5]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[4]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[4]), .CP(n2344), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[4]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[3]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[3]), .CP(n41), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[3]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[2]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[2]), .CP(n65), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[2]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[1]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[1]), .CP(n69), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[1]) );
  dfnrq1 \mgmtsoc_vexriscv_debug_bus_dat_r_reg[0]  ( .D(
        mgmtsoc_vexriscv_o_rsp_data[0]), .CP(n79), .Q(
        mgmtsoc_vexriscv_debug_bus_dat_r[0]) );
  dfnrq1 multiregimpl6_regs0_reg ( .D(la_input[3]), .CP(n2338), .Q(
        multiregimpl6_regs0) );
  dfnrq1 multiregimpl6_regs1_reg ( .D(multiregimpl6_regs0), .CP(n2354), .Q(
        csrbank6_in0_w[3]) );
  dfnrq1 multiregimpl7_regs0_reg ( .D(la_input[4]), .CP(n79), .Q(
        multiregimpl7_regs0) );
  dfnrq1 multiregimpl7_regs1_reg ( .D(multiregimpl7_regs0), .CP(n69), .Q(
        csrbank6_in0_w[4]) );
  dfnrq1 multiregimpl4_regs0_reg ( .D(la_input[1]), .CP(n2338), .Q(
        multiregimpl4_regs0) );
  dfnrq1 multiregimpl4_regs1_reg ( .D(multiregimpl4_regs0), .CP(n2354), .Q(
        csrbank6_in0_w[1]) );
  dfnrq1 multiregimpl8_regs0_reg ( .D(la_input[5]), .CP(n29), .Q(
        multiregimpl8_regs0) );
  dfnrq1 multiregimpl8_regs1_reg ( .D(multiregimpl8_regs0), .CP(n2350), .Q(
        csrbank6_in0_w[5]) );
  dfnrq1 multiregimpl24_regs0_reg ( .D(la_input[21]), .CP(n2343), .Q(
        multiregimpl24_regs0) );
  dfnrq1 multiregimpl24_regs1_reg ( .D(multiregimpl24_regs0), .CP(n2339), .Q(
        csrbank6_in0_w[21]) );
  dfnrq1 multiregimpl23_regs0_reg ( .D(la_input[20]), .CP(n2339), .Q(
        multiregimpl23_regs0) );
  dfnrq1 multiregimpl23_regs1_reg ( .D(multiregimpl23_regs0), .CP(n2356), .Q(
        csrbank6_in0_w[20]) );
  dfnrq1 multiregimpl13_regs0_reg ( .D(la_input[10]), .CP(n2353), .Q(
        multiregimpl13_regs0) );
  dfnrq1 multiregimpl13_regs1_reg ( .D(multiregimpl13_regs0), .CP(n2349), .Q(
        csrbank6_in0_w[10]) );
  dfnrq1 multiregimpl14_regs0_reg ( .D(la_input[11]), .CP(n77), .Q(
        multiregimpl14_regs0) );
  dfnrq1 multiregimpl14_regs1_reg ( .D(multiregimpl14_regs0), .CP(n67), .Q(
        csrbank6_in0_w[11]) );
  dfnrq1 multiregimpl1_regs0_reg ( .D(dbg_uart_dbg_uart_rx), .CP(n2353), .Q(
        multiregimpl1_regs0) );
  dfnrq1 multiregimpl1_regs1_reg ( .D(multiregimpl1_regs0), .CP(n2350), .Q(
        dbg_uart_rx_rx) );
  dfnrq1 multiregimpl0_regs0_reg ( .D(sys_uart_rx), .CP(n2349), .Q(
        multiregimpl0_regs0) );
  dfnrq1 multiregimpl0_regs1_reg ( .D(multiregimpl0_regs0), .CP(n77), .Q(
        uart_phy_rx_rx) );
  dfnrq1 multiregimpl3_regs0_reg ( .D(la_input[0]), .CP(n2356), .Q(
        multiregimpl3_regs0) );
  dfnrq1 multiregimpl3_regs1_reg ( .D(multiregimpl3_regs0), .CP(n2350), .Q(
        csrbank6_in0_w[0]) );
  dfnrq1 multiregimpl2_regs0_reg ( .D(gpio_in_pad), .CP(n30), .Q(
        multiregimpl2_regs0) );
  dfnrq1 multiregimpl2_regs1_reg ( .D(multiregimpl2_regs0), .CP(n19), .Q(
        csrbank5_in_w) );
  dfnrq1 multiregimpl15_regs0_reg ( .D(la_input[12]), .CP(n13), .Q(
        multiregimpl15_regs0) );
  dfnrq1 multiregimpl15_regs1_reg ( .D(multiregimpl15_regs0), .CP(n2356), .Q(
        csrbank6_in0_w[12]) );
  dfnrq1 multiregimpl16_regs0_reg ( .D(la_input[13]), .CP(n2348), .Q(
        multiregimpl16_regs0) );
  dfnrq1 multiregimpl16_regs1_reg ( .D(multiregimpl16_regs0), .CP(n79), .Q(
        csrbank6_in0_w[13]) );
  dfnrq1 multiregimpl17_regs0_reg ( .D(la_input[14]), .CP(n2354), .Q(
        multiregimpl17_regs0) );
  dfnrq1 multiregimpl17_regs1_reg ( .D(multiregimpl17_regs0), .CP(n78), .Q(
        csrbank6_in0_w[14]) );
  dfnrq1 multiregimpl18_regs0_reg ( .D(la_input[15]), .CP(n2356), .Q(
        multiregimpl18_regs0) );
  dfnrq1 multiregimpl18_regs1_reg ( .D(multiregimpl18_regs0), .CP(n21), .Q(
        csrbank6_in0_w[15]) );
  dfnrq1 multiregimpl19_regs0_reg ( .D(la_input[16]), .CP(n42), .Q(
        multiregimpl19_regs0) );
  dfnrq1 multiregimpl19_regs1_reg ( .D(multiregimpl19_regs0), .CP(n2351), .Q(
        csrbank6_in0_w[16]) );
  dfnrq1 multiregimpl20_regs0_reg ( .D(la_input[17]), .CP(n2349), .Q(
        multiregimpl20_regs0) );
  dfnrq1 multiregimpl20_regs1_reg ( .D(multiregimpl20_regs0), .CP(n2344), .Q(
        csrbank6_in0_w[17]) );
  dfnrq1 multiregimpl5_regs0_reg ( .D(la_input[2]), .CP(n2348), .Q(
        multiregimpl5_regs0) );
  dfnrq1 multiregimpl5_regs1_reg ( .D(multiregimpl5_regs0), .CP(n79), .Q(
        csrbank6_in0_w[2]) );
  dfnrq1 int_rst_reg ( .D(core_rst), .CP(n44), .Q(sys_rst) );
  dfnrq1 mgmtsoc_vexriscv_reset_debug_logic_reg ( .D(N5281), .CP(n39), .Q(
        mgmtsoc_vexriscv_reset_debug_logic) );
  dfnrq1 mgmtsoc_vexriscv_debug_reset_reg ( .D(N5235), .CP(n29), .Q(
        mgmtsoc_vexriscv_debug_reset) );
  dfnrq1 uart_phy_rx_rx_d_reg ( .D(N5704), .CP(n67), .Q(uart_phy_rx_rx_d) );
  dfnrq1 dbg_uart_rx_rx_d_reg ( .D(N5758), .CP(n77), .Q(dbg_uart_rx_rx_d) );
  dfnrq1 gpioin0_gpioin0_in_pads_n_d_reg ( .D(N6204), .CP(n67), .Q(
        gpioin0_gpioin0_in_pads_n_d) );
  dfnrq1 gpioin1_gpioin1_in_pads_n_d_reg ( .D(N6212), .CP(n39), .Q(
        gpioin1_gpioin1_in_pads_n_d) );
  dfnrq1 gpioin2_gpioin2_in_pads_n_d_reg ( .D(N6220), .CP(n2354), .Q(
        gpioin2_gpioin2_in_pads_n_d) );
  dfnrq1 gpioin3_gpioin3_in_pads_n_d_reg ( .D(N6228), .CP(n2351), .Q(
        gpioin3_gpioin3_in_pads_n_d) );
  dfnrq1 gpioin4_gpioin4_in_pads_n_d_reg ( .D(N6236), .CP(n10), .Q(
        gpioin4_gpioin4_in_pads_n_d) );
  dfnrq1 gpioin5_gpioin5_in_pads_n_d_reg ( .D(N6244), .CP(n68), .Q(
        gpioin5_gpioin5_in_pads_n_d) );
  dfnrq1 mgmtsoc_vexriscv_dbus_err_reg ( .D(n5085), .CP(n30), .Q(
        mgmtsoc_vexriscv_dbus_err) );
  dfnrq1 mgmtsoc_vexriscv_ibus_err_reg ( .D(n5086), .CP(n2341), .Q(
        mgmtsoc_vexriscv_ibus_err) );
  dfnrq1 rs232phy_rs232phyrx_state_reg ( .D(n5084), .CP(n44), .Q(
        rs232phy_rs232phyrx_state) );
  dfnrq1 \uart_phy_rx_phase_reg[31]  ( .D(N3670), .CP(n45), .Q(
        uart_phy_rx_phase[31]) );
  dfnrq1 \uart_phy_rx_phase_reg[0]  ( .D(N3639), .CP(n2353), .Q(
        uart_phy_rx_phase[0]) );
  dfnrq1 \uart_phy_rx_phase_reg[1]  ( .D(N3640), .CP(n30), .Q(
        uart_phy_rx_phase[1]) );
  dfnrq1 \uart_phy_rx_phase_reg[2]  ( .D(N3641), .CP(n2350), .Q(
        uart_phy_rx_phase[2]) );
  dfnrq1 \uart_phy_rx_phase_reg[3]  ( .D(N3642), .CP(n29), .Q(
        uart_phy_rx_phase[3]) );
  dfnrq1 \uart_phy_rx_phase_reg[4]  ( .D(N3643), .CP(n2351), .Q(
        uart_phy_rx_phase[4]) );
  dfnrq1 \uart_phy_rx_phase_reg[5]  ( .D(N3644), .CP(n2344), .Q(
        uart_phy_rx_phase[5]) );
  dfnrq1 \uart_phy_rx_phase_reg[6]  ( .D(N3645), .CP(n2338), .Q(
        uart_phy_rx_phase[6]) );
  dfnrq1 \uart_phy_rx_phase_reg[7]  ( .D(N3646), .CP(n2356), .Q(
        uart_phy_rx_phase[7]) );
  dfnrq1 \uart_phy_rx_phase_reg[8]  ( .D(N3647), .CP(n2348), .Q(
        uart_phy_rx_phase[8]) );
  dfnrq1 \uart_phy_rx_phase_reg[9]  ( .D(N3648), .CP(n2346), .Q(
        uart_phy_rx_phase[9]) );
  dfnrq1 \uart_phy_rx_phase_reg[10]  ( .D(N3649), .CP(n2341), .Q(
        uart_phy_rx_phase[10]) );
  dfnrq1 \uart_phy_rx_phase_reg[11]  ( .D(N3650), .CP(n42), .Q(
        uart_phy_rx_phase[11]) );
  dfnrq1 \uart_phy_rx_phase_reg[12]  ( .D(N3651), .CP(n2351), .Q(
        uart_phy_rx_phase[12]) );
  dfnrq1 \uart_phy_rx_phase_reg[13]  ( .D(N3652), .CP(n79), .Q(
        uart_phy_rx_phase[13]) );
  dfnrq1 \uart_phy_rx_phase_reg[14]  ( .D(N3653), .CP(n69), .Q(
        uart_phy_rx_phase[14]) );
  dfnrq1 \uart_phy_rx_phase_reg[15]  ( .D(N3654), .CP(n65), .Q(
        uart_phy_rx_phase[15]) );
  dfnrq1 \uart_phy_rx_phase_reg[16]  ( .D(N3655), .CP(n41), .Q(
        uart_phy_rx_phase[16]) );
  dfnrq1 \uart_phy_rx_phase_reg[17]  ( .D(N3656), .CP(n2343), .Q(
        uart_phy_rx_phase[17]) );
  dfnrq1 \uart_phy_rx_phase_reg[18]  ( .D(N3657), .CP(n2339), .Q(
        uart_phy_rx_phase[18]) );
  dfnrq1 \uart_phy_rx_phase_reg[19]  ( .D(N3658), .CP(n42), .Q(
        uart_phy_rx_phase[19]) );
  dfnrq1 \uart_phy_rx_phase_reg[20]  ( .D(N3659), .CP(n2349), .Q(
        uart_phy_rx_phase[20]) );
  dfnrq1 \uart_phy_rx_phase_reg[21]  ( .D(N3660), .CP(n20), .Q(
        uart_phy_rx_phase[21]) );
  dfnrq1 \uart_phy_rx_phase_reg[22]  ( .D(N3661), .CP(n14), .Q(
        uart_phy_rx_phase[22]) );
  dfnrq1 \uart_phy_rx_phase_reg[23]  ( .D(N3662), .CP(n2353), .Q(
        uart_phy_rx_phase[23]) );
  dfnrq1 \uart_phy_rx_phase_reg[24]  ( .D(N3663), .CP(n2350), .Q(
        uart_phy_rx_phase[24]) );
  dfnrq1 \uart_phy_rx_phase_reg[25]  ( .D(N3664), .CP(n2343), .Q(
        uart_phy_rx_phase[25]) );
  dfnrq1 \uart_phy_rx_phase_reg[26]  ( .D(N3665), .CP(n2339), .Q(
        uart_phy_rx_phase[26]) );
  dfnrq1 \uart_phy_rx_phase_reg[27]  ( .D(N3666), .CP(n2353), .Q(
        uart_phy_rx_phase[27]) );
  dfnrq1 \uart_phy_rx_phase_reg[28]  ( .D(N3667), .CP(n2349), .Q(
        uart_phy_rx_phase[28]) );
  dfnrq1 \uart_phy_rx_phase_reg[29]  ( .D(N3668), .CP(n78), .Q(
        uart_phy_rx_phase[29]) );
  dfnrq1 \uart_phy_rx_phase_reg[30]  ( .D(N3669), .CP(n68), .Q(
        uart_phy_rx_phase[30]) );
  dfnrq1 uart_phy_rx_tick_reg ( .D(N5703), .CP(n40), .Q(uart_phy_rx_tick) );
  dfnrn1 \uart_phy_rx_data_reg[7]  ( .D(n5076), .CP(n13), .QN(n3356) );
  dfnrn1 \uart_phy_rx_data_reg[6]  ( .D(n5077), .CP(n2354), .QN(n3357) );
  dfnrn1 \uart_phy_rx_data_reg[5]  ( .D(n5078), .CP(n20), .QN(n3358) );
  dfnrn1 \uart_phy_rx_data_reg[4]  ( .D(n5079), .CP(n78), .QN(n3359) );
  dfnrn1 \uart_phy_rx_data_reg[3]  ( .D(n5080), .CP(n68), .QN(n3360) );
  dfnrn1 \uart_phy_rx_data_reg[2]  ( .D(n5081), .CP(n45), .QN(n3361) );
  dfnrn1 \uart_phy_rx_data_reg[1]  ( .D(n5083), .CP(n40), .QN(n3362) );
  dfnrn1 \uart_phy_rx_data_reg[0]  ( .D(n5082), .CP(n19), .QN(n3363) );
  dfnrq1 \uart_phy_rx_count_reg[0]  ( .D(n5074), .CP(n2346), .Q(
        uart_phy_rx_count[0]) );
  dfnrq1 \uart_phy_rx_count_reg[1]  ( .D(n5075), .CP(n2341), .Q(
        uart_phy_rx_count[1]) );
  dfnrq1 \uart_phy_rx_count_reg[2]  ( .D(n5073), .CP(n2355), .Q(
        uart_phy_rx_count[2]) );
  dfnrn1 \uart_phy_rx_count_reg[3]  ( .D(n5072), .CP(n2346), .QN(n3319) );
  dfnrq1 uartwishbonebridge_rs232phyrx_state_reg ( .D(n5071), .CP(n19), .Q(
        uartwishbonebridge_rs232phyrx_state) );
  dfnrq1 \dbg_uart_rx_phase_reg[0]  ( .D(N5046), .CP(n13), .Q(
        dbg_uart_rx_phase[0]) );
  dfnrq1 \dbg_uart_rx_phase_reg[1]  ( .D(N5047), .CP(n2354), .Q(
        dbg_uart_rx_phase[1]) );
  dfnrq1 \dbg_uart_rx_phase_reg[2]  ( .D(N5048), .CP(n2350), .Q(
        dbg_uart_rx_phase[2]) );
  dfnrq1 \dbg_uart_rx_phase_reg[3]  ( .D(N5049), .CP(n77), .Q(
        dbg_uart_rx_phase[3]) );
  dfnrq1 \dbg_uart_rx_phase_reg[4]  ( .D(N5050), .CP(n67), .Q(
        dbg_uart_rx_phase[4]) );
  dfnrq1 \dbg_uart_rx_phase_reg[5]  ( .D(N5051), .CP(n44), .Q(
        dbg_uart_rx_phase[5]) );
  dfnrq1 \dbg_uart_rx_phase_reg[6]  ( .D(N5052), .CP(n39), .Q(
        dbg_uart_rx_phase[6]) );
  dfnrq1 \dbg_uart_rx_phase_reg[7]  ( .D(N5053), .CP(n2344), .Q(
        dbg_uart_rx_phase[7]) );
  dfnrq1 \dbg_uart_rx_phase_reg[8]  ( .D(N5054), .CP(n2338), .Q(
        dbg_uart_rx_phase[8]) );
  dfnrq1 \dbg_uart_rx_phase_reg[9]  ( .D(N5055), .CP(n2355), .Q(
        dbg_uart_rx_phase[9]) );
  dfnrq1 \dbg_uart_rx_phase_reg[10]  ( .D(N5056), .CP(n2348), .Q(
        dbg_uart_rx_phase[10]) );
  dfnrq1 \dbg_uart_rx_phase_reg[11]  ( .D(N5057), .CP(n2346), .Q(
        dbg_uart_rx_phase[11]) );
  dfnrq1 \dbg_uart_rx_phase_reg[12]  ( .D(N5058), .CP(n2341), .Q(
        dbg_uart_rx_phase[12]) );
  dfnrq1 \dbg_uart_rx_phase_reg[13]  ( .D(N5059), .CP(n2354), .Q(
        dbg_uart_rx_phase[13]) );
  dfnrq1 \dbg_uart_rx_phase_reg[14]  ( .D(N5060), .CP(n2351), .Q(
        dbg_uart_rx_phase[14]) );
  dfnrq1 \dbg_uart_rx_phase_reg[15]  ( .D(N5061), .CP(n2344), .Q(
        dbg_uart_rx_phase[15]) );
  dfnrq1 \dbg_uart_rx_phase_reg[16]  ( .D(N5062), .CP(n2338), .Q(
        dbg_uart_rx_phase[16]) );
  dfnrq1 \dbg_uart_rx_phase_reg[17]  ( .D(N5063), .CP(n2353), .Q(
        dbg_uart_rx_phase[17]) );
  dfnrq1 \dbg_uart_rx_phase_reg[18]  ( .D(N5064), .CP(n2348), .Q(
        dbg_uart_rx_phase[18]) );
  dfnrq1 \dbg_uart_rx_phase_reg[19]  ( .D(N5065), .CP(n79), .Q(
        dbg_uart_rx_phase[19]) );
  dfnrq1 \dbg_uart_rx_phase_reg[20]  ( .D(N5066), .CP(n69), .Q(
        dbg_uart_rx_phase[20]) );
  dfnrq1 \dbg_uart_rx_phase_reg[21]  ( .D(N5067), .CP(n65), .Q(
        dbg_uart_rx_phase[21]) );
  dfnrq1 \dbg_uart_rx_phase_reg[22]  ( .D(N5068), .CP(n41), .Q(
        dbg_uart_rx_phase[22]) );
  dfnrq1 \dbg_uart_rx_phase_reg[23]  ( .D(N5069), .CP(n16), .Q(
        dbg_uart_rx_phase[23]) );
  dfnrq1 \dbg_uart_rx_phase_reg[24]  ( .D(N5070), .CP(n10), .Q(
        dbg_uart_rx_phase[24]) );
  dfnrq1 \dbg_uart_rx_phase_reg[25]  ( .D(N5071), .CP(n2353), .Q(
        dbg_uart_rx_phase[25]) );
  dfnrq1 \dbg_uart_rx_phase_reg[26]  ( .D(N5072), .CP(n19), .Q(
        dbg_uart_rx_phase[26]) );
  dfnrq1 \dbg_uart_rx_phase_reg[27]  ( .D(N5073), .CP(n2343), .Q(
        dbg_uart_rx_phase[27]) );
  dfnrq1 \dbg_uart_rx_phase_reg[28]  ( .D(N5074), .CP(n2339), .Q(
        dbg_uart_rx_phase[28]) );
  dfnrq1 \dbg_uart_rx_phase_reg[29]  ( .D(N5075), .CP(n2353), .Q(
        dbg_uart_rx_phase[29]) );
  dfnrq1 \dbg_uart_rx_phase_reg[30]  ( .D(N5076), .CP(n2349), .Q(
        dbg_uart_rx_phase[30]) );
  dfnrq1 \dbg_uart_rx_phase_reg[31]  ( .D(N5077), .CP(n2350), .Q(
        dbg_uart_rx_phase[31]) );
  dfnrq1 dbg_uart_rx_tick_reg ( .D(N5757), .CP(n29), .Q(dbg_uart_rx_tick) );
  dfnrq1 \dbg_uart_rx_data_reg[7]  ( .D(n5063), .CP(n2356), .Q(
        dbg_uart_rx_data[7]) );
  dfnrq1 \dbg_uart_rx_data_reg[6]  ( .D(n5064), .CP(n30), .Q(
        dbg_uart_rx_data[6]) );
  dfnrq1 \dbg_uart_rx_data_reg[5]  ( .D(n5065), .CP(n78), .Q(
        dbg_uart_rx_data[5]) );
  dfnrq1 \dbg_uart_rx_data_reg[4]  ( .D(n5066), .CP(n68), .Q(
        dbg_uart_rx_data[4]) );
  dfnrq1 \dbg_uart_rx_data_reg[3]  ( .D(n5067), .CP(n45), .Q(
        dbg_uart_rx_data[3]) );
  dfnrq1 \dbg_uart_rx_data_reg[2]  ( .D(n5068), .CP(n40), .Q(
        dbg_uart_rx_data[2]) );
  dfnrq1 \dbg_uart_rx_data_reg[1]  ( .D(n5070), .CP(n42), .Q(
        dbg_uart_rx_data[1]) );
  dfnrq1 \dbg_uart_rx_data_reg[0]  ( .D(n5069), .CP(n16), .Q(
        dbg_uart_rx_data[0]) );
  dfnrq1 \dbg_uart_rx_count_reg[0]  ( .D(n5061), .CP(n67), .Q(
        dbg_uart_rx_count[0]) );
  dfnrq1 \dbg_uart_rx_count_reg[1]  ( .D(n5062), .CP(n2356), .Q(
        dbg_uart_rx_count[1]) );
  dfnrq1 \dbg_uart_rx_count_reg[2]  ( .D(n5060), .CP(n2344), .Q(
        dbg_uart_rx_count[2]) );
  dfnrn1 \dbg_uart_rx_count_reg[3]  ( .D(n5059), .CP(n2341), .QN(n3318) );
  dfnrn1 \mgmtsoc_litespisdrphycore_dq_i_reg[1]  ( .D(flash_io1_di), .CP(n65), 
        .QN(n3355) );
  dfnrq1 \dbg_uart_data_reg[31]  ( .D(n5087), .CP(n2341), .Q(
        dbg_uart_wishbone_dat_w[31]) );
  dfnrn1 \mgmtsoc_load_storage_reg[31]  ( .D(n4202), .CP(n2356), .QN(n3449) );
  dfnrn1 \mgmtsoc_value_reg[31]  ( .D(N5431), .CP(n2356), .QN(n3317) );
  dfnrn1 \mgmtsoc_value_reg[30]  ( .D(N5430), .CP(n2344), .QN(n3316) );
  dfnrn1 \mgmtsoc_value_status_reg[30]  ( .D(n4137), .CP(n2338), .QN(n3387) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[30]  ( .D(N4724), .CP(n2356), .Q(
        interface10_bank_bus_dat_r[30]) );
  dfnrq1 \dbg_uart_data_reg[30]  ( .D(n4843), .CP(n2351), .Q(
        dbg_uart_wishbone_dat_w[30]) );
  dfnrn1 \dbg_uart_data_reg[15]  ( .D(n4858), .CP(n40), .QN(n3555) );
  dfnrn1 \spi_master_control_storage_reg[15]  ( .D(n4294), .CP(n67), .QN(n3315) );
  dfnrq1 \spimaster_state_reg[0]  ( .D(n4247), .CP(n2339), .Q(
        spimaster_state[0]) );
  dfnrn1 \spi_master_mosi_data_reg[0]  ( .D(n4246), .CP(n68), .QN(n3482) );
  dfnrq1 spi_mosi_reg ( .D(n4234), .CP(n2351), .Q(spi_mosi) );
  dfnrn1 \spi_master_miso_data_reg[0]  ( .D(n4018), .CP(n40), .QN(n3372) );
  dfnrn1 \spi_master_miso_data_reg[1]  ( .D(n4019), .CP(n18), .QN(n3370) );
  dfnrn1 \spi_master_miso_data_reg[2]  ( .D(n4017), .CP(n11), .QN(n3369) );
  dfnrn1 \spi_master_miso_data_reg[3]  ( .D(n4016), .CP(n2353), .QN(n3368) );
  dfnrn1 \spi_master_miso_data_reg[4]  ( .D(n4015), .CP(n2350), .QN(n3367) );
  dfnrn1 \spi_master_miso_data_reg[5]  ( .D(n4014), .CP(n2343), .QN(n3366) );
  dfnrn1 \spi_master_miso_data_reg[6]  ( .D(n4013), .CP(n2351), .QN(n3365) );
  dfnrn1 \spi_master_miso_data_reg[7]  ( .D(n4012), .CP(n11), .QN(n3364) );
  dfnrn1 \spi_master_miso_reg[7]  ( .D(n4004), .CP(n42), .QN(n3314) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[7]  ( .D(N4592), .CP(n41), .Q(
        interface9_bank_bus_dat_r[7]) );
  dfnrn1 \dbg_uart_data_reg[7]  ( .D(n4866), .CP(n42), .QN(n3556) );
  dfnrn1 \mgmtsoc_litespisdrphycore_storage_reg[7]  ( .D(n5051), .CP(n2343), 
        .QN(n3313) );
  dfnrq1 \litespiphy_state_reg[0]  ( .D(N6248), .CP(n2351), .Q(
        litespiphy_state[0]) );
  dfnrq1 \litespiphy_state_reg[1]  ( .D(N6249), .CP(n69), .Q(
        litespiphy_state[1]) );
  dfnrq1 \litespi_state_reg[0]  ( .D(N6252), .CP(n21), .Q(litespi_state[0]) );
  dfnrq1 \litespi_state_reg[1]  ( .D(N6253), .CP(n2350), .Q(litespi_state[1])
         );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[1]  ( .D(n4813), .CP(n2339), .Q(
        mgmtsoc_litespimmap_burst_adr[1]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[29]  ( .D(n4784), .CP(n2344), .Q(
        mgmtsoc_litespimmap_burst_adr[29]) );
  dfnrq1 litespi_grant_reg ( .D(n4783), .CP(n2348), .Q(litespi_tx_mux_sel) );
  dfnrq1 \litespi_state_reg[3]  ( .D(N6255), .CP(n2358), .Q(litespi_state[3])
         );
  dfnrq1 \litespi_state_reg[2]  ( .D(N6254), .CP(n2338), .Q(litespi_state[2])
         );
  dfnrq1 \uartwishbonebridge_state_reg[0]  ( .D(N6262), .CP(n30), .Q(
        uartwishbonebridge_state[0]) );
  dfnrq1 \dbg_uart_words_count_reg[7]  ( .D(n5032), .CP(n29), .Q(
        dbg_uart_words_count[7]) );
  dfnrq1 \dbg_uart_words_count_reg[0]  ( .D(n5031), .CP(n21), .Q(
        dbg_uart_words_count[0]) );
  dfnrq1 \dbg_uart_words_count_reg[1]  ( .D(n5030), .CP(n2346), .Q(
        dbg_uart_words_count[1]) );
  dfnrq1 \dbg_uart_words_count_reg[2]  ( .D(n5029), .CP(n2341), .Q(
        dbg_uart_words_count[2]) );
  dfnrq1 \dbg_uart_words_count_reg[3]  ( .D(n5028), .CP(n42), .Q(
        dbg_uart_words_count[3]) );
  dfnrq1 \dbg_uart_words_count_reg[4]  ( .D(n5027), .CP(n2351), .Q(
        dbg_uart_words_count[4]) );
  dfnrq1 \dbg_uart_words_count_reg[5]  ( .D(n5026), .CP(n2343), .Q(
        dbg_uart_words_count[5]) );
  dfnrq1 \dbg_uart_words_count_reg[6]  ( .D(n5025), .CP(n30), .Q(
        dbg_uart_words_count[6]) );
  dfnrq1 \uartwishbonebridge_state_reg[1]  ( .D(N6263), .CP(n29), .Q(
        uartwishbonebridge_state[1]) );
  dfnrq1 \dbg_uart_bytes_count_reg[1]  ( .D(n5001), .CP(n14), .Q(
        dbg_uart_bytes_count[1]) );
  dfnrq1 \uartwishbonebridge_state_reg[2]  ( .D(N6264), .CP(n29), .Q(
        uartwishbonebridge_state[2]) );
  dfnrq1 \dbg_uart_length_reg[1]  ( .D(n5007), .CP(n41), .Q(dbg_uart_length[1]) );
  dfnrq1 \dbg_uart_length_reg[2]  ( .D(n5008), .CP(n30), .Q(dbg_uart_length[2]) );
  dfnrq1 \dbg_uart_length_reg[3]  ( .D(n5009), .CP(n2343), .Q(
        dbg_uart_length[3]) );
  dfnrq1 \dbg_uart_length_reg[4]  ( .D(n5010), .CP(n29), .Q(dbg_uart_length[4]) );
  dfnrq1 \dbg_uart_length_reg[5]  ( .D(n5011), .CP(n41), .Q(dbg_uart_length[5]) );
  dfnrq1 \dbg_uart_length_reg[6]  ( .D(n5012), .CP(n65), .Q(dbg_uart_length[6]) );
  dfnrq1 \dbg_uart_length_reg[7]  ( .D(n5013), .CP(n69), .Q(dbg_uart_length[7]) );
  dfnrq1 \dbg_uart_length_reg[0]  ( .D(n5014), .CP(n79), .Q(dbg_uart_length[0]) );
  dfnrq1 uartwishbonebridge_rs232phytx_state_reg ( .D(n5006), .CP(n2349), .Q(
        uartwishbonebridge_rs232phytx_state) );
  dfnrq1 \dbg_uart_tx_phase_reg[0]  ( .D(N5014), .CP(n77), .Q(
        dbg_uart_tx_phase[0]) );
  dfnrq1 \dbg_uart_tx_phase_reg[1]  ( .D(N5015), .CP(n67), .Q(
        dbg_uart_tx_phase[1]) );
  dfnrq1 \dbg_uart_tx_phase_reg[2]  ( .D(N5016), .CP(n44), .Q(
        dbg_uart_tx_phase[2]) );
  dfnrq1 \dbg_uart_tx_phase_reg[3]  ( .D(N5017), .CP(n39), .Q(
        dbg_uart_tx_phase[3]) );
  dfnrq1 \dbg_uart_tx_phase_reg[4]  ( .D(N5018), .CP(n2346), .Q(
        dbg_uart_tx_phase[4]) );
  dfnrq1 \dbg_uart_tx_phase_reg[5]  ( .D(N5019), .CP(n2341), .Q(
        dbg_uart_tx_phase[5]) );
  dfnrq1 \dbg_uart_tx_phase_reg[6]  ( .D(N5020), .CP(n2353), .Q(
        dbg_uart_tx_phase[6]) );
  dfnrq1 \dbg_uart_tx_phase_reg[7]  ( .D(N5021), .CP(n2351), .Q(
        dbg_uart_tx_phase[7]) );
  dfnrq1 \dbg_uart_tx_phase_reg[8]  ( .D(N5022), .CP(n29), .Q(
        dbg_uart_tx_phase[8]) );
  dfnrq1 \dbg_uart_tx_phase_reg[9]  ( .D(N5023), .CP(n2350), .Q(
        dbg_uart_tx_phase[9]) );
  dfnrq1 \dbg_uart_tx_phase_reg[10]  ( .D(N5024), .CP(n30), .Q(
        dbg_uart_tx_phase[10]) );
  dfnrq1 \dbg_uart_tx_phase_reg[11]  ( .D(N5025), .CP(n2356), .Q(
        dbg_uart_tx_phase[11]) );
  dfnrq1 \dbg_uart_tx_phase_reg[12]  ( .D(N5026), .CP(n2344), .Q(
        dbg_uart_tx_phase[12]) );
  dfnrq1 \dbg_uart_tx_phase_reg[13]  ( .D(N5027), .CP(n2338), .Q(
        dbg_uart_tx_phase[13]) );
  dfnrq1 \dbg_uart_tx_phase_reg[14]  ( .D(N5028), .CP(n2355), .Q(
        dbg_uart_tx_phase[14]) );
  dfnrq1 \dbg_uart_tx_phase_reg[15]  ( .D(N5029), .CP(n2348), .Q(
        dbg_uart_tx_phase[15]) );
  dfnrq1 \dbg_uart_tx_phase_reg[16]  ( .D(N5030), .CP(n79), .Q(
        dbg_uart_tx_phase[16]) );
  dfnrq1 \dbg_uart_tx_phase_reg[17]  ( .D(N5031), .CP(n69), .Q(
        dbg_uart_tx_phase[17]) );
  dfnrq1 \dbg_uart_tx_phase_reg[18]  ( .D(N5032), .CP(n65), .Q(
        dbg_uart_tx_phase[18]) );
  dfnrq1 \dbg_uart_tx_phase_reg[19]  ( .D(N5033), .CP(n41), .Q(
        dbg_uart_tx_phase[19]) );
  dfnrq1 \dbg_uart_tx_phase_reg[20]  ( .D(N5034), .CP(n2344), .Q(
        dbg_uart_tx_phase[20]) );
  dfnrq1 \dbg_uart_tx_phase_reg[21]  ( .D(N5035), .CP(n2338), .Q(
        dbg_uart_tx_phase[21]) );
  dfnrq1 \dbg_uart_tx_phase_reg[22]  ( .D(N5036), .CP(n2353), .Q(
        dbg_uart_tx_phase[22]) );
  dfnrq1 \dbg_uart_tx_phase_reg[23]  ( .D(N5037), .CP(n2348), .Q(
        dbg_uart_tx_phase[23]) );
  dfnrq1 \dbg_uart_tx_phase_reg[24]  ( .D(N5038), .CP(n2343), .Q(
        dbg_uart_tx_phase[24]) );
  dfnrq1 \dbg_uart_tx_phase_reg[25]  ( .D(N5039), .CP(n2339), .Q(
        dbg_uart_tx_phase[25]) );
  dfnrq1 \dbg_uart_tx_phase_reg[26]  ( .D(N5040), .CP(n2356), .Q(
        dbg_uart_tx_phase[26]) );
  dfnrq1 \dbg_uart_tx_phase_reg[27]  ( .D(N5041), .CP(n2349), .Q(
        dbg_uart_tx_phase[27]) );
  dfnrq1 \dbg_uart_tx_phase_reg[28]  ( .D(N5042), .CP(n16), .Q(
        dbg_uart_tx_phase[28]) );
  dfnrq1 \dbg_uart_tx_phase_reg[29]  ( .D(N5043), .CP(n10), .Q(
        dbg_uart_tx_phase[29]) );
  dfnrq1 \dbg_uart_tx_phase_reg[30]  ( .D(N5044), .CP(n2353), .Q(
        dbg_uart_tx_phase[30]) );
  dfnrq1 \dbg_uart_tx_phase_reg[31]  ( .D(N5045), .CP(n2350), .Q(
        dbg_uart_tx_phase[31]) );
  dfnrq1 dbg_uart_tx_tick_reg ( .D(N5756), .CP(n78), .Q(dbg_uart_tx_tick) );
  dfnrq1 \dbg_uart_tx_count_reg[0]  ( .D(n5004), .CP(n68), .Q(
        dbg_uart_tx_count[0]) );
  dfnrq1 \dbg_uart_tx_count_reg[1]  ( .D(n5003), .CP(n45), .Q(
        dbg_uart_tx_count[1]) );
  dfnrq1 \dbg_uart_tx_count_reg[2]  ( .D(n5002), .CP(n40), .Q(
        dbg_uart_tx_count[2]) );
  dfnrn1 \dbg_uart_tx_count_reg[3]  ( .D(n5005), .CP(n2344), .QN(n3629) );
  dfnrq1 \dbg_uart_bytes_count_reg[0]  ( .D(n5000), .CP(n20), .Q(
        dbg_uart_bytes_count[0]) );
  dfnrq1 \grant_reg[0]  ( .D(n5023), .CP(n39), .Q(grant[0]) );
  dfnrq1 \grant_reg[1]  ( .D(n5024), .CP(n44), .Q(grant[1]) );
  dfnrq1 \dbg_uart_count_reg[19]  ( .D(n4999), .CP(n2348), .Q(
        dbg_uart_count[19]) );
  dfnrq1 \dbg_uart_count_reg[0]  ( .D(n4997), .CP(n13), .Q(dbg_uart_count[0])
         );
  dfnrq1 \dbg_uart_count_reg[1]  ( .D(n4979), .CP(n2356), .Q(dbg_uart_count[1]) );
  dfnrq1 \dbg_uart_count_reg[2]  ( .D(n4980), .CP(n2350), .Q(dbg_uart_count[2]) );
  dfnrq1 \dbg_uart_count_reg[3]  ( .D(n4981), .CP(n2346), .Q(dbg_uart_count[3]) );
  dfnrq1 \dbg_uart_count_reg[4]  ( .D(n4982), .CP(n2341), .Q(dbg_uart_count[4]) );
  dfnrq1 \dbg_uart_count_reg[5]  ( .D(n4983), .CP(n2353), .Q(dbg_uart_count[5]) );
  dfnrq1 \dbg_uart_count_reg[6]  ( .D(n4984), .CP(n19), .Q(dbg_uart_count[6])
         );
  dfnrq1 \dbg_uart_count_reg[7]  ( .D(n4985), .CP(n2351), .Q(dbg_uart_count[7]) );
  dfnrq1 \dbg_uart_count_reg[8]  ( .D(n4986), .CP(n78), .Q(dbg_uart_count[8])
         );
  dfnrq1 \dbg_uart_count_reg[9]  ( .D(n4987), .CP(n68), .Q(dbg_uart_count[9])
         );
  dfnrq1 \dbg_uart_count_reg[10]  ( .D(n4988), .CP(n45), .Q(dbg_uart_count[10]) );
  dfnrq1 \dbg_uart_count_reg[11]  ( .D(n4989), .CP(n40), .Q(dbg_uart_count[11]) );
  dfnrq1 \dbg_uart_count_reg[12]  ( .D(n4990), .CP(n2343), .Q(
        dbg_uart_count[12]) );
  dfnrq1 \dbg_uart_count_reg[13]  ( .D(n4991), .CP(n2339), .Q(
        dbg_uart_count[13]) );
  dfnrq1 \dbg_uart_count_reg[14]  ( .D(n4992), .CP(n2353), .Q(
        dbg_uart_count[14]) );
  dfnrq1 \dbg_uart_count_reg[15]  ( .D(n4993), .CP(n2349), .Q(
        dbg_uart_count[15]) );
  dfnrq1 \dbg_uart_count_reg[16]  ( .D(n4994), .CP(n2344), .Q(
        dbg_uart_count[16]) );
  dfnrq1 \dbg_uart_count_reg[17]  ( .D(n4995), .CP(n2338), .Q(
        dbg_uart_count[17]) );
  dfnrq1 \dbg_uart_count_reg[18]  ( .D(n4996), .CP(n2354), .Q(
        dbg_uart_count[18]) );
  dfnrn1 \dbg_uart_cmd_reg[7]  ( .D(n5015), .CP(n2359), .QN(n3312) );
  dfnrn1 \dbg_uart_cmd_reg[6]  ( .D(n5016), .CP(n2360), .QN(n3311) );
  dfnrn1 \dbg_uart_cmd_reg[5]  ( .D(n5017), .CP(n30), .QN(n3630) );
  dfnrn1 \dbg_uart_cmd_reg[4]  ( .D(n5018), .CP(n30), .QN(n3631) );
  dfnrn1 \dbg_uart_cmd_reg[3]  ( .D(n5019), .CP(n41), .QN(n3632) );
  dfnrq1 \dbg_uart_cmd_reg[2]  ( .D(n5020), .CP(n2355), .Q(dbg_uart_cmd[2]) );
  dfnrq1 \dbg_uart_cmd_reg[1]  ( .D(n5021), .CP(n2339), .Q(dbg_uart_cmd[1]) );
  dfnrq1 \dbg_uart_cmd_reg[0]  ( .D(n5022), .CP(n2343), .Q(dbg_uart_cmd[0]) );
  dfnrq1 dbg_uart_incr_reg ( .D(n4998), .CP(n2354), .Q(dbg_uart_incr) );
  dfnrn1 \dbg_uart_address_reg[0]  ( .D(n4977), .CP(n2338), .QN(n3310) );
  dfnrn1 \dbg_uart_address_reg[1]  ( .D(n4976), .CP(n42), .QN(n3309) );
  dfnrn1 \dbg_uart_address_reg[2]  ( .D(n4975), .CP(n2348), .QN(n3308) );
  dfnrn1 \dbg_uart_address_reg[3]  ( .D(n4974), .CP(n2344), .QN(n3307) );
  dfnrn1 \dbg_uart_address_reg[4]  ( .D(n4973), .CP(n2338), .QN(n3306) );
  dfnrn1 \dbg_uart_address_reg[5]  ( .D(n4972), .CP(n2353), .QN(n3305) );
  dfnrn1 \dbg_uart_address_reg[6]  ( .D(n4971), .CP(n2348), .QN(n3304) );
  dfnrn1 \dbg_uart_address_reg[7]  ( .D(n4970), .CP(n78), .QN(n3303) );
  dfnrn1 \dbg_uart_address_reg[8]  ( .D(n4969), .CP(n68), .QN(n3302) );
  dfnrn1 \dbg_uart_address_reg[9]  ( .D(n4968), .CP(n45), .QN(n3301) );
  dfnrn1 \dbg_uart_address_reg[10]  ( .D(n4967), .CP(n40), .QN(n3300) );
  dfnrn1 \dbg_uart_address_reg[11]  ( .D(n4966), .CP(n2346), .QN(n3299) );
  dfnrn1 \dbg_uart_address_reg[12]  ( .D(n4965), .CP(n2341), .QN(n3298) );
  dfnrn1 \dbg_uart_address_reg[13]  ( .D(n4964), .CP(n2355), .QN(n3297) );
  dfnrn1 \dbg_uart_address_reg[14]  ( .D(n4963), .CP(n2351), .QN(n3296) );
  dfnrn1 \dbg_uart_address_reg[15]  ( .D(n4962), .CP(n2350), .QN(n3295) );
  dfnrn1 \dbg_uart_address_reg[16]  ( .D(n4961), .CP(n29), .QN(n3294) );
  dfnrn1 \dbg_uart_address_reg[17]  ( .D(n4960), .CP(n2356), .QN(n3293) );
  dfnrn1 \dbg_uart_address_reg[18]  ( .D(n4959), .CP(n30), .QN(n3292) );
  dfnrn1 \dbg_uart_address_reg[19]  ( .D(n4958), .CP(n21), .QN(n3291) );
  dfnrn1 \dbg_uart_address_reg[20]  ( .D(n4957), .CP(n20), .QN(n3290) );
  dfnrn1 \dbg_uart_address_reg[21]  ( .D(n4956), .CP(n2356), .QN(n3289) );
  dfnrq1 \dbg_uart_address_reg[22]  ( .D(n4955), .CP(n2361), .Q(
        dbg_uart_wishbone_adr[22]) );
  dfnrq1 \dbg_uart_address_reg[23]  ( .D(n4954), .CP(n30), .Q(
        dbg_uart_wishbone_adr[23]) );
  dfnrn1 \dbg_uart_address_reg[24]  ( .D(n4953), .CP(n2355), .QN(n3288) );
  dfnrn1 \dbg_uart_address_reg[25]  ( .D(n4952), .CP(n77), .QN(n3287) );
  dfnrn1 \dbg_uart_address_reg[26]  ( .D(n4951), .CP(n67), .QN(n3286) );
  dfnrn1 \dbg_uart_address_reg[27]  ( .D(n4950), .CP(n44), .QN(n3285) );
  dfnrn1 \dbg_uart_address_reg[28]  ( .D(n4949), .CP(n39), .QN(n3284) );
  dfnrn1 \dbg_uart_address_reg[29]  ( .D(n4948), .CP(n2343), .QN(n3283) );
  dfnrq1 \slave_sel_r_reg[0]  ( .D(N6298), .CP(n2355), .Q(slave_sel_r[0]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[0]  ( .D(n3282), .CP(n39), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[0]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[7]  ( .D(n3281), .CP(n20), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[7]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[15]  ( .D(n3280), .CP(n14), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[15]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[24]  ( .D(n3279), .CP(n2356), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[24]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[31]  ( .D(n3278), .CP(n20), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[31]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[0]  ( .D(n3277), .CP(
        n2343), .Q(mgmtsoc_vexriscv_i_cmd_payload_address[0]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[1]  ( .D(n3276), .CP(
        n2339), .Q(mgmtsoc_vexriscv_i_cmd_payload_address[1]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[2]  ( .D(n3275), .CP(
        n2356), .Q(mgmtsoc_vexriscv_i_cmd_payload_address[2]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[3]  ( .D(n3274), .CP(
        n2349), .Q(mgmtsoc_vexriscv_i_cmd_payload_address[3]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[4]  ( .D(n3273), .CP(n29), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_address[4]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[5]  ( .D(n3272), .CP(n29), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_address[5]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[6]  ( .D(n3271), .CP(n30), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_address[6]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_address_reg[7]  ( .D(n3270), .CP(n30), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_address[7]) );
  dfnrq1 mgmtsoc_vexriscv_transfer_in_progress_reg ( .D(n4946), .CP(n18), .Q(
        mgmtsoc_vexriscv_transfer_in_progress) );
  dfnrq1 mgmtsoc_vexriscv_transfer_complete_reg ( .D(n4945), .CP(n11), .Q(
        mgmtsoc_vexriscv_transfer_complete) );
  dfnrq1 mgmtsoc_vexriscv_i_cmd_valid_reg ( .D(n3269), .CP(n79), .Q(
        mgmtsoc_vexriscv_i_cmd_valid) );
  dfnrn1 mgmtsoc_vexriscv_debug_bus_ack_reg ( .D(n4944), .CP(n44), .QN(n3268)
         );
  dfnrn1 mgmtsoc_vexriscv_transfer_wait_for_ack_reg ( .D(n4947), .CP(n67), 
        .QN(n3628) );
  dfnrq1 mgmtsoc_vexriscv_i_cmd_payload_wr_reg ( .D(n3267), .CP(n69), .Q(
        mgmtsoc_vexriscv_i_cmd_payload_wr) );
  dfnrq1 \slave_sel_r_reg[6]  ( .D(N6304), .CP(n14), .Q(slave_sel_r[6]) );
  dfnrq1 state_reg ( .D(N6326), .CP(n2350), .Q(state) );
  dfnrn1 gpioin2_enable_storage_reg ( .D(n4070), .CP(n16), .QN(n3266) );
  dfnrq1 gpioin2_gpioin2_edge_storage_reg ( .D(n4073), .CP(n2343), .Q(
        csrbank15_edge0_w) );
  dfnrq1 gpioin2_gpioin2_mode_storage_reg ( .D(n4074), .CP(n21), .Q(
        csrbank15_mode0_w) );
  dfnrq1 gpioin2_gpioin2_trigger_d_reg ( .D(N6223), .CP(n30), .Q(
        gpioin2_gpioin2_trigger_d) );
  dfnrq1 gpioin2_pending_re_reg ( .D(N6275), .CP(n2341), .Q(gpioin2_pending_re) );
  dfnrq1 gpioin2_pending_r_reg ( .D(n4072), .CP(n2354), .Q(gpioin2_pending_r)
         );
  dfnrn1 gpioin2_gpioin2_pending_reg ( .D(n4071), .CP(n2354), .QN(n3265) );
  dfnrq1 \interface15_bank_bus_dat_r_reg[0]  ( .D(N4886), .CP(n18), .Q(
        \interface15_bank_bus_dat_r[0] ) );
  dfnrn1 gpioin1_enable_storage_reg ( .D(n4075), .CP(n2353), .QN(n3264) );
  dfnrq1 gpioin1_gpioin1_edge_storage_reg ( .D(n4078), .CP(n10), .Q(
        csrbank14_edge0_w) );
  dfnrq1 gpioin1_gpioin1_mode_storage_reg ( .D(n4079), .CP(n16), .Q(
        csrbank14_mode0_w) );
  dfnrq1 gpioin1_gpioin1_trigger_d_reg ( .D(N6215), .CP(n2354), .Q(
        gpioin1_gpioin1_trigger_d) );
  dfnrq1 gpioin1_pending_re_reg ( .D(N6270), .CP(n2346), .Q(gpioin1_pending_re) );
  dfnrq1 gpioin1_pending_r_reg ( .D(n4077), .CP(n2344), .Q(gpioin1_pending_r)
         );
  dfnrn1 gpioin1_gpioin1_pending_reg ( .D(n4076), .CP(n65), .QN(n3263) );
  dfnrq1 \interface14_bank_bus_dat_r_reg[0]  ( .D(N4854), .CP(n11), .Q(
        \interface14_bank_bus_dat_r[0] ) );
  dfnrn1 \uart_enable_storage_reg[0]  ( .D(n4087), .CP(n16), .QN(n3262) );
  dfnrq1 \uart_tx_fifo_produce_reg[0]  ( .D(n4003), .CP(n21), .Q(
        uart_tx_fifo_wrport_adr[0]) );
  dfnrq1 \uart_tx_fifo_produce_reg[1]  ( .D(n4002), .CP(n2343), .Q(
        uart_tx_fifo_wrport_adr[1]) );
  dfnrq1 \uart_tx_fifo_produce_reg[2]  ( .D(n4001), .CP(n2339), .Q(
        uart_tx_fifo_wrport_adr[2]) );
  dfnrq1 \storage_reg[7][7]  ( .D(n3928), .CP(n2338), .Q(\storage[7][7] ) );
  dfnrq1 \storage_reg[7][0]  ( .D(n3935), .CP(n2356), .Q(\storage[7][0] ) );
  dfnrq1 \uart_tx_fifo_produce_reg[3]  ( .D(n4000), .CP(n2353), .Q(
        uart_tx_fifo_wrport_adr[3]) );
  dfnrq1 \storage_reg[5][7]  ( .D(n3912), .CP(n2348), .Q(\storage[5][7] ) );
  dfnrq1 \storage_reg[5][0]  ( .D(n3919), .CP(n18), .Q(\storage[5][0] ) );
  dfnrq1 \storage_reg[13][7]  ( .D(n3976), .CP(n21), .Q(\storage[13][7] ) );
  dfnrq1 \storage_reg[13][0]  ( .D(n3983), .CP(n79), .Q(\storage[13][0] ) );
  dfnrq1 \storage_reg[9][7]  ( .D(n3944), .CP(n2351), .Q(\storage[9][7] ) );
  dfnrq1 \storage_reg[9][0]  ( .D(n3951), .CP(n2346), .Q(\storage[9][0] ) );
  dfnrq1 \storage_reg[1][7]  ( .D(n3880), .CP(n40), .Q(\storage[1][7] ) );
  dfnrq1 \storage_reg[1][0]  ( .D(n3887), .CP(n2343), .Q(\storage[1][0] ) );
  dfnrq1 \storage_reg[3][7]  ( .D(n3896), .CP(n68), .Q(\storage[3][7] ) );
  dfnrq1 \storage_reg[3][0]  ( .D(n3903), .CP(n2353), .Q(\storage[3][0] ) );
  dfnrq1 \storage_reg[11][7]  ( .D(n3960), .CP(n2341), .Q(\storage[11][7] ) );
  dfnrq1 \storage_reg[11][0]  ( .D(n3967), .CP(n65), .Q(\storage[11][0] ) );
  dfnrq1 \storage_reg[15][7]  ( .D(n3992), .CP(n14), .Q(\storage[15][7] ) );
  dfnrq1 \storage_reg[15][0]  ( .D(n3999), .CP(n2356), .Q(\storage[15][0] ) );
  dfnrq1 \storage_reg[6][7]  ( .D(n3920), .CP(n2356), .Q(\storage[6][7] ) );
  dfnrq1 \storage_reg[6][0]  ( .D(n3927), .CP(n2351), .Q(\storage[6][0] ) );
  dfnrq1 \storage_reg[0][7]  ( .D(n3872), .CP(n20), .Q(\storage[0][7] ) );
  dfnrq1 \storage_reg[0][0]  ( .D(n3879), .CP(n2339), .Q(\storage[0][0] ) );
  dfnrq1 \storage_reg[4][7]  ( .D(n3904), .CP(n78), .Q(\storage[4][7] ) );
  dfnrq1 \storage_reg[4][0]  ( .D(n3911), .CP(n2338), .Q(\storage[4][0] ) );
  dfnrq1 \storage_reg[8][7]  ( .D(n3936), .CP(n2344), .Q(\storage[8][7] ) );
  dfnrq1 \storage_reg[8][0]  ( .D(n3943), .CP(n2341), .Q(\storage[8][0] ) );
  dfnrq1 \storage_reg[12][7]  ( .D(n3968), .CP(n2346), .Q(\storage[12][7] ) );
  dfnrq1 \storage_reg[12][0]  ( .D(n3975), .CP(n69), .Q(\storage[12][0] ) );
  dfnrq1 \storage_reg[2][7]  ( .D(n3888), .CP(n45), .Q(\storage[2][7] ) );
  dfnrq1 \storage_reg[2][0]  ( .D(n3895), .CP(n2348), .Q(\storage[2][0] ) );
  dfnrq1 \storage_reg[10][7]  ( .D(n3952), .CP(n2353), .Q(\storage[10][7] ) );
  dfnrq1 \storage_reg[10][0]  ( .D(n3959), .CP(n41), .Q(\storage[10][0] ) );
  dfnrq1 \storage_reg[14][7]  ( .D(n3984), .CP(n2354), .Q(\storage[14][7] ) );
  dfnrq1 \storage_reg[14][0]  ( .D(n3991), .CP(n2351), .Q(\storage[14][0] ) );
  dfnrn1 \uart_tx_fifo_level0_reg[1]  ( .D(n4132), .CP(n68), .QN(n3261) );
  dfnrn1 \uart_tx_fifo_level0_reg[4]  ( .D(n4128), .CP(n2350), .QN(n3260) );
  dfnrn1 \uart_tx_fifo_level0_reg[0]  ( .D(n4131), .CP(n78), .QN(n3259) );
  dfnrn1 \uart_tx_fifo_level0_reg[2]  ( .D(n4130), .CP(n45), .QN(n3258) );
  dfnrn1 \uart_tx_fifo_level0_reg[3]  ( .D(n4129), .CP(n40), .QN(n3257) );
  dfnrq1 \uart_tx_fifo_consume_reg[0]  ( .D(n3871), .CP(n39), .Q(N766) );
  dfnrq1 \uart_tx_fifo_consume_reg[1]  ( .D(n3870), .CP(n16), .Q(N767) );
  dfnrn1 \uart_tx_fifo_consume_reg[2]  ( .D(n3869), .CP(n13), .QN(n3256) );
  dfnrq1 \uart_tx_fifo_consume_reg[3]  ( .D(n3868), .CP(n10), .Q(N769) );
  dfnrq1 uart_tx_fifo_readable_reg ( .D(n4127), .CP(n2339), .Q(
        uart_phy_tx_sink_valid) );
  dfnrq1 rs232phy_rs232phytx_state_reg ( .D(n4126), .CP(n2356), .Q(
        rs232phy_rs232phytx_state) );
  dfnrq1 \uart_phy_tx_phase_reg[31]  ( .D(N3603), .CP(n2341), .Q(
        uart_phy_tx_phase[31]) );
  dfnrq1 \uart_phy_tx_phase_reg[0]  ( .D(N3572), .CP(n44), .Q(
        uart_phy_tx_phase[0]) );
  dfnrq1 \uart_phy_tx_phase_reg[1]  ( .D(N3573), .CP(n67), .Q(
        uart_phy_tx_phase[1]) );
  dfnrq1 \uart_phy_tx_phase_reg[2]  ( .D(N3574), .CP(n77), .Q(
        uart_phy_tx_phase[2]) );
  dfnrq1 \uart_phy_tx_phase_reg[3]  ( .D(N3575), .CP(n2348), .Q(
        uart_phy_tx_phase[3]) );
  dfnrq1 \uart_phy_tx_phase_reg[4]  ( .D(N3576), .CP(n2353), .Q(
        uart_phy_tx_phase[4]) );
  dfnrq1 \uart_phy_tx_phase_reg[5]  ( .D(N3577), .CP(n2349), .Q(
        uart_phy_tx_phase[5]) );
  dfnrq1 \uart_phy_tx_phase_reg[6]  ( .D(N3578), .CP(n79), .Q(
        uart_phy_tx_phase[6]) );
  dfnrq1 \uart_phy_tx_phase_reg[7]  ( .D(N3579), .CP(n69), .Q(
        uart_phy_tx_phase[7]) );
  dfnrq1 \uart_phy_tx_phase_reg[8]  ( .D(N3580), .CP(n65), .Q(
        uart_phy_tx_phase[8]) );
  dfnrq1 \uart_phy_tx_phase_reg[9]  ( .D(N3581), .CP(n41), .Q(
        uart_phy_tx_phase[9]) );
  dfnrq1 \uart_phy_tx_phase_reg[10]  ( .D(N3582), .CP(n2346), .Q(
        uart_phy_tx_phase[10]) );
  dfnrq1 \uart_phy_tx_phase_reg[11]  ( .D(N3583), .CP(n2341), .Q(
        uart_phy_tx_phase[11]) );
  dfnrq1 \uart_phy_tx_phase_reg[12]  ( .D(N3584), .CP(n42), .Q(
        uart_phy_tx_phase[12]) );
  dfnrq1 \uart_phy_tx_phase_reg[13]  ( .D(N3585), .CP(n2351), .Q(
        uart_phy_tx_phase[13]) );
  dfnrq1 \uart_phy_tx_phase_reg[14]  ( .D(N3586), .CP(n29), .Q(
        uart_phy_tx_phase[14]) );
  dfnrq1 \uart_phy_tx_phase_reg[15]  ( .D(N3587), .CP(n2350), .Q(
        uart_phy_tx_phase[15]) );
  dfnrq1 \uart_phy_tx_phase_reg[16]  ( .D(N3588), .CP(n30), .Q(
        uart_phy_tx_phase[16]) );
  dfnrq1 \uart_phy_tx_phase_reg[17]  ( .D(N3589), .CP(n2353), .Q(
        uart_phy_tx_phase[17]) );
  dfnrq1 \uart_phy_tx_phase_reg[18]  ( .D(N3590), .CP(n19), .Q(
        uart_phy_tx_phase[18]) );
  dfnrq1 \uart_phy_tx_phase_reg[19]  ( .D(N3591), .CP(n13), .Q(
        uart_phy_tx_phase[19]) );
  dfnrq1 \uart_phy_tx_phase_reg[20]  ( .D(N3592), .CP(n2356), .Q(
        uart_phy_tx_phase[20]) );
  dfnrq1 \uart_phy_tx_phase_reg[21]  ( .D(N3593), .CP(n2350), .Q(
        uart_phy_tx_phase[21]) );
  dfnrq1 \uart_phy_tx_phase_reg[22]  ( .D(N3594), .CP(n78), .Q(
        uart_phy_tx_phase[22]) );
  dfnrq1 \uart_phy_tx_phase_reg[23]  ( .D(N3595), .CP(n68), .Q(
        uart_phy_tx_phase[23]) );
  dfnrq1 \uart_phy_tx_phase_reg[24]  ( .D(N3596), .CP(n45), .Q(
        uart_phy_tx_phase[24]) );
  dfnrq1 \uart_phy_tx_phase_reg[25]  ( .D(N3597), .CP(n40), .Q(
        uart_phy_tx_phase[25]) );
  dfnrq1 \uart_phy_tx_phase_reg[26]  ( .D(N3598), .CP(n2344), .Q(
        uart_phy_tx_phase[26]) );
  dfnrq1 \uart_phy_tx_phase_reg[27]  ( .D(N3599), .CP(n2338), .Q(
        uart_phy_tx_phase[27]) );
  dfnrq1 \uart_phy_tx_phase_reg[28]  ( .D(N3600), .CP(n2356), .Q(
        uart_phy_tx_phase[28]) );
  dfnrq1 \uart_phy_tx_phase_reg[29]  ( .D(N3601), .CP(n2348), .Q(
        uart_phy_tx_phase[29]) );
  dfnrq1 \uart_phy_tx_phase_reg[30]  ( .D(N3602), .CP(n2346), .Q(
        uart_phy_tx_phase[30]) );
  dfnrq1 uart_phy_tx_tick_reg ( .D(N5702), .CP(n2353), .Q(uart_phy_tx_tick) );
  dfnrq1 \uart_phy_tx_count_reg[0]  ( .D(n4124), .CP(n2351), .Q(
        uart_phy_tx_count[0]) );
  dfnrq1 \uart_phy_tx_count_reg[1]  ( .D(n4125), .CP(n2344), .Q(
        uart_phy_tx_count[1]) );
  dfnrq1 \uart_phy_tx_count_reg[2]  ( .D(n4123), .CP(n2338), .Q(
        uart_phy_tx_count[2]) );
  dfnrn1 \uart_phy_tx_count_reg[3]  ( .D(n4122), .CP(n21), .QN(n3255) );
  dfnrn1 \memdat_1_reg[1]  ( .D(n4114), .CP(n2351), .QN(n3254) );
  dfnrn1 \memdat_1_reg[2]  ( .D(n4115), .CP(n30), .QN(n3253) );
  dfnrn1 \memdat_1_reg[3]  ( .D(n4116), .CP(n11), .QN(n3252) );
  dfnrn1 \memdat_1_reg[4]  ( .D(n4117), .CP(n78), .QN(n3251) );
  dfnrn1 \memdat_1_reg[5]  ( .D(n4118), .CP(n77), .QN(n3250) );
  dfnrn1 \memdat_1_reg[6]  ( .D(n4119), .CP(n18), .QN(n3249) );
  dfnrn1 \memdat_1_reg[7]  ( .D(n4120), .CP(n2339), .QN(n3248) );
  dfnrn1 \uart_phy_tx_data_reg[7]  ( .D(n4105), .CP(n2355), .QN(n3378) );
  dfnrn1 \uart_phy_tx_data_reg[6]  ( .D(n4106), .CP(n2349), .QN(n3379) );
  dfnrn1 \uart_phy_tx_data_reg[5]  ( .D(n4107), .CP(n2343), .QN(n3380) );
  dfnrn1 \uart_phy_tx_data_reg[4]  ( .D(n4108), .CP(n2339), .QN(n3381) );
  dfnrn1 \uart_phy_tx_data_reg[3]  ( .D(n4109), .CP(n2354), .QN(n3382) );
  dfnrn1 \uart_phy_tx_data_reg[2]  ( .D(n4110), .CP(n79), .QN(n3383) );
  dfnrn1 \uart_phy_tx_data_reg[1]  ( .D(n4111), .CP(n78), .QN(n3384) );
  dfnrn1 \memdat_1_reg[0]  ( .D(n4121), .CP(n30), .QN(n3247) );
  dfnrn1 \uart_phy_tx_data_reg[0]  ( .D(n4113), .CP(n68), .QN(n3385) );
  dfnrq1 sys_uart_tx_reg ( .D(n4112), .CP(n2344), .Q(sys_uart_tx) );
  dfnrq1 uart_tx_trigger_d_reg ( .D(N5707), .CP(n2353), .Q(uart_tx_trigger_d)
         );
  dfnrn1 \uart_pending_r_reg[0]  ( .D(n4104), .CP(n2354), .QN(n3377) );
  dfnrn1 uart_pending_re_reg ( .D(N5711), .CP(n42), .QN(n3246) );
  dfnrn1 uart_tx_pending_reg ( .D(n4103), .CP(n2348), .QN(n3376) );
  dfnrq1 mgmtsoc_enable_storage_reg ( .D(n4133), .CP(n2348), .Q(mgmtsoc_zero2)
         );
  dfnrq1 mgmtsoc_update_value_re_reg ( .D(N5358), .CP(n2343), .Q(
        mgmtsoc_update_value_re) );
  dfnrn1 \mgmtsoc_value_status_reg[24]  ( .D(n4143), .CP(n14), .QN(n3393) );
  dfnrq1 mgmtsoc_update_value_storage_reg ( .D(n4168), .CP(n2353), .Q(
        csrbank10_update_value0_w) );
  dfnrq1 mgmtsoc_en_storage_reg ( .D(n4169), .CP(n2338), .Q(csrbank10_en0_w)
         );
  dfnrq1 mgmtsoc_pending_re_reg ( .D(N5395), .CP(n2350), .Q(mgmtsoc_pending_re) );
  dfnrq1 mgmtsoc_pending_r_reg ( .D(n4135), .CP(n2348), .Q(mgmtsoc_pending_r)
         );
  dfnrn1 \mgmtsoc_reload_storage_reg[31]  ( .D(n4170), .CP(n2350), .QN(n3418)
         );
  dfnrn1 \mgmtsoc_reload_storage_reg[24]  ( .D(n4177), .CP(n2358), .QN(n3425)
         );
  dfnrn1 \mgmtsoc_reload_storage_reg[15]  ( .D(n4186), .CP(n10), .QN(n3434) );
  dfnrn1 \mgmtsoc_reload_storage_reg[7]  ( .D(n4194), .CP(n2343), .QN(n3442)
         );
  dfnrn1 \mgmtsoc_reload_storage_reg[0]  ( .D(n4201), .CP(n39), .QN(n3245) );
  dfnrn1 \mgmtsoc_load_storage_reg[15]  ( .D(n4218), .CP(n16), .QN(n3465) );
  dfnrn1 \mgmtsoc_value_reg[15]  ( .D(N5415), .CP(n2360), .QN(n3244) );
  dfnrn1 \mgmtsoc_value_status_reg[15]  ( .D(n4152), .CP(n79), .QN(n3402) );
  dfnrn1 \mgmtsoc_load_storage_reg[7]  ( .D(n4226), .CP(n2350), .QN(n3473) );
  dfnrn1 \mgmtsoc_value_reg[7]  ( .D(N5407), .CP(n44), .QN(n3243) );
  dfnrn1 \mgmtsoc_value_status_reg[7]  ( .D(n4160), .CP(n2343), .QN(n3410) );
  dfnrn1 \mgmtsoc_load_storage_reg[0]  ( .D(n4233), .CP(n44), .QN(n3480) );
  dfnrn1 \mgmtsoc_value_reg[0]  ( .D(N5400), .CP(n2344), .QN(n3242) );
  dfnrn1 \mgmtsoc_value_status_reg[0]  ( .D(n4167), .CP(n2338), .QN(n3417) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[15]  ( .D(N4709), .CP(n44), .Q(
        interface10_bank_bus_dat_r[15]) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[7]  ( .D(N4701), .CP(n2344), .Q(
        interface10_bank_bus_dat_r[7]) );
  dfnrn1 gpioin0_enable_storage_reg ( .D(n4080), .CP(n10), .QN(n3241) );
  dfnrq1 gpioin0_gpioin0_edge_storage_reg ( .D(n4083), .CP(n40), .Q(
        csrbank13_edge0_w) );
  dfnrq1 gpioin0_gpioin0_mode_storage_reg ( .D(n4084), .CP(n45), .Q(
        csrbank13_mode0_w) );
  dfnrq1 gpioin0_gpioin0_trigger_d_reg ( .D(N6207), .CP(n44), .Q(
        gpioin0_gpioin0_trigger_d) );
  dfnrq1 gpioin0_pending_re_reg ( .D(N6265), .CP(n2348), .Q(gpioin0_pending_re) );
  dfnrq1 gpioin0_pending_r_reg ( .D(n4082), .CP(n68), .Q(gpioin0_pending_r) );
  dfnrn1 gpioin0_gpioin0_pending_reg ( .D(n4081), .CP(n69), .QN(n3240) );
  dfnrq1 \interface13_bank_bus_dat_r_reg[0]  ( .D(N4822), .CP(n2355), .Q(
        \interface13_bank_bus_dat_r[0] ) );
  dfnrq1 spi_master_loopback_storage_reg ( .D(n4268), .CP(n2344), .Q(
        spi_master_loopback) );
  dfnrn1 \spi_master_mosi_storage_reg[7]  ( .D(n4292), .CP(n2353), .QN(n3239)
         );
  dfnrn1 \spi_master_mosi_data_reg[7]  ( .D(n4239), .CP(n2338), .QN(n3486) );
  dfnrn1 \spi_master_mosi_storage_reg[0]  ( .D(n4293), .CP(n41), .QN(n3487) );
  dfnrn1 \spi_master_control_storage_reg[7]  ( .D(n4302), .CP(n2341), .QN(
        n3496) );
  dfnrn1 \spi_master_control_storage_reg[0]  ( .D(n4309), .CP(n77), .QN(n3238)
         );
  dfnrq1 spi_master_control_re_reg ( .D(N5618), .CP(n10), .Q(
        spi_master_control_re) );
  dfnrn1 \spi_master_cs_storage_reg[15]  ( .D(n4270), .CP(n44), .QN(n3488) );
  dfnrq1 \spi_master_cs_storage_reg[7]  ( .D(n4278), .CP(n16), .Q(
        csrbank9_cs0_w[7]) );
  dfnrq1 \spi_master_cs_storage_reg[0]  ( .D(n4285), .CP(n78), .Q(
        csrbank9_cs0_w[0]) );
  dfnrn1 \spimaster_storage_reg[15]  ( .D(n4252), .CP(n39), .QN(n3237) );
  dfnrq1 \spimaster_storage_reg[7]  ( .D(n4260), .CP(n2343), .Q(
        spi_master_clk_divider0[7]) );
  dfnrn1 \spimaster_storage_reg[0]  ( .D(n4267), .CP(n67), .QN(n3236) );
  dfnrn1 \user_irq_ena_storage_reg[0]  ( .D(n4054), .CP(n13), .QN(n3235) );
  dfnrq1 \interface19_bank_bus_dat_r_reg[0]  ( .D(N4995), .CP(n39), .Q(
        interface19_bank_bus_dat_r[0]) );
  dfnrn1 gpioin5_enable_storage_reg ( .D(n4055), .CP(n2353), .QN(n3234) );
  dfnrq1 gpioin5_gpioin5_edge_storage_reg ( .D(n4058), .CP(n2359), .Q(
        csrbank18_edge0_w) );
  dfnrq1 gpioin5_gpioin5_mode_storage_reg ( .D(n4059), .CP(n29), .Q(
        csrbank18_mode0_w) );
  dfnrq1 gpioin5_gpioin5_trigger_d_reg ( .D(N6247), .CP(n45), .Q(
        gpioin5_gpioin5_trigger_d) );
  dfnrq1 gpioin5_pending_re_reg ( .D(N6290), .CP(n77), .Q(gpioin5_pending_re)
         );
  dfnrq1 gpioin5_pending_r_reg ( .D(n4057), .CP(n2341), .Q(gpioin5_pending_r)
         );
  dfnrn1 gpioin5_gpioin5_pending_reg ( .D(n4056), .CP(n45), .QN(n3233) );
  dfnrq1 \interface18_bank_bus_dat_r_reg[0]  ( .D(N4982), .CP(n40), .Q(
        \interface18_bank_bus_dat_r[0] ) );
  dfnrn1 gpioin4_enable_storage_reg ( .D(n4060), .CP(n13), .QN(n3232) );
  dfnrq1 gpioin4_gpioin4_edge_storage_reg ( .D(n4063), .CP(n2339), .Q(
        csrbank17_edge0_w) );
  dfnrq1 gpioin4_gpioin4_mode_storage_reg ( .D(n4064), .CP(n2349), .Q(
        csrbank17_mode0_w) );
  dfnrq1 gpioin4_gpioin4_trigger_d_reg ( .D(N6239), .CP(n2356), .Q(
        gpioin4_gpioin4_trigger_d) );
  dfnrq1 gpioin4_pending_re_reg ( .D(N6285), .CP(n2351), .Q(gpioin4_pending_re) );
  dfnrq1 gpioin4_pending_r_reg ( .D(n4062), .CP(n2346), .Q(gpioin4_pending_r)
         );
  dfnrn1 gpioin4_gpioin4_pending_reg ( .D(n4061), .CP(n78), .QN(n3231) );
  dfnrq1 \interface17_bank_bus_dat_r_reg[0]  ( .D(N4950), .CP(n2350), .Q(
        \interface17_bank_bus_dat_r[0] ) );
  dfnrn1 gpioin3_enable_storage_reg ( .D(n4065), .CP(n19), .QN(n3230) );
  dfnrq1 gpioin3_gpioin3_edge_storage_reg ( .D(n4068), .CP(n2353), .Q(
        csrbank16_edge0_w) );
  dfnrq1 gpioin3_gpioin3_mode_storage_reg ( .D(n4069), .CP(n2339), .Q(
        csrbank16_mode0_w) );
  dfnrq1 gpioin3_gpioin3_trigger_d_reg ( .D(N6231), .CP(n14), .Q(
        gpioin3_gpioin3_trigger_d) );
  dfnrq1 gpioin3_pending_re_reg ( .D(N6280), .CP(n42), .Q(gpioin3_pending_re)
         );
  dfnrq1 gpioin3_pending_r_reg ( .D(n4067), .CP(n2350), .Q(gpioin3_pending_r)
         );
  dfnrn1 gpioin3_gpioin3_pending_reg ( .D(n4066), .CP(n19), .QN(n3229) );
  dfnrq1 \interface16_bank_bus_dat_r_reg[0]  ( .D(N4918), .CP(n78), .Q(
        \interface16_bank_bus_dat_r[0] ) );
  dfnrq1 uart_enabled_storage_reg ( .D(n4085), .CP(n78), .Q(uart_enabled_o) );
  dfnrq1 \interface12_bank_bus_dat_r_reg[0]  ( .D(N4790), .CP(n68), .Q(
        \interface12_bank_bus_dat_r[0] ) );
  dfnrq1 spi_enabled_storage_reg ( .D(n4310), .CP(n2355), .Q(spi_enabled) );
  dfnrq1 \interface8_bank_bus_dat_r_reg[0]  ( .D(N4516), .CP(n2351), .Q(
        \interface8_bank_bus_dat_r[0] ) );
  dfnrq1 debug_oeb_storage_reg ( .D(n4942), .CP(n40), .Q(debug_oeb) );
  dfnrq1 debug_mode_storage_reg ( .D(n4943), .CP(n68), .Q(debug_mode) );
  dfnrn1 mprj_wb_iena_storage_reg ( .D(n4311), .CP(n2349), .QN(n3228) );
  dfnrq1 \interface7_bank_bus_dat_r_reg[0]  ( .D(N4505), .CP(n2341), .Q(
        \interface7_bank_bus_dat_r[0] ) );
  dfnrn1 \la_oe_storage_reg[39]  ( .D(n4528), .CP(n2346), .QN(la_oenb[39]) );
  dfnrn1 \la_oe_storage_reg[32]  ( .D(n4535), .CP(n2355), .QN(la_oenb[32]) );
  dfnrn1 \la_ien_storage_reg[103]  ( .D(n4592), .CP(n2355), .QN(la_iena[103])
         );
  dfnrn1 \la_ien_storage_reg[96]  ( .D(n4599), .CP(n2343), .QN(la_iena[96]) );
  dfnrn1 \la_oe_storage_reg[103]  ( .D(n4464), .CP(n2353), .QN(la_oenb[103])
         );
  dfnrn1 \la_oe_storage_reg[96]  ( .D(n4471), .CP(n2343), .QN(la_oenb[96]) );
  dfnrn1 \la_ien_storage_reg[71]  ( .D(n4624), .CP(n2344), .QN(la_iena[71]) );
  dfnrn1 \la_ien_storage_reg[64]  ( .D(n4631), .CP(n19), .QN(la_iena[64]) );
  dfnrn1 \la_ien_storage_reg[39]  ( .D(n4656), .CP(n78), .QN(la_iena[39]) );
  dfnrn1 \la_ien_storage_reg[32]  ( .D(n4663), .CP(n2356), .QN(la_iena[32]) );
  dfnrn1 \la_ien_storage_reg[7]  ( .D(n4688), .CP(n2361), .QN(la_iena[7]) );
  dfnrn1 \la_ien_storage_reg[0]  ( .D(n4695), .CP(n13), .QN(la_iena[0]) );
  dfnrq1 \la_out_storage_reg[103]  ( .D(n4336), .CP(n45), .Q(la_output[103])
         );
  dfnrq1 \la_out_storage_reg[96]  ( .D(n4343), .CP(n2348), .Q(la_output[96])
         );
  dfnrq1 \la_out_storage_reg[71]  ( .D(n4368), .CP(n2343), .Q(la_output[71])
         );
  dfnrq1 \la_out_storage_reg[64]  ( .D(n4375), .CP(n2356), .Q(la_output[64])
         );
  dfnrn1 \la_out_storage_reg[39]  ( .D(n4400), .CP(n44), .QN(n3227) );
  dfnrn1 \la_out_storage_reg[32]  ( .D(n4407), .CP(n2354), .QN(n3226) );
  dfnrn1 \la_out_storage_reg[7]  ( .D(n4432), .CP(n16), .QN(n3225) );
  dfnrn1 \la_out_storage_reg[0]  ( .D(n4439), .CP(n2339), .QN(n3224) );
  dfnrn1 \la_oe_storage_reg[71]  ( .D(n4496), .CP(n2355), .QN(la_oenb[71]) );
  dfnrn1 \la_oe_storage_reg[64]  ( .D(n4503), .CP(n2349), .QN(la_oenb[64]) );
  dfnrn1 \la_oe_storage_reg[7]  ( .D(n4560), .CP(n78), .QN(la_oenb[7]) );
  dfnrn1 \la_oe_storage_reg[0]  ( .D(n4567), .CP(n2339), .QN(la_oenb[0]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[7]  ( .D(N4470), .CP(n2344), .Q(
        interface6_bank_bus_dat_r[7]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[0]  ( .D(N4463), .CP(n2346), .Q(
        interface6_bank_bus_dat_r[0]) );
  dfnrq1 gpio_oe_storage_reg ( .D(n4697), .CP(n30), .Q(csrbank5_oe0_w) );
  dfnrq1 gpio_mode1_storage_reg ( .D(n4700), .CP(n65), .Q(gpio_mode1_pad) );
  dfnrn1 gpio_out_storage_reg ( .D(n4696), .CP(n19), .QN(n3223) );
  dfnrn1 gpio_ien_storage_reg ( .D(n4698), .CP(n19), .QN(gpio_inenb_pad) );
  dfnrq1 gpio_mode0_storage_reg ( .D(n4699), .CP(n41), .Q(gpio_mode0_pad) );
  dfnrq1 \interface5_bank_bus_dat_r_reg[0]  ( .D(N4331), .CP(n13), .Q(
        \interface5_bank_bus_dat_r[0] ) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[0]  ( .D(N4292), .CP(n2350), .Q(
        interface4_bank_bus_dat_r[0]) );
  dfnrn1 mgmtsoc_master_cs_storage_reg ( .D(n4899), .CP(n2354), .QN(n3222) );
  dfnrq1 mgmtsoc_master_tx_fifo_source_valid_reg ( .D(n4778), .CP(n2354), .Q(
        mgmtsoc_port_master_user_port_sink_valid) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[0]  ( .D(n4777), .CP(
        n40), .QN(n3552) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[7]  ( .D(n4770), .CP(
        n67), .QN(n3545) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[7]  ( .D(n4891), .CP(n41), .QN(
        n3588) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[0]  ( .D(n4898), .CP(n68), .QN(
        n3520) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[0]  ( .D(n4745), .CP(
        n45), .QN(n3519) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[7]  ( .D(n4900), .CP(n2339), .QN(
        n3590) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[0]  ( .D(n4907), .CP(n2341), .QN(
        n3595) );
  dfnrq1 \interface2_bank_bus_dat_r_reg[0]  ( .D(N4152), .CP(n2344), .Q(
        \interface2_bank_bus_dat_r[0] ) );
  dfnrq1 \interface1_bank_bus_dat_r_reg[0]  ( .D(N4141), .CP(n45), .Q(
        \interface1_bank_bus_dat_r[0] ) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[7]  ( .D(n4932), .CP(n2349), .QN(n3620)
         );
  dfnrn1 \mgmtsoc_scratch_storage_reg[0]  ( .D(n4939), .CP(n2346), .QN(n3627)
         );
  dfnrq1 \mgmtsoc_reset_storage_reg[0]  ( .D(n4941), .CP(n2338), .Q(
        csrbank0_reset0_w[0]) );
  dfnrq1 mgmtsoc_reset_re_reg ( .D(N5168), .CP(n2346), .Q(mgmtsoc_reset_re) );
  dfnrq1 \slave_sel_r_reg[2]  ( .D(N6300), .CP(n2355), .Q(slave_sel_r[2]) );
  dfnrq1 dff2_bus_ack_reg ( .D(N5433), .CP(n2356), .Q(dff2_bus_ack) );
  dfnrq1 \slave_sel_r_reg[1]  ( .D(N6299), .CP(n20), .Q(slave_sel_r[1]) );
  dfnrq1 dff_bus_ack_reg ( .D(N5432), .CP(n2338), .Q(dff_bus_ack) );
  dfnrq1 \slave_sel_r_reg[5]  ( .D(N6303), .CP(n77), .Q(slave_sel_r[5]) );
  dfnrq1 \slave_sel_r_reg[3]  ( .D(N6301), .CP(n20), .Q(slave_sel_r[3]) );
  dfnrq1 \slave_sel_r_reg[4]  ( .D(N6302), .CP(n2344), .Q(slave_sel_r[4]) );
  dfnrq1 \dbg_uart_address_reg[30]  ( .D(n4874), .CP(n77), .Q(
        dbg_uart_address[30]) );
  dfnrq1 \dbg_uart_address_reg[31]  ( .D(n4978), .CP(n67), .Q(
        dbg_uart_address[31]) );
  dfnrq1 \count_reg[19]  ( .D(n4833), .CP(n45), .Q(count[19]) );
  dfnrq1 \count_reg[0]  ( .D(n4832), .CP(n2348), .Q(count[0]) );
  dfnrq1 \count_reg[1]  ( .D(n4814), .CP(n79), .Q(count[1]) );
  dfnrq1 \count_reg[2]  ( .D(n4815), .CP(n69), .Q(count[2]) );
  dfnrq1 \count_reg[3]  ( .D(n4816), .CP(n65), .Q(count[3]) );
  dfnrq1 \count_reg[4]  ( .D(n4817), .CP(n41), .Q(count[4]) );
  dfnrq1 \count_reg[5]  ( .D(n4818), .CP(n2344), .Q(count[5]) );
  dfnrq1 \count_reg[6]  ( .D(n4819), .CP(n2338), .Q(count[6]) );
  dfnrq1 \count_reg[7]  ( .D(n4820), .CP(n2353), .Q(count[7]) );
  dfnrq1 \count_reg[8]  ( .D(n4821), .CP(n2348), .Q(count[8]) );
  dfnrq1 \count_reg[9]  ( .D(n4822), .CP(n2343), .Q(count[9]) );
  dfnrq1 \count_reg[10]  ( .D(n4823), .CP(n2339), .Q(count[10]) );
  dfnrq1 \count_reg[11]  ( .D(n4824), .CP(n2356), .Q(count[11]) );
  dfnrq1 \count_reg[12]  ( .D(n4825), .CP(n2349), .Q(count[12]) );
  dfnrq1 \count_reg[13]  ( .D(n4826), .CP(n2350), .Q(count[13]) );
  dfnrq1 \count_reg[14]  ( .D(n4827), .CP(n29), .Q(count[14]) );
  dfnrq1 \count_reg[15]  ( .D(n4828), .CP(n2353), .Q(count[15]) );
  dfnrq1 \count_reg[16]  ( .D(n4829), .CP(n30), .Q(count[16]) );
  dfnrq1 \count_reg[17]  ( .D(n4830), .CP(n78), .Q(count[17]) );
  dfnrq1 \count_reg[18]  ( .D(n4831), .CP(n68), .Q(count[18]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[31]  ( .D(n4051), .CP(n19), .Q(
        mgmtsoc_bus_errors_status[31]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[0]  ( .D(n4050), .CP(n40), .Q(
        mgmtsoc_bus_errors_status[0]) );
  dfnrq1 \interface0_bank_bus_dat_r_reg[0]  ( .D(N4099), .CP(n2354), .Q(
        interface0_bank_bus_dat_r[0]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[1]  ( .D(n4020), .CP(n2338), .Q(
        mgmtsoc_bus_errors_status[1]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[2]  ( .D(n4021), .CP(n2350), .Q(
        mgmtsoc_bus_errors_status[2]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[3]  ( .D(n4022), .CP(n2353), .Q(
        mgmtsoc_bus_errors_status[3]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[4]  ( .D(n4023), .CP(n2353), .Q(
        mgmtsoc_bus_errors_status[4]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[5]  ( .D(n4024), .CP(n2343), .Q(
        mgmtsoc_bus_errors_status[5]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[6]  ( .D(n4025), .CP(n65), .Q(
        mgmtsoc_bus_errors_status[6]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[7]  ( .D(n4026), .CP(n79), .Q(
        mgmtsoc_bus_errors_status[7]) );
  dfnrq1 \interface0_bank_bus_dat_r_reg[7]  ( .D(N4106), .CP(n69), .Q(
        interface0_bank_bus_dat_r[7]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[8]  ( .D(n4027), .CP(n2349), .Q(
        mgmtsoc_bus_errors_status[8]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[9]  ( .D(n4028), .CP(n42), .Q(
        mgmtsoc_bus_errors_status[9]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[10]  ( .D(n4029), .CP(n2343), .Q(
        mgmtsoc_bus_errors_status[10]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[11]  ( .D(n4030), .CP(n2348), .Q(
        mgmtsoc_bus_errors_status[11]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[12]  ( .D(n4031), .CP(n2338), .Q(
        mgmtsoc_bus_errors_status[12]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[13]  ( .D(n4032), .CP(n2344), .Q(
        mgmtsoc_bus_errors_status[13]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[14]  ( .D(n4033), .CP(n2351), .Q(
        mgmtsoc_bus_errors_status[14]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[15]  ( .D(n4034), .CP(n2353), .Q(
        mgmtsoc_bus_errors_status[15]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[16]  ( .D(n4035), .CP(n2341), .Q(
        mgmtsoc_bus_errors_status[16]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[17]  ( .D(n4036), .CP(n2346), .Q(
        mgmtsoc_bus_errors_status[17]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[18]  ( .D(n4037), .CP(n39), .Q(
        mgmtsoc_bus_errors_status[18]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[19]  ( .D(n4038), .CP(n44), .Q(
        mgmtsoc_bus_errors_status[19]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[20]  ( .D(n4039), .CP(n67), .Q(
        mgmtsoc_bus_errors_status[20]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[21]  ( .D(n4040), .CP(n77), .Q(
        mgmtsoc_bus_errors_status[21]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[22]  ( .D(n4041), .CP(n2351), .Q(
        mgmtsoc_bus_errors_status[22]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[23]  ( .D(n4042), .CP(n2353), .Q(
        mgmtsoc_bus_errors_status[23]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[24]  ( .D(n4043), .CP(n2341), .Q(
        mgmtsoc_bus_errors_status[24]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[25]  ( .D(n4044), .CP(n2346), .Q(
        mgmtsoc_bus_errors_status[25]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[26]  ( .D(n4045), .CP(n2350), .Q(
        mgmtsoc_bus_errors_status[26]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[27]  ( .D(n4046), .CP(n2353), .Q(
        mgmtsoc_bus_errors_status[27]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[28]  ( .D(n4047), .CP(n14), .Q(
        mgmtsoc_bus_errors_status[28]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[29]  ( .D(n4048), .CP(n20), .Q(
        mgmtsoc_bus_errors_status[29]) );
  dfnrq1 \mgmtsoc_bus_errors_reg[30]  ( .D(n4049), .CP(n2354), .Q(
        mgmtsoc_bus_errors_status[30]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[8]  ( .D(n5050), .CP(n2353), .Q(
        mgmtsoc_litespimmap_count[8]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[0]  ( .D(n5049), .CP(n2354), .Q(
        mgmtsoc_litespimmap_count[0]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[1]  ( .D(n5042), .CP(n2348), .Q(
        mgmtsoc_litespimmap_count[1]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[2]  ( .D(n5043), .CP(n77), .Q(
        mgmtsoc_litespimmap_count[2]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[3]  ( .D(n5044), .CP(n67), .Q(
        mgmtsoc_litespimmap_count[3]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[4]  ( .D(n5045), .CP(n44), .Q(
        mgmtsoc_litespimmap_count[4]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[5]  ( .D(n5046), .CP(n39), .Q(
        mgmtsoc_litespimmap_count[5]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[6]  ( .D(n5047), .CP(n19), .Q(
        mgmtsoc_litespimmap_count[6]) );
  dfnrq1 \mgmtsoc_litespimmap_count_reg[7]  ( .D(n5048), .CP(n13), .Q(
        mgmtsoc_litespimmap_count[7]) );
  dfnrq1 mgmtsoc_litespimmap_burst_cs_reg ( .D(n5041), .CP(n2341), .Q(
        mgmtsoc_litespimmap_burst_cs) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[28]  ( .D(n4785), .CP(n2346), .Q(
        mgmtsoc_litespimmap_burst_adr[28]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[27]  ( .D(n4786), .CP(n40), .Q(
        mgmtsoc_litespimmap_burst_adr[27]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[26]  ( .D(n4787), .CP(n45), .Q(
        mgmtsoc_litespimmap_burst_adr[26]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[25]  ( .D(n4788), .CP(n68), .Q(
        mgmtsoc_litespimmap_burst_adr[25]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[24]  ( .D(n4789), .CP(n78), .Q(
        mgmtsoc_litespimmap_burst_adr[24]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[23]  ( .D(n4790), .CP(n2351), .Q(
        mgmtsoc_litespimmap_burst_adr[23]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[22]  ( .D(n4791), .CP(n2354), .Q(
        mgmtsoc_litespimmap_burst_adr[22]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[21]  ( .D(n4792), .CP(n2341), .Q(
        mgmtsoc_litespimmap_burst_adr[21]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[20]  ( .D(n4793), .CP(n2346), .Q(
        mgmtsoc_litespimmap_burst_adr[20]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[19]  ( .D(n4794), .CP(n2348), .Q(
        mgmtsoc_litespimmap_burst_adr[19]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[18]  ( .D(n4795), .CP(n2355), .Q(
        mgmtsoc_litespimmap_burst_adr[18]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[17]  ( .D(n4796), .CP(n2338), .Q(
        mgmtsoc_litespimmap_burst_adr[17]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[16]  ( .D(n4797), .CP(n2344), .Q(
        mgmtsoc_litespimmap_burst_adr[16]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[15]  ( .D(n4798), .CP(n2356), .Q(
        mgmtsoc_litespimmap_burst_adr[15]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[14]  ( .D(n4799), .CP(n30), .Q(
        mgmtsoc_litespimmap_burst_adr[14]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[13]  ( .D(n4800), .CP(n2350), .Q(
        mgmtsoc_litespimmap_burst_adr[13]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[12]  ( .D(n4801), .CP(n29), .Q(
        mgmtsoc_litespimmap_burst_adr[12]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[11]  ( .D(n4802), .CP(n41), .Q(
        mgmtsoc_litespimmap_burst_adr[11]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[10]  ( .D(n4803), .CP(n65), .Q(
        mgmtsoc_litespimmap_burst_adr[10]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[9]  ( .D(n4804), .CP(n69), .Q(
        mgmtsoc_litespimmap_burst_adr[9]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[8]  ( .D(n4805), .CP(n79), .Q(
        mgmtsoc_litespimmap_burst_adr[8]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[7]  ( .D(n4806), .CP(n30), .Q(
        mgmtsoc_litespimmap_burst_adr[7]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[6]  ( .D(n4807), .CP(n30), .Q(
        mgmtsoc_litespimmap_burst_adr[6]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[5]  ( .D(n4808), .CP(n29), .Q(
        mgmtsoc_litespimmap_burst_adr[5]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[4]  ( .D(n4809), .CP(n29), .Q(
        mgmtsoc_litespimmap_burst_adr[4]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[3]  ( .D(n4810), .CP(n2349), .Q(
        mgmtsoc_litespimmap_burst_adr[3]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[2]  ( .D(n4811), .CP(n2354), .Q(
        mgmtsoc_litespimmap_burst_adr[2]) );
  dfnrq1 \mgmtsoc_litespimmap_burst_adr_reg[0]  ( .D(n4812), .CP(n2343), .Q(
        mgmtsoc_litespimmap_burst_adr[0]) );
  dfnrn1 \mgmtsoc_litespisdrphycore_count_reg[3]  ( .D(n4782), .CP(n2351), 
        .QN(n3553) );
  dfnrq1 \mgmtsoc_litespisdrphycore_count_reg[0]  ( .D(n4781), .CP(n42), .Q(
        mgmtsoc_litespisdrphycore_count[0]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_count_reg[1]  ( .D(n4779), .CP(n2346), .Q(
        mgmtsoc_litespisdrphycore_count[1]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_count_reg[2]  ( .D(n4780), .CP(n2341), .Q(
        mgmtsoc_litespisdrphycore_count[2]) );
  dfnrq1 mgmtsoc_master_rx_fifo_source_valid_reg ( .D(n4734), .CP(n2354), .Q(
        \mgmtsoc_master_status_status[1] ) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[1]  ( .D(n3698), .CP(
        n30), .QN(n3353) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[1]  ( .D(N4244), .CP(n2343), .Q(
        interface3_bank_bus_dat_r[1]) );
  dfnrn1 \dbg_uart_data_reg[1]  ( .D(n4872), .CP(n2356), .QN(n3574) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[1]  ( .D(n3221), .CP(n2349), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[1]) );
  dfnrq1 \storage_reg[0][1]  ( .D(n3878), .CP(n2348), .Q(\storage[0][1] ) );
  dfnrq1 \storage_reg[1][1]  ( .D(n3886), .CP(n2356), .Q(\storage[1][1] ) );
  dfnrq1 \storage_reg[2][1]  ( .D(n3894), .CP(n2338), .Q(\storage[2][1] ) );
  dfnrq1 \storage_reg[3][1]  ( .D(n3902), .CP(n2344), .Q(\storage[3][1] ) );
  dfnrq1 \storage_reg[4][1]  ( .D(n3910), .CP(n2355), .Q(\storage[4][1] ) );
  dfnrq1 \storage_reg[5][1]  ( .D(n3918), .CP(n30), .Q(\storage[5][1] ) );
  dfnrq1 \storage_reg[6][1]  ( .D(n3926), .CP(n2350), .Q(\storage[6][1] ) );
  dfnrq1 \storage_reg[7][1]  ( .D(n3934), .CP(n29), .Q(\storage[7][1] ) );
  dfnrq1 \storage_reg[8][1]  ( .D(n3942), .CP(n39), .Q(\storage[8][1] ) );
  dfnrq1 \storage_reg[9][1]  ( .D(n3950), .CP(n44), .Q(\storage[9][1] ) );
  dfnrq1 \storage_reg[10][1]  ( .D(n3958), .CP(n67), .Q(\storage[10][1] ) );
  dfnrq1 \storage_reg[11][1]  ( .D(n3966), .CP(n77), .Q(\storage[11][1] ) );
  dfnrq1 \storage_reg[12][1]  ( .D(n3974), .CP(n21), .Q(\storage[12][1] ) );
  dfnrq1 \storage_reg[13][1]  ( .D(n3982), .CP(n2356), .Q(\storage[13][1] ) );
  dfnrq1 \storage_reg[14][1]  ( .D(n3990), .CP(n10), .Q(\storage[14][1] ) );
  dfnrq1 \storage_reg[15][1]  ( .D(n3998), .CP(n16), .Q(\storage[15][1] ) );
  dfnrn1 \mgmtsoc_reload_storage_reg[1]  ( .D(n4200), .CP(n2348), .QN(n3448)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[1]  ( .D(n4232), .CP(n67), .QN(n3479) );
  dfnrn1 \mgmtsoc_value_reg[1]  ( .D(N5401), .CP(n2344), .QN(n3220) );
  dfnrn1 \mgmtsoc_value_status_reg[1]  ( .D(n4166), .CP(n44), .QN(n3416) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[1]  ( .D(N4695), .CP(n2349), .Q(
        interface10_bank_bus_dat_r[1]) );
  dfnrq1 \spimaster_storage_reg[1]  ( .D(n4266), .CP(n2339), .Q(
        spi_master_clk_divider0[1]) );
  dfnrq1 \spi_master_cs_storage_reg[1]  ( .D(n4284), .CP(n42), .Q(
        csrbank9_cs0_w[1]) );
  dfnrn1 \spi_master_mosi_storage_reg[1]  ( .D(n4286), .CP(n77), .QN(n3219) );
  dfnrn1 \spi_master_mosi_data_reg[1]  ( .D(n4245), .CP(n45), .QN(n3481) );
  dfnrn1 \spi_master_control_storage_reg[1]  ( .D(n4308), .CP(n2353), .QN(
        n3502) );
  dfnrq1 \la_out_storage_reg[97]  ( .D(n4342), .CP(n2349), .Q(la_output[97])
         );
  dfnrq1 \la_out_storage_reg[65]  ( .D(n4374), .CP(n2338), .Q(la_output[65])
         );
  dfnrn1 \la_out_storage_reg[33]  ( .D(n4406), .CP(n10), .QN(n3218) );
  dfnrn1 \la_out_storage_reg[1]  ( .D(n4438), .CP(n13), .QN(n3217) );
  dfnrn1 \la_oe_storage_reg[97]  ( .D(n4470), .CP(n40), .QN(la_oenb[97]) );
  dfnrn1 \la_oe_storage_reg[65]  ( .D(n4502), .CP(n40), .QN(la_oenb[65]) );
  dfnrn1 \la_oe_storage_reg[33]  ( .D(n4534), .CP(n69), .QN(la_oenb[33]) );
  dfnrn1 \la_oe_storage_reg[1]  ( .D(n4566), .CP(n2339), .QN(la_oenb[1]) );
  dfnrn1 \la_ien_storage_reg[97]  ( .D(n4598), .CP(n2348), .QN(la_iena[97]) );
  dfnrn1 \la_ien_storage_reg[65]  ( .D(n4630), .CP(n29), .QN(la_iena[65]) );
  dfnrn1 \la_ien_storage_reg[33]  ( .D(n4662), .CP(n2346), .QN(la_iena[33]) );
  dfnrn1 \la_ien_storage_reg[1]  ( .D(n4694), .CP(n2351), .QN(la_iena[1]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[1]  ( .D(N4464), .CP(n2346), .Q(
        interface6_bank_bus_dat_r[1]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[1]  ( .D(n4776), .CP(
        n42), .QN(n3551) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[1]  ( .D(n4897), .CP(n2355), 
        .QN(n3518) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[1]  ( .D(n4744), .CP(
        n2351), .QN(n3517) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[1]  ( .D(n4906), .CP(n10), .QN(n3594) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[1]  ( .D(n4938), .CP(n2339), .QN(n3626)
         );
  dfnrn1 \user_irq_ena_storage_reg[1]  ( .D(n4053), .CP(n2341), .QN(n3216) );
  dfnrq1 \interface19_bank_bus_dat_r_reg[1]  ( .D(N4996), .CP(n2343), .Q(
        interface19_bank_bus_dat_r[1]) );
  dfnrn1 \uart_enable_storage_reg[1]  ( .D(n4086), .CP(n77), .QN(n3373) );
  dfnrn1 \uart_pending_r_reg[1]  ( .D(n4102), .CP(n42), .QN(n3215) );
  dfnrn1 uart_rx_fifo_readable_reg ( .D(n4101), .CP(n2344), .QN(n3375) );
  dfnrn1 \uart_rx_fifo_level0_reg[1]  ( .D(n4093), .CP(n2344), .QN(n3214) );
  dfnrq1 \uart_rx_fifo_produce_reg[0]  ( .D(n3867), .CP(n29), .Q(
        uart_rx_fifo_wrport_adr[0]) );
  dfnrq1 \uart_rx_fifo_produce_reg[1]  ( .D(n3866), .CP(n29), .Q(
        uart_rx_fifo_wrport_adr[1]) );
  dfnrq1 \uart_rx_fifo_produce_reg[2]  ( .D(n3865), .CP(n30), .Q(
        uart_rx_fifo_wrport_adr[2]) );
  dfnrq1 \storage_1_reg[7][7]  ( .D(n3792), .CP(n2351), .Q(\storage_1[7][7] )
         );
  dfnrq1 \storage_1_reg[7][6]  ( .D(n3793), .CP(n2356), .Q(\storage_1[7][6] )
         );
  dfnrq1 \storage_1_reg[7][5]  ( .D(n3794), .CP(n2341), .Q(\storage_1[7][5] )
         );
  dfnrq1 \storage_1_reg[7][4]  ( .D(n3795), .CP(n2346), .Q(\storage_1[7][4] )
         );
  dfnrq1 \storage_1_reg[7][3]  ( .D(n3796), .CP(n39), .Q(\storage_1[7][3] ) );
  dfnrq1 \storage_1_reg[7][2]  ( .D(n3797), .CP(n44), .Q(\storage_1[7][2] ) );
  dfnrq1 \storage_1_reg[7][1]  ( .D(n3798), .CP(n67), .Q(\storage_1[7][1] ) );
  dfnrq1 \storage_1_reg[7][0]  ( .D(n3799), .CP(n77), .Q(\storage_1[7][0] ) );
  dfnrq1 \uart_rx_fifo_produce_reg[3]  ( .D(n3864), .CP(n30), .Q(
        uart_rx_fifo_wrport_adr[3]) );
  dfnrq1 \storage_1_reg[5][7]  ( .D(n3776), .CP(n2351), .Q(\storage_1[5][7] )
         );
  dfnrq1 \storage_1_reg[5][6]  ( .D(n3777), .CP(n2356), .Q(\storage_1[5][6] )
         );
  dfnrq1 \storage_1_reg[5][5]  ( .D(n3778), .CP(n2341), .Q(\storage_1[5][5] )
         );
  dfnrq1 \storage_1_reg[5][4]  ( .D(n3779), .CP(n2346), .Q(\storage_1[5][4] )
         );
  dfnrq1 \storage_1_reg[5][3]  ( .D(n3780), .CP(n2350), .Q(\storage_1[5][3] )
         );
  dfnrq1 \storage_1_reg[5][2]  ( .D(n3781), .CP(n2354), .Q(\storage_1[5][2] )
         );
  dfnrq1 \storage_1_reg[5][1]  ( .D(n3782), .CP(n11), .Q(\storage_1[5][1] ) );
  dfnrq1 \storage_1_reg[5][0]  ( .D(n3783), .CP(n2344), .Q(\storage_1[5][0] )
         );
  dfnrq1 \storage_1_reg[13][7]  ( .D(n3840), .CP(n2349), .Q(\storage_1[13][7] ) );
  dfnrq1 \storage_1_reg[13][6]  ( .D(n3841), .CP(n2353), .Q(\storage_1[13][6] ) );
  dfnrq1 \storage_1_reg[13][5]  ( .D(n3842), .CP(n2339), .Q(\storage_1[13][5] ) );
  dfnrq1 \storage_1_reg[13][4]  ( .D(n3843), .CP(n2343), .Q(\storage_1[13][4] ) );
  dfnrq1 \storage_1_reg[13][3]  ( .D(n3844), .CP(n2348), .Q(\storage_1[13][3] ) );
  dfnrq1 \storage_1_reg[13][2]  ( .D(n3845), .CP(n2353), .Q(\storage_1[13][2] ) );
  dfnrq1 \storage_1_reg[13][1]  ( .D(n3846), .CP(n2338), .Q(\storage_1[13][1] ) );
  dfnrq1 \storage_1_reg[13][0]  ( .D(n3847), .CP(n18), .Q(\storage_1[13][0] )
         );
  dfnrq1 \storage_1_reg[9][7]  ( .D(n3808), .CP(n2349), .Q(\storage_1[9][7] )
         );
  dfnrq1 \storage_1_reg[9][6]  ( .D(n3809), .CP(n2356), .Q(\storage_1[9][6] )
         );
  dfnrq1 \storage_1_reg[9][5]  ( .D(n3810), .CP(n2339), .Q(\storage_1[9][5] )
         );
  dfnrq1 \storage_1_reg[9][4]  ( .D(n3811), .CP(n2343), .Q(\storage_1[9][4] )
         );
  dfnrq1 \storage_1_reg[9][3]  ( .D(n3812), .CP(n40), .Q(\storage_1[9][3] ) );
  dfnrq1 \storage_1_reg[9][2]  ( .D(n3813), .CP(n45), .Q(\storage_1[9][2] ) );
  dfnrq1 \storage_1_reg[9][1]  ( .D(n3814), .CP(n68), .Q(\storage_1[9][1] ) );
  dfnrq1 \storage_1_reg[9][0]  ( .D(n3815), .CP(n78), .Q(\storage_1[9][0] ) );
  dfnrq1 \storage_1_reg[1][7]  ( .D(n3744), .CP(n2353), .Q(\storage_1[1][7] )
         );
  dfnrq1 \storage_1_reg[1][6]  ( .D(n3745), .CP(n40), .Q(\storage_1[1][6] ) );
  dfnrq1 \storage_1_reg[1][5]  ( .D(n3746), .CP(n2350), .Q(\storage_1[1][5] )
         );
  dfnrq1 \storage_1_reg[1][4]  ( .D(n3747), .CP(n2355), .Q(\storage_1[1][4] )
         );
  dfnrq1 \storage_1_reg[1][3]  ( .D(n3748), .CP(n41), .Q(\storage_1[1][3] ) );
  dfnrq1 \storage_1_reg[1][2]  ( .D(n3749), .CP(n65), .Q(\storage_1[1][2] ) );
  dfnrq1 \storage_1_reg[1][1]  ( .D(n3750), .CP(n69), .Q(\storage_1[1][1] ) );
  dfnrq1 \storage_1_reg[1][0]  ( .D(n3751), .CP(n79), .Q(\storage_1[1][0] ) );
  dfnrq1 \storage_1_reg[3][7]  ( .D(n3760), .CP(n2355), .Q(\storage_1[3][7] )
         );
  dfnrq1 \storage_1_reg[3][6]  ( .D(n3761), .CP(n2338), .Q(\storage_1[3][6] )
         );
  dfnrq1 \storage_1_reg[3][5]  ( .D(n3762), .CP(n2344), .Q(\storage_1[3][5] )
         );
  dfnrq1 \storage_1_reg[3][4]  ( .D(n3763), .CP(n2351), .Q(\storage_1[3][4] )
         );
  dfnrq1 \storage_1_reg[3][3]  ( .D(n3764), .CP(n2354), .Q(\storage_1[3][3] )
         );
  dfnrq1 \storage_1_reg[3][2]  ( .D(n3765), .CP(n2341), .Q(\storage_1[3][2] )
         );
  dfnrq1 \storage_1_reg[3][1]  ( .D(n3766), .CP(n2346), .Q(\storage_1[3][1] )
         );
  dfnrq1 \storage_1_reg[3][0]  ( .D(n3767), .CP(n21), .Q(\storage_1[3][0] ) );
  dfnrq1 \storage_1_reg[11][7]  ( .D(n3824), .CP(n2354), .Q(\storage_1[11][7] ) );
  dfnrq1 \storage_1_reg[11][6]  ( .D(n3825), .CP(n11), .Q(\storage_1[11][6] )
         );
  dfnrq1 \storage_1_reg[11][5]  ( .D(n3826), .CP(n18), .Q(\storage_1[11][5] )
         );
  dfnrq1 \storage_1_reg[11][4]  ( .D(n3827), .CP(n41), .Q(\storage_1[11][4] )
         );
  dfnrq1 \storage_1_reg[11][3]  ( .D(n3828), .CP(n65), .Q(\storage_1[11][3] )
         );
  dfnrq1 \storage_1_reg[11][2]  ( .D(n3829), .CP(n69), .Q(\storage_1[11][2] )
         );
  dfnrq1 \storage_1_reg[11][1]  ( .D(n3830), .CP(n79), .Q(\storage_1[11][1] )
         );
  dfnrq1 \storage_1_reg[11][0]  ( .D(n3831), .CP(n2350), .Q(\storage_1[11][0] ) );
  dfnrq1 \storage_1_reg[15][7]  ( .D(n3856), .CP(n2353), .Q(\storage_1[15][7] ) );
  dfnrq1 \storage_1_reg[15][6]  ( .D(n3857), .CP(n14), .Q(\storage_1[15][6] )
         );
  dfnrq1 \storage_1_reg[15][5]  ( .D(n3858), .CP(n20), .Q(\storage_1[15][5] )
         );
  dfnrq1 \storage_1_reg[15][4]  ( .D(n3859), .CP(n2354), .Q(\storage_1[15][4] ) );
  dfnrq1 \storage_1_reg[15][3]  ( .D(n3860), .CP(n2359), .Q(\storage_1[15][3] ) );
  dfnrq1 \storage_1_reg[15][2]  ( .D(n3861), .CP(n2350), .Q(\storage_1[15][2] ) );
  dfnrq1 \storage_1_reg[15][1]  ( .D(n3862), .CP(n2349), .Q(\storage_1[15][1] ) );
  dfnrq1 \storage_1_reg[15][0]  ( .D(n3863), .CP(n67), .Q(\storage_1[15][0] )
         );
  dfnrq1 \storage_1_reg[6][7]  ( .D(n3784), .CP(n30), .Q(\storage_1[6][7] ) );
  dfnrq1 \storage_1_reg[6][6]  ( .D(n3785), .CP(n2354), .Q(\storage_1[6][6] )
         );
  dfnrq1 \storage_1_reg[6][5]  ( .D(n3786), .CP(n29), .Q(\storage_1[6][5] ) );
  dfnrq1 \storage_1_reg[6][4]  ( .D(n3787), .CP(n39), .Q(\storage_1[6][4] ) );
  dfnrq1 \storage_1_reg[6][3]  ( .D(n3788), .CP(n44), .Q(\storage_1[6][3] ) );
  dfnrq1 \storage_1_reg[6][2]  ( .D(n3789), .CP(n67), .Q(\storage_1[6][2] ) );
  dfnrq1 \storage_1_reg[6][1]  ( .D(n3790), .CP(n77), .Q(\storage_1[6][1] ) );
  dfnrq1 \storage_1_reg[6][0]  ( .D(n3791), .CP(n30), .Q(\storage_1[6][0] ) );
  dfnrq1 \storage_1_reg[0][7]  ( .D(n3736), .CP(n2354), .Q(\storage_1[0][7] )
         );
  dfnrq1 \storage_1_reg[0][6]  ( .D(n3737), .CP(n10), .Q(\storage_1[0][6] ) );
  dfnrq1 \storage_1_reg[0][5]  ( .D(n3738), .CP(n16), .Q(\storage_1[0][5] ) );
  dfnrq1 \storage_1_reg[0][4]  ( .D(n3739), .CP(n2356), .Q(\storage_1[0][4] )
         );
  dfnrq1 \storage_1_reg[0][3]  ( .D(n3740), .CP(n30), .Q(\storage_1[0][3] ) );
  dfnrq1 \storage_1_reg[0][2]  ( .D(n3741), .CP(n2350), .Q(\storage_1[0][2] )
         );
  dfnrq1 \storage_1_reg[0][1]  ( .D(n3742), .CP(n29), .Q(\storage_1[0][1] ) );
  dfnrq1 \storage_1_reg[0][0]  ( .D(n3743), .CP(n2351), .Q(\storage_1[0][0] )
         );
  dfnrq1 \storage_1_reg[4][7]  ( .D(n3768), .CP(n2355), .Q(\storage_1[4][7] )
         );
  dfnrq1 \storage_1_reg[4][6]  ( .D(n3769), .CP(n2341), .Q(\storage_1[4][6] )
         );
  dfnrq1 \storage_1_reg[4][5]  ( .D(n3770), .CP(n2346), .Q(\storage_1[4][5] )
         );
  dfnrq1 \storage_1_reg[4][4]  ( .D(n3771), .CP(n40), .Q(\storage_1[4][4] ) );
  dfnrq1 \storage_1_reg[4][3]  ( .D(n3772), .CP(n45), .Q(\storage_1[4][3] ) );
  dfnrq1 \storage_1_reg[4][2]  ( .D(n3773), .CP(n68), .Q(\storage_1[4][2] ) );
  dfnrq1 \storage_1_reg[4][1]  ( .D(n3774), .CP(n78), .Q(\storage_1[4][1] ) );
  dfnrq1 \storage_1_reg[4][0]  ( .D(n3775), .CP(n2349), .Q(\storage_1[4][0] )
         );
  dfnrq1 \storage_1_reg[8][7]  ( .D(n3800), .CP(n2354), .Q(\storage_1[8][7] )
         );
  dfnrq1 \storage_1_reg[8][6]  ( .D(n3801), .CP(n2339), .Q(\storage_1[8][6] )
         );
  dfnrq1 \storage_1_reg[8][5]  ( .D(n3802), .CP(n2343), .Q(\storage_1[8][5] )
         );
  dfnrq1 \storage_1_reg[8][4]  ( .D(n3803), .CP(n2348), .Q(\storage_1[8][4] )
         );
  dfnrq1 \storage_1_reg[8][3]  ( .D(n3804), .CP(n2354), .Q(\storage_1[8][3] )
         );
  dfnrq1 \storage_1_reg[8][2]  ( .D(n3805), .CP(n2338), .Q(\storage_1[8][2] )
         );
  dfnrq1 \storage_1_reg[8][1]  ( .D(n3806), .CP(n2344), .Q(\storage_1[8][1] )
         );
  dfnrq1 \storage_1_reg[8][0]  ( .D(n3807), .CP(n2349), .Q(\storage_1[8][0] )
         );
  dfnrq1 \storage_1_reg[12][7]  ( .D(n3832), .CP(n2355), .Q(\storage_1[12][7] ) );
  dfnrq1 \storage_1_reg[12][6]  ( .D(n3833), .CP(n2339), .Q(\storage_1[12][6] ) );
  dfnrq1 \storage_1_reg[12][5]  ( .D(n3834), .CP(n2343), .Q(\storage_1[12][5] ) );
  dfnrq1 \storage_1_reg[12][4]  ( .D(n3835), .CP(n41), .Q(\storage_1[12][4] )
         );
  dfnrq1 \storage_1_reg[12][3]  ( .D(n3836), .CP(n65), .Q(\storage_1[12][3] )
         );
  dfnrq1 \storage_1_reg[12][2]  ( .D(n3837), .CP(n69), .Q(\storage_1[12][2] )
         );
  dfnrq1 \storage_1_reg[12][1]  ( .D(n3838), .CP(n79), .Q(\storage_1[12][1] )
         );
  dfnrq1 \storage_1_reg[12][0]  ( .D(n3839), .CP(n2351), .Q(\storage_1[12][0] ) );
  dfnrq1 \storage_1_reg[2][7]  ( .D(n3752), .CP(n2355), .Q(\storage_1[2][7] )
         );
  dfnrq1 \storage_1_reg[2][6]  ( .D(n3753), .CP(n2341), .Q(\storage_1[2][6] )
         );
  dfnrq1 \storage_1_reg[2][5]  ( .D(n3754), .CP(n2346), .Q(\storage_1[2][5] )
         );
  dfnrq1 \storage_1_reg[2][4]  ( .D(n3755), .CP(n2350), .Q(\storage_1[2][4] )
         );
  dfnrq1 \storage_1_reg[2][3]  ( .D(n3756), .CP(n2355), .Q(\storage_1[2][3] )
         );
  dfnrq1 \storage_1_reg[2][2]  ( .D(n3757), .CP(n13), .Q(\storage_1[2][2] ) );
  dfnrq1 \storage_1_reg[2][1]  ( .D(n3758), .CP(n19), .Q(\storage_1[2][1] ) );
  dfnrq1 \storage_1_reg[2][0]  ( .D(n3759), .CP(n79), .Q(\storage_1[2][0] ) );
  dfnrq1 \storage_1_reg[10][7]  ( .D(n3816), .CP(n2358), .Q(\storage_1[10][7] ) );
  dfnrq1 \storage_1_reg[10][6]  ( .D(n3817), .CP(n29), .Q(\storage_1[10][6] )
         );
  dfnrq1 \storage_1_reg[10][5]  ( .D(n3818), .CP(n2341), .Q(\storage_1[10][5] ) );
  dfnrq1 \storage_1_reg[10][4]  ( .D(n3819), .CP(n2349), .Q(\storage_1[10][4] ) );
  dfnrq1 \storage_1_reg[10][3]  ( .D(n3820), .CP(n2355), .Q(\storage_1[10][3] ) );
  dfnrq1 \storage_1_reg[10][2]  ( .D(n3821), .CP(n2339), .Q(\storage_1[10][2] ) );
  dfnrq1 \storage_1_reg[10][1]  ( .D(n3822), .CP(n2343), .Q(\storage_1[10][1] ) );
  dfnrq1 \storage_1_reg[10][0]  ( .D(n3823), .CP(n2348), .Q(\storage_1[10][0] ) );
  dfnrq1 \storage_1_reg[14][7]  ( .D(n3848), .CP(n2355), .Q(\storage_1[14][7] ) );
  dfnrq1 \storage_1_reg[14][6]  ( .D(n3849), .CP(n2338), .Q(\storage_1[14][6] ) );
  dfnrq1 \storage_1_reg[14][5]  ( .D(n3850), .CP(n2344), .Q(\storage_1[14][5] ) );
  dfnrq1 \storage_1_reg[14][4]  ( .D(n3851), .CP(n40), .Q(\storage_1[14][4] )
         );
  dfnrq1 \storage_1_reg[14][3]  ( .D(n3852), .CP(n45), .Q(\storage_1[14][3] )
         );
  dfnrq1 \storage_1_reg[14][2]  ( .D(n3853), .CP(n68), .Q(\storage_1[14][2] )
         );
  dfnrq1 \storage_1_reg[14][1]  ( .D(n3854), .CP(n78), .Q(\storage_1[14][1] )
         );
  dfnrq1 \storage_1_reg[14][0]  ( .D(n3855), .CP(n2348), .Q(\storage_1[14][0] ) );
  dfnrn1 \uart_rx_fifo_level0_reg[0]  ( .D(n4092), .CP(n2348), .QN(n3213) );
  dfnrn1 \uart_rx_fifo_level0_reg[4]  ( .D(n4089), .CP(n2353), .QN(n3212) );
  dfnrn1 \uart_rx_fifo_level0_reg[2]  ( .D(n4091), .CP(n2338), .QN(n3211) );
  dfnrn1 \uart_rx_fifo_level0_reg[3]  ( .D(n4090), .CP(n42), .QN(n3210) );
  dfnrq1 \uart_rx_fifo_consume_reg[0]  ( .D(n3735), .CP(n2350), .Q(N770) );
  dfnrq1 \uart_rx_fifo_consume_reg[1]  ( .D(n3734), .CP(n77), .Q(N771) );
  dfnrn1 \uart_rx_fifo_consume_reg[2]  ( .D(n3733), .CP(n2348), .QN(n3209) );
  dfnrq1 \uart_rx_fifo_consume_reg[3]  ( .D(n3732), .CP(n10), .Q(N773) );
  dfnrq1 \memdat_3_reg[1]  ( .D(n4094), .CP(n67), .Q(
        uart_rx_fifo_fifo_out_payload_data[1]) );
  dfnrq1 \memdat_3_reg[2]  ( .D(n4095), .CP(n44), .Q(
        uart_rx_fifo_fifo_out_payload_data[2]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[2]  ( .D(N4774), .CP(n39), .Q(
        interface11_bank_bus_dat_r[2]) );
  dfnrq1 \memdat_3_reg[3]  ( .D(n4096), .CP(n20), .Q(
        uart_rx_fifo_fifo_out_payload_data[3]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[3]  ( .D(N4775), .CP(n14), .Q(
        interface11_bank_bus_dat_r[3]) );
  dfnrq1 \memdat_3_reg[4]  ( .D(n4097), .CP(n2356), .Q(
        uart_rx_fifo_fifo_out_payload_data[4]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[4]  ( .D(N4776), .CP(n21), .Q(
        interface11_bank_bus_dat_r[4]) );
  dfnrq1 \memdat_3_reg[5]  ( .D(n4098), .CP(n2346), .Q(
        uart_rx_fifo_fifo_out_payload_data[5]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[5]  ( .D(N4777), .CP(n2341), .Q(
        interface11_bank_bus_dat_r[5]) );
  dfnrq1 \memdat_3_reg[6]  ( .D(n4099), .CP(n2356), .Q(
        uart_rx_fifo_fifo_out_payload_data[6]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[6]  ( .D(N4778), .CP(n2351), .Q(
        interface11_bank_bus_dat_r[6]) );
  dfnrn1 \dbg_uart_data_reg[6]  ( .D(n4867), .CP(n68), .QN(n3559) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[6]  ( .D(n3208), .CP(n2339), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[6]) );
  dfnrq1 \storage_reg[0][6]  ( .D(n3873), .CP(n65), .Q(\storage[0][6] ) );
  dfnrq1 \storage_reg[1][6]  ( .D(n3881), .CP(n69), .Q(\storage[1][6] ) );
  dfnrq1 \storage_reg[2][6]  ( .D(n3889), .CP(n79), .Q(\storage[2][6] ) );
  dfnrq1 \storage_reg[3][6]  ( .D(n3897), .CP(n21), .Q(\storage[3][6] ) );
  dfnrq1 \storage_reg[4][6]  ( .D(n3905), .CP(n2353), .Q(\storage[4][6] ) );
  dfnrq1 \storage_reg[5][6]  ( .D(n3913), .CP(n10), .Q(\storage[5][6] ) );
  dfnrq1 \storage_reg[6][6]  ( .D(n3921), .CP(n16), .Q(\storage[6][6] ) );
  dfnrq1 \storage_reg[7][6]  ( .D(n3929), .CP(n30), .Q(\storage[7][6] ) );
  dfnrq1 \storage_reg[8][6]  ( .D(n3937), .CP(n2359), .Q(\storage[8][6] ) );
  dfnrq1 \storage_reg[9][6]  ( .D(n3945), .CP(n29), .Q(\storage[9][6] ) );
  dfnrq1 \storage_reg[10][6]  ( .D(n3953), .CP(n2338), .Q(\storage[10][6] ) );
  dfnrq1 \storage_reg[11][6]  ( .D(n3961), .CP(n2349), .Q(\storage[11][6] ) );
  dfnrq1 \storage_reg[12][6]  ( .D(n3969), .CP(n2356), .Q(\storage[12][6] ) );
  dfnrq1 \storage_reg[13][6]  ( .D(n3977), .CP(n2339), .Q(\storage[13][6] ) );
  dfnrq1 \storage_reg[14][6]  ( .D(n3985), .CP(n2343), .Q(\storage[14][6] ) );
  dfnrq1 \storage_reg[15][6]  ( .D(n3993), .CP(n39), .Q(\storage[15][6] ) );
  dfnrn1 \mgmtsoc_reload_storage_reg[6]  ( .D(n4195), .CP(n39), .QN(n3443) );
  dfnrn1 \mgmtsoc_load_storage_reg[6]  ( .D(n4227), .CP(n44), .QN(n3474) );
  dfnrn1 \mgmtsoc_value_reg[6]  ( .D(N5406), .CP(n67), .QN(n3207) );
  dfnrn1 \mgmtsoc_value_status_reg[6]  ( .D(n4161), .CP(n2350), .QN(n3411) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[6]  ( .D(N4700), .CP(n44), .Q(
        interface10_bank_bus_dat_r[6]) );
  dfnrn1 \spimaster_storage_reg[6]  ( .D(n4261), .CP(n67), .QN(n3206) );
  dfnrq1 \spi_master_clk_divider1_reg[0]  ( .D(N5643), .CP(n2339), .Q(
        spi_master_clk_divider1[0]) );
  dfnrq1 \spi_master_clk_divider1_reg[1]  ( .D(N5644), .CP(n2354), .Q(
        spi_master_clk_divider1[1]) );
  dfnrq1 \spi_master_clk_divider1_reg[2]  ( .D(N5645), .CP(n2349), .Q(
        spi_master_clk_divider1[2]) );
  dfnrq1 \spi_master_clk_divider1_reg[3]  ( .D(N5646), .CP(n77), .Q(
        spi_master_clk_divider1[3]) );
  dfnrq1 \spi_master_clk_divider1_reg[4]  ( .D(N5647), .CP(n67), .Q(
        spi_master_clk_divider1[4]) );
  dfnrq1 \spi_master_clk_divider1_reg[5]  ( .D(N5648), .CP(n44), .Q(
        spi_master_clk_divider1[5]) );
  dfnrq1 \spi_master_clk_divider1_reg[6]  ( .D(N5649), .CP(n39), .Q(
        spi_master_clk_divider1[6]) );
  dfnrq1 \spi_master_clk_divider1_reg[7]  ( .D(N5650), .CP(n2346), .Q(
        spi_master_clk_divider1[7]) );
  dfnrq1 \spi_master_clk_divider1_reg[8]  ( .D(N5651), .CP(n2341), .Q(
        spi_master_clk_divider1[8]) );
  dfnrq1 \spi_master_clk_divider1_reg[9]  ( .D(N5652), .CP(n42), .Q(
        spi_master_clk_divider1[9]) );
  dfnrq1 \spi_master_clk_divider1_reg[10]  ( .D(N5653), .CP(n2351), .Q(
        spi_master_clk_divider1[10]) );
  dfnrq1 \spi_master_clk_divider1_reg[11]  ( .D(N5654), .CP(n16), .Q(
        spi_master_clk_divider1[11]) );
  dfnrq1 \spi_master_clk_divider1_reg[12]  ( .D(N5655), .CP(n2338), .Q(
        spi_master_clk_divider1[12]) );
  dfnrq1 \spi_master_clk_divider1_reg[13]  ( .D(N5656), .CP(n2353), .Q(
        spi_master_clk_divider1[13]) );
  dfnrq1 \spi_master_clk_divider1_reg[14]  ( .D(N5657), .CP(n2348), .Q(
        spi_master_clk_divider1[14]) );
  dfnrq1 \spi_master_clk_divider1_reg[15]  ( .D(N5658), .CP(n2346), .Q(
        spi_master_clk_divider1[15]) );
  dfnrq1 \spimaster_state_reg[1]  ( .D(n4248), .CP(n2355), .Q(
        spimaster_state[1]) );
  dfnrn1 \spi_master_miso_reg[6]  ( .D(n4005), .CP(n78), .QN(n3205) );
  dfnrn1 \spi_master_miso_reg[5]  ( .D(n4006), .CP(n2339), .QN(n3204) );
  dfnrn1 \spi_master_miso_reg[4]  ( .D(n4007), .CP(n20), .QN(n3203) );
  dfnrn1 \spi_master_miso_reg[3]  ( .D(n4008), .CP(n14), .QN(n3202) );
  dfnrn1 \spi_master_miso_reg[2]  ( .D(n4009), .CP(n2356), .QN(n3201) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[2]  ( .D(N4587), .CP(n2355), .Q(
        interface9_bank_bus_dat_r[2]) );
  dfnrn1 \dbg_uart_data_reg[2]  ( .D(n4871), .CP(n42), .QN(n3571) );
  dfnrn1 \dbg_uart_data_reg[10]  ( .D(n4863), .CP(n2356), .QN(n3570) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[10]  ( .D(n3200), .CP(n69), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[10]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[10]  ( .D(n4191), .CP(n2355), .QN(n3439)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[10]  ( .D(n4223), .CP(n2338), .QN(n3470) );
  dfnrn1 \mgmtsoc_value_reg[10]  ( .D(N5410), .CP(n2341), .QN(n3199) );
  dfnrn1 \mgmtsoc_value_status_reg[10]  ( .D(n4157), .CP(n2349), .QN(n3407) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[10]  ( .D(N4704), .CP(n45), .Q(
        interface10_bank_bus_dat_r[10]) );
  dfnrn1 \spimaster_storage_reg[10]  ( .D(n4257), .CP(n2344), .QN(n3198) );
  dfnrn1 \spi_master_cs_storage_reg[10]  ( .D(n4275), .CP(n2348), .QN(n3493)
         );
  dfnrn1 \spi_master_control_storage_reg[10]  ( .D(n4299), .CP(n2355), .QN(
        n3197) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[10]  ( .D(N4595), .CP(n68), .Q(
        interface9_bank_bus_dat_r[10]) );
  dfnrq1 \la_out_storage_reg[106]  ( .D(n4333), .CP(n2349), .Q(la_output[106])
         );
  dfnrq1 \la_out_storage_reg[74]  ( .D(n4365), .CP(n42), .Q(la_output[74]) );
  dfnrn1 \la_out_storage_reg[42]  ( .D(n4397), .CP(n2338), .QN(n3196) );
  dfnrn1 \la_out_storage_reg[10]  ( .D(n4429), .CP(n2344), .QN(n3195) );
  dfnrn1 \la_oe_storage_reg[106]  ( .D(n4461), .CP(n2361), .QN(la_oenb[106])
         );
  dfnrn1 \la_oe_storage_reg[74]  ( .D(n4493), .CP(n2353), .QN(la_oenb[74]) );
  dfnrn1 \la_oe_storage_reg[42]  ( .D(n4525), .CP(n30), .QN(la_oenb[42]) );
  dfnrn1 \la_oe_storage_reg[10]  ( .D(n4557), .CP(n16), .QN(la_oenb[10]) );
  dfnrn1 \la_ien_storage_reg[106]  ( .D(n4589), .CP(n41), .QN(la_iena[106]) );
  dfnrn1 \la_ien_storage_reg[74]  ( .D(n4621), .CP(n65), .QN(la_iena[74]) );
  dfnrn1 \la_ien_storage_reg[42]  ( .D(n4653), .CP(n69), .QN(la_iena[42]) );
  dfnrn1 \la_ien_storage_reg[10]  ( .D(n4685), .CP(n79), .QN(la_iena[10]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[10]  ( .D(N4473), .CP(n78), .Q(
        interface6_bank_bus_dat_r[10]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[10]  ( .D(n4767), 
        .CP(n2350), .QN(n3542) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[10]  ( .D(n4888), .CP(n2350), 
        .QN(n3506) );
  dfnrq1 \mgmtsoc_master_tx_fifo_source_payload_width_reg[2]  ( .D(n4737), 
        .CP(n20), .Q(mgmtsoc_port_master_user_port_sink_payload_width[2]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[1]  ( .D(n3730), .CP(n2344), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[1]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[2]  ( .D(n3729), .CP(n2338), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[2]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[2]  ( .D(n3697), .CP(
        n42), .QN(n3352) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[3]  ( .D(n3728), .CP(n2356), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[3]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[3]  ( .D(n3696), .CP(
        n2359), .QN(n3351) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[4]  ( .D(n3727), .CP(n2348), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[4]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[4]  ( .D(n3695), .CP(
        n2350), .QN(n3350) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[5]  ( .D(n3726), .CP(n2346), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[5]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[5]  ( .D(n3694), .CP(
        n29), .QN(n3349) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[6]  ( .D(n3725), .CP(n2341), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[6]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[6]  ( .D(n3693), .CP(
        n42), .QN(n3348) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[7]  ( .D(n3724), .CP(n2356), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[7]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[7]  ( .D(n3692), .CP(
        n30), .QN(n3347) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[7]  ( .D(N4250), .CP(n10), .Q(
        interface3_bank_bus_dat_r[7]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[8]  ( .D(n3723), .CP(n2351), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[8]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[8]  ( .D(n3691), .CP(
        n79), .QN(n3346) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[9]  ( .D(n3722), .CP(n2344), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[9]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[9]  ( .D(n3690), .CP(
        n69), .QN(n3345) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[10]  ( .D(n3721), .CP(n2338), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[10]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[10]  ( .D(n3689), 
        .CP(n65), .QN(n3344) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[11]  ( .D(n3720), .CP(n2356), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[11]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[11]  ( .D(n3688), 
        .CP(n41), .QN(n3343) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[12]  ( .D(n3719), .CP(n2348), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[12]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[12]  ( .D(n3687), 
        .CP(n2343), .QN(n3342) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[13]  ( .D(n3718), .CP(n77), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[13]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[13]  ( .D(n3686), 
        .CP(n2339), .QN(n3341) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[14]  ( .D(n3717), .CP(n67), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[14]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[14]  ( .D(n3685), 
        .CP(n2354), .QN(n3340) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[15]  ( .D(n3716), .CP(n44), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[15]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[15]  ( .D(n3684), 
        .CP(n2349), .QN(n3339) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[16]  ( .D(n3715), .CP(n39), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[16]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[16]  ( .D(n3683), 
        .CP(n2346), .QN(n3338) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[17]  ( .D(n3714), .CP(n18), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[17]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[17]  ( .D(n3682), 
        .CP(n2341), .QN(n3337) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[18]  ( .D(n3713), .CP(n11), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[18]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[18]  ( .D(n3681), 
        .CP(n2354), .QN(n3336) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[19]  ( .D(n3712), .CP(n2356), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[19]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[19]  ( .D(n3680), 
        .CP(n2351), .QN(n3335) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[20]  ( .D(n3711), .CP(n21), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[20]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[20]  ( .D(n3679), 
        .CP(n2346), .QN(n3334) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[21]  ( .D(n3710), .CP(n2343), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[21]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[21]  ( .D(n3678), 
        .CP(n2341), .QN(n3333) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[22]  ( .D(n3709), .CP(n2339), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[22]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[22]  ( .D(n3677), 
        .CP(n2354), .QN(n3332) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[23]  ( .D(n3708), .CP(n2355), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[23]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[23]  ( .D(n3676), 
        .CP(n2351), .QN(n3331) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[24]  ( .D(n3707), .CP(n2349), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[24]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[24]  ( .D(n3675), 
        .CP(n78), .QN(n3330) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[24]  ( .D(N4267), .CP(n2350), .Q(
        interface3_bank_bus_dat_r[24]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[25]  ( .D(n3706), .CP(n2350), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[25]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[25]  ( .D(n3674), 
        .CP(n69), .QN(n3329) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[25]  ( .D(N4268), .CP(n78), .Q(
        interface3_bank_bus_dat_r[25]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[26]  ( .D(n3705), .CP(n78), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[26]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[26]  ( .D(n3673), 
        .CP(n2339), .QN(n3328) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[26]  ( .D(N4269), .CP(n68), .Q(
        interface3_bank_bus_dat_r[26]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[27]  ( .D(n3704), .CP(n14), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[27]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[27]  ( .D(n3672), 
        .CP(n42), .QN(n3327) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[27]  ( .D(N4270), .CP(n2343), .Q(
        interface3_bank_bus_dat_r[27]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[28]  ( .D(n3703), .CP(n65), .Q(
        mgmtsoc_litespisdrphycore_source_payload_data[28]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[28]  ( .D(n3671), 
        .CP(n2344), .QN(n3326) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[28]  ( .D(N4271), .CP(n41), .Q(
        interface3_bank_bus_dat_r[28]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[29]  ( .D(n3702), .CP(n2355), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[29]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[29]  ( .D(n3670), 
        .CP(n40), .QN(n3325) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[29]  ( .D(N4272), .CP(n2348), .Q(
        interface3_bank_bus_dat_r[29]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[30]  ( .D(n3701), .CP(n2346), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[30]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[30]  ( .D(n3669), 
        .CP(n2351), .QN(n3324) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[30]  ( .D(N4273), .CP(n2341), .Q(
        interface3_bank_bus_dat_r[30]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_in_reg[31]  ( .D(n3700), .CP(n2355), 
        .Q(mgmtsoc_litespisdrphycore_source_payload_data[31]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[31]  ( .D(n3668), 
        .CP(n2361), .QN(n3323) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[31]  ( .D(N4274), .CP(n2351), .Q(
        interface3_bank_bus_dat_r[31]) );
  dfnrn1 \dbg_uart_data_reg[5]  ( .D(n4868), .CP(n2356), .QN(n3562) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[5]  ( .D(n3194), .CP(n65), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[5]) );
  dfnrq1 \storage_reg[0][5]  ( .D(n3874), .CP(n77), .Q(\storage[0][5] ) );
  dfnrq1 \storage_reg[1][5]  ( .D(n3882), .CP(n2349), .Q(\storage[1][5] ) );
  dfnrq1 \storage_reg[2][5]  ( .D(n3890), .CP(n2355), .Q(\storage[2][5] ) );
  dfnrq1 \storage_reg[3][5]  ( .D(n3898), .CP(n2339), .Q(\storage[3][5] ) );
  dfnrq1 \storage_reg[4][5]  ( .D(n3906), .CP(n2343), .Q(\storage[4][5] ) );
  dfnrq1 \storage_reg[5][5]  ( .D(n3914), .CP(n2348), .Q(\storage[5][5] ) );
  dfnrq1 \storage_reg[6][5]  ( .D(n3922), .CP(n2354), .Q(\storage[6][5] ) );
  dfnrq1 \storage_reg[7][5]  ( .D(n3930), .CP(n2338), .Q(\storage[7][5] ) );
  dfnrq1 \storage_reg[8][5]  ( .D(n3938), .CP(n2344), .Q(\storage[8][5] ) );
  dfnrq1 \storage_reg[9][5]  ( .D(n3946), .CP(n2351), .Q(\storage[9][5] ) );
  dfnrq1 \storage_reg[10][5]  ( .D(n3954), .CP(n2356), .Q(\storage[10][5] ) );
  dfnrq1 \storage_reg[11][5]  ( .D(n3962), .CP(n2341), .Q(\storage[11][5] ) );
  dfnrq1 \storage_reg[12][5]  ( .D(n3970), .CP(n2346), .Q(\storage[12][5] ) );
  dfnrq1 \storage_reg[13][5]  ( .D(n3978), .CP(n40), .Q(\storage[13][5] ) );
  dfnrq1 \storage_reg[14][5]  ( .D(n3986), .CP(n45), .Q(\storage[14][5] ) );
  dfnrq1 \storage_reg[15][5]  ( .D(n3994), .CP(n68), .Q(\storage[15][5] ) );
  dfnrn1 \mgmtsoc_reload_storage_reg[5]  ( .D(n4196), .CP(n2351), .QN(n3444)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[5]  ( .D(n4228), .CP(n2354), .QN(n3475) );
  dfnrn1 \mgmtsoc_value_reg[5]  ( .D(N5405), .CP(n77), .QN(n3193) );
  dfnrn1 \mgmtsoc_value_status_reg[5]  ( .D(n4162), .CP(n2355), .QN(n3412) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[5]  ( .D(N4699), .CP(n78), .Q(
        interface10_bank_bus_dat_r[5]) );
  dfnrn1 \spimaster_storage_reg[5]  ( .D(n4262), .CP(n2341), .QN(n3192) );
  dfnrq1 \spi_master_cs_storage_reg[5]  ( .D(n4280), .CP(n2351), .Q(
        csrbank9_cs0_w[5]) );
  dfnrn1 \spi_master_mosi_storage_reg[5]  ( .D(n4290), .CP(n2351), .QN(n3191)
         );
  dfnrn1 \spi_master_mosi_data_reg[5]  ( .D(n4241), .CP(n2346), .QN(n3484) );
  dfnrn1 \spi_master_control_storage_reg[5]  ( .D(n4304), .CP(n2354), .QN(
        n3498) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[5]  ( .D(N4590), .CP(n79), .Q(
        interface9_bank_bus_dat_r[5]) );
  dfnrq1 \la_out_storage_reg[101]  ( .D(n4338), .CP(n2341), .Q(la_output[101])
         );
  dfnrq1 \la_out_storage_reg[69]  ( .D(n4370), .CP(n2346), .Q(la_output[69])
         );
  dfnrn1 \la_out_storage_reg[37]  ( .D(n4402), .CP(n2341), .QN(n3190) );
  dfnrn1 \la_out_storage_reg[5]  ( .D(n4434), .CP(n2346), .QN(n3189) );
  dfnrn1 \la_oe_storage_reg[101]  ( .D(n4466), .CP(n2349), .QN(la_oenb[101])
         );
  dfnrn1 \la_oe_storage_reg[69]  ( .D(n4498), .CP(n2354), .QN(la_oenb[69]) );
  dfnrn1 \la_oe_storage_reg[37]  ( .D(n4530), .CP(n2339), .QN(la_oenb[37]) );
  dfnrn1 \la_oe_storage_reg[5]  ( .D(n4562), .CP(n2343), .QN(la_oenb[5]) );
  dfnrn1 \la_ien_storage_reg[101]  ( .D(n4594), .CP(n40), .QN(la_iena[101]) );
  dfnrn1 \la_ien_storage_reg[69]  ( .D(n4626), .CP(n45), .QN(la_iena[69]) );
  dfnrn1 \la_ien_storage_reg[37]  ( .D(n4658), .CP(n68), .QN(la_iena[37]) );
  dfnrn1 \la_ien_storage_reg[5]  ( .D(n4690), .CP(n78), .QN(la_iena[5]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[5]  ( .D(N4468), .CP(n2356), .Q(
        interface6_bank_bus_dat_r[5]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[5]  ( .D(n4772), .CP(
        n2358), .QN(n3547) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[5]  ( .D(n4893), .CP(n2349), 
        .QN(n3510) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[5]  ( .D(n4740), .CP(
        n2343), .QN(n3509) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[5]  ( .D(n4902), .CP(n20), .QN(n3592) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[5]  ( .D(N4248), .CP(n39), .Q(
        interface3_bank_bus_dat_r[5]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[5]  ( .D(n4934), .CP(n2355), .QN(n3622)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[5]  ( .D(N4104), .CP(n2339), .Q(
        interface0_bank_bus_dat_r[5]) );
  dfnrn1 \mgmtsoc_litespisdrphycore_storage_reg[5]  ( .D(n5053), .CP(n2354), 
        .QN(n3188) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[5]  ( .D(N4297), .CP(n2354), .Q(
        interface4_bank_bus_dat_r[5]) );
  dfnrn1 \dbg_uart_data_reg[4]  ( .D(n4869), .CP(n14), .QN(n3565) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[4]  ( .D(n3187), .CP(n19), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[4]) );
  dfnrq1 \storage_reg[0][4]  ( .D(n3875), .CP(n2341), .Q(\storage[0][4] ) );
  dfnrq1 \storage_reg[1][4]  ( .D(n3883), .CP(n2346), .Q(\storage[1][4] ) );
  dfnrq1 \storage_reg[2][4]  ( .D(n3891), .CP(n2350), .Q(\storage[2][4] ) );
  dfnrq1 \storage_reg[3][4]  ( .D(n3899), .CP(n2353), .Q(\storage[3][4] ) );
  dfnrq1 \storage_reg[4][4]  ( .D(n3907), .CP(n11), .Q(\storage[4][4] ) );
  dfnrq1 \storage_reg[5][4]  ( .D(n3915), .CP(n2344), .Q(\storage[5][4] ) );
  dfnrq1 \storage_reg[6][4]  ( .D(n3923), .CP(n2355), .Q(\storage[6][4] ) );
  dfnrq1 \storage_reg[7][4]  ( .D(n3931), .CP(n2359), .Q(\storage[7][4] ) );
  dfnrq1 \storage_reg[8][4]  ( .D(n3939), .CP(n13), .Q(\storage[8][4] ) );
  dfnrq1 \storage_reg[9][4]  ( .D(n3947), .CP(n2354), .Q(\storage[9][4] ) );
  dfnrq1 \storage_reg[10][4]  ( .D(n3955), .CP(n40), .Q(\storage[10][4] ) );
  dfnrq1 \storage_reg[11][4]  ( .D(n3963), .CP(n45), .Q(\storage[11][4] ) );
  dfnrq1 \storage_reg[12][4]  ( .D(n3971), .CP(n68), .Q(\storage[12][4] ) );
  dfnrq1 \storage_reg[13][4]  ( .D(n3979), .CP(n78), .Q(\storage[13][4] ) );
  dfnrq1 \storage_reg[14][4]  ( .D(n3987), .CP(n30), .Q(\storage[14][4] ) );
  dfnrq1 \storage_reg[15][4]  ( .D(n3995), .CP(n2356), .Q(\storage[15][4] ) );
  dfnrn1 \mgmtsoc_reload_storage_reg[4]  ( .D(n4197), .CP(n2349), .QN(n3445)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[4]  ( .D(n4229), .CP(n2353), .QN(n3476) );
  dfnrn1 \mgmtsoc_value_reg[4]  ( .D(N5404), .CP(n2348), .QN(n3186) );
  dfnrn1 \mgmtsoc_value_status_reg[4]  ( .D(n4163), .CP(n14), .QN(n3413) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[4]  ( .D(N4698), .CP(n29), .Q(
        interface10_bank_bus_dat_r[4]) );
  dfnrq1 \spimaster_storage_reg[4]  ( .D(n4263), .CP(n2350), .Q(
        spi_master_clk_divider0[4]) );
  dfnrq1 \spi_master_cs_storage_reg[4]  ( .D(n4281), .CP(n2349), .Q(
        csrbank9_cs0_w[4]) );
  dfnrn1 \spi_master_mosi_storage_reg[4]  ( .D(n4289), .CP(n2339), .QN(n3185)
         );
  dfnrn1 \spi_master_mosi_data_reg[4]  ( .D(n4242), .CP(n2344), .QN(n3485) );
  dfnrn1 \spi_master_control_storage_reg[4]  ( .D(n4305), .CP(n2343), .QN(
        n3499) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[4]  ( .D(N4589), .CP(n2349), .Q(
        interface9_bank_bus_dat_r[4]) );
  dfnrq1 \la_out_storage_reg[100]  ( .D(n4339), .CP(n2339), .Q(la_output[100])
         );
  dfnrq1 \la_out_storage_reg[68]  ( .D(n4371), .CP(n2343), .Q(la_output[68])
         );
  dfnrn1 \la_out_storage_reg[36]  ( .D(n4403), .CP(n2349), .QN(n3184) );
  dfnrn1 \la_out_storage_reg[4]  ( .D(n4435), .CP(n2353), .QN(n3183) );
  dfnrn1 \la_oe_storage_reg[100]  ( .D(n4467), .CP(n2339), .QN(la_oenb[100])
         );
  dfnrn1 \la_oe_storage_reg[68]  ( .D(n4499), .CP(n2343), .QN(la_oenb[68]) );
  dfnrn1 \la_oe_storage_reg[36]  ( .D(n4531), .CP(n14), .QN(la_oenb[36]) );
  dfnrn1 \la_oe_storage_reg[4]  ( .D(n4563), .CP(n2356), .QN(la_oenb[4]) );
  dfnrn1 \la_ien_storage_reg[100]  ( .D(n4595), .CP(n13), .QN(la_iena[100]) );
  dfnrn1 \la_ien_storage_reg[68]  ( .D(n4627), .CP(n19), .QN(la_iena[68]) );
  dfnrn1 \la_ien_storage_reg[36]  ( .D(n4659), .CP(n41), .QN(la_iena[36]) );
  dfnrn1 \la_ien_storage_reg[4]  ( .D(n4691), .CP(n65), .QN(la_iena[4]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[4]  ( .D(N4467), .CP(n2353), .Q(
        interface6_bank_bus_dat_r[4]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[4]  ( .D(n4773), .CP(
        n69), .QN(n3548) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[4]  ( .D(n4894), .CP(n2346), 
        .QN(n3512) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[4]  ( .D(n4741), .CP(
        n2341), .QN(n3511) );
  dfnrq1 \mgmtsoc_litespimmap_storage_reg[4]  ( .D(n4903), .CP(n2341), .Q(
        mgmtsoc_litespimmap_spi_dummy_bits[4]) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[4]  ( .D(N4247), .CP(n2348), .Q(
        interface3_bank_bus_dat_r[4]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[4]  ( .D(n4935), .CP(n2341), .QN(n3623)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[4]  ( .D(N4103), .CP(n2349), .Q(
        interface0_bank_bus_dat_r[4]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_storage_reg[4]  ( .D(n5054), .CP(n2343), 
        .Q(mgmtsoc_litespisdrphycore_div[4]) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[4]  ( .D(N4296), .CP(n2339), .Q(
        interface4_bank_bus_dat_r[4]) );
  dfnrn1 \dbg_uart_data_reg[3]  ( .D(n4870), .CP(n79), .QN(n3568) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[3]  ( .D(n3182), .CP(n13), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[3]) );
  dfnrq1 \storage_reg[0][3]  ( .D(n3876), .CP(n41), .Q(\storage[0][3] ) );
  dfnrq1 \storage_reg[1][3]  ( .D(n3884), .CP(n65), .Q(\storage[1][3] ) );
  dfnrq1 \storage_reg[2][3]  ( .D(n3892), .CP(n69), .Q(\storage[2][3] ) );
  dfnrq1 \storage_reg[3][3]  ( .D(n3900), .CP(n79), .Q(\storage[3][3] ) );
  dfnrq1 \storage_reg[4][3]  ( .D(n3908), .CP(n2351), .Q(\storage[4][3] ) );
  dfnrq1 \storage_reg[5][3]  ( .D(n3916), .CP(n2353), .Q(\storage[5][3] ) );
  dfnrq1 \storage_reg[6][3]  ( .D(n3924), .CP(n2341), .Q(\storage[6][3] ) );
  dfnrq1 \storage_reg[7][3]  ( .D(n3932), .CP(n2346), .Q(\storage[7][3] ) );
  dfnrq1 \storage_reg[8][3]  ( .D(n3940), .CP(n2348), .Q(\storage[8][3] ) );
  dfnrq1 \storage_reg[9][3]  ( .D(n3948), .CP(n2355), .Q(\storage[9][3] ) );
  dfnrq1 \storage_reg[10][3]  ( .D(n3956), .CP(n2338), .Q(\storage[10][3] ) );
  dfnrq1 \storage_reg[11][3]  ( .D(n3964), .CP(n2344), .Q(\storage[11][3] ) );
  dfnrq1 \storage_reg[12][3]  ( .D(n3972), .CP(n2356), .Q(\storage[12][3] ) );
  dfnrq1 \storage_reg[13][3]  ( .D(n3980), .CP(n30), .Q(\storage[13][3] ) );
  dfnrq1 \storage_reg[14][3]  ( .D(n3988), .CP(n2350), .Q(\storage[14][3] ) );
  dfnrq1 \storage_reg[15][3]  ( .D(n3996), .CP(n29), .Q(\storage[15][3] ) );
  dfnrn1 \mgmtsoc_reload_storage_reg[3]  ( .D(n4198), .CP(n18), .QN(n3446) );
  dfnrn1 \mgmtsoc_load_storage_reg[3]  ( .D(n4230), .CP(n19), .QN(n3477) );
  dfnrn1 \mgmtsoc_value_reg[3]  ( .D(N5403), .CP(n2354), .QN(n3181) );
  dfnrn1 \mgmtsoc_value_status_reg[3]  ( .D(n4164), .CP(n20), .QN(n3414) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[3]  ( .D(N4697), .CP(n39), .Q(
        interface10_bank_bus_dat_r[3]) );
  dfnrq1 \spimaster_storage_reg[3]  ( .D(n4264), .CP(n67), .Q(
        spi_master_clk_divider0[3]) );
  dfnrq1 \spi_master_cs_storage_reg[3]  ( .D(n4282), .CP(n77), .Q(
        csrbank9_cs0_w[3]) );
  dfnrn1 \spi_master_mosi_storage_reg[3]  ( .D(n4288), .CP(n42), .QN(n3180) );
  dfnrn1 \spi_master_mosi_data_reg[3]  ( .D(n4243), .CP(n40), .QN(n3483) );
  dfnrn1 \spi_master_control_storage_reg[3]  ( .D(n4306), .CP(n14), .QN(n3500)
         );
  dfnrq1 \interface9_bank_bus_dat_r_reg[3]  ( .D(N4588), .CP(n44), .Q(
        interface9_bank_bus_dat_r[3]) );
  dfnrq1 \la_out_storage_reg[99]  ( .D(n4340), .CP(n2360), .Q(la_output[99])
         );
  dfnrq1 \la_out_storage_reg[67]  ( .D(n4372), .CP(n2348), .Q(la_output[67])
         );
  dfnrn1 \la_out_storage_reg[35]  ( .D(n4404), .CP(n20), .QN(n3179) );
  dfnrn1 \la_out_storage_reg[3]  ( .D(n4436), .CP(n2348), .QN(n3178) );
  dfnrn1 \la_oe_storage_reg[99]  ( .D(n4468), .CP(n2355), .QN(la_oenb[99]) );
  dfnrn1 \la_oe_storage_reg[67]  ( .D(n4500), .CP(n2338), .QN(la_oenb[67]) );
  dfnrn1 \la_oe_storage_reg[35]  ( .D(n4532), .CP(n2344), .QN(la_oenb[35]) );
  dfnrn1 \la_oe_storage_reg[3]  ( .D(n4564), .CP(n39), .QN(la_oenb[3]) );
  dfnrn1 \la_ien_storage_reg[99]  ( .D(n4596), .CP(n44), .QN(la_iena[99]) );
  dfnrn1 \la_ien_storage_reg[67]  ( .D(n4628), .CP(n67), .QN(la_iena[67]) );
  dfnrn1 \la_ien_storage_reg[35]  ( .D(n4660), .CP(n77), .QN(la_iena[35]) );
  dfnrn1 \la_ien_storage_reg[3]  ( .D(n4692), .CP(n2349), .QN(la_iena[3]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[3]  ( .D(N4466), .CP(n68), .Q(
        interface6_bank_bus_dat_r[3]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[3]  ( .D(n4774), .CP(
        n2355), .QN(n3549) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[3]  ( .D(n4895), .CP(n2349), 
        .QN(n3514) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[3]  ( .D(n4742), .CP(
        n2343), .QN(n3513) );
  dfnrq1 \mgmtsoc_litespimmap_storage_reg[3]  ( .D(n4904), .CP(n40), .Q(
        mgmtsoc_litespimmap_spi_dummy_bits[3]) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[3]  ( .D(N4246), .CP(n2344), .Q(
        interface3_bank_bus_dat_r[3]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[3]  ( .D(n4936), .CP(n2354), .QN(n3624)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[3]  ( .D(N4102), .CP(n45), .Q(
        interface0_bank_bus_dat_r[3]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_storage_reg[3]  ( .D(n5055), .CP(n2356), 
        .Q(mgmtsoc_litespisdrphycore_div[3]) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[3]  ( .D(N4295), .CP(n2351), .Q(
        interface4_bank_bus_dat_r[3]) );
  dfnrn1 \dbg_uart_data_reg[14]  ( .D(n4859), .CP(n2349), .QN(n3558) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[14]  ( .D(n3177), .CP(n2355), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[14]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[14]  ( .D(n4187), .CP(n67), .QN(n3435) );
  dfnrn1 \mgmtsoc_load_storage_reg[14]  ( .D(n4219), .CP(n77), .QN(n3466) );
  dfnrn1 \mgmtsoc_value_reg[14]  ( .D(N5414), .CP(n30), .QN(n3176) );
  dfnrn1 \mgmtsoc_value_status_reg[14]  ( .D(n4153), .CP(n2349), .QN(n3403) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[14]  ( .D(N4708), .CP(n2353), .Q(
        interface10_bank_bus_dat_r[14]) );
  dfnrn1 \spimaster_storage_reg[14]  ( .D(n4253), .CP(n2350), .QN(n3175) );
  dfnrn1 \spi_master_cs_storage_reg[14]  ( .D(n4271), .CP(n2354), .QN(n3489)
         );
  dfnrn1 \spi_master_control_storage_reg[14]  ( .D(n4295), .CP(n14), .QN(n3174) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[14]  ( .D(N4599), .CP(n13), .Q(
        interface9_bank_bus_dat_r[14]) );
  dfnrq1 \la_out_storage_reg[110]  ( .D(n4329), .CP(n2353), .Q(la_output[110])
         );
  dfnrq1 \la_out_storage_reg[78]  ( .D(n4361), .CP(n30), .Q(la_output[78]) );
  dfnrn1 \la_out_storage_reg[46]  ( .D(n4393), .CP(n20), .QN(n3173) );
  dfnrn1 \la_out_storage_reg[14]  ( .D(n4425), .CP(n21), .QN(n3172) );
  dfnrn1 \la_oe_storage_reg[110]  ( .D(n4457), .CP(n2354), .QN(la_oenb[110])
         );
  dfnrn1 \la_oe_storage_reg[78]  ( .D(n4489), .CP(n11), .QN(la_oenb[78]) );
  dfnrn1 \la_oe_storage_reg[46]  ( .D(n4521), .CP(n18), .QN(la_oenb[46]) );
  dfnrn1 \la_oe_storage_reg[14]  ( .D(n4553), .CP(n2348), .QN(la_oenb[14]) );
  dfnrn1 \la_ien_storage_reg[110]  ( .D(n4585), .CP(n2356), .QN(la_iena[110])
         );
  dfnrn1 \la_ien_storage_reg[78]  ( .D(n4617), .CP(n2338), .QN(la_iena[78]) );
  dfnrn1 \la_ien_storage_reg[46]  ( .D(n4649), .CP(n2344), .QN(la_iena[46]) );
  dfnrn1 \la_ien_storage_reg[14]  ( .D(n4681), .CP(n40), .QN(la_iena[14]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[14]  ( .D(N4477), .CP(n19), .Q(
        interface6_bank_bus_dat_r[14]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[14]  ( .D(n4763), 
        .CP(n45), .QN(n3538) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[14]  ( .D(n4884), .CP(n68), 
        .QN(n3585) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[14]  ( .D(N4257), .CP(n2351), .Q(
        interface3_bank_bus_dat_r[14]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[14]  ( .D(n4925), .CP(n78), .QN(n3613)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[14]  ( .D(N4113), .CP(n2350), .Q(
        interface0_bank_bus_dat_r[14]) );
  dfnrn1 \dbg_uart_data_reg[13]  ( .D(n4860), .CP(n2346), .QN(n3561) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[13]  ( .D(n3171), .CP(n2350), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[13]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[13]  ( .D(n4188), .CP(n2356), .QN(n3436)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[13]  ( .D(n4220), .CP(n2339), .QN(n3467) );
  dfnrn1 \mgmtsoc_value_reg[13]  ( .D(N5413), .CP(n30), .QN(n3170) );
  dfnrn1 \mgmtsoc_value_status_reg[13]  ( .D(n4154), .CP(n2353), .QN(n3404) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[13]  ( .D(N4707), .CP(n2349), .Q(
        interface10_bank_bus_dat_r[13]) );
  dfnrn1 \spimaster_storage_reg[13]  ( .D(n4254), .CP(n2343), .QN(n3169) );
  dfnrn1 \spi_master_cs_storage_reg[13]  ( .D(n4272), .CP(n2349), .QN(n3490)
         );
  dfnrn1 \spi_master_control_storage_reg[13]  ( .D(n4296), .CP(n42), .QN(n3168) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[13]  ( .D(N4598), .CP(n2356), .Q(
        interface9_bank_bus_dat_r[13]) );
  dfnrq1 \la_out_storage_reg[109]  ( .D(n4330), .CP(n2343), .Q(la_output[109])
         );
  dfnrq1 \la_out_storage_reg[77]  ( .D(n4362), .CP(n21), .Q(la_output[77]) );
  dfnrn1 \la_out_storage_reg[45]  ( .D(n4394), .CP(n2339), .QN(n3167) );
  dfnrn1 \la_out_storage_reg[13]  ( .D(n4426), .CP(n2343), .QN(n3166) );
  dfnrn1 \la_oe_storage_reg[109]  ( .D(n4458), .CP(n2350), .QN(la_oenb[109])
         );
  dfnrn1 \la_oe_storage_reg[77]  ( .D(n4490), .CP(n2354), .QN(la_oenb[77]) );
  dfnrn1 \la_oe_storage_reg[45]  ( .D(n4522), .CP(n11), .QN(la_oenb[45]) );
  dfnrn1 \la_oe_storage_reg[13]  ( .D(n4554), .CP(n18), .QN(la_oenb[13]) );
  dfnrn1 \la_ien_storage_reg[109]  ( .D(n4586), .CP(n41), .QN(la_iena[109]) );
  dfnrn1 \la_ien_storage_reg[77]  ( .D(n4618), .CP(n65), .QN(la_iena[77]) );
  dfnrn1 \la_ien_storage_reg[45]  ( .D(n4650), .CP(n69), .QN(la_iena[45]) );
  dfnrn1 \la_ien_storage_reg[13]  ( .D(n4682), .CP(n79), .QN(la_iena[13]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[13]  ( .D(N4476), .CP(n2339), .Q(
        interface6_bank_bus_dat_r[13]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[13]  ( .D(n4764), 
        .CP(n2351), .QN(n3539) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[13]  ( .D(n4885), .CP(n2356), 
        .QN(n3586) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[13]  ( .D(N4256), .CP(n2355), .Q(
        interface3_bank_bus_dat_r[13]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[13]  ( .D(n4926), .CP(n2341), .QN(n3614)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[13]  ( .D(N4112), .CP(n2338), .Q(
        interface0_bank_bus_dat_r[13]) );
  dfnrn1 \dbg_uart_data_reg[12]  ( .D(n4861), .CP(n2338), .QN(n3564) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[12]  ( .D(n3165), .CP(n2346), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[12]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[12]  ( .D(n4189), .CP(n2355), .QN(n3437)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[12]  ( .D(n4221), .CP(n10), .QN(n3468) );
  dfnrn1 \mgmtsoc_value_reg[12]  ( .D(N5412), .CP(n2351), .QN(n3164) );
  dfnrn1 \mgmtsoc_value_status_reg[12]  ( .D(n4155), .CP(n2339), .QN(n3405) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[12]  ( .D(N4706), .CP(n2351), .Q(
        interface10_bank_bus_dat_r[12]) );
  dfnrn1 \spimaster_storage_reg[12]  ( .D(n4255), .CP(n16), .QN(n3163) );
  dfnrn1 \spi_master_cs_storage_reg[12]  ( .D(n4273), .CP(n2348), .QN(n3491)
         );
  dfnrn1 \spi_master_control_storage_reg[12]  ( .D(n4297), .CP(n2348), .QN(
        n3162) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[12]  ( .D(N4597), .CP(n2354), .Q(
        interface9_bank_bus_dat_r[12]) );
  dfnrq1 \la_out_storage_reg[108]  ( .D(n4331), .CP(n40), .Q(la_output[108])
         );
  dfnrq1 \la_out_storage_reg[76]  ( .D(n4363), .CP(n2339), .Q(la_output[76])
         );
  dfnrn1 \la_out_storage_reg[44]  ( .D(n4395), .CP(n39), .QN(n3161) );
  dfnrn1 \la_out_storage_reg[12]  ( .D(n4427), .CP(n10), .QN(n3160) );
  dfnrn1 \la_oe_storage_reg[108]  ( .D(n4459), .CP(n2349), .QN(la_oenb[108])
         );
  dfnrn1 \la_oe_storage_reg[76]  ( .D(n4491), .CP(n2348), .QN(la_oenb[76]) );
  dfnrn1 \la_oe_storage_reg[44]  ( .D(n4523), .CP(n2341), .QN(la_oenb[44]) );
  dfnrn1 \la_oe_storage_reg[12]  ( .D(n4555), .CP(n68), .QN(la_oenb[12]) );
  dfnrn1 \la_ien_storage_reg[108]  ( .D(n4587), .CP(n2348), .QN(la_iena[108])
         );
  dfnrn1 \la_ien_storage_reg[76]  ( .D(n4619), .CP(n2338), .QN(la_iena[76]) );
  dfnrn1 \la_ien_storage_reg[44]  ( .D(n4651), .CP(n68), .QN(la_iena[44]) );
  dfnrn1 \la_ien_storage_reg[12]  ( .D(n4683), .CP(n2354), .QN(la_iena[12]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[12]  ( .D(N4475), .CP(n2338), .Q(
        interface6_bank_bus_dat_r[12]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[12]  ( .D(n4765), 
        .CP(n42), .QN(n3540) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[12]  ( .D(n4886), .CP(n16), 
        .QN(n3587) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[12]  ( .D(N4255), .CP(n2356), .Q(
        interface3_bank_bus_dat_r[12]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[12]  ( .D(n4927), .CP(n2341), .QN(n3615)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[12]  ( .D(N4111), .CP(n2356), .Q(
        interface0_bank_bus_dat_r[12]) );
  dfnrn1 \dbg_uart_data_reg[11]  ( .D(n4862), .CP(n29), .QN(n3567) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[11]  ( .D(n3159), .CP(n2341), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[11]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[11]  ( .D(n4190), .CP(n2351), .QN(n3438)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[11]  ( .D(n4222), .CP(n2356), .QN(n3469) );
  dfnrn1 \mgmtsoc_value_reg[11]  ( .D(N5411), .CP(n42), .QN(n3158) );
  dfnrn1 \mgmtsoc_value_status_reg[11]  ( .D(n4156), .CP(n2343), .QN(n3406) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[11]  ( .D(N4705), .CP(n2344), .Q(
        interface10_bank_bus_dat_r[11]) );
  dfnrn1 \spimaster_storage_reg[11]  ( .D(n4256), .CP(n2341), .QN(n3157) );
  dfnrn1 \spi_master_cs_storage_reg[11]  ( .D(n4274), .CP(n2346), .QN(n3492)
         );
  dfnrn1 \spi_master_control_storage_reg[11]  ( .D(n4298), .CP(n2349), .QN(
        n3156) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[11]  ( .D(N4596), .CP(n2351), .Q(
        interface9_bank_bus_dat_r[11]) );
  dfnrq1 \la_out_storage_reg[107]  ( .D(n4332), .CP(n2341), .Q(la_output[107])
         );
  dfnrq1 \la_out_storage_reg[75]  ( .D(n4364), .CP(n2346), .Q(la_output[75])
         );
  dfnrn1 \la_out_storage_reg[43]  ( .D(n4396), .CP(n2356), .QN(n3155) );
  dfnrn1 \la_out_storage_reg[11]  ( .D(n4428), .CP(n2339), .QN(n3154) );
  dfnrn1 \la_oe_storage_reg[107]  ( .D(n4460), .CP(n2343), .QN(la_oenb[107])
         );
  dfnrn1 \la_oe_storage_reg[75]  ( .D(n4492), .CP(n39), .QN(la_oenb[75]) );
  dfnrn1 \la_oe_storage_reg[43]  ( .D(n4524), .CP(n44), .QN(la_oenb[43]) );
  dfnrn1 \la_oe_storage_reg[11]  ( .D(n4556), .CP(n67), .QN(la_oenb[11]) );
  dfnrn1 \la_ien_storage_reg[107]  ( .D(n4588), .CP(n77), .QN(la_iena[107]) );
  dfnrn1 \la_ien_storage_reg[75]  ( .D(n4620), .CP(n2353), .QN(la_iena[75]) );
  dfnrn1 \la_ien_storage_reg[43]  ( .D(n4652), .CP(n2359), .QN(la_iena[43]) );
  dfnrn1 \la_ien_storage_reg[11]  ( .D(n4684), .CP(n21), .QN(la_iena[11]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[11]  ( .D(N4474), .CP(n2353), .Q(
        interface6_bank_bus_dat_r[11]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[11]  ( .D(n4766), 
        .CP(n30), .QN(n3541) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[11]  ( .D(n4887), .CP(n30), 
        .QN(n3505) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_width_reg[3]  ( .D(n4736), 
        .CP(n39), .QN(n3504) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[11]  ( .D(N4254), .CP(n2350), .Q(
        interface3_bank_bus_dat_r[11]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[11]  ( .D(n4928), .CP(n2358), .QN(n3616)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[11]  ( .D(N4110), .CP(n2354), .Q(
        interface0_bank_bus_dat_r[11]) );
  dfnrn1 \dbg_uart_data_reg[9]  ( .D(n4864), .CP(n2355), .QN(n3573) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[9]  ( .D(n3153), .CP(n2356), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[9]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[9]  ( .D(n4192), .CP(n2358), .QN(n3440)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[9]  ( .D(n4224), .CP(n2359), .QN(n3471) );
  dfnrn1 \mgmtsoc_value_reg[9]  ( .D(N5409), .CP(n2346), .QN(n3152) );
  dfnrn1 \mgmtsoc_value_status_reg[9]  ( .D(n4158), .CP(n2353), .QN(n3408) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[9]  ( .D(N4703), .CP(n39), .Q(
        interface10_bank_bus_dat_r[9]) );
  dfnrn1 \spimaster_storage_reg[9]  ( .D(n4258), .CP(n30), .QN(n3151) );
  dfnrn1 \spi_master_cs_storage_reg[9]  ( .D(n4276), .CP(n30), .QN(n3494) );
  dfnrn1 \spi_master_control_storage_reg[9]  ( .D(n4300), .CP(n2351), .QN(
        n3150) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[9]  ( .D(N4594), .CP(n44), .Q(
        interface9_bank_bus_dat_r[9]) );
  dfnrq1 \la_out_storage_reg[105]  ( .D(n4334), .CP(n77), .Q(la_output[105])
         );
  dfnrq1 \la_out_storage_reg[73]  ( .D(n4366), .CP(n2349), .Q(la_output[73])
         );
  dfnrn1 \la_out_storage_reg[41]  ( .D(n4398), .CP(n2355), .QN(n3149) );
  dfnrn1 \la_out_storage_reg[9]  ( .D(n4430), .CP(n2341), .QN(n3148) );
  dfnrn1 \la_oe_storage_reg[105]  ( .D(n4462), .CP(n2346), .QN(la_oenb[105])
         );
  dfnrn1 \la_oe_storage_reg[73]  ( .D(n4494), .CP(n39), .QN(la_oenb[73]) );
  dfnrn1 \la_oe_storage_reg[41]  ( .D(n4526), .CP(n44), .QN(la_oenb[41]) );
  dfnrn1 \la_oe_storage_reg[9]  ( .D(n4558), .CP(n67), .QN(la_oenb[9]) );
  dfnrn1 \la_ien_storage_reg[105]  ( .D(n4590), .CP(n77), .QN(la_iena[105]) );
  dfnrn1 \la_ien_storage_reg[73]  ( .D(n4622), .CP(n2348), .QN(la_iena[73]) );
  dfnrn1 \la_ien_storage_reg[41]  ( .D(n4654), .CP(n2353), .QN(la_iena[41]) );
  dfnrn1 \la_ien_storage_reg[9]  ( .D(n4686), .CP(n2338), .QN(la_iena[9]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[9]  ( .D(N4472), .CP(n67), .Q(
        interface6_bank_bus_dat_r[9]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[9]  ( .D(n4768), .CP(
        n2344), .QN(n3543) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[9]  ( .D(n4889), .CP(n2338), 
        .QN(n3507) );
  dfnrq1 \mgmtsoc_master_tx_fifo_source_payload_width_reg[1]  ( .D(n4738), 
        .CP(n2341), .Q(mgmtsoc_port_master_user_port_sink_payload_width[1]) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[9]  ( .D(N4252), .CP(n2355), .Q(
        interface3_bank_bus_dat_r[9]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[9]  ( .D(n4930), .CP(n2344), .QN(n3618)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[9]  ( .D(N4108), .CP(n2346), .Q(
        interface0_bank_bus_dat_r[9]) );
  dfnrn1 \dbg_uart_data_reg[8]  ( .D(n4865), .CP(n30), .QN(n3575) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[8]  ( .D(n3147), .CP(n2351), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[8]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[8]  ( .D(n4193), .CP(n30), .QN(n3441) );
  dfnrn1 \mgmtsoc_load_storage_reg[8]  ( .D(n4225), .CP(n2351), .QN(n3472) );
  dfnrn1 \mgmtsoc_value_reg[8]  ( .D(N5408), .CP(n39), .QN(n3146) );
  dfnrn1 \mgmtsoc_value_status_reg[8]  ( .D(n4159), .CP(n2339), .QN(n3409) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[8]  ( .D(N4702), .CP(n14), .Q(
        interface10_bank_bus_dat_r[8]) );
  dfnrn1 \spimaster_storage_reg[8]  ( .D(n4259), .CP(n2356), .QN(n3145) );
  dfnrn1 \spi_master_cs_storage_reg[8]  ( .D(n4277), .CP(n2341), .QN(n3495) );
  dfnrn1 \spi_master_control_storage_reg[8]  ( .D(n4301), .CP(n2346), .QN(
        n3144) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[8]  ( .D(N4593), .CP(n20), .Q(
        interface9_bank_bus_dat_r[8]) );
  dfnrq1 \la_out_storage_reg[104]  ( .D(n4335), .CP(n2361), .Q(la_output[104])
         );
  dfnrq1 \la_out_storage_reg[72]  ( .D(n4367), .CP(n29), .Q(la_output[72]) );
  dfnrn1 \la_out_storage_reg[40]  ( .D(n4399), .CP(n40), .QN(n3143) );
  dfnrn1 \la_out_storage_reg[8]  ( .D(n4431), .CP(n45), .QN(n3142) );
  dfnrn1 \la_oe_storage_reg[104]  ( .D(n4463), .CP(n68), .QN(la_oenb[104]) );
  dfnrn1 \la_oe_storage_reg[72]  ( .D(n4495), .CP(n78), .QN(la_oenb[72]) );
  dfnrn1 \la_oe_storage_reg[40]  ( .D(n4527), .CP(n2348), .QN(la_oenb[40]) );
  dfnrn1 \la_oe_storage_reg[8]  ( .D(n4559), .CP(n2356), .QN(la_oenb[8]) );
  dfnrn1 \la_ien_storage_reg[104]  ( .D(n4591), .CP(n2338), .QN(la_iena[104])
         );
  dfnrn1 \la_ien_storage_reg[72]  ( .D(n4623), .CP(n2344), .QN(la_iena[72]) );
  dfnrn1 \la_ien_storage_reg[40]  ( .D(n4655), .CP(n2348), .QN(la_iena[40]) );
  dfnrn1 \la_ien_storage_reg[8]  ( .D(n4687), .CP(n2354), .QN(la_iena[8]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[8]  ( .D(N4471), .CP(n30), .Q(
        interface6_bank_bus_dat_r[8]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[8]  ( .D(n4769), .CP(
        n2338), .QN(n3544) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[8]  ( .D(n4890), .CP(n2358), 
        .QN(n3508) );
  dfnrq1 \mgmtsoc_master_tx_fifo_source_payload_width_reg[0]  ( .D(n4739), 
        .CP(n2349), .Q(mgmtsoc_port_master_user_port_sink_payload_width[0]) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[8]  ( .D(N4251), .CP(n78), .Q(
        interface3_bank_bus_dat_r[8]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[8]  ( .D(n4931), .CP(n2361), .QN(n3619)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[8]  ( .D(N4107), .CP(n2355), .Q(
        interface0_bank_bus_dat_r[8]) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[10]  ( .D(N4253), .CP(n2339), .Q(
        interface3_bank_bus_dat_r[10]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[10]  ( .D(n4929), .CP(n2346), .QN(n3617)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[10]  ( .D(N4109), .CP(n2339), .Q(
        interface0_bank_bus_dat_r[10]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[2]  ( .D(n3141), .CP(n78), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[2]) );
  dfnrq1 \storage_reg[0][2]  ( .D(n3877), .CP(n2338), .Q(\storage[0][2] ) );
  dfnrq1 \storage_reg[1][2]  ( .D(n3885), .CP(n2344), .Q(\storage[1][2] ) );
  dfnrq1 \storage_reg[2][2]  ( .D(n3893), .CP(n2351), .Q(\storage[2][2] ) );
  dfnrq1 \storage_reg[3][2]  ( .D(n3901), .CP(n2354), .Q(\storage[3][2] ) );
  dfnrq1 \storage_reg[4][2]  ( .D(n3909), .CP(n2341), .Q(\storage[4][2] ) );
  dfnrq1 \storage_reg[5][2]  ( .D(n3917), .CP(n2346), .Q(\storage[5][2] ) );
  dfnrq1 \storage_reg[6][2]  ( .D(n3925), .CP(n21), .Q(\storage[6][2] ) );
  dfnrq1 \storage_reg[7][2]  ( .D(n3933), .CP(n2353), .Q(\storage[7][2] ) );
  dfnrq1 \storage_reg[8][2]  ( .D(n3941), .CP(n13), .Q(\storage[8][2] ) );
  dfnrq1 \storage_reg[9][2]  ( .D(n3949), .CP(n19), .Q(\storage[9][2] ) );
  dfnrq1 \storage_reg[10][2]  ( .D(n3957), .CP(n39), .Q(\storage[10][2] ) );
  dfnrq1 \storage_reg[11][2]  ( .D(n3965), .CP(n44), .Q(\storage[11][2] ) );
  dfnrq1 \storage_reg[12][2]  ( .D(n3973), .CP(n67), .Q(\storage[12][2] ) );
  dfnrq1 \storage_reg[13][2]  ( .D(n3981), .CP(n77), .Q(\storage[13][2] ) );
  dfnrq1 \storage_reg[14][2]  ( .D(n3989), .CP(n21), .Q(\storage[14][2] ) );
  dfnrq1 \storage_reg[15][2]  ( .D(n3997), .CP(n2354), .Q(\storage[15][2] ) );
  dfnrn1 \user_irq_ena_storage_reg[2]  ( .D(n4052), .CP(n29), .QN(n3140) );
  dfnrq1 \interface19_bank_bus_dat_r_reg[2]  ( .D(N4997), .CP(n11), .Q(
        interface19_bank_bus_dat_r[2]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[2]  ( .D(n4199), .CP(n2350), .QN(n3447)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[2]  ( .D(n4231), .CP(n2361), .QN(n3478) );
  dfnrn1 \mgmtsoc_value_reg[2]  ( .D(N5402), .CP(n2338), .QN(n3139) );
  dfnrn1 \mgmtsoc_value_status_reg[2]  ( .D(n4165), .CP(n39), .QN(n3415) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[2]  ( .D(N4696), .CP(n2349), .Q(
        interface10_bank_bus_dat_r[2]) );
  dfnrn1 \spimaster_storage_reg[2]  ( .D(n4265), .CP(n2351), .QN(n3138) );
  dfnrq1 \spi_master_cs_storage_reg[2]  ( .D(n4283), .CP(n2349), .Q(
        csrbank9_cs0_w[2]) );
  dfnrn1 \spi_master_mosi_storage_reg[2]  ( .D(n4287), .CP(n2351), .QN(n3137)
         );
  dfnrq1 \spi_master_mosi_data_reg[2]  ( .D(n4244), .CP(n2351), .Q(
        spi_master_mosi_data[2]) );
  dfnrn1 \spi_master_control_storage_reg[2]  ( .D(n4307), .CP(n2351), .QN(
        n3501) );
  dfnrq1 \la_out_storage_reg[98]  ( .D(n4341), .CP(n78), .Q(la_output[98]) );
  dfnrq1 \la_out_storage_reg[66]  ( .D(n4373), .CP(n2356), .Q(la_output[66])
         );
  dfnrn1 \la_out_storage_reg[34]  ( .D(n4405), .CP(n77), .QN(n3136) );
  dfnrn1 \la_out_storage_reg[2]  ( .D(n4437), .CP(n42), .QN(n3135) );
  dfnrn1 \la_oe_storage_reg[98]  ( .D(n4469), .CP(n2343), .QN(la_oenb[98]) );
  dfnrn1 \la_oe_storage_reg[66]  ( .D(n4501), .CP(n2344), .QN(la_oenb[66]) );
  dfnrn1 \la_oe_storage_reg[34]  ( .D(n4533), .CP(n65), .QN(la_oenb[34]) );
  dfnrn1 \la_oe_storage_reg[2]  ( .D(n4565), .CP(n2355), .QN(la_oenb[2]) );
  dfnrn1 \la_ien_storage_reg[98]  ( .D(n4597), .CP(n2344), .QN(la_iena[98]) );
  dfnrn1 \la_ien_storage_reg[66]  ( .D(n4629), .CP(n30), .QN(la_iena[66]) );
  dfnrn1 \la_ien_storage_reg[34]  ( .D(n4661), .CP(n2358), .QN(la_iena[34]) );
  dfnrn1 \la_ien_storage_reg[2]  ( .D(n4693), .CP(n30), .QN(la_iena[2]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[2]  ( .D(N4465), .CP(n30), .Q(
        interface6_bank_bus_dat_r[2]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[2]  ( .D(n4775), .CP(
        n2349), .QN(n3550) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[2]  ( .D(n4896), .CP(n79), .QN(
        n3516) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_len_reg[2]  ( .D(n4743), .CP(
        n69), .QN(n3515) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[2]  ( .D(n4905), .CP(n42), .QN(n3593) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[2]  ( .D(N4245), .CP(n2351), .Q(
        interface3_bank_bus_dat_r[2]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[2]  ( .D(n4937), .CP(n2355), .QN(n3625)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[2]  ( .D(N4101), .CP(n2360), .Q(
        interface0_bank_bus_dat_r[2]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_storage_reg[2]  ( .D(n5056), .CP(n65), .Q(
        mgmtsoc_litespisdrphycore_div[2]) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[2]  ( .D(N4294), .CP(n41), .Q(
        interface4_bank_bus_dat_r[2]) );
  dfnrn1 \spi_master_miso_reg[1]  ( .D(n4010), .CP(n11), .QN(n3134) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[1]  ( .D(N4586), .CP(n2353), .Q(
        interface9_bank_bus_dat_r[1]) );
  dfnrn1 \spi_master_miso_reg[0]  ( .D(n4011), .CP(n18), .QN(n3371) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[0]  ( .D(N4585), .CP(n2354), .Q(
        interface9_bank_bus_dat_r[0]) );
  dfnrq1 spi_clk_reg ( .D(n4235), .CP(n2361), .Q(spi_clk) );
  dfnrq1 \spi_master_count_reg[0]  ( .D(n4250), .CP(n39), .Q(
        spi_master_count[0]) );
  dfnrq1 \spi_master_count_reg[1]  ( .D(n4249), .CP(n2346), .Q(
        spi_master_count[1]) );
  dfnrq1 \spi_master_count_reg[2]  ( .D(n4251), .CP(n2341), .Q(
        spi_master_count[2]) );
  dfnrq1 \spi_master_mosi_sel_reg[0]  ( .D(n4237), .CP(n77), .Q(
        spi_master_mosi_sel[0]) );
  dfnrq1 \spi_master_mosi_sel_reg[1]  ( .D(n4236), .CP(n67), .Q(
        spi_master_mosi_sel[1]) );
  dfnrq1 \spi_master_mosi_sel_reg[2]  ( .D(n4238), .CP(n44), .Q(
        spi_master_mosi_sel[2]) );
  dfnrq1 \spi_master_cs_storage_reg[6]  ( .D(n4279), .CP(n67), .Q(
        csrbank9_cs0_w[6]) );
  dfnrn1 \spi_master_mosi_storage_reg[6]  ( .D(n4291), .CP(n45), .QN(n3133) );
  dfnrq1 \spi_master_mosi_data_reg[6]  ( .D(n4240), .CP(n2355), .Q(
        spi_master_mosi_data[6]) );
  dfnrn1 \spi_master_control_storage_reg[6]  ( .D(n4303), .CP(n2346), .QN(
        n3497) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[6]  ( .D(N4591), .CP(n2341), .Q(
        interface9_bank_bus_dat_r[6]) );
  dfnrq1 \la_out_storage_reg[102]  ( .D(n4337), .CP(n68), .Q(la_output[102])
         );
  dfnrq1 \la_out_storage_reg[70]  ( .D(n4369), .CP(n2348), .Q(la_output[70])
         );
  dfnrn1 \la_out_storage_reg[38]  ( .D(n4401), .CP(n67), .QN(n3132) );
  dfnrn1 \la_out_storage_reg[6]  ( .D(n4433), .CP(n21), .QN(n3131) );
  dfnrn1 \la_oe_storage_reg[102]  ( .D(n4465), .CP(n2339), .QN(la_oenb[102])
         );
  dfnrn1 \la_oe_storage_reg[70]  ( .D(n4497), .CP(n2338), .QN(la_oenb[70]) );
  dfnrn1 \la_oe_storage_reg[38]  ( .D(n4529), .CP(n41), .QN(la_oenb[38]) );
  dfnrn1 \la_oe_storage_reg[6]  ( .D(n4561), .CP(n2349), .QN(la_oenb[6]) );
  dfnrn1 \la_ien_storage_reg[102]  ( .D(n4593), .CP(n2338), .QN(la_iena[102])
         );
  dfnrn1 \la_ien_storage_reg[70]  ( .D(n4625), .CP(n30), .QN(la_iena[70]) );
  dfnrn1 \la_ien_storage_reg[38]  ( .D(n4657), .CP(n2360), .QN(la_iena[38]) );
  dfnrn1 \la_ien_storage_reg[6]  ( .D(n4689), .CP(n10), .QN(la_iena[6]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[6]  ( .D(N4469), .CP(n39), .Q(
        interface6_bank_bus_dat_r[6]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[6]  ( .D(n4771), .CP(
        n77), .QN(n3546) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[6]  ( .D(n4892), .CP(n65), .QN(
        n3589) );
  dfnrn1 \mgmtsoc_litespimmap_storage_reg[6]  ( .D(n4901), .CP(n2343), .QN(
        n3591) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[6]  ( .D(N4249), .CP(n16), .Q(
        interface3_bank_bus_dat_r[6]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[6]  ( .D(n4933), .CP(n2351), .QN(n3621)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[6]  ( .D(N4105), .CP(n41), .Q(
        interface0_bank_bus_dat_r[6]) );
  dfnrn1 \mgmtsoc_litespisdrphycore_storage_reg[6]  ( .D(n5052), .CP(n2349), 
        .QN(n3130) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[6]  ( .D(N4298), .CP(n2349), .Q(
        interface4_bank_bus_dat_r[6]) );
  dfnrq1 \memdat_3_reg[7]  ( .D(n4100), .CP(n2354), .Q(
        uart_rx_fifo_fifo_out_payload_data[7]) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[7]  ( .D(N4779), .CP(n2350), .Q(
        interface11_bank_bus_dat_r[7]) );
  dfnrq1 uart_rx_trigger_d_reg ( .D(N5710), .CP(n2349), .Q(uart_rx_trigger_d)
         );
  dfnrn1 uart_rx_pending_reg ( .D(n4088), .CP(n2338), .QN(n3374) );
  dfnrq1 \interface11_bank_bus_dat_r_reg[1]  ( .D(N4773), .CP(n2344), .Q(
        interface11_bank_bus_dat_r[1]) );
  dfnrq1 \mgmtsoc_reset_storage_reg[1]  ( .D(n4940), .CP(n2341), .Q(
        csrbank0_reset0_w[1]) );
  dfnrq1 \interface0_bank_bus_dat_r_reg[1]  ( .D(N4100), .CP(n2355), .Q(
        interface0_bank_bus_dat_r[1]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_storage_reg[1]  ( .D(n5057), .CP(n79), .Q(
        mgmtsoc_litespisdrphycore_div[1]) );
  dfnrq1 mgmtsoc_litespisdrphycore_clk_reg ( .D(n4733), .CP(n2339), .Q(
        mgmtsoc_litespisdrphycore_clk) );
  dfnrq1 flash_clk_reg ( .D(mgmtsoc_litespisdrphycore_clk), .CP(n2354), .Q(
        flash_clk) );
  dfnrq1 mgmtsoc_litespisdrphycore_posedge_reg_reg ( .D(N5453), .CP(n2349), 
        .Q(mgmtsoc_litespisdrphycore_posedge_reg) );
  dfnrq1 mgmtsoc_litespisdrphycore_posedge_reg2_reg ( .D(N5454), .CP(n29), .Q(
        mgmtsoc_litespisdrphycore_posedge_reg2) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[1]  ( .D(n5040), .CP(n42), .QN(
        n3129) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[0]  ( .D(n5039), .CP(n2344), 
        .QN(n3128) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[2]  ( .D(n5038), .CP(n2348), 
        .QN(n3127) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[3]  ( .D(n5037), .CP(n2339), 
        .QN(n3126) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[4]  ( .D(n5036), .CP(n2353), 
        .QN(n3125) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[5]  ( .D(n5035), .CP(n2351), 
        .QN(n3124) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[6]  ( .D(n5034), .CP(n79), .QN(
        n3123) );
  dfnrn1 \mgmtsoc_litespisdrphycore_sr_cnt_reg[7]  ( .D(n5033), .CP(n2339), 
        .QN(n3122) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[0]  ( .D(N5443), .CP(n2339), .Q(
        mgmtsoc_litespisdrphycore_cnt[0]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[1]  ( .D(N5444), .CP(n2356), .Q(
        mgmtsoc_litespisdrphycore_cnt[1]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[2]  ( .D(N5445), .CP(n2349), .Q(
        mgmtsoc_litespisdrphycore_cnt[2]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[3]  ( .D(N5446), .CP(n77), .Q(
        mgmtsoc_litespisdrphycore_cnt[3]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[4]  ( .D(N5447), .CP(n67), .Q(
        mgmtsoc_litespisdrphycore_cnt[4]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[5]  ( .D(N5448), .CP(n44), .Q(
        mgmtsoc_litespisdrphycore_cnt[5]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[6]  ( .D(N5449), .CP(n39), .Q(
        mgmtsoc_litespisdrphycore_cnt[6]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_cnt_reg[7]  ( .D(N5450), .CP(n2343), .Q(
        mgmtsoc_litespisdrphycore_cnt[7]) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[1]  ( .D(N4293), .CP(n69), .Q(
        interface4_bank_bus_dat_r[1]) );
  dfnrn1 \mgmtsoc_master_rx_fifo_source_payload_data_reg[0]  ( .D(n3699), .CP(
        n14), .QN(n3354) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[0]  ( .D(N4243), .CP(n29), .Q(
        interface3_bank_bus_dat_r[0]) );
  dfnrq1 \interface4_bank_bus_dat_r_reg[7]  ( .D(N4299), .CP(n2344), .Q(
        interface4_bank_bus_dat_r[7]) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[15]  ( .D(N4600), .CP(n67), .Q(
        interface9_bank_bus_dat_r[15]) );
  dfnrq1 \la_out_storage_reg[111]  ( .D(n4328), .CP(n2348), .Q(la_output[111])
         );
  dfnrq1 \la_out_storage_reg[79]  ( .D(n4360), .CP(n2356), .Q(la_output[79])
         );
  dfnrn1 \la_out_storage_reg[47]  ( .D(n4392), .CP(n77), .QN(n3121) );
  dfnrn1 \la_out_storage_reg[15]  ( .D(n4424), .CP(n2351), .QN(n3120) );
  dfnrn1 \la_oe_storage_reg[111]  ( .D(n4456), .CP(n42), .QN(la_oenb[111]) );
  dfnrn1 \la_oe_storage_reg[79]  ( .D(n4488), .CP(n2341), .QN(la_oenb[79]) );
  dfnrn1 \la_oe_storage_reg[47]  ( .D(n4520), .CP(n2346), .QN(la_oenb[47]) );
  dfnrn1 \la_oe_storage_reg[15]  ( .D(n4552), .CP(n2351), .QN(la_oenb[15]) );
  dfnrn1 \la_ien_storage_reg[111]  ( .D(n4584), .CP(n42), .QN(la_iena[111]) );
  dfnrn1 \la_ien_storage_reg[79]  ( .D(n4616), .CP(n2341), .QN(la_iena[79]) );
  dfnrn1 \la_ien_storage_reg[47]  ( .D(n4648), .CP(n2346), .QN(la_iena[47]) );
  dfnrn1 \la_ien_storage_reg[15]  ( .D(n4680), .CP(n2349), .QN(la_iena[15]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[15]  ( .D(N4478), .CP(n77), .Q(
        interface6_bank_bus_dat_r[15]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[15]  ( .D(n4762), 
        .CP(n42), .QN(n3537) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[15]  ( .D(n4883), .CP(n2339), 
        .QN(n3584) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[15]  ( .D(N4258), .CP(n14), .Q(
        interface3_bank_bus_dat_r[15]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[15]  ( .D(n4924), .CP(n2343), .QN(n3612)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[15]  ( .D(N4114), .CP(n2344), .Q(
        interface0_bank_bus_dat_r[15]) );
  dfnrq1 \dbg_uart_data_reg[16]  ( .D(n4857), .CP(n2350), .Q(
        dbg_uart_wishbone_dat_w[16]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[16]  ( .D(n3119), .CP(n68), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[16]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[16]  ( .D(n4185), .CP(n79), .QN(n3433) );
  dfnrn1 \mgmtsoc_load_storage_reg[16]  ( .D(n4217), .CP(n2348), .QN(n3464) );
  dfnrn1 \mgmtsoc_value_reg[16]  ( .D(N5416), .CP(n2360), .QN(n3118) );
  dfnrn1 \mgmtsoc_value_status_reg[16]  ( .D(n4151), .CP(n69), .QN(n3401) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[16]  ( .D(N4710), .CP(n2348), .Q(
        interface10_bank_bus_dat_r[16]) );
  dfnrq1 \spi_master_cs_storage_reg[16]  ( .D(n4269), .CP(n2338), .Q(
        csrbank9_cs0_w[16]) );
  dfnrq1 \interface9_bank_bus_dat_r_reg[16]  ( .D(N4601), .CP(n2354), .Q(
        interface9_bank_bus_dat_r[16]) );
  dfnrn1 spi_cs_n_reg ( .D(N5589), .CP(n2353), .QN(spi_sdoenb) );
  dfnrq1 \la_out_storage_reg[112]  ( .D(n4327), .CP(n2351), .Q(la_output[112])
         );
  dfnrq1 \la_out_storage_reg[80]  ( .D(n4359), .CP(n42), .Q(la_output[80]) );
  dfnrn1 \la_out_storage_reg[48]  ( .D(n4391), .CP(n2354), .QN(n3117) );
  dfnrn1 \la_out_storage_reg[16]  ( .D(n4423), .CP(n2338), .QN(n3116) );
  dfnrn1 \la_oe_storage_reg[112]  ( .D(n4455), .CP(n2344), .QN(la_oenb[112])
         );
  dfnrn1 \la_oe_storage_reg[80]  ( .D(n4487), .CP(n2348), .QN(la_oenb[80]) );
  dfnrn1 \la_oe_storage_reg[48]  ( .D(n4519), .CP(n2356), .QN(la_oenb[48]) );
  dfnrn1 \la_oe_storage_reg[16]  ( .D(n4551), .CP(n2338), .QN(la_oenb[16]) );
  dfnrn1 \la_ien_storage_reg[112]  ( .D(n4583), .CP(n2344), .QN(la_iena[112])
         );
  dfnrn1 \la_ien_storage_reg[80]  ( .D(n4615), .CP(n30), .QN(la_iena[80]) );
  dfnrn1 \la_ien_storage_reg[48]  ( .D(n4647), .CP(n2355), .QN(la_iena[48]) );
  dfnrn1 \la_ien_storage_reg[16]  ( .D(n4679), .CP(n29), .QN(la_iena[16]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[16]  ( .D(N4479), .CP(n2344), .Q(
        interface6_bank_bus_dat_r[16]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[16]  ( .D(n4761), 
        .CP(n2350), .QN(n3536) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[16]  ( .D(n4882), .CP(n39), 
        .QN(n3503) );
  dfnrq1 \mgmtsoc_master_tx_fifo_source_payload_mask_reg[0]  ( .D(n4735), .CP(
        n2344), .Q(\mgmtsoc_port_master_user_port_sink_payload_mask[0] ) );
  dfnrq1 flash_io0_oeb_reg ( .D(N3077), .CP(n2338), .Q(flash_io0_oeb) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[16]  ( .D(N4259), .CP(n2341), .Q(
        interface3_bank_bus_dat_r[16]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[16]  ( .D(n4923), .CP(n44), .QN(n3611)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[16]  ( .D(N4115), .CP(n2346), .Q(
        interface0_bank_bus_dat_r[16]) );
  dfnrq1 \dbg_uart_data_reg[17]  ( .D(n4856), .CP(n2343), .Q(
        dbg_uart_wishbone_dat_w[17]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[17]  ( .D(n3115), .CP(n45), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[17]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[17]  ( .D(n4184), .CP(n2355), .QN(n3432)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[17]  ( .D(n4216), .CP(n2341), .QN(n3463) );
  dfnrn1 \mgmtsoc_value_reg[17]  ( .D(N5417), .CP(n30), .QN(n3114) );
  dfnrn1 \mgmtsoc_value_status_reg[17]  ( .D(n4150), .CP(n65), .QN(n3400) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[17]  ( .D(N4711), .CP(n65), .Q(
        interface10_bank_bus_dat_r[17]) );
  dfnrq1 \la_out_storage_reg[113]  ( .D(n4326), .CP(n79), .Q(la_output[113])
         );
  dfnrq1 \la_out_storage_reg[81]  ( .D(n4358), .CP(n2350), .Q(la_output[81])
         );
  dfnrn1 \la_out_storage_reg[49]  ( .D(n4390), .CP(n2346), .QN(n3113) );
  dfnrn1 \la_out_storage_reg[17]  ( .D(n4422), .CP(n2349), .QN(n3112) );
  dfnrn1 \la_oe_storage_reg[113]  ( .D(n4454), .CP(n2355), .QN(la_oenb[113])
         );
  dfnrn1 \la_oe_storage_reg[81]  ( .D(n4486), .CP(n2339), .QN(la_oenb[81]) );
  dfnrn1 \la_oe_storage_reg[49]  ( .D(n4518), .CP(n2343), .QN(la_oenb[49]) );
  dfnrn1 \la_oe_storage_reg[17]  ( .D(n4550), .CP(n41), .QN(la_oenb[17]) );
  dfnrn1 \la_ien_storage_reg[113]  ( .D(n4582), .CP(n65), .QN(la_iena[113]) );
  dfnrn1 \la_ien_storage_reg[81]  ( .D(n4614), .CP(n69), .QN(la_iena[81]) );
  dfnrn1 \la_ien_storage_reg[49]  ( .D(n4646), .CP(n79), .QN(la_iena[49]) );
  dfnrn1 \la_ien_storage_reg[17]  ( .D(n4678), .CP(n30), .QN(la_iena[17]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[17]  ( .D(N4480), .CP(n69), .Q(
        interface6_bank_bus_dat_r[17]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[17]  ( .D(n4760), 
        .CP(n2360), .QN(n3535) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[17]  ( .D(n4881), .CP(n29), 
        .QN(n3583) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[17]  ( .D(N4260), .CP(n42), .Q(
        interface3_bank_bus_dat_r[17]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[17]  ( .D(n4922), .CP(n30), .QN(n3610)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[17]  ( .D(N4116), .CP(n2339), .Q(
        interface0_bank_bus_dat_r[17]) );
  dfnrq1 \dbg_uart_data_reg[18]  ( .D(n4855), .CP(n40), .Q(
        dbg_uart_wishbone_dat_w[18]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[18]  ( .D(n3111), .CP(n40), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[18]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[18]  ( .D(n4183), .CP(n2350), .QN(n3431)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[18]  ( .D(n4215), .CP(n21), .QN(n3462) );
  dfnrn1 \mgmtsoc_value_reg[18]  ( .D(N5418), .CP(n29), .QN(n3110) );
  dfnrn1 \mgmtsoc_value_status_reg[18]  ( .D(n4149), .CP(n41), .QN(n3399) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[18]  ( .D(N4712), .CP(n67), .Q(
        interface10_bank_bus_dat_r[18]) );
  dfnrq1 \la_out_storage_reg[114]  ( .D(n4325), .CP(n2350), .Q(la_output[114])
         );
  dfnrq1 \la_out_storage_reg[82]  ( .D(n4357), .CP(n2354), .Q(la_output[82])
         );
  dfnrn1 \la_out_storage_reg[50]  ( .D(n4389), .CP(n30), .QN(n3109) );
  dfnrn1 \la_out_storage_reg[18]  ( .D(n4421), .CP(n2353), .QN(n3108) );
  dfnrn1 \la_oe_storage_reg[114]  ( .D(n4453), .CP(n29), .QN(la_oenb[114]) );
  dfnrn1 \la_oe_storage_reg[82]  ( .D(n4485), .CP(n2350), .QN(la_oenb[82]) );
  dfnrn1 \la_oe_storage_reg[50]  ( .D(n4517), .CP(n2351), .QN(la_oenb[50]) );
  dfnrn1 \la_oe_storage_reg[18]  ( .D(n4549), .CP(n2353), .QN(la_oenb[18]) );
  dfnrn1 \la_ien_storage_reg[114]  ( .D(n4581), .CP(n2341), .QN(la_iena[114])
         );
  dfnrn1 \la_ien_storage_reg[82]  ( .D(n4613), .CP(n2346), .QN(la_iena[82]) );
  dfnrn1 \la_ien_storage_reg[50]  ( .D(n4645), .CP(n40), .QN(la_iena[50]) );
  dfnrn1 \la_ien_storage_reg[18]  ( .D(n4677), .CP(n45), .QN(la_iena[18]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[18]  ( .D(N4481), .CP(n77), .Q(
        interface6_bank_bus_dat_r[18]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[18]  ( .D(n4759), 
        .CP(n68), .QN(n3534) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[18]  ( .D(n4880), .CP(n78), 
        .QN(n3582) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[18]  ( .D(N4261), .CP(n2341), .Q(
        interface3_bank_bus_dat_r[18]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[18]  ( .D(n4921), .CP(n2348), .QN(n3609)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[18]  ( .D(N4117), .CP(n2346), .Q(
        interface0_bank_bus_dat_r[18]) );
  dfnrq1 \dbg_uart_data_reg[19]  ( .D(n4854), .CP(n2343), .Q(
        dbg_uart_wishbone_dat_w[19]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[19]  ( .D(n3107), .CP(n2343), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[19]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[19]  ( .D(n4182), .CP(n2359), .QN(n3430)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[19]  ( .D(n4214), .CP(n2355), .QN(n3461) );
  dfnrn1 \mgmtsoc_value_reg[19]  ( .D(N5419), .CP(n2361), .QN(n3106) );
  dfnrn1 \mgmtsoc_value_status_reg[19]  ( .D(n4148), .CP(n2344), .QN(n3398) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[19]  ( .D(N4713), .CP(n30), .Q(
        interface10_bank_bus_dat_r[19]) );
  dfnrq1 \la_out_storage_reg[115]  ( .D(n4324), .CP(n29), .Q(la_output[115])
         );
  dfnrq1 \la_out_storage_reg[83]  ( .D(n4356), .CP(n2349), .Q(la_output[83])
         );
  dfnrn1 \la_out_storage_reg[51]  ( .D(n4388), .CP(n2356), .QN(n3105) );
  dfnrn1 \la_out_storage_reg[19]  ( .D(n4420), .CP(n10), .QN(n3104) );
  dfnrn1 \la_oe_storage_reg[115]  ( .D(n4452), .CP(n2356), .QN(la_oenb[115])
         );
  dfnrn1 \la_oe_storage_reg[83]  ( .D(n4484), .CP(n2355), .QN(la_oenb[83]) );
  dfnrn1 \la_oe_storage_reg[51]  ( .D(n4516), .CP(n21), .QN(la_oenb[51]) );
  dfnrn1 \la_oe_storage_reg[19]  ( .D(n4548), .CP(n21), .QN(la_oenb[19]) );
  dfnrn1 \la_ien_storage_reg[115]  ( .D(n4580), .CP(n2351), .QN(la_iena[115])
         );
  dfnrn1 \la_ien_storage_reg[83]  ( .D(n4612), .CP(n42), .QN(la_iena[83]) );
  dfnrn1 \la_ien_storage_reg[51]  ( .D(n4644), .CP(n2341), .QN(la_iena[51]) );
  dfnrn1 \la_ien_storage_reg[19]  ( .D(n4676), .CP(n2346), .QN(la_iena[19]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[19]  ( .D(N4482), .CP(n29), .Q(
        interface6_bank_bus_dat_r[19]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[19]  ( .D(n4758), 
        .CP(n41), .QN(n3533) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[19]  ( .D(n4879), .CP(n65), 
        .QN(n3581) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[19]  ( .D(N4262), .CP(n2353), .Q(
        interface3_bank_bus_dat_r[19]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[19]  ( .D(n4920), .CP(n69), .QN(n3608)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[19]  ( .D(N4118), .CP(n2339), .Q(
        interface0_bank_bus_dat_r[19]) );
  dfnrq1 \dbg_uart_data_reg[20]  ( .D(n4853), .CP(n18), .Q(
        dbg_uart_wishbone_dat_w[20]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[20]  ( .D(n3103), .CP(n2339), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[20]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[20]  ( .D(n4181), .CP(n2338), .QN(n3429)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[20]  ( .D(n4213), .CP(n2344), .QN(n3460) );
  dfnrn1 \mgmtsoc_value_reg[20]  ( .D(N5420), .CP(n30), .QN(n3102) );
  dfnrn1 \mgmtsoc_value_status_reg[20]  ( .D(n4147), .CP(n2338), .QN(n3397) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[20]  ( .D(N4714), .CP(n29), .Q(
        interface10_bank_bus_dat_r[20]) );
  dfnrq1 \la_out_storage_reg[116]  ( .D(n4323), .CP(n2354), .Q(la_output[116])
         );
  dfnrq1 \la_out_storage_reg[84]  ( .D(n4355), .CP(n2339), .Q(la_output[84])
         );
  dfnrn1 \la_out_storage_reg[52]  ( .D(n4387), .CP(n2348), .QN(n3101) );
  dfnrn1 \la_out_storage_reg[20]  ( .D(n4419), .CP(n2353), .QN(n3100) );
  dfnrn1 \la_oe_storage_reg[116]  ( .D(n4451), .CP(n2338), .QN(la_oenb[116])
         );
  dfnrn1 \la_oe_storage_reg[84]  ( .D(n4483), .CP(n2344), .QN(la_oenb[84]) );
  dfnrn1 \la_oe_storage_reg[52]  ( .D(n4515), .CP(n30), .QN(la_oenb[52]) );
  dfnrn1 \la_oe_storage_reg[20]  ( .D(n4547), .CP(n2359), .QN(la_oenb[20]) );
  dfnrn1 \la_ien_storage_reg[116]  ( .D(n4579), .CP(n29), .QN(la_iena[116]) );
  dfnrn1 \la_ien_storage_reg[84]  ( .D(n4611), .CP(n30), .QN(la_iena[84]) );
  dfnrn1 \la_ien_storage_reg[52]  ( .D(n4643), .CP(n39), .QN(la_iena[52]) );
  dfnrn1 \la_ien_storage_reg[20]  ( .D(n4675), .CP(n44), .QN(la_iena[20]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[20]  ( .D(N4483), .CP(n2349), .Q(
        interface6_bank_bus_dat_r[20]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[20]  ( .D(n4757), 
        .CP(n67), .QN(n3532) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[20]  ( .D(n4878), .CP(n77), 
        .QN(n3580) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[20]  ( .D(N4263), .CP(n2343), .Q(
        interface3_bank_bus_dat_r[20]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[20]  ( .D(n4919), .CP(n10), .QN(n3607)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[20]  ( .D(N4119), .CP(n2348), .Q(
        interface0_bank_bus_dat_r[20]) );
  dfnrq1 \dbg_uart_data_reg[21]  ( .D(n4852), .CP(n11), .Q(
        dbg_uart_wishbone_dat_w[21]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[21]  ( .D(n3099), .CP(n2356), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[21]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[21]  ( .D(n4180), .CP(n14), .QN(n3428) );
  dfnrn1 \mgmtsoc_load_storage_reg[21]  ( .D(n4212), .CP(n20), .QN(n3459) );
  dfnrn1 \mgmtsoc_value_reg[21]  ( .D(N5421), .CP(n79), .QN(n3098) );
  dfnrn1 \mgmtsoc_value_status_reg[21]  ( .D(n4146), .CP(n2353), .QN(n3396) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[21]  ( .D(N4715), .CP(n39), .Q(
        interface10_bank_bus_dat_r[21]) );
  dfnrq1 \la_out_storage_reg[117]  ( .D(n4322), .CP(n67), .Q(la_output[117])
         );
  dfnrq1 \la_out_storage_reg[85]  ( .D(n4354), .CP(n77), .Q(la_output[85]) );
  dfnrn1 \la_out_storage_reg[53]  ( .D(n4386), .CP(n2350), .QN(n3097) );
  dfnrn1 \la_out_storage_reg[21]  ( .D(n4418), .CP(n2353), .QN(n3096) );
  dfnrn1 \la_oe_storage_reg[117]  ( .D(n4450), .CP(n11), .QN(la_oenb[117]) );
  dfnrn1 \la_oe_storage_reg[85]  ( .D(n4482), .CP(n18), .QN(la_oenb[85]) );
  dfnrn1 \la_oe_storage_reg[53]  ( .D(n4514), .CP(n2348), .QN(la_oenb[53]) );
  dfnrn1 \la_oe_storage_reg[21]  ( .D(n4546), .CP(n2354), .QN(la_oenb[21]) );
  dfnrn1 \la_ien_storage_reg[117]  ( .D(n4578), .CP(n2338), .QN(la_iena[117])
         );
  dfnrn1 \la_ien_storage_reg[85]  ( .D(n4610), .CP(n2344), .QN(la_iena[85]) );
  dfnrn1 \la_ien_storage_reg[53]  ( .D(n4642), .CP(n41), .QN(la_iena[53]) );
  dfnrn1 \la_ien_storage_reg[21]  ( .D(n4674), .CP(n65), .QN(la_iena[21]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[21]  ( .D(N4484), .CP(n44), .Q(
        interface6_bank_bus_dat_r[21]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[21]  ( .D(n4756), 
        .CP(n69), .QN(n3531) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[21]  ( .D(n4877), .CP(n79), 
        .QN(n3579) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[21]  ( .D(N4264), .CP(n2353), .Q(
        interface3_bank_bus_dat_r[21]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[21]  ( .D(n4918), .CP(n2349), .QN(n3606)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[21]  ( .D(N4120), .CP(n2338), .Q(
        interface0_bank_bus_dat_r[21]) );
  dfnrq1 \dbg_uart_data_reg[22]  ( .D(n4851), .CP(n2344), .Q(
        dbg_uart_wishbone_dat_w[22]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[22]  ( .D(n3095), .CP(n2349), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[22]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[22]  ( .D(n4179), .CP(n2344), .QN(n3427)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[22]  ( .D(n4211), .CP(n2348), .QN(n3458) );
  dfnrn1 \mgmtsoc_value_reg[22]  ( .D(N5422), .CP(n69), .QN(n3094) );
  dfnrn1 \mgmtsoc_value_status_reg[22]  ( .D(n4145), .CP(n2348), .QN(n3395) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[22]  ( .D(N4716), .CP(n2355), .Q(
        interface10_bank_bus_dat_r[22]) );
  dfnrq1 \la_out_storage_reg[118]  ( .D(n4321), .CP(n2346), .Q(la_output[118])
         );
  dfnrq1 \la_out_storage_reg[86]  ( .D(n4353), .CP(n41), .Q(la_output[86]) );
  dfnrn1 \la_out_storage_reg[54]  ( .D(n4385), .CP(n2354), .QN(n3093) );
  dfnrn1 \la_out_storage_reg[22]  ( .D(n4417), .CP(n2338), .QN(n3092) );
  dfnrn1 \la_oe_storage_reg[118]  ( .D(n4449), .CP(n2344), .QN(la_oenb[118])
         );
  dfnrn1 \la_oe_storage_reg[86]  ( .D(n4481), .CP(n2353), .QN(la_oenb[86]) );
  dfnrn1 \la_oe_storage_reg[54]  ( .D(n4513), .CP(n2354), .QN(la_oenb[54]) );
  dfnrn1 \la_oe_storage_reg[22]  ( .D(n4545), .CP(n2350), .QN(la_oenb[22]) );
  dfnrn1 \la_ien_storage_reg[118]  ( .D(n4577), .CP(n21), .QN(la_iena[118]) );
  dfnrn1 \la_ien_storage_reg[86]  ( .D(n4609), .CP(n40), .QN(la_iena[86]) );
  dfnrn1 \la_ien_storage_reg[54]  ( .D(n4641), .CP(n45), .QN(la_iena[54]) );
  dfnrn1 \la_ien_storage_reg[22]  ( .D(n4673), .CP(n68), .QN(la_iena[22]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[22]  ( .D(N4485), .CP(n2341), .Q(
        interface6_bank_bus_dat_r[22]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[22]  ( .D(n4755), 
        .CP(n78), .QN(n3530) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[22]  ( .D(n4876), .CP(n2350), 
        .QN(n3578) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[22]  ( .D(N4265), .CP(n10), .Q(
        interface3_bank_bus_dat_r[22]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[22]  ( .D(n4917), .CP(n2353), .QN(n3605)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[22]  ( .D(N4121), .CP(n2346), .Q(
        interface0_bank_bus_dat_r[22]) );
  dfnrq1 \dbg_uart_data_reg[23]  ( .D(n4850), .CP(n39), .Q(
        dbg_uart_wishbone_dat_w[23]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[23]  ( .D(n3091), .CP(n2344), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[23]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[23]  ( .D(n4178), .CP(n2348), .QN(n3426)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[23]  ( .D(n4210), .CP(n42), .QN(n3457) );
  dfnrn1 \mgmtsoc_value_reg[23]  ( .D(N5423), .CP(n65), .QN(n3090) );
  dfnrn1 \mgmtsoc_value_status_reg[23]  ( .D(n4144), .CP(n20), .QN(n3394) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[23]  ( .D(N4717), .CP(n69), .Q(
        interface10_bank_bus_dat_r[23]) );
  dfnrq1 \la_out_storage_reg[119]  ( .D(n4320), .CP(n30), .Q(la_output[119])
         );
  dfnrq1 \la_out_storage_reg[87]  ( .D(n4352), .CP(n30), .Q(la_output[87]) );
  dfnrn1 \la_out_storage_reg[55]  ( .D(n4384), .CP(n2338), .QN(n3089) );
  dfnrn1 \la_out_storage_reg[23]  ( .D(n4416), .CP(n2344), .QN(n3088) );
  dfnrn1 \la_oe_storage_reg[119]  ( .D(n4448), .CP(n41), .QN(la_oenb[119]) );
  dfnrn1 \la_oe_storage_reg[87]  ( .D(n4480), .CP(n65), .QN(la_oenb[87]) );
  dfnrn1 \la_oe_storage_reg[55]  ( .D(n4512), .CP(n69), .QN(la_oenb[55]) );
  dfnrn1 \la_oe_storage_reg[23]  ( .D(n4544), .CP(n79), .QN(la_oenb[23]) );
  dfnrn1 \la_ien_storage_reg[119]  ( .D(n4576), .CP(n2349), .QN(la_iena[119])
         );
  dfnrn1 \la_ien_storage_reg[87]  ( .D(n4608), .CP(n42), .QN(la_iena[87]) );
  dfnrn1 \la_ien_storage_reg[55]  ( .D(n4640), .CP(n2339), .QN(la_iena[55]) );
  dfnrn1 \la_ien_storage_reg[23]  ( .D(n4672), .CP(n2343), .QN(la_iena[23]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[23]  ( .D(N4486), .CP(n79), .Q(
        interface6_bank_bus_dat_r[23]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[23]  ( .D(n4754), 
        .CP(n2349), .QN(n3529) );
  dfnrn1 \mgmtsoc_master_phyconfig_storage_reg[23]  ( .D(n4875), .CP(n2356), 
        .QN(n3577) );
  dfnrq1 \interface3_bank_bus_dat_r_reg[23]  ( .D(N4266), .CP(n2338), .Q(
        interface3_bank_bus_dat_r[23]) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[23]  ( .D(n4916), .CP(n2339), .QN(n3604)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[23]  ( .D(N4122), .CP(n20), .Q(
        interface0_bank_bus_dat_r[23]) );
  dfnrq1 \dbg_uart_data_reg[25]  ( .D(n4848), .CP(n68), .Q(
        dbg_uart_wishbone_dat_w[25]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[25]  ( .D(n3087), .CP(n2338), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[25]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[25]  ( .D(n4176), .CP(n2343), .QN(n3424)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[25]  ( .D(n4208), .CP(n2350), .QN(n3455) );
  dfnrn1 \mgmtsoc_value_reg[25]  ( .D(N5425), .CP(n2343), .QN(n3086) );
  dfnrn1 \mgmtsoc_value_status_reg[25]  ( .D(n4142), .CP(n2355), .QN(n3392) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[25]  ( .D(N4719), .CP(n2348), .Q(
        interface10_bank_bus_dat_r[25]) );
  dfnrq1 \la_out_storage_reg[121]  ( .D(n4318), .CP(n2338), .Q(la_output[121])
         );
  dfnrq1 \la_out_storage_reg[89]  ( .D(n4350), .CP(n2344), .Q(la_output[89])
         );
  dfnrn1 \la_out_storage_reg[57]  ( .D(n4382), .CP(n2355), .QN(n3085) );
  dfnrn1 \la_out_storage_reg[25]  ( .D(n4414), .CP(n14), .QN(n3084) );
  dfnrn1 \la_oe_storage_reg[121]  ( .D(n4446), .CP(n20), .QN(la_oenb[121]) );
  dfnrn1 \la_oe_storage_reg[89]  ( .D(n4478), .CP(n40), .QN(la_oenb[89]) );
  dfnrn1 \la_oe_storage_reg[57]  ( .D(n4510), .CP(n45), .QN(la_oenb[57]) );
  dfnrn1 \la_oe_storage_reg[25]  ( .D(n4542), .CP(n68), .QN(la_oenb[25]) );
  dfnrn1 \la_ien_storage_reg[121]  ( .D(n4574), .CP(n78), .QN(la_iena[121]) );
  dfnrn1 \la_ien_storage_reg[89]  ( .D(n4606), .CP(n2351), .QN(la_iena[89]) );
  dfnrn1 \la_ien_storage_reg[57]  ( .D(n4638), .CP(n2355), .QN(la_iena[57]) );
  dfnrn1 \la_ien_storage_reg[25]  ( .D(n4670), .CP(n2341), .QN(la_iena[25]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[25]  ( .D(N4488), .CP(n2354), .Q(
        interface6_bank_bus_dat_r[25]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[25]  ( .D(n4752), 
        .CP(n2346), .QN(n3527) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[25]  ( .D(n4914), .CP(n2351), .QN(n3602)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[25]  ( .D(N4124), .CP(n41), .Q(
        interface0_bank_bus_dat_r[25]) );
  dfnrq1 \dbg_uart_data_reg[26]  ( .D(n4847), .CP(n2354), .Q(
        dbg_uart_wishbone_dat_w[26]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[26]  ( .D(n3083), .CP(n2355), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[26]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[26]  ( .D(n4175), .CP(n2351), .QN(n3423)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[26]  ( .D(n4207), .CP(n2353), .QN(n3454) );
  dfnrn1 \mgmtsoc_value_reg[26]  ( .D(N5426), .CP(n2339), .QN(n3082) );
  dfnrn1 \mgmtsoc_value_status_reg[26]  ( .D(n4141), .CP(n2350), .QN(n3391) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[26]  ( .D(N4720), .CP(n2353), .Q(
        interface10_bank_bus_dat_r[26]) );
  dfnrq1 \la_out_storage_reg[122]  ( .D(n4317), .CP(n2344), .Q(la_output[122])
         );
  dfnrq1 \la_out_storage_reg[90]  ( .D(n4349), .CP(n2351), .Q(la_output[90])
         );
  dfnrn1 \la_out_storage_reg[58]  ( .D(n4381), .CP(n2341), .QN(n3081) );
  dfnrn1 \la_out_storage_reg[26]  ( .D(n4413), .CP(n2346), .QN(n3080) );
  dfnrn1 \la_oe_storage_reg[122]  ( .D(n4445), .CP(n2349), .QN(la_oenb[122])
         );
  dfnrn1 \la_oe_storage_reg[90]  ( .D(n4477), .CP(n2353), .QN(la_oenb[90]) );
  dfnrn1 \la_oe_storage_reg[58]  ( .D(n4509), .CP(n2339), .QN(la_oenb[58]) );
  dfnrn1 \la_oe_storage_reg[26]  ( .D(n4541), .CP(n2343), .QN(la_oenb[26]) );
  dfnrn1 \la_ien_storage_reg[122]  ( .D(n4573), .CP(n39), .QN(la_iena[122]) );
  dfnrn1 \la_ien_storage_reg[90]  ( .D(n4605), .CP(n44), .QN(la_iena[90]) );
  dfnrn1 \la_ien_storage_reg[58]  ( .D(n4637), .CP(n67), .QN(la_iena[58]) );
  dfnrn1 \la_ien_storage_reg[26]  ( .D(n4669), .CP(n77), .QN(la_iena[26]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[26]  ( .D(N4489), .CP(n2338), .Q(
        interface6_bank_bus_dat_r[26]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[26]  ( .D(n4751), 
        .CP(n2354), .QN(n3526) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[26]  ( .D(n4913), .CP(n2353), .QN(n3601)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[26]  ( .D(N4125), .CP(n44), .Q(
        interface0_bank_bus_dat_r[26]) );
  dfnrq1 \dbg_uart_data_reg[27]  ( .D(n4846), .CP(n2356), .Q(
        dbg_uart_wishbone_dat_w[27]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[27]  ( .D(n3079), .CP(n2348), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[27]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[27]  ( .D(n4174), .CP(n2354), .QN(n3422)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[27]  ( .D(n4206), .CP(n30), .QN(n3453) );
  dfnrn1 \mgmtsoc_value_reg[27]  ( .D(N5427), .CP(n42), .QN(n3078) );
  dfnrn1 \mgmtsoc_value_status_reg[27]  ( .D(n4140), .CP(n18), .QN(n3390) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[27]  ( .D(N4721), .CP(n2339), .Q(
        interface10_bank_bus_dat_r[27]) );
  dfnrq1 \la_out_storage_reg[123]  ( .D(n4316), .CP(n40), .Q(la_output[123])
         );
  dfnrq1 \la_out_storage_reg[91]  ( .D(n4348), .CP(n45), .Q(la_output[91]) );
  dfnrn1 \la_out_storage_reg[59]  ( .D(n4380), .CP(n13), .QN(n3077) );
  dfnrn1 \la_out_storage_reg[27]  ( .D(n4412), .CP(n2351), .QN(n3076) );
  dfnrn1 \la_oe_storage_reg[123]  ( .D(n4444), .CP(n2356), .QN(la_oenb[123])
         );
  dfnrn1 \la_oe_storage_reg[91]  ( .D(n4476), .CP(n2341), .QN(la_oenb[91]) );
  dfnrn1 \la_oe_storage_reg[59]  ( .D(n4508), .CP(n2346), .QN(la_oenb[59]) );
  dfnrn1 \la_oe_storage_reg[27]  ( .D(n4540), .CP(n39), .QN(la_oenb[27]) );
  dfnrn1 \la_ien_storage_reg[123]  ( .D(n4572), .CP(n44), .QN(la_iena[123]) );
  dfnrn1 \la_ien_storage_reg[91]  ( .D(n4604), .CP(n67), .QN(la_iena[91]) );
  dfnrn1 \la_ien_storage_reg[59]  ( .D(n4636), .CP(n77), .QN(la_iena[59]) );
  dfnrn1 \la_ien_storage_reg[27]  ( .D(n4668), .CP(n2348), .QN(la_iena[27]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[27]  ( .D(N4490), .CP(n2343), .Q(
        interface6_bank_bus_dat_r[27]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[27]  ( .D(n4750), 
        .CP(n2356), .QN(n3525) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[27]  ( .D(n4912), .CP(n2338), .QN(n3600)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[27]  ( .D(N4126), .CP(n2351), .Q(
        interface0_bank_bus_dat_r[27]) );
  dfnrq1 \dbg_uart_data_reg[28]  ( .D(n4845), .CP(n2343), .Q(
        dbg_uart_wishbone_dat_w[28]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[28]  ( .D(n3075), .CP(n2343), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[28]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[28]  ( .D(n4173), .CP(n42), .QN(n3421) );
  dfnrn1 \mgmtsoc_load_storage_reg[28]  ( .D(n4205), .CP(n2360), .QN(n3452) );
  dfnrn1 \mgmtsoc_value_reg[28]  ( .D(N5428), .CP(n2349), .QN(n3074) );
  dfnrn1 \mgmtsoc_value_status_reg[28]  ( .D(n4139), .CP(n11), .QN(n3389) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[28]  ( .D(N4722), .CP(n2338), .Q(
        interface10_bank_bus_dat_r[28]) );
  dfnrq1 \la_out_storage_reg[124]  ( .D(n4315), .CP(n40), .Q(la_output[124])
         );
  dfnrq1 \la_out_storage_reg[92]  ( .D(n4347), .CP(n45), .Q(la_output[92]) );
  dfnrn1 \la_out_storage_reg[60]  ( .D(n4379), .CP(n2350), .QN(n3073) );
  dfnrn1 \la_out_storage_reg[28]  ( .D(n4411), .CP(n30), .QN(n3072) );
  dfnrn1 \la_oe_storage_reg[124]  ( .D(n4443), .CP(n2351), .QN(la_oenb[124])
         );
  dfnrn1 \la_oe_storage_reg[92]  ( .D(n4475), .CP(n2354), .QN(la_oenb[92]) );
  dfnrn1 \la_oe_storage_reg[60]  ( .D(n4507), .CP(n2341), .QN(la_oenb[60]) );
  dfnrn1 \la_oe_storage_reg[28]  ( .D(n4539), .CP(n2346), .QN(la_oenb[28]) );
  dfnrn1 \la_ien_storage_reg[124]  ( .D(n4571), .CP(n41), .QN(la_iena[124]) );
  dfnrn1 \la_ien_storage_reg[92]  ( .D(n4603), .CP(n65), .QN(la_iena[92]) );
  dfnrn1 \la_ien_storage_reg[60]  ( .D(n4635), .CP(n69), .QN(la_iena[60]) );
  dfnrn1 \la_ien_storage_reg[28]  ( .D(n4667), .CP(n79), .QN(la_iena[28]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[28]  ( .D(N4491), .CP(n2344), .Q(
        interface6_bank_bus_dat_r[28]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[28]  ( .D(n4749), 
        .CP(n2348), .QN(n3524) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[28]  ( .D(n4911), .CP(n42), .QN(n3599)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[28]  ( .D(N4127), .CP(n29), .Q(
        interface0_bank_bus_dat_r[28]) );
  dfnrq1 \dbg_uart_data_reg[29]  ( .D(n4844), .CP(n20), .Q(
        dbg_uart_wishbone_dat_w[29]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[29]  ( .D(n3071), .CP(n2339), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[29]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[29]  ( .D(n4172), .CP(n2356), .QN(n3420)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[29]  ( .D(n4204), .CP(n2341), .QN(n3451) );
  dfnrn1 \mgmtsoc_value_reg[29]  ( .D(N5429), .CP(n2346), .QN(n3070) );
  dfnrn1 \mgmtsoc_value_status_reg[29]  ( .D(n4138), .CP(n2341), .QN(n3388) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[29]  ( .D(N4723), .CP(n2343), .Q(
        interface10_bank_bus_dat_r[29]) );
  dfnrq1 \la_out_storage_reg[125]  ( .D(n4314), .CP(n2339), .Q(la_output[125])
         );
  dfnrq1 \la_out_storage_reg[93]  ( .D(n4346), .CP(n2343), .Q(la_output[93])
         );
  dfnrn1 \la_out_storage_reg[61]  ( .D(n4378), .CP(n2346), .QN(n3069) );
  dfnrn1 \la_out_storage_reg[29]  ( .D(n4410), .CP(n2351), .QN(n3068) );
  dfnrn1 \la_oe_storage_reg[125]  ( .D(n4442), .CP(n2356), .QN(la_oenb[125])
         );
  dfnrn1 \la_oe_storage_reg[93]  ( .D(n4474), .CP(n2341), .QN(la_oenb[93]) );
  dfnrn1 \la_oe_storage_reg[61]  ( .D(n4506), .CP(n2346), .QN(la_oenb[61]) );
  dfnrn1 \la_oe_storage_reg[29]  ( .D(n4538), .CP(n2349), .QN(la_oenb[29]) );
  dfnrn1 \la_ien_storage_reg[125]  ( .D(n4570), .CP(n2356), .QN(la_iena[125])
         );
  dfnrn1 \la_ien_storage_reg[93]  ( .D(n4602), .CP(n2339), .QN(la_iena[93]) );
  dfnrn1 \la_ien_storage_reg[61]  ( .D(n4634), .CP(n2343), .QN(la_iena[61]) );
  dfnrn1 \la_ien_storage_reg[29]  ( .D(n4666), .CP(n41), .QN(la_iena[29]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[29]  ( .D(N4492), .CP(n2354), .Q(
        interface6_bank_bus_dat_r[29]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[29]  ( .D(n4748), 
        .CP(n65), .QN(n3523) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[29]  ( .D(n4910), .CP(n69), .QN(n3598)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[29]  ( .D(N4128), .CP(n2354), .Q(
        interface0_bank_bus_dat_r[29]) );
  dfnrq1 \mgmtsoc_vexriscv_i_cmd_payload_data_reg[30]  ( .D(n3067), .CP(n42), 
        .Q(mgmtsoc_vexriscv_i_cmd_payload_data[30]) );
  dfnrn1 \mgmtsoc_reload_storage_reg[30]  ( .D(n4171), .CP(n2349), .QN(n3419)
         );
  dfnrn1 \mgmtsoc_load_storage_reg[30]  ( .D(n4203), .CP(n2356), .QN(n3450) );
  dfnrq1 \la_out_storage_reg[126]  ( .D(n4313), .CP(n2356), .Q(la_output[126])
         );
  dfnrq1 \la_out_storage_reg[94]  ( .D(n4345), .CP(n14), .Q(la_output[94]) );
  dfnrn1 \la_out_storage_reg[62]  ( .D(n4377), .CP(n2339), .QN(n3066) );
  dfnrn1 \la_out_storage_reg[30]  ( .D(n4409), .CP(n2343), .QN(n3065) );
  dfnrn1 \la_oe_storage_reg[126]  ( .D(n4441), .CP(n2349), .QN(la_oenb[126])
         );
  dfnrn1 \la_oe_storage_reg[94]  ( .D(n4473), .CP(n42), .QN(la_oenb[94]) );
  dfnrn1 \la_oe_storage_reg[62]  ( .D(n4505), .CP(n2339), .QN(la_oenb[62]) );
  dfnrn1 \la_oe_storage_reg[30]  ( .D(n4537), .CP(n2343), .QN(la_oenb[30]) );
  dfnrn1 \la_ien_storage_reg[126]  ( .D(n4569), .CP(n13), .QN(la_iena[126]) );
  dfnrn1 \la_ien_storage_reg[94]  ( .D(n4601), .CP(n2354), .QN(la_iena[94]) );
  dfnrn1 \la_ien_storage_reg[62]  ( .D(n4633), .CP(n10), .QN(la_iena[62]) );
  dfnrn1 \la_ien_storage_reg[30]  ( .D(n4665), .CP(n16), .QN(la_iena[30]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[30]  ( .D(N4493), .CP(n2350), .Q(
        interface6_bank_bus_dat_r[30]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[30]  ( .D(n4747), 
        .CP(n40), .QN(n3522) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[30]  ( .D(n4909), .CP(n45), .QN(n3597)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[30]  ( .D(N4129), .CP(n2338), .Q(
        interface0_bank_bus_dat_r[30]) );
  dfnrn1 \mgmtsoc_value_status_reg[31]  ( .D(n4136), .CP(n2355), .QN(n3386) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[31]  ( .D(N4725), .CP(n2346), .Q(
        interface10_bank_bus_dat_r[31]) );
  dfnrq1 \la_out_storage_reg[127]  ( .D(n4312), .CP(n2346), .Q(la_output[127])
         );
  dfnrq1 \la_out_storage_reg[95]  ( .D(n4344), .CP(n42), .Q(la_output[95]) );
  dfnrn1 \la_out_storage_reg[63]  ( .D(n4376), .CP(n29), .QN(n3064) );
  dfnrn1 \la_out_storage_reg[31]  ( .D(n4408), .CP(n42), .QN(n3063) );
  dfnrn1 \la_oe_storage_reg[127]  ( .D(n4440), .CP(n2346), .QN(la_oenb[127])
         );
  dfnrn1 \la_oe_storage_reg[95]  ( .D(n4472), .CP(n19), .QN(la_oenb[95]) );
  dfnrn1 \la_oe_storage_reg[63]  ( .D(n4504), .CP(n2353), .QN(la_oenb[63]) );
  dfnrn1 \la_oe_storage_reg[31]  ( .D(n4536), .CP(n45), .QN(la_oenb[31]) );
  dfnrn1 \la_ien_storage_reg[127]  ( .D(n4568), .CP(n79), .QN(la_iena[127]) );
  dfnrn1 \la_ien_storage_reg[95]  ( .D(n4600), .CP(n2355), .QN(la_iena[95]) );
  dfnrn1 \la_ien_storage_reg[63]  ( .D(n4632), .CP(n45), .QN(la_iena[63]) );
  dfnrn1 \la_ien_storage_reg[31]  ( .D(n4664), .CP(n30), .QN(la_iena[31]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[31]  ( .D(N4494), .CP(n2355), .Q(
        interface6_bank_bus_dat_r[31]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[31]  ( .D(n4746), 
        .CP(n44), .QN(n3521) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[31]  ( .D(n4908), .CP(n2346), .QN(n3596)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[31]  ( .D(N4130), .CP(n45), .Q(
        interface0_bank_bus_dat_r[31]) );
  dfnrn1 \dbg_uart_tx_data_reg[7]  ( .D(n4834), .CP(n2353), .QN(n3554) );
  dfnrn1 \dbg_uart_tx_data_reg[6]  ( .D(n4835), .CP(n16), .QN(n3557) );
  dfnrn1 \dbg_uart_tx_data_reg[5]  ( .D(n4836), .CP(n2343), .QN(n3560) );
  dfnrn1 \dbg_uart_tx_data_reg[4]  ( .D(n4837), .CP(n21), .QN(n3563) );
  dfnrn1 \dbg_uart_tx_data_reg[3]  ( .D(n4838), .CP(n19), .QN(n3566) );
  dfnrn1 \dbg_uart_tx_data_reg[2]  ( .D(n4839), .CP(n13), .QN(n3569) );
  dfnrn1 \dbg_uart_tx_data_reg[1]  ( .D(n4840), .CP(n2355), .QN(n3572) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[0]  ( .D(N4694), .CP(n16), .Q(
        interface10_bank_bus_dat_r[0]) );
  dfnrq1 \interface10_bank_bus_dat_r_reg[24]  ( .D(N4718), .CP(n40), .Q(
        interface10_bank_bus_dat_r[24]) );
  dfnrq1 \la_out_storage_reg[120]  ( .D(n4319), .CP(n68), .Q(la_output[120])
         );
  dfnrq1 \la_out_storage_reg[88]  ( .D(n4351), .CP(n78), .Q(la_output[88]) );
  dfnrn1 \la_out_storage_reg[56]  ( .D(n4383), .CP(n30), .QN(n3062) );
  dfnrn1 \la_out_storage_reg[24]  ( .D(n4415), .CP(n40), .QN(n3061) );
  dfnrn1 \la_oe_storage_reg[120]  ( .D(n4447), .CP(n45), .QN(la_oenb[120]) );
  dfnrn1 \la_oe_storage_reg[88]  ( .D(n4479), .CP(n68), .QN(la_oenb[88]) );
  dfnrn1 \la_oe_storage_reg[56]  ( .D(n4511), .CP(n78), .QN(la_oenb[56]) );
  dfnrn1 \la_oe_storage_reg[24]  ( .D(n4543), .CP(n14), .QN(la_oenb[24]) );
  dfnrn1 \la_ien_storage_reg[120]  ( .D(n4575), .CP(n2356), .QN(la_iena[120])
         );
  dfnrn1 \la_ien_storage_reg[88]  ( .D(n4607), .CP(n10), .QN(la_iena[88]) );
  dfnrn1 \la_ien_storage_reg[56]  ( .D(n4639), .CP(n16), .QN(la_iena[56]) );
  dfnrn1 \la_ien_storage_reg[24]  ( .D(n4671), .CP(n2350), .QN(la_iena[24]) );
  dfnrq1 \interface6_bank_bus_dat_r_reg[24]  ( .D(N4487), .CP(n45), .Q(
        interface6_bank_bus_dat_r[24]) );
  dfnrn1 \mgmtsoc_master_tx_fifo_source_payload_data_reg[24]  ( .D(n4753), 
        .CP(n2356), .QN(n3528) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[0]  ( .D(n4732), .CP(n2355), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[0]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[1]  ( .D(n4731), .CP(n2348), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[1]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[2]  ( .D(n4730), .CP(n77), .Q(
        mgmtsoc_litespisdrphycore_sr_out[2]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[3]  ( .D(n4729), .CP(n67), .Q(
        mgmtsoc_litespisdrphycore_sr_out[3]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[4]  ( .D(n4728), .CP(n44), .Q(
        mgmtsoc_litespisdrphycore_sr_out[4]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[5]  ( .D(n4727), .CP(n18), .Q(
        mgmtsoc_litespisdrphycore_sr_out[5]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[6]  ( .D(n4726), .CP(n11), .Q(
        mgmtsoc_litespisdrphycore_sr_out[6]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[7]  ( .D(n4725), .CP(n2356), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[7]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[8]  ( .D(n4724), .CP(n21), .Q(
        mgmtsoc_litespisdrphycore_sr_out[8]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[9]  ( .D(n4723), .CP(n2343), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[9]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[10]  ( .D(n4722), .CP(n2339), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[10]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[11]  ( .D(n4721), .CP(n2355), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[11]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[12]  ( .D(n4720), .CP(n2349), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[12]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[13]  ( .D(n4719), .CP(n29), .Q(
        mgmtsoc_litespisdrphycore_sr_out[13]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[14]  ( .D(n4718), .CP(n2338), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[14]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[15]  ( .D(n4717), .CP(n30), .Q(
        mgmtsoc_litespisdrphycore_sr_out[15]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[16]  ( .D(n4716), .CP(n45), .Q(
        mgmtsoc_litespisdrphycore_sr_out[16]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[17]  ( .D(n4715), .CP(n79), .Q(
        mgmtsoc_litespisdrphycore_sr_out[17]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[18]  ( .D(n4714), .CP(n69), .Q(
        mgmtsoc_litespisdrphycore_sr_out[18]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[19]  ( .D(n4713), .CP(n65), .Q(
        mgmtsoc_litespisdrphycore_sr_out[19]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[20]  ( .D(n4712), .CP(n41), .Q(
        mgmtsoc_litespisdrphycore_sr_out[20]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[21]  ( .D(n4711), .CP(n2348), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[21]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[22]  ( .D(n4710), .CP(n2360), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[22]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[23]  ( .D(n4709), .CP(n2354), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[23]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[24]  ( .D(n4708), .CP(n19), .Q(
        mgmtsoc_litespisdrphycore_sr_out[24]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[25]  ( .D(n4707), .CP(n13), .Q(
        mgmtsoc_litespisdrphycore_sr_out[25]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[26]  ( .D(n4706), .CP(n2354), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[26]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[27]  ( .D(n4705), .CP(n2344), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[27]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[28]  ( .D(n4704), .CP(n2338), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[28]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[29]  ( .D(n4703), .CP(n2348), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[29]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[30]  ( .D(n4702), .CP(n2353), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[30]) );
  dfnrq1 \mgmtsoc_litespisdrphycore_sr_out_reg[31]  ( .D(n4701), .CP(n2348), 
        .Q(mgmtsoc_litespisdrphycore_sr_out[31]) );
  dfnrq1 flash_io0_do_reg ( .D(mgmtsoc_litespisdrphycore_dq_o), .CP(n79), .Q(
        flash_io0_do) );
  dfnrn1 \mgmtsoc_scratch_storage_reg[24]  ( .D(n4915), .CP(n13), .QN(n3603)
         );
  dfnrq1 \interface0_bank_bus_dat_r_reg[24]  ( .D(N4123), .CP(n2354), .Q(
        interface0_bank_bus_dat_r[24]) );
  dfnrq1 \dbg_uart_tx_data_reg[0]  ( .D(n4842), .CP(n2338), .Q(
        \dbg_uart_tx_data[0] ) );
  dfnrq1 dbg_uart_dbg_uart_tx_reg ( .D(n4841), .CP(n2353), .Q(
        dbg_uart_dbg_uart_tx) );
  inv0d0 U3 ( .I(n3140), .ZN(user_irq_ena[2]) );
  inv0d0 U4 ( .I(n3216), .ZN(user_irq_ena[1]) );
  inv0d0 U5 ( .I(n3235), .ZN(user_irq_ena[0]) );
  inv0d0 U6 ( .I(n3210), .ZN(uart_rx_fifo_level0[3]) );
  inv0d0 U7 ( .I(n3211), .ZN(uart_rx_fifo_level0[2]) );
  inv0d0 U8 ( .I(n3214), .ZN(uart_rx_fifo_level0[1]) );
  inv0d0 U9 ( .I(n3213), .ZN(uart_rx_fifo_level0[0]) );
  nd02d0 U10 ( .A1(n46), .A2(n47), .ZN(uart_enabled) );
  nr02d0 U11 ( .A1(debug_in), .A2(n48), .ZN(sys_uart_rx) );
  inv0d0 U12 ( .I(n3315), .ZN(spi_master_length0[7]) );
  inv0d0 U13 ( .I(n3174), .ZN(spi_master_length0[6]) );
  inv0d0 U14 ( .I(n3168), .ZN(spi_master_length0[5]) );
  inv0d0 U15 ( .I(n3162), .ZN(spi_master_length0[4]) );
  inv0d0 U16 ( .I(n3156), .ZN(spi_master_length0[3]) );
  inv0d0 U17 ( .I(n3197), .ZN(spi_master_length0[2]) );
  inv0d0 U18 ( .I(n3150), .ZN(spi_master_length0[1]) );
  inv0d0 U19 ( .I(n3144), .ZN(spi_master_length0[0]) );
  inv0d0 U20 ( .I(n3151), .ZN(spi_master_clk_divider0[9]) );
  inv0d0 U21 ( .I(n3145), .ZN(spi_master_clk_divider0[8]) );
  inv0d0 U22 ( .I(n3237), .ZN(spi_master_clk_divider0[15]) );
  inv0d0 U23 ( .I(n3175), .ZN(spi_master_clk_divider0[14]) );
  inv0d0 U24 ( .I(n3169), .ZN(spi_master_clk_divider0[13]) );
  inv0d0 U25 ( .I(n3163), .ZN(spi_master_clk_divider0[12]) );
  inv0d0 U26 ( .I(n3157), .ZN(spi_master_clk_divider0[11]) );
  inv0d0 U27 ( .I(n3198), .ZN(spi_master_clk_divider0[10]) );
  inv0d0 U28 ( .I(n3236), .ZN(spi_master_clk_divider0[0]) );
  inv0d0 U29 ( .I(spi_sdoenb), .ZN(spi_cs_n) );
  oai22d1 U30 ( .A1(debug_in), .A2(n49), .B1(n50), .B2(n47), .ZN(serial_tx) );
  aor22d1 U31 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[30]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[30]), .Z(n3067) );
  aor22d1 U32 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[29]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[29]), .Z(n3071) );
  aor22d1 U33 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[28]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[28]), .Z(n3075) );
  aor22d1 U34 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[27]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[27]), .Z(n3079) );
  aor22d1 U35 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[26]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[26]), .Z(n3083) );
  aor22d1 U36 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[25]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[25]), .Z(n3087) );
  aor22d1 U37 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[23]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[23]), .Z(n3091) );
  aor22d1 U38 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[22]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[22]), .Z(n3095) );
  aor22d1 U39 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[21]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[21]), .Z(n3099) );
  aor22d1 U40 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[20]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[20]), .Z(n3103) );
  aor22d1 U41 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[19]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[19]), .Z(n3107) );
  aor22d1 U42 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[18]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[18]), .Z(n3111) );
  aor22d1 U43 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[17]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[17]), .Z(n3115) );
  aor22d1 U44 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[16]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[16]), .Z(n3119) );
  aor22d1 U45 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[2]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[2]), .Z(n3141) );
  aor22d1 U46 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[8]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[8]), .Z(n3147) );
  aor22d1 U47 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[9]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[9]), .Z(n3153) );
  aor22d1 U54 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[11]), .A2(n392), .B1(
        n318), .B2(mprj_dat_o[11]), .Z(n3159) );
  aor22d1 U55 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[12]), .A2(n391), .B1(
        n318), .B2(mprj_dat_o[12]), .Z(n3165) );
  aor22d1 U67 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[13]), .A2(n392), .B1(
        n317), .B2(mprj_dat_o[13]), .Z(n3171) );
  aor22d1 U68 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[14]), .A2(n391), .B1(
        n317), .B2(mprj_dat_o[14]), .Z(n3177) );
  aor22d1 U69 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[3]), .A2(n392), .B1(
        n317), .B2(mprj_dat_o[3]), .Z(n3182) );
  aor22d1 U70 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[4]), .A2(n391), .B1(
        n317), .B2(mprj_dat_o[4]), .Z(n3187) );
  aor22d1 U71 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[5]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[5]), .Z(n3194) );
  aor22d1 U72 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[10]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[10]), .Z(n3200) );
  aor22d1 U73 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[6]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[6]), .Z(n3208) );
  aor22d1 U74 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[1]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[1]), .Z(n3221) );
  oaim21d1 U75 ( .B1(mprj_we_o), .B2(n53), .A(n54), .ZN(n3267) );
  nd03d0 U76 ( .A1(n392), .A2(n55), .A3(mgmtsoc_vexriscv_i_cmd_payload_wr), 
        .ZN(n54) );
  aor31d1 U77 ( .B1(n392), .B2(n55), .B3(mgmtsoc_vexriscv_i_cmd_valid), .A(n53), .Z(n3269) );
  nr02d0 U78 ( .A1(n56), .A2(n392), .ZN(n53) );
  aor22d1 U79 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[7]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[7]), .Z(n3270) );
  aor22d1 U80 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[6]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[6]), .Z(n3271) );
  aor22d1 U81 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[5]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[5]), .Z(n3272) );
  aor22d1 U82 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[4]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[4]), .Z(n3273) );
  aor22d1 U83 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[3]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[3]), .Z(n3274) );
  aor22d1 U84 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[2]), .A2(n390), 
        .B1(n317), .B2(mprj_adr_o[2]), .Z(n3275) );
  an02d0 U85 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[1]), .A2(n391), .Z(
        n3276) );
  an02d0 U86 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_address[0]), .A2(n392), .Z(
        n3277) );
  aor22d1 U87 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[31]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[31]), .Z(n3278) );
  aor22d1 U88 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[24]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[24]), .Z(n3279) );
  aor22d1 U89 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[15]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[15]), .Z(n3280) );
  aor22d1 U90 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[7]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[7]), .Z(n3281) );
  aor22d1 U91 ( .A1(mgmtsoc_vexriscv_i_cmd_payload_data[0]), .A2(n390), .B1(
        n317), .B2(mprj_dat_o[0]), .Z(n3282) );
  nr02d0 U92 ( .A1(n391), .A2(n2333), .ZN(n52) );
  an03d0 U93 ( .A1(n57), .A2(n58), .A3(n59), .Z(n3634) );
  aoi222d1 U94 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[7]), .A2(
        n60), .B1(n26), .B2(dff2_bus_dat_r[31]), .C1(slave_sel_r[1]), .C2(
        dff_bus_dat_r[31]), .ZN(n59) );
  aoi22d1 U95 ( .A1(n61), .A2(n62), .B1(n23), .B2(hk_dat_i[31]), .ZN(n58) );
  nr03d0 U103 ( .A1(interface10_bank_bus_dat_r[31]), .A2(
        interface6_bank_bus_dat_r[31]), .A3(interface3_bank_bus_dat_r[31]), 
        .ZN(n64) );
  aoi22d1 U105 ( .A1(slave_sel_r[4]), .A2(mprj_dat_i[31]), .B1(n24), .B2(
        mgmtsoc_vexriscv_debug_bus_dat_r[31]), .ZN(n57) );
  an03d0 U106 ( .A1(n71), .A2(n72), .A3(n73), .Z(n3635) );
  aoi222d1 U107 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[6]), .A2(
        n60), .B1(dff2_bus_dat_r[30]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[30]), .C2(slave_sel_r[1]), .ZN(n73) );
  aoi22d1 U108 ( .A1(n61), .A2(n74), .B1(hk_dat_i[30]), .B2(slave_sel_r[5]), 
        .ZN(n72) );
  nr03d0 U116 ( .A1(interface10_bank_bus_dat_r[30]), .A2(
        interface6_bank_bus_dat_r[30]), .A3(interface3_bank_bus_dat_r[30]), 
        .ZN(n76) );
  aoi22d1 U118 ( .A1(mprj_dat_i[30]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[30]), .B2(slave_sel_r[0]), .ZN(n71)
         );
  an03d0 U119 ( .A1(n83), .A2(n84), .A3(n85), .Z(n3636) );
  aoi222d1 U120 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[5]), .A2(
        n60), .B1(dff2_bus_dat_r[29]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[29]), .C2(slave_sel_r[1]), .ZN(n85) );
  aoi22d1 U121 ( .A1(n61), .A2(n86), .B1(hk_dat_i[29]), .B2(slave_sel_r[5]), 
        .ZN(n84) );
  nr03d0 U129 ( .A1(interface10_bank_bus_dat_r[29]), .A2(
        interface6_bank_bus_dat_r[29]), .A3(interface3_bank_bus_dat_r[29]), 
        .ZN(n88) );
  aoi22d1 U131 ( .A1(mprj_dat_i[29]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[29]), .B2(slave_sel_r[0]), .ZN(n83)
         );
  an03d0 U132 ( .A1(n95), .A2(n96), .A3(n97), .Z(n3637) );
  aoi222d1 U133 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[4]), .A2(
        n60), .B1(dff2_bus_dat_r[28]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[28]), .C2(slave_sel_r[1]), .ZN(n97) );
  aoi22d1 U134 ( .A1(n61), .A2(n98), .B1(hk_dat_i[28]), .B2(slave_sel_r[5]), 
        .ZN(n96) );
  nr03d0 U142 ( .A1(interface10_bank_bus_dat_r[28]), .A2(
        interface6_bank_bus_dat_r[28]), .A3(interface3_bank_bus_dat_r[28]), 
        .ZN(n100) );
  aoi22d1 U144 ( .A1(mprj_dat_i[28]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[28]), .B2(slave_sel_r[0]), .ZN(n95)
         );
  an03d0 U145 ( .A1(n107), .A2(n108), .A3(n109), .Z(n3638) );
  aoi222d1 U146 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[3]), .A2(
        n60), .B1(dff2_bus_dat_r[27]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[27]), .C2(slave_sel_r[1]), .ZN(n109) );
  aoi22d1 U147 ( .A1(n61), .A2(n110), .B1(hk_dat_i[27]), .B2(slave_sel_r[5]), 
        .ZN(n108) );
  nr03d0 U155 ( .A1(interface10_bank_bus_dat_r[27]), .A2(
        interface6_bank_bus_dat_r[27]), .A3(interface3_bank_bus_dat_r[27]), 
        .ZN(n112) );
  aoi22d1 U157 ( .A1(mprj_dat_i[27]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[27]), .B2(slave_sel_r[0]), .ZN(n107)
         );
  an03d0 U158 ( .A1(n119), .A2(n120), .A3(n121), .Z(n3639) );
  aoi222d1 U159 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[2]), .A2(
        n60), .B1(dff2_bus_dat_r[26]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[26]), .C2(slave_sel_r[1]), .ZN(n121) );
  aoi22d1 U160 ( .A1(n61), .A2(n122), .B1(hk_dat_i[26]), .B2(slave_sel_r[5]), 
        .ZN(n120) );
  nr03d0 U168 ( .A1(interface10_bank_bus_dat_r[26]), .A2(
        interface6_bank_bus_dat_r[26]), .A3(interface3_bank_bus_dat_r[26]), 
        .ZN(n124) );
  aoi22d1 U170 ( .A1(mprj_dat_i[26]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[26]), .B2(slave_sel_r[0]), .ZN(n119)
         );
  an03d0 U171 ( .A1(n131), .A2(n132), .A3(n133), .Z(n3640) );
  aoi222d1 U172 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[1]), .A2(
        n60), .B1(dff2_bus_dat_r[25]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[25]), .C2(slave_sel_r[1]), .ZN(n133) );
  aoi22d1 U173 ( .A1(n61), .A2(n134), .B1(hk_dat_i[25]), .B2(slave_sel_r[5]), 
        .ZN(n132) );
  nr03d0 U181 ( .A1(interface10_bank_bus_dat_r[25]), .A2(
        interface6_bank_bus_dat_r[25]), .A3(interface3_bank_bus_dat_r[25]), 
        .ZN(n136) );
  aoi22d1 U183 ( .A1(mprj_dat_i[25]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[25]), .B2(slave_sel_r[0]), .ZN(n131)
         );
  an03d0 U184 ( .A1(n143), .A2(n144), .A3(n145), .Z(n3641) );
  aoi222d1 U185 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[0]), .A2(
        n60), .B1(dff2_bus_dat_r[24]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[24]), .C2(slave_sel_r[1]), .ZN(n145) );
  aoi22d1 U186 ( .A1(n61), .A2(n146), .B1(hk_dat_i[24]), .B2(slave_sel_r[5]), 
        .ZN(n144) );
  nr03d0 U194 ( .A1(interface10_bank_bus_dat_r[24]), .A2(
        interface6_bank_bus_dat_r[24]), .A3(interface3_bank_bus_dat_r[24]), 
        .ZN(n148) );
  aoi22d1 U196 ( .A1(mprj_dat_i[24]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[24]), .B2(slave_sel_r[0]), .ZN(n143)
         );
  an03d0 U197 ( .A1(n155), .A2(n156), .A3(n157), .Z(n3642) );
  aoi222d1 U198 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[15]), .A2(
        n60), .B1(dff2_bus_dat_r[23]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[23]), .C2(slave_sel_r[1]), .ZN(n157) );
  aoi22d1 U199 ( .A1(n61), .A2(n158), .B1(hk_dat_i[23]), .B2(slave_sel_r[5]), 
        .ZN(n156) );
  nr03d0 U207 ( .A1(interface10_bank_bus_dat_r[23]), .A2(
        interface6_bank_bus_dat_r[23]), .A3(interface3_bank_bus_dat_r[23]), 
        .ZN(n160) );
  aoi22d1 U209 ( .A1(mprj_dat_i[23]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[23]), .B2(slave_sel_r[0]), .ZN(n155)
         );
  an03d0 U210 ( .A1(n167), .A2(n168), .A3(n169), .Z(n3643) );
  aoi222d1 U211 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[14]), .A2(
        n60), .B1(dff2_bus_dat_r[22]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[22]), .C2(slave_sel_r[1]), .ZN(n169) );
  aoi22d1 U212 ( .A1(n61), .A2(n170), .B1(hk_dat_i[22]), .B2(slave_sel_r[5]), 
        .ZN(n168) );
  nr03d0 U220 ( .A1(interface10_bank_bus_dat_r[22]), .A2(
        interface6_bank_bus_dat_r[22]), .A3(interface3_bank_bus_dat_r[22]), 
        .ZN(n172) );
  aoi22d1 U222 ( .A1(mprj_dat_i[22]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[22]), .B2(slave_sel_r[0]), .ZN(n167)
         );
  an03d0 U223 ( .A1(n179), .A2(n180), .A3(n181), .Z(n3644) );
  aoi222d1 U224 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[13]), .A2(
        n60), .B1(dff2_bus_dat_r[21]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[21]), .C2(slave_sel_r[1]), .ZN(n181) );
  aoi22d1 U225 ( .A1(n61), .A2(n182), .B1(hk_dat_i[21]), .B2(slave_sel_r[5]), 
        .ZN(n180) );
  nr03d0 U233 ( .A1(interface10_bank_bus_dat_r[21]), .A2(
        interface6_bank_bus_dat_r[21]), .A3(interface3_bank_bus_dat_r[21]), 
        .ZN(n184) );
  aoi22d1 U235 ( .A1(mprj_dat_i[21]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[21]), .B2(slave_sel_r[0]), .ZN(n179)
         );
  an03d0 U236 ( .A1(n191), .A2(n192), .A3(n193), .Z(n3645) );
  aoi222d1 U237 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[12]), .A2(
        n60), .B1(dff2_bus_dat_r[20]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[20]), .C2(slave_sel_r[1]), .ZN(n193) );
  aoi22d1 U238 ( .A1(n61), .A2(n194), .B1(hk_dat_i[20]), .B2(slave_sel_r[5]), 
        .ZN(n192) );
  nr03d0 U246 ( .A1(interface10_bank_bus_dat_r[20]), .A2(
        interface6_bank_bus_dat_r[20]), .A3(interface3_bank_bus_dat_r[20]), 
        .ZN(n196) );
  aoi22d1 U248 ( .A1(mprj_dat_i[20]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[20]), .B2(slave_sel_r[0]), .ZN(n191)
         );
  an03d0 U249 ( .A1(n203), .A2(n204), .A3(n205), .Z(n3646) );
  aoi222d1 U250 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[11]), .A2(
        n60), .B1(dff2_bus_dat_r[19]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[19]), .C2(slave_sel_r[1]), .ZN(n205) );
  aoi22d1 U251 ( .A1(n61), .A2(n206), .B1(hk_dat_i[19]), .B2(slave_sel_r[5]), 
        .ZN(n204) );
  nr03d0 U259 ( .A1(interface10_bank_bus_dat_r[19]), .A2(
        interface6_bank_bus_dat_r[19]), .A3(interface3_bank_bus_dat_r[19]), 
        .ZN(n208) );
  aoi22d1 U261 ( .A1(mprj_dat_i[19]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[19]), .B2(slave_sel_r[0]), .ZN(n203)
         );
  an03d0 U262 ( .A1(n215), .A2(n216), .A3(n217), .Z(n3647) );
  aoi222d1 U263 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[10]), .A2(
        n60), .B1(dff2_bus_dat_r[18]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[18]), .C2(slave_sel_r[1]), .ZN(n217) );
  aoi22d1 U264 ( .A1(n61), .A2(n218), .B1(hk_dat_i[18]), .B2(slave_sel_r[5]), 
        .ZN(n216) );
  nr03d0 U272 ( .A1(interface10_bank_bus_dat_r[18]), .A2(
        interface6_bank_bus_dat_r[18]), .A3(interface3_bank_bus_dat_r[18]), 
        .ZN(n220) );
  aoi22d1 U274 ( .A1(mprj_dat_i[18]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[18]), .B2(slave_sel_r[0]), .ZN(n215)
         );
  an03d0 U275 ( .A1(n227), .A2(n228), .A3(n229), .Z(n3648) );
  aoi222d1 U276 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[9]), .A2(
        n60), .B1(dff2_bus_dat_r[17]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[17]), .C2(slave_sel_r[1]), .ZN(n229) );
  aoi22d1 U277 ( .A1(n61), .A2(n230), .B1(hk_dat_i[17]), .B2(slave_sel_r[5]), 
        .ZN(n228) );
  nr03d0 U285 ( .A1(interface10_bank_bus_dat_r[17]), .A2(
        interface6_bank_bus_dat_r[17]), .A3(interface3_bank_bus_dat_r[17]), 
        .ZN(n232) );
  aoi22d1 U287 ( .A1(mprj_dat_i[17]), .A2(slave_sel_r[4]), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[17]), .B2(slave_sel_r[0]), .ZN(n227)
         );
  an03d0 U288 ( .A1(n239), .A2(n240), .A3(n241), .Z(n3649) );
  aoi222d1 U289 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[8]), .A2(
        n60), .B1(dff2_bus_dat_r[16]), .B2(slave_sel_r[2]), .C1(
        dff_bus_dat_r[16]), .C2(n27), .ZN(n241) );
  aoi22d1 U290 ( .A1(n61), .A2(n242), .B1(hk_dat_i[16]), .B2(slave_sel_r[5]), 
        .ZN(n240) );
  nr03d0 U298 ( .A1(interface3_bank_bus_dat_r[16]), .A2(
        interface9_bank_bus_dat_r[16]), .A3(interface6_bank_bus_dat_r[16]), 
        .ZN(n244) );
  nr02d0 U299 ( .A1(interface10_bank_bus_dat_r[16]), .A2(
        interface0_bank_bus_dat_r[16]), .ZN(n243) );
  aoi22d1 U300 ( .A1(mprj_dat_i[16]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[16]), .B2(slave_sel_r[0]), .ZN(n239)
         );
  an03d0 U301 ( .A1(n251), .A2(n252), .A3(n253), .Z(n3650) );
  aoi222d1 U302 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[23]), .A2(
        n60), .B1(dff2_bus_dat_r[15]), .B2(n26), .C1(dff_bus_dat_r[15]), .C2(
        n27), .ZN(n253) );
  aoi22d1 U303 ( .A1(n61), .A2(n254), .B1(hk_dat_i[15]), .B2(n23), .ZN(n252)
         );
  nr03d0 U311 ( .A1(interface3_bank_bus_dat_r[15]), .A2(
        interface9_bank_bus_dat_r[15]), .A3(interface6_bank_bus_dat_r[15]), 
        .ZN(n256) );
  nr02d0 U312 ( .A1(interface10_bank_bus_dat_r[15]), .A2(
        interface0_bank_bus_dat_r[15]), .ZN(n255) );
  aoi22d1 U313 ( .A1(mprj_dat_i[15]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[15]), .B2(n24), .ZN(n251) );
  an03d0 U314 ( .A1(n263), .A2(n264), .A3(n265), .Z(n3651) );
  aoi222d1 U315 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[22]), .A2(
        n60), .B1(dff2_bus_dat_r[14]), .B2(n26), .C1(dff_bus_dat_r[14]), .C2(
        n27), .ZN(n265) );
  aoi22d1 U316 ( .A1(n61), .A2(n266), .B1(hk_dat_i[14]), .B2(n23), .ZN(n264)
         );
  nr03d0 U324 ( .A1(interface3_bank_bus_dat_r[14]), .A2(
        interface9_bank_bus_dat_r[14]), .A3(interface6_bank_bus_dat_r[14]), 
        .ZN(n268) );
  nr02d0 U325 ( .A1(interface10_bank_bus_dat_r[14]), .A2(
        interface0_bank_bus_dat_r[14]), .ZN(n267) );
  aoi22d1 U326 ( .A1(mprj_dat_i[14]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[14]), .B2(n24), .ZN(n263) );
  an03d0 U327 ( .A1(n275), .A2(n276), .A3(n277), .Z(n3652) );
  aoi222d1 U328 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[21]), .A2(
        n60), .B1(dff2_bus_dat_r[13]), .B2(n26), .C1(dff_bus_dat_r[13]), .C2(
        n27), .ZN(n277) );
  aoi22d1 U329 ( .A1(n61), .A2(n278), .B1(hk_dat_i[13]), .B2(n23), .ZN(n276)
         );
  nr03d0 U337 ( .A1(interface3_bank_bus_dat_r[13]), .A2(
        interface9_bank_bus_dat_r[13]), .A3(interface6_bank_bus_dat_r[13]), 
        .ZN(n280) );
  nr02d0 U338 ( .A1(interface10_bank_bus_dat_r[13]), .A2(
        interface0_bank_bus_dat_r[13]), .ZN(n279) );
  aoi22d1 U339 ( .A1(mprj_dat_i[13]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[13]), .B2(n24), .ZN(n275) );
  an03d0 U340 ( .A1(n287), .A2(n288), .A3(n289), .Z(n3653) );
  aoi222d1 U341 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[20]), .A2(
        n60), .B1(dff2_bus_dat_r[12]), .B2(n26), .C1(dff_bus_dat_r[12]), .C2(
        n27), .ZN(n289) );
  aoi22d1 U342 ( .A1(n61), .A2(n290), .B1(hk_dat_i[12]), .B2(n23), .ZN(n288)
         );
  nr03d0 U350 ( .A1(interface3_bank_bus_dat_r[12]), .A2(
        interface9_bank_bus_dat_r[12]), .A3(interface6_bank_bus_dat_r[12]), 
        .ZN(n292) );
  nr02d0 U351 ( .A1(interface10_bank_bus_dat_r[12]), .A2(
        interface0_bank_bus_dat_r[12]), .ZN(n291) );
  aoi22d1 U352 ( .A1(mprj_dat_i[12]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[12]), .B2(n24), .ZN(n287) );
  an03d0 U353 ( .A1(n299), .A2(n300), .A3(n301), .Z(n3654) );
  aoi222d1 U354 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[19]), .A2(
        n60), .B1(dff2_bus_dat_r[11]), .B2(n26), .C1(dff_bus_dat_r[11]), .C2(
        n27), .ZN(n301) );
  aoi22d1 U355 ( .A1(n61), .A2(n302), .B1(hk_dat_i[11]), .B2(n23), .ZN(n300)
         );
  nr03d0 U363 ( .A1(interface3_bank_bus_dat_r[11]), .A2(
        interface9_bank_bus_dat_r[11]), .A3(interface6_bank_bus_dat_r[11]), 
        .ZN(n304) );
  nr02d0 U364 ( .A1(interface10_bank_bus_dat_r[11]), .A2(
        interface0_bank_bus_dat_r[11]), .ZN(n303) );
  aoi22d1 U365 ( .A1(mprj_dat_i[11]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[11]), .B2(n24), .ZN(n299) );
  an03d0 U366 ( .A1(n311), .A2(n312), .A3(n313), .Z(n3655) );
  aoi222d1 U367 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[18]), .A2(
        n60), .B1(dff2_bus_dat_r[10]), .B2(n26), .C1(dff_bus_dat_r[10]), .C2(
        n27), .ZN(n313) );
  aoi22d1 U368 ( .A1(n61), .A2(n314), .B1(hk_dat_i[10]), .B2(n23), .ZN(n312)
         );
  nr03d0 U376 ( .A1(interface3_bank_bus_dat_r[10]), .A2(
        interface9_bank_bus_dat_r[10]), .A3(interface6_bank_bus_dat_r[10]), 
        .ZN(n316) );
  nr02d0 U377 ( .A1(interface10_bank_bus_dat_r[10]), .A2(
        interface0_bank_bus_dat_r[10]), .ZN(n315) );
  aoi22d1 U378 ( .A1(mprj_dat_i[10]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[10]), .B2(n24), .ZN(n311) );
  an03d0 U379 ( .A1(n323), .A2(n324), .A3(n325), .Z(n3656) );
  aoi222d1 U380 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[17]), .A2(
        n60), .B1(dff2_bus_dat_r[9]), .B2(n26), .C1(dff_bus_dat_r[9]), .C2(n27), .ZN(n325) );
  aoi22d1 U381 ( .A1(n61), .A2(n326), .B1(hk_dat_i[9]), .B2(n23), .ZN(n324) );
  nr03d0 U389 ( .A1(interface3_bank_bus_dat_r[9]), .A2(
        interface9_bank_bus_dat_r[9]), .A3(interface6_bank_bus_dat_r[9]), .ZN(
        n328) );
  nr02d0 U390 ( .A1(interface10_bank_bus_dat_r[9]), .A2(
        interface0_bank_bus_dat_r[9]), .ZN(n327) );
  aoi22d1 U391 ( .A1(mprj_dat_i[9]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[9]), .B2(n24), .ZN(n323) );
  an03d0 U392 ( .A1(n335), .A2(n336), .A3(n337), .Z(n3657) );
  aoi222d1 U393 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[16]), .A2(
        n60), .B1(dff2_bus_dat_r[8]), .B2(n26), .C1(dff_bus_dat_r[8]), .C2(n27), .ZN(n337) );
  aoi22d1 U394 ( .A1(n61), .A2(n338), .B1(hk_dat_i[8]), .B2(n23), .ZN(n336) );
  nr03d0 U402 ( .A1(interface3_bank_bus_dat_r[8]), .A2(
        interface9_bank_bus_dat_r[8]), .A3(interface6_bank_bus_dat_r[8]), .ZN(
        n340) );
  nr02d0 U403 ( .A1(interface10_bank_bus_dat_r[8]), .A2(
        interface0_bank_bus_dat_r[8]), .ZN(n339) );
  aoi22d1 U404 ( .A1(mprj_dat_i[8]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[8]), .B2(n24), .ZN(n335) );
  an03d0 U405 ( .A1(n347), .A2(n348), .A3(n349), .Z(n3658) );
  aoi222d1 U406 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[31]), .A2(
        n60), .B1(dff2_bus_dat_r[7]), .B2(n26), .C1(dff_bus_dat_r[7]), .C2(n27), .ZN(n349) );
  aoi22d1 U407 ( .A1(n61), .A2(n350), .B1(hk_dat_i[7]), .B2(n23), .ZN(n348) );
  nr03d0 U415 ( .A1(interface4_bank_bus_dat_r[7]), .A2(
        interface9_bank_bus_dat_r[7]), .A3(interface6_bank_bus_dat_r[7]), .ZN(
        n352) );
  nr02d0 U416 ( .A1(interface3_bank_bus_dat_r[7]), .A2(
        interface11_bank_bus_dat_r[7]), .ZN(n351) );
  aoi22d1 U417 ( .A1(mprj_dat_i[7]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[7]), .B2(n24), .ZN(n347) );
  an03d0 U418 ( .A1(n359), .A2(n360), .A3(n361), .Z(n3659) );
  aoi222d1 U419 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[30]), .A2(
        n60), .B1(dff2_bus_dat_r[6]), .B2(n26), .C1(dff_bus_dat_r[6]), .C2(n27), .ZN(n361) );
  aoi22d1 U420 ( .A1(n61), .A2(n362), .B1(hk_dat_i[6]), .B2(n23), .ZN(n360) );
  nr03d0 U428 ( .A1(interface4_bank_bus_dat_r[6]), .A2(
        interface9_bank_bus_dat_r[6]), .A3(interface6_bank_bus_dat_r[6]), .ZN(
        n364) );
  nr02d0 U429 ( .A1(interface3_bank_bus_dat_r[6]), .A2(
        interface11_bank_bus_dat_r[6]), .ZN(n363) );
  aoi22d1 U430 ( .A1(mprj_dat_i[6]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[6]), .B2(n24), .ZN(n359) );
  an03d0 U431 ( .A1(n371), .A2(n372), .A3(n373), .Z(n3660) );
  aoi222d1 U432 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[29]), .A2(
        n60), .B1(dff2_bus_dat_r[5]), .B2(n26), .C1(dff_bus_dat_r[5]), .C2(n27), .ZN(n373) );
  aoi22d1 U433 ( .A1(n61), .A2(n374), .B1(hk_dat_i[5]), .B2(n23), .ZN(n372) );
  nr03d0 U441 ( .A1(interface4_bank_bus_dat_r[5]), .A2(
        interface9_bank_bus_dat_r[5]), .A3(interface6_bank_bus_dat_r[5]), .ZN(
        n376) );
  nr02d0 U442 ( .A1(interface3_bank_bus_dat_r[5]), .A2(
        interface11_bank_bus_dat_r[5]), .ZN(n375) );
  aoi22d1 U443 ( .A1(mprj_dat_i[5]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[5]), .B2(n24), .ZN(n371) );
  an03d0 U444 ( .A1(n383), .A2(n384), .A3(n385), .Z(n3661) );
  aoi222d1 U445 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[28]), .A2(
        n60), .B1(dff2_bus_dat_r[4]), .B2(n26), .C1(dff_bus_dat_r[4]), .C2(n27), .ZN(n385) );
  aoi22d1 U446 ( .A1(n61), .A2(n386), .B1(hk_dat_i[4]), .B2(n23), .ZN(n384) );
  nr03d0 U454 ( .A1(interface4_bank_bus_dat_r[4]), .A2(
        interface9_bank_bus_dat_r[4]), .A3(interface6_bank_bus_dat_r[4]), .ZN(
        n388) );
  nr02d0 U455 ( .A1(interface3_bank_bus_dat_r[4]), .A2(
        interface11_bank_bus_dat_r[4]), .ZN(n387) );
  aoi22d1 U456 ( .A1(mprj_dat_i[4]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[4]), .B2(n24), .ZN(n383) );
  an03d0 U457 ( .A1(n395), .A2(n396), .A3(n397), .Z(n3662) );
  aoi222d1 U458 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[27]), .A2(
        n60), .B1(dff2_bus_dat_r[3]), .B2(n26), .C1(dff_bus_dat_r[3]), .C2(n27), .ZN(n397) );
  aoi22d1 U459 ( .A1(n61), .A2(n398), .B1(hk_dat_i[3]), .B2(n23), .ZN(n396) );
  nr03d0 U467 ( .A1(interface4_bank_bus_dat_r[3]), .A2(
        interface9_bank_bus_dat_r[3]), .A3(interface6_bank_bus_dat_r[3]), .ZN(
        n400) );
  nr02d0 U468 ( .A1(interface3_bank_bus_dat_r[3]), .A2(
        interface11_bank_bus_dat_r[3]), .ZN(n399) );
  aoi22d1 U469 ( .A1(mprj_dat_i[3]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[3]), .B2(n24), .ZN(n395) );
  an03d0 U470 ( .A1(n407), .A2(n408), .A3(n409), .Z(n3663) );
  aoi222d1 U471 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[26]), .A2(
        n60), .B1(dff2_bus_dat_r[2]), .B2(n26), .C1(dff_bus_dat_r[2]), .C2(n27), .ZN(n409) );
  aoi22d1 U472 ( .A1(n61), .A2(n410), .B1(hk_dat_i[2]), .B2(n23), .ZN(n408) );
  nr03d0 U480 ( .A1(interface4_bank_bus_dat_r[2]), .A2(
        interface9_bank_bus_dat_r[2]), .A3(interface6_bank_bus_dat_r[2]), .ZN(
        n412) );
  nr02d0 U481 ( .A1(interface3_bank_bus_dat_r[2]), .A2(
        interface19_bank_bus_dat_r[2]), .ZN(n411) );
  aoi22d1 U482 ( .A1(mprj_dat_i[2]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[2]), .B2(n24), .ZN(n407) );
  an03d0 U483 ( .A1(n419), .A2(n420), .A3(n421), .Z(n3664) );
  aoi222d1 U484 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[25]), .A2(
        n60), .B1(dff2_bus_dat_r[1]), .B2(n26), .C1(dff_bus_dat_r[1]), .C2(n27), .ZN(n421) );
  aoi22d1 U485 ( .A1(n61), .A2(n422), .B1(hk_dat_i[1]), .B2(n23), .ZN(n420) );
  nr03d0 U493 ( .A1(interface4_bank_bus_dat_r[1]), .A2(
        interface9_bank_bus_dat_r[1]), .A3(interface6_bank_bus_dat_r[1]), .ZN(
        n424) );
  nr02d0 U494 ( .A1(interface3_bank_bus_dat_r[1]), .A2(
        interface19_bank_bus_dat_r[1]), .ZN(n423) );
  aoi22d1 U495 ( .A1(mprj_dat_i[1]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[1]), .B2(n24), .ZN(n419) );
  an03d0 U496 ( .A1(n431), .A2(n432), .A3(n433), .Z(n3667) );
  aoi222d1 U497 ( .A1(mgmtsoc_litespisdrphycore_source_payload_data[24]), .A2(
        n60), .B1(dff2_bus_dat_r[0]), .B2(n26), .C1(dff_bus_dat_r[0]), .C2(n27), .ZN(n433) );
  aoi22d1 U499 ( .A1(n61), .A2(n436), .B1(hk_dat_i[0]), .B2(n23), .ZN(n432) );
  nd04d0 U500 ( .A1(n437), .A2(n438), .A3(n439), .A4(n440), .ZN(n436) );
  nr04d0 U501 ( .A1(\interface7_bank_bus_dat_r[0] ), .A2(n441), .A3(
        interface6_bank_bus_dat_r[0]), .A4(\interface5_bank_bus_dat_r[0] ), 
        .ZN(n440) );
  or02d0 U502 ( .A1(interface9_bank_bus_dat_r[0]), .A2(
        \interface8_bank_bus_dat_r[0] ), .Z(n441) );
  nr04d0 U503 ( .A1(\interface2_bank_bus_dat_r[0] ), .A2(n442), .A3(
        \interface1_bank_bus_dat_r[0] ), .A4(interface19_bank_bus_dat_r[0]), 
        .ZN(n439) );
  or02d0 U504 ( .A1(interface4_bank_bus_dat_r[0]), .A2(
        interface3_bank_bus_dat_r[0]), .Z(n442) );
  nr04d0 U505 ( .A1(\interface16_bank_bus_dat_r[0] ), .A2(n443), .A3(
        \interface15_bank_bus_dat_r[0] ), .A4(\interface14_bank_bus_dat_r[0] ), 
        .ZN(n438) );
  or02d0 U506 ( .A1(\interface18_bank_bus_dat_r[0] ), .A2(
        \interface17_bank_bus_dat_r[0] ), .Z(n443) );
  nr04d0 U507 ( .A1(interface11_bank_bus_dat_r[0]), .A2(n444), .A3(
        interface10_bank_bus_dat_r[0]), .A4(interface0_bank_bus_dat_r[0]), 
        .ZN(n437) );
  or02d0 U508 ( .A1(\interface13_bank_bus_dat_r[0] ), .A2(
        \interface12_bank_bus_dat_r[0] ), .Z(n444) );
  aoi22d1 U510 ( .A1(mprj_dat_i[0]), .A2(n25), .B1(
        mgmtsoc_vexriscv_debug_bus_dat_r[0]), .B2(n24), .ZN(n431) );
  oai22d1 U511 ( .A1(n3323), .A2(n306), .B1(n446), .B2(n225), .ZN(n3668) );
  oai22d1 U512 ( .A1(n3324), .A2(n306), .B1(n448), .B2(n225), .ZN(n3669) );
  oai22d1 U513 ( .A1(n3325), .A2(n306), .B1(n449), .B2(n225), .ZN(n3670) );
  oai22d1 U514 ( .A1(n3326), .A2(n306), .B1(n450), .B2(n225), .ZN(n3671) );
  oai22d1 U515 ( .A1(n3327), .A2(n306), .B1(n451), .B2(n225), .ZN(n3672) );
  oai22d1 U516 ( .A1(n3328), .A2(n306), .B1(n452), .B2(n225), .ZN(n3673) );
  oai22d1 U517 ( .A1(n3329), .A2(n306), .B1(n453), .B2(n225), .ZN(n3674) );
  oai22d1 U518 ( .A1(n3330), .A2(n306), .B1(n454), .B2(n225), .ZN(n3675) );
  oai22d1 U519 ( .A1(n3331), .A2(n306), .B1(n455), .B2(n225), .ZN(n3676) );
  oai22d1 U520 ( .A1(n3332), .A2(n306), .B1(n456), .B2(n225), .ZN(n3677) );
  oai22d1 U521 ( .A1(n3333), .A2(n306), .B1(n457), .B2(n225), .ZN(n3678) );
  oai22d1 U522 ( .A1(n3334), .A2(n306), .B1(n458), .B2(n225), .ZN(n3679) );
  oai22d1 U523 ( .A1(n3335), .A2(n306), .B1(n459), .B2(n225), .ZN(n3680) );
  oai22d1 U524 ( .A1(n3336), .A2(n306), .B1(n460), .B2(n225), .ZN(n3681) );
  oai22d1 U525 ( .A1(n3337), .A2(n306), .B1(n461), .B2(n225), .ZN(n3682) );
  oai22d1 U526 ( .A1(n3338), .A2(n305), .B1(n462), .B2(n225), .ZN(n3683) );
  oai22d1 U527 ( .A1(n3339), .A2(n305), .B1(n463), .B2(n224), .ZN(n3684) );
  oai22d1 U528 ( .A1(n3340), .A2(n305), .B1(n464), .B2(n224), .ZN(n3685) );
  oai22d1 U529 ( .A1(n3341), .A2(n305), .B1(n465), .B2(n224), .ZN(n3686) );
  oai22d1 U530 ( .A1(n3342), .A2(n305), .B1(n466), .B2(n224), .ZN(n3687) );
  oai22d1 U531 ( .A1(n3343), .A2(n305), .B1(n467), .B2(n224), .ZN(n3688) );
  oai22d1 U532 ( .A1(n3344), .A2(n305), .B1(n468), .B2(n224), .ZN(n3689) );
  oai22d1 U533 ( .A1(n3345), .A2(n305), .B1(n469), .B2(n224), .ZN(n3690) );
  oai22d1 U534 ( .A1(n3346), .A2(n305), .B1(n470), .B2(n224), .ZN(n3691) );
  oai22d1 U535 ( .A1(n3347), .A2(n305), .B1(n471), .B2(n224), .ZN(n3692) );
  oai22d1 U536 ( .A1(n3348), .A2(n305), .B1(n472), .B2(n224), .ZN(n3693) );
  oai22d1 U537 ( .A1(n3349), .A2(n305), .B1(n473), .B2(n224), .ZN(n3694) );
  oai22d1 U538 ( .A1(n3350), .A2(n305), .B1(n474), .B2(n224), .ZN(n3695) );
  oai22d1 U539 ( .A1(n3351), .A2(n305), .B1(n475), .B2(n224), .ZN(n3696) );
  oai22d1 U540 ( .A1(n3352), .A2(n305), .B1(n476), .B2(n224), .ZN(n3697) );
  oai22d1 U541 ( .A1(n3353), .A2(n305), .B1(n477), .B2(n224), .ZN(n3698) );
  oai22d1 U542 ( .A1(n3354), .A2(n305), .B1(n478), .B2(n224), .ZN(n3699) );
  oai222d1 U543 ( .A1(n448), .A2(n102), .B1(n449), .B2(n22), .C1(n294), .C2(
        n446), .ZN(n3700) );
  inv0d0 U544 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[31]), .ZN(
        n446) );
  oai222d1 U545 ( .A1(n449), .A2(n101), .B1(n450), .B2(n22), .C1(n294), .C2(
        n448), .ZN(n3701) );
  inv0d0 U546 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[30]), .ZN(
        n448) );
  oai222d1 U547 ( .A1(n450), .A2(n94), .B1(n451), .B2(n22), .C1(n294), .C2(
        n449), .ZN(n3702) );
  inv0d0 U548 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[29]), .ZN(
        n449) );
  oai222d1 U549 ( .A1(n451), .A2(n103), .B1(n452), .B2(n22), .C1(n294), .C2(
        n450), .ZN(n3703) );
  inv0d0 U550 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[28]), .ZN(
        n450) );
  oai222d1 U551 ( .A1(n452), .A2(n102), .B1(n453), .B2(n22), .C1(n294), .C2(
        n451), .ZN(n3704) );
  inv0d0 U552 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[27]), .ZN(
        n451) );
  oai222d1 U553 ( .A1(n453), .A2(n101), .B1(n454), .B2(n22), .C1(n294), .C2(
        n452), .ZN(n3705) );
  inv0d0 U554 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[26]), .ZN(
        n452) );
  oai222d1 U555 ( .A1(n454), .A2(n94), .B1(n455), .B2(n22), .C1(n294), .C2(
        n453), .ZN(n3706) );
  inv0d0 U556 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[25]), .ZN(
        n453) );
  oai222d1 U557 ( .A1(n455), .A2(n103), .B1(n456), .B2(n22), .C1(n294), .C2(
        n454), .ZN(n3707) );
  inv0d0 U558 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[24]), .ZN(
        n454) );
  oai222d1 U559 ( .A1(n456), .A2(n102), .B1(n457), .B2(n22), .C1(n294), .C2(
        n455), .ZN(n3708) );
  inv0d0 U560 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[23]), .ZN(
        n455) );
  oai222d1 U561 ( .A1(n457), .A2(n101), .B1(n458), .B2(n22), .C1(n294), .C2(
        n456), .ZN(n3709) );
  inv0d0 U562 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[22]), .ZN(
        n456) );
  oai222d1 U563 ( .A1(n458), .A2(n94), .B1(n459), .B2(n22), .C1(n294), .C2(
        n457), .ZN(n3710) );
  inv0d0 U564 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[21]), .ZN(
        n457) );
  oai222d1 U565 ( .A1(n459), .A2(n103), .B1(n460), .B2(n22), .C1(n294), .C2(
        n458), .ZN(n3711) );
  inv0d0 U566 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[20]), .ZN(
        n458) );
  oai222d1 U567 ( .A1(n460), .A2(n102), .B1(n461), .B2(n22), .C1(n294), .C2(
        n459), .ZN(n3712) );
  inv0d0 U568 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[19]), .ZN(
        n459) );
  oai222d1 U569 ( .A1(n461), .A2(n101), .B1(n462), .B2(n22), .C1(n294), .C2(
        n460), .ZN(n3713) );
  inv0d0 U570 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[18]), .ZN(
        n460) );
  oai222d1 U571 ( .A1(n462), .A2(n94), .B1(n463), .B2(n22), .C1(n294), .C2(
        n461), .ZN(n3714) );
  inv0d0 U572 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[17]), .ZN(
        n461) );
  oai222d1 U573 ( .A1(n463), .A2(n103), .B1(n464), .B2(n480), .C1(n293), .C2(
        n462), .ZN(n3715) );
  inv0d0 U574 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[16]), .ZN(
        n462) );
  oai222d1 U575 ( .A1(n464), .A2(n102), .B1(n465), .B2(n480), .C1(n293), .C2(
        n463), .ZN(n3716) );
  inv0d0 U576 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[15]), .ZN(
        n463) );
  oai222d1 U577 ( .A1(n465), .A2(n101), .B1(n466), .B2(n480), .C1(n293), .C2(
        n464), .ZN(n3717) );
  inv0d0 U578 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[14]), .ZN(
        n464) );
  oai222d1 U579 ( .A1(n466), .A2(n94), .B1(n467), .B2(n480), .C1(n293), .C2(
        n465), .ZN(n3718) );
  inv0d0 U580 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[13]), .ZN(
        n465) );
  oai222d1 U581 ( .A1(n467), .A2(n103), .B1(n468), .B2(n480), .C1(n293), .C2(
        n466), .ZN(n3719) );
  inv0d0 U582 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[12]), .ZN(
        n466) );
  oai222d1 U583 ( .A1(n468), .A2(n102), .B1(n469), .B2(n480), .C1(n293), .C2(
        n467), .ZN(n3720) );
  inv0d0 U584 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[11]), .ZN(
        n467) );
  oai222d1 U585 ( .A1(n469), .A2(n101), .B1(n470), .B2(n480), .C1(n293), .C2(
        n468), .ZN(n3721) );
  inv0d0 U586 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[10]), .ZN(
        n468) );
  oai222d1 U587 ( .A1(n470), .A2(n94), .B1(n471), .B2(n480), .C1(n293), .C2(
        n469), .ZN(n3722) );
  inv0d0 U588 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[9]), .ZN(n469) );
  oai222d1 U589 ( .A1(n471), .A2(n103), .B1(n472), .B2(n480), .C1(n293), .C2(
        n470), .ZN(n3723) );
  inv0d0 U590 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[8]), .ZN(n470) );
  oai222d1 U591 ( .A1(n472), .A2(n102), .B1(n473), .B2(n480), .C1(n293), .C2(
        n471), .ZN(n3724) );
  inv0d0 U592 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[7]), .ZN(n471) );
  oai222d1 U593 ( .A1(n473), .A2(n101), .B1(n474), .B2(n480), .C1(n293), .C2(
        n472), .ZN(n3725) );
  inv0d0 U594 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[6]), .ZN(n472) );
  oai222d1 U595 ( .A1(n474), .A2(n94), .B1(n475), .B2(n480), .C1(n293), .C2(
        n473), .ZN(n3726) );
  inv0d0 U596 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[5]), .ZN(n473) );
  oai222d1 U597 ( .A1(n475), .A2(n103), .B1(n476), .B2(n480), .C1(n293), .C2(
        n474), .ZN(n3727) );
  inv0d0 U598 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[4]), .ZN(n474) );
  oai222d1 U599 ( .A1(n476), .A2(n102), .B1(n477), .B2(n480), .C1(n293), .C2(
        n475), .ZN(n3728) );
  inv0d0 U600 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[3]), .ZN(n475) );
  oai222d1 U601 ( .A1(n477), .A2(n101), .B1(n478), .B2(n480), .C1(n293), .C2(
        n476), .ZN(n3729) );
  inv0d0 U602 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[2]), .ZN(n476) );
  oai222d1 U603 ( .A1(n478), .A2(n94), .B1(n3355), .B2(n480), .C1(n293), .C2(
        n477), .ZN(n3730) );
  inv0d0 U604 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[1]), .ZN(n477) );
  aor31d1 U605 ( .B1(n482), .B2(n483), .B3(n484), .A(n485), .Z(n480) );
  oai22d1 U606 ( .A1(n294), .A2(n478), .B1(n3355), .B2(n103), .ZN(n3731) );
  nd02d0 U607 ( .A1(n486), .A2(n294), .ZN(n479) );
  inv0d0 U608 ( .I(mgmtsoc_litespisdrphycore_source_payload_data[0]), .ZN(n478) );
  inv0d0 U609 ( .I(n485), .ZN(n481) );
  aon211d1 U610 ( .C1(mgmtsoc_litespisdrphycore_posedge_reg2), .C2(n487), .B(
        n488), .A(n489), .ZN(n485) );
  nr04d0 U611 ( .A1(n490), .A2(n491), .A3(mgmtsoc_litespisdrphycore_div[1]), 
        .A4(mgmtsoc_litespisdrphycore_div[0]), .ZN(n488) );
  nd03d0 U612 ( .A1(n492), .A2(n493), .A3(n494), .ZN(n491) );
  nd04d0 U613 ( .A1(n495), .A2(n3188), .A3(n3130), .A4(n3313), .ZN(n490) );
  nd12d0 U614 ( .A1(n496), .A2(n497), .ZN(n3732) );
  aon211d1 U615 ( .C1(n3209), .C2(n2366), .B(n499), .A(N773), .ZN(n497) );
  nr04d0 U616 ( .A1(n500), .A2(n501), .A3(N773), .A4(n3209), .ZN(n496) );
  oaim22d1 U617 ( .A1(n500), .A2(n502), .B1(N772), .B2(n499), .ZN(n3733) );
  oai21d1 U618 ( .B1(n2335), .B2(N771), .A(n503), .ZN(n499) );
  nd12d0 U619 ( .A1(n501), .A2(n3209), .ZN(n502) );
  oai22d1 U620 ( .A1(n503), .A2(n500), .B1(N771), .B2(n501), .ZN(n3734) );
  nd03d0 U621 ( .A1(n504), .A2(n2385), .A3(N770), .ZN(n501) );
  inv0d0 U622 ( .I(N771), .ZN(n500) );
  aoi21d1 U623 ( .B1(n2373), .B2(n505), .A(n506), .ZN(n503) );
  oai22d1 U624 ( .A1(n505), .A2(n504), .B1(n506), .B2(n507), .ZN(n3735) );
  nd02d0 U625 ( .A1(n505), .A2(n2379), .ZN(n507) );
  inv0d0 U626 ( .I(n504), .ZN(n506) );
  nd02d0 U627 ( .A1(n508), .A2(n2379), .ZN(n504) );
  inv0d0 U628 ( .I(N770), .ZN(n505) );
  oaim22d1 U629 ( .A1(n3356), .A2(n509), .B1(\storage_1[0][7] ), .B2(n509), 
        .ZN(n3736) );
  oaim22d1 U630 ( .A1(n3357), .A2(n509), .B1(\storage_1[0][6] ), .B2(n509), 
        .ZN(n3737) );
  oaim22d1 U631 ( .A1(n3358), .A2(n509), .B1(\storage_1[0][5] ), .B2(n509), 
        .ZN(n3738) );
  oaim22d1 U632 ( .A1(n3359), .A2(n509), .B1(\storage_1[0][4] ), .B2(n509), 
        .ZN(n3739) );
  oaim22d1 U633 ( .A1(n3360), .A2(n509), .B1(\storage_1[0][3] ), .B2(n509), 
        .ZN(n3740) );
  oaim22d1 U634 ( .A1(n3361), .A2(n509), .B1(\storage_1[0][2] ), .B2(n509), 
        .ZN(n3741) );
  oaim22d1 U635 ( .A1(n3362), .A2(n509), .B1(\storage_1[0][1] ), .B2(n509), 
        .ZN(n3742) );
  oaim22d1 U636 ( .A1(n3363), .A2(n509), .B1(\storage_1[0][0] ), .B2(n509), 
        .ZN(n3743) );
  oaim22d1 U638 ( .A1(n3356), .A2(n512), .B1(\storage_1[1][7] ), .B2(n512), 
        .ZN(n3744) );
  oaim22d1 U639 ( .A1(n3357), .A2(n512), .B1(\storage_1[1][6] ), .B2(n512), 
        .ZN(n3745) );
  oaim22d1 U640 ( .A1(n3358), .A2(n512), .B1(\storage_1[1][5] ), .B2(n512), 
        .ZN(n3746) );
  oaim22d1 U641 ( .A1(n3359), .A2(n512), .B1(\storage_1[1][4] ), .B2(n512), 
        .ZN(n3747) );
  oaim22d1 U642 ( .A1(n3360), .A2(n512), .B1(\storage_1[1][3] ), .B2(n512), 
        .ZN(n3748) );
  oaim22d1 U643 ( .A1(n3361), .A2(n512), .B1(\storage_1[1][2] ), .B2(n512), 
        .ZN(n3749) );
  oaim22d1 U644 ( .A1(n3362), .A2(n512), .B1(\storage_1[1][1] ), .B2(n512), 
        .ZN(n3750) );
  oaim22d1 U645 ( .A1(n3363), .A2(n512), .B1(\storage_1[1][0] ), .B2(n512), 
        .ZN(n3751) );
  oaim22d1 U647 ( .A1(n3356), .A2(n514), .B1(\storage_1[2][7] ), .B2(n514), 
        .ZN(n3752) );
  oaim22d1 U648 ( .A1(n3357), .A2(n514), .B1(\storage_1[2][6] ), .B2(n514), 
        .ZN(n3753) );
  oaim22d1 U649 ( .A1(n3358), .A2(n514), .B1(\storage_1[2][5] ), .B2(n514), 
        .ZN(n3754) );
  oaim22d1 U650 ( .A1(n3359), .A2(n514), .B1(\storage_1[2][4] ), .B2(n514), 
        .ZN(n3755) );
  oaim22d1 U651 ( .A1(n3360), .A2(n514), .B1(\storage_1[2][3] ), .B2(n514), 
        .ZN(n3756) );
  oaim22d1 U652 ( .A1(n3361), .A2(n514), .B1(\storage_1[2][2] ), .B2(n514), 
        .ZN(n3757) );
  oaim22d1 U653 ( .A1(n3362), .A2(n514), .B1(\storage_1[2][1] ), .B2(n514), 
        .ZN(n3758) );
  oaim22d1 U654 ( .A1(n3363), .A2(n514), .B1(\storage_1[2][0] ), .B2(n514), 
        .ZN(n3759) );
  oaim22d1 U656 ( .A1(n3356), .A2(n516), .B1(\storage_1[3][7] ), .B2(n516), 
        .ZN(n3760) );
  oaim22d1 U657 ( .A1(n3357), .A2(n516), .B1(\storage_1[3][6] ), .B2(n516), 
        .ZN(n3761) );
  oaim22d1 U658 ( .A1(n3358), .A2(n516), .B1(\storage_1[3][5] ), .B2(n516), 
        .ZN(n3762) );
  oaim22d1 U659 ( .A1(n3359), .A2(n516), .B1(\storage_1[3][4] ), .B2(n516), 
        .ZN(n3763) );
  oaim22d1 U660 ( .A1(n3360), .A2(n516), .B1(\storage_1[3][3] ), .B2(n516), 
        .ZN(n3764) );
  oaim22d1 U661 ( .A1(n3361), .A2(n516), .B1(\storage_1[3][2] ), .B2(n516), 
        .ZN(n3765) );
  oaim22d1 U662 ( .A1(n3362), .A2(n516), .B1(\storage_1[3][1] ), .B2(n516), 
        .ZN(n3766) );
  oaim22d1 U663 ( .A1(n3363), .A2(n516), .B1(\storage_1[3][0] ), .B2(n516), 
        .ZN(n3767) );
  nr02d0 U665 ( .A1(uart_rx_fifo_wrport_adr[3]), .A2(
        uart_rx_fifo_wrport_adr[2]), .ZN(n511) );
  oaim22d1 U666 ( .A1(n3356), .A2(n518), .B1(\storage_1[4][7] ), .B2(n518), 
        .ZN(n3768) );
  oaim22d1 U667 ( .A1(n3357), .A2(n518), .B1(\storage_1[4][6] ), .B2(n518), 
        .ZN(n3769) );
  oaim22d1 U668 ( .A1(n3358), .A2(n518), .B1(\storage_1[4][5] ), .B2(n518), 
        .ZN(n3770) );
  oaim22d1 U669 ( .A1(n3359), .A2(n518), .B1(\storage_1[4][4] ), .B2(n518), 
        .ZN(n3771) );
  oaim22d1 U670 ( .A1(n3360), .A2(n518), .B1(\storage_1[4][3] ), .B2(n518), 
        .ZN(n3772) );
  oaim22d1 U671 ( .A1(n3361), .A2(n518), .B1(\storage_1[4][2] ), .B2(n518), 
        .ZN(n3773) );
  oaim22d1 U672 ( .A1(n3362), .A2(n518), .B1(\storage_1[4][1] ), .B2(n518), 
        .ZN(n3774) );
  oaim22d1 U673 ( .A1(n3363), .A2(n518), .B1(\storage_1[4][0] ), .B2(n518), 
        .ZN(n3775) );
  oaim22d1 U675 ( .A1(n3356), .A2(n520), .B1(\storage_1[5][7] ), .B2(n520), 
        .ZN(n3776) );
  oaim22d1 U676 ( .A1(n3357), .A2(n520), .B1(\storage_1[5][6] ), .B2(n520), 
        .ZN(n3777) );
  oaim22d1 U677 ( .A1(n3358), .A2(n520), .B1(\storage_1[5][5] ), .B2(n520), 
        .ZN(n3778) );
  oaim22d1 U678 ( .A1(n3359), .A2(n520), .B1(\storage_1[5][4] ), .B2(n520), 
        .ZN(n3779) );
  oaim22d1 U679 ( .A1(n3360), .A2(n520), .B1(\storage_1[5][3] ), .B2(n520), 
        .ZN(n3780) );
  oaim22d1 U680 ( .A1(n3361), .A2(n520), .B1(\storage_1[5][2] ), .B2(n520), 
        .ZN(n3781) );
  oaim22d1 U681 ( .A1(n3362), .A2(n520), .B1(\storage_1[5][1] ), .B2(n520), 
        .ZN(n3782) );
  oaim22d1 U682 ( .A1(n3363), .A2(n520), .B1(\storage_1[5][0] ), .B2(n520), 
        .ZN(n3783) );
  oaim22d1 U684 ( .A1(n3356), .A2(n521), .B1(\storage_1[6][7] ), .B2(n521), 
        .ZN(n3784) );
  oaim22d1 U685 ( .A1(n3357), .A2(n521), .B1(\storage_1[6][6] ), .B2(n521), 
        .ZN(n3785) );
  oaim22d1 U686 ( .A1(n3358), .A2(n521), .B1(\storage_1[6][5] ), .B2(n521), 
        .ZN(n3786) );
  oaim22d1 U687 ( .A1(n3359), .A2(n521), .B1(\storage_1[6][4] ), .B2(n521), 
        .ZN(n3787) );
  oaim22d1 U688 ( .A1(n3360), .A2(n521), .B1(\storage_1[6][3] ), .B2(n521), 
        .ZN(n3788) );
  oaim22d1 U689 ( .A1(n3361), .A2(n521), .B1(\storage_1[6][2] ), .B2(n521), 
        .ZN(n3789) );
  oaim22d1 U690 ( .A1(n3362), .A2(n521), .B1(\storage_1[6][1] ), .B2(n521), 
        .ZN(n3790) );
  oaim22d1 U691 ( .A1(n3363), .A2(n521), .B1(\storage_1[6][0] ), .B2(n521), 
        .ZN(n3791) );
  oaim22d1 U693 ( .A1(n3356), .A2(n522), .B1(\storage_1[7][7] ), .B2(n522), 
        .ZN(n3792) );
  oaim22d1 U694 ( .A1(n3357), .A2(n522), .B1(\storage_1[7][6] ), .B2(n522), 
        .ZN(n3793) );
  oaim22d1 U695 ( .A1(n3358), .A2(n522), .B1(\storage_1[7][5] ), .B2(n522), 
        .ZN(n3794) );
  oaim22d1 U696 ( .A1(n3359), .A2(n522), .B1(\storage_1[7][4] ), .B2(n522), 
        .ZN(n3795) );
  oaim22d1 U697 ( .A1(n3360), .A2(n522), .B1(\storage_1[7][3] ), .B2(n522), 
        .ZN(n3796) );
  oaim22d1 U698 ( .A1(n3361), .A2(n522), .B1(\storage_1[7][2] ), .B2(n522), 
        .ZN(n3797) );
  oaim22d1 U699 ( .A1(n3362), .A2(n522), .B1(\storage_1[7][1] ), .B2(n522), 
        .ZN(n3798) );
  oaim22d1 U700 ( .A1(n3363), .A2(n522), .B1(\storage_1[7][0] ), .B2(n522), 
        .ZN(n3799) );
  oaim22d1 U701 ( .A1(n3356), .A2(n523), .B1(\storage_1[8][7] ), .B2(n523), 
        .ZN(n3800) );
  oaim22d1 U702 ( .A1(n3357), .A2(n523), .B1(\storage_1[8][6] ), .B2(n523), 
        .ZN(n3801) );
  oaim22d1 U703 ( .A1(n3358), .A2(n523), .B1(\storage_1[8][5] ), .B2(n523), 
        .ZN(n3802) );
  oaim22d1 U704 ( .A1(n3359), .A2(n523), .B1(\storage_1[8][4] ), .B2(n523), 
        .ZN(n3803) );
  oaim22d1 U705 ( .A1(n3360), .A2(n523), .B1(\storage_1[8][3] ), .B2(n523), 
        .ZN(n3804) );
  oaim22d1 U706 ( .A1(n3361), .A2(n523), .B1(\storage_1[8][2] ), .B2(n523), 
        .ZN(n3805) );
  oaim22d1 U707 ( .A1(n3362), .A2(n523), .B1(\storage_1[8][1] ), .B2(n523), 
        .ZN(n3806) );
  oaim22d1 U708 ( .A1(n3363), .A2(n523), .B1(\storage_1[8][0] ), .B2(n523), 
        .ZN(n3807) );
  oaim22d1 U710 ( .A1(n3356), .A2(n525), .B1(\storage_1[9][7] ), .B2(n525), 
        .ZN(n3808) );
  oaim22d1 U711 ( .A1(n3357), .A2(n525), .B1(\storage_1[9][6] ), .B2(n525), 
        .ZN(n3809) );
  oaim22d1 U712 ( .A1(n3358), .A2(n525), .B1(\storage_1[9][5] ), .B2(n525), 
        .ZN(n3810) );
  oaim22d1 U713 ( .A1(n3359), .A2(n525), .B1(\storage_1[9][4] ), .B2(n525), 
        .ZN(n3811) );
  oaim22d1 U714 ( .A1(n3360), .A2(n525), .B1(\storage_1[9][3] ), .B2(n525), 
        .ZN(n3812) );
  oaim22d1 U715 ( .A1(n3361), .A2(n525), .B1(\storage_1[9][2] ), .B2(n525), 
        .ZN(n3813) );
  oaim22d1 U716 ( .A1(n3362), .A2(n525), .B1(\storage_1[9][1] ), .B2(n525), 
        .ZN(n3814) );
  oaim22d1 U717 ( .A1(n3363), .A2(n525), .B1(\storage_1[9][0] ), .B2(n525), 
        .ZN(n3815) );
  oaim22d1 U719 ( .A1(n3356), .A2(n526), .B1(\storage_1[10][7] ), .B2(n526), 
        .ZN(n3816) );
  oaim22d1 U720 ( .A1(n3357), .A2(n526), .B1(\storage_1[10][6] ), .B2(n526), 
        .ZN(n3817) );
  oaim22d1 U721 ( .A1(n3358), .A2(n526), .B1(\storage_1[10][5] ), .B2(n526), 
        .ZN(n3818) );
  oaim22d1 U722 ( .A1(n3359), .A2(n526), .B1(\storage_1[10][4] ), .B2(n526), 
        .ZN(n3819) );
  oaim22d1 U723 ( .A1(n3360), .A2(n526), .B1(\storage_1[10][3] ), .B2(n526), 
        .ZN(n3820) );
  oaim22d1 U724 ( .A1(n3361), .A2(n526), .B1(\storage_1[10][2] ), .B2(n526), 
        .ZN(n3821) );
  oaim22d1 U725 ( .A1(n3362), .A2(n526), .B1(\storage_1[10][1] ), .B2(n526), 
        .ZN(n3822) );
  oaim22d1 U726 ( .A1(n3363), .A2(n526), .B1(\storage_1[10][0] ), .B2(n526), 
        .ZN(n3823) );
  oaim22d1 U728 ( .A1(n3356), .A2(n527), .B1(\storage_1[11][7] ), .B2(n527), 
        .ZN(n3824) );
  oaim22d1 U729 ( .A1(n3357), .A2(n527), .B1(\storage_1[11][6] ), .B2(n527), 
        .ZN(n3825) );
  oaim22d1 U730 ( .A1(n3358), .A2(n527), .B1(\storage_1[11][5] ), .B2(n527), 
        .ZN(n3826) );
  oaim22d1 U731 ( .A1(n3359), .A2(n527), .B1(\storage_1[11][4] ), .B2(n527), 
        .ZN(n3827) );
  oaim22d1 U732 ( .A1(n3360), .A2(n527), .B1(\storage_1[11][3] ), .B2(n527), 
        .ZN(n3828) );
  oaim22d1 U733 ( .A1(n3361), .A2(n527), .B1(\storage_1[11][2] ), .B2(n527), 
        .ZN(n3829) );
  oaim22d1 U734 ( .A1(n3362), .A2(n527), .B1(\storage_1[11][1] ), .B2(n527), 
        .ZN(n3830) );
  oaim22d1 U735 ( .A1(n3363), .A2(n527), .B1(\storage_1[11][0] ), .B2(n527), 
        .ZN(n3831) );
  oaim22d1 U737 ( .A1(n3356), .A2(n528), .B1(\storage_1[12][7] ), .B2(n528), 
        .ZN(n3832) );
  oaim22d1 U738 ( .A1(n3357), .A2(n528), .B1(\storage_1[12][6] ), .B2(n528), 
        .ZN(n3833) );
  oaim22d1 U739 ( .A1(n3358), .A2(n528), .B1(\storage_1[12][5] ), .B2(n528), 
        .ZN(n3834) );
  oaim22d1 U740 ( .A1(n3359), .A2(n528), .B1(\storage_1[12][4] ), .B2(n528), 
        .ZN(n3835) );
  oaim22d1 U741 ( .A1(n3360), .A2(n528), .B1(\storage_1[12][3] ), .B2(n528), 
        .ZN(n3836) );
  oaim22d1 U742 ( .A1(n3361), .A2(n528), .B1(\storage_1[12][2] ), .B2(n528), 
        .ZN(n3837) );
  oaim22d1 U743 ( .A1(n3362), .A2(n528), .B1(\storage_1[12][1] ), .B2(n528), 
        .ZN(n3838) );
  oaim22d1 U744 ( .A1(n3363), .A2(n528), .B1(\storage_1[12][0] ), .B2(n528), 
        .ZN(n3839) );
  nr03d0 U746 ( .A1(uart_rx_fifo_wrport_adr[0]), .A2(
        uart_rx_fifo_wrport_adr[1]), .A3(n530), .ZN(n510) );
  oaim22d1 U747 ( .A1(n3356), .A2(n531), .B1(\storage_1[13][7] ), .B2(n531), 
        .ZN(n3840) );
  oaim22d1 U748 ( .A1(n3357), .A2(n531), .B1(\storage_1[13][6] ), .B2(n531), 
        .ZN(n3841) );
  oaim22d1 U749 ( .A1(n3358), .A2(n531), .B1(\storage_1[13][5] ), .B2(n531), 
        .ZN(n3842) );
  oaim22d1 U750 ( .A1(n3359), .A2(n531), .B1(\storage_1[13][4] ), .B2(n531), 
        .ZN(n3843) );
  oaim22d1 U751 ( .A1(n3360), .A2(n531), .B1(\storage_1[13][3] ), .B2(n531), 
        .ZN(n3844) );
  oaim22d1 U752 ( .A1(n3361), .A2(n531), .B1(\storage_1[13][2] ), .B2(n531), 
        .ZN(n3845) );
  oaim22d1 U753 ( .A1(n3362), .A2(n531), .B1(\storage_1[13][1] ), .B2(n531), 
        .ZN(n3846) );
  oaim22d1 U754 ( .A1(n3363), .A2(n531), .B1(\storage_1[13][0] ), .B2(n531), 
        .ZN(n3847) );
  oaim22d1 U756 ( .A1(n3356), .A2(n532), .B1(\storage_1[14][7] ), .B2(n532), 
        .ZN(n3848) );
  oaim22d1 U757 ( .A1(n3357), .A2(n532), .B1(\storage_1[14][6] ), .B2(n532), 
        .ZN(n3849) );
  oaim22d1 U758 ( .A1(n3358), .A2(n532), .B1(\storage_1[14][5] ), .B2(n532), 
        .ZN(n3850) );
  oaim22d1 U759 ( .A1(n3359), .A2(n532), .B1(\storage_1[14][4] ), .B2(n532), 
        .ZN(n3851) );
  oaim22d1 U760 ( .A1(n3360), .A2(n532), .B1(\storage_1[14][3] ), .B2(n532), 
        .ZN(n3852) );
  oaim22d1 U761 ( .A1(n3361), .A2(n532), .B1(\storage_1[14][2] ), .B2(n532), 
        .ZN(n3853) );
  oaim22d1 U762 ( .A1(n3362), .A2(n532), .B1(\storage_1[14][1] ), .B2(n532), 
        .ZN(n3854) );
  oaim22d1 U763 ( .A1(n3363), .A2(n532), .B1(\storage_1[14][0] ), .B2(n532), 
        .ZN(n3855) );
  an02d0 U765 ( .A1(n533), .A2(n534), .Z(n515) );
  oaim22d1 U766 ( .A1(n3356), .A2(n535), .B1(\storage_1[15][7] ), .B2(n535), 
        .ZN(n3856) );
  oaim22d1 U767 ( .A1(n3357), .A2(n535), .B1(\storage_1[15][6] ), .B2(n535), 
        .ZN(n3857) );
  oaim22d1 U768 ( .A1(n3358), .A2(n535), .B1(\storage_1[15][5] ), .B2(n535), 
        .ZN(n3858) );
  oaim22d1 U769 ( .A1(n3359), .A2(n535), .B1(\storage_1[15][4] ), .B2(n535), 
        .ZN(n3859) );
  oaim22d1 U770 ( .A1(n3360), .A2(n535), .B1(\storage_1[15][3] ), .B2(n535), 
        .ZN(n3860) );
  oaim22d1 U771 ( .A1(n3361), .A2(n535), .B1(\storage_1[15][2] ), .B2(n535), 
        .ZN(n3861) );
  oaim22d1 U772 ( .A1(n3362), .A2(n535), .B1(\storage_1[15][1] ), .B2(n535), 
        .ZN(n3862) );
  oaim22d1 U773 ( .A1(n3363), .A2(n535), .B1(\storage_1[15][0] ), .B2(n535), 
        .ZN(n3863) );
  nr02d0 U775 ( .A1(n536), .A2(n537), .ZN(n529) );
  oai22d1 U776 ( .A1(n538), .A2(n536), .B1(n2336), .B2(n539), .ZN(n3864) );
  nr02d0 U777 ( .A1(n540), .A2(n524), .ZN(n539) );
  nr02d0 U778 ( .A1(n536), .A2(uart_rx_fifo_wrport_adr[2]), .ZN(n524) );
  inv0d0 U779 ( .I(n522), .ZN(n540) );
  nr02d0 U781 ( .A1(n537), .A2(uart_rx_fifo_wrport_adr[3]), .ZN(n519) );
  inv0d0 U782 ( .I(uart_rx_fifo_wrport_adr[3]), .ZN(n536) );
  oai21d1 U783 ( .B1(n538), .B2(n537), .A(n541), .ZN(n3865) );
  nd03d0 U784 ( .A1(n2383), .A2(n537), .A3(n517), .ZN(n541) );
  an02d0 U785 ( .A1(n533), .A2(uart_rx_fifo_wrport_adr[0]), .Z(n517) );
  nr02d0 U786 ( .A1(n542), .A2(n530), .ZN(n533) );
  inv0d0 U787 ( .I(uart_rx_fifo_wrport_adr[2]), .ZN(n537) );
  aoi21d1 U788 ( .B1(n542), .B2(n2373), .A(n543), .ZN(n538) );
  inv0d0 U789 ( .I(uart_rx_fifo_wrport_adr[1]), .ZN(n542) );
  aor22d1 U790 ( .A1(uart_rx_fifo_wrport_adr[1]), .A2(n543), .B1(n2374), .B2(
        n513), .Z(n3866) );
  nr03d0 U791 ( .A1(n530), .A2(uart_rx_fifo_wrport_adr[1]), .A3(n534), .ZN(
        n513) );
  inv0d0 U792 ( .I(n544), .ZN(n530) );
  aoi21d1 U793 ( .B1(n544), .B2(uart_rx_fifo_wrport_adr[0]), .A(n2333), .ZN(
        n543) );
  nr02d0 U794 ( .A1(n2334), .A2(n545), .ZN(n3867) );
  xr02d1 U795 ( .A1(n534), .A2(n544), .Z(n545) );
  inv0d0 U796 ( .I(uart_rx_fifo_wrport_adr[0]), .ZN(n534) );
  nd12d0 U797 ( .A1(n546), .A2(n547), .ZN(n3868) );
  aon211d1 U798 ( .C1(n3256), .C2(n2366), .B(n548), .A(N769), .ZN(n547) );
  nr04d0 U799 ( .A1(n549), .A2(n550), .A3(N769), .A4(n3256), .ZN(n546) );
  oaim22d1 U800 ( .A1(n549), .A2(n551), .B1(N768), .B2(n548), .ZN(n3869) );
  oai21d1 U801 ( .B1(n2336), .B2(N767), .A(n552), .ZN(n548) );
  nd12d0 U802 ( .A1(n550), .A2(n3256), .ZN(n551) );
  oai22d1 U803 ( .A1(n552), .A2(n549), .B1(N767), .B2(n550), .ZN(n3870) );
  nd03d0 U804 ( .A1(n553), .A2(n2384), .A3(N766), .ZN(n550) );
  inv0d0 U805 ( .I(N767), .ZN(n549) );
  aoi21d1 U806 ( .B1(n2373), .B2(n554), .A(n555), .ZN(n552) );
  oai22d1 U807 ( .A1(n554), .A2(n553), .B1(n555), .B2(n556), .ZN(n3871) );
  nd02d0 U808 ( .A1(n554), .A2(n2379), .ZN(n556) );
  inv0d0 U809 ( .I(n553), .ZN(n555) );
  nd02d0 U810 ( .A1(n557), .A2(n2379), .ZN(n553) );
  inv0d0 U811 ( .I(N766), .ZN(n554) );
  oaim22d1 U812 ( .A1(n558), .A2(n369), .B1(\storage[0][7] ), .B2(n558), .ZN(
        n3872) );
  oaim22d1 U813 ( .A1(n558), .A2(n333), .B1(\storage[0][6] ), .B2(n558), .ZN(
        n3873) );
  oaim22d1 U814 ( .A1(n558), .A2(n322), .B1(\storage[0][5] ), .B2(n558), .ZN(
        n3874) );
  oaim22d1 U815 ( .A1(n558), .A2(n357), .B1(\storage[0][4] ), .B2(n558), .ZN(
        n3875) );
  oaim22d1 U816 ( .A1(n558), .A2(n345), .B1(\storage[0][3] ), .B2(n558), .ZN(
        n3876) );
  oaim22d1 U817 ( .A1(n558), .A2(n564), .B1(\storage[0][2] ), .B2(n558), .ZN(
        n3877) );
  oaim22d1 U818 ( .A1(n558), .A2(n381), .B1(\storage[0][1] ), .B2(n558), .ZN(
        n3878) );
  oaim22d1 U819 ( .A1(n558), .A2(n566), .B1(\storage[0][0] ), .B2(n558), .ZN(
        n3879) );
  oaim22d1 U821 ( .A1(n368), .A2(n569), .B1(\storage[1][7] ), .B2(n569), .ZN(
        n3880) );
  oaim22d1 U822 ( .A1(n332), .A2(n569), .B1(\storage[1][6] ), .B2(n569), .ZN(
        n3881) );
  oaim22d1 U823 ( .A1(n321), .A2(n569), .B1(\storage[1][5] ), .B2(n569), .ZN(
        n3882) );
  oaim22d1 U824 ( .A1(n356), .A2(n569), .B1(\storage[1][4] ), .B2(n569), .ZN(
        n3883) );
  oaim22d1 U825 ( .A1(n344), .A2(n569), .B1(\storage[1][3] ), .B2(n569), .ZN(
        n3884) );
  oaim22d1 U826 ( .A1(n564), .A2(n569), .B1(\storage[1][2] ), .B2(n569), .ZN(
        n3885) );
  oaim22d1 U827 ( .A1(n380), .A2(n569), .B1(\storage[1][1] ), .B2(n569), .ZN(
        n3886) );
  oaim22d1 U828 ( .A1(n566), .A2(n569), .B1(\storage[1][0] ), .B2(n569), .ZN(
        n3887) );
  oaim22d1 U830 ( .A1(n367), .A2(n571), .B1(\storage[2][7] ), .B2(n571), .ZN(
        n3888) );
  oaim22d1 U831 ( .A1(n331), .A2(n571), .B1(\storage[2][6] ), .B2(n571), .ZN(
        n3889) );
  oaim22d1 U832 ( .A1(n320), .A2(n571), .B1(\storage[2][5] ), .B2(n571), .ZN(
        n3890) );
  oaim22d1 U833 ( .A1(n355), .A2(n571), .B1(\storage[2][4] ), .B2(n571), .ZN(
        n3891) );
  oaim22d1 U834 ( .A1(n343), .A2(n571), .B1(\storage[2][3] ), .B2(n571), .ZN(
        n3892) );
  oaim22d1 U835 ( .A1(n564), .A2(n571), .B1(\storage[2][2] ), .B2(n571), .ZN(
        n3893) );
  oaim22d1 U836 ( .A1(n379), .A2(n571), .B1(\storage[2][1] ), .B2(n571), .ZN(
        n3894) );
  oaim22d1 U837 ( .A1(n566), .A2(n571), .B1(\storage[2][0] ), .B2(n571), .ZN(
        n3895) );
  oaim22d1 U839 ( .A1(n366), .A2(n573), .B1(\storage[3][7] ), .B2(n573), .ZN(
        n3896) );
  oaim22d1 U840 ( .A1(n334), .A2(n573), .B1(\storage[3][6] ), .B2(n573), .ZN(
        n3897) );
  oaim22d1 U841 ( .A1(n329), .A2(n573), .B1(\storage[3][5] ), .B2(n573), .ZN(
        n3898) );
  oaim22d1 U842 ( .A1(n354), .A2(n573), .B1(\storage[3][4] ), .B2(n573), .ZN(
        n3899) );
  oaim22d1 U843 ( .A1(n342), .A2(n573), .B1(\storage[3][3] ), .B2(n573), .ZN(
        n3900) );
  oaim22d1 U844 ( .A1(n564), .A2(n573), .B1(\storage[3][2] ), .B2(n573), .ZN(
        n3901) );
  oaim22d1 U845 ( .A1(n378), .A2(n573), .B1(\storage[3][1] ), .B2(n573), .ZN(
        n3902) );
  oaim22d1 U846 ( .A1(n566), .A2(n573), .B1(\storage[3][0] ), .B2(n573), .ZN(
        n3903) );
  nr02d0 U848 ( .A1(uart_tx_fifo_wrport_adr[3]), .A2(
        uart_tx_fifo_wrport_adr[2]), .ZN(n568) );
  oaim22d1 U849 ( .A1(n369), .A2(n575), .B1(\storage[4][7] ), .B2(n575), .ZN(
        n3904) );
  oaim22d1 U850 ( .A1(n333), .A2(n575), .B1(\storage[4][6] ), .B2(n575), .ZN(
        n3905) );
  oaim22d1 U851 ( .A1(n322), .A2(n575), .B1(\storage[4][5] ), .B2(n575), .ZN(
        n3906) );
  oaim22d1 U852 ( .A1(n357), .A2(n575), .B1(\storage[4][4] ), .B2(n575), .ZN(
        n3907) );
  oaim22d1 U853 ( .A1(n345), .A2(n575), .B1(\storage[4][3] ), .B2(n575), .ZN(
        n3908) );
  oaim22d1 U854 ( .A1(n564), .A2(n575), .B1(\storage[4][2] ), .B2(n575), .ZN(
        n3909) );
  oaim22d1 U855 ( .A1(n381), .A2(n575), .B1(\storage[4][1] ), .B2(n575), .ZN(
        n3910) );
  oaim22d1 U856 ( .A1(n566), .A2(n575), .B1(\storage[4][0] ), .B2(n575), .ZN(
        n3911) );
  oaim22d1 U858 ( .A1(n368), .A2(n577), .B1(\storage[5][7] ), .B2(n577), .ZN(
        n3912) );
  oaim22d1 U859 ( .A1(n332), .A2(n577), .B1(\storage[5][6] ), .B2(n577), .ZN(
        n3913) );
  oaim22d1 U860 ( .A1(n321), .A2(n577), .B1(\storage[5][5] ), .B2(n577), .ZN(
        n3914) );
  oaim22d1 U861 ( .A1(n356), .A2(n577), .B1(\storage[5][4] ), .B2(n577), .ZN(
        n3915) );
  oaim22d1 U862 ( .A1(n344), .A2(n577), .B1(\storage[5][3] ), .B2(n577), .ZN(
        n3916) );
  oaim22d1 U863 ( .A1(n564), .A2(n577), .B1(\storage[5][2] ), .B2(n577), .ZN(
        n3917) );
  oaim22d1 U864 ( .A1(n380), .A2(n577), .B1(\storage[5][1] ), .B2(n577), .ZN(
        n3918) );
  oaim22d1 U865 ( .A1(n566), .A2(n577), .B1(\storage[5][0] ), .B2(n577), .ZN(
        n3919) );
  oaim22d1 U867 ( .A1(n367), .A2(n578), .B1(\storage[6][7] ), .B2(n578), .ZN(
        n3920) );
  oaim22d1 U868 ( .A1(n331), .A2(n578), .B1(\storage[6][6] ), .B2(n578), .ZN(
        n3921) );
  oaim22d1 U869 ( .A1(n320), .A2(n578), .B1(\storage[6][5] ), .B2(n578), .ZN(
        n3922) );
  oaim22d1 U870 ( .A1(n355), .A2(n578), .B1(\storage[6][4] ), .B2(n578), .ZN(
        n3923) );
  oaim22d1 U871 ( .A1(n343), .A2(n578), .B1(\storage[6][3] ), .B2(n578), .ZN(
        n3924) );
  oaim22d1 U872 ( .A1(n564), .A2(n578), .B1(\storage[6][2] ), .B2(n578), .ZN(
        n3925) );
  oaim22d1 U873 ( .A1(n379), .A2(n578), .B1(\storage[6][1] ), .B2(n578), .ZN(
        n3926) );
  oaim22d1 U874 ( .A1(n566), .A2(n578), .B1(\storage[6][0] ), .B2(n578), .ZN(
        n3927) );
  oaim22d1 U876 ( .A1(n366), .A2(n579), .B1(\storage[7][7] ), .B2(n579), .ZN(
        n3928) );
  oaim22d1 U877 ( .A1(n334), .A2(n579), .B1(\storage[7][6] ), .B2(n579), .ZN(
        n3929) );
  oaim22d1 U878 ( .A1(n329), .A2(n579), .B1(\storage[7][5] ), .B2(n579), .ZN(
        n3930) );
  oaim22d1 U879 ( .A1(n354), .A2(n579), .B1(\storage[7][4] ), .B2(n579), .ZN(
        n3931) );
  oaim22d1 U880 ( .A1(n342), .A2(n579), .B1(\storage[7][3] ), .B2(n579), .ZN(
        n3932) );
  oaim22d1 U881 ( .A1(n564), .A2(n579), .B1(\storage[7][2] ), .B2(n579), .ZN(
        n3933) );
  oaim22d1 U882 ( .A1(n378), .A2(n579), .B1(\storage[7][1] ), .B2(n579), .ZN(
        n3934) );
  oaim22d1 U883 ( .A1(n566), .A2(n579), .B1(\storage[7][0] ), .B2(n579), .ZN(
        n3935) );
  oaim22d1 U884 ( .A1(n369), .A2(n580), .B1(\storage[8][7] ), .B2(n580), .ZN(
        n3936) );
  oaim22d1 U885 ( .A1(n333), .A2(n580), .B1(\storage[8][6] ), .B2(n580), .ZN(
        n3937) );
  oaim22d1 U886 ( .A1(n322), .A2(n580), .B1(\storage[8][5] ), .B2(n580), .ZN(
        n3938) );
  oaim22d1 U887 ( .A1(n357), .A2(n580), .B1(\storage[8][4] ), .B2(n580), .ZN(
        n3939) );
  oaim22d1 U888 ( .A1(n345), .A2(n580), .B1(\storage[8][3] ), .B2(n580), .ZN(
        n3940) );
  oaim22d1 U889 ( .A1(n564), .A2(n580), .B1(\storage[8][2] ), .B2(n580), .ZN(
        n3941) );
  oaim22d1 U890 ( .A1(n381), .A2(n580), .B1(\storage[8][1] ), .B2(n580), .ZN(
        n3942) );
  oaim22d1 U891 ( .A1(n566), .A2(n580), .B1(\storage[8][0] ), .B2(n580), .ZN(
        n3943) );
  oaim22d1 U893 ( .A1(n368), .A2(n582), .B1(\storage[9][7] ), .B2(n582), .ZN(
        n3944) );
  oaim22d1 U894 ( .A1(n332), .A2(n582), .B1(\storage[9][6] ), .B2(n582), .ZN(
        n3945) );
  oaim22d1 U895 ( .A1(n321), .A2(n582), .B1(\storage[9][5] ), .B2(n582), .ZN(
        n3946) );
  oaim22d1 U896 ( .A1(n356), .A2(n582), .B1(\storage[9][4] ), .B2(n582), .ZN(
        n3947) );
  oaim22d1 U897 ( .A1(n344), .A2(n582), .B1(\storage[9][3] ), .B2(n582), .ZN(
        n3948) );
  oaim22d1 U898 ( .A1(n564), .A2(n582), .B1(\storage[9][2] ), .B2(n582), .ZN(
        n3949) );
  oaim22d1 U899 ( .A1(n380), .A2(n582), .B1(\storage[9][1] ), .B2(n582), .ZN(
        n3950) );
  oaim22d1 U900 ( .A1(n566), .A2(n582), .B1(\storage[9][0] ), .B2(n582), .ZN(
        n3951) );
  oaim22d1 U902 ( .A1(n367), .A2(n583), .B1(\storage[10][7] ), .B2(n583), .ZN(
        n3952) );
  oaim22d1 U903 ( .A1(n331), .A2(n583), .B1(\storage[10][6] ), .B2(n583), .ZN(
        n3953) );
  oaim22d1 U904 ( .A1(n320), .A2(n583), .B1(\storage[10][5] ), .B2(n583), .ZN(
        n3954) );
  oaim22d1 U905 ( .A1(n355), .A2(n583), .B1(\storage[10][4] ), .B2(n583), .ZN(
        n3955) );
  oaim22d1 U906 ( .A1(n343), .A2(n583), .B1(\storage[10][3] ), .B2(n583), .ZN(
        n3956) );
  oaim22d1 U907 ( .A1(n564), .A2(n583), .B1(\storage[10][2] ), .B2(n583), .ZN(
        n3957) );
  oaim22d1 U908 ( .A1(n379), .A2(n583), .B1(\storage[10][1] ), .B2(n583), .ZN(
        n3958) );
  oaim22d1 U909 ( .A1(n566), .A2(n583), .B1(\storage[10][0] ), .B2(n583), .ZN(
        n3959) );
  oaim22d1 U911 ( .A1(n366), .A2(n584), .B1(\storage[11][7] ), .B2(n584), .ZN(
        n3960) );
  oaim22d1 U912 ( .A1(n334), .A2(n584), .B1(\storage[11][6] ), .B2(n584), .ZN(
        n3961) );
  oaim22d1 U913 ( .A1(n329), .A2(n584), .B1(\storage[11][5] ), .B2(n584), .ZN(
        n3962) );
  oaim22d1 U914 ( .A1(n354), .A2(n584), .B1(\storage[11][4] ), .B2(n584), .ZN(
        n3963) );
  oaim22d1 U915 ( .A1(n342), .A2(n584), .B1(\storage[11][3] ), .B2(n584), .ZN(
        n3964) );
  oaim22d1 U916 ( .A1(n564), .A2(n584), .B1(\storage[11][2] ), .B2(n584), .ZN(
        n3965) );
  oaim22d1 U917 ( .A1(n378), .A2(n584), .B1(\storage[11][1] ), .B2(n584), .ZN(
        n3966) );
  oaim22d1 U918 ( .A1(n566), .A2(n584), .B1(\storage[11][0] ), .B2(n584), .ZN(
        n3967) );
  oaim22d1 U920 ( .A1(n369), .A2(n585), .B1(\storage[12][7] ), .B2(n585), .ZN(
        n3968) );
  oaim22d1 U921 ( .A1(n333), .A2(n585), .B1(\storage[12][6] ), .B2(n585), .ZN(
        n3969) );
  oaim22d1 U922 ( .A1(n322), .A2(n585), .B1(\storage[12][5] ), .B2(n585), .ZN(
        n3970) );
  oaim22d1 U923 ( .A1(n357), .A2(n585), .B1(\storage[12][4] ), .B2(n585), .ZN(
        n3971) );
  oaim22d1 U924 ( .A1(n345), .A2(n585), .B1(\storage[12][3] ), .B2(n585), .ZN(
        n3972) );
  oaim22d1 U925 ( .A1(n564), .A2(n585), .B1(\storage[12][2] ), .B2(n585), .ZN(
        n3973) );
  oaim22d1 U926 ( .A1(n381), .A2(n585), .B1(\storage[12][1] ), .B2(n585), .ZN(
        n3974) );
  oaim22d1 U927 ( .A1(n566), .A2(n585), .B1(\storage[12][0] ), .B2(n585), .ZN(
        n3975) );
  nr03d0 U929 ( .A1(uart_tx_fifo_wrport_adr[0]), .A2(
        uart_tx_fifo_wrport_adr[1]), .A3(n587), .ZN(n567) );
  oaim22d1 U930 ( .A1(n368), .A2(n588), .B1(\storage[13][7] ), .B2(n588), .ZN(
        n3976) );
  oaim22d1 U931 ( .A1(n332), .A2(n588), .B1(\storage[13][6] ), .B2(n588), .ZN(
        n3977) );
  oaim22d1 U932 ( .A1(n321), .A2(n588), .B1(\storage[13][5] ), .B2(n588), .ZN(
        n3978) );
  oaim22d1 U933 ( .A1(n356), .A2(n588), .B1(\storage[13][4] ), .B2(n588), .ZN(
        n3979) );
  oaim22d1 U934 ( .A1(n344), .A2(n588), .B1(\storage[13][3] ), .B2(n588), .ZN(
        n3980) );
  oaim22d1 U935 ( .A1(n564), .A2(n588), .B1(\storage[13][2] ), .B2(n588), .ZN(
        n3981) );
  oaim22d1 U936 ( .A1(n380), .A2(n588), .B1(\storage[13][1] ), .B2(n588), .ZN(
        n3982) );
  oaim22d1 U937 ( .A1(n566), .A2(n588), .B1(\storage[13][0] ), .B2(n588), .ZN(
        n3983) );
  oaim22d1 U939 ( .A1(n367), .A2(n589), .B1(\storage[14][7] ), .B2(n589), .ZN(
        n3984) );
  oaim22d1 U940 ( .A1(n331), .A2(n589), .B1(\storage[14][6] ), .B2(n589), .ZN(
        n3985) );
  oaim22d1 U941 ( .A1(n320), .A2(n589), .B1(\storage[14][5] ), .B2(n589), .ZN(
        n3986) );
  oaim22d1 U942 ( .A1(n355), .A2(n589), .B1(\storage[14][4] ), .B2(n589), .ZN(
        n3987) );
  oaim22d1 U943 ( .A1(n343), .A2(n589), .B1(\storage[14][3] ), .B2(n589), .ZN(
        n3988) );
  oaim22d1 U944 ( .A1(n564), .A2(n589), .B1(\storage[14][2] ), .B2(n589), .ZN(
        n3989) );
  oaim22d1 U945 ( .A1(n379), .A2(n589), .B1(\storage[14][1] ), .B2(n589), .ZN(
        n3990) );
  oaim22d1 U946 ( .A1(n566), .A2(n589), .B1(\storage[14][0] ), .B2(n589), .ZN(
        n3991) );
  an02d0 U948 ( .A1(n590), .A2(n591), .Z(n572) );
  oaim22d1 U949 ( .A1(n366), .A2(n592), .B1(\storage[15][7] ), .B2(n592), .ZN(
        n3992) );
  oaim22d1 U950 ( .A1(n334), .A2(n592), .B1(\storage[15][6] ), .B2(n592), .ZN(
        n3993) );
  oaim22d1 U951 ( .A1(n329), .A2(n592), .B1(\storage[15][5] ), .B2(n592), .ZN(
        n3994) );
  oaim22d1 U952 ( .A1(n354), .A2(n592), .B1(\storage[15][4] ), .B2(n592), .ZN(
        n3995) );
  oaim22d1 U953 ( .A1(n342), .A2(n592), .B1(\storage[15][3] ), .B2(n592), .ZN(
        n3996) );
  oaim22d1 U954 ( .A1(n564), .A2(n592), .B1(\storage[15][2] ), .B2(n592), .ZN(
        n3997) );
  oaim22d1 U955 ( .A1(n378), .A2(n592), .B1(\storage[15][1] ), .B2(n592), .ZN(
        n3998) );
  oaim22d1 U956 ( .A1(n566), .A2(n592), .B1(\storage[15][0] ), .B2(n592), .ZN(
        n3999) );
  nr02d0 U958 ( .A1(n593), .A2(n594), .ZN(n586) );
  oai22d1 U959 ( .A1(n595), .A2(n593), .B1(n2333), .B2(n596), .ZN(n4000) );
  nr02d0 U960 ( .A1(n597), .A2(n581), .ZN(n596) );
  nr02d0 U961 ( .A1(n593), .A2(uart_tx_fifo_wrport_adr[2]), .ZN(n581) );
  inv0d0 U962 ( .I(n579), .ZN(n597) );
  nr02d0 U964 ( .A1(n594), .A2(uart_tx_fifo_wrport_adr[3]), .ZN(n576) );
  inv0d0 U965 ( .I(uart_tx_fifo_wrport_adr[3]), .ZN(n593) );
  oai21d1 U966 ( .B1(n595), .B2(n594), .A(n598), .ZN(n4001) );
  nd03d0 U967 ( .A1(n2383), .A2(n594), .A3(n574), .ZN(n598) );
  an02d0 U968 ( .A1(n590), .A2(uart_tx_fifo_wrport_adr[0]), .Z(n574) );
  nr02d0 U969 ( .A1(n599), .A2(n587), .ZN(n590) );
  inv0d0 U970 ( .I(uart_tx_fifo_wrport_adr[2]), .ZN(n594) );
  aoi21d1 U971 ( .B1(n599), .B2(n2374), .A(n600), .ZN(n595) );
  inv0d0 U972 ( .I(uart_tx_fifo_wrport_adr[1]), .ZN(n599) );
  aor22d1 U973 ( .A1(uart_tx_fifo_wrport_adr[1]), .A2(n600), .B1(n2374), .B2(
        n570), .Z(n4002) );
  nr03d0 U974 ( .A1(n587), .A2(uart_tx_fifo_wrport_adr[1]), .A3(n591), .ZN(
        n570) );
  aoi21d1 U975 ( .B1(n601), .B2(uart_tx_fifo_wrport_adr[0]), .A(n2335), .ZN(
        n600) );
  nr02d0 U976 ( .A1(n2333), .A2(n602), .ZN(n4003) );
  xr02d1 U977 ( .A1(n591), .A2(n601), .Z(n602) );
  inv0d0 U978 ( .I(uart_tx_fifo_wrport_adr[0]), .ZN(n591) );
  oai22d1 U979 ( .A1(n3314), .A2(n603), .B1(n3364), .B2(n604), .ZN(n4004) );
  oai22d1 U980 ( .A1(n3205), .A2(n603), .B1(n3365), .B2(n604), .ZN(n4005) );
  oai22d1 U981 ( .A1(n3204), .A2(n603), .B1(n3366), .B2(n604), .ZN(n4006) );
  oai22d1 U982 ( .A1(n3203), .A2(n603), .B1(n3367), .B2(n604), .ZN(n4007) );
  oai22d1 U983 ( .A1(n3202), .A2(n603), .B1(n3368), .B2(n604), .ZN(n4008) );
  oai22d1 U984 ( .A1(n3201), .A2(n603), .B1(n3369), .B2(n604), .ZN(n4009) );
  oai22d1 U985 ( .A1(n3134), .A2(n603), .B1(n3370), .B2(n604), .ZN(n4010) );
  oai22d1 U986 ( .A1(n3371), .A2(n603), .B1(n3372), .B2(n604), .ZN(n4011) );
  nd02d0 U987 ( .A1(n2377), .A2(n603), .ZN(n604) );
  aor31d1 U988 ( .B1(spimaster_state[0]), .B2(spi_master_clk_rise), .B3(
        spimaster_state[1]), .A(n2334), .Z(n603) );
  oai22d1 U989 ( .A1(n3364), .A2(n605), .B1(n3365), .B2(n606), .ZN(n4012) );
  oai22d1 U990 ( .A1(n3365), .A2(n605), .B1(n3366), .B2(n606), .ZN(n4013) );
  oai22d1 U991 ( .A1(n3366), .A2(n605), .B1(n3367), .B2(n606), .ZN(n4014) );
  oai22d1 U992 ( .A1(n3367), .A2(n605), .B1(n3368), .B2(n606), .ZN(n4015) );
  oai22d1 U993 ( .A1(n3368), .A2(n605), .B1(n3369), .B2(n606), .ZN(n4016) );
  oai22d1 U994 ( .A1(n3369), .A2(n605), .B1(n3370), .B2(n606), .ZN(n4017) );
  oai22d1 U995 ( .A1(n3372), .A2(n605), .B1(n607), .B2(n606), .ZN(n4018) );
  aoi22d1 U996 ( .A1(spi_miso), .A2(n608), .B1(spi_mosi), .B2(
        spi_master_loopback), .ZN(n607) );
  oai22d1 U997 ( .A1(n3370), .A2(n605), .B1(n3372), .B2(n606), .ZN(n4019) );
  nd02d0 U998 ( .A1(n2377), .A2(n605), .ZN(n606) );
  oaim22d1 U999 ( .A1(n609), .A2(n610), .B1(N3083), .B2(n611), .ZN(n4020) );
  oaim22d1 U1000 ( .A1(n609), .A2(n612), .B1(N3084), .B2(n611), .ZN(n4021) );
  oaim22d1 U1001 ( .A1(n609), .A2(n613), .B1(N3085), .B2(n611), .ZN(n4022) );
  oaim22d1 U1002 ( .A1(n609), .A2(n614), .B1(N3086), .B2(n611), .ZN(n4023) );
  oaim22d1 U1003 ( .A1(n609), .A2(n615), .B1(N3087), .B2(n611), .ZN(n4024) );
  oaim22d1 U1004 ( .A1(n609), .A2(n616), .B1(N3088), .B2(n611), .ZN(n4025) );
  oaim22d1 U1005 ( .A1(n609), .A2(n617), .B1(N3089), .B2(n611), .ZN(n4026) );
  oaim22d1 U1006 ( .A1(n609), .A2(n618), .B1(N3090), .B2(n611), .ZN(n4027) );
  oaim22d1 U1007 ( .A1(n609), .A2(n619), .B1(N3091), .B2(n611), .ZN(n4028) );
  oaim22d1 U1008 ( .A1(n609), .A2(n620), .B1(N3092), .B2(n611), .ZN(n4029) );
  oaim22d1 U1009 ( .A1(n609), .A2(n621), .B1(N3093), .B2(n611), .ZN(n4030) );
  oaim22d1 U1010 ( .A1(n609), .A2(n622), .B1(N3094), .B2(n611), .ZN(n4031) );
  oaim22d1 U1011 ( .A1(n609), .A2(n623), .B1(N3095), .B2(n611), .ZN(n4032) );
  oaim22d1 U1012 ( .A1(n609), .A2(n624), .B1(N3096), .B2(n611), .ZN(n4033) );
  oaim22d1 U1013 ( .A1(n609), .A2(n625), .B1(N3097), .B2(n611), .ZN(n4034) );
  oaim22d1 U1014 ( .A1(n609), .A2(n626), .B1(N3098), .B2(n611), .ZN(n4035) );
  oaim22d1 U1015 ( .A1(n609), .A2(n627), .B1(N3099), .B2(n611), .ZN(n4036) );
  oaim22d1 U1016 ( .A1(n609), .A2(n628), .B1(N3100), .B2(n611), .ZN(n4037) );
  oaim22d1 U1017 ( .A1(n609), .A2(n629), .B1(N3101), .B2(n611), .ZN(n4038) );
  oaim22d1 U1018 ( .A1(n609), .A2(n630), .B1(N3102), .B2(n611), .ZN(n4039) );
  oaim22d1 U1019 ( .A1(n609), .A2(n631), .B1(N3103), .B2(n611), .ZN(n4040) );
  oaim22d1 U1020 ( .A1(n609), .A2(n632), .B1(N3104), .B2(n611), .ZN(n4041) );
  oaim22d1 U1021 ( .A1(n609), .A2(n633), .B1(N3105), .B2(n611), .ZN(n4042) );
  oaim22d1 U1022 ( .A1(n609), .A2(n634), .B1(N3106), .B2(n611), .ZN(n4043) );
  oaim22d1 U1023 ( .A1(n609), .A2(n635), .B1(N3107), .B2(n611), .ZN(n4044) );
  oaim22d1 U1024 ( .A1(n609), .A2(n636), .B1(N3108), .B2(n611), .ZN(n4045) );
  oaim22d1 U1025 ( .A1(n609), .A2(n637), .B1(N3109), .B2(n611), .ZN(n4046) );
  oaim22d1 U1026 ( .A1(n609), .A2(n638), .B1(N3110), .B2(n611), .ZN(n4047) );
  oaim22d1 U1027 ( .A1(n609), .A2(n639), .B1(N3111), .B2(n611), .ZN(n4048) );
  oaim22d1 U1028 ( .A1(n609), .A2(n640), .B1(N3112), .B2(n611), .ZN(n4049) );
  oaim22d1 U1029 ( .A1(n609), .A2(n641), .B1(N3082), .B2(n611), .ZN(n4050) );
  oaim22d1 U1030 ( .A1(n609), .A2(n642), .B1(N3113), .B2(n611), .ZN(n4051) );
  inv0d0 U1032 ( .I(n609), .ZN(n643) );
  nd04d0 U1035 ( .A1(mgmtsoc_bus_errors_status[23]), .A2(
        mgmtsoc_bus_errors_status[22]), .A3(mgmtsoc_bus_errors_status[21]), 
        .A4(mgmtsoc_bus_errors_status[20]), .ZN(n649) );
  nd04d0 U1036 ( .A1(mgmtsoc_bus_errors_status[1]), .A2(
        mgmtsoc_bus_errors_status[19]), .A3(mgmtsoc_bus_errors_status[18]), 
        .A4(mgmtsoc_bus_errors_status[17]), .ZN(n648) );
  nd04d0 U1037 ( .A1(mgmtsoc_bus_errors_status[16]), .A2(
        mgmtsoc_bus_errors_status[15]), .A3(mgmtsoc_bus_errors_status[14]), 
        .A4(mgmtsoc_bus_errors_status[13]), .ZN(n647) );
  nd04d0 U1038 ( .A1(mgmtsoc_bus_errors_status[12]), .A2(
        mgmtsoc_bus_errors_status[11]), .A3(mgmtsoc_bus_errors_status[10]), 
        .A4(mgmtsoc_bus_errors_status[0]), .ZN(n646) );
  nr04d0 U1039 ( .A1(n650), .A2(n651), .A3(n652), .A4(n653), .ZN(n644) );
  nd04d0 U1040 ( .A1(mgmtsoc_bus_errors_status[9]), .A2(
        mgmtsoc_bus_errors_status[8]), .A3(mgmtsoc_bus_errors_status[7]), .A4(
        mgmtsoc_bus_errors_status[6]), .ZN(n653) );
  nd04d0 U1041 ( .A1(mgmtsoc_bus_errors_status[5]), .A2(
        mgmtsoc_bus_errors_status[4]), .A3(mgmtsoc_bus_errors_status[3]), .A4(
        mgmtsoc_bus_errors_status[31]), .ZN(n652) );
  nd04d0 U1042 ( .A1(mgmtsoc_bus_errors_status[30]), .A2(
        mgmtsoc_bus_errors_status[2]), .A3(mgmtsoc_bus_errors_status[29]), 
        .A4(mgmtsoc_bus_errors_status[28]), .ZN(n651) );
  nd04d0 U1043 ( .A1(mgmtsoc_bus_errors_status[27]), .A2(
        mgmtsoc_bus_errors_status[26]), .A3(mgmtsoc_bus_errors_status[25]), 
        .A4(mgmtsoc_bus_errors_status[24]), .ZN(n650) );
  oai21d1 U1044 ( .B1(n3140), .B2(n654), .A(n655), .ZN(n4052) );
  nd13d1 U1045 ( .A1(n564), .A2(n2367), .A3(n654), .ZN(n655) );
  oai22d1 U1046 ( .A1(n3216), .A2(n654), .B1(n656), .B2(n657), .ZN(n4053) );
  oai22d1 U1047 ( .A1(n3235), .A2(n654), .B1(n656), .B2(n406), .ZN(n4054) );
  inv0d0 U1048 ( .I(n656), .ZN(n654) );
  oai21d1 U1049 ( .B1(n2333), .B2(n659), .A(n660), .ZN(n656) );
  oai22d1 U1050 ( .A1(n415), .A2(n661), .B1(n662), .B2(n663), .ZN(n4055) );
  nd02d0 U1051 ( .A1(gpioin5_i02), .A2(n2378), .ZN(n663) );
  inv0d0 U1052 ( .I(n661), .ZN(n662) );
  nd02d0 U1053 ( .A1(n664), .A2(n665), .ZN(n661) );
  oai21d1 U1054 ( .B1(gpioin5_gpioin5_trigger_d), .B2(n666), .A(n667), .ZN(
        n4056) );
  oaim211d1 U1055 ( .C1(gpioin5_pending_re), .C2(gpioin5_pending_r), .A(n2367), 
        .B(gpioin5_i01), .ZN(n667) );
  aor22d1 U1056 ( .A1(n668), .A2(N6290), .B1(gpioin5_pending_r), .B2(n669), 
        .Z(n4057) );
  an02d0 U1057 ( .A1(n670), .A2(n2374), .Z(n669) );
  oai22d1 U1058 ( .A1(n406), .A2(n671), .B1(n672), .B2(n673), .ZN(n4058) );
  nd02d0 U1059 ( .A1(n671), .A2(n2378), .ZN(n673) );
  nd02d0 U1060 ( .A1(n674), .A2(n664), .ZN(n671) );
  oai22d1 U1061 ( .A1(n414), .A2(n675), .B1(n676), .B2(n677), .ZN(n4059) );
  nd02d0 U1062 ( .A1(n675), .A2(n2378), .ZN(n677) );
  nd02d0 U1063 ( .A1(n678), .A2(n664), .ZN(n675) );
  oai22d1 U1064 ( .A1(n415), .A2(n679), .B1(n680), .B2(n681), .ZN(n4060) );
  nd02d0 U1065 ( .A1(gpioin4_i02), .A2(n2378), .ZN(n681) );
  inv0d0 U1066 ( .I(n679), .ZN(n680) );
  nd02d0 U1067 ( .A1(n682), .A2(n665), .ZN(n679) );
  oai21d1 U1068 ( .B1(gpioin4_gpioin4_trigger_d), .B2(n683), .A(n684), .ZN(
        n4061) );
  oaim211d1 U1069 ( .C1(gpioin4_pending_re), .C2(gpioin4_pending_r), .A(n2367), 
        .B(gpioin4_i01), .ZN(n684) );
  aor22d1 U1070 ( .A1(n668), .A2(N6285), .B1(gpioin4_pending_r), .B2(n685), 
        .Z(n4062) );
  an02d0 U1071 ( .A1(n686), .A2(n2374), .Z(n685) );
  oai22d1 U1072 ( .A1(n406), .A2(n687), .B1(n688), .B2(n689), .ZN(n4063) );
  nd02d0 U1073 ( .A1(n687), .A2(n2379), .ZN(n689) );
  nd02d0 U1074 ( .A1(n682), .A2(n674), .ZN(n687) );
  oai22d1 U1075 ( .A1(n414), .A2(n690), .B1(n691), .B2(n692), .ZN(n4064) );
  nd02d0 U1076 ( .A1(n690), .A2(n2378), .ZN(n692) );
  nd02d0 U1077 ( .A1(n682), .A2(n678), .ZN(n690) );
  oai22d1 U1078 ( .A1(n415), .A2(n693), .B1(n694), .B2(n695), .ZN(n4065) );
  nd02d0 U1079 ( .A1(gpioin3_i02), .A2(n2377), .ZN(n695) );
  inv0d0 U1080 ( .I(n693), .ZN(n694) );
  nd02d0 U1081 ( .A1(n696), .A2(n665), .ZN(n693) );
  oai21d1 U1082 ( .B1(gpioin3_gpioin3_trigger_d), .B2(n697), .A(n698), .ZN(
        n4066) );
  oaim211d1 U1083 ( .C1(gpioin3_pending_re), .C2(gpioin3_pending_r), .A(n2367), 
        .B(gpioin3_i01), .ZN(n698) );
  aor22d1 U1084 ( .A1(n668), .A2(N6280), .B1(gpioin3_pending_r), .B2(n699), 
        .Z(n4067) );
  an02d0 U1085 ( .A1(n700), .A2(n2374), .Z(n699) );
  oai22d1 U1086 ( .A1(n406), .A2(n701), .B1(n702), .B2(n703), .ZN(n4068) );
  nd02d0 U1087 ( .A1(n701), .A2(n2378), .ZN(n703) );
  nd02d0 U1088 ( .A1(n696), .A2(n674), .ZN(n701) );
  oai22d1 U1089 ( .A1(n414), .A2(n704), .B1(n705), .B2(n706), .ZN(n4069) );
  nd02d0 U1090 ( .A1(n704), .A2(n2379), .ZN(n706) );
  nd02d0 U1091 ( .A1(n696), .A2(n678), .ZN(n704) );
  oai22d1 U1092 ( .A1(n415), .A2(n707), .B1(n708), .B2(n709), .ZN(n4070) );
  nd02d0 U1093 ( .A1(gpioin2_i02), .A2(n2378), .ZN(n709) );
  inv0d0 U1094 ( .I(n707), .ZN(n708) );
  nd02d0 U1095 ( .A1(n710), .A2(n665), .ZN(n707) );
  oai21d1 U1096 ( .B1(gpioin2_gpioin2_trigger_d), .B2(n711), .A(n712), .ZN(
        n4071) );
  oaim211d1 U1097 ( .C1(gpioin2_pending_re), .C2(gpioin2_pending_r), .A(n2367), 
        .B(gpioin2_i01), .ZN(n712) );
  aor22d1 U1098 ( .A1(n668), .A2(N6275), .B1(gpioin2_pending_r), .B2(n713), 
        .Z(n4072) );
  an02d0 U1099 ( .A1(n714), .A2(n2374), .Z(n713) );
  oai22d1 U1100 ( .A1(n406), .A2(n715), .B1(n716), .B2(n717), .ZN(n4073) );
  nd02d0 U1101 ( .A1(n715), .A2(n2368), .ZN(n717) );
  nd02d0 U1102 ( .A1(n710), .A2(n674), .ZN(n715) );
  oai22d1 U1103 ( .A1(n414), .A2(n718), .B1(n719), .B2(n720), .ZN(n4074) );
  nd02d0 U1104 ( .A1(n718), .A2(n2378), .ZN(n720) );
  nd02d0 U1105 ( .A1(n710), .A2(n678), .ZN(n718) );
  oai22d1 U1106 ( .A1(n415), .A2(n721), .B1(n722), .B2(n723), .ZN(n4075) );
  nd02d0 U1107 ( .A1(gpioin1_i02), .A2(n2377), .ZN(n723) );
  inv0d0 U1108 ( .I(n721), .ZN(n722) );
  nd02d0 U1109 ( .A1(n724), .A2(n665), .ZN(n721) );
  oai21d1 U1110 ( .B1(gpioin1_gpioin1_trigger_d), .B2(n725), .A(n726), .ZN(
        n4076) );
  oaim211d1 U1111 ( .C1(gpioin1_pending_re), .C2(gpioin1_pending_r), .A(n2366), 
        .B(gpioin1_i01), .ZN(n726) );
  aor22d1 U1112 ( .A1(n668), .A2(N6270), .B1(gpioin1_pending_r), .B2(n727), 
        .Z(n4077) );
  an02d0 U1113 ( .A1(n728), .A2(n2374), .Z(n727) );
  oai22d1 U1114 ( .A1(n406), .A2(n729), .B1(n730), .B2(n731), .ZN(n4078) );
  nd02d0 U1115 ( .A1(n729), .A2(n2379), .ZN(n731) );
  nd02d0 U1116 ( .A1(n724), .A2(n674), .ZN(n729) );
  oai22d1 U1117 ( .A1(n414), .A2(n732), .B1(n733), .B2(n734), .ZN(n4079) );
  nd02d0 U1118 ( .A1(n732), .A2(n2377), .ZN(n734) );
  nd02d0 U1119 ( .A1(n724), .A2(n678), .ZN(n732) );
  oai22d1 U1120 ( .A1(n415), .A2(n735), .B1(n736), .B2(n737), .ZN(n4080) );
  nd02d0 U1121 ( .A1(gpioin0_i02), .A2(n2378), .ZN(n737) );
  inv0d0 U1122 ( .I(n735), .ZN(n736) );
  nd02d0 U1123 ( .A1(n738), .A2(n665), .ZN(n735) );
  oai21d1 U1124 ( .B1(gpioin0_gpioin0_trigger_d), .B2(n739), .A(n740), .ZN(
        n4081) );
  oaim211d1 U1125 ( .C1(gpioin0_pending_re), .C2(gpioin0_pending_r), .A(n2367), 
        .B(gpioin0_i01), .ZN(n740) );
  aor22d1 U1126 ( .A1(n668), .A2(N6265), .B1(gpioin0_pending_r), .B2(n741), 
        .Z(n4082) );
  an02d0 U1127 ( .A1(n742), .A2(n2371), .Z(n741) );
  oai22d1 U1128 ( .A1(n406), .A2(n743), .B1(n744), .B2(n745), .ZN(n4083) );
  nd02d0 U1129 ( .A1(n743), .A2(n2380), .ZN(n745) );
  nd02d0 U1130 ( .A1(n738), .A2(n674), .ZN(n743) );
  oai22d1 U1131 ( .A1(n414), .A2(n746), .B1(n747), .B2(n748), .ZN(n4084) );
  nd02d0 U1132 ( .A1(n746), .A2(n2379), .ZN(n748) );
  nd02d0 U1133 ( .A1(n738), .A2(n678), .ZN(n746) );
  oai22d1 U1134 ( .A1(n415), .A2(n749), .B1(n46), .B2(n750), .ZN(n4085) );
  nd02d0 U1135 ( .A1(n749), .A2(n2379), .ZN(n750) );
  nd02d0 U1136 ( .A1(n751), .A2(n752), .ZN(n749) );
  oai22d1 U1137 ( .A1(n3373), .A2(n753), .B1(n754), .B2(n657), .ZN(n4086) );
  oai22d1 U1138 ( .A1(n754), .A2(n414), .B1(n3262), .B2(n753), .ZN(n4087) );
  inv0d0 U1139 ( .I(n753), .ZN(n754) );
  oai21d1 U1140 ( .B1(n755), .B2(n756), .A(n2368), .ZN(n753) );
  oai22d1 U1141 ( .A1(uart_rx_trigger_d), .A2(n757), .B1(n3374), .B2(n758), 
        .ZN(n4088) );
  inv0d0 U1142 ( .I(N5710), .ZN(n757) );
  oai21d1 U1143 ( .B1(n3212), .B2(n759), .A(n760), .ZN(n4089) );
  aoi22d1 U1144 ( .A1(N3731), .A2(n761), .B1(N3737), .B2(n762), .ZN(n760) );
  oai21d1 U1145 ( .B1(n3210), .B2(n759), .A(n763), .ZN(n4090) );
  aoi22d1 U1146 ( .A1(N3730), .A2(n761), .B1(N3736), .B2(n762), .ZN(n763) );
  oai21d1 U1147 ( .B1(n3211), .B2(n759), .A(n764), .ZN(n4091) );
  aoi22d1 U1148 ( .A1(N3729), .A2(n761), .B1(N3735), .B2(n762), .ZN(n764) );
  oai21d1 U1149 ( .B1(n3213), .B2(n759), .A(n765), .ZN(n4092) );
  aoi22d1 U1150 ( .A1(N3727), .A2(n761), .B1(N3733), .B2(n762), .ZN(n765) );
  oai21d1 U1151 ( .B1(n3214), .B2(n759), .A(n766), .ZN(n4093) );
  aoi22d1 U1152 ( .A1(N3728), .A2(n761), .B1(N3734), .B2(n762), .ZN(n766) );
  an02d0 U1153 ( .A1(n767), .A2(n768), .Z(n762) );
  an02d0 U1154 ( .A1(n768), .A2(n544), .Z(n761) );
  nr02d0 U1155 ( .A1(n2336), .A2(n769), .ZN(n768) );
  inv0d0 U1156 ( .I(n769), .ZN(n759) );
  aoi211d1 U1157 ( .C1(n508), .C2(n544), .A(n767), .B(n2334), .ZN(n769) );
  nr02d0 U1158 ( .A1(n508), .A2(n544), .ZN(n767) );
  nr04d0 U1159 ( .A1(uart_phy_rx_count[1]), .A2(uart_phy_rx_count[2]), .A3(
        n3319), .A4(n770), .ZN(n544) );
  oai211d1 U1160 ( .C1(n771), .C2(n3212), .A(uart_phy_rx_rx), .B(n772), .ZN(
        n770) );
  oaim22d1 U1161 ( .A1(n773), .A2(n774), .B1(N6428), .B2(n773), .ZN(n4094) );
  oaim22d1 U1162 ( .A1(n773), .A2(n775), .B1(N6427), .B2(n773), .ZN(n4095) );
  oaim22d1 U1163 ( .A1(n773), .A2(n776), .B1(N6426), .B2(n773), .ZN(n4096) );
  oaim22d1 U1164 ( .A1(n773), .A2(n777), .B1(N6425), .B2(n773), .ZN(n4097) );
  oaim22d1 U1165 ( .A1(n773), .A2(n778), .B1(N6424), .B2(n773), .ZN(n4098) );
  oaim22d1 U1166 ( .A1(n773), .A2(n779), .B1(N6423), .B2(n773), .ZN(n4099) );
  oaim22d1 U1167 ( .A1(n773), .A2(n780), .B1(N6422), .B2(n773), .ZN(n4100) );
  oai22d1 U1168 ( .A1(n2334), .A2(n508), .B1(n3375), .B2(n758), .ZN(n4101) );
  oai21d1 U1169 ( .B1(n3215), .B2(n3246), .A(n2368), .ZN(n758) );
  oai22d1 U1170 ( .A1(n3215), .A2(n781), .B1(n782), .B2(n657), .ZN(n4102) );
  oai21d1 U1171 ( .B1(uart_tx_trigger_d), .B2(n783), .A(n784), .ZN(n4103) );
  oai211d1 U1172 ( .C1(n3377), .C2(n3246), .A(n785), .B(n2369), .ZN(n784) );
  inv0d0 U1173 ( .I(n3376), .ZN(n785) );
  oai22d1 U1174 ( .A1(n782), .A2(n415), .B1(n3377), .B2(n781), .ZN(n4104) );
  inv0d0 U1175 ( .I(n781), .ZN(n782) );
  oai21d1 U1176 ( .B1(n755), .B2(n786), .A(n2368), .ZN(n781) );
  oai221d1 U1177 ( .B1(n3378), .B2(n787), .C1(n3248), .C2(n788), .A(n789), 
        .ZN(n4105) );
  oai222d1 U1178 ( .A1(n3249), .A2(n788), .B1(n3379), .B2(n787), .C1(n3378), 
        .C2(n789), .ZN(n4106) );
  oai222d1 U1179 ( .A1(n3250), .A2(n788), .B1(n3380), .B2(n787), .C1(n3379), 
        .C2(n789), .ZN(n4107) );
  oai222d1 U1180 ( .A1(n3251), .A2(n788), .B1(n3381), .B2(n787), .C1(n3380), 
        .C2(n789), .ZN(n4108) );
  oai222d1 U1181 ( .A1(n3252), .A2(n788), .B1(n3382), .B2(n787), .C1(n3381), 
        .C2(n789), .ZN(n4109) );
  oai222d1 U1182 ( .A1(n3253), .A2(n788), .B1(n3383), .B2(n787), .C1(n3382), 
        .C2(n789), .ZN(n4110) );
  oai222d1 U1183 ( .A1(n3254), .A2(n788), .B1(n3384), .B2(n787), .C1(n3383), 
        .C2(n789), .ZN(n4111) );
  oai211d1 U1184 ( .C1(n49), .C2(n790), .A(n2366), .B(n791), .ZN(n4112) );
  aoim22d1 U1185 ( .A1(n792), .A2(n793), .B1(n789), .B2(n3385), .Z(n791) );
  inv0d0 U1186 ( .I(sys_uart_tx), .ZN(n49) );
  oai222d1 U1187 ( .A1(n3247), .A2(n788), .B1(n3385), .B2(n787), .C1(n3384), 
        .C2(n789), .ZN(n4113) );
  nd02d0 U1188 ( .A1(n789), .A2(n788), .ZN(n787) );
  oaim22d1 U1189 ( .A1(n794), .A2(n3254), .B1(N6387), .B2(n794), .ZN(n4114) );
  oaim22d1 U1190 ( .A1(n794), .A2(n3253), .B1(N6386), .B2(n794), .ZN(n4115) );
  oaim22d1 U1191 ( .A1(n794), .A2(n3252), .B1(N6385), .B2(n794), .ZN(n4116) );
  oaim22d1 U1192 ( .A1(n794), .A2(n3251), .B1(N6384), .B2(n794), .ZN(n4117) );
  oaim22d1 U1193 ( .A1(n794), .A2(n3250), .B1(N6383), .B2(n794), .ZN(n4118) );
  oaim22d1 U1194 ( .A1(n794), .A2(n3249), .B1(N6382), .B2(n794), .ZN(n4119) );
  oaim22d1 U1195 ( .A1(n794), .A2(n3248), .B1(N6381), .B2(n794), .ZN(n4120) );
  oaim22d1 U1196 ( .A1(n794), .A2(n3247), .B1(N6388), .B2(n794), .ZN(n4121) );
  aon211d1 U1198 ( .C1(n795), .C2(n796), .B(n3255), .A(n797), .ZN(n4122) );
  nd04d0 U1199 ( .A1(uart_phy_tx_count[2]), .A2(uart_phy_tx_count[1]), .A3(
        n3255), .A4(n798), .ZN(n797) );
  nd02d0 U1200 ( .A1(n799), .A2(n800), .ZN(n796) );
  oai22d1 U1201 ( .A1(n795), .A2(n800), .B1(n801), .B2(n802), .ZN(n4123) );
  nd02d0 U1202 ( .A1(n798), .A2(n800), .ZN(n802) );
  aoi21d1 U1203 ( .B1(n801), .B2(n799), .A(n803), .ZN(n795) );
  inv0d0 U1204 ( .I(n789), .ZN(n799) );
  oai22d1 U1205 ( .A1(uart_phy_tx_count[0]), .A2(n789), .B1(n804), .B2(n790), 
        .ZN(n4124) );
  aor22d1 U1206 ( .A1(n803), .A2(uart_phy_tx_count[1]), .B1(n801), .B2(n798), 
        .Z(n4125) );
  oai21d1 U1207 ( .B1(uart_phy_tx_count[0]), .B2(n789), .A(n790), .ZN(n803) );
  or02d0 U1208 ( .A1(uart_phy_tx_tick), .A2(n792), .Z(n790) );
  nr02d0 U1209 ( .A1(n2334), .A2(n805), .ZN(n4126) );
  xr02d1 U1210 ( .A1(n792), .A2(n806), .Z(n805) );
  nd02d0 U1211 ( .A1(n807), .A2(n788), .ZN(n806) );
  nd02d0 U1212 ( .A1(uart_phy_tx_sink_valid), .A2(n792), .ZN(n788) );
  inv0d0 U1213 ( .I(n28), .ZN(n792) );
  aoi21d1 U1214 ( .B1(n557), .B2(n808), .A(n2334), .ZN(n4127) );
  oai21d1 U1215 ( .B1(n3260), .B2(n809), .A(n810), .ZN(n4128) );
  aoi22d1 U1216 ( .A1(N3698), .A2(n811), .B1(N3704), .B2(n812), .ZN(n810) );
  oai21d1 U1217 ( .B1(n3257), .B2(n809), .A(n813), .ZN(n4129) );
  aoi22d1 U1218 ( .A1(N3697), .A2(n811), .B1(N3703), .B2(n812), .ZN(n813) );
  oai21d1 U1219 ( .B1(n3258), .B2(n809), .A(n814), .ZN(n4130) );
  aoi22d1 U1220 ( .A1(N3696), .A2(n811), .B1(N3702), .B2(n812), .ZN(n814) );
  oai21d1 U1221 ( .B1(n3259), .B2(n809), .A(n815), .ZN(n4131) );
  aoi22d1 U1222 ( .A1(N3694), .A2(n811), .B1(N3700), .B2(n812), .ZN(n815) );
  oai21d1 U1223 ( .B1(n3261), .B2(n809), .A(n816), .ZN(n4132) );
  aoi22d1 U1224 ( .A1(N3695), .A2(n811), .B1(N3701), .B2(n812), .ZN(n816) );
  an02d0 U1225 ( .A1(n817), .A2(n818), .Z(n812) );
  an02d0 U1226 ( .A1(n818), .A2(n601), .Z(n811) );
  nr02d0 U1227 ( .A1(n2335), .A2(n819), .ZN(n818) );
  inv0d0 U1228 ( .I(n819), .ZN(n809) );
  aoi211d1 U1229 ( .C1(n557), .C2(n601), .A(n817), .B(n2333), .ZN(n819) );
  nr02d0 U1230 ( .A1(n557), .A2(n601), .ZN(n817) );
  inv0d0 U1231 ( .I(n587), .ZN(n601) );
  nd03d0 U1232 ( .A1(n820), .A2(n821), .A3(n822), .ZN(n587) );
  inv0d0 U1233 ( .I(n823), .ZN(n822) );
  oaim21d1 U1234 ( .B1(n3260), .B2(n824), .A(n808), .ZN(n557) );
  nd02d0 U1235 ( .A1(uart_phy_tx_sink_valid), .A2(n807), .ZN(n808) );
  nd04d0 U1236 ( .A1(n798), .A2(n825), .A3(n801), .A4(n800), .ZN(n807) );
  inv0d0 U1237 ( .I(uart_phy_tx_count[2]), .ZN(n800) );
  inv0d0 U1238 ( .I(uart_phy_tx_count[1]), .ZN(n801) );
  inv0d0 U1239 ( .I(n3255), .ZN(n825) );
  nr02d0 U1240 ( .A1(n804), .A2(n789), .ZN(n798) );
  inv0d0 U1242 ( .I(uart_phy_tx_count[0]), .ZN(n804) );
  oaim22d1 U1243 ( .A1(n826), .A2(n405), .B1(n826), .B2(mgmtsoc_zero2), .ZN(
        n4133) );
  aoi31d1 U1244 ( .B1(n827), .B2(n828), .B3(n829), .A(n2336), .ZN(n826) );
  aor21d1 U1245 ( .B1(n830), .B2(N5394), .A(n831), .Z(n4134) );
  aoi211d1 U1246 ( .C1(mgmtsoc_pending_re), .C2(mgmtsoc_pending_r), .A(n2335), 
        .B(n3320), .ZN(n831) );
  inv0d0 U1247 ( .I(mgmtsoc_zero_trigger_d), .ZN(n830) );
  aor22d1 U1248 ( .A1(n668), .A2(N5395), .B1(mgmtsoc_pending_r), .B2(n832), 
        .Z(n4135) );
  an02d0 U1249 ( .A1(n833), .A2(n2370), .Z(n832) );
  oai22d1 U1250 ( .A1(n3386), .A2(n834), .B1(n3317), .B2(n835), .ZN(n4136) );
  oai22d1 U1251 ( .A1(n3387), .A2(n834), .B1(n3316), .B2(n835), .ZN(n4137) );
  oai22d1 U1252 ( .A1(n3388), .A2(n834), .B1(n3070), .B2(n835), .ZN(n4138) );
  oai22d1 U1253 ( .A1(n3389), .A2(n834), .B1(n3074), .B2(n835), .ZN(n4139) );
  oai22d1 U1254 ( .A1(n3390), .A2(n834), .B1(n3078), .B2(n835), .ZN(n4140) );
  oai22d1 U1255 ( .A1(n3391), .A2(n834), .B1(n3082), .B2(n835), .ZN(n4141) );
  oai22d1 U1256 ( .A1(n3392), .A2(n834), .B1(n3086), .B2(n835), .ZN(n4142) );
  oai22d1 U1257 ( .A1(n3393), .A2(n834), .B1(n3321), .B2(n835), .ZN(n4143) );
  oai22d1 U1258 ( .A1(n3394), .A2(n834), .B1(n3090), .B2(n835), .ZN(n4144) );
  oai22d1 U1259 ( .A1(n3395), .A2(n834), .B1(n3094), .B2(n835), .ZN(n4145) );
  oai22d1 U1260 ( .A1(n3396), .A2(n834), .B1(n3098), .B2(n835), .ZN(n4146) );
  oai22d1 U1261 ( .A1(n3397), .A2(n834), .B1(n3102), .B2(n835), .ZN(n4147) );
  oai22d1 U1262 ( .A1(n3398), .A2(n834), .B1(n3106), .B2(n835), .ZN(n4148) );
  oai22d1 U1263 ( .A1(n3399), .A2(n834), .B1(n3110), .B2(n835), .ZN(n4149) );
  oai22d1 U1264 ( .A1(n3400), .A2(n834), .B1(n3114), .B2(n835), .ZN(n4150) );
  oai22d1 U1265 ( .A1(n3401), .A2(n834), .B1(n3118), .B2(n835), .ZN(n4151) );
  oai22d1 U1266 ( .A1(n3402), .A2(n834), .B1(n3244), .B2(n835), .ZN(n4152) );
  oai22d1 U1267 ( .A1(n3403), .A2(n834), .B1(n3176), .B2(n835), .ZN(n4153) );
  oai22d1 U1268 ( .A1(n3404), .A2(n834), .B1(n3170), .B2(n835), .ZN(n4154) );
  oai22d1 U1269 ( .A1(n3405), .A2(n834), .B1(n3164), .B2(n835), .ZN(n4155) );
  oai22d1 U1270 ( .A1(n3406), .A2(n834), .B1(n3158), .B2(n835), .ZN(n4156) );
  oai22d1 U1271 ( .A1(n3407), .A2(n834), .B1(n3199), .B2(n835), .ZN(n4157) );
  oai22d1 U1272 ( .A1(n3408), .A2(n834), .B1(n3152), .B2(n835), .ZN(n4158) );
  oai22d1 U1273 ( .A1(n3409), .A2(n834), .B1(n3146), .B2(n835), .ZN(n4159) );
  oai22d1 U1274 ( .A1(n3410), .A2(n834), .B1(n3243), .B2(n835), .ZN(n4160) );
  oai22d1 U1275 ( .A1(n3411), .A2(n834), .B1(n3207), .B2(n835), .ZN(n4161) );
  oai22d1 U1276 ( .A1(n3412), .A2(n834), .B1(n3193), .B2(n835), .ZN(n4162) );
  oai22d1 U1277 ( .A1(n3413), .A2(n834), .B1(n3186), .B2(n835), .ZN(n4163) );
  oai22d1 U1278 ( .A1(n3414), .A2(n834), .B1(n3181), .B2(n835), .ZN(n4164) );
  oai22d1 U1279 ( .A1(n3415), .A2(n834), .B1(n3139), .B2(n835), .ZN(n4165) );
  oai22d1 U1280 ( .A1(n3416), .A2(n834), .B1(n3220), .B2(n835), .ZN(n4166) );
  oai22d1 U1281 ( .A1(n3417), .A2(n834), .B1(n3242), .B2(n835), .ZN(n4167) );
  oai22d1 U1284 ( .A1(n406), .A2(n836), .B1(n837), .B2(n838), .ZN(n4168) );
  nd02d0 U1285 ( .A1(n836), .A2(n2378), .ZN(n838) );
  inv0d0 U1286 ( .I(csrbank10_update_value0_w), .ZN(n837) );
  oai22d1 U1287 ( .A1(n405), .A2(n839), .B1(n840), .B2(n841), .ZN(n4169) );
  nd02d0 U1288 ( .A1(n839), .A2(n2380), .ZN(n841) );
  nd02d0 U1289 ( .A1(n842), .A2(n843), .ZN(n839) );
  oai22d1 U1290 ( .A1(n3418), .A2(n844), .B1(n845), .B2(n846), .ZN(n4170) );
  oai22d1 U1291 ( .A1(n3419), .A2(n844), .B1(n845), .B2(n847), .ZN(n4171) );
  oai22d1 U1292 ( .A1(n3420), .A2(n844), .B1(n845), .B2(n848), .ZN(n4172) );
  oai22d1 U1293 ( .A1(n3421), .A2(n844), .B1(n845), .B2(n849), .ZN(n4173) );
  oai22d1 U1294 ( .A1(n3422), .A2(n844), .B1(n845), .B2(n850), .ZN(n4174) );
  oai22d1 U1295 ( .A1(n3423), .A2(n844), .B1(n845), .B2(n851), .ZN(n4175) );
  oai22d1 U1296 ( .A1(n3424), .A2(n844), .B1(n845), .B2(n852), .ZN(n4176) );
  oai22d1 U1297 ( .A1(n3425), .A2(n844), .B1(n845), .B2(n853), .ZN(n4177) );
  oai22d1 U1298 ( .A1(n3426), .A2(n844), .B1(n845), .B2(n854), .ZN(n4178) );
  oai22d1 U1299 ( .A1(n3427), .A2(n844), .B1(n845), .B2(n855), .ZN(n4179) );
  oai22d1 U1300 ( .A1(n3428), .A2(n844), .B1(n845), .B2(n856), .ZN(n4180) );
  oai22d1 U1301 ( .A1(n3429), .A2(n844), .B1(n845), .B2(n857), .ZN(n4181) );
  oai22d1 U1302 ( .A1(n3430), .A2(n844), .B1(n845), .B2(n858), .ZN(n4182) );
  oai22d1 U1303 ( .A1(n3431), .A2(n844), .B1(n845), .B2(n859), .ZN(n4183) );
  oai22d1 U1304 ( .A1(n3432), .A2(n844), .B1(n845), .B2(n860), .ZN(n4184) );
  oai22d1 U1305 ( .A1(n3433), .A2(n844), .B1(n845), .B2(n861), .ZN(n4185) );
  oai22d1 U1306 ( .A1(n3434), .A2(n844), .B1(n845), .B2(n862), .ZN(n4186) );
  oai22d1 U1307 ( .A1(n3435), .A2(n844), .B1(n845), .B2(n863), .ZN(n4187) );
  oai22d1 U1308 ( .A1(n3436), .A2(n844), .B1(n845), .B2(n864), .ZN(n4188) );
  oai22d1 U1309 ( .A1(n3437), .A2(n844), .B1(n845), .B2(n865), .ZN(n4189) );
  oai22d1 U1310 ( .A1(n3438), .A2(n844), .B1(n845), .B2(n866), .ZN(n4190) );
  oai22d1 U1311 ( .A1(n3439), .A2(n844), .B1(n845), .B2(n867), .ZN(n4191) );
  oai22d1 U1312 ( .A1(n3440), .A2(n844), .B1(n845), .B2(n868), .ZN(n4192) );
  oai22d1 U1313 ( .A1(n3441), .A2(n844), .B1(n845), .B2(n869), .ZN(n4193) );
  oai22d1 U1314 ( .A1(n3442), .A2(n844), .B1(n368), .B2(n845), .ZN(n4194) );
  oai22d1 U1315 ( .A1(n3443), .A2(n844), .B1(n332), .B2(n845), .ZN(n4195) );
  oai22d1 U1316 ( .A1(n3444), .A2(n844), .B1(n321), .B2(n845), .ZN(n4196) );
  oai22d1 U1317 ( .A1(n3445), .A2(n844), .B1(n355), .B2(n845), .ZN(n4197) );
  oai22d1 U1318 ( .A1(n3446), .A2(n844), .B1(n343), .B2(n845), .ZN(n4198) );
  oai22d1 U1319 ( .A1(n3447), .A2(n844), .B1(n564), .B2(n845), .ZN(n4199) );
  oai22d1 U1320 ( .A1(n3448), .A2(n844), .B1(n380), .B2(n845), .ZN(n4200) );
  oai22d1 U1322 ( .A1(n870), .A2(n406), .B1(n3245), .B2(n844), .ZN(n4201) );
  inv0d0 U1323 ( .I(n844), .ZN(n870) );
  oai22d1 U1325 ( .A1(n3449), .A2(n873), .B1(n846), .B2(n874), .ZN(n4202) );
  oai22d1 U1326 ( .A1(n3450), .A2(n873), .B1(n847), .B2(n874), .ZN(n4203) );
  oai22d1 U1327 ( .A1(n3451), .A2(n873), .B1(n848), .B2(n874), .ZN(n4204) );
  oai22d1 U1328 ( .A1(n3452), .A2(n873), .B1(n849), .B2(n874), .ZN(n4205) );
  oai22d1 U1329 ( .A1(n3453), .A2(n873), .B1(n850), .B2(n874), .ZN(n4206) );
  oai22d1 U1330 ( .A1(n3454), .A2(n873), .B1(n851), .B2(n874), .ZN(n4207) );
  oai22d1 U1331 ( .A1(n3455), .A2(n873), .B1(n852), .B2(n874), .ZN(n4208) );
  oai22d1 U1332 ( .A1(n3456), .A2(n873), .B1(n853), .B2(n874), .ZN(n4209) );
  oai22d1 U1333 ( .A1(n3457), .A2(n873), .B1(n854), .B2(n874), .ZN(n4210) );
  oai22d1 U1334 ( .A1(n3458), .A2(n873), .B1(n855), .B2(n874), .ZN(n4211) );
  oai22d1 U1335 ( .A1(n3459), .A2(n873), .B1(n856), .B2(n874), .ZN(n4212) );
  oai22d1 U1336 ( .A1(n3460), .A2(n873), .B1(n857), .B2(n874), .ZN(n4213) );
  oai22d1 U1337 ( .A1(n3461), .A2(n873), .B1(n858), .B2(n874), .ZN(n4214) );
  oai22d1 U1338 ( .A1(n3462), .A2(n873), .B1(n859), .B2(n874), .ZN(n4215) );
  oai22d1 U1339 ( .A1(n3463), .A2(n873), .B1(n860), .B2(n874), .ZN(n4216) );
  oai22d1 U1340 ( .A1(n3464), .A2(n873), .B1(n861), .B2(n874), .ZN(n4217) );
  oai22d1 U1341 ( .A1(n3465), .A2(n873), .B1(n862), .B2(n874), .ZN(n4218) );
  oai22d1 U1342 ( .A1(n3466), .A2(n873), .B1(n863), .B2(n874), .ZN(n4219) );
  oai22d1 U1343 ( .A1(n3467), .A2(n873), .B1(n864), .B2(n874), .ZN(n4220) );
  oai22d1 U1344 ( .A1(n3468), .A2(n873), .B1(n865), .B2(n874), .ZN(n4221) );
  oai22d1 U1345 ( .A1(n3469), .A2(n873), .B1(n866), .B2(n874), .ZN(n4222) );
  oai22d1 U1346 ( .A1(n3470), .A2(n873), .B1(n867), .B2(n874), .ZN(n4223) );
  oai22d1 U1347 ( .A1(n3471), .A2(n873), .B1(n868), .B2(n874), .ZN(n4224) );
  oai22d1 U1348 ( .A1(n3472), .A2(n873), .B1(n869), .B2(n874), .ZN(n4225) );
  oai22d1 U1349 ( .A1(n3473), .A2(n873), .B1(n367), .B2(n874), .ZN(n4226) );
  oai22d1 U1350 ( .A1(n3474), .A2(n873), .B1(n331), .B2(n874), .ZN(n4227) );
  oai22d1 U1351 ( .A1(n3475), .A2(n873), .B1(n320), .B2(n874), .ZN(n4228) );
  oai22d1 U1352 ( .A1(n3476), .A2(n873), .B1(n354), .B2(n874), .ZN(n4229) );
  oai22d1 U1353 ( .A1(n3477), .A2(n873), .B1(n342), .B2(n874), .ZN(n4230) );
  oai22d1 U1354 ( .A1(n3478), .A2(n873), .B1(n564), .B2(n874), .ZN(n4231) );
  oai22d1 U1355 ( .A1(n3479), .A2(n873), .B1(n379), .B2(n874), .ZN(n4232) );
  oai22d1 U1357 ( .A1(n875), .A2(n414), .B1(n3480), .B2(n873), .ZN(n4233) );
  inv0d0 U1358 ( .I(n873), .ZN(n875) );
  nr02d0 U1360 ( .A1(n2333), .A2(n877), .ZN(n4234) );
  aoi22d1 U1361 ( .A1(n878), .A2(n879), .B1(spi_mosi), .B2(n880), .ZN(n877) );
  oai22d1 U1362 ( .A1(n881), .A2(n882), .B1(spi_master_mosi_sel[2]), .B2(n883), 
        .ZN(n879) );
  aoi311d1 U1363 ( .C1(spi_master_mosi_data[2]), .C2(n884), .C3(
        spi_master_mosi_sel[1]), .A(n885), .B(n886), .ZN(n883) );
  nr03d0 U1364 ( .A1(n884), .A2(spi_master_mosi_sel[1]), .A3(n3481), .ZN(n886)
         );
  oai22d1 U1365 ( .A1(n3482), .A2(n887), .B1(n3483), .B2(n888), .ZN(n885) );
  inv0d0 U1366 ( .I(spi_master_mosi_sel[2]), .ZN(n882) );
  aoi311d1 U1367 ( .C1(spi_master_mosi_sel[1]), .C2(n884), .C3(
        spi_master_mosi_data[6]), .A(n889), .B(n890), .ZN(n881) );
  nr03d0 U1368 ( .A1(n884), .A2(spi_master_mosi_sel[1]), .A3(n3484), .ZN(n890)
         );
  oai22d1 U1369 ( .A1(n3485), .A2(n887), .B1(n3486), .B2(n888), .ZN(n889) );
  inv0d0 U1370 ( .I(n880), .ZN(n878) );
  nd02d0 U1371 ( .A1(spi_master_clk_fall), .A2(n891), .ZN(n880) );
  oai21d1 U1372 ( .B1(n892), .B2(n893), .A(n894), .ZN(n4235) );
  nd03d0 U1373 ( .A1(n895), .A2(n896), .A3(spi_clk), .ZN(n894) );
  nd03d0 U1374 ( .A1(n897), .A2(n898), .A3(n899), .ZN(n4236) );
  aoim22d1 U1375 ( .A1(n900), .A2(spi_master_mosi_sel[1]), .B1(n888), .B2(
        n2336), .Z(n899) );
  nd02d0 U1376 ( .A1(spi_master_mosi_sel[1]), .A2(spi_master_mosi_sel[0]), 
        .ZN(n888) );
  oai321d1 U1377 ( .C1(n900), .C2(n2333), .C3(spi_master_mosi_sel[0]), .B1(
        n884), .B2(n901), .A(n897), .ZN(n4237) );
  inv0d0 U1378 ( .I(spi_master_mosi_sel[0]), .ZN(n884) );
  oai211d1 U1379 ( .C1(spi_master_mosi_sel[2]), .C2(n898), .A(n902), .B(n897), 
        .ZN(n4238) );
  nd04d0 U1380 ( .A1(spi_master_control_re), .A2(n903), .A3(n904), .A4(n2383), 
        .ZN(n897) );
  aon211d1 U1381 ( .C1(n887), .C2(n2366), .B(n900), .A(spi_master_mosi_sel[2]), 
        .ZN(n902) );
  inv0d0 U1382 ( .I(n905), .ZN(n887) );
  nd03d0 U1383 ( .A1(n901), .A2(n2384), .A3(n905), .ZN(n898) );
  nr02d0 U1384 ( .A1(spi_master_mosi_sel[1]), .A2(spi_master_mosi_sel[0]), 
        .ZN(n905) );
  inv0d0 U1385 ( .I(n900), .ZN(n901) );
  nr02d0 U1386 ( .A1(n906), .A2(spi_master_clk_fall), .ZN(n900) );
  oai22d1 U1387 ( .A1(n3486), .A2(n906), .B1(n3239), .B2(n907), .ZN(n4239) );
  oai22d1 U1388 ( .A1(n908), .A2(n906), .B1(n3133), .B2(n907), .ZN(n4240) );
  inv0d0 U1389 ( .I(spi_master_mosi_data[6]), .ZN(n908) );
  oai22d1 U1390 ( .A1(n3484), .A2(n906), .B1(n3191), .B2(n907), .ZN(n4241) );
  oai22d1 U1391 ( .A1(n3485), .A2(n906), .B1(n3185), .B2(n907), .ZN(n4242) );
  oai22d1 U1392 ( .A1(n3483), .A2(n906), .B1(n3180), .B2(n907), .ZN(n4243) );
  oai22d1 U1393 ( .A1(n909), .A2(n906), .B1(n3137), .B2(n907), .ZN(n4244) );
  inv0d0 U1394 ( .I(spi_master_mosi_data[2]), .ZN(n909) );
  oai22d1 U1395 ( .A1(n3481), .A2(n906), .B1(n3219), .B2(n907), .ZN(n4245) );
  oai22d1 U1396 ( .A1(n3482), .A2(n906), .B1(n3487), .B2(n907), .ZN(n4246) );
  nd02d0 U1397 ( .A1(n2376), .A2(n906), .ZN(n907) );
  aor31d1 U1398 ( .B1(n903), .B2(n904), .B3(spi_master_control_re), .A(n2333), 
        .Z(n906) );
  oai22d1 U1399 ( .A1(n910), .A2(n911), .B1(n912), .B2(n913), .ZN(n4247) );
  oai21d1 U1400 ( .B1(N1671), .B2(n914), .A(n910), .ZN(n913) );
  nd02d0 U1401 ( .A1(n911), .A2(n2380), .ZN(n912) );
  oai221d1 U1402 ( .B1(n915), .B2(n916), .C1(n910), .C2(n914), .A(n893), .ZN(
        n4248) );
  inv0d0 U1403 ( .I(n915), .ZN(n910) );
  aon211d1 U1404 ( .C1(n893), .C2(n916), .B(spi_master_clk_fall), .A(n917), 
        .ZN(n915) );
  aoi31d1 U1405 ( .B1(spimaster_state[1]), .B2(spimaster_state[0]), .B3(n895), 
        .A(n918), .ZN(n917) );
  aoi21d1 U1406 ( .B1(spi_master_control_re), .B2(n904), .A(n919), .ZN(n918)
         );
  inv0d0 U1407 ( .I(n605), .ZN(n895) );
  nd02d0 U1408 ( .A1(n892), .A2(n2380), .ZN(n605) );
  nd03d0 U1409 ( .A1(n914), .A2(n2385), .A3(spimaster_state[0]), .ZN(n916) );
  oaim21d1 U1410 ( .B1(n920), .B2(spi_master_count[1]), .A(n921), .ZN(n4249)
         );
  nd03d0 U1411 ( .A1(n922), .A2(n923), .A3(spi_master_count[0]), .ZN(n921) );
  oai22d1 U1412 ( .A1(spi_master_count[0]), .A2(n924), .B1(n925), .B2(n926), 
        .ZN(n4250) );
  nd12d0 U1413 ( .A1(n927), .A2(n928), .ZN(n4251) );
  aon211d1 U1414 ( .C1(n922), .C2(n923), .B(n920), .A(spi_master_count[2]), 
        .ZN(n928) );
  oai21d1 U1415 ( .B1(spi_master_count[0]), .B2(n924), .A(n926), .ZN(n920) );
  oai321d1 U1416 ( .C1(n896), .C2(spimaster_state[0]), .C3(n914), .B1(
        spimaster_state[1]), .B2(n911), .A(n2370), .ZN(n926) );
  nr04d0 U1417 ( .A1(n923), .A2(n925), .A3(n924), .A4(spi_master_count[2]), 
        .ZN(n927) );
  inv0d0 U1418 ( .I(n922), .ZN(n924) );
  nr02d0 U1419 ( .A1(n893), .A2(n896), .ZN(n922) );
  nd03d0 U1420 ( .A1(n911), .A2(n2384), .A3(spimaster_state[1]), .ZN(n893) );
  inv0d0 U1421 ( .I(spi_master_count[0]), .ZN(n925) );
  inv0d0 U1422 ( .I(spi_master_count[1]), .ZN(n923) );
  oai22d1 U1423 ( .A1(n3237), .A2(n929), .B1(n862), .B2(n7), .ZN(n4252) );
  oai22d1 U1424 ( .A1(n3175), .A2(n929), .B1(n863), .B2(n7), .ZN(n4253) );
  oai22d1 U1425 ( .A1(n3169), .A2(n929), .B1(n864), .B2(n7), .ZN(n4254) );
  oai22d1 U1426 ( .A1(n3163), .A2(n929), .B1(n865), .B2(n7), .ZN(n4255) );
  oai22d1 U1427 ( .A1(n3157), .A2(n929), .B1(n866), .B2(n7), .ZN(n4256) );
  oai22d1 U1428 ( .A1(n3198), .A2(n929), .B1(n867), .B2(n7), .ZN(n4257) );
  oai22d1 U1429 ( .A1(n3151), .A2(n929), .B1(n868), .B2(n930), .ZN(n4258) );
  oai22d1 U1430 ( .A1(n3145), .A2(n929), .B1(n869), .B2(n930), .ZN(n4259) );
  oaim22d1 U1431 ( .A1(n369), .A2(n930), .B1(n931), .B2(
        spi_master_clk_divider0[7]), .ZN(n4260) );
  oai221d1 U1432 ( .B1(n931), .B2(n334), .C1(n3206), .C2(n929), .A(n2372), 
        .ZN(n4261) );
  oai221d1 U1433 ( .B1(n931), .B2(n329), .C1(n3192), .C2(n929), .A(n2372), 
        .ZN(n4262) );
  oaim22d1 U1434 ( .A1(n357), .A2(n930), .B1(n931), .B2(
        spi_master_clk_divider0[4]), .ZN(n4263) );
  oaim22d1 U1435 ( .A1(n345), .A2(n930), .B1(n931), .B2(
        spi_master_clk_divider0[3]), .ZN(n4264) );
  oai221d1 U1436 ( .B1(n931), .B2(n564), .C1(n3138), .C2(n929), .A(n2372), 
        .ZN(n4265) );
  oaim22d1 U1437 ( .A1(n381), .A2(n930), .B1(n931), .B2(
        spi_master_clk_divider0[1]), .ZN(n4266) );
  nd02d0 U1438 ( .A1(n2377), .A2(n929), .ZN(n930) );
  oai22d1 U1439 ( .A1(n3236), .A2(n929), .B1(n931), .B2(n414), .ZN(n4267) );
  inv0d0 U1440 ( .I(n929), .ZN(n931) );
  oai21d1 U1441 ( .B1(n871), .B2(n932), .A(n2368), .ZN(n929) );
  oai22d1 U1442 ( .A1(n405), .A2(n933), .B1(n608), .B2(n934), .ZN(n4268) );
  nd02d0 U1443 ( .A1(n933), .A2(n2380), .ZN(n934) );
  inv0d0 U1444 ( .I(spi_master_loopback), .ZN(n608) );
  nd02d0 U1445 ( .A1(n935), .A2(n665), .ZN(n933) );
  oai22d1 U1446 ( .A1(n936), .A2(n937), .B1(n861), .B2(n938), .ZN(n4269) );
  oai22d1 U1447 ( .A1(n3488), .A2(n936), .B1(n862), .B2(n938), .ZN(n4270) );
  oai22d1 U1448 ( .A1(n3489), .A2(n936), .B1(n863), .B2(n938), .ZN(n4271) );
  oai22d1 U1449 ( .A1(n3490), .A2(n936), .B1(n864), .B2(n938), .ZN(n4272) );
  oai22d1 U1450 ( .A1(n3491), .A2(n936), .B1(n865), .B2(n938), .ZN(n4273) );
  oai22d1 U1451 ( .A1(n3492), .A2(n936), .B1(n866), .B2(n938), .ZN(n4274) );
  oai22d1 U1452 ( .A1(n3493), .A2(n936), .B1(n867), .B2(n938), .ZN(n4275) );
  oai22d1 U1453 ( .A1(n3494), .A2(n936), .B1(n868), .B2(n938), .ZN(n4276) );
  oai22d1 U1454 ( .A1(n3495), .A2(n936), .B1(n869), .B2(n938), .ZN(n4277) );
  oaim22d1 U1455 ( .A1(n368), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[7]), 
        .ZN(n4278) );
  oaim22d1 U1456 ( .A1(n333), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[6]), 
        .ZN(n4279) );
  oaim22d1 U1457 ( .A1(n322), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[5]), 
        .ZN(n4280) );
  oaim22d1 U1458 ( .A1(n356), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[4]), 
        .ZN(n4281) );
  oaim22d1 U1459 ( .A1(n344), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[3]), 
        .ZN(n4282) );
  oaim22d1 U1460 ( .A1(n564), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[2]), 
        .ZN(n4283) );
  oaim22d1 U1461 ( .A1(n380), .A2(n938), .B1(n939), .B2(csrbank9_cs0_w[1]), 
        .ZN(n4284) );
  oai22d1 U1463 ( .A1(n936), .A2(n940), .B1(n939), .B2(n941), .ZN(n4285) );
  inv0d0 U1464 ( .I(n936), .ZN(n939) );
  oai21d1 U1465 ( .B1(n871), .B2(n942), .A(n2368), .ZN(n936) );
  oai22d1 U1466 ( .A1(n3219), .A2(n943), .B1(n378), .B2(n944), .ZN(n4286) );
  oai22d1 U1467 ( .A1(n3137), .A2(n943), .B1(n564), .B2(n944), .ZN(n4287) );
  oai22d1 U1468 ( .A1(n3180), .A2(n943), .B1(n345), .B2(n944), .ZN(n4288) );
  oai22d1 U1469 ( .A1(n3185), .A2(n943), .B1(n357), .B2(n944), .ZN(n4289) );
  oai22d1 U1470 ( .A1(n3191), .A2(n943), .B1(n329), .B2(n944), .ZN(n4290) );
  oai22d1 U1471 ( .A1(n3133), .A2(n943), .B1(n334), .B2(n944), .ZN(n4291) );
  oai22d1 U1472 ( .A1(n3239), .A2(n943), .B1(n366), .B2(n944), .ZN(n4292) );
  oai22d1 U1473 ( .A1(n3487), .A2(n943), .B1(n566), .B2(n944), .ZN(n4293) );
  inv0d0 U1474 ( .I(n944), .ZN(n943) );
  nd04d0 U1475 ( .A1(n935), .A2(n945), .A3(n946), .A4(n947), .ZN(n944) );
  inv0d0 U1476 ( .I(n948), .ZN(n935) );
  oai22d1 U1477 ( .A1(n3315), .A2(n949), .B1(n862), .B2(n8), .ZN(n4294) );
  oai22d1 U1478 ( .A1(n3174), .A2(n949), .B1(n863), .B2(n8), .ZN(n4295) );
  oai22d1 U1479 ( .A1(n3168), .A2(n949), .B1(n864), .B2(n8), .ZN(n4296) );
  oai22d1 U1480 ( .A1(n3162), .A2(n949), .B1(n865), .B2(n8), .ZN(n4297) );
  oai22d1 U1481 ( .A1(n3156), .A2(n949), .B1(n866), .B2(n8), .ZN(n4298) );
  oai22d1 U1482 ( .A1(n3197), .A2(n949), .B1(n867), .B2(n8), .ZN(n4299) );
  oai22d1 U1483 ( .A1(n3150), .A2(n949), .B1(n868), .B2(n8), .ZN(n4300) );
  oai22d1 U1484 ( .A1(n3144), .A2(n949), .B1(n869), .B2(n950), .ZN(n4301) );
  oai22d1 U1485 ( .A1(n3496), .A2(n949), .B1(n369), .B2(n950), .ZN(n4302) );
  oai22d1 U1486 ( .A1(n3497), .A2(n949), .B1(n333), .B2(n950), .ZN(n4303) );
  oai22d1 U1487 ( .A1(n3498), .A2(n949), .B1(n322), .B2(n950), .ZN(n4304) );
  oai22d1 U1488 ( .A1(n3499), .A2(n949), .B1(n356), .B2(n950), .ZN(n4305) );
  oai22d1 U1489 ( .A1(n3500), .A2(n949), .B1(n344), .B2(n950), .ZN(n4306) );
  oai22d1 U1490 ( .A1(n3501), .A2(n949), .B1(n564), .B2(n950), .ZN(n4307) );
  oai22d1 U1491 ( .A1(n3502), .A2(n949), .B1(n381), .B2(n950), .ZN(n4308) );
  nd02d0 U1492 ( .A1(n2376), .A2(n949), .ZN(n950) );
  oai22d1 U1493 ( .A1(n951), .A2(n415), .B1(n3238), .B2(n949), .ZN(n4309) );
  inv0d0 U1494 ( .I(n949), .ZN(n951) );
  oai21d1 U1495 ( .B1(n823), .B2(n948), .A(n2368), .ZN(n949) );
  oai22d1 U1496 ( .A1(n405), .A2(n952), .B1(n953), .B2(n954), .ZN(n4310) );
  nd02d0 U1497 ( .A1(n952), .A2(n2380), .ZN(n954) );
  nd02d0 U1498 ( .A1(n751), .A2(n955), .ZN(n952) );
  nr02d0 U1499 ( .A1(n956), .A2(n957), .ZN(n751) );
  oai22d1 U1500 ( .A1(n958), .A2(n406), .B1(n3228), .B2(n959), .ZN(n4311) );
  inv0d0 U1501 ( .I(n959), .ZN(n958) );
  oai21d1 U1502 ( .B1(n956), .B2(n960), .A(n2368), .ZN(n959) );
  oaim22d1 U1503 ( .A1(n846), .A2(n961), .B1(n126), .B2(la_output[127]), .ZN(
        n4312) );
  oaim22d1 U1504 ( .A1(n847), .A2(n961), .B1(n126), .B2(la_output[126]), .ZN(
        n4313) );
  oaim22d1 U1505 ( .A1(n848), .A2(n961), .B1(n126), .B2(la_output[125]), .ZN(
        n4314) );
  oaim22d1 U1506 ( .A1(n849), .A2(n961), .B1(n126), .B2(la_output[124]), .ZN(
        n4315) );
  oaim22d1 U1507 ( .A1(n850), .A2(n961), .B1(n126), .B2(la_output[123]), .ZN(
        n4316) );
  oaim22d1 U1508 ( .A1(n851), .A2(n961), .B1(n126), .B2(la_output[122]), .ZN(
        n4317) );
  oaim22d1 U1509 ( .A1(n852), .A2(n961), .B1(n126), .B2(la_output[121]), .ZN(
        n4318) );
  oaim22d1 U1510 ( .A1(n853), .A2(n961), .B1(n126), .B2(la_output[120]), .ZN(
        n4319) );
  oaim22d1 U1511 ( .A1(n854), .A2(n961), .B1(n126), .B2(la_output[119]), .ZN(
        n4320) );
  oaim22d1 U1512 ( .A1(n855), .A2(n961), .B1(n126), .B2(la_output[118]), .ZN(
        n4321) );
  oaim22d1 U1513 ( .A1(n856), .A2(n961), .B1(n126), .B2(la_output[117]), .ZN(
        n4322) );
  oaim22d1 U1514 ( .A1(n857), .A2(n961), .B1(n126), .B2(la_output[116]), .ZN(
        n4323) );
  oaim22d1 U1515 ( .A1(n858), .A2(n961), .B1(n126), .B2(la_output[115]), .ZN(
        n4324) );
  oaim22d1 U1516 ( .A1(n859), .A2(n961), .B1(n126), .B2(la_output[114]), .ZN(
        n4325) );
  oaim22d1 U1517 ( .A1(n860), .A2(n961), .B1(n126), .B2(la_output[113]), .ZN(
        n4326) );
  oaim22d1 U1518 ( .A1(n861), .A2(n961), .B1(n126), .B2(la_output[112]), .ZN(
        n4327) );
  oaim22d1 U1519 ( .A1(n862), .A2(n961), .B1(n125), .B2(la_output[111]), .ZN(
        n4328) );
  oaim22d1 U1520 ( .A1(n863), .A2(n961), .B1(n125), .B2(la_output[110]), .ZN(
        n4329) );
  oaim22d1 U1521 ( .A1(n864), .A2(n961), .B1(n125), .B2(la_output[109]), .ZN(
        n4330) );
  oaim22d1 U1522 ( .A1(n865), .A2(n961), .B1(n125), .B2(la_output[108]), .ZN(
        n4331) );
  oaim22d1 U1523 ( .A1(n866), .A2(n961), .B1(n125), .B2(la_output[107]), .ZN(
        n4332) );
  oaim22d1 U1524 ( .A1(n867), .A2(n961), .B1(n125), .B2(la_output[106]), .ZN(
        n4333) );
  oaim22d1 U1525 ( .A1(n868), .A2(n961), .B1(n125), .B2(la_output[105]), .ZN(
        n4334) );
  oaim22d1 U1526 ( .A1(n869), .A2(n961), .B1(n125), .B2(la_output[104]), .ZN(
        n4335) );
  oaim22d1 U1527 ( .A1(n367), .A2(n961), .B1(n125), .B2(la_output[103]), .ZN(
        n4336) );
  oaim22d1 U1528 ( .A1(n332), .A2(n961), .B1(n125), .B2(la_output[102]), .ZN(
        n4337) );
  oaim22d1 U1529 ( .A1(n321), .A2(n961), .B1(n125), .B2(la_output[101]), .ZN(
        n4338) );
  oaim22d1 U1530 ( .A1(n355), .A2(n961), .B1(n125), .B2(la_output[100]), .ZN(
        n4339) );
  oaim22d1 U1531 ( .A1(n343), .A2(n961), .B1(n125), .B2(la_output[99]), .ZN(
        n4340) );
  oaim22d1 U1532 ( .A1(n564), .A2(n961), .B1(n125), .B2(la_output[98]), .ZN(
        n4341) );
  oaim22d1 U1533 ( .A1(n379), .A2(n961), .B1(n125), .B2(la_output[97]), .ZN(
        n4342) );
  oaim22d1 U1535 ( .A1(n405), .A2(n125), .B1(n125), .B2(la_output[96]), .ZN(
        n4343) );
  oai21d1 U1536 ( .B1(n2335), .B2(n963), .A(n964), .ZN(n962) );
  oaim22d1 U1537 ( .A1(n846), .A2(n965), .B1(n117), .B2(la_output[95]), .ZN(
        n4344) );
  oaim22d1 U1538 ( .A1(n847), .A2(n965), .B1(n117), .B2(la_output[94]), .ZN(
        n4345) );
  oaim22d1 U1539 ( .A1(n848), .A2(n965), .B1(n117), .B2(la_output[93]), .ZN(
        n4346) );
  oaim22d1 U1540 ( .A1(n849), .A2(n965), .B1(n117), .B2(la_output[92]), .ZN(
        n4347) );
  oaim22d1 U1541 ( .A1(n850), .A2(n965), .B1(n117), .B2(la_output[91]), .ZN(
        n4348) );
  oaim22d1 U1542 ( .A1(n851), .A2(n965), .B1(n117), .B2(la_output[90]), .ZN(
        n4349) );
  oaim22d1 U1543 ( .A1(n852), .A2(n965), .B1(n117), .B2(la_output[89]), .ZN(
        n4350) );
  oaim22d1 U1544 ( .A1(n853), .A2(n965), .B1(n117), .B2(la_output[88]), .ZN(
        n4351) );
  oaim22d1 U1545 ( .A1(n854), .A2(n965), .B1(n117), .B2(la_output[87]), .ZN(
        n4352) );
  oaim22d1 U1546 ( .A1(n855), .A2(n965), .B1(n117), .B2(la_output[86]), .ZN(
        n4353) );
  oaim22d1 U1547 ( .A1(n856), .A2(n965), .B1(n117), .B2(la_output[85]), .ZN(
        n4354) );
  oaim22d1 U1548 ( .A1(n857), .A2(n965), .B1(n117), .B2(la_output[84]), .ZN(
        n4355) );
  oaim22d1 U1549 ( .A1(n858), .A2(n965), .B1(n117), .B2(la_output[83]), .ZN(
        n4356) );
  oaim22d1 U1550 ( .A1(n859), .A2(n965), .B1(n117), .B2(la_output[82]), .ZN(
        n4357) );
  oaim22d1 U1551 ( .A1(n860), .A2(n965), .B1(n117), .B2(la_output[81]), .ZN(
        n4358) );
  oaim22d1 U1552 ( .A1(n861), .A2(n965), .B1(n117), .B2(la_output[80]), .ZN(
        n4359) );
  oaim22d1 U1553 ( .A1(n862), .A2(n965), .B1(n116), .B2(la_output[79]), .ZN(
        n4360) );
  oaim22d1 U1554 ( .A1(n863), .A2(n965), .B1(n116), .B2(la_output[78]), .ZN(
        n4361) );
  oaim22d1 U1555 ( .A1(n864), .A2(n965), .B1(n116), .B2(la_output[77]), .ZN(
        n4362) );
  oaim22d1 U1556 ( .A1(n865), .A2(n965), .B1(n116), .B2(la_output[76]), .ZN(
        n4363) );
  oaim22d1 U1557 ( .A1(n866), .A2(n965), .B1(n116), .B2(la_output[75]), .ZN(
        n4364) );
  oaim22d1 U1558 ( .A1(n867), .A2(n965), .B1(n116), .B2(la_output[74]), .ZN(
        n4365) );
  oaim22d1 U1559 ( .A1(n868), .A2(n965), .B1(n116), .B2(la_output[73]), .ZN(
        n4366) );
  oaim22d1 U1560 ( .A1(n869), .A2(n965), .B1(n116), .B2(la_output[72]), .ZN(
        n4367) );
  oaim22d1 U1561 ( .A1(n366), .A2(n965), .B1(n116), .B2(la_output[71]), .ZN(
        n4368) );
  oaim22d1 U1562 ( .A1(n331), .A2(n965), .B1(n116), .B2(la_output[70]), .ZN(
        n4369) );
  oaim22d1 U1563 ( .A1(n320), .A2(n965), .B1(n116), .B2(la_output[69]), .ZN(
        n4370) );
  oaim22d1 U1564 ( .A1(n354), .A2(n965), .B1(n116), .B2(la_output[68]), .ZN(
        n4371) );
  oaim22d1 U1565 ( .A1(n342), .A2(n965), .B1(n116), .B2(la_output[67]), .ZN(
        n4372) );
  oaim22d1 U1566 ( .A1(n564), .A2(n965), .B1(n116), .B2(la_output[66]), .ZN(
        n4373) );
  oaim22d1 U1567 ( .A1(n378), .A2(n965), .B1(n116), .B2(la_output[65]), .ZN(
        n4374) );
  oaim22d1 U1569 ( .A1(n405), .A2(n116), .B1(n116), .B2(la_output[64]), .ZN(
        n4375) );
  oai21d1 U1570 ( .B1(n2334), .B2(n234), .A(n964), .ZN(n966) );
  oai22d1 U1571 ( .A1(n3064), .A2(n968), .B1(n846), .B2(n969), .ZN(n4376) );
  oai22d1 U1572 ( .A1(n3066), .A2(n968), .B1(n847), .B2(n969), .ZN(n4377) );
  oai22d1 U1573 ( .A1(n3069), .A2(n968), .B1(n848), .B2(n969), .ZN(n4378) );
  oai22d1 U1574 ( .A1(n3073), .A2(n968), .B1(n849), .B2(n969), .ZN(n4379) );
  oai22d1 U1575 ( .A1(n3077), .A2(n968), .B1(n850), .B2(n969), .ZN(n4380) );
  oai22d1 U1576 ( .A1(n3081), .A2(n968), .B1(n851), .B2(n969), .ZN(n4381) );
  oai22d1 U1577 ( .A1(n3085), .A2(n968), .B1(n852), .B2(n969), .ZN(n4382) );
  oai22d1 U1578 ( .A1(n3062), .A2(n968), .B1(n853), .B2(n969), .ZN(n4383) );
  oai22d1 U1579 ( .A1(n3089), .A2(n968), .B1(n854), .B2(n969), .ZN(n4384) );
  oai22d1 U1580 ( .A1(n3093), .A2(n968), .B1(n855), .B2(n969), .ZN(n4385) );
  oai22d1 U1581 ( .A1(n3097), .A2(n968), .B1(n856), .B2(n969), .ZN(n4386) );
  oai22d1 U1582 ( .A1(n3101), .A2(n968), .B1(n857), .B2(n969), .ZN(n4387) );
  oai22d1 U1583 ( .A1(n3105), .A2(n968), .B1(n858), .B2(n969), .ZN(n4388) );
  oai22d1 U1584 ( .A1(n3109), .A2(n968), .B1(n859), .B2(n969), .ZN(n4389) );
  oai22d1 U1585 ( .A1(n3113), .A2(n968), .B1(n860), .B2(n969), .ZN(n4390) );
  oai22d1 U1586 ( .A1(n3117), .A2(n968), .B1(n861), .B2(n969), .ZN(n4391) );
  oai22d1 U1587 ( .A1(n3121), .A2(n968), .B1(n862), .B2(n969), .ZN(n4392) );
  oai22d1 U1588 ( .A1(n3173), .A2(n968), .B1(n863), .B2(n969), .ZN(n4393) );
  oai22d1 U1589 ( .A1(n3167), .A2(n968), .B1(n864), .B2(n969), .ZN(n4394) );
  oai22d1 U1590 ( .A1(n3161), .A2(n968), .B1(n865), .B2(n969), .ZN(n4395) );
  oai22d1 U1591 ( .A1(n3155), .A2(n968), .B1(n866), .B2(n969), .ZN(n4396) );
  oai22d1 U1592 ( .A1(n3196), .A2(n968), .B1(n867), .B2(n969), .ZN(n4397) );
  oai22d1 U1593 ( .A1(n3149), .A2(n968), .B1(n868), .B2(n969), .ZN(n4398) );
  oai22d1 U1594 ( .A1(n3143), .A2(n968), .B1(n869), .B2(n969), .ZN(n4399) );
  oai22d1 U1595 ( .A1(n3227), .A2(n968), .B1(n368), .B2(n969), .ZN(n4400) );
  oai22d1 U1596 ( .A1(n3132), .A2(n968), .B1(n332), .B2(n969), .ZN(n4401) );
  oai22d1 U1597 ( .A1(n3190), .A2(n968), .B1(n321), .B2(n969), .ZN(n4402) );
  oai22d1 U1598 ( .A1(n3184), .A2(n968), .B1(n355), .B2(n969), .ZN(n4403) );
  oai22d1 U1599 ( .A1(n3179), .A2(n968), .B1(n343), .B2(n969), .ZN(n4404) );
  oai22d1 U1600 ( .A1(n3136), .A2(n968), .B1(n564), .B2(n969), .ZN(n4405) );
  oai22d1 U1601 ( .A1(n3218), .A2(n968), .B1(n380), .B2(n969), .ZN(n4406) );
  oai22d1 U1603 ( .A1(n970), .A2(n414), .B1(n3226), .B2(n968), .ZN(n4407) );
  inv0d0 U1604 ( .I(n968), .ZN(n970) );
  oai22d1 U1606 ( .A1(n3063), .A2(n973), .B1(n846), .B2(n974), .ZN(n4408) );
  oai22d1 U1607 ( .A1(n3065), .A2(n973), .B1(n847), .B2(n974), .ZN(n4409) );
  oai22d1 U1608 ( .A1(n3068), .A2(n973), .B1(n848), .B2(n974), .ZN(n4410) );
  oai22d1 U1609 ( .A1(n3072), .A2(n973), .B1(n849), .B2(n974), .ZN(n4411) );
  oai22d1 U1610 ( .A1(n3076), .A2(n973), .B1(n850), .B2(n974), .ZN(n4412) );
  oai22d1 U1611 ( .A1(n3080), .A2(n973), .B1(n851), .B2(n974), .ZN(n4413) );
  oai22d1 U1612 ( .A1(n3084), .A2(n973), .B1(n852), .B2(n974), .ZN(n4414) );
  oai22d1 U1613 ( .A1(n3061), .A2(n973), .B1(n853), .B2(n974), .ZN(n4415) );
  oai22d1 U1614 ( .A1(n3088), .A2(n973), .B1(n854), .B2(n974), .ZN(n4416) );
  oai22d1 U1615 ( .A1(n3092), .A2(n973), .B1(n855), .B2(n974), .ZN(n4417) );
  oai22d1 U1616 ( .A1(n3096), .A2(n973), .B1(n856), .B2(n974), .ZN(n4418) );
  oai22d1 U1617 ( .A1(n3100), .A2(n973), .B1(n857), .B2(n974), .ZN(n4419) );
  oai22d1 U1618 ( .A1(n3104), .A2(n973), .B1(n858), .B2(n974), .ZN(n4420) );
  oai22d1 U1619 ( .A1(n3108), .A2(n973), .B1(n859), .B2(n974), .ZN(n4421) );
  oai22d1 U1620 ( .A1(n3112), .A2(n973), .B1(n860), .B2(n974), .ZN(n4422) );
  oai22d1 U1621 ( .A1(n3116), .A2(n973), .B1(n861), .B2(n974), .ZN(n4423) );
  oai22d1 U1622 ( .A1(n3120), .A2(n973), .B1(n862), .B2(n974), .ZN(n4424) );
  oai22d1 U1623 ( .A1(n3172), .A2(n973), .B1(n863), .B2(n974), .ZN(n4425) );
  oai22d1 U1624 ( .A1(n3166), .A2(n973), .B1(n864), .B2(n974), .ZN(n4426) );
  oai22d1 U1625 ( .A1(n3160), .A2(n973), .B1(n865), .B2(n974), .ZN(n4427) );
  oai22d1 U1626 ( .A1(n3154), .A2(n973), .B1(n866), .B2(n974), .ZN(n4428) );
  oai22d1 U1627 ( .A1(n3195), .A2(n973), .B1(n867), .B2(n974), .ZN(n4429) );
  oai22d1 U1628 ( .A1(n3148), .A2(n973), .B1(n868), .B2(n974), .ZN(n4430) );
  oai22d1 U1629 ( .A1(n3142), .A2(n973), .B1(n869), .B2(n974), .ZN(n4431) );
  oai22d1 U1630 ( .A1(n3225), .A2(n973), .B1(n367), .B2(n974), .ZN(n4432) );
  oai22d1 U1631 ( .A1(n3131), .A2(n973), .B1(n331), .B2(n974), .ZN(n4433) );
  oai22d1 U1632 ( .A1(n3189), .A2(n973), .B1(n320), .B2(n974), .ZN(n4434) );
  oai22d1 U1633 ( .A1(n3183), .A2(n973), .B1(n354), .B2(n974), .ZN(n4435) );
  oai22d1 U1634 ( .A1(n3178), .A2(n973), .B1(n342), .B2(n974), .ZN(n4436) );
  oai22d1 U1635 ( .A1(n3135), .A2(n973), .B1(n564), .B2(n974), .ZN(n4437) );
  oai22d1 U1636 ( .A1(n3217), .A2(n973), .B1(n379), .B2(n974), .ZN(n4438) );
  oai22d1 U1638 ( .A1(n975), .A2(n415), .B1(n3224), .B2(n973), .ZN(n4439) );
  inv0d0 U1639 ( .I(n973), .ZN(n975) );
  oai22d1 U1641 ( .A1(la_oenb[127]), .A2(n977), .B1(n846), .B2(n978), .ZN(
        n4440) );
  oai22d1 U1642 ( .A1(la_oenb[126]), .A2(n977), .B1(n847), .B2(n978), .ZN(
        n4441) );
  oai22d1 U1643 ( .A1(la_oenb[125]), .A2(n977), .B1(n848), .B2(n978), .ZN(
        n4442) );
  oai22d1 U1644 ( .A1(la_oenb[124]), .A2(n977), .B1(n849), .B2(n978), .ZN(
        n4443) );
  oai22d1 U1645 ( .A1(la_oenb[123]), .A2(n977), .B1(n850), .B2(n978), .ZN(
        n4444) );
  oai22d1 U1646 ( .A1(la_oenb[122]), .A2(n977), .B1(n851), .B2(n978), .ZN(
        n4445) );
  oai22d1 U1647 ( .A1(la_oenb[121]), .A2(n977), .B1(n852), .B2(n978), .ZN(
        n4446) );
  oai22d1 U1648 ( .A1(la_oenb[120]), .A2(n977), .B1(n853), .B2(n978), .ZN(
        n4447) );
  oai22d1 U1649 ( .A1(la_oenb[119]), .A2(n977), .B1(n854), .B2(n978), .ZN(
        n4448) );
  oai22d1 U1650 ( .A1(la_oenb[118]), .A2(n977), .B1(n855), .B2(n978), .ZN(
        n4449) );
  oai22d1 U1651 ( .A1(la_oenb[117]), .A2(n977), .B1(n856), .B2(n978), .ZN(
        n4450) );
  oai22d1 U1652 ( .A1(la_oenb[116]), .A2(n977), .B1(n857), .B2(n978), .ZN(
        n4451) );
  oai22d1 U1653 ( .A1(la_oenb[115]), .A2(n977), .B1(n858), .B2(n978), .ZN(
        n4452) );
  oai22d1 U1654 ( .A1(la_oenb[114]), .A2(n977), .B1(n859), .B2(n978), .ZN(
        n4453) );
  oai22d1 U1655 ( .A1(la_oenb[113]), .A2(n977), .B1(n860), .B2(n978), .ZN(
        n4454) );
  oai22d1 U1656 ( .A1(la_oenb[112]), .A2(n977), .B1(n861), .B2(n978), .ZN(
        n4455) );
  oai22d1 U1657 ( .A1(la_oenb[111]), .A2(n977), .B1(n862), .B2(n978), .ZN(
        n4456) );
  oai22d1 U1658 ( .A1(la_oenb[110]), .A2(n977), .B1(n863), .B2(n978), .ZN(
        n4457) );
  oai22d1 U1659 ( .A1(la_oenb[109]), .A2(n977), .B1(n864), .B2(n978), .ZN(
        n4458) );
  oai22d1 U1660 ( .A1(la_oenb[108]), .A2(n977), .B1(n865), .B2(n978), .ZN(
        n4459) );
  oai22d1 U1661 ( .A1(la_oenb[107]), .A2(n977), .B1(n866), .B2(n978), .ZN(
        n4460) );
  oai22d1 U1662 ( .A1(la_oenb[106]), .A2(n977), .B1(n867), .B2(n978), .ZN(
        n4461) );
  oai22d1 U1663 ( .A1(la_oenb[105]), .A2(n977), .B1(n868), .B2(n978), .ZN(
        n4462) );
  oai22d1 U1664 ( .A1(la_oenb[104]), .A2(n977), .B1(n869), .B2(n978), .ZN(
        n4463) );
  oai22d1 U1665 ( .A1(la_oenb[103]), .A2(n977), .B1(n366), .B2(n978), .ZN(
        n4464) );
  oai22d1 U1666 ( .A1(la_oenb[102]), .A2(n977), .B1(n334), .B2(n978), .ZN(
        n4465) );
  oai22d1 U1667 ( .A1(la_oenb[101]), .A2(n977), .B1(n329), .B2(n978), .ZN(
        n4466) );
  oai22d1 U1668 ( .A1(la_oenb[100]), .A2(n977), .B1(n357), .B2(n978), .ZN(
        n4467) );
  oai22d1 U1669 ( .A1(la_oenb[99]), .A2(n977), .B1(n345), .B2(n978), .ZN(n4468) );
  oai22d1 U1670 ( .A1(la_oenb[98]), .A2(n977), .B1(n564), .B2(n978), .ZN(n4469) );
  oai22d1 U1671 ( .A1(la_oenb[97]), .A2(n977), .B1(n378), .B2(n978), .ZN(n4470) );
  oai22d1 U1673 ( .A1(n979), .A2(n406), .B1(la_oenb[96]), .B2(n977), .ZN(n4471) );
  inv0d0 U1674 ( .I(n977), .ZN(n979) );
  oai22d1 U1676 ( .A1(la_oenb[95]), .A2(n270), .B1(n846), .B2(n982), .ZN(n4472) );
  oai22d1 U1677 ( .A1(la_oenb[94]), .A2(n270), .B1(n847), .B2(n982), .ZN(n4473) );
  oai22d1 U1678 ( .A1(la_oenb[93]), .A2(n270), .B1(n848), .B2(n982), .ZN(n4474) );
  oai22d1 U1679 ( .A1(la_oenb[92]), .A2(n270), .B1(n849), .B2(n982), .ZN(n4475) );
  oai22d1 U1680 ( .A1(la_oenb[91]), .A2(n270), .B1(n850), .B2(n982), .ZN(n4476) );
  oai22d1 U1681 ( .A1(la_oenb[90]), .A2(n270), .B1(n851), .B2(n982), .ZN(n4477) );
  oai22d1 U1682 ( .A1(la_oenb[89]), .A2(n270), .B1(n852), .B2(n982), .ZN(n4478) );
  oai22d1 U1683 ( .A1(la_oenb[88]), .A2(n270), .B1(n853), .B2(n982), .ZN(n4479) );
  oai22d1 U1684 ( .A1(la_oenb[87]), .A2(n270), .B1(n854), .B2(n982), .ZN(n4480) );
  oai22d1 U1685 ( .A1(la_oenb[86]), .A2(n270), .B1(n855), .B2(n982), .ZN(n4481) );
  oai22d1 U1686 ( .A1(la_oenb[85]), .A2(n270), .B1(n856), .B2(n982), .ZN(n4482) );
  oai22d1 U1687 ( .A1(la_oenb[84]), .A2(n270), .B1(n857), .B2(n982), .ZN(n4483) );
  oai22d1 U1688 ( .A1(la_oenb[83]), .A2(n270), .B1(n858), .B2(n982), .ZN(n4484) );
  oai22d1 U1689 ( .A1(la_oenb[82]), .A2(n270), .B1(n859), .B2(n982), .ZN(n4485) );
  oai22d1 U1690 ( .A1(la_oenb[81]), .A2(n270), .B1(n860), .B2(n982), .ZN(n4486) );
  oai22d1 U1691 ( .A1(la_oenb[80]), .A2(n270), .B1(n861), .B2(n982), .ZN(n4487) );
  oai22d1 U1692 ( .A1(la_oenb[79]), .A2(n269), .B1(n862), .B2(n982), .ZN(n4488) );
  oai22d1 U1693 ( .A1(la_oenb[78]), .A2(n269), .B1(n863), .B2(n982), .ZN(n4489) );
  oai22d1 U1694 ( .A1(la_oenb[77]), .A2(n269), .B1(n864), .B2(n982), .ZN(n4490) );
  oai22d1 U1695 ( .A1(la_oenb[76]), .A2(n269), .B1(n865), .B2(n982), .ZN(n4491) );
  oai22d1 U1696 ( .A1(la_oenb[75]), .A2(n269), .B1(n866), .B2(n982), .ZN(n4492) );
  oai22d1 U1697 ( .A1(la_oenb[74]), .A2(n269), .B1(n867), .B2(n982), .ZN(n4493) );
  oai22d1 U1698 ( .A1(la_oenb[73]), .A2(n269), .B1(n868), .B2(n982), .ZN(n4494) );
  oai22d1 U1699 ( .A1(la_oenb[72]), .A2(n269), .B1(n869), .B2(n982), .ZN(n4495) );
  oai22d1 U1700 ( .A1(la_oenb[71]), .A2(n269), .B1(n369), .B2(n982), .ZN(n4496) );
  oai22d1 U1701 ( .A1(la_oenb[70]), .A2(n269), .B1(n333), .B2(n982), .ZN(n4497) );
  oai22d1 U1702 ( .A1(la_oenb[69]), .A2(n269), .B1(n322), .B2(n982), .ZN(n4498) );
  oai22d1 U1703 ( .A1(la_oenb[68]), .A2(n269), .B1(n356), .B2(n982), .ZN(n4499) );
  oai22d1 U1704 ( .A1(la_oenb[67]), .A2(n269), .B1(n344), .B2(n982), .ZN(n4500) );
  oai22d1 U1705 ( .A1(la_oenb[66]), .A2(n269), .B1(n564), .B2(n982), .ZN(n4501) );
  oai22d1 U1706 ( .A1(la_oenb[65]), .A2(n269), .B1(n381), .B2(n982), .ZN(n4502) );
  oai22d1 U1708 ( .A1(la_oenb[64]), .A2(n269), .B1(n415), .B2(n983), .ZN(n4503) );
  inv0d0 U1709 ( .I(n983), .ZN(n981) );
  oai21d1 U1710 ( .B1(n2336), .B2(n297), .A(n964), .ZN(n983) );
  oai22d1 U1711 ( .A1(la_oenb[63]), .A2(n249), .B1(n846), .B2(n986), .ZN(n4504) );
  oai22d1 U1712 ( .A1(la_oenb[62]), .A2(n249), .B1(n847), .B2(n986), .ZN(n4505) );
  oai22d1 U1713 ( .A1(la_oenb[61]), .A2(n249), .B1(n848), .B2(n986), .ZN(n4506) );
  oai22d1 U1714 ( .A1(la_oenb[60]), .A2(n249), .B1(n849), .B2(n986), .ZN(n4507) );
  oai22d1 U1715 ( .A1(la_oenb[59]), .A2(n249), .B1(n850), .B2(n986), .ZN(n4508) );
  oai22d1 U1716 ( .A1(la_oenb[58]), .A2(n249), .B1(n851), .B2(n986), .ZN(n4509) );
  oai22d1 U1717 ( .A1(la_oenb[57]), .A2(n249), .B1(n852), .B2(n986), .ZN(n4510) );
  oai22d1 U1718 ( .A1(la_oenb[56]), .A2(n249), .B1(n853), .B2(n986), .ZN(n4511) );
  oai22d1 U1719 ( .A1(la_oenb[55]), .A2(n249), .B1(n854), .B2(n986), .ZN(n4512) );
  oai22d1 U1720 ( .A1(la_oenb[54]), .A2(n249), .B1(n855), .B2(n986), .ZN(n4513) );
  oai22d1 U1721 ( .A1(la_oenb[53]), .A2(n249), .B1(n856), .B2(n986), .ZN(n4514) );
  oai22d1 U1722 ( .A1(la_oenb[52]), .A2(n249), .B1(n857), .B2(n986), .ZN(n4515) );
  oai22d1 U1723 ( .A1(la_oenb[51]), .A2(n249), .B1(n858), .B2(n986), .ZN(n4516) );
  oai22d1 U1724 ( .A1(la_oenb[50]), .A2(n249), .B1(n859), .B2(n986), .ZN(n4517) );
  oai22d1 U1725 ( .A1(la_oenb[49]), .A2(n249), .B1(n860), .B2(n986), .ZN(n4518) );
  oai22d1 U1726 ( .A1(la_oenb[48]), .A2(n249), .B1(n861), .B2(n986), .ZN(n4519) );
  oai22d1 U1727 ( .A1(la_oenb[47]), .A2(n248), .B1(n862), .B2(n986), .ZN(n4520) );
  oai22d1 U1728 ( .A1(la_oenb[46]), .A2(n248), .B1(n863), .B2(n986), .ZN(n4521) );
  oai22d1 U1729 ( .A1(la_oenb[45]), .A2(n248), .B1(n864), .B2(n986), .ZN(n4522) );
  oai22d1 U1730 ( .A1(la_oenb[44]), .A2(n248), .B1(n865), .B2(n986), .ZN(n4523) );
  oai22d1 U1731 ( .A1(la_oenb[43]), .A2(n248), .B1(n866), .B2(n986), .ZN(n4524) );
  oai22d1 U1732 ( .A1(la_oenb[42]), .A2(n248), .B1(n867), .B2(n986), .ZN(n4525) );
  oai22d1 U1733 ( .A1(la_oenb[41]), .A2(n248), .B1(n868), .B2(n986), .ZN(n4526) );
  oai22d1 U1734 ( .A1(la_oenb[40]), .A2(n248), .B1(n869), .B2(n986), .ZN(n4527) );
  oai22d1 U1735 ( .A1(la_oenb[39]), .A2(n248), .B1(n368), .B2(n986), .ZN(n4528) );
  oai22d1 U1736 ( .A1(la_oenb[38]), .A2(n248), .B1(n332), .B2(n986), .ZN(n4529) );
  oai22d1 U1737 ( .A1(la_oenb[37]), .A2(n248), .B1(n321), .B2(n986), .ZN(n4530) );
  oai22d1 U1738 ( .A1(la_oenb[36]), .A2(n248), .B1(n355), .B2(n986), .ZN(n4531) );
  oai22d1 U1739 ( .A1(la_oenb[35]), .A2(n248), .B1(n343), .B2(n986), .ZN(n4532) );
  oai22d1 U1740 ( .A1(la_oenb[34]), .A2(n248), .B1(n564), .B2(n986), .ZN(n4533) );
  oai22d1 U1741 ( .A1(la_oenb[33]), .A2(n248), .B1(n380), .B2(n986), .ZN(n4534) );
  oai22d1 U1743 ( .A1(la_oenb[32]), .A2(n248), .B1(n987), .B2(n415), .ZN(n4535) );
  inv0d0 U1744 ( .I(n987), .ZN(n985) );
  aoi31d1 U1745 ( .B1(n988), .B2(n989), .B3(n990), .A(n2335), .ZN(n987) );
  oai22d1 U1746 ( .A1(la_oenb[31]), .A2(n261), .B1(n846), .B2(n992), .ZN(n4536) );
  oai22d1 U1747 ( .A1(la_oenb[30]), .A2(n261), .B1(n847), .B2(n992), .ZN(n4537) );
  oai22d1 U1748 ( .A1(la_oenb[29]), .A2(n261), .B1(n848), .B2(n992), .ZN(n4538) );
  oai22d1 U1749 ( .A1(la_oenb[28]), .A2(n261), .B1(n849), .B2(n992), .ZN(n4539) );
  oai22d1 U1750 ( .A1(la_oenb[27]), .A2(n261), .B1(n850), .B2(n992), .ZN(n4540) );
  oai22d1 U1751 ( .A1(la_oenb[26]), .A2(n261), .B1(n851), .B2(n992), .ZN(n4541) );
  oai22d1 U1752 ( .A1(la_oenb[25]), .A2(n261), .B1(n852), .B2(n992), .ZN(n4542) );
  oai22d1 U1753 ( .A1(la_oenb[24]), .A2(n261), .B1(n853), .B2(n992), .ZN(n4543) );
  oai22d1 U1754 ( .A1(la_oenb[23]), .A2(n261), .B1(n854), .B2(n992), .ZN(n4544) );
  oai22d1 U1755 ( .A1(la_oenb[22]), .A2(n261), .B1(n855), .B2(n992), .ZN(n4545) );
  oai22d1 U1756 ( .A1(la_oenb[21]), .A2(n261), .B1(n856), .B2(n992), .ZN(n4546) );
  oai22d1 U1757 ( .A1(la_oenb[20]), .A2(n261), .B1(n857), .B2(n992), .ZN(n4547) );
  oai22d1 U1758 ( .A1(la_oenb[19]), .A2(n261), .B1(n858), .B2(n992), .ZN(n4548) );
  oai22d1 U1759 ( .A1(la_oenb[18]), .A2(n261), .B1(n859), .B2(n992), .ZN(n4549) );
  oai22d1 U1760 ( .A1(la_oenb[17]), .A2(n261), .B1(n860), .B2(n992), .ZN(n4550) );
  oai22d1 U1761 ( .A1(la_oenb[16]), .A2(n261), .B1(n861), .B2(n992), .ZN(n4551) );
  oai22d1 U1762 ( .A1(la_oenb[15]), .A2(n260), .B1(n862), .B2(n992), .ZN(n4552) );
  oai22d1 U1763 ( .A1(la_oenb[14]), .A2(n260), .B1(n863), .B2(n992), .ZN(n4553) );
  oai22d1 U1764 ( .A1(la_oenb[13]), .A2(n260), .B1(n864), .B2(n992), .ZN(n4554) );
  oai22d1 U1765 ( .A1(la_oenb[12]), .A2(n260), .B1(n865), .B2(n992), .ZN(n4555) );
  oai22d1 U1766 ( .A1(la_oenb[11]), .A2(n260), .B1(n866), .B2(n992), .ZN(n4556) );
  oai22d1 U1767 ( .A1(la_oenb[10]), .A2(n260), .B1(n867), .B2(n992), .ZN(n4557) );
  oai22d1 U1768 ( .A1(la_oenb[9]), .A2(n260), .B1(n868), .B2(n992), .ZN(n4558)
         );
  oai22d1 U1769 ( .A1(la_oenb[8]), .A2(n260), .B1(n869), .B2(n992), .ZN(n4559)
         );
  oai22d1 U1770 ( .A1(la_oenb[7]), .A2(n260), .B1(n367), .B2(n992), .ZN(n4560)
         );
  oai22d1 U1771 ( .A1(la_oenb[6]), .A2(n260), .B1(n331), .B2(n992), .ZN(n4561)
         );
  oai22d1 U1772 ( .A1(la_oenb[5]), .A2(n260), .B1(n320), .B2(n992), .ZN(n4562)
         );
  oai22d1 U1773 ( .A1(la_oenb[4]), .A2(n260), .B1(n354), .B2(n992), .ZN(n4563)
         );
  oai22d1 U1774 ( .A1(la_oenb[3]), .A2(n260), .B1(n342), .B2(n992), .ZN(n4564)
         );
  oai22d1 U1775 ( .A1(la_oenb[2]), .A2(n260), .B1(n564), .B2(n992), .ZN(n4565)
         );
  oai22d1 U1776 ( .A1(la_oenb[1]), .A2(n260), .B1(n379), .B2(n992), .ZN(n4566)
         );
  oai22d1 U1778 ( .A1(la_oenb[0]), .A2(n260), .B1(n406), .B2(n993), .ZN(n4567)
         );
  inv0d0 U1779 ( .I(n993), .ZN(n991) );
  oai21d1 U1780 ( .B1(n2333), .B2(n829), .A(n964), .ZN(n993) );
  nd02d0 U1781 ( .A1(n972), .A2(n2380), .ZN(n964) );
  inv0d0 U1783 ( .I(n995), .ZN(n829) );
  oai22d1 U1784 ( .A1(la_iena[127]), .A2(n258), .B1(n846), .B2(n997), .ZN(
        n4568) );
  oai22d1 U1785 ( .A1(la_iena[126]), .A2(n258), .B1(n847), .B2(n997), .ZN(
        n4569) );
  oai22d1 U1786 ( .A1(la_iena[125]), .A2(n258), .B1(n848), .B2(n997), .ZN(
        n4570) );
  oai22d1 U1787 ( .A1(la_iena[124]), .A2(n258), .B1(n849), .B2(n997), .ZN(
        n4571) );
  oai22d1 U1788 ( .A1(la_iena[123]), .A2(n258), .B1(n850), .B2(n997), .ZN(
        n4572) );
  oai22d1 U1789 ( .A1(la_iena[122]), .A2(n258), .B1(n851), .B2(n997), .ZN(
        n4573) );
  oai22d1 U1790 ( .A1(la_iena[121]), .A2(n258), .B1(n852), .B2(n997), .ZN(
        n4574) );
  oai22d1 U1791 ( .A1(la_iena[120]), .A2(n258), .B1(n853), .B2(n997), .ZN(
        n4575) );
  oai22d1 U1792 ( .A1(la_iena[119]), .A2(n258), .B1(n854), .B2(n997), .ZN(
        n4576) );
  oai22d1 U1793 ( .A1(la_iena[118]), .A2(n258), .B1(n855), .B2(n997), .ZN(
        n4577) );
  oai22d1 U1794 ( .A1(la_iena[117]), .A2(n258), .B1(n856), .B2(n997), .ZN(
        n4578) );
  oai22d1 U1795 ( .A1(la_iena[116]), .A2(n258), .B1(n857), .B2(n997), .ZN(
        n4579) );
  oai22d1 U1796 ( .A1(la_iena[115]), .A2(n258), .B1(n858), .B2(n997), .ZN(
        n4580) );
  oai22d1 U1797 ( .A1(la_iena[114]), .A2(n258), .B1(n859), .B2(n997), .ZN(
        n4581) );
  oai22d1 U1798 ( .A1(la_iena[113]), .A2(n258), .B1(n860), .B2(n997), .ZN(
        n4582) );
  oai22d1 U1799 ( .A1(la_iena[112]), .A2(n258), .B1(n861), .B2(n997), .ZN(
        n4583) );
  oai22d1 U1800 ( .A1(la_iena[111]), .A2(n257), .B1(n862), .B2(n997), .ZN(
        n4584) );
  oai22d1 U1801 ( .A1(la_iena[110]), .A2(n257), .B1(n863), .B2(n997), .ZN(
        n4585) );
  oai22d1 U1802 ( .A1(la_iena[109]), .A2(n257), .B1(n864), .B2(n997), .ZN(
        n4586) );
  oai22d1 U1803 ( .A1(la_iena[108]), .A2(n257), .B1(n865), .B2(n997), .ZN(
        n4587) );
  oai22d1 U1804 ( .A1(la_iena[107]), .A2(n257), .B1(n866), .B2(n997), .ZN(
        n4588) );
  oai22d1 U1805 ( .A1(la_iena[106]), .A2(n257), .B1(n867), .B2(n997), .ZN(
        n4589) );
  oai22d1 U1806 ( .A1(la_iena[105]), .A2(n257), .B1(n868), .B2(n997), .ZN(
        n4590) );
  oai22d1 U1807 ( .A1(la_iena[104]), .A2(n257), .B1(n869), .B2(n997), .ZN(
        n4591) );
  oai22d1 U1808 ( .A1(la_iena[103]), .A2(n257), .B1(n366), .B2(n997), .ZN(
        n4592) );
  oai22d1 U1809 ( .A1(la_iena[102]), .A2(n257), .B1(n334), .B2(n997), .ZN(
        n4593) );
  oai22d1 U1810 ( .A1(la_iena[101]), .A2(n257), .B1(n329), .B2(n997), .ZN(
        n4594) );
  oai22d1 U1811 ( .A1(la_iena[100]), .A2(n257), .B1(n357), .B2(n997), .ZN(
        n4595) );
  oai22d1 U1812 ( .A1(la_iena[99]), .A2(n257), .B1(n345), .B2(n997), .ZN(n4596) );
  oai22d1 U1813 ( .A1(la_iena[98]), .A2(n257), .B1(n564), .B2(n997), .ZN(n4597) );
  oai22d1 U1814 ( .A1(la_iena[97]), .A2(n257), .B1(n378), .B2(n997), .ZN(n4598) );
  oai22d1 U1816 ( .A1(la_iena[96]), .A2(n257), .B1(n414), .B2(n998), .ZN(n4599) );
  inv0d0 U1817 ( .I(n998), .ZN(n996) );
  oai21d1 U1818 ( .B1(n2335), .B2(n990), .A(n660), .ZN(n998) );
  oai22d1 U1819 ( .A1(la_iena[95]), .A2(n246), .B1(n846), .B2(n1000), .ZN(
        n4600) );
  oai22d1 U1820 ( .A1(la_iena[94]), .A2(n246), .B1(n847), .B2(n1000), .ZN(
        n4601) );
  oai22d1 U1821 ( .A1(la_iena[93]), .A2(n246), .B1(n848), .B2(n1000), .ZN(
        n4602) );
  oai22d1 U1822 ( .A1(la_iena[92]), .A2(n246), .B1(n849), .B2(n1000), .ZN(
        n4603) );
  oai22d1 U1823 ( .A1(la_iena[91]), .A2(n246), .B1(n850), .B2(n1000), .ZN(
        n4604) );
  oai22d1 U1824 ( .A1(la_iena[90]), .A2(n246), .B1(n851), .B2(n1000), .ZN(
        n4605) );
  oai22d1 U1825 ( .A1(la_iena[89]), .A2(n246), .B1(n852), .B2(n1000), .ZN(
        n4606) );
  oai22d1 U1826 ( .A1(la_iena[88]), .A2(n246), .B1(n853), .B2(n1000), .ZN(
        n4607) );
  oai22d1 U1827 ( .A1(la_iena[87]), .A2(n246), .B1(n854), .B2(n1000), .ZN(
        n4608) );
  oai22d1 U1828 ( .A1(la_iena[86]), .A2(n246), .B1(n855), .B2(n1000), .ZN(
        n4609) );
  oai22d1 U1829 ( .A1(la_iena[85]), .A2(n246), .B1(n856), .B2(n1000), .ZN(
        n4610) );
  oai22d1 U1830 ( .A1(la_iena[84]), .A2(n246), .B1(n857), .B2(n1000), .ZN(
        n4611) );
  oai22d1 U1831 ( .A1(la_iena[83]), .A2(n246), .B1(n858), .B2(n1000), .ZN(
        n4612) );
  oai22d1 U1832 ( .A1(la_iena[82]), .A2(n246), .B1(n859), .B2(n1000), .ZN(
        n4613) );
  oai22d1 U1833 ( .A1(la_iena[81]), .A2(n246), .B1(n860), .B2(n1000), .ZN(
        n4614) );
  oai22d1 U1834 ( .A1(la_iena[80]), .A2(n245), .B1(n861), .B2(n1000), .ZN(
        n4615) );
  oai22d1 U1835 ( .A1(la_iena[79]), .A2(n245), .B1(n862), .B2(n1000), .ZN(
        n4616) );
  oai22d1 U1836 ( .A1(la_iena[78]), .A2(n245), .B1(n863), .B2(n1000), .ZN(
        n4617) );
  oai22d1 U1837 ( .A1(la_iena[77]), .A2(n245), .B1(n864), .B2(n1000), .ZN(
        n4618) );
  oai22d1 U1838 ( .A1(la_iena[76]), .A2(n245), .B1(n865), .B2(n1000), .ZN(
        n4619) );
  oai22d1 U1839 ( .A1(la_iena[75]), .A2(n245), .B1(n866), .B2(n1000), .ZN(
        n4620) );
  oai22d1 U1840 ( .A1(la_iena[74]), .A2(n245), .B1(n867), .B2(n1000), .ZN(
        n4621) );
  oai22d1 U1841 ( .A1(la_iena[73]), .A2(n245), .B1(n868), .B2(n1000), .ZN(
        n4622) );
  oai22d1 U1842 ( .A1(la_iena[72]), .A2(n245), .B1(n869), .B2(n1000), .ZN(
        n4623) );
  oai22d1 U1843 ( .A1(la_iena[71]), .A2(n245), .B1(n369), .B2(n1000), .ZN(
        n4624) );
  oai22d1 U1844 ( .A1(la_iena[70]), .A2(n245), .B1(n333), .B2(n1000), .ZN(
        n4625) );
  oai22d1 U1845 ( .A1(la_iena[69]), .A2(n245), .B1(n322), .B2(n1000), .ZN(
        n4626) );
  oai22d1 U1846 ( .A1(la_iena[68]), .A2(n245), .B1(n356), .B2(n1000), .ZN(
        n4627) );
  oai22d1 U1847 ( .A1(la_iena[67]), .A2(n245), .B1(n344), .B2(n1000), .ZN(
        n4628) );
  oai22d1 U1848 ( .A1(la_iena[66]), .A2(n245), .B1(n564), .B2(n1000), .ZN(
        n4629) );
  oai22d1 U1849 ( .A1(la_iena[65]), .A2(n245), .B1(n381), .B2(n1000), .ZN(
        n4630) );
  oai22d1 U1851 ( .A1(n1001), .A2(n414), .B1(la_iena[64]), .B2(n246), .ZN(
        n4631) );
  inv0d0 U1852 ( .I(n1001), .ZN(n999) );
  aoi21d1 U1853 ( .B1(n678), .B2(n990), .A(n2333), .ZN(n1001) );
  oai22d1 U1854 ( .A1(la_iena[63]), .A2(n138), .B1(n846), .B2(n1003), .ZN(
        n4632) );
  oai22d1 U1855 ( .A1(la_iena[62]), .A2(n138), .B1(n847), .B2(n1003), .ZN(
        n4633) );
  oai22d1 U1856 ( .A1(la_iena[61]), .A2(n138), .B1(n848), .B2(n1003), .ZN(
        n4634) );
  oai22d1 U1857 ( .A1(la_iena[60]), .A2(n138), .B1(n849), .B2(n1003), .ZN(
        n4635) );
  oai22d1 U1858 ( .A1(la_iena[59]), .A2(n138), .B1(n850), .B2(n1003), .ZN(
        n4636) );
  oai22d1 U1859 ( .A1(la_iena[58]), .A2(n138), .B1(n851), .B2(n1003), .ZN(
        n4637) );
  oai22d1 U1860 ( .A1(la_iena[57]), .A2(n138), .B1(n852), .B2(n1003), .ZN(
        n4638) );
  oai22d1 U1861 ( .A1(la_iena[56]), .A2(n138), .B1(n853), .B2(n1003), .ZN(
        n4639) );
  oai22d1 U1862 ( .A1(la_iena[55]), .A2(n138), .B1(n854), .B2(n1003), .ZN(
        n4640) );
  oai22d1 U1863 ( .A1(la_iena[54]), .A2(n138), .B1(n855), .B2(n1003), .ZN(
        n4641) );
  oai22d1 U1864 ( .A1(la_iena[53]), .A2(n138), .B1(n856), .B2(n1003), .ZN(
        n4642) );
  oai22d1 U1865 ( .A1(la_iena[52]), .A2(n138), .B1(n857), .B2(n1003), .ZN(
        n4643) );
  oai22d1 U1866 ( .A1(la_iena[51]), .A2(n138), .B1(n858), .B2(n1003), .ZN(
        n4644) );
  oai22d1 U1867 ( .A1(la_iena[50]), .A2(n138), .B1(n859), .B2(n1003), .ZN(
        n4645) );
  oai22d1 U1868 ( .A1(la_iena[49]), .A2(n137), .B1(n860), .B2(n1003), .ZN(
        n4646) );
  oai22d1 U1869 ( .A1(la_iena[48]), .A2(n137), .B1(n861), .B2(n1003), .ZN(
        n4647) );
  oai22d1 U1870 ( .A1(la_iena[47]), .A2(n137), .B1(n862), .B2(n1003), .ZN(
        n4648) );
  oai22d1 U1871 ( .A1(la_iena[46]), .A2(n137), .B1(n863), .B2(n1003), .ZN(
        n4649) );
  oai22d1 U1872 ( .A1(la_iena[45]), .A2(n137), .B1(n864), .B2(n1003), .ZN(
        n4650) );
  oai22d1 U1873 ( .A1(la_iena[44]), .A2(n137), .B1(n865), .B2(n1003), .ZN(
        n4651) );
  oai22d1 U1874 ( .A1(la_iena[43]), .A2(n137), .B1(n866), .B2(n1003), .ZN(
        n4652) );
  oai22d1 U1875 ( .A1(la_iena[42]), .A2(n137), .B1(n867), .B2(n1003), .ZN(
        n4653) );
  oai22d1 U1876 ( .A1(la_iena[41]), .A2(n137), .B1(n868), .B2(n1003), .ZN(
        n4654) );
  oai22d1 U1877 ( .A1(la_iena[40]), .A2(n137), .B1(n869), .B2(n1003), .ZN(
        n4655) );
  oai22d1 U1878 ( .A1(la_iena[39]), .A2(n137), .B1(n368), .B2(n1003), .ZN(
        n4656) );
  oai22d1 U1879 ( .A1(la_iena[38]), .A2(n137), .B1(n332), .B2(n1003), .ZN(
        n4657) );
  oai22d1 U1880 ( .A1(la_iena[37]), .A2(n137), .B1(n321), .B2(n1003), .ZN(
        n4658) );
  oai22d1 U1881 ( .A1(la_iena[36]), .A2(n137), .B1(n355), .B2(n1003), .ZN(
        n4659) );
  oai22d1 U1882 ( .A1(la_iena[35]), .A2(n137), .B1(n343), .B2(n1003), .ZN(
        n4660) );
  oai22d1 U1883 ( .A1(la_iena[34]), .A2(n137), .B1(n564), .B2(n1003), .ZN(
        n4661) );
  oai22d1 U1884 ( .A1(la_iena[33]), .A2(n137), .B1(n380), .B2(n1003), .ZN(
        n4662) );
  oai22d1 U1886 ( .A1(n1004), .A2(n415), .B1(la_iena[32]), .B2(n138), .ZN(
        n4663) );
  inv0d0 U1887 ( .I(n138), .ZN(n1004) );
  oai21d1 U1888 ( .B1(n1005), .B2(n980), .A(n2368), .ZN(n1002) );
  oai22d1 U1889 ( .A1(la_iena[31]), .A2(n1006), .B1(n846), .B2(n1007), .ZN(
        n4664) );
  oai22d1 U1890 ( .A1(la_iena[30]), .A2(n1006), .B1(n847), .B2(n1007), .ZN(
        n4665) );
  oai22d1 U1891 ( .A1(la_iena[29]), .A2(n1006), .B1(n848), .B2(n1007), .ZN(
        n4666) );
  oai22d1 U1892 ( .A1(la_iena[28]), .A2(n1006), .B1(n849), .B2(n1007), .ZN(
        n4667) );
  oai22d1 U1893 ( .A1(la_iena[27]), .A2(n1006), .B1(n850), .B2(n1007), .ZN(
        n4668) );
  oai22d1 U1894 ( .A1(la_iena[26]), .A2(n1006), .B1(n851), .B2(n1007), .ZN(
        n4669) );
  oai22d1 U1895 ( .A1(la_iena[25]), .A2(n1006), .B1(n852), .B2(n1007), .ZN(
        n4670) );
  oai22d1 U1896 ( .A1(la_iena[24]), .A2(n1006), .B1(n853), .B2(n1007), .ZN(
        n4671) );
  oai22d1 U1897 ( .A1(la_iena[23]), .A2(n1006), .B1(n854), .B2(n1007), .ZN(
        n4672) );
  oai22d1 U1898 ( .A1(la_iena[22]), .A2(n1006), .B1(n855), .B2(n1007), .ZN(
        n4673) );
  oai22d1 U1899 ( .A1(la_iena[21]), .A2(n1006), .B1(n856), .B2(n1007), .ZN(
        n4674) );
  oai22d1 U1900 ( .A1(la_iena[20]), .A2(n1006), .B1(n857), .B2(n1007), .ZN(
        n4675) );
  oai22d1 U1901 ( .A1(la_iena[19]), .A2(n1006), .B1(n858), .B2(n1007), .ZN(
        n4676) );
  oai22d1 U1902 ( .A1(la_iena[18]), .A2(n1006), .B1(n859), .B2(n1007), .ZN(
        n4677) );
  oai22d1 U1903 ( .A1(la_iena[17]), .A2(n1006), .B1(n860), .B2(n1007), .ZN(
        n4678) );
  oai22d1 U1904 ( .A1(la_iena[16]), .A2(n1006), .B1(n861), .B2(n1007), .ZN(
        n4679) );
  oai22d1 U1905 ( .A1(la_iena[15]), .A2(n1006), .B1(n862), .B2(n1007), .ZN(
        n4680) );
  oai22d1 U1906 ( .A1(la_iena[14]), .A2(n1006), .B1(n863), .B2(n1007), .ZN(
        n4681) );
  oai22d1 U1907 ( .A1(la_iena[13]), .A2(n1006), .B1(n864), .B2(n1007), .ZN(
        n4682) );
  oai22d1 U1908 ( .A1(la_iena[12]), .A2(n1006), .B1(n865), .B2(n1007), .ZN(
        n4683) );
  oai22d1 U1909 ( .A1(la_iena[11]), .A2(n1006), .B1(n866), .B2(n1007), .ZN(
        n4684) );
  oai22d1 U1910 ( .A1(la_iena[10]), .A2(n1006), .B1(n867), .B2(n1007), .ZN(
        n4685) );
  oai22d1 U1911 ( .A1(la_iena[9]), .A2(n1006), .B1(n868), .B2(n1007), .ZN(
        n4686) );
  oai22d1 U1912 ( .A1(la_iena[8]), .A2(n1006), .B1(n869), .B2(n1007), .ZN(
        n4687) );
  oai22d1 U1913 ( .A1(la_iena[7]), .A2(n1006), .B1(n367), .B2(n1007), .ZN(
        n4688) );
  oai22d1 U1914 ( .A1(la_iena[6]), .A2(n1006), .B1(n331), .B2(n1007), .ZN(
        n4689) );
  oai22d1 U1915 ( .A1(la_iena[5]), .A2(n1006), .B1(n320), .B2(n1007), .ZN(
        n4690) );
  oai22d1 U1916 ( .A1(la_iena[4]), .A2(n1006), .B1(n354), .B2(n1007), .ZN(
        n4691) );
  oai22d1 U1917 ( .A1(la_iena[3]), .A2(n1006), .B1(n342), .B2(n1007), .ZN(
        n4692) );
  oai22d1 U1918 ( .A1(la_iena[2]), .A2(n1006), .B1(n564), .B2(n1007), .ZN(
        n4693) );
  oai22d1 U1919 ( .A1(la_iena[1]), .A2(n1006), .B1(n379), .B2(n1007), .ZN(
        n4694) );
  oai22d1 U1921 ( .A1(la_iena[0]), .A2(n1006), .B1(n1008), .B2(n406), .ZN(
        n4695) );
  inv0d0 U1922 ( .I(n1006), .ZN(n1008) );
  oai22d1 U1924 ( .A1(n405), .A2(n1010), .B1(n1011), .B2(n1012), .ZN(n4696) );
  nd02d0 U1925 ( .A1(gpio_out_pad), .A2(n2380), .ZN(n1012) );
  inv0d0 U1926 ( .I(n1010), .ZN(n1011) );
  nd02d0 U1927 ( .A1(n1013), .A2(n665), .ZN(n1010) );
  inv0d0 U1928 ( .I(n756), .ZN(n665) );
  nd03d0 U1929 ( .A1(n946), .A2(n828), .A3(n297), .ZN(n756) );
  oai22d1 U1930 ( .A1(n405), .A2(n1014), .B1(n1015), .B2(n1016), .ZN(n4697) );
  nd02d0 U1931 ( .A1(csrbank5_oe0_w), .A2(n2381), .ZN(n1016) );
  inv0d0 U1932 ( .I(n1015), .ZN(n1014) );
  nr02d0 U1933 ( .A1(n1017), .A2(n1009), .ZN(n1015) );
  nd02d0 U1934 ( .A1(n1018), .A2(n989), .ZN(n1009) );
  oai22d1 U1935 ( .A1(n405), .A2(n1019), .B1(n1020), .B2(n1021), .ZN(n4698) );
  or02d0 U1936 ( .A1(gpio_inenb_pad), .A2(n2334), .Z(n1021) );
  inv0d0 U1937 ( .I(n1019), .ZN(n1020) );
  nd02d0 U1938 ( .A1(n1013), .A2(n674), .ZN(n1019) );
  inv0d0 U1939 ( .I(n1005), .ZN(n674) );
  nd02d0 U1940 ( .A1(n843), .A2(n989), .ZN(n1005) );
  oai22d1 U1941 ( .A1(n405), .A2(n1022), .B1(n1023), .B2(n1024), .ZN(n4699) );
  nd02d0 U1942 ( .A1(n1022), .A2(n2381), .ZN(n1024) );
  inv0d0 U1943 ( .I(gpio_mode0_pad), .ZN(n1023) );
  nd02d0 U1944 ( .A1(n1013), .A2(n678), .ZN(n1022) );
  oai22d1 U1945 ( .A1(n405), .A2(n1025), .B1(n1026), .B2(n1027), .ZN(n4700) );
  nd02d0 U1946 ( .A1(n1025), .A2(n2381), .ZN(n1027) );
  inv0d0 U1947 ( .I(gpio_mode1_pad), .ZN(n1026) );
  nd12d0 U1948 ( .A1(n956), .A2(n1013), .ZN(n1025) );
  inv0d0 U1949 ( .I(n1017), .ZN(n1013) );
  oai211d1 U1950 ( .C1(n1028), .C2(n1029), .A(n1030), .B(n1031), .ZN(n4701) );
  aoi222d1 U1951 ( .A1(mgmtsoc_litespisdrphycore_sr_out[29]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[23]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[27]), .C2(n1034), .ZN(n1031) );
  aoi22d1 U1952 ( .A1(mgmtsoc_litespisdrphycore_sr_out[30]), .A2(n1035), .B1(
        N3273), .B2(n186), .ZN(n1030) );
  oai211d1 U1953 ( .C1(n1037), .C2(n1028), .A(n1038), .B(n1039), .ZN(n4702) );
  aoi222d1 U1954 ( .A1(mgmtsoc_litespisdrphycore_sr_out[28]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[22]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[26]), .C2(n1034), .ZN(n1039) );
  aoi22d1 U1955 ( .A1(n1035), .A2(mgmtsoc_litespisdrphycore_sr_out[29]), .B1(
        N3272), .B2(n186), .ZN(n1038) );
  oaim211d1 U1956 ( .C1(mgmtsoc_litespisdrphycore_sr_out[29]), .C2(n1040), .A(
        n1041), .B(n1042), .ZN(n4703) );
  aoi222d1 U1957 ( .A1(n1032), .A2(mgmtsoc_litespisdrphycore_sr_out[27]), .B1(
        mgmtsoc_litespisdrphycore_sr_out[21]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[25]), .C2(n1034), .ZN(n1042) );
  aoi22d1 U1958 ( .A1(mgmtsoc_litespisdrphycore_sr_out[28]), .A2(n1035), .B1(
        N3271), .B2(n186), .ZN(n1041) );
  oaim211d1 U1959 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[28]), .A(
        n1043), .B(n1044), .ZN(n4704) );
  aoi222d1 U1960 ( .A1(mgmtsoc_litespisdrphycore_sr_out[26]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[20]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[24]), .C2(n1034), .ZN(n1044) );
  aoi22d1 U1961 ( .A1(n1035), .A2(mgmtsoc_litespisdrphycore_sr_out[27]), .B1(
        N3270), .B2(n186), .ZN(n1043) );
  oaim211d1 U1962 ( .C1(mgmtsoc_litespisdrphycore_sr_out[27]), .C2(n1040), .A(
        n1045), .B(n1046), .ZN(n4705) );
  aoi22d1 U1964 ( .A1(mgmtsoc_litespisdrphycore_sr_out[26]), .A2(n1035), .B1(
        N3269), .B2(n186), .ZN(n1045) );
  oaim211d1 U1965 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[26]), .A(
        n1047), .B(n1048), .ZN(n4706) );
  aoi222d1 U1966 ( .A1(mgmtsoc_litespisdrphycore_sr_out[24]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[18]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[22]), .C2(n1034), .ZN(n1048) );
  aoi22d1 U1967 ( .A1(mgmtsoc_litespisdrphycore_sr_out[25]), .A2(n1035), .B1(
        N3268), .B2(n186), .ZN(n1047) );
  oaim211d1 U1968 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[25]), .A(
        n1049), .B(n1050), .ZN(n4707) );
  aoi222d1 U1969 ( .A1(n1032), .A2(mgmtsoc_litespisdrphycore_sr_out[23]), .B1(
        mgmtsoc_litespisdrphycore_sr_out[17]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[21]), .C2(n1034), .ZN(n1050) );
  aoi22d1 U1970 ( .A1(mgmtsoc_litespisdrphycore_sr_out[24]), .A2(n1035), .B1(
        N3267), .B2(n186), .ZN(n1049) );
  oaim211d1 U1971 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[24]), .A(
        n1051), .B(n1052), .ZN(n4708) );
  aoi222d1 U1972 ( .A1(mgmtsoc_litespisdrphycore_sr_out[22]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[16]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[20]), .C2(n1034), .ZN(n1052) );
  aoi22d1 U1973 ( .A1(n1035), .A2(mgmtsoc_litespisdrphycore_sr_out[23]), .B1(
        N3266), .B2(n186), .ZN(n1051) );
  oaim211d1 U1974 ( .C1(mgmtsoc_litespisdrphycore_sr_out[23]), .C2(n1040), .A(
        n1053), .B(n1054), .ZN(n4709) );
  aoi222d1 U1975 ( .A1(mgmtsoc_litespisdrphycore_sr_out[21]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[15]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[19]), .C2(n1034), .ZN(n1054) );
  aoi22d1 U1976 ( .A1(mgmtsoc_litespisdrphycore_sr_out[22]), .A2(n1035), .B1(
        N3265), .B2(n186), .ZN(n1053) );
  oaim211d1 U1977 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[22]), .A(
        n1055), .B(n1056), .ZN(n4710) );
  aoi222d1 U1978 ( .A1(mgmtsoc_litespisdrphycore_sr_out[20]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[14]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[18]), .C2(n1034), .ZN(n1056) );
  aoi22d1 U1979 ( .A1(mgmtsoc_litespisdrphycore_sr_out[21]), .A2(n1035), .B1(
        N3264), .B2(n186), .ZN(n1055) );
  oaim211d1 U1980 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[21]), .A(
        n1057), .B(n1058), .ZN(n4711) );
  aoi222d1 U1981 ( .A1(mgmtsoc_litespisdrphycore_sr_out[19]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[13]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[17]), .C2(n1034), .ZN(n1058) );
  aoi22d1 U1982 ( .A1(mgmtsoc_litespisdrphycore_sr_out[20]), .A2(n1035), .B1(
        N3263), .B2(n186), .ZN(n1057) );
  oaim211d1 U1983 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[20]), .A(
        n1059), .B(n1060), .ZN(n4712) );
  aoi222d1 U1984 ( .A1(mgmtsoc_litespisdrphycore_sr_out[18]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[12]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[16]), .C2(n1034), .ZN(n1060) );
  aoi22d1 U1985 ( .A1(mgmtsoc_litespisdrphycore_sr_out[19]), .A2(n1035), .B1(
        N3262), .B2(n186), .ZN(n1059) );
  oaim211d1 U1986 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[19]), .A(
        n1061), .B(n1062), .ZN(n4713) );
  aoi222d1 U1987 ( .A1(mgmtsoc_litespisdrphycore_sr_out[17]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[11]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[15]), .C2(n1034), .ZN(n1062) );
  aoi22d1 U1988 ( .A1(mgmtsoc_litespisdrphycore_sr_out[18]), .A2(n1035), .B1(
        N3261), .B2(n186), .ZN(n1061) );
  oaim211d1 U1989 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[18]), .A(
        n1063), .B(n1064), .ZN(n4714) );
  aoi222d1 U1990 ( .A1(mgmtsoc_litespisdrphycore_sr_out[16]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[10]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[14]), .C2(n1034), .ZN(n1064) );
  aoi22d1 U1991 ( .A1(mgmtsoc_litespisdrphycore_sr_out[17]), .A2(n1035), .B1(
        N3260), .B2(n186), .ZN(n1063) );
  oaim211d1 U1992 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[17]), .A(
        n1065), .B(n1066), .ZN(n4715) );
  aoi222d1 U1993 ( .A1(mgmtsoc_litespisdrphycore_sr_out[15]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[9]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[13]), .C2(n1034), .ZN(n1066) );
  aoi22d1 U1994 ( .A1(mgmtsoc_litespisdrphycore_sr_out[16]), .A2(n1035), .B1(
        N3259), .B2(n186), .ZN(n1065) );
  oaim211d1 U1995 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[16]), .A(
        n1067), .B(n1068), .ZN(n4716) );
  aoi222d1 U1996 ( .A1(mgmtsoc_litespisdrphycore_sr_out[14]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[8]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[12]), .C2(n1034), .ZN(n1068) );
  aoi22d1 U1997 ( .A1(mgmtsoc_litespisdrphycore_sr_out[15]), .A2(n1035), .B1(
        N3258), .B2(n185), .ZN(n1067) );
  oaim211d1 U1998 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[15]), .A(
        n1069), .B(n1070), .ZN(n4717) );
  aoi222d1 U1999 ( .A1(mgmtsoc_litespisdrphycore_sr_out[13]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[7]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[11]), .C2(n1034), .ZN(n1070) );
  aoi22d1 U2000 ( .A1(mgmtsoc_litespisdrphycore_sr_out[14]), .A2(n1035), .B1(
        N3257), .B2(n185), .ZN(n1069) );
  oaim211d1 U2001 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[14]), .A(
        n1071), .B(n1072), .ZN(n4718) );
  aoi222d1 U2002 ( .A1(mgmtsoc_litespisdrphycore_sr_out[12]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[6]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[10]), .C2(n1034), .ZN(n1072) );
  aoi22d1 U2003 ( .A1(mgmtsoc_litespisdrphycore_sr_out[13]), .A2(n1035), .B1(
        N3256), .B2(n185), .ZN(n1071) );
  oaim211d1 U2004 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[13]), .A(
        n1073), .B(n1074), .ZN(n4719) );
  aoi22d1 U2006 ( .A1(mgmtsoc_litespisdrphycore_sr_out[12]), .A2(n1035), .B1(
        N3255), .B2(n185), .ZN(n1073) );
  oaim211d1 U2007 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[12]), .A(
        n1075), .B(n1076), .ZN(n4720) );
  aoi22d1 U2009 ( .A1(mgmtsoc_litespisdrphycore_sr_out[11]), .A2(n1035), .B1(
        N3254), .B2(n185), .ZN(n1075) );
  oaim211d1 U2010 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[11]), .A(
        n1077), .B(n1078), .ZN(n4721) );
  aoi22d1 U2012 ( .A1(mgmtsoc_litespisdrphycore_sr_out[10]), .A2(n1035), .B1(
        N3253), .B2(n185), .ZN(n1077) );
  oaim211d1 U2013 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[10]), .A(
        n1079), .B(n1080), .ZN(n4722) );
  aoi22d1 U2015 ( .A1(mgmtsoc_litespisdrphycore_sr_out[9]), .A2(n1035), .B1(
        N3252), .B2(n185), .ZN(n1079) );
  oaim211d1 U2016 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[9]), .A(
        n1081), .B(n1082), .ZN(n4723) );
  aoi22d1 U2018 ( .A1(mgmtsoc_litespisdrphycore_sr_out[8]), .A2(n1035), .B1(
        N3251), .B2(n185), .ZN(n1081) );
  oaim211d1 U2019 ( .C1(n1040), .C2(mgmtsoc_litespisdrphycore_sr_out[8]), .A(
        n1083), .B(n1084), .ZN(n4724) );
  aoi22d1 U2022 ( .A1(mgmtsoc_litespisdrphycore_sr_out[7]), .A2(n1035), .B1(
        N3250), .B2(n185), .ZN(n1083) );
  oaim211d1 U2023 ( .C1(n1035), .C2(mgmtsoc_litespisdrphycore_sr_out[6]), .A(
        n1086), .B(n1087), .ZN(n4725) );
  aoi22d1 U2024 ( .A1(N3249), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[7]), .B2(n1040), .ZN(n1087) );
  aoi22d1 U2025 ( .A1(mgmtsoc_litespisdrphycore_sr_out[3]), .A2(n1034), .B1(
        mgmtsoc_litespisdrphycore_sr_out[5]), .B2(n1032), .ZN(n1086) );
  oaim211d1 U2026 ( .C1(n1035), .C2(mgmtsoc_litespisdrphycore_sr_out[5]), .A(
        n1088), .B(n1089), .ZN(n4726) );
  aoi22d1 U2027 ( .A1(N3248), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[6]), .B2(n1040), .ZN(n1089) );
  aoi22d1 U2028 ( .A1(mgmtsoc_litespisdrphycore_sr_out[2]), .A2(n1034), .B1(
        mgmtsoc_litespisdrphycore_sr_out[4]), .B2(n1032), .ZN(n1088) );
  oaim211d1 U2029 ( .C1(n1035), .C2(mgmtsoc_litespisdrphycore_sr_out[4]), .A(
        n1090), .B(n1091), .ZN(n4727) );
  aoi22d1 U2030 ( .A1(N3247), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[5]), .B2(n1040), .ZN(n1091) );
  aoi22d1 U2031 ( .A1(mgmtsoc_litespisdrphycore_sr_out[1]), .A2(n1034), .B1(
        mgmtsoc_litespisdrphycore_sr_out[3]), .B2(n1032), .ZN(n1090) );
  oaim211d1 U2032 ( .C1(n1035), .C2(mgmtsoc_litespisdrphycore_sr_out[3]), .A(
        n1092), .B(n1093), .ZN(n4728) );
  aoi22d1 U2033 ( .A1(N3246), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[4]), .B2(n1040), .ZN(n1093) );
  aoi22d1 U2034 ( .A1(mgmtsoc_litespisdrphycore_sr_out[0]), .A2(n1034), .B1(
        mgmtsoc_litespisdrphycore_sr_out[2]), .B2(n1032), .ZN(n1092) );
  oai221d1 U2037 ( .B1(n1095), .B2(n1096), .C1(n1094), .C2(n1097), .A(n1098), 
        .ZN(n4729) );
  aoi22d1 U2038 ( .A1(N3245), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[3]), .B2(n1040), .ZN(n1098) );
  inv0d0 U2039 ( .I(mgmtsoc_litespisdrphycore_sr_out[2]), .ZN(n1097) );
  oai221d1 U2040 ( .B1(n1095), .B2(n1099), .C1(n1094), .C2(n1096), .A(n1100), 
        .ZN(n4730) );
  aoi22d1 U2041 ( .A1(N3244), .A2(n185), .B1(
        mgmtsoc_litespisdrphycore_sr_out[2]), .B2(n1040), .ZN(n1100) );
  inv0d0 U2043 ( .I(n1032), .ZN(n1095) );
  oai222d1 U2045 ( .A1(n1101), .A2(n1102), .B1(n1094), .B2(n1099), .C1(n1028), 
        .C2(n1096), .ZN(n4731) );
  inv0d0 U2046 ( .I(mgmtsoc_litespisdrphycore_sr_out[1]), .ZN(n1096) );
  inv0d0 U2048 ( .I(N3243), .ZN(n1102) );
  oaim22d1 U2049 ( .A1(n1028), .A2(n1099), .B1(N3242), .B2(n186), .ZN(n4732)
         );
  inv0d0 U2050 ( .I(n1101), .ZN(n1036) );
  nd02d0 U2051 ( .A1(n1028), .A2(n1104), .ZN(n1101) );
  inv0d0 U2052 ( .I(mgmtsoc_litespisdrphycore_sr_out[0]), .ZN(n1099) );
  nd02d0 U2054 ( .A1(n1103), .A2(n489), .ZN(n1104) );
  nd04d0 U2055 ( .A1(n484), .A2(n482), .A3(n1106), .A4(n483), .ZN(n489) );
  inv0d0 U2056 ( .I(n1107), .ZN(n482) );
  inv0d0 U2057 ( .I(n1108), .ZN(n484) );
  oai21d1 U2058 ( .B1(n1109), .B2(n1110), .A(n1111), .ZN(n4733) );
  nd04d0 U2059 ( .A1(n487), .A2(n1110), .A3(n1109), .A4(n2383), .ZN(n1111) );
  oai21d1 U2060 ( .B1(n1112), .B2(n225), .A(n306), .ZN(n4734) );
  nd03d0 U2061 ( .A1(n306), .A2(n2384), .A3(litespi_tx_mux_sel), .ZN(n447) );
  nd03d0 U2062 ( .A1(n1113), .A2(n2384), .A3(\mgmtsoc_master_status_status[1] ), .ZN(n445) );
  oai22d1 U2063 ( .A1(n1114), .A2(n1115), .B1(n3503), .B2(n36), .ZN(n4735) );
  oai22d1 U2064 ( .A1(n3504), .A2(n1114), .B1(n3505), .B2(n37), .ZN(n4736) );
  oaim22d1 U2065 ( .A1(n3506), .A2(n35), .B1(
        mgmtsoc_port_master_user_port_sink_payload_width[2]), .B2(n1117), .ZN(
        n4737) );
  oai22d1 U2066 ( .A1(n1118), .A2(n1114), .B1(n3507), .B2(n36), .ZN(n4738) );
  oaim22d1 U2067 ( .A1(n3508), .A2(n35), .B1(
        mgmtsoc_port_master_user_port_sink_payload_width[0]), .B2(n1117), .ZN(
        n4739) );
  oai22d1 U2068 ( .A1(n3509), .A2(n1114), .B1(n3510), .B2(n37), .ZN(n4740) );
  oai22d1 U2069 ( .A1(n3511), .A2(n1114), .B1(n3512), .B2(n36), .ZN(n4741) );
  oai22d1 U2070 ( .A1(n3513), .A2(n1114), .B1(n3514), .B2(n37), .ZN(n4742) );
  oai22d1 U2071 ( .A1(n3515), .A2(n1114), .B1(n3516), .B2(n36), .ZN(n4743) );
  oai22d1 U2072 ( .A1(n3517), .A2(n1114), .B1(n3518), .B2(n37), .ZN(n4744) );
  oai22d1 U2073 ( .A1(n3519), .A2(n1114), .B1(n3520), .B2(n36), .ZN(n4745) );
  oai22d1 U2074 ( .A1(n3521), .A2(n1114), .B1(n846), .B2(n37), .ZN(n4746) );
  oai22d1 U2075 ( .A1(n3522), .A2(n1114), .B1(n847), .B2(n36), .ZN(n4747) );
  oai22d1 U2076 ( .A1(n3523), .A2(n1114), .B1(n848), .B2(n37), .ZN(n4748) );
  oai22d1 U2077 ( .A1(n3524), .A2(n1114), .B1(n849), .B2(n36), .ZN(n4749) );
  oai22d1 U2078 ( .A1(n3525), .A2(n1114), .B1(n850), .B2(n37), .ZN(n4750) );
  oai22d1 U2079 ( .A1(n3526), .A2(n1114), .B1(n851), .B2(n36), .ZN(n4751) );
  oai22d1 U2080 ( .A1(n3527), .A2(n1114), .B1(n852), .B2(n37), .ZN(n4752) );
  oai22d1 U2081 ( .A1(n3528), .A2(n1114), .B1(n853), .B2(n36), .ZN(n4753) );
  oai22d1 U2082 ( .A1(n3529), .A2(n1114), .B1(n854), .B2(n37), .ZN(n4754) );
  oai22d1 U2083 ( .A1(n3530), .A2(n1114), .B1(n855), .B2(n36), .ZN(n4755) );
  oai22d1 U2084 ( .A1(n3531), .A2(n1114), .B1(n856), .B2(n37), .ZN(n4756) );
  oai22d1 U2085 ( .A1(n3532), .A2(n1114), .B1(n857), .B2(n36), .ZN(n4757) );
  oai22d1 U2086 ( .A1(n3533), .A2(n1114), .B1(n858), .B2(n37), .ZN(n4758) );
  oai22d1 U2087 ( .A1(n3534), .A2(n1114), .B1(n859), .B2(n36), .ZN(n4759) );
  oai22d1 U2088 ( .A1(n3535), .A2(n1114), .B1(n860), .B2(n37), .ZN(n4760) );
  oai22d1 U2089 ( .A1(n3536), .A2(n1114), .B1(n861), .B2(n36), .ZN(n4761) );
  oai22d1 U2090 ( .A1(n3537), .A2(n1114), .B1(n862), .B2(n37), .ZN(n4762) );
  oai22d1 U2091 ( .A1(n3538), .A2(n1114), .B1(n863), .B2(n36), .ZN(n4763) );
  oai22d1 U2092 ( .A1(n3539), .A2(n1114), .B1(n864), .B2(n37), .ZN(n4764) );
  oai22d1 U2093 ( .A1(n3540), .A2(n1114), .B1(n865), .B2(n36), .ZN(n4765) );
  oai22d1 U2094 ( .A1(n3541), .A2(n1114), .B1(n866), .B2(n35), .ZN(n4766) );
  oai22d1 U2095 ( .A1(n3542), .A2(n1114), .B1(n867), .B2(n35), .ZN(n4767) );
  oai22d1 U2096 ( .A1(n3543), .A2(n1114), .B1(n868), .B2(n35), .ZN(n4768) );
  oai22d1 U2097 ( .A1(n3544), .A2(n1114), .B1(n869), .B2(n35), .ZN(n4769) );
  oai22d1 U2098 ( .A1(n3545), .A2(n1114), .B1(n366), .B2(n35), .ZN(n4770) );
  oai22d1 U2099 ( .A1(n3546), .A2(n1114), .B1(n334), .B2(n35), .ZN(n4771) );
  oai22d1 U2100 ( .A1(n3547), .A2(n1114), .B1(n329), .B2(n35), .ZN(n4772) );
  oai22d1 U2101 ( .A1(n3548), .A2(n1114), .B1(n357), .B2(n35), .ZN(n4773) );
  oai22d1 U2102 ( .A1(n3549), .A2(n1114), .B1(n345), .B2(n35), .ZN(n4774) );
  oai22d1 U2103 ( .A1(n3550), .A2(n1114), .B1(n564), .B2(n35), .ZN(n4775) );
  oai22d1 U2104 ( .A1(n3551), .A2(n1114), .B1(n378), .B2(n35), .ZN(n4776) );
  oai22d1 U2105 ( .A1(n1117), .A2(n406), .B1(n3552), .B2(n1114), .ZN(n4777) );
  inv0d0 U2106 ( .I(n1114), .ZN(n1117) );
  oai31d1 U2107 ( .B1(n35), .B2(n871), .B3(n1119), .A(n1114), .ZN(n4778) );
  aor221d1 U2110 ( .B1(flash_cs_n), .B2(n1121), .C1(
        mgmtsoc_litespisdrphycore_count[0]), .C2(
        mgmtsoc_litespisdrphycore_count[1]), .A(n1122), .Z(n4779) );
  nr02d0 U2111 ( .A1(n1123), .A2(n1122), .ZN(n4780) );
  aoi22d1 U2112 ( .A1(mgmtsoc_litespisdrphycore_count[2]), .A2(n1124), .B1(
        n1125), .B2(flash_cs_n), .ZN(n1123) );
  oai21d1 U2113 ( .B1(mgmtsoc_litespisdrphycore_count[0]), .B2(n1126), .A(
        n1127), .ZN(n4781) );
  inv0d0 U2114 ( .I(flash_cs_n), .ZN(n1126) );
  oai21d1 U2115 ( .B1(n3553), .B2(n1125), .A(n1127), .ZN(n4782) );
  inv0d0 U2116 ( .I(n1122), .ZN(n1127) );
  nd02d0 U2117 ( .A1(n1128), .A2(n2381), .ZN(n1122) );
  oai22d1 U2118 ( .A1(n3222), .A2(n403), .B1(litespi_tx_mux_sel), .B2(n1129), 
        .ZN(n1128) );
  oai21d1 U2119 ( .B1(n402), .B2(n1130), .A(n1131), .ZN(n4783) );
  nd03d0 U2120 ( .A1(n402), .A2(n2384), .A3(n1130), .ZN(n1131) );
  aor311d1 U2121 ( .C1(n403), .C2(n1132), .C3(n1129), .A(n2333), .B(n1133), 
        .Z(n1130) );
  nr03d0 U2122 ( .A1(n1132), .A2(n1129), .A3(n403), .ZN(n1133) );
  oan211d1 U2123 ( .C1(n1134), .C2(N998), .B(mgmtsoc_litespimmap_burst_cs), 
        .A(n1135), .ZN(n1129) );
  aor222d1 U2124 ( .A1(n1136), .A2(mprj_adr_o[31]), .B1(
        mgmtsoc_litespimmap_burst_adr[29]), .B2(n162), .C1(N1426), .C2(n189), 
        .Z(n4784) );
  aor222d1 U2125 ( .A1(n1136), .A2(mprj_adr_o[30]), .B1(
        mgmtsoc_litespimmap_burst_adr[28]), .B2(n161), .C1(N1425), .C2(n189), 
        .Z(n4785) );
  aor222d1 U2126 ( .A1(n1136), .A2(mprj_adr_o[29]), .B1(
        mgmtsoc_litespimmap_burst_adr[27]), .B2(n154), .C1(N1424), .C2(n189), 
        .Z(n4786) );
  aor222d1 U2127 ( .A1(n1136), .A2(mprj_adr_o[28]), .B1(
        mgmtsoc_litespimmap_burst_adr[26]), .B2(n162), .C1(N1423), .C2(n189), 
        .Z(n4787) );
  aor222d1 U2128 ( .A1(n1136), .A2(mprj_adr_o[27]), .B1(
        mgmtsoc_litespimmap_burst_adr[25]), .B2(n161), .C1(N1422), .C2(n189), 
        .Z(n4788) );
  aor222d1 U2129 ( .A1(n1136), .A2(mprj_adr_o[26]), .B1(
        mgmtsoc_litespimmap_burst_adr[24]), .B2(n154), .C1(N1421), .C2(n189), 
        .Z(n4789) );
  aor222d1 U2130 ( .A1(n1136), .A2(mprj_adr_o[25]), .B1(
        mgmtsoc_litespimmap_burst_adr[23]), .B2(n162), .C1(N1420), .C2(n189), 
        .Z(n4790) );
  aor222d1 U2131 ( .A1(n1136), .A2(mprj_adr_o[24]), .B1(
        mgmtsoc_litespimmap_burst_adr[22]), .B2(n161), .C1(N1419), .C2(n189), 
        .Z(n4791) );
  aor222d1 U2132 ( .A1(n1136), .A2(mprj_adr_o[23]), .B1(
        mgmtsoc_litespimmap_burst_adr[21]), .B2(n154), .C1(N1418), .C2(n189), 
        .Z(n4792) );
  aor222d1 U2133 ( .A1(n1136), .A2(mprj_adr_o[22]), .B1(
        mgmtsoc_litespimmap_burst_adr[20]), .B2(n162), .C1(N1417), .C2(n189), 
        .Z(n4793) );
  aor222d1 U2134 ( .A1(n1136), .A2(mprj_adr_o[21]), .B1(
        mgmtsoc_litespimmap_burst_adr[19]), .B2(n161), .C1(N1416), .C2(n189), 
        .Z(n4794) );
  aor222d1 U2135 ( .A1(n1136), .A2(mprj_adr_o[20]), .B1(
        mgmtsoc_litespimmap_burst_adr[18]), .B2(n154), .C1(N1415), .C2(n189), 
        .Z(n4795) );
  aor222d1 U2136 ( .A1(n1136), .A2(mprj_adr_o[19]), .B1(
        mgmtsoc_litespimmap_burst_adr[17]), .B2(n162), .C1(N1414), .C2(n189), 
        .Z(n4796) );
  aor222d1 U2137 ( .A1(n1136), .A2(mprj_adr_o[18]), .B1(
        mgmtsoc_litespimmap_burst_adr[16]), .B2(n161), .C1(N1413), .C2(n189), 
        .Z(n4797) );
  aor222d1 U2138 ( .A1(n1136), .A2(mprj_adr_o[17]), .B1(
        mgmtsoc_litespimmap_burst_adr[15]), .B2(n154), .C1(N1412), .C2(n189), 
        .Z(n4798) );
  aor222d1 U2139 ( .A1(n1136), .A2(mprj_adr_o[16]), .B1(
        mgmtsoc_litespimmap_burst_adr[14]), .B2(n162), .C1(N1411), .C2(n189), 
        .Z(n4799) );
  aor222d1 U2140 ( .A1(n1136), .A2(mprj_adr_o[15]), .B1(
        mgmtsoc_litespimmap_burst_adr[13]), .B2(n161), .C1(N1410), .C2(n188), 
        .Z(n4800) );
  aor222d1 U2141 ( .A1(n1136), .A2(mprj_adr_o[14]), .B1(
        mgmtsoc_litespimmap_burst_adr[12]), .B2(n154), .C1(N1409), .C2(n188), 
        .Z(n4801) );
  aor222d1 U2142 ( .A1(n1136), .A2(mprj_adr_o[13]), .B1(
        mgmtsoc_litespimmap_burst_adr[11]), .B2(n162), .C1(N1408), .C2(n188), 
        .Z(n4802) );
  aor222d1 U2143 ( .A1(n1136), .A2(mprj_adr_o[12]), .B1(
        mgmtsoc_litespimmap_burst_adr[10]), .B2(n161), .C1(N1407), .C2(n188), 
        .Z(n4803) );
  aor222d1 U2144 ( .A1(n1136), .A2(mprj_adr_o[11]), .B1(
        mgmtsoc_litespimmap_burst_adr[9]), .B2(n154), .C1(N1406), .C2(n188), 
        .Z(n4804) );
  aor222d1 U2145 ( .A1(n1136), .A2(mprj_adr_o[10]), .B1(
        mgmtsoc_litespimmap_burst_adr[8]), .B2(n162), .C1(N1405), .C2(n188), 
        .Z(n4805) );
  aor222d1 U2146 ( .A1(n1136), .A2(mprj_adr_o[9]), .B1(
        mgmtsoc_litespimmap_burst_adr[7]), .B2(n161), .C1(N1404), .C2(n188), 
        .Z(n4806) );
  aor222d1 U2147 ( .A1(n1136), .A2(mprj_adr_o[8]), .B1(
        mgmtsoc_litespimmap_burst_adr[6]), .B2(n154), .C1(N1403), .C2(n188), 
        .Z(n4807) );
  aor222d1 U2148 ( .A1(n1136), .A2(mprj_adr_o[7]), .B1(
        mgmtsoc_litespimmap_burst_adr[5]), .B2(n162), .C1(N1402), .C2(n188), 
        .Z(n4808) );
  aor222d1 U2149 ( .A1(n1136), .A2(mprj_adr_o[6]), .B1(
        mgmtsoc_litespimmap_burst_adr[4]), .B2(n161), .C1(N1401), .C2(n188), 
        .Z(n4809) );
  aor222d1 U2150 ( .A1(n1136), .A2(mprj_adr_o[5]), .B1(
        mgmtsoc_litespimmap_burst_adr[3]), .B2(n154), .C1(N1400), .C2(n188), 
        .Z(n4810) );
  aoi211d1 U2154 ( .C1(n1139), .C2(n1140), .A(n1141), .B(n188), .ZN(n1137) );
  inv0d0 U2155 ( .I(n1142), .ZN(n1138) );
  an02d0 U2157 ( .A1(N3975), .A2(n1146), .Z(n4814) );
  an02d0 U2158 ( .A1(N3976), .A2(n1146), .Z(n4815) );
  an02d0 U2159 ( .A1(N3977), .A2(n1146), .Z(n4816) );
  an02d0 U2160 ( .A1(N3978), .A2(n1146), .Z(n4817) );
  an02d0 U2161 ( .A1(N3979), .A2(n1146), .Z(n4818) );
  nd12d0 U2162 ( .A1(N3980), .A2(n1146), .ZN(n4819) );
  an02d0 U2163 ( .A1(N3981), .A2(n1146), .Z(n4820) );
  an02d0 U2164 ( .A1(N3982), .A2(n1146), .Z(n4821) );
  nd12d0 U2165 ( .A1(N3983), .A2(n1146), .ZN(n4822) );
  an02d0 U2166 ( .A1(N3984), .A2(n1146), .Z(n4823) );
  an02d0 U2167 ( .A1(N3985), .A2(n1146), .Z(n4824) );
  an02d0 U2168 ( .A1(N3986), .A2(n1146), .Z(n4825) );
  an02d0 U2169 ( .A1(N3987), .A2(n1146), .Z(n4826) );
  nd12d0 U2170 ( .A1(N3988), .A2(n1146), .ZN(n4827) );
  an02d0 U2171 ( .A1(N3989), .A2(n1146), .Z(n4828) );
  nd12d0 U2172 ( .A1(N3990), .A2(n1146), .ZN(n4829) );
  nd12d0 U2173 ( .A1(N3991), .A2(n1146), .ZN(n4830) );
  nd12d0 U2174 ( .A1(N3992), .A2(n1146), .ZN(n4831) );
  an02d0 U2175 ( .A1(N3974), .A2(n1146), .Z(n4832) );
  nd12d0 U2176 ( .A1(N3993), .A2(n1146), .ZN(n4833) );
  oai221d1 U2178 ( .B1(n1148), .B2(n1149), .C1(n3554), .C2(n1150), .A(n1151), 
        .ZN(n4834) );
  aoi221d1 U2179 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[31]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[23]), .A(n1154), .ZN(n1148) );
  oai22d1 U2180 ( .A1(n3556), .A2(n1155), .B1(n3555), .B2(n1156), .ZN(n1154)
         );
  oai222d1 U2181 ( .A1(n3557), .A2(n1150), .B1(n1157), .B2(n1149), .C1(n3554), 
        .C2(n1151), .ZN(n4835) );
  aoi221d1 U2182 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[30]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[22]), .A(n1158), .ZN(n1157) );
  oai22d1 U2183 ( .A1(n3559), .A2(n1155), .B1(n3558), .B2(n1156), .ZN(n1158)
         );
  oai222d1 U2184 ( .A1(n3560), .A2(n1150), .B1(n1159), .B2(n1149), .C1(n3557), 
        .C2(n1151), .ZN(n4836) );
  aoi221d1 U2185 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[29]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[21]), .A(n1160), .ZN(n1159) );
  oai22d1 U2186 ( .A1(n3562), .A2(n1155), .B1(n3561), .B2(n1156), .ZN(n1160)
         );
  oai222d1 U2187 ( .A1(n3563), .A2(n1150), .B1(n1161), .B2(n1149), .C1(n3560), 
        .C2(n1151), .ZN(n4837) );
  aoi221d1 U2188 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[28]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[20]), .A(n1162), .ZN(n1161) );
  oai22d1 U2189 ( .A1(n3565), .A2(n1155), .B1(n3564), .B2(n1156), .ZN(n1162)
         );
  oai222d1 U2190 ( .A1(n3566), .A2(n1150), .B1(n1163), .B2(n1149), .C1(n3563), 
        .C2(n1151), .ZN(n4838) );
  aoi221d1 U2191 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[27]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[19]), .A(n1164), .ZN(n1163) );
  oai22d1 U2192 ( .A1(n3568), .A2(n1155), .B1(n3567), .B2(n1156), .ZN(n1164)
         );
  oai222d1 U2193 ( .A1(n3569), .A2(n1150), .B1(n1165), .B2(n1149), .C1(n3566), 
        .C2(n1151), .ZN(n4839) );
  aoi221d1 U2194 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[26]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[18]), .A(n1166), .ZN(n1165) );
  oai22d1 U2195 ( .A1(n3571), .A2(n1155), .B1(n3570), .B2(n1156), .ZN(n1166)
         );
  oai222d1 U2196 ( .A1(n3572), .A2(n1150), .B1(n1167), .B2(n1149), .C1(n3569), 
        .C2(n1151), .ZN(n4840) );
  aoi221d1 U2197 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[25]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[17]), .A(n1168), .ZN(n1167) );
  oai22d1 U2198 ( .A1(n3574), .A2(n1155), .B1(n3573), .B2(n1156), .ZN(n1168)
         );
  aor311d1 U2199 ( .C1(dbg_uart_tx_tick), .C2(
        uartwishbonebridge_rs232phytx_state), .C3(\dbg_uart_tx_data[0] ), .A(
        n2333), .B(n1169), .Z(n4841) );
  oai22d1 U2200 ( .A1(uartwishbonebridge_rs232phytx_state), .A2(n1170), .B1(
        n50), .B2(n1171), .ZN(n1169) );
  inv0d0 U2201 ( .I(dbg_uart_dbg_uart_tx), .ZN(n50) );
  oai222d1 U2202 ( .A1(n1150), .A2(n1172), .B1(n1173), .B2(n1149), .C1(n3572), 
        .C2(n1151), .ZN(n4842) );
  nd12d0 U2203 ( .A1(n1174), .A2(n1150), .ZN(n1149) );
  aoi221d1 U2204 ( .B1(n1152), .B2(dbg_uart_wishbone_dat_w[24]), .C1(n1153), 
        .C2(dbg_uart_wishbone_dat_w[16]), .A(n1175), .ZN(n1173) );
  oai22d1 U2205 ( .A1(n3576), .A2(n1155), .B1(n3575), .B2(n1156), .ZN(n1175)
         );
  nr02d0 U2206 ( .A1(dbg_uart_bytes_count[0]), .A2(dbg_uart_bytes_count[1]), 
        .ZN(n1152) );
  inv0d0 U2207 ( .I(\dbg_uart_tx_data[0] ), .ZN(n1172) );
  aor221d1 U2208 ( .B1(n1176), .B2(n1170), .C1(
        uartwishbonebridge_rs232phytx_state), .C2(dbg_uart_tx_tick), .A(n2335), 
        .Z(n1150) );
  oai222d1 U2209 ( .A1(n1177), .A2(n174), .B1(n1179), .B2(n177), .C1(n152), 
        .C2(n1182), .ZN(n4843) );
  inv0d0 U2210 ( .I(mgmtsoc_ibus_ibus_dat_r[30]), .ZN(n1182) );
  oai222d1 U2211 ( .A1(n1183), .A2(n174), .B1(n1184), .B2(n177), .C1(n152), 
        .C2(n1185), .ZN(n4844) );
  inv0d0 U2212 ( .I(mgmtsoc_ibus_ibus_dat_r[29]), .ZN(n1185) );
  oai222d1 U2213 ( .A1(n1186), .A2(n174), .B1(n1187), .B2(n177), .C1(n152), 
        .C2(n1188), .ZN(n4845) );
  inv0d0 U2214 ( .I(mgmtsoc_ibus_ibus_dat_r[28]), .ZN(n1188) );
  oai222d1 U2215 ( .A1(n1189), .A2(n174), .B1(n1190), .B2(n177), .C1(n152), 
        .C2(n1191), .ZN(n4846) );
  inv0d0 U2216 ( .I(mgmtsoc_ibus_ibus_dat_r[27]), .ZN(n1191) );
  oai222d1 U2217 ( .A1(n1192), .A2(n174), .B1(n1193), .B2(n177), .C1(n152), 
        .C2(n1194), .ZN(n4847) );
  inv0d0 U2218 ( .I(mgmtsoc_ibus_ibus_dat_r[26]), .ZN(n1194) );
  oai222d1 U2219 ( .A1(n1195), .A2(n174), .B1(n1196), .B2(n177), .C1(n152), 
        .C2(n1197), .ZN(n4848) );
  inv0d0 U2220 ( .I(mgmtsoc_ibus_ibus_dat_r[25]), .ZN(n1197) );
  oai222d1 U2221 ( .A1(n1198), .A2(n174), .B1(n1199), .B2(n177), .C1(n152), 
        .C2(n1200), .ZN(n4849) );
  inv0d0 U2222 ( .I(mgmtsoc_ibus_ibus_dat_r[24]), .ZN(n1200) );
  oai222d1 U2223 ( .A1(n3555), .A2(n174), .B1(n1201), .B2(n177), .C1(n152), 
        .C2(n1202), .ZN(n4850) );
  inv0d0 U2224 ( .I(mgmtsoc_ibus_ibus_dat_r[23]), .ZN(n1202) );
  oai222d1 U2225 ( .A1(n3558), .A2(n174), .B1(n1177), .B2(n177), .C1(n152), 
        .C2(n1203), .ZN(n4851) );
  inv0d0 U2226 ( .I(mgmtsoc_ibus_ibus_dat_r[22]), .ZN(n1203) );
  oai222d1 U2227 ( .A1(n3561), .A2(n174), .B1(n1183), .B2(n177), .C1(n152), 
        .C2(n1204), .ZN(n4852) );
  inv0d0 U2228 ( .I(mgmtsoc_ibus_ibus_dat_r[21]), .ZN(n1204) );
  oai222d1 U2229 ( .A1(n3564), .A2(n174), .B1(n1186), .B2(n177), .C1(n152), 
        .C2(n1205), .ZN(n4853) );
  inv0d0 U2230 ( .I(mgmtsoc_ibus_ibus_dat_r[20]), .ZN(n1205) );
  oai222d1 U2231 ( .A1(n3567), .A2(n174), .B1(n1189), .B2(n177), .C1(n152), 
        .C2(n1206), .ZN(n4854) );
  inv0d0 U2232 ( .I(mgmtsoc_ibus_ibus_dat_r[19]), .ZN(n1206) );
  oai222d1 U2233 ( .A1(n3570), .A2(n174), .B1(n1192), .B2(n177), .C1(n152), 
        .C2(n1207), .ZN(n4855) );
  inv0d0 U2234 ( .I(mgmtsoc_ibus_ibus_dat_r[18]), .ZN(n1207) );
  oai222d1 U2235 ( .A1(n3573), .A2(n174), .B1(n1195), .B2(n177), .C1(n152), 
        .C2(n1208), .ZN(n4856) );
  inv0d0 U2236 ( .I(mgmtsoc_ibus_ibus_dat_r[17]), .ZN(n1208) );
  oai222d1 U2237 ( .A1(n3575), .A2(n174), .B1(n1198), .B2(n177), .C1(n152), 
        .C2(n1209), .ZN(n4857) );
  inv0d0 U2238 ( .I(mgmtsoc_ibus_ibus_dat_r[16]), .ZN(n1209) );
  oai222d1 U2239 ( .A1(n3556), .A2(n174), .B1(n3555), .B2(n177), .C1(n152), 
        .C2(n1210), .ZN(n4858) );
  inv0d0 U2240 ( .I(mgmtsoc_ibus_ibus_dat_r[15]), .ZN(n1210) );
  oai222d1 U2241 ( .A1(n3559), .A2(n173), .B1(n3558), .B2(n176), .C1(n151), 
        .C2(n1211), .ZN(n4859) );
  inv0d0 U2242 ( .I(mgmtsoc_ibus_ibus_dat_r[14]), .ZN(n1211) );
  oai222d1 U2243 ( .A1(n3562), .A2(n173), .B1(n3561), .B2(n176), .C1(n151), 
        .C2(n1212), .ZN(n4860) );
  inv0d0 U2244 ( .I(mgmtsoc_ibus_ibus_dat_r[13]), .ZN(n1212) );
  oai222d1 U2245 ( .A1(n3565), .A2(n173), .B1(n3564), .B2(n176), .C1(n151), 
        .C2(n1213), .ZN(n4861) );
  inv0d0 U2246 ( .I(mgmtsoc_ibus_ibus_dat_r[12]), .ZN(n1213) );
  oai222d1 U2247 ( .A1(n3568), .A2(n173), .B1(n3567), .B2(n176), .C1(n151), 
        .C2(n1214), .ZN(n4862) );
  inv0d0 U2248 ( .I(mgmtsoc_ibus_ibus_dat_r[11]), .ZN(n1214) );
  oai222d1 U2249 ( .A1(n3571), .A2(n173), .B1(n3570), .B2(n176), .C1(n151), 
        .C2(n1215), .ZN(n4863) );
  inv0d0 U2250 ( .I(mgmtsoc_ibus_ibus_dat_r[10]), .ZN(n1215) );
  oai222d1 U2251 ( .A1(n3574), .A2(n173), .B1(n3573), .B2(n176), .C1(n151), 
        .C2(n1216), .ZN(n4864) );
  inv0d0 U2252 ( .I(mgmtsoc_ibus_ibus_dat_r[9]), .ZN(n1216) );
  oai222d1 U2253 ( .A1(n3576), .A2(n173), .B1(n3575), .B2(n176), .C1(n151), 
        .C2(n1217), .ZN(n4865) );
  inv0d0 U2254 ( .I(mgmtsoc_ibus_ibus_dat_r[8]), .ZN(n1217) );
  oai222d1 U2255 ( .A1(n173), .A2(n1218), .B1(n3556), .B2(n176), .C1(n151), 
        .C2(n1219), .ZN(n4866) );
  inv0d0 U2256 ( .I(mgmtsoc_ibus_ibus_dat_r[7]), .ZN(n1219) );
  oai222d1 U2257 ( .A1(n173), .A2(n1220), .B1(n3559), .B2(n176), .C1(n151), 
        .C2(n1221), .ZN(n4867) );
  inv0d0 U2258 ( .I(mgmtsoc_ibus_ibus_dat_r[6]), .ZN(n1221) );
  oai222d1 U2259 ( .A1(n173), .A2(n1222), .B1(n3562), .B2(n176), .C1(n151), 
        .C2(n1223), .ZN(n4868) );
  inv0d0 U2260 ( .I(mgmtsoc_ibus_ibus_dat_r[5]), .ZN(n1223) );
  oai222d1 U2261 ( .A1(n173), .A2(n1224), .B1(n3565), .B2(n176), .C1(n151), 
        .C2(n1225), .ZN(n4869) );
  inv0d0 U2262 ( .I(mgmtsoc_ibus_ibus_dat_r[4]), .ZN(n1225) );
  oai222d1 U2263 ( .A1(n173), .A2(n1226), .B1(n3568), .B2(n176), .C1(n151), 
        .C2(n1227), .ZN(n4870) );
  inv0d0 U2264 ( .I(mgmtsoc_ibus_ibus_dat_r[3]), .ZN(n1227) );
  oai222d1 U2265 ( .A1(n173), .A2(n1228), .B1(n3571), .B2(n176), .C1(n151), 
        .C2(n1229), .ZN(n4871) );
  inv0d0 U2266 ( .I(mgmtsoc_ibus_ibus_dat_r[2]), .ZN(n1229) );
  oai222d1 U2267 ( .A1(n173), .A2(n1230), .B1(n3574), .B2(n176), .C1(n151), 
        .C2(n1231), .ZN(n4872) );
  inv0d0 U2268 ( .I(mgmtsoc_ibus_ibus_dat_r[1]), .ZN(n1231) );
  oai222d1 U2269 ( .A1(n173), .A2(n1232), .B1(n3576), .B2(n176), .C1(n151), 
        .C2(n1233), .ZN(n4873) );
  inv0d0 U2270 ( .I(mgmtsoc_ibus_ibus_dat_r[0]), .ZN(n1233) );
  aor222d1 U2271 ( .A1(n1234), .A2(dbg_uart_wishbone_adr[22]), .B1(
        dbg_uart_address[30]), .B2(n1235), .C1(N2386), .C2(n1236), .Z(n4874)
         );
  oai22d1 U2272 ( .A1(n3577), .A2(n91), .B1(n854), .B2(n1238), .ZN(n4875) );
  oai22d1 U2273 ( .A1(n3578), .A2(n90), .B1(n855), .B2(n1238), .ZN(n4876) );
  oai22d1 U2274 ( .A1(n3579), .A2(n92), .B1(n856), .B2(n1238), .ZN(n4877) );
  oai22d1 U2275 ( .A1(n3580), .A2(n91), .B1(n857), .B2(n1238), .ZN(n4878) );
  oai22d1 U2276 ( .A1(n3581), .A2(n90), .B1(n858), .B2(n1238), .ZN(n4879) );
  oai22d1 U2277 ( .A1(n3582), .A2(n92), .B1(n859), .B2(n1238), .ZN(n4880) );
  oai22d1 U2278 ( .A1(n3583), .A2(n91), .B1(n860), .B2(n1238), .ZN(n4881) );
  oai22d1 U2279 ( .A1(n3503), .A2(n90), .B1(n861), .B2(n1238), .ZN(n4882) );
  oai22d1 U2280 ( .A1(n3584), .A2(n92), .B1(n862), .B2(n1238), .ZN(n4883) );
  oai22d1 U2281 ( .A1(n3585), .A2(n91), .B1(n863), .B2(n1238), .ZN(n4884) );
  oai22d1 U2282 ( .A1(n3586), .A2(n90), .B1(n864), .B2(n1238), .ZN(n4885) );
  oai22d1 U2283 ( .A1(n3587), .A2(n92), .B1(n865), .B2(n1238), .ZN(n4886) );
  oai22d1 U2284 ( .A1(n3505), .A2(n91), .B1(n866), .B2(n1238), .ZN(n4887) );
  oai22d1 U2285 ( .A1(n3506), .A2(n90), .B1(n867), .B2(n1238), .ZN(n4888) );
  oai22d1 U2286 ( .A1(n3507), .A2(n92), .B1(n868), .B2(n1238), .ZN(n4889) );
  oai22d1 U2287 ( .A1(n3508), .A2(n91), .B1(n869), .B2(n1238), .ZN(n4890) );
  oai22d1 U2288 ( .A1(n3588), .A2(n90), .B1(n369), .B2(n1238), .ZN(n4891) );
  oai22d1 U2289 ( .A1(n3589), .A2(n92), .B1(n333), .B2(n1238), .ZN(n4892) );
  oai22d1 U2290 ( .A1(n3510), .A2(n91), .B1(n322), .B2(n1238), .ZN(n4893) );
  oai22d1 U2291 ( .A1(n3512), .A2(n90), .B1(n356), .B2(n1238), .ZN(n4894) );
  oai22d1 U2292 ( .A1(n3514), .A2(n92), .B1(n344), .B2(n1238), .ZN(n4895) );
  oai22d1 U2293 ( .A1(n3516), .A2(n91), .B1(n564), .B2(n1238), .ZN(n4896) );
  oai22d1 U2294 ( .A1(n3518), .A2(n90), .B1(n381), .B2(n1238), .ZN(n4897) );
  oai22d1 U2296 ( .A1(n1239), .A2(n414), .B1(n3520), .B2(n92), .ZN(n4898) );
  inv0d0 U2297 ( .I(n91), .ZN(n1239) );
  oai21d1 U2298 ( .B1(n871), .B2(n1240), .A(n2369), .ZN(n1237) );
  oai22d1 U2299 ( .A1(n405), .A2(n1241), .B1(n1242), .B2(n1243), .ZN(n4899) );
  nd02d0 U2300 ( .A1(n1132), .A2(n2381), .ZN(n1243) );
  inv0d0 U2301 ( .I(n1241), .ZN(n1242) );
  nd03d0 U2302 ( .A1(n1244), .A2(n946), .A3(n1245), .ZN(n1241) );
  oai22d1 U2303 ( .A1(n3590), .A2(n1246), .B1(n368), .B2(n1247), .ZN(n4900) );
  oai22d1 U2304 ( .A1(n3591), .A2(n1246), .B1(n332), .B2(n1247), .ZN(n4901) );
  oai22d1 U2305 ( .A1(n3592), .A2(n1246), .B1(n321), .B2(n1247), .ZN(n4902) );
  oai22d1 U2306 ( .A1(n1246), .A2(n1248), .B1(n355), .B2(n1247), .ZN(n4903) );
  oai22d1 U2307 ( .A1(n1246), .A2(n1249), .B1(n343), .B2(n1247), .ZN(n4904) );
  oai22d1 U2308 ( .A1(n3593), .A2(n1246), .B1(n564), .B2(n1247), .ZN(n4905) );
  oai22d1 U2309 ( .A1(n3594), .A2(n1246), .B1(n380), .B2(n1247), .ZN(n4906) );
  nd02d0 U2310 ( .A1(n2375), .A2(n1246), .ZN(n1247) );
  oai22d1 U2311 ( .A1(n1250), .A2(n415), .B1(n3595), .B2(n1246), .ZN(n4907) );
  inv0d0 U2312 ( .I(n1246), .ZN(n1250) );
  oai21d1 U2313 ( .B1(n871), .B2(n1251), .A(n2369), .ZN(n1246) );
  oai22d1 U2314 ( .A1(n3596), .A2(n237), .B1(n846), .B2(n9), .ZN(n4908) );
  oai22d1 U2316 ( .A1(n3597), .A2(n237), .B1(n847), .B2(n9), .ZN(n4909) );
  oai22d1 U2318 ( .A1(n3598), .A2(n237), .B1(n848), .B2(n9), .ZN(n4910) );
  oai221d1 U2320 ( .B1(n1255), .B2(n849), .C1(n3599), .C2(n237), .A(n2372), 
        .ZN(n4911) );
  oai22d1 U2322 ( .A1(n3600), .A2(n237), .B1(n850), .B2(n9), .ZN(n4912) );
  oai22d1 U2324 ( .A1(n3601), .A2(n237), .B1(n851), .B2(n9), .ZN(n4913) );
  oai221d1 U2326 ( .B1(n1255), .B2(n852), .C1(n3602), .C2(n237), .A(n2373), 
        .ZN(n4914) );
  oai22d1 U2328 ( .A1(n3603), .A2(n237), .B1(n853), .B2(n9), .ZN(n4915) );
  oai22d1 U2330 ( .A1(n3604), .A2(n236), .B1(n854), .B2(n9), .ZN(n4916) );
  oai22d1 U2332 ( .A1(n3605), .A2(n236), .B1(n855), .B2(n9), .ZN(n4917) );
  oai221d1 U2334 ( .B1(n1255), .B2(n856), .C1(n3606), .C2(n237), .A(n2373), 
        .ZN(n4918) );
  oai221d1 U2336 ( .B1(n1255), .B2(n857), .C1(n3607), .C2(n237), .A(n2373), 
        .ZN(n4919) );
  oai22d1 U2338 ( .A1(n3608), .A2(n236), .B1(n858), .B2(n9), .ZN(n4920) );
  oai221d1 U2340 ( .B1(n1255), .B2(n859), .C1(n3609), .C2(n237), .A(n2372), 
        .ZN(n4921) );
  oai22d1 U2342 ( .A1(n3610), .A2(n236), .B1(n860), .B2(n1253), .ZN(n4922) );
  oai22d1 U2344 ( .A1(n3611), .A2(n236), .B1(n861), .B2(n1253), .ZN(n4923) );
  oai22d1 U2346 ( .A1(n3612), .A2(n236), .B1(n862), .B2(n1253), .ZN(n4924) );
  oai221d1 U2348 ( .B1(n1255), .B2(n863), .C1(n3613), .C2(n237), .A(n2373), 
        .ZN(n4925) );
  oai22d1 U2350 ( .A1(n3614), .A2(n236), .B1(n864), .B2(n1253), .ZN(n4926) );
  oai221d1 U2352 ( .B1(n1255), .B2(n865), .C1(n3615), .C2(n237), .A(n2372), 
        .ZN(n4927) );
  oai22d1 U2354 ( .A1(n3616), .A2(n236), .B1(n866), .B2(n1253), .ZN(n4928) );
  oai221d1 U2356 ( .B1(n1255), .B2(n867), .C1(n3617), .C2(n237), .A(n2373), 
        .ZN(n4929) );
  oai221d1 U2358 ( .B1(n1255), .B2(n868), .C1(n3618), .C2(n237), .A(n2372), 
        .ZN(n4930) );
  oai22d1 U2360 ( .A1(n3619), .A2(n236), .B1(n869), .B2(n1253), .ZN(n4931) );
  oai22d1 U2362 ( .A1(n3620), .A2(n236), .B1(n367), .B2(n1253), .ZN(n4932) );
  oai221d1 U2363 ( .B1(n3621), .B2(n236), .C1(n1255), .C2(n333), .A(n2373), 
        .ZN(n4933) );
  oai221d1 U2364 ( .B1(n3622), .B2(n236), .C1(n1255), .C2(n322), .A(n2372), 
        .ZN(n4934) );
  oai221d1 U2365 ( .B1(n3623), .B2(n236), .C1(n1255), .C2(n356), .A(n2373), 
        .ZN(n4935) );
  oai221d1 U2366 ( .B1(n3624), .B2(n236), .C1(n1255), .C2(n344), .A(n2372), 
        .ZN(n4936) );
  oai22d1 U2367 ( .A1(n3625), .A2(n236), .B1(n564), .B2(n1253), .ZN(n4937) );
  oai22d1 U2368 ( .A1(n3626), .A2(n236), .B1(n379), .B2(n1253), .ZN(n4938) );
  nd02d0 U2369 ( .A1(n2375), .A2(n237), .ZN(n1253) );
  oai22d1 U2370 ( .A1(n1255), .A2(n406), .B1(n3627), .B2(n237), .ZN(n4939) );
  inv0d0 U2371 ( .I(n1255), .ZN(n1252) );
  aoi21d1 U2372 ( .B1(n678), .B2(n1256), .A(n2336), .ZN(n1255) );
  an02d0 U2373 ( .A1(n1244), .A2(n989), .Z(n678) );
  oai22d1 U2374 ( .A1(n1257), .A2(n1258), .B1(n1259), .B2(n657), .ZN(n4940) );
  nd12d0 U2375 ( .A1(n381), .A2(n2383), .ZN(n657) );
  oai22d1 U2376 ( .A1(n1259), .A2(n414), .B1(n1257), .B2(n1260), .ZN(n4941) );
  inv0d0 U2377 ( .I(n1257), .ZN(n1259) );
  oai21d1 U2378 ( .B1(n823), .B2(n1261), .A(n2368), .ZN(n1257) );
  oai22d1 U2379 ( .A1(n405), .A2(n1262), .B1(n1263), .B2(n1264), .ZN(n4942) );
  nd02d0 U2380 ( .A1(n1262), .A2(n2381), .ZN(n1264) );
  inv0d0 U2381 ( .I(debug_oeb), .ZN(n1263) );
  nd03d0 U2382 ( .A1(n1265), .A2(n1266), .A3(n1267), .ZN(n1262) );
  oai22d1 U2383 ( .A1(n405), .A2(n1268), .B1(n1269), .B2(n1270), .ZN(n4943) );
  nd02d0 U2384 ( .A1(n1268), .A2(n2381), .ZN(n1270) );
  nd02d0 U2385 ( .A1(n1267), .A2(n1271), .ZN(n1268) );
  nr02d0 U2386 ( .A1(n956), .A2(n1272), .ZN(n1267) );
  nd02d0 U2387 ( .A1(n668), .A2(n2382), .ZN(n658) );
  oaim31d1 U2388 ( .B1(n1273), .B2(n1274), .B3(n391), .A(n1275), .ZN(n4944) );
  inv0d0 U2389 ( .I(n1276), .ZN(n51) );
  oai211d1 U2390 ( .C1(n1147), .C2(n1277), .A(n1278), .B(n1279), .ZN(n1273) );
  inv0d0 U2391 ( .I(n3628), .ZN(n1279) );
  aoi211d1 U2392 ( .C1(n55), .C2(n1280), .A(n1278), .B(n1276), .ZN(n4945) );
  nd02d0 U2393 ( .A1(mgmtsoc_vexriscv_transfer_in_progress), .A2(
        mgmtsoc_vexriscv_o_cmd_ready), .ZN(n55) );
  oai22d1 U2394 ( .A1(n1281), .A2(n56), .B1(n1278), .B2(n1282), .ZN(n4946) );
  or02d0 U2395 ( .A1(mgmtsoc_vexriscv_o_cmd_ready), .A2(n1276), .Z(n1282) );
  oai21d1 U2396 ( .B1(n1277), .B2(n1281), .A(n2369), .ZN(n1276) );
  inv0d0 U2397 ( .I(N6298), .ZN(n56) );
  nd04d0 U2398 ( .A1(n3628), .A2(n1283), .A3(n1280), .A4(n1278), .ZN(n1281) );
  inv0d0 U2399 ( .I(mgmtsoc_vexriscv_transfer_complete), .ZN(n1280) );
  oai21d1 U2400 ( .B1(n3628), .B2(n1284), .A(n1275), .ZN(n4947) );
  nd03d0 U2401 ( .A1(n1278), .A2(n2385), .A3(
        mgmtsoc_vexriscv_transfer_complete), .ZN(n1275) );
  inv0d0 U2402 ( .I(mgmtsoc_vexriscv_transfer_in_progress), .ZN(n1278) );
  aoi22d1 U2403 ( .A1(N6298), .A2(n1283), .B1(
        mgmtsoc_vexriscv_transfer_in_progress), .B2(n2366), .ZN(n1284) );
  oai222d1 U2404 ( .A1(n3289), .A2(n1285), .B1(n3283), .B2(n129), .C1(n1287), 
        .C2(n1288), .ZN(n4948) );
  inv0d0 U2405 ( .I(N2385), .ZN(n1288) );
  oai222d1 U2406 ( .A1(n3290), .A2(n1285), .B1(n3284), .B2(n129), .C1(n1287), 
        .C2(n1289), .ZN(n4949) );
  inv0d0 U2407 ( .I(N2384), .ZN(n1289) );
  oai222d1 U2408 ( .A1(n3291), .A2(n1285), .B1(n3285), .B2(n129), .C1(n1287), 
        .C2(n1290), .ZN(n4950) );
  inv0d0 U2409 ( .I(N2383), .ZN(n1290) );
  oai222d1 U2410 ( .A1(n3292), .A2(n1285), .B1(n3286), .B2(n129), .C1(n1287), 
        .C2(n1291), .ZN(n4951) );
  inv0d0 U2411 ( .I(N2382), .ZN(n1291) );
  oai222d1 U2412 ( .A1(n3293), .A2(n1285), .B1(n3287), .B2(n129), .C1(n1287), 
        .C2(n1292), .ZN(n4952) );
  inv0d0 U2413 ( .I(N2381), .ZN(n1292) );
  oai222d1 U2414 ( .A1(n3294), .A2(n1285), .B1(n3288), .B2(n129), .C1(n1287), 
        .C2(n1293), .ZN(n4953) );
  inv0d0 U2415 ( .I(N2380), .ZN(n1293) );
  oai222d1 U2416 ( .A1(n3295), .A2(n1285), .B1(n1294), .B2(n129), .C1(n1287), 
        .C2(n1295), .ZN(n4954) );
  inv0d0 U2417 ( .I(N2379), .ZN(n1295) );
  oai222d1 U2418 ( .A1(n3296), .A2(n1285), .B1(n1296), .B2(n129), .C1(n1287), 
        .C2(n1297), .ZN(n4955) );
  inv0d0 U2419 ( .I(N2378), .ZN(n1297) );
  oai222d1 U2420 ( .A1(n3297), .A2(n1285), .B1(n3289), .B2(n129), .C1(n1287), 
        .C2(n1298), .ZN(n4956) );
  inv0d0 U2421 ( .I(N2377), .ZN(n1298) );
  oai222d1 U2422 ( .A1(n3298), .A2(n1285), .B1(n3290), .B2(n129), .C1(n1287), 
        .C2(n1299), .ZN(n4957) );
  inv0d0 U2423 ( .I(N2376), .ZN(n1299) );
  oai222d1 U2424 ( .A1(n3299), .A2(n1285), .B1(n3291), .B2(n129), .C1(n1287), 
        .C2(n1300), .ZN(n4958) );
  inv0d0 U2425 ( .I(N2375), .ZN(n1300) );
  oai222d1 U2426 ( .A1(n3300), .A2(n1285), .B1(n3292), .B2(n129), .C1(n1287), 
        .C2(n1301), .ZN(n4959) );
  inv0d0 U2427 ( .I(N2374), .ZN(n1301) );
  oai222d1 U2428 ( .A1(n3301), .A2(n1285), .B1(n3293), .B2(n129), .C1(n1287), 
        .C2(n1302), .ZN(n4960) );
  inv0d0 U2429 ( .I(N2373), .ZN(n1302) );
  oai222d1 U2430 ( .A1(n3302), .A2(n1285), .B1(n3294), .B2(n129), .C1(n1287), 
        .C2(n1303), .ZN(n4961) );
  inv0d0 U2431 ( .I(N2372), .ZN(n1303) );
  oai222d1 U2432 ( .A1(n3303), .A2(n1285), .B1(n3295), .B2(n129), .C1(n1287), 
        .C2(n1304), .ZN(n4962) );
  inv0d0 U2433 ( .I(N2371), .ZN(n1304) );
  oai222d1 U2434 ( .A1(n3304), .A2(n1285), .B1(n3296), .B2(n128), .C1(n1287), 
        .C2(n1305), .ZN(n4963) );
  inv0d0 U2435 ( .I(N2370), .ZN(n1305) );
  oai222d1 U2436 ( .A1(n3305), .A2(n1285), .B1(n3297), .B2(n128), .C1(n1287), 
        .C2(n1306), .ZN(n4964) );
  inv0d0 U2437 ( .I(N2369), .ZN(n1306) );
  oai222d1 U2438 ( .A1(n3306), .A2(n1285), .B1(n3298), .B2(n128), .C1(n1287), 
        .C2(n1307), .ZN(n4965) );
  inv0d0 U2439 ( .I(N2368), .ZN(n1307) );
  oai222d1 U2440 ( .A1(n3307), .A2(n1285), .B1(n3299), .B2(n128), .C1(n1287), 
        .C2(n1308), .ZN(n4966) );
  inv0d0 U2441 ( .I(N2367), .ZN(n1308) );
  oai222d1 U2442 ( .A1(n3308), .A2(n1285), .B1(n3300), .B2(n128), .C1(n1287), 
        .C2(n1309), .ZN(n4967) );
  inv0d0 U2443 ( .I(N2366), .ZN(n1309) );
  oai222d1 U2444 ( .A1(n3309), .A2(n1285), .B1(n3301), .B2(n128), .C1(n1287), 
        .C2(n1310), .ZN(n4968) );
  inv0d0 U2445 ( .I(N2365), .ZN(n1310) );
  oai222d1 U2446 ( .A1(n3310), .A2(n1285), .B1(n3302), .B2(n128), .C1(n1287), 
        .C2(n1311), .ZN(n4969) );
  inv0d0 U2447 ( .I(N2364), .ZN(n1311) );
  oai222d1 U2448 ( .A1(n1218), .A2(n1285), .B1(n3303), .B2(n128), .C1(n1287), 
        .C2(n1312), .ZN(n4970) );
  inv0d0 U2449 ( .I(N2363), .ZN(n1312) );
  oai222d1 U2450 ( .A1(n1220), .A2(n1285), .B1(n3304), .B2(n128), .C1(n1287), 
        .C2(n1313), .ZN(n4971) );
  inv0d0 U2451 ( .I(N2362), .ZN(n1313) );
  oai222d1 U2452 ( .A1(n1222), .A2(n1285), .B1(n3305), .B2(n128), .C1(n1287), 
        .C2(n1314), .ZN(n4972) );
  inv0d0 U2453 ( .I(N2361), .ZN(n1314) );
  oai222d1 U2454 ( .A1(n1224), .A2(n1285), .B1(n3306), .B2(n128), .C1(n1287), 
        .C2(n1315), .ZN(n4973) );
  inv0d0 U2455 ( .I(N2360), .ZN(n1315) );
  oai222d1 U2456 ( .A1(n1226), .A2(n1285), .B1(n3307), .B2(n128), .C1(n1287), 
        .C2(n1316), .ZN(n4974) );
  inv0d0 U2457 ( .I(N2359), .ZN(n1316) );
  oai222d1 U2458 ( .A1(n1228), .A2(n1285), .B1(n3308), .B2(n128), .C1(n1287), 
        .C2(n1317), .ZN(n4975) );
  inv0d0 U2459 ( .I(N2358), .ZN(n1317) );
  oai222d1 U2460 ( .A1(n1230), .A2(n1285), .B1(n3309), .B2(n128), .C1(n1287), 
        .C2(n1318), .ZN(n4976) );
  inv0d0 U2461 ( .I(N2357), .ZN(n1318) );
  oai222d1 U2462 ( .A1(n1232), .A2(n1285), .B1(n3310), .B2(n128), .C1(n1287), 
        .C2(n1319), .ZN(n4977) );
  inv0d0 U2463 ( .I(N2356), .ZN(n1319) );
  aor222d1 U2464 ( .A1(n1234), .A2(dbg_uart_wishbone_adr[23]), .B1(
        dbg_uart_address[31]), .B2(n1235), .C1(N2387), .C2(n1236), .Z(n4978)
         );
  inv0d0 U2465 ( .I(n129), .ZN(n1235) );
  nd03d0 U2466 ( .A1(n1320), .A2(n2384), .A3(n1321), .ZN(n1286) );
  inv0d0 U2467 ( .I(n1285), .ZN(n1234) );
  an02d0 U2469 ( .A1(N3886), .A2(n1323), .Z(n4979) );
  an02d0 U2470 ( .A1(N3887), .A2(n1323), .Z(n4980) );
  an02d0 U2471 ( .A1(N3888), .A2(n1323), .Z(n4981) );
  an02d0 U2472 ( .A1(N3889), .A2(n1323), .Z(n4982) );
  an02d0 U2473 ( .A1(N3890), .A2(n1323), .Z(n4983) );
  oaim21d1 U2474 ( .B1(N3891), .B2(n1324), .A(n1325), .ZN(n4984) );
  an02d0 U2475 ( .A1(N3892), .A2(n1323), .Z(n4985) );
  an02d0 U2476 ( .A1(N3893), .A2(n1323), .Z(n4986) );
  oaim21d1 U2477 ( .B1(N3894), .B2(n1324), .A(n1325), .ZN(n4987) );
  an02d0 U2478 ( .A1(N3895), .A2(n1323), .Z(n4988) );
  an02d0 U2479 ( .A1(N3896), .A2(n1323), .Z(n4989) );
  an02d0 U2480 ( .A1(N3897), .A2(n1323), .Z(n4990) );
  an02d0 U2481 ( .A1(N3898), .A2(n1323), .Z(n4991) );
  oaim21d1 U2482 ( .B1(N3899), .B2(n1324), .A(n1325), .ZN(n4992) );
  an02d0 U2483 ( .A1(N3900), .A2(n1323), .Z(n4993) );
  oaim21d1 U2484 ( .B1(N3901), .B2(n1324), .A(n1325), .ZN(n4994) );
  oaim21d1 U2485 ( .B1(N3902), .B2(n1324), .A(n1325), .ZN(n4995) );
  oaim21d1 U2486 ( .B1(N3903), .B2(n1324), .A(n1325), .ZN(n4996) );
  an02d0 U2487 ( .A1(N3885), .A2(n1323), .Z(n4997) );
  oai31d1 U2489 ( .B1(n1326), .B2(n1327), .B3(n1328), .A(n1329), .ZN(n4998) );
  nd02d0 U2490 ( .A1(dbg_uart_incr), .A2(n1327), .ZN(n1329) );
  aoi22d1 U2491 ( .A1(n1330), .A2(n1331), .B1(n1332), .B2(n1333), .ZN(n1328)
         );
  an03d0 U2492 ( .A1(n1334), .A2(n1335), .A3(n1336), .Z(n1327) );
  oai21d1 U2493 ( .B1(n1332), .B2(n1337), .A(n1338), .ZN(n1334) );
  oaim21d1 U2494 ( .B1(N3904), .B2(n1324), .A(n1325), .ZN(n4999) );
  oai21d1 U2495 ( .B1(n1339), .B2(n1340), .A(n1341), .ZN(n5000) );
  nd03d0 U2496 ( .A1(n1339), .A2(n2384), .A3(n1342), .ZN(n1341) );
  oai21d1 U2497 ( .B1(n1343), .B2(n1340), .A(n1344), .ZN(n5001) );
  oai211d1 U2498 ( .C1(n1153), .C2(n1345), .A(n1342), .B(n2370), .ZN(n1344) );
  oai21d1 U2499 ( .B1(n1346), .B2(n1347), .A(n1348), .ZN(n1342) );
  inv0d0 U2500 ( .I(n1156), .ZN(n1345) );
  nd02d0 U2501 ( .A1(dbg_uart_bytes_count[1]), .A2(n1339), .ZN(n1156) );
  nr02d0 U2502 ( .A1(n1339), .A2(dbg_uart_bytes_count[1]), .ZN(n1153) );
  inv0d0 U2503 ( .I(dbg_uart_bytes_count[0]), .ZN(n1339) );
  oai211d1 U2504 ( .C1(n1349), .C2(n1347), .A(n1348), .B(n1325), .ZN(n1340) );
  inv0d0 U2505 ( .I(n1350), .ZN(n1325) );
  inv0d0 U2506 ( .I(dbg_uart_bytes_count[1]), .ZN(n1343) );
  oaim22d1 U2507 ( .A1(n1351), .A2(n1352), .B1(n1352), .B2(n1353), .ZN(n5002)
         );
  inv0d0 U2508 ( .I(dbg_uart_tx_count[2]), .ZN(n1352) );
  oaim21d1 U2509 ( .B1(n1354), .B2(dbg_uart_tx_count[1]), .A(n1355), .ZN(n5003) );
  nd03d0 U2510 ( .A1(n1356), .A2(n1357), .A3(dbg_uart_tx_count[0]), .ZN(n1355)
         );
  oai22d1 U2511 ( .A1(dbg_uart_tx_count[0]), .A2(n1151), .B1(n1171), .B2(n1358), .ZN(n5004) );
  aor31d1 U2512 ( .B1(dbg_uart_tx_count[2]), .B2(n1353), .B3(n3629), .A(n1359), 
        .Z(n5005) );
  oan211d1 U2513 ( .C1(dbg_uart_tx_count[2]), .C2(n1151), .B(n1351), .A(n3629), 
        .ZN(n1359) );
  aoi21d1 U2514 ( .B1(n1357), .B2(n1356), .A(n1354), .ZN(n1351) );
  oai21d1 U2515 ( .B1(dbg_uart_tx_count[0]), .B2(n1151), .A(n1171), .ZN(n1354)
         );
  or02d0 U2516 ( .A1(dbg_uart_tx_tick), .A2(n1360), .Z(n1171) );
  inv0d0 U2517 ( .I(n1151), .ZN(n1356) );
  nr03d0 U2518 ( .A1(n1358), .A2(n1151), .A3(n1357), .ZN(n1353) );
  inv0d0 U2519 ( .I(dbg_uart_tx_count[1]), .ZN(n1357) );
  inv0d0 U2521 ( .I(dbg_uart_tx_count[0]), .ZN(n1358) );
  oai22d1 U2522 ( .A1(n1346), .A2(n1174), .B1(n1362), .B2(n1360), .ZN(n5006)
         );
  oaim22d1 U2523 ( .A1(n1230), .A2(n1363), .B1(dbg_uart_length[1]), .B2(n1363), 
        .ZN(n5007) );
  oaim22d1 U2524 ( .A1(n1228), .A2(n1363), .B1(dbg_uart_length[2]), .B2(n1363), 
        .ZN(n5008) );
  oaim22d1 U2525 ( .A1(n1226), .A2(n1363), .B1(dbg_uart_length[3]), .B2(n1363), 
        .ZN(n5009) );
  oaim22d1 U2526 ( .A1(n1224), .A2(n1363), .B1(dbg_uart_length[4]), .B2(n1363), 
        .ZN(n5010) );
  oaim22d1 U2527 ( .A1(n1222), .A2(n1363), .B1(dbg_uart_length[5]), .B2(n1363), 
        .ZN(n5011) );
  oaim22d1 U2528 ( .A1(n1220), .A2(n1363), .B1(dbg_uart_length[6]), .B2(n1363), 
        .ZN(n5012) );
  oaim22d1 U2529 ( .A1(n1218), .A2(n1363), .B1(dbg_uart_length[7]), .B2(n1363), 
        .ZN(n5013) );
  oaim22d1 U2530 ( .A1(n1232), .A2(n1363), .B1(dbg_uart_length[0]), .B2(n1363), 
        .ZN(n5014) );
  oai22d1 U2531 ( .A1(n3312), .A2(n1364), .B1(n1218), .B2(n1365), .ZN(n5015)
         );
  oai22d1 U2532 ( .A1(n3311), .A2(n1364), .B1(n1220), .B2(n1365), .ZN(n5016)
         );
  oai22d1 U2533 ( .A1(n3630), .A2(n1364), .B1(n1222), .B2(n1365), .ZN(n5017)
         );
  oai22d1 U2534 ( .A1(n3631), .A2(n1364), .B1(n1224), .B2(n1365), .ZN(n5018)
         );
  oai22d1 U2535 ( .A1(n3632), .A2(n1364), .B1(n1226), .B2(n1365), .ZN(n5019)
         );
  oai22d1 U2536 ( .A1(n1366), .A2(n1364), .B1(n1228), .B2(n1365), .ZN(n5020)
         );
  oai22d1 U2537 ( .A1(n1331), .A2(n1364), .B1(n1230), .B2(n1365), .ZN(n5021)
         );
  oai22d1 U2538 ( .A1(n1367), .A2(n1364), .B1(n1232), .B2(n1365), .ZN(n5022)
         );
  nd02d0 U2539 ( .A1(n2375), .A2(n1364), .ZN(n1365) );
  oai21d1 U2540 ( .B1(n1368), .B2(n1369), .A(n2369), .ZN(n1364) );
  oai21d1 U2541 ( .B1(n1370), .B2(n1371), .A(n1372), .ZN(n5023) );
  nd04d0 U2542 ( .A1(request[1]), .A2(n1371), .A3(n1373), .A4(n2383), .ZN(
        n1372) );
  oai21d1 U2543 ( .B1(n418), .B2(n1371), .A(n1375), .ZN(n5024) );
  nd04d0 U2544 ( .A1(n1376), .A2(n1371), .A3(n1377), .A4(n2367), .ZN(n1375) );
  oai211d1 U2545 ( .C1(request[0]), .C2(n1378), .A(n1379), .B(n1380), .ZN(
        n1371) );
  aoi31d1 U2546 ( .B1(n1381), .B2(n1370), .B3(n1382), .A(n2334), .ZN(n1380) );
  nd02d0 U2547 ( .A1(n1377), .A2(n1373), .ZN(n1382) );
  inv0d0 U2548 ( .I(request[0]), .ZN(n1373) );
  oai211d1 U2549 ( .C1(n1376), .C2(request[0]), .A(n1377), .B(n2331), .ZN(
        n1379) );
  inv0d0 U2550 ( .I(request[1]), .ZN(n1377) );
  aor22d1 U2551 ( .A1(dbg_uart_words_count[6]), .A2(n1383), .B1(N2108), .B2(
        n1236), .Z(n5025) );
  aor22d1 U2552 ( .A1(dbg_uart_words_count[5]), .A2(n1383), .B1(N2107), .B2(
        n1236), .Z(n5026) );
  aor22d1 U2553 ( .A1(dbg_uart_words_count[4]), .A2(n1383), .B1(N2106), .B2(
        n1236), .Z(n5027) );
  aor22d1 U2554 ( .A1(dbg_uart_words_count[3]), .A2(n1383), .B1(N2105), .B2(
        n1236), .Z(n5028) );
  aor22d1 U2555 ( .A1(dbg_uart_words_count[2]), .A2(n1383), .B1(N2104), .B2(
        n1236), .Z(n5029) );
  aor22d1 U2556 ( .A1(dbg_uart_words_count[1]), .A2(n1383), .B1(N2103), .B2(
        n1236), .Z(n5030) );
  aor22d1 U2557 ( .A1(dbg_uart_words_count[0]), .A2(n1383), .B1(N2102), .B2(
        n1236), .Z(n5031) );
  aor22d1 U2558 ( .A1(dbg_uart_words_count[7]), .A2(n1383), .B1(N2109), .B2(
        n1236), .Z(n5032) );
  inv0d0 U2559 ( .I(n1287), .ZN(n1236) );
  aoi311d1 U2561 ( .C1(n1385), .C2(n1386), .C3(n1387), .A(n1388), .B(n1350), 
        .ZN(n1383) );
  nd02d0 U2562 ( .A1(n1368), .A2(n2383), .ZN(n1350) );
  nr03d0 U2563 ( .A1(n1155), .A2(n1349), .A3(n1347), .ZN(n1388) );
  oai222d1 U2564 ( .A1(n1085), .A2(n1389), .B1(n3122), .B2(n1390), .C1(n1105), 
        .C2(n1391), .ZN(n5033) );
  inv0d0 U2565 ( .I(N855), .ZN(n1389) );
  oai222d1 U2566 ( .A1(n1085), .A2(n1392), .B1(n3123), .B2(n1390), .C1(n1105), 
        .C2(n1391), .ZN(n5034) );
  inv0d0 U2567 ( .I(N873), .ZN(n1391) );
  inv0d0 U2568 ( .I(N854), .ZN(n1392) );
  aor222d1 U2569 ( .A1(N853), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[5]), .C1(N872), .C2(n1394), .Z(n5035)
         );
  aor222d1 U2570 ( .A1(N852), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[4]), .C1(N871), .C2(n1394), .Z(n5036)
         );
  aor222d1 U2571 ( .A1(N851), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[3]), .C1(N870), .C2(n1394), .Z(n5037)
         );
  aor222d1 U2572 ( .A1(N850), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[2]), .C1(N869), .C2(n1394), .Z(n5038)
         );
  aor222d1 U2573 ( .A1(N848), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[0]), .C1(N867), .C2(n1394), .Z(n5039)
         );
  aor222d1 U2574 ( .A1(N849), .A2(n1103), .B1(n1393), .B2(
        mgmtsoc_litespisdrphycore_sr_cnt[1]), .C1(N868), .C2(n1394), .Z(n5040)
         );
  inv0d0 U2575 ( .I(n1390), .ZN(n1393) );
  nd02d0 U2576 ( .A1(n1105), .A2(n1085), .ZN(n1390) );
  inv0d0 U2577 ( .I(n1394), .ZN(n1105) );
  inv0d0 U2578 ( .I(n1085), .ZN(n1103) );
  aon211d1 U2579 ( .C1(n1144), .C2(n1395), .B(n2334), .A(n1396), .ZN(n5041) );
  oai21d1 U2580 ( .B1(n1135), .B2(n1397), .A(mgmtsoc_litespimmap_burst_cs), 
        .ZN(n1395) );
  an02d0 U2581 ( .A1(N3467), .A2(n1398), .Z(n5042) );
  an02d0 U2582 ( .A1(N3468), .A2(n1398), .Z(n5043) );
  an02d0 U2583 ( .A1(N3469), .A2(n1398), .Z(n5044) );
  an02d0 U2584 ( .A1(N3470), .A2(n1398), .Z(n5045) );
  an02d0 U2585 ( .A1(N3471), .A2(n1398), .Z(n5046) );
  an02d0 U2586 ( .A1(N3472), .A2(n1398), .Z(n5047) );
  an02d0 U2587 ( .A1(N3473), .A2(n1398), .Z(n5048) );
  an02d0 U2588 ( .A1(N3466), .A2(n1398), .Z(n5049) );
  nr02d0 U2589 ( .A1(n1399), .A2(n1400), .ZN(n1398) );
  aoim21d1 U2590 ( .B1(N3474), .B2(n1399), .A(n1400), .ZN(n5050) );
  nr02d0 U2591 ( .A1(n1399), .A2(n1397), .ZN(n1400) );
  nd03d0 U2592 ( .A1(n1401), .A2(n1402), .A3(n1403), .ZN(n1397) );
  nr04d0 U2593 ( .A1(mgmtsoc_litespimmap_count[3]), .A2(
        mgmtsoc_litespimmap_count[2]), .A3(mgmtsoc_litespimmap_count[1]), .A4(
        mgmtsoc_litespimmap_count[0]), .ZN(n1403) );
  nr03d0 U2594 ( .A1(mgmtsoc_litespimmap_count[6]), .A2(
        mgmtsoc_litespimmap_count[8]), .A3(mgmtsoc_litespimmap_count[7]), .ZN(
        n1402) );
  nr02d0 U2595 ( .A1(mgmtsoc_litespimmap_count[5]), .A2(
        mgmtsoc_litespimmap_count[4]), .ZN(n1401) );
  oai22d1 U2596 ( .A1(n3313), .A2(n1404), .B1(n366), .B2(n1405), .ZN(n5051) );
  nd02d0 U2597 ( .A1(n1254), .A2(mprj_dat_o[7]), .ZN(n559) );
  oai22d1 U2598 ( .A1(n3130), .A2(n1404), .B1(n331), .B2(n1405), .ZN(n5052) );
  nd02d0 U2599 ( .A1(n1254), .A2(mprj_dat_o[6]), .ZN(n560) );
  oai22d1 U2600 ( .A1(n3188), .A2(n1404), .B1(n320), .B2(n1405), .ZN(n5053) );
  nd02d0 U2601 ( .A1(n1254), .A2(mprj_dat_o[5]), .ZN(n561) );
  oai22d1 U2602 ( .A1(n1404), .A2(n493), .B1(n354), .B2(n1405), .ZN(n5054) );
  nd02d0 U2603 ( .A1(n1254), .A2(mprj_dat_o[4]), .ZN(n562) );
  oai22d1 U2604 ( .A1(n1404), .A2(n492), .B1(n342), .B2(n1405), .ZN(n5055) );
  nd02d0 U2605 ( .A1(n1254), .A2(mprj_dat_o[3]), .ZN(n563) );
  oai22d1 U2606 ( .A1(n1404), .A2(n494), .B1(n564), .B2(n1405), .ZN(n5056) );
  oai22d1 U2608 ( .A1(n1404), .A2(n1406), .B1(n378), .B2(n1405), .ZN(n5057) );
  nd02d0 U2609 ( .A1(n1404), .A2(n2382), .ZN(n1405) );
  nd02d0 U2610 ( .A1(n1254), .A2(mprj_dat_o[1]), .ZN(n565) );
  oai22d1 U2611 ( .A1(n1404), .A2(n1407), .B1(n941), .B2(n1408), .ZN(n5058) );
  nr02d0 U2612 ( .A1(n2336), .A2(n668), .ZN(n941) );
  inv0d0 U2613 ( .I(n566), .ZN(n668) );
  inv0d0 U2616 ( .I(n1408), .ZN(n1404) );
  oai21d1 U2617 ( .B1(n2334), .B2(n1409), .A(n660), .ZN(n1408) );
  nd02d0 U2618 ( .A1(n956), .A2(n2383), .ZN(n660) );
  nd02d0 U2619 ( .A1(n1410), .A2(n989), .ZN(n956) );
  aon211d1 U2620 ( .C1(n1411), .C2(n1412), .B(n3318), .A(n1413), .ZN(n5059) );
  nd04d0 U2621 ( .A1(n3318), .A2(dbg_uart_rx_count[2]), .A3(
        dbg_uart_rx_count[1]), .A4(n1414), .ZN(n1413) );
  nd02d0 U2622 ( .A1(n1415), .A2(n1416), .ZN(n1412) );
  oai22d1 U2623 ( .A1(n1411), .A2(n1416), .B1(n1417), .B2(n1418), .ZN(n5060)
         );
  nd02d0 U2624 ( .A1(n1414), .A2(n1416), .ZN(n1418) );
  inv0d0 U2625 ( .I(dbg_uart_rx_count[2]), .ZN(n1416) );
  aoi21d1 U2626 ( .B1(n1417), .B2(n1415), .A(n1419), .ZN(n1411) );
  inv0d0 U2627 ( .I(dbg_uart_rx_count[1]), .ZN(n1417) );
  oai22d1 U2628 ( .A1(dbg_uart_rx_count[0]), .A2(n1420), .B1(n1421), .B2(n1422), .ZN(n5061) );
  nd12d0 U2629 ( .A1(dbg_uart_rx_tick), .A2(
        uartwishbonebridge_rs232phyrx_state), .ZN(n1422) );
  inv0d0 U2630 ( .I(dbg_uart_rx_count[0]), .ZN(n1421) );
  oaim22d1 U2631 ( .A1(dbg_uart_rx_count[1]), .A2(n1423), .B1(n1419), .B2(
        dbg_uart_rx_count[1]), .ZN(n5062) );
  oai22d1 U2632 ( .A1(dbg_uart_rx_tick), .A2(n1424), .B1(dbg_uart_rx_count[0]), 
        .B2(n1420), .ZN(n1419) );
  oai22d1 U2633 ( .A1(n1415), .A2(n1218), .B1(n1420), .B2(n1425), .ZN(n5063)
         );
  oai22d1 U2634 ( .A1(n1415), .A2(n1220), .B1(n1420), .B2(n1218), .ZN(n5064)
         );
  inv0d0 U2635 ( .I(dbg_uart_rx_data[7]), .ZN(n1218) );
  oai22d1 U2636 ( .A1(n1415), .A2(n1222), .B1(n1420), .B2(n1220), .ZN(n5065)
         );
  inv0d0 U2637 ( .I(dbg_uart_rx_data[6]), .ZN(n1220) );
  oai22d1 U2638 ( .A1(n1415), .A2(n1224), .B1(n1420), .B2(n1222), .ZN(n5066)
         );
  inv0d0 U2639 ( .I(dbg_uart_rx_data[5]), .ZN(n1222) );
  oai22d1 U2640 ( .A1(n1415), .A2(n1226), .B1(n1420), .B2(n1224), .ZN(n5067)
         );
  inv0d0 U2641 ( .I(dbg_uart_rx_data[4]), .ZN(n1224) );
  oai22d1 U2642 ( .A1(n1415), .A2(n1228), .B1(n1420), .B2(n1226), .ZN(n5068)
         );
  inv0d0 U2643 ( .I(dbg_uart_rx_data[3]), .ZN(n1226) );
  oai22d1 U2644 ( .A1(n1415), .A2(n1232), .B1(n1420), .B2(n1230), .ZN(n5069)
         );
  inv0d0 U2645 ( .I(dbg_uart_rx_data[0]), .ZN(n1232) );
  oai22d1 U2646 ( .A1(n1415), .A2(n1230), .B1(n1420), .B2(n1228), .ZN(n5070)
         );
  inv0d0 U2647 ( .I(dbg_uart_rx_data[2]), .ZN(n1228) );
  inv0d0 U2648 ( .I(dbg_uart_rx_data[1]), .ZN(n1230) );
  oai21d1 U2649 ( .B1(n1424), .B2(n1426), .A(n1427), .ZN(n5071) );
  nd03d0 U2650 ( .A1(n2384), .A2(n1424), .A3(n1426), .ZN(n1427) );
  aor311d1 U2651 ( .C1(n1425), .C2(n1424), .C3(dbg_uart_rx_rx_d), .A(n2336), 
        .B(n1428), .Z(n1426) );
  nr04d0 U2652 ( .A1(n3318), .A2(dbg_uart_rx_count[2]), .A3(
        dbg_uart_rx_count[1]), .A4(n1423), .ZN(n1428) );
  aon211d1 U2653 ( .C1(n1429), .C2(n1430), .B(n3319), .A(n1431), .ZN(n5072) );
  nd04d0 U2654 ( .A1(uart_phy_rx_count[2]), .A2(uart_phy_rx_count[1]), .A3(
        n3319), .A4(n772), .ZN(n1431) );
  nd02d0 U2655 ( .A1(n1432), .A2(n1433), .ZN(n1430) );
  oai22d1 U2656 ( .A1(n1429), .A2(n1433), .B1(n1434), .B2(n1435), .ZN(n5073)
         );
  nd02d0 U2657 ( .A1(n772), .A2(n1433), .ZN(n1435) );
  inv0d0 U2658 ( .I(n1436), .ZN(n772) );
  inv0d0 U2659 ( .I(uart_phy_rx_count[2]), .ZN(n1433) );
  aoi21d1 U2660 ( .B1(n1434), .B2(n1432), .A(n1437), .ZN(n1429) );
  inv0d0 U2661 ( .I(uart_phy_rx_count[1]), .ZN(n1434) );
  oai22d1 U2662 ( .A1(uart_phy_rx_count[0]), .A2(n1438), .B1(n1439), .B2(n1440), .ZN(n5074) );
  nd12d0 U2663 ( .A1(uart_phy_rx_tick), .A2(n82), .ZN(n1440) );
  inv0d0 U2664 ( .I(uart_phy_rx_count[0]), .ZN(n1439) );
  oaim22d1 U2665 ( .A1(uart_phy_rx_count[1]), .A2(n1436), .B1(n1437), .B2(
        uart_phy_rx_count[1]), .ZN(n5075) );
  oai22d1 U2666 ( .A1(uart_phy_rx_tick), .A2(n1441), .B1(uart_phy_rx_count[0]), 
        .B2(n1438), .ZN(n1437) );
  oai22d1 U2667 ( .A1(n3356), .A2(n1432), .B1(n1438), .B2(n1442), .ZN(n5076)
         );
  oai22d1 U2668 ( .A1(n3357), .A2(n1432), .B1(n3356), .B2(n1438), .ZN(n5077)
         );
  oai22d1 U2669 ( .A1(n3358), .A2(n1432), .B1(n3357), .B2(n1438), .ZN(n5078)
         );
  oai22d1 U2670 ( .A1(n3359), .A2(n1432), .B1(n3358), .B2(n1438), .ZN(n5079)
         );
  oai22d1 U2671 ( .A1(n3360), .A2(n1432), .B1(n3359), .B2(n1438), .ZN(n5080)
         );
  oai22d1 U2672 ( .A1(n3361), .A2(n1432), .B1(n3360), .B2(n1438), .ZN(n5081)
         );
  oai22d1 U2673 ( .A1(n3363), .A2(n1432), .B1(n3362), .B2(n1438), .ZN(n5082)
         );
  oai22d1 U2674 ( .A1(n3362), .A2(n1432), .B1(n3361), .B2(n1438), .ZN(n5083)
         );
  oai21d1 U2675 ( .B1(n1441), .B2(n1443), .A(n1444), .ZN(n5084) );
  nd03d0 U2676 ( .A1(n1441), .A2(n2384), .A3(n1443), .ZN(n1444) );
  aor311d1 U2677 ( .C1(n1441), .C2(n1442), .C3(uart_phy_rx_rx_d), .A(n2335), 
        .B(n1445), .Z(n1443) );
  nr04d0 U2678 ( .A1(uart_phy_rx_count[2]), .A2(uart_phy_rx_count[1]), .A3(
        n3319), .A4(n1436), .ZN(n1445) );
  nd02d0 U2679 ( .A1(uart_phy_rx_count[0]), .A2(n1432), .ZN(n1436) );
  inv0d0 U2680 ( .I(n1438), .ZN(n1432) );
  nd02d0 U2681 ( .A1(uart_phy_rx_tick), .A2(n82), .ZN(n1438) );
  inv0d0 U2682 ( .I(n82), .ZN(n1441) );
  oaim31d1 U2683 ( .B1(N5281), .B2(request[1]), .B3(mgmtsoc_dbus_dbus_stb), 
        .A(n1446), .ZN(n5085) );
  nd03d0 U2684 ( .A1(n1447), .A2(n2385), .A3(mgmtsoc_vexriscv_dbus_err), .ZN(
        n1446) );
  oaim31d1 U2685 ( .B1(N5281), .B2(request[0]), .B3(mgmtsoc_ibus_ibus_stb), 
        .A(n1448), .ZN(n5086) );
  nd03d0 U2686 ( .A1(n1447), .A2(n2384), .A3(mgmtsoc_vexriscv_ibus_err), .ZN(
        n1448) );
  oai222d1 U2687 ( .A1(n1201), .A2(n173), .B1(n1449), .B2(n176), .C1(n151), 
        .C2(n1450), .ZN(n5087) );
  inv0d0 U2688 ( .I(mgmtsoc_ibus_ibus_dat_r[31]), .ZN(n1450) );
  nd04d0 U2689 ( .A1(uartwishbonebridge_state[0]), .A2(n1385), .A3(n1376), 
        .A4(n2383), .ZN(n1181) );
  oai321d1 U2690 ( .C1(n1387), .C2(n1381), .C3(n1451), .B1(n1452), .B2(n1369), 
        .A(n2370), .ZN(n1180) );
  nd03d0 U2691 ( .A1(n1453), .A2(n2385), .A3(n1454), .ZN(n1178) );
  oaim22d1 U2692 ( .A1(n773), .A2(n1455), .B1(N6429), .B2(n773), .ZN(n5088) );
  oai22d1 U2694 ( .A1(uart_rx_fifo_level0[4]), .A2(n771), .B1(n3375), .B2(
        n1456), .ZN(n508) );
  nr02d0 U2695 ( .A1(n3246), .A2(n3215), .ZN(n1456) );
  inv0d0 U2696 ( .I(n3212), .ZN(uart_rx_fifo_level0[4]) );
  inv0d0 U2698 ( .I(n1457), .ZN(mprj_stb_o) );
  inv0d0 U2699 ( .I(n1458), .ZN(mprj_sel_o[3]) );
  inv0d0 U2700 ( .I(n1459), .ZN(mprj_sel_o[2]) );
  inv0d0 U2701 ( .I(n1460), .ZN(mprj_sel_o[1]) );
  inv0d0 U2702 ( .I(n1461), .ZN(mprj_sel_o[0]) );
  oai21d1 U2703 ( .B1(n3573), .B2(n426), .A(n1462), .ZN(mprj_dat_o[9]) );
  aoi22d1 U2704 ( .A1(mgmtsoc_dbus_dbus_dat_w[9]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[9]), .B2(n429), .ZN(n1462) );
  oai21d1 U2705 ( .B1(n3575), .B2(n418), .A(n1463), .ZN(mprj_dat_o[8]) );
  aoi22d1 U2706 ( .A1(mgmtsoc_dbus_dbus_dat_w[8]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[8]), .B2(n430), .ZN(n1463) );
  oai21d1 U2707 ( .B1(n3556), .B2(n417), .A(n1464), .ZN(mprj_dat_o[7]) );
  aoi22d1 U2708 ( .A1(mgmtsoc_dbus_dbus_dat_w[7]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[7]), .B2(n2325), .ZN(n1464) );
  oai21d1 U2709 ( .B1(n3559), .B2(n427), .A(n1465), .ZN(mprj_dat_o[6]) );
  aoi22d1 U2710 ( .A1(mgmtsoc_dbus_dbus_dat_w[6]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[6]), .B2(n2326), .ZN(n1465) );
  oai21d1 U2711 ( .B1(n3562), .B2(n426), .A(n1466), .ZN(mprj_dat_o[5]) );
  aoi22d1 U2712 ( .A1(mgmtsoc_dbus_dbus_dat_w[5]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[5]), .B2(n429), .ZN(n1466) );
  oai21d1 U2713 ( .B1(n3565), .B2(n418), .A(n1467), .ZN(mprj_dat_o[4]) );
  aoi22d1 U2714 ( .A1(mgmtsoc_dbus_dbus_dat_w[4]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[4]), .B2(n430), .ZN(n1467) );
  oai21d1 U2715 ( .B1(n3568), .B2(n417), .A(n1468), .ZN(mprj_dat_o[3]) );
  aoi22d1 U2716 ( .A1(mgmtsoc_dbus_dbus_dat_w[3]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[3]), .B2(n2325), .ZN(n1468) );
  oai21d1 U2717 ( .B1(n427), .B2(n1449), .A(n1469), .ZN(mprj_dat_o[31]) );
  aoi22d1 U2718 ( .A1(mgmtsoc_dbus_dbus_dat_w[31]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[31]), .B2(n2326), .ZN(n1469) );
  inv0d0 U2719 ( .I(dbg_uart_wishbone_dat_w[31]), .ZN(n1449) );
  oai21d1 U2720 ( .B1(n426), .B2(n1179), .A(n1470), .ZN(mprj_dat_o[30]) );
  aoi22d1 U2721 ( .A1(mgmtsoc_dbus_dbus_dat_w[30]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[30]), .B2(n429), .ZN(n1470) );
  inv0d0 U2722 ( .I(dbg_uart_wishbone_dat_w[30]), .ZN(n1179) );
  oai21d1 U2723 ( .B1(n3571), .B2(n427), .A(n1471), .ZN(mprj_dat_o[2]) );
  aoi22d1 U2724 ( .A1(mgmtsoc_dbus_dbus_dat_w[2]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[2]), .B2(n430), .ZN(n1471) );
  oai21d1 U2725 ( .B1(n418), .B2(n1184), .A(n1472), .ZN(mprj_dat_o[29]) );
  aoi22d1 U2726 ( .A1(mgmtsoc_dbus_dbus_dat_w[29]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[29]), .B2(n2325), .ZN(n1472) );
  inv0d0 U2727 ( .I(dbg_uart_wishbone_dat_w[29]), .ZN(n1184) );
  oai21d1 U2728 ( .B1(n417), .B2(n1187), .A(n1473), .ZN(mprj_dat_o[28]) );
  aoi22d1 U2729 ( .A1(mgmtsoc_dbus_dbus_dat_w[28]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[28]), .B2(n2326), .ZN(n1473) );
  inv0d0 U2730 ( .I(dbg_uart_wishbone_dat_w[28]), .ZN(n1187) );
  oai21d1 U2731 ( .B1(n427), .B2(n1190), .A(n1474), .ZN(mprj_dat_o[27]) );
  aoi22d1 U2732 ( .A1(mgmtsoc_dbus_dbus_dat_w[27]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[27]), .B2(n429), .ZN(n1474) );
  inv0d0 U2733 ( .I(dbg_uart_wishbone_dat_w[27]), .ZN(n1190) );
  oai21d1 U2734 ( .B1(n426), .B2(n1193), .A(n1475), .ZN(mprj_dat_o[26]) );
  aoi22d1 U2735 ( .A1(mgmtsoc_dbus_dbus_dat_w[26]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[26]), .B2(n430), .ZN(n1475) );
  inv0d0 U2736 ( .I(dbg_uart_wishbone_dat_w[26]), .ZN(n1193) );
  oai21d1 U2737 ( .B1(n418), .B2(n1196), .A(n1476), .ZN(mprj_dat_o[25]) );
  aoi22d1 U2738 ( .A1(mgmtsoc_dbus_dbus_dat_w[25]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[25]), .B2(n2325), .ZN(n1476) );
  inv0d0 U2739 ( .I(dbg_uart_wishbone_dat_w[25]), .ZN(n1196) );
  oai21d1 U2740 ( .B1(n417), .B2(n1199), .A(n1477), .ZN(mprj_dat_o[24]) );
  aoi22d1 U2741 ( .A1(mgmtsoc_dbus_dbus_dat_w[24]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[24]), .B2(n2326), .ZN(n1477) );
  inv0d0 U2742 ( .I(dbg_uart_wishbone_dat_w[24]), .ZN(n1199) );
  oai21d1 U2743 ( .B1(n427), .B2(n1201), .A(n1478), .ZN(mprj_dat_o[23]) );
  aoi22d1 U2744 ( .A1(mgmtsoc_dbus_dbus_dat_w[23]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[23]), .B2(n429), .ZN(n1478) );
  inv0d0 U2745 ( .I(dbg_uart_wishbone_dat_w[23]), .ZN(n1201) );
  oai21d1 U2746 ( .B1(n426), .B2(n1177), .A(n1479), .ZN(mprj_dat_o[22]) );
  aoi22d1 U2747 ( .A1(mgmtsoc_dbus_dbus_dat_w[22]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[22]), .B2(n430), .ZN(n1479) );
  inv0d0 U2748 ( .I(dbg_uart_wishbone_dat_w[22]), .ZN(n1177) );
  oai21d1 U2749 ( .B1(n418), .B2(n1183), .A(n1480), .ZN(mprj_dat_o[21]) );
  aoi22d1 U2750 ( .A1(mgmtsoc_dbus_dbus_dat_w[21]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[21]), .B2(n2325), .ZN(n1480) );
  inv0d0 U2751 ( .I(dbg_uart_wishbone_dat_w[21]), .ZN(n1183) );
  oai21d1 U2752 ( .B1(n417), .B2(n1186), .A(n1481), .ZN(mprj_dat_o[20]) );
  aoi22d1 U2753 ( .A1(mgmtsoc_dbus_dbus_dat_w[20]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[20]), .B2(n2326), .ZN(n1481) );
  inv0d0 U2754 ( .I(dbg_uart_wishbone_dat_w[20]), .ZN(n1186) );
  oai21d1 U2755 ( .B1(n3574), .B2(n426), .A(n1482), .ZN(mprj_dat_o[1]) );
  aoi22d1 U2756 ( .A1(mgmtsoc_dbus_dbus_dat_w[1]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[1]), .B2(n429), .ZN(n1482) );
  oai21d1 U2757 ( .B1(n427), .B2(n1189), .A(n1483), .ZN(mprj_dat_o[19]) );
  aoi22d1 U2758 ( .A1(mgmtsoc_dbus_dbus_dat_w[19]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[19]), .B2(n430), .ZN(n1483) );
  inv0d0 U2759 ( .I(dbg_uart_wishbone_dat_w[19]), .ZN(n1189) );
  oai21d1 U2760 ( .B1(n426), .B2(n1192), .A(n1484), .ZN(mprj_dat_o[18]) );
  aoi22d1 U2761 ( .A1(mgmtsoc_dbus_dbus_dat_w[18]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[18]), .B2(n2325), .ZN(n1484) );
  inv0d0 U2762 ( .I(dbg_uart_wishbone_dat_w[18]), .ZN(n1192) );
  oai21d1 U2763 ( .B1(n418), .B2(n1195), .A(n1485), .ZN(mprj_dat_o[17]) );
  aoi22d1 U2764 ( .A1(mgmtsoc_dbus_dbus_dat_w[17]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[17]), .B2(n2326), .ZN(n1485) );
  inv0d0 U2765 ( .I(dbg_uart_wishbone_dat_w[17]), .ZN(n1195) );
  oai21d1 U2766 ( .B1(n417), .B2(n1198), .A(n1486), .ZN(mprj_dat_o[16]) );
  aoi22d1 U2767 ( .A1(mgmtsoc_dbus_dbus_dat_w[16]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[16]), .B2(n429), .ZN(n1486) );
  inv0d0 U2768 ( .I(dbg_uart_wishbone_dat_w[16]), .ZN(n1198) );
  oai21d1 U2769 ( .B1(n3555), .B2(n418), .A(n1487), .ZN(mprj_dat_o[15]) );
  aoi22d1 U2770 ( .A1(mgmtsoc_dbus_dbus_dat_w[15]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[15]), .B2(n430), .ZN(n1487) );
  oai21d1 U2771 ( .B1(n3558), .B2(n417), .A(n1488), .ZN(mprj_dat_o[14]) );
  aoi22d1 U2772 ( .A1(mgmtsoc_dbus_dbus_dat_w[14]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[14]), .B2(n2325), .ZN(n1488) );
  oai21d1 U2773 ( .B1(n3561), .B2(n427), .A(n1489), .ZN(mprj_dat_o[13]) );
  aoi22d1 U2774 ( .A1(mgmtsoc_dbus_dbus_dat_w[13]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[13]), .B2(n2326), .ZN(n1489) );
  oai21d1 U2775 ( .B1(n3564), .B2(n426), .A(n1490), .ZN(mprj_dat_o[12]) );
  aoi22d1 U2776 ( .A1(mgmtsoc_dbus_dbus_dat_w[12]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_dat_w[12]), .B2(n429), .ZN(n1490) );
  oai21d1 U2777 ( .B1(n3567), .B2(n418), .A(n1491), .ZN(mprj_dat_o[11]) );
  aoi22d1 U2778 ( .A1(mgmtsoc_dbus_dbus_dat_w[11]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_dat_w[11]), .B2(n430), .ZN(n1491) );
  oai21d1 U2779 ( .B1(n3570), .B2(n417), .A(n1492), .ZN(mprj_dat_o[10]) );
  aoi22d1 U2780 ( .A1(mgmtsoc_dbus_dbus_dat_w[10]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_dat_w[10]), .B2(n2325), .ZN(n1492) );
  oai21d1 U2781 ( .B1(n3576), .B2(n427), .A(n1493), .ZN(mprj_dat_o[0]) );
  aoi22d1 U2782 ( .A1(mgmtsoc_dbus_dbus_dat_w[0]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_dat_w[0]), .B2(n2326), .ZN(n1493) );
  nr02d0 U2783 ( .A1(n1494), .A2(n1495), .ZN(mprj_cyc_o) );
  inv0d0 U2784 ( .I(n3320), .ZN(mgmtsoc_zero1) );
  inv0d0 U2785 ( .I(n3152), .ZN(mgmtsoc_value[9]) );
  inv0d0 U2786 ( .I(n3146), .ZN(mgmtsoc_value[8]) );
  inv0d0 U2787 ( .I(n3243), .ZN(mgmtsoc_value[7]) );
  inv0d0 U2788 ( .I(n3207), .ZN(mgmtsoc_value[6]) );
  inv0d0 U2789 ( .I(n3193), .ZN(mgmtsoc_value[5]) );
  inv0d0 U2790 ( .I(n3186), .ZN(mgmtsoc_value[4]) );
  inv0d0 U2791 ( .I(n3181), .ZN(mgmtsoc_value[3]) );
  inv0d0 U2792 ( .I(n3317), .ZN(mgmtsoc_value[31]) );
  inv0d0 U2793 ( .I(n3316), .ZN(mgmtsoc_value[30]) );
  inv0d0 U2794 ( .I(n3139), .ZN(mgmtsoc_value[2]) );
  inv0d0 U2795 ( .I(n3070), .ZN(mgmtsoc_value[29]) );
  inv0d0 U2796 ( .I(n3074), .ZN(mgmtsoc_value[28]) );
  inv0d0 U2797 ( .I(n3078), .ZN(mgmtsoc_value[27]) );
  inv0d0 U2798 ( .I(n3082), .ZN(mgmtsoc_value[26]) );
  inv0d0 U2799 ( .I(n3086), .ZN(mgmtsoc_value[25]) );
  inv0d0 U2800 ( .I(n3321), .ZN(mgmtsoc_value[24]) );
  inv0d0 U2801 ( .I(n3090), .ZN(mgmtsoc_value[23]) );
  inv0d0 U2802 ( .I(n3094), .ZN(mgmtsoc_value[22]) );
  inv0d0 U2803 ( .I(n3098), .ZN(mgmtsoc_value[21]) );
  inv0d0 U2804 ( .I(n3102), .ZN(mgmtsoc_value[20]) );
  inv0d0 U2805 ( .I(n3220), .ZN(mgmtsoc_value[1]) );
  inv0d0 U2806 ( .I(n3106), .ZN(mgmtsoc_value[19]) );
  inv0d0 U2807 ( .I(n3110), .ZN(mgmtsoc_value[18]) );
  inv0d0 U2808 ( .I(n3114), .ZN(mgmtsoc_value[17]) );
  inv0d0 U2809 ( .I(n3118), .ZN(mgmtsoc_value[16]) );
  inv0d0 U2810 ( .I(n3244), .ZN(mgmtsoc_value[15]) );
  inv0d0 U2811 ( .I(n3176), .ZN(mgmtsoc_value[14]) );
  inv0d0 U2812 ( .I(n3170), .ZN(mgmtsoc_value[13]) );
  inv0d0 U2813 ( .I(n3164), .ZN(mgmtsoc_value[12]) );
  inv0d0 U2814 ( .I(n3158), .ZN(mgmtsoc_value[11]) );
  inv0d0 U2815 ( .I(n3199), .ZN(mgmtsoc_value[10]) );
  inv0d0 U2816 ( .I(n3242), .ZN(mgmtsoc_value[0]) );
  oai222d1 U2817 ( .A1(n3592), .A2(n1496), .B1(n1497), .B2(n1498), .C1(n3509), 
        .C2(n394), .ZN(mgmtsoc_litespisdrphycore_sink_payload_len[5]) );
  oai221d1 U2818 ( .B1(n1248), .B2(n1496), .C1(n3511), .C2(n403), .A(n1499), 
        .ZN(mgmtsoc_litespisdrphycore_sink_payload_len[4]) );
  oai222d1 U2819 ( .A1(litespi_state[2]), .A2(n1498), .B1(n1249), .B2(n1496), 
        .C1(n3513), .C2(n394), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_len[3]) );
  oai22d1 U2820 ( .A1(n3515), .A2(n402), .B1(n3593), .B2(n1496), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_len[2]) );
  oai22d1 U2821 ( .A1(n3517), .A2(n403), .B1(n3594), .B2(n1496), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_len[1]) );
  oai22d1 U2822 ( .A1(n3519), .A2(n402), .B1(n3595), .B2(n1496), .ZN(N3236) );
  nd02d0 U2823 ( .A1(n1500), .A2(n403), .ZN(n1496) );
  oai22d1 U2824 ( .A1(n3543), .A2(n403), .B1(n1501), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[9]) );
  oai22d1 U2825 ( .A1(n3544), .A2(n402), .B1(n1502), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[8]) );
  oai22d1 U2826 ( .A1(n3545), .A2(n403), .B1(n1503), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[7]) );
  oai22d1 U2827 ( .A1(n3546), .A2(n402), .B1(n1504), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[6]) );
  oai22d1 U2828 ( .A1(n3547), .A2(n403), .B1(n1505), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[5]) );
  inv0d0 U2829 ( .I(mprj_adr_o[5]), .ZN(n1505) );
  oai22d1 U2830 ( .A1(n3548), .A2(n402), .B1(n1506), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[4]) );
  inv0d0 U2831 ( .I(mprj_adr_o[4]), .ZN(n1506) );
  oai22d1 U2832 ( .A1(n3549), .A2(n403), .B1(n1507), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[3]) );
  inv0d0 U2833 ( .I(mprj_adr_o[3]), .ZN(n1507) );
  oai22d1 U2834 ( .A1(n3521), .A2(n402), .B1(n1508), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[31]) );
  oai22d1 U2835 ( .A1(n3522), .A2(n403), .B1(n1509), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[30]) );
  oai22d1 U2836 ( .A1(n3550), .A2(n402), .B1(n1510), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[2]) );
  inv0d0 U2837 ( .I(mprj_adr_o[2]), .ZN(n1510) );
  oai22d1 U2838 ( .A1(n3523), .A2(n403), .B1(n1511), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[29]) );
  oai22d1 U2839 ( .A1(n3524), .A2(n402), .B1(n1512), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[28]) );
  oai22d1 U2840 ( .A1(n3525), .A2(n403), .B1(n1513), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[27]) );
  inv0d0 U2841 ( .I(mprj_adr_o[27]), .ZN(n1513) );
  oai22d1 U2842 ( .A1(n3526), .A2(n402), .B1(n1514), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[26]) );
  inv0d0 U2843 ( .I(mprj_adr_o[26]), .ZN(n1514) );
  oai22d1 U2844 ( .A1(n3527), .A2(n403), .B1(n1515), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[25]) );
  inv0d0 U2845 ( .I(mprj_adr_o[25]), .ZN(n1515) );
  oai22d1 U2846 ( .A1(n3528), .A2(n402), .B1(n1516), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[24]) );
  inv0d0 U2847 ( .I(mprj_adr_o[24]), .ZN(n1516) );
  oai22d1 U2848 ( .A1(n3529), .A2(n403), .B1(n1517), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[23]) );
  inv0d0 U2849 ( .I(mprj_adr_o[23]), .ZN(n1517) );
  oai22d1 U2850 ( .A1(n3530), .A2(n402), .B1(n1518), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[22]) );
  inv0d0 U2851 ( .I(mprj_adr_o[22]), .ZN(n1518) );
  oai22d1 U2852 ( .A1(n3531), .A2(n394), .B1(n1519), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[21]) );
  inv0d0 U2853 ( .I(mprj_adr_o[21]), .ZN(n1519) );
  oai22d1 U2854 ( .A1(n3532), .A2(n394), .B1(n1520), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[20]) );
  inv0d0 U2855 ( .I(mprj_adr_o[20]), .ZN(n1520) );
  oai22d1 U2856 ( .A1(n3551), .A2(n394), .B1(litespi_tx_mux_sel), .B2(n1143), 
        .ZN(mgmtsoc_litespisdrphycore_sink_payload_data[1]) );
  oai22d1 U2857 ( .A1(n3533), .A2(n394), .B1(n1521), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[19]) );
  oai22d1 U2858 ( .A1(n3534), .A2(n394), .B1(n1522), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[18]) );
  oai22d1 U2859 ( .A1(n3535), .A2(n394), .B1(n1523), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[17]) );
  oai22d1 U2860 ( .A1(n3536), .A2(n394), .B1(n1524), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[16]) );
  oai22d1 U2861 ( .A1(n3537), .A2(n394), .B1(n1525), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[15]) );
  oai22d1 U2862 ( .A1(n3538), .A2(n394), .B1(n1526), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[14]) );
  oai22d1 U2863 ( .A1(n3539), .A2(n394), .B1(n1527), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[13]) );
  inv0d0 U2864 ( .I(mprj_adr_o[13]), .ZN(n1527) );
  oai22d1 U2865 ( .A1(n3540), .A2(n394), .B1(n1528), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[12]) );
  inv0d0 U2866 ( .I(mprj_adr_o[12]), .ZN(n1528) );
  oai22d1 U2867 ( .A1(n3541), .A2(n394), .B1(n1529), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[11]) );
  inv0d0 U2868 ( .I(mprj_adr_o[11]), .ZN(n1529) );
  oai22d1 U2869 ( .A1(n3542), .A2(n394), .B1(n1530), .B2(n1499), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_data[10]) );
  oai22d1 U2871 ( .A1(n3552), .A2(n394), .B1(litespi_tx_mux_sel), .B2(n1143), 
        .ZN(mgmtsoc_litespisdrphycore_sink_payload_data[0]) );
  oai221d1 U2872 ( .B1(n1106), .B2(n1029), .C1(n483), .C2(n1037), .A(n1532), 
        .ZN(mgmtsoc_litespisdrphycore_dq_o) );
  aoi22d1 U2873 ( .A1(mgmtsoc_litespisdrphycore_sr_out[28]), .A2(n1107), .B1(
        mgmtsoc_litespisdrphycore_sr_out[24]), .B2(n1108), .ZN(n1532) );
  nr04d0 U2874 ( .A1(n1533), .A2(
        mgmtsoc_litespisdrphycore_sink_payload_width[2]), .A3(
        mgmtsoc_litespisdrphycore_sink_payload_width[1]), .A4(
        mgmtsoc_litespisdrphycore_sink_payload_width[0]), .ZN(n1108) );
  nr04d0 U2875 ( .A1(n1534), .A2(
        mgmtsoc_litespisdrphycore_sink_payload_width[1]), .A3(
        mgmtsoc_litespisdrphycore_sink_payload_width[0]), .A4(
        mgmtsoc_litespisdrphycore_sink_payload_width[3]), .ZN(n1107) );
  inv0d0 U2876 ( .I(n1535), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_width[0]) );
  inv0d0 U2877 ( .I(mgmtsoc_litespisdrphycore_sr_out[30]), .ZN(n1037) );
  nd04d0 U2878 ( .A1(mgmtsoc_litespisdrphycore_sink_payload_width[1]), .A2(
        n1534), .A3(n1535), .A4(n1533), .ZN(n483) );
  inv0d0 U2879 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[3]), .ZN(
        n1533) );
  inv0d0 U2880 ( .I(mgmtsoc_litespisdrphycore_sr_out[31]), .ZN(n1029) );
  inv0d0 U2881 ( .I(n486), .ZN(n1106) );
  nr04d0 U2882 ( .A1(mgmtsoc_litespisdrphycore_sink_payload_width[2]), .A2(
        mgmtsoc_litespisdrphycore_sink_payload_width[1]), .A3(n1535), .A4(
        mgmtsoc_litespisdrphycore_sink_payload_width[3]), .ZN(n486) );
  nr02d0 U2883 ( .A1(n402), .A2(n3504), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_width[3]) );
  aoi21d1 U2884 ( .B1(litespi_tx_mux_sel), .B2(
        mgmtsoc_port_master_user_port_sink_payload_width[0]), .A(n1536), .ZN(
        n1535) );
  nr02d0 U2885 ( .A1(n1118), .A2(n403), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_width[1]) );
  inv0d0 U2886 ( .I(mgmtsoc_port_master_user_port_sink_payload_width[1]), .ZN(
        n1118) );
  inv0d0 U2887 ( .I(n1534), .ZN(
        mgmtsoc_litespisdrphycore_sink_payload_width[2]) );
  nd02d0 U2888 ( .A1(mgmtsoc_port_master_user_port_sink_payload_width[2]), 
        .A2(litespi_tx_mux_sel), .ZN(n1534) );
  inv0d0 U2889 ( .I(n3313), .ZN(mgmtsoc_litespisdrphycore_div[7]) );
  inv0d0 U2890 ( .I(n3130), .ZN(mgmtsoc_litespisdrphycore_div[6]) );
  inv0d0 U2891 ( .I(n3188), .ZN(mgmtsoc_litespisdrphycore_div[5]) );
  inv0d0 U2892 ( .I(n3148), .ZN(la_output[9]) );
  inv0d0 U2893 ( .I(n3142), .ZN(la_output[8]) );
  inv0d0 U2894 ( .I(n3225), .ZN(la_output[7]) );
  inv0d0 U2895 ( .I(n3131), .ZN(la_output[6]) );
  inv0d0 U2896 ( .I(n3064), .ZN(la_output[63]) );
  inv0d0 U2897 ( .I(n3066), .ZN(la_output[62]) );
  inv0d0 U2898 ( .I(n3069), .ZN(la_output[61]) );
  inv0d0 U2899 ( .I(n3073), .ZN(la_output[60]) );
  inv0d0 U2900 ( .I(n3189), .ZN(la_output[5]) );
  inv0d0 U2901 ( .I(n3077), .ZN(la_output[59]) );
  inv0d0 U2902 ( .I(n3081), .ZN(la_output[58]) );
  inv0d0 U2903 ( .I(n3085), .ZN(la_output[57]) );
  inv0d0 U2904 ( .I(n3062), .ZN(la_output[56]) );
  inv0d0 U2905 ( .I(n3089), .ZN(la_output[55]) );
  inv0d0 U2906 ( .I(n3093), .ZN(la_output[54]) );
  inv0d0 U2907 ( .I(n3097), .ZN(la_output[53]) );
  inv0d0 U2908 ( .I(n3101), .ZN(la_output[52]) );
  inv0d0 U2909 ( .I(n3105), .ZN(la_output[51]) );
  inv0d0 U2910 ( .I(n3109), .ZN(la_output[50]) );
  inv0d0 U2911 ( .I(n3183), .ZN(la_output[4]) );
  inv0d0 U2912 ( .I(n3113), .ZN(la_output[49]) );
  inv0d0 U2913 ( .I(n3117), .ZN(la_output[48]) );
  inv0d0 U2914 ( .I(n3121), .ZN(la_output[47]) );
  inv0d0 U2915 ( .I(n3173), .ZN(la_output[46]) );
  inv0d0 U2916 ( .I(n3167), .ZN(la_output[45]) );
  inv0d0 U2917 ( .I(n3161), .ZN(la_output[44]) );
  inv0d0 U2918 ( .I(n3155), .ZN(la_output[43]) );
  inv0d0 U2919 ( .I(n3196), .ZN(la_output[42]) );
  inv0d0 U2920 ( .I(n3149), .ZN(la_output[41]) );
  inv0d0 U2921 ( .I(n3143), .ZN(la_output[40]) );
  inv0d0 U2922 ( .I(n3178), .ZN(la_output[3]) );
  inv0d0 U2923 ( .I(n3227), .ZN(la_output[39]) );
  inv0d0 U2924 ( .I(n3132), .ZN(la_output[38]) );
  inv0d0 U2925 ( .I(n3190), .ZN(la_output[37]) );
  inv0d0 U2926 ( .I(n3184), .ZN(la_output[36]) );
  inv0d0 U2927 ( .I(n3179), .ZN(la_output[35]) );
  inv0d0 U2928 ( .I(n3136), .ZN(la_output[34]) );
  inv0d0 U2929 ( .I(n3218), .ZN(la_output[33]) );
  inv0d0 U2930 ( .I(n3226), .ZN(la_output[32]) );
  inv0d0 U2931 ( .I(n3063), .ZN(la_output[31]) );
  inv0d0 U2932 ( .I(n3065), .ZN(la_output[30]) );
  inv0d0 U2933 ( .I(n3135), .ZN(la_output[2]) );
  inv0d0 U2934 ( .I(n3068), .ZN(la_output[29]) );
  inv0d0 U2935 ( .I(n3072), .ZN(la_output[28]) );
  inv0d0 U2936 ( .I(n3076), .ZN(la_output[27]) );
  inv0d0 U2937 ( .I(n3080), .ZN(la_output[26]) );
  inv0d0 U2938 ( .I(n3084), .ZN(la_output[25]) );
  inv0d0 U2939 ( .I(n3061), .ZN(la_output[24]) );
  inv0d0 U2940 ( .I(n3088), .ZN(la_output[23]) );
  inv0d0 U2941 ( .I(n3092), .ZN(la_output[22]) );
  inv0d0 U2942 ( .I(n3096), .ZN(la_output[21]) );
  inv0d0 U2943 ( .I(n3100), .ZN(la_output[20]) );
  inv0d0 U2944 ( .I(n3217), .ZN(la_output[1]) );
  inv0d0 U2945 ( .I(n3104), .ZN(la_output[19]) );
  inv0d0 U2946 ( .I(n3108), .ZN(la_output[18]) );
  inv0d0 U2947 ( .I(n3112), .ZN(la_output[17]) );
  inv0d0 U2948 ( .I(n3116), .ZN(la_output[16]) );
  inv0d0 U2949 ( .I(n3120), .ZN(la_output[15]) );
  inv0d0 U2950 ( .I(n3172), .ZN(la_output[14]) );
  inv0d0 U2951 ( .I(n3166), .ZN(la_output[13]) );
  inv0d0 U2952 ( .I(n3160), .ZN(la_output[12]) );
  inv0d0 U2953 ( .I(n3154), .ZN(la_output[11]) );
  inv0d0 U2954 ( .I(n3195), .ZN(la_output[10]) );
  inv0d0 U2955 ( .I(n3224), .ZN(la_output[0]) );
  nr02d0 U2956 ( .A1(n1494), .A2(n1537), .ZN(hk_cyc_o) );
  inv0d0 U2957 ( .I(n3234), .ZN(gpioin5_i02) );
  inv0d0 U2958 ( .I(n3233), .ZN(gpioin5_i01) );
  inv0d0 U2959 ( .I(n3232), .ZN(gpioin4_i02) );
  inv0d0 U2960 ( .I(n3231), .ZN(gpioin4_i01) );
  inv0d0 U2961 ( .I(n3230), .ZN(gpioin3_i02) );
  inv0d0 U2962 ( .I(n3229), .ZN(gpioin3_i01) );
  inv0d0 U2963 ( .I(n3266), .ZN(gpioin2_i02) );
  inv0d0 U2964 ( .I(n3265), .ZN(gpioin2_i01) );
  inv0d0 U2965 ( .I(n3264), .ZN(gpioin1_i02) );
  inv0d0 U2966 ( .I(n3263), .ZN(gpioin1_i01) );
  inv0d0 U2967 ( .I(n3241), .ZN(gpioin0_i02) );
  inv0d0 U2968 ( .I(n3240), .ZN(gpioin0_i01) );
  inv0d0 U2969 ( .I(n3223), .ZN(gpio_out_pad) );
  nr02d0 U2970 ( .A1(n1458), .A2(n1538), .ZN(dff_we[3]) );
  nr02d0 U2971 ( .A1(n1538), .A2(n1459), .ZN(dff_we[2]) );
  nr02d0 U2972 ( .A1(n1538), .A2(n1460), .ZN(dff_we[1]) );
  nr02d0 U2973 ( .A1(n1538), .A2(n1461), .ZN(dff_we[0]) );
  nd02d0 U2974 ( .A1(dff_en), .A2(mprj_we_o), .ZN(n1538) );
  nr02d0 U2975 ( .A1(n1458), .A2(n1539), .ZN(dff2_we[3]) );
  nr02d0 U2976 ( .A1(n1459), .A2(n1539), .ZN(dff2_we[2]) );
  nr02d0 U2977 ( .A1(n1460), .A2(n1539), .ZN(dff2_we[1]) );
  nr02d0 U2978 ( .A1(n1461), .A2(n1539), .ZN(dff2_we[0]) );
  nd02d0 U2979 ( .A1(dff2_en), .A2(mprj_we_o), .ZN(n1539) );
  inv0d0 U2980 ( .I(n3301), .ZN(dbg_uart_wishbone_adr[9]) );
  inv0d0 U2981 ( .I(n3302), .ZN(dbg_uart_wishbone_adr[8]) );
  inv0d0 U2982 ( .I(n3303), .ZN(dbg_uart_wishbone_adr[7]) );
  inv0d0 U2983 ( .I(n3304), .ZN(dbg_uart_wishbone_adr[6]) );
  inv0d0 U2984 ( .I(n3305), .ZN(dbg_uart_wishbone_adr[5]) );
  inv0d0 U2985 ( .I(n3306), .ZN(dbg_uart_wishbone_adr[4]) );
  inv0d0 U2986 ( .I(n3307), .ZN(dbg_uart_wishbone_adr[3]) );
  inv0d0 U2987 ( .I(n3308), .ZN(dbg_uart_wishbone_adr[2]) );
  inv0d0 U2988 ( .I(n3283), .ZN(dbg_uart_wishbone_adr[29]) );
  inv0d0 U2989 ( .I(n3284), .ZN(dbg_uart_wishbone_adr[28]) );
  inv0d0 U2990 ( .I(n3285), .ZN(dbg_uart_wishbone_adr[27]) );
  inv0d0 U2991 ( .I(n3286), .ZN(dbg_uart_wishbone_adr[26]) );
  inv0d0 U2992 ( .I(n3287), .ZN(dbg_uart_wishbone_adr[25]) );
  inv0d0 U2993 ( .I(n3288), .ZN(dbg_uart_wishbone_adr[24]) );
  inv0d0 U2994 ( .I(n3289), .ZN(dbg_uart_wishbone_adr[21]) );
  inv0d0 U2995 ( .I(n3290), .ZN(dbg_uart_wishbone_adr[20]) );
  inv0d0 U2996 ( .I(n3309), .ZN(dbg_uart_wishbone_adr[1]) );
  inv0d0 U2997 ( .I(n3291), .ZN(dbg_uart_wishbone_adr[19]) );
  inv0d0 U2998 ( .I(n3292), .ZN(dbg_uart_wishbone_adr[18]) );
  inv0d0 U2999 ( .I(n3293), .ZN(dbg_uart_wishbone_adr[17]) );
  inv0d0 U3000 ( .I(n3294), .ZN(dbg_uart_wishbone_adr[16]) );
  inv0d0 U3001 ( .I(n3295), .ZN(dbg_uart_wishbone_adr[15]) );
  inv0d0 U3002 ( .I(n3296), .ZN(dbg_uart_wishbone_adr[14]) );
  inv0d0 U3003 ( .I(n3297), .ZN(dbg_uart_wishbone_adr[13]) );
  inv0d0 U3004 ( .I(n3298), .ZN(dbg_uart_wishbone_adr[12]) );
  inv0d0 U3005 ( .I(n3299), .ZN(dbg_uart_wishbone_adr[11]) );
  inv0d0 U3006 ( .I(n3300), .ZN(dbg_uart_wishbone_adr[10]) );
  inv0d0 U3007 ( .I(n3310), .ZN(dbg_uart_wishbone_adr[0]) );
  nr02d0 U3008 ( .A1(n48), .A2(n47), .ZN(dbg_uart_dbg_uart_rx) );
  inv0d0 U3009 ( .I(debug_in), .ZN(n47) );
  inv0d0 U3010 ( .I(serial_rx), .ZN(n48) );
  inv0d0 U3011 ( .I(core_rstn), .ZN(core_rst) );
  oaim211d1 U3012 ( .C1(mgmtsoc_reset_re), .C2(csrbank0_reset0_w[0]), .A(n2367), .B(n1258), .ZN(N8772) );
  nr02d0 U3013 ( .A1(n3374), .A2(n3373), .ZN(N7769) );
  nr02d0 U3014 ( .A1(n3262), .A2(n3376), .ZN(N7768) );
  inv0d0 U3015 ( .I(n3209), .ZN(N772) );
  inv0d0 U3016 ( .I(n3256), .ZN(N768) );
  nr02d0 U3017 ( .A1(n2334), .A2(n1540), .ZN(N6326) );
  nr02d0 U3018 ( .A1(n2335), .A2(n1541), .ZN(N6304) );
  nr02d0 U3019 ( .A1(n2333), .A2(n1537), .ZN(N6303) );
  nd04d0 U3020 ( .A1(mprj_adr_o[25]), .A2(mprj_adr_o[26]), .A3(n1542), .A4(
        n1543), .ZN(n1537) );
  nr04d0 U3021 ( .A1(mprj_adr_o[28]), .A2(mprj_adr_o[23]), .A3(mprj_adr_o[22]), 
        .A4(n1511), .ZN(n1543) );
  nr02d0 U3022 ( .A1(n2336), .A2(n1495), .ZN(N6302) );
  nd04d0 U3023 ( .A1(mprj_adr_o[28]), .A2(mprj_adr_o[29]), .A3(n1509), .A4(
        n1508), .ZN(n1495) );
  nr02d0 U3024 ( .A1(n2334), .A2(n1544), .ZN(N6301) );
  nr02d0 U3025 ( .A1(n2335), .A2(n1545), .ZN(N6300) );
  nr03d0 U3026 ( .A1(n1546), .A2(n2334), .A3(mprj_adr_o[10]), .ZN(N6299) );
  nr02d0 U3027 ( .A1(n1277), .A2(n2335), .ZN(N6298) );
  nd04d0 U3028 ( .A1(n1547), .A2(n1548), .A3(n1549), .A4(n1550), .ZN(n1277) );
  nr04d0 U3029 ( .A1(n1551), .A2(mprj_adr_o[11]), .A3(mprj_adr_o[13]), .A4(
        mprj_adr_o[12]), .ZN(n1550) );
  nd04d0 U3030 ( .A1(n1526), .A2(n1525), .A3(n1502), .A4(n1501), .ZN(n1551) );
  inv0d0 U3031 ( .I(mprj_adr_o[9]), .ZN(n1501) );
  inv0d0 U3032 ( .I(mprj_adr_o[8]), .ZN(n1502) );
  inv0d0 U3033 ( .I(mprj_adr_o[15]), .ZN(n1525) );
  inv0d0 U3034 ( .I(mprj_adr_o[14]), .ZN(n1526) );
  nr03d0 U3035 ( .A1(n1522), .A2(mprj_adr_o[10]), .A3(n1521), .ZN(n1549) );
  inv0d0 U3036 ( .I(n1552), .ZN(n1548) );
  nr02d0 U3037 ( .A1(n1523), .A2(n1524), .ZN(n1547) );
  inv0d0 U3038 ( .I(mprj_adr_o[16]), .ZN(n1524) );
  nr02d0 U3039 ( .A1(n670), .A2(n2334), .ZN(N6290) );
  nd12d0 U3040 ( .A1(n786), .A2(n664), .ZN(n670) );
  inv0d0 U3041 ( .I(n1553), .ZN(n664) );
  nr02d0 U3042 ( .A1(n686), .A2(n2333), .ZN(N6285) );
  nd12d0 U3043 ( .A1(n786), .A2(n682), .ZN(n686) );
  inv0d0 U3044 ( .I(n1554), .ZN(n682) );
  nr02d0 U3045 ( .A1(n700), .A2(n2336), .ZN(N6280) );
  nd12d0 U3046 ( .A1(n786), .A2(n696), .ZN(n700) );
  inv0d0 U3047 ( .I(n1555), .ZN(n696) );
  nr02d0 U3048 ( .A1(n714), .A2(n2335), .ZN(N6275) );
  nd12d0 U3049 ( .A1(n786), .A2(n710), .ZN(n714) );
  inv0d0 U3050 ( .I(n1556), .ZN(n710) );
  nr02d0 U3051 ( .A1(n728), .A2(n2334), .ZN(N6270) );
  nd12d0 U3052 ( .A1(n786), .A2(n724), .ZN(n728) );
  inv0d0 U3053 ( .I(n1557), .ZN(n724) );
  nr02d0 U3054 ( .A1(n742), .A2(n2333), .ZN(N6265) );
  nd12d0 U3055 ( .A1(n786), .A2(n738), .ZN(n742) );
  inv0d0 U3056 ( .I(n1558), .ZN(n738) );
  oai211d1 U3057 ( .C1(n1559), .C2(n1326), .A(n1560), .B(n1561), .ZN(N6264) );
  aoim22d1 U3058 ( .A1(n1562), .A2(n1563), .B1(n1564), .B2(n1565), .Z(n1561)
         );
  aoi211d1 U3059 ( .C1(n1566), .C2(n1567), .A(n1568), .B(n1569), .ZN(n1565) );
  oai22d1 U3060 ( .A1(n1570), .A2(n1346), .B1(n1571), .B2(n1326), .ZN(n1569)
         );
  aoi22d1 U3061 ( .A1(n1572), .A2(n1454), .B1(n1376), .B2(n1451), .ZN(n1559)
         );
  nr02d0 U3062 ( .A1(n1155), .A2(n1452), .ZN(n1572) );
  oai211d1 U3063 ( .C1(n1573), .C2(n1451), .A(n1574), .B(n1575), .ZN(N6263) );
  oan211d1 U3064 ( .C1(n1170), .C2(n1576), .B(n1577), .A(n1578), .ZN(n1575) );
  aoi31d1 U3065 ( .B1(n1363), .B2(n1335), .B3(n1571), .A(n1326), .ZN(n1578) );
  nd02d0 U3066 ( .A1(n1170), .A2(n1347), .ZN(n1571) );
  inv0d0 U3068 ( .I(n1346), .ZN(n1170) );
  aon211d1 U3069 ( .C1(uartwishbonebridge_state[1]), .C2(n1566), .B(n1576), 
        .A(n1567), .ZN(n1574) );
  nr02d0 U3070 ( .A1(n1326), .A2(n1454), .ZN(n1567) );
  nr02d0 U3071 ( .A1(n1386), .A2(uartwishbonebridge_state[2]), .ZN(n1576) );
  aoi21d1 U3072 ( .B1(n1563), .B2(n1376), .A(n1568), .ZN(n1573) );
  nd04d0 U3073 ( .A1(n1580), .A2(n1560), .A3(n1581), .A4(n1582), .ZN(N6262) );
  aoi222d1 U3074 ( .A1(n1583), .A2(n1336), .B1(n1563), .B2(n1384), .C1(n1577), 
        .C2(n1453), .ZN(n1582) );
  inv0d0 U3075 ( .I(n1570), .ZN(n1577) );
  nd02d0 U3076 ( .A1(n1336), .A2(n1155), .ZN(n1570) );
  inv0d0 U3077 ( .I(n1321), .ZN(n1384) );
  aoi31d1 U3078 ( .B1(n1385), .B2(n1387), .B3(n1376), .A(n1562), .ZN(n1321) );
  nr03d0 U3079 ( .A1(n1155), .A2(n1346), .A3(n1347), .ZN(n1562) );
  nd02d0 U3080 ( .A1(n1362), .A2(uartwishbonebridge_rs232phytx_state), .ZN(
        n1347) );
  an03d0 U3081 ( .A1(dbg_uart_tx_count[0]), .A2(dbg_uart_tx_tick), .A3(n1584), 
        .Z(n1362) );
  nr03d0 U3082 ( .A1(dbg_uart_tx_count[1]), .A2(n3629), .A3(
        dbg_uart_tx_count[2]), .ZN(n1584) );
  nd02d0 U3083 ( .A1(n1585), .A2(n1387), .ZN(n1346) );
  inv0d0 U3084 ( .I(n1381), .ZN(n1376) );
  inv0d0 U3085 ( .I(n1451), .ZN(n1385) );
  nr02d0 U3086 ( .A1(N1940), .A2(n1326), .ZN(n1563) );
  inv0d0 U3087 ( .I(n1335), .ZN(n1583) );
  nd02d0 U3088 ( .A1(n1338), .A2(n1330), .ZN(n1335) );
  nr03d0 U3089 ( .A1(n1586), .A2(dbg_uart_cmd[2]), .A3(n1367), .ZN(n1330) );
  aoi22d1 U3090 ( .A1(n1587), .A2(n1566), .B1(n1568), .B2(n1451), .ZN(n1581)
         );
  nd03d0 U3091 ( .A1(shared_ack), .A2(n1370), .A3(grant[1]), .ZN(n1451) );
  nd04d0 U3092 ( .A1(n1142), .A2(n1588), .A3(n1589), .A4(n1590), .ZN(
        shared_ack) );
  nr04d0 U3093 ( .A1(state), .A2(mprj_ack_i), .A3(hk_ack_i), .A4(dff_bus_ack), 
        .ZN(n1590) );
  nr02d0 U3094 ( .A1(n3666), .A2(n1274), .ZN(n1589) );
  inv0d0 U3095 ( .I(n3268), .ZN(n1274) );
  nr04d0 U3098 ( .A1(count[7]), .A2(n1595), .A3(count[6]), .A4(count[5]), .ZN(
        n1594) );
  or02d0 U3099 ( .A1(count[9]), .A2(count[8]), .Z(n1595) );
  nr04d0 U3100 ( .A1(count[2]), .A2(n1596), .A3(count[1]), .A4(count[19]), 
        .ZN(n1593) );
  or02d0 U3101 ( .A1(count[4]), .A2(count[3]), .Z(n1596) );
  nr04d0 U3102 ( .A1(count[16]), .A2(n1597), .A3(count[15]), .A4(count[14]), 
        .ZN(n1592) );
  or02d0 U3103 ( .A1(count[18]), .A2(count[17]), .Z(n1597) );
  nr04d0 U3104 ( .A1(count[11]), .A2(n1598), .A3(count[10]), .A4(count[0]), 
        .ZN(n1591) );
  or02d0 U3105 ( .A1(count[13]), .A2(count[12]), .Z(n1598) );
  nd02d0 U3106 ( .A1(n434), .A2(n1599), .ZN(n1142) );
  nr02d0 U3107 ( .A1(n1600), .A2(n1381), .ZN(n1568) );
  inv0d0 U3108 ( .I(n1368), .ZN(n1566) );
  aoi22d1 U3109 ( .A1(n1585), .A2(uartwishbonebridge_state[0]), .B1(n1387), 
        .B2(n1579), .ZN(n1368) );
  inv0d0 U3110 ( .I(n1349), .ZN(n1585) );
  nd02d0 U3111 ( .A1(uartwishbonebridge_state[1]), .A2(
        uartwishbonebridge_state[2]), .ZN(n1349) );
  oai21d1 U3112 ( .B1(n1369), .B2(n1326), .A(n1600), .ZN(n1587) );
  nd03d0 U3113 ( .A1(n1338), .A2(n1333), .A3(n1336), .ZN(n1560) );
  aor21d1 U3114 ( .B1(n1367), .B2(n1332), .A(n1337), .Z(n1333) );
  nr04d0 U3115 ( .A1(n1366), .A2(n1586), .A3(dbg_uart_cmd[0]), .A4(
        dbg_uart_cmd[1]), .ZN(n1337) );
  inv0d0 U3116 ( .I(dbg_uart_cmd[2]), .ZN(n1366) );
  nr03d0 U3117 ( .A1(n1586), .A2(dbg_uart_cmd[2]), .A3(n1331), .ZN(n1332) );
  inv0d0 U3118 ( .I(dbg_uart_cmd[1]), .ZN(n1331) );
  nd04d0 U3119 ( .A1(n3311), .A2(n3312), .A3(n1601), .A4(n3632), .ZN(n1586) );
  an02d0 U3120 ( .A1(n3630), .A2(n3631), .Z(n1601) );
  inv0d0 U3121 ( .I(dbg_uart_cmd[0]), .ZN(n1367) );
  nr02d0 U3122 ( .A1(n1320), .A2(n1155), .ZN(n1338) );
  inv0d0 U3124 ( .I(n1322), .ZN(n1320) );
  nr02d0 U3125 ( .A1(n1348), .A2(uartwishbonebridge_state[0]), .ZN(n1322) );
  nd03d0 U3126 ( .A1(uartwishbonebridge_state[1]), .A2(n1564), .A3(n1454), 
        .ZN(n1348) );
  inv0d0 U3127 ( .I(n1369), .ZN(n1454) );
  oai211d1 U3128 ( .C1(n1579), .C2(n1453), .A(n1369), .B(n1602), .ZN(n1580) );
  inv0d0 U3129 ( .I(n1600), .ZN(n1602) );
  nd02d0 U3130 ( .A1(n1336), .A2(uartwishbonebridge_state[0]), .ZN(n1600) );
  inv0d0 U3131 ( .I(n1326), .ZN(n1336) );
  nd02d0 U3132 ( .A1(n2376), .A2(n1324), .ZN(n1326) );
  nd04d0 U3133 ( .A1(n1603), .A2(n1604), .A3(n1605), .A4(n1606), .ZN(n1324) );
  nr04d0 U3134 ( .A1(dbg_uart_count[7]), .A2(n1607), .A3(dbg_uart_count[6]), 
        .A4(dbg_uart_count[5]), .ZN(n1606) );
  or02d0 U3135 ( .A1(dbg_uart_count[9]), .A2(dbg_uart_count[8]), .Z(n1607) );
  nr04d0 U3136 ( .A1(dbg_uart_count[2]), .A2(n1608), .A3(dbg_uart_count[1]), 
        .A4(dbg_uart_count[19]), .ZN(n1605) );
  or02d0 U3137 ( .A1(dbg_uart_count[4]), .A2(dbg_uart_count[3]), .Z(n1608) );
  nr04d0 U3138 ( .A1(dbg_uart_count[16]), .A2(n1609), .A3(dbg_uart_count[15]), 
        .A4(dbg_uart_count[14]), .ZN(n1604) );
  or02d0 U3139 ( .A1(dbg_uart_count[18]), .A2(dbg_uart_count[17]), .Z(n1609)
         );
  nr04d0 U3140 ( .A1(dbg_uart_count[11]), .A2(n1610), .A3(dbg_uart_count[10]), 
        .A4(dbg_uart_count[0]), .ZN(n1603) );
  or02d0 U3141 ( .A1(dbg_uart_count[13]), .A2(dbg_uart_count[12]), .Z(n1610)
         );
  nd03d0 U3142 ( .A1(dbg_uart_rx_rx), .A2(n1414), .A3(n1611), .ZN(n1369) );
  nr03d0 U3143 ( .A1(dbg_uart_rx_count[1]), .A2(n3318), .A3(
        dbg_uart_rx_count[2]), .ZN(n1611) );
  inv0d0 U3144 ( .I(n1423), .ZN(n1414) );
  nd02d0 U3145 ( .A1(dbg_uart_rx_count[0]), .A2(n1415), .ZN(n1423) );
  inv0d0 U3146 ( .I(n1420), .ZN(n1415) );
  nd02d0 U3147 ( .A1(uartwishbonebridge_rs232phyrx_state), .A2(
        dbg_uart_rx_tick), .ZN(n1420) );
  inv0d0 U3148 ( .I(n1452), .ZN(n1453) );
  nd03d0 U3149 ( .A1(uartwishbonebridge_state[1]), .A2(n1564), .A3(
        uartwishbonebridge_state[0]), .ZN(n1452) );
  inv0d0 U3150 ( .I(uartwishbonebridge_state[2]), .ZN(n1564) );
  nr02d0 U3151 ( .A1(uartwishbonebridge_state[1]), .A2(
        uartwishbonebridge_state[2]), .ZN(n1579) );
  oan211d1 U3152 ( .C1(n1599), .C2(n1612), .B(n1613), .A(n2336), .ZN(N6255) );
  aoim31d1 U3153 ( .B1(n1614), .B2(n1615), .B3(n1135), .A(n1616), .ZN(n1613)
         );
  nr03d0 U3154 ( .A1(n1617), .A2(n1618), .A3(n1497), .ZN(n1616) );
  oai311d1 U3155 ( .C1(n1144), .C2(n2335), .C3(n1617), .A(n1619), .B(n1620), 
        .ZN(N6254) );
  aoi22d1 U3156 ( .A1(n1621), .A2(N998), .B1(n1622), .B2(litespi_state[2]), 
        .ZN(n1620) );
  oai211d1 U3157 ( .C1(n1399), .C2(n1615), .A(n1623), .B(n1396), .ZN(n1622) );
  nd04d0 U3158 ( .A1(n1624), .A2(n1619), .A3(n1625), .A4(n1626), .ZN(N6253) );
  aoi221d1 U3159 ( .B1(n1627), .B2(n1531), .C1(N998), .C2(n1621), .A(n1628), 
        .ZN(n1626) );
  oan211d1 U3160 ( .C1(n1615), .C2(n1399), .B(n1623), .A(n1139), .ZN(n1628) );
  inv0d0 U3161 ( .I(n1629), .ZN(n1623) );
  an03d0 U3162 ( .A1(mgmtsoc_litespimmap_burst_cs), .A2(n1615), .A3(n1630), 
        .Z(n1621) );
  inv0d0 U3163 ( .I(n1144), .ZN(n1531) );
  nd02d0 U3164 ( .A1(litespi_state[1]), .A2(n1141), .ZN(n1144) );
  inv0d0 U3165 ( .I(n1631), .ZN(n1625) );
  oan211d1 U3166 ( .C1(n1143), .C2(n2336), .B(n1396), .A(n1617), .ZN(n1631) );
  nd02d0 U3167 ( .A1(n1500), .A2(n2382), .ZN(n1396) );
  inv0d0 U3168 ( .I(n1145), .ZN(n1500) );
  nd03d0 U3169 ( .A1(n1140), .A2(n1139), .A3(litespi_state[2]), .ZN(n1145) );
  nd02d0 U3170 ( .A1(n1141), .A2(n1139), .ZN(n1143) );
  inv0d0 U3171 ( .I(litespi_state[1]), .ZN(n1139) );
  nr02d0 U3172 ( .A1(n1618), .A2(litespi_state[2]), .ZN(n1141) );
  nd03d0 U3173 ( .A1(litespi_state[2]), .A2(n1140), .A3(n1627), .ZN(n1619) );
  an03d0 U3174 ( .A1(n1617), .A2(n2375), .A3(litespi_state[1]), .Z(n1627) );
  nd04d0 U3175 ( .A1(n3591), .A2(n3590), .A3(n1632), .A4(n1633), .ZN(n1624) );
  an04d0 U3176 ( .A1(n3592), .A2(n3593), .A3(n3594), .A4(n3595), .Z(n1633) );
  nr03d0 U3177 ( .A1(n1634), .A2(mgmtsoc_litespimmap_spi_dummy_bits[4]), .A3(
        mgmtsoc_litespimmap_spi_dummy_bits[3]), .ZN(n1632) );
  oai211d1 U3178 ( .C1(n1134), .C2(n1399), .A(n1635), .B(n1636), .ZN(N6252) );
  aoi31d1 U3179 ( .B1(litespi_state[1]), .B2(n1599), .B3(n1629), .A(n1637), 
        .ZN(n1636) );
  inv0d0 U3180 ( .I(n1634), .ZN(n1637) );
  nd03d0 U3181 ( .A1(litespi_state[2]), .A2(n1599), .A3(n1629), .ZN(n1634) );
  nr03d0 U3182 ( .A1(litespi_state[3]), .A2(n2335), .A3(litespi_state[0]), 
        .ZN(n1629) );
  nr02d0 U3183 ( .A1(n1112), .A2(litespi_tx_mux_sel), .ZN(n1599) );
  aon211d1 U3184 ( .C1(n1617), .C2(n2366), .B(n1630), .A(litespi_state[0]), 
        .ZN(n1635) );
  nd02d0 U3185 ( .A1(n495), .A2(n403), .ZN(n1617) );
  inv0d0 U3186 ( .I(n1630), .ZN(n1399) );
  nr02d0 U3187 ( .A1(n1135), .A2(n2336), .ZN(n1630) );
  oai211d1 U3188 ( .C1(litespi_state[3]), .C2(n1638), .A(n1618), .B(n1612), 
        .ZN(n1135) );
  nr02d0 U3189 ( .A1(litespi_state[1]), .A2(litespi_state[2]), .ZN(n1638) );
  inv0d0 U3190 ( .I(n1615), .ZN(n1134) );
  nr03d0 U3191 ( .A1(n1147), .A2(mprj_we_o), .A3(n1544), .ZN(n1615) );
  nd03d0 U3192 ( .A1(n1542), .A2(mprj_adr_o[28]), .A3(n1639), .ZN(n1544) );
  nr03d0 U3193 ( .A1(mprj_adr_o[25]), .A2(mprj_adr_o[29]), .A3(mprj_adr_o[26]), 
        .ZN(n1639) );
  nr04d0 U3194 ( .A1(mprj_adr_o[24]), .A2(mprj_adr_o[27]), .A3(mprj_adr_o[30]), 
        .A4(mprj_adr_o[31]), .ZN(n1542) );
  oan211d1 U3195 ( .C1(n1085), .C2(n1640), .B(n1641), .A(n2333), .ZN(N6249) );
  oaim21d1 U3196 ( .B1(n1642), .B2(litespiphy_state[0]), .A(
        litespiphy_state[1]), .ZN(n1641) );
  aoim31d1 U3197 ( .B1(n495), .B2(n1394), .B3(n1643), .A(n2336), .ZN(N6248) );
  oai21d1 U3198 ( .B1(n1642), .B2(n1112), .A(n1644), .ZN(n1643) );
  oai21d1 U3199 ( .B1(n1640), .B2(n1085), .A(n487), .ZN(n1644) );
  nd03d0 U3200 ( .A1(N800), .A2(n487), .A3(mgmtsoc_litespisdrphycore_clk), 
        .ZN(n1085) );
  nd02d0 U3201 ( .A1(n1645), .A2(n1646), .ZN(n1640) );
  nr04d0 U3202 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[7]), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[6]), .A3(
        mgmtsoc_litespisdrphycore_sr_cnt[5]), .A4(
        mgmtsoc_litespisdrphycore_sr_cnt[4]), .ZN(n1646) );
  inv0d0 U3203 ( .I(n3125), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[4]) );
  inv0d0 U3204 ( .I(n3124), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[5]) );
  inv0d0 U3205 ( .I(n3123), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[6]) );
  inv0d0 U3206 ( .I(n3122), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[7]) );
  nr04d0 U3207 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[3]), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[2]), .A3(
        mgmtsoc_litespisdrphycore_sr_cnt[1]), .A4(
        mgmtsoc_litespisdrphycore_sr_cnt[0]), .ZN(n1645) );
  inv0d0 U3208 ( .I(n3128), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[0]) );
  inv0d0 U3209 ( .I(n3129), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[1]) );
  inv0d0 U3210 ( .I(n3127), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[2]) );
  inv0d0 U3211 ( .I(n3126), .ZN(mgmtsoc_litespisdrphycore_sr_cnt[3]) );
  nd02d0 U3212 ( .A1(litespiphy_state[1]), .A2(litespiphy_state[0]), .ZN(n1112) );
  oai321d1 U3213 ( .C1(n1647), .C2(litespi_tx_mux_sel), .C3(litespi_state[3]), 
        .B1(litespi_tx_mux_sel), .B2(n1612), .A(n1648), .ZN(n1642) );
  oaim21d1 U3214 ( .B1(n1113), .B2(\mgmtsoc_master_status_status[1] ), .A(
        litespi_tx_mux_sel), .ZN(n1648) );
  nd04d0 U3215 ( .A1(n1649), .A2(n871), .A3(n1650), .A4(n1651), .ZN(n1113) );
  an03d0 U3216 ( .A1(n1265), .A2(n947), .A3(n1652), .Z(n1651) );
  inv0d0 U3217 ( .I(n434), .ZN(n1612) );
  nr04d0 U3218 ( .A1(n1614), .A2(litespi_state[0]), .A3(litespi_state[1]), 
        .A4(litespi_state[2]), .ZN(n434) );
  oai21d1 U3219 ( .B1(litespi_state[1]), .B2(litespi_state[2]), .A(n1653), 
        .ZN(n1647) );
  inv0d0 U3220 ( .I(litespi_state[0]), .ZN(n1653) );
  nr04d0 U3221 ( .A1(n1654), .A2(flash_cs_n), .A3(litespiphy_state[0]), .A4(
        litespiphy_state[1]), .ZN(n1394) );
  nd02d0 U3222 ( .A1(n3553), .A2(n1125), .ZN(flash_cs_n) );
  nr02d0 U3223 ( .A1(n1124), .A2(mgmtsoc_litespisdrphycore_count[2]), .ZN(
        n1125) );
  inv0d0 U3224 ( .I(n1121), .ZN(n1124) );
  nr02d0 U3225 ( .A1(mgmtsoc_litespisdrphycore_count[1]), .A2(
        mgmtsoc_litespisdrphycore_count[0]), .ZN(n1121) );
  aoi21d1 U3226 ( .B1(litespi_tx_mux_sel), .B2(
        mgmtsoc_port_master_user_port_sink_valid), .A(n1536), .ZN(n1654) );
  inv0d0 U3227 ( .I(n1498), .ZN(n1536) );
  nd02d0 U3228 ( .A1(n1140), .A2(n402), .ZN(n1498) );
  inv0d0 U3229 ( .I(n1120), .ZN(n495) );
  inv0d0 U3230 ( .I(n666), .ZN(N6247) );
  nd02d0 U3231 ( .A1(n1655), .A2(n2382), .ZN(n666) );
  nr02d0 U3232 ( .A1(n2333), .A2(n3633), .ZN(N6244) );
  inv0d0 U3233 ( .I(n683), .ZN(N6239) );
  nd02d0 U3234 ( .A1(n1656), .A2(n2382), .ZN(n683) );
  nr02d0 U3235 ( .A1(n2336), .A2(n1657), .ZN(N6236) );
  inv0d0 U3236 ( .I(n697), .ZN(N6231) );
  nd02d0 U3237 ( .A1(n1658), .A2(n2382), .ZN(n697) );
  nr02d0 U3238 ( .A1(n2334), .A2(n1659), .ZN(N6228) );
  inv0d0 U3239 ( .I(n711), .ZN(N6223) );
  nd02d0 U3240 ( .A1(n1660), .A2(n2382), .ZN(n711) );
  nr02d0 U3241 ( .A1(n2335), .A2(n1661), .ZN(N6220) );
  inv0d0 U3242 ( .I(n725), .ZN(N6215) );
  nd02d0 U3243 ( .A1(n1662), .A2(n2383), .ZN(n725) );
  nr02d0 U3244 ( .A1(n2333), .A2(n1663), .ZN(N6212) );
  inv0d0 U3245 ( .I(n739), .ZN(N6207) );
  nd02d0 U3246 ( .A1(n1664), .A2(n2382), .ZN(n739) );
  nr02d0 U3247 ( .A1(n2336), .A2(n1665), .ZN(N6204) );
  nr02d0 U3248 ( .A1(n2334), .A2(n1425), .ZN(N5758) );
  inv0d0 U3249 ( .I(dbg_uart_rx_rx), .ZN(n1425) );
  an02d0 U3250 ( .A1(N3844), .A2(n1666), .Z(N5757) );
  an02d0 U3251 ( .A1(N3777), .A2(n1361), .Z(N5756) );
  nr03d0 U3252 ( .A1(n786), .A2(n2336), .A3(n755), .ZN(N5711) );
  nd02d0 U3253 ( .A1(n1667), .A2(n989), .ZN(n786) );
  nr02d0 U3254 ( .A1(n871), .A2(n1668), .ZN(n989) );
  nr02d0 U3255 ( .A1(n3375), .A2(n2335), .ZN(N5710) );
  inv0d0 U3256 ( .I(n783), .ZN(N5707) );
  nd02d0 U3257 ( .A1(n821), .A2(n2382), .ZN(n783) );
  nr02d0 U3258 ( .A1(n2335), .A2(n1442), .ZN(N5704) );
  inv0d0 U3259 ( .I(uart_phy_rx_rx), .ZN(n1442) );
  an03d0 U3260 ( .A1(n82), .A2(n2375), .A3(N3638), .Z(N5703) );
  an03d0 U3261 ( .A1(n28), .A2(n2375), .A3(N3571), .Z(N5702) );
  an02d0 U3262 ( .A1(N3502), .A2(n1669), .Z(N5658) );
  an02d0 U3263 ( .A1(N3501), .A2(n1669), .Z(N5657) );
  an02d0 U3264 ( .A1(N3500), .A2(n1669), .Z(N5656) );
  an02d0 U3265 ( .A1(N3499), .A2(n1669), .Z(N5655) );
  an02d0 U3266 ( .A1(N3498), .A2(n1669), .Z(N5654) );
  an02d0 U3267 ( .A1(N3497), .A2(n1669), .Z(N5653) );
  an02d0 U3268 ( .A1(N3496), .A2(n1669), .Z(N5652) );
  an02d0 U3269 ( .A1(N3495), .A2(n1669), .Z(N5651) );
  an02d0 U3270 ( .A1(N3494), .A2(n1669), .Z(N5650) );
  an02d0 U3271 ( .A1(N3493), .A2(n1669), .Z(N5649) );
  an02d0 U3272 ( .A1(N3492), .A2(n1669), .Z(N5648) );
  an02d0 U3273 ( .A1(N3491), .A2(n1669), .Z(N5647) );
  an02d0 U3274 ( .A1(N3490), .A2(n1669), .Z(N5646) );
  an02d0 U3275 ( .A1(N3489), .A2(n1669), .Z(N5645) );
  an02d0 U3276 ( .A1(N3488), .A2(n1669), .Z(N5644) );
  an02d0 U3277 ( .A1(N3487), .A2(n1669), .Z(N5643) );
  aoi21d1 U3278 ( .B1(n892), .B2(spi_master_clk_fall), .A(n2335), .ZN(n1669)
         );
  inv0d0 U3279 ( .I(spi_master_clk_rise), .ZN(n892) );
  nr03d0 U3280 ( .A1(n948), .A2(n2333), .A3(n823), .ZN(N5618) );
  oan211d1 U3281 ( .C1(csrbank9_cs0_w[16]), .C2(n891), .B(csrbank9_cs0_w[0]), 
        .A(n2334), .ZN(N5589) );
  oai21d1 U3282 ( .B1(n911), .B2(n896), .A(n914), .ZN(n891) );
  inv0d0 U3283 ( .I(spi_master_clk_fall), .ZN(n896) );
  an02d0 U3284 ( .A1(mgmtsoc_litespisdrphycore_posedge_reg), .A2(n2374), .Z(
        N5454) );
  an04d0 U3285 ( .A1(n2375), .A2(n1109), .A3(n487), .A4(N800), .Z(N5453) );
  inv0d0 U3286 ( .I(mgmtsoc_litespisdrphycore_clk), .ZN(n1109) );
  an02d0 U3287 ( .A1(N3428), .A2(n1670), .Z(N5450) );
  an02d0 U3288 ( .A1(N3427), .A2(n1670), .Z(N5449) );
  an02d0 U3289 ( .A1(N3426), .A2(n1670), .Z(N5448) );
  an02d0 U3290 ( .A1(N3425), .A2(n1670), .Z(N5447) );
  an02d0 U3291 ( .A1(N3424), .A2(n1670), .Z(N5446) );
  an02d0 U3292 ( .A1(N3423), .A2(n1670), .Z(N5445) );
  an02d0 U3293 ( .A1(N3422), .A2(n1670), .Z(N5444) );
  an02d0 U3294 ( .A1(N3421), .A2(n1670), .Z(N5443) );
  inv0d0 U3295 ( .I(n1110), .ZN(n1670) );
  nd03d0 U3296 ( .A1(n487), .A2(n2385), .A3(N3419), .ZN(n1110) );
  nr02d0 U3297 ( .A1(n1671), .A2(litespiphy_state[1]), .ZN(n487) );
  an03d0 U3298 ( .A1(dff2_en), .A2(n2375), .A3(n1588), .Z(N5433) );
  inv0d0 U3299 ( .I(dff2_bus_ack), .ZN(n1588) );
  nr02d0 U3300 ( .A1(n1545), .A2(n1147), .ZN(dff2_en) );
  or03d0 U3301 ( .A1(n1546), .A2(n1530), .A3(mprj_adr_o[9]), .Z(n1545) );
  inv0d0 U3302 ( .I(mprj_adr_o[10]), .ZN(n1530) );
  nr13d1 U3303 ( .A1(dff_en), .A2(n2334), .A3(dff_bus_ack), .ZN(N5432) );
  nr03d0 U3304 ( .A1(n1147), .A2(mprj_adr_o[10]), .A3(n1546), .ZN(dff_en) );
  nd04d0 U3305 ( .A1(n1672), .A2(n1673), .A3(n1674), .A4(n1675), .ZN(n1546) );
  nr04d0 U3306 ( .A1(n1676), .A2(mprj_adr_o[17]), .A3(mprj_adr_o[19]), .A4(
        mprj_adr_o[18]), .ZN(n1675) );
  nd04d0 U3307 ( .A1(n1512), .A2(n1511), .A3(n1509), .A4(n1508), .ZN(n1676) );
  inv0d0 U3308 ( .I(mprj_adr_o[29]), .ZN(n1511) );
  inv0d0 U3309 ( .I(mprj_adr_o[28]), .ZN(n1512) );
  nr04d0 U3310 ( .A1(mprj_adr_o[16]), .A2(mprj_adr_o[15]), .A3(mprj_adr_o[14]), 
        .A4(mprj_adr_o[13]), .ZN(n1674) );
  nr02d0 U3311 ( .A1(mprj_adr_o[12]), .A2(mprj_adr_o[11]), .ZN(n1672) );
  oai222d1 U3312 ( .A1(n3418), .A2(n114), .B1(n1678), .B2(n1679), .C1(n3449), 
        .C2(n1680), .ZN(N5431) );
  inv0d0 U3313 ( .I(N3166), .ZN(n1679) );
  oai222d1 U3314 ( .A1(n3419), .A2(n113), .B1(n1678), .B2(n1681), .C1(n3450), 
        .C2(n1680), .ZN(N5430) );
  inv0d0 U3315 ( .I(N3165), .ZN(n1681) );
  oai222d1 U3316 ( .A1(n3420), .A2(n106), .B1(n1678), .B2(n1682), .C1(n3451), 
        .C2(n1680), .ZN(N5429) );
  inv0d0 U3317 ( .I(N3164), .ZN(n1682) );
  oai222d1 U3318 ( .A1(n3421), .A2(n105), .B1(n1678), .B2(n1683), .C1(n3452), 
        .C2(n1680), .ZN(N5428) );
  inv0d0 U3319 ( .I(N3163), .ZN(n1683) );
  oai222d1 U3320 ( .A1(n3422), .A2(n114), .B1(n1678), .B2(n1684), .C1(n3453), 
        .C2(n1680), .ZN(N5427) );
  inv0d0 U3321 ( .I(N3162), .ZN(n1684) );
  oai222d1 U3322 ( .A1(n3423), .A2(n113), .B1(n1678), .B2(n1685), .C1(n3454), 
        .C2(n1680), .ZN(N5426) );
  inv0d0 U3323 ( .I(N3161), .ZN(n1685) );
  oai222d1 U3324 ( .A1(n3424), .A2(n106), .B1(n1678), .B2(n1686), .C1(n3455), 
        .C2(n1680), .ZN(N5425) );
  inv0d0 U3325 ( .I(N3160), .ZN(n1686) );
  oai222d1 U3326 ( .A1(n3425), .A2(n105), .B1(n1678), .B2(n1687), .C1(n3456), 
        .C2(n1680), .ZN(N5424) );
  inv0d0 U3327 ( .I(N3159), .ZN(n1687) );
  oai222d1 U3328 ( .A1(n3426), .A2(n114), .B1(n1678), .B2(n1688), .C1(n3457), 
        .C2(n1680), .ZN(N5423) );
  inv0d0 U3329 ( .I(N3158), .ZN(n1688) );
  oai222d1 U3330 ( .A1(n3427), .A2(n113), .B1(n1678), .B2(n1689), .C1(n3458), 
        .C2(n1680), .ZN(N5422) );
  inv0d0 U3331 ( .I(N3157), .ZN(n1689) );
  oai222d1 U3332 ( .A1(n3428), .A2(n106), .B1(n1678), .B2(n1690), .C1(n3459), 
        .C2(n1680), .ZN(N5421) );
  inv0d0 U3333 ( .I(N3156), .ZN(n1690) );
  oai222d1 U3334 ( .A1(n3429), .A2(n105), .B1(n1678), .B2(n1691), .C1(n3460), 
        .C2(n1680), .ZN(N5420) );
  inv0d0 U3335 ( .I(N3155), .ZN(n1691) );
  oai222d1 U3336 ( .A1(n3430), .A2(n114), .B1(n1678), .B2(n1692), .C1(n3461), 
        .C2(n1680), .ZN(N5419) );
  inv0d0 U3337 ( .I(N3154), .ZN(n1692) );
  oai222d1 U3338 ( .A1(n3431), .A2(n113), .B1(n1678), .B2(n1693), .C1(n3462), 
        .C2(n1680), .ZN(N5418) );
  inv0d0 U3339 ( .I(N3153), .ZN(n1693) );
  oai222d1 U3340 ( .A1(n3432), .A2(n106), .B1(n1678), .B2(n1694), .C1(n3463), 
        .C2(n1680), .ZN(N5417) );
  inv0d0 U3341 ( .I(N3152), .ZN(n1694) );
  oai222d1 U3342 ( .A1(n3433), .A2(n105), .B1(n1678), .B2(n1695), .C1(n3464), 
        .C2(n1680), .ZN(N5416) );
  inv0d0 U3343 ( .I(N3151), .ZN(n1695) );
  oai222d1 U3344 ( .A1(n3434), .A2(n114), .B1(n1678), .B2(n1696), .C1(n3465), 
        .C2(n1680), .ZN(N5415) );
  inv0d0 U3345 ( .I(N3150), .ZN(n1696) );
  oai222d1 U3346 ( .A1(n3435), .A2(n113), .B1(n1678), .B2(n1697), .C1(n3466), 
        .C2(n1680), .ZN(N5414) );
  inv0d0 U3347 ( .I(N3149), .ZN(n1697) );
  oai222d1 U3348 ( .A1(n3436), .A2(n106), .B1(n1678), .B2(n1698), .C1(n3467), 
        .C2(n1680), .ZN(N5413) );
  inv0d0 U3349 ( .I(N3148), .ZN(n1698) );
  oai222d1 U3350 ( .A1(n3437), .A2(n105), .B1(n1678), .B2(n1699), .C1(n3468), 
        .C2(n1680), .ZN(N5412) );
  inv0d0 U3351 ( .I(N3147), .ZN(n1699) );
  oai222d1 U3352 ( .A1(n3438), .A2(n114), .B1(n1678), .B2(n1700), .C1(n3469), 
        .C2(n1680), .ZN(N5411) );
  inv0d0 U3353 ( .I(N3146), .ZN(n1700) );
  oai222d1 U3354 ( .A1(n3439), .A2(n113), .B1(n1678), .B2(n1701), .C1(n3470), 
        .C2(n1680), .ZN(N5410) );
  inv0d0 U3355 ( .I(N3145), .ZN(n1701) );
  oai222d1 U3356 ( .A1(n3440), .A2(n106), .B1(n1678), .B2(n1702), .C1(n3471), 
        .C2(n1680), .ZN(N5409) );
  inv0d0 U3357 ( .I(N3144), .ZN(n1702) );
  oai222d1 U3358 ( .A1(n3441), .A2(n105), .B1(n1678), .B2(n1703), .C1(n3472), 
        .C2(n1680), .ZN(N5408) );
  inv0d0 U3359 ( .I(N3143), .ZN(n1703) );
  oai222d1 U3360 ( .A1(n3442), .A2(n114), .B1(n1678), .B2(n1704), .C1(n3473), 
        .C2(n1680), .ZN(N5407) );
  inv0d0 U3361 ( .I(N3142), .ZN(n1704) );
  oai222d1 U3362 ( .A1(n3443), .A2(n113), .B1(n1678), .B2(n1705), .C1(n3474), 
        .C2(n1680), .ZN(N5406) );
  inv0d0 U3363 ( .I(N3141), .ZN(n1705) );
  oai222d1 U3364 ( .A1(n3444), .A2(n106), .B1(n1678), .B2(n1706), .C1(n3475), 
        .C2(n1680), .ZN(N5405) );
  inv0d0 U3365 ( .I(N3140), .ZN(n1706) );
  oai222d1 U3366 ( .A1(n3445), .A2(n105), .B1(n1678), .B2(n1707), .C1(n3476), 
        .C2(n1680), .ZN(N5404) );
  inv0d0 U3367 ( .I(N3139), .ZN(n1707) );
  oai222d1 U3368 ( .A1(n3446), .A2(n114), .B1(n1678), .B2(n1708), .C1(n3477), 
        .C2(n1680), .ZN(N5403) );
  inv0d0 U3369 ( .I(N3138), .ZN(n1708) );
  oai222d1 U3370 ( .A1(n3447), .A2(n113), .B1(n1678), .B2(n1709), .C1(n3478), 
        .C2(n1680), .ZN(N5402) );
  inv0d0 U3371 ( .I(N3137), .ZN(n1709) );
  oai222d1 U3372 ( .A1(n3448), .A2(n106), .B1(n1678), .B2(n1710), .C1(n3479), 
        .C2(n1680), .ZN(N5401) );
  inv0d0 U3373 ( .I(N3136), .ZN(n1710) );
  oai222d1 U3374 ( .A1(n3245), .A2(n105), .B1(n1678), .B2(n1711), .C1(n3480), 
        .C2(n1680), .ZN(N5400) );
  inv0d0 U3376 ( .I(csrbank10_en0_w), .ZN(n840) );
  inv0d0 U3377 ( .I(N3135), .ZN(n1711) );
  nd02d0 U3379 ( .A1(csrbank10_en0_w), .A2(N5394), .ZN(n1677) );
  nr02d0 U3380 ( .A1(n833), .A2(n2334), .ZN(N5395) );
  nd02d0 U3381 ( .A1(n988), .A2(n842), .ZN(n833) );
  nr02d0 U3382 ( .A1(n1713), .A2(n871), .ZN(n842) );
  nr02d0 U3383 ( .A1(n1712), .A2(n2333), .ZN(N5394) );
  nr02d0 U3384 ( .A1(n2333), .A2(n836), .ZN(N5358) );
  nd03d0 U3385 ( .A1(n947), .A2(n1650), .A3(n827), .ZN(n836) );
  an02d0 U3386 ( .A1(n1714), .A2(n946), .Z(n827) );
  nr02d0 U3387 ( .A1(n1447), .A2(n2336), .ZN(N5281) );
  inv0d0 U3388 ( .I(mgmtsoc_vexriscv_o_resetOut), .ZN(n1447) );
  an02d0 U3389 ( .A1(mgmtsoc_vexriscv_reset_debug_logic), .A2(n2374), .Z(N5235) );
  nr03d0 U3390 ( .A1(n1261), .A2(n2334), .A3(n823), .ZN(N5168) );
  nd02d0 U3391 ( .A1(n946), .A2(n1715), .ZN(n823) );
  inv0d0 U3392 ( .I(n871), .ZN(n946) );
  aor222d1 U3394 ( .A1(mgmtsoc_dbus_dbus_we), .A2(n2330), .B1(n1718), .B2(
        n1387), .C1(mgmtsoc_ibus_ibus_we), .C2(n2325), .Z(mprj_we_o) );
  inv0d0 U3395 ( .I(uartwishbonebridge_state[0]), .ZN(n1387) );
  nd04d0 U3396 ( .A1(n1458), .A2(n1459), .A3(n1460), .A4(n1461), .ZN(n1716) );
  oai22d1 U3397 ( .A1(mgmtsoc_ibus_ibus_sel[0]), .A2(n1378), .B1(
        mgmtsoc_dbus_dbus_sel[0]), .B2(n1719), .ZN(n1461) );
  oai22d1 U3398 ( .A1(mgmtsoc_ibus_ibus_sel[1]), .A2(n1378), .B1(
        mgmtsoc_dbus_dbus_sel[1]), .B2(n1719), .ZN(n1460) );
  oai22d1 U3399 ( .A1(mgmtsoc_ibus_ibus_sel[2]), .A2(n1378), .B1(
        mgmtsoc_dbus_dbus_sel[2]), .B2(n1719), .ZN(n1459) );
  oai22d1 U3400 ( .A1(mgmtsoc_ibus_ibus_sel[3]), .A2(n1378), .B1(
        mgmtsoc_dbus_dbus_sel[3]), .B2(n1719), .ZN(n1458) );
  aoim21d1 U3401 ( .B1(N3843), .B2(n1424), .A(n2336), .ZN(N5077) );
  an02d0 U3402 ( .A1(N3842), .A2(n1666), .Z(N5076) );
  an02d0 U3403 ( .A1(N3841), .A2(n1666), .Z(N5075) );
  an02d0 U3404 ( .A1(N3840), .A2(n1666), .Z(N5074) );
  an02d0 U3405 ( .A1(N3839), .A2(n1666), .Z(N5073) );
  an02d0 U3406 ( .A1(N3838), .A2(n1666), .Z(N5072) );
  an02d0 U3407 ( .A1(N3837), .A2(n1666), .Z(N5071) );
  an02d0 U3408 ( .A1(N3836), .A2(n1666), .Z(N5070) );
  an02d0 U3409 ( .A1(N3835), .A2(n1666), .Z(N5069) );
  an02d0 U3410 ( .A1(N3834), .A2(n1666), .Z(N5068) );
  an02d0 U3411 ( .A1(N3833), .A2(n1666), .Z(N5067) );
  an02d0 U3412 ( .A1(N3832), .A2(n1666), .Z(N5066) );
  an02d0 U3413 ( .A1(N3831), .A2(n1666), .Z(N5065) );
  an02d0 U3414 ( .A1(N3830), .A2(n1666), .Z(N5064) );
  an02d0 U3415 ( .A1(N3829), .A2(n1666), .Z(N5063) );
  an02d0 U3416 ( .A1(N3828), .A2(n1666), .Z(N5062) );
  an02d0 U3417 ( .A1(N3827), .A2(n1666), .Z(N5061) );
  an02d0 U3418 ( .A1(N3826), .A2(n1666), .Z(N5060) );
  an02d0 U3419 ( .A1(N3825), .A2(n1666), .Z(N5059) );
  an02d0 U3420 ( .A1(N3824), .A2(n1666), .Z(N5058) );
  an02d0 U3421 ( .A1(N3823), .A2(n1666), .Z(N5057) );
  an02d0 U3422 ( .A1(N3822), .A2(n1666), .Z(N5056) );
  an02d0 U3423 ( .A1(N3821), .A2(n1666), .Z(N5055) );
  an02d0 U3424 ( .A1(N3820), .A2(n1666), .Z(N5054) );
  an02d0 U3425 ( .A1(N3819), .A2(n1666), .Z(N5053) );
  an02d0 U3426 ( .A1(N3818), .A2(n1666), .Z(N5052) );
  an02d0 U3427 ( .A1(N3817), .A2(n1666), .Z(N5051) );
  an02d0 U3428 ( .A1(N3816), .A2(n1666), .Z(N5050) );
  an02d0 U3429 ( .A1(N3815), .A2(n1666), .Z(N5049) );
  an02d0 U3430 ( .A1(N3814), .A2(n1666), .Z(N5048) );
  an02d0 U3431 ( .A1(N3813), .A2(n1666), .Z(N5047) );
  an02d0 U3432 ( .A1(N3812), .A2(n1666), .Z(N5046) );
  inv0d0 U3434 ( .I(uartwishbonebridge_rs232phyrx_state), .ZN(n1424) );
  an02d0 U3435 ( .A1(N3776), .A2(n1361), .Z(N5045) );
  an02d0 U3436 ( .A1(N3775), .A2(n1361), .Z(N5044) );
  an02d0 U3437 ( .A1(N3774), .A2(n1361), .Z(N5043) );
  an02d0 U3438 ( .A1(N3773), .A2(n1361), .Z(N5042) );
  an02d0 U3439 ( .A1(N3772), .A2(n1361), .Z(N5041) );
  an02d0 U3440 ( .A1(N3771), .A2(n1361), .Z(N5040) );
  oaim21d1 U3441 ( .B1(N3770), .B2(n2371), .A(n1174), .ZN(N5039) );
  an02d0 U3442 ( .A1(N3769), .A2(n1361), .Z(N5038) );
  oaim21d1 U3443 ( .B1(N3768), .B2(n2371), .A(n1174), .ZN(N5037) );
  oaim21d1 U3444 ( .B1(N3767), .B2(n2371), .A(n1174), .ZN(N5036) );
  oaim21d1 U3445 ( .B1(N3766), .B2(n2370), .A(n1174), .ZN(N5035) );
  oaim21d1 U3446 ( .B1(N3765), .B2(n2372), .A(n1174), .ZN(N5034) );
  an02d0 U3447 ( .A1(N3764), .A2(n1361), .Z(N5033) );
  an02d0 U3448 ( .A1(N3763), .A2(n1361), .Z(N5032) );
  oaim21d1 U3449 ( .B1(N3762), .B2(n2370), .A(n1174), .ZN(N5031) );
  an02d0 U3450 ( .A1(N3761), .A2(n1361), .Z(N5030) );
  oaim21d1 U3451 ( .B1(N3760), .B2(n2371), .A(n1174), .ZN(N5029) );
  oaim21d1 U3452 ( .B1(N3759), .B2(n2370), .A(n1174), .ZN(N5028) );
  oaim21d1 U3453 ( .B1(N3758), .B2(n2371), .A(n1174), .ZN(N5027) );
  oaim21d1 U3454 ( .B1(N3757), .B2(n2370), .A(n1174), .ZN(N5026) );
  oaim21d1 U3455 ( .B1(N3756), .B2(n2371), .A(n1174), .ZN(N5025) );
  an02d0 U3456 ( .A1(N3755), .A2(n1361), .Z(N5024) );
  an02d0 U3457 ( .A1(N3754), .A2(n1361), .Z(N5023) );
  oaim21d1 U3458 ( .B1(N3753), .B2(n2370), .A(n1174), .ZN(N5022) );
  oaim21d1 U3459 ( .B1(N3752), .B2(n2371), .A(n1174), .ZN(N5021) );
  an02d0 U3460 ( .A1(N3751), .A2(n1361), .Z(N5020) );
  an02d0 U3461 ( .A1(N3750), .A2(n1361), .Z(N5019) );
  an02d0 U3462 ( .A1(N3749), .A2(n1361), .Z(N5018) );
  an02d0 U3463 ( .A1(N3748), .A2(n1361), .Z(N5017) );
  oaim21d1 U3466 ( .B1(N3747), .B2(n2371), .A(n1174), .ZN(N5016) );
  oaim21d1 U3467 ( .B1(N3746), .B2(n2370), .A(n1174), .ZN(N5015) );
  oaim21d1 U3468 ( .B1(N3745), .B2(n2371), .A(n1174), .ZN(N5014) );
  inv0d0 U3470 ( .I(uartwishbonebridge_rs232phytx_state), .ZN(n1176) );
  inv0d0 U3471 ( .I(n2335), .ZN(n498) );
  nr02d0 U3472 ( .A1(n3140), .A2(n1720), .ZN(N4997) );
  nr02d0 U3473 ( .A1(n3216), .A2(n1720), .ZN(N4996) );
  nr02d0 U3474 ( .A1(n3235), .A2(n1720), .ZN(N4995) );
  nd02d0 U3475 ( .A1(n659), .A2(n1715), .ZN(n1720) );
  an03d0 U3476 ( .A1(n1265), .A2(n1652), .A3(n1721), .Z(n659) );
  aoi21d1 U3477 ( .B1(n1722), .B2(n1723), .A(n1553), .ZN(N4982) );
  nd03d0 U3478 ( .A1(n1265), .A2(n1266), .A3(n1721), .ZN(n1553) );
  aoi321d1 U3479 ( .C1(n1650), .C2(n1655), .C3(n947), .B1(n947), .B2(n1724), 
        .A(n1725), .ZN(n1723) );
  nr03d0 U3480 ( .A1(n1726), .A2(n3233), .A3(n1668), .ZN(n1725) );
  oai22d1 U3481 ( .A1(n672), .A2(n1727), .B1(n1728), .B2(n676), .ZN(n1724) );
  inv0d0 U3482 ( .I(csrbank18_edge0_w), .ZN(n672) );
  oai22d1 U3483 ( .A1(n676), .A2(n1729), .B1(csrbank18_mode0_w), .B2(n1730), 
        .ZN(n1655) );
  xr02d1 U3484 ( .A1(n3633), .A2(csrbank18_edge0_w), .Z(n1730) );
  xr02d1 U3485 ( .A1(n3633), .A2(gpioin5_gpioin5_in_pads_n_d), .Z(n1729) );
  inv0d0 U3486 ( .I(csrbank18_mode0_w), .ZN(n676) );
  inv0d0 U3487 ( .I(n1731), .ZN(n1722) );
  oai22d1 U3488 ( .A1(n1732), .A2(n3234), .B1(n1733), .B2(n3633), .ZN(n1731)
         );
  oan211d1 U3489 ( .C1(n3232), .C2(n1732), .B(n1734), .A(n1554), .ZN(N4950) );
  nd02d0 U3490 ( .A1(n1271), .A2(n1721), .ZN(n1554) );
  aoi22d1 U3491 ( .A1(n1735), .A2(n1736), .B1(n1737), .B2(csrbank17_in_w), 
        .ZN(n1734) );
  oai221d1 U3492 ( .B1(n3231), .B2(n1726), .C1(n1738), .C2(n691), .A(n1739), 
        .ZN(n1736) );
  aoi22d1 U3493 ( .A1(n1018), .A2(n1656), .B1(csrbank17_edge0_w), .B2(n843), 
        .ZN(n1739) );
  oai22d1 U3494 ( .A1(n1740), .A2(n691), .B1(csrbank17_mode0_w), .B2(n1741), 
        .ZN(n1656) );
  xr02d1 U3495 ( .A1(n688), .A2(csrbank17_in_w), .Z(n1741) );
  inv0d0 U3496 ( .I(csrbank17_edge0_w), .ZN(n688) );
  xr02d1 U3497 ( .A1(n1657), .A2(gpioin4_gpioin4_in_pads_n_d), .Z(n1740) );
  inv0d0 U3498 ( .I(csrbank17_in_w), .ZN(n1657) );
  inv0d0 U3499 ( .I(csrbank17_mode0_w), .ZN(n691) );
  oan211d1 U3500 ( .C1(n3230), .C2(n1732), .B(n1742), .A(n1555), .ZN(N4918) );
  nd02d0 U3501 ( .A1(n1743), .A2(n1721), .ZN(n1555) );
  nr03d0 U3502 ( .A1(n752), .A2(n1744), .A3(n1745), .ZN(n1721) );
  aoi22d1 U3503 ( .A1(n1735), .A2(n1746), .B1(n1737), .B2(csrbank16_in_w), 
        .ZN(n1742) );
  oai221d1 U3504 ( .B1(n3229), .B2(n1726), .C1(n1738), .C2(n705), .A(n1747), 
        .ZN(n1746) );
  aoi22d1 U3505 ( .A1(n1018), .A2(n1658), .B1(csrbank16_edge0_w), .B2(n843), 
        .ZN(n1747) );
  oai22d1 U3506 ( .A1(n1748), .A2(n705), .B1(csrbank16_mode0_w), .B2(n1749), 
        .ZN(n1658) );
  xr02d1 U3507 ( .A1(n702), .A2(csrbank16_in_w), .Z(n1749) );
  inv0d0 U3508 ( .I(csrbank16_edge0_w), .ZN(n702) );
  xr02d1 U3509 ( .A1(n1659), .A2(gpioin3_gpioin3_in_pads_n_d), .Z(n1748) );
  inv0d0 U3510 ( .I(csrbank16_in_w), .ZN(n1659) );
  inv0d0 U3511 ( .I(csrbank16_mode0_w), .ZN(n705) );
  oan211d1 U3512 ( .C1(n3266), .C2(n1732), .B(n1750), .A(n1556), .ZN(N4886) );
  nd03d0 U3513 ( .A1(n1751), .A2(n1652), .A3(n752), .ZN(n1556) );
  aoi22d1 U3514 ( .A1(n1735), .A2(n1752), .B1(n1737), .B2(csrbank15_in_w), 
        .ZN(n1750) );
  oai221d1 U3515 ( .B1(n3265), .B2(n1726), .C1(n1738), .C2(n719), .A(n1753), 
        .ZN(n1752) );
  aoi22d1 U3516 ( .A1(n1018), .A2(n1660), .B1(csrbank15_edge0_w), .B2(n843), 
        .ZN(n1753) );
  oai22d1 U3517 ( .A1(n1754), .A2(n719), .B1(csrbank15_mode0_w), .B2(n1755), 
        .ZN(n1660) );
  xr02d1 U3518 ( .A1(n716), .A2(csrbank15_in_w), .Z(n1755) );
  inv0d0 U3519 ( .I(csrbank15_edge0_w), .ZN(n716) );
  xr02d1 U3520 ( .A1(n1661), .A2(gpioin2_gpioin2_in_pads_n_d), .Z(n1754) );
  inv0d0 U3521 ( .I(csrbank15_in_w), .ZN(n1661) );
  inv0d0 U3522 ( .I(csrbank15_mode0_w), .ZN(n719) );
  oan211d1 U3523 ( .C1(n3264), .C2(n1732), .B(n1756), .A(n1557), .ZN(N4854) );
  nd03d0 U3524 ( .A1(n1751), .A2(n1266), .A3(n752), .ZN(n1557) );
  aoi22d1 U3525 ( .A1(n1735), .A2(n1757), .B1(n1737), .B2(csrbank14_in_w), 
        .ZN(n1756) );
  oai221d1 U3526 ( .B1(n3263), .B2(n1726), .C1(n1738), .C2(n733), .A(n1758), 
        .ZN(n1757) );
  aoi22d1 U3527 ( .A1(n1018), .A2(n1662), .B1(csrbank14_edge0_w), .B2(n843), 
        .ZN(n1758) );
  oai22d1 U3528 ( .A1(n1759), .A2(n733), .B1(csrbank14_mode0_w), .B2(n1760), 
        .ZN(n1662) );
  xr02d1 U3529 ( .A1(n730), .A2(csrbank14_in_w), .Z(n1760) );
  inv0d0 U3530 ( .I(csrbank14_edge0_w), .ZN(n730) );
  xr02d1 U3531 ( .A1(n1663), .A2(gpioin1_gpioin1_in_pads_n_d), .Z(n1759) );
  inv0d0 U3532 ( .I(csrbank14_in_w), .ZN(n1663) );
  inv0d0 U3533 ( .I(csrbank14_mode0_w), .ZN(n733) );
  oan211d1 U3534 ( .C1(n3241), .C2(n1732), .B(n1761), .A(n1558), .ZN(N4822) );
  nd02d0 U3535 ( .A1(n1762), .A2(n752), .ZN(n1558) );
  aoi22d1 U3536 ( .A1(n1735), .A2(n1763), .B1(n1737), .B2(csrbank13_in_w), 
        .ZN(n1761) );
  oai221d1 U3537 ( .B1(n3240), .B2(n1726), .C1(n1738), .C2(n747), .A(n1764), 
        .ZN(n1763) );
  aoi22d1 U3538 ( .A1(n1018), .A2(n1664), .B1(csrbank13_edge0_w), .B2(n843), 
        .ZN(n1764) );
  oai22d1 U3539 ( .A1(n1765), .A2(n747), .B1(csrbank13_mode0_w), .B2(n1766), 
        .ZN(n1664) );
  xr02d1 U3540 ( .A1(n744), .A2(csrbank13_in_w), .Z(n1766) );
  inv0d0 U3541 ( .I(csrbank13_edge0_w), .ZN(n744) );
  xr02d1 U3542 ( .A1(n1665), .A2(gpioin0_gpioin0_in_pads_n_d), .Z(n1765) );
  inv0d0 U3543 ( .I(csrbank13_in_w), .ZN(n1665) );
  inv0d0 U3544 ( .I(csrbank13_mode0_w), .ZN(n747) );
  nr04d0 U3545 ( .A1(n1733), .A2(n955), .A3(n957), .A4(n46), .ZN(N4790) );
  inv0d0 U3546 ( .I(uart_enabled_o), .ZN(n46) );
  nr02d0 U3547 ( .A1(n780), .A2(n1767), .ZN(N4779) );
  inv0d0 U3548 ( .I(uart_rx_fifo_fifo_out_payload_data[7]), .ZN(n780) );
  nr02d0 U3549 ( .A1(n779), .A2(n1767), .ZN(N4778) );
  inv0d0 U3550 ( .I(uart_rx_fifo_fifo_out_payload_data[6]), .ZN(n779) );
  nr02d0 U3551 ( .A1(n778), .A2(n1767), .ZN(N4777) );
  inv0d0 U3552 ( .I(uart_rx_fifo_fifo_out_payload_data[5]), .ZN(n778) );
  nr02d0 U3553 ( .A1(n777), .A2(n1767), .ZN(N4776) );
  inv0d0 U3554 ( .I(uart_rx_fifo_fifo_out_payload_data[4]), .ZN(n777) );
  nr02d0 U3555 ( .A1(n776), .A2(n1767), .ZN(N4775) );
  inv0d0 U3556 ( .I(uart_rx_fifo_fifo_out_payload_data[3]), .ZN(n776) );
  nr02d0 U3557 ( .A1(n775), .A2(n1767), .ZN(N4774) );
  inv0d0 U3558 ( .I(uart_rx_fifo_fifo_out_payload_data[2]), .ZN(n775) );
  oai22d1 U3559 ( .A1(n774), .A2(n1767), .B1(n1768), .B2(n755), .ZN(N4773) );
  aoim22d1 U3560 ( .A1(n1735), .A2(n1769), .B1(n1732), .B2(n3373), .Z(n1768)
         );
  oai22d1 U3561 ( .A1(n3374), .A2(n1726), .B1(n3375), .B2(n1770), .ZN(n1769)
         );
  inv0d0 U3562 ( .I(uart_rx_fifo_fifo_out_payload_data[1]), .ZN(n774) );
  oai22d1 U3563 ( .A1(n1455), .A2(n1767), .B1(n1771), .B2(n755), .ZN(N4772) );
  aoim22d1 U3564 ( .A1(n1735), .A2(n1772), .B1(n1732), .B2(n3262), .Z(n1771)
         );
  oai211d1 U3565 ( .C1(n3376), .C2(n1726), .A(n1773), .B(n1774), .ZN(n1772) );
  aoi221d1 U3566 ( .B1(n1018), .B2(n821), .C1(n1775), .C2(n1244), .A(n1776), 
        .ZN(n1774) );
  nr04d0 U3567 ( .A1(n3212), .A2(n1777), .A3(n771), .A4(n1778), .ZN(n1776) );
  nd04d0 U3568 ( .A1(n3213), .A2(n3214), .A3(n3211), .A4(n3210), .ZN(n771) );
  inv0d0 U3569 ( .I(n821), .ZN(n1775) );
  nd02d0 U3570 ( .A1(n824), .A2(uart_tx_fifo_level0[4]), .ZN(n821) );
  inv0d0 U3571 ( .I(n3260), .ZN(uart_tx_fifo_level0[4]) );
  nr04d0 U3572 ( .A1(uart_tx_fifo_level0[0]), .A2(uart_tx_fifo_level0[1]), 
        .A3(uart_tx_fifo_level0[2]), .A4(uart_tx_fifo_level0[3]), .ZN(n824) );
  inv0d0 U3573 ( .I(n3257), .ZN(uart_tx_fifo_level0[3]) );
  inv0d0 U3574 ( .I(n3258), .ZN(uart_tx_fifo_level0[2]) );
  inv0d0 U3575 ( .I(n3261), .ZN(uart_tx_fifo_level0[1]) );
  inv0d0 U3576 ( .I(n3259), .ZN(uart_tx_fifo_level0[0]) );
  aoi22d1 U3577 ( .A1(n988), .A2(n793), .B1(n3375), .B2(n843), .ZN(n1773) );
  inv0d0 U3578 ( .I(uart_phy_tx_sink_valid), .ZN(n793) );
  nd02d0 U3579 ( .A1(n1737), .A2(n820), .ZN(n1767) );
  inv0d0 U3580 ( .I(n755), .ZN(n820) );
  nd03d0 U3581 ( .A1(n1652), .A2(n955), .A3(n1751), .ZN(n755) );
  inv0d0 U3582 ( .I(uart_rx_fifo_fifo_out_payload_data[0]), .ZN(n1455) );
  oai222d1 U3583 ( .A1(n3449), .A2(n282), .B1(n3418), .B2(n285), .C1(n3386), 
        .C2(n1779), .ZN(N4725) );
  oai222d1 U3584 ( .A1(n3450), .A2(n282), .B1(n3419), .B2(n285), .C1(n3387), 
        .C2(n1779), .ZN(N4724) );
  oai222d1 U3585 ( .A1(n3451), .A2(n282), .B1(n3420), .B2(n285), .C1(n3388), 
        .C2(n1779), .ZN(N4723) );
  oai222d1 U3586 ( .A1(n3452), .A2(n282), .B1(n3421), .B2(n285), .C1(n3389), 
        .C2(n1779), .ZN(N4722) );
  oai222d1 U3587 ( .A1(n3453), .A2(n282), .B1(n3422), .B2(n285), .C1(n3390), 
        .C2(n1779), .ZN(N4721) );
  oai222d1 U3588 ( .A1(n3454), .A2(n282), .B1(n3423), .B2(n285), .C1(n3391), 
        .C2(n1779), .ZN(N4720) );
  oai222d1 U3589 ( .A1(n3455), .A2(n282), .B1(n3424), .B2(n285), .C1(n3392), 
        .C2(n1779), .ZN(N4719) );
  oai222d1 U3590 ( .A1(n3456), .A2(n282), .B1(n3425), .B2(n285), .C1(n3393), 
        .C2(n1779), .ZN(N4718) );
  oai222d1 U3591 ( .A1(n3457), .A2(n282), .B1(n3426), .B2(n285), .C1(n3394), 
        .C2(n1779), .ZN(N4717) );
  oai222d1 U3592 ( .A1(n3458), .A2(n282), .B1(n3427), .B2(n285), .C1(n3395), 
        .C2(n1779), .ZN(N4716) );
  oai222d1 U3593 ( .A1(n3459), .A2(n282), .B1(n3428), .B2(n285), .C1(n3396), 
        .C2(n1779), .ZN(N4715) );
  oai222d1 U3594 ( .A1(n3460), .A2(n282), .B1(n3429), .B2(n285), .C1(n3397), 
        .C2(n1779), .ZN(N4714) );
  oai222d1 U3595 ( .A1(n3461), .A2(n282), .B1(n3430), .B2(n285), .C1(n3398), 
        .C2(n1779), .ZN(N4713) );
  oai222d1 U3596 ( .A1(n3462), .A2(n282), .B1(n3431), .B2(n285), .C1(n3399), 
        .C2(n1779), .ZN(N4712) );
  oai222d1 U3597 ( .A1(n3463), .A2(n282), .B1(n3432), .B2(n285), .C1(n3400), 
        .C2(n1779), .ZN(N4711) );
  oai222d1 U3598 ( .A1(n3464), .A2(n282), .B1(n3433), .B2(n284), .C1(n3401), 
        .C2(n1779), .ZN(N4710) );
  oai222d1 U3599 ( .A1(n3465), .A2(n281), .B1(n3434), .B2(n284), .C1(n3402), 
        .C2(n1779), .ZN(N4709) );
  oai222d1 U3600 ( .A1(n3466), .A2(n281), .B1(n3435), .B2(n284), .C1(n3403), 
        .C2(n1779), .ZN(N4708) );
  oai222d1 U3601 ( .A1(n3467), .A2(n281), .B1(n3436), .B2(n284), .C1(n3404), 
        .C2(n1779), .ZN(N4707) );
  oai222d1 U3602 ( .A1(n3468), .A2(n281), .B1(n3437), .B2(n284), .C1(n3405), 
        .C2(n1779), .ZN(N4706) );
  oai222d1 U3603 ( .A1(n3469), .A2(n281), .B1(n3438), .B2(n284), .C1(n3406), 
        .C2(n1779), .ZN(N4705) );
  oai222d1 U3604 ( .A1(n3470), .A2(n281), .B1(n3439), .B2(n284), .C1(n3407), 
        .C2(n1779), .ZN(N4704) );
  oai222d1 U3605 ( .A1(n3471), .A2(n281), .B1(n3440), .B2(n284), .C1(n3408), 
        .C2(n1779), .ZN(N4703) );
  oai222d1 U3606 ( .A1(n3472), .A2(n281), .B1(n3441), .B2(n284), .C1(n3409), 
        .C2(n1779), .ZN(N4702) );
  oai222d1 U3607 ( .A1(n3473), .A2(n281), .B1(n3442), .B2(n284), .C1(n3410), 
        .C2(n1779), .ZN(N4701) );
  oai222d1 U3608 ( .A1(n3474), .A2(n281), .B1(n3443), .B2(n284), .C1(n3411), 
        .C2(n1779), .ZN(N4700) );
  oai222d1 U3609 ( .A1(n3475), .A2(n281), .B1(n3444), .B2(n284), .C1(n3412), 
        .C2(n1779), .ZN(N4699) );
  oai222d1 U3610 ( .A1(n3476), .A2(n281), .B1(n3445), .B2(n284), .C1(n3413), 
        .C2(n1779), .ZN(N4698) );
  oai222d1 U3611 ( .A1(n3477), .A2(n281), .B1(n3446), .B2(n284), .C1(n3414), 
        .C2(n1779), .ZN(N4697) );
  oai222d1 U3612 ( .A1(n3478), .A2(n281), .B1(n3447), .B2(n284), .C1(n3415), 
        .C2(n1779), .ZN(N4696) );
  oai222d1 U3613 ( .A1(n3479), .A2(n281), .B1(n3448), .B2(n284), .C1(n3416), 
        .C2(n1779), .ZN(N4695) );
  oai221d1 U3614 ( .B1(n1780), .B2(n1713), .C1(n3245), .C2(n285), .A(n1781), 
        .ZN(N4694) );
  inv0d0 U3615 ( .I(n1782), .ZN(n1781) );
  oai22d1 U3616 ( .A1(n281), .A2(n3480), .B1(n1779), .B2(n3417), .ZN(n1782) );
  nd02d0 U3618 ( .A1(n1783), .A2(n1410), .ZN(n876) );
  nd02d0 U3619 ( .A1(n1783), .A2(n1244), .ZN(n872) );
  inv0d0 U3620 ( .I(n1713), .ZN(n1783) );
  nd02d0 U3621 ( .A1(n1714), .A2(n1735), .ZN(n1713) );
  an03d0 U3622 ( .A1(n1266), .A2(n955), .A3(n1751), .Z(n1714) );
  nr03d0 U3623 ( .A1(n1784), .A2(n1785), .A3(n1786), .ZN(n1751) );
  aoi221d1 U3624 ( .B1(n1018), .B2(csrbank10_update_value0_w), .C1(
        csrbank10_en0_w), .C2(n843), .A(n1787), .ZN(n1780) );
  oai322d1 U3625 ( .C1(n1788), .C2(n1777), .C3(n1778), .A1(n1789), .A2(n1712), 
        .B1(n3320), .B2(n1790), .ZN(n1787) );
  inv0d0 U3626 ( .I(n988), .ZN(n1790) );
  nd02d0 U3627 ( .A1(n1791), .A2(n1792), .ZN(n1712) );
  nr04d0 U3628 ( .A1(n1793), .A2(n1794), .A3(n1795), .A4(n1796), .ZN(n1792) );
  nd04d0 U3629 ( .A1(n3321), .A2(n3086), .A3(n3082), .A4(n3078), .ZN(n1796) );
  nd04d0 U3630 ( .A1(n3074), .A2(n3070), .A3(n3139), .A4(n3316), .ZN(n1795) );
  nd04d0 U3631 ( .A1(n3317), .A2(n3181), .A3(n3186), .A4(n3193), .ZN(n1794) );
  nd04d0 U3632 ( .A1(n3207), .A2(n3243), .A3(n3146), .A4(n3152), .ZN(n1793) );
  nr04d0 U3633 ( .A1(n1797), .A2(n1798), .A3(n1799), .A4(n1800), .ZN(n1791) );
  nd04d0 U3634 ( .A1(n3242), .A2(n3199), .A3(n3158), .A4(n3164), .ZN(n1800) );
  nd04d0 U3635 ( .A1(n3170), .A2(n3176), .A3(n3244), .A4(n3118), .ZN(n1799) );
  nd04d0 U3636 ( .A1(n3114), .A2(n3110), .A3(n3106), .A4(n3220), .ZN(n1798) );
  nd04d0 U3637 ( .A1(n3102), .A2(n3098), .A3(n3094), .A4(n3090), .ZN(n1797) );
  inv0d0 U3638 ( .I(mgmtsoc_zero2), .ZN(n1788) );
  nr02d0 U3639 ( .A1(n942), .A2(n937), .ZN(N4601) );
  inv0d0 U3640 ( .I(csrbank9_cs0_w[16]), .ZN(n937) );
  oai222d1 U3641 ( .A1(n3237), .A2(n932), .B1(n3488), .B2(n942), .C1(n3315), 
        .C2(n1801), .ZN(N4600) );
  oai222d1 U3642 ( .A1(n3175), .A2(n932), .B1(n3489), .B2(n942), .C1(n3174), 
        .C2(n1801), .ZN(N4599) );
  oai222d1 U3643 ( .A1(n3169), .A2(n932), .B1(n3490), .B2(n942), .C1(n3168), 
        .C2(n1801), .ZN(N4598) );
  oai222d1 U3644 ( .A1(n3163), .A2(n932), .B1(n3491), .B2(n942), .C1(n3162), 
        .C2(n1801), .ZN(N4597) );
  oai222d1 U3645 ( .A1(n3157), .A2(n932), .B1(n3492), .B2(n942), .C1(n3156), 
        .C2(n1801), .ZN(N4596) );
  oai222d1 U3646 ( .A1(n3198), .A2(n932), .B1(n3493), .B2(n942), .C1(n3197), 
        .C2(n1801), .ZN(N4595) );
  oai222d1 U3647 ( .A1(n3151), .A2(n932), .B1(n3494), .B2(n942), .C1(n3150), 
        .C2(n1801), .ZN(N4594) );
  oai222d1 U3648 ( .A1(n3145), .A2(n932), .B1(n3495), .B2(n942), .C1(n3144), 
        .C2(n1801), .ZN(N4593) );
  oai211d1 U3649 ( .C1(n3239), .C2(n1802), .A(n1803), .B(n1804), .ZN(N4592) );
  aoim22d1 U3650 ( .A1(n1805), .A2(n1806), .B1(n1801), .B2(n3496), .Z(n1804)
         );
  inv0d0 U3651 ( .I(n3314), .ZN(n1806) );
  aoi22d1 U3652 ( .A1(csrbank9_cs0_w[7]), .A2(n1807), .B1(
        spi_master_clk_divider0[7]), .B2(n1808), .ZN(n1803) );
  oai211d1 U3653 ( .C1(n3133), .C2(n1802), .A(n1809), .B(n1810), .ZN(N4591) );
  aoim22d1 U3654 ( .A1(n1805), .A2(n1811), .B1(n1801), .B2(n3497), .Z(n1810)
         );
  inv0d0 U3655 ( .I(n3205), .ZN(n1811) );
  aoi22d1 U3656 ( .A1(csrbank9_cs0_w[6]), .A2(n1807), .B1(n1808), .B2(
        spi_master_clk_divider0[6]), .ZN(n1809) );
  inv0d0 U3657 ( .I(n3206), .ZN(spi_master_clk_divider0[6]) );
  oai211d1 U3658 ( .C1(n3191), .C2(n1802), .A(n1812), .B(n1813), .ZN(N4590) );
  aoim22d1 U3659 ( .A1(n1805), .A2(n1814), .B1(n1801), .B2(n3498), .Z(n1813)
         );
  inv0d0 U3660 ( .I(n3204), .ZN(n1814) );
  aoi22d1 U3661 ( .A1(csrbank9_cs0_w[5]), .A2(n1807), .B1(n1808), .B2(
        spi_master_clk_divider0[5]), .ZN(n1812) );
  inv0d0 U3662 ( .I(n3192), .ZN(spi_master_clk_divider0[5]) );
  oai211d1 U3663 ( .C1(n3185), .C2(n1802), .A(n1815), .B(n1816), .ZN(N4589) );
  aoim22d1 U3664 ( .A1(n1805), .A2(n1817), .B1(n1801), .B2(n3499), .Z(n1816)
         );
  inv0d0 U3665 ( .I(n3203), .ZN(n1817) );
  aoi22d1 U3666 ( .A1(csrbank9_cs0_w[4]), .A2(n1807), .B1(
        spi_master_clk_divider0[4]), .B2(n1808), .ZN(n1815) );
  oai211d1 U3667 ( .C1(n3180), .C2(n1802), .A(n1818), .B(n1819), .ZN(N4588) );
  aoim22d1 U3668 ( .A1(n1805), .A2(n1820), .B1(n1801), .B2(n3500), .Z(n1819)
         );
  inv0d0 U3669 ( .I(n3202), .ZN(n1820) );
  aoi22d1 U3670 ( .A1(csrbank9_cs0_w[3]), .A2(n1807), .B1(
        spi_master_clk_divider0[3]), .B2(n1808), .ZN(n1818) );
  oai211d1 U3671 ( .C1(n3137), .C2(n1802), .A(n1821), .B(n1822), .ZN(N4587) );
  aoim22d1 U3672 ( .A1(n1805), .A2(n1823), .B1(n1801), .B2(n3501), .Z(n1822)
         );
  inv0d0 U3673 ( .I(n3201), .ZN(n1823) );
  aoi22d1 U3674 ( .A1(csrbank9_cs0_w[2]), .A2(n1807), .B1(n1808), .B2(
        spi_master_clk_divider0[2]), .ZN(n1821) );
  inv0d0 U3675 ( .I(n3138), .ZN(spi_master_clk_divider0[2]) );
  oai211d1 U3676 ( .C1(n3219), .C2(n1802), .A(n1824), .B(n1825), .ZN(N4586) );
  aoim22d1 U3677 ( .A1(n1805), .A2(n1826), .B1(n1801), .B2(n3502), .Z(n1825)
         );
  inv0d0 U3678 ( .I(n3134), .ZN(n1826) );
  aoi22d1 U3679 ( .A1(csrbank9_cs0_w[1]), .A2(n1807), .B1(
        spi_master_clk_divider0[1]), .B2(n1808), .ZN(n1824) );
  inv0d0 U3680 ( .I(n932), .ZN(n1808) );
  inv0d0 U3681 ( .I(n942), .ZN(n1807) );
  oai211d1 U3682 ( .C1(n3238), .C2(n1801), .A(n1827), .B(n1828), .ZN(N4585) );
  aoi311d1 U3683 ( .C1(n1829), .C2(spi_master_loopback), .C3(n1830), .A(n1831), 
        .B(n1832), .ZN(n1828) );
  aoi211d1 U3684 ( .C1(spi_master_control_re), .C2(n904), .A(n1833), .B(n1738), 
        .ZN(n1832) );
  nd02d0 U3685 ( .A1(n1830), .A2(n903), .ZN(n1833) );
  inv0d0 U3686 ( .I(n919), .ZN(n903) );
  nd02d0 U3687 ( .A1(n911), .A2(n914), .ZN(n919) );
  inv0d0 U3688 ( .I(spimaster_state[1]), .ZN(n914) );
  inv0d0 U3689 ( .I(spimaster_state[0]), .ZN(n911) );
  inv0d0 U3690 ( .I(n3238), .ZN(n904) );
  oai22d1 U3691 ( .A1(n3236), .A2(n932), .B1(n942), .B2(n940), .ZN(n1831) );
  inv0d0 U3692 ( .I(csrbank9_cs0_w[0]), .ZN(n940) );
  nd02d0 U3694 ( .A1(n1830), .A2(n988), .ZN(n932) );
  aoim22d1 U3695 ( .A1(n1805), .A2(n1834), .B1(n1802), .B2(n3487), .Z(n1827)
         );
  nd02d0 U3696 ( .A1(n1830), .A2(n843), .ZN(n1802) );
  inv0d0 U3697 ( .I(n3371), .ZN(n1834) );
  an02d0 U3698 ( .A1(n1018), .A2(n1830), .Z(n1805) );
  nr02d0 U3700 ( .A1(n948), .A2(n1668), .ZN(n1830) );
  nd02d0 U3701 ( .A1(n1762), .A2(n955), .ZN(n948) );
  nr03d0 U3702 ( .A1(n1786), .A2(n1785), .A3(n1835), .ZN(n1762) );
  nr04d0 U3703 ( .A1(n752), .A2(n1733), .A3(n957), .A4(n953), .ZN(N4516) );
  inv0d0 U3704 ( .I(spi_enabled), .ZN(n953) );
  nd03d0 U3705 ( .A1(n1744), .A2(n1745), .A3(n1743), .ZN(n957) );
  nr03d0 U3706 ( .A1(n960), .A2(n3228), .A3(n1733), .ZN(N4505) );
  nd03d0 U3707 ( .A1(n1265), .A2(n1652), .A3(n1836), .ZN(n960) );
  aoi31d1 U3708 ( .B1(n1837), .B2(n1838), .B3(n1839), .A(n213), .ZN(N4494) );
  an03d0 U3709 ( .A1(n1840), .A2(n1841), .A3(n1842), .Z(n1839) );
  aoi221d1 U3710 ( .B1(n963), .B2(la_output[127]), .C1(n234), .C2(
        la_output[95]), .A(n1843), .ZN(n1842) );
  oai22d1 U3711 ( .A1(n3064), .A2(n273), .B1(n3063), .B2(n222), .ZN(n1843) );
  aoi22d1 U3712 ( .A1(csrbank6_in1_w[31]), .A2(n210), .B1(csrbank6_in0_w[31]), 
        .B2(n1845), .ZN(n1841) );
  aoi22d1 U3713 ( .A1(csrbank6_in3_w[31]), .A2(n1846), .B1(csrbank6_in2_w[31]), 
        .B2(n1847), .ZN(n1840) );
  aoi221d1 U3714 ( .B1(n1848), .B2(n1849), .C1(n297), .C2(n1850), .A(n1851), 
        .ZN(n1838) );
  oai22d1 U3715 ( .A1(la_oenb[63]), .A2(n1852), .B1(la_oenb[31]), .B2(n995), 
        .ZN(n1851) );
  inv0d0 U3716 ( .I(la_oenb[95]), .ZN(n1850) );
  inv0d0 U3717 ( .I(la_oenb[127]), .ZN(n1849) );
  aoi221d1 U3718 ( .B1(n1853), .B2(n1854), .C1(n1855), .C2(n1856), .A(n1857), 
        .ZN(n1837) );
  oai22d1 U3719 ( .A1(la_iena[63]), .A2(n1858), .B1(la_iena[31]), .B2(n1859), 
        .ZN(n1857) );
  inv0d0 U3720 ( .I(la_iena[95]), .ZN(n1856) );
  inv0d0 U3721 ( .I(la_iena[127]), .ZN(n1854) );
  aoi31d1 U3722 ( .B1(n1860), .B2(n1861), .B3(n1862), .A(n213), .ZN(N4493) );
  an03d0 U3723 ( .A1(n1863), .A2(n1864), .A3(n1865), .Z(n1862) );
  aoi221d1 U3724 ( .B1(n963), .B2(la_output[126]), .C1(n234), .C2(
        la_output[94]), .A(n1866), .ZN(n1865) );
  oai22d1 U3725 ( .A1(n3066), .A2(n273), .B1(n3065), .B2(n222), .ZN(n1866) );
  aoi22d1 U3726 ( .A1(csrbank6_in1_w[30]), .A2(n210), .B1(csrbank6_in0_w[30]), 
        .B2(n1845), .ZN(n1864) );
  aoi22d1 U3727 ( .A1(csrbank6_in3_w[30]), .A2(n1846), .B1(csrbank6_in2_w[30]), 
        .B2(n1847), .ZN(n1863) );
  aoi221d1 U3728 ( .B1(n1848), .B2(n1867), .C1(n297), .C2(n1868), .A(n1869), 
        .ZN(n1861) );
  oai22d1 U3729 ( .A1(la_oenb[62]), .A2(n1852), .B1(la_oenb[30]), .B2(n995), 
        .ZN(n1869) );
  inv0d0 U3730 ( .I(la_oenb[94]), .ZN(n1868) );
  inv0d0 U3731 ( .I(la_oenb[126]), .ZN(n1867) );
  aoi221d1 U3732 ( .B1(n1853), .B2(n1870), .C1(n1855), .C2(n1871), .A(n1872), 
        .ZN(n1860) );
  oai22d1 U3733 ( .A1(la_iena[62]), .A2(n1858), .B1(la_iena[30]), .B2(n1859), 
        .ZN(n1872) );
  inv0d0 U3734 ( .I(la_iena[94]), .ZN(n1871) );
  inv0d0 U3735 ( .I(la_iena[126]), .ZN(n1870) );
  aoi31d1 U3736 ( .B1(n1873), .B2(n1874), .B3(n1875), .A(n213), .ZN(N4492) );
  an03d0 U3737 ( .A1(n1876), .A2(n1877), .A3(n1878), .Z(n1875) );
  aoi221d1 U3738 ( .B1(n963), .B2(la_output[125]), .C1(n234), .C2(
        la_output[93]), .A(n1879), .ZN(n1878) );
  oai22d1 U3739 ( .A1(n3069), .A2(n273), .B1(n3068), .B2(n222), .ZN(n1879) );
  aoi22d1 U3740 ( .A1(csrbank6_in1_w[29]), .A2(n210), .B1(csrbank6_in0_w[29]), 
        .B2(n1845), .ZN(n1877) );
  aoi22d1 U3741 ( .A1(csrbank6_in3_w[29]), .A2(n1846), .B1(csrbank6_in2_w[29]), 
        .B2(n1847), .ZN(n1876) );
  aoi221d1 U3742 ( .B1(n1848), .B2(n1880), .C1(n297), .C2(n1881), .A(n1882), 
        .ZN(n1874) );
  oai22d1 U3743 ( .A1(la_oenb[61]), .A2(n1852), .B1(la_oenb[29]), .B2(n995), 
        .ZN(n1882) );
  inv0d0 U3744 ( .I(la_oenb[93]), .ZN(n1881) );
  inv0d0 U3745 ( .I(la_oenb[125]), .ZN(n1880) );
  aoi221d1 U3746 ( .B1(n1853), .B2(n1883), .C1(n1855), .C2(n1884), .A(n1885), 
        .ZN(n1873) );
  oai22d1 U3747 ( .A1(la_iena[61]), .A2(n1858), .B1(la_iena[29]), .B2(n1859), 
        .ZN(n1885) );
  inv0d0 U3748 ( .I(la_iena[93]), .ZN(n1884) );
  inv0d0 U3749 ( .I(la_iena[125]), .ZN(n1883) );
  aoi31d1 U3750 ( .B1(n1886), .B2(n1887), .B3(n1888), .A(n213), .ZN(N4491) );
  an03d0 U3751 ( .A1(n1889), .A2(n1890), .A3(n1891), .Z(n1888) );
  aoi221d1 U3752 ( .B1(n963), .B2(la_output[124]), .C1(n234), .C2(
        la_output[92]), .A(n1892), .ZN(n1891) );
  oai22d1 U3753 ( .A1(n3073), .A2(n273), .B1(n3072), .B2(n222), .ZN(n1892) );
  aoi22d1 U3754 ( .A1(csrbank6_in1_w[28]), .A2(n210), .B1(csrbank6_in0_w[28]), 
        .B2(n1845), .ZN(n1890) );
  aoi22d1 U3755 ( .A1(csrbank6_in3_w[28]), .A2(n1846), .B1(csrbank6_in2_w[28]), 
        .B2(n1847), .ZN(n1889) );
  aoi221d1 U3756 ( .B1(n1848), .B2(n1893), .C1(n297), .C2(n1894), .A(n1895), 
        .ZN(n1887) );
  oai22d1 U3757 ( .A1(la_oenb[60]), .A2(n1852), .B1(la_oenb[28]), .B2(n995), 
        .ZN(n1895) );
  inv0d0 U3758 ( .I(la_oenb[92]), .ZN(n1894) );
  inv0d0 U3759 ( .I(la_oenb[124]), .ZN(n1893) );
  aoi221d1 U3760 ( .B1(n1853), .B2(n1896), .C1(n1855), .C2(n1897), .A(n1898), 
        .ZN(n1886) );
  oai22d1 U3761 ( .A1(la_iena[60]), .A2(n1858), .B1(la_iena[28]), .B2(n1859), 
        .ZN(n1898) );
  inv0d0 U3762 ( .I(la_iena[92]), .ZN(n1897) );
  inv0d0 U3763 ( .I(la_iena[124]), .ZN(n1896) );
  aoi31d1 U3764 ( .B1(n1899), .B2(n1900), .B3(n1901), .A(n213), .ZN(N4490) );
  an03d0 U3765 ( .A1(n1902), .A2(n1903), .A3(n1904), .Z(n1901) );
  aoi221d1 U3766 ( .B1(n963), .B2(la_output[123]), .C1(n234), .C2(
        la_output[91]), .A(n1905), .ZN(n1904) );
  oai22d1 U3767 ( .A1(n3077), .A2(n273), .B1(n3076), .B2(n222), .ZN(n1905) );
  aoi22d1 U3768 ( .A1(csrbank6_in1_w[27]), .A2(n210), .B1(csrbank6_in0_w[27]), 
        .B2(n1845), .ZN(n1903) );
  aoi22d1 U3769 ( .A1(csrbank6_in3_w[27]), .A2(n1846), .B1(csrbank6_in2_w[27]), 
        .B2(n1847), .ZN(n1902) );
  aoi221d1 U3770 ( .B1(n1848), .B2(n1906), .C1(n297), .C2(n1907), .A(n1908), 
        .ZN(n1900) );
  oai22d1 U3771 ( .A1(la_oenb[59]), .A2(n1852), .B1(la_oenb[27]), .B2(n995), 
        .ZN(n1908) );
  inv0d0 U3772 ( .I(la_oenb[91]), .ZN(n1907) );
  inv0d0 U3773 ( .I(la_oenb[123]), .ZN(n1906) );
  aoi221d1 U3774 ( .B1(n1853), .B2(n1909), .C1(n1855), .C2(n1910), .A(n1911), 
        .ZN(n1899) );
  oai22d1 U3775 ( .A1(la_iena[59]), .A2(n1858), .B1(la_iena[27]), .B2(n1859), 
        .ZN(n1911) );
  inv0d0 U3776 ( .I(la_iena[91]), .ZN(n1910) );
  inv0d0 U3777 ( .I(la_iena[123]), .ZN(n1909) );
  aoi31d1 U3778 ( .B1(n1912), .B2(n1913), .B3(n1914), .A(n213), .ZN(N4489) );
  an03d0 U3779 ( .A1(n1915), .A2(n1916), .A3(n1917), .Z(n1914) );
  aoi221d1 U3780 ( .B1(n963), .B2(la_output[122]), .C1(n234), .C2(
        la_output[90]), .A(n1918), .ZN(n1917) );
  oai22d1 U3781 ( .A1(n3081), .A2(n273), .B1(n3080), .B2(n222), .ZN(n1918) );
  aoi22d1 U3782 ( .A1(csrbank6_in1_w[26]), .A2(n210), .B1(csrbank6_in0_w[26]), 
        .B2(n1845), .ZN(n1916) );
  aoi22d1 U3783 ( .A1(csrbank6_in3_w[26]), .A2(n1846), .B1(csrbank6_in2_w[26]), 
        .B2(n1847), .ZN(n1915) );
  aoi221d1 U3784 ( .B1(n1848), .B2(n1919), .C1(n297), .C2(n1920), .A(n1921), 
        .ZN(n1913) );
  oai22d1 U3785 ( .A1(la_oenb[58]), .A2(n1852), .B1(la_oenb[26]), .B2(n995), 
        .ZN(n1921) );
  inv0d0 U3786 ( .I(la_oenb[90]), .ZN(n1920) );
  inv0d0 U3787 ( .I(la_oenb[122]), .ZN(n1919) );
  aoi221d1 U3788 ( .B1(n1853), .B2(n1922), .C1(n1855), .C2(n1923), .A(n1924), 
        .ZN(n1912) );
  oai22d1 U3789 ( .A1(la_iena[58]), .A2(n1858), .B1(la_iena[26]), .B2(n1859), 
        .ZN(n1924) );
  inv0d0 U3790 ( .I(la_iena[90]), .ZN(n1923) );
  inv0d0 U3791 ( .I(la_iena[122]), .ZN(n1922) );
  aoi31d1 U3792 ( .B1(n1925), .B2(n1926), .B3(n1927), .A(n213), .ZN(N4488) );
  an03d0 U3793 ( .A1(n1928), .A2(n1929), .A3(n1930), .Z(n1927) );
  aoi221d1 U3794 ( .B1(n963), .B2(la_output[121]), .C1(n234), .C2(
        la_output[89]), .A(n1931), .ZN(n1930) );
  oai22d1 U3795 ( .A1(n3085), .A2(n273), .B1(n3084), .B2(n222), .ZN(n1931) );
  aoi22d1 U3796 ( .A1(csrbank6_in1_w[25]), .A2(n210), .B1(csrbank6_in0_w[25]), 
        .B2(n1845), .ZN(n1929) );
  aoi22d1 U3797 ( .A1(csrbank6_in3_w[25]), .A2(n1846), .B1(csrbank6_in2_w[25]), 
        .B2(n1847), .ZN(n1928) );
  aoi221d1 U3798 ( .B1(n1848), .B2(n1932), .C1(n297), .C2(n1933), .A(n1934), 
        .ZN(n1926) );
  oai22d1 U3799 ( .A1(la_oenb[57]), .A2(n1852), .B1(la_oenb[25]), .B2(n995), 
        .ZN(n1934) );
  inv0d0 U3800 ( .I(la_oenb[89]), .ZN(n1933) );
  inv0d0 U3801 ( .I(la_oenb[121]), .ZN(n1932) );
  aoi221d1 U3802 ( .B1(n1853), .B2(n1935), .C1(n1855), .C2(n1936), .A(n1937), 
        .ZN(n1925) );
  oai22d1 U3803 ( .A1(la_iena[57]), .A2(n1858), .B1(la_iena[25]), .B2(n1859), 
        .ZN(n1937) );
  inv0d0 U3804 ( .I(la_iena[89]), .ZN(n1936) );
  inv0d0 U3805 ( .I(la_iena[121]), .ZN(n1935) );
  aoi31d1 U3806 ( .B1(n1938), .B2(n1939), .B3(n1940), .A(n213), .ZN(N4487) );
  an03d0 U3807 ( .A1(n1941), .A2(n1942), .A3(n1943), .Z(n1940) );
  aoi221d1 U3808 ( .B1(n963), .B2(la_output[120]), .C1(n234), .C2(
        la_output[88]), .A(n1944), .ZN(n1943) );
  oai22d1 U3809 ( .A1(n3062), .A2(n273), .B1(n3061), .B2(n222), .ZN(n1944) );
  aoi22d1 U3810 ( .A1(csrbank6_in1_w[24]), .A2(n210), .B1(csrbank6_in0_w[24]), 
        .B2(n1845), .ZN(n1942) );
  aoi22d1 U3811 ( .A1(csrbank6_in3_w[24]), .A2(n1846), .B1(csrbank6_in2_w[24]), 
        .B2(n1847), .ZN(n1941) );
  aoi221d1 U3812 ( .B1(n1848), .B2(n1945), .C1(n297), .C2(n1946), .A(n1947), 
        .ZN(n1939) );
  oai22d1 U3813 ( .A1(la_oenb[56]), .A2(n1852), .B1(la_oenb[24]), .B2(n995), 
        .ZN(n1947) );
  inv0d0 U3814 ( .I(la_oenb[88]), .ZN(n1946) );
  inv0d0 U3815 ( .I(la_oenb[120]), .ZN(n1945) );
  aoi221d1 U3816 ( .B1(n1853), .B2(n1948), .C1(n1855), .C2(n1949), .A(n1950), 
        .ZN(n1938) );
  oai22d1 U3817 ( .A1(la_iena[56]), .A2(n1858), .B1(la_iena[24]), .B2(n1859), 
        .ZN(n1950) );
  inv0d0 U3818 ( .I(la_iena[88]), .ZN(n1949) );
  inv0d0 U3819 ( .I(la_iena[120]), .ZN(n1948) );
  aoi31d1 U3820 ( .B1(n1951), .B2(n1952), .B3(n1953), .A(n213), .ZN(N4486) );
  an03d0 U3821 ( .A1(n1954), .A2(n1955), .A3(n1956), .Z(n1953) );
  aoi221d1 U3822 ( .B1(n963), .B2(la_output[119]), .C1(n234), .C2(
        la_output[87]), .A(n1957), .ZN(n1956) );
  oai22d1 U3823 ( .A1(n3089), .A2(n273), .B1(n3088), .B2(n222), .ZN(n1957) );
  aoi22d1 U3824 ( .A1(csrbank6_in1_w[23]), .A2(n210), .B1(csrbank6_in0_w[23]), 
        .B2(n1845), .ZN(n1955) );
  aoi22d1 U3825 ( .A1(csrbank6_in3_w[23]), .A2(n1846), .B1(csrbank6_in2_w[23]), 
        .B2(n1847), .ZN(n1954) );
  aoi221d1 U3826 ( .B1(n1848), .B2(n1958), .C1(n297), .C2(n1959), .A(n1960), 
        .ZN(n1952) );
  oai22d1 U3827 ( .A1(la_oenb[55]), .A2(n1852), .B1(la_oenb[23]), .B2(n995), 
        .ZN(n1960) );
  inv0d0 U3828 ( .I(la_oenb[87]), .ZN(n1959) );
  inv0d0 U3829 ( .I(la_oenb[119]), .ZN(n1958) );
  aoi221d1 U3830 ( .B1(n1853), .B2(n1961), .C1(n1855), .C2(n1962), .A(n1963), 
        .ZN(n1951) );
  oai22d1 U3831 ( .A1(la_iena[55]), .A2(n1858), .B1(la_iena[23]), .B2(n1859), 
        .ZN(n1963) );
  inv0d0 U3832 ( .I(la_iena[87]), .ZN(n1962) );
  inv0d0 U3833 ( .I(la_iena[119]), .ZN(n1961) );
  aoi31d1 U3834 ( .B1(n1964), .B2(n1965), .B3(n1966), .A(n213), .ZN(N4485) );
  an03d0 U3835 ( .A1(n1967), .A2(n1968), .A3(n1969), .Z(n1966) );
  aoi221d1 U3836 ( .B1(n963), .B2(la_output[118]), .C1(n234), .C2(
        la_output[86]), .A(n1970), .ZN(n1969) );
  oai22d1 U3837 ( .A1(n3093), .A2(n273), .B1(n3092), .B2(n222), .ZN(n1970) );
  aoi22d1 U3838 ( .A1(csrbank6_in1_w[22]), .A2(n210), .B1(csrbank6_in0_w[22]), 
        .B2(n1845), .ZN(n1968) );
  aoi22d1 U3839 ( .A1(csrbank6_in3_w[22]), .A2(n1846), .B1(csrbank6_in2_w[22]), 
        .B2(n1847), .ZN(n1967) );
  aoi221d1 U3840 ( .B1(n1848), .B2(n1971), .C1(n297), .C2(n1972), .A(n1973), 
        .ZN(n1965) );
  oai22d1 U3841 ( .A1(la_oenb[54]), .A2(n1852), .B1(la_oenb[22]), .B2(n995), 
        .ZN(n1973) );
  inv0d0 U3842 ( .I(la_oenb[86]), .ZN(n1972) );
  inv0d0 U3843 ( .I(la_oenb[118]), .ZN(n1971) );
  aoi221d1 U3844 ( .B1(n1853), .B2(n1974), .C1(n1855), .C2(n1975), .A(n1976), 
        .ZN(n1964) );
  oai22d1 U3845 ( .A1(la_iena[54]), .A2(n1858), .B1(la_iena[22]), .B2(n1859), 
        .ZN(n1976) );
  inv0d0 U3846 ( .I(la_iena[86]), .ZN(n1975) );
  inv0d0 U3847 ( .I(la_iena[118]), .ZN(n1974) );
  aoi31d1 U3848 ( .B1(n1977), .B2(n1978), .B3(n1979), .A(n213), .ZN(N4484) );
  an03d0 U3849 ( .A1(n1980), .A2(n1981), .A3(n1982), .Z(n1979) );
  aoi221d1 U3850 ( .B1(n963), .B2(la_output[117]), .C1(n234), .C2(
        la_output[85]), .A(n1983), .ZN(n1982) );
  oai22d1 U3851 ( .A1(n3097), .A2(n273), .B1(n3096), .B2(n222), .ZN(n1983) );
  aoi22d1 U3852 ( .A1(csrbank6_in1_w[21]), .A2(n210), .B1(csrbank6_in0_w[21]), 
        .B2(n1845), .ZN(n1981) );
  aoi22d1 U3853 ( .A1(csrbank6_in3_w[21]), .A2(n1846), .B1(csrbank6_in2_w[21]), 
        .B2(n1847), .ZN(n1980) );
  aoi221d1 U3854 ( .B1(n1848), .B2(n1984), .C1(n297), .C2(n1985), .A(n1986), 
        .ZN(n1978) );
  oai22d1 U3855 ( .A1(la_oenb[53]), .A2(n1852), .B1(la_oenb[21]), .B2(n995), 
        .ZN(n1986) );
  inv0d0 U3856 ( .I(la_oenb[85]), .ZN(n1985) );
  inv0d0 U3857 ( .I(la_oenb[117]), .ZN(n1984) );
  aoi221d1 U3858 ( .B1(n1853), .B2(n1987), .C1(n1855), .C2(n1988), .A(n1989), 
        .ZN(n1977) );
  oai22d1 U3859 ( .A1(la_iena[53]), .A2(n1858), .B1(la_iena[21]), .B2(n1859), 
        .ZN(n1989) );
  inv0d0 U3860 ( .I(la_iena[85]), .ZN(n1988) );
  inv0d0 U3861 ( .I(la_iena[117]), .ZN(n1987) );
  aoi31d1 U3862 ( .B1(n1990), .B2(n1991), .B3(n1992), .A(n213), .ZN(N4483) );
  an03d0 U3863 ( .A1(n1993), .A2(n1994), .A3(n1995), .Z(n1992) );
  aoi221d1 U3864 ( .B1(n963), .B2(la_output[116]), .C1(n234), .C2(
        la_output[84]), .A(n1996), .ZN(n1995) );
  oai22d1 U3865 ( .A1(n3101), .A2(n273), .B1(n3100), .B2(n222), .ZN(n1996) );
  aoi22d1 U3866 ( .A1(csrbank6_in1_w[20]), .A2(n210), .B1(csrbank6_in0_w[20]), 
        .B2(n1845), .ZN(n1994) );
  aoi22d1 U3867 ( .A1(csrbank6_in3_w[20]), .A2(n1846), .B1(csrbank6_in2_w[20]), 
        .B2(n1847), .ZN(n1993) );
  aoi221d1 U3868 ( .B1(n1848), .B2(n1997), .C1(n297), .C2(n1998), .A(n1999), 
        .ZN(n1991) );
  oai22d1 U3869 ( .A1(la_oenb[52]), .A2(n1852), .B1(la_oenb[20]), .B2(n995), 
        .ZN(n1999) );
  inv0d0 U3870 ( .I(la_oenb[84]), .ZN(n1998) );
  inv0d0 U3871 ( .I(la_oenb[116]), .ZN(n1997) );
  aoi221d1 U3872 ( .B1(n1853), .B2(n2000), .C1(n1855), .C2(n2001), .A(n2002), 
        .ZN(n1990) );
  oai22d1 U3873 ( .A1(la_iena[52]), .A2(n1858), .B1(la_iena[20]), .B2(n1859), 
        .ZN(n2002) );
  inv0d0 U3874 ( .I(la_iena[84]), .ZN(n2001) );
  inv0d0 U3875 ( .I(la_iena[116]), .ZN(n2000) );
  aoi31d1 U3876 ( .B1(n2003), .B2(n2004), .B3(n2005), .A(n213), .ZN(N4482) );
  an03d0 U3877 ( .A1(n2006), .A2(n2007), .A3(n2008), .Z(n2005) );
  aoi221d1 U3878 ( .B1(n963), .B2(la_output[115]), .C1(n234), .C2(
        la_output[83]), .A(n2009), .ZN(n2008) );
  oai22d1 U3879 ( .A1(n3105), .A2(n273), .B1(n3104), .B2(n222), .ZN(n2009) );
  aoi22d1 U3880 ( .A1(csrbank6_in1_w[19]), .A2(n210), .B1(csrbank6_in0_w[19]), 
        .B2(n1845), .ZN(n2007) );
  aoi22d1 U3881 ( .A1(csrbank6_in3_w[19]), .A2(n1846), .B1(csrbank6_in2_w[19]), 
        .B2(n1847), .ZN(n2006) );
  aoi221d1 U3882 ( .B1(n1848), .B2(n2010), .C1(n297), .C2(n2011), .A(n2012), 
        .ZN(n2004) );
  oai22d1 U3883 ( .A1(la_oenb[51]), .A2(n1852), .B1(la_oenb[19]), .B2(n995), 
        .ZN(n2012) );
  inv0d0 U3884 ( .I(la_oenb[83]), .ZN(n2011) );
  inv0d0 U3885 ( .I(la_oenb[115]), .ZN(n2010) );
  aoi221d1 U3886 ( .B1(n1853), .B2(n2013), .C1(n1855), .C2(n2014), .A(n2015), 
        .ZN(n2003) );
  oai22d1 U3887 ( .A1(la_iena[51]), .A2(n1858), .B1(la_iena[19]), .B2(n1859), 
        .ZN(n2015) );
  inv0d0 U3888 ( .I(la_iena[83]), .ZN(n2014) );
  inv0d0 U3889 ( .I(la_iena[115]), .ZN(n2013) );
  aoi31d1 U3890 ( .B1(n2016), .B2(n2017), .B3(n2018), .A(n213), .ZN(N4481) );
  an03d0 U3891 ( .A1(n2019), .A2(n2020), .A3(n2021), .Z(n2018) );
  aoi221d1 U3892 ( .B1(n963), .B2(la_output[114]), .C1(n234), .C2(
        la_output[82]), .A(n2022), .ZN(n2021) );
  oai22d1 U3893 ( .A1(n3109), .A2(n273), .B1(n3108), .B2(n222), .ZN(n2022) );
  aoi22d1 U3894 ( .A1(csrbank6_in1_w[18]), .A2(n210), .B1(csrbank6_in0_w[18]), 
        .B2(n1845), .ZN(n2020) );
  aoi22d1 U3895 ( .A1(csrbank6_in3_w[18]), .A2(n1846), .B1(csrbank6_in2_w[18]), 
        .B2(n1847), .ZN(n2019) );
  aoi221d1 U3896 ( .B1(n1848), .B2(n2023), .C1(n297), .C2(n2024), .A(n2025), 
        .ZN(n2017) );
  oai22d1 U3897 ( .A1(la_oenb[50]), .A2(n1852), .B1(la_oenb[18]), .B2(n995), 
        .ZN(n2025) );
  inv0d0 U3898 ( .I(la_oenb[82]), .ZN(n2024) );
  inv0d0 U3899 ( .I(la_oenb[114]), .ZN(n2023) );
  aoi221d1 U3900 ( .B1(n1853), .B2(n2026), .C1(n1855), .C2(n2027), .A(n2028), 
        .ZN(n2016) );
  oai22d1 U3901 ( .A1(la_iena[50]), .A2(n1858), .B1(la_iena[18]), .B2(n1859), 
        .ZN(n2028) );
  inv0d0 U3902 ( .I(la_iena[82]), .ZN(n2027) );
  inv0d0 U3903 ( .I(la_iena[114]), .ZN(n2026) );
  aoi31d1 U3904 ( .B1(n2029), .B2(n2030), .B3(n2031), .A(n213), .ZN(N4480) );
  an03d0 U3905 ( .A1(n2032), .A2(n2033), .A3(n2034), .Z(n2031) );
  aoi221d1 U3906 ( .B1(n963), .B2(la_output[113]), .C1(n234), .C2(
        la_output[81]), .A(n2035), .ZN(n2034) );
  oai22d1 U3907 ( .A1(n3113), .A2(n273), .B1(n3112), .B2(n222), .ZN(n2035) );
  aoi22d1 U3908 ( .A1(csrbank6_in1_w[17]), .A2(n210), .B1(csrbank6_in0_w[17]), 
        .B2(n1845), .ZN(n2033) );
  aoi22d1 U3909 ( .A1(csrbank6_in3_w[17]), .A2(n1846), .B1(csrbank6_in2_w[17]), 
        .B2(n1847), .ZN(n2032) );
  aoi221d1 U3910 ( .B1(n1848), .B2(n2036), .C1(n297), .C2(n2037), .A(n2038), 
        .ZN(n2030) );
  oai22d1 U3911 ( .A1(la_oenb[49]), .A2(n1852), .B1(la_oenb[17]), .B2(n995), 
        .ZN(n2038) );
  inv0d0 U3912 ( .I(la_oenb[81]), .ZN(n2037) );
  inv0d0 U3913 ( .I(la_oenb[113]), .ZN(n2036) );
  aoi221d1 U3914 ( .B1(n1853), .B2(n2039), .C1(n1855), .C2(n2040), .A(n2041), 
        .ZN(n2029) );
  oai22d1 U3915 ( .A1(la_iena[49]), .A2(n1858), .B1(la_iena[17]), .B2(n1859), 
        .ZN(n2041) );
  inv0d0 U3916 ( .I(la_iena[81]), .ZN(n2040) );
  inv0d0 U3917 ( .I(la_iena[113]), .ZN(n2039) );
  aoi31d1 U3918 ( .B1(n2042), .B2(n2043), .B3(n2044), .A(n213), .ZN(N4479) );
  an03d0 U3919 ( .A1(n2045), .A2(n2046), .A3(n2047), .Z(n2044) );
  aoi221d1 U3920 ( .B1(n963), .B2(la_output[112]), .C1(n234), .C2(
        la_output[80]), .A(n2048), .ZN(n2047) );
  oai22d1 U3921 ( .A1(n3117), .A2(n273), .B1(n3116), .B2(n222), .ZN(n2048) );
  aoi22d1 U3922 ( .A1(csrbank6_in1_w[16]), .A2(n210), .B1(csrbank6_in0_w[16]), 
        .B2(n1845), .ZN(n2046) );
  aoi22d1 U3923 ( .A1(csrbank6_in3_w[16]), .A2(n1846), .B1(csrbank6_in2_w[16]), 
        .B2(n1847), .ZN(n2045) );
  aoi221d1 U3924 ( .B1(n1848), .B2(n2049), .C1(n296), .C2(n2050), .A(n2051), 
        .ZN(n2043) );
  oai22d1 U3925 ( .A1(la_oenb[48]), .A2(n1852), .B1(la_oenb[16]), .B2(n995), 
        .ZN(n2051) );
  inv0d0 U3926 ( .I(la_oenb[80]), .ZN(n2050) );
  inv0d0 U3927 ( .I(la_oenb[112]), .ZN(n2049) );
  aoi221d1 U3928 ( .B1(n1853), .B2(n2052), .C1(n1855), .C2(n2053), .A(n2054), 
        .ZN(n2042) );
  oai22d1 U3929 ( .A1(la_iena[48]), .A2(n1858), .B1(la_iena[16]), .B2(n1859), 
        .ZN(n2054) );
  inv0d0 U3930 ( .I(la_iena[80]), .ZN(n2053) );
  inv0d0 U3931 ( .I(la_iena[112]), .ZN(n2052) );
  aoi31d1 U3932 ( .B1(n2055), .B2(n2056), .B3(n2057), .A(n212), .ZN(N4478) );
  an03d0 U3933 ( .A1(n2058), .A2(n2059), .A3(n2060), .Z(n2057) );
  aoi221d1 U3934 ( .B1(n963), .B2(la_output[111]), .C1(n233), .C2(
        la_output[79]), .A(n2061), .ZN(n2060) );
  oai22d1 U3935 ( .A1(n3121), .A2(n272), .B1(n3120), .B2(n221), .ZN(n2061) );
  aoi22d1 U3936 ( .A1(csrbank6_in1_w[15]), .A2(n209), .B1(csrbank6_in0_w[15]), 
        .B2(n1845), .ZN(n2059) );
  aoi22d1 U3937 ( .A1(csrbank6_in3_w[15]), .A2(n1846), .B1(csrbank6_in2_w[15]), 
        .B2(n1847), .ZN(n2058) );
  aoi221d1 U3938 ( .B1(n1848), .B2(n2062), .C1(n296), .C2(n2063), .A(n2064), 
        .ZN(n2056) );
  oai22d1 U3939 ( .A1(la_oenb[47]), .A2(n1852), .B1(la_oenb[15]), .B2(n995), 
        .ZN(n2064) );
  inv0d0 U3940 ( .I(la_oenb[79]), .ZN(n2063) );
  inv0d0 U3941 ( .I(la_oenb[111]), .ZN(n2062) );
  aoi221d1 U3942 ( .B1(n1853), .B2(n2065), .C1(n1855), .C2(n2066), .A(n2067), 
        .ZN(n2055) );
  oai22d1 U3943 ( .A1(la_iena[47]), .A2(n1858), .B1(la_iena[15]), .B2(n1859), 
        .ZN(n2067) );
  inv0d0 U3944 ( .I(la_iena[79]), .ZN(n2066) );
  inv0d0 U3945 ( .I(la_iena[111]), .ZN(n2065) );
  aoi31d1 U3946 ( .B1(n2068), .B2(n2069), .B3(n2070), .A(n212), .ZN(N4477) );
  an03d0 U3947 ( .A1(n2071), .A2(n2072), .A3(n2073), .Z(n2070) );
  aoi221d1 U3948 ( .B1(n963), .B2(la_output[110]), .C1(n233), .C2(
        la_output[78]), .A(n2074), .ZN(n2073) );
  oai22d1 U3949 ( .A1(n3173), .A2(n272), .B1(n3172), .B2(n221), .ZN(n2074) );
  aoi22d1 U3950 ( .A1(csrbank6_in1_w[14]), .A2(n209), .B1(csrbank6_in0_w[14]), 
        .B2(n1845), .ZN(n2072) );
  aoi22d1 U3951 ( .A1(csrbank6_in3_w[14]), .A2(n1846), .B1(csrbank6_in2_w[14]), 
        .B2(n1847), .ZN(n2071) );
  aoi221d1 U3952 ( .B1(n1848), .B2(n2075), .C1(n296), .C2(n2076), .A(n2077), 
        .ZN(n2069) );
  oai22d1 U3953 ( .A1(la_oenb[46]), .A2(n1852), .B1(la_oenb[14]), .B2(n995), 
        .ZN(n2077) );
  inv0d0 U3954 ( .I(la_oenb[78]), .ZN(n2076) );
  inv0d0 U3955 ( .I(la_oenb[110]), .ZN(n2075) );
  aoi221d1 U3956 ( .B1(n1853), .B2(n2078), .C1(n1855), .C2(n2079), .A(n2080), 
        .ZN(n2068) );
  oai22d1 U3957 ( .A1(la_iena[46]), .A2(n1858), .B1(la_iena[14]), .B2(n1859), 
        .ZN(n2080) );
  inv0d0 U3958 ( .I(la_iena[78]), .ZN(n2079) );
  inv0d0 U3959 ( .I(la_iena[110]), .ZN(n2078) );
  aoi31d1 U3960 ( .B1(n2081), .B2(n2082), .B3(n2083), .A(n212), .ZN(N4476) );
  an03d0 U3961 ( .A1(n2084), .A2(n2085), .A3(n2086), .Z(n2083) );
  aoi221d1 U3962 ( .B1(n963), .B2(la_output[109]), .C1(n233), .C2(
        la_output[77]), .A(n2087), .ZN(n2086) );
  oai22d1 U3963 ( .A1(n3167), .A2(n272), .B1(n3166), .B2(n221), .ZN(n2087) );
  aoi22d1 U3964 ( .A1(csrbank6_in1_w[13]), .A2(n209), .B1(csrbank6_in0_w[13]), 
        .B2(n1845), .ZN(n2085) );
  aoi22d1 U3965 ( .A1(csrbank6_in3_w[13]), .A2(n1846), .B1(csrbank6_in2_w[13]), 
        .B2(n1847), .ZN(n2084) );
  aoi221d1 U3966 ( .B1(n1848), .B2(n2088), .C1(n296), .C2(n2089), .A(n2090), 
        .ZN(n2082) );
  oai22d1 U3967 ( .A1(la_oenb[45]), .A2(n1852), .B1(la_oenb[13]), .B2(n995), 
        .ZN(n2090) );
  inv0d0 U3968 ( .I(la_oenb[77]), .ZN(n2089) );
  inv0d0 U3969 ( .I(la_oenb[109]), .ZN(n2088) );
  aoi221d1 U3970 ( .B1(n1853), .B2(n2091), .C1(n1855), .C2(n2092), .A(n2093), 
        .ZN(n2081) );
  oai22d1 U3971 ( .A1(la_iena[45]), .A2(n1858), .B1(la_iena[13]), .B2(n1859), 
        .ZN(n2093) );
  inv0d0 U3972 ( .I(la_iena[77]), .ZN(n2092) );
  inv0d0 U3973 ( .I(la_iena[109]), .ZN(n2091) );
  aoi31d1 U3974 ( .B1(n2094), .B2(n2095), .B3(n2096), .A(n212), .ZN(N4475) );
  an03d0 U3975 ( .A1(n2097), .A2(n2098), .A3(n2099), .Z(n2096) );
  aoi221d1 U3976 ( .B1(n963), .B2(la_output[108]), .C1(n233), .C2(
        la_output[76]), .A(n2100), .ZN(n2099) );
  oai22d1 U3977 ( .A1(n3161), .A2(n272), .B1(n3160), .B2(n221), .ZN(n2100) );
  aoi22d1 U3978 ( .A1(csrbank6_in1_w[12]), .A2(n209), .B1(csrbank6_in0_w[12]), 
        .B2(n1845), .ZN(n2098) );
  aoi22d1 U3979 ( .A1(csrbank6_in3_w[12]), .A2(n1846), .B1(csrbank6_in2_w[12]), 
        .B2(n1847), .ZN(n2097) );
  aoi221d1 U3980 ( .B1(n1848), .B2(n2101), .C1(n296), .C2(n2102), .A(n2103), 
        .ZN(n2095) );
  oai22d1 U3981 ( .A1(la_oenb[44]), .A2(n1852), .B1(la_oenb[12]), .B2(n995), 
        .ZN(n2103) );
  inv0d0 U3982 ( .I(la_oenb[76]), .ZN(n2102) );
  inv0d0 U3983 ( .I(la_oenb[108]), .ZN(n2101) );
  aoi221d1 U3984 ( .B1(n1853), .B2(n2104), .C1(n1855), .C2(n2105), .A(n2106), 
        .ZN(n2094) );
  oai22d1 U3985 ( .A1(la_iena[44]), .A2(n1858), .B1(la_iena[12]), .B2(n1859), 
        .ZN(n2106) );
  inv0d0 U3986 ( .I(la_iena[76]), .ZN(n2105) );
  inv0d0 U3987 ( .I(la_iena[108]), .ZN(n2104) );
  aoi31d1 U3988 ( .B1(n2107), .B2(n2108), .B3(n2109), .A(n212), .ZN(N4474) );
  an03d0 U3989 ( .A1(n2110), .A2(n2111), .A3(n2112), .Z(n2109) );
  aoi221d1 U3990 ( .B1(n963), .B2(la_output[107]), .C1(n233), .C2(
        la_output[75]), .A(n2113), .ZN(n2112) );
  oai22d1 U3991 ( .A1(n3155), .A2(n272), .B1(n3154), .B2(n221), .ZN(n2113) );
  aoi22d1 U3992 ( .A1(csrbank6_in1_w[11]), .A2(n209), .B1(csrbank6_in0_w[11]), 
        .B2(n1845), .ZN(n2111) );
  aoi22d1 U3993 ( .A1(csrbank6_in3_w[11]), .A2(n1846), .B1(csrbank6_in2_w[11]), 
        .B2(n1847), .ZN(n2110) );
  aoi221d1 U3994 ( .B1(n1848), .B2(n2114), .C1(n296), .C2(n2115), .A(n2116), 
        .ZN(n2108) );
  oai22d1 U3995 ( .A1(la_oenb[43]), .A2(n1852), .B1(la_oenb[11]), .B2(n995), 
        .ZN(n2116) );
  inv0d0 U3996 ( .I(la_oenb[75]), .ZN(n2115) );
  inv0d0 U3997 ( .I(la_oenb[107]), .ZN(n2114) );
  aoi221d1 U3998 ( .B1(n1853), .B2(n2117), .C1(n1855), .C2(n2118), .A(n2119), 
        .ZN(n2107) );
  oai22d1 U3999 ( .A1(la_iena[43]), .A2(n1858), .B1(la_iena[11]), .B2(n1859), 
        .ZN(n2119) );
  inv0d0 U4000 ( .I(la_iena[75]), .ZN(n2118) );
  inv0d0 U4001 ( .I(la_iena[107]), .ZN(n2117) );
  aoi31d1 U4002 ( .B1(n2120), .B2(n2121), .B3(n2122), .A(n212), .ZN(N4473) );
  an03d0 U4003 ( .A1(n2123), .A2(n2124), .A3(n2125), .Z(n2122) );
  aoi221d1 U4004 ( .B1(n963), .B2(la_output[106]), .C1(n233), .C2(
        la_output[74]), .A(n2126), .ZN(n2125) );
  oai22d1 U4005 ( .A1(n3196), .A2(n272), .B1(n3195), .B2(n221), .ZN(n2126) );
  aoi22d1 U4006 ( .A1(csrbank6_in1_w[10]), .A2(n209), .B1(csrbank6_in0_w[10]), 
        .B2(n1845), .ZN(n2124) );
  aoi22d1 U4007 ( .A1(csrbank6_in3_w[10]), .A2(n1846), .B1(csrbank6_in2_w[10]), 
        .B2(n1847), .ZN(n2123) );
  aoi221d1 U4008 ( .B1(n1848), .B2(n2127), .C1(n296), .C2(n2128), .A(n2129), 
        .ZN(n2121) );
  oai22d1 U4009 ( .A1(la_oenb[42]), .A2(n1852), .B1(la_oenb[10]), .B2(n995), 
        .ZN(n2129) );
  inv0d0 U4010 ( .I(la_oenb[74]), .ZN(n2128) );
  inv0d0 U4011 ( .I(la_oenb[106]), .ZN(n2127) );
  aoi221d1 U4012 ( .B1(n1853), .B2(n2130), .C1(n1855), .C2(n2131), .A(n2132), 
        .ZN(n2120) );
  oai22d1 U4013 ( .A1(la_iena[42]), .A2(n1858), .B1(la_iena[10]), .B2(n1859), 
        .ZN(n2132) );
  inv0d0 U4014 ( .I(la_iena[74]), .ZN(n2131) );
  inv0d0 U4015 ( .I(la_iena[106]), .ZN(n2130) );
  aoi31d1 U4016 ( .B1(n2133), .B2(n2134), .B3(n2135), .A(n212), .ZN(N4472) );
  an03d0 U4017 ( .A1(n2136), .A2(n2137), .A3(n2138), .Z(n2135) );
  aoi221d1 U4018 ( .B1(n963), .B2(la_output[105]), .C1(n233), .C2(
        la_output[73]), .A(n2139), .ZN(n2138) );
  oai22d1 U4019 ( .A1(n3149), .A2(n272), .B1(n3148), .B2(n221), .ZN(n2139) );
  aoi22d1 U4020 ( .A1(csrbank6_in1_w[9]), .A2(n209), .B1(csrbank6_in0_w[9]), 
        .B2(n1845), .ZN(n2137) );
  aoi22d1 U4021 ( .A1(csrbank6_in3_w[9]), .A2(n1846), .B1(csrbank6_in2_w[9]), 
        .B2(n1847), .ZN(n2136) );
  aoi221d1 U4022 ( .B1(n1848), .B2(n2140), .C1(n296), .C2(n2141), .A(n2142), 
        .ZN(n2134) );
  oai22d1 U4023 ( .A1(la_oenb[41]), .A2(n1852), .B1(la_oenb[9]), .B2(n995), 
        .ZN(n2142) );
  inv0d0 U4024 ( .I(la_oenb[73]), .ZN(n2141) );
  inv0d0 U4025 ( .I(la_oenb[105]), .ZN(n2140) );
  aoi221d1 U4026 ( .B1(n1853), .B2(n2143), .C1(n1855), .C2(n2144), .A(n2145), 
        .ZN(n2133) );
  oai22d1 U4027 ( .A1(la_iena[41]), .A2(n1858), .B1(la_iena[9]), .B2(n1859), 
        .ZN(n2145) );
  inv0d0 U4028 ( .I(la_iena[73]), .ZN(n2144) );
  inv0d0 U4029 ( .I(la_iena[105]), .ZN(n2143) );
  aoi31d1 U4030 ( .B1(n2146), .B2(n2147), .B3(n2148), .A(n212), .ZN(N4471) );
  an03d0 U4031 ( .A1(n2149), .A2(n2150), .A3(n2151), .Z(n2148) );
  aoi221d1 U4032 ( .B1(n963), .B2(la_output[104]), .C1(n233), .C2(
        la_output[72]), .A(n2152), .ZN(n2151) );
  oai22d1 U4033 ( .A1(n3143), .A2(n272), .B1(n3142), .B2(n221), .ZN(n2152) );
  aoi22d1 U4034 ( .A1(csrbank6_in1_w[8]), .A2(n209), .B1(csrbank6_in0_w[8]), 
        .B2(n1845), .ZN(n2150) );
  aoi22d1 U4035 ( .A1(csrbank6_in3_w[8]), .A2(n1846), .B1(csrbank6_in2_w[8]), 
        .B2(n1847), .ZN(n2149) );
  aoi221d1 U4036 ( .B1(n1848), .B2(n2153), .C1(n296), .C2(n2154), .A(n2155), 
        .ZN(n2147) );
  oai22d1 U4037 ( .A1(la_oenb[40]), .A2(n1852), .B1(la_oenb[8]), .B2(n995), 
        .ZN(n2155) );
  inv0d0 U4038 ( .I(la_oenb[72]), .ZN(n2154) );
  inv0d0 U4039 ( .I(la_oenb[104]), .ZN(n2153) );
  aoi221d1 U4040 ( .B1(n1853), .B2(n2156), .C1(n1855), .C2(n2157), .A(n2158), 
        .ZN(n2146) );
  oai22d1 U4041 ( .A1(la_iena[40]), .A2(n1858), .B1(la_iena[8]), .B2(n1859), 
        .ZN(n2158) );
  inv0d0 U4042 ( .I(la_iena[72]), .ZN(n2157) );
  inv0d0 U4043 ( .I(la_iena[104]), .ZN(n2156) );
  aoi31d1 U4044 ( .B1(n2159), .B2(n2160), .B3(n2161), .A(n212), .ZN(N4470) );
  an03d0 U4045 ( .A1(n2162), .A2(n2163), .A3(n2164), .Z(n2161) );
  aoi221d1 U4046 ( .B1(n963), .B2(la_output[103]), .C1(n233), .C2(
        la_output[71]), .A(n2165), .ZN(n2164) );
  oai22d1 U4047 ( .A1(n3227), .A2(n272), .B1(n3225), .B2(n221), .ZN(n2165) );
  aoi22d1 U4048 ( .A1(csrbank6_in1_w[7]), .A2(n209), .B1(csrbank6_in0_w[7]), 
        .B2(n1845), .ZN(n2163) );
  aoi22d1 U4049 ( .A1(csrbank6_in3_w[7]), .A2(n1846), .B1(csrbank6_in2_w[7]), 
        .B2(n1847), .ZN(n2162) );
  aoi221d1 U4050 ( .B1(n1848), .B2(n2166), .C1(n296), .C2(n2167), .A(n2168), 
        .ZN(n2160) );
  oai22d1 U4051 ( .A1(la_oenb[39]), .A2(n1852), .B1(la_oenb[7]), .B2(n995), 
        .ZN(n2168) );
  inv0d0 U4052 ( .I(la_oenb[71]), .ZN(n2167) );
  inv0d0 U4053 ( .I(la_oenb[103]), .ZN(n2166) );
  aoi221d1 U4054 ( .B1(n1853), .B2(n2169), .C1(n1855), .C2(n2170), .A(n2171), 
        .ZN(n2159) );
  oai22d1 U4055 ( .A1(la_iena[39]), .A2(n1858), .B1(la_iena[7]), .B2(n1859), 
        .ZN(n2171) );
  inv0d0 U4056 ( .I(la_iena[71]), .ZN(n2170) );
  inv0d0 U4057 ( .I(la_iena[103]), .ZN(n2169) );
  aoi31d1 U4058 ( .B1(n2172), .B2(n2173), .B3(n2174), .A(n212), .ZN(N4469) );
  an03d0 U4059 ( .A1(n2175), .A2(n2176), .A3(n2177), .Z(n2174) );
  aoi221d1 U4060 ( .B1(n963), .B2(la_output[102]), .C1(n233), .C2(
        la_output[70]), .A(n2178), .ZN(n2177) );
  oai22d1 U4061 ( .A1(n3132), .A2(n272), .B1(n3131), .B2(n221), .ZN(n2178) );
  aoi22d1 U4062 ( .A1(csrbank6_in1_w[6]), .A2(n209), .B1(csrbank6_in0_w[6]), 
        .B2(n1845), .ZN(n2176) );
  aoi22d1 U4063 ( .A1(csrbank6_in3_w[6]), .A2(n1846), .B1(csrbank6_in2_w[6]), 
        .B2(n1847), .ZN(n2175) );
  aoi221d1 U4064 ( .B1(n1848), .B2(n2179), .C1(n296), .C2(n2180), .A(n2181), 
        .ZN(n2173) );
  oai22d1 U4065 ( .A1(la_oenb[38]), .A2(n1852), .B1(la_oenb[6]), .B2(n995), 
        .ZN(n2181) );
  inv0d0 U4066 ( .I(la_oenb[70]), .ZN(n2180) );
  inv0d0 U4067 ( .I(la_oenb[102]), .ZN(n2179) );
  aoi221d1 U4068 ( .B1(n1853), .B2(n2182), .C1(n1855), .C2(n2183), .A(n2184), 
        .ZN(n2172) );
  oai22d1 U4069 ( .A1(la_iena[38]), .A2(n1858), .B1(la_iena[6]), .B2(n1859), 
        .ZN(n2184) );
  inv0d0 U4070 ( .I(la_iena[70]), .ZN(n2183) );
  inv0d0 U4071 ( .I(la_iena[102]), .ZN(n2182) );
  aoi31d1 U4072 ( .B1(n2185), .B2(n2186), .B3(n2187), .A(n212), .ZN(N4468) );
  an03d0 U4073 ( .A1(n2188), .A2(n2189), .A3(n2190), .Z(n2187) );
  aoi221d1 U4074 ( .B1(n963), .B2(la_output[101]), .C1(n233), .C2(
        la_output[69]), .A(n2191), .ZN(n2190) );
  oai22d1 U4075 ( .A1(n3190), .A2(n272), .B1(n3189), .B2(n221), .ZN(n2191) );
  aoi22d1 U4076 ( .A1(csrbank6_in1_w[5]), .A2(n209), .B1(csrbank6_in0_w[5]), 
        .B2(n1845), .ZN(n2189) );
  aoi22d1 U4077 ( .A1(csrbank6_in3_w[5]), .A2(n1846), .B1(csrbank6_in2_w[5]), 
        .B2(n1847), .ZN(n2188) );
  aoi221d1 U4078 ( .B1(n1848), .B2(n2192), .C1(n296), .C2(n2193), .A(n2194), 
        .ZN(n2186) );
  oai22d1 U4079 ( .A1(la_oenb[37]), .A2(n1852), .B1(la_oenb[5]), .B2(n995), 
        .ZN(n2194) );
  inv0d0 U4080 ( .I(la_oenb[69]), .ZN(n2193) );
  inv0d0 U4081 ( .I(la_oenb[101]), .ZN(n2192) );
  aoi221d1 U4082 ( .B1(n1853), .B2(n2195), .C1(n1855), .C2(n2196), .A(n2197), 
        .ZN(n2185) );
  oai22d1 U4083 ( .A1(la_iena[37]), .A2(n1858), .B1(la_iena[5]), .B2(n1859), 
        .ZN(n2197) );
  inv0d0 U4084 ( .I(la_iena[69]), .ZN(n2196) );
  inv0d0 U4085 ( .I(la_iena[101]), .ZN(n2195) );
  aoi31d1 U4086 ( .B1(n2198), .B2(n2199), .B3(n2200), .A(n212), .ZN(N4467) );
  an03d0 U4087 ( .A1(n2201), .A2(n2202), .A3(n2203), .Z(n2200) );
  aoi221d1 U4088 ( .B1(n963), .B2(la_output[100]), .C1(n233), .C2(
        la_output[68]), .A(n2204), .ZN(n2203) );
  oai22d1 U4089 ( .A1(n3184), .A2(n272), .B1(n3183), .B2(n221), .ZN(n2204) );
  aoi22d1 U4090 ( .A1(csrbank6_in1_w[4]), .A2(n209), .B1(csrbank6_in0_w[4]), 
        .B2(n1845), .ZN(n2202) );
  aoi22d1 U4091 ( .A1(csrbank6_in3_w[4]), .A2(n1846), .B1(csrbank6_in2_w[4]), 
        .B2(n1847), .ZN(n2201) );
  aoi221d1 U4092 ( .B1(n1848), .B2(n2205), .C1(n296), .C2(n2206), .A(n2207), 
        .ZN(n2199) );
  oai22d1 U4093 ( .A1(la_oenb[36]), .A2(n1852), .B1(la_oenb[4]), .B2(n995), 
        .ZN(n2207) );
  inv0d0 U4094 ( .I(la_oenb[68]), .ZN(n2206) );
  inv0d0 U4095 ( .I(la_oenb[100]), .ZN(n2205) );
  aoi221d1 U4096 ( .B1(n1853), .B2(n2208), .C1(n1855), .C2(n2209), .A(n2210), 
        .ZN(n2198) );
  oai22d1 U4097 ( .A1(la_iena[36]), .A2(n1858), .B1(la_iena[4]), .B2(n1859), 
        .ZN(n2210) );
  inv0d0 U4098 ( .I(la_iena[68]), .ZN(n2209) );
  inv0d0 U4099 ( .I(la_iena[100]), .ZN(n2208) );
  aoi31d1 U4100 ( .B1(n2211), .B2(n2212), .B3(n2213), .A(n212), .ZN(N4466) );
  an03d0 U4101 ( .A1(n2214), .A2(n2215), .A3(n2216), .Z(n2213) );
  aoi221d1 U4102 ( .B1(n963), .B2(la_output[99]), .C1(n233), .C2(la_output[67]), .A(n2217), .ZN(n2216) );
  oai22d1 U4103 ( .A1(n3179), .A2(n272), .B1(n3178), .B2(n221), .ZN(n2217) );
  aoi22d1 U4104 ( .A1(csrbank6_in1_w[3]), .A2(n209), .B1(csrbank6_in0_w[3]), 
        .B2(n1845), .ZN(n2215) );
  aoi22d1 U4105 ( .A1(csrbank6_in3_w[3]), .A2(n1846), .B1(csrbank6_in2_w[3]), 
        .B2(n1847), .ZN(n2214) );
  aoi221d1 U4106 ( .B1(n1848), .B2(n2218), .C1(n296), .C2(n2219), .A(n2220), 
        .ZN(n2212) );
  oai22d1 U4107 ( .A1(la_oenb[35]), .A2(n1852), .B1(la_oenb[3]), .B2(n995), 
        .ZN(n2220) );
  inv0d0 U4108 ( .I(la_oenb[67]), .ZN(n2219) );
  inv0d0 U4109 ( .I(la_oenb[99]), .ZN(n2218) );
  aoi221d1 U4110 ( .B1(n1853), .B2(n2221), .C1(n1855), .C2(n2222), .A(n2223), 
        .ZN(n2211) );
  oai22d1 U4111 ( .A1(la_iena[35]), .A2(n1858), .B1(la_iena[3]), .B2(n1859), 
        .ZN(n2223) );
  inv0d0 U4112 ( .I(la_iena[67]), .ZN(n2222) );
  inv0d0 U4113 ( .I(la_iena[99]), .ZN(n2221) );
  aoi31d1 U4114 ( .B1(n2224), .B2(n2225), .B3(n2226), .A(n212), .ZN(N4465) );
  an03d0 U4115 ( .A1(n2227), .A2(n2228), .A3(n2229), .Z(n2226) );
  aoi221d1 U4116 ( .B1(n963), .B2(la_output[98]), .C1(n233), .C2(la_output[66]), .A(n2230), .ZN(n2229) );
  oai22d1 U4117 ( .A1(n3136), .A2(n272), .B1(n3135), .B2(n221), .ZN(n2230) );
  aoi22d1 U4118 ( .A1(csrbank6_in1_w[2]), .A2(n209), .B1(csrbank6_in0_w[2]), 
        .B2(n1845), .ZN(n2228) );
  aoi22d1 U4119 ( .A1(csrbank6_in3_w[2]), .A2(n1846), .B1(csrbank6_in2_w[2]), 
        .B2(n1847), .ZN(n2227) );
  aoi221d1 U4120 ( .B1(n1848), .B2(n2231), .C1(n296), .C2(n2232), .A(n2233), 
        .ZN(n2225) );
  oai22d1 U4121 ( .A1(la_oenb[34]), .A2(n1852), .B1(la_oenb[2]), .B2(n995), 
        .ZN(n2233) );
  inv0d0 U4122 ( .I(la_oenb[66]), .ZN(n2232) );
  inv0d0 U4123 ( .I(la_oenb[98]), .ZN(n2231) );
  aoi221d1 U4124 ( .B1(n1853), .B2(n2234), .C1(n1855), .C2(n2235), .A(n2236), 
        .ZN(n2224) );
  oai22d1 U4125 ( .A1(la_iena[34]), .A2(n1858), .B1(la_iena[2]), .B2(n1859), 
        .ZN(n2236) );
  inv0d0 U4126 ( .I(la_iena[66]), .ZN(n2235) );
  inv0d0 U4127 ( .I(la_iena[98]), .ZN(n2234) );
  aoi31d1 U4128 ( .B1(n2237), .B2(n2238), .B3(n2239), .A(n212), .ZN(N4464) );
  an03d0 U4129 ( .A1(n2240), .A2(n2241), .A3(n2242), .Z(n2239) );
  aoi221d1 U4130 ( .B1(n963), .B2(la_output[97]), .C1(n233), .C2(la_output[65]), .A(n2243), .ZN(n2242) );
  oai22d1 U4131 ( .A1(n3218), .A2(n272), .B1(n3217), .B2(n221), .ZN(n2243) );
  aoi22d1 U4132 ( .A1(csrbank6_in1_w[1]), .A2(n209), .B1(csrbank6_in0_w[1]), 
        .B2(n1845), .ZN(n2241) );
  aoi22d1 U4133 ( .A1(csrbank6_in3_w[1]), .A2(n1846), .B1(csrbank6_in2_w[1]), 
        .B2(n1847), .ZN(n2240) );
  aoi221d1 U4134 ( .B1(n1848), .B2(n2244), .C1(n296), .C2(n2245), .A(n2246), 
        .ZN(n2238) );
  oai22d1 U4135 ( .A1(la_oenb[33]), .A2(n1852), .B1(la_oenb[1]), .B2(n995), 
        .ZN(n2246) );
  inv0d0 U4136 ( .I(la_oenb[65]), .ZN(n2245) );
  inv0d0 U4137 ( .I(la_oenb[97]), .ZN(n2244) );
  aoi221d1 U4138 ( .B1(n1853), .B2(n2247), .C1(n1855), .C2(n2248), .A(n2249), 
        .ZN(n2237) );
  oai22d1 U4139 ( .A1(la_iena[33]), .A2(n1858), .B1(la_iena[1]), .B2(n1859), 
        .ZN(n2249) );
  inv0d0 U4140 ( .I(la_iena[65]), .ZN(n2248) );
  inv0d0 U4141 ( .I(la_iena[97]), .ZN(n2247) );
  aoi31d1 U4142 ( .B1(n2250), .B2(n2251), .B3(n2252), .A(n212), .ZN(N4463) );
  nd02d0 U4143 ( .A1(n990), .A2(n828), .ZN(n994) );
  inv0d0 U4144 ( .I(n980), .ZN(n990) );
  nd03d0 U4145 ( .A1(n1265), .A2(n1266), .A3(n1836), .ZN(n980) );
  an03d0 U4146 ( .A1(n2253), .A2(n2254), .A3(n2255), .Z(n2252) );
  aoi221d1 U4147 ( .B1(n963), .B2(la_output[96]), .C1(n233), .C2(la_output[64]), .A(n2256), .ZN(n2255) );
  oai22d1 U4148 ( .A1(n3226), .A2(n272), .B1(n3224), .B2(n221), .ZN(n2256) );
  nd03d0 U4149 ( .A1(n2257), .A2(n1650), .A3(n2258), .ZN(n976) );
  nd02d0 U4150 ( .A1(n2258), .A2(n988), .ZN(n971) );
  nr02d0 U4151 ( .A1(n2259), .A2(n1789), .ZN(n967) );
  aoi22d1 U4153 ( .A1(csrbank6_in1_w[0]), .A2(n209), .B1(csrbank6_in0_w[0]), 
        .B2(n1845), .ZN(n2254) );
  nr02d0 U4155 ( .A1(n2259), .A2(n2260), .ZN(n1844) );
  aoi22d1 U4156 ( .A1(csrbank6_in3_w[0]), .A2(n1846), .B1(csrbank6_in2_w[0]), 
        .B2(n1847), .ZN(n2253) );
  aoi221d1 U4159 ( .B1(n1848), .B2(n2261), .C1(n296), .C2(n2262), .A(n2263), 
        .ZN(n2251) );
  oai22d1 U4160 ( .A1(la_oenb[32]), .A2(n1852), .B1(la_oenb[0]), .B2(n995), 
        .ZN(n2263) );
  nr02d0 U4163 ( .A1(n1727), .A2(n1778), .ZN(n988) );
  inv0d0 U4164 ( .I(la_oenb[64]), .ZN(n2262) );
  nr02d0 U4165 ( .A1(n1789), .A2(n2258), .ZN(n984) );
  inv0d0 U4166 ( .I(la_oenb[96]), .ZN(n2261) );
  aoi221d1 U4168 ( .B1(n1853), .B2(n2264), .C1(n1855), .C2(n2265), .A(n2266), 
        .ZN(n2250) );
  oai22d1 U4169 ( .A1(la_iena[32]), .A2(n1858), .B1(la_iena[0]), .B2(n1859), 
        .ZN(n2266) );
  inv0d0 U4172 ( .I(la_iena[64]), .ZN(n2265) );
  inv0d0 U4174 ( .I(n2259), .ZN(n2258) );
  inv0d0 U4175 ( .I(la_iena[96]), .ZN(n2264) );
  oan211d1 U4177 ( .C1(n3223), .C2(n1732), .B(n2267), .A(n1017), .ZN(N4331) );
  nd02d0 U4178 ( .A1(n1836), .A2(n1271), .ZN(n1017) );
  inv0d0 U4179 ( .I(n1835), .ZN(n1271) );
  aoi22d1 U4180 ( .A1(n1735), .A2(n2268), .B1(n1737), .B2(gpio_mode1_pad), 
        .ZN(n2267) );
  an02d0 U4181 ( .A1(n1410), .A2(n1735), .Z(n1737) );
  oai221d1 U4182 ( .B1(gpio_outenb_pad), .B2(n1770), .C1(gpio_inenb_pad), .C2(
        n2260), .A(n2269), .ZN(n2268) );
  aoi22d1 U4183 ( .A1(csrbank5_in_w), .A2(n1667), .B1(gpio_mode0_pad), .B2(
        n1244), .ZN(n2269) );
  inv0d0 U4184 ( .I(csrbank5_oe0_w), .ZN(gpio_outenb_pad) );
  nd02d0 U4185 ( .A1(n1829), .A2(n1735), .ZN(n1732) );
  inv0d0 U4186 ( .I(n1668), .ZN(n1735) );
  inv0d0 U4187 ( .I(n1789), .ZN(n1829) );
  nd02d0 U4188 ( .A1(n2257), .A2(n2270), .ZN(n1789) );
  nr02d0 U4189 ( .A1(n3313), .A2(n2271), .ZN(N4299) );
  nr02d0 U4190 ( .A1(n3130), .A2(n2271), .ZN(N4298) );
  nr02d0 U4191 ( .A1(n3188), .A2(n2271), .ZN(N4297) );
  nr02d0 U4192 ( .A1(n493), .A2(n2271), .ZN(N4296) );
  inv0d0 U4193 ( .I(mgmtsoc_litespisdrphycore_div[4]), .ZN(n493) );
  nr02d0 U4194 ( .A1(n492), .A2(n2271), .ZN(N4295) );
  inv0d0 U4195 ( .I(mgmtsoc_litespisdrphycore_div[3]), .ZN(n492) );
  nr02d0 U4196 ( .A1(n494), .A2(n2271), .ZN(N4294) );
  inv0d0 U4197 ( .I(mgmtsoc_litespisdrphycore_div[2]), .ZN(n494) );
  nr02d0 U4198 ( .A1(n1406), .A2(n2271), .ZN(N4293) );
  inv0d0 U4199 ( .I(mgmtsoc_litespisdrphycore_div[1]), .ZN(n1406) );
  nr02d0 U4200 ( .A1(n1407), .A2(n2271), .ZN(N4292) );
  nd02d0 U4201 ( .A1(n1409), .A2(n1715), .ZN(n2271) );
  an02d0 U4202 ( .A1(n1836), .A2(n1743), .Z(n1409) );
  an02d0 U4203 ( .A1(n752), .A2(n2272), .Z(n1836) );
  inv0d0 U4204 ( .I(n955), .ZN(n752) );
  inv0d0 U4205 ( .I(mgmtsoc_litespisdrphycore_div[0]), .ZN(n1407) );
  nr02d0 U4206 ( .A1(n3323), .A2(n1119), .ZN(N4274) );
  nr02d0 U4207 ( .A1(n3324), .A2(n1119), .ZN(N4273) );
  nr02d0 U4208 ( .A1(n3325), .A2(n1119), .ZN(N4272) );
  nr02d0 U4209 ( .A1(n3326), .A2(n1119), .ZN(N4271) );
  nr02d0 U4210 ( .A1(n3327), .A2(n1119), .ZN(N4270) );
  nr02d0 U4211 ( .A1(n3328), .A2(n1119), .ZN(N4269) );
  nr02d0 U4212 ( .A1(n3329), .A2(n1119), .ZN(N4268) );
  nr02d0 U4213 ( .A1(n3330), .A2(n1119), .ZN(N4267) );
  oai22d1 U4214 ( .A1(n3577), .A2(n1240), .B1(n3331), .B2(n1119), .ZN(N4266)
         );
  oai22d1 U4215 ( .A1(n3578), .A2(n1240), .B1(n3332), .B2(n1119), .ZN(N4265)
         );
  oai22d1 U4216 ( .A1(n3579), .A2(n1240), .B1(n3333), .B2(n1119), .ZN(N4264)
         );
  oai22d1 U4217 ( .A1(n3580), .A2(n1240), .B1(n3334), .B2(n1119), .ZN(N4263)
         );
  oai22d1 U4218 ( .A1(n3581), .A2(n1240), .B1(n3335), .B2(n1119), .ZN(N4262)
         );
  oai22d1 U4219 ( .A1(n3582), .A2(n1240), .B1(n3336), .B2(n1119), .ZN(N4261)
         );
  oai22d1 U4220 ( .A1(n3583), .A2(n1240), .B1(n3337), .B2(n1119), .ZN(N4260)
         );
  oai22d1 U4221 ( .A1(n3503), .A2(n1240), .B1(n3338), .B2(n1119), .ZN(N4259)
         );
  oai22d1 U4222 ( .A1(n3584), .A2(n1240), .B1(n3339), .B2(n1119), .ZN(N4258)
         );
  oai22d1 U4223 ( .A1(n3585), .A2(n1240), .B1(n3340), .B2(n1119), .ZN(N4257)
         );
  oai22d1 U4224 ( .A1(n3586), .A2(n1240), .B1(n3341), .B2(n1119), .ZN(N4256)
         );
  oai22d1 U4225 ( .A1(n3587), .A2(n1240), .B1(n3342), .B2(n1119), .ZN(N4255)
         );
  oai22d1 U4226 ( .A1(n3505), .A2(n1240), .B1(n3343), .B2(n1119), .ZN(N4254)
         );
  oai22d1 U4227 ( .A1(n3506), .A2(n1240), .B1(n3344), .B2(n1119), .ZN(N4253)
         );
  oai22d1 U4228 ( .A1(n3507), .A2(n1240), .B1(n3345), .B2(n1119), .ZN(N4252)
         );
  oai22d1 U4229 ( .A1(n3508), .A2(n1240), .B1(n3346), .B2(n1119), .ZN(N4251)
         );
  oai222d1 U4230 ( .A1(n3588), .A2(n1240), .B1(n3347), .B2(n1119), .C1(n3590), 
        .C2(n1251), .ZN(N4250) );
  oai222d1 U4231 ( .A1(n3589), .A2(n1240), .B1(n3348), .B2(n1119), .C1(n3591), 
        .C2(n1251), .ZN(N4249) );
  oai222d1 U4232 ( .A1(n3510), .A2(n1240), .B1(n3349), .B2(n1119), .C1(n3592), 
        .C2(n1251), .ZN(N4248) );
  oai222d1 U4233 ( .A1(n3512), .A2(n1240), .B1(n3350), .B2(n1119), .C1(n1251), 
        .C2(n1248), .ZN(N4247) );
  inv0d0 U4234 ( .I(mgmtsoc_litespimmap_spi_dummy_bits[4]), .ZN(n1248) );
  oai222d1 U4235 ( .A1(n3514), .A2(n1240), .B1(n3351), .B2(n1119), .C1(n1251), 
        .C2(n1249), .ZN(N4246) );
  inv0d0 U4236 ( .I(mgmtsoc_litespimmap_spi_dummy_bits[3]), .ZN(n1249) );
  oai222d1 U4237 ( .A1(n3516), .A2(n1240), .B1(n3352), .B2(n1119), .C1(n3593), 
        .C2(n1251), .ZN(N4245) );
  oai221d1 U4238 ( .B1(n2273), .B2(n2274), .C1(n3353), .C2(n1119), .A(n2275), 
        .ZN(N4244) );
  inv0d0 U4239 ( .I(n2276), .ZN(n2275) );
  oai22d1 U4240 ( .A1(n1240), .A2(n3518), .B1(n1251), .B2(n3594), .ZN(n2276)
         );
  inv0d0 U4241 ( .I(\mgmtsoc_master_status_status[1] ), .ZN(n2273) );
  oai211d1 U4242 ( .C1(n3354), .C2(n1119), .A(n2277), .B(n2278), .ZN(N4243) );
  inv0d0 U4243 ( .I(n2279), .ZN(n2278) );
  oai22d1 U4244 ( .A1(n1240), .A2(n3520), .B1(n1251), .B2(n3595), .ZN(n2279)
         );
  nd02d0 U4245 ( .A1(n1245), .A2(n1410), .ZN(n1251) );
  nr03d0 U4246 ( .A1(n2280), .A2(n2257), .A3(n2281), .ZN(n1410) );
  nd02d0 U4249 ( .A1(n945), .A2(n1778), .ZN(n2260) );
  aoi31d1 U4250 ( .B1(n1244), .B2(n1132), .B3(n1245), .A(n2282), .ZN(n2277) );
  oan211d1 U4251 ( .C1(n402), .C2(n1120), .B(
        mgmtsoc_port_master_user_port_sink_valid), .A(n2274), .ZN(n2282) );
  nd02d0 U4252 ( .A1(n1245), .A2(n1667), .ZN(n2274) );
  inv0d0 U4253 ( .I(n1726), .ZN(n1667) );
  oai211d1 U4255 ( .C1(mgmtsoc_litespisdrphycore_posedge_reg2), .C2(N815), .A(
        n1671), .B(litespiphy_state[1]), .ZN(n1120) );
  inv0d0 U4256 ( .I(litespiphy_state[0]), .ZN(n1671) );
  inv0d0 U4257 ( .I(litespi_tx_mux_sel), .ZN(n435) );
  inv0d0 U4258 ( .I(n3222), .ZN(n1132) );
  inv0d0 U4259 ( .I(n1738), .ZN(n1244) );
  nd02d0 U4260 ( .A1(n2270), .A2(n1778), .ZN(n1738) );
  nd02d0 U4263 ( .A1(n1650), .A2(n1778), .ZN(n1770) );
  inv0d0 U4264 ( .I(n1777), .ZN(n1650) );
  nd02d0 U4265 ( .A1(n2280), .A2(n2281), .ZN(n1777) );
  nr04d0 U4266 ( .A1(n1784), .A2(n1266), .A3(n1272), .A4(n1668), .ZN(n1245) );
  nr04d0 U4267 ( .A1(n2285), .A2(n1784), .A3(n1652), .A4(n1272), .ZN(N4152) );
  nd02d0 U4268 ( .A1(debug_oeb), .A2(n1715), .ZN(n2285) );
  inv0d0 U4269 ( .I(n1733), .ZN(n1715) );
  nr04d0 U4270 ( .A1(n1272), .A2(n1733), .A3(n1835), .A4(n1269), .ZN(N4141) );
  inv0d0 U4271 ( .I(debug_mode), .ZN(n1269) );
  nd02d0 U4272 ( .A1(n1652), .A2(n1784), .ZN(n1835) );
  oai22d1 U4273 ( .A1(n3596), .A2(n141), .B1(n642), .B2(n165), .ZN(N4130) );
  inv0d0 U4274 ( .I(mgmtsoc_bus_errors_status[31]), .ZN(n642) );
  oai22d1 U4275 ( .A1(n3597), .A2(n140), .B1(n640), .B2(n165), .ZN(N4129) );
  inv0d0 U4276 ( .I(mgmtsoc_bus_errors_status[30]), .ZN(n640) );
  oai22d1 U4277 ( .A1(n3598), .A2(n149), .B1(n639), .B2(n165), .ZN(N4128) );
  inv0d0 U4278 ( .I(mgmtsoc_bus_errors_status[29]), .ZN(n639) );
  oai22d1 U4279 ( .A1(n3599), .A2(n142), .B1(n638), .B2(n165), .ZN(N4127) );
  inv0d0 U4280 ( .I(mgmtsoc_bus_errors_status[28]), .ZN(n638) );
  oai22d1 U4281 ( .A1(n3600), .A2(n141), .B1(n637), .B2(n165), .ZN(N4126) );
  inv0d0 U4282 ( .I(mgmtsoc_bus_errors_status[27]), .ZN(n637) );
  oai22d1 U4283 ( .A1(n3601), .A2(n140), .B1(n636), .B2(n165), .ZN(N4125) );
  inv0d0 U4284 ( .I(mgmtsoc_bus_errors_status[26]), .ZN(n636) );
  oai22d1 U4285 ( .A1(n3602), .A2(n149), .B1(n635), .B2(n165), .ZN(N4124) );
  inv0d0 U4286 ( .I(mgmtsoc_bus_errors_status[25]), .ZN(n635) );
  oai22d1 U4287 ( .A1(n3603), .A2(n142), .B1(n634), .B2(n165), .ZN(N4123) );
  inv0d0 U4288 ( .I(mgmtsoc_bus_errors_status[24]), .ZN(n634) );
  oai22d1 U4289 ( .A1(n3604), .A2(n141), .B1(n633), .B2(n165), .ZN(N4122) );
  inv0d0 U4290 ( .I(mgmtsoc_bus_errors_status[23]), .ZN(n633) );
  oai22d1 U4291 ( .A1(n3605), .A2(n140), .B1(n632), .B2(n165), .ZN(N4121) );
  inv0d0 U4292 ( .I(mgmtsoc_bus_errors_status[22]), .ZN(n632) );
  oai22d1 U4293 ( .A1(n3606), .A2(n149), .B1(n631), .B2(n165), .ZN(N4120) );
  inv0d0 U4294 ( .I(mgmtsoc_bus_errors_status[21]), .ZN(n631) );
  oai22d1 U4295 ( .A1(n3607), .A2(n142), .B1(n630), .B2(n165), .ZN(N4119) );
  inv0d0 U4296 ( .I(mgmtsoc_bus_errors_status[20]), .ZN(n630) );
  oai22d1 U4297 ( .A1(n3608), .A2(n141), .B1(n629), .B2(n165), .ZN(N4118) );
  inv0d0 U4298 ( .I(mgmtsoc_bus_errors_status[19]), .ZN(n629) );
  oai22d1 U4299 ( .A1(n3609), .A2(n140), .B1(n628), .B2(n165), .ZN(N4117) );
  inv0d0 U4300 ( .I(mgmtsoc_bus_errors_status[18]), .ZN(n628) );
  oai22d1 U4301 ( .A1(n3610), .A2(n149), .B1(n627), .B2(n164), .ZN(N4116) );
  inv0d0 U4302 ( .I(mgmtsoc_bus_errors_status[17]), .ZN(n627) );
  oai22d1 U4303 ( .A1(n3611), .A2(n142), .B1(n626), .B2(n164), .ZN(N4115) );
  inv0d0 U4304 ( .I(mgmtsoc_bus_errors_status[16]), .ZN(n626) );
  oai22d1 U4305 ( .A1(n3612), .A2(n141), .B1(n625), .B2(n164), .ZN(N4114) );
  inv0d0 U4306 ( .I(mgmtsoc_bus_errors_status[15]), .ZN(n625) );
  oai22d1 U4307 ( .A1(n3613), .A2(n140), .B1(n624), .B2(n164), .ZN(N4113) );
  inv0d0 U4308 ( .I(mgmtsoc_bus_errors_status[14]), .ZN(n624) );
  oai22d1 U4309 ( .A1(n3614), .A2(n149), .B1(n623), .B2(n164), .ZN(N4112) );
  inv0d0 U4310 ( .I(mgmtsoc_bus_errors_status[13]), .ZN(n623) );
  oai22d1 U4311 ( .A1(n3615), .A2(n142), .B1(n622), .B2(n164), .ZN(N4111) );
  inv0d0 U4312 ( .I(mgmtsoc_bus_errors_status[12]), .ZN(n622) );
  oai22d1 U4313 ( .A1(n3616), .A2(n141), .B1(n621), .B2(n164), .ZN(N4110) );
  inv0d0 U4314 ( .I(mgmtsoc_bus_errors_status[11]), .ZN(n621) );
  oai22d1 U4315 ( .A1(n3617), .A2(n140), .B1(n620), .B2(n164), .ZN(N4109) );
  inv0d0 U4316 ( .I(mgmtsoc_bus_errors_status[10]), .ZN(n620) );
  oai22d1 U4317 ( .A1(n3618), .A2(n149), .B1(n619), .B2(n164), .ZN(N4108) );
  inv0d0 U4318 ( .I(mgmtsoc_bus_errors_status[9]), .ZN(n619) );
  oai22d1 U4319 ( .A1(n3619), .A2(n142), .B1(n618), .B2(n164), .ZN(N4107) );
  inv0d0 U4320 ( .I(mgmtsoc_bus_errors_status[8]), .ZN(n618) );
  oai22d1 U4321 ( .A1(n3620), .A2(n141), .B1(n617), .B2(n164), .ZN(N4106) );
  inv0d0 U4322 ( .I(mgmtsoc_bus_errors_status[7]), .ZN(n617) );
  oai22d1 U4323 ( .A1(n3621), .A2(n140), .B1(n616), .B2(n164), .ZN(N4105) );
  inv0d0 U4324 ( .I(mgmtsoc_bus_errors_status[6]), .ZN(n616) );
  oai22d1 U4325 ( .A1(n3622), .A2(n149), .B1(n615), .B2(n164), .ZN(N4104) );
  inv0d0 U4326 ( .I(mgmtsoc_bus_errors_status[5]), .ZN(n615) );
  oai22d1 U4327 ( .A1(n3623), .A2(n142), .B1(n614), .B2(n164), .ZN(N4103) );
  inv0d0 U4328 ( .I(mgmtsoc_bus_errors_status[4]), .ZN(n614) );
  oai22d1 U4329 ( .A1(n3624), .A2(n141), .B1(n613), .B2(n164), .ZN(N4102) );
  inv0d0 U4330 ( .I(mgmtsoc_bus_errors_status[3]), .ZN(n613) );
  oai22d1 U4331 ( .A1(n3625), .A2(n140), .B1(n612), .B2(n164), .ZN(N4101) );
  inv0d0 U4332 ( .I(mgmtsoc_bus_errors_status[2]), .ZN(n612) );
  oai322d1 U4333 ( .C1(n1258), .C2(n1733), .C3(n1261), .A1(n610), .A2(n165), 
        .B1(n3626), .B2(n149), .ZN(N4100) );
  inv0d0 U4334 ( .I(mgmtsoc_bus_errors_status[1]), .ZN(n610) );
  inv0d0 U4335 ( .I(csrbank0_reset0_w[1]), .ZN(n1258) );
  oai322d1 U4336 ( .C1(n1260), .C2(n1733), .C3(n1261), .A1(n641), .A2(n165), 
        .B1(n3627), .B2(n142), .ZN(N4099) );
  nd03d0 U4337 ( .A1(n2270), .A2(n947), .A3(n1256), .ZN(n2286) );
  inv0d0 U4338 ( .I(n1728), .ZN(n2270) );
  nd02d0 U4339 ( .A1(n2280), .A2(n2283), .ZN(n1728) );
  inv0d0 U4340 ( .I(n2284), .ZN(n2280) );
  nd03d0 U4341 ( .A1(n945), .A2(n947), .A3(n1256), .ZN(n2287) );
  inv0d0 U4342 ( .I(n1261), .ZN(n1256) );
  inv0d0 U4343 ( .I(n1727), .ZN(n945) );
  nd02d0 U4344 ( .A1(n2281), .A2(n2284), .ZN(n1727) );
  inv0d0 U4345 ( .I(n2283), .ZN(n2281) );
  inv0d0 U4346 ( .I(mgmtsoc_bus_errors_status[0]), .ZN(n641) );
  nd02d0 U4347 ( .A1(n1743), .A2(n1649), .ZN(n1261) );
  inv0d0 U4348 ( .I(n1272), .ZN(n1649) );
  nd02d0 U4349 ( .A1(n2272), .A2(n955), .ZN(n1272) );
  nd02d0 U4350 ( .A1(n1717), .A2(mprj_adr_o[13]), .ZN(n955) );
  oai21d1 U4351 ( .B1(n3299), .B2(n426), .A(n2288), .ZN(mprj_adr_o[13]) );
  aoi22d1 U4352 ( .A1(mgmtsoc_dbus_dbus_adr[11]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[11]), .B2(n429), .ZN(n2288) );
  nr02d0 U4353 ( .A1(n1744), .A2(n1785), .ZN(n2272) );
  inv0d0 U4354 ( .I(n1745), .ZN(n1785) );
  nd02d0 U4355 ( .A1(n1717), .A2(mprj_adr_o[15]), .ZN(n1745) );
  oai21d1 U4356 ( .B1(n3297), .B2(n418), .A(n2289), .ZN(mprj_adr_o[15]) );
  aoi22d1 U4357 ( .A1(mgmtsoc_dbus_dbus_adr[13]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[13]), .B2(n430), .ZN(n2289) );
  inv0d0 U4358 ( .I(n1786), .ZN(n1744) );
  nd02d0 U4359 ( .A1(n1717), .A2(mprj_adr_o[14]), .ZN(n1786) );
  oai21d1 U4360 ( .B1(n3298), .B2(n417), .A(n2290), .ZN(mprj_adr_o[14]) );
  aoi22d1 U4361 ( .A1(mgmtsoc_dbus_dbus_adr[12]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[12]), .B2(n2325), .ZN(n2290) );
  nr02d0 U4362 ( .A1(n1265), .A2(n1652), .ZN(n1743) );
  inv0d0 U4363 ( .I(n1266), .ZN(n1652) );
  nd02d0 U4364 ( .A1(n1717), .A2(mprj_adr_o[11]), .ZN(n1266) );
  oai21d1 U4365 ( .B1(n3301), .B2(n427), .A(n2291), .ZN(mprj_adr_o[11]) );
  aoi22d1 U4366 ( .A1(mgmtsoc_dbus_dbus_adr[9]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[9]), .B2(n2326), .ZN(n2291) );
  inv0d0 U4367 ( .I(n1784), .ZN(n1265) );
  nd02d0 U4368 ( .A1(n1717), .A2(mprj_adr_o[12]), .ZN(n1784) );
  oai21d1 U4369 ( .B1(n3300), .B2(n426), .A(n2292), .ZN(mprj_adr_o[12]) );
  aoi22d1 U4370 ( .A1(mgmtsoc_dbus_dbus_adr[10]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[10]), .B2(n429), .ZN(n2292) );
  nd03d0 U4371 ( .A1(n2283), .A2(n2284), .A3(n947), .ZN(n1733) );
  nr02d0 U4372 ( .A1(n1668), .A2(n2257), .ZN(n947) );
  inv0d0 U4373 ( .I(n1778), .ZN(n2257) );
  nd02d0 U4374 ( .A1(n1717), .A2(mprj_adr_o[4]), .ZN(n1778) );
  aoi22d1 U4376 ( .A1(mgmtsoc_dbus_dbus_adr[2]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[2]), .B2(n430), .ZN(n2293) );
  nd02d0 U4377 ( .A1(n828), .A2(n2259), .ZN(n1668) );
  oai21d1 U4379 ( .B1(n3307), .B2(n417), .A(n2294), .ZN(mprj_adr_o[5]) );
  aoi22d1 U4380 ( .A1(mgmtsoc_dbus_dbus_adr[3]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[3]), .B2(n2325), .ZN(n2294) );
  aoi21d1 U4381 ( .B1(mprj_adr_o[8]), .B2(n1717), .A(n2295), .ZN(n828) );
  aon211d1 U4382 ( .C1(n1503), .C2(n1504), .B(n1540), .A(n2296), .ZN(n2295) );
  oai21d1 U4383 ( .B1(mprj_adr_o[10]), .B2(mprj_adr_o[9]), .A(n1717), .ZN(
        n2296) );
  oai21d1 U4384 ( .B1(n3303), .B2(n427), .A(n2297), .ZN(mprj_adr_o[9]) );
  aoi22d1 U4385 ( .A1(mgmtsoc_dbus_dbus_adr[7]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[7]), .B2(n2326), .ZN(n2297) );
  oai21d1 U4386 ( .B1(n3302), .B2(n426), .A(n2298), .ZN(mprj_adr_o[10]) );
  aoi22d1 U4387 ( .A1(mgmtsoc_dbus_dbus_adr[8]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[8]), .B2(n429), .ZN(n2298) );
  inv0d0 U4388 ( .I(n1717), .ZN(n1540) );
  inv0d0 U4389 ( .I(mprj_adr_o[6]), .ZN(n1504) );
  oai21d1 U4390 ( .B1(n3306), .B2(n418), .A(n2299), .ZN(mprj_adr_o[6]) );
  aoi22d1 U4391 ( .A1(mgmtsoc_dbus_dbus_adr[4]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[4]), .B2(n430), .ZN(n2299) );
  inv0d0 U4392 ( .I(mprj_adr_o[7]), .ZN(n1503) );
  oai21d1 U4393 ( .B1(n3305), .B2(n417), .A(n2300), .ZN(mprj_adr_o[7]) );
  aoi22d1 U4394 ( .A1(mgmtsoc_dbus_dbus_adr[5]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[5]), .B2(n2325), .ZN(n2300) );
  oai21d1 U4395 ( .B1(n3304), .B2(n427), .A(n2301), .ZN(mprj_adr_o[8]) );
  aoi22d1 U4396 ( .A1(mgmtsoc_dbus_dbus_adr[6]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[6]), .B2(n2326), .ZN(n2301) );
  nd02d0 U4397 ( .A1(n1717), .A2(mprj_adr_o[2]), .ZN(n2284) );
  oai21d1 U4398 ( .B1(n3310), .B2(n426), .A(n2302), .ZN(mprj_adr_o[2]) );
  aoi22d1 U4399 ( .A1(mgmtsoc_dbus_dbus_adr[0]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[0]), .B2(n429), .ZN(n2302) );
  nd02d0 U4400 ( .A1(n1717), .A2(mprj_adr_o[3]), .ZN(n2283) );
  aoi22d1 U4402 ( .A1(mgmtsoc_dbus_dbus_adr[1]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[1]), .B2(n430), .ZN(n2303) );
  nd04d0 U4404 ( .A1(n1522), .A2(n1521), .A3(n1523), .A4(n2304), .ZN(n1541) );
  nr02d0 U4405 ( .A1(mprj_adr_o[16]), .A2(n1552), .ZN(n2304) );
  nd04d0 U4406 ( .A1(n1673), .A2(mprj_adr_o[28]), .A3(n2305), .A4(
        mprj_adr_o[29]), .ZN(n1552) );
  oai21d1 U4407 ( .B1(n3285), .B2(n417), .A(n2306), .ZN(mprj_adr_o[29]) );
  aoi22d1 U4408 ( .A1(mgmtsoc_dbus_dbus_adr[27]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[27]), .B2(n2325), .ZN(n2306) );
  nr02d0 U4409 ( .A1(n1508), .A2(n1509), .ZN(n2305) );
  inv0d0 U4410 ( .I(mprj_adr_o[30]), .ZN(n1509) );
  oai21d1 U4411 ( .B1(n3284), .B2(n427), .A(n2307), .ZN(mprj_adr_o[30]) );
  aoi22d1 U4412 ( .A1(mgmtsoc_dbus_dbus_adr[28]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[28]), .B2(n2326), .ZN(n2307) );
  inv0d0 U4413 ( .I(mprj_adr_o[31]), .ZN(n1508) );
  oai21d1 U4414 ( .B1(n3283), .B2(n426), .A(n2308), .ZN(mprj_adr_o[31]) );
  aoi22d1 U4415 ( .A1(mgmtsoc_dbus_dbus_adr[29]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[29]), .B2(n429), .ZN(n2308) );
  oai21d1 U4416 ( .B1(n3286), .B2(n418), .A(n2309), .ZN(mprj_adr_o[28]) );
  aoi22d1 U4417 ( .A1(mgmtsoc_dbus_dbus_adr[26]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[26]), .B2(n430), .ZN(n2309) );
  an02d0 U4418 ( .A1(n2310), .A2(n2311), .Z(n1673) );
  nr04d0 U4419 ( .A1(mprj_adr_o[27]), .A2(mprj_adr_o[26]), .A3(mprj_adr_o[25]), 
        .A4(mprj_adr_o[24]), .ZN(n2311) );
  oai21d1 U4420 ( .B1(n427), .B2(n1296), .A(n2312), .ZN(mprj_adr_o[24]) );
  aoi22d1 U4421 ( .A1(mgmtsoc_dbus_dbus_adr[22]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[22]), .B2(n2325), .ZN(n2312) );
  inv0d0 U4422 ( .I(dbg_uart_wishbone_adr[22]), .ZN(n1296) );
  oai21d1 U4423 ( .B1(n426), .B2(n1294), .A(n2313), .ZN(mprj_adr_o[25]) );
  aoi22d1 U4424 ( .A1(mgmtsoc_dbus_dbus_adr[23]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[23]), .B2(n2326), .ZN(n2313) );
  inv0d0 U4425 ( .I(dbg_uart_wishbone_adr[23]), .ZN(n1294) );
  oai21d1 U4426 ( .B1(n3288), .B2(n417), .A(n2314), .ZN(mprj_adr_o[26]) );
  aoi22d1 U4427 ( .A1(mgmtsoc_dbus_dbus_adr[24]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[24]), .B2(n429), .ZN(n2314) );
  oai21d1 U4428 ( .B1(n3287), .B2(n427), .A(n2315), .ZN(mprj_adr_o[27]) );
  aoi22d1 U4429 ( .A1(mgmtsoc_dbus_dbus_adr[25]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[25]), .B2(n430), .ZN(n2315) );
  nr04d0 U4430 ( .A1(mprj_adr_o[23]), .A2(mprj_adr_o[22]), .A3(mprj_adr_o[21]), 
        .A4(mprj_adr_o[20]), .ZN(n2310) );
  oai21d1 U4431 ( .B1(n3292), .B2(n426), .A(n2316), .ZN(mprj_adr_o[20]) );
  aoi22d1 U4432 ( .A1(mgmtsoc_dbus_dbus_adr[18]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[18]), .B2(n2325), .ZN(n2316) );
  oai21d1 U4433 ( .B1(n3291), .B2(n418), .A(n2317), .ZN(mprj_adr_o[21]) );
  aoi22d1 U4434 ( .A1(mgmtsoc_dbus_dbus_adr[19]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[19]), .B2(n2326), .ZN(n2317) );
  oai21d1 U4435 ( .B1(n3290), .B2(n417), .A(n2318), .ZN(mprj_adr_o[22]) );
  aoi22d1 U4436 ( .A1(mgmtsoc_dbus_dbus_adr[20]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[20]), .B2(n429), .ZN(n2318) );
  oai21d1 U4437 ( .B1(n3289), .B2(n427), .A(n2319), .ZN(mprj_adr_o[23]) );
  aoi22d1 U4438 ( .A1(mgmtsoc_dbus_dbus_adr[21]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[21]), .B2(n430), .ZN(n2319) );
  oai21d1 U4439 ( .B1(n3296), .B2(n426), .A(n2320), .ZN(mprj_adr_o[16]) );
  aoi22d1 U4440 ( .A1(mgmtsoc_dbus_dbus_adr[14]), .A2(n2330), .B1(
        mgmtsoc_ibus_ibus_adr[14]), .B2(n2325), .ZN(n2320) );
  inv0d0 U4441 ( .I(mprj_adr_o[17]), .ZN(n1523) );
  oai21d1 U4442 ( .B1(n3295), .B2(n418), .A(n2321), .ZN(mprj_adr_o[17]) );
  aoi22d1 U4443 ( .A1(mgmtsoc_dbus_dbus_adr[15]), .A2(n2331), .B1(
        mgmtsoc_ibus_ibus_adr[15]), .B2(n2326), .ZN(n2321) );
  inv0d0 U4444 ( .I(mprj_adr_o[19]), .ZN(n1521) );
  oai21d1 U4445 ( .B1(n3293), .B2(n417), .A(n2322), .ZN(mprj_adr_o[19]) );
  aoi22d1 U4446 ( .A1(mgmtsoc_dbus_dbus_adr[17]), .A2(n2328), .B1(
        mgmtsoc_ibus_ibus_adr[17]), .B2(n429), .ZN(n2322) );
  inv0d0 U4447 ( .I(mprj_adr_o[18]), .ZN(n1522) );
  oai21d1 U4448 ( .B1(n3294), .B2(n417), .A(n2323), .ZN(mprj_adr_o[18]) );
  aoi22d1 U4449 ( .A1(mgmtsoc_dbus_dbus_adr[16]), .A2(n2329), .B1(
        mgmtsoc_ibus_ibus_adr[16]), .B2(n430), .ZN(n2323) );
  inv0d0 U4450 ( .I(n1283), .ZN(n1147) );
  nr02d0 U4451 ( .A1(n1494), .A2(n1457), .ZN(n1283) );
  aoi221d1 U4452 ( .B1(n2326), .B2(mgmtsoc_ibus_ibus_stb), .C1(n2330), .C2(
        mgmtsoc_dbus_dbus_stb), .A(n1718), .ZN(n1457) );
  aoi221d1 U4453 ( .B1(n2331), .B2(request[1]), .C1(n2326), .C2(request[0]), 
        .A(n1718), .ZN(n1494) );
  nr02d0 U4454 ( .A1(n427), .A2(n1381), .ZN(n1718) );
  nd02d0 U4455 ( .A1(uartwishbonebridge_state[2]), .A2(n1386), .ZN(n1381) );
  inv0d0 U4456 ( .I(uartwishbonebridge_state[1]), .ZN(n1386) );
  inv0d0 U4457 ( .I(n1378), .ZN(N6479) );
  nd02d0 U4458 ( .A1(n1370), .A2(n417), .ZN(n1378) );
  inv0d0 U4459 ( .I(grant[0]), .ZN(n1370) );
  inv0d0 U4460 ( .I(n1719), .ZN(N6477) );
  nd02d0 U4461 ( .A1(grant[0]), .A2(n427), .ZN(n1719) );
  inv0d0 U4462 ( .I(grant[1]), .ZN(n1374) );
  inv0d0 U4463 ( .I(csrbank0_reset0_w[0]), .ZN(n1260) );
  nd12d0 U4464 ( .A1(N3637), .A2(n82), .ZN(N3670) );
  an02d0 U4465 ( .A1(N3636), .A2(n81), .Z(N3669) );
  an02d0 U4466 ( .A1(N3635), .A2(n81), .Z(N3668) );
  an02d0 U4467 ( .A1(N3634), .A2(n81), .Z(N3667) );
  an02d0 U4468 ( .A1(N3633), .A2(n81), .Z(N3666) );
  an02d0 U4469 ( .A1(N3632), .A2(n81), .Z(N3665) );
  an02d0 U4470 ( .A1(N3631), .A2(n81), .Z(N3664) );
  an02d0 U4471 ( .A1(N3630), .A2(n81), .Z(N3663) );
  an02d0 U4472 ( .A1(N3629), .A2(n81), .Z(N3662) );
  an02d0 U4473 ( .A1(N3628), .A2(n81), .Z(N3661) );
  an02d0 U4474 ( .A1(N3627), .A2(n81), .Z(N3660) );
  an02d0 U4475 ( .A1(N3626), .A2(n81), .Z(N3659) );
  an02d0 U4476 ( .A1(N3625), .A2(n81), .Z(N3658) );
  an02d0 U4477 ( .A1(N3624), .A2(n81), .Z(N3657) );
  an02d0 U4478 ( .A1(N3623), .A2(n81), .Z(N3656) );
  an02d0 U4479 ( .A1(N3622), .A2(n81), .Z(N3655) );
  an02d0 U4480 ( .A1(N3621), .A2(n81), .Z(N3654) );
  an02d0 U4481 ( .A1(N3620), .A2(n81), .Z(N3653) );
  an02d0 U4482 ( .A1(N3619), .A2(n81), .Z(N3652) );
  an02d0 U4483 ( .A1(N3618), .A2(n82), .Z(N3651) );
  an02d0 U4484 ( .A1(N3617), .A2(n82), .Z(N3650) );
  an02d0 U4485 ( .A1(N3616), .A2(n82), .Z(N3649) );
  an02d0 U4486 ( .A1(N3615), .A2(n82), .Z(N3648) );
  an02d0 U4487 ( .A1(N3614), .A2(n82), .Z(N3647) );
  an02d0 U4488 ( .A1(N3613), .A2(n82), .Z(N3646) );
  an02d0 U4489 ( .A1(N3612), .A2(n82), .Z(N3645) );
  an02d0 U4490 ( .A1(N3611), .A2(n82), .Z(N3644) );
  an02d0 U4491 ( .A1(N3610), .A2(n82), .Z(N3643) );
  an02d0 U4492 ( .A1(N3609), .A2(n82), .Z(N3642) );
  an02d0 U4493 ( .A1(N3608), .A2(n82), .Z(N3641) );
  an02d0 U4494 ( .A1(N3607), .A2(n82), .Z(N3640) );
  an02d0 U4495 ( .A1(N3606), .A2(n82), .Z(N3639) );
  an02d0 U4496 ( .A1(N3570), .A2(rs232phy_rs232phytx_state), .Z(N3603) );
  an02d0 U4497 ( .A1(N3569), .A2(rs232phy_rs232phytx_state), .Z(N3602) );
  an02d0 U4498 ( .A1(N3568), .A2(rs232phy_rs232phytx_state), .Z(N3601) );
  an02d0 U4499 ( .A1(N3567), .A2(rs232phy_rs232phytx_state), .Z(N3600) );
  an02d0 U4500 ( .A1(N3566), .A2(rs232phy_rs232phytx_state), .Z(N3599) );
  an02d0 U4501 ( .A1(N3565), .A2(rs232phy_rs232phytx_state), .Z(N3598) );
  an02d0 U4502 ( .A1(N3564), .A2(rs232phy_rs232phytx_state), .Z(N3597) );
  an02d0 U4503 ( .A1(N3563), .A2(rs232phy_rs232phytx_state), .Z(N3596) );
  an02d0 U4504 ( .A1(N3562), .A2(rs232phy_rs232phytx_state), .Z(N3595) );
  an02d0 U4505 ( .A1(N3561), .A2(rs232phy_rs232phytx_state), .Z(N3594) );
  nd12d0 U4506 ( .A1(N3560), .A2(n28), .ZN(N3593) );
  nd12d0 U4507 ( .A1(N3559), .A2(n28), .ZN(N3592) );
  nd12d0 U4508 ( .A1(N3558), .A2(n28), .ZN(N3591) );
  nd12d0 U4509 ( .A1(N3557), .A2(n28), .ZN(N3590) );
  nd12d0 U4510 ( .A1(N3556), .A2(n28), .ZN(N3589) );
  an02d0 U4511 ( .A1(N3555), .A2(rs232phy_rs232phytx_state), .Z(N3588) );
  nd12d0 U4512 ( .A1(N3554), .A2(n28), .ZN(N3587) );
  nd12d0 U4513 ( .A1(N3553), .A2(n28), .ZN(N3586) );
  nd12d0 U4514 ( .A1(N3552), .A2(n28), .ZN(N3585) );
  an02d0 U4515 ( .A1(N3551), .A2(rs232phy_rs232phytx_state), .Z(N3584) );
  nd12d0 U4516 ( .A1(N3550), .A2(n28), .ZN(N3583) );
  an02d0 U4517 ( .A1(N3549), .A2(rs232phy_rs232phytx_state), .Z(N3582) );
  nd12d0 U4518 ( .A1(N3548), .A2(n28), .ZN(N3581) );
  an02d0 U4519 ( .A1(N3547), .A2(rs232phy_rs232phytx_state), .Z(N3580) );
  an02d0 U4520 ( .A1(N3546), .A2(rs232phy_rs232phytx_state), .Z(N3579) );
  an02d0 U4521 ( .A1(N3545), .A2(rs232phy_rs232phytx_state), .Z(N3578) );
  nd12d0 U4522 ( .A1(N3544), .A2(n28), .ZN(N3577) );
  an02d0 U4523 ( .A1(N3543), .A2(rs232phy_rs232phytx_state), .Z(N3576) );
  an02d0 U4524 ( .A1(N3542), .A2(rs232phy_rs232phytx_state), .Z(N3575) );
  an02d0 U4525 ( .A1(N3541), .A2(n28), .Z(N3574) );
  an02d0 U4526 ( .A1(N3540), .A2(n28), .Z(N3573) );
  an02d0 U4527 ( .A1(N3539), .A2(n28), .Z(N3572) );
  aon211d1 U4528 ( .C1(n1140), .C2(n1497), .B(litespi_tx_mux_sel), .A(n2324), 
        .ZN(N3077) );
  nd02d0 U4529 ( .A1(litespi_tx_mux_sel), .A2(n1115), .ZN(n2324) );
  inv0d0 U4530 ( .I(\mgmtsoc_port_master_user_port_sink_payload_mask[0] ), 
        .ZN(n1115) );
  nd02d0 U4531 ( .A1(litespi_state[2]), .A2(litespi_state[1]), .ZN(n1497) );
  inv0d0 U4532 ( .I(n1618), .ZN(n1140) );
  nd02d0 U4533 ( .A1(litespi_state[0]), .A2(n1614), .ZN(n1618) );
  inv0d0 U4534 ( .I(litespi_state[3]), .ZN(n1614) );
  oai22d1 U5000 ( .A1(n3666), .A2(n3634), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[31]) );
  oai22d1 U5001 ( .A1(n3666), .A2(n3635), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[30]) );
  oai22d1 U5002 ( .A1(n3666), .A2(n3636), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[29]) );
  oai22d1 U5003 ( .A1(n3666), .A2(n3637), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[28]) );
  oai22d1 U5004 ( .A1(n3666), .A2(n3638), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[27]) );
  oai22d1 U5005 ( .A1(n3666), .A2(n3639), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[26]) );
  oai22d1 U5006 ( .A1(n3666), .A2(n3640), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[25]) );
  oai22d1 U5007 ( .A1(n3666), .A2(n3641), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[24]) );
  oai22d1 U5008 ( .A1(n3666), .A2(n3642), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[23]) );
  oai22d1 U5009 ( .A1(n3666), .A2(n3643), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[22]) );
  oai22d1 U5010 ( .A1(n3666), .A2(n3644), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[21]) );
  oai22d1 U5011 ( .A1(n3666), .A2(n3645), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[20]) );
  oai22d1 U5012 ( .A1(n3666), .A2(n3646), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[19]) );
  oai22d1 U5013 ( .A1(n3666), .A2(n3647), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[18]) );
  oai22d1 U5014 ( .A1(n3666), .A2(n3648), .B1(1'b0), .B2(n32), .ZN(
        mgmtsoc_ibus_ibus_dat_r[17]) );
  oai22d1 U5015 ( .A1(n3666), .A2(n3649), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[16]) );
  oai22d1 U5016 ( .A1(n3666), .A2(n3650), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[15]) );
  oai22d1 U5017 ( .A1(n3666), .A2(n3651), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[14]) );
  oai22d1 U5018 ( .A1(n3666), .A2(n3652), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[13]) );
  oai22d1 U5019 ( .A1(n3666), .A2(n3653), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[12]) );
  oai22d1 U5020 ( .A1(n3666), .A2(n3654), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[11]) );
  oai22d1 U5021 ( .A1(n3666), .A2(n3655), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[10]) );
  oai22d1 U5022 ( .A1(n3666), .A2(n3656), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[9]) );
  oai22d1 U5023 ( .A1(n3666), .A2(n3657), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[8]) );
  oai22d1 U5024 ( .A1(n3666), .A2(n3658), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[7]) );
  oai22d1 U5025 ( .A1(n3666), .A2(n3659), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[6]) );
  oai22d1 U5026 ( .A1(n3666), .A2(n3660), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[5]) );
  oai22d1 U5027 ( .A1(n3666), .A2(n3661), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[4]) );
  oai22d1 U5028 ( .A1(n3666), .A2(n3662), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[3]) );
  oai22d1 U5029 ( .A1(n3666), .A2(n3663), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[2]) );
  oai22d1 U5030 ( .A1(n3666), .A2(n3664), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[1]) );
  oai22d1 U5031 ( .A1(n3667), .A2(n3666), .B1(1'b0), .B2(n33), .ZN(
        mgmtsoc_ibus_ibus_dat_r[0]) );
  VexRiscv VexRiscv ( .vccd1(VPWR), .vssd1(VGND), .clk(core_clk), 
        .dBusWishbone_ACK(mgmtsoc_dbus_dbus_ack), .dBusWishbone_DAT_MISO(
        mgmtsoc_ibus_ibus_dat_r), .dBusWishbone_ERR(_0_net_), .debugReset(
        sys_rst), .debug_bus_cmd_payload_address(
        mgmtsoc_vexriscv_i_cmd_payload_address), .debug_bus_cmd_payload_data(
        mgmtsoc_vexriscv_i_cmd_payload_data), .debug_bus_cmd_payload_wr(
        mgmtsoc_vexriscv_i_cmd_payload_wr), .debug_bus_cmd_valid(
        mgmtsoc_vexriscv_i_cmd_valid), .externalInterruptArray({1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        mgmtsoc_interrupt}), .iBusWishbone_ACK(mgmtsoc_ibus_ibus_ack), 
        .iBusWishbone_DAT_MISO(mgmtsoc_ibus_ibus_dat_r), .iBusWishbone_ERR(
        _1_net_), .reset(_2_net_), .softwareInterrupt(1'b0), .timerInterrupt(
        1'b0), .dBusWishbone_ADR(mgmtsoc_dbus_dbus_adr), .dBusWishbone_CYC(
        request[1]), .dBusWishbone_DAT_MOSI(mgmtsoc_dbus_dbus_dat_w), 
        .dBusWishbone_SEL(mgmtsoc_dbus_dbus_sel), .dBusWishbone_STB(
        mgmtsoc_dbus_dbus_stb), .dBusWishbone_WE(mgmtsoc_dbus_dbus_we), 
        .debug_bus_cmd_ready(mgmtsoc_vexriscv_o_cmd_ready), 
        .debug_bus_rsp_data(mgmtsoc_vexriscv_o_rsp_data), .debug_resetOut(
        mgmtsoc_vexriscv_o_resetOut), .iBusWishbone_ADR(mgmtsoc_ibus_ibus_adr), 
        .iBusWishbone_CYC(request[0]), .iBusWishbone_DAT_MOSI(
        mgmtsoc_ibus_ibus_dat_w), .iBusWishbone_SEL(mgmtsoc_ibus_ibus_sel), 
        .iBusWishbone_STB(mgmtsoc_ibus_ibus_stb), .iBusWishbone_WE(
        mgmtsoc_ibus_ibus_we) );
  mgmt_core_DW01_dec_0_DW01_dec_9 sub_7178 ( .A(count), .SUM({N3993, N3992, 
        N3991, N3990, N3989, N3988, N3987, N3986, N3985, N3984, N3983, N3982, 
        N3981, N3980, N3979, N3978, N3977, N3976, N3975, N3974}) );
  mgmt_core_DW01_dec_1_DW01_dec_10 sub_7086 ( .A(dbg_uart_count), .SUM({N3904, 
        N3903, N3902, N3901, N3900, N3899, N3898, N3897, N3896, N3895, N3894, 
        N3893, N3892, N3891, N3890, N3889, N3888, N3887, N3886, N3885}) );
  mgmt_core_DW01_add_0_DW01_add_4 add_7049 ( .A({1'b0, dbg_uart_rx_phase}), 
        .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b1, 1'b1, 
        1'b1, 1'b1, 1'b0, 1'b0, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b0, 
        1'b0, 1'b1, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1}), .CI(1'b0), .SUM({N3844, N3843, N3842, N3841, N3840, N3839, N3838, N3837, N3836, N3835, 
        N3834, N3833, N3832, N3831, N3830, N3829, N3828, N3827, N3826, N3825, 
        N3824, N3823, N3822, N3821, N3820, N3819, N3818, N3817, N3816, N3815, 
        N3814, N3813, N3812}) );
  mgmt_core_DW01_add_1_DW01_add_5 add_7034 ( .A({1'b0, dbg_uart_tx_phase}), 
        .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b1, 1'b1, 
        1'b1, 1'b1, 1'b0, 1'b0, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b0, 
        1'b0, 1'b1, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1}), .CI(1'b0), .SUM({N3777, N3776, N3775, N3774, N3773, N3772, N3771, N3770, N3769, N3768, 
        N3767, N3766, N3765, N3764, N3763, N3762, N3761, N3760, N3759, N3758, 
        N3757, N3756, N3755, N3754, N3753, N3752, N3751, N3750, N3749, N3748, 
        N3747, N3746, N3745}) );
  mgmt_core_DW01_add_2_DW01_add_6 add_6965 ( .A({1'b0, uart_phy_rx_phase}), 
        .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}), .CI(1'b0), .SUM({N3638, N3637, N3636, N3635, N3634, N3633, N3632, N3631, N3630, N3629, 
        N3628, N3627, N3626, N3625, N3624, N3623, N3622, N3621, N3620, N3619, 
        N3618, N3617, N3616, N3615, N3614, N3613, N3612, N3611, N3610, N3609, 
        N3608, N3607, N3606}) );
  mgmt_core_DW01_add_3_DW01_add_7 add_6950 ( .A({1'b0, uart_phy_tx_phase}), 
        .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}), .CI(1'b0), .SUM({N3571, N3570, N3569, N3568, N3567, N3566, N3565, N3564, N3563, N3562, 
        N3561, N3560, N3559, N3558, N3557, N3556, N3555, N3554, N3553, N3552, 
        N3551, N3550, N3549, N3548, N3547, N3546, N3545, N3544, N3543, N3542, 
        N3541, N3540, N3539}) );
  mgmt_core_DW01_inc_2_DW01_inc_19 add_6913 ( .A(spi_master_clk_divider1), 
        .SUM({N3502, N3501, N3500, N3499, N3498, N3497, N3496, N3495, N3494, 
        N3493, N3492, N3491, N3490, N3489, N3488, N3487}) );
  mgmt_core_DW01_inc_3_DW01_inc_20 add_6848 ( .A(mgmtsoc_litespisdrphycore_cnt), .SUM({N3428, N3427, N3426, N3425, N3424, N3423, N3422, N3421}) );
  mgmt_core_DW01_ash_0 sla_6810 ( .A(
        mgmtsoc_litespisdrphycore_sink_payload_data), .DATA_TC(1'b0), .SH({
        N3241, N3240, N3239, N3238, N3237, n308}), .SH_TC(1'b0), .B({N3273, 
        N3272, N3271, N3270, N3269, N3268, N3267, N3266, N3265, N3264, N3263, 
        N3262, N3261, N3260, N3259, N3258, N3257, N3256, N3255, N3254, N3253, 
        N3252, N3251, N3250, N3249, N3248, N3247, N3246, N3245, N3244, N3243, 
        N3242}) );
  mgmt_core_DW01_dec_5_DW01_dec_14 sub_6792 ( .A(mgmtsoc_value), .SUM({N3166, 
        N3165, N3164, N3163, N3162, N3161, N3160, N3159, N3158, N3157, N3156, 
        N3155, N3154, N3153, N3152, N3151, N3150, N3149, N3148, N3147, N3146, 
        N3145, N3144, N3143, N3142, N3141, N3140, N3139, N3138, N3137, N3136, 
        N3135}) );
  mgmt_core_DW01_inc_4_DW01_inc_21 add_6739 ( .A(mgmtsoc_bus_errors_status), 
        .SUM({N3113, N3112, N3111, N3110, N3109, N3108, N3107, N3106, N3105, 
        N3104, N3103, N3102, N3101, N3100, N3099, N3098, N3097, N3096, N3095, 
        N3094, N3093, N3092, N3091, N3090, N3089, N3088, N3087, N3086, N3085, 
        N3084, N3083, N3082}) );
  mgmt_core_DW01_dec_7_DW01_dec_16 sub_2901 ( .A(spi_master_clk_divider0), 
        .SUM({N1652, N1651, N1650, N1649, N1648, N1647, N1646, N1645, N1644, 
        N1643, N1642, N1641, N1640, N1639, N1638, N1637}) );
  mgmt_core_DW01_dec_8_DW01_dec_17 sub_2900 ( .A({1'b0, 
        spi_master_clk_divider0[15:1]}), .SUM({N1636, N1635, N1634, N1633, 
        N1632, N1631, N1630, N1629, N1628, N1627, N1626, N1625, N1624, N1623, 
        N1622, N1621}) );
  mgmt_core_DW01_inc_5_DW01_inc_22 add_2741 ( .A(mgmtsoc_litespimmap_burst_adr), .SUM({N1426, N1425, N1424, N1423, N1422, N1421, N1420, N1419, N1418, N1417, 
        N1416, N1415, N1414, N1413, N1412, N1411, N1410, N1409, N1408, N1407, 
        N1406, N1405, N1404, N1403, N1402, N1401, N1400, N1399, N1398, N1397})
         );
  mgmt_core_DW01_add_4_DW01_add_8 r875 ( .A({dbg_uart_address, 
        dbg_uart_wishbone_adr}), .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        dbg_uart_incr}), .CI(1'b0), .SUM({N2387, N2386, N2385, N2384, N2383, 
        N2382, N2381, N2380, N2379, N2378, N2377, N2376, N2375, N2374, N2373, 
        N2372, N2371, N2370, N2369, N2368, N2367, N2366, N2365, N2364, N2363, 
        N2362, N2361, N2360, N2359, N2358, N2357, N2356}) );
  mgmt_core_DW01_inc_6_DW01_inc_23 r874 ( .A(dbg_uart_words_count), .SUM({
        N2109, N2108, N2107, N2106, N2105, N2104, N2103, N2102}) );
  mgmt_core_DW01_cmp6_4_DW01_cmp6_342 r856 ( .A(mprj_adr_o[31:2]), .B(
        mgmtsoc_litespimmap_burst_adr), .TC(1'b0), .EQ(N998) );
  ah01d0 \add_7025/U1_1_1  ( .A(uart_rx_fifo_level0[1]), .B(
        uart_rx_fifo_level0[0]), .CO(\add_7025/carry[2] ), .S(N3728) );
  ah01d0 \add_7025/U1_1_2  ( .A(uart_rx_fifo_level0[2]), .B(
        \add_7025/carry[2] ), .CO(\add_7025/carry[3] ), .S(N3729) );
  ah01d0 \add_7025/U1_1_3  ( .A(uart_rx_fifo_level0[3]), .B(
        \add_7025/carry[3] ), .CO(\add_7025/carry[4] ), .S(N3730) );
  ah01d0 \add_7003/U1_1_1  ( .A(uart_tx_fifo_level0[1]), .B(
        uart_tx_fifo_level0[0]), .CO(\add_7003/carry[2] ), .S(N3695) );
  ah01d0 \add_7003/U1_1_2  ( .A(uart_tx_fifo_level0[2]), .B(
        \add_7003/carry[2] ), .CO(\add_7003/carry[3] ), .S(N3696) );
  ah01d0 \add_7003/U1_1_3  ( .A(uart_tx_fifo_level0[3]), .B(
        \add_7003/carry[3] ), .CO(\add_7003/carry[4] ), .S(N3697) );
  ad01d0 \sub_1986/U2_1  ( .A(mgmtsoc_litespisdrphycore_sink_payload_len[1]), 
        .B(\sub_1986/B_not[1] ), .CI(\sub_1986/carry[1] ), .CO(
        \sub_1986/carry[2] ), .S(N868) );
  ad01d0 \sub_1986/U2_2  ( .A(mgmtsoc_litespisdrphycore_sink_payload_len[2]), 
        .B(\sub_1986/B_not[2] ), .CI(\sub_1986/carry[2] ), .CO(
        \sub_1986/carry[3] ), .S(N869) );
  ad01d0 \sub_1986/U2_3  ( .A(mgmtsoc_litespisdrphycore_sink_payload_len[3]), 
        .B(\sub_1986/B_not[3] ), .CI(\sub_1986/carry[3] ), .CO(
        \sub_1986/carry[4] ), .S(N870) );
  ad01d0 \sub_1977/U2_1  ( .A(mgmtsoc_litespisdrphycore_sr_cnt[1]), .B(
        \sub_1977/B_not[1] ), .CI(\sub_1977/carry[1] ), .CO(
        \sub_1977/carry[2] ), .S(N849) );
  ad01d0 \sub_1977/U2_2  ( .A(mgmtsoc_litespisdrphycore_sr_cnt[2]), .B(
        \sub_1977/B_not[2] ), .CI(\sub_1977/carry[2] ), .CO(
        \sub_1977/carry[3] ), .S(N850) );
  ad01d0 \sub_1977/U2_3  ( .A(mgmtsoc_litespisdrphycore_sr_cnt[3]), .B(
        \sub_1977/B_not[3] ), .CI(\sub_1977/carry[3] ), .CO(
        \sub_1977/carry[4] ), .S(N851) );
  nr04d0 U478 ( .A1(1'b0), .A2(interface0_bank_bus_dat_r[2]), .A3(
        interface11_bank_bus_dat_r[2]), .A4(interface10_bank_bus_dat_r[2]), 
        .ZN(n413) );
  nr04d0 U491 ( .A1(1'b0), .A2(interface0_bank_bus_dat_r[1]), .A3(
        interface11_bank_bus_dat_r[1]), .A4(interface10_bank_bus_dat_r[1]), 
        .ZN(n425) );
  nd03d2 U53 ( .A1(n424), .A2(n425), .A3(n423), .ZN(n422) );
  nd03d2 U56 ( .A1(n412), .A2(n413), .A3(n411), .ZN(n410) );
  nd03d2 U57 ( .A1(n400), .A2(n401), .A3(n399), .ZN(n398) );
  nd03d2 U58 ( .A1(n388), .A2(n389), .A3(n387), .ZN(n386) );
  nd03d2 U60 ( .A1(n376), .A2(n377), .A3(n375), .ZN(n374) );
  nd03d2 U61 ( .A1(n364), .A2(n365), .A3(n363), .ZN(n362) );
  nd03d2 U63 ( .A1(n352), .A2(n353), .A3(n351), .ZN(n350) );
  nd02d1 U65 ( .A1(n339), .A2(n340), .ZN(n338) );
  nd02d1 U66 ( .A1(n327), .A2(n328), .ZN(n326) );
  nd02d1 U96 ( .A1(n315), .A2(n316), .ZN(n314) );
  nd02d1 U97 ( .A1(n303), .A2(n304), .ZN(n302) );
  nd02d1 U98 ( .A1(n291), .A2(n292), .ZN(n290) );
  nd02d1 U99 ( .A1(n279), .A2(n280), .ZN(n278) );
  nd02d1 U100 ( .A1(n267), .A2(n268), .ZN(n266) );
  nd02d1 U101 ( .A1(n255), .A2(n256), .ZN(n254) );
  nd02d1 U102 ( .A1(n243), .A2(n244), .ZN(n242) );
  nd02d1 U104 ( .A1(n231), .A2(n232), .ZN(n230) );
  nd02d1 U109 ( .A1(n219), .A2(n220), .ZN(n218) );
  nd02d1 U110 ( .A1(n207), .A2(n208), .ZN(n206) );
  nd02d1 U111 ( .A1(n195), .A2(n196), .ZN(n194) );
  nd02d1 U112 ( .A1(n183), .A2(n184), .ZN(n182) );
  nd02d1 U113 ( .A1(n171), .A2(n172), .ZN(n170) );
  nd02d1 U114 ( .A1(n159), .A2(n160), .ZN(n158) );
  nd02d1 U115 ( .A1(n147), .A2(n148), .ZN(n146) );
  nd02d1 U117 ( .A1(n135), .A2(n136), .ZN(n134) );
  nd02d1 U122 ( .A1(n123), .A2(n124), .ZN(n122) );
  nd02d1 U123 ( .A1(n111), .A2(n112), .ZN(n110) );
  nd02d1 U124 ( .A1(n99), .A2(n100), .ZN(n98) );
  nd02d1 U125 ( .A1(n87), .A2(n88), .ZN(n86) );
  nd02d1 U126 ( .A1(n75), .A2(n76), .ZN(n74) );
  nd02d1 U127 ( .A1(n63), .A2(n64), .ZN(n62) );
  nr02d2 U128 ( .A1(interface10_bank_bus_dat_r[3]), .A2(
        interface0_bank_bus_dat_r[3]), .ZN(n401) );
  nr02d2 U130 ( .A1(interface10_bank_bus_dat_r[4]), .A2(
        interface0_bank_bus_dat_r[4]), .ZN(n389) );
  nr02d2 U135 ( .A1(interface10_bank_bus_dat_r[5]), .A2(
        interface0_bank_bus_dat_r[5]), .ZN(n377) );
  nr02d2 U136 ( .A1(interface10_bank_bus_dat_r[6]), .A2(
        interface0_bank_bus_dat_r[6]), .ZN(n365) );
  nr02d2 U137 ( .A1(interface10_bank_bus_dat_r[7]), .A2(
        interface0_bank_bus_dat_r[7]), .ZN(n353) );
  inv0d1 U138 ( .I(interface0_bank_bus_dat_r[17]), .ZN(n231) );
  inv0d1 U139 ( .I(interface0_bank_bus_dat_r[18]), .ZN(n219) );
  inv0d1 U140 ( .I(interface0_bank_bus_dat_r[19]), .ZN(n207) );
  inv0d1 U141 ( .I(interface0_bank_bus_dat_r[20]), .ZN(n195) );
  inv0d1 U143 ( .I(interface0_bank_bus_dat_r[21]), .ZN(n183) );
  inv0d1 U148 ( .I(interface0_bank_bus_dat_r[22]), .ZN(n171) );
  inv0d1 U149 ( .I(interface0_bank_bus_dat_r[23]), .ZN(n159) );
  inv0d1 U150 ( .I(interface0_bank_bus_dat_r[24]), .ZN(n147) );
  inv0d1 U151 ( .I(interface0_bank_bus_dat_r[25]), .ZN(n135) );
  inv0d1 U152 ( .I(interface0_bank_bus_dat_r[26]), .ZN(n123) );
  inv0d1 U153 ( .I(interface0_bank_bus_dat_r[27]), .ZN(n111) );
  inv0d1 U154 ( .I(interface0_bank_bus_dat_r[28]), .ZN(n99) );
  inv0d1 U156 ( .I(interface0_bank_bus_dat_r[29]), .ZN(n87) );
  inv0d1 U161 ( .I(interface0_bank_bus_dat_r[30]), .ZN(n75) );
  inv0d1 U162 ( .I(interface0_bank_bus_dat_r[31]), .ZN(n63) );
  nd03d1 U164 ( .A1(n1716), .A2(mprj_we_o), .A3(n1717), .ZN(n871) );
  an02d1 U165 ( .A1(n1325), .A2(n1324), .Z(n1323) );
  nd02d1 U166 ( .A1(n1830), .A2(n1667), .ZN(n942) );
  nd02d1 U167 ( .A1(dbg_uart_bytes_count[1]), .A2(dbg_uart_bytes_count[0]), 
        .ZN(n1155) );
  nd02d0 U169 ( .A1(n2377), .A2(n929), .ZN(n7) );
  buffd1 U174 ( .I(n2388), .Z(n2377) );
  nd02d1 U175 ( .A1(dbg_uart_tx_tick), .A2(n1361), .ZN(n1151) );
  xr02d1 U176 ( .A1(\sub_6810/B_not[1] ), .A2(\sub_6810/carry[1] ), .Z(N3237)
         );
  inv0d1 U177 ( .I(n307), .ZN(n308) );
  nd02d1 U178 ( .A1(uart_phy_tx_tick), .A2(n28), .ZN(n789) );
  nd02d0 U179 ( .A1(n2376), .A2(n949), .ZN(n8) );
  buffd1 U180 ( .I(n2389), .Z(n2376) );
  nd02d1 U182 ( .A1(n1830), .A2(n1410), .ZN(n1801) );
  nd02d1 U187 ( .A1(n586), .A2(n574), .ZN(n592) );
  nd02d1 U188 ( .A1(n586), .A2(n572), .ZN(n589) );
  nd02d1 U189 ( .A1(n586), .A2(n570), .ZN(n588) );
  nd02d1 U190 ( .A1(n586), .A2(n567), .ZN(n585) );
  nd02d1 U191 ( .A1(n581), .A2(n574), .ZN(n584) );
  nd02d1 U192 ( .A1(n581), .A2(n572), .ZN(n583) );
  nd02d1 U193 ( .A1(n581), .A2(n570), .ZN(n582) );
  nd02d1 U195 ( .A1(n581), .A2(n567), .ZN(n580) );
  nd02d1 U200 ( .A1(n576), .A2(n572), .ZN(n578) );
  nd02d1 U201 ( .A1(n576), .A2(n570), .ZN(n577) );
  nd02d1 U202 ( .A1(n576), .A2(n567), .ZN(n575) );
  nd02d1 U203 ( .A1(n574), .A2(n568), .ZN(n573) );
  nd02d1 U204 ( .A1(n572), .A2(n568), .ZN(n571) );
  nd02d1 U205 ( .A1(n570), .A2(n568), .ZN(n569) );
  nd02d1 U206 ( .A1(n529), .A2(n517), .ZN(n535) );
  nd02d1 U208 ( .A1(n529), .A2(n515), .ZN(n532) );
  nd02d1 U213 ( .A1(n529), .A2(n513), .ZN(n531) );
  nd02d1 U214 ( .A1(n529), .A2(n510), .ZN(n528) );
  nd02d1 U215 ( .A1(n524), .A2(n517), .ZN(n527) );
  nd02d1 U216 ( .A1(n524), .A2(n515), .ZN(n526) );
  nd02d1 U217 ( .A1(n524), .A2(n513), .ZN(n525) );
  nd02d1 U218 ( .A1(n524), .A2(n510), .ZN(n523) );
  nd02d1 U219 ( .A1(n519), .A2(n515), .ZN(n521) );
  nd02d1 U221 ( .A1(n519), .A2(n513), .ZN(n520) );
  nd02d1 U226 ( .A1(n519), .A2(n510), .ZN(n518) );
  nd02d1 U227 ( .A1(n517), .A2(n511), .ZN(n516) );
  nd02d1 U228 ( .A1(n515), .A2(n511), .ZN(n514) );
  nd02d1 U229 ( .A1(n513), .A2(n511), .ZN(n512) );
  nd02d1 U230 ( .A1(n510), .A2(n511), .ZN(n509) );
  nd02d1 U231 ( .A1(n567), .A2(n568), .ZN(n558) );
  inv0d1 U232 ( .I(n508), .ZN(n773) );
  inv0d1 U234 ( .I(n557), .ZN(n794) );
  nd02d1 U239 ( .A1(n2376), .A2(n936), .ZN(n938) );
  nd02d1 U240 ( .A1(n1254), .A2(mprj_dat_o[24]), .ZN(n853) );
  nd02d1 U241 ( .A1(n1254), .A2(mprj_dat_o[26]), .ZN(n851) );
  nd02d1 U242 ( .A1(n1254), .A2(mprj_dat_o[27]), .ZN(n850) );
  nd02d1 U243 ( .A1(n1254), .A2(mprj_dat_o[29]), .ZN(n848) );
  nd02d1 U244 ( .A1(n1254), .A2(mprj_dat_o[30]), .ZN(n847) );
  nd02d1 U245 ( .A1(n1254), .A2(mprj_dat_o[31]), .ZN(n846) );
  nd02d1 U247 ( .A1(n1254), .A2(mprj_dat_o[25]), .ZN(n852) );
  nd02d1 U252 ( .A1(n1254), .A2(mprj_dat_o[28]), .ZN(n849) );
  nd02d1 U253 ( .A1(n576), .A2(n574), .ZN(n579) );
  nd02d1 U254 ( .A1(n519), .A2(n517), .ZN(n522) );
  nd03d1 U255 ( .A1(n1454), .A2(uartwishbonebridge_state[0]), .A3(n1579), .ZN(
        n1363) );
  nd02d1 U256 ( .A1(n1254), .A2(mprj_dat_o[17]), .ZN(n860) );
  nd02d1 U257 ( .A1(n1254), .A2(mprj_dat_o[19]), .ZN(n858) );
  nd02d1 U258 ( .A1(n1254), .A2(mprj_dat_o[22]), .ZN(n855) );
  nd02d1 U260 ( .A1(n1254), .A2(mprj_dat_o[23]), .ZN(n854) );
  nd02d1 U265 ( .A1(n1254), .A2(mprj_dat_o[18]), .ZN(n859) );
  nd02d1 U266 ( .A1(n1254), .A2(mprj_dat_o[20]), .ZN(n857) );
  nd02d1 U267 ( .A1(n1254), .A2(mprj_dat_o[21]), .ZN(n856) );
  nd02d1 U268 ( .A1(n1176), .A2(n2379), .ZN(n1174) );
  buffd1 U269 ( .I(n2388), .Z(n2379) );
  nd02d0 U270 ( .A1(n2375), .A2(n237), .ZN(n9) );
  buffd1 U271 ( .I(n2389), .Z(n2375) );
  nd02d1 U273 ( .A1(n1254), .A2(mprj_dat_o[0]), .ZN(n566) );
  nd02d1 U278 ( .A1(n1254), .A2(mprj_dat_o[16]), .ZN(n861) );
  nd02d2 U279 ( .A1(n1254), .A2(mprj_dat_o[8]), .ZN(n869) );
  nd02d2 U280 ( .A1(n1254), .A2(mprj_dat_o[11]), .ZN(n866) );
  nd02d2 U281 ( .A1(n1254), .A2(mprj_dat_o[13]), .ZN(n864) );
  nd02d2 U282 ( .A1(n1254), .A2(mprj_dat_o[15]), .ZN(n862) );
  nd02d2 U283 ( .A1(n1254), .A2(mprj_dat_o[9]), .ZN(n868) );
  nd02d2 U284 ( .A1(n1254), .A2(mprj_dat_o[10]), .ZN(n867) );
  nd02d2 U286 ( .A1(n1254), .A2(mprj_dat_o[12]), .ZN(n865) );
  nd02d2 U291 ( .A1(n1254), .A2(mprj_dat_o[14]), .ZN(n863) );
  buffd1 U292 ( .I(n2337), .Z(n2340) );
  inv0d2 U293 ( .I(n2340), .ZN(n10) );
  inv0d1 U294 ( .I(n2340), .ZN(n11) );
  inv0d2 U295 ( .I(n2340), .ZN(n13) );
  inv0d2 U296 ( .I(n2340), .ZN(n14) );
  buffd1 U297 ( .I(n2342), .Z(n2345) );
  inv0d2 U304 ( .I(n2345), .ZN(n16) );
  inv0d1 U305 ( .I(n2345), .ZN(n18) );
  inv0d2 U306 ( .I(n2345), .ZN(n19) );
  inv0d2 U307 ( .I(n2345), .ZN(n20) );
  inv0d4 U308 ( .I(n2340), .ZN(n21) );
  buffd1 U309 ( .I(n480), .Z(n22) );
  buffd1 U310 ( .I(slave_sel_r[5]), .Z(n23) );
  buffd1 U317 ( .I(slave_sel_r[0]), .Z(n24) );
  buffd1 U318 ( .I(slave_sel_r[4]), .Z(n25) );
  buffd1 U319 ( .I(slave_sel_r[2]), .Z(n26) );
  buffd1 U320 ( .I(slave_sel_r[1]), .Z(n27) );
  buffd1 U321 ( .I(rs232phy_rs232phytx_state), .Z(n28) );
  inv0d7 U322 ( .I(n2357), .ZN(n29) );
  inv0d7 U323 ( .I(n2357), .ZN(n30) );
  inv0d0 U330 ( .I(n3665), .ZN(n31) );
  inv0d1 U331 ( .I(n31), .ZN(n32) );
  inv0d1 U332 ( .I(n31), .ZN(n33) );
  inv0d0 U333 ( .I(n1116), .ZN(n34) );
  inv0d1 U334 ( .I(n34), .ZN(n35) );
  inv0d1 U335 ( .I(n34), .ZN(n36) );
  inv0d1 U336 ( .I(n34), .ZN(n37) );
  inv0d0 U343 ( .I(n2357), .ZN(n2358) );
  inv0d0 U344 ( .I(n2357), .ZN(n2359) );
  inv0d0 U345 ( .I(n2357), .ZN(n2360) );
  inv0d0 U346 ( .I(n2357), .ZN(n2361) );
  inv0d0 U347 ( .I(core_clk), .ZN(n2357) );
  inv0da U348 ( .I(n2337), .ZN(n2341) );
  inv0da U349 ( .I(n2337), .ZN(n2339) );
  inv0da U356 ( .I(n2337), .ZN(n2338) );
  inv0d1 U357 ( .I(n2360), .ZN(n2337) );
  inv0da U358 ( .I(n2342), .ZN(n2346) );
  inv0da U359 ( .I(n2342), .ZN(n2344) );
  inv0da U360 ( .I(n2342), .ZN(n2343) );
  inv0d1 U361 ( .I(n2361), .ZN(n2342) );
  inv0d7 U362 ( .I(n2347), .ZN(n2350) );
  inv0da U369 ( .I(n2347), .ZN(n2351) );
  inv0da U370 ( .I(n2347), .ZN(n2349) );
  inv0da U371 ( .I(n2347), .ZN(n2348) );
  inv0d1 U372 ( .I(n2358), .ZN(n2347) );
  inv0d0 U373 ( .I(n2348), .ZN(n38) );
  inv0d4 U374 ( .I(n38), .ZN(n39) );
  inv0d4 U375 ( .I(n38), .ZN(n40) );
  inv0d4 U382 ( .I(n38), .ZN(n41) );
  inv0d4 U383 ( .I(n2352), .ZN(n42) );
  inv0d7 U384 ( .I(n2352), .ZN(n2355) );
  inv0da U385 ( .I(n2352), .ZN(n2356) );
  inv0da U386 ( .I(n2352), .ZN(n2354) );
  inv0da U387 ( .I(n2352), .ZN(n2353) );
  inv0d1 U388 ( .I(n2359), .ZN(n2352) );
  inv0d0 U395 ( .I(n2353), .ZN(n43) );
  inv0d4 U396 ( .I(n43), .ZN(n44) );
  inv0d4 U397 ( .I(n43), .ZN(n45) );
  inv0d4 U398 ( .I(n43), .ZN(n65) );
  inv0d0 U399 ( .I(n2338), .ZN(n66) );
  inv0d4 U400 ( .I(n66), .ZN(n67) );
  inv0d4 U401 ( .I(n66), .ZN(n68) );
  inv0d4 U408 ( .I(n66), .ZN(n69) );
  inv0d0 U409 ( .I(n2344), .ZN(n70) );
  inv0d4 U410 ( .I(n70), .ZN(n77) );
  inv0d4 U411 ( .I(n70), .ZN(n78) );
  inv0d4 U412 ( .I(n70), .ZN(n79) );
  inv0d1 U413 ( .I(n1360), .ZN(n1361) );
  nd02d1 U414 ( .A1(uartwishbonebridge_rs232phytx_state), .A2(n2380), .ZN(
        n1360) );
  nd02d1 U421 ( .A1(n1717), .A2(mprj_adr_o[5]), .ZN(n2259) );
  nr03d1 U422 ( .A1(n1147), .A2(state), .A3(n1541), .ZN(n1717) );
  nd02d2 U423 ( .A1(n2369), .A2(n90), .ZN(n1238) );
  nd02d2 U424 ( .A1(n1245), .A2(n843), .ZN(n1240) );
  inv0d1 U425 ( .I(n2260), .ZN(n843) );
  inv0d0 U426 ( .I(rs232phy_rs232phyrx_state), .ZN(n80) );
  inv0d1 U427 ( .I(n80), .ZN(n81) );
  inv0d1 U434 ( .I(n80), .ZN(n82) );
  aor222d1 U435 ( .A1(n1136), .A2(mprj_adr_o[4]), .B1(
        mgmtsoc_litespimmap_burst_adr[2]), .B2(n162), .C1(N1399), .C2(n188), 
        .Z(n4811) );
  oai21d2 U436 ( .B1(n3308), .B2(n418), .A(n2293), .ZN(mprj_adr_o[4]) );
  aor222d1 U437 ( .A1(n1136), .A2(mprj_adr_o[3]), .B1(
        mgmtsoc_litespimmap_burst_adr[1]), .B2(n154), .C1(N1398), .C2(n188), 
        .Z(n4813) );
  oai21d2 U438 ( .B1(n3309), .B2(n418), .A(n2303), .ZN(mprj_adr_o[3]) );
  inv0d0 U439 ( .I(n1237), .ZN(n89) );
  inv0d0 U440 ( .I(n89), .ZN(n90) );
  inv0d0 U447 ( .I(n89), .ZN(n91) );
  inv0d0 U448 ( .I(n89), .ZN(n92) );
  nr03d2 U449 ( .A1(shared_ack), .A2(n2336), .A3(n1147), .ZN(n1146) );
  nd02d4 U450 ( .A1(n1322), .A2(n2381), .ZN(n1285) );
  or02d4 U451 ( .A1(n126), .A2(n2334), .Z(n961) );
  inv0d0 U452 ( .I(n479), .ZN(n93) );
  inv0d0 U453 ( .I(n93), .ZN(n94) );
  inv0d0 U460 ( .I(n93), .ZN(n101) );
  inv0d0 U461 ( .I(n93), .ZN(n102) );
  inv0d0 U462 ( .I(n93), .ZN(n103) );
  an02d4 U463 ( .A1(n1410), .A2(n2259), .Z(n1853) );
  nr02d2 U464 ( .A1(n484), .A2(n1085), .ZN(n1033) );
  or02d4 U465 ( .A1(n117), .A2(n2335), .Z(n965) );
  nd02d4 U466 ( .A1(n1531), .A2(n402), .ZN(n1499) );
  nd02d4 U473 ( .A1(n2377), .A2(n844), .ZN(n845) );
  nd02d4 U474 ( .A1(n270), .A2(n2380), .ZN(n982) );
  nd02d4 U475 ( .A1(n1384), .A2(n2382), .ZN(n1287) );
  nd02d4 U476 ( .A1(n258), .A2(n2381), .ZN(n997) );
  nd02d4 U477 ( .A1(n261), .A2(n2381), .ZN(n992) );
  nd02d4 U479 ( .A1(n2376), .A2(n968), .ZN(n969) );
  nd02d4 U486 ( .A1(n2377), .A2(n873), .ZN(n874) );
  nd02d4 U487 ( .A1(n2376), .A2(n977), .ZN(n978) );
  nd02d4 U488 ( .A1(n2376), .A2(n973), .ZN(n974) );
  nd02d4 U489 ( .A1(n2376), .A2(n246), .ZN(n1000) );
  nd02d4 U490 ( .A1(n2376), .A2(n249), .ZN(n986) );
  nd02d4 U492 ( .A1(n2376), .A2(n1006), .ZN(n1007) );
  nd02d4 U498 ( .A1(n2375), .A2(n138), .ZN(n1003) );
  nd02d4 U509 ( .A1(n843), .A2(n2259), .ZN(n1858) );
  nd02d4 U637 ( .A1(n988), .A2(n2259), .ZN(n1852) );
  inv0d0 U646 ( .I(n1677), .ZN(n104) );
  inv0d0 U655 ( .I(n104), .ZN(n105) );
  inv0d0 U664 ( .I(n104), .ZN(n106) );
  inv0d0 U674 ( .I(n104), .ZN(n113) );
  inv0d0 U683 ( .I(n104), .ZN(n114) );
  nd02d4 U692 ( .A1(n2377), .A2(n840), .ZN(n1680) );
  nd02d4 U709 ( .A1(n1783), .A2(n1667), .ZN(n1779) );
  nd02d4 U718 ( .A1(n2377), .A2(n834), .ZN(n835) );
  nd02d4 U727 ( .A1(n1018), .A2(n2259), .ZN(n1859) );
  inv0d0 U736 ( .I(n966), .ZN(n115) );
  inv0d1 U745 ( .I(n115), .ZN(n116) );
  inv0d1 U755 ( .I(n115), .ZN(n117) );
  inv0d0 U764 ( .I(n962), .ZN(n118) );
  inv0d1 U774 ( .I(n118), .ZN(n125) );
  inv0d1 U780 ( .I(n118), .ZN(n126) );
  aor222d2 U820 ( .A1(n1136), .A2(mprj_adr_o[2]), .B1(
        mgmtsoc_litespimmap_burst_adr[0]), .B2(n161), .C1(N1397), .C2(n188), 
        .Z(n4812) );
  nd03d4 U829 ( .A1(n1143), .A2(n1144), .A3(n1145), .ZN(n1136) );
  aon211d4 U838 ( .C1(n644), .C2(n645), .B(n32), .A(n2366), .ZN(n609) );
  nr04d1 U847 ( .A1(n646), .A2(n647), .A3(n648), .A4(n649), .ZN(n645) );
  buffd1 U857 ( .I(n2392), .Z(n2366) );
  oai21d4 U866 ( .B1(n972), .B2(n222), .A(n2369), .ZN(n973) );
  or02d4 U875 ( .A1(n213), .A2(n871), .Z(n972) );
  oai21d4 U892 ( .B1(n871), .B2(n282), .A(n2367), .ZN(n873) );
  oai21d4 U901 ( .B1(n871), .B2(n285), .A(n2367), .ZN(n844) );
  aoi222d2 U910 ( .A1(mgmtsoc_litespisdrphycore_sr_out[25]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[19]), .B2(n1033), .C1(n1034), .C2(
        mgmtsoc_litespisdrphycore_sr_out[23]), .ZN(n1046) );
  nr02d4 U919 ( .A1(n482), .A2(n1085), .ZN(n1034) );
  oai21d4 U928 ( .B1(n786), .B2(n980), .A(n2369), .ZN(n977) );
  oai21d4 U938 ( .B1(n273), .B2(n972), .A(n2369), .ZN(n968) );
  oai21d4 U947 ( .B1(n980), .B2(n1009), .A(n2369), .ZN(n1006) );
  inv0d0 U957 ( .I(n1286), .ZN(n127) );
  inv0d1 U963 ( .I(n127), .ZN(n128) );
  inv0d1 U1031 ( .I(n127), .ZN(n129) );
  inv0d0 U1033 ( .I(n1002), .ZN(n130) );
  inv0d1 U1034 ( .I(n130), .ZN(n137) );
  inv0d1 U1197 ( .I(n130), .ZN(n138) );
  inv0d4 U1241 ( .I(n1028), .ZN(n1040) );
  nd02d1 U1282 ( .A1(n1105), .A2(n1104), .ZN(n1028) );
  aoi222d2 U1283 ( .A1(mgmtsoc_litespisdrphycore_sr_out[6]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[0]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[4]), .C2(n1034), .ZN(n1084) );
  aoi222d2 U1321 ( .A1(mgmtsoc_litespisdrphycore_sr_out[7]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[1]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[5]), .C2(n1034), .ZN(n1082) );
  aoi222d2 U1324 ( .A1(mgmtsoc_litespisdrphycore_sr_out[8]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[2]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[6]), .C2(n1034), .ZN(n1080) );
  aoi222d2 U1356 ( .A1(mgmtsoc_litespisdrphycore_sr_out[9]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[3]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[7]), .C2(n1034), .ZN(n1078) );
  aoi222d2 U1359 ( .A1(mgmtsoc_litespisdrphycore_sr_out[10]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[4]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[8]), .C2(n1034), .ZN(n1076) );
  aoi222d2 U1462 ( .A1(mgmtsoc_litespisdrphycore_sr_out[11]), .A2(n1032), .B1(
        mgmtsoc_litespisdrphycore_sr_out[5]), .B2(n1033), .C1(
        mgmtsoc_litespisdrphycore_sr_out[9]), .C2(n1034), .ZN(n1074) );
  nr02d4 U1534 ( .A1(n483), .A2(n1085), .ZN(n1032) );
  inv0d0 U1568 ( .I(n2286), .ZN(n139) );
  inv0d0 U1602 ( .I(n139), .ZN(n140) );
  inv0d0 U1605 ( .I(n139), .ZN(n141) );
  inv0d0 U1637 ( .I(n139), .ZN(n142) );
  inv0d0 U1640 ( .I(n139), .ZN(n149) );
  inv0d0 U1672 ( .I(n1181), .ZN(n150) );
  inv0d1 U1675 ( .I(n150), .ZN(n151) );
  inv0d1 U1707 ( .I(n150), .ZN(n152) );
  nd03d4 U1742 ( .A1(n1712), .A2(n2385), .A3(csrbank10_en0_w), .ZN(n1678) );
  buffd1 U1777 ( .I(n2386), .Z(n2385) );
  inv0d4 U1782 ( .I(n1094), .ZN(n1035) );
  nd02d1 U1815 ( .A1(n1103), .A2(n486), .ZN(n1094) );
  inv0d0 U1850 ( .I(n1137), .ZN(n153) );
  inv0d0 U1885 ( .I(n153), .ZN(n154) );
  inv0d0 U1920 ( .I(n153), .ZN(n161) );
  inv0d0 U1923 ( .I(n153), .ZN(n162) );
  inv0d0 U1963 ( .I(n2287), .ZN(n163) );
  inv0d1 U2005 ( .I(n163), .ZN(n164) );
  inv0d1 U2008 ( .I(n163), .ZN(n165) );
  inv0d0 U2011 ( .I(n1178), .ZN(n166) );
  inv0d1 U2014 ( .I(n166), .ZN(n173) );
  inv0d1 U2017 ( .I(n166), .ZN(n174) );
  nr02d4 U2020 ( .A1(N766), .A2(N767), .ZN(n2493) );
  nr02d4 U2021 ( .A1(n643), .A2(n2336), .ZN(n611) );
  nr02d4 U2035 ( .A1(n1726), .A2(n2258), .ZN(n1848) );
  nr02d4 U2036 ( .A1(n1424), .A2(n2335), .ZN(n1666) );
  nr02d4 U2042 ( .A1(n2502), .A2(N771), .ZN(n2600) );
  nr02d4 U2044 ( .A1(n1770), .A2(n2259), .ZN(n1845) );
  nr02d4 U2047 ( .A1(n1738), .A2(n2258), .ZN(n1855) );
  nr02d4 U2053 ( .A1(n2393), .A2(N766), .ZN(n2491) );
  nr02d4 U2108 ( .A1(n2259), .A2(n1738), .ZN(n1847) );
  nr02d4 U2109 ( .A1(n2393), .A2(n2394), .ZN(n2490) );
  nr02d4 U2151 ( .A1(n2394), .A2(N767), .ZN(n2492) );
  nr02d4 U2152 ( .A1(n2501), .A2(n2502), .ZN(n2598) );
  inv0d0 U2153 ( .I(n1180), .ZN(n175) );
  inv0d1 U2156 ( .I(n175), .ZN(n176) );
  inv0d1 U2177 ( .I(n175), .ZN(n177) );
  inv0d0 U2295 ( .I(n1036), .ZN(n178) );
  inv0d1 U2315 ( .I(n178), .ZN(n185) );
  inv0d1 U2317 ( .I(n178), .ZN(n186) );
  inv0d0 U2319 ( .I(n1138), .ZN(n187) );
  inv0d1 U2321 ( .I(n187), .ZN(n188) );
  inv0d1 U2323 ( .I(n187), .ZN(n189) );
  inv0d0 U2325 ( .I(n2599), .ZN(n190) );
  inv0d1 U2327 ( .I(n190), .ZN(n197) );
  inv0d1 U2329 ( .I(n190), .ZN(n198) );
  inv0d0 U2331 ( .I(n2601), .ZN(n199) );
  inv0d1 U2333 ( .I(n199), .ZN(n200) );
  inv0d1 U2335 ( .I(n199), .ZN(n201) );
  an02d4 U2337 ( .A1(n2258), .A2(n1410), .Z(n1846) );
  inv0d0 U2339 ( .I(n1844), .ZN(n202) );
  inv0d1 U2341 ( .I(n202), .ZN(n209) );
  inv0d1 U2343 ( .I(n202), .ZN(n210) );
  an02d4 U2345 ( .A1(state), .A2(slave_sel_r[6]), .Z(n61) );
  an03d4 U2347 ( .A1(n434), .A2(n402), .A3(slave_sel_r[3]), .Z(n60) );
  nd02d4 U2349 ( .A1(n1245), .A2(n1018), .ZN(n1119) );
  inv0d1 U2351 ( .I(n1770), .ZN(n1018) );
  nr02d4 U2353 ( .A1(n2259), .A2(n1726), .ZN(n963) );
  nd03d1 U2355 ( .A1(n2283), .A2(n2284), .A3(n2257), .ZN(n1726) );
  inv0d0 U2357 ( .I(n994), .ZN(n211) );
  inv0d1 U2359 ( .I(n211), .ZN(n212) );
  inv0d1 U2361 ( .I(n211), .ZN(n213) );
  nd03d4 U2468 ( .A1(n1650), .A2(n2259), .A3(n2257), .ZN(n995) );
  inv0d0 U2488 ( .I(n976), .ZN(n214) );
  inv0d1 U2520 ( .I(n214), .ZN(n221) );
  inv0d1 U2560 ( .I(n214), .ZN(n222) );
  inv0d0 U2607 ( .I(n447), .ZN(n223) );
  inv0d1 U2614 ( .I(n223), .ZN(n224) );
  inv0d1 U2615 ( .I(n223), .ZN(n225) );
  inv0d0 U2693 ( .I(n967), .ZN(n226) );
  inv0d1 U2697 ( .I(n226), .ZN(n233) );
  inv0d1 U2870 ( .I(n226), .ZN(n234) );
  inv0d0 U3067 ( .I(n1252), .ZN(n235) );
  inv0d1 U3096 ( .I(n235), .ZN(n236) );
  inv0d1 U3097 ( .I(n235), .ZN(n237) );
  inv0d0 U3123 ( .I(n999), .ZN(n238) );
  inv0d1 U3375 ( .I(n238), .ZN(n245) );
  inv0d1 U3378 ( .I(n238), .ZN(n246) );
  or02d4 U3393 ( .A1(mgmtsoc_update_value_re), .A2(n2335), .Z(n834) );
  inv0d0 U3433 ( .I(n985), .ZN(n247) );
  inv0d1 U3464 ( .I(n247), .ZN(n248) );
  inv0d1 U3465 ( .I(n247), .ZN(n249) );
  inv0d0 U3469 ( .I(n996), .ZN(n250) );
  inv0d1 U3617 ( .I(n250), .ZN(n257) );
  inv0d1 U3693 ( .I(n250), .ZN(n258) );
  inv0d0 U3699 ( .I(n991), .ZN(n259) );
  inv0d1 U4152 ( .I(n259), .ZN(n260) );
  inv0d1 U4154 ( .I(n259), .ZN(n261) );
  inv0d0 U4157 ( .I(n981), .ZN(n262) );
  inv0d1 U4158 ( .I(n262), .ZN(n269) );
  inv0d1 U4161 ( .I(n262), .ZN(n270) );
  inv0d0 U4162 ( .I(n971), .ZN(n271) );
  inv0d1 U4167 ( .I(n271), .ZN(n272) );
  inv0d1 U4170 ( .I(n271), .ZN(n273) );
  inv0d0 U4171 ( .I(n876), .ZN(n274) );
  inv0d1 U4173 ( .I(n274), .ZN(n281) );
  inv0d1 U4176 ( .I(n274), .ZN(n282) );
  inv0d0 U4247 ( .I(n872), .ZN(n283) );
  inv0d1 U4248 ( .I(n283), .ZN(n284) );
  inv0d1 U4254 ( .I(n283), .ZN(n285) );
  inv0d0 U4261 ( .I(n481), .ZN(n286) );
  inv0d1 U4262 ( .I(n286), .ZN(n293) );
  inv0d1 U4375 ( .I(n286), .ZN(n294) );
  inv0d4 U4378 ( .I(n32), .ZN(n3666) );
  nd04d4 U4401 ( .A1(n1591), .A2(n1592), .A3(n1593), .A4(n1594), .ZN(n3665) );
  inv0d0 U4403 ( .I(n984), .ZN(n295) );
  inv0d1 U4535 ( .I(n295), .ZN(n296) );
  inv0d1 U4536 ( .I(n295), .ZN(n297) );
  inv0d0 U4537 ( .I(n445), .ZN(n298) );
  inv0d1 U4538 ( .I(n298), .ZN(n305) );
  inv0d1 U4539 ( .I(n298), .ZN(n306) );
  inv0d0 U4540 ( .I(N3236), .ZN(n307) );
  inv0d0 U4541 ( .I(n307), .ZN(n309) );
  inv0d4 U4542 ( .I(n3228), .ZN(mprj_wb_iena) );
  inv0d0 U4543 ( .I(n52), .ZN(n310) );
  inv0d1 U4544 ( .I(n310), .ZN(n317) );
  inv0d1 U4545 ( .I(n310), .ZN(n318) );
  inv0d0 U4546 ( .I(n561), .ZN(n319) );
  inv0d0 U4547 ( .I(n319), .ZN(n320) );
  inv0d0 U4548 ( .I(n319), .ZN(n321) );
  inv0d0 U4549 ( .I(n319), .ZN(n322) );
  inv0d0 U4550 ( .I(n319), .ZN(n329) );
  inv0d0 U4551 ( .I(n560), .ZN(n330) );
  inv0d0 U4552 ( .I(n330), .ZN(n331) );
  inv0d0 U4553 ( .I(n330), .ZN(n332) );
  inv0d0 U4554 ( .I(n330), .ZN(n333) );
  inv0d0 U4555 ( .I(n330), .ZN(n334) );
  inv0d0 U4556 ( .I(n563), .ZN(n341) );
  inv0d0 U4557 ( .I(n341), .ZN(n342) );
  inv0d0 U4558 ( .I(n341), .ZN(n343) );
  inv0d0 U4559 ( .I(n341), .ZN(n344) );
  inv0d0 U4560 ( .I(n341), .ZN(n345) );
  inv0d0 U4561 ( .I(n562), .ZN(n346) );
  inv0d0 U4562 ( .I(n346), .ZN(n354) );
  inv0d0 U4563 ( .I(n346), .ZN(n355) );
  inv0d0 U4564 ( .I(n346), .ZN(n356) );
  inv0d0 U4565 ( .I(n346), .ZN(n357) );
  inv0d0 U4566 ( .I(n559), .ZN(n358) );
  inv0d0 U4567 ( .I(n358), .ZN(n366) );
  inv0d0 U4568 ( .I(n358), .ZN(n367) );
  inv0d0 U4569 ( .I(n358), .ZN(n368) );
  inv0d0 U4570 ( .I(n358), .ZN(n369) );
  inv0d0 U4571 ( .I(n565), .ZN(n370) );
  inv0d0 U4572 ( .I(n370), .ZN(n378) );
  inv0d0 U4573 ( .I(n370), .ZN(n379) );
  inv0d0 U4574 ( .I(n370), .ZN(n380) );
  inv0d0 U4575 ( .I(n370), .ZN(n381) );
  nd02d4 U4576 ( .A1(n1254), .A2(mprj_dat_o[2]), .ZN(n564) );
  inv0d4 U4577 ( .I(state), .ZN(n1254) );
  nd02d4 U4578 ( .A1(n2375), .A2(n1114), .ZN(n1116) );
  oai211d4 U4579 ( .C1(n394), .C2(n1120), .A(n2366), .B(
        mgmtsoc_port_master_user_port_sink_valid), .ZN(n1114) );
  inv0d0 U4580 ( .I(n51), .ZN(n382) );
  inv0d1 U4581 ( .I(n382), .ZN(n390) );
  inv0d1 U4582 ( .I(n382), .ZN(n391) );
  inv0d1 U4583 ( .I(n382), .ZN(n392) );
  inv0d0 U4584 ( .I(n435), .ZN(n393) );
  inv0d1 U4585 ( .I(n393), .ZN(n394) );
  inv0d1 U4586 ( .I(n393), .ZN(n402) );
  inv0d1 U4587 ( .I(n393), .ZN(n403) );
  inv0d0 U4588 ( .I(n658), .ZN(n404) );
  inv0d1 U4589 ( .I(n404), .ZN(n405) );
  inv0d1 U4590 ( .I(n404), .ZN(n406) );
  inv0d1 U4591 ( .I(n404), .ZN(n414) );
  inv0d1 U4592 ( .I(n404), .ZN(n415) );
  inv0d0 U4593 ( .I(n1374), .ZN(n416) );
  inv0d1 U4594 ( .I(n416), .ZN(n417) );
  inv0d1 U4595 ( .I(n416), .ZN(n418) );
  inv0d1 U4596 ( .I(n416), .ZN(n426) );
  inv0d1 U4597 ( .I(n416), .ZN(n427) );
  inv0d0 U4598 ( .I(N6479), .ZN(n428) );
  inv0d1 U4599 ( .I(n428), .ZN(n429) );
  inv0d1 U4600 ( .I(n428), .ZN(n430) );
  inv0d1 U4601 ( .I(n428), .ZN(n2325) );
  inv0d1 U4602 ( .I(n428), .ZN(n2326) );
  inv0d0 U4603 ( .I(N6477), .ZN(n2327) );
  inv0d1 U4604 ( .I(n2327), .ZN(n2328) );
  inv0d1 U4605 ( .I(n2327), .ZN(n2329) );
  inv0d1 U4606 ( .I(n2327), .ZN(n2330) );
  inv0d1 U4607 ( .I(n2327), .ZN(n2331) );
  inv0d0 U4608 ( .I(sys_rst), .ZN(n2332) );
  inv0d2 U4609 ( .I(n2332), .ZN(n2333) );
  inv0d2 U4610 ( .I(n2332), .ZN(n2334) );
  inv0d2 U4611 ( .I(n2332), .ZN(n2335) );
  inv0d2 U4612 ( .I(n2332), .ZN(n2336) );
  bufbdk U4613 ( .I(n2365), .Z(n2362) );
  bufbdk U4614 ( .I(n2365), .Z(n2363) );
  bufbdk U4615 ( .I(n2365), .Z(n2364) );
  bufbdk U4616 ( .I(n498), .Z(n2365) );
  bufbdk U4617 ( .I(n2392), .Z(n2367) );
  bufbdk U4618 ( .I(n2391), .Z(n2368) );
  bufbdk U4619 ( .I(n2391), .Z(n2369) );
  bufbdk U4620 ( .I(n2391), .Z(n2370) );
  bufbdk U4621 ( .I(n2390), .Z(n2371) );
  bufbdk U4622 ( .I(n2390), .Z(n2372) );
  bufbdk U4623 ( .I(n2390), .Z(n2373) );
  bufbdk U4624 ( .I(n2389), .Z(n2374) );
  bufbdk U4625 ( .I(n2388), .Z(n2378) );
  bufbdk U4626 ( .I(n2387), .Z(n2380) );
  bufbdk U4627 ( .I(n2387), .Z(n2381) );
  bufbdk U4628 ( .I(n2387), .Z(n2382) );
  bufbdk U4629 ( .I(n2386), .Z(n2383) );
  bufbdk U4630 ( .I(n2386), .Z(n2384) );
  bufbdk U4631 ( .I(n2362), .Z(n2386) );
  bufbdk U4632 ( .I(n2362), .Z(n2387) );
  bufbdk U4633 ( .I(n2362), .Z(n2388) );
  bufbdk U4634 ( .I(n2363), .Z(n2389) );
  bufbdk U4635 ( .I(n2363), .Z(n2390) );
  bufbdk U4636 ( .I(n2363), .Z(n2391) );
  bufbdk U4637 ( .I(n2364), .Z(n2392) );
  inv0d0 U4638 ( .I(N767), .ZN(n2393) );
  inv0d0 U4639 ( .I(N766), .ZN(n2394) );
  aoi22d1 U4640 ( .A1(\storage[10][0] ), .A2(n2491), .B1(\storage[11][0] ), 
        .B2(n2490), .ZN(n2396) );
  aoi22d1 U4641 ( .A1(\storage[8][0] ), .A2(n2493), .B1(\storage[9][0] ), .B2(
        n2492), .ZN(n2395) );
  inv0d0 U4642 ( .I(N768), .ZN(n2399) );
  nd02d0 U4643 ( .A1(N769), .A2(n2399), .ZN(n2481) );
  aoi21d1 U4644 ( .B1(n2396), .B2(n2395), .A(n2481), .ZN(n2408) );
  aoi22d1 U4645 ( .A1(\storage[14][0] ), .A2(n2491), .B1(\storage[15][0] ), 
        .B2(n2490), .ZN(n2398) );
  aoi22d1 U4646 ( .A1(\storage[12][0] ), .A2(n2493), .B1(\storage[13][0] ), 
        .B2(n2492), .ZN(n2397) );
  nd02d0 U4647 ( .A1(N769), .A2(N768), .ZN(n2484) );
  aoi21d1 U4648 ( .B1(n2398), .B2(n2397), .A(n2484), .ZN(n2407) );
  aoi22d1 U4649 ( .A1(\storage[2][0] ), .A2(n2491), .B1(\storage[3][0] ), .B2(
        n2490), .ZN(n2401) );
  aoi22d1 U4650 ( .A1(\storage[0][0] ), .A2(n2493), .B1(\storage[1][0] ), .B2(
        n2492), .ZN(n2400) );
  inv0d0 U4651 ( .I(N769), .ZN(n2402) );
  nd02d0 U4652 ( .A1(n2399), .A2(n2402), .ZN(n2487) );
  aoi21d1 U4653 ( .B1(n2401), .B2(n2400), .A(n2487), .ZN(n2406) );
  aoi22d1 U4654 ( .A1(\storage[6][0] ), .A2(n2491), .B1(\storage[7][0] ), .B2(
        n2490), .ZN(n2404) );
  aoi22d1 U4655 ( .A1(\storage[4][0] ), .A2(n2493), .B1(\storage[5][0] ), .B2(
        n2492), .ZN(n2403) );
  nd02d0 U4656 ( .A1(N768), .A2(n2402), .ZN(n2494) );
  aoi21d1 U4657 ( .B1(n2404), .B2(n2403), .A(n2494), .ZN(n2405) );
  or04d0 U4658 ( .A1(n2408), .A2(n2407), .A3(n2406), .A4(n2405), .Z(N6388) );
  aoi22d1 U4659 ( .A1(\storage[10][1] ), .A2(n2491), .B1(\storage[11][1] ), 
        .B2(n2490), .ZN(n2410) );
  aoi22d1 U4660 ( .A1(\storage[8][1] ), .A2(n2493), .B1(\storage[9][1] ), .B2(
        n2492), .ZN(n2409) );
  aoi21d1 U4661 ( .B1(n2410), .B2(n2409), .A(n2481), .ZN(n2420) );
  aoi22d1 U4662 ( .A1(\storage[14][1] ), .A2(n2491), .B1(\storage[15][1] ), 
        .B2(n2490), .ZN(n2412) );
  aoi22d1 U4663 ( .A1(\storage[12][1] ), .A2(n2493), .B1(\storage[13][1] ), 
        .B2(n2492), .ZN(n2411) );
  aoi21d1 U4664 ( .B1(n2412), .B2(n2411), .A(n2484), .ZN(n2419) );
  aoi22d1 U4665 ( .A1(\storage[2][1] ), .A2(n2491), .B1(\storage[3][1] ), .B2(
        n2490), .ZN(n2414) );
  aoi22d1 U4666 ( .A1(\storage[0][1] ), .A2(n2493), .B1(\storage[1][1] ), .B2(
        n2492), .ZN(n2413) );
  aoi21d1 U4667 ( .B1(n2414), .B2(n2413), .A(n2487), .ZN(n2418) );
  aoi22d1 U4668 ( .A1(\storage[6][1] ), .A2(n2491), .B1(\storage[7][1] ), .B2(
        n2490), .ZN(n2416) );
  aoi22d1 U4669 ( .A1(\storage[4][1] ), .A2(n2493), .B1(\storage[5][1] ), .B2(
        n2492), .ZN(n2415) );
  aoi21d1 U4670 ( .B1(n2416), .B2(n2415), .A(n2494), .ZN(n2417) );
  or04d0 U4671 ( .A1(n2420), .A2(n2419), .A3(n2418), .A4(n2417), .Z(N6387) );
  aoi22d1 U4672 ( .A1(\storage[10][2] ), .A2(n2491), .B1(\storage[11][2] ), 
        .B2(n2490), .ZN(n2422) );
  aoi22d1 U4673 ( .A1(\storage[8][2] ), .A2(n2493), .B1(\storage[9][2] ), .B2(
        n2492), .ZN(n2421) );
  aoi21d1 U4674 ( .B1(n2422), .B2(n2421), .A(n2481), .ZN(n2432) );
  aoi22d1 U4675 ( .A1(\storage[14][2] ), .A2(n2491), .B1(\storage[15][2] ), 
        .B2(n2490), .ZN(n2424) );
  aoi22d1 U4676 ( .A1(\storage[12][2] ), .A2(n2493), .B1(\storage[13][2] ), 
        .B2(n2492), .ZN(n2423) );
  aoi21d1 U4677 ( .B1(n2424), .B2(n2423), .A(n2484), .ZN(n2431) );
  aoi22d1 U4678 ( .A1(\storage[2][2] ), .A2(n2491), .B1(\storage[3][2] ), .B2(
        n2490), .ZN(n2426) );
  aoi22d1 U4679 ( .A1(\storage[0][2] ), .A2(n2493), .B1(\storage[1][2] ), .B2(
        n2492), .ZN(n2425) );
  aoi21d1 U4680 ( .B1(n2426), .B2(n2425), .A(n2487), .ZN(n2430) );
  aoi22d1 U4681 ( .A1(\storage[6][2] ), .A2(n2491), .B1(\storage[7][2] ), .B2(
        n2490), .ZN(n2428) );
  aoi22d1 U4682 ( .A1(\storage[4][2] ), .A2(n2493), .B1(\storage[5][2] ), .B2(
        n2492), .ZN(n2427) );
  aoi21d1 U4683 ( .B1(n2428), .B2(n2427), .A(n2494), .ZN(n2429) );
  or04d0 U4684 ( .A1(n2432), .A2(n2431), .A3(n2430), .A4(n2429), .Z(N6386) );
  aoi22d1 U4685 ( .A1(\storage[10][3] ), .A2(n2491), .B1(\storage[11][3] ), 
        .B2(n2490), .ZN(n2434) );
  aoi22d1 U4686 ( .A1(\storage[8][3] ), .A2(n2493), .B1(\storage[9][3] ), .B2(
        n2492), .ZN(n2433) );
  aoi21d1 U4687 ( .B1(n2434), .B2(n2433), .A(n2481), .ZN(n2444) );
  aoi22d1 U4688 ( .A1(\storage[14][3] ), .A2(n2491), .B1(\storage[15][3] ), 
        .B2(n2490), .ZN(n2436) );
  aoi22d1 U4689 ( .A1(\storage[12][3] ), .A2(n2493), .B1(\storage[13][3] ), 
        .B2(n2492), .ZN(n2435) );
  aoi21d1 U4690 ( .B1(n2436), .B2(n2435), .A(n2484), .ZN(n2443) );
  aoi22d1 U4691 ( .A1(\storage[2][3] ), .A2(n2491), .B1(\storage[3][3] ), .B2(
        n2490), .ZN(n2438) );
  aoi22d1 U4692 ( .A1(\storage[0][3] ), .A2(n2493), .B1(\storage[1][3] ), .B2(
        n2492), .ZN(n2437) );
  aoi21d1 U4693 ( .B1(n2438), .B2(n2437), .A(n2487), .ZN(n2442) );
  aoi22d1 U4694 ( .A1(\storage[6][3] ), .A2(n2491), .B1(\storage[7][3] ), .B2(
        n2490), .ZN(n2440) );
  aoi22d1 U4695 ( .A1(\storage[4][3] ), .A2(n2493), .B1(\storage[5][3] ), .B2(
        n2492), .ZN(n2439) );
  aoi21d1 U4696 ( .B1(n2440), .B2(n2439), .A(n2494), .ZN(n2441) );
  or04d0 U4697 ( .A1(n2444), .A2(n2443), .A3(n2442), .A4(n2441), .Z(N6385) );
  aoi22d1 U4698 ( .A1(\storage[10][4] ), .A2(n2491), .B1(\storage[11][4] ), 
        .B2(n2490), .ZN(n2446) );
  aoi22d1 U4699 ( .A1(\storage[8][4] ), .A2(n2493), .B1(\storage[9][4] ), .B2(
        n2492), .ZN(n2445) );
  aoi21d1 U4700 ( .B1(n2446), .B2(n2445), .A(n2481), .ZN(n2456) );
  aoi22d1 U4701 ( .A1(\storage[14][4] ), .A2(n2491), .B1(\storage[15][4] ), 
        .B2(n2490), .ZN(n2448) );
  aoi22d1 U4702 ( .A1(\storage[12][4] ), .A2(n2493), .B1(\storage[13][4] ), 
        .B2(n2492), .ZN(n2447) );
  aoi21d1 U4703 ( .B1(n2448), .B2(n2447), .A(n2484), .ZN(n2455) );
  aoi22d1 U4704 ( .A1(\storage[2][4] ), .A2(n2491), .B1(\storage[3][4] ), .B2(
        n2490), .ZN(n2450) );
  aoi22d1 U4705 ( .A1(\storage[0][4] ), .A2(n2493), .B1(\storage[1][4] ), .B2(
        n2492), .ZN(n2449) );
  aoi21d1 U4706 ( .B1(n2450), .B2(n2449), .A(n2487), .ZN(n2454) );
  aoi22d1 U4707 ( .A1(\storage[6][4] ), .A2(n2491), .B1(\storage[7][4] ), .B2(
        n2490), .ZN(n2452) );
  aoi22d1 U4708 ( .A1(\storage[4][4] ), .A2(n2493), .B1(\storage[5][4] ), .B2(
        n2492), .ZN(n2451) );
  aoi21d1 U4709 ( .B1(n2452), .B2(n2451), .A(n2494), .ZN(n2453) );
  or04d0 U4710 ( .A1(n2456), .A2(n2455), .A3(n2454), .A4(n2453), .Z(N6384) );
  aoi22d1 U4711 ( .A1(\storage[10][5] ), .A2(n2491), .B1(\storage[11][5] ), 
        .B2(n2490), .ZN(n2458) );
  aoi22d1 U4712 ( .A1(\storage[8][5] ), .A2(n2493), .B1(\storage[9][5] ), .B2(
        n2492), .ZN(n2457) );
  aoi21d1 U4713 ( .B1(n2458), .B2(n2457), .A(n2481), .ZN(n2468) );
  aoi22d1 U4714 ( .A1(\storage[14][5] ), .A2(n2491), .B1(\storage[15][5] ), 
        .B2(n2490), .ZN(n2460) );
  aoi22d1 U4715 ( .A1(\storage[12][5] ), .A2(n2493), .B1(\storage[13][5] ), 
        .B2(n2492), .ZN(n2459) );
  aoi21d1 U4716 ( .B1(n2460), .B2(n2459), .A(n2484), .ZN(n2467) );
  aoi22d1 U4717 ( .A1(\storage[2][5] ), .A2(n2491), .B1(\storage[3][5] ), .B2(
        n2490), .ZN(n2462) );
  aoi22d1 U4718 ( .A1(\storage[0][5] ), .A2(n2493), .B1(\storage[1][5] ), .B2(
        n2492), .ZN(n2461) );
  aoi21d1 U4719 ( .B1(n2462), .B2(n2461), .A(n2487), .ZN(n2466) );
  aoi22d1 U4720 ( .A1(\storage[6][5] ), .A2(n2491), .B1(\storage[7][5] ), .B2(
        n2490), .ZN(n2464) );
  aoi22d1 U4721 ( .A1(\storage[4][5] ), .A2(n2493), .B1(\storage[5][5] ), .B2(
        n2492), .ZN(n2463) );
  aoi21d1 U4722 ( .B1(n2464), .B2(n2463), .A(n2494), .ZN(n2465) );
  or04d0 U4723 ( .A1(n2468), .A2(n2467), .A3(n2466), .A4(n2465), .Z(N6383) );
  aoi22d1 U4724 ( .A1(\storage[10][6] ), .A2(n2491), .B1(\storage[11][6] ), 
        .B2(n2490), .ZN(n2470) );
  aoi22d1 U4725 ( .A1(\storage[8][6] ), .A2(n2493), .B1(\storage[9][6] ), .B2(
        n2492), .ZN(n2469) );
  aoi21d1 U4726 ( .B1(n2470), .B2(n2469), .A(n2481), .ZN(n2480) );
  aoi22d1 U4727 ( .A1(\storage[14][6] ), .A2(n2491), .B1(\storage[15][6] ), 
        .B2(n2490), .ZN(n2472) );
  aoi22d1 U4728 ( .A1(\storage[12][6] ), .A2(n2493), .B1(\storage[13][6] ), 
        .B2(n2492), .ZN(n2471) );
  aoi21d1 U4729 ( .B1(n2472), .B2(n2471), .A(n2484), .ZN(n2479) );
  aoi22d1 U4730 ( .A1(\storage[2][6] ), .A2(n2491), .B1(\storage[3][6] ), .B2(
        n2490), .ZN(n2474) );
  aoi22d1 U4731 ( .A1(\storage[0][6] ), .A2(n2493), .B1(\storage[1][6] ), .B2(
        n2492), .ZN(n2473) );
  aoi21d1 U4732 ( .B1(n2474), .B2(n2473), .A(n2487), .ZN(n2478) );
  aoi22d1 U4733 ( .A1(\storage[6][6] ), .A2(n2491), .B1(\storage[7][6] ), .B2(
        n2490), .ZN(n2476) );
  aoi22d1 U4734 ( .A1(\storage[4][6] ), .A2(n2493), .B1(\storage[5][6] ), .B2(
        n2492), .ZN(n2475) );
  aoi21d1 U4735 ( .B1(n2476), .B2(n2475), .A(n2494), .ZN(n2477) );
  or04d0 U4736 ( .A1(n2480), .A2(n2479), .A3(n2478), .A4(n2477), .Z(N6382) );
  aoi22d1 U4737 ( .A1(\storage[10][7] ), .A2(n2491), .B1(\storage[11][7] ), 
        .B2(n2490), .ZN(n2483) );
  aoi22d1 U4738 ( .A1(\storage[8][7] ), .A2(n2493), .B1(\storage[9][7] ), .B2(
        n2492), .ZN(n2482) );
  aoi21d1 U4739 ( .B1(n2483), .B2(n2482), .A(n2481), .ZN(n2500) );
  aoi22d1 U4740 ( .A1(\storage[14][7] ), .A2(n2491), .B1(\storage[15][7] ), 
        .B2(n2490), .ZN(n2486) );
  aoi22d1 U4741 ( .A1(\storage[12][7] ), .A2(n2493), .B1(\storage[13][7] ), 
        .B2(n2492), .ZN(n2485) );
  aoi21d1 U4742 ( .B1(n2486), .B2(n2485), .A(n2484), .ZN(n2499) );
  aoi22d1 U4743 ( .A1(\storage[2][7] ), .A2(n2491), .B1(\storage[3][7] ), .B2(
        n2490), .ZN(n2489) );
  aoi22d1 U4744 ( .A1(\storage[0][7] ), .A2(n2493), .B1(\storage[1][7] ), .B2(
        n2492), .ZN(n2488) );
  aoi21d1 U4745 ( .B1(n2489), .B2(n2488), .A(n2487), .ZN(n2498) );
  aoi22d1 U4746 ( .A1(\storage[6][7] ), .A2(n2491), .B1(\storage[7][7] ), .B2(
        n2490), .ZN(n2496) );
  aoi22d1 U4747 ( .A1(\storage[4][7] ), .A2(n2493), .B1(\storage[5][7] ), .B2(
        n2492), .ZN(n2495) );
  aoi21d1 U4748 ( .B1(n2496), .B2(n2495), .A(n2494), .ZN(n2497) );
  or04d0 U4749 ( .A1(n2500), .A2(n2499), .A3(n2498), .A4(n2497), .Z(N6381) );
  inv0d0 U4750 ( .I(N771), .ZN(n2501) );
  nr02d0 U4751 ( .A1(n2501), .A2(N770), .ZN(n2599) );
  inv0d0 U4752 ( .I(N770), .ZN(n2502) );
  aoi22d1 U4753 ( .A1(\storage_1[10][0] ), .A2(n197), .B1(\storage_1[11][0] ), 
        .B2(n2598), .ZN(n2504) );
  nr02d0 U4754 ( .A1(N770), .A2(N771), .ZN(n2601) );
  aoi22d1 U4755 ( .A1(\storage_1[8][0] ), .A2(n200), .B1(\storage_1[9][0] ), 
        .B2(n2600), .ZN(n2503) );
  inv0d0 U4756 ( .I(N772), .ZN(n2507) );
  nd02d0 U4757 ( .A1(N773), .A2(n2507), .ZN(n2589) );
  aoi21d1 U4758 ( .B1(n2504), .B2(n2503), .A(n2589), .ZN(n2516) );
  aoi22d1 U4759 ( .A1(\storage_1[14][0] ), .A2(n197), .B1(\storage_1[15][0] ), 
        .B2(n2598), .ZN(n2506) );
  aoi22d1 U4760 ( .A1(\storage_1[12][0] ), .A2(n200), .B1(\storage_1[13][0] ), 
        .B2(n2600), .ZN(n2505) );
  nd02d0 U4761 ( .A1(N773), .A2(N772), .ZN(n2592) );
  aoi21d1 U4762 ( .B1(n2506), .B2(n2505), .A(n2592), .ZN(n2515) );
  aoi22d1 U4763 ( .A1(\storage_1[2][0] ), .A2(n197), .B1(\storage_1[3][0] ), 
        .B2(n2598), .ZN(n2509) );
  aoi22d1 U4764 ( .A1(\storage_1[0][0] ), .A2(n200), .B1(\storage_1[1][0] ), 
        .B2(n2600), .ZN(n2508) );
  inv0d0 U4765 ( .I(N773), .ZN(n2510) );
  nd02d0 U4766 ( .A1(n2507), .A2(n2510), .ZN(n2595) );
  aoi21d1 U4767 ( .B1(n2509), .B2(n2508), .A(n2595), .ZN(n2514) );
  aoi22d1 U4768 ( .A1(\storage_1[6][0] ), .A2(n197), .B1(\storage_1[7][0] ), 
        .B2(n2598), .ZN(n2512) );
  aoi22d1 U4769 ( .A1(\storage_1[4][0] ), .A2(n200), .B1(\storage_1[5][0] ), 
        .B2(n2600), .ZN(n2511) );
  nd02d0 U4770 ( .A1(N772), .A2(n2510), .ZN(n2602) );
  aoi21d1 U4771 ( .B1(n2512), .B2(n2511), .A(n2602), .ZN(n2513) );
  or04d0 U4772 ( .A1(n2516), .A2(n2515), .A3(n2514), .A4(n2513), .Z(N6429) );
  aoi22d1 U4773 ( .A1(\storage_1[10][1] ), .A2(n197), .B1(\storage_1[11][1] ), 
        .B2(n2598), .ZN(n2518) );
  aoi22d1 U4774 ( .A1(\storage_1[8][1] ), .A2(n200), .B1(\storage_1[9][1] ), 
        .B2(n2600), .ZN(n2517) );
  aoi21d1 U4775 ( .B1(n2518), .B2(n2517), .A(n2589), .ZN(n2528) );
  aoi22d1 U4776 ( .A1(\storage_1[14][1] ), .A2(n197), .B1(\storage_1[15][1] ), 
        .B2(n2598), .ZN(n2520) );
  aoi22d1 U4777 ( .A1(\storage_1[12][1] ), .A2(n200), .B1(\storage_1[13][1] ), 
        .B2(n2600), .ZN(n2519) );
  aoi21d1 U4778 ( .B1(n2520), .B2(n2519), .A(n2592), .ZN(n2527) );
  aoi22d1 U4779 ( .A1(\storage_1[2][1] ), .A2(n197), .B1(\storage_1[3][1] ), 
        .B2(n2598), .ZN(n2522) );
  aoi22d1 U4780 ( .A1(\storage_1[0][1] ), .A2(n200), .B1(\storage_1[1][1] ), 
        .B2(n2600), .ZN(n2521) );
  aoi21d1 U4781 ( .B1(n2522), .B2(n2521), .A(n2595), .ZN(n2526) );
  aoi22d1 U4782 ( .A1(\storage_1[6][1] ), .A2(n197), .B1(\storage_1[7][1] ), 
        .B2(n2598), .ZN(n2524) );
  aoi22d1 U4783 ( .A1(\storage_1[4][1] ), .A2(n200), .B1(\storage_1[5][1] ), 
        .B2(n2600), .ZN(n2523) );
  aoi21d1 U4784 ( .B1(n2524), .B2(n2523), .A(n2602), .ZN(n2525) );
  or04d0 U4785 ( .A1(n2528), .A2(n2527), .A3(n2526), .A4(n2525), .Z(N6428) );
  aoi22d1 U4786 ( .A1(\storage_1[10][2] ), .A2(n197), .B1(\storage_1[11][2] ), 
        .B2(n2598), .ZN(n2530) );
  aoi22d1 U4787 ( .A1(\storage_1[8][2] ), .A2(n200), .B1(\storage_1[9][2] ), 
        .B2(n2600), .ZN(n2529) );
  aoi21d1 U4788 ( .B1(n2530), .B2(n2529), .A(n2589), .ZN(n2540) );
  aoi22d1 U4789 ( .A1(\storage_1[14][2] ), .A2(n197), .B1(\storage_1[15][2] ), 
        .B2(n2598), .ZN(n2532) );
  aoi22d1 U4790 ( .A1(\storage_1[12][2] ), .A2(n200), .B1(\storage_1[13][2] ), 
        .B2(n2600), .ZN(n2531) );
  aoi21d1 U4791 ( .B1(n2532), .B2(n2531), .A(n2592), .ZN(n2539) );
  aoi22d1 U4792 ( .A1(\storage_1[2][2] ), .A2(n197), .B1(\storage_1[3][2] ), 
        .B2(n2598), .ZN(n2534) );
  aoi22d1 U4793 ( .A1(\storage_1[0][2] ), .A2(n200), .B1(\storage_1[1][2] ), 
        .B2(n2600), .ZN(n2533) );
  aoi21d1 U4794 ( .B1(n2534), .B2(n2533), .A(n2595), .ZN(n2538) );
  aoi22d1 U4795 ( .A1(\storage_1[6][2] ), .A2(n197), .B1(\storage_1[7][2] ), 
        .B2(n2598), .ZN(n2536) );
  aoi22d1 U4796 ( .A1(\storage_1[4][2] ), .A2(n200), .B1(\storage_1[5][2] ), 
        .B2(n2600), .ZN(n2535) );
  aoi21d1 U4797 ( .B1(n2536), .B2(n2535), .A(n2602), .ZN(n2537) );
  or04d0 U4798 ( .A1(n2540), .A2(n2539), .A3(n2538), .A4(n2537), .Z(N6427) );
  aoi22d1 U4799 ( .A1(\storage_1[10][3] ), .A2(n197), .B1(\storage_1[11][3] ), 
        .B2(n2598), .ZN(n2542) );
  aoi22d1 U4800 ( .A1(\storage_1[8][3] ), .A2(n200), .B1(\storage_1[9][3] ), 
        .B2(n2600), .ZN(n2541) );
  aoi21d1 U4801 ( .B1(n2542), .B2(n2541), .A(n2589), .ZN(n2552) );
  aoi22d1 U4802 ( .A1(\storage_1[14][3] ), .A2(n197), .B1(\storage_1[15][3] ), 
        .B2(n2598), .ZN(n2544) );
  aoi22d1 U4803 ( .A1(\storage_1[12][3] ), .A2(n200), .B1(\storage_1[13][3] ), 
        .B2(n2600), .ZN(n2543) );
  aoi21d1 U4804 ( .B1(n2544), .B2(n2543), .A(n2592), .ZN(n2551) );
  aoi22d1 U4805 ( .A1(\storage_1[2][3] ), .A2(n197), .B1(\storage_1[3][3] ), 
        .B2(n2598), .ZN(n2546) );
  aoi22d1 U4806 ( .A1(\storage_1[0][3] ), .A2(n200), .B1(\storage_1[1][3] ), 
        .B2(n2600), .ZN(n2545) );
  aoi21d1 U4807 ( .B1(n2546), .B2(n2545), .A(n2595), .ZN(n2550) );
  aoi22d1 U4808 ( .A1(\storage_1[6][3] ), .A2(n197), .B1(\storage_1[7][3] ), 
        .B2(n2598), .ZN(n2548) );
  aoi22d1 U4809 ( .A1(\storage_1[4][3] ), .A2(n200), .B1(\storage_1[5][3] ), 
        .B2(n2600), .ZN(n2547) );
  aoi21d1 U4810 ( .B1(n2548), .B2(n2547), .A(n2602), .ZN(n2549) );
  or04d0 U4811 ( .A1(n2552), .A2(n2551), .A3(n2550), .A4(n2549), .Z(N6426) );
  aoi22d1 U4812 ( .A1(\storage_1[10][4] ), .A2(n198), .B1(\storage_1[11][4] ), 
        .B2(n2598), .ZN(n2554) );
  aoi22d1 U4813 ( .A1(\storage_1[8][4] ), .A2(n201), .B1(\storage_1[9][4] ), 
        .B2(n2600), .ZN(n2553) );
  aoi21d1 U4814 ( .B1(n2554), .B2(n2553), .A(n2589), .ZN(n2564) );
  aoi22d1 U4815 ( .A1(\storage_1[14][4] ), .A2(n198), .B1(\storage_1[15][4] ), 
        .B2(n2598), .ZN(n2556) );
  aoi22d1 U4816 ( .A1(\storage_1[12][4] ), .A2(n201), .B1(\storage_1[13][4] ), 
        .B2(n2600), .ZN(n2555) );
  aoi21d1 U4817 ( .B1(n2556), .B2(n2555), .A(n2592), .ZN(n2563) );
  aoi22d1 U4818 ( .A1(\storage_1[2][4] ), .A2(n198), .B1(\storage_1[3][4] ), 
        .B2(n2598), .ZN(n2558) );
  aoi22d1 U4819 ( .A1(\storage_1[0][4] ), .A2(n201), .B1(\storage_1[1][4] ), 
        .B2(n2600), .ZN(n2557) );
  aoi21d1 U4820 ( .B1(n2558), .B2(n2557), .A(n2595), .ZN(n2562) );
  aoi22d1 U4821 ( .A1(\storage_1[6][4] ), .A2(n198), .B1(\storage_1[7][4] ), 
        .B2(n2598), .ZN(n2560) );
  aoi22d1 U4822 ( .A1(\storage_1[4][4] ), .A2(n201), .B1(\storage_1[5][4] ), 
        .B2(n2600), .ZN(n2559) );
  aoi21d1 U4823 ( .B1(n2560), .B2(n2559), .A(n2602), .ZN(n2561) );
  or04d0 U4824 ( .A1(n2564), .A2(n2563), .A3(n2562), .A4(n2561), .Z(N6425) );
  aoi22d1 U4825 ( .A1(\storage_1[10][5] ), .A2(n198), .B1(\storage_1[11][5] ), 
        .B2(n2598), .ZN(n2566) );
  aoi22d1 U4826 ( .A1(\storage_1[8][5] ), .A2(n201), .B1(\storage_1[9][5] ), 
        .B2(n2600), .ZN(n2565) );
  aoi21d1 U4827 ( .B1(n2566), .B2(n2565), .A(n2589), .ZN(n2576) );
  aoi22d1 U4828 ( .A1(\storage_1[14][5] ), .A2(n198), .B1(\storage_1[15][5] ), 
        .B2(n2598), .ZN(n2568) );
  aoi22d1 U4829 ( .A1(\storage_1[12][5] ), .A2(n201), .B1(\storage_1[13][5] ), 
        .B2(n2600), .ZN(n2567) );
  aoi21d1 U4830 ( .B1(n2568), .B2(n2567), .A(n2592), .ZN(n2575) );
  aoi22d1 U4831 ( .A1(\storage_1[2][5] ), .A2(n198), .B1(\storage_1[3][5] ), 
        .B2(n2598), .ZN(n2570) );
  aoi22d1 U4832 ( .A1(\storage_1[0][5] ), .A2(n201), .B1(\storage_1[1][5] ), 
        .B2(n2600), .ZN(n2569) );
  aoi21d1 U4833 ( .B1(n2570), .B2(n2569), .A(n2595), .ZN(n2574) );
  aoi22d1 U4834 ( .A1(\storage_1[6][5] ), .A2(n198), .B1(\storage_1[7][5] ), 
        .B2(n2598), .ZN(n2572) );
  aoi22d1 U4835 ( .A1(\storage_1[4][5] ), .A2(n201), .B1(\storage_1[5][5] ), 
        .B2(n2600), .ZN(n2571) );
  aoi21d1 U4836 ( .B1(n2572), .B2(n2571), .A(n2602), .ZN(n2573) );
  or04d0 U4837 ( .A1(n2576), .A2(n2575), .A3(n2574), .A4(n2573), .Z(N6424) );
  aoi22d1 U4838 ( .A1(\storage_1[10][6] ), .A2(n198), .B1(\storage_1[11][6] ), 
        .B2(n2598), .ZN(n2578) );
  aoi22d1 U4839 ( .A1(\storage_1[8][6] ), .A2(n201), .B1(\storage_1[9][6] ), 
        .B2(n2600), .ZN(n2577) );
  aoi21d1 U4840 ( .B1(n2578), .B2(n2577), .A(n2589), .ZN(n2588) );
  aoi22d1 U4841 ( .A1(\storage_1[14][6] ), .A2(n198), .B1(\storage_1[15][6] ), 
        .B2(n2598), .ZN(n2580) );
  aoi22d1 U4842 ( .A1(\storage_1[12][6] ), .A2(n201), .B1(\storage_1[13][6] ), 
        .B2(n2600), .ZN(n2579) );
  aoi21d1 U4843 ( .B1(n2580), .B2(n2579), .A(n2592), .ZN(n2587) );
  aoi22d1 U4844 ( .A1(\storage_1[2][6] ), .A2(n198), .B1(\storage_1[3][6] ), 
        .B2(n2598), .ZN(n2582) );
  aoi22d1 U4845 ( .A1(\storage_1[0][6] ), .A2(n201), .B1(\storage_1[1][6] ), 
        .B2(n2600), .ZN(n2581) );
  aoi21d1 U4846 ( .B1(n2582), .B2(n2581), .A(n2595), .ZN(n2586) );
  aoi22d1 U4847 ( .A1(\storage_1[6][6] ), .A2(n198), .B1(\storage_1[7][6] ), 
        .B2(n2598), .ZN(n2584) );
  aoi22d1 U4848 ( .A1(\storage_1[4][6] ), .A2(n201), .B1(\storage_1[5][6] ), 
        .B2(n2600), .ZN(n2583) );
  aoi21d1 U4849 ( .B1(n2584), .B2(n2583), .A(n2602), .ZN(n2585) );
  or04d0 U4850 ( .A1(n2588), .A2(n2587), .A3(n2586), .A4(n2585), .Z(N6423) );
  aoi22d1 U4851 ( .A1(\storage_1[10][7] ), .A2(n198), .B1(\storage_1[11][7] ), 
        .B2(n2598), .ZN(n2591) );
  aoi22d1 U4852 ( .A1(\storage_1[8][7] ), .A2(n201), .B1(\storage_1[9][7] ), 
        .B2(n2600), .ZN(n2590) );
  aoi21d1 U4853 ( .B1(n2591), .B2(n2590), .A(n2589), .ZN(n2608) );
  aoi22d1 U4854 ( .A1(\storage_1[14][7] ), .A2(n198), .B1(\storage_1[15][7] ), 
        .B2(n2598), .ZN(n2594) );
  aoi22d1 U4855 ( .A1(\storage_1[12][7] ), .A2(n201), .B1(\storage_1[13][7] ), 
        .B2(n2600), .ZN(n2593) );
  aoi21d1 U4856 ( .B1(n2594), .B2(n2593), .A(n2592), .ZN(n2607) );
  aoi22d1 U4857 ( .A1(\storage_1[2][7] ), .A2(n198), .B1(\storage_1[3][7] ), 
        .B2(n2598), .ZN(n2597) );
  aoi22d1 U4858 ( .A1(\storage_1[0][7] ), .A2(n201), .B1(\storage_1[1][7] ), 
        .B2(n2600), .ZN(n2596) );
  aoi21d1 U4859 ( .B1(n2597), .B2(n2596), .A(n2595), .ZN(n2606) );
  aoi22d1 U4860 ( .A1(\storage_1[6][7] ), .A2(n198), .B1(\storage_1[7][7] ), 
        .B2(n2598), .ZN(n2604) );
  aoi22d1 U4861 ( .A1(\storage_1[4][7] ), .A2(n201), .B1(\storage_1[5][7] ), 
        .B2(n2600), .ZN(n2603) );
  aoi21d1 U4862 ( .B1(n2604), .B2(n2603), .A(n2602), .ZN(n2605) );
  or04d0 U4863 ( .A1(n2608), .A2(n2607), .A3(n2606), .A4(n2605), .Z(N6422) );
  inv0d0 U4864 ( .I(dbg_uart_length[0]), .ZN(N1932) );
  nd12d0 U4865 ( .A1(dbg_uart_length[1]), .A2(N1932), .ZN(n2609) );
  oaim21d1 U4866 ( .B1(dbg_uart_length[0]), .B2(dbg_uart_length[1]), .A(n2609), 
        .ZN(N1933) );
  or02d0 U4867 ( .A1(n2609), .A2(dbg_uart_length[2]), .Z(n2610) );
  oaim21d1 U4868 ( .B1(n2609), .B2(dbg_uart_length[2]), .A(n2610), .ZN(N1934)
         );
  or02d0 U4869 ( .A1(n2610), .A2(dbg_uart_length[3]), .Z(n2611) );
  oaim21d1 U4870 ( .B1(n2610), .B2(dbg_uart_length[3]), .A(n2611), .ZN(N1935)
         );
  or02d0 U4871 ( .A1(n2611), .A2(dbg_uart_length[4]), .Z(n2612) );
  oaim21d1 U4872 ( .B1(n2611), .B2(dbg_uart_length[4]), .A(n2612), .ZN(N1936)
         );
  nr02d0 U4873 ( .A1(n2612), .A2(dbg_uart_length[5]), .ZN(n2613) );
  inv0d0 U4874 ( .I(n2613), .ZN(n2614) );
  oaim21d1 U4875 ( .B1(n2612), .B2(dbg_uart_length[5]), .A(n2614), .ZN(N1937)
         );
  xr02d1 U4876 ( .A1(dbg_uart_length[6]), .A2(n2613), .Z(N1938) );
  nr02d0 U4877 ( .A1(dbg_uart_length[6]), .A2(n2614), .ZN(n2615) );
  xr02d1 U4878 ( .A1(dbg_uart_length[7]), .A2(n2615), .Z(N1939) );
  inv0d0 U4879 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[0]), .ZN(
        \sub_1977/B_not[0] ) );
  inv0d0 U4880 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[1]), .ZN(
        \sub_1977/B_not[1] ) );
  inv0d0 U4881 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[2]), .ZN(
        \sub_1977/B_not[2] ) );
  inv0d0 U4882 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[3]), .ZN(
        \sub_1977/B_not[3] ) );
  xn02d1 U4883 ( .A1(\sub_1977/B_not[0] ), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[0]), .ZN(N848) );
  nr02d2 U4884 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[0]), .A2(
        \sub_1977/B_not[0] ), .ZN(n2616) );
  inv0d1 U4885 ( .I(n2616), .ZN(\sub_1977/carry[1] ) );
  xn02d1 U4886 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[7]), .A2(
        \sub_1977/carry[7] ), .ZN(N855) );
  xn02d1 U4887 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[6]), .A2(
        \sub_1977/carry[6] ), .ZN(N854) );
  nr02d2 U4888 ( .A1(\sub_1977/carry[6] ), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[6]), .ZN(n2617) );
  inv0d1 U4889 ( .I(n2617), .ZN(\sub_1977/carry[7] ) );
  xn02d1 U4890 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[5]), .A2(
        \sub_1977/carry[5] ), .ZN(N853) );
  nr02d2 U4891 ( .A1(\sub_1977/carry[5] ), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[5]), .ZN(n2618) );
  inv0d1 U4892 ( .I(n2618), .ZN(\sub_1977/carry[6] ) );
  xn02d1 U4893 ( .A1(mgmtsoc_litespisdrphycore_sr_cnt[4]), .A2(
        \sub_1977/carry[4] ), .ZN(N852) );
  nr02d2 U4894 ( .A1(\sub_1977/carry[4] ), .A2(
        mgmtsoc_litespisdrphycore_sr_cnt[4]), .ZN(n2619) );
  inv0d1 U4895 ( .I(n2619), .ZN(\sub_1977/carry[5] ) );
  inv0d0 U4896 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[0]), .ZN(
        \sub_1986/B_not[0] ) );
  inv0d0 U4897 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[1]), .ZN(
        \sub_1986/B_not[1] ) );
  inv0d0 U4898 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[2]), .ZN(
        \sub_1986/B_not[2] ) );
  inv0d0 U4899 ( .I(mgmtsoc_litespisdrphycore_sink_payload_width[3]), .ZN(
        \sub_1986/B_not[3] ) );
  inv0d0 U4900 ( .I(\sub_1986/carry[6] ), .ZN(N873) );
  xn02d1 U4901 ( .A1(\sub_1986/B_not[0] ), .A2(n309), .ZN(N867) );
  nr02d2 U4902 ( .A1(n309), .A2(\sub_1986/B_not[0] ), .ZN(n2620) );
  inv0d1 U4903 ( .I(n2620), .ZN(\sub_1986/carry[1] ) );
  xn02d1 U4904 ( .A1(mgmtsoc_litespisdrphycore_sink_payload_len[5]), .A2(
        \sub_1986/carry[5] ), .ZN(N872) );
  nr02d2 U4905 ( .A1(\sub_1986/carry[5] ), .A2(
        mgmtsoc_litespisdrphycore_sink_payload_len[5]), .ZN(n2621) );
  inv0d1 U4906 ( .I(n2621), .ZN(\sub_1986/carry[6] ) );
  xn02d1 U4907 ( .A1(mgmtsoc_litespisdrphycore_sink_payload_len[4]), .A2(
        \sub_1986/carry[4] ), .ZN(N871) );
  nr02d2 U4908 ( .A1(\sub_1986/carry[4] ), .A2(
        mgmtsoc_litespisdrphycore_sink_payload_len[4]), .ZN(n2622) );
  inv0d1 U4909 ( .I(n2622), .ZN(\sub_1986/carry[5] ) );
  inv0d0 U4910 ( .I(spi_master_length0[0]), .ZN(N1663) );
  nd12d0 U4911 ( .A1(spi_master_length0[1]), .A2(N1663), .ZN(n2623) );
  oaim21d1 U4912 ( .B1(spi_master_length0[0]), .B2(spi_master_length0[1]), .A(
        n2623), .ZN(N1664) );
  or02d0 U4913 ( .A1(n2623), .A2(spi_master_length0[2]), .Z(n2624) );
  oaim21d1 U4914 ( .B1(n2623), .B2(spi_master_length0[2]), .A(n2624), .ZN(
        N1665) );
  or02d0 U4915 ( .A1(n2624), .A2(spi_master_length0[3]), .Z(n2625) );
  oaim21d1 U4916 ( .B1(n2624), .B2(spi_master_length0[3]), .A(n2625), .ZN(
        N1666) );
  or02d0 U4917 ( .A1(n2625), .A2(spi_master_length0[4]), .Z(n2626) );
  oaim21d1 U4918 ( .B1(n2625), .B2(spi_master_length0[4]), .A(n2626), .ZN(
        N1667) );
  nr02d0 U4919 ( .A1(n2626), .A2(spi_master_length0[5]), .ZN(n2627) );
  inv0d0 U4920 ( .I(n2627), .ZN(n2628) );
  oaim21d1 U4921 ( .B1(n2626), .B2(spi_master_length0[5]), .A(n2628), .ZN(
        N1668) );
  xr02d1 U4922 ( .A1(spi_master_length0[6]), .A2(n2627), .Z(N1669) );
  nr02d0 U4923 ( .A1(spi_master_length0[6]), .A2(n2628), .ZN(n2629) );
  xr02d1 U4924 ( .A1(spi_master_length0[7]), .A2(n2629), .Z(N1670) );
  inv0d0 U4925 ( .I(mgmtsoc_litespisdrphycore_sink_payload_len[1]), .ZN(
        \sub_6810/B_not[1] ) );
  inv0d0 U4926 ( .I(mgmtsoc_litespisdrphycore_sink_payload_len[2]), .ZN(
        \sub_6810/B_not[2] ) );
  inv0d0 U4927 ( .I(mgmtsoc_litespisdrphycore_sink_payload_len[3]), .ZN(
        \sub_6810/B_not[3] ) );
  inv0d0 U4928 ( .I(mgmtsoc_litespisdrphycore_sink_payload_len[4]), .ZN(
        \sub_6810/B_not[4] ) );
  inv0d0 U4929 ( .I(mgmtsoc_litespisdrphycore_sink_payload_len[5]), .ZN(
        \sub_6810/B_not[5] ) );
  inv0d0 U4930 ( .I(n309), .ZN(\sub_6810/carry[1] ) );
  inv0d1 U4931 ( .I(n2630), .ZN(\sub_6810/carry[2] ) );
  nd02d1 U4932 ( .A1(\sub_6810/B_not[1] ), .A2(\sub_6810/carry[1] ), .ZN(n2630) );
  inv0d1 U4933 ( .I(n2631), .ZN(\sub_6810/carry[3] ) );
  nd02d1 U4934 ( .A1(\sub_6810/B_not[2] ), .A2(\sub_6810/carry[2] ), .ZN(n2631) );
  xr02d1 U4935 ( .A1(\sub_6810/B_not[2] ), .A2(\sub_6810/carry[2] ), .Z(N3238)
         );
  inv0d1 U4936 ( .I(n2632), .ZN(\sub_6810/carry[4] ) );
  nd02d1 U4937 ( .A1(\sub_6810/B_not[3] ), .A2(\sub_6810/carry[3] ), .ZN(n2632) );
  xr02d1 U4938 ( .A1(\sub_6810/B_not[3] ), .A2(\sub_6810/carry[3] ), .Z(N3239)
         );
  inv0d1 U4939 ( .I(n2633), .ZN(\sub_6810/carry[5] ) );
  nd02d1 U4940 ( .A1(\sub_6810/B_not[4] ), .A2(\sub_6810/carry[4] ), .ZN(n2633) );
  xr02d1 U4941 ( .A1(\sub_6810/B_not[4] ), .A2(\sub_6810/carry[4] ), .Z(N3240)
         );
  xn02d1 U4942 ( .A1(\sub_6810/B_not[5] ), .A2(\sub_6810/carry[5] ), .ZN(N3241) );
  inv0d0 U4943 ( .I(mgmtsoc_litespimmap_count[0]), .ZN(N3466) );
  or02d0 U4944 ( .A1(mgmtsoc_litespimmap_count[1]), .A2(
        mgmtsoc_litespimmap_count[0]), .Z(n2634) );
  oaim21d1 U4945 ( .B1(mgmtsoc_litespimmap_count[0]), .B2(
        mgmtsoc_litespimmap_count[1]), .A(n2634), .ZN(N3467) );
  or02d0 U4946 ( .A1(n2634), .A2(mgmtsoc_litespimmap_count[2]), .Z(n2635) );
  oaim21d1 U4947 ( .B1(n2634), .B2(mgmtsoc_litespimmap_count[2]), .A(n2635), 
        .ZN(N3468) );
  or02d0 U4948 ( .A1(n2635), .A2(mgmtsoc_litespimmap_count[3]), .Z(n2636) );
  oaim21d1 U4949 ( .B1(n2635), .B2(mgmtsoc_litespimmap_count[3]), .A(n2636), 
        .ZN(N3469) );
  or02d0 U4950 ( .A1(n2636), .A2(mgmtsoc_litespimmap_count[4]), .Z(n2637) );
  oaim21d1 U4951 ( .B1(n2636), .B2(mgmtsoc_litespimmap_count[4]), .A(n2637), 
        .ZN(N3470) );
  nr02d0 U4952 ( .A1(n2637), .A2(mgmtsoc_litespimmap_count[5]), .ZN(n2639) );
  aor21d1 U4953 ( .B1(n2637), .B2(mgmtsoc_litespimmap_count[5]), .A(n2639), 
        .Z(N3471) );
  inv0d0 U4954 ( .I(mgmtsoc_litespimmap_count[6]), .ZN(n2638) );
  nd02d0 U4955 ( .A1(n2639), .A2(n2638), .ZN(n2640) );
  oai21d1 U4956 ( .B1(n2639), .B2(n2638), .A(n2640), .ZN(N3472) );
  xn02d1 U4957 ( .A1(mgmtsoc_litespimmap_count[7]), .A2(n2640), .ZN(N3473) );
  nr02d0 U4958 ( .A1(mgmtsoc_litespimmap_count[7]), .A2(n2640), .ZN(n2641) );
  xr02d1 U4959 ( .A1(mgmtsoc_litespimmap_count[8]), .A2(n2641), .Z(N3474) );
  inv0d0 U4960 ( .I(uart_tx_fifo_level0[0]), .ZN(N3694) );
  xr02d1 U4961 ( .A1(\add_7003/carry[4] ), .A2(uart_tx_fifo_level0[4]), .Z(
        N3698) );
  inv0d0 U4962 ( .I(uart_tx_fifo_level0[0]), .ZN(N3700) );
  nr02d0 U4963 ( .A1(uart_tx_fifo_level0[1]), .A2(uart_tx_fifo_level0[0]), 
        .ZN(n2643) );
  aor21d1 U4964 ( .B1(uart_tx_fifo_level0[0]), .B2(uart_tx_fifo_level0[1]), 
        .A(n2643), .Z(N3701) );
  inv0d0 U4965 ( .I(uart_tx_fifo_level0[2]), .ZN(n2642) );
  nd02d0 U4966 ( .A1(n2643), .A2(n2642), .ZN(n2644) );
  oai21d1 U4967 ( .B1(n2643), .B2(n2642), .A(n2644), .ZN(N3702) );
  xn02d1 U4968 ( .A1(uart_tx_fifo_level0[3]), .A2(n2644), .ZN(N3703) );
  nr02d0 U4969 ( .A1(uart_tx_fifo_level0[3]), .A2(n2644), .ZN(n2645) );
  xr02d1 U4970 ( .A1(uart_tx_fifo_level0[4]), .A2(n2645), .Z(N3704) );
  inv0d0 U4971 ( .I(uart_rx_fifo_level0[0]), .ZN(N3727) );
  xr02d1 U4972 ( .A1(\add_7025/carry[4] ), .A2(uart_rx_fifo_level0[4]), .Z(
        N3731) );
  inv0d0 U4973 ( .I(uart_rx_fifo_level0[0]), .ZN(N3733) );
  nr02d0 U4974 ( .A1(uart_rx_fifo_level0[1]), .A2(uart_rx_fifo_level0[0]), 
        .ZN(n2647) );
  aor21d1 U4975 ( .B1(uart_rx_fifo_level0[0]), .B2(uart_rx_fifo_level0[1]), 
        .A(n2647), .Z(N3734) );
  inv0d0 U4976 ( .I(uart_rx_fifo_level0[2]), .ZN(n2646) );
  nd02d0 U4977 ( .A1(n2647), .A2(n2646), .ZN(n2648) );
  oai21d1 U4978 ( .B1(n2647), .B2(n2646), .A(n2648), .ZN(N3735) );
  xn02d1 U4979 ( .A1(uart_rx_fifo_level0[3]), .A2(n2648), .ZN(N3736) );
  nr02d0 U4980 ( .A1(uart_rx_fifo_level0[3]), .A2(n2648), .ZN(n2649) );
  xr02d1 U4981 ( .A1(uart_rx_fifo_level0[4]), .A2(n2649), .Z(N3737) );
  inv0d0 U4982 ( .I(dbg_uart_words_count[0]), .ZN(n2652) );
  nr02d0 U4983 ( .A1(n2652), .A2(N1932), .ZN(n2651) );
  inv0d0 U4984 ( .I(N1933), .ZN(n2650) );
  oai22d1 U4985 ( .A1(dbg_uart_words_count[1]), .A2(n2651), .B1(n2651), .B2(
        n2650), .ZN(n2664) );
  an02d0 U4986 ( .A1(N1932), .A2(n2652), .Z(n2654) );
  inv0d0 U4987 ( .I(dbg_uart_words_count[1]), .ZN(n2653) );
  oai22d1 U4988 ( .A1(n2654), .A2(n2653), .B1(N1933), .B2(n2654), .ZN(n2663)
         );
  xr02d1 U4989 ( .A1(N1939), .A2(dbg_uart_words_count[7]), .Z(n2656) );
  xr02d1 U4990 ( .A1(N1934), .A2(dbg_uart_words_count[2]), .Z(n2655) );
  nr02d0 U4991 ( .A1(n2656), .A2(n2655), .ZN(n2662) );
  xr02d1 U4992 ( .A1(N1935), .A2(dbg_uart_words_count[3]), .Z(n2660) );
  xr02d1 U4993 ( .A1(N1936), .A2(dbg_uart_words_count[4]), .Z(n2659) );
  xr02d1 U4994 ( .A1(N1937), .A2(dbg_uart_words_count[5]), .Z(n2658) );
  xr02d1 U4995 ( .A1(N1938), .A2(dbg_uart_words_count[6]), .Z(n2657) );
  nr04d0 U4996 ( .A1(n2660), .A2(n2659), .A3(n2658), .A4(n2657), .ZN(n2661) );
  an04d0 U4997 ( .A1(n2664), .A2(n2663), .A3(n2662), .A4(n2661), .Z(N1940) );
  xr02d1 U4998 ( .A1(N1632), .A2(spi_master_clk_divider1[11]), .Z(n2668) );
  xr02d1 U5032 ( .A1(N1633), .A2(spi_master_clk_divider1[12]), .Z(n2667) );
  xr02d1 U5033 ( .A1(N1634), .A2(spi_master_clk_divider1[13]), .Z(n2666) );
  xr02d1 U5034 ( .A1(N1635), .A2(spi_master_clk_divider1[14]), .Z(n2665) );
  nr04d0 U5035 ( .A1(n2668), .A2(n2667), .A3(n2666), .A4(n2665), .ZN(n2689) );
  xr02d1 U5036 ( .A1(N1628), .A2(spi_master_clk_divider1[7]), .Z(n2672) );
  xr02d1 U5037 ( .A1(N1629), .A2(spi_master_clk_divider1[8]), .Z(n2671) );
  xr02d1 U5038 ( .A1(N1630), .A2(spi_master_clk_divider1[9]), .Z(n2670) );
  xr02d1 U5039 ( .A1(N1631), .A2(spi_master_clk_divider1[10]), .Z(n2669) );
  nr04d0 U5040 ( .A1(n2672), .A2(n2671), .A3(n2670), .A4(n2669), .ZN(n2688) );
  xr02d1 U5041 ( .A1(N1624), .A2(spi_master_clk_divider1[3]), .Z(n2676) );
  xr02d1 U5042 ( .A1(N1625), .A2(spi_master_clk_divider1[4]), .Z(n2675) );
  xr02d1 U5043 ( .A1(N1626), .A2(spi_master_clk_divider1[5]), .Z(n2674) );
  xr02d1 U5044 ( .A1(N1627), .A2(spi_master_clk_divider1[6]), .Z(n2673) );
  nr04d0 U5045 ( .A1(n2676), .A2(n2675), .A3(n2674), .A4(n2673), .ZN(n2687) );
  inv0d0 U5046 ( .I(N1621), .ZN(n2679) );
  nr02d0 U5047 ( .A1(n2679), .A2(spi_master_clk_divider1[0]), .ZN(n2677) );
  inv0d0 U5048 ( .I(spi_master_clk_divider1[1]), .ZN(n2680) );
  oai22d1 U5049 ( .A1(n2677), .A2(N1622), .B1(n2677), .B2(n2680), .ZN(n2678)
         );
  inv0d0 U5050 ( .I(n2678), .ZN(n2685) );
  nd02d0 U5051 ( .A1(spi_master_clk_divider1[0]), .A2(n2679), .ZN(n2681) );
  aoi22d1 U5052 ( .A1(n2681), .A2(n2680), .B1(n2681), .B2(N1622), .ZN(n2684)
         );
  xr02d1 U5053 ( .A1(N1636), .A2(spi_master_clk_divider1[15]), .Z(n2683) );
  xr02d1 U5054 ( .A1(N1623), .A2(spi_master_clk_divider1[2]), .Z(n2682) );
  nr04d0 U5055 ( .A1(n2685), .A2(n2684), .A3(n2683), .A4(n2682), .ZN(n2686) );
  an04d0 U5056 ( .A1(n2689), .A2(n2688), .A3(n2687), .A4(n2686), .Z(
        spi_master_clk_rise) );
  xr02d1 U5057 ( .A1(N1648), .A2(spi_master_clk_divider1[11]), .Z(n2693) );
  xr02d1 U5058 ( .A1(N1649), .A2(spi_master_clk_divider1[12]), .Z(n2692) );
  xr02d1 U5059 ( .A1(N1650), .A2(spi_master_clk_divider1[13]), .Z(n2691) );
  xr02d1 U5060 ( .A1(N1651), .A2(spi_master_clk_divider1[14]), .Z(n2690) );
  nr04d0 U5061 ( .A1(n2693), .A2(n2692), .A3(n2691), .A4(n2690), .ZN(n2714) );
  xr02d1 U5062 ( .A1(N1644), .A2(spi_master_clk_divider1[7]), .Z(n2697) );
  xr02d1 U5063 ( .A1(N1645), .A2(spi_master_clk_divider1[8]), .Z(n2696) );
  xr02d1 U5064 ( .A1(N1646), .A2(spi_master_clk_divider1[9]), .Z(n2695) );
  xr02d1 U5065 ( .A1(N1647), .A2(spi_master_clk_divider1[10]), .Z(n2694) );
  nr04d0 U5066 ( .A1(n2697), .A2(n2696), .A3(n2695), .A4(n2694), .ZN(n2713) );
  xr02d1 U5067 ( .A1(N1640), .A2(spi_master_clk_divider1[3]), .Z(n2701) );
  xr02d1 U5068 ( .A1(N1641), .A2(spi_master_clk_divider1[4]), .Z(n2700) );
  xr02d1 U5069 ( .A1(N1642), .A2(spi_master_clk_divider1[5]), .Z(n2699) );
  xr02d1 U5070 ( .A1(N1643), .A2(spi_master_clk_divider1[6]), .Z(n2698) );
  nr04d0 U5071 ( .A1(n2701), .A2(n2700), .A3(n2699), .A4(n2698), .ZN(n2712) );
  inv0d0 U5072 ( .I(N1637), .ZN(n2704) );
  nr02d0 U5073 ( .A1(n2704), .A2(spi_master_clk_divider1[0]), .ZN(n2702) );
  inv0d0 U5074 ( .I(spi_master_clk_divider1[1]), .ZN(n2705) );
  oai22d1 U5075 ( .A1(n2702), .A2(N1638), .B1(n2702), .B2(n2705), .ZN(n2703)
         );
  inv0d0 U5076 ( .I(n2703), .ZN(n2710) );
  nd02d0 U5077 ( .A1(spi_master_clk_divider1[0]), .A2(n2704), .ZN(n2706) );
  aoi22d1 U5078 ( .A1(n2706), .A2(n2705), .B1(n2706), .B2(N1638), .ZN(n2709)
         );
  xr02d1 U5079 ( .A1(N1652), .A2(spi_master_clk_divider1[15]), .Z(n2708) );
  xr02d1 U5080 ( .A1(N1639), .A2(spi_master_clk_divider1[2]), .Z(n2707) );
  nr04d0 U5081 ( .A1(n2710), .A2(n2709), .A3(n2708), .A4(n2707), .ZN(n2711) );
  an04d0 U5082 ( .A1(n2714), .A2(n2713), .A3(n2712), .A4(n2711), .Z(
        spi_master_clk_fall) );
  inv0d0 U5083 ( .I(N1663), .ZN(n2717) );
  nr02d0 U5084 ( .A1(n2717), .A2(spi_master_count[0]), .ZN(n2715) );
  inv0d0 U5085 ( .I(spi_master_count[1]), .ZN(n2718) );
  oai22d1 U5086 ( .A1(n2715), .A2(N1664), .B1(n2715), .B2(n2718), .ZN(n2716)
         );
  inv0d0 U5087 ( .I(n2716), .ZN(n2722) );
  nd02d0 U5088 ( .A1(spi_master_count[0]), .A2(n2717), .ZN(n2719) );
  aoi22d1 U5089 ( .A1(n2719), .A2(n2718), .B1(n2719), .B2(N1664), .ZN(n2721)
         );
  xr02d1 U5090 ( .A1(N1665), .A2(spi_master_count[2]), .Z(n2720) );
  nr04d0 U5091 ( .A1(N1666), .A2(n2722), .A3(n2721), .A4(n2720), .ZN(n2724) );
  nr04d0 U5092 ( .A1(N1670), .A2(N1669), .A3(N1668), .A4(N1667), .ZN(n2723) );
  an02d0 U5093 ( .A1(n2724), .A2(n2723), .Z(N1671) );
  nr04d0 U5094 ( .A1(mgmtsoc_litespisdrphycore_div[3]), .A2(
        mgmtsoc_litespisdrphycore_div[2]), .A3(
        mgmtsoc_litespisdrphycore_div[1]), .A4(
        mgmtsoc_litespisdrphycore_div[0]), .ZN(n2726) );
  nr04d0 U5095 ( .A1(mgmtsoc_litespisdrphycore_div[7]), .A2(
        mgmtsoc_litespisdrphycore_div[6]), .A3(
        mgmtsoc_litespisdrphycore_div[5]), .A4(
        mgmtsoc_litespisdrphycore_div[4]), .ZN(n2725) );
  nd02d0 U5096 ( .A1(n2726), .A2(n2725), .ZN(N815) );
  inv0d0 U5097 ( .I(mgmtsoc_litespisdrphycore_div[3]), .ZN(n2729) );
  nd02d0 U5098 ( .A1(mgmtsoc_litespisdrphycore_cnt[3]), .A2(n2729), .ZN(n2744)
         );
  inv0d0 U5099 ( .I(mgmtsoc_litespisdrphycore_div[2]), .ZN(n2730) );
  nd02d0 U5100 ( .A1(mgmtsoc_litespisdrphycore_cnt[2]), .A2(n2730), .ZN(n2743)
         );
  inv0d0 U5101 ( .I(mgmtsoc_litespisdrphycore_div[7]), .ZN(n2740) );
  nd02d0 U5102 ( .A1(mgmtsoc_litespisdrphycore_cnt[7]), .A2(n2740), .ZN(n2742)
         );
  inv0d0 U5103 ( .I(mgmtsoc_litespisdrphycore_cnt[6]), .ZN(n2738) );
  nd12d0 U5104 ( .A1(mgmtsoc_litespisdrphycore_div[4]), .A2(
        mgmtsoc_litespisdrphycore_cnt[4]), .ZN(n2750) );
  inv0d0 U5105 ( .I(mgmtsoc_litespisdrphycore_div[0]), .ZN(n2745) );
  nr02d0 U5106 ( .A1(n2745), .A2(mgmtsoc_litespisdrphycore_cnt[0]), .ZN(n2728)
         );
  inv0d0 U5107 ( .I(mgmtsoc_litespisdrphycore_cnt[1]), .ZN(n2727) );
  nr02d0 U5108 ( .A1(n2728), .A2(n2727), .ZN(n2732) );
  aon211d1 U5109 ( .C1(n2728), .C2(n2727), .B(mgmtsoc_litespisdrphycore_div[1]), .A(n2743), .ZN(n2731) );
  oai222d1 U5110 ( .A1(n2732), .A2(n2731), .B1(
        mgmtsoc_litespisdrphycore_cnt[2]), .B2(n2730), .C1(
        mgmtsoc_litespisdrphycore_cnt[3]), .C2(n2729), .ZN(n2734) );
  inv0d0 U5111 ( .I(mgmtsoc_litespisdrphycore_cnt[5]), .ZN(n2735) );
  inv0d0 U5112 ( .I(mgmtsoc_litespisdrphycore_cnt[4]), .ZN(n2733) );
  aoi322d1 U5113 ( .C1(n2750), .C2(n2744), .C3(n2734), .A1(
        mgmtsoc_litespisdrphycore_div[5]), .A2(n2735), .B1(
        mgmtsoc_litespisdrphycore_div[4]), .B2(n2733), .ZN(n2736) );
  nr02d0 U5114 ( .A1(n2735), .A2(mgmtsoc_litespisdrphycore_div[5]), .ZN(n2749)
         );
  nr02d0 U5115 ( .A1(n2738), .A2(mgmtsoc_litespisdrphycore_div[6]), .ZN(n2748)
         );
  nr03d0 U5116 ( .A1(n2736), .A2(n2749), .A3(n2748), .ZN(n2737) );
  aon211d1 U5117 ( .C1(mgmtsoc_litespisdrphycore_div[6]), .C2(n2738), .B(n2737), .A(n2742), .ZN(n2739) );
  oai21d1 U5118 ( .B1(mgmtsoc_litespisdrphycore_cnt[7]), .B2(n2740), .A(n2739), 
        .ZN(N3419) );
  inv0d0 U5119 ( .I(N3419), .ZN(n2741) );
  nd04d0 U5120 ( .A1(n2744), .A2(n2743), .A3(n2742), .A4(n2741), .ZN(n2755) );
  an02d0 U5121 ( .A1(mgmtsoc_litespisdrphycore_cnt[0]), .A2(n2745), .Z(n2747)
         );
  inv0d0 U5122 ( .I(mgmtsoc_litespisdrphycore_div[1]), .ZN(n2746) );
  oai22d1 U5123 ( .A1(mgmtsoc_litespisdrphycore_cnt[1]), .A2(n2747), .B1(n2747), .B2(n2746), .ZN(n2753) );
  inv0d0 U5124 ( .I(n2748), .ZN(n2752) );
  inv0d0 U5125 ( .I(n2749), .ZN(n2751) );
  nd04d0 U5126 ( .A1(n2753), .A2(n2752), .A3(n2751), .A4(n2750), .ZN(n2754) );
  nr02d0 U5127 ( .A1(n2755), .A2(n2754), .ZN(N800) );
endmodule


module mgmt_core_wrapper ( core_clk, core_rstn, gpio_out_pad, gpio_in_pad, 
        gpio_mode0_pad, gpio_mode1_pad, gpio_outenb_pad, gpio_inenb_pad, 
        la_input, la_output, la_oenb, la_iena, flash_csb, flash_clk, 
        flash_io0_oeb, flash_io1_oeb, flash_io2_oeb, flash_io3_oeb, 
        flash_io0_do, flash_io1_do, flash_io2_do, flash_io3_do, flash_io0_di, 
        flash_io1_di, flash_io2_di, flash_io3_di, mprj_wb_iena, mprj_cyc_o, 
        mprj_stb_o, mprj_we_o, mprj_sel_o, mprj_adr_o, mprj_dat_o, mprj_ack_i, 
        mprj_dat_i, hk_cyc_o, hk_stb_o, hk_dat_i, hk_ack_i, irq, user_irq_ena, 
        qspi_enabled, uart_enabled, spi_enabled, debug_mode, ser_tx, ser_rx, 
        spi_csb, spi_sck, spi_sdo, spi_sdoenb, spi_sdi, debug_in, debug_out, 
        debug_oeb, trap );
  input [127:0] la_input;
  output [127:0] la_output;
  output [127:0] la_oenb;
  output [127:0] la_iena;
  output [3:0] mprj_sel_o;
  output [31:0] mprj_adr_o;
  output [31:0] mprj_dat_o;
  input [31:0] mprj_dat_i;
  input [31:0] hk_dat_i;
  input [5:0] irq;
  output [2:0] user_irq_ena;
  input core_clk, core_rstn, gpio_in_pad, flash_io0_di, flash_io1_di,
         flash_io2_di, flash_io3_di, mprj_ack_i, hk_ack_i, ser_rx, spi_sdi,
         debug_in;
  output gpio_out_pad, gpio_mode0_pad, gpio_mode1_pad, gpio_outenb_pad,
         gpio_inenb_pad, flash_csb, flash_clk, flash_io0_oeb, flash_io1_oeb,
         flash_io2_oeb, flash_io3_oeb, flash_io0_do, flash_io1_do,
         flash_io2_do, flash_io3_do, mprj_wb_iena, mprj_cyc_o, mprj_stb_o,
         mprj_we_o, hk_cyc_o, hk_stb_o, qspi_enabled, uart_enabled,
         spi_enabled, debug_mode, ser_tx, spi_csb, spi_sck, spi_sdo,
         spi_sdoenb, debug_out, debug_oeb, trap;

  tri   core_clk;
  tri   gpio_out_pad;
  tri   gpio_in_pad;
  tri   gpio_mode0_pad;
  tri   gpio_mode1_pad;
  tri   gpio_outenb_pad;
  tri   gpio_inenb_pad;
  wire   SYNOPSYS_UNCONNECTED__0, SYNOPSYS_UNCONNECTED__1;
  assign flash_io1_oeb = 1'b1;
  assign flash_io2_oeb = 1'b1;
  assign flash_io3_oeb = 1'b1;
  assign flash_io1_do = 1'b0;
  assign flash_io2_do = 1'b0;
  assign flash_io3_do = 1'b0;
  assign mprj_adr_o[1] = 1'b0;
  assign mprj_adr_o[0] = 1'b0;
  assign qspi_enabled = 1'b0;
  assign debug_out = 1'b0;
  assign trap = 1'b0;

  mgmt_core core ( .core_clk(core_clk), .core_rstn(core_rstn), .flash_cs_n(
        flash_csb), .flash_clk(flash_clk), .flash_io0_oeb(flash_io0_oeb), 
        .flash_io0_do(flash_io0_do), .flash_io0_di(flash_io0_di), 
        .flash_io1_di(flash_io1_di), .flash_io2_di(flash_io2_di), 
        .flash_io3_di(flash_io3_di), .spi_clk(spi_sck), .spi_cs_n(spi_csb), 
        .spi_mosi(spi_sdo), .spi_miso(spi_sdi), .spi_sdoenb(spi_sdoenb), 
        .mprj_wb_iena(mprj_wb_iena), .mprj_cyc_o(mprj_cyc_o), .mprj_stb_o(
        mprj_stb_o), .mprj_we_o(mprj_we_o), .mprj_sel_o(mprj_sel_o), 
        .mprj_adr_o({mprj_adr_o[31:2], SYNOPSYS_UNCONNECTED__0, 
        SYNOPSYS_UNCONNECTED__1}), .mprj_dat_o(mprj_dat_o), .mprj_dat_i(
        mprj_dat_i), .mprj_ack_i(mprj_ack_i), .hk_dat_i(hk_dat_i), .hk_stb_o(
        hk_stb_o), .hk_cyc_o(hk_cyc_o), .hk_ack_i(hk_ack_i), .serial_tx(ser_tx), .serial_rx(ser_rx), .debug_in(debug_in), .debug_oeb(debug_oeb), .debug_mode(
        debug_mode), .uart_enabled(uart_enabled), .gpio_out_pad(gpio_out_pad), 
        .gpio_in_pad(gpio_in_pad), .gpio_outenb_pad(gpio_outenb_pad), 
        .gpio_inenb_pad(gpio_inenb_pad), .gpio_mode0_pad(gpio_mode0_pad), 
        .gpio_mode1_pad(gpio_mode1_pad), .la_output(la_output), .la_input(
        la_input), .la_oenb(la_oenb), .la_iena(la_iena), .spi_enabled(
        spi_enabled), .user_irq_ena(user_irq_ena), .user_irq(irq), .clk_in(
        1'b0), .resetn_in(1'b0), .serial_load_in(1'b0), .serial_data_2_in(1'b0), .serial_resetn_in(1'b0), .serial_clock_in(1'b0), .rstb_l_in(1'b0), 
        .por_l_in(1'b0), .porb_h_in(1'b0) );
endmodule


module dummy_scl180_conb_1_104 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_105 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_106 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_107 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_108 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_109 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_110 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_111 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_112 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_113 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_114 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_115 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_116 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_117 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_118 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_119 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_120 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_121 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_122 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_123 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_124 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_125 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_126 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_127 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_128 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_129 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_130 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_131 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_132 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_133 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_134 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_135 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_136 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_137 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_138 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_139 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_140 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_141 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_142 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_143 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_144 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_145 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_146 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_147 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_148 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_149 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_150 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_151 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_152 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_153 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_154 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_155 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_156 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_157 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_158 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_159 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_160 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_161 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_162 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_163 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_164 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_165 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_166 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_167 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_168 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_169 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_170 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_171 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_172 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_173 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_174 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_175 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_176 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_177 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_178 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_179 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_180 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_181 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_182 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_183 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_184 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_185 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_186 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_187 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_188 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_189 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_190 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_191 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_192 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_193 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_194 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_195 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_196 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_197 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_198 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_199 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_200 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_201 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_202 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_203 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_204 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_205 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_206 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_207 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_208 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_209 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_210 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_211 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_212 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_213 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_214 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_215 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_216 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_217 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_218 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_219 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_220 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_221 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_222 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_223 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_224 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_225 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_226 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_227 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_228 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_229 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_230 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_231 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_232 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_233 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_234 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_235 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_236 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_237 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_238 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_239 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_240 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_241 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_242 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_243 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_244 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_245 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_246 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_247 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_248 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_249 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_250 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_251 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_252 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_253 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_254 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_255 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_256 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_257 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_258 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_259 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_260 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_261 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_262 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_263 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_264 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_265 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_266 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_267 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_268 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_269 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_270 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_271 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_272 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_273 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_274 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_275 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_276 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_277 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_278 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_279 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_280 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_281 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_282 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_283 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_284 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_285 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_286 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_287 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_288 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_289 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_290 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_291 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_292 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_293 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_294 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_295 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_296 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_297 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_298 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_299 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_300 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_301 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_302 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_303 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_304 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_305 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_306 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_307 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_308 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_309 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_310 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_311 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_312 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_313 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_314 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_315 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_316 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_317 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_318 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_319 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_320 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_321 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_322 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_323 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_324 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_325 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_326 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_327 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_328 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_329 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_330 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_331 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_332 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_333 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_334 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_335 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_336 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_337 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_338 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_339 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_340 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_341 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_342 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_343 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_344 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_345 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_346 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_347 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_348 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_349 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_350 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_351 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_352 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_353 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_354 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_355 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_356 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_357 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_358 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_359 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_360 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_361 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_362 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_363 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_364 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_365 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_366 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_367 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_368 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_369 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_370 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_371 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_372 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_373 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_374 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_375 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_376 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_377 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_378 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_379 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_380 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_381 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_382 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_383 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_384 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_385 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_386 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_387 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_388 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_389 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_390 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_391 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_392 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_393 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_394 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_395 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_396 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_397 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_398 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_399 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_400 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_401 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_402 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_403 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_404 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_405 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_406 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_407 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_408 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_409 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_410 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_411 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_412 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_413 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_414 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_415 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_416 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_417 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_418 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_419 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_420 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_421 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_422 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_423 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_424 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_425 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_426 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_427 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_428 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_429 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_430 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_431 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_432 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_433 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_434 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_435 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_436 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_437 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_438 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_439 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_440 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_441 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_442 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_443 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_444 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_445 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_446 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_447 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_448 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_449 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_450 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_451 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_452 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_453 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_454 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_455 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_456 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_457 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_458 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_459 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_460 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_461 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_462 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_463 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_464 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_465 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_466 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_467 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_468 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_469 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_470 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_471 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_472 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_473 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_474 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_475 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_476 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_477 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_478 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_479 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_480 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_481 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_482 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_483 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_484 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_485 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_486 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_487 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_488 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_489 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_490 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_491 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_492 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_493 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_494 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_495 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_496 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_497 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_498 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_499 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_500 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_501 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_502 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_503 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_504 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_505 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_506 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_507 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_508 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_509 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_510 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_511 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_512 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_513 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_514 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_515 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_516 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_517 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_518 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_519 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_520 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_521 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_522 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_523 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_524 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_525 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_526 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_527 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_528 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_529 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_530 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_531 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_532 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_533 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_534 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_535 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_536 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_537 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_538 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_539 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_540 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_541 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_542 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_543 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_544 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_545 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_546 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_547 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_548 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_549 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_550 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_551 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_552 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_553 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_554 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_555 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_556 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_557 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_558 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_559 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_560 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_561 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_562 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_563 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_564 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_565 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_566 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module mprj_logic_high ( vccd1, vssd1, HI );
  output [462:0] HI;
  inout vccd1,  vssd1;

  assign HI[462] = 1'b1;
  assign HI[461] = 1'b1;
  assign HI[460] = 1'b1;
  assign HI[459] = 1'b1;
  assign HI[458] = 1'b1;
  assign HI[457] = 1'b1;
  assign HI[456] = 1'b1;
  assign HI[455] = 1'b1;
  assign HI[454] = 1'b1;
  assign HI[453] = 1'b1;
  assign HI[452] = 1'b1;
  assign HI[451] = 1'b1;
  assign HI[450] = 1'b1;
  assign HI[449] = 1'b1;
  assign HI[448] = 1'b1;
  assign HI[447] = 1'b1;
  assign HI[446] = 1'b1;
  assign HI[445] = 1'b1;
  assign HI[444] = 1'b1;
  assign HI[443] = 1'b1;
  assign HI[442] = 1'b1;
  assign HI[441] = 1'b1;
  assign HI[440] = 1'b1;
  assign HI[439] = 1'b1;
  assign HI[438] = 1'b1;
  assign HI[437] = 1'b1;
  assign HI[436] = 1'b1;
  assign HI[435] = 1'b1;
  assign HI[434] = 1'b1;
  assign HI[433] = 1'b1;
  assign HI[432] = 1'b1;
  assign HI[431] = 1'b1;
  assign HI[430] = 1'b1;
  assign HI[429] = 1'b1;
  assign HI[428] = 1'b1;
  assign HI[427] = 1'b1;
  assign HI[426] = 1'b1;
  assign HI[425] = 1'b1;
  assign HI[424] = 1'b1;
  assign HI[423] = 1'b1;
  assign HI[422] = 1'b1;
  assign HI[421] = 1'b1;
  assign HI[420] = 1'b1;
  assign HI[419] = 1'b1;
  assign HI[418] = 1'b1;
  assign HI[417] = 1'b1;
  assign HI[416] = 1'b1;
  assign HI[415] = 1'b1;
  assign HI[414] = 1'b1;
  assign HI[413] = 1'b1;
  assign HI[412] = 1'b1;
  assign HI[411] = 1'b1;
  assign HI[410] = 1'b1;
  assign HI[409] = 1'b1;
  assign HI[408] = 1'b1;
  assign HI[407] = 1'b1;
  assign HI[406] = 1'b1;
  assign HI[405] = 1'b1;
  assign HI[404] = 1'b1;
  assign HI[403] = 1'b1;
  assign HI[402] = 1'b1;
  assign HI[401] = 1'b1;
  assign HI[400] = 1'b1;
  assign HI[399] = 1'b1;
  assign HI[398] = 1'b1;
  assign HI[397] = 1'b1;
  assign HI[396] = 1'b1;
  assign HI[395] = 1'b1;
  assign HI[394] = 1'b1;
  assign HI[393] = 1'b1;
  assign HI[392] = 1'b1;
  assign HI[391] = 1'b1;
  assign HI[390] = 1'b1;
  assign HI[389] = 1'b1;
  assign HI[388] = 1'b1;
  assign HI[387] = 1'b1;
  assign HI[386] = 1'b1;
  assign HI[385] = 1'b1;
  assign HI[384] = 1'b1;
  assign HI[383] = 1'b1;
  assign HI[382] = 1'b1;
  assign HI[381] = 1'b1;
  assign HI[380] = 1'b1;
  assign HI[379] = 1'b1;
  assign HI[378] = 1'b1;
  assign HI[377] = 1'b1;
  assign HI[376] = 1'b1;
  assign HI[375] = 1'b1;
  assign HI[374] = 1'b1;
  assign HI[373] = 1'b1;
  assign HI[372] = 1'b1;
  assign HI[371] = 1'b1;
  assign HI[370] = 1'b1;
  assign HI[369] = 1'b1;
  assign HI[368] = 1'b1;
  assign HI[367] = 1'b1;
  assign HI[366] = 1'b1;
  assign HI[365] = 1'b1;
  assign HI[364] = 1'b1;
  assign HI[363] = 1'b1;
  assign HI[362] = 1'b1;
  assign HI[361] = 1'b1;
  assign HI[360] = 1'b1;
  assign HI[359] = 1'b1;
  assign HI[358] = 1'b1;
  assign HI[357] = 1'b1;
  assign HI[356] = 1'b1;
  assign HI[355] = 1'b1;
  assign HI[354] = 1'b1;
  assign HI[353] = 1'b1;
  assign HI[352] = 1'b1;
  assign HI[351] = 1'b1;
  assign HI[350] = 1'b1;
  assign HI[349] = 1'b1;
  assign HI[348] = 1'b1;
  assign HI[347] = 1'b1;
  assign HI[346] = 1'b1;
  assign HI[345] = 1'b1;
  assign HI[344] = 1'b1;
  assign HI[343] = 1'b1;
  assign HI[342] = 1'b1;
  assign HI[341] = 1'b1;
  assign HI[340] = 1'b1;
  assign HI[339] = 1'b1;
  assign HI[338] = 1'b1;
  assign HI[337] = 1'b1;
  assign HI[336] = 1'b1;
  assign HI[335] = 1'b1;
  assign HI[334] = 1'b1;
  assign HI[333] = 1'b1;
  assign HI[332] = 1'b1;
  assign HI[331] = 1'b1;
  assign HI[330] = 1'b1;
  assign HI[329] = 1'b1;
  assign HI[328] = 1'b1;
  assign HI[327] = 1'b1;
  assign HI[326] = 1'b1;
  assign HI[325] = 1'b1;
  assign HI[324] = 1'b1;
  assign HI[323] = 1'b1;
  assign HI[322] = 1'b1;
  assign HI[321] = 1'b1;
  assign HI[320] = 1'b1;
  assign HI[319] = 1'b1;
  assign HI[318] = 1'b1;
  assign HI[317] = 1'b1;
  assign HI[316] = 1'b1;
  assign HI[315] = 1'b1;
  assign HI[314] = 1'b1;
  assign HI[313] = 1'b1;
  assign HI[312] = 1'b1;
  assign HI[311] = 1'b1;
  assign HI[310] = 1'b1;
  assign HI[309] = 1'b1;
  assign HI[308] = 1'b1;
  assign HI[307] = 1'b1;
  assign HI[306] = 1'b1;
  assign HI[305] = 1'b1;
  assign HI[304] = 1'b1;
  assign HI[303] = 1'b1;
  assign HI[302] = 1'b1;
  assign HI[301] = 1'b1;
  assign HI[300] = 1'b1;
  assign HI[299] = 1'b1;
  assign HI[298] = 1'b1;
  assign HI[297] = 1'b1;
  assign HI[296] = 1'b1;
  assign HI[295] = 1'b1;
  assign HI[294] = 1'b1;
  assign HI[293] = 1'b1;
  assign HI[292] = 1'b1;
  assign HI[291] = 1'b1;
  assign HI[290] = 1'b1;
  assign HI[289] = 1'b1;
  assign HI[288] = 1'b1;
  assign HI[287] = 1'b1;
  assign HI[286] = 1'b1;
  assign HI[285] = 1'b1;
  assign HI[284] = 1'b1;
  assign HI[283] = 1'b1;
  assign HI[282] = 1'b1;
  assign HI[281] = 1'b1;
  assign HI[280] = 1'b1;
  assign HI[279] = 1'b1;
  assign HI[278] = 1'b1;
  assign HI[277] = 1'b1;
  assign HI[276] = 1'b1;
  assign HI[275] = 1'b1;
  assign HI[274] = 1'b1;
  assign HI[273] = 1'b1;
  assign HI[272] = 1'b1;
  assign HI[271] = 1'b1;
  assign HI[270] = 1'b1;
  assign HI[269] = 1'b1;
  assign HI[268] = 1'b1;
  assign HI[267] = 1'b1;
  assign HI[266] = 1'b1;
  assign HI[265] = 1'b1;
  assign HI[264] = 1'b1;
  assign HI[263] = 1'b1;
  assign HI[262] = 1'b1;
  assign HI[261] = 1'b1;
  assign HI[260] = 1'b1;
  assign HI[259] = 1'b1;
  assign HI[258] = 1'b1;
  assign HI[257] = 1'b1;
  assign HI[256] = 1'b1;
  assign HI[255] = 1'b1;
  assign HI[254] = 1'b1;
  assign HI[253] = 1'b1;
  assign HI[252] = 1'b1;
  assign HI[251] = 1'b1;
  assign HI[250] = 1'b1;
  assign HI[249] = 1'b1;
  assign HI[248] = 1'b1;
  assign HI[247] = 1'b1;
  assign HI[246] = 1'b1;
  assign HI[245] = 1'b1;
  assign HI[244] = 1'b1;
  assign HI[243] = 1'b1;
  assign HI[242] = 1'b1;
  assign HI[241] = 1'b1;
  assign HI[240] = 1'b1;
  assign HI[239] = 1'b1;
  assign HI[238] = 1'b1;
  assign HI[237] = 1'b1;
  assign HI[236] = 1'b1;
  assign HI[235] = 1'b1;
  assign HI[234] = 1'b1;
  assign HI[233] = 1'b1;
  assign HI[232] = 1'b1;
  assign HI[231] = 1'b1;
  assign HI[230] = 1'b1;
  assign HI[229] = 1'b1;
  assign HI[228] = 1'b1;
  assign HI[227] = 1'b1;
  assign HI[226] = 1'b1;
  assign HI[225] = 1'b1;
  assign HI[224] = 1'b1;
  assign HI[223] = 1'b1;
  assign HI[222] = 1'b1;
  assign HI[221] = 1'b1;
  assign HI[220] = 1'b1;
  assign HI[219] = 1'b1;
  assign HI[218] = 1'b1;
  assign HI[217] = 1'b1;
  assign HI[216] = 1'b1;
  assign HI[215] = 1'b1;
  assign HI[214] = 1'b1;
  assign HI[213] = 1'b1;
  assign HI[212] = 1'b1;
  assign HI[211] = 1'b1;
  assign HI[210] = 1'b1;
  assign HI[209] = 1'b1;
  assign HI[208] = 1'b1;
  assign HI[207] = 1'b1;
  assign HI[206] = 1'b1;
  assign HI[205] = 1'b1;
  assign HI[204] = 1'b1;
  assign HI[203] = 1'b1;
  assign HI[202] = 1'b1;
  assign HI[201] = 1'b1;
  assign HI[200] = 1'b1;
  assign HI[199] = 1'b1;
  assign HI[198] = 1'b1;
  assign HI[197] = 1'b1;
  assign HI[196] = 1'b1;
  assign HI[195] = 1'b1;
  assign HI[194] = 1'b1;
  assign HI[193] = 1'b1;
  assign HI[192] = 1'b1;
  assign HI[191] = 1'b1;
  assign HI[190] = 1'b1;
  assign HI[189] = 1'b1;
  assign HI[188] = 1'b1;
  assign HI[187] = 1'b1;
  assign HI[186] = 1'b1;
  assign HI[185] = 1'b1;
  assign HI[184] = 1'b1;
  assign HI[183] = 1'b1;
  assign HI[182] = 1'b1;
  assign HI[181] = 1'b1;
  assign HI[180] = 1'b1;
  assign HI[179] = 1'b1;
  assign HI[178] = 1'b1;
  assign HI[177] = 1'b1;
  assign HI[176] = 1'b1;
  assign HI[175] = 1'b1;
  assign HI[174] = 1'b1;
  assign HI[173] = 1'b1;
  assign HI[172] = 1'b1;
  assign HI[171] = 1'b1;
  assign HI[170] = 1'b1;
  assign HI[169] = 1'b1;
  assign HI[168] = 1'b1;
  assign HI[167] = 1'b1;
  assign HI[166] = 1'b1;
  assign HI[165] = 1'b1;
  assign HI[164] = 1'b1;
  assign HI[163] = 1'b1;
  assign HI[162] = 1'b1;
  assign HI[161] = 1'b1;
  assign HI[160] = 1'b1;
  assign HI[159] = 1'b1;
  assign HI[158] = 1'b1;
  assign HI[157] = 1'b1;
  assign HI[156] = 1'b1;
  assign HI[155] = 1'b1;
  assign HI[154] = 1'b1;
  assign HI[153] = 1'b1;
  assign HI[152] = 1'b1;
  assign HI[151] = 1'b1;
  assign HI[150] = 1'b1;
  assign HI[149] = 1'b1;
  assign HI[148] = 1'b1;
  assign HI[147] = 1'b1;
  assign HI[146] = 1'b1;
  assign HI[145] = 1'b1;
  assign HI[144] = 1'b1;
  assign HI[143] = 1'b1;
  assign HI[142] = 1'b1;
  assign HI[141] = 1'b1;
  assign HI[140] = 1'b1;
  assign HI[139] = 1'b1;
  assign HI[138] = 1'b1;
  assign HI[137] = 1'b1;
  assign HI[136] = 1'b1;
  assign HI[135] = 1'b1;
  assign HI[134] = 1'b1;
  assign HI[133] = 1'b1;
  assign HI[132] = 1'b1;
  assign HI[131] = 1'b1;
  assign HI[130] = 1'b1;
  assign HI[129] = 1'b1;
  assign HI[128] = 1'b1;
  assign HI[127] = 1'b1;
  assign HI[126] = 1'b1;
  assign HI[125] = 1'b1;
  assign HI[124] = 1'b1;
  assign HI[123] = 1'b1;
  assign HI[122] = 1'b1;
  assign HI[121] = 1'b1;
  assign HI[120] = 1'b1;
  assign HI[119] = 1'b1;
  assign HI[118] = 1'b1;
  assign HI[117] = 1'b1;
  assign HI[116] = 1'b1;
  assign HI[115] = 1'b1;
  assign HI[114] = 1'b1;
  assign HI[113] = 1'b1;
  assign HI[112] = 1'b1;
  assign HI[111] = 1'b1;
  assign HI[110] = 1'b1;
  assign HI[109] = 1'b1;
  assign HI[108] = 1'b1;
  assign HI[107] = 1'b1;
  assign HI[106] = 1'b1;
  assign HI[105] = 1'b1;
  assign HI[104] = 1'b1;
  assign HI[103] = 1'b1;
  assign HI[102] = 1'b1;
  assign HI[101] = 1'b1;
  assign HI[100] = 1'b1;
  assign HI[99] = 1'b1;
  assign HI[98] = 1'b1;
  assign HI[97] = 1'b1;
  assign HI[96] = 1'b1;
  assign HI[95] = 1'b1;
  assign HI[94] = 1'b1;
  assign HI[93] = 1'b1;
  assign HI[92] = 1'b1;
  assign HI[91] = 1'b1;
  assign HI[90] = 1'b1;
  assign HI[89] = 1'b1;
  assign HI[88] = 1'b1;
  assign HI[87] = 1'b1;
  assign HI[86] = 1'b1;
  assign HI[85] = 1'b1;
  assign HI[84] = 1'b1;
  assign HI[83] = 1'b1;
  assign HI[82] = 1'b1;
  assign HI[81] = 1'b1;
  assign HI[80] = 1'b1;
  assign HI[79] = 1'b1;
  assign HI[78] = 1'b1;
  assign HI[77] = 1'b1;
  assign HI[76] = 1'b1;
  assign HI[75] = 1'b1;
  assign HI[74] = 1'b1;
  assign HI[73] = 1'b1;
  assign HI[72] = 1'b1;
  assign HI[71] = 1'b1;
  assign HI[70] = 1'b1;
  assign HI[69] = 1'b1;
  assign HI[68] = 1'b1;
  assign HI[67] = 1'b1;
  assign HI[66] = 1'b1;
  assign HI[65] = 1'b1;
  assign HI[64] = 1'b1;
  assign HI[63] = 1'b1;
  assign HI[62] = 1'b1;
  assign HI[61] = 1'b1;
  assign HI[60] = 1'b1;
  assign HI[59] = 1'b1;
  assign HI[58] = 1'b1;
  assign HI[57] = 1'b1;
  assign HI[56] = 1'b1;
  assign HI[55] = 1'b1;
  assign HI[54] = 1'b1;
  assign HI[53] = 1'b1;
  assign HI[52] = 1'b1;
  assign HI[51] = 1'b1;
  assign HI[50] = 1'b1;
  assign HI[49] = 1'b1;
  assign HI[48] = 1'b1;
  assign HI[47] = 1'b1;
  assign HI[46] = 1'b1;
  assign HI[45] = 1'b1;
  assign HI[44] = 1'b1;
  assign HI[43] = 1'b1;
  assign HI[42] = 1'b1;
  assign HI[41] = 1'b1;
  assign HI[40] = 1'b1;
  assign HI[39] = 1'b1;
  assign HI[38] = 1'b1;
  assign HI[37] = 1'b1;
  assign HI[36] = 1'b1;
  assign HI[35] = 1'b1;
  assign HI[34] = 1'b1;
  assign HI[33] = 1'b1;
  assign HI[32] = 1'b1;
  assign HI[31] = 1'b1;
  assign HI[30] = 1'b1;
  assign HI[29] = 1'b1;
  assign HI[28] = 1'b1;
  assign HI[27] = 1'b1;
  assign HI[26] = 1'b1;
  assign HI[25] = 1'b1;
  assign HI[24] = 1'b1;
  assign HI[23] = 1'b1;
  assign HI[22] = 1'b1;
  assign HI[21] = 1'b1;
  assign HI[20] = 1'b1;
  assign HI[19] = 1'b1;
  assign HI[18] = 1'b1;
  assign HI[17] = 1'b1;
  assign HI[16] = 1'b1;
  assign HI[15] = 1'b1;
  assign HI[14] = 1'b1;
  assign HI[13] = 1'b1;
  assign HI[12] = 1'b1;
  assign HI[11] = 1'b1;
  assign HI[10] = 1'b1;
  assign HI[9] = 1'b1;
  assign HI[8] = 1'b1;
  assign HI[7] = 1'b1;
  assign HI[6] = 1'b1;
  assign HI[5] = 1'b1;
  assign HI[4] = 1'b1;
  assign HI[3] = 1'b1;
  assign HI[2] = 1'b1;
  assign HI[1] = 1'b1;
  assign HI[0] = 1'b1;

  dummy_scl180_conb_1_104 \insts[0]  (  );
  dummy_scl180_conb_1_105 \insts[1]  (  );
  dummy_scl180_conb_1_106 \insts[2]  (  );
  dummy_scl180_conb_1_107 \insts[3]  (  );
  dummy_scl180_conb_1_108 \insts[4]  (  );
  dummy_scl180_conb_1_109 \insts[5]  (  );
  dummy_scl180_conb_1_110 \insts[6]  (  );
  dummy_scl180_conb_1_111 \insts[7]  (  );
  dummy_scl180_conb_1_112 \insts[8]  (  );
  dummy_scl180_conb_1_113 \insts[9]  (  );
  dummy_scl180_conb_1_114 \insts[10]  (  );
  dummy_scl180_conb_1_115 \insts[11]  (  );
  dummy_scl180_conb_1_116 \insts[12]  (  );
  dummy_scl180_conb_1_117 \insts[13]  (  );
  dummy_scl180_conb_1_118 \insts[14]  (  );
  dummy_scl180_conb_1_119 \insts[15]  (  );
  dummy_scl180_conb_1_120 \insts[16]  (  );
  dummy_scl180_conb_1_121 \insts[17]  (  );
  dummy_scl180_conb_1_122 \insts[18]  (  );
  dummy_scl180_conb_1_123 \insts[19]  (  );
  dummy_scl180_conb_1_124 \insts[20]  (  );
  dummy_scl180_conb_1_125 \insts[21]  (  );
  dummy_scl180_conb_1_126 \insts[22]  (  );
  dummy_scl180_conb_1_127 \insts[23]  (  );
  dummy_scl180_conb_1_128 \insts[24]  (  );
  dummy_scl180_conb_1_129 \insts[25]  (  );
  dummy_scl180_conb_1_130 \insts[26]  (  );
  dummy_scl180_conb_1_131 \insts[27]  (  );
  dummy_scl180_conb_1_132 \insts[28]  (  );
  dummy_scl180_conb_1_133 \insts[29]  (  );
  dummy_scl180_conb_1_134 \insts[30]  (  );
  dummy_scl180_conb_1_135 \insts[31]  (  );
  dummy_scl180_conb_1_136 \insts[32]  (  );
  dummy_scl180_conb_1_137 \insts[33]  (  );
  dummy_scl180_conb_1_138 \insts[34]  (  );
  dummy_scl180_conb_1_139 \insts[35]  (  );
  dummy_scl180_conb_1_140 \insts[36]  (  );
  dummy_scl180_conb_1_141 \insts[37]  (  );
  dummy_scl180_conb_1_142 \insts[38]  (  );
  dummy_scl180_conb_1_143 \insts[39]  (  );
  dummy_scl180_conb_1_144 \insts[40]  (  );
  dummy_scl180_conb_1_145 \insts[41]  (  );
  dummy_scl180_conb_1_146 \insts[42]  (  );
  dummy_scl180_conb_1_147 \insts[43]  (  );
  dummy_scl180_conb_1_148 \insts[44]  (  );
  dummy_scl180_conb_1_149 \insts[45]  (  );
  dummy_scl180_conb_1_150 \insts[46]  (  );
  dummy_scl180_conb_1_151 \insts[47]  (  );
  dummy_scl180_conb_1_152 \insts[48]  (  );
  dummy_scl180_conb_1_153 \insts[49]  (  );
  dummy_scl180_conb_1_154 \insts[50]  (  );
  dummy_scl180_conb_1_155 \insts[51]  (  );
  dummy_scl180_conb_1_156 \insts[52]  (  );
  dummy_scl180_conb_1_157 \insts[53]  (  );
  dummy_scl180_conb_1_158 \insts[54]  (  );
  dummy_scl180_conb_1_159 \insts[55]  (  );
  dummy_scl180_conb_1_160 \insts[56]  (  );
  dummy_scl180_conb_1_161 \insts[57]  (  );
  dummy_scl180_conb_1_162 \insts[58]  (  );
  dummy_scl180_conb_1_163 \insts[59]  (  );
  dummy_scl180_conb_1_164 \insts[60]  (  );
  dummy_scl180_conb_1_165 \insts[61]  (  );
  dummy_scl180_conb_1_166 \insts[62]  (  );
  dummy_scl180_conb_1_167 \insts[63]  (  );
  dummy_scl180_conb_1_168 \insts[64]  (  );
  dummy_scl180_conb_1_169 \insts[65]  (  );
  dummy_scl180_conb_1_170 \insts[66]  (  );
  dummy_scl180_conb_1_171 \insts[67]  (  );
  dummy_scl180_conb_1_172 \insts[68]  (  );
  dummy_scl180_conb_1_173 \insts[69]  (  );
  dummy_scl180_conb_1_174 \insts[70]  (  );
  dummy_scl180_conb_1_175 \insts[71]  (  );
  dummy_scl180_conb_1_176 \insts[72]  (  );
  dummy_scl180_conb_1_177 \insts[73]  (  );
  dummy_scl180_conb_1_178 \insts[74]  (  );
  dummy_scl180_conb_1_179 \insts[75]  (  );
  dummy_scl180_conb_1_180 \insts[76]  (  );
  dummy_scl180_conb_1_181 \insts[77]  (  );
  dummy_scl180_conb_1_182 \insts[78]  (  );
  dummy_scl180_conb_1_183 \insts[79]  (  );
  dummy_scl180_conb_1_184 \insts[80]  (  );
  dummy_scl180_conb_1_185 \insts[81]  (  );
  dummy_scl180_conb_1_186 \insts[82]  (  );
  dummy_scl180_conb_1_187 \insts[83]  (  );
  dummy_scl180_conb_1_188 \insts[84]  (  );
  dummy_scl180_conb_1_189 \insts[85]  (  );
  dummy_scl180_conb_1_190 \insts[86]  (  );
  dummy_scl180_conb_1_191 \insts[87]  (  );
  dummy_scl180_conb_1_192 \insts[88]  (  );
  dummy_scl180_conb_1_193 \insts[89]  (  );
  dummy_scl180_conb_1_194 \insts[90]  (  );
  dummy_scl180_conb_1_195 \insts[91]  (  );
  dummy_scl180_conb_1_196 \insts[92]  (  );
  dummy_scl180_conb_1_197 \insts[93]  (  );
  dummy_scl180_conb_1_198 \insts[94]  (  );
  dummy_scl180_conb_1_199 \insts[95]  (  );
  dummy_scl180_conb_1_200 \insts[96]  (  );
  dummy_scl180_conb_1_201 \insts[97]  (  );
  dummy_scl180_conb_1_202 \insts[98]  (  );
  dummy_scl180_conb_1_203 \insts[99]  (  );
  dummy_scl180_conb_1_204 \insts[100]  (  );
  dummy_scl180_conb_1_205 \insts[101]  (  );
  dummy_scl180_conb_1_206 \insts[102]  (  );
  dummy_scl180_conb_1_207 \insts[103]  (  );
  dummy_scl180_conb_1_208 \insts[104]  (  );
  dummy_scl180_conb_1_209 \insts[105]  (  );
  dummy_scl180_conb_1_210 \insts[106]  (  );
  dummy_scl180_conb_1_211 \insts[107]  (  );
  dummy_scl180_conb_1_212 \insts[108]  (  );
  dummy_scl180_conb_1_213 \insts[109]  (  );
  dummy_scl180_conb_1_214 \insts[110]  (  );
  dummy_scl180_conb_1_215 \insts[111]  (  );
  dummy_scl180_conb_1_216 \insts[112]  (  );
  dummy_scl180_conb_1_217 \insts[113]  (  );
  dummy_scl180_conb_1_218 \insts[114]  (  );
  dummy_scl180_conb_1_219 \insts[115]  (  );
  dummy_scl180_conb_1_220 \insts[116]  (  );
  dummy_scl180_conb_1_221 \insts[117]  (  );
  dummy_scl180_conb_1_222 \insts[118]  (  );
  dummy_scl180_conb_1_223 \insts[119]  (  );
  dummy_scl180_conb_1_224 \insts[120]  (  );
  dummy_scl180_conb_1_225 \insts[121]  (  );
  dummy_scl180_conb_1_226 \insts[122]  (  );
  dummy_scl180_conb_1_227 \insts[123]  (  );
  dummy_scl180_conb_1_228 \insts[124]  (  );
  dummy_scl180_conb_1_229 \insts[125]  (  );
  dummy_scl180_conb_1_230 \insts[126]  (  );
  dummy_scl180_conb_1_231 \insts[127]  (  );
  dummy_scl180_conb_1_232 \insts[128]  (  );
  dummy_scl180_conb_1_233 \insts[129]  (  );
  dummy_scl180_conb_1_234 \insts[130]  (  );
  dummy_scl180_conb_1_235 \insts[131]  (  );
  dummy_scl180_conb_1_236 \insts[132]  (  );
  dummy_scl180_conb_1_237 \insts[133]  (  );
  dummy_scl180_conb_1_238 \insts[134]  (  );
  dummy_scl180_conb_1_239 \insts[135]  (  );
  dummy_scl180_conb_1_240 \insts[136]  (  );
  dummy_scl180_conb_1_241 \insts[137]  (  );
  dummy_scl180_conb_1_242 \insts[138]  (  );
  dummy_scl180_conb_1_243 \insts[139]  (  );
  dummy_scl180_conb_1_244 \insts[140]  (  );
  dummy_scl180_conb_1_245 \insts[141]  (  );
  dummy_scl180_conb_1_246 \insts[142]  (  );
  dummy_scl180_conb_1_247 \insts[143]  (  );
  dummy_scl180_conb_1_248 \insts[144]  (  );
  dummy_scl180_conb_1_249 \insts[145]  (  );
  dummy_scl180_conb_1_250 \insts[146]  (  );
  dummy_scl180_conb_1_251 \insts[147]  (  );
  dummy_scl180_conb_1_252 \insts[148]  (  );
  dummy_scl180_conb_1_253 \insts[149]  (  );
  dummy_scl180_conb_1_254 \insts[150]  (  );
  dummy_scl180_conb_1_255 \insts[151]  (  );
  dummy_scl180_conb_1_256 \insts[152]  (  );
  dummy_scl180_conb_1_257 \insts[153]  (  );
  dummy_scl180_conb_1_258 \insts[154]  (  );
  dummy_scl180_conb_1_259 \insts[155]  (  );
  dummy_scl180_conb_1_260 \insts[156]  (  );
  dummy_scl180_conb_1_261 \insts[157]  (  );
  dummy_scl180_conb_1_262 \insts[158]  (  );
  dummy_scl180_conb_1_263 \insts[159]  (  );
  dummy_scl180_conb_1_264 \insts[160]  (  );
  dummy_scl180_conb_1_265 \insts[161]  (  );
  dummy_scl180_conb_1_266 \insts[162]  (  );
  dummy_scl180_conb_1_267 \insts[163]  (  );
  dummy_scl180_conb_1_268 \insts[164]  (  );
  dummy_scl180_conb_1_269 \insts[165]  (  );
  dummy_scl180_conb_1_270 \insts[166]  (  );
  dummy_scl180_conb_1_271 \insts[167]  (  );
  dummy_scl180_conb_1_272 \insts[168]  (  );
  dummy_scl180_conb_1_273 \insts[169]  (  );
  dummy_scl180_conb_1_274 \insts[170]  (  );
  dummy_scl180_conb_1_275 \insts[171]  (  );
  dummy_scl180_conb_1_276 \insts[172]  (  );
  dummy_scl180_conb_1_277 \insts[173]  (  );
  dummy_scl180_conb_1_278 \insts[174]  (  );
  dummy_scl180_conb_1_279 \insts[175]  (  );
  dummy_scl180_conb_1_280 \insts[176]  (  );
  dummy_scl180_conb_1_281 \insts[177]  (  );
  dummy_scl180_conb_1_282 \insts[178]  (  );
  dummy_scl180_conb_1_283 \insts[179]  (  );
  dummy_scl180_conb_1_284 \insts[180]  (  );
  dummy_scl180_conb_1_285 \insts[181]  (  );
  dummy_scl180_conb_1_286 \insts[182]  (  );
  dummy_scl180_conb_1_287 \insts[183]  (  );
  dummy_scl180_conb_1_288 \insts[184]  (  );
  dummy_scl180_conb_1_289 \insts[185]  (  );
  dummy_scl180_conb_1_290 \insts[186]  (  );
  dummy_scl180_conb_1_291 \insts[187]  (  );
  dummy_scl180_conb_1_292 \insts[188]  (  );
  dummy_scl180_conb_1_293 \insts[189]  (  );
  dummy_scl180_conb_1_294 \insts[190]  (  );
  dummy_scl180_conb_1_295 \insts[191]  (  );
  dummy_scl180_conb_1_296 \insts[192]  (  );
  dummy_scl180_conb_1_297 \insts[193]  (  );
  dummy_scl180_conb_1_298 \insts[194]  (  );
  dummy_scl180_conb_1_299 \insts[195]  (  );
  dummy_scl180_conb_1_300 \insts[196]  (  );
  dummy_scl180_conb_1_301 \insts[197]  (  );
  dummy_scl180_conb_1_302 \insts[198]  (  );
  dummy_scl180_conb_1_303 \insts[199]  (  );
  dummy_scl180_conb_1_304 \insts[200]  (  );
  dummy_scl180_conb_1_305 \insts[201]  (  );
  dummy_scl180_conb_1_306 \insts[202]  (  );
  dummy_scl180_conb_1_307 \insts[203]  (  );
  dummy_scl180_conb_1_308 \insts[204]  (  );
  dummy_scl180_conb_1_309 \insts[205]  (  );
  dummy_scl180_conb_1_310 \insts[206]  (  );
  dummy_scl180_conb_1_311 \insts[207]  (  );
  dummy_scl180_conb_1_312 \insts[208]  (  );
  dummy_scl180_conb_1_313 \insts[209]  (  );
  dummy_scl180_conb_1_314 \insts[210]  (  );
  dummy_scl180_conb_1_315 \insts[211]  (  );
  dummy_scl180_conb_1_316 \insts[212]  (  );
  dummy_scl180_conb_1_317 \insts[213]  (  );
  dummy_scl180_conb_1_318 \insts[214]  (  );
  dummy_scl180_conb_1_319 \insts[215]  (  );
  dummy_scl180_conb_1_320 \insts[216]  (  );
  dummy_scl180_conb_1_321 \insts[217]  (  );
  dummy_scl180_conb_1_322 \insts[218]  (  );
  dummy_scl180_conb_1_323 \insts[219]  (  );
  dummy_scl180_conb_1_324 \insts[220]  (  );
  dummy_scl180_conb_1_325 \insts[221]  (  );
  dummy_scl180_conb_1_326 \insts[222]  (  );
  dummy_scl180_conb_1_327 \insts[223]  (  );
  dummy_scl180_conb_1_328 \insts[224]  (  );
  dummy_scl180_conb_1_329 \insts[225]  (  );
  dummy_scl180_conb_1_330 \insts[226]  (  );
  dummy_scl180_conb_1_331 \insts[227]  (  );
  dummy_scl180_conb_1_332 \insts[228]  (  );
  dummy_scl180_conb_1_333 \insts[229]  (  );
  dummy_scl180_conb_1_334 \insts[230]  (  );
  dummy_scl180_conb_1_335 \insts[231]  (  );
  dummy_scl180_conb_1_336 \insts[232]  (  );
  dummy_scl180_conb_1_337 \insts[233]  (  );
  dummy_scl180_conb_1_338 \insts[234]  (  );
  dummy_scl180_conb_1_339 \insts[235]  (  );
  dummy_scl180_conb_1_340 \insts[236]  (  );
  dummy_scl180_conb_1_341 \insts[237]  (  );
  dummy_scl180_conb_1_342 \insts[238]  (  );
  dummy_scl180_conb_1_343 \insts[239]  (  );
  dummy_scl180_conb_1_344 \insts[240]  (  );
  dummy_scl180_conb_1_345 \insts[241]  (  );
  dummy_scl180_conb_1_346 \insts[242]  (  );
  dummy_scl180_conb_1_347 \insts[243]  (  );
  dummy_scl180_conb_1_348 \insts[244]  (  );
  dummy_scl180_conb_1_349 \insts[245]  (  );
  dummy_scl180_conb_1_350 \insts[246]  (  );
  dummy_scl180_conb_1_351 \insts[247]  (  );
  dummy_scl180_conb_1_352 \insts[248]  (  );
  dummy_scl180_conb_1_353 \insts[249]  (  );
  dummy_scl180_conb_1_354 \insts[250]  (  );
  dummy_scl180_conb_1_355 \insts[251]  (  );
  dummy_scl180_conb_1_356 \insts[252]  (  );
  dummy_scl180_conb_1_357 \insts[253]  (  );
  dummy_scl180_conb_1_358 \insts[254]  (  );
  dummy_scl180_conb_1_359 \insts[255]  (  );
  dummy_scl180_conb_1_360 \insts[256]  (  );
  dummy_scl180_conb_1_361 \insts[257]  (  );
  dummy_scl180_conb_1_362 \insts[258]  (  );
  dummy_scl180_conb_1_363 \insts[259]  (  );
  dummy_scl180_conb_1_364 \insts[260]  (  );
  dummy_scl180_conb_1_365 \insts[261]  (  );
  dummy_scl180_conb_1_366 \insts[262]  (  );
  dummy_scl180_conb_1_367 \insts[263]  (  );
  dummy_scl180_conb_1_368 \insts[264]  (  );
  dummy_scl180_conb_1_369 \insts[265]  (  );
  dummy_scl180_conb_1_370 \insts[266]  (  );
  dummy_scl180_conb_1_371 \insts[267]  (  );
  dummy_scl180_conb_1_372 \insts[268]  (  );
  dummy_scl180_conb_1_373 \insts[269]  (  );
  dummy_scl180_conb_1_374 \insts[270]  (  );
  dummy_scl180_conb_1_375 \insts[271]  (  );
  dummy_scl180_conb_1_376 \insts[272]  (  );
  dummy_scl180_conb_1_377 \insts[273]  (  );
  dummy_scl180_conb_1_378 \insts[274]  (  );
  dummy_scl180_conb_1_379 \insts[275]  (  );
  dummy_scl180_conb_1_380 \insts[276]  (  );
  dummy_scl180_conb_1_381 \insts[277]  (  );
  dummy_scl180_conb_1_382 \insts[278]  (  );
  dummy_scl180_conb_1_383 \insts[279]  (  );
  dummy_scl180_conb_1_384 \insts[280]  (  );
  dummy_scl180_conb_1_385 \insts[281]  (  );
  dummy_scl180_conb_1_386 \insts[282]  (  );
  dummy_scl180_conb_1_387 \insts[283]  (  );
  dummy_scl180_conb_1_388 \insts[284]  (  );
  dummy_scl180_conb_1_389 \insts[285]  (  );
  dummy_scl180_conb_1_390 \insts[286]  (  );
  dummy_scl180_conb_1_391 \insts[287]  (  );
  dummy_scl180_conb_1_392 \insts[288]  (  );
  dummy_scl180_conb_1_393 \insts[289]  (  );
  dummy_scl180_conb_1_394 \insts[290]  (  );
  dummy_scl180_conb_1_395 \insts[291]  (  );
  dummy_scl180_conb_1_396 \insts[292]  (  );
  dummy_scl180_conb_1_397 \insts[293]  (  );
  dummy_scl180_conb_1_398 \insts[294]  (  );
  dummy_scl180_conb_1_399 \insts[295]  (  );
  dummy_scl180_conb_1_400 \insts[296]  (  );
  dummy_scl180_conb_1_401 \insts[297]  (  );
  dummy_scl180_conb_1_402 \insts[298]  (  );
  dummy_scl180_conb_1_403 \insts[299]  (  );
  dummy_scl180_conb_1_404 \insts[300]  (  );
  dummy_scl180_conb_1_405 \insts[301]  (  );
  dummy_scl180_conb_1_406 \insts[302]  (  );
  dummy_scl180_conb_1_407 \insts[303]  (  );
  dummy_scl180_conb_1_408 \insts[304]  (  );
  dummy_scl180_conb_1_409 \insts[305]  (  );
  dummy_scl180_conb_1_410 \insts[306]  (  );
  dummy_scl180_conb_1_411 \insts[307]  (  );
  dummy_scl180_conb_1_412 \insts[308]  (  );
  dummy_scl180_conb_1_413 \insts[309]  (  );
  dummy_scl180_conb_1_414 \insts[310]  (  );
  dummy_scl180_conb_1_415 \insts[311]  (  );
  dummy_scl180_conb_1_416 \insts[312]  (  );
  dummy_scl180_conb_1_417 \insts[313]  (  );
  dummy_scl180_conb_1_418 \insts[314]  (  );
  dummy_scl180_conb_1_419 \insts[315]  (  );
  dummy_scl180_conb_1_420 \insts[316]  (  );
  dummy_scl180_conb_1_421 \insts[317]  (  );
  dummy_scl180_conb_1_422 \insts[318]  (  );
  dummy_scl180_conb_1_423 \insts[319]  (  );
  dummy_scl180_conb_1_424 \insts[320]  (  );
  dummy_scl180_conb_1_425 \insts[321]  (  );
  dummy_scl180_conb_1_426 \insts[322]  (  );
  dummy_scl180_conb_1_427 \insts[323]  (  );
  dummy_scl180_conb_1_428 \insts[324]  (  );
  dummy_scl180_conb_1_429 \insts[325]  (  );
  dummy_scl180_conb_1_430 \insts[326]  (  );
  dummy_scl180_conb_1_431 \insts[327]  (  );
  dummy_scl180_conb_1_432 \insts[328]  (  );
  dummy_scl180_conb_1_433 \insts[329]  (  );
  dummy_scl180_conb_1_434 \insts[330]  (  );
  dummy_scl180_conb_1_435 \insts[331]  (  );
  dummy_scl180_conb_1_436 \insts[332]  (  );
  dummy_scl180_conb_1_437 \insts[333]  (  );
  dummy_scl180_conb_1_438 \insts[334]  (  );
  dummy_scl180_conb_1_439 \insts[335]  (  );
  dummy_scl180_conb_1_440 \insts[336]  (  );
  dummy_scl180_conb_1_441 \insts[337]  (  );
  dummy_scl180_conb_1_442 \insts[338]  (  );
  dummy_scl180_conb_1_443 \insts[339]  (  );
  dummy_scl180_conb_1_444 \insts[340]  (  );
  dummy_scl180_conb_1_445 \insts[341]  (  );
  dummy_scl180_conb_1_446 \insts[342]  (  );
  dummy_scl180_conb_1_447 \insts[343]  (  );
  dummy_scl180_conb_1_448 \insts[344]  (  );
  dummy_scl180_conb_1_449 \insts[345]  (  );
  dummy_scl180_conb_1_450 \insts[346]  (  );
  dummy_scl180_conb_1_451 \insts[347]  (  );
  dummy_scl180_conb_1_452 \insts[348]  (  );
  dummy_scl180_conb_1_453 \insts[349]  (  );
  dummy_scl180_conb_1_454 \insts[350]  (  );
  dummy_scl180_conb_1_455 \insts[351]  (  );
  dummy_scl180_conb_1_456 \insts[352]  (  );
  dummy_scl180_conb_1_457 \insts[353]  (  );
  dummy_scl180_conb_1_458 \insts[354]  (  );
  dummy_scl180_conb_1_459 \insts[355]  (  );
  dummy_scl180_conb_1_460 \insts[356]  (  );
  dummy_scl180_conb_1_461 \insts[357]  (  );
  dummy_scl180_conb_1_462 \insts[358]  (  );
  dummy_scl180_conb_1_463 \insts[359]  (  );
  dummy_scl180_conb_1_464 \insts[360]  (  );
  dummy_scl180_conb_1_465 \insts[361]  (  );
  dummy_scl180_conb_1_466 \insts[362]  (  );
  dummy_scl180_conb_1_467 \insts[363]  (  );
  dummy_scl180_conb_1_468 \insts[364]  (  );
  dummy_scl180_conb_1_469 \insts[365]  (  );
  dummy_scl180_conb_1_470 \insts[366]  (  );
  dummy_scl180_conb_1_471 \insts[367]  (  );
  dummy_scl180_conb_1_472 \insts[368]  (  );
  dummy_scl180_conb_1_473 \insts[369]  (  );
  dummy_scl180_conb_1_474 \insts[370]  (  );
  dummy_scl180_conb_1_475 \insts[371]  (  );
  dummy_scl180_conb_1_476 \insts[372]  (  );
  dummy_scl180_conb_1_477 \insts[373]  (  );
  dummy_scl180_conb_1_478 \insts[374]  (  );
  dummy_scl180_conb_1_479 \insts[375]  (  );
  dummy_scl180_conb_1_480 \insts[376]  (  );
  dummy_scl180_conb_1_481 \insts[377]  (  );
  dummy_scl180_conb_1_482 \insts[378]  (  );
  dummy_scl180_conb_1_483 \insts[379]  (  );
  dummy_scl180_conb_1_484 \insts[380]  (  );
  dummy_scl180_conb_1_485 \insts[381]  (  );
  dummy_scl180_conb_1_486 \insts[382]  (  );
  dummy_scl180_conb_1_487 \insts[383]  (  );
  dummy_scl180_conb_1_488 \insts[384]  (  );
  dummy_scl180_conb_1_489 \insts[385]  (  );
  dummy_scl180_conb_1_490 \insts[386]  (  );
  dummy_scl180_conb_1_491 \insts[387]  (  );
  dummy_scl180_conb_1_492 \insts[388]  (  );
  dummy_scl180_conb_1_493 \insts[389]  (  );
  dummy_scl180_conb_1_494 \insts[390]  (  );
  dummy_scl180_conb_1_495 \insts[391]  (  );
  dummy_scl180_conb_1_496 \insts[392]  (  );
  dummy_scl180_conb_1_497 \insts[393]  (  );
  dummy_scl180_conb_1_498 \insts[394]  (  );
  dummy_scl180_conb_1_499 \insts[395]  (  );
  dummy_scl180_conb_1_500 \insts[396]  (  );
  dummy_scl180_conb_1_501 \insts[397]  (  );
  dummy_scl180_conb_1_502 \insts[398]  (  );
  dummy_scl180_conb_1_503 \insts[399]  (  );
  dummy_scl180_conb_1_504 \insts[400]  (  );
  dummy_scl180_conb_1_505 \insts[401]  (  );
  dummy_scl180_conb_1_506 \insts[402]  (  );
  dummy_scl180_conb_1_507 \insts[403]  (  );
  dummy_scl180_conb_1_508 \insts[404]  (  );
  dummy_scl180_conb_1_509 \insts[405]  (  );
  dummy_scl180_conb_1_510 \insts[406]  (  );
  dummy_scl180_conb_1_511 \insts[407]  (  );
  dummy_scl180_conb_1_512 \insts[408]  (  );
  dummy_scl180_conb_1_513 \insts[409]  (  );
  dummy_scl180_conb_1_514 \insts[410]  (  );
  dummy_scl180_conb_1_515 \insts[411]  (  );
  dummy_scl180_conb_1_516 \insts[412]  (  );
  dummy_scl180_conb_1_517 \insts[413]  (  );
  dummy_scl180_conb_1_518 \insts[414]  (  );
  dummy_scl180_conb_1_519 \insts[415]  (  );
  dummy_scl180_conb_1_520 \insts[416]  (  );
  dummy_scl180_conb_1_521 \insts[417]  (  );
  dummy_scl180_conb_1_522 \insts[418]  (  );
  dummy_scl180_conb_1_523 \insts[419]  (  );
  dummy_scl180_conb_1_524 \insts[420]  (  );
  dummy_scl180_conb_1_525 \insts[421]  (  );
  dummy_scl180_conb_1_526 \insts[422]  (  );
  dummy_scl180_conb_1_527 \insts[423]  (  );
  dummy_scl180_conb_1_528 \insts[424]  (  );
  dummy_scl180_conb_1_529 \insts[425]  (  );
  dummy_scl180_conb_1_530 \insts[426]  (  );
  dummy_scl180_conb_1_531 \insts[427]  (  );
  dummy_scl180_conb_1_532 \insts[428]  (  );
  dummy_scl180_conb_1_533 \insts[429]  (  );
  dummy_scl180_conb_1_534 \insts[430]  (  );
  dummy_scl180_conb_1_535 \insts[431]  (  );
  dummy_scl180_conb_1_536 \insts[432]  (  );
  dummy_scl180_conb_1_537 \insts[433]  (  );
  dummy_scl180_conb_1_538 \insts[434]  (  );
  dummy_scl180_conb_1_539 \insts[435]  (  );
  dummy_scl180_conb_1_540 \insts[436]  (  );
  dummy_scl180_conb_1_541 \insts[437]  (  );
  dummy_scl180_conb_1_542 \insts[438]  (  );
  dummy_scl180_conb_1_543 \insts[439]  (  );
  dummy_scl180_conb_1_544 \insts[440]  (  );
  dummy_scl180_conb_1_545 \insts[441]  (  );
  dummy_scl180_conb_1_546 \insts[442]  (  );
  dummy_scl180_conb_1_547 \insts[443]  (  );
  dummy_scl180_conb_1_548 \insts[444]  (  );
  dummy_scl180_conb_1_549 \insts[445]  (  );
  dummy_scl180_conb_1_550 \insts[446]  (  );
  dummy_scl180_conb_1_551 \insts[447]  (  );
  dummy_scl180_conb_1_552 \insts[448]  (  );
  dummy_scl180_conb_1_553 \insts[449]  (  );
  dummy_scl180_conb_1_554 \insts[450]  (  );
  dummy_scl180_conb_1_555 \insts[451]  (  );
  dummy_scl180_conb_1_556 \insts[452]  (  );
  dummy_scl180_conb_1_557 \insts[453]  (  );
  dummy_scl180_conb_1_558 \insts[454]  (  );
  dummy_scl180_conb_1_559 \insts[455]  (  );
  dummy_scl180_conb_1_560 \insts[456]  (  );
  dummy_scl180_conb_1_561 \insts[457]  (  );
  dummy_scl180_conb_1_562 \insts[458]  (  );
  dummy_scl180_conb_1_563 \insts[459]  (  );
  dummy_scl180_conb_1_564 \insts[460]  (  );
  dummy_scl180_conb_1_565 \insts[461]  (  );
  dummy_scl180_conb_1_566 \insts[462]  (  );
endmodule


module dummy_scl180_conb_1_759 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module mprj2_logic_high ( HI );
  output HI;

  assign HI = 1'b1;

  dummy_scl180_conb_1_759 inst (  );
endmodule


module dummy_scl180_conb_1_758 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_757 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module mgmt_protect_hv ( mprj_vdd_logic1, mprj2_vdd_logic1 );
  output mprj_vdd_logic1, mprj2_vdd_logic1;

  assign mprj_vdd_logic1 = 1'b1;
  assign mprj2_vdd_logic1 = 1'b1;

  dummy_scl180_conb_1_758 mprj_logic_high_hvl (  );
  dummy_scl180_conb_1_757 mprj2_logic_high_hvl (  );
endmodule


module mgmt_protect ( caravel_clk, caravel_clk2, caravel_rstn, mprj_cyc_o_core, 
        mprj_stb_o_core, mprj_we_o_core, mprj_sel_o_core, mprj_adr_o_core, 
        mprj_dat_o_core, user_irq_core, mprj_dat_i_core, mprj_ack_i_core, 
        mprj_iena_wb, la_data_in_mprj, la_data_out_mprj, la_oenb_mprj, 
        la_iena_mprj, la_data_out_core, la_data_in_core, la_oenb_core, 
        user_irq_ena, user_clock, user_clock2, user_reset, mprj_cyc_o_user, 
        mprj_stb_o_user, mprj_we_o_user, mprj_sel_o_user, mprj_adr_o_user, 
        mprj_dat_o_user, mprj_dat_i_user, mprj_ack_i_user, user_irq, 
        user1_vcc_powergood, user2_vcc_powergood, user1_vdd_powergood, 
        user2_vdd_powergood );
  input [3:0] mprj_sel_o_core;
  input [31:0] mprj_adr_o_core;
  input [31:0] mprj_dat_o_core;
  input [2:0] user_irq_core;
  output [31:0] mprj_dat_i_core;
  output [127:0] la_data_in_mprj;
  input [127:0] la_data_out_mprj;
  input [127:0] la_oenb_mprj;
  input [127:0] la_iena_mprj;
  input [127:0] la_data_out_core;
  output [127:0] la_data_in_core;
  output [127:0] la_oenb_core;
  input [2:0] user_irq_ena;
  output [3:0] mprj_sel_o_user;
  output [31:0] mprj_adr_o_user;
  output [31:0] mprj_dat_o_user;
  input [31:0] mprj_dat_i_user;
  output [2:0] user_irq;
  input caravel_clk, caravel_clk2, caravel_rstn, mprj_cyc_o_core,
         mprj_stb_o_core, mprj_we_o_core, mprj_iena_wb, mprj_ack_i_user;
  output mprj_ack_i_core, user_clock, user_clock2, user_reset, mprj_cyc_o_user,
         mprj_stb_o_user, mprj_we_o_user, user1_vcc_powergood,
         user2_vcc_powergood, user1_vdd_powergood, user2_vdd_powergood;
  wire   caravel_clk2, mprj_cyc_o_core, mprj_stb_o_core, mprj_we_o_core, n1,
         n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, n43, n44,
         n45, n46, n47, n48, n49, n50, n51, n52, n53, n54, n55, n56, n57, n58,
         n59, n60, n61, n62, n63, n64, n65, n66, n67, n68, n69, n70, n71, n72,
         n73, n74, n75, n76, n77, n78, n79, n80, n81, n82, n83, n84, n85, n86,
         n87, n88, n89, n90, n91, n92, n93, n94, n95, n96, n97, n98, n99, n100,
         n101, n102, n103, n104, n105, n106, n107, n108, n109, n110, n111,
         n112, n113, n114, n115, n116, n117, n118, n119, n120, n121, n122,
         n123, n124, n125, n126, n127, n128, n129, n130, n131, n132, n133,
         n134, n135, n136, n137, n138, n139, n140, n141, n142, n143, n144,
         n145, n146, n147, n148, n149, n150, n151, n152, n153, n154, n155,
         n156, n157, n158, n159, n160, n161, n162, n163, n164, n165, n166,
         n167, n168, n169, n170, n171, n172, n173, n174, n175, n176, n177,
         n178, n179, n180, n181, n182, n183, n184, n185, n186, n187, n188,
         n189, n190, n191, n192, n193, n194, n195, n196, n197, n198, n199,
         n200, n201, n202, n203, n204, n205, n206, n207, n208, n209, n210,
         n211, n212, n213, n214, n215, n216, n217, n218, n219, n220, n221,
         n222, n223, n224, n225, n226, n227, n228, n229, n230, n231, n232,
         n233, n234, n235, n236, n237, n238, n239, n240, n241, n242, n243,
         n244, n245, n246, n247, n248, n249, n250, n251, n252, n253, n254,
         n255, n256, n257, n258, n259;
  tri   caravel_clk;
  assign la_oenb_core[127] = la_oenb_mprj[127];
  assign la_oenb_core[126] = la_oenb_mprj[126];
  assign la_oenb_core[125] = la_oenb_mprj[125];
  assign la_oenb_core[124] = la_oenb_mprj[124];
  assign la_oenb_core[123] = la_oenb_mprj[123];
  assign la_oenb_core[122] = la_oenb_mprj[122];
  assign la_oenb_core[121] = la_oenb_mprj[121];
  assign la_oenb_core[120] = la_oenb_mprj[120];
  assign la_oenb_core[119] = la_oenb_mprj[119];
  assign la_oenb_core[118] = la_oenb_mprj[118];
  assign la_oenb_core[117] = la_oenb_mprj[117];
  assign la_oenb_core[116] = la_oenb_mprj[116];
  assign la_oenb_core[115] = la_oenb_mprj[115];
  assign la_oenb_core[114] = la_oenb_mprj[114];
  assign la_oenb_core[113] = la_oenb_mprj[113];
  assign la_oenb_core[112] = la_oenb_mprj[112];
  assign la_oenb_core[111] = la_oenb_mprj[111];
  assign la_oenb_core[110] = la_oenb_mprj[110];
  assign la_oenb_core[109] = la_oenb_mprj[109];
  assign la_oenb_core[108] = la_oenb_mprj[108];
  assign la_oenb_core[107] = la_oenb_mprj[107];
  assign la_oenb_core[106] = la_oenb_mprj[106];
  assign la_oenb_core[105] = la_oenb_mprj[105];
  assign la_oenb_core[104] = la_oenb_mprj[104];
  assign la_oenb_core[103] = la_oenb_mprj[103];
  assign la_oenb_core[102] = la_oenb_mprj[102];
  assign la_oenb_core[101] = la_oenb_mprj[101];
  assign la_oenb_core[100] = la_oenb_mprj[100];
  assign la_oenb_core[99] = la_oenb_mprj[99];
  assign la_oenb_core[98] = la_oenb_mprj[98];
  assign la_oenb_core[97] = la_oenb_mprj[97];
  assign la_oenb_core[96] = la_oenb_mprj[96];
  assign la_oenb_core[95] = la_oenb_mprj[95];
  assign la_oenb_core[94] = la_oenb_mprj[94];
  assign la_oenb_core[93] = la_oenb_mprj[93];
  assign la_oenb_core[92] = la_oenb_mprj[92];
  assign la_oenb_core[91] = la_oenb_mprj[91];
  assign la_oenb_core[90] = la_oenb_mprj[90];
  assign la_oenb_core[89] = la_oenb_mprj[89];
  assign la_oenb_core[88] = la_oenb_mprj[88];
  assign la_oenb_core[87] = la_oenb_mprj[87];
  assign la_oenb_core[86] = la_oenb_mprj[86];
  assign la_oenb_core[85] = la_oenb_mprj[85];
  assign la_oenb_core[84] = la_oenb_mprj[84];
  assign la_oenb_core[83] = la_oenb_mprj[83];
  assign la_oenb_core[82] = la_oenb_mprj[82];
  assign la_oenb_core[81] = la_oenb_mprj[81];
  assign la_oenb_core[80] = la_oenb_mprj[80];
  assign la_oenb_core[79] = la_oenb_mprj[79];
  assign la_oenb_core[78] = la_oenb_mprj[78];
  assign la_oenb_core[77] = la_oenb_mprj[77];
  assign la_oenb_core[76] = la_oenb_mprj[76];
  assign la_oenb_core[75] = la_oenb_mprj[75];
  assign la_oenb_core[74] = la_oenb_mprj[74];
  assign la_oenb_core[73] = la_oenb_mprj[73];
  assign la_oenb_core[72] = la_oenb_mprj[72];
  assign la_oenb_core[71] = la_oenb_mprj[71];
  assign la_oenb_core[70] = la_oenb_mprj[70];
  assign la_oenb_core[69] = la_oenb_mprj[69];
  assign la_oenb_core[68] = la_oenb_mprj[68];
  assign la_oenb_core[67] = la_oenb_mprj[67];
  assign la_oenb_core[66] = la_oenb_mprj[66];
  assign la_oenb_core[65] = la_oenb_mprj[65];
  assign la_oenb_core[64] = la_oenb_mprj[64];
  assign la_oenb_core[63] = la_oenb_mprj[63];
  assign la_oenb_core[62] = la_oenb_mprj[62];
  assign la_oenb_core[61] = la_oenb_mprj[61];
  assign la_oenb_core[60] = la_oenb_mprj[60];
  assign la_oenb_core[59] = la_oenb_mprj[59];
  assign la_oenb_core[58] = la_oenb_mprj[58];
  assign la_oenb_core[57] = la_oenb_mprj[57];
  assign la_oenb_core[56] = la_oenb_mprj[56];
  assign la_oenb_core[55] = la_oenb_mprj[55];
  assign la_oenb_core[54] = la_oenb_mprj[54];
  assign la_oenb_core[53] = la_oenb_mprj[53];
  assign la_oenb_core[52] = la_oenb_mprj[52];
  assign la_oenb_core[51] = la_oenb_mprj[51];
  assign la_oenb_core[50] = la_oenb_mprj[50];
  assign la_oenb_core[49] = la_oenb_mprj[49];
  assign la_oenb_core[48] = la_oenb_mprj[48];
  assign la_oenb_core[47] = la_oenb_mprj[47];
  assign la_oenb_core[46] = la_oenb_mprj[46];
  assign la_oenb_core[45] = la_oenb_mprj[45];
  assign la_oenb_core[44] = la_oenb_mprj[44];
  assign la_oenb_core[43] = la_oenb_mprj[43];
  assign la_oenb_core[42] = la_oenb_mprj[42];
  assign la_oenb_core[41] = la_oenb_mprj[41];
  assign la_oenb_core[40] = la_oenb_mprj[40];
  assign la_oenb_core[39] = la_oenb_mprj[39];
  assign la_oenb_core[38] = la_oenb_mprj[38];
  assign la_oenb_core[37] = la_oenb_mprj[37];
  assign la_oenb_core[36] = la_oenb_mprj[36];
  assign la_oenb_core[35] = la_oenb_mprj[35];
  assign la_oenb_core[34] = la_oenb_mprj[34];
  assign la_oenb_core[33] = la_oenb_mprj[33];
  assign la_oenb_core[32] = la_oenb_mprj[32];
  assign la_oenb_core[31] = la_oenb_mprj[31];
  assign la_oenb_core[30] = la_oenb_mprj[30];
  assign la_oenb_core[29] = la_oenb_mprj[29];
  assign la_oenb_core[28] = la_oenb_mprj[28];
  assign la_oenb_core[27] = la_oenb_mprj[27];
  assign la_oenb_core[26] = la_oenb_mprj[26];
  assign la_oenb_core[25] = la_oenb_mprj[25];
  assign la_oenb_core[24] = la_oenb_mprj[24];
  assign la_oenb_core[23] = la_oenb_mprj[23];
  assign la_oenb_core[22] = la_oenb_mprj[22];
  assign la_oenb_core[21] = la_oenb_mprj[21];
  assign la_oenb_core[20] = la_oenb_mprj[20];
  assign la_oenb_core[19] = la_oenb_mprj[19];
  assign la_oenb_core[18] = la_oenb_mprj[18];
  assign la_oenb_core[17] = la_oenb_mprj[17];
  assign la_oenb_core[16] = la_oenb_mprj[16];
  assign la_oenb_core[15] = la_oenb_mprj[15];
  assign la_oenb_core[14] = la_oenb_mprj[14];
  assign la_oenb_core[13] = la_oenb_mprj[13];
  assign la_oenb_core[12] = la_oenb_mprj[12];
  assign la_oenb_core[11] = la_oenb_mprj[11];
  assign la_oenb_core[10] = la_oenb_mprj[10];
  assign la_oenb_core[9] = la_oenb_mprj[9];
  assign la_oenb_core[8] = la_oenb_mprj[8];
  assign la_oenb_core[7] = la_oenb_mprj[7];
  assign la_oenb_core[6] = la_oenb_mprj[6];
  assign la_oenb_core[5] = la_oenb_mprj[5];
  assign la_oenb_core[4] = la_oenb_mprj[4];
  assign la_oenb_core[3] = la_oenb_mprj[3];
  assign la_oenb_core[2] = la_oenb_mprj[2];
  assign la_oenb_core[1] = la_oenb_mprj[1];
  assign la_oenb_core[0] = la_oenb_mprj[0];
  assign user_clock = caravel_clk;
  assign user_clock2 = caravel_clk2;
  assign mprj_cyc_o_user = mprj_cyc_o_core;
  assign mprj_stb_o_user = mprj_stb_o_core;
  assign mprj_we_o_user = mprj_we_o_core;
  assign mprj_sel_o_user[3] = mprj_sel_o_core[3];
  assign mprj_sel_o_user[2] = mprj_sel_o_core[2];
  assign mprj_sel_o_user[1] = mprj_sel_o_core[1];
  assign mprj_sel_o_user[0] = mprj_sel_o_core[0];
  assign mprj_adr_o_user[31] = mprj_adr_o_core[31];
  assign mprj_adr_o_user[30] = mprj_adr_o_core[30];
  assign mprj_adr_o_user[29] = mprj_adr_o_core[29];
  assign mprj_adr_o_user[28] = mprj_adr_o_core[28];
  assign mprj_adr_o_user[27] = mprj_adr_o_core[27];
  assign mprj_adr_o_user[26] = mprj_adr_o_core[26];
  assign mprj_adr_o_user[25] = mprj_adr_o_core[25];
  assign mprj_adr_o_user[24] = mprj_adr_o_core[24];
  assign mprj_adr_o_user[23] = mprj_adr_o_core[23];
  assign mprj_adr_o_user[22] = mprj_adr_o_core[22];
  assign mprj_adr_o_user[21] = mprj_adr_o_core[21];
  assign mprj_adr_o_user[20] = mprj_adr_o_core[20];
  assign mprj_adr_o_user[19] = mprj_adr_o_core[19];
  assign mprj_adr_o_user[18] = mprj_adr_o_core[18];
  assign mprj_adr_o_user[17] = mprj_adr_o_core[17];
  assign mprj_adr_o_user[16] = mprj_adr_o_core[16];
  assign mprj_adr_o_user[15] = mprj_adr_o_core[15];
  assign mprj_adr_o_user[14] = mprj_adr_o_core[14];
  assign mprj_adr_o_user[13] = mprj_adr_o_core[13];
  assign mprj_adr_o_user[12] = mprj_adr_o_core[12];
  assign mprj_adr_o_user[11] = mprj_adr_o_core[11];
  assign mprj_adr_o_user[10] = mprj_adr_o_core[10];
  assign mprj_adr_o_user[9] = mprj_adr_o_core[9];
  assign mprj_adr_o_user[8] = mprj_adr_o_core[8];
  assign mprj_adr_o_user[7] = mprj_adr_o_core[7];
  assign mprj_adr_o_user[6] = mprj_adr_o_core[6];
  assign mprj_adr_o_user[5] = mprj_adr_o_core[5];
  assign mprj_adr_o_user[4] = mprj_adr_o_core[4];
  assign mprj_adr_o_user[3] = mprj_adr_o_core[3];
  assign mprj_adr_o_user[2] = mprj_adr_o_core[2];
  assign mprj_adr_o_user[1] = mprj_adr_o_core[1];
  assign mprj_adr_o_user[0] = mprj_adr_o_core[0];
  assign mprj_dat_o_user[31] = mprj_dat_o_core[31];
  assign mprj_dat_o_user[30] = mprj_dat_o_core[30];
  assign mprj_dat_o_user[29] = mprj_dat_o_core[29];
  assign mprj_dat_o_user[28] = mprj_dat_o_core[28];
  assign mprj_dat_o_user[27] = mprj_dat_o_core[27];
  assign mprj_dat_o_user[26] = mprj_dat_o_core[26];
  assign mprj_dat_o_user[25] = mprj_dat_o_core[25];
  assign mprj_dat_o_user[24] = mprj_dat_o_core[24];
  assign mprj_dat_o_user[23] = mprj_dat_o_core[23];
  assign mprj_dat_o_user[22] = mprj_dat_o_core[22];
  assign mprj_dat_o_user[21] = mprj_dat_o_core[21];
  assign mprj_dat_o_user[20] = mprj_dat_o_core[20];
  assign mprj_dat_o_user[19] = mprj_dat_o_core[19];
  assign mprj_dat_o_user[18] = mprj_dat_o_core[18];
  assign mprj_dat_o_user[17] = mprj_dat_o_core[17];
  assign mprj_dat_o_user[16] = mprj_dat_o_core[16];
  assign mprj_dat_o_user[15] = mprj_dat_o_core[15];
  assign mprj_dat_o_user[14] = mprj_dat_o_core[14];
  assign mprj_dat_o_user[13] = mprj_dat_o_core[13];
  assign mprj_dat_o_user[12] = mprj_dat_o_core[12];
  assign mprj_dat_o_user[11] = mprj_dat_o_core[11];
  assign mprj_dat_o_user[10] = mprj_dat_o_core[10];
  assign mprj_dat_o_user[9] = mprj_dat_o_core[9];
  assign mprj_dat_o_user[8] = mprj_dat_o_core[8];
  assign mprj_dat_o_user[7] = mprj_dat_o_core[7];
  assign mprj_dat_o_user[6] = mprj_dat_o_core[6];
  assign mprj_dat_o_user[5] = mprj_dat_o_core[5];
  assign mprj_dat_o_user[4] = mprj_dat_o_core[4];
  assign mprj_dat_o_user[3] = mprj_dat_o_core[3];
  assign mprj_dat_o_user[2] = mprj_dat_o_core[2];
  assign mprj_dat_o_user[1] = mprj_dat_o_core[1];
  assign mprj_dat_o_user[0] = mprj_dat_o_core[0];
  assign user1_vcc_powergood = 1'b1;
  assign user2_vcc_powergood = 1'b1;
  assign user1_vdd_powergood = 1'b1;
  assign user2_vdd_powergood = 1'b1;

  an02d0 U46 ( .A1(mprj_dat_i_user[9]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[9]) );
  an02d0 U47 ( .A1(mprj_dat_i_user[8]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[8]) );
  an02d0 U48 ( .A1(mprj_dat_i_user[7]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[7]) );
  an02d0 U49 ( .A1(mprj_dat_i_user[6]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[6]) );
  an02d0 U50 ( .A1(mprj_dat_i_user[5]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[5]) );
  an02d0 U51 ( .A1(mprj_dat_i_user[4]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[4]) );
  an02d0 U52 ( .A1(mprj_dat_i_user[3]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[3]) );
  an02d0 U53 ( .A1(mprj_dat_i_user[31]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[31]) );
  an02d0 U54 ( .A1(mprj_dat_i_user[30]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[30]) );
  an02d0 U55 ( .A1(mprj_dat_i_user[2]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[2]) );
  an02d0 U56 ( .A1(mprj_dat_i_user[29]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[29]) );
  an02d0 U57 ( .A1(mprj_dat_i_user[28]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[28]) );
  an02d0 U58 ( .A1(mprj_dat_i_user[27]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[27]) );
  an02d0 U59 ( .A1(mprj_dat_i_user[26]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[26]) );
  an02d0 U60 ( .A1(mprj_dat_i_user[25]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[25]) );
  an02d0 U61 ( .A1(mprj_dat_i_user[24]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[24]) );
  an02d0 U62 ( .A1(mprj_dat_i_user[23]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[23]) );
  an02d0 U63 ( .A1(mprj_dat_i_user[22]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[22]) );
  an02d0 U64 ( .A1(mprj_dat_i_user[21]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[21]) );
  an02d0 U65 ( .A1(mprj_dat_i_user[20]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[20]) );
  an02d0 U66 ( .A1(mprj_dat_i_user[1]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[1]) );
  an02d0 U67 ( .A1(mprj_dat_i_user[19]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[19]) );
  an02d0 U68 ( .A1(mprj_dat_i_user[18]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[18]) );
  an02d0 U69 ( .A1(mprj_dat_i_user[17]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[17]) );
  an02d0 U70 ( .A1(mprj_dat_i_user[16]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[16]) );
  an02d0 U71 ( .A1(mprj_dat_i_user[15]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[15]) );
  an02d0 U72 ( .A1(mprj_dat_i_user[14]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[14]) );
  an02d0 U73 ( .A1(mprj_dat_i_user[13]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[13]) );
  an02d0 U74 ( .A1(mprj_dat_i_user[12]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[12]) );
  an02d0 U75 ( .A1(mprj_dat_i_user[11]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[11]) );
  an02d0 U76 ( .A1(mprj_dat_i_user[10]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[10]) );
  an02d0 U77 ( .A1(mprj_dat_i_user[0]), .A2(mprj_iena_wb), .Z(
        mprj_dat_i_core[0]) );
  an02d0 U111 ( .A1(mprj_ack_i_user), .A2(mprj_iena_wb), .Z(mprj_ack_i_core)
         );
  mprj_logic_high mprj_logic_high_inst (  );
  mprj2_logic_high mprj2_logic_high_inst (  );
  mgmt_protect_hv powergood_check (  );
  inv0d0 U1 ( .I(caravel_rstn), .ZN(user_reset) );
  nd02d1 U2 ( .A1(user_irq_core[2]), .A2(user_irq_ena[2]), .ZN(n1) );
  inv0d1 U3 ( .I(n1), .ZN(user_irq[2]) );
  nd02d1 U4 ( .A1(user_irq_core[1]), .A2(user_irq_ena[1]), .ZN(n2) );
  inv0d1 U5 ( .I(n2), .ZN(user_irq[1]) );
  nd02d1 U6 ( .A1(user_irq_core[0]), .A2(user_irq_ena[0]), .ZN(n3) );
  inv0d1 U7 ( .I(n3), .ZN(user_irq[0]) );
  nd02d1 U8 ( .A1(la_iena_mprj[127]), .A2(la_data_out_core[127]), .ZN(n4) );
  inv0d1 U9 ( .I(n4), .ZN(la_data_in_mprj[127]) );
  nd02d1 U10 ( .A1(la_iena_mprj[126]), .A2(la_data_out_core[126]), .ZN(n5) );
  inv0d1 U11 ( .I(n5), .ZN(la_data_in_mprj[126]) );
  nd02d1 U12 ( .A1(la_iena_mprj[125]), .A2(la_data_out_core[125]), .ZN(n6) );
  inv0d1 U13 ( .I(n6), .ZN(la_data_in_mprj[125]) );
  nd02d1 U14 ( .A1(la_iena_mprj[124]), .A2(la_data_out_core[124]), .ZN(n7) );
  inv0d1 U15 ( .I(n7), .ZN(la_data_in_mprj[124]) );
  nd02d1 U16 ( .A1(la_iena_mprj[123]), .A2(la_data_out_core[123]), .ZN(n8) );
  inv0d1 U17 ( .I(n8), .ZN(la_data_in_mprj[123]) );
  nd02d1 U18 ( .A1(la_iena_mprj[122]), .A2(la_data_out_core[122]), .ZN(n9) );
  inv0d1 U19 ( .I(n9), .ZN(la_data_in_mprj[122]) );
  nd02d1 U20 ( .A1(la_iena_mprj[121]), .A2(la_data_out_core[121]), .ZN(n10) );
  inv0d1 U21 ( .I(n10), .ZN(la_data_in_mprj[121]) );
  nd02d1 U22 ( .A1(la_iena_mprj[120]), .A2(la_data_out_core[120]), .ZN(n11) );
  inv0d1 U23 ( .I(n11), .ZN(la_data_in_mprj[120]) );
  nd02d1 U24 ( .A1(la_iena_mprj[119]), .A2(la_data_out_core[119]), .ZN(n12) );
  inv0d1 U25 ( .I(n12), .ZN(la_data_in_mprj[119]) );
  nd02d1 U26 ( .A1(la_iena_mprj[118]), .A2(la_data_out_core[118]), .ZN(n13) );
  inv0d1 U27 ( .I(n13), .ZN(la_data_in_mprj[118]) );
  nd02d1 U28 ( .A1(la_iena_mprj[117]), .A2(la_data_out_core[117]), .ZN(n14) );
  inv0d1 U29 ( .I(n14), .ZN(la_data_in_mprj[117]) );
  nd02d1 U30 ( .A1(la_iena_mprj[116]), .A2(la_data_out_core[116]), .ZN(n15) );
  inv0d1 U31 ( .I(n15), .ZN(la_data_in_mprj[116]) );
  nd02d1 U32 ( .A1(la_iena_mprj[115]), .A2(la_data_out_core[115]), .ZN(n16) );
  inv0d1 U33 ( .I(n16), .ZN(la_data_in_mprj[115]) );
  nd02d1 U34 ( .A1(la_iena_mprj[114]), .A2(la_data_out_core[114]), .ZN(n17) );
  inv0d1 U35 ( .I(n17), .ZN(la_data_in_mprj[114]) );
  nd02d1 U36 ( .A1(la_iena_mprj[113]), .A2(la_data_out_core[113]), .ZN(n18) );
  inv0d1 U37 ( .I(n18), .ZN(la_data_in_mprj[113]) );
  nd02d1 U38 ( .A1(la_iena_mprj[112]), .A2(la_data_out_core[112]), .ZN(n19) );
  inv0d1 U39 ( .I(n19), .ZN(la_data_in_mprj[112]) );
  nd02d1 U40 ( .A1(la_iena_mprj[111]), .A2(la_data_out_core[111]), .ZN(n20) );
  inv0d1 U41 ( .I(n20), .ZN(la_data_in_mprj[111]) );
  nd02d1 U42 ( .A1(la_iena_mprj[110]), .A2(la_data_out_core[110]), .ZN(n21) );
  inv0d1 U43 ( .I(n21), .ZN(la_data_in_mprj[110]) );
  nd02d1 U44 ( .A1(la_iena_mprj[109]), .A2(la_data_out_core[109]), .ZN(n22) );
  inv0d1 U45 ( .I(n22), .ZN(la_data_in_mprj[109]) );
  nd02d1 U78 ( .A1(la_iena_mprj[108]), .A2(la_data_out_core[108]), .ZN(n23) );
  inv0d1 U79 ( .I(n23), .ZN(la_data_in_mprj[108]) );
  nd02d1 U80 ( .A1(la_iena_mprj[107]), .A2(la_data_out_core[107]), .ZN(n24) );
  inv0d1 U81 ( .I(n24), .ZN(la_data_in_mprj[107]) );
  nd02d1 U82 ( .A1(la_iena_mprj[106]), .A2(la_data_out_core[106]), .ZN(n25) );
  inv0d1 U83 ( .I(n25), .ZN(la_data_in_mprj[106]) );
  nd02d1 U84 ( .A1(la_iena_mprj[105]), .A2(la_data_out_core[105]), .ZN(n26) );
  inv0d1 U85 ( .I(n26), .ZN(la_data_in_mprj[105]) );
  nd02d1 U86 ( .A1(la_iena_mprj[104]), .A2(la_data_out_core[104]), .ZN(n27) );
  inv0d1 U87 ( .I(n27), .ZN(la_data_in_mprj[104]) );
  nd02d1 U88 ( .A1(la_iena_mprj[103]), .A2(la_data_out_core[103]), .ZN(n28) );
  inv0d1 U89 ( .I(n28), .ZN(la_data_in_mprj[103]) );
  nd02d1 U90 ( .A1(la_iena_mprj[102]), .A2(la_data_out_core[102]), .ZN(n29) );
  inv0d1 U91 ( .I(n29), .ZN(la_data_in_mprj[102]) );
  nd02d1 U92 ( .A1(la_iena_mprj[101]), .A2(la_data_out_core[101]), .ZN(n30) );
  inv0d1 U93 ( .I(n30), .ZN(la_data_in_mprj[101]) );
  nd02d1 U94 ( .A1(la_iena_mprj[100]), .A2(la_data_out_core[100]), .ZN(n31) );
  inv0d1 U95 ( .I(n31), .ZN(la_data_in_mprj[100]) );
  nd02d1 U96 ( .A1(la_iena_mprj[99]), .A2(la_data_out_core[99]), .ZN(n32) );
  inv0d1 U97 ( .I(n32), .ZN(la_data_in_mprj[99]) );
  nd02d1 U98 ( .A1(la_iena_mprj[98]), .A2(la_data_out_core[98]), .ZN(n33) );
  inv0d1 U99 ( .I(n33), .ZN(la_data_in_mprj[98]) );
  nd02d1 U100 ( .A1(la_iena_mprj[97]), .A2(la_data_out_core[97]), .ZN(n34) );
  inv0d1 U101 ( .I(n34), .ZN(la_data_in_mprj[97]) );
  nd02d1 U102 ( .A1(la_iena_mprj[96]), .A2(la_data_out_core[96]), .ZN(n35) );
  inv0d1 U103 ( .I(n35), .ZN(la_data_in_mprj[96]) );
  nd02d1 U104 ( .A1(la_iena_mprj[95]), .A2(la_data_out_core[95]), .ZN(n36) );
  inv0d1 U105 ( .I(n36), .ZN(la_data_in_mprj[95]) );
  nd02d1 U106 ( .A1(la_iena_mprj[94]), .A2(la_data_out_core[94]), .ZN(n37) );
  inv0d1 U107 ( .I(n37), .ZN(la_data_in_mprj[94]) );
  nd02d1 U108 ( .A1(la_iena_mprj[93]), .A2(la_data_out_core[93]), .ZN(n38) );
  inv0d1 U109 ( .I(n38), .ZN(la_data_in_mprj[93]) );
  nd02d1 U110 ( .A1(la_iena_mprj[92]), .A2(la_data_out_core[92]), .ZN(n39) );
  inv0d1 U112 ( .I(n39), .ZN(la_data_in_mprj[92]) );
  nd02d1 U113 ( .A1(la_iena_mprj[91]), .A2(la_data_out_core[91]), .ZN(n40) );
  inv0d1 U114 ( .I(n40), .ZN(la_data_in_mprj[91]) );
  nd02d1 U115 ( .A1(la_iena_mprj[90]), .A2(la_data_out_core[90]), .ZN(n41) );
  inv0d1 U116 ( .I(n41), .ZN(la_data_in_mprj[90]) );
  nd02d1 U117 ( .A1(la_iena_mprj[89]), .A2(la_data_out_core[89]), .ZN(n42) );
  inv0d1 U118 ( .I(n42), .ZN(la_data_in_mprj[89]) );
  nd02d1 U119 ( .A1(la_iena_mprj[88]), .A2(la_data_out_core[88]), .ZN(n43) );
  inv0d1 U120 ( .I(n43), .ZN(la_data_in_mprj[88]) );
  nd02d1 U121 ( .A1(la_iena_mprj[87]), .A2(la_data_out_core[87]), .ZN(n44) );
  inv0d1 U122 ( .I(n44), .ZN(la_data_in_mprj[87]) );
  nd02d1 U123 ( .A1(la_iena_mprj[86]), .A2(la_data_out_core[86]), .ZN(n45) );
  inv0d1 U124 ( .I(n45), .ZN(la_data_in_mprj[86]) );
  nd02d1 U125 ( .A1(la_iena_mprj[85]), .A2(la_data_out_core[85]), .ZN(n46) );
  inv0d1 U126 ( .I(n46), .ZN(la_data_in_mprj[85]) );
  nd02d1 U127 ( .A1(la_iena_mprj[84]), .A2(la_data_out_core[84]), .ZN(n47) );
  inv0d1 U128 ( .I(n47), .ZN(la_data_in_mprj[84]) );
  nd02d1 U129 ( .A1(la_iena_mprj[83]), .A2(la_data_out_core[83]), .ZN(n48) );
  inv0d1 U130 ( .I(n48), .ZN(la_data_in_mprj[83]) );
  nd02d1 U131 ( .A1(la_iena_mprj[82]), .A2(la_data_out_core[82]), .ZN(n49) );
  inv0d1 U132 ( .I(n49), .ZN(la_data_in_mprj[82]) );
  nd02d1 U133 ( .A1(la_iena_mprj[81]), .A2(la_data_out_core[81]), .ZN(n50) );
  inv0d1 U134 ( .I(n50), .ZN(la_data_in_mprj[81]) );
  nd02d1 U135 ( .A1(la_iena_mprj[80]), .A2(la_data_out_core[80]), .ZN(n51) );
  inv0d1 U136 ( .I(n51), .ZN(la_data_in_mprj[80]) );
  nd02d1 U137 ( .A1(la_iena_mprj[79]), .A2(la_data_out_core[79]), .ZN(n52) );
  inv0d1 U138 ( .I(n52), .ZN(la_data_in_mprj[79]) );
  nd02d1 U139 ( .A1(la_iena_mprj[78]), .A2(la_data_out_core[78]), .ZN(n53) );
  inv0d1 U140 ( .I(n53), .ZN(la_data_in_mprj[78]) );
  nd02d1 U141 ( .A1(la_iena_mprj[77]), .A2(la_data_out_core[77]), .ZN(n54) );
  inv0d1 U142 ( .I(n54), .ZN(la_data_in_mprj[77]) );
  nd02d1 U143 ( .A1(la_iena_mprj[76]), .A2(la_data_out_core[76]), .ZN(n55) );
  inv0d1 U144 ( .I(n55), .ZN(la_data_in_mprj[76]) );
  nd02d1 U145 ( .A1(la_iena_mprj[75]), .A2(la_data_out_core[75]), .ZN(n56) );
  inv0d1 U146 ( .I(n56), .ZN(la_data_in_mprj[75]) );
  nd02d1 U147 ( .A1(la_iena_mprj[74]), .A2(la_data_out_core[74]), .ZN(n57) );
  inv0d1 U148 ( .I(n57), .ZN(la_data_in_mprj[74]) );
  nd02d1 U149 ( .A1(la_iena_mprj[73]), .A2(la_data_out_core[73]), .ZN(n58) );
  inv0d1 U150 ( .I(n58), .ZN(la_data_in_mprj[73]) );
  nd02d1 U151 ( .A1(la_iena_mprj[72]), .A2(la_data_out_core[72]), .ZN(n59) );
  inv0d1 U152 ( .I(n59), .ZN(la_data_in_mprj[72]) );
  nd02d1 U153 ( .A1(la_iena_mprj[71]), .A2(la_data_out_core[71]), .ZN(n60) );
  inv0d1 U154 ( .I(n60), .ZN(la_data_in_mprj[71]) );
  nd02d1 U155 ( .A1(la_iena_mprj[70]), .A2(la_data_out_core[70]), .ZN(n61) );
  inv0d1 U156 ( .I(n61), .ZN(la_data_in_mprj[70]) );
  nd02d1 U157 ( .A1(la_iena_mprj[69]), .A2(la_data_out_core[69]), .ZN(n62) );
  inv0d1 U158 ( .I(n62), .ZN(la_data_in_mprj[69]) );
  nd02d1 U159 ( .A1(la_iena_mprj[68]), .A2(la_data_out_core[68]), .ZN(n63) );
  inv0d1 U160 ( .I(n63), .ZN(la_data_in_mprj[68]) );
  nd02d1 U161 ( .A1(la_iena_mprj[67]), .A2(la_data_out_core[67]), .ZN(n64) );
  inv0d1 U162 ( .I(n64), .ZN(la_data_in_mprj[67]) );
  nd02d1 U163 ( .A1(la_iena_mprj[66]), .A2(la_data_out_core[66]), .ZN(n65) );
  inv0d1 U164 ( .I(n65), .ZN(la_data_in_mprj[66]) );
  nd02d1 U165 ( .A1(la_iena_mprj[65]), .A2(la_data_out_core[65]), .ZN(n66) );
  inv0d1 U166 ( .I(n66), .ZN(la_data_in_mprj[65]) );
  nd02d1 U167 ( .A1(la_iena_mprj[64]), .A2(la_data_out_core[64]), .ZN(n67) );
  inv0d1 U168 ( .I(n67), .ZN(la_data_in_mprj[64]) );
  nd02d1 U169 ( .A1(la_iena_mprj[63]), .A2(la_data_out_core[63]), .ZN(n68) );
  inv0d1 U170 ( .I(n68), .ZN(la_data_in_mprj[63]) );
  nd02d1 U171 ( .A1(la_iena_mprj[62]), .A2(la_data_out_core[62]), .ZN(n69) );
  inv0d1 U172 ( .I(n69), .ZN(la_data_in_mprj[62]) );
  nd02d1 U173 ( .A1(la_iena_mprj[61]), .A2(la_data_out_core[61]), .ZN(n70) );
  inv0d1 U174 ( .I(n70), .ZN(la_data_in_mprj[61]) );
  nd02d1 U175 ( .A1(la_iena_mprj[60]), .A2(la_data_out_core[60]), .ZN(n71) );
  inv0d1 U176 ( .I(n71), .ZN(la_data_in_mprj[60]) );
  nd02d1 U177 ( .A1(la_iena_mprj[59]), .A2(la_data_out_core[59]), .ZN(n72) );
  inv0d1 U178 ( .I(n72), .ZN(la_data_in_mprj[59]) );
  nd02d1 U179 ( .A1(la_iena_mprj[58]), .A2(la_data_out_core[58]), .ZN(n73) );
  inv0d1 U180 ( .I(n73), .ZN(la_data_in_mprj[58]) );
  nd02d1 U181 ( .A1(la_iena_mprj[57]), .A2(la_data_out_core[57]), .ZN(n74) );
  inv0d1 U182 ( .I(n74), .ZN(la_data_in_mprj[57]) );
  nd02d1 U183 ( .A1(la_iena_mprj[56]), .A2(la_data_out_core[56]), .ZN(n75) );
  inv0d1 U184 ( .I(n75), .ZN(la_data_in_mprj[56]) );
  nd02d1 U185 ( .A1(la_iena_mprj[55]), .A2(la_data_out_core[55]), .ZN(n76) );
  inv0d1 U186 ( .I(n76), .ZN(la_data_in_mprj[55]) );
  nd02d1 U187 ( .A1(la_iena_mprj[54]), .A2(la_data_out_core[54]), .ZN(n77) );
  inv0d1 U188 ( .I(n77), .ZN(la_data_in_mprj[54]) );
  nd02d1 U189 ( .A1(la_iena_mprj[53]), .A2(la_data_out_core[53]), .ZN(n78) );
  inv0d1 U190 ( .I(n78), .ZN(la_data_in_mprj[53]) );
  nd02d1 U191 ( .A1(la_iena_mprj[52]), .A2(la_data_out_core[52]), .ZN(n79) );
  inv0d1 U192 ( .I(n79), .ZN(la_data_in_mprj[52]) );
  nd02d1 U193 ( .A1(la_iena_mprj[51]), .A2(la_data_out_core[51]), .ZN(n80) );
  inv0d1 U194 ( .I(n80), .ZN(la_data_in_mprj[51]) );
  nd02d1 U195 ( .A1(la_iena_mprj[50]), .A2(la_data_out_core[50]), .ZN(n81) );
  inv0d1 U196 ( .I(n81), .ZN(la_data_in_mprj[50]) );
  nd02d1 U197 ( .A1(la_iena_mprj[49]), .A2(la_data_out_core[49]), .ZN(n82) );
  inv0d1 U198 ( .I(n82), .ZN(la_data_in_mprj[49]) );
  nd02d1 U199 ( .A1(la_iena_mprj[48]), .A2(la_data_out_core[48]), .ZN(n83) );
  inv0d1 U200 ( .I(n83), .ZN(la_data_in_mprj[48]) );
  nd02d1 U201 ( .A1(la_iena_mprj[47]), .A2(la_data_out_core[47]), .ZN(n84) );
  inv0d1 U202 ( .I(n84), .ZN(la_data_in_mprj[47]) );
  nd02d1 U203 ( .A1(la_iena_mprj[46]), .A2(la_data_out_core[46]), .ZN(n85) );
  inv0d1 U204 ( .I(n85), .ZN(la_data_in_mprj[46]) );
  nd02d1 U205 ( .A1(la_iena_mprj[45]), .A2(la_data_out_core[45]), .ZN(n86) );
  inv0d1 U206 ( .I(n86), .ZN(la_data_in_mprj[45]) );
  nd02d1 U207 ( .A1(la_iena_mprj[44]), .A2(la_data_out_core[44]), .ZN(n87) );
  inv0d1 U208 ( .I(n87), .ZN(la_data_in_mprj[44]) );
  nd02d1 U209 ( .A1(la_iena_mprj[43]), .A2(la_data_out_core[43]), .ZN(n88) );
  inv0d1 U210 ( .I(n88), .ZN(la_data_in_mprj[43]) );
  nd02d1 U211 ( .A1(la_iena_mprj[42]), .A2(la_data_out_core[42]), .ZN(n89) );
  inv0d1 U212 ( .I(n89), .ZN(la_data_in_mprj[42]) );
  nd02d1 U213 ( .A1(la_iena_mprj[41]), .A2(la_data_out_core[41]), .ZN(n90) );
  inv0d1 U214 ( .I(n90), .ZN(la_data_in_mprj[41]) );
  nd02d1 U215 ( .A1(la_iena_mprj[40]), .A2(la_data_out_core[40]), .ZN(n91) );
  inv0d1 U216 ( .I(n91), .ZN(la_data_in_mprj[40]) );
  nd02d1 U217 ( .A1(la_iena_mprj[39]), .A2(la_data_out_core[39]), .ZN(n92) );
  inv0d1 U218 ( .I(n92), .ZN(la_data_in_mprj[39]) );
  nd02d1 U219 ( .A1(la_iena_mprj[38]), .A2(la_data_out_core[38]), .ZN(n93) );
  inv0d1 U220 ( .I(n93), .ZN(la_data_in_mprj[38]) );
  nd02d1 U221 ( .A1(la_iena_mprj[37]), .A2(la_data_out_core[37]), .ZN(n94) );
  inv0d1 U222 ( .I(n94), .ZN(la_data_in_mprj[37]) );
  nd02d1 U223 ( .A1(la_iena_mprj[36]), .A2(la_data_out_core[36]), .ZN(n95) );
  inv0d1 U224 ( .I(n95), .ZN(la_data_in_mprj[36]) );
  nd02d1 U225 ( .A1(la_iena_mprj[35]), .A2(la_data_out_core[35]), .ZN(n96) );
  inv0d1 U226 ( .I(n96), .ZN(la_data_in_mprj[35]) );
  nd02d1 U227 ( .A1(la_iena_mprj[34]), .A2(la_data_out_core[34]), .ZN(n97) );
  inv0d1 U228 ( .I(n97), .ZN(la_data_in_mprj[34]) );
  nd02d1 U229 ( .A1(la_iena_mprj[33]), .A2(la_data_out_core[33]), .ZN(n98) );
  inv0d1 U230 ( .I(n98), .ZN(la_data_in_mprj[33]) );
  nd02d1 U231 ( .A1(la_iena_mprj[32]), .A2(la_data_out_core[32]), .ZN(n99) );
  inv0d1 U232 ( .I(n99), .ZN(la_data_in_mprj[32]) );
  nd02d1 U233 ( .A1(la_iena_mprj[31]), .A2(la_data_out_core[31]), .ZN(n100) );
  inv0d1 U234 ( .I(n100), .ZN(la_data_in_mprj[31]) );
  nd02d1 U235 ( .A1(la_iena_mprj[30]), .A2(la_data_out_core[30]), .ZN(n101) );
  inv0d1 U236 ( .I(n101), .ZN(la_data_in_mprj[30]) );
  nd02d1 U237 ( .A1(la_iena_mprj[29]), .A2(la_data_out_core[29]), .ZN(n102) );
  inv0d1 U238 ( .I(n102), .ZN(la_data_in_mprj[29]) );
  nd02d1 U239 ( .A1(la_iena_mprj[28]), .A2(la_data_out_core[28]), .ZN(n103) );
  inv0d1 U240 ( .I(n103), .ZN(la_data_in_mprj[28]) );
  nd02d1 U241 ( .A1(la_iena_mprj[27]), .A2(la_data_out_core[27]), .ZN(n104) );
  inv0d1 U242 ( .I(n104), .ZN(la_data_in_mprj[27]) );
  nd02d1 U243 ( .A1(la_iena_mprj[26]), .A2(la_data_out_core[26]), .ZN(n105) );
  inv0d1 U244 ( .I(n105), .ZN(la_data_in_mprj[26]) );
  nd02d1 U245 ( .A1(la_iena_mprj[25]), .A2(la_data_out_core[25]), .ZN(n106) );
  inv0d1 U246 ( .I(n106), .ZN(la_data_in_mprj[25]) );
  nd02d1 U247 ( .A1(la_iena_mprj[24]), .A2(la_data_out_core[24]), .ZN(n107) );
  inv0d1 U248 ( .I(n107), .ZN(la_data_in_mprj[24]) );
  nd02d1 U249 ( .A1(la_iena_mprj[23]), .A2(la_data_out_core[23]), .ZN(n108) );
  inv0d1 U250 ( .I(n108), .ZN(la_data_in_mprj[23]) );
  nd02d1 U251 ( .A1(la_iena_mprj[22]), .A2(la_data_out_core[22]), .ZN(n109) );
  inv0d1 U252 ( .I(n109), .ZN(la_data_in_mprj[22]) );
  nd02d1 U253 ( .A1(la_iena_mprj[21]), .A2(la_data_out_core[21]), .ZN(n110) );
  inv0d1 U254 ( .I(n110), .ZN(la_data_in_mprj[21]) );
  nd02d1 U255 ( .A1(la_iena_mprj[20]), .A2(la_data_out_core[20]), .ZN(n111) );
  inv0d1 U256 ( .I(n111), .ZN(la_data_in_mprj[20]) );
  nd02d1 U257 ( .A1(la_iena_mprj[19]), .A2(la_data_out_core[19]), .ZN(n112) );
  inv0d1 U258 ( .I(n112), .ZN(la_data_in_mprj[19]) );
  nd02d1 U259 ( .A1(la_iena_mprj[18]), .A2(la_data_out_core[18]), .ZN(n113) );
  inv0d1 U260 ( .I(n113), .ZN(la_data_in_mprj[18]) );
  nd02d1 U261 ( .A1(la_iena_mprj[17]), .A2(la_data_out_core[17]), .ZN(n114) );
  inv0d1 U262 ( .I(n114), .ZN(la_data_in_mprj[17]) );
  nd02d1 U263 ( .A1(la_iena_mprj[16]), .A2(la_data_out_core[16]), .ZN(n115) );
  inv0d1 U264 ( .I(n115), .ZN(la_data_in_mprj[16]) );
  nd02d1 U265 ( .A1(la_iena_mprj[15]), .A2(la_data_out_core[15]), .ZN(n116) );
  inv0d1 U266 ( .I(n116), .ZN(la_data_in_mprj[15]) );
  nd02d1 U267 ( .A1(la_iena_mprj[14]), .A2(la_data_out_core[14]), .ZN(n117) );
  inv0d1 U268 ( .I(n117), .ZN(la_data_in_mprj[14]) );
  nd02d1 U269 ( .A1(la_iena_mprj[13]), .A2(la_data_out_core[13]), .ZN(n118) );
  inv0d1 U270 ( .I(n118), .ZN(la_data_in_mprj[13]) );
  nd02d1 U271 ( .A1(la_iena_mprj[12]), .A2(la_data_out_core[12]), .ZN(n119) );
  inv0d1 U272 ( .I(n119), .ZN(la_data_in_mprj[12]) );
  nd02d1 U273 ( .A1(la_iena_mprj[11]), .A2(la_data_out_core[11]), .ZN(n120) );
  inv0d1 U274 ( .I(n120), .ZN(la_data_in_mprj[11]) );
  nd02d1 U275 ( .A1(la_iena_mprj[10]), .A2(la_data_out_core[10]), .ZN(n121) );
  inv0d1 U276 ( .I(n121), .ZN(la_data_in_mprj[10]) );
  nd02d1 U277 ( .A1(la_iena_mprj[9]), .A2(la_data_out_core[9]), .ZN(n122) );
  inv0d1 U278 ( .I(n122), .ZN(la_data_in_mprj[9]) );
  nd02d1 U279 ( .A1(la_iena_mprj[8]), .A2(la_data_out_core[8]), .ZN(n123) );
  inv0d1 U280 ( .I(n123), .ZN(la_data_in_mprj[8]) );
  nd02d1 U281 ( .A1(la_iena_mprj[7]), .A2(la_data_out_core[7]), .ZN(n124) );
  inv0d1 U282 ( .I(n124), .ZN(la_data_in_mprj[7]) );
  nd02d1 U283 ( .A1(la_iena_mprj[6]), .A2(la_data_out_core[6]), .ZN(n125) );
  inv0d1 U284 ( .I(n125), .ZN(la_data_in_mprj[6]) );
  nd02d1 U285 ( .A1(la_iena_mprj[5]), .A2(la_data_out_core[5]), .ZN(n126) );
  inv0d1 U286 ( .I(n126), .ZN(la_data_in_mprj[5]) );
  nd02d1 U287 ( .A1(la_iena_mprj[4]), .A2(la_data_out_core[4]), .ZN(n127) );
  inv0d1 U288 ( .I(n127), .ZN(la_data_in_mprj[4]) );
  nd02d1 U289 ( .A1(la_iena_mprj[3]), .A2(la_data_out_core[3]), .ZN(n128) );
  inv0d1 U290 ( .I(n128), .ZN(la_data_in_mprj[3]) );
  nd02d1 U291 ( .A1(la_iena_mprj[2]), .A2(la_data_out_core[2]), .ZN(n129) );
  inv0d1 U292 ( .I(n129), .ZN(la_data_in_mprj[2]) );
  nd02d1 U293 ( .A1(la_iena_mprj[1]), .A2(la_data_out_core[1]), .ZN(n130) );
  inv0d1 U294 ( .I(n130), .ZN(la_data_in_mprj[1]) );
  nd02d1 U295 ( .A1(la_iena_mprj[0]), .A2(la_data_out_core[0]), .ZN(n131) );
  inv0d1 U296 ( .I(n131), .ZN(la_data_in_mprj[0]) );
  nr02d2 U297 ( .A1(la_oenb_mprj[127]), .A2(n132), .ZN(la_data_in_core[127])
         );
  inv0d1 U298 ( .I(la_data_out_mprj[127]), .ZN(n132) );
  nr02d2 U299 ( .A1(la_oenb_mprj[126]), .A2(n133), .ZN(la_data_in_core[126])
         );
  inv0d1 U300 ( .I(la_data_out_mprj[126]), .ZN(n133) );
  nr02d2 U301 ( .A1(la_oenb_mprj[125]), .A2(n134), .ZN(la_data_in_core[125])
         );
  inv0d1 U302 ( .I(la_data_out_mprj[125]), .ZN(n134) );
  nr02d2 U303 ( .A1(la_oenb_mprj[124]), .A2(n135), .ZN(la_data_in_core[124])
         );
  inv0d1 U304 ( .I(la_data_out_mprj[124]), .ZN(n135) );
  nr02d2 U305 ( .A1(la_oenb_mprj[123]), .A2(n136), .ZN(la_data_in_core[123])
         );
  inv0d1 U306 ( .I(la_data_out_mprj[123]), .ZN(n136) );
  nr02d2 U307 ( .A1(la_oenb_mprj[122]), .A2(n137), .ZN(la_data_in_core[122])
         );
  inv0d1 U308 ( .I(la_data_out_mprj[122]), .ZN(n137) );
  nr02d2 U309 ( .A1(la_oenb_mprj[121]), .A2(n138), .ZN(la_data_in_core[121])
         );
  inv0d1 U310 ( .I(la_data_out_mprj[121]), .ZN(n138) );
  nr02d2 U311 ( .A1(la_oenb_mprj[120]), .A2(n139), .ZN(la_data_in_core[120])
         );
  inv0d1 U312 ( .I(la_data_out_mprj[120]), .ZN(n139) );
  nr02d2 U313 ( .A1(la_oenb_mprj[119]), .A2(n140), .ZN(la_data_in_core[119])
         );
  inv0d1 U314 ( .I(la_data_out_mprj[119]), .ZN(n140) );
  nr02d2 U315 ( .A1(la_oenb_mprj[118]), .A2(n141), .ZN(la_data_in_core[118])
         );
  inv0d1 U316 ( .I(la_data_out_mprj[118]), .ZN(n141) );
  nr02d2 U317 ( .A1(la_oenb_mprj[117]), .A2(n142), .ZN(la_data_in_core[117])
         );
  inv0d1 U318 ( .I(la_data_out_mprj[117]), .ZN(n142) );
  nr02d2 U319 ( .A1(la_oenb_mprj[116]), .A2(n143), .ZN(la_data_in_core[116])
         );
  inv0d1 U320 ( .I(la_data_out_mprj[116]), .ZN(n143) );
  nr02d2 U321 ( .A1(la_oenb_mprj[115]), .A2(n144), .ZN(la_data_in_core[115])
         );
  inv0d1 U322 ( .I(la_data_out_mprj[115]), .ZN(n144) );
  nr02d2 U323 ( .A1(la_oenb_mprj[114]), .A2(n145), .ZN(la_data_in_core[114])
         );
  inv0d1 U324 ( .I(la_data_out_mprj[114]), .ZN(n145) );
  nr02d2 U325 ( .A1(la_oenb_mprj[113]), .A2(n146), .ZN(la_data_in_core[113])
         );
  inv0d1 U326 ( .I(la_data_out_mprj[113]), .ZN(n146) );
  nr02d2 U327 ( .A1(la_oenb_mprj[112]), .A2(n147), .ZN(la_data_in_core[112])
         );
  inv0d1 U328 ( .I(la_data_out_mprj[112]), .ZN(n147) );
  nr02d2 U329 ( .A1(la_oenb_mprj[111]), .A2(n148), .ZN(la_data_in_core[111])
         );
  inv0d1 U330 ( .I(la_data_out_mprj[111]), .ZN(n148) );
  nr02d2 U331 ( .A1(la_oenb_mprj[110]), .A2(n149), .ZN(la_data_in_core[110])
         );
  inv0d1 U332 ( .I(la_data_out_mprj[110]), .ZN(n149) );
  nr02d2 U333 ( .A1(la_oenb_mprj[109]), .A2(n150), .ZN(la_data_in_core[109])
         );
  inv0d1 U334 ( .I(la_data_out_mprj[109]), .ZN(n150) );
  nr02d2 U335 ( .A1(la_oenb_mprj[108]), .A2(n151), .ZN(la_data_in_core[108])
         );
  inv0d1 U336 ( .I(la_data_out_mprj[108]), .ZN(n151) );
  nr02d2 U337 ( .A1(la_oenb_mprj[107]), .A2(n152), .ZN(la_data_in_core[107])
         );
  inv0d1 U338 ( .I(la_data_out_mprj[107]), .ZN(n152) );
  nr02d2 U339 ( .A1(la_oenb_mprj[106]), .A2(n153), .ZN(la_data_in_core[106])
         );
  inv0d1 U340 ( .I(la_data_out_mprj[106]), .ZN(n153) );
  nr02d2 U341 ( .A1(la_oenb_mprj[105]), .A2(n154), .ZN(la_data_in_core[105])
         );
  inv0d1 U342 ( .I(la_data_out_mprj[105]), .ZN(n154) );
  nr02d2 U343 ( .A1(la_oenb_mprj[104]), .A2(n155), .ZN(la_data_in_core[104])
         );
  inv0d1 U344 ( .I(la_data_out_mprj[104]), .ZN(n155) );
  nr02d2 U345 ( .A1(la_oenb_mprj[103]), .A2(n156), .ZN(la_data_in_core[103])
         );
  inv0d1 U346 ( .I(la_data_out_mprj[103]), .ZN(n156) );
  nr02d2 U347 ( .A1(la_oenb_mprj[102]), .A2(n157), .ZN(la_data_in_core[102])
         );
  inv0d1 U348 ( .I(la_data_out_mprj[102]), .ZN(n157) );
  nr02d2 U349 ( .A1(la_oenb_mprj[101]), .A2(n158), .ZN(la_data_in_core[101])
         );
  inv0d1 U350 ( .I(la_data_out_mprj[101]), .ZN(n158) );
  nr02d2 U351 ( .A1(la_oenb_mprj[100]), .A2(n159), .ZN(la_data_in_core[100])
         );
  inv0d1 U352 ( .I(la_data_out_mprj[100]), .ZN(n159) );
  nr02d2 U353 ( .A1(la_oenb_mprj[99]), .A2(n160), .ZN(la_data_in_core[99]) );
  inv0d1 U354 ( .I(la_data_out_mprj[99]), .ZN(n160) );
  nr02d2 U355 ( .A1(la_oenb_mprj[98]), .A2(n161), .ZN(la_data_in_core[98]) );
  inv0d1 U356 ( .I(la_data_out_mprj[98]), .ZN(n161) );
  nr02d2 U357 ( .A1(la_oenb_mprj[97]), .A2(n162), .ZN(la_data_in_core[97]) );
  inv0d1 U358 ( .I(la_data_out_mprj[97]), .ZN(n162) );
  nr02d2 U359 ( .A1(la_oenb_mprj[96]), .A2(n163), .ZN(la_data_in_core[96]) );
  inv0d1 U360 ( .I(la_data_out_mprj[96]), .ZN(n163) );
  nr02d2 U361 ( .A1(la_oenb_mprj[95]), .A2(n164), .ZN(la_data_in_core[95]) );
  inv0d1 U362 ( .I(la_data_out_mprj[95]), .ZN(n164) );
  nr02d2 U363 ( .A1(la_oenb_mprj[94]), .A2(n165), .ZN(la_data_in_core[94]) );
  inv0d1 U364 ( .I(la_data_out_mprj[94]), .ZN(n165) );
  nr02d2 U365 ( .A1(la_oenb_mprj[93]), .A2(n166), .ZN(la_data_in_core[93]) );
  inv0d1 U366 ( .I(la_data_out_mprj[93]), .ZN(n166) );
  nr02d2 U367 ( .A1(la_oenb_mprj[92]), .A2(n167), .ZN(la_data_in_core[92]) );
  inv0d1 U368 ( .I(la_data_out_mprj[92]), .ZN(n167) );
  nr02d2 U369 ( .A1(la_oenb_mprj[91]), .A2(n168), .ZN(la_data_in_core[91]) );
  inv0d1 U370 ( .I(la_data_out_mprj[91]), .ZN(n168) );
  nr02d2 U371 ( .A1(la_oenb_mprj[90]), .A2(n169), .ZN(la_data_in_core[90]) );
  inv0d1 U372 ( .I(la_data_out_mprj[90]), .ZN(n169) );
  nr02d2 U373 ( .A1(la_oenb_mprj[89]), .A2(n170), .ZN(la_data_in_core[89]) );
  inv0d1 U374 ( .I(la_data_out_mprj[89]), .ZN(n170) );
  nr02d2 U375 ( .A1(la_oenb_mprj[88]), .A2(n171), .ZN(la_data_in_core[88]) );
  inv0d1 U376 ( .I(la_data_out_mprj[88]), .ZN(n171) );
  nr02d2 U377 ( .A1(la_oenb_mprj[87]), .A2(n172), .ZN(la_data_in_core[87]) );
  inv0d1 U378 ( .I(la_data_out_mprj[87]), .ZN(n172) );
  nr02d2 U379 ( .A1(la_oenb_mprj[86]), .A2(n173), .ZN(la_data_in_core[86]) );
  inv0d1 U380 ( .I(la_data_out_mprj[86]), .ZN(n173) );
  nr02d2 U381 ( .A1(la_oenb_mprj[85]), .A2(n174), .ZN(la_data_in_core[85]) );
  inv0d1 U382 ( .I(la_data_out_mprj[85]), .ZN(n174) );
  nr02d2 U383 ( .A1(la_oenb_mprj[84]), .A2(n175), .ZN(la_data_in_core[84]) );
  inv0d1 U384 ( .I(la_data_out_mprj[84]), .ZN(n175) );
  nr02d2 U385 ( .A1(la_oenb_mprj[83]), .A2(n176), .ZN(la_data_in_core[83]) );
  inv0d1 U386 ( .I(la_data_out_mprj[83]), .ZN(n176) );
  nr02d2 U387 ( .A1(la_oenb_mprj[82]), .A2(n177), .ZN(la_data_in_core[82]) );
  inv0d1 U388 ( .I(la_data_out_mprj[82]), .ZN(n177) );
  nr02d2 U389 ( .A1(la_oenb_mprj[81]), .A2(n178), .ZN(la_data_in_core[81]) );
  inv0d1 U390 ( .I(la_data_out_mprj[81]), .ZN(n178) );
  nr02d2 U391 ( .A1(la_oenb_mprj[80]), .A2(n179), .ZN(la_data_in_core[80]) );
  inv0d1 U392 ( .I(la_data_out_mprj[80]), .ZN(n179) );
  nr02d2 U393 ( .A1(la_oenb_mprj[79]), .A2(n180), .ZN(la_data_in_core[79]) );
  inv0d1 U394 ( .I(la_data_out_mprj[79]), .ZN(n180) );
  nr02d2 U395 ( .A1(la_oenb_mprj[78]), .A2(n181), .ZN(la_data_in_core[78]) );
  inv0d1 U396 ( .I(la_data_out_mprj[78]), .ZN(n181) );
  nr02d2 U397 ( .A1(la_oenb_mprj[77]), .A2(n182), .ZN(la_data_in_core[77]) );
  inv0d1 U398 ( .I(la_data_out_mprj[77]), .ZN(n182) );
  nr02d2 U399 ( .A1(la_oenb_mprj[76]), .A2(n183), .ZN(la_data_in_core[76]) );
  inv0d1 U400 ( .I(la_data_out_mprj[76]), .ZN(n183) );
  nr02d2 U401 ( .A1(la_oenb_mprj[75]), .A2(n184), .ZN(la_data_in_core[75]) );
  inv0d1 U402 ( .I(la_data_out_mprj[75]), .ZN(n184) );
  nr02d2 U403 ( .A1(la_oenb_mprj[74]), .A2(n185), .ZN(la_data_in_core[74]) );
  inv0d1 U404 ( .I(la_data_out_mprj[74]), .ZN(n185) );
  nr02d2 U405 ( .A1(la_oenb_mprj[73]), .A2(n186), .ZN(la_data_in_core[73]) );
  inv0d1 U406 ( .I(la_data_out_mprj[73]), .ZN(n186) );
  nr02d2 U407 ( .A1(la_oenb_mprj[72]), .A2(n187), .ZN(la_data_in_core[72]) );
  inv0d1 U408 ( .I(la_data_out_mprj[72]), .ZN(n187) );
  nr02d2 U409 ( .A1(la_oenb_mprj[71]), .A2(n188), .ZN(la_data_in_core[71]) );
  inv0d1 U410 ( .I(la_data_out_mprj[71]), .ZN(n188) );
  nr02d2 U411 ( .A1(la_oenb_mprj[70]), .A2(n189), .ZN(la_data_in_core[70]) );
  inv0d1 U412 ( .I(la_data_out_mprj[70]), .ZN(n189) );
  nr02d2 U413 ( .A1(la_oenb_mprj[69]), .A2(n190), .ZN(la_data_in_core[69]) );
  inv0d1 U414 ( .I(la_data_out_mprj[69]), .ZN(n190) );
  nr02d2 U415 ( .A1(la_oenb_mprj[68]), .A2(n191), .ZN(la_data_in_core[68]) );
  inv0d1 U416 ( .I(la_data_out_mprj[68]), .ZN(n191) );
  nr02d2 U417 ( .A1(la_oenb_mprj[67]), .A2(n192), .ZN(la_data_in_core[67]) );
  inv0d1 U418 ( .I(la_data_out_mprj[67]), .ZN(n192) );
  nr02d2 U419 ( .A1(la_oenb_mprj[66]), .A2(n193), .ZN(la_data_in_core[66]) );
  inv0d1 U420 ( .I(la_data_out_mprj[66]), .ZN(n193) );
  nr02d2 U421 ( .A1(la_oenb_mprj[65]), .A2(n194), .ZN(la_data_in_core[65]) );
  inv0d1 U422 ( .I(la_data_out_mprj[65]), .ZN(n194) );
  nr02d2 U423 ( .A1(la_oenb_mprj[64]), .A2(n195), .ZN(la_data_in_core[64]) );
  inv0d1 U424 ( .I(la_data_out_mprj[64]), .ZN(n195) );
  nr02d2 U425 ( .A1(la_oenb_mprj[63]), .A2(n196), .ZN(la_data_in_core[63]) );
  inv0d1 U426 ( .I(la_data_out_mprj[63]), .ZN(n196) );
  nr02d2 U427 ( .A1(la_oenb_mprj[62]), .A2(n197), .ZN(la_data_in_core[62]) );
  inv0d1 U428 ( .I(la_data_out_mprj[62]), .ZN(n197) );
  nr02d2 U429 ( .A1(la_oenb_mprj[61]), .A2(n198), .ZN(la_data_in_core[61]) );
  inv0d1 U430 ( .I(la_data_out_mprj[61]), .ZN(n198) );
  nr02d2 U431 ( .A1(la_oenb_mprj[60]), .A2(n199), .ZN(la_data_in_core[60]) );
  inv0d1 U432 ( .I(la_data_out_mprj[60]), .ZN(n199) );
  nr02d2 U433 ( .A1(la_oenb_mprj[59]), .A2(n200), .ZN(la_data_in_core[59]) );
  inv0d1 U434 ( .I(la_data_out_mprj[59]), .ZN(n200) );
  nr02d2 U435 ( .A1(la_oenb_mprj[58]), .A2(n201), .ZN(la_data_in_core[58]) );
  inv0d1 U436 ( .I(la_data_out_mprj[58]), .ZN(n201) );
  nr02d2 U437 ( .A1(la_oenb_mprj[57]), .A2(n202), .ZN(la_data_in_core[57]) );
  inv0d1 U438 ( .I(la_data_out_mprj[57]), .ZN(n202) );
  nr02d2 U439 ( .A1(la_oenb_mprj[56]), .A2(n203), .ZN(la_data_in_core[56]) );
  inv0d1 U440 ( .I(la_data_out_mprj[56]), .ZN(n203) );
  nr02d2 U441 ( .A1(la_oenb_mprj[55]), .A2(n204), .ZN(la_data_in_core[55]) );
  inv0d1 U442 ( .I(la_data_out_mprj[55]), .ZN(n204) );
  nr02d2 U443 ( .A1(la_oenb_mprj[54]), .A2(n205), .ZN(la_data_in_core[54]) );
  inv0d1 U444 ( .I(la_data_out_mprj[54]), .ZN(n205) );
  nr02d2 U445 ( .A1(la_oenb_mprj[53]), .A2(n206), .ZN(la_data_in_core[53]) );
  inv0d1 U446 ( .I(la_data_out_mprj[53]), .ZN(n206) );
  nr02d2 U447 ( .A1(la_oenb_mprj[52]), .A2(n207), .ZN(la_data_in_core[52]) );
  inv0d1 U448 ( .I(la_data_out_mprj[52]), .ZN(n207) );
  nr02d2 U449 ( .A1(la_oenb_mprj[51]), .A2(n208), .ZN(la_data_in_core[51]) );
  inv0d1 U450 ( .I(la_data_out_mprj[51]), .ZN(n208) );
  nr02d2 U451 ( .A1(la_oenb_mprj[50]), .A2(n209), .ZN(la_data_in_core[50]) );
  inv0d1 U452 ( .I(la_data_out_mprj[50]), .ZN(n209) );
  nr02d2 U453 ( .A1(la_oenb_mprj[49]), .A2(n210), .ZN(la_data_in_core[49]) );
  inv0d1 U454 ( .I(la_data_out_mprj[49]), .ZN(n210) );
  nr02d2 U455 ( .A1(la_oenb_mprj[48]), .A2(n211), .ZN(la_data_in_core[48]) );
  inv0d1 U456 ( .I(la_data_out_mprj[48]), .ZN(n211) );
  nr02d2 U457 ( .A1(la_oenb_mprj[47]), .A2(n212), .ZN(la_data_in_core[47]) );
  inv0d1 U458 ( .I(la_data_out_mprj[47]), .ZN(n212) );
  nr02d2 U459 ( .A1(la_oenb_mprj[46]), .A2(n213), .ZN(la_data_in_core[46]) );
  inv0d1 U460 ( .I(la_data_out_mprj[46]), .ZN(n213) );
  nr02d2 U461 ( .A1(la_oenb_mprj[45]), .A2(n214), .ZN(la_data_in_core[45]) );
  inv0d1 U462 ( .I(la_data_out_mprj[45]), .ZN(n214) );
  nr02d2 U463 ( .A1(la_oenb_mprj[44]), .A2(n215), .ZN(la_data_in_core[44]) );
  inv0d1 U464 ( .I(la_data_out_mprj[44]), .ZN(n215) );
  nr02d2 U465 ( .A1(la_oenb_mprj[43]), .A2(n216), .ZN(la_data_in_core[43]) );
  inv0d1 U466 ( .I(la_data_out_mprj[43]), .ZN(n216) );
  nr02d2 U467 ( .A1(la_oenb_mprj[42]), .A2(n217), .ZN(la_data_in_core[42]) );
  inv0d1 U468 ( .I(la_data_out_mprj[42]), .ZN(n217) );
  nr02d2 U469 ( .A1(la_oenb_mprj[41]), .A2(n218), .ZN(la_data_in_core[41]) );
  inv0d1 U470 ( .I(la_data_out_mprj[41]), .ZN(n218) );
  nr02d2 U471 ( .A1(la_oenb_mprj[40]), .A2(n219), .ZN(la_data_in_core[40]) );
  inv0d1 U472 ( .I(la_data_out_mprj[40]), .ZN(n219) );
  nr02d2 U473 ( .A1(la_oenb_mprj[39]), .A2(n220), .ZN(la_data_in_core[39]) );
  inv0d1 U474 ( .I(la_data_out_mprj[39]), .ZN(n220) );
  nr02d2 U475 ( .A1(la_oenb_mprj[38]), .A2(n221), .ZN(la_data_in_core[38]) );
  inv0d1 U476 ( .I(la_data_out_mprj[38]), .ZN(n221) );
  nr02d2 U477 ( .A1(la_oenb_mprj[37]), .A2(n222), .ZN(la_data_in_core[37]) );
  inv0d1 U478 ( .I(la_data_out_mprj[37]), .ZN(n222) );
  nr02d2 U479 ( .A1(la_oenb_mprj[36]), .A2(n223), .ZN(la_data_in_core[36]) );
  inv0d1 U480 ( .I(la_data_out_mprj[36]), .ZN(n223) );
  nr02d2 U481 ( .A1(la_oenb_mprj[35]), .A2(n224), .ZN(la_data_in_core[35]) );
  inv0d1 U482 ( .I(la_data_out_mprj[35]), .ZN(n224) );
  nr02d2 U483 ( .A1(la_oenb_mprj[34]), .A2(n225), .ZN(la_data_in_core[34]) );
  inv0d1 U484 ( .I(la_data_out_mprj[34]), .ZN(n225) );
  nr02d2 U485 ( .A1(la_oenb_mprj[33]), .A2(n226), .ZN(la_data_in_core[33]) );
  inv0d1 U486 ( .I(la_data_out_mprj[33]), .ZN(n226) );
  nr02d2 U487 ( .A1(la_oenb_mprj[32]), .A2(n227), .ZN(la_data_in_core[32]) );
  inv0d1 U488 ( .I(la_data_out_mprj[32]), .ZN(n227) );
  nr02d2 U489 ( .A1(la_oenb_mprj[31]), .A2(n228), .ZN(la_data_in_core[31]) );
  inv0d1 U490 ( .I(la_data_out_mprj[31]), .ZN(n228) );
  nr02d2 U491 ( .A1(la_oenb_mprj[30]), .A2(n229), .ZN(la_data_in_core[30]) );
  inv0d1 U492 ( .I(la_data_out_mprj[30]), .ZN(n229) );
  nr02d2 U493 ( .A1(la_oenb_mprj[29]), .A2(n230), .ZN(la_data_in_core[29]) );
  inv0d1 U494 ( .I(la_data_out_mprj[29]), .ZN(n230) );
  nr02d2 U495 ( .A1(la_oenb_mprj[28]), .A2(n231), .ZN(la_data_in_core[28]) );
  inv0d1 U496 ( .I(la_data_out_mprj[28]), .ZN(n231) );
  nr02d2 U497 ( .A1(la_oenb_mprj[27]), .A2(n232), .ZN(la_data_in_core[27]) );
  inv0d1 U498 ( .I(la_data_out_mprj[27]), .ZN(n232) );
  nr02d2 U499 ( .A1(la_oenb_mprj[26]), .A2(n233), .ZN(la_data_in_core[26]) );
  inv0d1 U500 ( .I(la_data_out_mprj[26]), .ZN(n233) );
  nr02d2 U501 ( .A1(la_oenb_mprj[25]), .A2(n234), .ZN(la_data_in_core[25]) );
  inv0d1 U502 ( .I(la_data_out_mprj[25]), .ZN(n234) );
  nr02d2 U503 ( .A1(la_oenb_mprj[24]), .A2(n235), .ZN(la_data_in_core[24]) );
  inv0d1 U504 ( .I(la_data_out_mprj[24]), .ZN(n235) );
  nr02d2 U505 ( .A1(la_oenb_mprj[23]), .A2(n236), .ZN(la_data_in_core[23]) );
  inv0d1 U506 ( .I(la_data_out_mprj[23]), .ZN(n236) );
  nr02d2 U507 ( .A1(la_oenb_mprj[22]), .A2(n237), .ZN(la_data_in_core[22]) );
  inv0d1 U508 ( .I(la_data_out_mprj[22]), .ZN(n237) );
  nr02d2 U509 ( .A1(la_oenb_mprj[21]), .A2(n238), .ZN(la_data_in_core[21]) );
  inv0d1 U510 ( .I(la_data_out_mprj[21]), .ZN(n238) );
  nr02d2 U511 ( .A1(la_oenb_mprj[20]), .A2(n239), .ZN(la_data_in_core[20]) );
  inv0d1 U512 ( .I(la_data_out_mprj[20]), .ZN(n239) );
  nr02d2 U513 ( .A1(la_oenb_mprj[19]), .A2(n240), .ZN(la_data_in_core[19]) );
  inv0d1 U514 ( .I(la_data_out_mprj[19]), .ZN(n240) );
  nr02d2 U515 ( .A1(la_oenb_mprj[18]), .A2(n241), .ZN(la_data_in_core[18]) );
  inv0d1 U516 ( .I(la_data_out_mprj[18]), .ZN(n241) );
  nr02d2 U517 ( .A1(la_oenb_mprj[17]), .A2(n242), .ZN(la_data_in_core[17]) );
  inv0d1 U518 ( .I(la_data_out_mprj[17]), .ZN(n242) );
  nr02d2 U519 ( .A1(la_oenb_mprj[16]), .A2(n243), .ZN(la_data_in_core[16]) );
  inv0d1 U520 ( .I(la_data_out_mprj[16]), .ZN(n243) );
  nr02d2 U521 ( .A1(la_oenb_mprj[15]), .A2(n244), .ZN(la_data_in_core[15]) );
  inv0d1 U522 ( .I(la_data_out_mprj[15]), .ZN(n244) );
  nr02d2 U523 ( .A1(la_oenb_mprj[14]), .A2(n245), .ZN(la_data_in_core[14]) );
  inv0d1 U524 ( .I(la_data_out_mprj[14]), .ZN(n245) );
  nr02d2 U525 ( .A1(la_oenb_mprj[13]), .A2(n246), .ZN(la_data_in_core[13]) );
  inv0d1 U526 ( .I(la_data_out_mprj[13]), .ZN(n246) );
  nr02d2 U527 ( .A1(la_oenb_mprj[12]), .A2(n247), .ZN(la_data_in_core[12]) );
  inv0d1 U528 ( .I(la_data_out_mprj[12]), .ZN(n247) );
  nr02d2 U529 ( .A1(la_oenb_mprj[11]), .A2(n248), .ZN(la_data_in_core[11]) );
  inv0d1 U530 ( .I(la_data_out_mprj[11]), .ZN(n248) );
  nr02d2 U531 ( .A1(la_oenb_mprj[10]), .A2(n249), .ZN(la_data_in_core[10]) );
  inv0d1 U532 ( .I(la_data_out_mprj[10]), .ZN(n249) );
  nr02d2 U533 ( .A1(la_oenb_mprj[9]), .A2(n250), .ZN(la_data_in_core[9]) );
  inv0d1 U534 ( .I(la_data_out_mprj[9]), .ZN(n250) );
  nr02d2 U535 ( .A1(la_oenb_mprj[8]), .A2(n251), .ZN(la_data_in_core[8]) );
  inv0d1 U536 ( .I(la_data_out_mprj[8]), .ZN(n251) );
  nr02d2 U537 ( .A1(la_oenb_mprj[7]), .A2(n252), .ZN(la_data_in_core[7]) );
  inv0d1 U538 ( .I(la_data_out_mprj[7]), .ZN(n252) );
  nr02d2 U539 ( .A1(la_oenb_mprj[6]), .A2(n253), .ZN(la_data_in_core[6]) );
  inv0d1 U540 ( .I(la_data_out_mprj[6]), .ZN(n253) );
  nr02d2 U541 ( .A1(la_oenb_mprj[5]), .A2(n254), .ZN(la_data_in_core[5]) );
  inv0d1 U542 ( .I(la_data_out_mprj[5]), .ZN(n254) );
  nr02d2 U543 ( .A1(la_oenb_mprj[4]), .A2(n255), .ZN(la_data_in_core[4]) );
  inv0d1 U544 ( .I(la_data_out_mprj[4]), .ZN(n255) );
  nr02d2 U545 ( .A1(la_oenb_mprj[3]), .A2(n256), .ZN(la_data_in_core[3]) );
  inv0d1 U546 ( .I(la_data_out_mprj[3]), .ZN(n256) );
  nr02d2 U547 ( .A1(la_oenb_mprj[2]), .A2(n257), .ZN(la_data_in_core[2]) );
  inv0d1 U548 ( .I(la_data_out_mprj[2]), .ZN(n257) );
  nr02d2 U549 ( .A1(la_oenb_mprj[1]), .A2(n258), .ZN(la_data_in_core[1]) );
  inv0d1 U550 ( .I(la_data_out_mprj[1]), .ZN(n258) );
  nr02d2 U551 ( .A1(la_oenb_mprj[0]), .A2(n259), .ZN(la_data_in_core[0]) );
  inv0d1 U552 ( .I(la_data_out_mprj[0]), .ZN(n259) );
endmodule


module debug_regs ( wb_clk_i, wb_rst_i, wbs_stb_i, wbs_cyc_i, wbs_we_i, 
        wbs_sel_i, wbs_dat_i, wbs_adr_i, wbs_ack_o, wbs_dat_o );
  input [3:0] wbs_sel_i;
  input [31:0] wbs_dat_i;
  input [31:0] wbs_adr_i;
  output [31:0] wbs_dat_o;
  input wb_clk_i, wb_rst_i, wbs_stb_i, wbs_cyc_i, wbs_we_i;
  output wbs_ack_o;
  wire   N133, n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14,
         n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28,
         n29, n30, n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42,
         n43, n44, n45, n46, n47, n48, n49, n50, n51, n52, n53, n54, n55, n56,
         n57, n58, n59, n60, n61, n62, n63, n64, n65, n66, n67, n68, n69, n70,
         n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82, n83, n84,
         n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96, n97, n98,
         n99, n100, n101, n102, n103, n104, n105, n106, n107, n108, n109, n110,
         n111, n112, n113, n114, n115, n116, n117, n118, n119, n120, n121,
         n122, n123, n124, n125, n126, n127, n128, n129, n130, n131, n132,
         n133, n134, n135, n136, n137, n138, n139, n140, n141, n142, n143,
         n144, n145, n146, n147, n148, n149, n150, n151, n152, n153, n154,
         n155, n156, n157, n158, n159, n160, n161, n162, n163, n164, n165,
         n166, n167, n168, n169, n170, n171, n172, n173, n174, n175, n176,
         n177, n178, n179, n180, n181, n182, n183, n184, n185, n186, n187,
         n188, n189, n190, n191, n192, n193, n194, n195, n196, n197, n198,
         n199, n200, n201, n202, n203, n204, n205, n206, n207, n208, n209,
         n210, n211, n212, n213, n214, n215, n216, n217, n218, n219, n220,
         n221, n222, n223, n224, n225, n226, n227, n228, n229, n230, n231,
         n232, n233, n234, n235, n236, n237, n238, n239, n240, n241, n242,
         n243, n244, n245, n246, n247, n248, n249, n250, n251, n252, n253,
         n254, n255, n256, n257, n258, n259, n260, n261, n262, n263, n264,
         n265, n266, n267, n268, n269, n270, n271, n272, n273, n274, n275,
         n276, n277, n278, n279, n280, n281, n282, n283, n284, n285, n286,
         n287, n288, n289, n290, n291, n292, n293, n294, n295, n296, n297,
         n298, n299, n300, n301, n302;
  tri   wb_clk_i;

  dfcrq1 wbs_ack_o_reg ( .D(N133), .CP(n288), .CDN(n292), .Q(wbs_ack_o) );
  dfcrn1 \debug_reg_1_reg[30]  ( .D(n256), .CP(n289), .CDN(n293), .QN(n40) );
  dfcrn1 \debug_reg_1_reg[29]  ( .D(n257), .CP(n288), .CDN(n298), .QN(n43) );
  dfcrn1 \debug_reg_1_reg[28]  ( .D(n258), .CP(n288), .CDN(n298), .QN(n46) );
  dfcrn1 \debug_reg_1_reg[27]  ( .D(n259), .CP(n288), .CDN(n296), .QN(n49) );
  dfcrn1 \debug_reg_1_reg[26]  ( .D(n260), .CP(n288), .CDN(n299), .QN(n52) );
  dfcrn1 \debug_reg_1_reg[25]  ( .D(n261), .CP(n290), .CDN(n299), .QN(n55) );
  dfcrn1 \debug_reg_1_reg[24]  ( .D(n262), .CP(n288), .CDN(n294), .QN(n58) );
  dfcrn1 \debug_reg_1_reg[31]  ( .D(n263), .CP(n290), .CDN(n294), .QN(n35) );
  dfcrn1 \debug_reg_1_reg[22]  ( .D(n264), .CP(n288), .CDN(n299), .QN(n64) );
  dfcrn1 \debug_reg_1_reg[21]  ( .D(n265), .CP(n288), .CDN(n294), .QN(n67) );
  dfcrn1 \debug_reg_1_reg[20]  ( .D(n266), .CP(n288), .CDN(n297), .QN(n70) );
  dfcrn1 \debug_reg_1_reg[19]  ( .D(n267), .CP(n290), .CDN(n299), .QN(n73) );
  dfcrn1 \debug_reg_1_reg[18]  ( .D(n268), .CP(n288), .CDN(n294), .QN(n76) );
  dfcrn1 \debug_reg_1_reg[17]  ( .D(n269), .CP(n288), .CDN(n298), .QN(n79) );
  dfcrn1 \debug_reg_1_reg[16]  ( .D(n270), .CP(n288), .CDN(n294), .QN(n82) );
  dfcrn1 \debug_reg_1_reg[23]  ( .D(n271), .CP(n288), .CDN(n297), .QN(n61) );
  dfcrn1 \debug_reg_1_reg[14]  ( .D(n272), .CP(n288), .CDN(n296), .QN(n88) );
  dfcrn1 \debug_reg_1_reg[13]  ( .D(n273), .CP(n290), .CDN(n299), .QN(n91) );
  dfcrn1 \debug_reg_1_reg[12]  ( .D(n274), .CP(n289), .CDN(n296), .QN(n94) );
  dfcrn1 \debug_reg_1_reg[11]  ( .D(n275), .CP(n288), .CDN(n299), .QN(n97) );
  dfcrn1 \debug_reg_1_reg[10]  ( .D(n276), .CP(n288), .CDN(n292), .QN(n100) );
  dfcrn1 \debug_reg_1_reg[9]  ( .D(n277), .CP(n288), .CDN(n296), .QN(n103) );
  dfcrn1 \debug_reg_1_reg[8]  ( .D(n278), .CP(n290), .CDN(n294), .QN(n106) );
  dfcrn1 \debug_reg_1_reg[15]  ( .D(n279), .CP(n288), .CDN(n298), .QN(n85) );
  dfcrn1 \debug_reg_1_reg[6]  ( .D(n280), .CP(n289), .CDN(n296), .QN(n112) );
  dfcrn1 \debug_reg_1_reg[5]  ( .D(n281), .CP(n288), .CDN(n296), .QN(n115) );
  dfcrn1 \debug_reg_1_reg[4]  ( .D(n282), .CP(n290), .CDN(n299), .QN(n118) );
  dfcrn1 \debug_reg_1_reg[3]  ( .D(n283), .CP(n289), .CDN(n297), .QN(n121) );
  dfcrn1 \debug_reg_1_reg[2]  ( .D(n284), .CP(n289), .CDN(n298), .QN(n124) );
  dfcrn1 \debug_reg_1_reg[1]  ( .D(n285), .CP(n288), .CDN(n299), .QN(n127) );
  dfcrn1 \debug_reg_1_reg[0]  ( .D(n286), .CP(n288), .CDN(n298), .QN(n130) );
  dfcrn1 \debug_reg_1_reg[7]  ( .D(n287), .CP(n289), .CDN(n297), .QN(n109) );
  dfcrn1 \debug_reg_2_reg[31]  ( .D(n248), .CP(n288), .CDN(n296), .QN(n37) );
  dfcrn1 \wbs_dat_o_reg[31]  ( .D(n192), .CP(n289), .CDN(n298), .QN(n32) );
  dfcrn1 \debug_reg_2_reg[30]  ( .D(n249), .CP(n289), .CDN(n297), .QN(n41) );
  dfcrn1 \wbs_dat_o_reg[30]  ( .D(n193), .CP(n288), .CDN(n299), .QN(n31) );
  dfcrn1 \debug_reg_2_reg[29]  ( .D(n250), .CP(n290), .CDN(n296), .QN(n44) );
  dfcrn1 \wbs_dat_o_reg[29]  ( .D(n194), .CP(n290), .CDN(n298), .QN(n30) );
  dfcrn1 \debug_reg_2_reg[28]  ( .D(n251), .CP(n290), .CDN(n298), .QN(n47) );
  dfcrn1 \wbs_dat_o_reg[28]  ( .D(n195), .CP(n289), .CDN(n298), .QN(n29) );
  dfcrn1 \debug_reg_2_reg[27]  ( .D(n252), .CP(n290), .CDN(n297), .QN(n50) );
  dfcrn1 \wbs_dat_o_reg[27]  ( .D(n196), .CP(n289), .CDN(n292), .QN(n28) );
  dfcrn1 \debug_reg_2_reg[26]  ( .D(n253), .CP(n290), .CDN(n293), .QN(n53) );
  dfcrn1 \wbs_dat_o_reg[26]  ( .D(n197), .CP(n289), .CDN(n296), .QN(n27) );
  dfcrn1 \debug_reg_2_reg[25]  ( .D(n254), .CP(n289), .CDN(n299), .QN(n56) );
  dfcrn1 \wbs_dat_o_reg[25]  ( .D(n198), .CP(n288), .CDN(n298), .QN(n26) );
  dfcrn1 \debug_reg_2_reg[24]  ( .D(n255), .CP(n290), .CDN(n296), .QN(n59) );
  dfcrn1 \wbs_dat_o_reg[24]  ( .D(n199), .CP(n289), .CDN(n297), .QN(n25) );
  dfcrn1 \debug_reg_2_reg[23]  ( .D(n240), .CP(n290), .CDN(n299), .QN(n62) );
  dfcrn1 \wbs_dat_o_reg[23]  ( .D(n200), .CP(n289), .CDN(n297), .QN(n24) );
  dfcrn1 \debug_reg_2_reg[22]  ( .D(n241), .CP(n290), .CDN(n293), .QN(n65) );
  dfcrn1 \wbs_dat_o_reg[22]  ( .D(n201), .CP(n289), .CDN(n297), .QN(n23) );
  dfcrn1 \debug_reg_2_reg[21]  ( .D(n242), .CP(n290), .CDN(n299), .QN(n68) );
  dfcrn1 \wbs_dat_o_reg[21]  ( .D(n202), .CP(n289), .CDN(n299), .QN(n22) );
  dfcrn1 \debug_reg_2_reg[20]  ( .D(n243), .CP(n290), .CDN(n296), .QN(n71) );
  dfcrn1 \wbs_dat_o_reg[20]  ( .D(n203), .CP(n289), .CDN(n292), .QN(n21) );
  dfcrn1 \debug_reg_2_reg[19]  ( .D(n244), .CP(n289), .CDN(n293), .QN(n74) );
  dfcrn1 \wbs_dat_o_reg[19]  ( .D(n204), .CP(n288), .CDN(n299), .QN(n20) );
  dfcrn1 \debug_reg_2_reg[18]  ( .D(n245), .CP(n290), .CDN(n297), .QN(n77) );
  dfcrn1 \wbs_dat_o_reg[18]  ( .D(n205), .CP(n289), .CDN(n296), .QN(n19) );
  dfcrn1 \debug_reg_2_reg[17]  ( .D(n246), .CP(n290), .CDN(n297), .QN(n80) );
  dfcrn1 \wbs_dat_o_reg[17]  ( .D(n206), .CP(n289), .CDN(n292), .QN(n18) );
  dfcrn1 \debug_reg_2_reg[16]  ( .D(n247), .CP(n290), .CDN(n298), .QN(n83) );
  dfcrn1 \wbs_dat_o_reg[16]  ( .D(n207), .CP(n289), .CDN(n297), .QN(n17) );
  dfcrn1 \debug_reg_2_reg[15]  ( .D(n232), .CP(n290), .CDN(n296), .QN(n86) );
  dfcrn1 \wbs_dat_o_reg[15]  ( .D(n208), .CP(n289), .CDN(n292), .QN(n16) );
  dfcrn1 \debug_reg_2_reg[14]  ( .D(n233), .CP(n290), .CDN(n296), .QN(n89) );
  dfcrn1 \wbs_dat_o_reg[14]  ( .D(n209), .CP(n289), .CDN(n298), .QN(n15) );
  dfcrn1 \debug_reg_2_reg[13]  ( .D(n234), .CP(n289), .CDN(n297), .QN(n92) );
  dfcrn1 \wbs_dat_o_reg[13]  ( .D(n210), .CP(n288), .CDN(n292), .QN(n14) );
  dfcrn1 \debug_reg_2_reg[12]  ( .D(n235), .CP(n289), .CDN(n299), .QN(n95) );
  dfcrn1 \wbs_dat_o_reg[12]  ( .D(n211), .CP(n288), .CDN(n297), .QN(n13) );
  dfcrn1 \debug_reg_2_reg[11]  ( .D(n236), .CP(n290), .CDN(n293), .QN(n98) );
  dfcrn1 \wbs_dat_o_reg[11]  ( .D(n212), .CP(n289), .CDN(n297), .QN(n12) );
  dfcrn1 \debug_reg_2_reg[10]  ( .D(n237), .CP(n290), .CDN(n299), .QN(n101) );
  dfcrn1 \wbs_dat_o_reg[10]  ( .D(n213), .CP(n290), .CDN(n297), .QN(n11) );
  dfcrn1 \debug_reg_2_reg[9]  ( .D(n238), .CP(n290), .CDN(n293), .QN(n104) );
  dfcrn1 \wbs_dat_o_reg[9]  ( .D(n214), .CP(n289), .CDN(n298), .QN(n10) );
  dfcrn1 \debug_reg_2_reg[8]  ( .D(n239), .CP(n289), .CDN(n299), .QN(n107) );
  dfcrn1 \wbs_dat_o_reg[8]  ( .D(n215), .CP(n288), .CDN(n298), .QN(n9) );
  dfcrn1 \debug_reg_2_reg[7]  ( .D(n224), .CP(n290), .CDN(n297), .QN(n110) );
  dfcrn1 \wbs_dat_o_reg[7]  ( .D(n216), .CP(n288), .CDN(n292), .QN(n8) );
  dfcrn1 \debug_reg_2_reg[6]  ( .D(n225), .CP(n288), .CDN(n298), .QN(n113) );
  dfcrn1 \wbs_dat_o_reg[6]  ( .D(n217), .CP(n288), .CDN(n292), .QN(n7) );
  dfcrn1 \debug_reg_2_reg[5]  ( .D(n226), .CP(n289), .CDN(n293), .QN(n116) );
  dfcrn1 \wbs_dat_o_reg[5]  ( .D(n218), .CP(n290), .CDN(n296), .QN(n6) );
  dfcrn1 \debug_reg_2_reg[4]  ( .D(n227), .CP(n290), .CDN(n296), .QN(n119) );
  dfcrn1 \wbs_dat_o_reg[4]  ( .D(n219), .CP(n289), .CDN(n293), .QN(n5) );
  dfcrn1 \debug_reg_2_reg[3]  ( .D(n228), .CP(n289), .CDN(n296), .QN(n122) );
  dfcrn1 \wbs_dat_o_reg[3]  ( .D(n220), .CP(n288), .CDN(n299), .QN(n4) );
  dfcrn1 \debug_reg_2_reg[2]  ( .D(n229), .CP(n290), .CDN(n296), .QN(n125) );
  dfcrn1 \wbs_dat_o_reg[2]  ( .D(n221), .CP(n290), .CDN(n294), .QN(n3) );
  dfcrn1 \debug_reg_2_reg[1]  ( .D(n230), .CP(n288), .CDN(n294), .QN(n128) );
  dfcrn1 \wbs_dat_o_reg[1]  ( .D(n222), .CP(n290), .CDN(n298), .QN(n2) );
  dfcrn1 \debug_reg_2_reg[0]  ( .D(n231), .CP(n290), .CDN(n297), .QN(n131) );
  dfcrn1 \wbs_dat_o_reg[0]  ( .D(n223), .CP(n289), .CDN(n298), .QN(n1) );
  inv0d0 U3 ( .I(n1), .ZN(wbs_dat_o[0]) );
  inv0d0 U4 ( .I(n2), .ZN(wbs_dat_o[1]) );
  inv0d0 U5 ( .I(n3), .ZN(wbs_dat_o[2]) );
  inv0d0 U6 ( .I(n4), .ZN(wbs_dat_o[3]) );
  inv0d0 U7 ( .I(n5), .ZN(wbs_dat_o[4]) );
  inv0d0 U8 ( .I(n6), .ZN(wbs_dat_o[5]) );
  inv0d0 U9 ( .I(n7), .ZN(wbs_dat_o[6]) );
  inv0d0 U10 ( .I(n8), .ZN(wbs_dat_o[7]) );
  inv0d0 U11 ( .I(n9), .ZN(wbs_dat_o[8]) );
  inv0d0 U12 ( .I(n10), .ZN(wbs_dat_o[9]) );
  inv0d0 U13 ( .I(n11), .ZN(wbs_dat_o[10]) );
  inv0d0 U14 ( .I(n12), .ZN(wbs_dat_o[11]) );
  inv0d0 U15 ( .I(n13), .ZN(wbs_dat_o[12]) );
  inv0d0 U16 ( .I(n14), .ZN(wbs_dat_o[13]) );
  inv0d0 U17 ( .I(n15), .ZN(wbs_dat_o[14]) );
  inv0d0 U18 ( .I(n16), .ZN(wbs_dat_o[15]) );
  inv0d0 U19 ( .I(n17), .ZN(wbs_dat_o[16]) );
  inv0d0 U20 ( .I(n18), .ZN(wbs_dat_o[17]) );
  inv0d0 U21 ( .I(n19), .ZN(wbs_dat_o[18]) );
  inv0d0 U22 ( .I(n20), .ZN(wbs_dat_o[19]) );
  inv0d0 U23 ( .I(n21), .ZN(wbs_dat_o[20]) );
  inv0d0 U24 ( .I(n22), .ZN(wbs_dat_o[21]) );
  inv0d0 U25 ( .I(n23), .ZN(wbs_dat_o[22]) );
  inv0d0 U26 ( .I(n24), .ZN(wbs_dat_o[23]) );
  inv0d0 U27 ( .I(n25), .ZN(wbs_dat_o[24]) );
  inv0d0 U28 ( .I(n26), .ZN(wbs_dat_o[25]) );
  inv0d0 U29 ( .I(n27), .ZN(wbs_dat_o[26]) );
  inv0d0 U30 ( .I(n28), .ZN(wbs_dat_o[27]) );
  inv0d0 U31 ( .I(n29), .ZN(wbs_dat_o[28]) );
  inv0d0 U32 ( .I(n30), .ZN(wbs_dat_o[29]) );
  inv0d0 U33 ( .I(n31), .ZN(wbs_dat_o[30]) );
  inv0d0 U34 ( .I(n32), .ZN(wbs_dat_o[31]) );
  oai222d1 U36 ( .A1(n34), .A2(n35), .B1(n36), .B2(n37), .C1(n302), .C2(n39), 
        .ZN(n192) );
  inv0d0 U37 ( .I(wbs_dat_o[31]), .ZN(n39) );
  oai222d1 U38 ( .A1(n34), .A2(n40), .B1(n36), .B2(n41), .C1(n302), .C2(n42), 
        .ZN(n193) );
  inv0d0 U39 ( .I(wbs_dat_o[30]), .ZN(n42) );
  oai222d1 U40 ( .A1(n34), .A2(n43), .B1(n36), .B2(n44), .C1(n302), .C2(n45), 
        .ZN(n194) );
  inv0d0 U41 ( .I(wbs_dat_o[29]), .ZN(n45) );
  oai222d1 U42 ( .A1(n34), .A2(n46), .B1(n36), .B2(n47), .C1(n302), .C2(n48), 
        .ZN(n195) );
  inv0d0 U43 ( .I(wbs_dat_o[28]), .ZN(n48) );
  oai222d1 U44 ( .A1(n34), .A2(n49), .B1(n36), .B2(n50), .C1(n302), .C2(n51), 
        .ZN(n196) );
  inv0d0 U45 ( .I(wbs_dat_o[27]), .ZN(n51) );
  oai222d1 U46 ( .A1(n34), .A2(n52), .B1(n36), .B2(n53), .C1(n302), .C2(n54), 
        .ZN(n197) );
  inv0d0 U47 ( .I(wbs_dat_o[26]), .ZN(n54) );
  oai222d1 U48 ( .A1(n34), .A2(n55), .B1(n36), .B2(n56), .C1(n302), .C2(n57), 
        .ZN(n198) );
  inv0d0 U49 ( .I(wbs_dat_o[25]), .ZN(n57) );
  oai222d1 U50 ( .A1(n34), .A2(n58), .B1(n36), .B2(n59), .C1(n302), .C2(n60), 
        .ZN(n199) );
  inv0d0 U51 ( .I(wbs_dat_o[24]), .ZN(n60) );
  oai222d1 U52 ( .A1(n34), .A2(n61), .B1(n36), .B2(n62), .C1(n302), .C2(n63), 
        .ZN(n200) );
  inv0d0 U53 ( .I(wbs_dat_o[23]), .ZN(n63) );
  oai222d1 U54 ( .A1(n34), .A2(n64), .B1(n36), .B2(n65), .C1(n302), .C2(n66), 
        .ZN(n201) );
  inv0d0 U55 ( .I(wbs_dat_o[22]), .ZN(n66) );
  oai222d1 U56 ( .A1(n34), .A2(n67), .B1(n36), .B2(n68), .C1(n302), .C2(n69), 
        .ZN(n202) );
  inv0d0 U57 ( .I(wbs_dat_o[21]), .ZN(n69) );
  oai222d1 U58 ( .A1(n34), .A2(n70), .B1(n36), .B2(n71), .C1(n302), .C2(n72), 
        .ZN(n203) );
  inv0d0 U59 ( .I(wbs_dat_o[20]), .ZN(n72) );
  oai222d1 U60 ( .A1(n34), .A2(n73), .B1(n36), .B2(n74), .C1(n302), .C2(n75), 
        .ZN(n204) );
  inv0d0 U61 ( .I(wbs_dat_o[19]), .ZN(n75) );
  oai222d1 U62 ( .A1(n34), .A2(n76), .B1(n36), .B2(n77), .C1(n302), .C2(n78), 
        .ZN(n205) );
  inv0d0 U63 ( .I(wbs_dat_o[18]), .ZN(n78) );
  oai222d1 U64 ( .A1(n34), .A2(n79), .B1(n36), .B2(n80), .C1(n302), .C2(n81), 
        .ZN(n206) );
  inv0d0 U65 ( .I(wbs_dat_o[17]), .ZN(n81) );
  oai222d1 U66 ( .A1(n34), .A2(n82), .B1(n36), .B2(n83), .C1(n301), .C2(n84), 
        .ZN(n207) );
  inv0d0 U67 ( .I(wbs_dat_o[16]), .ZN(n84) );
  oai222d1 U68 ( .A1(n34), .A2(n85), .B1(n36), .B2(n86), .C1(n301), .C2(n87), 
        .ZN(n208) );
  inv0d0 U69 ( .I(wbs_dat_o[15]), .ZN(n87) );
  oai222d1 U70 ( .A1(n34), .A2(n88), .B1(n36), .B2(n89), .C1(n301), .C2(n90), 
        .ZN(n209) );
  inv0d0 U71 ( .I(wbs_dat_o[14]), .ZN(n90) );
  oai222d1 U72 ( .A1(n34), .A2(n91), .B1(n36), .B2(n92), .C1(n301), .C2(n93), 
        .ZN(n210) );
  inv0d0 U73 ( .I(wbs_dat_o[13]), .ZN(n93) );
  oai222d1 U74 ( .A1(n34), .A2(n94), .B1(n36), .B2(n95), .C1(n301), .C2(n96), 
        .ZN(n211) );
  inv0d0 U75 ( .I(wbs_dat_o[12]), .ZN(n96) );
  oai222d1 U76 ( .A1(n34), .A2(n97), .B1(n36), .B2(n98), .C1(n301), .C2(n99), 
        .ZN(n212) );
  inv0d0 U77 ( .I(wbs_dat_o[11]), .ZN(n99) );
  oai222d1 U78 ( .A1(n34), .A2(n100), .B1(n36), .B2(n101), .C1(n301), .C2(n102), .ZN(n213) );
  inv0d0 U79 ( .I(wbs_dat_o[10]), .ZN(n102) );
  oai222d1 U80 ( .A1(n34), .A2(n103), .B1(n36), .B2(n104), .C1(n301), .C2(n105), .ZN(n214) );
  inv0d0 U81 ( .I(wbs_dat_o[9]), .ZN(n105) );
  oai222d1 U82 ( .A1(n34), .A2(n106), .B1(n36), .B2(n107), .C1(n301), .C2(n108), .ZN(n215) );
  inv0d0 U83 ( .I(wbs_dat_o[8]), .ZN(n108) );
  oai222d1 U84 ( .A1(n34), .A2(n109), .B1(n36), .B2(n110), .C1(n301), .C2(n111), .ZN(n216) );
  inv0d0 U85 ( .I(wbs_dat_o[7]), .ZN(n111) );
  oai222d1 U86 ( .A1(n34), .A2(n112), .B1(n36), .B2(n113), .C1(n301), .C2(n114), .ZN(n217) );
  inv0d0 U87 ( .I(wbs_dat_o[6]), .ZN(n114) );
  oai222d1 U88 ( .A1(n34), .A2(n115), .B1(n36), .B2(n116), .C1(n301), .C2(n117), .ZN(n218) );
  inv0d0 U89 ( .I(wbs_dat_o[5]), .ZN(n117) );
  oai222d1 U90 ( .A1(n34), .A2(n118), .B1(n36), .B2(n119), .C1(n301), .C2(n120), .ZN(n219) );
  inv0d0 U91 ( .I(wbs_dat_o[4]), .ZN(n120) );
  oai222d1 U92 ( .A1(n34), .A2(n121), .B1(n36), .B2(n122), .C1(n301), .C2(n123), .ZN(n220) );
  inv0d0 U93 ( .I(wbs_dat_o[3]), .ZN(n123) );
  oai222d1 U94 ( .A1(n34), .A2(n124), .B1(n36), .B2(n125), .C1(n301), .C2(n126), .ZN(n221) );
  inv0d0 U95 ( .I(wbs_dat_o[2]), .ZN(n126) );
  oai222d1 U96 ( .A1(n34), .A2(n127), .B1(n36), .B2(n128), .C1(n301), .C2(n129), .ZN(n222) );
  inv0d0 U97 ( .I(wbs_dat_o[1]), .ZN(n129) );
  oai222d1 U98 ( .A1(n34), .A2(n130), .B1(n36), .B2(n131), .C1(n301), .C2(n132), .ZN(n223) );
  inv0d0 U99 ( .I(wbs_dat_o[0]), .ZN(n132) );
  inv0d0 U102 ( .I(n136), .ZN(n133) );
  oai22d1 U103 ( .A1(n137), .A2(n110), .B1(n138), .B2(n139), .ZN(n224) );
  oai22d1 U104 ( .A1(n137), .A2(n113), .B1(n138), .B2(n140), .ZN(n225) );
  oai22d1 U105 ( .A1(n137), .A2(n116), .B1(n138), .B2(n141), .ZN(n226) );
  oai22d1 U106 ( .A1(n137), .A2(n119), .B1(n138), .B2(n142), .ZN(n227) );
  oai22d1 U107 ( .A1(n137), .A2(n122), .B1(n138), .B2(n143), .ZN(n228) );
  oai22d1 U108 ( .A1(n137), .A2(n125), .B1(n138), .B2(n144), .ZN(n229) );
  oai22d1 U109 ( .A1(n137), .A2(n128), .B1(n138), .B2(n145), .ZN(n230) );
  oai22d1 U110 ( .A1(n137), .A2(n131), .B1(n138), .B2(n146), .ZN(n231) );
  inv0d0 U111 ( .I(n138), .ZN(n137) );
  nd03d0 U112 ( .A1(n147), .A2(n134), .A3(wbs_sel_i[0]), .ZN(n138) );
  oai22d1 U113 ( .A1(n148), .A2(n86), .B1(n149), .B2(n150), .ZN(n232) );
  oai22d1 U114 ( .A1(n148), .A2(n89), .B1(n149), .B2(n151), .ZN(n233) );
  oai22d1 U115 ( .A1(n148), .A2(n92), .B1(n149), .B2(n152), .ZN(n234) );
  oai22d1 U116 ( .A1(n148), .A2(n95), .B1(n149), .B2(n153), .ZN(n235) );
  oai22d1 U117 ( .A1(n148), .A2(n98), .B1(n149), .B2(n154), .ZN(n236) );
  oai22d1 U118 ( .A1(n148), .A2(n101), .B1(n149), .B2(n155), .ZN(n237) );
  oai22d1 U119 ( .A1(n148), .A2(n104), .B1(n149), .B2(n156), .ZN(n238) );
  oai22d1 U120 ( .A1(n148), .A2(n107), .B1(n149), .B2(n157), .ZN(n239) );
  inv0d0 U121 ( .I(n149), .ZN(n148) );
  nd03d0 U122 ( .A1(n147), .A2(n134), .A3(wbs_sel_i[1]), .ZN(n149) );
  oai22d1 U123 ( .A1(n158), .A2(n62), .B1(n159), .B2(n160), .ZN(n240) );
  oai22d1 U124 ( .A1(n158), .A2(n65), .B1(n159), .B2(n161), .ZN(n241) );
  oai22d1 U125 ( .A1(n158), .A2(n68), .B1(n159), .B2(n162), .ZN(n242) );
  oai22d1 U126 ( .A1(n158), .A2(n71), .B1(n159), .B2(n163), .ZN(n243) );
  oai22d1 U127 ( .A1(n158), .A2(n74), .B1(n159), .B2(n164), .ZN(n244) );
  oai22d1 U128 ( .A1(n158), .A2(n77), .B1(n159), .B2(n165), .ZN(n245) );
  oai22d1 U129 ( .A1(n158), .A2(n80), .B1(n159), .B2(n166), .ZN(n246) );
  oai22d1 U130 ( .A1(n158), .A2(n83), .B1(n159), .B2(n167), .ZN(n247) );
  inv0d0 U131 ( .I(n159), .ZN(n158) );
  nd03d0 U132 ( .A1(n147), .A2(n134), .A3(wbs_sel_i[2]), .ZN(n159) );
  oai22d1 U133 ( .A1(n168), .A2(n37), .B1(n169), .B2(n170), .ZN(n248) );
  oai22d1 U134 ( .A1(n168), .A2(n41), .B1(n169), .B2(n171), .ZN(n249) );
  oai22d1 U135 ( .A1(n168), .A2(n44), .B1(n169), .B2(n172), .ZN(n250) );
  oai22d1 U136 ( .A1(n168), .A2(n47), .B1(n169), .B2(n173), .ZN(n251) );
  oai22d1 U137 ( .A1(n168), .A2(n50), .B1(n169), .B2(n174), .ZN(n252) );
  oai22d1 U138 ( .A1(n168), .A2(n53), .B1(n169), .B2(n175), .ZN(n253) );
  oai22d1 U139 ( .A1(n168), .A2(n56), .B1(n169), .B2(n176), .ZN(n254) );
  oai22d1 U140 ( .A1(n168), .A2(n59), .B1(n169), .B2(n177), .ZN(n255) );
  inv0d0 U141 ( .I(n169), .ZN(n168) );
  nd03d0 U142 ( .A1(n147), .A2(n134), .A3(wbs_sel_i[3]), .ZN(n169) );
  inv0d0 U143 ( .I(n135), .ZN(n134) );
  oai22d1 U144 ( .A1(n178), .A2(n40), .B1(n171), .B2(n179), .ZN(n256) );
  inv0d0 U145 ( .I(wbs_dat_i[30]), .ZN(n171) );
  oai22d1 U146 ( .A1(n178), .A2(n43), .B1(n172), .B2(n179), .ZN(n257) );
  inv0d0 U147 ( .I(wbs_dat_i[29]), .ZN(n172) );
  oai22d1 U148 ( .A1(n178), .A2(n46), .B1(n173), .B2(n179), .ZN(n258) );
  inv0d0 U149 ( .I(wbs_dat_i[28]), .ZN(n173) );
  oai22d1 U150 ( .A1(n178), .A2(n49), .B1(n174), .B2(n179), .ZN(n259) );
  inv0d0 U151 ( .I(wbs_dat_i[27]), .ZN(n174) );
  oai22d1 U152 ( .A1(n178), .A2(n52), .B1(n175), .B2(n179), .ZN(n260) );
  inv0d0 U153 ( .I(wbs_dat_i[26]), .ZN(n175) );
  oai22d1 U154 ( .A1(n178), .A2(n55), .B1(n176), .B2(n179), .ZN(n261) );
  inv0d0 U155 ( .I(wbs_dat_i[25]), .ZN(n176) );
  oai22d1 U156 ( .A1(n178), .A2(n58), .B1(n177), .B2(n179), .ZN(n262) );
  inv0d0 U157 ( .I(wbs_dat_i[24]), .ZN(n177) );
  oai22d1 U158 ( .A1(n178), .A2(n35), .B1(n170), .B2(n179), .ZN(n263) );
  inv0d0 U159 ( .I(wbs_dat_i[31]), .ZN(n170) );
  inv0d0 U160 ( .I(n179), .ZN(n178) );
  nd03d0 U161 ( .A1(wbs_sel_i[3]), .A2(n147), .A3(n180), .ZN(n179) );
  oai22d1 U162 ( .A1(n181), .A2(n64), .B1(n161), .B2(n182), .ZN(n264) );
  inv0d0 U163 ( .I(wbs_dat_i[22]), .ZN(n161) );
  oai22d1 U164 ( .A1(n181), .A2(n67), .B1(n162), .B2(n182), .ZN(n265) );
  inv0d0 U165 ( .I(wbs_dat_i[21]), .ZN(n162) );
  oai22d1 U166 ( .A1(n181), .A2(n70), .B1(n163), .B2(n182), .ZN(n266) );
  inv0d0 U167 ( .I(wbs_dat_i[20]), .ZN(n163) );
  oai22d1 U168 ( .A1(n181), .A2(n73), .B1(n164), .B2(n182), .ZN(n267) );
  inv0d0 U169 ( .I(wbs_dat_i[19]), .ZN(n164) );
  oai22d1 U170 ( .A1(n181), .A2(n76), .B1(n165), .B2(n182), .ZN(n268) );
  inv0d0 U171 ( .I(wbs_dat_i[18]), .ZN(n165) );
  oai22d1 U172 ( .A1(n181), .A2(n79), .B1(n166), .B2(n182), .ZN(n269) );
  inv0d0 U173 ( .I(wbs_dat_i[17]), .ZN(n166) );
  oai22d1 U174 ( .A1(n181), .A2(n82), .B1(n167), .B2(n182), .ZN(n270) );
  inv0d0 U175 ( .I(wbs_dat_i[16]), .ZN(n167) );
  oai22d1 U176 ( .A1(n181), .A2(n61), .B1(n160), .B2(n182), .ZN(n271) );
  inv0d0 U177 ( .I(wbs_dat_i[23]), .ZN(n160) );
  inv0d0 U178 ( .I(n182), .ZN(n181) );
  nd03d0 U179 ( .A1(wbs_sel_i[2]), .A2(n147), .A3(n180), .ZN(n182) );
  oai22d1 U180 ( .A1(n183), .A2(n88), .B1(n151), .B2(n184), .ZN(n272) );
  inv0d0 U181 ( .I(wbs_dat_i[14]), .ZN(n151) );
  oai22d1 U182 ( .A1(n183), .A2(n91), .B1(n152), .B2(n184), .ZN(n273) );
  inv0d0 U183 ( .I(wbs_dat_i[13]), .ZN(n152) );
  oai22d1 U184 ( .A1(n183), .A2(n94), .B1(n153), .B2(n184), .ZN(n274) );
  inv0d0 U185 ( .I(wbs_dat_i[12]), .ZN(n153) );
  oai22d1 U186 ( .A1(n183), .A2(n97), .B1(n154), .B2(n184), .ZN(n275) );
  inv0d0 U187 ( .I(wbs_dat_i[11]), .ZN(n154) );
  oai22d1 U188 ( .A1(n183), .A2(n100), .B1(n155), .B2(n184), .ZN(n276) );
  inv0d0 U189 ( .I(wbs_dat_i[10]), .ZN(n155) );
  oai22d1 U190 ( .A1(n183), .A2(n103), .B1(n156), .B2(n184), .ZN(n277) );
  inv0d0 U191 ( .I(wbs_dat_i[9]), .ZN(n156) );
  oai22d1 U192 ( .A1(n183), .A2(n106), .B1(n157), .B2(n184), .ZN(n278) );
  inv0d0 U193 ( .I(wbs_dat_i[8]), .ZN(n157) );
  oai22d1 U194 ( .A1(n183), .A2(n85), .B1(n150), .B2(n184), .ZN(n279) );
  inv0d0 U195 ( .I(wbs_dat_i[15]), .ZN(n150) );
  inv0d0 U196 ( .I(n184), .ZN(n183) );
  nd03d0 U197 ( .A1(wbs_sel_i[1]), .A2(n147), .A3(n180), .ZN(n184) );
  oai22d1 U198 ( .A1(n185), .A2(n112), .B1(n140), .B2(n186), .ZN(n280) );
  inv0d0 U199 ( .I(wbs_dat_i[6]), .ZN(n140) );
  oai22d1 U200 ( .A1(n185), .A2(n115), .B1(n141), .B2(n186), .ZN(n281) );
  inv0d0 U201 ( .I(wbs_dat_i[5]), .ZN(n141) );
  oai22d1 U202 ( .A1(n185), .A2(n118), .B1(n142), .B2(n186), .ZN(n282) );
  inv0d0 U203 ( .I(wbs_dat_i[4]), .ZN(n142) );
  oai22d1 U204 ( .A1(n185), .A2(n121), .B1(n143), .B2(n186), .ZN(n283) );
  inv0d0 U205 ( .I(wbs_dat_i[3]), .ZN(n143) );
  oai22d1 U206 ( .A1(n185), .A2(n124), .B1(n144), .B2(n186), .ZN(n284) );
  inv0d0 U207 ( .I(wbs_dat_i[2]), .ZN(n144) );
  oai22d1 U208 ( .A1(n185), .A2(n127), .B1(n145), .B2(n186), .ZN(n285) );
  inv0d0 U209 ( .I(wbs_dat_i[1]), .ZN(n145) );
  oai22d1 U210 ( .A1(n185), .A2(n130), .B1(n146), .B2(n186), .ZN(n286) );
  inv0d0 U211 ( .I(wbs_dat_i[0]), .ZN(n146) );
  oai22d1 U212 ( .A1(n185), .A2(n109), .B1(n139), .B2(n186), .ZN(n287) );
  inv0d0 U213 ( .I(wbs_dat_i[7]), .ZN(n139) );
  inv0d0 U214 ( .I(n186), .ZN(n185) );
  nd03d0 U215 ( .A1(wbs_sel_i[0]), .A2(n147), .A3(n180), .ZN(n186) );
  inv0d0 U216 ( .I(n187), .ZN(n180) );
  inv0d0 U217 ( .I(n302), .ZN(n147) );
  nd02d0 U218 ( .A1(n302), .A2(n136), .ZN(N133) );
  nd12d0 U219 ( .A1(wbs_we_i), .A2(n188), .ZN(n136) );
  nd02d0 U220 ( .A1(wbs_we_i), .A2(n188), .ZN(n38) );
  an03d0 U221 ( .A1(wbs_stb_i), .A2(wbs_cyc_i), .A3(n189), .Z(n188) );
  aoi21d1 U222 ( .B1(n135), .B2(n187), .A(wbs_ack_o), .ZN(n189) );
  nd12d0 U223 ( .A1(wbs_adr_i[2]), .A2(n190), .ZN(n187) );
  nd02d0 U224 ( .A1(wbs_adr_i[2]), .A2(n190), .ZN(n135) );
  an02d0 U225 ( .A1(n191), .A2(wbs_adr_i[3]), .Z(n190) );
  nr02d0 U226 ( .A1(wbs_adr_i[1]), .A2(wbs_adr_i[0]), .ZN(n191) );
  buffd3 U35 ( .I(wb_clk_i), .Z(n288) );
  buffd3 U100 ( .I(wb_clk_i), .Z(n289) );
  buffd3 U101 ( .I(wb_clk_i), .Z(n290) );
  inv0d1 U227 ( .I(n295), .ZN(n296) );
  inv0d1 U228 ( .I(n295), .ZN(n298) );
  inv0d1 U229 ( .I(n295), .ZN(n297) );
  inv0d0 U230 ( .I(n299), .ZN(n291) );
  inv0d0 U231 ( .I(n291), .ZN(n292) );
  inv0d0 U232 ( .I(n291), .ZN(n293) );
  inv0d0 U233 ( .I(n291), .ZN(n294) );
  inv0d0 U234 ( .I(n33), .ZN(n295) );
  inv0d2 U235 ( .I(n295), .ZN(n299) );
  nd02d2 U236 ( .A1(n133), .A2(n134), .ZN(n36) );
  nd02d2 U237 ( .A1(n133), .A2(n135), .ZN(n34) );
  inv0d0 U238 ( .I(n38), .ZN(n300) );
  inv0d1 U239 ( .I(n300), .ZN(n301) );
  inv0d1 U240 ( .I(n300), .ZN(n302) );
  inv0da U241 ( .I(wb_rst_i), .ZN(n33) );
endmodule


module user_project_wrapper ( wb_clk_i, wb_rst_i, wbs_stb_i, wbs_cyc_i, 
        wbs_we_i, wbs_sel_i, wbs_dat_i, wbs_adr_i, wbs_ack_o, wbs_dat_o, 
        la_data_in, la_data_out, la_oenb, io_in, io_out, io_oeb, analog_io, 
        user_clock2, user_irq );
  input [3:0] wbs_sel_i;
  input [31:0] wbs_dat_i;
  input [31:0] wbs_adr_i;
  output [31:0] wbs_dat_o;
  input [127:0] la_data_in;
  output [127:0] la_data_out;
  input [127:0] la_oenb;
  input [37:0] io_in;
  output [37:0] io_out;
  output [37:0] io_oeb;
  inout [28:0] analog_io;
  output [2:0] user_irq;
  input wb_clk_i, wb_rst_i, wbs_stb_i, wbs_cyc_i, wbs_we_i, user_clock2;
  output wbs_ack_o;
  wire   wbs_cyc_i_debug, wbs_ack_o_debug, n1, n2, n3, n4, n5, n6, n7, n8, n9,
         n10, n11;
  wire   [31:0] wbs_dat_o_debug;
  tri   wb_clk_i;
  tri   [37:0] io_in;
  assign io_out[37] = io_in[37];
  assign io_out[36] = io_in[36];
  assign io_out[35] = io_in[35];
  assign io_out[34] = io_in[34];
  assign io_out[33] = io_in[33];
  assign io_out[32] = io_in[32];
  assign io_out[31] = io_in[31];
  assign io_out[30] = io_in[30];
  assign io_out[29] = io_in[29];
  assign io_out[28] = io_in[28];
  assign io_out[27] = io_in[27];
  assign io_out[26] = io_in[26];
  assign io_out[25] = io_in[25];
  assign io_out[24] = io_in[24];
  assign io_out[23] = io_in[23];
  assign io_out[22] = io_in[22];
  assign io_out[21] = io_in[21];
  assign io_out[20] = io_in[20];
  assign io_out[19] = io_in[19];
  assign io_out[18] = io_in[18];
  assign io_out[17] = io_in[17];
  assign io_out[16] = io_in[16];
  assign io_out[15] = io_in[15];
  assign io_out[14] = io_in[14];
  assign io_out[13] = io_in[13];
  assign io_out[12] = io_in[12];
  assign io_out[11] = io_in[11];
  assign io_out[10] = io_in[10];
  assign io_out[9] = io_in[9];
  assign io_out[8] = io_in[8];
  assign io_out[7] = io_in[7];
  assign io_out[6] = io_in[6];
  assign io_out[5] = io_in[5];
  assign io_out[4] = io_in[4];
  assign io_out[3] = io_in[3];
  assign io_out[2] = io_in[2];
  assign io_out[1] = io_in[1];
  assign io_out[0] = io_in[0];
  assign user_irq[0] = 1'b0;
  assign user_irq[1] = 1'b0;
  assign user_irq[2] = 1'b0;
  assign io_oeb[0] = 1'b0;
  assign io_oeb[1] = 1'b0;
  assign io_oeb[2] = 1'b0;
  assign io_oeb[3] = 1'b0;
  assign io_oeb[4] = 1'b0;
  assign io_oeb[5] = 1'b0;
  assign io_oeb[6] = 1'b0;
  assign io_oeb[7] = 1'b0;
  assign io_oeb[8] = 1'b0;
  assign io_oeb[9] = 1'b0;
  assign io_oeb[10] = 1'b0;
  assign io_oeb[11] = 1'b0;
  assign io_oeb[12] = 1'b0;
  assign io_oeb[13] = 1'b0;
  assign io_oeb[14] = 1'b0;
  assign io_oeb[15] = 1'b0;
  assign io_oeb[16] = 1'b0;
  assign io_oeb[17] = 1'b0;
  assign io_oeb[18] = 1'b0;
  assign io_oeb[19] = 1'b0;
  assign io_oeb[20] = 1'b0;
  assign io_oeb[21] = 1'b0;
  assign io_oeb[22] = 1'b0;
  assign io_oeb[23] = 1'b0;
  assign io_oeb[24] = 1'b0;
  assign io_oeb[25] = 1'b0;
  assign io_oeb[26] = 1'b0;
  assign io_oeb[27] = 1'b0;
  assign io_oeb[28] = 1'b0;
  assign io_oeb[29] = 1'b0;
  assign io_oeb[30] = 1'b0;
  assign io_oeb[31] = 1'b0;
  assign io_oeb[32] = 1'b0;
  assign io_oeb[33] = 1'b0;
  assign io_oeb[34] = 1'b0;
  assign io_oeb[35] = 1'b0;
  assign io_oeb[36] = 1'b0;
  assign io_oeb[37] = 1'b0;
  assign la_data_out[0] = 1'b0;
  assign la_data_out[1] = 1'b0;
  assign la_data_out[2] = 1'b0;
  assign la_data_out[3] = 1'b0;
  assign la_data_out[4] = 1'b0;
  assign la_data_out[5] = 1'b0;
  assign la_data_out[6] = 1'b0;
  assign la_data_out[7] = 1'b0;
  assign la_data_out[8] = 1'b0;
  assign la_data_out[9] = 1'b0;
  assign la_data_out[10] = 1'b0;
  assign la_data_out[11] = 1'b0;
  assign la_data_out[12] = 1'b0;
  assign la_data_out[13] = 1'b0;
  assign la_data_out[14] = 1'b0;
  assign la_data_out[15] = 1'b0;
  assign la_data_out[16] = 1'b0;
  assign la_data_out[17] = 1'b0;
  assign la_data_out[18] = 1'b0;
  assign la_data_out[19] = 1'b0;
  assign la_data_out[20] = 1'b0;
  assign la_data_out[21] = 1'b0;
  assign la_data_out[22] = 1'b0;
  assign la_data_out[23] = 1'b0;
  assign la_data_out[24] = 1'b0;
  assign la_data_out[25] = 1'b0;
  assign la_data_out[26] = 1'b0;
  assign la_data_out[27] = 1'b0;
  assign la_data_out[28] = 1'b0;
  assign la_data_out[29] = 1'b0;
  assign la_data_out[30] = 1'b0;
  assign la_data_out[31] = 1'b0;
  assign la_data_out[32] = 1'b0;
  assign la_data_out[33] = 1'b0;
  assign la_data_out[34] = 1'b0;
  assign la_data_out[35] = 1'b0;
  assign la_data_out[36] = 1'b0;
  assign la_data_out[37] = 1'b0;
  assign la_data_out[38] = 1'b0;
  assign la_data_out[39] = 1'b0;
  assign la_data_out[40] = 1'b0;
  assign la_data_out[41] = 1'b0;
  assign la_data_out[42] = 1'b0;
  assign la_data_out[43] = 1'b0;
  assign la_data_out[44] = 1'b0;
  assign la_data_out[45] = 1'b0;
  assign la_data_out[46] = 1'b0;
  assign la_data_out[47] = 1'b0;
  assign la_data_out[48] = 1'b0;
  assign la_data_out[49] = 1'b0;
  assign la_data_out[50] = 1'b0;
  assign la_data_out[51] = 1'b0;
  assign la_data_out[52] = 1'b0;
  assign la_data_out[53] = 1'b0;
  assign la_data_out[54] = 1'b0;
  assign la_data_out[55] = 1'b0;
  assign la_data_out[56] = 1'b0;
  assign la_data_out[57] = 1'b0;
  assign la_data_out[58] = 1'b0;
  assign la_data_out[59] = 1'b0;
  assign la_data_out[60] = 1'b0;
  assign la_data_out[61] = 1'b0;
  assign la_data_out[62] = 1'b0;
  assign la_data_out[63] = 1'b0;
  assign la_data_out[64] = 1'b0;
  assign la_data_out[65] = 1'b0;
  assign la_data_out[66] = 1'b0;
  assign la_data_out[67] = 1'b0;
  assign la_data_out[68] = 1'b0;
  assign la_data_out[69] = 1'b0;
  assign la_data_out[70] = 1'b0;
  assign la_data_out[71] = 1'b0;
  assign la_data_out[72] = 1'b0;
  assign la_data_out[73] = 1'b0;
  assign la_data_out[74] = 1'b0;
  assign la_data_out[75] = 1'b0;
  assign la_data_out[76] = 1'b0;
  assign la_data_out[77] = 1'b0;
  assign la_data_out[78] = 1'b0;
  assign la_data_out[79] = 1'b0;
  assign la_data_out[80] = 1'b0;
  assign la_data_out[81] = 1'b0;
  assign la_data_out[82] = 1'b0;
  assign la_data_out[83] = 1'b0;
  assign la_data_out[84] = 1'b0;
  assign la_data_out[85] = 1'b0;
  assign la_data_out[86] = 1'b0;
  assign la_data_out[87] = 1'b0;
  assign la_data_out[88] = 1'b0;
  assign la_data_out[89] = 1'b0;
  assign la_data_out[90] = 1'b0;
  assign la_data_out[91] = 1'b0;
  assign la_data_out[92] = 1'b0;
  assign la_data_out[93] = 1'b0;
  assign la_data_out[94] = 1'b0;
  assign la_data_out[95] = 1'b0;
  assign la_data_out[96] = 1'b0;
  assign la_data_out[97] = 1'b0;
  assign la_data_out[98] = 1'b0;
  assign la_data_out[99] = 1'b0;
  assign la_data_out[100] = 1'b0;
  assign la_data_out[101] = 1'b0;
  assign la_data_out[102] = 1'b0;
  assign la_data_out[103] = 1'b0;
  assign la_data_out[104] = 1'b0;
  assign la_data_out[105] = 1'b0;
  assign la_data_out[106] = 1'b0;
  assign la_data_out[107] = 1'b0;
  assign la_data_out[108] = 1'b0;
  assign la_data_out[109] = 1'b0;
  assign la_data_out[110] = 1'b0;
  assign la_data_out[111] = 1'b0;
  assign la_data_out[112] = 1'b0;
  assign la_data_out[113] = 1'b0;
  assign la_data_out[114] = 1'b0;
  assign la_data_out[115] = 1'b0;
  assign la_data_out[116] = 1'b0;
  assign la_data_out[117] = 1'b0;
  assign la_data_out[118] = 1'b0;
  assign la_data_out[119] = 1'b0;
  assign la_data_out[120] = 1'b0;
  assign la_data_out[121] = 1'b0;
  assign la_data_out[122] = 1'b0;
  assign la_data_out[123] = 1'b0;
  assign la_data_out[124] = 1'b0;
  assign la_data_out[125] = 1'b0;
  assign la_data_out[126] = 1'b0;
  assign la_data_out[127] = 1'b0;

  an02d0 U2 ( .A1(wbs_dat_o_debug[9]), .A2(n1), .Z(wbs_dat_o[9]) );
  an02d0 U3 ( .A1(wbs_dat_o_debug[8]), .A2(n1), .Z(wbs_dat_o[8]) );
  an02d0 U4 ( .A1(wbs_dat_o_debug[7]), .A2(n1), .Z(wbs_dat_o[7]) );
  an02d0 U5 ( .A1(wbs_dat_o_debug[6]), .A2(n1), .Z(wbs_dat_o[6]) );
  an02d0 U6 ( .A1(wbs_dat_o_debug[5]), .A2(n1), .Z(wbs_dat_o[5]) );
  an02d0 U7 ( .A1(wbs_dat_o_debug[4]), .A2(n1), .Z(wbs_dat_o[4]) );
  an02d0 U8 ( .A1(wbs_dat_o_debug[3]), .A2(n1), .Z(wbs_dat_o[3]) );
  an02d0 U9 ( .A1(wbs_dat_o_debug[31]), .A2(n1), .Z(wbs_dat_o[31]) );
  an02d0 U10 ( .A1(wbs_dat_o_debug[30]), .A2(n1), .Z(wbs_dat_o[30]) );
  an02d0 U11 ( .A1(wbs_dat_o_debug[2]), .A2(n1), .Z(wbs_dat_o[2]) );
  an02d0 U12 ( .A1(wbs_dat_o_debug[29]), .A2(n1), .Z(wbs_dat_o[29]) );
  an02d0 U13 ( .A1(wbs_dat_o_debug[28]), .A2(n1), .Z(wbs_dat_o[28]) );
  an02d0 U14 ( .A1(wbs_dat_o_debug[27]), .A2(n1), .Z(wbs_dat_o[27]) );
  an02d0 U15 ( .A1(wbs_dat_o_debug[26]), .A2(n1), .Z(wbs_dat_o[26]) );
  an02d0 U16 ( .A1(wbs_dat_o_debug[25]), .A2(n1), .Z(wbs_dat_o[25]) );
  an02d0 U17 ( .A1(wbs_dat_o_debug[24]), .A2(n1), .Z(wbs_dat_o[24]) );
  an02d0 U18 ( .A1(wbs_dat_o_debug[23]), .A2(n1), .Z(wbs_dat_o[23]) );
  an02d0 U19 ( .A1(wbs_dat_o_debug[22]), .A2(n1), .Z(wbs_dat_o[22]) );
  an02d0 U20 ( .A1(wbs_dat_o_debug[21]), .A2(n1), .Z(wbs_dat_o[21]) );
  an02d0 U21 ( .A1(wbs_dat_o_debug[20]), .A2(n1), .Z(wbs_dat_o[20]) );
  an02d0 U22 ( .A1(wbs_dat_o_debug[1]), .A2(n1), .Z(wbs_dat_o[1]) );
  an02d0 U23 ( .A1(wbs_dat_o_debug[19]), .A2(n1), .Z(wbs_dat_o[19]) );
  an02d0 U24 ( .A1(wbs_dat_o_debug[18]), .A2(n1), .Z(wbs_dat_o[18]) );
  an02d0 U25 ( .A1(wbs_dat_o_debug[17]), .A2(n1), .Z(wbs_dat_o[17]) );
  an02d0 U26 ( .A1(wbs_dat_o_debug[16]), .A2(n1), .Z(wbs_dat_o[16]) );
  an02d0 U27 ( .A1(wbs_dat_o_debug[15]), .A2(n1), .Z(wbs_dat_o[15]) );
  an02d0 U28 ( .A1(wbs_dat_o_debug[14]), .A2(n1), .Z(wbs_dat_o[14]) );
  an02d0 U29 ( .A1(wbs_dat_o_debug[13]), .A2(n1), .Z(wbs_dat_o[13]) );
  an02d0 U30 ( .A1(wbs_dat_o_debug[12]), .A2(n1), .Z(wbs_dat_o[12]) );
  an02d0 U31 ( .A1(wbs_dat_o_debug[11]), .A2(n1), .Z(wbs_dat_o[11]) );
  an02d0 U32 ( .A1(wbs_dat_o_debug[10]), .A2(n1), .Z(wbs_dat_o[10]) );
  an02d0 U33 ( .A1(wbs_dat_o_debug[0]), .A2(n1), .Z(wbs_dat_o[0]) );
  an02d0 U34 ( .A1(wbs_cyc_i), .A2(n1), .Z(wbs_cyc_i_debug) );
  an02d0 U35 ( .A1(wbs_ack_o_debug), .A2(n1), .Z(wbs_ack_o) );
  nr04d0 U37 ( .A1(n6), .A2(n7), .A3(n8), .A4(n9), .ZN(n5) );
  nd03d0 U38 ( .A1(wbs_adr_i[8]), .A2(wbs_adr_i[7]), .A3(wbs_adr_i[9]), .ZN(n9) );
  nd04d0 U39 ( .A1(wbs_adr_i[6]), .A2(wbs_adr_i[5]), .A3(wbs_adr_i[4]), .A4(
        wbs_adr_i[3]), .ZN(n8) );
  nd03d0 U40 ( .A1(wbs_adr_i[28]), .A2(wbs_adr_i[19]), .A3(wbs_adr_i[29]), 
        .ZN(n7) );
  nd04d0 U41 ( .A1(wbs_adr_i[18]), .A2(wbs_adr_i[17]), .A3(wbs_adr_i[16]), 
        .A4(wbs_adr_i[15]), .ZN(n6) );
  nr04d0 U42 ( .A1(n10), .A2(n11), .A3(wbs_adr_i[21]), .A4(wbs_adr_i[20]), 
        .ZN(n4) );
  nd02d0 U43 ( .A1(wbs_adr_i[11]), .A2(wbs_adr_i[10]), .ZN(n11) );
  nd03d0 U44 ( .A1(wbs_adr_i[13]), .A2(wbs_adr_i[12]), .A3(wbs_adr_i[14]), 
        .ZN(n10) );
  nr04d0 U45 ( .A1(wbs_adr_i[31]), .A2(wbs_adr_i[30]), .A3(wbs_adr_i[27]), 
        .A4(wbs_adr_i[26]), .ZN(n3) );
  nr04d0 U46 ( .A1(wbs_adr_i[25]), .A2(wbs_adr_i[24]), .A3(wbs_adr_i[23]), 
        .A4(wbs_adr_i[22]), .ZN(n2) );
  debug_regs debug ( .wb_clk_i(wb_clk_i), .wb_rst_i(wb_rst_i), .wbs_stb_i(
        wbs_stb_i), .wbs_cyc_i(wbs_cyc_i_debug), .wbs_we_i(wbs_we_i), 
        .wbs_sel_i(wbs_sel_i), .wbs_dat_i(wbs_dat_i), .wbs_adr_i(wbs_adr_i), 
        .wbs_ack_o(wbs_ack_o_debug), .wbs_dat_o(wbs_dat_o_debug) );
  an04d2 U36 ( .A1(n2), .A2(n3), .A3(n4), .A4(n5), .Z(n1) );
endmodule


module even_1 ( clk, out, N, resetb, not_zero, enable );
  input [2:0] N;
  input clk, resetb, not_zero, enable;
  output out;
  wire   out_counter, n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13,
         n14;
  wire   [2:0] counter;

  dfprb1 \counter_reg[0]  ( .D(n13), .CP(clk), .SDN(resetb), .QN(n10) );
  dfcrq1 \counter_reg[1]  ( .D(n12), .CP(clk), .CDN(resetb), .Q(counter[1]) );
  dfcrq1 \counter_reg[2]  ( .D(n11), .CP(clk), .CDN(resetb), .Q(counter[2]) );
  dfprb1 out_counter_reg ( .D(n14), .CP(clk), .SDN(resetb), .Q(out_counter) );
  aor22d1 U3 ( .A1(clk), .A2(n1), .B1(out_counter), .B2(not_zero), .Z(out) );
  inv0d0 U4 ( .I(not_zero), .ZN(n1) );
  xr02d1 U5 ( .A1(counter[2]), .A2(n2), .Z(n11) );
  nr02d0 U6 ( .A1(counter[1]), .A2(n3), .ZN(n2) );
  oaim22d1 U7 ( .A1(n4), .A2(n5), .B1(n3), .B2(counter[1]), .ZN(n12) );
  aon211d1 U8 ( .C1(N[2]), .C2(n6), .B(n10), .A(n7), .ZN(n5) );
  oai21d1 U9 ( .B1(n10), .B2(n8), .A(n3), .ZN(n13) );
  nd02d0 U10 ( .A1(n10), .A2(enable), .ZN(n3) );
  aoi31d1 U11 ( .B1(n7), .B2(n6), .B3(N[1]), .A(n4), .ZN(n8) );
  inv0d0 U12 ( .I(counter[2]), .ZN(n6) );
  inv0d0 U13 ( .I(counter[1]), .ZN(n7) );
  xr02d1 U14 ( .A1(out_counter), .A2(n9), .Z(n14) );
  nr04d0 U15 ( .A1(n4), .A2(counter[1]), .A3(counter[2]), .A4(n10), .ZN(n9) );
  inv0d0 U16 ( .I(enable), .ZN(n4) );
endmodule


module odd_1 ( clk, out, N, resetb, enable );
  input [2:0] N;
  input clk, resetb, enable;
  output out;
  wire   out_counter2, out_counter, rst_pulse, \initial_begin[2] , n10, n11,
         n12, n13, n14, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25,
         n26, n27, n28, n29, n30, n31, n32, n33, n34, n35, n36, n37, n38, n39,
         n40, n41, n42, n43, n44, n45, n46, n47, n48, n49, n50, n51, n52, n53,
         n54, n55, n56, n57, n58, n59, n60, n61, n62, n63, n64, n65, n66, n67,
         n68, n69, n70;
  wire   [2:0] counter;
  wire   [2:0] counter2;
  wire   [2:0] old_N;

  dfnrq1 \old_N_reg[2]  ( .D(N[2]), .CP(clk), .Q(old_N[2]) );
  dfnrq1 \old_N_reg[1]  ( .D(N[1]), .CP(clk), .Q(old_N[1]) );
  dfnrq1 \old_N_reg[0]  ( .D(N[0]), .CP(clk), .Q(old_N[0]) );
  dfcrq1 rst_pulse_reg ( .D(n56), .CP(clk), .CDN(resetb), .Q(rst_pulse) );
  dfcfb1 \initial_begin_reg[0]  ( .D(n62), .CPN(clk), .CDN(resetb), .Q(n55) );
  dfpfb1 \initial_begin_reg[1]  ( .D(n61), .CPN(clk), .SDN(resetb), .QN(n57)
         );
  dfcfq1 \initial_begin_reg[2]  ( .D(n66), .CPN(clk), .CDN(resetb), .Q(
        \initial_begin[2] ) );
  dfprb1 out_counter_reg ( .D(n67), .CP(clk), .SDN(resetb), .Q(out_counter) );
  dfcrq1 \counter_reg[0]  ( .D(n70), .CP(clk), .CDN(resetb), .Q(counter[0]) );
  dfprb1 \counter_reg[1]  ( .D(n69), .CP(clk), .SDN(resetb), .QN(n59) );
  dfcrq1 \counter_reg[2]  ( .D(n68), .CP(clk), .CDN(resetb), .Q(counter[2]) );
  dfpfb1 \counter2_reg[1]  ( .D(n65), .CPN(clk), .SDN(resetb), .QN(n58) );
  dfcfq1 \counter2_reg[2]  ( .D(n63), .CPN(clk), .CDN(resetb), .Q(counter2[2])
         );
  dfcfq1 \counter2_reg[0]  ( .D(n64), .CPN(clk), .CDN(resetb), .Q(counter2[0])
         );
  dfpfb1 out_counter2_reg ( .D(n60), .CPN(clk), .SDN(resetb), .Q(out_counter2)
         );
  xr02d1 U3 ( .A1(out_counter2), .A2(out_counter), .Z(out) );
  oai22d1 U4 ( .A1(enable), .A2(n10), .B1(n11), .B2(n12), .ZN(n56) );
  inv0d0 U5 ( .I(enable), .ZN(n12) );
  nr03d0 U6 ( .A1(n13), .A2(n14), .A3(n15), .ZN(n11) );
  xr02d1 U7 ( .A1(old_N[0]), .A2(N[0]), .Z(n15) );
  xr02d1 U8 ( .A1(old_N[2]), .A2(N[2]), .Z(n14) );
  xr02d1 U9 ( .A1(old_N[1]), .A2(N[1]), .Z(n13) );
  aon211d1 U10 ( .C1(out_counter2), .C2(n10), .B(n16), .A(n17), .ZN(n60) );
  nd02d0 U11 ( .A1(out_counter2), .A2(n16), .ZN(n17) );
  oai322d1 U12 ( .C1(n18), .C2(n55), .C3(n19), .A1(n10), .A2(n20), .B1(n57), 
        .B2(n21), .ZN(n61) );
  inv0d0 U13 ( .I(n22), .ZN(n21) );
  xr02d1 U14 ( .A1(N[2]), .A2(n23), .Z(n20) );
  oai322d1 U15 ( .C1(n24), .C2(rst_pulse), .C3(n25), .A1(n10), .A2(n26), .B1(
        n55), .B2(n18), .ZN(n62) );
  oai321d1 U16 ( .C1(n27), .C2(counter2[2]), .C3(n28), .B1(n29), .B2(n16), .A(
        n30), .ZN(n63) );
  aon211d1 U17 ( .C1(n31), .C2(n28), .B(n32), .A(counter2[2]), .ZN(n30) );
  inv0d0 U18 ( .I(n27), .ZN(n31) );
  oai222d1 U19 ( .A1(counter2[0]), .A2(n27), .B1(n33), .B2(n34), .C1(n35), 
        .C2(n16), .ZN(n64) );
  oai322d1 U20 ( .C1(n27), .C2(counter2[0]), .C3(n28), .A1(n58), .A2(n36), 
        .B1(n37), .B2(n16), .ZN(n65) );
  oai21d1 U21 ( .B1(rst_pulse), .B2(n38), .A(n34), .ZN(n16) );
  inv0d0 U22 ( .I(n32), .ZN(n36) );
  oai21d1 U23 ( .B1(n33), .B2(n27), .A(n34), .ZN(n32) );
  or02d0 U24 ( .A1(n39), .A2(rst_pulse), .Z(n34) );
  nd12d0 U25 ( .A1(n38), .A2(n39), .ZN(n27) );
  nr03d0 U26 ( .A1(n40), .A2(\initial_begin[2] ), .A3(n19), .ZN(n39) );
  nr03d0 U27 ( .A1(n33), .A2(counter2[2]), .A3(n28), .ZN(n38) );
  inv0d0 U28 ( .I(n58), .ZN(n28) );
  inv0d0 U29 ( .I(counter2[0]), .ZN(n33) );
  oai31d1 U30 ( .B1(n10), .B2(n23), .B3(n29), .A(n41), .ZN(n66) );
  aon211d1 U31 ( .C1(n25), .C2(n19), .B(n22), .A(\initial_begin[2] ), .ZN(n41)
         );
  oai22d1 U32 ( .A1(rst_pulse), .A2(n25), .B1(n18), .B2(n24), .ZN(n22) );
  inv0d0 U33 ( .I(n55), .ZN(n24) );
  inv0d0 U34 ( .I(n25), .ZN(n18) );
  aoim21d1 U35 ( .B1(\initial_begin[2] ), .B2(n19), .A(n40), .ZN(n25) );
  inv0d0 U36 ( .I(n57), .ZN(n19) );
  nr02d0 U37 ( .A1(n26), .A2(N[0]), .ZN(n23) );
  xr02d1 U38 ( .A1(n35), .A2(n37), .Z(n26) );
  inv0d0 U39 ( .I(N[1]), .ZN(n37) );
  oai21d1 U40 ( .B1(n42), .B2(n43), .A(n44), .ZN(n67) );
  oai21d1 U41 ( .B1(rst_pulse), .B2(n43), .A(n42), .ZN(n44) );
  inv0d0 U42 ( .I(out_counter), .ZN(n43) );
  oai321d1 U43 ( .C1(n45), .C2(counter[2]), .C3(n46), .B1(n29), .B2(n47), .A(
        n48), .ZN(n68) );
  aon211d1 U44 ( .C1(n49), .C2(n46), .B(n50), .A(counter[2]), .ZN(n48) );
  inv0d0 U45 ( .I(N[2]), .ZN(n29) );
  inv0d0 U46 ( .I(n51), .ZN(n69) );
  aoi322d1 U47 ( .C1(n49), .C2(n52), .C3(n59), .A1(n46), .A2(n50), .B1(N[1]), 
        .B2(n42), .ZN(n51) );
  inv0d0 U48 ( .I(n47), .ZN(n42) );
  oai21d1 U49 ( .B1(n52), .B2(n45), .A(n53), .ZN(n50) );
  oai222d1 U50 ( .A1(counter[0]), .A2(n45), .B1(n52), .B2(n53), .C1(n35), .C2(
        n47), .ZN(n70) );
  oai21d1 U51 ( .B1(rst_pulse), .B2(n54), .A(n53), .ZN(n47) );
  inv0d0 U52 ( .I(N[0]), .ZN(n35) );
  nd02d0 U53 ( .A1(n40), .A2(n10), .ZN(n53) );
  inv0d0 U54 ( .I(n49), .ZN(n45) );
  nr02d0 U55 ( .A1(n40), .A2(n54), .ZN(n49) );
  nr03d0 U56 ( .A1(n52), .A2(counter[2]), .A3(n46), .ZN(n54) );
  inv0d0 U57 ( .I(n59), .ZN(n46) );
  inv0d0 U58 ( .I(counter[0]), .ZN(n52) );
  nd02d0 U59 ( .A1(enable), .A2(n10), .ZN(n40) );
  inv0d0 U60 ( .I(rst_pulse), .ZN(n10) );
endmodule


module clock_div_SIZE3_1 ( in, out, N, resetb );
  input [2:0] N;
  input in, resetb;
  output out;
  wire   not_zero, out_odd, out_even, enable_odd, enable_even;
  wire   [2:0] syncN;
  wire   [2:0] syncNp;

  dfcrq1 \syncN_reg[0]  ( .D(syncNp[0]), .CP(out), .CDN(resetb), .Q(syncN[0])
         );
  dfcrq1 \syncNp_reg[2]  ( .D(N[2]), .CP(out), .CDN(resetb), .Q(syncNp[2]) );
  dfprb1 \syncNp_reg[1]  ( .D(N[1]), .CP(out), .SDN(resetb), .Q(syncNp[1]) );
  dfcrq1 \syncNp_reg[0]  ( .D(N[0]), .CP(out), .CDN(resetb), .Q(syncNp[0]) );
  dfcrq1 \syncN_reg[2]  ( .D(syncNp[2]), .CP(out), .CDN(resetb), .Q(syncN[2])
         );
  dfprb1 \syncN_reg[1]  ( .D(syncNp[1]), .CP(out), .SDN(resetb), .Q(syncN[1])
         );
  aor22d1 U3 ( .A1(out_even), .A2(enable_even), .B1(out_odd), .B2(enable_odd), 
        .Z(out) );
  an02d0 U4 ( .A1(not_zero), .A2(syncN[0]), .Z(enable_odd) );
  or02d0 U5 ( .A1(syncN[1]), .A2(syncN[2]), .Z(not_zero) );
  inv0d0 U6 ( .I(syncN[0]), .ZN(enable_even) );
  even_1 even_0 ( .clk(in), .out(out_even), .N(syncN), .resetb(resetb), 
        .not_zero(not_zero), .enable(enable_even) );
  odd_1 odd_0 ( .clk(in), .out(out_odd), .N(syncN), .resetb(resetb), .enable(
        enable_odd) );
endmodule


module even_0 ( clk, out, N, resetb, not_zero, enable );
  input [2:0] N;
  input clk, resetb, not_zero, enable;
  output out;
  wire   out_counter, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25,
         n26, n27, n28;
  wire   [2:0] counter;

  dfprb1 \counter_reg[0]  ( .D(n16), .CP(clk), .SDN(resetb), .QN(n19) );
  dfcrq1 \counter_reg[1]  ( .D(n17), .CP(clk), .CDN(resetb), .Q(counter[1]) );
  dfcrq1 \counter_reg[2]  ( .D(n18), .CP(clk), .CDN(resetb), .Q(counter[2]) );
  dfprb1 out_counter_reg ( .D(n15), .CP(clk), .SDN(resetb), .Q(out_counter) );
  aor22d1 U3 ( .A1(clk), .A2(n28), .B1(out_counter), .B2(not_zero), .Z(out) );
  inv0d0 U4 ( .I(not_zero), .ZN(n28) );
  xr02d1 U5 ( .A1(counter[2]), .A2(n27), .Z(n18) );
  nr02d0 U6 ( .A1(counter[1]), .A2(n26), .ZN(n27) );
  oaim22d1 U7 ( .A1(n25), .A2(n24), .B1(n26), .B2(counter[1]), .ZN(n17) );
  aon211d1 U8 ( .C1(N[2]), .C2(n23), .B(n19), .A(n22), .ZN(n24) );
  oai21d1 U9 ( .B1(n19), .B2(n21), .A(n26), .ZN(n16) );
  nd02d0 U10 ( .A1(n19), .A2(enable), .ZN(n26) );
  aoi31d1 U11 ( .B1(n22), .B2(n23), .B3(N[1]), .A(n25), .ZN(n21) );
  inv0d0 U12 ( .I(counter[2]), .ZN(n23) );
  inv0d0 U13 ( .I(counter[1]), .ZN(n22) );
  xr02d1 U14 ( .A1(out_counter), .A2(n20), .Z(n15) );
  nr04d0 U15 ( .A1(n25), .A2(counter[1]), .A3(counter[2]), .A4(n19), .ZN(n20)
         );
  inv0d0 U16 ( .I(enable), .ZN(n25) );
endmodule


module odd_0 ( clk, out, N, resetb, enable );
  input [2:0] N;
  input clk, resetb, enable;
  output out;
  wire   out_counter2, out_counter, rst_pulse, \initial_begin[2] , n1, n2, n3,
         n4, n5, n6, n7, n8, n9, n62, n63, n64, n65, n66, n67, n68, n69, n70,
         n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82, n83, n84,
         n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96, n97, n98,
         n99, n100, n101, n102, n103, n104, n105, n106, n107, n108, n109, n110,
         n111, n112, n113;
  wire   [2:0] counter;
  wire   [2:0] counter2;
  wire   [2:0] old_N;

  dfnrq1 \old_N_reg[2]  ( .D(N[2]), .CP(clk), .Q(old_N[2]) );
  dfnrq1 \old_N_reg[1]  ( .D(N[1]), .CP(clk), .Q(old_N[1]) );
  dfnrq1 \old_N_reg[0]  ( .D(N[0]), .CP(clk), .Q(old_N[0]) );
  dfcrq1 rst_pulse_reg ( .D(n67), .CP(clk), .CDN(resetb), .Q(rst_pulse) );
  dfcfb1 \initial_begin_reg[0]  ( .D(n9), .CPN(clk), .CDN(resetb), .Q(n68) );
  dfpfb1 \initial_begin_reg[1]  ( .D(n62), .CPN(clk), .SDN(resetb), .QN(n66)
         );
  dfcfq1 \initial_begin_reg[2]  ( .D(n5), .CPN(clk), .CDN(resetb), .Q(
        \initial_begin[2] ) );
  dfprb1 out_counter_reg ( .D(n4), .CP(clk), .SDN(resetb), .Q(out_counter) );
  dfcrq1 \counter_reg[0]  ( .D(n1), .CP(clk), .CDN(resetb), .Q(counter[0]) );
  dfprb1 \counter_reg[1]  ( .D(n2), .CP(clk), .SDN(resetb), .QN(n64) );
  dfcrq1 \counter_reg[2]  ( .D(n3), .CP(clk), .CDN(resetb), .Q(counter[2]) );
  dfpfb1 \counter2_reg[1]  ( .D(n6), .CPN(clk), .SDN(resetb), .QN(n65) );
  dfcfq1 \counter2_reg[2]  ( .D(n8), .CPN(clk), .CDN(resetb), .Q(counter2[2])
         );
  dfcfq1 \counter2_reg[0]  ( .D(n7), .CPN(clk), .CDN(resetb), .Q(counter2[0])
         );
  dfpfb1 out_counter2_reg ( .D(n63), .CPN(clk), .SDN(resetb), .Q(out_counter2)
         );
  xr02d1 U3 ( .A1(out_counter2), .A2(out_counter), .Z(out) );
  oai22d1 U4 ( .A1(enable), .A2(n113), .B1(n112), .B2(n111), .ZN(n67) );
  inv0d0 U5 ( .I(enable), .ZN(n111) );
  nr03d0 U6 ( .A1(n110), .A2(n109), .A3(n108), .ZN(n112) );
  xr02d1 U7 ( .A1(old_N[0]), .A2(N[0]), .Z(n108) );
  xr02d1 U8 ( .A1(old_N[2]), .A2(N[2]), .Z(n109) );
  xr02d1 U9 ( .A1(old_N[1]), .A2(N[1]), .Z(n110) );
  aon211d1 U10 ( .C1(out_counter2), .C2(n113), .B(n107), .A(n106), .ZN(n63) );
  nd02d0 U11 ( .A1(out_counter2), .A2(n107), .ZN(n106) );
  oai322d1 U12 ( .C1(n105), .C2(n68), .C3(n104), .A1(n113), .A2(n103), .B1(n66), .B2(n102), .ZN(n62) );
  inv0d0 U13 ( .I(n101), .ZN(n102) );
  xr02d1 U14 ( .A1(N[2]), .A2(n100), .Z(n103) );
  oai322d1 U15 ( .C1(n99), .C2(rst_pulse), .C3(n98), .A1(n113), .A2(n97), .B1(
        n68), .B2(n105), .ZN(n9) );
  oai321d1 U16 ( .C1(n96), .C2(counter2[2]), .C3(n95), .B1(n94), .B2(n107), 
        .A(n93), .ZN(n8) );
  aon211d1 U17 ( .C1(n92), .C2(n95), .B(n91), .A(counter2[2]), .ZN(n93) );
  inv0d0 U18 ( .I(n96), .ZN(n92) );
  oai222d1 U19 ( .A1(counter2[0]), .A2(n96), .B1(n90), .B2(n89), .C1(n88), 
        .C2(n107), .ZN(n7) );
  oai322d1 U20 ( .C1(n96), .C2(counter2[0]), .C3(n95), .A1(n65), .A2(n87), 
        .B1(n86), .B2(n107), .ZN(n6) );
  oai21d1 U21 ( .B1(rst_pulse), .B2(n85), .A(n89), .ZN(n107) );
  inv0d0 U22 ( .I(n91), .ZN(n87) );
  oai21d1 U23 ( .B1(n90), .B2(n96), .A(n89), .ZN(n91) );
  or02d0 U24 ( .A1(n84), .A2(rst_pulse), .Z(n89) );
  nd12d0 U25 ( .A1(n85), .A2(n84), .ZN(n96) );
  nr03d0 U26 ( .A1(n83), .A2(\initial_begin[2] ), .A3(n104), .ZN(n84) );
  nr03d0 U27 ( .A1(n90), .A2(counter2[2]), .A3(n95), .ZN(n85) );
  inv0d0 U28 ( .I(n65), .ZN(n95) );
  inv0d0 U29 ( .I(counter2[0]), .ZN(n90) );
  oai31d1 U30 ( .B1(n113), .B2(n100), .B3(n94), .A(n82), .ZN(n5) );
  aon211d1 U31 ( .C1(n98), .C2(n104), .B(n101), .A(\initial_begin[2] ), .ZN(
        n82) );
  oai22d1 U32 ( .A1(rst_pulse), .A2(n98), .B1(n105), .B2(n99), .ZN(n101) );
  inv0d0 U33 ( .I(n68), .ZN(n99) );
  inv0d0 U34 ( .I(n98), .ZN(n105) );
  aoim21d1 U35 ( .B1(\initial_begin[2] ), .B2(n104), .A(n83), .ZN(n98) );
  inv0d0 U36 ( .I(n66), .ZN(n104) );
  nr02d0 U37 ( .A1(n97), .A2(N[0]), .ZN(n100) );
  xr02d1 U38 ( .A1(n88), .A2(n86), .Z(n97) );
  inv0d0 U39 ( .I(N[1]), .ZN(n86) );
  oai21d1 U40 ( .B1(n81), .B2(n80), .A(n79), .ZN(n4) );
  oai21d1 U41 ( .B1(rst_pulse), .B2(n80), .A(n81), .ZN(n79) );
  inv0d0 U42 ( .I(out_counter), .ZN(n80) );
  oai321d1 U43 ( .C1(n78), .C2(counter[2]), .C3(n77), .B1(n94), .B2(n76), .A(
        n75), .ZN(n3) );
  aon211d1 U44 ( .C1(n74), .C2(n77), .B(n73), .A(counter[2]), .ZN(n75) );
  inv0d0 U45 ( .I(N[2]), .ZN(n94) );
  inv0d0 U46 ( .I(n72), .ZN(n2) );
  aoi322d1 U47 ( .C1(n74), .C2(n71), .C3(n64), .A1(n77), .A2(n73), .B1(N[1]), 
        .B2(n81), .ZN(n72) );
  inv0d0 U48 ( .I(n76), .ZN(n81) );
  oai21d1 U49 ( .B1(n71), .B2(n78), .A(n70), .ZN(n73) );
  oai222d1 U50 ( .A1(counter[0]), .A2(n78), .B1(n71), .B2(n70), .C1(n88), .C2(
        n76), .ZN(n1) );
  oai21d1 U51 ( .B1(rst_pulse), .B2(n69), .A(n70), .ZN(n76) );
  inv0d0 U52 ( .I(N[0]), .ZN(n88) );
  nd02d0 U53 ( .A1(n83), .A2(n113), .ZN(n70) );
  inv0d0 U54 ( .I(n74), .ZN(n78) );
  nr02d0 U55 ( .A1(n83), .A2(n69), .ZN(n74) );
  nr03d0 U56 ( .A1(n71), .A2(counter[2]), .A3(n77), .ZN(n69) );
  inv0d0 U57 ( .I(n64), .ZN(n77) );
  inv0d0 U58 ( .I(counter[0]), .ZN(n71) );
  nd02d0 U59 ( .A1(enable), .A2(n113), .ZN(n83) );
  inv0d0 U60 ( .I(rst_pulse), .ZN(n113) );
endmodule


module clock_div_SIZE3_0 ( in, out, N, resetb );
  input [2:0] N;
  input in, resetb;
  output out;
  wire   not_zero, out_odd, out_even, enable_odd, enable_even;
  wire   [2:0] syncN;
  wire   [2:0] syncNp;

  dfcrq1 \syncN_reg[0]  ( .D(syncNp[0]), .CP(out), .CDN(resetb), .Q(syncN[0])
         );
  dfcrq1 \syncNp_reg[2]  ( .D(N[2]), .CP(out), .CDN(resetb), .Q(syncNp[2]) );
  dfprb1 \syncNp_reg[1]  ( .D(N[1]), .CP(out), .SDN(resetb), .Q(syncNp[1]) );
  dfcrq1 \syncNp_reg[0]  ( .D(N[0]), .CP(out), .CDN(resetb), .Q(syncNp[0]) );
  dfcrq1 \syncN_reg[2]  ( .D(syncNp[2]), .CP(out), .CDN(resetb), .Q(syncN[2])
         );
  dfprb1 \syncN_reg[1]  ( .D(syncNp[1]), .CP(out), .SDN(resetb), .Q(syncN[1])
         );
  aor22d1 U3 ( .A1(out_even), .A2(enable_even), .B1(out_odd), .B2(enable_odd), 
        .Z(out) );
  an02d0 U4 ( .A1(not_zero), .A2(syncN[0]), .Z(enable_odd) );
  or02d0 U5 ( .A1(syncN[1]), .A2(syncN[2]), .Z(not_zero) );
  inv0d0 U6 ( .I(syncN[0]), .ZN(enable_even) );
  even_0 even_0 ( .clk(in), .out(out_even), .N(syncN), .resetb(resetb), 
        .not_zero(not_zero), .enable(enable_even) );
  odd_0 odd_0 ( .clk(in), .out(out_odd), .N(syncN), .resetb(resetb), .enable(
        enable_odd) );
endmodule


module caravel_clocking ( porb, resetb, ext_clk_sel, ext_clk, pll_clk, 
        pll_clk90, sel, sel2, ext_reset, core_clk, user_clk, resetb_sync );
  input [2:0] sel;
  input [2:0] sel2;
  input porb, resetb, ext_clk_sel, ext_clk, pll_clk, pll_clk90, ext_reset;
  output core_clk, user_clk, resetb_sync;
  wire   n19, pll_clk_sel, resetb_async, use_pll_second, ext_clk_syncd,
         use_pll_first, ext_clk_syncd_pre, pll_clk_divided, pll_clk90_divided,
         n1, n2, n3, n4, n5, n6, n7, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18;
  wire   [2:0] reset_delay;
  tri   ext_clk;
  tri   core_clk;

  dfcrq1 use_pll_first_reg ( .D(pll_clk_sel), .CP(pll_clk), .CDN(n6), .Q(
        use_pll_first) );
  dfcrq1 use_pll_second_reg ( .D(use_pll_first), .CP(pll_clk), .CDN(n13), .Q(
        use_pll_second) );
  dfnrq1 ext_clk_syncd_pre_reg ( .D(n4), .CP(pll_clk), .Q(ext_clk_syncd_pre)
         );
  dfcrq1 ext_clk_syncd_reg ( .D(ext_clk_syncd_pre), .CP(pll_clk), .CDN(n11), 
        .Q(ext_clk_syncd) );
  dfpfb1 \reset_delay_reg[2]  ( .D(1'b0), .CPN(n17), .SDN(n6), .Q(
        reset_delay[2]) );
  dfpfb1 \reset_delay_reg[1]  ( .D(reset_delay[2]), .CPN(n17), .SDN(n13), .Q(
        reset_delay[1]) );
  oaim22d1 U3 ( .A1(use_pll_second), .A2(n1), .B1(use_pll_second), .B2(
        pll_clk90_divided), .ZN(user_clk) );
  inv0d0 U4 ( .I(ext_clk_sel), .ZN(pll_clk_sel) );
  aor22d1 U5 ( .A1(ext_clk), .A2(n11), .B1(ext_clk_syncd_pre), .B2(n2), .Z(n4)
         );
  inv0d0 U6 ( .I(n2), .ZN(resetb_async) );
  nd13d1 U7 ( .A1(ext_reset), .A2(porb), .A3(resetb), .ZN(n2) );
  aoi22d1 U9 ( .A1(use_pll_first), .A2(ext_clk_syncd), .B1(n3), .B2(ext_clk), 
        .ZN(n1) );
  inv0d0 U10 ( .I(use_pll_first), .ZN(n3) );
  clock_div_SIZE3_1 divider ( .in(pll_clk), .out(pll_clk_divided), .N(sel), 
        .resetb(n7) );
  clock_div_SIZE3_0 divider2 ( .in(pll_clk90), .out(pll_clk90_divided), .N(
        sel2), .resetb(n10) );
  dfpfb1 \reset_delay_reg[0]  ( .D(reset_delay[1]), .CPN(n17), .SDN(n11), .QN(
        n19) );
  oaim22d1 U8 ( .A1(use_pll_second), .A2(n1), .B1(pll_clk_divided), .B2(
        use_pll_second), .ZN(core_clk) );
  inv0d0 U11 ( .I(n12), .ZN(n5) );
  inv0d0 U12 ( .I(n5), .ZN(n6) );
  inv0d2 U13 ( .I(n5), .ZN(n7) );
  buffd3 U14 ( .I(n19), .Z(resetb_sync) );
  inv0d0 U15 ( .I(resetb_async), .ZN(n9) );
  inv0d2 U16 ( .I(n9), .ZN(n10) );
  inv0d0 U17 ( .I(n9), .ZN(n11) );
  inv0d2 U18 ( .I(n9), .ZN(n12) );
  inv0d0 U19 ( .I(n9), .ZN(n13) );
  inv0d0 U20 ( .I(core_clk), .ZN(n14) );
  inv0d0 U21 ( .I(n14), .ZN(n15) );
  clk2d2 U22 ( .CLK(n18), .CN(n16) );
  inv0d0 U23 ( .I(n16), .ZN(n17) );
  buffd1 U24 ( .I(n15), .Z(n18) );
endmodule


module delay_stage_11 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_10 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_9 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_8 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_7 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_6 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_5 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_4 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_3 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_2 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_1 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module delay_stage_0 ( in, trim, out );
  input [1:0] trim;
  input in;
  output out;
  wire   ts, d0, dummy_dsig1, d2, dummy_dsig2;
  tri   in;
  tri   out;
  tri   d1;

  bufbd2 delaybuf0 ( .I(in), .Z(ts) );
  bufbdf delaybuf1 ( .I(ts), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_dsig1) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_dsig1), .ZN(d1) );
  invtd4 delayenb1 ( .I(ts), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_dsig2) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_dsig2), .ZN(out) );
  invtd7 delayenb0 ( .I(ts), .EN(trim[0]), .ZN(out) );
endmodule


module dummy_scl180_conb_1_103 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module start_stage ( in, trim, reset, out );
  input [1:0] trim;
  input in, reset;
  output out;
  wire   d0, dummy_ssig2, d2, dummy_ssig3, ctrl0, dummy_ssig1;
  tri   in;
  tri   out;
  tri   d1;

  bufbdf delaybuf0 ( .I(in), .Z(d0) );
  inv0d1 dummyinv1 ( .I(trim[1]), .ZN(dummy_ssig2) );
  invtd2 delayen1 ( .I(d0), .EN(dummy_ssig2), .ZN(d1) );
  invtd4 delayenb1 ( .I(in), .EN(trim[1]), .ZN(d1) );
  invbd2 delayint0 ( .I(d1), .ZN(d2) );
  inv0d1 dummyinv2 ( .I(trim[0]), .ZN(dummy_ssig3) );
  invtd2 delayen0 ( .I(d2), .EN(dummy_ssig3), .ZN(out) );
  invtd7 delayenb0 ( .I(in), .EN(ctrl0), .ZN(out) );
  inv0d1 dummyinv0 ( .I(reset), .ZN(dummy_ssig1) );
  invtd1 reseten0 ( .I(1'b1), .EN(dummy_ssig1), .ZN(out) );
  or02d2 ctrlen0 ( .A1(reset), .A2(trim[0]), .Z(ctrl0) );
  dummy_scl180_conb_1_103 const1 (  );
endmodule


module ring_osc2x13 ( reset, trim, clockp );
  input [25:0] trim;
  output [1:0] clockp;
  input reset;

  wire   [1:0] c;
  tri   [12:0] d;

  invbd4 ibufp00 ( .I(d[0]), .ZN(c[0]) );
  invbd7 ibufp01 ( .I(c[0]), .ZN(clockp[0]) );
  invbd4 ibufp10 ( .I(d[6]), .ZN(c[1]) );
  invbd7 ibufp11 ( .I(c[1]), .ZN(clockp[1]) );
  delay_stage_11 \dstage[0].id  ( .in(d[0]), .trim({trim[13], trim[0]}), .out(
        d[1]) );
  delay_stage_10 \dstage[1].id  ( .in(d[1]), .trim({trim[14], trim[1]}), .out(
        d[2]) );
  delay_stage_9 \dstage[2].id  ( .in(d[2]), .trim({trim[15], trim[2]}), .out(
        d[3]) );
  delay_stage_8 \dstage[3].id  ( .in(d[3]), .trim({trim[16], trim[3]}), .out(
        d[4]) );
  delay_stage_7 \dstage[4].id  ( .in(d[4]), .trim({trim[17], trim[4]}), .out(
        d[5]) );
  delay_stage_6 \dstage[5].id  ( .in(d[5]), .trim({trim[18], trim[5]}), .out(
        d[6]) );
  delay_stage_5 \dstage[6].id  ( .in(d[6]), .trim({trim[19], trim[6]}), .out(
        d[7]) );
  delay_stage_4 \dstage[7].id  ( .in(d[7]), .trim({trim[20], trim[7]}), .out(
        d[8]) );
  delay_stage_3 \dstage[8].id  ( .in(d[8]), .trim({trim[21], trim[8]}), .out(
        d[9]) );
  delay_stage_2 \dstage[9].id  ( .in(d[9]), .trim({trim[22], trim[9]}), .out(
        d[10]) );
  delay_stage_1 \dstage[10].id  ( .in(d[10]), .trim({trim[23], trim[10]}), 
        .out(d[11]) );
  delay_stage_0 \dstage[11].id  ( .in(d[11]), .trim({trim[24], trim[11]}), 
        .out(d[12]) );
  start_stage iss ( .in(d[12]), .trim({trim[25], trim[12]}), .reset(reset), 
        .out(d[0]) );
endmodule


module digital_pll_controller_DW01_inc_1_DW01_inc_16 ( A, SUM );
  input [6:0] A;
  output [6:0] SUM;

  wire   [6:2] carry;

  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[6]), .A2(A[6]), .Z(SUM[6]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module digital_pll_controller ( reset, clock, osc, div, trim );
  input [4:0] div;
  output [25:0] trim;
  input reset, clock, osc;
  wire   N40, N41, N46, N47, N48, N49, N50, N51, N52, N55, N56, N57, N58, N59,
         N60, N61, N72, N73, N74, N75, N76, n46, n47, n48, n49, n50, n51, n52,
         n53, n54, n55, n56, n57, n58, n59, n60, n61, n62, n63, n64, n65, n66,
         \add_129/carry[4] , \add_129/carry[3] , \add_129/carry[2] ,
         \add_67/carry[4] , \add_67/carry[3] , \add_67/carry[2] ,
         \add_67/carry[1] , n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12,
         n13, n14, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25, n26,
         n27, n28, n29, n30, n31, n32, n33, n34, n35, n36, n37, n38, n39, n40,
         n41, n42, n43, n44, n45, n67, n68, n69, n70, n71, n72, n73, n74, n75,
         n76, n77, n78, n79, n80, n81, n82, n83, n84, n85, n86, n87, n88, n89,
         n90, n91, n92, n93, n94, n95, n96, n97, n98, n99, n100, n101;
  wire   [4:0] count0;
  wire   [4:0] count1;
  wire   [5:0] sum;
  wire   [4:0] tint;
  wire   [1:0] tval;
  wire   [2:0] oscbuf;
  wire   [2:0] prep;
  tri   osc;

  dfcrq1 \oscbuf_reg[0]  ( .D(osc), .CP(clock), .CDN(n4), .Q(oscbuf[0]) );
  dfcrq1 \oscbuf_reg[1]  ( .D(oscbuf[0]), .CP(clock), .CDN(n3), .Q(oscbuf[1])
         );
  dfcrq1 \oscbuf_reg[2]  ( .D(oscbuf[1]), .CP(clock), .CDN(n2), .Q(oscbuf[2])
         );
  dfcrq1 \prep_reg[0]  ( .D(n46), .CP(clock), .CDN(n4), .Q(prep[0]) );
  dfcrq1 \prep_reg[1]  ( .D(n66), .CP(clock), .CDN(n2), .Q(prep[1]) );
  dfcrq1 \prep_reg[2]  ( .D(n65), .CP(clock), .CDN(n4), .Q(prep[2]) );
  dfcrq1 \count0_reg[4]  ( .D(n64), .CP(clock), .CDN(n3), .Q(count0[4]) );
  dfcrq1 \count0_reg[0]  ( .D(n63), .CP(clock), .CDN(n3), .Q(count0[0]) );
  dfcrq1 \count0_reg[1]  ( .D(n57), .CP(clock), .CDN(n4), .Q(count0[1]) );
  dfcrq1 \count0_reg[2]  ( .D(n59), .CP(clock), .CDN(n2), .Q(count0[2]) );
  dfcrq1 \count0_reg[3]  ( .D(n61), .CP(clock), .CDN(n4), .Q(count0[3]) );
  dfcrq1 \count1_reg[0]  ( .D(n62), .CP(clock), .CDN(n2), .Q(count1[0]) );
  dfcrq1 \count1_reg[3]  ( .D(n60), .CP(clock), .CDN(n3), .Q(count1[3]) );
  dfcrq1 \count1_reg[2]  ( .D(n58), .CP(clock), .CDN(n4), .Q(count1[2]) );
  dfcrq1 \count1_reg[1]  ( .D(n56), .CP(clock), .CDN(n3), .Q(count1[1]) );
  dfcrq1 \count1_reg[4]  ( .D(n55), .CP(clock), .CDN(n2), .Q(count1[4]) );
  dfcrq1 \tval_reg[0]  ( .D(n54), .CP(clock), .CDN(n3), .Q(tval[0]) );
  dfcrq1 \tval_reg[6]  ( .D(n53), .CP(clock), .CDN(n3), .Q(trim[23]) );
  dfcrq1 \tval_reg[1]  ( .D(n52), .CP(clock), .CDN(n2), .Q(tval[1]) );
  dfcrq1 \tval_reg[2]  ( .D(n51), .CP(clock), .CDN(n2), .Q(tint[0]) );
  dfcrq1 \tval_reg[3]  ( .D(n50), .CP(clock), .CDN(n4), .Q(tint[1]) );
  dfcrq1 \tval_reg[4]  ( .D(n49), .CP(clock), .CDN(n3), .Q(tint[2]) );
  dfcrq1 \tval_reg[5]  ( .D(n48), .CP(clock), .CDN(n2), .Q(tint[3]) );
  digital_pll_controller_DW01_inc_1_DW01_inc_16 add_119 ( .A({trim[23], 
        tint[3:0], tval}), .SUM({N52, N51, N50, N49, N48, N47, N46}) );
  ah01d0 \add_129/U1_1_1  ( .A(count0[1]), .B(count0[0]), .CO(
        \add_129/carry[2] ), .S(N73) );
  ah01d0 \add_129/U1_1_2  ( .A(count0[2]), .B(\add_129/carry[2] ), .CO(
        \add_129/carry[3] ), .S(N74) );
  ah01d0 \add_129/U1_1_3  ( .A(count0[3]), .B(\add_129/carry[3] ), .CO(
        \add_129/carry[4] ), .S(N75) );
  ad01d0 \add_67/U1_1  ( .A(count0[1]), .B(count1[1]), .CI(\add_67/carry[1] ), 
        .CO(\add_67/carry[2] ), .S(sum[1]) );
  ad01d0 \add_67/U1_2  ( .A(count0[2]), .B(count1[2]), .CI(\add_67/carry[2] ), 
        .CO(\add_67/carry[3] ), .S(sum[2]) );
  ad01d0 \add_67/U1_3  ( .A(count0[3]), .B(count1[3]), .CI(\add_67/carry[3] ), 
        .CO(\add_67/carry[4] ), .S(sum[3]) );
  ad01d0 \add_67/U1_4  ( .A(count0[4]), .B(count1[4]), .CI(\add_67/carry[4] ), 
        .CO(sum[5]), .S(sum[4]) );
  inv0d0 U3 ( .I(n47), .ZN(n1) );
  inv0d0 U4 ( .I(n1), .ZN(n2) );
  inv0d0 U5 ( .I(n1), .ZN(n3) );
  inv0d0 U6 ( .I(n1), .ZN(n4) );
  inv0d1 U7 ( .I(n5), .ZN(\add_67/carry[1] ) );
  nd02d1 U8 ( .A1(count1[0]), .A2(count0[0]), .ZN(n5) );
  xr02d1 U9 ( .A1(count1[0]), .A2(count0[0]), .Z(sum[0]) );
  inv0d0 U10 ( .I(tval[0]), .ZN(N55) );
  or02d0 U11 ( .A1(tval[1]), .A2(tval[0]), .Z(n6) );
  oaim21d1 U12 ( .B1(tval[0]), .B2(tval[1]), .A(n6), .ZN(N56) );
  or02d0 U13 ( .A1(n6), .A2(tint[0]), .Z(n7) );
  oaim21d1 U14 ( .B1(n6), .B2(tint[0]), .A(n7), .ZN(N57) );
  nr02d0 U15 ( .A1(n7), .A2(tint[1]), .ZN(n9) );
  aor21d1 U16 ( .B1(n7), .B2(tint[1]), .A(n9), .Z(N58) );
  inv0d0 U17 ( .I(tint[2]), .ZN(n8) );
  nd02d0 U18 ( .A1(n9), .A2(n8), .ZN(n10) );
  oai21d1 U19 ( .B1(n9), .B2(n8), .A(n10), .ZN(N59) );
  xn02d1 U20 ( .A1(tint[3]), .A2(n10), .ZN(N60) );
  nr02d0 U21 ( .A1(tint[3]), .A2(n10), .ZN(n11) );
  xr02d1 U22 ( .A1(trim[23]), .A2(n11), .Z(N61) );
  inv0d0 U23 ( .I(count0[0]), .ZN(N72) );
  xr02d1 U24 ( .A1(\add_129/carry[4] ), .A2(count0[4]), .Z(N76) );
  inv0d0 U25 ( .I(sum[4]), .ZN(n20) );
  xr02d1 U26 ( .A1(n20), .A2(div[4]), .Z(n28) );
  inv0d0 U27 ( .I(n28), .ZN(n22) );
  inv0d0 U28 ( .I(div[3]), .ZN(n15) );
  nr02d0 U29 ( .A1(n15), .A2(sum[3]), .ZN(n32) );
  inv0d0 U30 ( .I(sum[0]), .ZN(n23) );
  nr02d0 U31 ( .A1(div[0]), .A2(n23), .ZN(n13) );
  inv0d0 U32 ( .I(div[1]), .ZN(n12) );
  cg01d0 U33 ( .A(n13), .B(n12), .CI(sum[1]), .CO(n18) );
  inv0d0 U34 ( .I(div[2]), .ZN(n14) );
  an02d0 U35 ( .A1(sum[2]), .A2(n14), .Z(n17) );
  nr02d0 U36 ( .A1(n14), .A2(sum[2]), .ZN(n31) );
  nr02d0 U37 ( .A1(n17), .A2(n31), .ZN(n24) );
  nd02d0 U38 ( .A1(sum[3]), .A2(n15), .ZN(n29) );
  inv0d0 U39 ( .I(n29), .ZN(n16) );
  aoi211d1 U40 ( .C1(n18), .C2(n24), .A(n17), .B(n16), .ZN(n21) );
  inv0d0 U41 ( .I(sum[5]), .ZN(n19) );
  oai321d1 U42 ( .C1(n22), .C2(n32), .C3(n21), .B1(div[4]), .B2(n20), .A(n19), 
        .ZN(N40) );
  inv0d0 U43 ( .I(div[4]), .ZN(n34) );
  nd02d0 U44 ( .A1(div[0]), .A2(n23), .ZN(n27) );
  inv0d0 U45 ( .I(n24), .ZN(n26) );
  aoim21d1 U46 ( .B1(n27), .B2(sum[1]), .A(div[1]), .ZN(n25) );
  aoi211d1 U47 ( .C1(sum[1]), .C2(n27), .A(n26), .B(n25), .ZN(n30) );
  oai311d1 U48 ( .C1(n32), .C2(n31), .C3(n30), .A(n29), .B(n28), .ZN(n33) );
  oan211d1 U49 ( .C1(sum[4]), .C2(n34), .B(n33), .A(sum[5]), .ZN(N41) );
  oai21d1 U50 ( .B1(n35), .B2(n36), .A(n37), .ZN(trim[9]) );
  inv0d0 U51 ( .I(trim[4]), .ZN(n37) );
  oai21d1 U52 ( .B1(n38), .B2(n36), .A(n39), .ZN(trim[8]) );
  inv0d0 U53 ( .I(trim[12]), .ZN(n39) );
  inv0d0 U54 ( .I(n40), .ZN(trim[6]) );
  inv0d0 U55 ( .I(n41), .ZN(trim[5]) );
  oai21d1 U56 ( .B1(n35), .B2(n42), .A(n43), .ZN(trim[4]) );
  inv0d0 U57 ( .I(n44), .ZN(trim[25]) );
  inv0d0 U58 ( .I(n45), .ZN(trim[20]) );
  oai21d1 U59 ( .B1(n36), .B2(n67), .A(n68), .ZN(trim[16]) );
  inv0d0 U60 ( .I(trim[21]), .ZN(n68) );
  oai21d1 U61 ( .B1(n42), .B2(n67), .A(n44), .ZN(trim[21]) );
  aoim21d1 U62 ( .B1(n69), .B2(n67), .A(trim[18]), .ZN(n44) );
  nd02d0 U63 ( .A1(n70), .A2(n71), .ZN(trim[18]) );
  oai21d1 U64 ( .B1(n36), .B2(n70), .A(n72), .ZN(trim[15]) );
  inv0d0 U65 ( .I(trim[22]), .ZN(n72) );
  oai21d1 U66 ( .B1(n42), .B2(n70), .A(n71), .ZN(trim[22]) );
  inv0d0 U67 ( .I(trim[17]), .ZN(n71) );
  oai21d1 U68 ( .B1(n69), .B2(n70), .A(n73), .ZN(trim[17]) );
  nd02d0 U69 ( .A1(trim[23]), .A2(tint[2]), .ZN(n70) );
  oai21d1 U70 ( .B1(n36), .B2(n73), .A(n45), .ZN(trim[14]) );
  oai21d1 U71 ( .B1(tint[1]), .B2(tint[2]), .A(trim[24]), .ZN(n45) );
  inv0d0 U72 ( .I(n74), .ZN(trim[13]) );
  oai21d1 U73 ( .B1(n38), .B2(n42), .A(n41), .ZN(trim[12]) );
  inv0d0 U74 ( .I(n43), .ZN(trim[11]) );
  nd02d0 U75 ( .A1(n40), .A2(n36), .ZN(trim[0]) );
  nr02d0 U76 ( .A1(trim[10]), .A2(tint[1]), .ZN(n40) );
  nd12d0 U77 ( .A1(trim[3]), .A2(n69), .ZN(trim[10]) );
  nd02d0 U78 ( .A1(n41), .A2(n38), .ZN(trim[3]) );
  aoim21d1 U79 ( .B1(n38), .B2(n69), .A(trim[2]), .ZN(n41) );
  nd02d0 U80 ( .A1(n43), .A2(n35), .ZN(trim[2]) );
  aoim21d1 U81 ( .B1(n35), .B2(n69), .A(trim[1]), .ZN(n43) );
  nd12d0 U82 ( .A1(trim[7]), .A2(n75), .ZN(trim[1]) );
  oai21d1 U83 ( .B1(n36), .B2(n75), .A(n74), .ZN(trim[7]) );
  aoim21d1 U84 ( .B1(n42), .B2(n75), .A(trim[19]), .ZN(n74) );
  oai21d1 U85 ( .B1(n69), .B2(n75), .A(n67), .ZN(trim[19]) );
  nd02d0 U86 ( .A1(tint[3]), .A2(tint[2]), .ZN(n75) );
  mx02d1 U87 ( .I0(prep[1]), .I1(prep[0]), .S(n76), .Z(n66) );
  mx02d1 U88 ( .I0(prep[2]), .I1(prep[1]), .S(n76), .Z(n65) );
  oaim21d1 U89 ( .B1(N76), .B2(n77), .A(n78), .ZN(n64) );
  nd13d1 U90 ( .A1(N72), .A2(n78), .A3(n79), .ZN(n63) );
  mx02d1 U91 ( .I0(count0[0]), .I1(count1[0]), .S(n79), .Z(n62) );
  oaim21d1 U92 ( .B1(N75), .B2(n77), .A(n78), .ZN(n61) );
  mx02d1 U93 ( .I0(count1[3]), .I1(count0[3]), .S(n76), .Z(n60) );
  oaim21d1 U94 ( .B1(N74), .B2(n77), .A(n78), .ZN(n59) );
  mx02d1 U95 ( .I0(count1[2]), .I1(count0[2]), .S(n76), .Z(n58) );
  oaim21d1 U96 ( .B1(N73), .B2(n77), .A(n78), .ZN(n57) );
  nd12d0 U97 ( .A1(n77), .A2(n79), .ZN(n78) );
  aoi31d1 U98 ( .B1(n80), .B2(count0[3]), .B3(count0[4]), .A(n76), .ZN(n77) );
  an03d0 U99 ( .A1(count0[1]), .A2(count0[0]), .A3(count0[2]), .Z(n80) );
  mx02d1 U100 ( .I0(count1[1]), .I1(count0[1]), .S(n76), .Z(n56) );
  mx02d1 U101 ( .I0(count1[4]), .I1(count0[4]), .S(n76), .Z(n55) );
  oai21d1 U102 ( .B1(n81), .B2(n82), .A(n83), .ZN(n54) );
  aoi22d1 U103 ( .A1(N46), .A2(n84), .B1(N55), .B2(n85), .ZN(n83) );
  oai21d1 U104 ( .B1(n81), .B2(n67), .A(n86), .ZN(n53) );
  aoi22d1 U105 ( .A1(N52), .A2(n84), .B1(N61), .B2(n85), .ZN(n86) );
  oai21d1 U106 ( .B1(n81), .B2(n87), .A(n88), .ZN(n52) );
  aoi22d1 U107 ( .A1(N47), .A2(n84), .B1(N56), .B2(n85), .ZN(n88) );
  oai21d1 U108 ( .B1(n81), .B2(n36), .A(n89), .ZN(n51) );
  aoi22d1 U109 ( .A1(N48), .A2(n84), .B1(N57), .B2(n85), .ZN(n89) );
  oai21d1 U110 ( .B1(n81), .B2(n42), .A(n90), .ZN(n50) );
  aoi22d1 U111 ( .A1(N49), .A2(n84), .B1(N58), .B2(n85), .ZN(n90) );
  oai21d1 U112 ( .B1(n81), .B2(n38), .A(n91), .ZN(n49) );
  aoi22d1 U113 ( .A1(N50), .A2(n84), .B1(N59), .B2(n85), .ZN(n91) );
  oai21d1 U114 ( .B1(n81), .B2(n35), .A(n92), .ZN(n48) );
  aoi22d1 U115 ( .A1(N51), .A2(n84), .B1(N60), .B2(n85), .ZN(n92) );
  an02d0 U116 ( .A1(n81), .A2(n93), .Z(n85) );
  an02d0 U117 ( .A1(n81), .A2(N40), .Z(n84) );
  an04d0 U118 ( .A1(prep[0]), .A2(n76), .A3(prep[1]), .A4(n94), .Z(n81) );
  nr02d0 U119 ( .A1(n95), .A2(n96), .ZN(n94) );
  mx02d1 U120 ( .I0(n97), .I1(n98), .S(n93), .Z(n96) );
  inv0d0 U121 ( .I(N40), .ZN(n93) );
  oai21d1 U122 ( .B1(n99), .B2(n100), .A(N41), .ZN(n98) );
  nd03d0 U123 ( .A1(n42), .A2(n38), .A3(n36), .ZN(n100) );
  inv0d0 U124 ( .I(tint[0]), .ZN(n36) );
  inv0d0 U125 ( .I(tint[1]), .ZN(n42) );
  nd04d0 U126 ( .A1(n35), .A2(n67), .A3(n82), .A4(n87), .ZN(n99) );
  inv0d0 U127 ( .I(tval[1]), .ZN(n87) );
  inv0d0 U128 ( .I(tval[0]), .ZN(n82) );
  nr04d0 U129 ( .A1(n101), .A2(n73), .A3(n38), .A4(n69), .ZN(n97) );
  nd02d0 U130 ( .A1(tint[1]), .A2(tint[0]), .ZN(n69) );
  inv0d0 U131 ( .I(tint[2]), .ZN(n38) );
  inv0d0 U132 ( .I(trim[24]), .ZN(n73) );
  nr02d0 U133 ( .A1(n67), .A2(n35), .ZN(trim[24]) );
  inv0d0 U134 ( .I(tint[3]), .ZN(n35) );
  inv0d0 U135 ( .I(trim[23]), .ZN(n67) );
  nd02d0 U136 ( .A1(tval[1]), .A2(tval[0]), .ZN(n101) );
  inv0d0 U137 ( .I(prep[2]), .ZN(n95) );
  inv0d0 U138 ( .I(reset), .ZN(n47) );
  nd12d0 U139 ( .A1(prep[0]), .A2(n79), .ZN(n46) );
  inv0d0 U140 ( .I(n76), .ZN(n79) );
  xr02d1 U141 ( .A1(oscbuf[2]), .A2(oscbuf[1]), .Z(n76) );
endmodule


module digital_pll ( resetb, enable, osc, clockp, div, dco, ext_trim );
  output [1:0] clockp;
  input [4:0] div;
  input [25:0] ext_trim;
  input resetb, enable, osc, dco;
  wire   N0, ireset, creset, n1;
  wire   [25:0] itrim;
  wire   [25:0] otrim;
  tri   osc;

  aor22d1 U2 ( .A1(ext_trim[9]), .A2(dco), .B1(otrim[9]), .B2(N0), .Z(itrim[9]) );
  aor22d1 U3 ( .A1(ext_trim[8]), .A2(dco), .B1(otrim[8]), .B2(N0), .Z(itrim[8]) );
  aor22d1 U5 ( .A1(ext_trim[7]), .A2(dco), .B1(otrim[7]), .B2(N0), .Z(itrim[7]) );
  aor22d1 U6 ( .A1(ext_trim[6]), .A2(dco), .B1(otrim[6]), .B2(N0), .Z(itrim[6]) );
  aor22d1 U7 ( .A1(ext_trim[5]), .A2(dco), .B1(otrim[5]), .B2(N0), .Z(itrim[5]) );
  aor22d1 U8 ( .A1(ext_trim[4]), .A2(dco), .B1(otrim[4]), .B2(N0), .Z(itrim[4]) );
  aor22d1 U9 ( .A1(ext_trim[3]), .A2(dco), .B1(otrim[3]), .B2(N0), .Z(itrim[3]) );
  aor22d1 U10 ( .A1(ext_trim[2]), .A2(dco), .B1(otrim[2]), .B2(N0), .Z(
        itrim[2]) );
  aor22d1 U11 ( .A1(ext_trim[25]), .A2(dco), .B1(otrim[25]), .B2(N0), .Z(
        itrim[25]) );
  aor22d1 U12 ( .A1(ext_trim[24]), .A2(dco), .B1(otrim[24]), .B2(N0), .Z(
        itrim[24]) );
  aor22d1 U13 ( .A1(ext_trim[23]), .A2(dco), .B1(otrim[23]), .B2(N0), .Z(
        itrim[23]) );
  aor22d1 U14 ( .A1(ext_trim[22]), .A2(dco), .B1(otrim[22]), .B2(N0), .Z(
        itrim[22]) );
  aor22d1 U15 ( .A1(ext_trim[21]), .A2(dco), .B1(otrim[21]), .B2(N0), .Z(
        itrim[21]) );
  aor22d1 U16 ( .A1(ext_trim[20]), .A2(dco), .B1(otrim[20]), .B2(N0), .Z(
        itrim[20]) );
  aor22d1 U17 ( .A1(ext_trim[1]), .A2(dco), .B1(otrim[1]), .B2(N0), .Z(
        itrim[1]) );
  aor22d1 U18 ( .A1(ext_trim[19]), .A2(dco), .B1(otrim[19]), .B2(N0), .Z(
        itrim[19]) );
  aor22d1 U19 ( .A1(ext_trim[18]), .A2(dco), .B1(otrim[18]), .B2(N0), .Z(
        itrim[18]) );
  aor22d1 U20 ( .A1(ext_trim[17]), .A2(n1), .B1(otrim[17]), .B2(N0), .Z(
        itrim[17]) );
  aor22d1 U21 ( .A1(ext_trim[16]), .A2(n1), .B1(otrim[16]), .B2(N0), .Z(
        itrim[16]) );
  aor22d1 U22 ( .A1(ext_trim[15]), .A2(n1), .B1(otrim[15]), .B2(N0), .Z(
        itrim[15]) );
  aor22d1 U23 ( .A1(ext_trim[14]), .A2(n1), .B1(otrim[14]), .B2(N0), .Z(
        itrim[14]) );
  aor22d1 U24 ( .A1(ext_trim[13]), .A2(n1), .B1(otrim[13]), .B2(N0), .Z(
        itrim[13]) );
  aor22d1 U25 ( .A1(ext_trim[12]), .A2(n1), .B1(otrim[12]), .B2(N0), .Z(
        itrim[12]) );
  aor22d1 U26 ( .A1(ext_trim[11]), .A2(n1), .B1(otrim[11]), .B2(N0), .Z(
        itrim[11]) );
  aor22d1 U27 ( .A1(ext_trim[10]), .A2(n1), .B1(otrim[10]), .B2(N0), .Z(
        itrim[10]) );
  aor22d1 U28 ( .A1(ext_trim[0]), .A2(n1), .B1(otrim[0]), .B2(N0), .Z(itrim[0]) );
  nd02d0 U29 ( .A1(resetb), .A2(enable), .ZN(ireset) );
  ring_osc2x13 ringosc ( .reset(ireset), .trim(itrim), .clockp(clockp) );
  digital_pll_controller pll_control ( .reset(creset), .clock(clockp[0]), 
        .osc(osc), .div(div), .trim(otrim) );
  inv0d0 U4 ( .I(N0), .ZN(n1) );
  inv0d2 U30 ( .I(dco), .ZN(N0) );
  mx02d1 U31 ( .I0(1'b1), .I1(ireset), .S(N0), .Z(creset) );
endmodule


module housekeeping_spi_DW01_inc_0_DW01_inc_14 ( A, SUM );
  input [7:0] A;
  output [7:0] SUM;

  wire   [7:2] carry;

  ah01d0 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(SUM[6]) );
  ah01d0 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(SUM[5]) );
  ah01d0 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(SUM[4]) );
  ah01d0 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(SUM[3]) );
  ah01d0 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(SUM[2]) );
  ah01d0 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]) );
  xr02d1 U1 ( .A1(carry[7]), .A2(A[7]), .Z(SUM[7]) );
  inv0d0 U2 ( .I(A[0]), .ZN(SUM[0]) );
endmodule


module housekeeping_spi ( reset, SCK, SDI, CSB, SDO, sdoenb, idata, odata, 
        oaddr, rdstb, wrstb, pass_thru_mgmt, pass_thru_mgmt_delay, 
        pass_thru_user, pass_thru_user_delay, pass_thru_mgmt_reset, 
        pass_thru_user_reset );
  input [7:0] idata;
  output [7:0] odata;
  output [7:0] oaddr;
  input reset, SCK, SDI, CSB;
  output SDO, sdoenb, rdstb, wrstb, pass_thru_mgmt, pass_thru_mgmt_delay,
         pass_thru_user, pass_thru_user_delay, pass_thru_mgmt_reset,
         pass_thru_user_reset;
  wire   pre_pass_thru_mgmt, readmode, writemode, N34, \fixed[1] , N101, N102,
         N103, N104, N105, N106, N107, N108, n3, n4, n5, n6, n7, n8, n9, n10,
         n11, n12, n13, n14, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24,
         n25, n26, n27, n28, n29, n30, n31, n32, n33, n34, n35, n36, n37, n38,
         n39, n40, n41, n42, n43, n44, n45, n46, n47, n48, n49, n50, n51, n52,
         n53, n54, n55, n56, n57, n58, n59, n60, n61, n62, n63, n64, n65, n66,
         n67, n68, n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80,
         n81, n82, n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94,
         n95, n96, n97, n98, n99, n100, n101, n102, n103, n104, n105, n106,
         n107, n108, n109, n110, n111, n112, n113, n114, n115, n116, n117,
         n118, n119, n120, n121, n122, n123, n124, n125, n126, n127, n128,
         n129, n1, n2, n130, n131;
  wire   [7:0] addr;
  wire   [2:0] state;
  wire   [6:0] ldata;
  wire   [2:0] count;
  tri   SCK;
  tri   SDI;
  assign odata[0] = SDI;

  dfcrq1 \state_reg[0]  ( .D(n129), .CP(SCK), .CDN(n131), .Q(state[0]) );
  dfcrn1 \state_reg[2]  ( .D(n126), .CP(SCK), .CDN(n131), .QN(n88) );
  dfcrq1 \state_reg[1]  ( .D(n122), .CP(SCK), .CDN(n131), .Q(state[1]) );
  dfcrq1 \count_reg[0]  ( .D(n121), .CP(SCK), .CDN(n130), .Q(count[0]) );
  dfcrq1 \count_reg[1]  ( .D(n120), .CP(SCK), .CDN(n131), .Q(count[1]) );
  dfcrq1 \count_reg[2]  ( .D(n119), .CP(SCK), .CDN(n130), .Q(count[2]) );
  dfcrq1 pre_pass_thru_mgmt_reg ( .D(n127), .CP(SCK), .CDN(n130), .Q(
        pre_pass_thru_mgmt) );
  dfcrq1 pass_thru_mgmt_delay_reg ( .D(n106), .CP(SCK), .CDN(n131), .Q(
        pass_thru_mgmt_delay) );
  dfcrn1 pre_pass_thru_user_reg ( .D(n128), .CP(SCK), .CDN(n131), .QN(n87) );
  dfcrn1 pass_thru_user_delay_reg ( .D(n105), .CP(SCK), .CDN(n130), .QN(n86)
         );
  dfcrq1 readmode_reg ( .D(n116), .CP(SCK), .CDN(n130), .Q(readmode) );
  dfcrq1 rdstb_reg ( .D(n107), .CP(SCK), .CDN(n131), .Q(rdstb) );
  dfcrq1 writemode_reg ( .D(n118), .CP(SCK), .CDN(n131), .Q(writemode) );
  dfcfq1 \ldata_reg[0]  ( .D(n114), .CPN(SCK), .CDN(n2), .Q(ldata[0]) );
  dfcfq1 \ldata_reg[1]  ( .D(n113), .CPN(SCK), .CDN(n2), .Q(ldata[1]) );
  dfcfq1 \ldata_reg[2]  ( .D(n112), .CPN(SCK), .CDN(n2), .Q(ldata[2]) );
  dfcfq1 \ldata_reg[3]  ( .D(n111), .CPN(SCK), .CDN(n2), .Q(ldata[3]) );
  dfcfq1 \ldata_reg[4]  ( .D(n110), .CPN(SCK), .CDN(n2), .Q(ldata[4]) );
  dfcfq1 \ldata_reg[5]  ( .D(n109), .CPN(SCK), .CDN(n2), .Q(ldata[5]) );
  dfcfq1 \ldata_reg[6]  ( .D(n115), .CPN(SCK), .CDN(n2), .Q(ldata[6]) );
  dfcfq1 \ldata_reg[7]  ( .D(n108), .CPN(SCK), .CDN(n2), .Q(SDO) );
  dfcfq1 wrstb_reg ( .D(n117), .CPN(SCK), .CDN(n2), .Q(wrstb) );
  dfcrn1 \fixed_reg[0]  ( .D(n124), .CP(SCK), .CDN(n131), .QN(n85) );
  dfcrq1 \fixed_reg[1]  ( .D(n123), .CP(SCK), .CDN(n130), .Q(\fixed[1] ) );
  dfcrn1 \fixed_reg[2]  ( .D(n125), .CP(SCK), .CDN(n130), .QN(n84) );
  dfcrq1 \predata_reg[0]  ( .D(n96), .CP(SCK), .CDN(n130), .Q(odata[1]) );
  dfcrq1 \predata_reg[1]  ( .D(n95), .CP(SCK), .CDN(n131), .Q(odata[2]) );
  dfcrq1 \predata_reg[2]  ( .D(n94), .CP(SCK), .CDN(n130), .Q(odata[3]) );
  dfcrq1 \predata_reg[3]  ( .D(n93), .CP(SCK), .CDN(n131), .Q(odata[4]) );
  dfcrq1 \predata_reg[4]  ( .D(n92), .CP(SCK), .CDN(n130), .Q(odata[5]) );
  dfcrq1 \predata_reg[5]  ( .D(n91), .CP(SCK), .CDN(n131), .Q(odata[6]) );
  dfcrq1 \predata_reg[6]  ( .D(n90), .CP(SCK), .CDN(n130), .Q(odata[7]) );
  dfpfb1 sdoenb_reg ( .D(N34), .CPN(SCK), .SDN(n130), .Q(sdoenb) );
  dfcrq1 pass_thru_user_reg ( .D(n83), .CP(SCK), .CDN(n131), .Q(pass_thru_user) );
  dfcrq1 pass_thru_mgmt_reg ( .D(n82), .CP(SCK), .CDN(n130), .Q(pass_thru_mgmt) );
  dfcrn1 \addr_reg[1]  ( .D(n104), .CP(SCK), .CDN(n131), .QN(n81) );
  dfcrn1 \addr_reg[2]  ( .D(n102), .CP(SCK), .CDN(n130), .QN(n80) );
  dfcrn1 \addr_reg[3]  ( .D(n101), .CP(SCK), .CDN(n2), .QN(n79) );
  dfcrn1 \addr_reg[4]  ( .D(n100), .CP(SCK), .CDN(n2), .QN(n78) );
  dfcrn1 \addr_reg[5]  ( .D(n99), .CP(SCK), .CDN(n2), .QN(n77) );
  dfcrn1 \addr_reg[6]  ( .D(n98), .CP(SCK), .CDN(n2), .QN(n76) );
  dfcrn1 \addr_reg[7]  ( .D(n97), .CP(SCK), .CDN(n2), .QN(n75) );
  dfcrn1 \addr_reg[0]  ( .D(n103), .CP(SCK), .CDN(n130), .QN(n74) );
  nd02d0 U3 ( .A1(n87), .A2(n86), .ZN(pass_thru_user_reset) );
  inv0d0 U4 ( .I(n86), .ZN(pass_thru_user_delay) );
  nd02d0 U5 ( .A1(n3), .A2(n4), .ZN(pass_thru_mgmt_reset) );
  oai22d1 U6 ( .A1(n76), .A2(n5), .B1(n75), .B2(n6), .ZN(oaddr[7]) );
  oai22d1 U7 ( .A1(n77), .A2(n5), .B1(n76), .B2(n6), .ZN(oaddr[6]) );
  oai22d1 U8 ( .A1(n78), .A2(n5), .B1(n77), .B2(n6), .ZN(oaddr[5]) );
  oai22d1 U9 ( .A1(n79), .A2(n5), .B1(n78), .B2(n6), .ZN(oaddr[4]) );
  oai22d1 U10 ( .A1(n80), .A2(n5), .B1(n79), .B2(n6), .ZN(oaddr[3]) );
  oai22d1 U11 ( .A1(n81), .A2(n5), .B1(n80), .B2(n6), .ZN(oaddr[2]) );
  oai22d1 U12 ( .A1(n74), .A2(n5), .B1(n81), .B2(n6), .ZN(oaddr[1]) );
  oai22d1 U13 ( .A1(n5), .A2(n7), .B1(n74), .B2(n6), .ZN(oaddr[0]) );
  aor31d1 U14 ( .B1(n8), .B2(n9), .B3(state[0]), .A(pass_thru_mgmt), .Z(n82)
         );
  aor31d1 U15 ( .B1(n10), .B2(n9), .B3(n8), .A(pass_thru_user), .Z(n83) );
  nr02d0 U16 ( .A1(reset), .A2(CSB), .ZN(n89) );
  aor22d1 U17 ( .A1(n11), .A2(odata[6]), .B1(odata[7]), .B2(n12), .Z(n90) );
  aor22d1 U18 ( .A1(n11), .A2(odata[5]), .B1(n12), .B2(odata[6]), .Z(n91) );
  aor22d1 U19 ( .A1(n11), .A2(odata[4]), .B1(n12), .B2(odata[5]), .Z(n92) );
  aor22d1 U20 ( .A1(n11), .A2(odata[3]), .B1(n12), .B2(odata[4]), .Z(n93) );
  aor22d1 U21 ( .A1(n11), .A2(odata[2]), .B1(n12), .B2(odata[3]), .Z(n94) );
  aor22d1 U22 ( .A1(n11), .A2(odata[1]), .B1(n12), .B2(odata[2]), .Z(n95) );
  aor22d1 U23 ( .A1(SDI), .A2(n11), .B1(n12), .B2(odata[1]), .Z(n96) );
  oai222d1 U24 ( .A1(n75), .A2(n13), .B1(n14), .B2(n15), .C1(n76), .C2(n5), 
        .ZN(n97) );
  inv0d0 U25 ( .I(N108), .ZN(n15) );
  oai222d1 U26 ( .A1(n76), .A2(n13), .B1(n14), .B2(n16), .C1(n77), .C2(n5), 
        .ZN(n98) );
  inv0d0 U27 ( .I(N107), .ZN(n16) );
  oai222d1 U28 ( .A1(n77), .A2(n13), .B1(n14), .B2(n17), .C1(n78), .C2(n5), 
        .ZN(n99) );
  inv0d0 U29 ( .I(N106), .ZN(n17) );
  oai222d1 U30 ( .A1(n78), .A2(n13), .B1(n14), .B2(n18), .C1(n79), .C2(n5), 
        .ZN(n100) );
  inv0d0 U31 ( .I(N105), .ZN(n18) );
  oai222d1 U32 ( .A1(n79), .A2(n13), .B1(n14), .B2(n19), .C1(n80), .C2(n5), 
        .ZN(n101) );
  inv0d0 U33 ( .I(N104), .ZN(n19) );
  oai222d1 U34 ( .A1(n80), .A2(n13), .B1(n14), .B2(n20), .C1(n81), .C2(n5), 
        .ZN(n102) );
  inv0d0 U35 ( .I(N103), .ZN(n20) );
  oai222d1 U36 ( .A1(n74), .A2(n13), .B1(n14), .B2(n21), .C1(n5), .C2(n7), 
        .ZN(n103) );
  inv0d0 U37 ( .I(N101), .ZN(n21) );
  oai222d1 U38 ( .A1(n81), .A2(n13), .B1(n14), .B2(n22), .C1(n74), .C2(n5), 
        .ZN(n104) );
  inv0d0 U39 ( .I(N102), .ZN(n22) );
  nd02d0 U40 ( .A1(n11), .A2(n13), .ZN(n14) );
  aon211d1 U41 ( .C1(n23), .C2(n24), .B(n25), .A(n5), .ZN(n13) );
  oai22d1 U42 ( .A1(n87), .A2(n26), .B1(n86), .B2(n27), .ZN(n105) );
  oaim22d1 U43 ( .A1(n28), .A2(n4), .B1(n28), .B2(pre_pass_thru_mgmt), .ZN(
        n106) );
  inv0d0 U44 ( .I(pass_thru_mgmt_delay), .ZN(n4) );
  nr02d0 U45 ( .A1(n29), .A2(n30), .ZN(n28) );
  oai31d1 U46 ( .B1(n31), .B2(n32), .B3(n33), .A(n34), .ZN(n107) );
  oai211d1 U47 ( .C1(n32), .C2(n35), .A(n33), .B(rdstb), .ZN(n34) );
  aoi211d1 U48 ( .C1(n6), .C2(readmode), .A(n36), .B(n37), .ZN(n33) );
  aor222d1 U49 ( .A1(idata[7]), .A2(n38), .B1(ldata[6]), .B2(n39), .C1(SDO), 
        .C2(n40), .Z(n108) );
  aor222d1 U50 ( .A1(n38), .A2(idata[5]), .B1(n39), .B2(ldata[4]), .C1(n40), 
        .C2(ldata[5]), .Z(n109) );
  aor222d1 U51 ( .A1(n38), .A2(idata[4]), .B1(n39), .B2(ldata[3]), .C1(n40), 
        .C2(ldata[4]), .Z(n110) );
  aor222d1 U52 ( .A1(n38), .A2(idata[3]), .B1(n39), .B2(ldata[2]), .C1(n40), 
        .C2(ldata[3]), .Z(n111) );
  aor222d1 U53 ( .A1(n38), .A2(idata[2]), .B1(n39), .B2(ldata[1]), .C1(n40), 
        .C2(ldata[2]), .Z(n112) );
  aor222d1 U54 ( .A1(n38), .A2(idata[1]), .B1(n39), .B2(ldata[0]), .C1(n40), 
        .C2(ldata[1]), .Z(n113) );
  aor22d1 U55 ( .A1(ldata[0]), .A2(n40), .B1(idata[0]), .B2(n38), .Z(n114) );
  aor222d1 U56 ( .A1(n38), .A2(idata[6]), .B1(n39), .B2(ldata[5]), .C1(n40), 
        .C2(ldata[6]), .Z(n115) );
  nr02d0 U57 ( .A1(n40), .A2(n41), .ZN(n39) );
  inv0d0 U58 ( .I(n36), .ZN(n40) );
  an02d0 U59 ( .A1(n41), .A2(n36), .Z(n38) );
  nr02d0 U60 ( .A1(n42), .A2(n12), .ZN(n36) );
  aon211d1 U61 ( .C1(n43), .C2(n37), .B(n42), .A(n44), .ZN(n116) );
  nd02d0 U62 ( .A1(n45), .A2(n43), .ZN(n44) );
  inv0d0 U63 ( .I(readmode), .ZN(n42) );
  aoim21d1 U64 ( .B1(writemode), .B2(wrstb), .A(n25), .ZN(n117) );
  aon211d1 U65 ( .C1(n41), .C2(n37), .B(n46), .A(n47), .ZN(n118) );
  nd02d0 U66 ( .A1(n45), .A2(n41), .ZN(n47) );
  inv0d0 U67 ( .I(writemode), .ZN(n46) );
  xr02d1 U68 ( .A1(n48), .A2(n49), .Z(n119) );
  nd02d0 U69 ( .A1(n50), .A2(count[1]), .ZN(n49) );
  xr02d1 U70 ( .A1(count[1]), .A2(n50), .Z(n120) );
  an02d0 U71 ( .A1(count[0]), .A2(n51), .Z(n50) );
  xr02d1 U72 ( .A1(count[0]), .A2(n51), .Z(n121) );
  nd02d0 U73 ( .A1(n32), .A2(n30), .ZN(n51) );
  nr02d0 U74 ( .A1(n6), .A2(n11), .ZN(n32) );
  oaim22d1 U75 ( .A1(n9), .A2(n52), .B1(n52), .B2(n6), .ZN(n122) );
  oai322d1 U76 ( .C1(n30), .C2(n85), .C3(n53), .A1(\fixed[1] ), .A2(n54), .B1(
        n55), .B2(n56), .ZN(n123) );
  oai221d1 U77 ( .B1(n53), .B2(n57), .C1(n85), .C2(n58), .A(n54), .ZN(n124) );
  nd03d0 U78 ( .A1(n11), .A2(n58), .A3(n85), .ZN(n54) );
  inv0d0 U79 ( .I(n45), .ZN(n57) );
  nr02d0 U80 ( .A1(n30), .A2(n7), .ZN(n45) );
  inv0d0 U81 ( .I(SDI), .ZN(n7) );
  aon211d1 U82 ( .C1(n55), .C2(n56), .B(n84), .A(n59), .ZN(n125) );
  nd03d0 U83 ( .A1(n37), .A2(n58), .A3(\fixed[1] ), .ZN(n59) );
  inv0d0 U84 ( .I(n53), .ZN(n58) );
  aoi21d1 U85 ( .B1(n24), .B2(n11), .A(n53), .ZN(n55) );
  aoim21d1 U86 ( .B1(n23), .B2(n25), .A(n60), .ZN(n53) );
  nr04d0 U87 ( .A1(n30), .A2(n43), .A3(n61), .A4(n41), .ZN(n60) );
  nr03d0 U88 ( .A1(count[1]), .A2(count[2]), .A3(count[0]), .ZN(n41) );
  inv0d0 U89 ( .I(n62), .ZN(n61) );
  nr03d0 U90 ( .A1(count[1]), .A2(count[2]), .A3(n63), .ZN(n43) );
  inv0d0 U91 ( .I(n64), .ZN(n23) );
  inv0d0 U92 ( .I(n85), .ZN(n24) );
  oai211d1 U93 ( .C1(n87), .C2(n65), .A(n66), .B(n88), .ZN(n126) );
  aor31d1 U94 ( .B1(n37), .B2(SDI), .B3(n67), .A(n68), .Z(n127) );
  aoi211d1 U95 ( .C1(n67), .C2(n37), .A(n3), .B(n27), .ZN(n68) );
  oai21d1 U96 ( .B1(n87), .B2(n69), .A(n70), .ZN(n128) );
  nd03d0 U97 ( .A1(SDI), .A2(n69), .A3(n71), .ZN(n70) );
  oai22d1 U98 ( .A1(n30), .A2(n29), .B1(pre_pass_thru_mgmt), .B2(n26), .ZN(n69) );
  oai221d1 U99 ( .B1(n72), .B2(n65), .C1(n10), .C2(n52), .A(n66), .ZN(n129) );
  or02d0 U100 ( .A1(n65), .A2(n3), .Z(n66) );
  inv0d0 U101 ( .I(pre_pass_thru_mgmt), .ZN(n3) );
  nd02d0 U102 ( .A1(n37), .A2(n52), .ZN(n65) );
  oai321d1 U103 ( .C1(n25), .C2(n85), .C3(n64), .B1(n5), .B2(n31), .A(n26), 
        .ZN(n52) );
  inv0d0 U104 ( .I(n27), .ZN(n26) );
  nr04d0 U105 ( .A1(n30), .A2(n62), .A3(n71), .A4(n67), .ZN(n27) );
  nr03d0 U106 ( .A1(n63), .A2(count[1]), .A3(n48), .ZN(n67) );
  inv0d0 U107 ( .I(count[2]), .ZN(n48) );
  inv0d0 U108 ( .I(n29), .ZN(n71) );
  nd03d0 U109 ( .A1(count[1]), .A2(n63), .A3(count[2]), .ZN(n29) );
  inv0d0 U110 ( .I(count[0]), .ZN(n63) );
  oai21d1 U111 ( .B1(count[1]), .B2(count[0]), .A(count[2]), .ZN(n62) );
  inv0d0 U112 ( .I(n37), .ZN(n30) );
  nr03d0 U114 ( .A1(n8), .A2(state[1]), .A3(n10), .ZN(n6) );
  inv0d0 U115 ( .I(state[0]), .ZN(n10) );
  nd02d0 U116 ( .A1(n84), .A2(n56), .ZN(n64) );
  inv0d0 U117 ( .I(\fixed[1] ), .ZN(n56) );
  nd02d0 U118 ( .A1(n35), .A2(n11), .ZN(n25) );
  inv0d0 U119 ( .I(n31), .ZN(n35) );
  nd03d0 U120 ( .A1(count[1]), .A2(count[0]), .A3(count[2]), .ZN(n31) );
  nr03d0 U121 ( .A1(state[0]), .A2(state[1]), .A3(n8), .ZN(n37) );
  inv0d0 U122 ( .I(n87), .ZN(n72) );
  inv0d0 U123 ( .I(n75), .ZN(addr[7]) );
  inv0d0 U124 ( .I(n76), .ZN(addr[6]) );
  inv0d0 U125 ( .I(n77), .ZN(addr[5]) );
  inv0d0 U126 ( .I(n78), .ZN(addr[4]) );
  inv0d0 U127 ( .I(n79), .ZN(addr[3]) );
  inv0d0 U128 ( .I(n80), .ZN(addr[2]) );
  inv0d0 U129 ( .I(n81), .ZN(addr[1]) );
  inv0d0 U130 ( .I(n74), .ZN(addr[0]) );
  oai21d1 U131 ( .B1(readmode), .B2(n12), .A(n73), .ZN(N34) );
  oai21d1 U132 ( .B1(n88), .B2(state[1]), .A(n12), .ZN(n73) );
  inv0d0 U133 ( .I(n11), .ZN(n12) );
  nr03d0 U134 ( .A1(n8), .A2(state[0]), .A3(n9), .ZN(n11) );
  inv0d0 U135 ( .I(state[1]), .ZN(n9) );
  inv0d0 U136 ( .I(n88), .ZN(n8) );
  housekeeping_spi_DW01_inc_0_DW01_inc_14 r113 ( .A(addr), .SUM({N108, N107, 
        N106, N105, N104, N103, N102, N101}) );
  inv0d1 U113 ( .I(n6), .ZN(n5) );
  inv0d0 U137 ( .I(n89), .ZN(n1) );
  inv0d1 U138 ( .I(n1), .ZN(n2) );
  inv0d1 U139 ( .I(n1), .ZN(n130) );
  inv0d1 U140 ( .I(n1), .ZN(n131) );
endmodule


module housekeeping_DW01_add_0_DW01_add_1 ( A, B, CI, SUM, CO );
  input [23:0] A;
  input [23:0] B;
  output [23:0] SUM;
  input CI;
  output CO;
  wire   n38, n39, n40, n41, n42, n43, n44, n45, n46, n47, n48, n49, n2, n4,
         n6, n8, n10, n12, n14, n16, n18, n20, n22, n24, n25, n26, n27, n28,
         n29, n30, n31, n32, n33, n34, n35, n36, n37;
  wire   [23:1] carry;
  assign carry[1] = A[0];

  inv0d0 U1 ( .I(n10), .ZN(SUM[21]) );
  inv0d0 U2 ( .I(n8), .ZN(SUM[20]) );
  inv0d0 U3 ( .I(n2), .ZN(SUM[5]) );
  inv0d0 U4 ( .I(n4), .ZN(SUM[4]) );
  inv0d0 U5 ( .I(n12), .ZN(SUM[23]) );
  inv0d0 U6 ( .I(n6), .ZN(SUM[3]) );
  inv0d0 U7 ( .I(n16), .ZN(SUM[1]) );
  inv0d0 U8 ( .I(n18), .ZN(SUM[22]) );
  buffd1 U9 ( .I(n47), .Z(SUM[2]) );
  inv0d0 U10 ( .I(n22), .ZN(SUM[0]) );
  inv0d0 U11 ( .I(n20), .ZN(SUM[7]) );
  inv0d0 U12 ( .I(n14), .ZN(SUM[6]) );
  xr02d4 U13 ( .A1(A[2]), .A2(carry[2]), .Z(n47) );
  xr02d1 U14 ( .A1(A[4]), .A2(carry[4]), .Z(n45) );
  xr02d1 U15 ( .A1(A[3]), .A2(carry[3]), .Z(n46) );
  inv0d0 U16 ( .I(n44), .ZN(n2) );
  inv0d0 U17 ( .I(n45), .ZN(n4) );
  inv0d0 U18 ( .I(n46), .ZN(n6) );
  inv0d0 U19 ( .I(n41), .ZN(n8) );
  inv0d0 U20 ( .I(n40), .ZN(n10) );
  inv0d0 U21 ( .I(n38), .ZN(n12) );
  inv0d0 U22 ( .I(n43), .ZN(n14) );
  inv0d0 U23 ( .I(n48), .ZN(n16) );
  inv0d0 U24 ( .I(n39), .ZN(n18) );
  inv0d0 U25 ( .I(n42), .ZN(n20) );
  inv0d0 U26 ( .I(n49), .ZN(n22) );
  inv0d1 U27 ( .I(n24), .ZN(carry[2]) );
  nr02d2 U28 ( .A1(carry[1]), .A2(A[1]), .ZN(n24) );
  xn02d1 U29 ( .A1(A[1]), .A2(carry[1]), .ZN(n48) );
  xr02d1 U30 ( .A1(A[23]), .A2(carry[23]), .Z(n38) );
  xr02d1 U31 ( .A1(A[22]), .A2(carry[22]), .Z(n39) );
  nd02d1 U32 ( .A1(A[22]), .A2(carry[22]), .ZN(n25) );
  inv0d1 U33 ( .I(n25), .ZN(carry[23]) );
  xr02d1 U34 ( .A1(A[21]), .A2(carry[21]), .Z(n40) );
  nd02d1 U35 ( .A1(A[21]), .A2(carry[21]), .ZN(n26) );
  inv0d1 U36 ( .I(n26), .ZN(carry[22]) );
  xr02d1 U37 ( .A1(A[20]), .A2(carry[20]), .Z(n41) );
  nd02d1 U38 ( .A1(A[20]), .A2(carry[20]), .ZN(n27) );
  inv0d1 U39 ( .I(n27), .ZN(carry[21]) );
  xr02d1 U40 ( .A1(A[7]), .A2(carry[7]), .Z(n42) );
  nd02d1 U41 ( .A1(A[7]), .A2(carry[7]), .ZN(n28) );
  inv0d1 U42 ( .I(n28), .ZN(carry[8]) );
  xr02d1 U43 ( .A1(A[6]), .A2(carry[6]), .Z(n43) );
  nd02d1 U44 ( .A1(A[6]), .A2(carry[6]), .ZN(n29) );
  inv0d1 U45 ( .I(n29), .ZN(carry[7]) );
  xr02d1 U46 ( .A1(A[5]), .A2(carry[5]), .Z(n44) );
  nd02d1 U47 ( .A1(A[5]), .A2(carry[5]), .ZN(n30) );
  inv0d1 U48 ( .I(n30), .ZN(carry[6]) );
  nd02d1 U49 ( .A1(A[4]), .A2(carry[4]), .ZN(n31) );
  inv0d1 U50 ( .I(n31), .ZN(carry[5]) );
  nd02d1 U51 ( .A1(A[3]), .A2(carry[3]), .ZN(n32) );
  inv0d1 U52 ( .I(n32), .ZN(carry[4]) );
  nd02d1 U53 ( .A1(A[2]), .A2(carry[2]), .ZN(n33) );
  inv0d1 U54 ( .I(n33), .ZN(carry[3]) );
  nr04d0 U55 ( .A1(n34), .A2(n35), .A3(n36), .A4(n37), .ZN(carry[20]) );
  nd03d0 U56 ( .A1(A[9]), .A2(A[8]), .A3(carry[8]), .ZN(n37) );
  nd03d0 U57 ( .A1(A[18]), .A2(A[17]), .A3(A[19]), .ZN(n36) );
  nd03d0 U58 ( .A1(A[15]), .A2(A[14]), .A3(A[16]), .ZN(n35) );
  nd04d0 U59 ( .A1(A[13]), .A2(A[12]), .A3(A[11]), .A4(A[10]), .ZN(n34) );
  inv0d0 U60 ( .I(carry[1]), .ZN(n49) );
endmodule


module housekeeping_DW01_add_1_DW01_add_2 ( A, B, CI, SUM, CO );
  input [23:0] A;
  input [23:0] B;
  output [23:0] SUM;
  input CI;
  output CO;
  wire   n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, \A[0] , n2, n4, n6,
         n8, n10, n12, n14, n16, n18, n20, n21, n22, n23, n24, n25, n26, n27,
         n28, n29, n30, n31, n32;
  wire   [23:1] carry;
  assign SUM[0] = \A[0] ;
  assign \A[0]  = A[0];
  assign carry[2] = A[1];

  inv0d0 U1 ( .I(n10), .ZN(SUM[21]) );
  inv0d0 U2 ( .I(n8), .ZN(SUM[20]) );
  inv0d0 U3 ( .I(n2), .ZN(SUM[5]) );
  inv0d0 U4 ( .I(n4), .ZN(SUM[4]) );
  inv0d0 U5 ( .I(n12), .ZN(SUM[23]) );
  inv0d0 U6 ( .I(n6), .ZN(SUM[3]) );
  inv0d0 U7 ( .I(carry[2]), .ZN(SUM[1]) );
  inv0d0 U8 ( .I(n16), .ZN(SUM[22]) );
  buffd1 U9 ( .I(n42), .Z(SUM[2]) );
  inv0d0 U10 ( .I(n18), .ZN(SUM[7]) );
  inv0d0 U11 ( .I(n14), .ZN(SUM[6]) );
  xr02d4 U12 ( .A1(A[2]), .A2(carry[2]), .Z(n42) );
  xr02d1 U13 ( .A1(A[4]), .A2(carry[4]), .Z(n40) );
  xr02d1 U14 ( .A1(A[3]), .A2(carry[3]), .Z(n41) );
  inv0d0 U15 ( .I(n39), .ZN(n2) );
  inv0d0 U16 ( .I(n40), .ZN(n4) );
  inv0d0 U17 ( .I(n41), .ZN(n6) );
  inv0d0 U18 ( .I(n36), .ZN(n8) );
  inv0d0 U19 ( .I(n35), .ZN(n10) );
  inv0d0 U20 ( .I(n33), .ZN(n12) );
  inv0d0 U21 ( .I(n38), .ZN(n14) );
  inv0d0 U22 ( .I(n34), .ZN(n16) );
  inv0d0 U23 ( .I(n37), .ZN(n18) );
  xr02d1 U24 ( .A1(A[23]), .A2(carry[23]), .Z(n33) );
  xr02d1 U25 ( .A1(A[22]), .A2(carry[22]), .Z(n34) );
  nd02d1 U26 ( .A1(A[22]), .A2(carry[22]), .ZN(n20) );
  inv0d1 U27 ( .I(n20), .ZN(carry[23]) );
  xr02d1 U28 ( .A1(A[21]), .A2(carry[21]), .Z(n35) );
  nd02d1 U29 ( .A1(A[21]), .A2(carry[21]), .ZN(n21) );
  inv0d1 U30 ( .I(n21), .ZN(carry[22]) );
  xr02d1 U31 ( .A1(A[20]), .A2(carry[20]), .Z(n36) );
  nd02d1 U32 ( .A1(A[20]), .A2(carry[20]), .ZN(n22) );
  inv0d1 U33 ( .I(n22), .ZN(carry[21]) );
  xr02d1 U34 ( .A1(A[7]), .A2(carry[7]), .Z(n37) );
  nd02d1 U35 ( .A1(A[7]), .A2(carry[7]), .ZN(n23) );
  inv0d1 U36 ( .I(n23), .ZN(carry[8]) );
  xr02d1 U37 ( .A1(A[6]), .A2(carry[6]), .Z(n38) );
  nd02d1 U38 ( .A1(A[6]), .A2(carry[6]), .ZN(n24) );
  inv0d1 U39 ( .I(n24), .ZN(carry[7]) );
  xr02d1 U40 ( .A1(A[5]), .A2(carry[5]), .Z(n39) );
  nd02d1 U41 ( .A1(A[5]), .A2(carry[5]), .ZN(n25) );
  inv0d1 U42 ( .I(n25), .ZN(carry[6]) );
  nd02d1 U43 ( .A1(A[4]), .A2(carry[4]), .ZN(n26) );
  inv0d1 U44 ( .I(n26), .ZN(carry[5]) );
  nd02d1 U45 ( .A1(A[3]), .A2(carry[3]), .ZN(n27) );
  inv0d1 U46 ( .I(n27), .ZN(carry[4]) );
  nd02d1 U47 ( .A1(A[2]), .A2(carry[2]), .ZN(n28) );
  inv0d1 U48 ( .I(n28), .ZN(carry[3]) );
  nr04d0 U49 ( .A1(n29), .A2(n30), .A3(n31), .A4(n32), .ZN(carry[20]) );
  nd03d0 U50 ( .A1(A[9]), .A2(A[8]), .A3(carry[8]), .ZN(n32) );
  nd03d0 U51 ( .A1(A[18]), .A2(A[17]), .A3(A[19]), .ZN(n31) );
  nd03d0 U52 ( .A1(A[15]), .A2(A[14]), .A3(A[16]), .ZN(n30) );
  nd04d0 U53 ( .A1(A[13]), .A2(A[12]), .A3(A[11]), .A4(A[10]), .ZN(n29) );
endmodule


module housekeeping_DW01_inc_1_DW01_inc_13 ( A, SUM );
  input [23:0] A;
  output [23:0] SUM;
  wire   n24, n25, n26, n27, n28, n29, n30, n31, n32, n33, n34, n35, n2, n8,
         n10, n12, n14, n16, n18, n20, n21, n22, n23;
  wire   [23:2] carry;

  ah01d1 U1_1_1 ( .A(A[1]), .B(A[0]), .CO(carry[2]), .S(n34) );
  ah01d1 U1_1_2 ( .A(A[2]), .B(carry[2]), .CO(carry[3]), .S(n33) );
  ah01d1 U1_1_3 ( .A(A[3]), .B(carry[3]), .CO(carry[4]), .S(n32) );
  ah01d1 U1_1_4 ( .A(A[4]), .B(carry[4]), .CO(carry[5]), .S(n31) );
  ah01d1 U1_1_6 ( .A(A[6]), .B(carry[6]), .CO(carry[7]), .S(n29) );
  ah01d1 U1_1_7 ( .A(A[7]), .B(carry[7]), .CO(carry[8]), .S(n28) );
  ah01d1 U1_1_22 ( .A(A[22]), .B(carry[22]), .CO(carry[23]), .S(n25) );
  ah01d1 U1_1_5 ( .A(A[5]), .B(carry[5]), .CO(carry[6]), .S(n30) );
  ah01d1 U1_1_20 ( .A(A[20]), .B(carry[20]), .CO(carry[21]), .S(n27) );
  ah01d1 U1_1_21 ( .A(A[21]), .B(carry[21]), .CO(carry[22]), .S(n26) );
  inv0d0 U1 ( .I(n2), .ZN(SUM[21]) );
  buffd1 U2 ( .I(n27), .Z(SUM[20]) );
  buffd1 U3 ( .I(n30), .Z(SUM[5]) );
  inv0d0 U4 ( .I(n10), .ZN(SUM[4]) );
  inv0d0 U5 ( .I(n8), .ZN(SUM[23]) );
  inv0d0 U6 ( .I(n12), .ZN(SUM[3]) );
  inv0d0 U7 ( .I(n16), .ZN(SUM[1]) );
  buffd1 U8 ( .I(n25), .Z(SUM[22]) );
  inv0d0 U9 ( .I(n14), .ZN(SUM[2]) );
  inv0d0 U10 ( .I(n18), .ZN(SUM[0]) );
  buffd1 U11 ( .I(n28), .Z(SUM[7]) );
  buffd1 U12 ( .I(n29), .Z(SUM[6]) );
  inv0d0 U13 ( .I(n26), .ZN(n2) );
  inv0d0 U14 ( .I(n24), .ZN(n8) );
  inv0d0 U15 ( .I(n31), .ZN(n10) );
  inv0d0 U16 ( .I(n32), .ZN(n12) );
  inv0d0 U17 ( .I(n33), .ZN(n14) );
  inv0d0 U18 ( .I(n34), .ZN(n16) );
  inv0d0 U19 ( .I(n35), .ZN(n18) );
  nr04d0 U20 ( .A1(n20), .A2(n21), .A3(n22), .A4(n23), .ZN(carry[20]) );
  nd03d0 U21 ( .A1(A[9]), .A2(A[8]), .A3(carry[8]), .ZN(n23) );
  nd03d0 U22 ( .A1(A[18]), .A2(A[17]), .A3(A[19]), .ZN(n22) );
  nd03d0 U23 ( .A1(A[15]), .A2(A[14]), .A3(A[16]), .ZN(n21) );
  nd04d0 U24 ( .A1(A[13]), .A2(A[12]), .A3(A[11]), .A4(A[10]), .ZN(n20) );
  xr02d1 U25 ( .A1(carry[23]), .A2(A[23]), .Z(n24) );
  inv0d0 U26 ( .I(A[0]), .ZN(n35) );
endmodule


module housekeeping ( VPWR, VGND, wb_clk_i, wb_rstn_i, wb_adr_i, wb_dat_i, 
        wb_sel_i, wb_we_i, wb_cyc_i, wb_stb_i, wb_ack_o, wb_dat_o, porb, 
        pll_ena, pll_dco_ena, pll_div, pll_sel, pll90_sel, pll_trim, 
        pll_bypass, qspi_enabled, uart_enabled, spi_enabled, debug_mode, 
        ser_tx, ser_rx, spi_sdi, spi_csb, spi_sck, spi_sdo, spi_sdoenb, irq, 
        reset, serial_clock, serial_load, serial_resetn, serial_data_1, 
        serial_data_2, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        pwr_ctrl_out, trap, user_clock, mask_rev_in, spimemio_flash_csb, 
        spimemio_flash_clk, spimemio_flash_io0_oeb, spimemio_flash_io1_oeb, 
        spimemio_flash_io2_oeb, spimemio_flash_io3_oeb, spimemio_flash_io0_do, 
        spimemio_flash_io1_do, spimemio_flash_io2_do, spimemio_flash_io3_do, 
        spimemio_flash_io0_di, spimemio_flash_io1_di, spimemio_flash_io2_di, 
        spimemio_flash_io3_di, debug_in, debug_out, debug_oeb, pad_flash_csb, 
        pad_flash_csb_oeb, pad_flash_clk, pad_flash_clk_oeb, pad_flash_io0_oeb, 
        pad_flash_io1_oeb, pad_flash_io0_ieb, pad_flash_io1_ieb, 
        pad_flash_io0_do, pad_flash_io1_do, pad_flash_io0_di, pad_flash_io1_di, 
        usr1_vcc_pwrgood, usr2_vcc_pwrgood, usr1_vdd_pwrgood, usr2_vdd_pwrgood
 );
  input [31:0] wb_adr_i;
  input [31:0] wb_dat_i;
  input [3:0] wb_sel_i;
  output [31:0] wb_dat_o;
  output [4:0] pll_div;
  output [2:0] pll_sel;
  output [2:0] pll90_sel;
  output [25:0] pll_trim;
  output [2:0] irq;
  input [37:0] mgmt_gpio_in;
  output [37:0] mgmt_gpio_out;
  output [37:0] mgmt_gpio_oeb;
  output [3:0] pwr_ctrl_out;
  input [31:0] mask_rev_in;
  input wb_clk_i, wb_rstn_i, wb_we_i, wb_cyc_i, wb_stb_i, porb, qspi_enabled,
         uart_enabled, spi_enabled, debug_mode, ser_tx, spi_csb, spi_sck,
         spi_sdo, spi_sdoenb, trap, user_clock, spimemio_flash_csb,
         spimemio_flash_clk, spimemio_flash_io0_oeb, spimemio_flash_io1_oeb,
         spimemio_flash_io2_oeb, spimemio_flash_io3_oeb, spimemio_flash_io0_do,
         spimemio_flash_io1_do, spimemio_flash_io2_do, spimemio_flash_io3_do,
         debug_out, debug_oeb, pad_flash_io0_di, pad_flash_io1_di,
         usr1_vcc_pwrgood, usr2_vcc_pwrgood, usr1_vdd_pwrgood,
         usr2_vdd_pwrgood;
  output wb_ack_o, pll_ena, pll_dco_ena, pll_bypass, ser_rx, spi_sdi, reset,
         serial_clock, serial_load, serial_resetn, serial_data_1,
         serial_data_2, spimemio_flash_io0_di, spimemio_flash_io1_di,
         spimemio_flash_io2_di, spimemio_flash_io3_di, debug_in, pad_flash_csb,
         pad_flash_csb_oeb, pad_flash_clk, pad_flash_clk_oeb,
         pad_flash_io0_oeb, pad_flash_io1_oeb, pad_flash_io0_ieb,
         pad_flash_io1_ieb, pad_flash_io0_do, pad_flash_io1_do;
  inout VPWR,  VGND;
  wire   N139, N165, n5771, pass_thru_mgmt_reset, reset_reg,
         pass_thru_mgmt_delay, pass_thru_mgmt, \gpio_configure[37][6] ,
         \gpio_configure[37][5] , \gpio_configure[37][3] ,
         \gpio_configure[37][2] , \gpio_configure[36][6] ,
         \gpio_configure[36][5] , \gpio_configure[36][3] ,
         \gpio_configure[35][3] , \gpio_configure[34][12] ,
         \gpio_configure[34][11] , \gpio_configure[34][10] ,
         \gpio_configure[34][9] , \gpio_configure[34][8] ,
         \gpio_configure[34][7] , \gpio_configure[34][6] ,
         \gpio_configure[34][5] , \gpio_configure[34][4] ,
         \gpio_configure[34][3] , \gpio_configure[34][2] ,
         \gpio_configure[34][1] , \gpio_configure[34][0] ,
         \gpio_configure[33][12] , \gpio_configure[33][11] ,
         \gpio_configure[33][10] , \gpio_configure[33][9] ,
         \gpio_configure[33][8] , \gpio_configure[33][7] ,
         \gpio_configure[33][6] , \gpio_configure[33][5] ,
         \gpio_configure[33][4] , \gpio_configure[33][3] ,
         \gpio_configure[33][2] , \gpio_configure[33][1] ,
         \gpio_configure[33][0] , \gpio_configure[31][12] ,
         \gpio_configure[31][11] , \gpio_configure[31][10] ,
         \gpio_configure[31][9] , \gpio_configure[31][8] ,
         \gpio_configure[31][7] , \gpio_configure[31][6] ,
         \gpio_configure[31][5] , \gpio_configure[31][4] ,
         \gpio_configure[31][3] , \gpio_configure[31][2] ,
         \gpio_configure[31][1] , \gpio_configure[31][0] ,
         \gpio_configure[30][12] , \gpio_configure[30][11] ,
         \gpio_configure[30][10] , \gpio_configure[30][9] ,
         \gpio_configure[30][8] , \gpio_configure[30][7] ,
         \gpio_configure[30][6] , \gpio_configure[30][5] ,
         \gpio_configure[30][4] , \gpio_configure[30][3] ,
         \gpio_configure[30][2] , \gpio_configure[30][1] ,
         \gpio_configure[30][0] , \gpio_configure[29][12] ,
         \gpio_configure[29][11] , \gpio_configure[29][10] ,
         \gpio_configure[29][9] , \gpio_configure[29][8] ,
         \gpio_configure[29][7] , \gpio_configure[29][6] ,
         \gpio_configure[29][5] , \gpio_configure[29][4] ,
         \gpio_configure[29][3] , \gpio_configure[29][2] ,
         \gpio_configure[29][1] , \gpio_configure[29][0] ,
         \gpio_configure[28][12] , \gpio_configure[28][11] ,
         \gpio_configure[28][10] , \gpio_configure[28][9] ,
         \gpio_configure[28][8] , \gpio_configure[28][7] ,
         \gpio_configure[28][6] , \gpio_configure[28][5] ,
         \gpio_configure[28][4] , \gpio_configure[28][3] ,
         \gpio_configure[28][2] , \gpio_configure[28][1] ,
         \gpio_configure[28][0] , \gpio_configure[27][12] ,
         \gpio_configure[27][11] , \gpio_configure[27][10] ,
         \gpio_configure[27][9] , \gpio_configure[27][8] ,
         \gpio_configure[27][7] , \gpio_configure[27][6] ,
         \gpio_configure[27][5] , \gpio_configure[27][4] ,
         \gpio_configure[27][3] , \gpio_configure[27][2] ,
         \gpio_configure[27][1] , \gpio_configure[27][0] ,
         \gpio_configure[26][12] , \gpio_configure[26][11] ,
         \gpio_configure[26][10] , \gpio_configure[26][9] ,
         \gpio_configure[26][8] , \gpio_configure[26][7] ,
         \gpio_configure[26][6] , \gpio_configure[26][5] ,
         \gpio_configure[26][4] , \gpio_configure[26][3] ,
         \gpio_configure[26][2] , \gpio_configure[26][1] ,
         \gpio_configure[26][0] , \gpio_configure[25][12] ,
         \gpio_configure[25][11] , \gpio_configure[25][10] ,
         \gpio_configure[25][9] , \gpio_configure[25][8] ,
         \gpio_configure[25][7] , \gpio_configure[25][6] ,
         \gpio_configure[25][5] , \gpio_configure[25][4] ,
         \gpio_configure[25][3] , \gpio_configure[25][2] ,
         \gpio_configure[25][1] , \gpio_configure[25][0] ,
         \gpio_configure[24][12] , \gpio_configure[24][11] ,
         \gpio_configure[24][10] , \gpio_configure[24][9] ,
         \gpio_configure[24][8] , \gpio_configure[24][7] ,
         \gpio_configure[24][6] , \gpio_configure[24][5] ,
         \gpio_configure[24][4] , \gpio_configure[24][3] ,
         \gpio_configure[24][2] , \gpio_configure[24][1] ,
         \gpio_configure[24][0] , \gpio_configure[23][12] ,
         \gpio_configure[23][11] , \gpio_configure[23][10] ,
         \gpio_configure[23][9] , \gpio_configure[23][8] ,
         \gpio_configure[23][7] , \gpio_configure[23][6] ,
         \gpio_configure[23][5] , \gpio_configure[23][4] ,
         \gpio_configure[23][3] , \gpio_configure[23][2] ,
         \gpio_configure[23][1] , \gpio_configure[23][0] ,
         \gpio_configure[22][12] , \gpio_configure[22][11] ,
         \gpio_configure[22][10] , \gpio_configure[22][9] ,
         \gpio_configure[22][8] , \gpio_configure[22][7] ,
         \gpio_configure[22][6] , \gpio_configure[22][5] ,
         \gpio_configure[22][4] , \gpio_configure[22][3] ,
         \gpio_configure[22][2] , \gpio_configure[22][1] ,
         \gpio_configure[22][0] , \gpio_configure[21][12] ,
         \gpio_configure[21][11] , \gpio_configure[21][10] ,
         \gpio_configure[21][9] , \gpio_configure[21][8] ,
         \gpio_configure[21][7] , \gpio_configure[21][6] ,
         \gpio_configure[21][5] , \gpio_configure[21][4] ,
         \gpio_configure[21][3] , \gpio_configure[21][2] ,
         \gpio_configure[21][1] , \gpio_configure[21][0] ,
         \gpio_configure[20][12] , \gpio_configure[20][11] ,
         \gpio_configure[20][10] , \gpio_configure[20][9] ,
         \gpio_configure[20][8] , \gpio_configure[20][7] ,
         \gpio_configure[20][6] , \gpio_configure[20][5] ,
         \gpio_configure[20][4] , \gpio_configure[20][3] ,
         \gpio_configure[20][2] , \gpio_configure[20][1] ,
         \gpio_configure[20][0] , \gpio_configure[19][12] ,
         \gpio_configure[19][11] , \gpio_configure[19][10] ,
         \gpio_configure[19][9] , \gpio_configure[19][8] ,
         \gpio_configure[19][7] , \gpio_configure[19][6] ,
         \gpio_configure[19][5] , \gpio_configure[19][4] ,
         \gpio_configure[19][3] , \gpio_configure[19][2] ,
         \gpio_configure[19][1] , \gpio_configure[19][0] ,
         \gpio_configure[18][12] , \gpio_configure[18][11] ,
         \gpio_configure[18][10] , \gpio_configure[18][9] ,
         \gpio_configure[18][8] , \gpio_configure[18][7] ,
         \gpio_configure[18][6] , \gpio_configure[18][5] ,
         \gpio_configure[18][4] , \gpio_configure[18][3] ,
         \gpio_configure[18][2] , \gpio_configure[18][1] ,
         \gpio_configure[18][0] , \gpio_configure[17][12] ,
         \gpio_configure[17][11] , \gpio_configure[17][10] ,
         \gpio_configure[17][9] , \gpio_configure[17][8] ,
         \gpio_configure[17][7] , \gpio_configure[17][6] ,
         \gpio_configure[17][5] , \gpio_configure[17][4] ,
         \gpio_configure[17][3] , \gpio_configure[17][2] ,
         \gpio_configure[17][1] , \gpio_configure[17][0] ,
         \gpio_configure[16][12] , \gpio_configure[16][11] ,
         \gpio_configure[16][10] , \gpio_configure[16][9] ,
         \gpio_configure[16][8] , \gpio_configure[16][7] ,
         \gpio_configure[16][6] , \gpio_configure[16][5] ,
         \gpio_configure[16][4] , \gpio_configure[16][3] ,
         \gpio_configure[16][2] , \gpio_configure[16][1] ,
         \gpio_configure[16][0] , \gpio_configure[15][12] ,
         \gpio_configure[15][11] , \gpio_configure[15][10] ,
         \gpio_configure[15][9] , \gpio_configure[15][8] ,
         \gpio_configure[15][7] , \gpio_configure[15][6] ,
         \gpio_configure[15][5] , \gpio_configure[15][4] ,
         \gpio_configure[15][3] , \gpio_configure[15][2] ,
         \gpio_configure[15][1] , \gpio_configure[15][0] ,
         \gpio_configure[14][12] , \gpio_configure[14][11] ,
         \gpio_configure[14][10] , \gpio_configure[14][9] ,
         \gpio_configure[14][8] , \gpio_configure[14][7] ,
         \gpio_configure[14][6] , \gpio_configure[14][5] ,
         \gpio_configure[14][4] , \gpio_configure[14][3] ,
         \gpio_configure[14][2] , \gpio_configure[14][1] ,
         \gpio_configure[14][0] , \gpio_configure[13][12] ,
         \gpio_configure[13][11] , \gpio_configure[13][10] ,
         \gpio_configure[13][9] , \gpio_configure[13][8] ,
         \gpio_configure[13][7] , \gpio_configure[13][6] ,
         \gpio_configure[13][5] , \gpio_configure[13][4] ,
         \gpio_configure[13][3] , \gpio_configure[13][2] ,
         \gpio_configure[13][1] , \gpio_configure[13][0] ,
         \gpio_configure[12][12] , \gpio_configure[12][11] ,
         \gpio_configure[12][10] , \gpio_configure[12][9] ,
         \gpio_configure[12][8] , \gpio_configure[12][7] ,
         \gpio_configure[12][6] , \gpio_configure[12][5] ,
         \gpio_configure[12][4] , \gpio_configure[12][3] ,
         \gpio_configure[12][2] , \gpio_configure[12][1] ,
         \gpio_configure[12][0] , \gpio_configure[11][12] ,
         \gpio_configure[11][11] , \gpio_configure[11][10] ,
         \gpio_configure[11][9] , \gpio_configure[11][8] ,
         \gpio_configure[11][7] , \gpio_configure[11][6] ,
         \gpio_configure[11][5] , \gpio_configure[11][4] ,
         \gpio_configure[11][3] , \gpio_configure[11][2] ,
         \gpio_configure[11][1] , \gpio_configure[11][0] ,
         \gpio_configure[10][12] , \gpio_configure[10][11] ,
         \gpio_configure[10][10] , \gpio_configure[10][9] ,
         \gpio_configure[10][8] , \gpio_configure[10][7] ,
         \gpio_configure[10][6] , \gpio_configure[10][5] ,
         \gpio_configure[10][4] , \gpio_configure[10][3] ,
         \gpio_configure[10][2] , \gpio_configure[10][1] ,
         \gpio_configure[10][0] , \gpio_configure[9][12] ,
         \gpio_configure[9][11] , \gpio_configure[9][10] ,
         \gpio_configure[9][9] , \gpio_configure[9][8] ,
         \gpio_configure[9][7] , \gpio_configure[9][6] ,
         \gpio_configure[9][5] , \gpio_configure[9][4] ,
         \gpio_configure[9][3] , \gpio_configure[9][2] ,
         \gpio_configure[9][1] , \gpio_configure[9][0] ,
         \gpio_configure[8][12] , \gpio_configure[8][11] ,
         \gpio_configure[8][10] , \gpio_configure[8][9] ,
         \gpio_configure[8][8] , \gpio_configure[8][7] ,
         \gpio_configure[8][6] , \gpio_configure[8][5] ,
         \gpio_configure[8][4] , \gpio_configure[8][3] ,
         \gpio_configure[8][2] , \gpio_configure[8][1] ,
         \gpio_configure[8][0] , \gpio_configure[7][12] ,
         \gpio_configure[7][11] , \gpio_configure[7][10] ,
         \gpio_configure[7][9] , \gpio_configure[7][8] ,
         \gpio_configure[7][7] , \gpio_configure[7][6] ,
         \gpio_configure[7][5] , \gpio_configure[7][4] ,
         \gpio_configure[7][3] , \gpio_configure[7][2] ,
         \gpio_configure[7][1] , \gpio_configure[7][0] ,
         \gpio_configure[6][12] , \gpio_configure[6][11] ,
         \gpio_configure[6][10] , \gpio_configure[6][9] ,
         \gpio_configure[6][8] , \gpio_configure[6][7] ,
         \gpio_configure[6][6] , \gpio_configure[6][5] ,
         \gpio_configure[6][4] , \gpio_configure[6][3] ,
         \gpio_configure[6][2] , \gpio_configure[6][1] ,
         \gpio_configure[6][0] , \gpio_configure[5][12] ,
         \gpio_configure[5][11] , \gpio_configure[5][10] ,
         \gpio_configure[5][9] , \gpio_configure[5][8] ,
         \gpio_configure[5][7] , \gpio_configure[5][6] ,
         \gpio_configure[5][5] , \gpio_configure[5][4] ,
         \gpio_configure[5][3] , \gpio_configure[5][2] ,
         \gpio_configure[5][1] , \gpio_configure[5][0] ,
         \gpio_configure[4][12] , \gpio_configure[4][11] ,
         \gpio_configure[4][10] , \gpio_configure[4][9] ,
         \gpio_configure[4][8] , \gpio_configure[4][7] ,
         \gpio_configure[4][6] , \gpio_configure[4][5] ,
         \gpio_configure[4][4] , \gpio_configure[4][3] ,
         \gpio_configure[4][2] , \gpio_configure[4][1] ,
         \gpio_configure[4][0] , \gpio_configure[3][12] ,
         \gpio_configure[3][11] , \gpio_configure[3][10] ,
         \gpio_configure[3][9] , \gpio_configure[3][8] ,
         \gpio_configure[3][7] , \gpio_configure[3][6] ,
         \gpio_configure[3][5] , \gpio_configure[3][4] ,
         \gpio_configure[3][3] , \gpio_configure[3][2] ,
         \gpio_configure[3][1] , \gpio_configure[3][0] ,
         \gpio_configure[2][12] , \gpio_configure[2][11] ,
         \gpio_configure[2][10] , \gpio_configure[2][9] ,
         \gpio_configure[2][8] , \gpio_configure[2][7] ,
         \gpio_configure[2][6] , \gpio_configure[2][5] ,
         \gpio_configure[2][4] , \gpio_configure[2][3] ,
         \gpio_configure[2][2] , \gpio_configure[2][1] ,
         \gpio_configure[2][0] , \gpio_configure[1][12] ,
         \gpio_configure[1][11] , \gpio_configure[1][10] ,
         \gpio_configure[1][9] , \gpio_configure[1][8] ,
         \gpio_configure[1][7] , \gpio_configure[1][6] ,
         \gpio_configure[1][5] , \gpio_configure[1][4] ,
         \gpio_configure[1][3] , \gpio_configure[1][2] ,
         \gpio_configure[1][1] , \gpio_configure[1][0] ,
         \gpio_configure[0][12] , \gpio_configure[0][11] ,
         \gpio_configure[0][10] , \gpio_configure[0][9] ,
         \gpio_configure[0][8] , \gpio_configure[0][7] ,
         \gpio_configure[0][6] , \gpio_configure[0][5] ,
         \gpio_configure[0][4] , \gpio_configure[0][3] ,
         \gpio_configure[0][2] , \gpio_configure[0][1] ,
         \gpio_configure[0][0] , hkspi_disable, rdstb, wrstb, wbbd_write,
         wbbd_busy, N614, N615, N616, N617, N618, N619, N620, N621, N622, N623,
         N624, N625, N626, N627, N628, N629, N630, N631, N632, N633, N634,
         N635, N636, N637, N638, N639, N640, N641, N642, N643, N644, N645,
         N646, N647, N648, N649, N650, N651, N652, N653, N654, N655, N656,
         N657, N658, N659, N660, N661, N662, N663, N664, N665, N666, N667,
         N668, N669, N670, N671, N672, N673, N674, N675, N676, N677, N678,
         N679, N680, N681, N682, N683, N684, N685, N686, N687, N688, N689,
         N690, N691, N692, N693, N694, N695, N696, N697, N698, N699, N700,
         N701, N702, N703, N704, N705, N706, N707, N708, N709, N710, N711,
         N712, N713, N714, N715, N716, N717, N718, N719, N720, N721, N722,
         N723, N724, N725, N726, N727, N728, N729, N730, N731, N732, N733,
         N734, N735, N736, N737, N858, N859, N860, N861, N862, N863, N864,
         N865, N866, N867, N868, N869, N870, N871, N872, N873, N874, N875,
         N876, N877, N878, N879, N880, N881, N882, N883, N884, N885, N886,
         N887, N888, N889, N890, N891, N892, N893, N894, N895, N896, N897,
         N898, N899, N900, N901, N902, N903, N904, N905, N906, N907, N908,
         N909, N910, N911, N912, N913, N914, N915, N916, N917, N918, N919,
         N920, N921, N922, N923, N924, N925, N926, N927, N928, N929, N930,
         N931, N932, N933, N934, N935, N936, N937, N938, N939, N940, N941,
         N942, N943, N944, N945, N946, N947, N948, N949, N950, N951, N952,
         N953, N954, N955, N956, N957, N958, N959, N960, N961, N962, N963,
         N964, N965, N966, N967, N968, N969, N970, N971, N972, N973, N974,
         N975, N976, N977, N978, N979, N980, N981, N1102, N1103, N1104, N1105,
         N1106, N1107, N1108, N1109, N1110, N1111, N1112, N1113, N1114, N1115,
         N1116, N1117, N1118, N1119, N1120, N1121, N1122, N1123, N1124, N1125,
         N1126, N1127, N1128, N1129, N1130, N1131, N1132, N1133, N1134, N1135,
         N1136, N1137, N1138, N1139, N1140, N1141, N1142, N1143, N1144, N1145,
         N1146, N1147, N1148, N1149, N1150, N1151, N1152, N1153, N1154, N1155,
         N1156, N1157, N1158, N1159, N1160, N1161, N1162, N1163, N1164, N1165,
         N1166, N1167, N1168, N1169, N1170, N1171, N1172, N1173, N1174, N1175,
         N1176, N1177, N1178, N1179, N1180, N1181, N1182, N1183, N1184, N1185,
         N1186, N1187, N1188, N1189, N1190, N1191, N1192, N1193, N1194, N1195,
         N1196, N1197, N1198, N1199, N1200, N1201, N1202, N1203, N1204, N1205,
         N1206, N1207, N1208, N1209, N1210, N1211, N1212, N1213, N1214, N1215,
         N1216, N1217, N1218, N1219, N1220, N1221, N1222, N1223, N1224, N1225,
         N1367, _0_net_, \_1_net_[0] , sdo, sdo_enb, pass_thru_user,
         pass_thru_user_delay, mgmt_gpio_data_1, clk2_output_dest,
         clk1_output_dest, trap_output_dest, irq_1_inputsrc, irq_2_inputsrc,
         serial_bb_clock, serial_clock_pre, serial_bb_resetn,
         serial_resetn_pre, serial_bb_load, serial_load_pre, serial_bb_data_2,
         \serial_data_staging_2[12] , serial_xfer, serial_busy, N2647, N2648,
         N2649, N2650, N2651, N2652, N2653, N2654, N2655, N2656, N2657, csclk,
         n713, n714, n715, n716, n717, n718, n719, n720, n721, n722, n723,
         n724, n725, n726, n727, n728, n729, n730, n731, n732, n733, n734,
         n735, n736, n737, n738, n739, n740, n741, n742, n743, n744, n745,
         n746, n747, n748, n749, n750, n751, n752, n753, n754, n755, n756,
         n757, n758, n759, n760, n761, n762, n763, n764, n765, n766, n767,
         n768, n769, n770, n771, n772, n773, n774, n775, n776, n777, n778,
         n779, n780, n781, n782, n783, n784, n785, n786, n787, n788, n789,
         n790, n791, n792, n793, n794, n795, n796, n797, n798, n799, n800,
         n801, n802, n803, n804, n805, n806, n807, n808, n809, n810, n811,
         n812, n813, n814, n815, n816, n817, n818, n819, n820, n821, n822,
         n823, n824, n825, n826, n827, n828, n829, n830, n831, n832, n833,
         n834, n835, n836, n837, n838, n839, n840, n841, n842, n843, n844,
         n845, n846, n847, n848, n849, n850, n851, n852, n853, n854, n855,
         n856, n857, n858, n859, n860, n861, n862, n863, n864, n865, n866,
         n867, n868, n869, n870, n871, n872, n873, n874, n875, n876, n877,
         n878, n879, n880, n881, n882, n883, n884, n885, n886, n887, n888,
         n889, n890, n891, n892, n893, n894, n895, n896, n897, n898, n899,
         n900, n901, n902, n903, n904, n905, n906, n907, n908, n909, n910,
         n911, n912, n913, n914, n915, n916, n917, n918, n919, n920, n921,
         n922, n923, n924, n925, n926, n927, n928, n929, n930, n931, n932,
         n933, n934, n935, n936, n937, n938, n939, n940, n941, n942, n943,
         n944, n945, n946, n947, n948, n949, n950, n951, n952, n953, n954,
         n955, n956, n957, n958, n959, n960, n961, n962, n963, n964, n965,
         n966, n967, n968, n969, n970, n971, n972, n973, n974, n975, n976,
         n977, n978, n979, n980, n981, n982, n983, n984, n985, n986, n987,
         n988, n989, n990, n991, n992, n993, n994, n995, n996, n997, n998,
         n999, n1000, n1001, n1002, n1003, n1004, n1005, n1006, n1007, n1008,
         n1009, n1010, n1011, n1012, n1013, n1014, n1015, n1016, n1017, n1018,
         n1019, n1020, n1021, n1022, n1023, n1024, n1025, n1026, n1027, n1028,
         n1029, n1030, n1031, n1032, n1033, n1034, n1035, n1036, n1037, n1038,
         n1039, n1040, n1041, n1042, n1043, n1044, n1045, n1046, n1047, n1048,
         n1049, n1050, n1051, n1052, n1053, n1054, n1055, n1056, n1057, n1058,
         n1059, n1060, n1061, n1062, n1063, n1064, n1065, n1066, n1067, n1068,
         n1069, n1070, n1071, n1072, n1073, n1074, n1075, n1076, n1077, n1078,
         n1079, n1080, n1081, n1082, n1083, n1084, n1085, n1086, n1087, n1088,
         n1089, n1090, n1091, n1092, n1093, n1094, n1095, n1096, n1097, n1098,
         n1099, n1100, n1101, n1102, n1103, n1104, n1105, n1106, n1107, n1108,
         n1109, n1110, n1111, n1112, n1113, n1114, n1115, n1116, n1117, n1118,
         n1119, n1120, n1121, n1122, n1123, n1124, n1125, n1126, n1127, n1128,
         n1129, n1130, n1131, n1132, n1133, n1134, n1135, n1136, n1137, n1138,
         n1139, n1140, n1141, n1142, n1143, n1144, n1145, n1146, n1147, n1148,
         n1149, n1150, n1151, n1152, n1153, n1154, n1155, n1156, n1157, n1158,
         n1159, n1160, n1161, n1162, n1163, n1164, n1165, n1166, n1167, n1168,
         n1169, n1170, n1171, n1172, n1173, n1174, n1175, n1176, n1177, n1178,
         n1179, n1180, n1181, n1182, n1183, n1184, n1185, n1186, n1187, n1188,
         n1189, n1190, n1191, n1192, n1193, n1194, n1195, n1196, n1197, n1198,
         n1199, n1200, n1201, n1202, n1203, n1204, n1205, n1206, n1207, n1208,
         n1209, n1210, n1211, n1212, n1213, n1214, n1215, n1216, n1217, n1218,
         n1219, n1220, n1221, n1222, n1223, n1224, n1225, n1226, n1227, n1228,
         n1229, n1230, n1231, n1232, n1233, n1234, n1235, n1236, n1237, n1238,
         n1239, n1240, n1241, n1242, n1243, n1244, n1245, n1246, n1247, n1248,
         n1249, n1250, n1251, n1252, n1253, n1254, n1255, n1256, n1257, n1258,
         n1259, n1260, n1261, n1262, n1263, n1264, n1265, n1266, n1267, n1268,
         n1269, n1270, n1271, n1272, n1273, n1274, n1275, n1276, n1277, n1278,
         n1279, n1280, n1281, n1282, n1283, n1284, n1285, n1286, n1287, n1288,
         n1289, n1290, n1291, n1292, n1293, n1294, n1295, n1296, n1297, n1298,
         n1299, n1300, n1301, n1302, n1303, n1304, n1305, n1306, n1307, n1308,
         n1309, n1310, n1311, n1312, n1313, n1314, n1315, n1316, n1317, n1318,
         n1319, n1320, n1321, n1322, n1323, n1324, n1325, n1326, n1327, n1328,
         n1329, n1330, n1331, n1332, n1333, n1334, n1335, n1336, n1337, n1338,
         n1339, n1340, n1341, n1342, n1343, n1344, n1345, n1346, n1347, n1348,
         n1349, n1350, n1351, n1352, n1353, n1354, n1355, n1356, n1357, n1358,
         n1359, n1360, n1361, n1362, n1363, n1364, n1365, n1366, n1367, n1368,
         n1369, n1370, n1371, n1372, n1373, n1374, n1375, n1376, n1377, n1378,
         n1379, n1380, n1381, n1382, n1383, n1384, n1385, n1386, n1387, n1388,
         n1389, n1390, n1391, n1392, n1393, n1394, n1395, n1396, n1397, n1398,
         n1399, n1400, n1401, n1402, n1403, n1404, n1405, n1406, n1407, n1408,
         n1409, n1410, n1411, n1412, n1413, n1414, n1415, n1416, n1417, n1418,
         n1419, n1420, n1421, n1422, n1423, n1424, n1425, n1426, n1427, n1428,
         n1429, n1430, n1431, n1432, n1433, n1434, n1435, n1436, n1437, n1438,
         n1439, n1440, n1441, n1442, n1443, n1444, n1445, n1446, n1447, n1448,
         n1449, n1450, n1451, n1452, n1453, n1454, n1455, n1456, n1457, n1458,
         n1459, n1460, n1461, n1462, n1463, n1464, n1465, n1466, n1467, n1468,
         n1469, n1470, n1471, n1472, n1473, n1474, n1475, n1476, n1477, n1478,
         n1479, n1480, n1481, n1482, n1483, n1484, n1485, n1486, n1487, n1488,
         n1489, n1490, n1491, n1492, n1493, n1494, n1495, n1496, n1497, n1498,
         n1499, n1500, n1501, n1502, n1503, n1504, n1505, n1506, n1507, n1508,
         n1509, n1510, n1511, n1512, n1513, n1514, n1515, n1516, n1517, n1518,
         n1519, n1520, n1521, n1522, n1523, n1524, n1525, n1526, n1527, n1528,
         n1529, n1530, n1531, n1532, n1533, n1534, n1535, n1536, n1537, n1538,
         n1539, n1540, n1541, n1542, n1543, n1544, n1545, n1546, n1547, n1548,
         n1549, n1550, n1551, n1552, n1553, n1554, n1555, n1556, n1557, n1558,
         n1559, n1560, n1561, n1562, n1563, n1564, n1565, n1566, n1567, n1568,
         n1569, n1570, n1571, n1572, n1573, n1574, n1575, n1576, n1577, n1578,
         n1579, n1580, n1581, n1582, n1583, n1584, n1585, n1586, n1587, n1588,
         n1589, n1590, n1591, n1592, n1593, n1594, n1595, n1596, n1597, n1598,
         n1599, n1600, n1601, n1602, n1603, n1604, n1605, n1606, n1607, n1608,
         n1609, n1610, n1611, n1612, n1613, n1614, n1615, n1616, n1617, n1618,
         n1619, n1620, n1621, n1622, n1623, n1624, n1625, n1626, n1627, n1628,
         n1629, n1630, n1631, n1632, n1633, n1634, n1635, n1636, n1637, n1638,
         n1639, n1640, n1641, n1642, n1643, n1644, n1645, n1646, n1647, n1648,
         n1649, n1650, n1651, n1652, n1653, n1654, n1655, n1656, n1657, n1658,
         n1659, n1660, n1661, n1662, n1663, n1664, n1665, n1666, n1667, n1668,
         n1669, n1670, n1671, n1672, n1673, n1674, n1675, n1676, n1677, n1678,
         n1679, n1680, n1681, n1682, n1683, n1684, n1685, n1686, n1687, n1688,
         n1689, n1690, n1691, n1692, n1693, n1694, n1695, n1696, n1697, n1698,
         n1699, n1700, n1701, n1702, n1703, n1704, n1705, n1706, n1707, n1708,
         n1709, n1710, n1711, n1712, n1713, n1714, n1715, n1716, n1717, n1718,
         n1719, n1720, n1721, n1722, n1723, n1724, n1725, n1726, n1727, n1728,
         n1729, n1730, n1731, n1732, n1733, n1734, n1735, n1736, n1737, n1738,
         n1739, n1740, n1741, n1742, n1743, n1744, n1745, n1746, n1747, n1748,
         n1749, n1750, n1751, n1752, n1753, n1754, n1755, n1756, n1757, n1758,
         n1759, n1760, n1761, n1762, n1763, n1764, n1765, n1766, n1767, n1768,
         n1769, n1770, n1771, n1772, n1773, n1774, n1775, n1776, n1777, n1778,
         n1779, n1780, n1781, n1782, n1783, n1784, n1785, n1786, n1787, n1788,
         n1789, n1790, n1791, n1792, n1793, n1794, n1795, n1796, n1797, n1798,
         n1799, n1800, n1801, n1802, n1803, n1804, n1805, n1806, n1807, n1808,
         n1809, n1810, n1811, n1812, n1813, n1814, n1815, n1816, n1817, n1818,
         n1819, n1820, n1821, n1822, n1823, n1824, n1825, n1826, n1827, n1828,
         n1829, n1830, n1831, n1832, n1833, n1834, n1835, n1836, n1837, n1838,
         n1839, n1840, n1841, n1842, n1843, n1844, n1845, n1846, n1847, n1848,
         n1849, n1850, n1851, n1852, n1853, n1854, n1855, n1856, n1857, n1858,
         n1859, n1860, n1861, n1862, n1863, n1864, n1865, n1866, n1867, n1868,
         n1869, n1870, n1871, n1872, n1873, n1874, n1875, n1876, n1877, n1878,
         n1879, n1880, n1881, n1882, n1883, n1884, n1885, n1886, n1887, n1888,
         n1889, n1890, n1891, n1892, n1893, n1894, n1895, n1896, n1897, n1898,
         n1899, n1900, n1901, n1902, n1903, n1904, n1905, n1906, n1907, n1908,
         n1909, n1910, n1911, n1912, n1913, n1914, n1915, n1916, n1917, n1918,
         n1919, n1920, n1921, n1922, n1923, n1924, n1925, n1926, n1927, n1928,
         n1929, n1930, n1931, n1932, n1933, n1934, n1935, n1936, n1937, n1938,
         n1939, n1940, n1941, n1942, n1943, n1944, n1945, n1946, n1947, n1948,
         n1949, n1950, n1951, n1952, n1953, n1954, n1955, n1956, n1957, n1958,
         n1959, n1960, n1961, n1962, n1963, n1964, n1965, n1966, n1967, n1968,
         n1969, n1970, n1971, n1972, n1973, n1974, n1975, n1976, n1977, n1978,
         n1979, n1980, n1981, n1982, n1983, n1984, n1985, n1986, n1987, n1988,
         n1989, n1990, n1991, n1992, n1993, n1994, n1995, n1996, n1997, n1998,
         n1999, n2000, n2001, n2002, n2003, n2004, n2005, n2006, n2007, n2008,
         n2009, n2010, n2011, n2012, n2013, n2014, n2015, n2016, n2017, n2018,
         n2019, n2020, n2021, n2022, n2023, n2024, n2025, n2026, n2027, n2028,
         n2029, n2030, n2031, n2032, n2033, n2034, n2035, n2036, n2037, n2038,
         n2039, n2040, n2041, n2042, n2043, n2044, n2045, n2046, n2047, n2048,
         n2049, n2050, n2051, n2052, n2053, n2054, n2055, n2056, n2057, n2058,
         n2059, n2060, n2061, n2062, n2063, n2064, n2065, n2066, n2067, n2068,
         n2069, n2070, n2071, n2072, n2073, n2074, n2075, n2076, n2077, n2078,
         n2079, n2080, n2081, n2082, n2083, n2084, n2085, n2086, n2087, n2088,
         n2089, n2090, n2091, n2092, n2093, n2094, n2095, n2096, n2097, n2098,
         n2099, n2100, n2101, n2102, n2103, n2104, n2105, n2106, n2107, n2108,
         n2109, n2110, n2111, n2112, n2113, n2114, n2115, n2116, n2117, n2118,
         n2119, n2120, n2121, n2122, n2123, n2124, n2125, n2126, n2127, n2128,
         n2129, n2130, n2131, n2132, n2133, n2134, n2135, n2136, n2137, n2138,
         n2139, n2140, n2141, n2142, n2143, n2144, n2145, n2146, n2147, n2148,
         n2149, n2150, n2151, n2152, n2153, n2154, n2155, n2156, n2157, n2158,
         n2159, n2160, n2161, n2162, n2163, n2164, n2165, n2166, n2167, n2168,
         n2169, n2170, n2171, n2172, n2173, n2174, n2175, n2176, n2177, n2178,
         n2179, n2180, n2181, n2182, n2183, n2184, n2185, n2186, n2187, n2188,
         n2189, n2190, n2191, n2192, n2193, n2194, n2195, n2196, n2197, n2198,
         n2199, n2200, n2201, n2202, n2203, n2204, n2205, n2206, n2207, n2208,
         n2209, n2210, n2211, n2212, n2213, n2214, n2215, n2216, n2217, n2218,
         n2219, n2220, n2221, n2222, n2223, n2224, n2225, n2226, n2227, n2228,
         n2229, n2230, n2231, n2232, n2233, n2234, n2235, n2236, n2237, n2238,
         n2239, n2240, n2241, n2242, n2243, n2244, n2245, n2246, n2247, n2248,
         n2249, n2250, n2251, n2252, n2253, n2254, n2255, n2256, n2257, n2258,
         n2259, n2260, n2261, n2262, n2263, n2264, n2265, n2266, n2267, n2268,
         n2269, n2270, n2271, n2272, n2273, n2274, n2275, n2276, n2277, n2278,
         n2279, n2280, n2281, n2282, n2283, n2284, n2285, n2286, n2287, n2288,
         n2289, n2290, n2291, n2292, n2293, n2294, n2295, n2296, n2297, n2298,
         n2299, n2300, n2301, n2302, n2303, n2304, n2305, n2306, n2307, n2308,
         n2309, n2310, n2311, n2312, n2313, n2314, n2315, n2316, n2317, n2318,
         n2319, n2320, n2321, n2322, n2323, n2324, n2325, n2326, n2327, n2328,
         n2329, n2330, n2331, n2332, n2333, n2334, n2335, n2336, n2337, n2338,
         n2339, n2340, n2341, n2342, n2343, n2344, n2345, n2346, n2347, n2348,
         n2349, n2350, n2351, n2352, n2353, n2354, n2355, n2356, n2357, n2358,
         n2359, n2360, n2361, n2362, n2363, n2364, n2365, n2366, n2367, n2368,
         n2369, n2370, n2371, n2372, n2373, n2374, n2375, n2376, n2377, n2378,
         n2379, n2380, n2381, n2382, n2383, n2384, n2385, n2386, n2387, n2388,
         n2389, n2390, n2391, n2392, n2393, n2394, n2395, n2396, n2397, n2398,
         n2399, n2400, n2401, n2402, n2403, n2404, n2405, n2406, n2407, n2408,
         n2409, n2410, n2411, n2412, n2413, n2414, n2415, n2416, n2417, n2418,
         n2419, n2420, n2421, n2422, n2423, n2424, n2425, n2426, n2427, n2428,
         n2429, n2430, n2431, n2432, n2433, n2434, n2435, n2436, n2437, n2438,
         n2439, n2440, n2441, n2442, n2443, n2444, n2445, n2446, n2447, n2448,
         n2449, n2450, n2451, n2452, n2453, n2454, n2455, n2456, n2457, n2458,
         n2459, n2460, n2461, n2462, n2463, n2464, n2465, n2466, n2467, n2468,
         n2469, n2470, n2471, n2472, n2473, n2474, n2475, n2476, n2477, n2478,
         n2479, n2480, n2481, n2482, n2483, n2484, n2485, n2486, n2487, n2488,
         n2489, n2490, n2491, n2492, n2493, n2494, n2495, n2496, n2497, n2498,
         n2499, n2500, n2501, n2502, n2503, n2504, n2505, n2506, n2507, n2508,
         n2509, n2510, n2511, n2512, n2513, n2514, n2515, n2516, n2517, n2518,
         n2519, n2520, n2521, n2522, n2523, n2524, n2525, n2526, n2527, n2528,
         n2529, n2530, n2531, n2532, n2533, n2534, n2535, n2536, n2537, n2538,
         n2539, n2540, n2541, n2542, n2543, n2544, n2545, n2546, n2547, n2548,
         n2549, n2550, n2551, n2552, n2553, n2554, n2555, n2556, n2557, n2558,
         n2559, n2560, n2561, n2562, n2563, n2564, n2565, n2566, n2567, n2568,
         n2569, n2570, n2571, n2572, n2573, n2574, n2575, n2576, n2577, n2578,
         n2579, n2580, n2581, n2582, n2583, n2584, n2585, n2586, n2587, n2588,
         n2589, n2590, n2591, n2592, n2593, n2594, n2595, n2596, n2597, n2598,
         n2599, n2600, n2601, n2602, n2603, n2604, n2605, n2606, n2607, n2608,
         n2609, n2610, n2611, n2612, n2613, n2614, n2615, n2616, n2617, n2618,
         n2619, n2620, n2621, n2622, n2623, n2624, n2625, n2626, n2627, n2628,
         n2629, n2630, n2631, n2632, n2633, n2634, n2635, n2636, n2637, n2638,
         n2639, n2640, n2641, n2642, n2643, n2644, n2645, n2646, n2647, n2648,
         n2649, n2650, n2651, n2652, n2653, n2654, n2655, n2656, n2657, n2658,
         n2659, n2660, n2661, n2662, n2663, n2664, n2665, n2666, n2667, n2668,
         n2669, n2670, n2671, n2672, n2673, n2674, n2675, n2676, n2677, n2678,
         n2679, n2680, n2681, n2682, n2683, n2684, n2685, n2686, n2687, n2688,
         n2689, n2690, n2691, n2692, n2693, n2694, n2695, n2696, n2697, n2698,
         n2699, n2700, n2701, n2702, n2703, n2704, n2705, n2706, n2707, n2708,
         n2709, n2710, n2711, n2712, n2713, n2714, n2715, n2716, n2717, n2718,
         n2719, n2720, n2721, n2722, n2723, n2724, n2725, n2726, n2727, n2728,
         n2729, n2730, n2731, n2732, n2733, n2734, n2735, n2736, n2737, n2738,
         n2739, n2740, n2741, n2742, n2743, n2744, n2745, n2746, n2747, n2748,
         n2749, n2750, n2751, n2752, n2753, n2754, n2755, n2756, n2757, n2758,
         n2759, n2760, n2761, n2762, n2763, n2764, n2765, n2766, n2767, n2768,
         n2769, n2770, n2771, n2772, n2773, n2774, n2775, n2776, n2777, n2778,
         n2779, n2780, n2781, n2782, n2783, n2784, n2785, n2786, n2787, n2788,
         n2789, n2790, n2791, n2792, n2793, n2794, n2795, n2796, n2797, n2798,
         n2799, n2800, n2801, n2802, n2803, n2804, n2805, n2806, n2807, n2808,
         n2809, n2810, n2811, n2812, n2813, n2814, n2815, n2816, n2817, n2818,
         n2819, n2820, n2821, n2822, n2823, n2824, n2825, n2826, n2827, n2828,
         n2829, n2830, n2831, n2832, n2833, n2834, n2835, n2836, n2837, n2838,
         n2839, n2840, n2841, n2842, n2843, n2844, n2845, n2846, n2847, n2848,
         n2849, n2850, n2851, n2852, n2853, n2854, n2855, n2856, n2857, n2858,
         n2859, n2860, n2861, n2862, n2863, n2864, n2865, n2866, n2867, n2868,
         n2869, n2870, n2871, n2872, n2873, n2874, n2875, n2876, n2877, n2878,
         n2879, n2880, n2881, n2882, n2883, n2884, n2885, n2886, n2887, n2888,
         n2889, n2890, n2891, n2892, n2893, n2894, n2895, n2896, n2897, n2898,
         n2899, n2900, n2901, n2902, n2903, n2904, n2905, n2906, n2907, n2908,
         n2909, n2910, n2911, n2912, n2913, n2914, n2915, n2916, n2917, n2918,
         n2919, n2920, n2921, n2922, n2923, n2924, n2925, n2926, n2927, n2928,
         n2929, n2930, n2931, n2932, n2933, n2934, n2935, n2936, n2937, n2938,
         n2939, n2940, n2941, n2942, n2943, n2944, n2945, n2946, n2947, n2948,
         n2949, n2950, n2951, n2952, n2953, n2954, n2955, n2956, n2957, n2958,
         n2959, n2960, n2961, n2962, n2963, n2964, n2965, n2966, n2967, n2968,
         n2969, n2970, n2971, n2972, n2973, n2974, n2975, n2976, n2977, n2978,
         n2979, n2980, n2981, n2982, n2983, n2984, n2985, n2986, n2987, n2988,
         n2989, n2990, n2991, n2992, n2993, n2994, n2995, n2996, n2997, n2998,
         n2999, n3000, n3001, n3002, n3003, n3004, n3005, n3006, n3007, n3008,
         n3009, n3010, n3011, n3012, n3013, n3014, n3015, n3016, n3017, n3018,
         n3019, n3020, n3021, n3022, n3023, n3024, n3025, n3026, n3027, n3028,
         n3029, n3030, n3031, n3032, n3033, n3034, n3035, n3036, n3037, n3038,
         n3039, n3040, n3041, n3042, n3043, n3044, n3045, n3046, n3047, n3048,
         n3049, n3050, n3051, n3052, n3053, n3054, n3055, n3056, n3057, n3058,
         n3059, n3060, n3061, n3062, n3063, n3064, n3065, n3066, n3067, n3068,
         n3069, n3070, n3071, n3072, n3073, n3074, n3075, n3076, n3077, n3078,
         n3079, n3080, n3081, n3082, n3083, n3084, n3085, n3086, n3087, n3088,
         n3089, n3090, n3091, n3092, n3093, n3094, n3095, n3096, n3097, n3098,
         n3099, n3100, n3101, n3102, n3103, n3104, n3105, n3106, n3107, n3108,
         n3109, n3110, n3111, n3112, n3113, n3114, n3115, n3116, n3117, n3118,
         n3119, n3120, n3121, n3122, n3123, n3124, n3125, n3126, n3127, n3128,
         n3129, n3130, n3131, n3132, n3133, n3134, n3135, n3136, n3137, n3138,
         n3139, n3140, n3141, n3142, n3143, n3144, n3145, n3146, n3147, n3148,
         n3149, n3150, n3151, n3152, n3153, n3154, n3155, n3156, n3157, n3158,
         n3159, n3160, n3161, n3162, n3163, n3164, n3165, n3166, n3167, n3168,
         n3169, n3170, n3171, n3172, n3173, n3174, n3175, n3176, n3177, n3178,
         n3179, n3180, n3181, n3182, n3183, n3184, n3185, n3186, n3187, n3188,
         n3189, n3190, n3191, n3192, n3193, n3194, n3195, n3196, n3197, n3198,
         n3199, n3200, n3201, n3202, n3203, n3204, n3205, n3206, n3207, n3208,
         n3209, n3210, n3211, n3212, n3213, n3214, n3215, n3216, n3217, n3218,
         n3219, n3220, n3221, n3222, n3223, n3224, n3225, n3226, n3227, n3228,
         n3229, n3230, n3231, n3232, n3233, n3234, n3235, n3236, n3237, n3238,
         n3239, n3240, n3241, n3242, n3243, n3244, n3245, n3246, n3247, n3248,
         n3249, n3250, n3251, n3252, n3253, n3254, n3255, n3256, n3257, n3258,
         n3259, n3260, n3261, n3262, n3263, n3264, n3265, n3266, n3267, n3268,
         n3269, n3270, n3271, n3272, n3273, n3274, n3275, n3276, n3277, n3278,
         n3279, n3280, n3281, n3282, n3283, n3284, n3285, n3286, n3287, n3288,
         n3289, n3290, n3291, n3292, n3293, n3294, n3295, n3296, n3297, n3298,
         n3299, n3300, n3301, n3302, n3303, n3304, n3305, n3306, n3307, n3308,
         n3309, n3310, n3311, n3312, n3313, n3314, n3315, n3316, n3317, n3318,
         n3319, n3320, n3321, n3322, n3323, n3324, n3325, n3326, n3327, n3328,
         n3329, n3330, n3331, n3332, n3333, n3334, n3335, n3336, n3337, n3338,
         n3339, n3340, n3341, n3342, n3343, n3344, n3345, n3346, n3347, n3348,
         n3349, n3350, n3351, n3352, n3353, n3354, n3355, n3356, n3357, n3358,
         n3359, n3360, n3361, n3362, n3363, n3364, n3365, n3366, n3367, n3368,
         n3369, n3370, n3371, n3372, n3373, n3374, n3375, n3376, n3377, n3378,
         n3379, n3380, n3381, n3382, n3383, n3384, n3385, n3386, n3387, n3388,
         n3389, n3390, n3391, n3392, n3393, n3394, n3395, n3396, n3397, n3398,
         n3399, n3400, n3401, n3402, n3403, n3404, n3405, n3406, n3407, n3408,
         n3409, n3410, n3411, n3412, n3413, n3414, n3415, n3416, n3417, n3418,
         n3419, n3420, n3421, n3422, n3423, n3424, n3425, n3426, n3427, n3428,
         n3429, n3430, n3431, n3432, n3433, n3434, n3435, n3436, n3437, n3438,
         n3439, n3440, n3441, n3442, n3443, n3444, n3445, n3446, n3447, n3448,
         n3449, n3450, n3451, n3452, n3453, n3454, n3455, n3456, n3457, n3458,
         n3459, n3460, n3461, n3462, n3463, n3464, n3465, n3466, n3467, n3468,
         n3469, n3470, n3471, n3472, n3473, n3474, n3475, n3476, n3477, n3478,
         n3479, n3480, n3481, n3482, n3483, n3484, n3485, n3486, n3487, n3488,
         n3489, n3490, n3491, n3492, n3493, n3494, n3495, n3496, n3497, n3498,
         n3499, n3500, n3501, n3502, n3503, n3504, n3505, n3506, n3507, n3508,
         n3509, n3510, n3511, n3512, n3513, n3514, n3515, n3516, n3517, n3518,
         n3519, n3520, n3521, n3522, n3523, n3524, n3525, n3526, n3527, n3528,
         n3529, n3530, n3531, n3532, n3533, n3534, n3535, n3536, n3537, n3538,
         n3539, n3540, n3541, n3542, n3543, n3544, n3545, n3546, n3547, n3548,
         n3549, n3550, n3551, n3552, n3553, n3554, n3555, n3556, n3557, n3558,
         n3559, n3560, n3561, n3562, n3563, n3564, n3565, n3566, n3567, n3568,
         n3569, n3570, n3571, n3572, n3573, n3574, n3575, n3576, n3577, n3578,
         n3579, n3580, n3581, n3582, n3583, n3584, n3585, n3586, n3587, n3588,
         n3589, n3590, n3591, n3592, n3593, n3594, n3595, n3596, n3597, n3598,
         n3599, n3600, n3601, n3602, n3603, n3604, n3605, n3606, n3607, n3608,
         n3609, n3610, n3611, n3612, n3613, n3614, n3615, n3616, n3617, n3618,
         n3619, n3620, n3621, n3622, n3623, n3624, n3625, n3626, n3627, n3628,
         n3629, n3630, n3631, n3632, n3633, n3634, n3635, n3636, n3637, n3638,
         n3639, n3640, n3641, n3642, n3643, n3644, n3645, n3646, n3647, n3648,
         n3649, n3650, n3651, n3652, n3653, n3654, n3655, n3656, n3657, n3658,
         n3659, n3660, n3661, n3662, n3663, n3664, n3665, n3666, n3667, n3668,
         n3669, n3670, n3671, n3672, n3673, n3674, n3675, n3676, n3677, n3678,
         n3679, n3680, n3681, n3682, n3683, n3684, n3685, n3686, n3687, n3688,
         n3689, n3690, n3691, n3692, n3693, n3694, n3695, n3696, n3697, n3698,
         n3699, n3700, n3701, n3702, n3703, n3704, n3705, n3706, n3707, n3708,
         n3709, n3710, n3711, n3712, n3713, n3714, n3715, n3716, n3717, n3718,
         n3719, n3720, n3721, n3722, n3723, n3724, n3725, n3726, n3727, n3728,
         n3729, n3730, n3731, n3732, n3733, n3734, n3735, n3736, n3737, n3738,
         n3739, n3740, n3741, n3742, n3743, n3744, n3745, n3746, n3747, n3748,
         n3749, n3750, n3751, n3752, n3753, n3754, n3755, n3756, n3757, n3758,
         n3759, n3760, n3761, n3762, n3763, n3764, n3765, n3766, n3767, n3768,
         n3769, n3770, n3771, n3772, n3773, n3774, n3775, n3776, n3777, n3778,
         n3779, n3780, n3781, n3782, n3783, n3784, n3785, n3786, n3787, n3788,
         n3789, n3790, n3791, n3792, n3793, n3794, n3795, n3796, n3797, n3798,
         n3799, n3800, n3801, n3802, n3803, n3804, n3805, n3806, n3807, n3808,
         n3809, n3810, n3811, n3812, n3813, n3814, n3815, n3816, n3817, n3818,
         n3819, n3820, n3821, n3822, n3823, n3824, n3825, n3826, n3827, n3828,
         n3829, n3830, n3831, n3832, n3833, n3834, n3835, n3836, n3837, n3838,
         n3839, n3840, n3841, n3842, n3843, n3844, n3845, n3846, n3847, n3848,
         n3849, n3850, n3851, n3852, n3853, n3854, n3855, n3856, n3857, n3858,
         n3859, n3860, n3861, n3862, n3863, n3864, n3865, n3866, n3867, n3868,
         n3869, n3870, n3871, n3872, n3873, n3874, n3875, n3876, n3877, n3878,
         n3879, n3880, n3881, n3882, n3883, n3884, n3885, n3886, n3887, n3888,
         n3889, n3890, n3891, n3892, n3893, n3894, n3895, n3896, n3897, n3898,
         n3899, n3900, n3901, n3902, n3903, n3904, n3905, n3906, n3907, n3908,
         n3909, n3910, n3911, n3912, n3913, n3914, n3915, n3916, n3917, n3918,
         n3919, n3920, n3921, n3922, n3923, n3924, n3925, n3926, n3927, n3928,
         n3929, n3930, n3931, n3932, n3933, n3934, n3935, n3936, n3937, n3938,
         n3939, n3940, n3941, n3942, n3943, n3944, n3945, n3946, n3947, n3948,
         n3949, n3950, n3951, n3952, n3953, n3954, n3955, n3956, n3957, n3958,
         n3959, n3960, n3961, n3962, n3963, n3964, n3965, n3966, n3967, n3968,
         n3969, n3970, n3971, n3972, n3973, n3974, n3975, n3976, n3977, n3978,
         n3979, n3980, n3981, n3982, n3983, n3984, n3985, n3986, n3987, n3988,
         n3989, n3990, n3991, n3992, n3993, n3994, n3995, n3996, n3997, n3998,
         n3999, n4000, n4001, n4002, n4003, n4004, n4005, n4006, n4007, n4008,
         n4009, n4010, n4011, n4012, n4013, n4014, n4015, n4016, n4017, n4018,
         n4019, n4020, n4021, n4022, n4023, n4024, n4025, n4026, n4027, n4028,
         n4029, n4030, n4031, n4032, n4033, n4034, n4035, n4036, n4037, n4038,
         n4039, n4040, n4041, n4042, n4043, n4044, n4045, n4046, n4047, n4048,
         n4049, n4050, n4051, n4052, n4053, n4054, n4055, n4056, n4057, n4058,
         n4059, n4060, n4061, n4062, n4063, n4064, n4065, n4066, n4067, n4068,
         n4069, n4070, n4071, n4072, n4073, n4074, n4075, n4076, n4077, n4078,
         n4079, n4080, n4081, n4082, n4083, n4084, n4085, n4086, n4087, n4088,
         n4089, n4090, n4091, n4092, n4093, n4094, n4095, n4096, n4097, n4098,
         n4099, n4100, n4101, n4102, n4103, n4104, n4105, n4106, n4107, n4108,
         n4109, n4110, n4111, n4112, n4113, n4114, n4115, n4116, n4117, n4118,
         n4119, n4120, n4121, n4122, n4123, n4124, n4125, n4126, n4127, n4128,
         n4129, n4130, n4131, n4132, n4133, n4134, n4135, n4136, n4137, n4138,
         n4139, n4140, n4141, n4142, n4143, n4144, n4145, n4146, n4147, n4148,
         n4149, n4150, n4151, n4152, n4153, n4154, n4155, n4156, n4157, n4158,
         n4159, n4160, n4161, n4162, n4163, n4164, n4165, n4166, n4167, n4168,
         n4169, n4170, n4171, n4172, n4173, n4174, n4175, n4176, n4177, n4178,
         n4179, n4180, n4181, n4182, n4183, n4184, n4185, n4186, n4187, n4188,
         n4189, n4190, n4191, n4192, n4193, n4194, n4195, n4196, n4197, n4198,
         n4199, n4200, n4201, n4202, n4203, n4204, n4205, n4206, n4207, n4208,
         n4209, n4210, n4211, n4212, n4213, n4214, n4215, n4216, n4217, n4218,
         n4219, n4220, n4221, n4222, n4223, n4224, n4225, n4226, n4227, n4228,
         n4229, n4230, n4231, n4232, n4233, n4234, n4235, n4236, n4237, n4238,
         n4239, n4240, n4241, n4242, n4243, n4244, n4245, n4246, n4247, n4248,
         n4249, n4250, n4251, n4252, n4253, n4254, n4255, n4256, n4257, n4258,
         n4259, n4260, n4261, n4262, n4263, n4264, n4265, n4266, n4267, n4268,
         n4269, n4270, n4271, n4272, n4273, n4274, n4275, n4276, n4277, n4278,
         n4279, n4280, n4281, n4282, n4283, n4284, n4285, n4286, n4287, n4288,
         n4289, n4290, n4291, n4292, n4293, n4294, n4295, n4296, n4297, n4298,
         n4299, n4300, n4301, n4302, n4303, n4304, n4305, n4306, n4307, n4308,
         n4309, n4310, n4311, n4312, n4313, n4314, n4315, n4316, n4317, n4318,
         n4319, n4320, n4321, n4322, n4323, n4324, n4325, n4326, n4327, n4328,
         n4329, n4330, n4331, n4332, n4333, n4334, n4335, n4336, n4337, n4338,
         n4339, n4340, n4341, n4342, n4343, n4344, n4345, n4346, n4347, n4348,
         n4349, n4350, n4351, n4352, n4353, n4354, n4355, n4356, n4357, n4358,
         n4359, n4360, n4361, n4362, n4363, n4364, n4365, n4366, n4367, n4368,
         n4369, n4370, n4371, n4372, n4373, n4374, n4375, n4376, n4377, n4378,
         n4379, n4380, n4381, n4382, n4383, n4384, n4385, n4386, n4387, n4388,
         n4389, n4390, n4391, n4392, n4393, n4394, n4395, n4396, n4397, n4398,
         n4399, n4400, n4401, n4402, n4403, n4404, n4405, n4406, n4407, n4408,
         n4409, n4410, n4411, n4412, n4413, n4414, n4415, n4416, n4417, n4418,
         n4419, n4420, n4421, n4422, n4423, n4424, n4425, n4426, n4427, n4428,
         n4429, n4430, n4431, n4432, n4433, n4434, n4435, n4436, n4437, n4438,
         n4439, n4440, n4441, n4442, n4443, n4444, n4445, n4446, n4447, n4448,
         n4449, n4450, n4451, n4452, n4453, n4454, n4455, n4456, n4457, n4458,
         n4459, n4460, n4461, n4462, n4463, n4464, n4465, n4466, n4467, n4468,
         n4469, n4470, n4471, n4472, n4473, n4474, n4475, n4476, n4477, n4478,
         n4479, n4480, n4481, n4482, n4483, n4484, n4485, n4486, n4487, n4488,
         n4489, n4490, n4491, n4492, n4493, n4494, n4495, n4496, n4497, n4498,
         n4499, n4500, n4501, n4502, n4503, n4504, n4505, n4506, n4507, n4508,
         n4509, n4510, n4511, n4512, n4513, n4514, n4515, n4516, n4517, n4518,
         n4519, n4520, n4521, n4522, n4523, n4524, n4525, n4526, n4527, n4528,
         n4529, n4530, n4531, n4532, n4533, n4534, n4535, n4536, n4537, n4538,
         n4539, n4540, n4541, n4542, n4543, n4544, n4545, n4546, n4547, n4548,
         n4549, n4550, n4551, n4552, n4553, n4554, n4555, n4556, n4557, n4558,
         n4559, n4560, n4561, n4562, n4563, n4564, n4565, n4566, n4567, n4568,
         n4569, n4570, n4571, n4572, n4573, n4574, n4575, n4576, n4577, n4578,
         n4579, n4580, n4581, n4582, n4583, n4584, n4585, n4586, n4587, n4588,
         n4589, n4590, n4591, n4592, n4593, n4594, n4595, n4596, n4597, n4598,
         n4599, n4600, n4601, n4602, n4603, n4604, n4605, n4606, n4607, n4608,
         n4609, n4610, n4611, n4612, n4613, n4614, n4615, n4616, n4617, n4618,
         n4619, n4620, n4621, n4622, n4623, n4624, n4625, n4626, n4627, n4628,
         n4629, n4630, n4631, n4632, n4633, n4634, n4635, n4636, n4637, n4638,
         n4639, n4640, n4641, n4642, n4643, n4644, n4645, n4646, n4647, n4648,
         n4649, n4650, n4651, n4652, n4653, n4654, n4655, n4656, n4657, n4658,
         \add_959/carry[5] , \add_959/carry[4] , \add_959/carry[3] ,
         \add_959/carry[2] , n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12,
         n13, n14, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25, n26,
         n27, n28, n29, n30, n31, n32, n33, n34, n35, n36, n37, n38, n39, n40,
         n41, n42, n43, n44, n45, n46, n47, n48, n49, n50, n51, n52, n53, n54,
         n55, n56, n57, n58, n59, n60, n61, n62, n63, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n114, n115, n116, n117, n118, n119, n120,
         n121, n122, n123, n124, n125, n126, n127, n128, n129, n130, n131,
         n132, n133, n134, n135, n136, n137, n138, n139, n140, n141, n142,
         n143, n144, n145, n146, n147, n148, n149, n150, n151, n152, n153,
         n154, n155, n156, n157, n158, n159, n160, n161, n162, n163, n164,
         n165, n166, n167, n168, n169, n170, n171, n172, n173, n174, n175,
         n176, n177, n178, n179, n180, n181, n182, n183, n184, n185, n186,
         n187, n188, n189, n190, n191, n192, n193, n194, n195, n196, n197,
         n198, n199, n200, n201, n202, n203, n204, n205, n206, n207, n208,
         n209, n210, n211, n212, n213, n214, n215, n216, n217, n218, n219,
         n220, n221, n222, n223, n224, n225, n227, n228, n229, n230, n231,
         n232, n233, n234, n235, n236, n237, n238, n239, n240, n241, n242,
         n243, n244, n245, n246, n247, n248, n249, n250, n251, n252, n253,
         n254, n255, n256, n257, n258, n259, n260, n261, n262, n263, n264,
         n265, n266, n267, n268, n269, n270, n271, n272, n273, n274, n275,
         n276, n277, n278, n279, n280, n281, n282, n283, n284, n285, n286,
         n287, n288, n289, n290, n291, n292, n293, n294, n295, n296, n297,
         n298, n299, n300, n301, n302, n303, n304, n305, n306, n307, n308,
         n309, n310, n311, n312, n313, n314, n315, n316, n317, n318, n319,
         n320, n321, n322, n323, n324, n325, n326, n327, n328, n329, n330,
         n331, n332, n333, n334, n335, n336, n337, n339, n340, n341, n342,
         n343, n344, n345, n346, n347, n348, n349, n350, n351, n352, n353,
         n354, n355, n356, n357, n358, n359, n360, n361, n362, n363, n364,
         n365, n366, n367, n368, n369, n370, n371, n372, n373, n374, n375,
         n376, n377, n378, n379, n380, n381, n382, n383, n384, n385, n386,
         n387, n388, n389, n390, n391, n392, n393, n394, n395, n396, n397,
         n398, n399, n400, n401, n402, n403, n404, n405, n406, n407, n408,
         n409, n410, n411, n412, n413, n414, n415, n416, n417, n418, n419,
         n420, n421, n422, n423, n424, n425, n426, n427, n428, n429, n430,
         n431, n432, n433, n434, n435, n436, n437, n438, n439, n440, n441,
         n442, n443, n444, n445, n446, n447, n448, n449, n450, n451, n452,
         n453, n454, n455, n456, n457, n458, n459, n460, n461, n462, n463,
         n464, n465, n466, n467, n468, n469, n470, n471, n472, n473, n474,
         n475, n476, n477, n478, n479, n480, n481, n482, n483, n484, n485,
         n486, n487, n488, n489, n490, n491, n492, n493, n494, n495, n496,
         n497, n498, n499, n500, n501, n502, n503, n504, n505, n506, n507,
         n508, n509, n510, n511, n512, n513, n514, n515, n516, n517, n518,
         n519, n520, n521, n522, n523, n524, n525, n526, n527, n528, n529,
         n530, n531, n532, n533, n534, n535, n536, n537, n538, n539, n540,
         n541, n542, n543, n544, n545, n546, n547, n548, n549, n550, n551,
         n552, n553, n554, n555, n556, n557, n558, n559, n560, n561, n562,
         n563, n564, n565, n566, n567, n568, n569, n570, n571, n572, n573,
         n574, n575, n576, n577, n578, n579, n580, n581, n582, n583, n584,
         n585, n586, n587, n588, n589, n590, n591, n592, n593, n594, n595,
         n596, n597, n598, n599, n600, n601, n602, n603, n604, n605, n606,
         n607, n608, n609, n610, n611, n612, n613, n614, n615, n616, n617,
         n618, n619, n620, n621, n622, n623, n624, n625, n626, n627, n628,
         n629, n630, n631, n632, n633, n634, n635, n636, n637, n638, n639,
         n640, n641, n642, n643, n644, n645, n646, n647, n648, n649, n650,
         n651, n652, n653, n654, n655, n656, n657, n658, n659, n660, n661,
         n662, n663, n664, n665, n666, n667, n668, n669, n670, n671, n672,
         n673, n674, n675, n676, n677, n678, n679, n680, n681, n682, n683,
         n684, n685, n686, n687, n688, n689, n690, n691, n692, n693, n694,
         n695, n696, n697, n698, n699, n700, n701, n702, n703, n704, n705,
         n706, n707, n708, n709, n710, n711, n712, n4659, n4660, n4661, n4662,
         n4663, n4664, n4665, n4666, n4667, n4668, n4669, n4670, n4671, n4672,
         n4673, n4674, n4675, n4676, n4677, n4678, n4679, n4680, n4681, n4682,
         n4683, n4684, n4685, n4686, n4687, n4688, n4689, n4690, n4691, n4692,
         n4693, n4694, n4695, n4696, n4697, n4698, n4699, n4700, n4701, n4702,
         n4703, n4704, n4705, n4706, n4707, n4708, n4709, n4710, n4711, n4712,
         n4713, n4714, n4715, n4716, n4717, n4718, n4719, n4720, n4721, n4722,
         n4723, n4724, n4725, n4726, n4727, n4728, n4729, n4730, n4731, n4732,
         n4733, n4734, n4735, n4736, n4737, n4738, n4739, n4740, n4741, n4742,
         n4743, n4744, n4745, n4746, n4747, n4748, n4749, n4750, n4751, n4752,
         n4753, n4754, n4755, n4756, n4757, n4758, n4759, n4760, n4761, n4762,
         n4763, n4764, n4765, n4766, n4767, n4768, n4769, n4770, n4771, n4772,
         n4773, n4774, n4775, n4776, n4777, n4778, n4779, n4780, n4781, n4782,
         n4783, n4784, n4785, n4786, n4787, n4788, n4789, n4790, n4791, n4792,
         n4793, n4794, n4795, n4796, n4797, n4798, n4799, n4800, n4801, n4802,
         n4803, n4804, n4805, n4806, n4807, n4808, n4809, n4810, n4811, n4812,
         n4813, n4814, n4815, n4816, n4817, n4818, n4819, n4820, n4821, n4822,
         n4823, n4824, n4825, n4826, n4827, n4828, n4829, n4830, n4831, n4832,
         n4833, n4834, n4835, n4836, n4837, n4838, n4839, n4840, n4841, n4842,
         n4843, n4844, n4845, n4846, n4847, n4848, n4849, n4850, n4851, n4852,
         n4853, n4854, n4855, n4856, n4857, n4858, n4859, n4860, n4861, n4862,
         n4863, n4864, n4865, n4866, n4867, n4868, n4869, n4870, n4871, n4872,
         n4873, n4874, n4875, n4876, n4877, n4878, n4879, n4880, n4881, n4882,
         n4883, n4884, n4885, n4886, n4887, n4888, n4889, n4890, n4891, n4892,
         n4893, n4894, n4895, n4896, n4897, n4898, n4899, n4900, n4901, n4902,
         n4903, n4904, n4905, n4906, n4907, n4908, n4909, n4910, n4911, n4912,
         n4913, n4914, n4915, n4916, n4917, n4918, n4919, n4920, n4921, n4922,
         n4923, n4924, n4925, n4926, n4927, n4928, n4929, n4930, n4931, n4932,
         n4933, n4934, n4935, n4936, n4937, n4938, n4939, n4940, n4941, n4942,
         n4943, n4944, n4945, n4946, n4947, n4948, n4949, n4950, n4951, n4952,
         n4953, n4954, n4955, n4956, n4957, n4958, n4959, n4960, n4961, n4962,
         n4963, n4964, n4965, n4966, n4967, n4968, n4969, n4970, n4971, n4972,
         n4973, n4974, n4975, n4976, n4977, n4978, n4979, n4980, n4981, n4982,
         n4983, n4984, n4985, n4986, n4987, n4988, n4989, n4990, n4991, n4992,
         n4993, n4994, n4995, n4996, n4997, n4998, n4999, n5000, n5001, n5002,
         n5003, n5004, n5005, n5006, n5007, n5008, n5009, n5010, n5011, n5012,
         n5013, n5014, n5015, n5016, n5017, n5018, n5019, n5020, n5021, n5022,
         n5023, n5024, n5025, n5026, n5027, n5028, n5029, n5030, n5031, n5032,
         n5033, n5034, n5035, n5036, n5037, n5038, n5039, n5040, n5041, n5042,
         n5043, n5044, n5045, n5046, n5047, n5048, n5049, n5050, n5051, n5052,
         n5053, n5054, n5055, n5056, n5057, n5058, n5059, n5060, n5061, n5062,
         n5063, n5064, n5065, n5066, n5067, n5068, n5069, n5070, n5071, n5072,
         n5073, n5074, n5075, n5076, n5077, n5078, n5079, n5080, n5081, n5082,
         n5083, n5084, n5085, n5086, n5087, n5088, n5089, n5090, n5091, n5092,
         n5093, n5094, n5095, n5096, n5097, n5098, n5099, n5100, n5101, n5102,
         n5103, n5104, n5105, n5106, n5107, n5108, n5109, n5110, n5111, n5112,
         n5113, n5114, n5115, n5116, n5117, n5118, n5119, n5120, n5121, n5122,
         n5123, n5124, n5125, n5126, n5127, n5128, n5129, n5130, n5131, n5132,
         n5133, n5134, n5135, n5136, n5137, n5138, n5139, n5140, n5141, n5142,
         n5143, n5144, n5145, n5146, n5147, n5148, n5149, n5150, n5151, n5152,
         n5153, n5154, n5155, n5156, n5157, n5158, n5159, n5160, n5161, n5162,
         n5163, n5164, n5165, n5166, n5167, n5168, n5169, n5170, n5171, n5172,
         n5173, n5174, n5175, n5176, n5177, n5178, n5179, n5180, n5181, n5182,
         n5183, n5184, n5185, n5186, n5187, n5188, n5189, n5190, n5191, n5192,
         n5193, n5194, n5195, n5196, n5197, n5198, n5199, n5200, n5201, n5202,
         n5203, n5204, n5205, n5206, n5207, n5208, n5209, n5210, n5211, n5212,
         n5213, n5214, n5215, n5216, n5217, n5218, n5219, n5220, n5221, n5222,
         n5223, n5224, n5225, n5226, n5227, n5228, n5229, n5230, n5231, n5232,
         n5233, n5234, n5235, n5236, n5237, n5238, n5239, n5240, n5241, n5242,
         n5243, n5244, n5245, n5246, n5247, n5248, n5249, n5250, n5251, n5252,
         n5253, n5254, n5255, n5256, n5257, n5258, n5259, n5260, n5261, n5262,
         n5263, n5264, n5265, n5266, n5267, n5268, n5269, n5270, n5271, n5272,
         n5273, n5274, n5275, n5276, n5277, n5278, n5279, n5280, n5281, n5282,
         n5283, n5284, n5285, n5286, n5287, n5288, n5289, n5290, n5291, n5292,
         n5293, n5294, n5295, n5296, n5297, n5298, n5299, n5300, n5301, n5302,
         n5303, n5304, n5305, n5306, n5307, n5308, n5309, n5310, n5311, n5312,
         n5313, n5314, n5315, n5316, n5317, n5318, n5319, n5320, n5321, n5322,
         n5323, n5324, n5325, n5326, n5327, n5328, n5329, n5330, n5331, n5332,
         n5333, n5334, n5335, n5336, n5337, n5338, n5339, n5340, n5341, n5342,
         n5343, n5344, n5345, n5346, n5347, n5348, n5349, n5350, n5351, n5352,
         n5353, n5354, n5355, n5356, n5357, n5358, n5359, n5360, n5361, n5362,
         n5363, n5364, n5365, n5366, n5367, n5368, n5369, n5370, n5371, n5372,
         n5373, n5374, n5375, n5376, n5377, n5378, n5379, n5380, n5381, n5382,
         n5383, n5384, n5385, n5386, n5387, n5388, n5389, n5390, n5391, n5392,
         n5393, n5394, n5395, n5396, n5397, n5398, n5399, n5400, n5401, n5402,
         n5403, n5404, n5405, n5406, n5407, n5408, n5409, n5410, n5411, n5412,
         n5413, n5414, n5415, n5416, n5417, n5418, n5419, n5420, n5421, n5422,
         n5423, n5424, n5425, n5426, n5427, n5428, n5429, n5430, n5431, n5432,
         n5433, n5434, n5435, n5436, n5437, n5438, n5439, n5440, n5441, n5442,
         n5443, n5444, n5445, n5446, n5447, n5448, n5449, n5450, n5451, n5452,
         n5453, n5454, n5455, n5456, n5457, n5458, n5459, n5460, n5461, n5462,
         n5463, n5464, n5465, n5466, n5467, n5468, n5469, n5470, n5471, n5472,
         n5473, n5474, n5475, n5476, n5477, n5478, n5479, n5480, n5481, n5482,
         n5483, n5484, n5485, n5486, n5487, n5488, n5489, n5490, n5491, n5492,
         n5493, n5494, n5495, n5496, n5497, n5498, n5499, n5500, n5501, n5502,
         n5503, n5504, n5505, n5506, n5507, n5508, n5509, n5510, n5511, n5512,
         n5513, n5514, n5515, n5516, n5517, n5518, n5519, n5520, n5521, n5522,
         n5523, n5524, n5525, n5526, n5527, n5528, n5529, n5530, n5531, n5532,
         n5533, n5534, n5535, n5536, n5537, n5538, n5539, n5540, n5541, n5542,
         n5543, n5544, n5545, n5546, n5547, n5548, n5549, n5550, n5551, n5552,
         n5553, n5554, n5555, n5556, n5557, n5558, n5559, n5560, n5561, n5562,
         n5563, n5564, n5565, n5566, n5567, n5568, n5569, n5570, n5571, n5572,
         n5573, n5574, n5575, n5576, n5577, n5578, n5579, n5580, n5581, n5582,
         n5583, n5584, n5585, n5586, n5587, n5588, n5589, n5590, n5591, n5592,
         n5593, n5594, n5595, n5596, n5597, n5598, n5599, n5600, n5601, n5602,
         n5603, n5604, n5605, n5606, n5607, n5608, n5609, n5610, n5611, n5612,
         n5613, n5614, n5615, n5616, n5617, n5618, n5619, n5620, n5621, n5622,
         n5623, n5624, n5625, n5626, n5627, n5628, n5629, n5630, n5631, n5632,
         n5633, n5634, n5635, n5636, n5637, n5638, n5639, n5640, n5641, n5642,
         n5643, n5644, n5645, n5646, n5647, n5648, n5649, n5650, n5651, n5652,
         n5653, n5654, n5655, n5656, n5657, n5658, n5659, n5660, n5661, n5662,
         n5663, n5664, n5665, n5666, n5667, n5668, n5669, n5670, n5671, n5672,
         n5673, n5674, n5675, n5676, n5677, n5678, n5679, n5680, n5681, n5682,
         n5683, n5684, n5685, n5686, n5687, n5688, n5689, n5690, n5691, n5692,
         n5693, n5694, n5695, n5696, n5697, n5698, n5699, n5700, n5701, n5702,
         n5703, n5704, n5705, n5706, n5707, n5708, n5709, n5710, n5711, n5712,
         n5713, n5714, n5715, n5716, n5717, n5718, n5719, n5720, n5721, n5722,
         n5723, n5724, n5725, n5726, n5727, n5728, n5729, n5730, n5731, n5732,
         n5733, n5734, n5735, n5736, n5737, n5738, n5739, n5740, n5741, n5742,
         n5743, n5744, n5745, n5746, n5747, n5748, n5749, n5750, n5751, n5752,
         n5753, n5754, n5755, n5756, n5757, n5758, n5759, n5760, n5761, n5762,
         n5763, n5764, n5765, n5766, n5767, n5768, n5769, n5770;
  wire   [3:0] wbbd_state;
  wire   [7:0] odata;
  wire   [7:0] wbbd_addr;
  wire   [7:0] wbbd_data;
  wire   [7:0] iaddr;
  wire   [1:0] xfer_state;
  wire   [4:0] pad_count_1;
  wire   [5:0] pad_count_2;
  wire   [3:0] xfer_count;
  tri   wb_clk_i;
  tri   [37:0] mgmt_gpio_in;
  tri   pad_flash_csb;
  tri   pad_flash_csb_oeb;
  tri   pad_flash_clk;
  tri   pad_flash_clk_oeb;
  tri   pad_flash_io0_oeb;
  tri   pad_flash_io1_oeb;
  tri   pad_flash_io0_ieb;
  tri   pad_flash_io1_ieb;
  tri   pad_flash_io0_do;
  tri   spimemio_flash_io1_do;
  tri   pad_flash_io0_di;
  tri   pad_flash_io1_di;
  tri   [7:0] idata;
  wire   SYNOPSYS_UNCONNECTED__0, SYNOPSYS_UNCONNECTED__1, 
        SYNOPSYS_UNCONNECTED__2, SYNOPSYS_UNCONNECTED__3, 
        SYNOPSYS_UNCONNECTED__4, SYNOPSYS_UNCONNECTED__5, 
        SYNOPSYS_UNCONNECTED__6, SYNOPSYS_UNCONNECTED__7, 
        SYNOPSYS_UNCONNECTED__8, SYNOPSYS_UNCONNECTED__9, 
        SYNOPSYS_UNCONNECTED__10, SYNOPSYS_UNCONNECTED__11, 
        SYNOPSYS_UNCONNECTED__12, SYNOPSYS_UNCONNECTED__13, 
        SYNOPSYS_UNCONNECTED__14, SYNOPSYS_UNCONNECTED__15, 
        SYNOPSYS_UNCONNECTED__16, SYNOPSYS_UNCONNECTED__17, 
        SYNOPSYS_UNCONNECTED__18, SYNOPSYS_UNCONNECTED__19, 
        SYNOPSYS_UNCONNECTED__20, SYNOPSYS_UNCONNECTED__21, 
        SYNOPSYS_UNCONNECTED__22, SYNOPSYS_UNCONNECTED__23, 
        SYNOPSYS_UNCONNECTED__24, SYNOPSYS_UNCONNECTED__25, 
        SYNOPSYS_UNCONNECTED__26, SYNOPSYS_UNCONNECTED__27, 
        SYNOPSYS_UNCONNECTED__28, SYNOPSYS_UNCONNECTED__29, 
        SYNOPSYS_UNCONNECTED__30, SYNOPSYS_UNCONNECTED__31, 
        SYNOPSYS_UNCONNECTED__32, SYNOPSYS_UNCONNECTED__33, 
        SYNOPSYS_UNCONNECTED__34, SYNOPSYS_UNCONNECTED__35;
  assign spimemio_flash_io3_di = mgmt_gpio_in[37];
  assign spimemio_flash_io2_di = mgmt_gpio_in[36];
  assign pad_flash_io1_do = spimemio_flash_io1_do;

  dfcrq1 serial_resetn_pre_reg ( .D(1'b1), .CP(n181), .CDN(n14), .Q(
        serial_resetn_pre) );
  dfcrq1 irq_1_inputsrc_reg ( .D(n4658), .CP(n284), .CDN(n162), .Q(
        irq_1_inputsrc) );
  dfcrq1 \gpio_configure_reg[3][3]  ( .D(n4657), .CP(n285), .CDN(n168), .Q(
        \gpio_configure[3][3] ) );
  dfcrq1 \wbbd_state_reg[3]  ( .D(n4656), .CP(n180), .CDN(n186), .Q(
        wbbd_state[3]) );
  dfcrq1 \wbbd_state_reg[1]  ( .D(n4654), .CP(n181), .CDN(n185), .Q(
        wbbd_state[1]) );
  dfcrq1 \wbbd_state_reg[0]  ( .D(n4655), .CP(n182), .CDN(n185), .Q(
        wbbd_state[0]) );
  dfcrq1 \wbbd_state_reg[2]  ( .D(n4653), .CP(n183), .CDN(n185), .Q(
        wbbd_state[2]) );
  dfcrq1 \wbbd_data_reg[7]  ( .D(n4635), .CP(n183), .CDN(n186), .Q(
        wbbd_data[7]) );
  dfcrq1 \wbbd_data_reg[6]  ( .D(n4636), .CP(n183), .CDN(n185), .Q(
        wbbd_data[6]) );
  dfcrq1 \wbbd_data_reg[5]  ( .D(n4637), .CP(n180), .CDN(n185), .Q(
        wbbd_data[5]) );
  dfcrq1 \wbbd_data_reg[4]  ( .D(n4638), .CP(n182), .CDN(n185), .Q(
        wbbd_data[4]) );
  dfcrq1 \wbbd_data_reg[3]  ( .D(n4639), .CP(n182), .CDN(n185), .Q(
        wbbd_data[3]) );
  dfcrq1 \wbbd_data_reg[2]  ( .D(n4640), .CP(n183), .CDN(n185), .Q(
        wbbd_data[2]) );
  dfcrq1 \wbbd_data_reg[1]  ( .D(n4641), .CP(n180), .CDN(n185), .Q(
        wbbd_data[1]) );
  dfcrq1 \wbbd_data_reg[0]  ( .D(n4642), .CP(n182), .CDN(n186), .Q(
        wbbd_data[0]) );
  dfcrq1 \wbbd_addr_reg[1]  ( .D(n4643), .CP(n180), .CDN(n185), .Q(
        wbbd_addr[1]) );
  dfcrq1 \wbbd_addr_reg[2]  ( .D(n4644), .CP(n180), .CDN(n186), .Q(
        wbbd_addr[2]) );
  dfcrq1 \wbbd_addr_reg[3]  ( .D(n4645), .CP(n183), .CDN(n186), .Q(
        wbbd_addr[3]) );
  dfcrq1 \wbbd_addr_reg[4]  ( .D(n4646), .CP(n183), .CDN(n186), .Q(
        wbbd_addr[4]) );
  dfcrq1 \wbbd_addr_reg[5]  ( .D(n4647), .CP(n182), .CDN(n185), .Q(
        wbbd_addr[5]) );
  dfcrq1 \wbbd_addr_reg[6]  ( .D(n4648), .CP(n181), .CDN(n185), .Q(
        wbbd_addr[6]) );
  dfcrn1 wbbd_write_reg ( .D(n4634), .CP(n181), .CDN(n185), .QN(n752) );
  dfcrn1 \wbbd_addr_reg[0]  ( .D(n4649), .CP(n180), .CDN(n186), .QN(n751) );
  dfcrq1 wbbd_busy_reg ( .D(n4651), .CP(n181), .CDN(n185), .Q(wbbd_busy) );
  dfcrn1 wbbd_sck_reg ( .D(n4652), .CP(n181), .CDN(n186), .QN(n3904) );
  dfcrn1 wb_ack_o_reg ( .D(n4650), .CP(n183), .CDN(n185), .QN(n750) );
  dfcrq1 irq_2_inputsrc_reg ( .D(n4601), .CP(n284), .CDN(n170), .Q(
        irq_2_inputsrc) );
  dfcrq1 serial_xfer_reg ( .D(n4600), .CP(n274), .CDN(n167), .Q(serial_xfer)
         );
  dfcrn1 \mgmt_gpio_data_reg[35]  ( .D(n4309), .CP(n255), .CDN(n163), .QN(
        n2073) );
  dfcrq1 \mgmt_gpio_data_reg[34]  ( .D(n4308), .CP(n304), .CDN(n174), .Q(
        mgmt_gpio_out[34]) );
  dfcrn1 \mgmt_gpio_data_reg[33]  ( .D(n4307), .CP(n265), .CDN(n172), .QN(
        n2072) );
  dfcrn1 \mgmt_gpio_data_reg[32]  ( .D(n4310), .CP(n263), .CDN(n155), .QN(
        n2074) );
  dfcrq1 \mgmt_gpio_data_reg[27]  ( .D(n4313), .CP(n270), .CDN(n171), .Q(
        mgmt_gpio_out[27]) );
  dfcrq1 \mgmt_gpio_data_reg[26]  ( .D(n4312), .CP(n303), .CDN(n168), .Q(
        mgmt_gpio_out[26]) );
  dfcrq1 \mgmt_gpio_data_reg[25]  ( .D(n4311), .CP(n300), .CDN(n14), .Q(
        mgmt_gpio_out[25]) );
  dfcrq1 \mgmt_gpio_data_reg[24]  ( .D(n4314), .CP(n288), .CDN(n172), .Q(
        mgmt_gpio_out[24]) );
  dfcrq1 serial_bb_enable_reg ( .D(n4599), .CP(n284), .CDN(n174), .Q(N165) );
  dfcrn1 \mgmt_gpio_data_buf_reg[19]  ( .D(n4598), .CP(n259), .CDN(n19), .QN(
        n779) );
  dfcrn1 \mgmt_gpio_data_reg[19]  ( .D(n3947), .CP(n260), .CDN(n172), .QN(n749) );
  dfcrn1 \mgmt_gpio_data_buf_reg[18]  ( .D(n4597), .CP(n259), .CDN(n21), .QN(
        n782) );
  dfcrn1 \mgmt_gpio_data_reg[18]  ( .D(n3948), .CP(n262), .CDN(n160), .QN(n748) );
  dfcrn1 \mgmt_gpio_data_buf_reg[17]  ( .D(n4596), .CP(n264), .CDN(n154), .QN(
        n785) );
  dfcrn1 \mgmt_gpio_data_reg[17]  ( .D(n3949), .CP(n264), .CDN(n155), .QN(n747) );
  dfcrn1 \mgmt_gpio_data_buf_reg[16]  ( .D(n4595), .CP(n259), .CDN(n165), .QN(
        n788) );
  dfcrn1 \mgmt_gpio_data_reg[16]  ( .D(n3950), .CP(n261), .CDN(n152), .QN(n746) );
  dfcrn1 \mgmt_gpio_data_buf_reg[11]  ( .D(n4594), .CP(n258), .CDN(n17), .QN(
        n807) );
  dfcrn1 \mgmt_gpio_data_reg[11]  ( .D(n3955), .CP(n260), .CDN(n169), .QN(n745) );
  dfcrn1 \mgmt_gpio_data_buf_reg[10]  ( .D(n4593), .CP(n258), .CDN(n161), .QN(
        n809) );
  dfcrn1 \mgmt_gpio_data_reg[10]  ( .D(n3956), .CP(n262), .CDN(n17), .QN(n810)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[9]  ( .D(n4592), .CP(n261), .CDN(n15), .QN(
        n811) );
  dfcrn1 \mgmt_gpio_data_reg[9]  ( .D(n3957), .CP(n261), .CDN(n151), .QN(n812)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[8]  ( .D(n4591), .CP(n258), .CDN(n168), .QN(
        n813) );
  dfcrn1 \mgmt_gpio_data_reg[8]  ( .D(n3958), .CP(n263), .CDN(n163), .QN(n814)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[3]  ( .D(n4590), .CP(n257), .CDN(n19), .QN(
        n828) );
  dfcrn1 \mgmt_gpio_data_reg[3]  ( .D(n3963), .CP(n260), .CDN(n152), .QN(n744)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[2]  ( .D(n4589), .CP(n257), .CDN(n21), .QN(
        n830) );
  dfcrn1 \mgmt_gpio_data_reg[2]  ( .D(n3964), .CP(n264), .CDN(n158), .QN(n743)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[1]  ( .D(n4588), .CP(n264), .CDN(n168), .QN(
        n832) );
  dfcrn1 \mgmt_gpio_data_reg[1]  ( .D(n3965), .CP(n264), .CDN(n164), .QN(n742)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[0]  ( .D(n4587), .CP(n257), .CDN(n154), .QN(
        n834) );
  dfcrn1 \mgmt_gpio_data_reg[0]  ( .D(n3966), .CP(n263), .CDN(n158), .QN(n835)
         );
  dfcrq1 serial_bb_load_reg ( .D(n4586), .CP(n269), .CDN(n18), .Q(
        serial_bb_load) );
  dfcrn1 \pwr_ctrl_out_reg[3]  ( .D(n4585), .CP(n256), .CDN(n156), .QN(n741)
         );
  dfcrn1 \pwr_ctrl_out_reg[2]  ( .D(n4584), .CP(n256), .CDN(n173), .QN(n740)
         );
  dfcrn1 \pwr_ctrl_out_reg[1]  ( .D(n4583), .CP(n263), .CDN(n174), .QN(n739)
         );
  dfcrn1 \pwr_ctrl_out_reg[0]  ( .D(n4582), .CP(n256), .CDN(n154), .QN(n738)
         );
  dfcrq1 serial_bb_resetn_reg ( .D(n4581), .CP(n269), .CDN(n20), .Q(
        serial_bb_resetn) );
  dfcrq1 hkspi_disable_reg ( .D(n4580), .CP(n284), .CDN(n174), .Q(
        hkspi_disable) );
  dfprb1 \gpio_configure_reg[37][11]  ( .D(n4240), .CP(n251), .SDN(n162), .QN(
        n955) );
  dfcrn1 \gpio_configure_reg[37][10]  ( .D(n4579), .CP(n258), .CDN(n165), .QN(
        n997) );
  dfcrn1 \gpio_configure_reg[37][9]  ( .D(n4578), .CP(n261), .CDN(n153), .QN(
        n1039) );
  dfcrn1 \gpio_configure_reg[37][8]  ( .D(n4577), .CP(n256), .CDN(n171), .QN(
        n1081) );
  dfcrn1 \gpio_configure_reg[37][3]  ( .D(n4239), .CP(n255), .CDN(n156), .QN(
        n737) );
  dfcrn1 \gpio_configure_reg[37][2]  ( .D(n4576), .CP(n254), .CDN(n173), .QN(
        n736) );
  dfprb1 \gpio_configure_reg[37][1]  ( .D(n4575), .CP(n242), .SDN(n153), .QN(
        n1356) );
  dfprb1 \gpio_configure_reg[37][0]  ( .D(n4574), .CP(n242), .SDN(n14), .QN(
        n1412) );
  dfprb1 \gpio_configure_reg[36][11]  ( .D(n4242), .CP(n249), .SDN(n158), .QN(
        n954) );
  dfcrn1 \gpio_configure_reg[36][10]  ( .D(n4573), .CP(n254), .CDN(n156), .QN(
        n996) );
  dfcrn1 \gpio_configure_reg[36][9]  ( .D(n4572), .CP(n264), .CDN(n159), .QN(
        n1038) );
  dfcrn1 \gpio_configure_reg[36][8]  ( .D(n4571), .CP(n256), .CDN(n153), .QN(
        n1080) );
  dfcrn1 \gpio_configure_reg[36][3]  ( .D(n4241), .CP(n257), .CDN(n167), .QN(
        n735) );
  dfcrn1 \gpio_configure_reg[36][2]  ( .D(n4570), .CP(n257), .CDN(n160), .QN(
        n1313) );
  dfprb1 \gpio_configure_reg[36][1]  ( .D(n4569), .CP(n242), .SDN(n159), .QN(
        n1355) );
  dfprb1 \gpio_configure_reg[36][0]  ( .D(n4568), .CP(n242), .SDN(n170), .QN(
        n1411) );
  dfcrn1 \gpio_configure_reg[35][11]  ( .D(n4244), .CP(n259), .CDN(n159), .QN(
        n956) );
  dfprb1 \gpio_configure_reg[35][10]  ( .D(n4567), .CP(n250), .SDN(n15), .QN(
        n998) );
  dfcrn1 \gpio_configure_reg[35][9]  ( .D(n4566), .CP(n263), .CDN(n168), .QN(
        n1040) );
  dfcrn1 \gpio_configure_reg[35][8]  ( .D(n4565), .CP(n255), .CDN(n14), .QN(
        n1082) );
  dfcrn1 \gpio_configure_reg[35][3]  ( .D(n4243), .CP(n255), .CDN(n164), .QN(
        n734) );
  dfcrn1 \gpio_configure_reg[35][2]  ( .D(n4564), .CP(n254), .CDN(n158), .QN(
        n1315) );
  dfprb1 \gpio_configure_reg[35][1]  ( .D(n4563), .CP(n242), .SDN(n19), .QN(
        n1357) );
  dfprb1 \gpio_configure_reg[35][0]  ( .D(n4562), .CP(n242), .SDN(n157), .QN(
        n1413) );
  dfcrq1 \gpio_configure_reg[34][11]  ( .D(n4246), .CP(n275), .CDN(n151), .Q(
        \gpio_configure[34][11] ) );
  dfprb1 \gpio_configure_reg[34][10]  ( .D(n4561), .CP(n250), .SDN(n165), .Q(
        \gpio_configure[34][10] ), .QN(n2263) );
  dfcrq1 \gpio_configure_reg[34][9]  ( .D(n4560), .CP(n289), .CDN(n15), .Q(
        \gpio_configure[34][9] ) );
  dfcrq1 \gpio_configure_reg[34][8]  ( .D(n4559), .CP(n289), .CDN(n19), .Q(
        \gpio_configure[34][8] ) );
  dfcrq1 \gpio_configure_reg[34][3]  ( .D(n4245), .CP(n303), .CDN(n166), .Q(
        \gpio_configure[34][3] ) );
  dfcrq1 \gpio_configure_reg[34][2]  ( .D(n4558), .CP(n303), .CDN(n20), .Q(
        \gpio_configure[34][2] ) );
  dfprb1 \gpio_configure_reg[34][1]  ( .D(n4557), .CP(n243), .SDN(n173), .Q(
        \gpio_configure[34][1] ), .QN(n2258) );
  dfprb1 \gpio_configure_reg[34][0]  ( .D(n4556), .CP(n242), .SDN(n164), .Q(
        \gpio_configure[34][0] ), .QN(n2257) );
  dfcrq1 \gpio_configure_reg[33][11]  ( .D(n4248), .CP(n299), .CDN(n156), .Q(
        \gpio_configure[33][11] ) );
  dfprb1 \gpio_configure_reg[33][10]  ( .D(n4555), .CP(n248), .SDN(n154), .Q(
        \gpio_configure[33][10] ), .QN(n2255) );
  dfcrq1 \gpio_configure_reg[33][9]  ( .D(n4554), .CP(n289), .CDN(n168), .Q(
        \gpio_configure[33][9] ) );
  dfcrq1 \gpio_configure_reg[33][8]  ( .D(n4553), .CP(n288), .CDN(n21), .Q(
        \gpio_configure[33][8] ) );
  dfcrq1 \gpio_configure_reg[33][3]  ( .D(n4247), .CP(n275), .CDN(n21), .Q(
        \gpio_configure[33][3] ) );
  dfcrq1 \gpio_configure_reg[33][2]  ( .D(n4552), .CP(n275), .CDN(n19), .Q(
        \gpio_configure[33][2] ) );
  dfprb1 \gpio_configure_reg[33][1]  ( .D(n4551), .CP(n243), .SDN(n154), .Q(
        \gpio_configure[33][1] ), .QN(n2250) );
  dfprb1 \gpio_configure_reg[33][0]  ( .D(n4550), .CP(n242), .SDN(n159), .Q(
        \gpio_configure[33][0] ), .QN(n2249) );
  dfcrn1 \gpio_configure_reg[32][11]  ( .D(n4250), .CP(n254), .CDN(n152), .QN(
        n959) );
  dfprb1 \gpio_configure_reg[32][10]  ( .D(n4549), .CP(n249), .SDN(n16), .QN(
        n1001) );
  dfcrn1 \gpio_configure_reg[32][9]  ( .D(n4548), .CP(n263), .CDN(n174), .QN(
        n1043) );
  dfcrn1 \gpio_configure_reg[32][8]  ( .D(n4547), .CP(n255), .CDN(n168), .QN(
        n1085) );
  dfcrn1 \gpio_configure_reg[32][3]  ( .D(n4249), .CP(n260), .CDN(n166), .QN(
        mgmt_gpio_oeb[32]) );
  dfcrn1 \gpio_configure_reg[32][2]  ( .D(n4546), .CP(n260), .CDN(n173), .QN(
        n1318) );
  dfprb1 \gpio_configure_reg[32][1]  ( .D(n4545), .CP(n243), .SDN(n162), .QN(
        n1360) );
  dfprb1 \gpio_configure_reg[32][0]  ( .D(n4544), .CP(n242), .SDN(n19), .QN(
        n1419) );
  dfcrq1 \gpio_configure_reg[31][11]  ( .D(n4252), .CP(n297), .CDN(n20), .Q(
        \gpio_configure[31][11] ) );
  dfprb1 \gpio_configure_reg[31][10]  ( .D(n4543), .CP(n246), .SDN(n163), .Q(
        \gpio_configure[31][10] ), .QN(n1000) );
  dfcrq1 \gpio_configure_reg[31][9]  ( .D(n4542), .CP(n289), .CDN(n174), .Q(
        \gpio_configure[31][9] ) );
  dfcrq1 \gpio_configure_reg[31][8]  ( .D(n4541), .CP(n288), .CDN(n165), .Q(
        \gpio_configure[31][8] ) );
  dfcrq1 \gpio_configure_reg[31][3]  ( .D(n4251), .CP(n284), .CDN(n163), .Q(
        \gpio_configure[31][3] ) );
  dfcrq1 \gpio_configure_reg[31][2]  ( .D(n4540), .CP(n284), .CDN(n158), .Q(
        \gpio_configure[31][2] ) );
  dfprb1 \gpio_configure_reg[31][1]  ( .D(n4539), .CP(n243), .SDN(n167), .Q(
        \gpio_configure[31][1] ), .QN(n1359) );
  dfprb1 \gpio_configure_reg[31][0]  ( .D(n4538), .CP(n241), .SDN(n174), .Q(
        \gpio_configure[31][0] ), .QN(n1418) );
  dfcrq1 \gpio_configure_reg[30][11]  ( .D(n4254), .CP(n265), .CDN(n151), .Q(
        \gpio_configure[30][11] ) );
  dfprb1 \gpio_configure_reg[30][10]  ( .D(n4537), .CP(n252), .SDN(n167), .Q(
        \gpio_configure[30][10] ), .QN(n1002) );
  dfcrq1 \gpio_configure_reg[30][9]  ( .D(n4536), .CP(n289), .CDN(n154), .Q(
        \gpio_configure[30][9] ) );
  dfcrq1 \gpio_configure_reg[30][8]  ( .D(n4535), .CP(n288), .CDN(n14), .Q(
        \gpio_configure[30][8] ) );
  dfcrq1 \gpio_configure_reg[30][3]  ( .D(n4253), .CP(n297), .CDN(n153), .Q(
        \gpio_configure[30][3] ) );
  dfcrq1 \gpio_configure_reg[30][2]  ( .D(n4534), .CP(n297), .CDN(n173), .Q(
        \gpio_configure[30][2] ) );
  dfprb1 \gpio_configure_reg[30][1]  ( .D(n4533), .CP(n243), .SDN(n20), .Q(
        \gpio_configure[30][1] ), .QN(n1361) );
  dfprb1 \gpio_configure_reg[30][0]  ( .D(n4532), .CP(n241), .SDN(n166), .Q(
        \gpio_configure[30][0] ), .QN(n1420) );
  dfcrq1 \gpio_configure_reg[29][11]  ( .D(n4256), .CP(n302), .CDN(n164), .Q(
        \gpio_configure[29][11] ) );
  dfprb1 \gpio_configure_reg[29][10]  ( .D(n4531), .CP(n249), .SDN(n157), .Q(
        \gpio_configure[29][10] ), .QN(n2241) );
  dfcrq1 \gpio_configure_reg[29][9]  ( .D(n4530), .CP(n289), .CDN(n162), .Q(
        \gpio_configure[29][9] ) );
  dfcrq1 \gpio_configure_reg[29][8]  ( .D(n4529), .CP(n288), .CDN(n169), .Q(
        \gpio_configure[29][8] ) );
  dfcrq1 \gpio_configure_reg[29][3]  ( .D(n4255), .CP(n266), .CDN(n155), .Q(
        \gpio_configure[29][3] ) );
  dfcrq1 \gpio_configure_reg[29][2]  ( .D(n4528), .CP(n269), .CDN(n14), .Q(
        \gpio_configure[29][2] ) );
  dfprb1 \gpio_configure_reg[29][1]  ( .D(n4527), .CP(n243), .SDN(n17), .Q(
        \gpio_configure[29][1] ), .QN(n2237) );
  dfprb1 \gpio_configure_reg[29][0]  ( .D(n4526), .CP(n241), .SDN(n152), .Q(
        \gpio_configure[29][0] ) );
  dfcrq1 \gpio_configure_reg[28][11]  ( .D(n4258), .CP(n282), .CDN(n151), .Q(
        \gpio_configure[28][11] ) );
  dfprb1 \gpio_configure_reg[28][10]  ( .D(n4525), .CP(n248), .SDN(n166), .Q(
        \gpio_configure[28][10] ), .QN(n2235) );
  dfcrq1 \gpio_configure_reg[28][9]  ( .D(n4524), .CP(n289), .CDN(n169), .Q(
        \gpio_configure[28][9] ) );
  dfcrq1 \gpio_configure_reg[28][8]  ( .D(n4523), .CP(n288), .CDN(n172), .Q(
        \gpio_configure[28][8] ) );
  dfcrq1 \gpio_configure_reg[28][3]  ( .D(n4257), .CP(n302), .CDN(n152), .Q(
        \gpio_configure[28][3] ) );
  dfcrq1 \gpio_configure_reg[28][2]  ( .D(n4522), .CP(n302), .CDN(n164), .Q(
        \gpio_configure[28][2] ) );
  dfprb1 \gpio_configure_reg[28][1]  ( .D(n4521), .CP(n243), .SDN(n15), .Q(
        \gpio_configure[28][1] ), .QN(n2230) );
  dfprb1 \gpio_configure_reg[28][0]  ( .D(n4520), .CP(n241), .SDN(n155), .Q(
        \gpio_configure[28][0] ), .QN(n2229) );
  dfcrq1 \gpio_configure_reg[27][11]  ( .D(n4260), .CP(n267), .CDN(n160), .Q(
        \gpio_configure[27][11] ) );
  dfprb1 \gpio_configure_reg[27][10]  ( .D(n4519), .CP(n251), .SDN(n16), .Q(
        \gpio_configure[27][10] ), .QN(n1005) );
  dfcrq1 \gpio_configure_reg[27][9]  ( .D(n4518), .CP(n289), .CDN(n172), .Q(
        \gpio_configure[27][9] ) );
  dfcrq1 \gpio_configure_reg[27][8]  ( .D(n4517), .CP(n288), .CDN(n165), .Q(
        \gpio_configure[27][8] ) );
  dfcrq1 \gpio_configure_reg[27][3]  ( .D(n4259), .CP(n282), .CDN(n154), .Q(
        \gpio_configure[27][3] ) );
  dfcrq1 \gpio_configure_reg[27][2]  ( .D(n4516), .CP(n282), .CDN(n158), .Q(
        \gpio_configure[27][2] ) );
  dfprb1 \gpio_configure_reg[27][1]  ( .D(n4515), .CP(n243), .SDN(n170), .Q(
        \gpio_configure[27][1] ), .QN(n1364) );
  dfprb1 \gpio_configure_reg[27][0]  ( .D(n4514), .CP(n241), .SDN(n158), .Q(
        \gpio_configure[27][0] ), .QN(n1424) );
  dfcrq1 \gpio_configure_reg[26][11]  ( .D(n4262), .CP(n301), .CDN(n153), .Q(
        \gpio_configure[26][11] ) );
  dfprb1 \gpio_configure_reg[26][10]  ( .D(n4513), .CP(n249), .SDN(n15), .Q(
        \gpio_configure[26][10] ), .QN(n1004) );
  dfcrq1 \gpio_configure_reg[26][9]  ( .D(n4512), .CP(n289), .CDN(n17), .Q(
        \gpio_configure[26][9] ) );
  dfcrq1 \gpio_configure_reg[26][8]  ( .D(n4511), .CP(n287), .CDN(n161), .Q(
        \gpio_configure[26][8] ) );
  dfcrq1 \gpio_configure_reg[26][3]  ( .D(n4261), .CP(n268), .CDN(n166), .Q(
        \gpio_configure[26][3] ) );
  dfcrq1 \gpio_configure_reg[26][2]  ( .D(n4510), .CP(n267), .CDN(n21), .Q(
        \gpio_configure[26][2] ) );
  dfprb1 \gpio_configure_reg[26][1]  ( .D(n4509), .CP(n243), .SDN(n157), .Q(
        \gpio_configure[26][1] ), .QN(n1363) );
  dfprb1 \gpio_configure_reg[26][0]  ( .D(n4508), .CP(n241), .SDN(n163), .Q(
        \gpio_configure[26][0] ), .QN(n1423) );
  dfcrq1 \gpio_configure_reg[25][11]  ( .D(n4264), .CP(n271), .CDN(n163), .Q(
        \gpio_configure[25][11] ) );
  dfprb1 \gpio_configure_reg[25][10]  ( .D(n4507), .CP(n254), .SDN(n167), .Q(
        \gpio_configure[25][10] ), .QN(n1006) );
  dfcrq1 \gpio_configure_reg[25][9]  ( .D(n4506), .CP(n290), .CDN(n15), .Q(
        \gpio_configure[25][9] ) );
  dfcrq1 \gpio_configure_reg[25][8]  ( .D(n4505), .CP(n287), .CDN(n169), .Q(
        \gpio_configure[25][8] ) );
  dfcrq1 \gpio_configure_reg[25][3]  ( .D(n4263), .CP(n301), .CDN(n152), .Q(
        \gpio_configure[25][3] ) );
  dfcrq1 \gpio_configure_reg[25][2]  ( .D(n4504), .CP(n301), .CDN(n166), .Q(
        \gpio_configure[25][2] ) );
  dfprb1 \gpio_configure_reg[25][1]  ( .D(n4503), .CP(n244), .SDN(n17), .Q(
        \gpio_configure[25][1] ), .QN(n1365) );
  dfprb1 \gpio_configure_reg[25][0]  ( .D(n4502), .CP(n241), .SDN(n151), .Q(
        \gpio_configure[25][0] ), .QN(n1425) );
  dfcrq1 \gpio_configure_reg[24][11]  ( .D(n4266), .CP(n280), .CDN(n154), .Q(
        \gpio_configure[24][11] ) );
  dfprb1 \gpio_configure_reg[24][10]  ( .D(n4501), .CP(n251), .SDN(n156), .Q(
        \gpio_configure[24][10] ), .QN(n2221) );
  dfcrq1 \gpio_configure_reg[24][9]  ( .D(n4500), .CP(n290), .CDN(n19), .Q(
        \gpio_configure[24][9] ) );
  dfcrq1 \gpio_configure_reg[24][8]  ( .D(n4499), .CP(n287), .CDN(n172), .Q(
        \gpio_configure[24][8] ) );
  dfcrq1 \gpio_configure_reg[24][3]  ( .D(n4265), .CP(n272), .CDN(n157), .Q(
        \gpio_configure[24][3] ) );
  dfcrq1 \gpio_configure_reg[24][2]  ( .D(n4498), .CP(n272), .CDN(n170), .Q(
        \gpio_configure[24][2] ) );
  dfprb1 \gpio_configure_reg[24][1]  ( .D(n4497), .CP(n244), .SDN(n15), .Q(
        \gpio_configure[24][1] ), .QN(n2216) );
  dfprb1 \gpio_configure_reg[24][0]  ( .D(n4496), .CP(n241), .SDN(n18), .Q(
        \gpio_configure[24][0] ), .QN(n2215) );
  dfcrq1 \gpio_configure_reg[23][11]  ( .D(n4268), .CP(n270), .CDN(n152), .Q(
        \gpio_configure[23][11] ) );
  dfprb1 \gpio_configure_reg[23][10]  ( .D(n4495), .CP(n251), .SDN(n17), .Q(
        \gpio_configure[23][10] ), .QN(n2213) );
  dfcrq1 \gpio_configure_reg[23][9]  ( .D(n4494), .CP(n290), .CDN(n21), .Q(
        \gpio_configure[23][9] ) );
  dfcrq1 \gpio_configure_reg[23][8]  ( .D(n4493), .CP(n287), .CDN(n16), .Q(
        \gpio_configure[23][8] ) );
  dfcrq1 \gpio_configure_reg[23][3]  ( .D(n4267), .CP(n279), .CDN(n21), .Q(
        \gpio_configure[23][3] ) );
  dfcrq1 \gpio_configure_reg[23][2]  ( .D(n4492), .CP(n279), .CDN(n19), .Q(
        \gpio_configure[23][2] ) );
  dfprb1 \gpio_configure_reg[23][1]  ( .D(n4491), .CP(n244), .SDN(n156), .Q(
        \gpio_configure[23][1] ), .QN(n2208) );
  dfprb1 \gpio_configure_reg[23][0]  ( .D(n4490), .CP(n240), .SDN(n171), .Q(
        \gpio_configure[23][0] ), .QN(n2207) );
  dfcrq1 \gpio_configure_reg[22][11]  ( .D(n4270), .CP(n278), .CDN(n16), .Q(
        \gpio_configure[22][11] ) );
  dfprb1 \gpio_configure_reg[22][10]  ( .D(n4489), .CP(n250), .SDN(n160), .Q(
        \gpio_configure[22][10] ), .QN(n1009) );
  dfcrq1 \gpio_configure_reg[22][9]  ( .D(n4488), .CP(n290), .CDN(n154), .Q(
        \gpio_configure[22][9] ) );
  dfcrq1 \gpio_configure_reg[22][8]  ( .D(n4487), .CP(n287), .CDN(n14), .Q(
        \gpio_configure[22][8] ) );
  dfcrq1 \gpio_configure_reg[22][3]  ( .D(n4269), .CP(n270), .CDN(n155), .Q(
        \gpio_configure[22][3] ) );
  dfcrq1 \gpio_configure_reg[22][2]  ( .D(n4486), .CP(n269), .CDN(n160), .Q(
        \gpio_configure[22][2] ) );
  dfprb1 \gpio_configure_reg[22][1]  ( .D(n4485), .CP(n244), .SDN(n171), .Q(
        \gpio_configure[22][1] ), .QN(n1368) );
  dfprb1 \gpio_configure_reg[22][0]  ( .D(n4484), .CP(n240), .SDN(n164), .Q(
        \gpio_configure[22][0] ), .QN(n1432) );
  dfcrq1 \gpio_configure_reg[21][11]  ( .D(n4272), .CP(n306), .CDN(n151), .Q(
        \gpio_configure[21][11] ) );
  dfprb1 \gpio_configure_reg[21][10]  ( .D(n4483), .CP(n252), .SDN(n154), .Q(
        \gpio_configure[21][10] ), .QN(n1008) );
  dfcrq1 \gpio_configure_reg[21][9]  ( .D(n4482), .CP(n290), .CDN(n159), .Q(
        \gpio_configure[21][9] ) );
  dfcrq1 \gpio_configure_reg[21][8]  ( .D(n4481), .CP(n287), .CDN(n167), .Q(
        \gpio_configure[21][8] ) );
  dfcrq1 \gpio_configure_reg[21][3]  ( .D(n4271), .CP(n277), .CDN(n171), .Q(
        \gpio_configure[21][3] ) );
  dfcrq1 \gpio_configure_reg[21][2]  ( .D(n4480), .CP(n277), .CDN(n155), .Q(
        \gpio_configure[21][2] ) );
  dfprb1 \gpio_configure_reg[21][1]  ( .D(n4479), .CP(n244), .SDN(n163), .Q(
        \gpio_configure[21][1] ), .QN(n1367) );
  dfprb1 \gpio_configure_reg[21][0]  ( .D(n4478), .CP(n240), .SDN(n160), .Q(
        \gpio_configure[21][0] ), .QN(n1431) );
  dfcrq1 \gpio_configure_reg[20][11]  ( .D(n4274), .CP(n280), .CDN(n16), .Q(
        \gpio_configure[20][11] ) );
  dfprb1 \gpio_configure_reg[20][10]  ( .D(n4477), .CP(n250), .SDN(n155), .Q(
        \gpio_configure[20][10] ), .QN(n2201) );
  dfcrq1 \gpio_configure_reg[20][9]  ( .D(n4476), .CP(n290), .CDN(n156), .Q(
        \gpio_configure[20][9] ) );
  dfcrq1 \gpio_configure_reg[20][8]  ( .D(n4475), .CP(n286), .CDN(n157), .Q(
        \gpio_configure[20][8] ) );
  dfcrq1 \gpio_configure_reg[20][3]  ( .D(n4273), .CP(n305), .CDN(n153), .Q(
        \gpio_configure[20][3] ) );
  dfcrq1 \gpio_configure_reg[20][2]  ( .D(n4474), .CP(n305), .CDN(n171), .Q(
        \gpio_configure[20][2] ) );
  dfprb1 \gpio_configure_reg[20][1]  ( .D(n4473), .CP(n244), .SDN(n151), .Q(
        \gpio_configure[20][1] ), .QN(n2196) );
  dfprb1 \gpio_configure_reg[20][0]  ( .D(n4472), .CP(n239), .SDN(n18), .Q(
        \gpio_configure[20][0] ), .QN(n2195) );
  dfcrq1 \gpio_configure_reg[19][11]  ( .D(n4276), .CP(n304), .CDN(n151), .Q(
        \gpio_configure[19][11] ) );
  dfprb1 \gpio_configure_reg[19][10]  ( .D(n4471), .CP(n250), .SDN(n17), .Q(
        \gpio_configure[19][10] ), .QN(n2193) );
  dfcrq1 \gpio_configure_reg[19][9]  ( .D(n4470), .CP(n290), .CDN(n173), .Q(
        \gpio_configure[19][9] ) );
  dfcrq1 \gpio_configure_reg[19][8]  ( .D(n4469), .CP(n286), .CDN(n153), .Q(
        \gpio_configure[19][8] ) );
  dfcrq1 \gpio_configure_reg[19][3]  ( .D(n4275), .CP(n281), .CDN(n15), .Q(
        \gpio_configure[19][3] ) );
  dfcrq1 \gpio_configure_reg[19][2]  ( .D(n4468), .CP(n281), .CDN(n17), .Q(
        \gpio_configure[19][2] ) );
  dfprb1 \gpio_configure_reg[19][1]  ( .D(n4467), .CP(n244), .SDN(n169), .Q(
        \gpio_configure[19][1] ), .QN(n2188) );
  dfprb1 \gpio_configure_reg[19][0]  ( .D(n4466), .CP(n239), .SDN(n21), .Q(
        \gpio_configure[19][0] ), .QN(n2187) );
  dfcrq1 \gpio_configure_reg[18][11]  ( .D(n4278), .CP(n276), .CDN(n153), .Q(
        \gpio_configure[18][11] ) );
  dfprb1 \gpio_configure_reg[18][10]  ( .D(n4465), .CP(n252), .SDN(n174), .Q(
        \gpio_configure[18][10] ), .QN(n978) );
  dfcrq1 \gpio_configure_reg[18][9]  ( .D(n4464), .CP(n290), .CDN(n17), .Q(
        \gpio_configure[18][9] ) );
  dfcrq1 \gpio_configure_reg[18][8]  ( .D(n4463), .CP(n286), .CDN(n162), .Q(
        \gpio_configure[18][8] ) );
  dfcrq1 \gpio_configure_reg[18][3]  ( .D(n4277), .CP(n304), .CDN(n164), .Q(
        \gpio_configure[18][3] ) );
  dfcrq1 \gpio_configure_reg[18][2]  ( .D(n4462), .CP(n304), .CDN(n20), .Q(
        \gpio_configure[18][2] ) );
  dfprb1 \gpio_configure_reg[18][1]  ( .D(n4461), .CP(n244), .SDN(n172), .Q(
        \gpio_configure[18][1] ), .QN(n1337) );
  dfprb1 \gpio_configure_reg[18][0]  ( .D(n4460), .CP(n239), .SDN(n153), .Q(
        \gpio_configure[18][0] ), .QN(n1379) );
  dfcrq1 \gpio_configure_reg[17][11]  ( .D(n4280), .CP(n298), .CDN(n153), .Q(
        \gpio_configure[17][11] ) );
  dfprb1 \gpio_configure_reg[17][10]  ( .D(n4459), .CP(n247), .SDN(n151), .Q(
        \gpio_configure[17][10] ), .QN(n977) );
  dfcrq1 \gpio_configure_reg[17][9]  ( .D(n4458), .CP(n290), .CDN(n161), .Q(
        \gpio_configure[17][9] ) );
  dfcrq1 \gpio_configure_reg[17][8]  ( .D(n4457), .CP(n286), .CDN(n169), .Q(
        \gpio_configure[17][8] ) );
  dfcrq1 \gpio_configure_reg[17][3]  ( .D(n4279), .CP(n275), .CDN(n171), .Q(
        \gpio_configure[17][3] ) );
  dfcrq1 \gpio_configure_reg[17][2]  ( .D(n4456), .CP(n275), .CDN(n167), .Q(
        \gpio_configure[17][2] ) );
  dfprb1 \gpio_configure_reg[17][1]  ( .D(n4455), .CP(n244), .SDN(n17), .Q(
        \gpio_configure[17][1] ), .QN(n1336) );
  dfprb1 \gpio_configure_reg[17][0]  ( .D(n4454), .CP(n239), .SDN(n162), .Q(
        \gpio_configure[17][0] ), .QN(n1378) );
  dfcrq1 \gpio_configure_reg[16][11]  ( .D(n4282), .CP(n283), .CDN(n170), .Q(
        \gpio_configure[16][11] ) );
  dfprb1 \gpio_configure_reg[16][10]  ( .D(n4453), .CP(n249), .SDN(n14), .Q(
        \gpio_configure[16][10] ), .QN(n979) );
  dfcrq1 \gpio_configure_reg[16][9]  ( .D(n4452), .CP(n291), .CDN(n169), .Q(
        \gpio_configure[16][9] ) );
  dfcrq1 \gpio_configure_reg[16][8]  ( .D(n4451), .CP(n285), .CDN(n172), .Q(
        \gpio_configure[16][8] ) );
  dfcrq1 \gpio_configure_reg[16][3]  ( .D(n4281), .CP(n299), .CDN(n162), .Q(
        \gpio_configure[16][3] ) );
  dfcrq1 \gpio_configure_reg[16][2]  ( .D(n4450), .CP(n299), .CDN(n165), .Q(
        \gpio_configure[16][2] ) );
  dfprb1 \gpio_configure_reg[16][1]  ( .D(n4449), .CP(n245), .SDN(n15), .Q(
        \gpio_configure[16][1] ), .QN(n1338) );
  dfprb1 \gpio_configure_reg[16][0]  ( .D(n4448), .CP(n238), .SDN(n167), .Q(
        \gpio_configure[16][0] ), .QN(n1380) );
  dfcrq1 \gpio_configure_reg[15][11]  ( .D(n4284), .CP(n296), .CDN(n161), .Q(
        \gpio_configure[15][11] ) );
  dfprb1 \gpio_configure_reg[15][10]  ( .D(n4447), .CP(n246), .SDN(n162), .Q(
        \gpio_configure[15][10] ), .QN(n2179) );
  dfcrq1 \gpio_configure_reg[15][9]  ( .D(n4446), .CP(n291), .CDN(n172), .Q(
        \gpio_configure[15][9] ) );
  dfcrq1 \gpio_configure_reg[15][8]  ( .D(n4445), .CP(n285), .CDN(n165), .Q(
        \gpio_configure[15][8] ) );
  dfcrq1 \gpio_configure_reg[15][3]  ( .D(n4283), .CP(n283), .CDN(n14), .Q(
        \gpio_configure[15][3] ) );
  dfcrq1 \gpio_configure_reg[15][2]  ( .D(n4444), .CP(n283), .CDN(n16), .Q(
        \gpio_configure[15][2] ) );
  dfprb1 \gpio_configure_reg[15][1]  ( .D(n4443), .CP(n245), .SDN(n168), .Q(
        \gpio_configure[15][1] ) );
  dfprb1 \gpio_configure_reg[15][0]  ( .D(n4442), .CP(n238), .SDN(n20), .Q(
        \gpio_configure[15][0] ) );
  dfcrq1 \gpio_configure_reg[14][11]  ( .D(n4286), .CP(n265), .CDN(n21), .Q(
        \gpio_configure[14][11] ) );
  dfprb1 \gpio_configure_reg[14][10]  ( .D(n4441), .CP(n253), .SDN(n20), .Q(
        \gpio_configure[14][10] ), .QN(n2175) );
  dfcrq1 \gpio_configure_reg[14][9]  ( .D(n4440), .CP(n291), .CDN(n165), .Q(
        \gpio_configure[14][9] ) );
  dfcrq1 \gpio_configure_reg[14][8]  ( .D(n4439), .CP(n285), .CDN(n161), .Q(
        \gpio_configure[14][8] ) );
  dfcrq1 \gpio_configure_reg[14][3]  ( .D(n4285), .CP(n296), .CDN(n166), .Q(
        \gpio_configure[14][3] ) );
  dfcrq1 \gpio_configure_reg[14][2]  ( .D(n4438), .CP(n296), .CDN(n173), .Q(
        \gpio_configure[14][2] ) );
  dfprb1 \gpio_configure_reg[14][1]  ( .D(n4437), .CP(n245), .SDN(n172), .Q(
        \gpio_configure[14][1] ) );
  dfprb1 \gpio_configure_reg[14][0]  ( .D(n4436), .CP(n238), .SDN(n154), .Q(
        \gpio_configure[14][0] ) );
  dfcrq1 \gpio_configure_reg[13][11]  ( .D(n4288), .CP(n301), .CDN(n156), .Q(
        \gpio_configure[13][11] ) );
  dfprb1 \gpio_configure_reg[13][10]  ( .D(n4435), .CP(n249), .SDN(n17), .Q(
        \gpio_configure[13][10] ), .QN(n982) );
  dfcrq1 \gpio_configure_reg[13][9]  ( .D(n4434), .CP(n291), .CDN(n15), .Q(
        \gpio_configure[13][9] ) );
  dfcrq1 \gpio_configure_reg[13][8]  ( .D(n4433), .CP(n285), .CDN(n167), .Q(
        \gpio_configure[13][8] ) );
  dfcrq1 \gpio_configure_reg[13][3]  ( .D(n4287), .CP(n266), .CDN(n19), .Q(
        \gpio_configure[13][3] ) );
  dfcrq1 \gpio_configure_reg[13][2]  ( .D(n4432), .CP(n266), .CDN(n151), .Q(
        \gpio_configure[13][2] ) );
  dfprb1 \gpio_configure_reg[13][1]  ( .D(n4431), .CP(n245), .SDN(n165), .Q(
        \gpio_configure[13][1] ), .QN(n1341) );
  dfprb1 \gpio_configure_reg[13][0]  ( .D(n4430), .CP(n238), .SDN(n151), .Q(
        \gpio_configure[13][0] ), .QN(n1390) );
  dfcrq1 \gpio_configure_reg[12][11]  ( .D(n4290), .CP(n281), .CDN(n158), .Q(
        \gpio_configure[12][11] ) );
  dfprb1 \gpio_configure_reg[12][10]  ( .D(n4429), .CP(n250), .SDN(n152), .Q(
        \gpio_configure[12][10] ), .QN(n981) );
  dfcrq1 \gpio_configure_reg[12][9]  ( .D(n4428), .CP(n291), .CDN(n19), .Q(
        \gpio_configure[12][9] ) );
  dfcrq1 \gpio_configure_reg[12][8]  ( .D(n4427), .CP(n295), .CDN(n157), .Q(
        \gpio_configure[12][8] ) );
  dfcrq1 \gpio_configure_reg[12][3]  ( .D(n4289), .CP(n302), .CDN(n20), .Q(
        \gpio_configure[12][3] ) );
  dfcrq1 \gpio_configure_reg[12][2]  ( .D(n4426), .CP(n302), .CDN(n18), .Q(
        \gpio_configure[12][2] ) );
  dfprb1 \gpio_configure_reg[12][1]  ( .D(n4425), .CP(n245), .SDN(n161), .Q(
        \gpio_configure[12][1] ), .QN(n1340) );
  dfprb1 \gpio_configure_reg[12][0]  ( .D(n4424), .CP(n238), .SDN(n155), .Q(
        \gpio_configure[12][0] ), .QN(n1389) );
  dfcrq1 \gpio_configure_reg[11][11]  ( .D(n4292), .CP(n268), .CDN(n171), .Q(
        \gpio_configure[11][11] ) );
  dfprb1 \gpio_configure_reg[11][10]  ( .D(n4423), .CP(n254), .SDN(n14), .Q(
        \gpio_configure[11][10] ), .QN(n983) );
  dfcrq1 \gpio_configure_reg[11][9]  ( .D(n4422), .CP(n291), .CDN(n21), .Q(
        \gpio_configure[11][9] ) );
  dfcrq1 \gpio_configure_reg[11][8]  ( .D(n4421), .CP(n265), .CDN(n165), .Q(
        \gpio_configure[11][8] ) );
  dfcrq1 \gpio_configure_reg[11][3]  ( .D(n4291), .CP(n282), .CDN(n163), .Q(
        \gpio_configure[11][3] ) );
  dfcrq1 \gpio_configure_reg[11][2]  ( .D(n4420), .CP(n282), .CDN(n174), .Q(
        \gpio_configure[11][2] ) );
  dfprb1 \gpio_configure_reg[11][1]  ( .D(n4419), .CP(n245), .SDN(n19), .Q(
        \gpio_configure[11][1] ), .QN(n1342) );
  dfprb1 \gpio_configure_reg[11][0]  ( .D(n4418), .CP(n247), .SDN(n171), .Q(
        \gpio_configure[11][0] ), .QN(n1391) );
  dfcrq1 \gpio_configure_reg[10][11]  ( .D(n4294), .CP(n300), .CDN(n18), .Q(
        \gpio_configure[10][11] ) );
  dfprb1 \gpio_configure_reg[10][10]  ( .D(n4417), .CP(n248), .SDN(n155), .Q(
        \gpio_configure[10][10] ), .QN(n2165) );
  dfcrq1 \gpio_configure_reg[10][9]  ( .D(n4416), .CP(n291), .CDN(n153), .Q(
        \gpio_configure[10][9] ) );
  dfcrq1 \gpio_configure_reg[10][8]  ( .D(n4415), .CP(n285), .CDN(n161), .Q(
        \gpio_configure[10][8] ) );
  dfcrq1 \gpio_configure_reg[10][3]  ( .D(n4293), .CP(n269), .CDN(n155), .Q(
        \gpio_configure[10][3] ) );
  dfcrq1 \gpio_configure_reg[10][2]  ( .D(n4414), .CP(n268), .CDN(n160), .Q(
        \gpio_configure[10][2] ) );
  dfprb1 \gpio_configure_reg[10][1]  ( .D(n4413), .CP(n245), .SDN(n21), .Q(
        \gpio_configure[10][1] ) );
  dfprb1 \gpio_configure_reg[10][0]  ( .D(n4412), .CP(n238), .SDN(n163), .Q(
        \gpio_configure[10][0] ), .QN(n2160) );
  dfcrq1 \gpio_configure_reg[9][11]  ( .D(n4296), .CP(n273), .CDN(n19), .Q(
        \gpio_configure[9][11] ) );
  dfprb1 \gpio_configure_reg[9][10]  ( .D(n4411), .CP(n253), .SDN(n157), .Q(
        \gpio_configure[9][10] ), .QN(n2158) );
  dfcrq1 \gpio_configure_reg[9][9]  ( .D(n4410), .CP(n295), .CDN(n161), .Q(
        \gpio_configure[9][9] ) );
  dfcrq1 \gpio_configure_reg[9][8]  ( .D(n4409), .CP(n285), .CDN(n170), .Q(
        \gpio_configure[9][8] ) );
  dfcrq1 \gpio_configure_reg[9][3]  ( .D(n4295), .CP(n300), .CDN(n161), .Q(
        \gpio_configure[9][3] ) );
  dfcrq1 \gpio_configure_reg[9][2]  ( .D(n4408), .CP(n300), .CDN(n165), .Q(
        \gpio_configure[9][2] ) );
  dfprb1 \gpio_configure_reg[9][1]  ( .D(n4407), .CP(n245), .SDN(n165), .Q(
        \gpio_configure[9][1] ), .QN(n2153) );
  dfprb1 \gpio_configure_reg[9][0]  ( .D(n4406), .CP(n238), .SDN(n151), .Q(
        \gpio_configure[9][0] ), .QN(n2152) );
  dfcrq1 \gpio_configure_reg[8][11]  ( .D(n4298), .CP(n279), .CDN(n168), .Q(
        \gpio_configure[8][11] ) );
  dfprb1 \gpio_configure_reg[8][10]  ( .D(n4405), .CP(n251), .SDN(n171), .Q(
        \gpio_configure[8][10] ), .QN(n986) );
  dfcrq1 \gpio_configure_reg[8][9]  ( .D(n4404), .CP(n295), .CDN(n170), .Q(
        \gpio_configure[8][9] ) );
  dfcrq1 \gpio_configure_reg[8][8]  ( .D(n4403), .CP(n285), .CDN(n157), .Q(
        \gpio_configure[8][8] ) );
  dfcrq1 \gpio_configure_reg[8][3]  ( .D(n4297), .CP(n273), .CDN(n20), .Q(
        \gpio_configure[8][3] ) );
  dfcrq1 \gpio_configure_reg[8][2]  ( .D(n4402), .CP(n272), .CDN(n18), .Q(
        \gpio_configure[8][2] ) );
  dfprb1 \gpio_configure_reg[8][1]  ( .D(n4401), .CP(n246), .SDN(n161), .Q(
        \gpio_configure[8][1] ), .QN(n1345) );
  dfprb1 \gpio_configure_reg[8][0]  ( .D(n4400), .CP(n238), .SDN(n156), .Q(
        \gpio_configure[8][0] ), .QN(n1397) );
  dfcrq1 \gpio_configure_reg[7][11]  ( .D(n4300), .CP(n271), .CDN(n19), .Q(
        \gpio_configure[7][11] ) );
  dfprb1 \gpio_configure_reg[7][10]  ( .D(n4399), .CP(n253), .SDN(n15), .Q(
        \gpio_configure[7][10] ), .QN(n985) );
  dfcrq1 \gpio_configure_reg[7][9]  ( .D(n4398), .CP(n296), .CDN(n157), .Q(
        \gpio_configure[7][9] ) );
  dfcrq1 \gpio_configure_reg[7][8]  ( .D(n4397), .CP(n285), .CDN(n154), .Q(
        \gpio_configure[7][8] ) );
  dfcrq1 \gpio_configure_reg[7][3]  ( .D(n4299), .CP(n279), .CDN(n159), .Q(
        \gpio_configure[7][3] ) );
  dfcrq1 \gpio_configure_reg[7][2]  ( .D(n4396), .CP(n279), .CDN(n154), .Q(
        \gpio_configure[7][2] ) );
  dfprb1 \gpio_configure_reg[7][1]  ( .D(n4395), .CP(n246), .SDN(n155), .Q(
        \gpio_configure[7][1] ), .QN(n1344) );
  dfprb1 \gpio_configure_reg[7][0]  ( .D(n4394), .CP(n238), .SDN(n174), .Q(
        \gpio_configure[7][0] ), .QN(n1396) );
  dfcrq1 \gpio_configure_reg[6][11]  ( .D(n4302), .CP(n276), .CDN(n167), .Q(
        \gpio_configure[6][11] ) );
  dfprb1 \gpio_configure_reg[6][10]  ( .D(n4393), .CP(n252), .SDN(n19), .Q(
        \gpio_configure[6][10] ), .QN(n987) );
  dfcrq1 \gpio_configure_reg[6][9]  ( .D(n4392), .CP(n296), .CDN(n165), .Q(
        \gpio_configure[6][9] ) );
  dfcrq1 \gpio_configure_reg[6][8]  ( .D(n4391), .CP(n286), .CDN(n159), .Q(
        \gpio_configure[6][8] ) );
  dfcrq1 \gpio_configure_reg[6][3]  ( .D(n4301), .CP(n271), .CDN(n14), .Q(
        \gpio_configure[6][3] ) );
  dfcrq1 \gpio_configure_reg[6][2]  ( .D(n4390), .CP(n271), .CDN(n16), .Q(
        \gpio_configure[6][2] ) );
  dfprb1 \gpio_configure_reg[6][1]  ( .D(n4389), .CP(n246), .SDN(n158), .Q(
        \gpio_configure[6][1] ), .QN(n1346) );
  dfprb1 \gpio_configure_reg[6][0]  ( .D(n4388), .CP(n239), .SDN(n164), .Q(
        \gpio_configure[6][0] ), .QN(n1398) );
  dfcrq1 \gpio_configure_reg[5][11]  ( .D(n4304), .CP(n305), .CDN(n173), .Q(
        \gpio_configure[5][11] ) );
  dfprb1 \gpio_configure_reg[5][10]  ( .D(n4387), .CP(n250), .SDN(n172), .Q(
        \gpio_configure[5][10] ), .QN(n2144) );
  dfcrq1 \gpio_configure_reg[5][9]  ( .D(n4386), .CP(n297), .CDN(n162), .Q(
        \gpio_configure[5][9] ) );
  dfcrq1 \gpio_configure_reg[5][8]  ( .D(n4385), .CP(n286), .CDN(n167), .Q(
        \gpio_configure[5][8] ) );
  dfcrq1 \gpio_configure_reg[5][3]  ( .D(n4303), .CP(n276), .CDN(n171), .Q(
        \gpio_configure[5][3] ) );
  dfcrq1 \gpio_configure_reg[5][2]  ( .D(n4384), .CP(n277), .CDN(n155), .Q(
        \gpio_configure[5][2] ) );
  dfprb1 \gpio_configure_reg[5][1]  ( .D(n4383), .CP(n246), .SDN(n153), .Q(
        \gpio_configure[5][1] ), .QN(n2139) );
  dfprb1 \gpio_configure_reg[5][0]  ( .D(n4382), .CP(n239), .SDN(n160), .Q(
        \gpio_configure[5][0] ), .QN(n2138) );
  dfcrq1 \gpio_configure_reg[4][11]  ( .D(n4306), .CP(n280), .CDN(n168), .Q(
        \gpio_configure[4][11] ) );
  dfprb1 \gpio_configure_reg[4][10]  ( .D(n4381), .CP(n250), .SDN(n152), .Q(
        \gpio_configure[4][10] ), .QN(n2136) );
  dfcrq1 \gpio_configure_reg[4][9]  ( .D(n4380), .CP(n298), .CDN(n169), .Q(
        \gpio_configure[4][9] ) );
  dfcrq1 \gpio_configure_reg[4][8]  ( .D(n4379), .CP(n286), .CDN(n157), .Q(
        \gpio_configure[4][8] ) );
  dfcrq1 \gpio_configure_reg[4][3]  ( .D(n4305), .CP(n305), .CDN(n156), .Q(
        \gpio_configure[4][3] ) );
  dfcrq1 \gpio_configure_reg[4][2]  ( .D(n4378), .CP(n305), .CDN(n152), .Q(
        \gpio_configure[4][2] ) );
  dfprb1 \gpio_configure_reg[4][1]  ( .D(n4377), .CP(n246), .SDN(n159), .Q(
        \gpio_configure[4][1] ), .QN(n2131) );
  dfprb1 \gpio_configure_reg[4][0]  ( .D(n4376), .CP(n239), .SDN(n170), .Q(
        \gpio_configure[4][0] ), .QN(n2130) );
  dfprb1 \gpio_configure_reg[3][11]  ( .D(n4375), .CP(n249), .SDN(n170), .Q(
        \gpio_configure[3][11] ), .QN(n948) );
  dfcrq1 \gpio_configure_reg[3][10]  ( .D(n4374), .CP(n303), .CDN(n156), .Q(
        \gpio_configure[3][10] ) );
  dfcrq1 \gpio_configure_reg[3][9]  ( .D(n4373), .CP(n298), .CDN(n172), .Q(
        \gpio_configure[3][9] ) );
  dfcrq1 \gpio_configure_reg[3][8]  ( .D(n4372), .CP(n286), .CDN(n17), .Q(
        \gpio_configure[3][8] ) );
  dfcrq1 \gpio_configure_reg[3][2]  ( .D(n4371), .CP(n281), .CDN(n159), .Q(
        \gpio_configure[3][2] ) );
  dfcrq1 \gpio_configure_reg[3][1]  ( .D(n4370), .CP(n298), .CDN(n16), .Q(
        \gpio_configure[3][1] ) );
  dfprb1 \gpio_configure_reg[3][0]  ( .D(n4369), .CP(n239), .SDN(n158), .Q(
        \gpio_configure[3][0] ), .QN(n1404) );
  dfcrq1 \gpio_configure_reg[2][11]  ( .D(n4368), .CP(n274), .CDN(n171), .Q(
        \gpio_configure[2][11] ) );
  dfprb1 \gpio_configure_reg[2][10]  ( .D(n4367), .CP(n252), .SDN(n161), .Q(
        \gpio_configure[2][10] ), .QN(n989) );
  dfcrq1 \gpio_configure_reg[2][9]  ( .D(n4366), .CP(n299), .CDN(n14), .Q(
        \gpio_configure[2][9] ) );
  dfcrq1 \gpio_configure_reg[2][8]  ( .D(n4365), .CP(n286), .CDN(n15), .Q(
        \gpio_configure[2][8] ) );
  dfcrq1 \gpio_configure_reg[2][3]  ( .D(n4364), .CP(n303), .CDN(n156), .Q(
        \gpio_configure[2][3] ) );
  dfcrq1 \gpio_configure_reg[2][2]  ( .D(n4363), .CP(n303), .CDN(n173), .Q(
        \gpio_configure[2][2] ) );
  dfprb1 \gpio_configure_reg[2][1]  ( .D(n4362), .CP(n247), .SDN(n169), .Q(
        \gpio_configure[2][1] ), .QN(n1348) );
  dfprb1 \gpio_configure_reg[2][0]  ( .D(n4361), .CP(n239), .SDN(n165), .Q(
        \gpio_configure[2][0] ), .QN(n1403) );
  dfprb1 \gpio_configure_reg[1][11]  ( .D(n4360), .CP(n247), .SDN(n169), .Q(
        \gpio_configure[1][11] ), .QN(n2125) );
  dfcrq1 \gpio_configure_reg[1][10]  ( .D(n4359), .CP(n298), .CDN(n167), .Q(
        \gpio_configure[1][10] ) );
  dfcrq1 \gpio_configure_reg[1][9]  ( .D(n4358), .CP(n299), .CDN(n155), .Q(
        \gpio_configure[1][9] ) );
  dfcrq1 \gpio_configure_reg[1][8]  ( .D(n4357), .CP(n287), .CDN(n169), .Q(
        \gpio_configure[1][8] ) );
  dfcrq1 \gpio_configure_reg[1][3]  ( .D(n4356), .CP(n274), .CDN(n162), .Q(
        \gpio_configure[1][3] ) );
  dfcrq1 \gpio_configure_reg[1][2]  ( .D(n4355), .CP(n269), .CDN(n19), .Q(
        \gpio_configure[1][2] ) );
  dfprb1 \gpio_configure_reg[1][1]  ( .D(n4354), .CP(n247), .SDN(n174), .Q(
        \gpio_configure[1][1] ), .QN(n2119) );
  dfprb1 \gpio_configure_reg[1][0]  ( .D(n4353), .CP(n240), .SDN(n161), .Q(
        \gpio_configure[1][0] ), .QN(n2118) );
  dfprb1 \gpio_configure_reg[0][11]  ( .D(n4352), .CP(n249), .SDN(n167), .Q(
        \gpio_configure[0][11] ), .QN(n2116) );
  dfcrq1 \gpio_configure_reg[0][10]  ( .D(n4351), .CP(n283), .CDN(n163), .Q(
        \gpio_configure[0][10] ) );
  dfcrq1 \gpio_configure_reg[0][9]  ( .D(n4350), .CP(n299), .CDN(n158), .Q(
        \gpio_configure[0][9] ) );
  dfcrq1 \gpio_configure_reg[0][8]  ( .D(n4349), .CP(n287), .CDN(n172), .Q(
        \gpio_configure[0][8] ) );
  dfcrq1 \gpio_configure_reg[0][3]  ( .D(n4348), .CP(n298), .CDN(n171), .Q(
        \gpio_configure[0][3] ) );
  dfcrq1 \gpio_configure_reg[0][2]  ( .D(n4347), .CP(n297), .CDN(n165), .Q(
        \gpio_configure[0][2] ) );
  dfprb1 \gpio_configure_reg[0][1]  ( .D(n4346), .CP(n247), .SDN(n16), .Q(
        \gpio_configure[0][1] ), .QN(n2109) );
  dfprb1 \gpio_configure_reg[0][0]  ( .D(n4345), .CP(n240), .SDN(n156), .Q(
        \gpio_configure[0][0] ) );
  dfprb1 \pll_trim_reg[25]  ( .D(n4344), .CP(n248), .SDN(n14), .Q(pll_trim[25]), .QN(n2107) );
  dfprb1 \pll_trim_reg[24]  ( .D(n4343), .CP(n240), .SDN(n171), .Q(
        pll_trim[24]), .QN(n2106) );
  dfprb1 \pll_trim_reg[19]  ( .D(n4342), .CP(n253), .SDN(n166), .Q(
        pll_trim[19]) );
  dfprb1 \pll_trim_reg[18]  ( .D(n4341), .CP(n253), .SDN(n152), .Q(
        pll_trim[18]) );
  dfprb1 \pll_trim_reg[17]  ( .D(n4340), .CP(n248), .SDN(n18), .Q(pll_trim[17]), .QN(n2102) );
  dfprb1 \pll_trim_reg[16]  ( .D(n4339), .CP(n240), .SDN(n165), .Q(
        pll_trim[16]), .QN(n2101) );
  dfprb1 \pll_trim_reg[11]  ( .D(n4338), .CP(n253), .SDN(n166), .Q(
        pll_trim[11]) );
  dfprb1 \pll_trim_reg[10]  ( .D(n4337), .CP(n253), .SDN(n152), .Q(
        pll_trim[10]) );
  dfprb1 \pll_trim_reg[9]  ( .D(n4336), .CP(n247), .SDN(n21), .Q(pll_trim[9])
         );
  dfprb1 \pll_trim_reg[8]  ( .D(n4335), .CP(n240), .SDN(n161), .Q(pll_trim[8])
         );
  dfprb1 \pll_trim_reg[3]  ( .D(n4334), .CP(n252), .SDN(n154), .Q(pll_trim[3])
         );
  dfprb1 \pll_trim_reg[2]  ( .D(n4333), .CP(n249), .SDN(n159), .Q(pll_trim[2])
         );
  dfprb1 \pll_trim_reg[1]  ( .D(n4332), .CP(n248), .SDN(n164), .Q(pll_trim[1])
         );
  dfprb1 \pll_trim_reg[0]  ( .D(n4331), .CP(n240), .SDN(n169), .Q(pll_trim[0])
         );
  dfcrq1 \pll_sel_reg[2]  ( .D(n4330), .CP(n300), .CDN(n163), .Q(pll_sel[2])
         );
  dfprb1 \pll_sel_reg[1]  ( .D(n4329), .CP(n248), .SDN(n160), .Q(pll_sel[1]), 
        .QN(n2097) );
  dfcrn1 \pll_sel_reg[0]  ( .D(n4328), .CP(n261), .CDN(n174), .QN(n733) );
  dfcrq1 \pll90_sel_reg[0]  ( .D(n4327), .CP(n299), .CDN(n162), .Q(
        pll90_sel[0]) );
  dfcrq1 \pll_div_reg[3]  ( .D(n4326), .CP(n268), .CDN(n152), .Q(pll_div[3])
         );
  dfprb1 \pll_div_reg[2]  ( .D(n4325), .CP(n254), .SDN(n169), .Q(pll_div[2])
         );
  dfcrn1 \pll_div_reg[1]  ( .D(n4324), .CP(n264), .CDN(n169), .QN(n732) );
  dfcrn1 \pll_div_reg[0]  ( .D(n4323), .CP(n263), .CDN(n166), .QN(n731) );
  dfcrq1 pll_ena_reg ( .D(n4321), .CP(n287), .CDN(n153), .Q(pll_ena) );
  dfprb1 pll_bypass_reg ( .D(n4320), .CP(n241), .SDN(n173), .Q(pll_bypass) );
  dfcrn1 irq_spi_reg ( .D(n4319), .CP(n262), .CDN(n162), .QN(n730) );
  dfcrq1 reset_reg_reg ( .D(n4318), .CP(n288), .CDN(n159), .Q(reset_reg) );
  dfcrq1 clk1_output_dest_reg ( .D(n4317), .CP(n284), .CDN(n168), .Q(
        clk1_output_dest) );
  dfnrq1 \wb_dat_o_reg[26]  ( .D(n4607), .CP(n182), .Q(wb_dat_o[26]) );
  dfnrq1 \wb_dat_o_reg[18]  ( .D(n4615), .CP(n180), .Q(wb_dat_o[18]) );
  dfnrq1 \wb_dat_o_reg[10]  ( .D(n4623), .CP(n181), .Q(wb_dat_o[10]) );
  dfnrq1 \wb_dat_o_reg[2]  ( .D(n4631), .CP(n183), .Q(wb_dat_o[2]) );
  dfcrq1 clk2_output_dest_reg ( .D(n4316), .CP(n299), .CDN(n153), .Q(
        clk2_output_dest) );
  dfnrq1 \wb_dat_o_reg[25]  ( .D(n4608), .CP(n183), .Q(wb_dat_o[25]) );
  dfnrq1 \wb_dat_o_reg[17]  ( .D(n4616), .CP(n181), .Q(wb_dat_o[17]) );
  dfnrq1 \wb_dat_o_reg[9]  ( .D(n4624), .CP(n182), .Q(wb_dat_o[9]) );
  dfnrq1 \wb_dat_o_reg[1]  ( .D(n4632), .CP(n180), .Q(wb_dat_o[1]) );
  dfcrq1 trap_output_dest_reg ( .D(n4315), .CP(n288), .CDN(n169), .Q(
        trap_output_dest) );
  dfnrq1 \wb_dat_o_reg[27]  ( .D(n4606), .CP(n181), .Q(wb_dat_o[27]) );
  dfnrq1 \wb_dat_o_reg[19]  ( .D(n4614), .CP(n182), .Q(wb_dat_o[19]) );
  dfnrq1 \wb_dat_o_reg[11]  ( .D(n4622), .CP(n182), .Q(wb_dat_o[11]) );
  dfnrq1 \wb_dat_o_reg[3]  ( .D(n4630), .CP(n180), .Q(wb_dat_o[3]) );
  dfcrn1 \gpio_configure_reg[37][4]  ( .D(n4132), .CP(n254), .CDN(n16), .QN(
        n1249) );
  dfprb1 \gpio_configure_reg[37][12]  ( .D(n4133), .CP(n251), .SDN(n156), .QN(
        n897) );
  dfcrn1 \gpio_configure_reg[36][4]  ( .D(n4134), .CP(n258), .CDN(n171), .QN(
        n1248) );
  dfprb1 \gpio_configure_reg[36][12]  ( .D(n4135), .CP(n251), .SDN(n166), .QN(
        n895) );
  dfcrn1 \gpio_configure_reg[35][4]  ( .D(n4136), .CP(n254), .CDN(n14), .QN(
        n1250) );
  dfcrn1 \gpio_configure_reg[35][12]  ( .D(n4137), .CP(n259), .CDN(n156), .QN(
        n899) );
  dfcrq1 \gpio_configure_reg[34][4]  ( .D(n4138), .CP(n303), .CDN(n159), .Q(
        \gpio_configure[34][4] ) );
  dfcrq1 \gpio_configure_reg[34][12]  ( .D(n4139), .CP(n274), .CDN(n155), .Q(
        \gpio_configure[34][12] ) );
  dfcrq1 \gpio_configure_reg[33][4]  ( .D(n4140), .CP(n275), .CDN(n163), .Q(
        \gpio_configure[33][4] ) );
  dfcrq1 \gpio_configure_reg[33][12]  ( .D(n4141), .CP(n299), .CDN(n173), .Q(
        \gpio_configure[33][12] ) );
  dfcrn1 \gpio_configure_reg[32][4]  ( .D(n4142), .CP(n255), .CDN(n161), .QN(
        n1253) );
  dfcrn1 \gpio_configure_reg[32][12]  ( .D(n4143), .CP(n255), .CDN(n155), .QN(
        n906) );
  dfcrq1 \gpio_configure_reg[31][4]  ( .D(n4144), .CP(n284), .CDN(n151), .Q(
        \gpio_configure[31][4] ) );
  dfcrq1 \gpio_configure_reg[31][12]  ( .D(n4145), .CP(n296), .CDN(n165), .Q(
        \gpio_configure[31][12] ) );
  dfcrq1 \gpio_configure_reg[30][4]  ( .D(n4146), .CP(n297), .CDN(n161), .Q(
        \gpio_configure[30][4] ) );
  dfcrq1 \gpio_configure_reg[30][12]  ( .D(n4147), .CP(n267), .CDN(n19), .Q(
        \gpio_configure[30][12] ) );
  dfcrq1 \gpio_configure_reg[29][4]  ( .D(n4148), .CP(n265), .CDN(n171), .Q(
        \gpio_configure[29][4] ) );
  dfcrq1 \gpio_configure_reg[29][12]  ( .D(n4149), .CP(n302), .CDN(n160), .Q(
        \gpio_configure[29][12] ) );
  dfcrq1 \gpio_configure_reg[28][4]  ( .D(n4150), .CP(n302), .CDN(n18), .Q(
        \gpio_configure[28][4] ) );
  dfcrq1 \gpio_configure_reg[28][12]  ( .D(n4151), .CP(n282), .CDN(n170), .Q(
        \gpio_configure[28][12] ) );
  dfcrq1 \gpio_configure_reg[27][4]  ( .D(n4152), .CP(n282), .CDN(n159), .Q(
        \gpio_configure[27][4] ) );
  dfcrq1 \gpio_configure_reg[27][12]  ( .D(n4153), .CP(n266), .CDN(n19), .Q(
        \gpio_configure[27][12] ) );
  dfcrq1 \gpio_configure_reg[26][4]  ( .D(n4154), .CP(n268), .CDN(n152), .Q(
        \gpio_configure[26][4] ) );
  dfcrq1 \gpio_configure_reg[26][12]  ( .D(n4155), .CP(n300), .CDN(n162), .Q(
        \gpio_configure[26][12] ) );
  dfcrq1 \gpio_configure_reg[25][4]  ( .D(n4156), .CP(n301), .CDN(n18), .Q(
        \gpio_configure[25][4] ) );
  dfcrq1 \gpio_configure_reg[25][12]  ( .D(n4157), .CP(n272), .CDN(n151), .Q(
        \gpio_configure[25][12] ) );
  dfcrq1 \gpio_configure_reg[24][4]  ( .D(n4158), .CP(n272), .CDN(n153), .Q(
        \gpio_configure[24][4] ) );
  dfcrq1 \gpio_configure_reg[24][12]  ( .D(n4159), .CP(n280), .CDN(n162), .Q(
        \gpio_configure[24][12] ) );
  dfcrq1 \gpio_configure_reg[23][4]  ( .D(n4160), .CP(n279), .CDN(n17), .Q(
        \gpio_configure[23][4] ) );
  dfcrq1 \gpio_configure_reg[23][12]  ( .D(n4161), .CP(n270), .CDN(n167), .Q(
        \gpio_configure[23][12] ) );
  dfcrq1 \gpio_configure_reg[22][4]  ( .D(n4162), .CP(n270), .CDN(n158), .Q(
        \gpio_configure[22][4] ) );
  dfcrq1 \gpio_configure_reg[22][12]  ( .D(n4163), .CP(n277), .CDN(n14), .Q(
        \gpio_configure[22][12] ) );
  dfcrq1 \gpio_configure_reg[21][4]  ( .D(n4164), .CP(n277), .CDN(n154), .Q(
        \gpio_configure[21][4] ) );
  dfcrq1 \gpio_configure_reg[21][12]  ( .D(n4165), .CP(n306), .CDN(n167), .Q(
        \gpio_configure[21][12] ) );
  dfcrq1 \gpio_configure_reg[20][4]  ( .D(n4166), .CP(n305), .CDN(n162), .Q(
        \gpio_configure[20][4] ) );
  dfcrq1 \gpio_configure_reg[20][12]  ( .D(n4167), .CP(n280), .CDN(n14), .Q(
        \gpio_configure[20][12] ) );
  dfcrq1 \gpio_configure_reg[19][4]  ( .D(n4168), .CP(n281), .CDN(n155), .Q(
        \gpio_configure[19][4] ) );
  dfcrq1 \gpio_configure_reg[19][12]  ( .D(n4169), .CP(n304), .CDN(n18), .Q(
        \gpio_configure[19][12] ) );
  dfcrq1 \gpio_configure_reg[18][4]  ( .D(n4170), .CP(n304), .CDN(n160), .Q(
        \gpio_configure[18][4] ) );
  dfcrq1 \gpio_configure_reg[18][12]  ( .D(n4171), .CP(n276), .CDN(n160), .Q(
        \gpio_configure[18][12] ) );
  dfcrq1 \gpio_configure_reg[17][4]  ( .D(n4172), .CP(n275), .CDN(n163), .Q(
        \gpio_configure[17][4] ) );
  dfcrq1 \gpio_configure_reg[17][12]  ( .D(n4173), .CP(n298), .CDN(n161), .Q(
        \gpio_configure[17][12] ) );
  dfcrq1 \gpio_configure_reg[16][4]  ( .D(n4174), .CP(n298), .CDN(n19), .Q(
        \gpio_configure[16][4] ) );
  dfcrq1 \gpio_configure_reg[16][12]  ( .D(n4175), .CP(n283), .CDN(n157), .Q(
        \gpio_configure[16][12] ) );
  dfcrq1 \gpio_configure_reg[15][4]  ( .D(n4176), .CP(n283), .CDN(n155), .Q(
        \gpio_configure[15][4] ) );
  dfcrq1 \gpio_configure_reg[15][12]  ( .D(n4177), .CP(n296), .CDN(n156), .Q(
        \gpio_configure[15][12] ) );
  dfcrq1 \gpio_configure_reg[14][4]  ( .D(n4178), .CP(n296), .CDN(n152), .Q(
        \gpio_configure[14][4] ) );
  dfcrq1 \gpio_configure_reg[14][12]  ( .D(n4179), .CP(n266), .CDN(n163), .Q(
        \gpio_configure[14][12] ) );
  dfcrq1 \gpio_configure_reg[13][4]  ( .D(n4180), .CP(n267), .CDN(n21), .Q(
        \gpio_configure[13][4] ) );
  dfcrq1 \gpio_configure_reg[13][12]  ( .D(n4181), .CP(n301), .CDN(n173), .Q(
        \gpio_configure[13][12] ) );
  dfcrq1 \gpio_configure_reg[12][4]  ( .D(n4182), .CP(n301), .CDN(n166), .Q(
        \gpio_configure[12][4] ) );
  dfcrq1 \gpio_configure_reg[12][12]  ( .D(n4183), .CP(n281), .CDN(n154), .Q(
        \gpio_configure[12][12] ) );
  dfcrq1 \gpio_configure_reg[11][4]  ( .D(n4184), .CP(n282), .CDN(n151), .Q(
        \gpio_configure[11][4] ) );
  dfcrq1 \gpio_configure_reg[11][12]  ( .D(n4185), .CP(n268), .CDN(n164), .Q(
        \gpio_configure[11][12] ) );
  dfcrq1 \gpio_configure_reg[10][4]  ( .D(n4186), .CP(n268), .CDN(n171), .Q(
        \gpio_configure[10][4] ) );
  dfcrq1 \gpio_configure_reg[10][12]  ( .D(n4187), .CP(n300), .CDN(n20), .Q(
        \gpio_configure[10][12] ) );
  dfcrq1 \gpio_configure_reg[9][4]  ( .D(n4188), .CP(n300), .CDN(n156), .Q(
        \gpio_configure[9][4] ) );
  dfcrq1 \gpio_configure_reg[9][12]  ( .D(n4189), .CP(n273), .CDN(n21), .Q(
        \gpio_configure[9][12] ) );
  dfcrq1 \gpio_configure_reg[8][4]  ( .D(n4190), .CP(n273), .CDN(n16), .Q(
        \gpio_configure[8][4] ) );
  dfcrq1 \gpio_configure_reg[8][12]  ( .D(n4191), .CP(n279), .CDN(n174), .Q(
        \gpio_configure[8][12] ) );
  dfcrq1 \gpio_configure_reg[7][4]  ( .D(n4192), .CP(n278), .CDN(n155), .Q(
        \gpio_configure[7][4] ) );
  dfcrq1 \gpio_configure_reg[7][12]  ( .D(n4193), .CP(n271), .CDN(n21), .Q(
        \gpio_configure[7][12] ) );
  dfcrq1 \gpio_configure_reg[6][4]  ( .D(n4194), .CP(n271), .CDN(n167), .Q(
        \gpio_configure[6][4] ) );
  dfcrq1 \gpio_configure_reg[6][12]  ( .D(n4195), .CP(n276), .CDN(n157), .Q(
        \gpio_configure[6][12] ) );
  dfcrq1 \gpio_configure_reg[5][4]  ( .D(n4196), .CP(n276), .CDN(n16), .Q(
        \gpio_configure[5][4] ) );
  dfcrq1 \gpio_configure_reg[5][12]  ( .D(n4197), .CP(n305), .CDN(n163), .Q(
        \gpio_configure[5][12] ) );
  dfcrq1 \gpio_configure_reg[4][4]  ( .D(n4198), .CP(n304), .CDN(n173), .Q(
        \gpio_configure[4][4] ) );
  dfcrq1 \gpio_configure_reg[4][12]  ( .D(n4199), .CP(n280), .CDN(n174), .Q(
        \gpio_configure[4][12] ) );
  dfcrq1 \gpio_configure_reg[3][4]  ( .D(n4200), .CP(n281), .CDN(n169), .Q(
        \gpio_configure[3][4] ) );
  dfcrq1 \gpio_configure_reg[3][12]  ( .D(n4201), .CP(n302), .CDN(n173), .Q(
        \gpio_configure[3][12] ) );
  dfcrq1 \gpio_configure_reg[2][4]  ( .D(n4202), .CP(n303), .CDN(n166), .Q(
        \gpio_configure[2][4] ) );
  dfcrq1 \gpio_configure_reg[2][12]  ( .D(n4203), .CP(n274), .CDN(n153), .Q(
        \gpio_configure[2][12] ) );
  dfcrq1 \gpio_configure_reg[1][4]  ( .D(n4204), .CP(n266), .CDN(n21), .Q(
        \gpio_configure[1][4] ) );
  dfprb1 \gpio_configure_reg[1][12]  ( .D(n4205), .CP(n247), .SDN(n173), .Q(
        \gpio_configure[1][12] ), .QN(n2014) );
  dfcrq1 \gpio_configure_reg[0][4]  ( .D(n4206), .CP(n297), .CDN(n160), .Q(
        \gpio_configure[0][4] ) );
  dfprb1 \gpio_configure_reg[0][12]  ( .D(n4207), .CP(n250), .SDN(n20), .Q(
        \gpio_configure[0][12] ), .QN(n2018) );
  dfcrn1 \mgmt_gpio_data_buf_reg[4]  ( .D(n4208), .CP(n257), .CDN(n14), .QN(
        n826) );
  dfcrn1 \mgmt_gpio_data_reg[4]  ( .D(n3962), .CP(n260), .CDN(n170), .QN(n729)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[12]  ( .D(n4209), .CP(n258), .CDN(n174), .QN(
        n805) );
  dfcrn1 \mgmt_gpio_data_reg[12]  ( .D(n3954), .CP(n262), .CDN(n157), .QN(n728) );
  dfcrn1 \mgmt_gpio_data_buf_reg[20]  ( .D(n4210), .CP(n258), .CDN(n159), .QN(
        n776) );
  dfcrn1 \mgmt_gpio_data_reg[20]  ( .D(n3946), .CP(n262), .CDN(n17), .QN(n727)
         );
  dfcrq1 \mgmt_gpio_data_reg[28]  ( .D(n4211), .CP(n270), .CDN(n163), .Q(
        mgmt_gpio_out[28]) );
  dfcrn1 \mgmt_gpio_data_reg[36]  ( .D(n4212), .CP(n255), .CDN(n160), .QN(
        n2019) );
  dfcrq1 serial_bb_clock_reg ( .D(n4233), .CP(n269), .CDN(n159), .Q(
        serial_bb_clock) );
  dfcrq1 \xfer_state_reg[1]  ( .D(n4232), .CP(n182), .CDN(n166), .Q(
        xfer_state[1]) );
  dfcrq1 \xfer_state_reg[0]  ( .D(n4231), .CP(n181), .CDN(n171), .Q(
        xfer_state[0]) );
  dfprb1 \pad_count_2_reg[1]  ( .D(n4225), .CP(n182), .SDN(n168), .Q(
        pad_count_2[1]), .QN(n1416) );
  dfprb1 \pad_count_2_reg[0]  ( .D(n4224), .CP(n183), .SDN(n162), .Q(
        pad_count_2[0]), .QN(n1428) );
  dfcrq1 \pad_count_2_reg[2]  ( .D(n4223), .CP(n180), .CDN(n167), .Q(
        pad_count_2[2]) );
  dfcrn1 \pad_count_2_reg[3]  ( .D(n4222), .CP(n180), .CDN(n151), .QN(n726) );
  dfprb1 \pad_count_2_reg[4]  ( .D(n4221), .CP(n181), .SDN(n173), .Q(
        pad_count_2[4]), .QN(n1429) );
  dfcrq1 \pad_count_2_reg[5]  ( .D(n4220), .CP(n181), .CDN(n157), .Q(
        pad_count_2[5]) );
  dfcrn1 \pad_count_1_reg[0]  ( .D(n4230), .CP(n182), .CDN(n21), .QN(n725) );
  dfprb1 \pad_count_1_reg[1]  ( .D(n4229), .CP(n182), .SDN(n173), .Q(
        pad_count_1[1]), .QN(n1751) );
  dfcrn1 \pad_count_1_reg[2]  ( .D(n4228), .CP(n183), .CDN(n166), .QN(n724) );
  dfcrq1 \pad_count_1_reg[3]  ( .D(n4227), .CP(n183), .CDN(n152), .Q(
        pad_count_1[3]) );
  dfprb1 \pad_count_1_reg[4]  ( .D(n4226), .CP(n181), .SDN(n163), .Q(
        pad_count_1[4]), .QN(n1773) );
  dfcrn1 \serial_data_staging_2_reg[0]  ( .D(n3979), .CP(n182), .CDN(n157), 
        .QN(n1328) );
  dfcrn1 \serial_data_staging_2_reg[1]  ( .D(n3978), .CP(n183), .CDN(n165), 
        .QN(n1286) );
  dfcrn1 \serial_data_staging_2_reg[2]  ( .D(n3977), .CP(n180), .CDN(n160), 
        .QN(n1263) );
  dfcrn1 \serial_data_staging_2_reg[3]  ( .D(n3976), .CP(n182), .CDN(n173), 
        .QN(n1221) );
  dfcrn1 \serial_data_staging_2_reg[4]  ( .D(n3975), .CP(n183), .CDN(n153), 
        .QN(n1179) );
  dfcrn1 \serial_data_staging_1_reg[0]  ( .D(n3992), .CP(n181), .CDN(n170), 
        .QN(n1710) );
  dfcrn1 \serial_data_staging_1_reg[1]  ( .D(n3991), .CP(n181), .CDN(n18), 
        .QN(n1688) );
  dfcrn1 \serial_data_staging_1_reg[2]  ( .D(n3990), .CP(n182), .CDN(n20), 
        .QN(n1666) );
  dfcrn1 \serial_data_staging_1_reg[3]  ( .D(n3989), .CP(n183), .CDN(n17), 
        .QN(n1644) );
  dfcrn1 \serial_data_staging_1_reg[4]  ( .D(n3988), .CP(n180), .CDN(n161), 
        .QN(n1622) );
  dfcrq1 \xfer_count_reg[0]  ( .D(n4219), .CP(n182), .CDN(n151), .Q(
        xfer_count[0]) );
  dfcrq1 \xfer_count_reg[1]  ( .D(n4218), .CP(n183), .CDN(n170), .Q(
        xfer_count[1]) );
  dfcrq1 \xfer_count_reg[2]  ( .D(n4217), .CP(n180), .CDN(n158), .Q(
        xfer_count[2]) );
  dfcrq1 \xfer_count_reg[3]  ( .D(n4216), .CP(n181), .CDN(n154), .Q(
        xfer_count[3]) );
  dfcrq1 serial_busy_reg ( .D(n4213), .CP(n181), .CDN(n154), .Q(serial_busy)
         );
  dfcrq1 serial_load_pre_reg ( .D(n4214), .CP(n182), .CDN(n164), .Q(
        serial_load_pre) );
  dfcrq1 serial_clock_pre_reg ( .D(n4215), .CP(n180), .CDN(n17), .Q(
        serial_clock_pre) );
  dfcrn1 \pll_div_reg[4]  ( .D(n4234), .CP(n255), .CDN(n19), .QN(n723) );
  dfprb1 \pll90_sel_reg[1]  ( .D(n4235), .CP(n248), .SDN(n158), .Q(
        pll90_sel[1]), .QN(n2056) );
  dfprb1 \pll_trim_reg[20]  ( .D(n4236), .CP(n252), .SDN(n170), .Q(
        pll_trim[20]), .QN(n2057) );
  dfcrq1 \pll_trim_reg[12]  ( .D(n4237), .CP(n273), .CDN(n163), .Q(
        pll_trim[12]) );
  dfprb1 \pll_trim_reg[4]  ( .D(n4238), .CP(n252), .SDN(n168), .Q(pll_trim[4])
         );
  dfnrq1 \wb_dat_o_reg[28]  ( .D(n4605), .CP(n183), .Q(wb_dat_o[28]) );
  dfnrq1 \wb_dat_o_reg[20]  ( .D(n4613), .CP(n181), .Q(wb_dat_o[20]) );
  dfnrq1 \wb_dat_o_reg[12]  ( .D(n4621), .CP(n182), .Q(wb_dat_o[12]) );
  dfnrq1 \wb_dat_o_reg[4]  ( .D(n4629), .CP(n182), .Q(wb_dat_o[4]) );
  dfcrn1 \gpio_configure_reg[37][5]  ( .D(n4084), .CP(n265), .CDN(n167), .QN(
        n722) );
  dfcrn1 \gpio_configure_reg[36][5]  ( .D(n4085), .CP(n265), .CDN(n151), .QN(
        n721) );
  dfcrn1 \gpio_configure_reg[35][5]  ( .D(n4086), .CP(n263), .CDN(n164), .QN(
        n1208) );
  dfcrq1 \gpio_configure_reg[34][5]  ( .D(n4087), .CP(n280), .CDN(n158), .Q(
        \gpio_configure[34][5] ) );
  dfcrq1 \gpio_configure_reg[33][5]  ( .D(n4088), .CP(n280), .CDN(n170), .Q(
        \gpio_configure[33][5] ) );
  dfcrn1 \gpio_configure_reg[32][5]  ( .D(n4089), .CP(n265), .CDN(n157), .QN(
        n1211) );
  dfcrq1 \gpio_configure_reg[31][5]  ( .D(n4090), .CP(n279), .CDN(n159), .Q(
        \gpio_configure[31][5] ) );
  dfcrq1 \gpio_configure_reg[30][5]  ( .D(n4091), .CP(n278), .CDN(n154), .Q(
        \gpio_configure[30][5] ) );
  dfcrq1 \gpio_configure_reg[29][5]  ( .D(n4092), .CP(n278), .CDN(n174), .Q(
        \gpio_configure[29][5] ) );
  dfcrq1 \gpio_configure_reg[28][5]  ( .D(n4093), .CP(n278), .CDN(n168), .Q(
        \gpio_configure[28][5] ) );
  dfcrq1 \gpio_configure_reg[27][5]  ( .D(n4094), .CP(n278), .CDN(n15), .Q(
        \gpio_configure[27][5] ) );
  dfcrq1 \gpio_configure_reg[26][5]  ( .D(n4095), .CP(n278), .CDN(n17), .Q(
        \gpio_configure[26][5] ) );
  dfcrq1 \gpio_configure_reg[25][5]  ( .D(n4096), .CP(n278), .CDN(n158), .Q(
        \gpio_configure[25][5] ) );
  dfcrq1 \gpio_configure_reg[24][5]  ( .D(n4097), .CP(n277), .CDN(n170), .Q(
        \gpio_configure[24][5] ) );
  dfcrq1 \gpio_configure_reg[23][5]  ( .D(n4098), .CP(n277), .CDN(n15), .Q(
        \gpio_configure[23][5] ) );
  dfcrq1 \gpio_configure_reg[22][5]  ( .D(n4099), .CP(n277), .CDN(n17), .Q(
        \gpio_configure[22][5] ) );
  dfcrq1 \gpio_configure_reg[21][5]  ( .D(n4100), .CP(n276), .CDN(n174), .Q(
        \gpio_configure[21][5] ) );
  dfcrq1 \gpio_configure_reg[20][5]  ( .D(n4101), .CP(n276), .CDN(n168), .Q(
        \gpio_configure[20][5] ) );
  dfcrq1 \gpio_configure_reg[19][5]  ( .D(n4102), .CP(n275), .CDN(n15), .Q(
        \gpio_configure[19][5] ) );
  dfcrq1 \gpio_configure_reg[18][5]  ( .D(n4103), .CP(n274), .CDN(n17), .Q(
        \gpio_configure[18][5] ) );
  dfcrq1 \gpio_configure_reg[17][5]  ( .D(n4104), .CP(n266), .CDN(n174), .Q(
        \gpio_configure[17][5] ) );
  dfcrq1 \gpio_configure_reg[16][5]  ( .D(n4105), .CP(n267), .CDN(n168), .Q(
        \gpio_configure[16][5] ) );
  dfcrq1 \gpio_configure_reg[15][5]  ( .D(n4106), .CP(n266), .CDN(n159), .Q(
        \gpio_configure[15][5] ) );
  dfcrq1 \gpio_configure_reg[14][5]  ( .D(n4107), .CP(n267), .CDN(n17), .Q(
        \gpio_configure[14][5] ) );
  dfcrq1 \gpio_configure_reg[13][5]  ( .D(n4108), .CP(n268), .CDN(n158), .Q(
        \gpio_configure[13][5] ) );
  dfcrq1 \gpio_configure_reg[12][5]  ( .D(n4109), .CP(n269), .CDN(n170), .Q(
        \gpio_configure[12][5] ) );
  dfcrq1 \gpio_configure_reg[11][5]  ( .D(n4110), .CP(n270), .CDN(n161), .Q(
        \gpio_configure[11][5] ) );
  dfcrq1 \gpio_configure_reg[10][5]  ( .D(n4111), .CP(n271), .CDN(n154), .Q(
        \gpio_configure[10][5] ) );
  dfcrq1 \gpio_configure_reg[9][5]  ( .D(n4112), .CP(n271), .CDN(n174), .Q(
        \gpio_configure[9][5] ) );
  dfcrq1 \gpio_configure_reg[8][5]  ( .D(n4113), .CP(n272), .CDN(n168), .Q(
        \gpio_configure[8][5] ) );
  dfcrq1 \gpio_configure_reg[7][5]  ( .D(n4114), .CP(n272), .CDN(n15), .Q(
        \gpio_configure[7][5] ) );
  dfcrq1 \gpio_configure_reg[6][5]  ( .D(n4115), .CP(n272), .CDN(n165), .Q(
        \gpio_configure[6][5] ) );
  dfcrq1 \gpio_configure_reg[5][5]  ( .D(n4116), .CP(n273), .CDN(n172), .Q(
        \gpio_configure[5][5] ) );
  dfcrq1 \gpio_configure_reg[4][5]  ( .D(n4117), .CP(n273), .CDN(n169), .Q(
        \gpio_configure[4][5] ) );
  dfcrq1 \gpio_configure_reg[3][5]  ( .D(n4118), .CP(n273), .CDN(n161), .Q(
        \gpio_configure[3][5] ) );
  dfcrq1 \gpio_configure_reg[2][5]  ( .D(n4119), .CP(n274), .CDN(n16), .Q(
        \gpio_configure[2][5] ) );
  dfcrq1 \gpio_configure_reg[1][5]  ( .D(n4120), .CP(n274), .CDN(n157), .Q(
        \gpio_configure[1][5] ) );
  dfcrq1 \gpio_configure_reg[0][5]  ( .D(n4121), .CP(n274), .CDN(n170), .Q(
        \gpio_configure[0][5] ) );
  dfcrn1 \serial_data_staging_1_reg[5]  ( .D(n3987), .CP(n182), .CDN(n170), 
        .QN(n1600) );
  dfcrn1 \serial_data_staging_2_reg[5]  ( .D(n3974), .CP(n180), .CDN(n159), 
        .QN(n1137) );
  dfcrn1 \mgmt_gpio_data_buf_reg[5]  ( .D(n4122), .CP(n260), .CDN(n15), .QN(
        n824) );
  dfcrn1 \mgmt_gpio_data_reg[5]  ( .D(n3961), .CP(n263), .CDN(n171), .QN(n720)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[13]  ( .D(n4123), .CP(n265), .CDN(n163), .QN(
        n803) );
  dfcrn1 \mgmt_gpio_data_reg[13]  ( .D(n3953), .CP(n264), .CDN(n153), .QN(n804) );
  dfcrn1 \mgmt_gpio_data_buf_reg[21]  ( .D(n4124), .CP(n260), .CDN(n174), .QN(
        n773) );
  dfcrn1 \mgmt_gpio_data_reg[21]  ( .D(n3945), .CP(n264), .CDN(n162), .QN(n719) );
  dfcrq1 \mgmt_gpio_data_reg[29]  ( .D(n4125), .CP(n306), .CDN(n162), .Q(
        mgmt_gpio_out[29]) );
  dfcrn1 \mgmt_gpio_data_reg[37]  ( .D(n4126), .CP(n261), .CDN(n168), .QN(
        n1907) );
  dfcrn1 serial_bb_data_1_reg ( .D(n4127), .CP(n262), .CDN(n15), .QN(n1909) );
  dfcrq1 \pll90_sel_reg[2]  ( .D(n4128), .CP(n305), .CDN(n165), .Q(
        pll90_sel[2]) );
  dfprb1 \pll_trim_reg[21]  ( .D(n4129), .CP(n247), .SDN(n172), .Q(
        pll_trim[21]) );
  dfprb1 \pll_trim_reg[13]  ( .D(n4130), .CP(n253), .SDN(n18), .Q(pll_trim[13]) );
  dfprb1 \pll_trim_reg[5]  ( .D(n4131), .CP(n251), .SDN(n172), .Q(pll_trim[5])
         );
  dfcrn1 \gpio_configure_reg[37][6]  ( .D(n4038), .CP(n261), .CDN(n162), .QN(
        n718) );
  dfcrn1 \gpio_configure_reg[36][6]  ( .D(n4039), .CP(n262), .CDN(n166), .QN(
        n717) );
  dfcrn1 \gpio_configure_reg[35][6]  ( .D(n4040), .CP(n262), .CDN(n172), .QN(
        n1166) );
  dfcrq1 \gpio_configure_reg[34][6]  ( .D(n4041), .CP(n283), .CDN(n15), .Q(
        \gpio_configure[34][6] ) );
  dfcrq1 \gpio_configure_reg[33][6]  ( .D(n4042), .CP(n283), .CDN(n17), .Q(
        \gpio_configure[33][6] ) );
  dfcrn1 \gpio_configure_reg[32][6]  ( .D(n4043), .CP(n262), .CDN(n169), .QN(
        n1169) );
  dfcrq1 \gpio_configure_reg[31][6]  ( .D(n4044), .CP(n284), .CDN(n16), .Q(
        \gpio_configure[31][6] ) );
  dfcrq1 \gpio_configure_reg[30][6]  ( .D(n4045), .CP(n297), .CDN(n18), .Q(
        \gpio_configure[30][6] ) );
  dfcrq1 \gpio_configure_reg[29][6]  ( .D(n4046), .CP(n267), .CDN(n163), .Q(
        \gpio_configure[29][6] ) );
  dfcrq1 \gpio_configure_reg[28][6]  ( .D(n4047), .CP(n302), .CDN(n20), .Q(
        \gpio_configure[28][6] ) );
  dfcrq1 \gpio_configure_reg[27][6]  ( .D(n4048), .CP(n282), .CDN(n168), .Q(
        \gpio_configure[27][6] ) );
  dfcrq1 \gpio_configure_reg[26][6]  ( .D(n4049), .CP(n267), .CDN(n155), .Q(
        \gpio_configure[26][6] ) );
  dfcrq1 \gpio_configure_reg[25][6]  ( .D(n4050), .CP(n301), .CDN(n20), .Q(
        \gpio_configure[25][6] ) );
  dfcrq1 \gpio_configure_reg[24][6]  ( .D(n4051), .CP(n272), .CDN(n160), .Q(
        \gpio_configure[24][6] ) );
  dfcrq1 \gpio_configure_reg[23][6]  ( .D(n4052), .CP(n279), .CDN(n15), .Q(
        \gpio_configure[23][6] ) );
  dfcrq1 \gpio_configure_reg[22][6]  ( .D(n4053), .CP(n270), .CDN(n166), .Q(
        \gpio_configure[22][6] ) );
  dfcrq1 \gpio_configure_reg[21][6]  ( .D(n4054), .CP(n277), .CDN(n159), .Q(
        \gpio_configure[21][6] ) );
  dfcrq1 \gpio_configure_reg[20][6]  ( .D(n4055), .CP(n305), .CDN(n156), .Q(
        \gpio_configure[20][6] ) );
  dfcrq1 \gpio_configure_reg[19][6]  ( .D(n4056), .CP(n280), .CDN(n158), .Q(
        \gpio_configure[19][6] ) );
  dfcrq1 \gpio_configure_reg[18][6]  ( .D(n4057), .CP(n304), .CDN(n18), .Q(
        \gpio_configure[18][6] ) );
  dfcrq1 \gpio_configure_reg[17][6]  ( .D(n4058), .CP(n275), .CDN(n151), .Q(
        \gpio_configure[17][6] ) );
  dfcrq1 \gpio_configure_reg[16][6]  ( .D(n4059), .CP(n298), .CDN(n21), .Q(
        \gpio_configure[16][6] ) );
  dfcrq1 \gpio_configure_reg[15][6]  ( .D(n4060), .CP(n283), .CDN(n158), .Q(
        \gpio_configure[15][6] ) );
  dfcrq1 \gpio_configure_reg[14][6]  ( .D(n4061), .CP(n296), .CDN(n18), .Q(
        \gpio_configure[14][6] ) );
  dfcrq1 \gpio_configure_reg[13][6]  ( .D(n4062), .CP(n267), .CDN(n164), .Q(
        \gpio_configure[13][6] ) );
  dfcrq1 \gpio_configure_reg[12][6]  ( .D(n4063), .CP(n301), .CDN(n160), .Q(
        \gpio_configure[12][6] ) );
  dfcrq1 \gpio_configure_reg[11][6]  ( .D(n4064), .CP(n281), .CDN(n155), .Q(
        \gpio_configure[11][6] ) );
  dfcrq1 \gpio_configure_reg[10][6]  ( .D(n4065), .CP(n268), .CDN(n166), .Q(
        \gpio_configure[10][6] ) );
  dfcrq1 \gpio_configure_reg[9][6]  ( .D(n4066), .CP(n300), .CDN(n173), .Q(
        \gpio_configure[9][6] ) );
  dfcrq1 \gpio_configure_reg[8][6]  ( .D(n4067), .CP(n273), .CDN(n14), .Q(
        \gpio_configure[8][6] ) );
  dfcrq1 \gpio_configure_reg[7][6]  ( .D(n4068), .CP(n278), .CDN(n158), .Q(
        \gpio_configure[7][6] ) );
  dfcrq1 \gpio_configure_reg[6][6]  ( .D(n4069), .CP(n271), .CDN(n171), .Q(
        \gpio_configure[6][6] ) );
  dfcrq1 \gpio_configure_reg[5][6]  ( .D(n4070), .CP(n276), .CDN(n14), .Q(
        \gpio_configure[5][6] ) );
  dfcrq1 \gpio_configure_reg[4][6]  ( .D(n4071), .CP(n304), .CDN(n164), .Q(
        \gpio_configure[4][6] ) );
  dfcrq1 \gpio_configure_reg[3][6]  ( .D(n4072), .CP(n281), .CDN(n172), .Q(
        \gpio_configure[3][6] ) );
  dfcrq1 \gpio_configure_reg[2][6]  ( .D(n4073), .CP(n303), .CDN(n152), .Q(
        \gpio_configure[2][6] ) );
  dfcrq1 \gpio_configure_reg[1][6]  ( .D(n4074), .CP(n266), .CDN(n16), .Q(
        \gpio_configure[1][6] ) );
  dfcrq1 \gpio_configure_reg[0][6]  ( .D(n4075), .CP(n297), .CDN(n156), .Q(
        \gpio_configure[0][6] ) );
  dfcrn1 \serial_data_staging_1_reg[6]  ( .D(n3986), .CP(n180), .CDN(n161), 
        .QN(n1578) );
  dfcrn1 \serial_data_staging_2_reg[6]  ( .D(n3973), .CP(n181), .CDN(n170), 
        .QN(n1095) );
  dfcrn1 \mgmt_gpio_data_buf_reg[6]  ( .D(n4076), .CP(n257), .CDN(n167), .QN(
        n822) );
  dfcrn1 \mgmt_gpio_data_reg[6]  ( .D(n3960), .CP(n261), .CDN(n18), .QN(n823)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[14]  ( .D(n4077), .CP(n257), .CDN(n16), .QN(
        n801) );
  dfcrn1 \mgmt_gpio_data_reg[14]  ( .D(n3952), .CP(n261), .CDN(n20), .QN(n802)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[22]  ( .D(n4078), .CP(n258), .CDN(n19), .QN(
        n770) );
  dfcrn1 \mgmt_gpio_data_reg[22]  ( .D(n3944), .CP(n260), .CDN(n163), .QN(n716) );
  dfcrq1 \mgmt_gpio_data_reg[30]  ( .D(n4079), .CP(n270), .CDN(n151), .Q(
        mgmt_gpio_out[30]) );
  dfcrq1 serial_bb_data_2_reg ( .D(n4080), .CP(n269), .CDN(n164), .Q(
        serial_bb_data_2) );
  dfprb1 \pll_trim_reg[22]  ( .D(n4081), .CP(n252), .SDN(n157), .Q(
        pll_trim[22]), .QN(n1893) );
  dfprb1 \pll_trim_reg[14]  ( .D(n4082), .CP(n253), .SDN(n20), .Q(pll_trim[14]) );
  dfprb1 \pll_trim_reg[6]  ( .D(n4083), .CP(n251), .SDN(n153), .Q(pll_trim[6])
         );
  dfcrn1 \gpio_configure_reg[37][7]  ( .D(n3993), .CP(n259), .CDN(n152), .QN(
        n1123) );
  dfcrn1 \gpio_configure_reg[36][7]  ( .D(n3994), .CP(n259), .CDN(n164), .QN(
        n1122) );
  dfcrn1 \gpio_configure_reg[35][7]  ( .D(n3995), .CP(n259), .CDN(n158), .QN(
        n1124) );
  dfcrq1 \gpio_configure_reg[34][7]  ( .D(n3996), .CP(n291), .CDN(n162), .Q(
        \gpio_configure[34][7] ) );
  dfcrq1 \gpio_configure_reg[33][7]  ( .D(n3997), .CP(n291), .CDN(n16), .Q(
        \gpio_configure[33][7] ) );
  dfcrn1 \gpio_configure_reg[32][7]  ( .D(n3998), .CP(n259), .CDN(n155), .QN(
        n1127) );
  dfcrq1 \gpio_configure_reg[31][7]  ( .D(n3999), .CP(n292), .CDN(n157), .Q(
        \gpio_configure[31][7] ) );
  dfcrq1 \gpio_configure_reg[30][7]  ( .D(n4000), .CP(n292), .CDN(n167), .Q(
        \gpio_configure[30][7] ) );
  dfcrq1 \gpio_configure_reg[29][7]  ( .D(n4001), .CP(n292), .CDN(n152), .Q(
        \gpio_configure[29][7] ) );
  dfcrq1 \gpio_configure_reg[28][7]  ( .D(n4002), .CP(n292), .CDN(n153), .Q(
        \gpio_configure[28][7] ) );
  dfcrq1 \gpio_configure_reg[27][7]  ( .D(n4003), .CP(n292), .CDN(n172), .Q(
        \gpio_configure[27][7] ) );
  dfcrq1 \gpio_configure_reg[26][7]  ( .D(n4004), .CP(n292), .CDN(n169), .Q(
        \gpio_configure[26][7] ) );
  dfcrq1 \gpio_configure_reg[25][7]  ( .D(n4005), .CP(n292), .CDN(n161), .Q(
        \gpio_configure[25][7] ) );
  dfcrq1 \gpio_configure_reg[24][7]  ( .D(n4006), .CP(n292), .CDN(n166), .Q(
        \gpio_configure[24][7] ) );
  dfcrq1 \gpio_configure_reg[23][7]  ( .D(n4007), .CP(n292), .CDN(n172), .Q(
        \gpio_configure[23][7] ) );
  dfcrq1 \gpio_configure_reg[22][7]  ( .D(n4008), .CP(n293), .CDN(n169), .Q(
        \gpio_configure[22][7] ) );
  dfcrq1 \gpio_configure_reg[21][7]  ( .D(n4009), .CP(n293), .CDN(n160), .Q(
        \gpio_configure[21][7] ) );
  dfcrq1 \gpio_configure_reg[20][7]  ( .D(n4010), .CP(n293), .CDN(n164), .Q(
        \gpio_configure[20][7] ) );
  dfcrq1 \gpio_configure_reg[19][7]  ( .D(n4011), .CP(n293), .CDN(n173), .Q(
        \gpio_configure[19][7] ) );
  dfcrq1 \gpio_configure_reg[18][7]  ( .D(n4012), .CP(n293), .CDN(n156), .Q(
        \gpio_configure[18][7] ) );
  dfcrq1 \gpio_configure_reg[17][7]  ( .D(n4013), .CP(n293), .CDN(n152), .Q(
        \gpio_configure[17][7] ) );
  dfcrq1 \gpio_configure_reg[16][7]  ( .D(n4014), .CP(n293), .CDN(n166), .Q(
        \gpio_configure[16][7] ) );
  dfcrq1 \gpio_configure_reg[15][7]  ( .D(n4015), .CP(n293), .CDN(n20), .Q(
        \gpio_configure[15][7] ) );
  dfcrq1 \gpio_configure_reg[14][7]  ( .D(n4016), .CP(n293), .CDN(n18), .Q(
        \gpio_configure[14][7] ) );
  dfcrq1 \gpio_configure_reg[13][7]  ( .D(n4017), .CP(n294), .CDN(n160), .Q(
        \gpio_configure[13][7] ) );
  dfcrq1 \gpio_configure_reg[12][7]  ( .D(n4018), .CP(n294), .CDN(n164), .Q(
        \gpio_configure[12][7] ) );
  dfcrq1 \gpio_configure_reg[11][7]  ( .D(n4019), .CP(n294), .CDN(n157), .Q(
        \gpio_configure[11][7] ) );
  dfcrq1 \gpio_configure_reg[10][7]  ( .D(n4020), .CP(n294), .CDN(n170), .Q(
        \gpio_configure[10][7] ) );
  dfcrq1 \gpio_configure_reg[9][7]  ( .D(n4021), .CP(n294), .CDN(n159), .Q(
        \gpio_configure[9][7] ) );
  dfcrq1 \gpio_configure_reg[8][7]  ( .D(n4022), .CP(n294), .CDN(n164), .Q(
        \gpio_configure[8][7] ) );
  dfcrq1 \gpio_configure_reg[7][7]  ( .D(n4023), .CP(n294), .CDN(n20), .Q(
        \gpio_configure[7][7] ) );
  dfcrq1 \gpio_configure_reg[6][7]  ( .D(n4024), .CP(n294), .CDN(n18), .Q(
        \gpio_configure[6][7] ) );
  dfcrq1 \gpio_configure_reg[5][7]  ( .D(n4025), .CP(n294), .CDN(n152), .Q(
        \gpio_configure[5][7] ) );
  dfcrq1 \gpio_configure_reg[4][7]  ( .D(n4026), .CP(n295), .CDN(n166), .Q(
        \gpio_configure[4][7] ) );
  dfcrq1 \gpio_configure_reg[3][7]  ( .D(n4027), .CP(n295), .CDN(n173), .Q(
        \gpio_configure[3][7] ) );
  dfcrq1 \gpio_configure_reg[2][7]  ( .D(n4028), .CP(n295), .CDN(n156), .Q(
        \gpio_configure[2][7] ) );
  dfcrq1 \gpio_configure_reg[1][7]  ( .D(n4029), .CP(n295), .CDN(n160), .Q(
        \gpio_configure[1][7] ) );
  dfcrq1 \gpio_configure_reg[0][7]  ( .D(n4030), .CP(n295), .CDN(n164), .Q(
        \gpio_configure[0][7] ) );
  dfcrn1 \serial_data_staging_1_reg[7]  ( .D(n3985), .CP(n181), .CDN(n169), 
        .QN(n1556) );
  dfcrn1 \serial_data_staging_1_reg[8]  ( .D(n3984), .CP(n182), .CDN(n172), 
        .QN(n1534) );
  dfcrn1 \serial_data_staging_1_reg[9]  ( .D(n3983), .CP(n183), .CDN(n154), 
        .QN(n1512) );
  dfcrn1 \serial_data_staging_1_reg[10]  ( .D(n3982), .CP(n180), .CDN(n14), 
        .QN(n1490) );
  dfcrn1 \serial_data_staging_1_reg[11]  ( .D(n3981), .CP(n181), .CDN(n18), 
        .QN(n1435) );
  dfcrn1 \serial_data_staging_1_reg[12]  ( .D(n3980), .CP(n182), .CDN(n20), 
        .QN(n1436) );
  dfnrq1 \wb_dat_o_reg[29]  ( .D(n4604), .CP(n180), .Q(wb_dat_o[29]) );
  dfnrq1 \wb_dat_o_reg[21]  ( .D(n4612), .CP(n180), .Q(wb_dat_o[21]) );
  dfnrq1 \wb_dat_o_reg[13]  ( .D(n4620), .CP(n181), .Q(wb_dat_o[13]) );
  dfnrq1 \wb_dat_o_reg[5]  ( .D(n4628), .CP(n181), .Q(wb_dat_o[5]) );
  dfcrn1 \serial_data_staging_2_reg[7]  ( .D(n3972), .CP(n182), .CDN(n157), 
        .QN(n1053) );
  dfcrn1 \serial_data_staging_2_reg[8]  ( .D(n3971), .CP(n183), .CDN(n165), 
        .QN(n1011) );
  dfcrn1 \serial_data_staging_2_reg[9]  ( .D(n3970), .CP(n180), .CDN(n162), 
        .QN(n969) );
  dfcrn1 \serial_data_staging_2_reg[10]  ( .D(n3969), .CP(n181), .CDN(n18), 
        .QN(n927) );
  dfcrn1 \serial_data_staging_2_reg[11]  ( .D(n3968), .CP(n182), .CDN(n20), 
        .QN(n845) );
  dfcrn1 \serial_data_staging_2_reg[12]  ( .D(n3967), .CP(n183), .CDN(n16), 
        .QN(n715) );
  dfnrq1 \wb_dat_o_reg[30]  ( .D(n4603), .CP(n183), .Q(wb_dat_o[30]) );
  dfnrq1 \wb_dat_o_reg[22]  ( .D(n4611), .CP(n183), .Q(wb_dat_o[22]) );
  dfnrq1 \wb_dat_o_reg[14]  ( .D(n4619), .CP(n183), .Q(wb_dat_o[14]) );
  dfnrq1 \wb_dat_o_reg[6]  ( .D(n4627), .CP(n183), .Q(wb_dat_o[6]) );
  dfcrn1 \mgmt_gpio_data_buf_reg[7]  ( .D(n4031), .CP(n256), .CDN(n171), .QN(
        n818) );
  dfcrn1 \mgmt_gpio_data_reg[7]  ( .D(n3959), .CP(n256), .CDN(n16), .QN(n714)
         );
  dfcrn1 \mgmt_gpio_data_buf_reg[15]  ( .D(n4032), .CP(n257), .CDN(n15), .QN(
        n797) );
  dfcrn1 \mgmt_gpio_data_reg[15]  ( .D(n3951), .CP(n256), .CDN(n151), .QN(n800) );
  dfcrn1 \mgmt_gpio_data_buf_reg[23]  ( .D(n4033), .CP(n258), .CDN(n21), .QN(
        n765) );
  dfcrn1 \mgmt_gpio_data_reg[23]  ( .D(n3943), .CP(n256), .CDN(n167), .QN(n713) );
  dfcrq1 \mgmt_gpio_data_reg[31]  ( .D(n4034), .CP(n295), .CDN(n20), .Q(
        mgmt_gpio_out[31]) );
  dfprb1 \pll_trim_reg[23]  ( .D(n4035), .CP(n245), .SDN(n16), .Q(pll_trim[23]), .QN(n1876) );
  dfprb1 \pll_trim_reg[15]  ( .D(n4036), .CP(n246), .SDN(n21), .Q(pll_trim[15]) );
  dfprb1 \pll_trim_reg[7]  ( .D(n4037), .CP(n246), .SDN(n168), .Q(pll_trim[7])
         );
  dfnrq1 \wb_dat_o_reg[31]  ( .D(n4602), .CP(n183), .Q(wb_dat_o[31]) );
  dfnrq1 \wb_dat_o_reg[23]  ( .D(n4610), .CP(n181), .Q(wb_dat_o[23]) );
  dfnrq1 \wb_dat_o_reg[15]  ( .D(n4618), .CP(n182), .Q(wb_dat_o[15]) );
  dfnrq1 \wb_dat_o_reg[7]  ( .D(n4626), .CP(n180), .Q(wb_dat_o[7]) );
  dfnrq1 \wb_dat_o_reg[24]  ( .D(n4609), .CP(n183), .Q(wb_dat_o[24]) );
  dfnrq1 \wb_dat_o_reg[16]  ( .D(n4617), .CP(n180), .Q(wb_dat_o[16]) );
  dfnrq1 \wb_dat_o_reg[8]  ( .D(n4625), .CP(n180), .Q(wb_dat_o[8]) );
  dfnrq1 \wb_dat_o_reg[0]  ( .D(n4633), .CP(n181), .Q(wb_dat_o[0]) );
  inv0d0 U3 ( .I(n713), .ZN(mgmt_gpio_out[23]) );
  inv0d0 U4 ( .I(n714), .ZN(mgmt_gpio_out[7]) );
  inv0d0 U343 ( .I(n715), .ZN(\serial_data_staging_2[12] ) );
  inv0d0 U344 ( .I(n716), .ZN(mgmt_gpio_out[22]) );
  inv0d0 U345 ( .I(n717), .ZN(\gpio_configure[36][6] ) );
  inv0d0 U346 ( .I(n718), .ZN(\gpio_configure[37][6] ) );
  inv0d0 U347 ( .I(n719), .ZN(mgmt_gpio_out[21]) );
  inv0d0 U348 ( .I(n720), .ZN(mgmt_gpio_out[5]) );
  inv0d0 U349 ( .I(n721), .ZN(\gpio_configure[36][5] ) );
  inv0d0 U350 ( .I(n722), .ZN(\gpio_configure[37][5] ) );
  inv0d0 U351 ( .I(n723), .ZN(pll_div[4]) );
  inv0d0 U352 ( .I(n724), .ZN(pad_count_1[2]) );
  inv0d0 U353 ( .I(n725), .ZN(pad_count_1[0]) );
  inv0d0 U354 ( .I(n726), .ZN(pad_count_2[3]) );
  inv0d0 U355 ( .I(n727), .ZN(mgmt_gpio_out[20]) );
  inv0d0 U356 ( .I(n728), .ZN(mgmt_gpio_out[12]) );
  inv0d0 U357 ( .I(n729), .ZN(mgmt_gpio_out[4]) );
  inv0d0 U358 ( .I(n730), .ZN(irq[0]) );
  inv0d0 U359 ( .I(n731), .ZN(pll_div[0]) );
  inv0d0 U360 ( .I(n732), .ZN(pll_div[1]) );
  inv0d0 U361 ( .I(n733), .ZN(pll_sel[0]) );
  inv0d0 U362 ( .I(n734), .ZN(\gpio_configure[35][3] ) );
  inv0d0 U363 ( .I(n735), .ZN(\gpio_configure[36][3] ) );
  inv0d0 U364 ( .I(n736), .ZN(\gpio_configure[37][2] ) );
  inv0d0 U365 ( .I(n737), .ZN(\gpio_configure[37][3] ) );
  inv0d0 U366 ( .I(n738), .ZN(pwr_ctrl_out[0]) );
  inv0d0 U367 ( .I(n739), .ZN(pwr_ctrl_out[1]) );
  inv0d0 U368 ( .I(n740), .ZN(pwr_ctrl_out[2]) );
  inv0d0 U369 ( .I(n741), .ZN(pwr_ctrl_out[3]) );
  inv0d0 U370 ( .I(n742), .ZN(mgmt_gpio_data_1) );
  inv0d0 U371 ( .I(n743), .ZN(mgmt_gpio_out[2]) );
  inv0d0 U372 ( .I(n744), .ZN(mgmt_gpio_out[3]) );
  inv0d0 U373 ( .I(n745), .ZN(mgmt_gpio_out[11]) );
  inv0d0 U374 ( .I(n746), .ZN(mgmt_gpio_out[16]) );
  inv0d0 U375 ( .I(n747), .ZN(mgmt_gpio_out[17]) );
  inv0d0 U376 ( .I(n748), .ZN(mgmt_gpio_out[18]) );
  inv0d0 U377 ( .I(n749), .ZN(mgmt_gpio_out[19]) );
  inv0d0 U378 ( .I(n750), .ZN(wb_ack_o) );
  inv0d0 U379 ( .I(n751), .ZN(wbbd_addr[0]) );
  inv0d0 U381 ( .I(n752), .ZN(wbbd_write) );
  nr02d0 U382 ( .A1(pass_thru_mgmt), .A2(n753), .ZN(spimemio_flash_io1_di) );
  an02d0 U383 ( .A1(pad_flash_io0_di), .A2(n754), .Z(spimemio_flash_io0_di) );
  an02d0 U384 ( .A1(mgmt_gpio_in[34]), .A2(spi_enabled), .Z(spi_sdi) );
  aor22d1 U385 ( .A1(serial_bb_resetn), .A2(N165), .B1(serial_resetn_pre), 
        .B2(n755), .Z(n5771) );
  inv0d0 U386 ( .I(n756), .ZN(serial_data_2) );
  an02d0 U387 ( .A1(mgmt_gpio_in[5]), .A2(uart_enabled), .Z(ser_rx) );
  inv0d0 U388 ( .I(n757), .ZN(reset) );
  inv0d0 U389 ( .I(pad_flash_io1_ieb), .ZN(pad_flash_io1_oeb) );
  nr02d0 U390 ( .A1(pass_thru_mgmt), .A2(spimemio_flash_io1_oeb), .ZN(
        pad_flash_io1_ieb) );
  inv0d0 U391 ( .I(pad_flash_io0_ieb), .ZN(pad_flash_io0_oeb) );
  nd02d0 U392 ( .A1(spimemio_flash_io0_oeb), .A2(n754), .ZN(pad_flash_io0_ieb)
         );
  aor22d1 U393 ( .A1(pass_thru_mgmt_delay), .A2(mgmt_gpio_in[2]), .B1(
        spimemio_flash_io0_do), .B2(n754), .Z(pad_flash_io0_do) );
  nr02d0 U394 ( .A1(n159), .A2(pass_thru_mgmt_delay), .ZN(pad_flash_csb_oeb)
         );
  oaim22d1 U395 ( .A1(n758), .A2(n754), .B1(spimemio_flash_csb), .B2(n754), 
        .ZN(pad_flash_csb) );
  inv0d0 U396 ( .I(pass_thru_mgmt_delay), .ZN(n754) );
  nr02d0 U397 ( .A1(n153), .A2(pass_thru_mgmt), .ZN(pad_flash_clk_oeb) );
  aor22d1 U398 ( .A1(pass_thru_mgmt), .A2(mgmt_gpio_in[4]), .B1(
        spimemio_flash_clk), .B2(n759), .Z(pad_flash_clk) );
  inv0d0 U399 ( .I(n760), .ZN(odata[6]) );
  inv0d0 U400 ( .I(n761), .ZN(odata[4]) );
  inv0d0 U401 ( .I(n762), .ZN(odata[3]) );
  inv0d0 U402 ( .I(n763), .ZN(odata[2]) );
  oai222d1 U403 ( .A1(n764), .A2(n765), .B1(n193), .B2(n767), .C1(n768), .C2(
        n769), .ZN(n3943) );
  inv0d0 U404 ( .I(mgmt_gpio_out[23]), .ZN(n769) );
  oai222d1 U405 ( .A1(n764), .A2(n770), .B1(n197), .B2(n767), .C1(n768), .C2(
        n772), .ZN(n3944) );
  inv0d0 U406 ( .I(mgmt_gpio_out[22]), .ZN(n772) );
  oai222d1 U407 ( .A1(n764), .A2(n773), .B1(n201), .B2(n767), .C1(n768), .C2(
        n775), .ZN(n3945) );
  inv0d0 U408 ( .I(mgmt_gpio_out[21]), .ZN(n775) );
  oai222d1 U409 ( .A1(n764), .A2(n776), .B1(n207), .B2(n767), .C1(n768), .C2(
        n778), .ZN(n3946) );
  inv0d0 U410 ( .I(mgmt_gpio_out[20]), .ZN(n778) );
  oai222d1 U411 ( .A1(n764), .A2(n779), .B1(n211), .B2(n767), .C1(n768), .C2(
        n781), .ZN(n3947) );
  inv0d0 U412 ( .I(mgmt_gpio_out[19]), .ZN(n781) );
  oai222d1 U413 ( .A1(n764), .A2(n782), .B1(n220), .B2(n767), .C1(n768), .C2(
        n784), .ZN(n3948) );
  inv0d0 U414 ( .I(mgmt_gpio_out[18]), .ZN(n784) );
  oai222d1 U415 ( .A1(n764), .A2(n785), .B1(n227), .B2(n767), .C1(n768), .C2(
        n787), .ZN(n3949) );
  inv0d0 U416 ( .I(mgmt_gpio_out[17]), .ZN(n787) );
  oai222d1 U417 ( .A1(n764), .A2(n788), .B1(n233), .B2(n767), .C1(n768), .C2(
        n790), .ZN(n3950) );
  inv0d0 U418 ( .I(mgmt_gpio_out[16]), .ZN(n790) );
  nd02d0 U419 ( .A1(n791), .A2(n768), .ZN(n767) );
  nd02d0 U420 ( .A1(n792), .A2(n768), .ZN(n764) );
  oai21d1 U421 ( .B1(n793), .B2(n794), .A(n795), .ZN(n768) );
  oai222d1 U422 ( .A1(n796), .A2(n797), .B1(n194), .B2(n798), .C1(n799), .C2(
        n800), .ZN(n3951) );
  oai222d1 U423 ( .A1(n796), .A2(n801), .B1(n198), .B2(n798), .C1(n799), .C2(
        n802), .ZN(n3952) );
  oai222d1 U424 ( .A1(n796), .A2(n803), .B1(n202), .B2(n798), .C1(n799), .C2(
        n804), .ZN(n3953) );
  oai222d1 U425 ( .A1(n796), .A2(n805), .B1(n204), .B2(n798), .C1(n799), .C2(
        n806), .ZN(n3954) );
  inv0d0 U426 ( .I(mgmt_gpio_out[12]), .ZN(n806) );
  oai222d1 U427 ( .A1(n796), .A2(n807), .B1(n210), .B2(n798), .C1(n799), .C2(
        n808), .ZN(n3955) );
  inv0d0 U428 ( .I(mgmt_gpio_out[11]), .ZN(n808) );
  oai222d1 U429 ( .A1(n796), .A2(n809), .B1(n219), .B2(n798), .C1(n799), .C2(
        n810), .ZN(n3956) );
  oai222d1 U430 ( .A1(n796), .A2(n811), .B1(n225), .B2(n798), .C1(n799), .C2(
        n812), .ZN(n3957) );
  oai222d1 U431 ( .A1(n796), .A2(n813), .B1(n232), .B2(n798), .C1(n799), .C2(
        n814), .ZN(n3958) );
  nd02d0 U432 ( .A1(n815), .A2(n799), .ZN(n798) );
  nd02d0 U433 ( .A1(n792), .A2(n799), .ZN(n796) );
  oai21d1 U434 ( .B1(n816), .B2(n794), .A(n795), .ZN(n799) );
  oai222d1 U435 ( .A1(n817), .A2(n818), .B1(n193), .B2(n819), .C1(n820), .C2(
        n821), .ZN(n3959) );
  inv0d0 U436 ( .I(mgmt_gpio_out[7]), .ZN(n821) );
  oai222d1 U437 ( .A1(n817), .A2(n822), .B1(n197), .B2(n819), .C1(n820), .C2(
        n823), .ZN(n3960) );
  oai222d1 U438 ( .A1(n817), .A2(n824), .B1(n201), .B2(n819), .C1(n820), .C2(
        n825), .ZN(n3961) );
  inv0d0 U439 ( .I(mgmt_gpio_out[5]), .ZN(n825) );
  oai222d1 U440 ( .A1(n817), .A2(n826), .B1(n207), .B2(n819), .C1(n820), .C2(
        n827), .ZN(n3962) );
  inv0d0 U441 ( .I(mgmt_gpio_out[4]), .ZN(n827) );
  oai222d1 U442 ( .A1(n817), .A2(n828), .B1(n209), .B2(n819), .C1(n820), .C2(
        n829), .ZN(n3963) );
  inv0d0 U443 ( .I(mgmt_gpio_out[3]), .ZN(n829) );
  oai222d1 U444 ( .A1(n817), .A2(n830), .B1(n222), .B2(n819), .C1(n820), .C2(
        n831), .ZN(n3964) );
  inv0d0 U445 ( .I(mgmt_gpio_out[2]), .ZN(n831) );
  oai222d1 U446 ( .A1(n817), .A2(n832), .B1(n224), .B2(n819), .C1(n820), .C2(
        n833), .ZN(n3965) );
  inv0d0 U447 ( .I(mgmt_gpio_data_1), .ZN(n833) );
  oai222d1 U448 ( .A1(n817), .A2(n834), .B1(n231), .B2(n819), .C1(n820), .C2(
        n835), .ZN(n3966) );
  nd02d0 U449 ( .A1(n836), .A2(n820), .ZN(n819) );
  nd02d0 U450 ( .A1(n792), .A2(n820), .ZN(n817) );
  oai21d1 U451 ( .B1(n837), .B2(n794), .A(n795), .ZN(n820) );
  nd12d0 U452 ( .A1(n838), .A2(n839), .ZN(n795) );
  nd02d0 U453 ( .A1(n840), .A2(n215), .ZN(n794) );
  oai222d1 U454 ( .A1(n842), .A2(n843), .B1(n844), .B2(n845), .C1(n846), .C2(
        n188), .ZN(n3967) );
  inv0d0 U455 ( .I(\serial_data_staging_2[12] ), .ZN(n846) );
  nr02d0 U456 ( .A1(n848), .A2(n849), .ZN(n842) );
  nd04d0 U457 ( .A1(n850), .A2(n851), .A3(n852), .A4(n853), .ZN(n849) );
  aoi221d1 U458 ( .B1(n854), .B2(\gpio_configure[15][12] ), .C1(n855), .C2(
        \gpio_configure[14][12] ), .A(n856), .ZN(n853) );
  oai222d1 U459 ( .A1(n857), .A2(n858), .B1(n859), .B2(n860), .C1(n861), .C2(
        n862), .ZN(n856) );
  aoi221d1 U460 ( .B1(n863), .B2(\gpio_configure[10][12] ), .C1(n864), .C2(
        \gpio_configure[9][12] ), .A(n865), .ZN(n852) );
  oai222d1 U461 ( .A1(n866), .A2(n867), .B1(n868), .B2(n869), .C1(n870), .C2(
        n871), .ZN(n865) );
  aoi221d1 U462 ( .B1(n872), .B2(\gpio_configure[5][12] ), .C1(n873), .C2(
        \gpio_configure[4][12] ), .A(n874), .ZN(n851) );
  oai222d1 U463 ( .A1(n875), .A2(n876), .B1(n877), .B2(n878), .C1(n879), .C2(
        n880), .ZN(n874) );
  aoi221d1 U464 ( .B1(n881), .B2(\gpio_configure[1][12] ), .C1(n882), .C2(
        \gpio_configure[0][12] ), .A(n883), .ZN(n850) );
  oai22d1 U465 ( .A1(n884), .A2(n885), .B1(n886), .B2(n887), .ZN(n883) );
  nd04d0 U466 ( .A1(n888), .A2(n889), .A3(n890), .A4(n891), .ZN(n848) );
  aoi221d1 U467 ( .B1(n892), .B2(\gpio_configure[34][12] ), .C1(n893), .C2(
        \gpio_configure[33][12] ), .A(n894), .ZN(n891) );
  oai222d1 U468 ( .A1(n895), .A2(n896), .B1(n897), .B2(n898), .C1(n899), .C2(
        n900), .ZN(n894) );
  aoi221d1 U469 ( .B1(n901), .B2(\gpio_configure[29][12] ), .C1(n902), .C2(
        \gpio_configure[28][12] ), .A(n903), .ZN(n890) );
  oai222d1 U470 ( .A1(n904), .A2(n905), .B1(n906), .B2(n907), .C1(n908), .C2(
        n909), .ZN(n903) );
  aoi221d1 U471 ( .B1(n910), .B2(\gpio_configure[24][12] ), .C1(n911), .C2(
        \gpio_configure[23][12] ), .A(n912), .ZN(n889) );
  oai222d1 U472 ( .A1(n913), .A2(n914), .B1(n915), .B2(n916), .C1(n917), .C2(
        n918), .ZN(n912) );
  aoi221d1 U473 ( .B1(n919), .B2(\gpio_configure[20][12] ), .C1(n920), .C2(
        \gpio_configure[19][12] ), .A(n921), .ZN(n888) );
  oai22d1 U474 ( .A1(n922), .A2(n923), .B1(n924), .B2(n925), .ZN(n921) );
  oai222d1 U475 ( .A1(n926), .A2(n843), .B1(n844), .B2(n927), .C1(n845), .C2(
        n190), .ZN(n3968) );
  nr02d0 U476 ( .A1(n928), .A2(n929), .ZN(n926) );
  nd04d0 U479 ( .A1(n930), .A2(n931), .A3(n932), .A4(n933), .ZN(n929) );
  aoi221d1 U480 ( .B1(n854), .B2(\gpio_configure[15][11] ), .C1(n855), .C2(
        \gpio_configure[14][11] ), .A(n934), .ZN(n933) );
  oai222d1 U481 ( .A1(n935), .A2(n858), .B1(n936), .B2(n860), .C1(n937), .C2(
        n862), .ZN(n934) );
  aoi221d1 U482 ( .B1(n863), .B2(\gpio_configure[10][11] ), .C1(n864), .C2(
        \gpio_configure[9][11] ), .A(n938), .ZN(n932) );
  oai222d1 U483 ( .A1(n939), .A2(n867), .B1(n940), .B2(n869), .C1(n941), .C2(
        n871), .ZN(n938) );
  aoi221d1 U484 ( .B1(n872), .B2(\gpio_configure[5][11] ), .C1(n873), .C2(
        \gpio_configure[4][11] ), .A(n942), .ZN(n931) );
  oai222d1 U485 ( .A1(n943), .A2(n876), .B1(n944), .B2(n878), .C1(n945), .C2(
        n880), .ZN(n942) );
  aoi221d1 U486 ( .B1(n881), .B2(\gpio_configure[1][11] ), .C1(n882), .C2(
        \gpio_configure[0][11] ), .A(n946), .ZN(n930) );
  oai22d1 U487 ( .A1(n947), .A2(n885), .B1(n948), .B2(n887), .ZN(n946) );
  nd04d0 U488 ( .A1(n949), .A2(n950), .A3(n951), .A4(n952), .ZN(n928) );
  aoi221d1 U489 ( .B1(n892), .B2(\gpio_configure[34][11] ), .C1(n893), .C2(
        \gpio_configure[33][11] ), .A(n953), .ZN(n952) );
  oai222d1 U490 ( .A1(n954), .A2(n896), .B1(n955), .B2(n898), .C1(n956), .C2(
        n900), .ZN(n953) );
  aoi221d1 U491 ( .B1(n901), .B2(\gpio_configure[29][11] ), .C1(n902), .C2(
        \gpio_configure[28][11] ), .A(n957), .ZN(n951) );
  oai222d1 U492 ( .A1(n958), .A2(n905), .B1(n959), .B2(n907), .C1(n960), .C2(
        n909), .ZN(n957) );
  aoi221d1 U493 ( .B1(n910), .B2(\gpio_configure[24][11] ), .C1(n911), .C2(
        \gpio_configure[23][11] ), .A(n961), .ZN(n950) );
  oai222d1 U494 ( .A1(n962), .A2(n914), .B1(n963), .B2(n916), .C1(n964), .C2(
        n918), .ZN(n961) );
  aoi221d1 U495 ( .B1(n919), .B2(\gpio_configure[20][11] ), .C1(n920), .C2(
        \gpio_configure[19][11] ), .A(n965), .ZN(n949) );
  oai22d1 U496 ( .A1(n966), .A2(n923), .B1(n967), .B2(n925), .ZN(n965) );
  oai222d1 U497 ( .A1(n968), .A2(n843), .B1(n844), .B2(n969), .C1(n190), .C2(
        n927), .ZN(n3969) );
  nr02d0 U498 ( .A1(n970), .A2(n971), .ZN(n968) );
  nd04d0 U499 ( .A1(n972), .A2(n973), .A3(n974), .A4(n975), .ZN(n971) );
  aoi221d1 U500 ( .B1(n854), .B2(\gpio_configure[15][10] ), .C1(n855), .C2(
        \gpio_configure[14][10] ), .A(n976), .ZN(n975) );
  oai222d1 U501 ( .A1(n977), .A2(n858), .B1(n978), .B2(n860), .C1(n979), .C2(
        n862), .ZN(n976) );
  aoi221d1 U502 ( .B1(n863), .B2(\gpio_configure[10][10] ), .C1(n864), .C2(
        \gpio_configure[9][10] ), .A(n980), .ZN(n974) );
  oai222d1 U503 ( .A1(n981), .A2(n867), .B1(n982), .B2(n869), .C1(n983), .C2(
        n871), .ZN(n980) );
  aoi221d1 U504 ( .B1(n872), .B2(\gpio_configure[5][10] ), .C1(n873), .C2(
        \gpio_configure[4][10] ), .A(n984), .ZN(n973) );
  oai222d1 U505 ( .A1(n985), .A2(n876), .B1(n986), .B2(n878), .C1(n987), .C2(
        n880), .ZN(n984) );
  aoi221d1 U506 ( .B1(n881), .B2(\gpio_configure[1][10] ), .C1(n882), .C2(
        \gpio_configure[0][10] ), .A(n988), .ZN(n972) );
  oai22d1 U507 ( .A1(n989), .A2(n885), .B1(n990), .B2(n887), .ZN(n988) );
  nd04d0 U508 ( .A1(n991), .A2(n992), .A3(n993), .A4(n994), .ZN(n970) );
  aoi221d1 U509 ( .B1(n892), .B2(\gpio_configure[34][10] ), .C1(n893), .C2(
        \gpio_configure[33][10] ), .A(n995), .ZN(n994) );
  oai222d1 U510 ( .A1(n996), .A2(n896), .B1(n997), .B2(n898), .C1(n998), .C2(
        n900), .ZN(n995) );
  aoi221d1 U511 ( .B1(n901), .B2(\gpio_configure[29][10] ), .C1(n902), .C2(
        \gpio_configure[28][10] ), .A(n999), .ZN(n993) );
  oai222d1 U512 ( .A1(n1000), .A2(n905), .B1(n1001), .B2(n907), .C1(n1002), 
        .C2(n909), .ZN(n999) );
  aoi221d1 U513 ( .B1(n910), .B2(\gpio_configure[24][10] ), .C1(n911), .C2(
        \gpio_configure[23][10] ), .A(n1003), .ZN(n992) );
  oai222d1 U514 ( .A1(n1004), .A2(n914), .B1(n1005), .B2(n916), .C1(n1006), 
        .C2(n918), .ZN(n1003) );
  aoi221d1 U515 ( .B1(n919), .B2(\gpio_configure[20][10] ), .C1(n920), .C2(
        \gpio_configure[19][10] ), .A(n1007), .ZN(n991) );
  oai22d1 U516 ( .A1(n1008), .A2(n923), .B1(n1009), .B2(n925), .ZN(n1007) );
  oai222d1 U517 ( .A1(n1010), .A2(n843), .B1(n844), .B2(n1011), .C1(n189), 
        .C2(n969), .ZN(n3970) );
  nr02d0 U518 ( .A1(n1012), .A2(n1013), .ZN(n1010) );
  nd04d0 U519 ( .A1(n1014), .A2(n1015), .A3(n1016), .A4(n1017), .ZN(n1013) );
  aoi221d1 U520 ( .B1(n854), .B2(\gpio_configure[15][9] ), .C1(n855), .C2(
        \gpio_configure[14][9] ), .A(n1018), .ZN(n1017) );
  oai222d1 U521 ( .A1(n1019), .A2(n858), .B1(n1020), .B2(n860), .C1(n1021), 
        .C2(n862), .ZN(n1018) );
  aoi221d1 U522 ( .B1(n863), .B2(\gpio_configure[10][9] ), .C1(n864), .C2(
        \gpio_configure[9][9] ), .A(n1022), .ZN(n1016) );
  oai222d1 U523 ( .A1(n1023), .A2(n867), .B1(n1024), .B2(n869), .C1(n1025), 
        .C2(n871), .ZN(n1022) );
  aoi221d1 U524 ( .B1(n872), .B2(\gpio_configure[5][9] ), .C1(n873), .C2(
        \gpio_configure[4][9] ), .A(n1026), .ZN(n1015) );
  oai222d1 U525 ( .A1(n1027), .A2(n876), .B1(n1028), .B2(n878), .C1(n1029), 
        .C2(n880), .ZN(n1026) );
  aoi221d1 U526 ( .B1(n881), .B2(\gpio_configure[1][9] ), .C1(n882), .C2(
        \gpio_configure[0][9] ), .A(n1030), .ZN(n1014) );
  oai22d1 U527 ( .A1(n1031), .A2(n885), .B1(n1032), .B2(n887), .ZN(n1030) );
  nd04d0 U528 ( .A1(n1033), .A2(n1034), .A3(n1035), .A4(n1036), .ZN(n1012) );
  aoi221d1 U529 ( .B1(n892), .B2(\gpio_configure[34][9] ), .C1(n893), .C2(
        \gpio_configure[33][9] ), .A(n1037), .ZN(n1036) );
  oai222d1 U530 ( .A1(n1038), .A2(n896), .B1(n1039), .B2(n898), .C1(n1040), 
        .C2(n900), .ZN(n1037) );
  aoi221d1 U531 ( .B1(n901), .B2(\gpio_configure[29][9] ), .C1(n902), .C2(
        \gpio_configure[28][9] ), .A(n1041), .ZN(n1035) );
  oai222d1 U532 ( .A1(n1042), .A2(n905), .B1(n1043), .B2(n907), .C1(n1044), 
        .C2(n909), .ZN(n1041) );
  aoi221d1 U533 ( .B1(n910), .B2(\gpio_configure[24][9] ), .C1(n911), .C2(
        \gpio_configure[23][9] ), .A(n1045), .ZN(n1034) );
  oai222d1 U534 ( .A1(n1046), .A2(n914), .B1(n1047), .B2(n916), .C1(n1048), 
        .C2(n918), .ZN(n1045) );
  aoi221d1 U535 ( .B1(n919), .B2(\gpio_configure[20][9] ), .C1(n920), .C2(
        \gpio_configure[19][9] ), .A(n1049), .ZN(n1033) );
  oai22d1 U536 ( .A1(n1050), .A2(n923), .B1(n1051), .B2(n925), .ZN(n1049) );
  oai222d1 U537 ( .A1(n1052), .A2(n843), .B1(n844), .B2(n1053), .C1(n188), 
        .C2(n1011), .ZN(n3971) );
  nr02d0 U538 ( .A1(n1054), .A2(n1055), .ZN(n1052) );
  nd04d0 U539 ( .A1(n1056), .A2(n1057), .A3(n1058), .A4(n1059), .ZN(n1055) );
  aoi221d1 U540 ( .B1(n854), .B2(\gpio_configure[15][8] ), .C1(n855), .C2(
        \gpio_configure[14][8] ), .A(n1060), .ZN(n1059) );
  oai222d1 U541 ( .A1(n1061), .A2(n858), .B1(n1062), .B2(n860), .C1(n1063), 
        .C2(n862), .ZN(n1060) );
  aoi221d1 U542 ( .B1(n863), .B2(\gpio_configure[10][8] ), .C1(n864), .C2(
        \gpio_configure[9][8] ), .A(n1064), .ZN(n1058) );
  oai222d1 U543 ( .A1(n1065), .A2(n867), .B1(n1066), .B2(n869), .C1(n1067), 
        .C2(n871), .ZN(n1064) );
  aoi221d1 U544 ( .B1(n872), .B2(\gpio_configure[5][8] ), .C1(n873), .C2(
        \gpio_configure[4][8] ), .A(n1068), .ZN(n1057) );
  oai222d1 U545 ( .A1(n1069), .A2(n876), .B1(n1070), .B2(n878), .C1(n1071), 
        .C2(n880), .ZN(n1068) );
  aoi221d1 U546 ( .B1(n881), .B2(\gpio_configure[1][8] ), .C1(n882), .C2(
        \gpio_configure[0][8] ), .A(n1072), .ZN(n1056) );
  oai22d1 U547 ( .A1(n1073), .A2(n885), .B1(n1074), .B2(n887), .ZN(n1072) );
  nd04d0 U548 ( .A1(n1075), .A2(n1076), .A3(n1077), .A4(n1078), .ZN(n1054) );
  aoi221d1 U549 ( .B1(n892), .B2(\gpio_configure[34][8] ), .C1(n893), .C2(
        \gpio_configure[33][8] ), .A(n1079), .ZN(n1078) );
  oai222d1 U550 ( .A1(n1080), .A2(n896), .B1(n1081), .B2(n898), .C1(n1082), 
        .C2(n900), .ZN(n1079) );
  aoi221d1 U551 ( .B1(n901), .B2(\gpio_configure[29][8] ), .C1(n902), .C2(
        \gpio_configure[28][8] ), .A(n1083), .ZN(n1077) );
  oai222d1 U552 ( .A1(n1084), .A2(n905), .B1(n1085), .B2(n907), .C1(n1086), 
        .C2(n909), .ZN(n1083) );
  aoi221d1 U553 ( .B1(n910), .B2(\gpio_configure[24][8] ), .C1(n911), .C2(
        \gpio_configure[23][8] ), .A(n1087), .ZN(n1076) );
  oai222d1 U554 ( .A1(n1088), .A2(n914), .B1(n1089), .B2(n916), .C1(n1090), 
        .C2(n918), .ZN(n1087) );
  aoi221d1 U555 ( .B1(n919), .B2(\gpio_configure[20][8] ), .C1(n920), .C2(
        \gpio_configure[19][8] ), .A(n1091), .ZN(n1075) );
  oai22d1 U556 ( .A1(n1092), .A2(n923), .B1(n1093), .B2(n925), .ZN(n1091) );
  oai222d1 U557 ( .A1(n1094), .A2(n843), .B1(n844), .B2(n1095), .C1(n190), 
        .C2(n1053), .ZN(n3972) );
  nr02d0 U558 ( .A1(n1096), .A2(n1097), .ZN(n1094) );
  nd04d0 U559 ( .A1(n1098), .A2(n1099), .A3(n1100), .A4(n1101), .ZN(n1097) );
  aoi221d1 U560 ( .B1(n854), .B2(\gpio_configure[15][7] ), .C1(n855), .C2(
        \gpio_configure[14][7] ), .A(n1102), .ZN(n1101) );
  oai222d1 U561 ( .A1(n1103), .A2(n858), .B1(n1104), .B2(n860), .C1(n1105), 
        .C2(n862), .ZN(n1102) );
  aoi221d1 U562 ( .B1(n863), .B2(\gpio_configure[10][7] ), .C1(n864), .C2(
        \gpio_configure[9][7] ), .A(n1106), .ZN(n1100) );
  oai222d1 U563 ( .A1(n1107), .A2(n867), .B1(n1108), .B2(n869), .C1(n1109), 
        .C2(n871), .ZN(n1106) );
  aoi221d1 U564 ( .B1(n872), .B2(\gpio_configure[5][7] ), .C1(n873), .C2(
        \gpio_configure[4][7] ), .A(n1110), .ZN(n1099) );
  oai222d1 U565 ( .A1(n1111), .A2(n876), .B1(n1112), .B2(n878), .C1(n1113), 
        .C2(n880), .ZN(n1110) );
  aoi221d1 U566 ( .B1(n881), .B2(\gpio_configure[1][7] ), .C1(n882), .C2(
        \gpio_configure[0][7] ), .A(n1114), .ZN(n1098) );
  oai22d1 U567 ( .A1(n1115), .A2(n885), .B1(n1116), .B2(n887), .ZN(n1114) );
  nd04d0 U568 ( .A1(n1117), .A2(n1118), .A3(n1119), .A4(n1120), .ZN(n1096) );
  aoi221d1 U569 ( .B1(n892), .B2(\gpio_configure[34][7] ), .C1(n893), .C2(
        \gpio_configure[33][7] ), .A(n1121), .ZN(n1120) );
  oai222d1 U570 ( .A1(n1122), .A2(n896), .B1(n1123), .B2(n898), .C1(n1124), 
        .C2(n900), .ZN(n1121) );
  aoi221d1 U571 ( .B1(n901), .B2(\gpio_configure[29][7] ), .C1(n902), .C2(
        \gpio_configure[28][7] ), .A(n1125), .ZN(n1119) );
  oai222d1 U572 ( .A1(n1126), .A2(n905), .B1(n1127), .B2(n907), .C1(n1128), 
        .C2(n909), .ZN(n1125) );
  aoi221d1 U573 ( .B1(n910), .B2(\gpio_configure[24][7] ), .C1(n911), .C2(
        \gpio_configure[23][7] ), .A(n1129), .ZN(n1118) );
  oai222d1 U574 ( .A1(n1130), .A2(n914), .B1(n1131), .B2(n916), .C1(n1132), 
        .C2(n918), .ZN(n1129) );
  aoi221d1 U575 ( .B1(n919), .B2(\gpio_configure[20][7] ), .C1(n920), .C2(
        \gpio_configure[19][7] ), .A(n1133), .ZN(n1117) );
  oai22d1 U576 ( .A1(n1134), .A2(n923), .B1(n1135), .B2(n925), .ZN(n1133) );
  oai222d1 U577 ( .A1(n1136), .A2(n843), .B1(n844), .B2(n1137), .C1(n189), 
        .C2(n1095), .ZN(n3973) );
  nr02d0 U578 ( .A1(n1138), .A2(n1139), .ZN(n1136) );
  nd04d0 U579 ( .A1(n1140), .A2(n1141), .A3(n1142), .A4(n1143), .ZN(n1139) );
  aoi221d1 U580 ( .B1(n854), .B2(\gpio_configure[15][6] ), .C1(n855), .C2(
        \gpio_configure[14][6] ), .A(n1144), .ZN(n1143) );
  oai222d1 U581 ( .A1(n1145), .A2(n858), .B1(n1146), .B2(n860), .C1(n1147), 
        .C2(n862), .ZN(n1144) );
  aoi221d1 U582 ( .B1(n863), .B2(\gpio_configure[10][6] ), .C1(n864), .C2(
        \gpio_configure[9][6] ), .A(n1148), .ZN(n1142) );
  oai222d1 U583 ( .A1(n1149), .A2(n867), .B1(n1150), .B2(n869), .C1(n1151), 
        .C2(n871), .ZN(n1148) );
  aoi221d1 U584 ( .B1(n872), .B2(\gpio_configure[5][6] ), .C1(n873), .C2(
        \gpio_configure[4][6] ), .A(n1152), .ZN(n1141) );
  oai222d1 U585 ( .A1(n1153), .A2(n876), .B1(n1154), .B2(n878), .C1(n1155), 
        .C2(n880), .ZN(n1152) );
  aoi221d1 U586 ( .B1(n881), .B2(\gpio_configure[1][6] ), .C1(n882), .C2(
        \gpio_configure[0][6] ), .A(n1156), .ZN(n1140) );
  oai22d1 U587 ( .A1(n1157), .A2(n885), .B1(n1158), .B2(n887), .ZN(n1156) );
  nd04d0 U588 ( .A1(n1159), .A2(n1160), .A3(n1161), .A4(n1162), .ZN(n1138) );
  aoi221d1 U589 ( .B1(n892), .B2(\gpio_configure[34][6] ), .C1(n893), .C2(
        \gpio_configure[33][6] ), .A(n1163), .ZN(n1162) );
  oai222d1 U590 ( .A1(n1164), .A2(n896), .B1(n1165), .B2(n898), .C1(n1166), 
        .C2(n900), .ZN(n1163) );
  aoi221d1 U591 ( .B1(n901), .B2(\gpio_configure[29][6] ), .C1(n902), .C2(
        \gpio_configure[28][6] ), .A(n1167), .ZN(n1161) );
  oai222d1 U592 ( .A1(n1168), .A2(n905), .B1(n1169), .B2(n907), .C1(n1170), 
        .C2(n909), .ZN(n1167) );
  aoi221d1 U593 ( .B1(n910), .B2(\gpio_configure[24][6] ), .C1(n911), .C2(
        \gpio_configure[23][6] ), .A(n1171), .ZN(n1160) );
  oai222d1 U594 ( .A1(n1172), .A2(n914), .B1(n1173), .B2(n916), .C1(n1174), 
        .C2(n918), .ZN(n1171) );
  aoi221d1 U595 ( .B1(n919), .B2(\gpio_configure[20][6] ), .C1(n920), .C2(
        \gpio_configure[19][6] ), .A(n1175), .ZN(n1159) );
  oai22d1 U596 ( .A1(n1176), .A2(n923), .B1(n1177), .B2(n925), .ZN(n1175) );
  oai222d1 U597 ( .A1(n1178), .A2(n843), .B1(n844), .B2(n1179), .C1(n188), 
        .C2(n1137), .ZN(n3974) );
  nr02d0 U598 ( .A1(n1180), .A2(n1181), .ZN(n1178) );
  nd04d0 U599 ( .A1(n1182), .A2(n1183), .A3(n1184), .A4(n1185), .ZN(n1181) );
  aoi221d1 U600 ( .B1(n854), .B2(\gpio_configure[15][5] ), .C1(n855), .C2(
        \gpio_configure[14][5] ), .A(n1186), .ZN(n1185) );
  oai222d1 U601 ( .A1(n1187), .A2(n858), .B1(n1188), .B2(n860), .C1(n1189), 
        .C2(n862), .ZN(n1186) );
  aoi221d1 U602 ( .B1(n863), .B2(\gpio_configure[10][5] ), .C1(n864), .C2(
        \gpio_configure[9][5] ), .A(n1190), .ZN(n1184) );
  oai222d1 U603 ( .A1(n1191), .A2(n867), .B1(n1192), .B2(n869), .C1(n1193), 
        .C2(n871), .ZN(n1190) );
  aoi221d1 U604 ( .B1(n872), .B2(\gpio_configure[5][5] ), .C1(n873), .C2(
        \gpio_configure[4][5] ), .A(n1194), .ZN(n1183) );
  oai222d1 U605 ( .A1(n1195), .A2(n876), .B1(n1196), .B2(n878), .C1(n1197), 
        .C2(n880), .ZN(n1194) );
  aoi221d1 U606 ( .B1(n881), .B2(\gpio_configure[1][5] ), .C1(n882), .C2(
        \gpio_configure[0][5] ), .A(n1198), .ZN(n1182) );
  oai22d1 U607 ( .A1(n1199), .A2(n885), .B1(n1200), .B2(n887), .ZN(n1198) );
  nd04d0 U608 ( .A1(n1201), .A2(n1202), .A3(n1203), .A4(n1204), .ZN(n1180) );
  aoi221d1 U609 ( .B1(n892), .B2(\gpio_configure[34][5] ), .C1(n893), .C2(
        \gpio_configure[33][5] ), .A(n1205), .ZN(n1204) );
  oai222d1 U610 ( .A1(n1206), .A2(n896), .B1(n1207), .B2(n898), .C1(n1208), 
        .C2(n900), .ZN(n1205) );
  aoi221d1 U611 ( .B1(n901), .B2(\gpio_configure[29][5] ), .C1(n902), .C2(
        \gpio_configure[28][5] ), .A(n1209), .ZN(n1203) );
  oai222d1 U612 ( .A1(n1210), .A2(n905), .B1(n1211), .B2(n907), .C1(n1212), 
        .C2(n909), .ZN(n1209) );
  aoi221d1 U613 ( .B1(n910), .B2(\gpio_configure[24][5] ), .C1(n911), .C2(
        \gpio_configure[23][5] ), .A(n1213), .ZN(n1202) );
  oai222d1 U614 ( .A1(n1214), .A2(n914), .B1(n1215), .B2(n916), .C1(n1216), 
        .C2(n918), .ZN(n1213) );
  aoi221d1 U615 ( .B1(n919), .B2(\gpio_configure[20][5] ), .C1(n920), .C2(
        \gpio_configure[19][5] ), .A(n1217), .ZN(n1201) );
  oai22d1 U616 ( .A1(n1218), .A2(n923), .B1(n1219), .B2(n925), .ZN(n1217) );
  oai222d1 U617 ( .A1(n1220), .A2(n843), .B1(n844), .B2(n1221), .C1(n190), 
        .C2(n1179), .ZN(n3975) );
  nr02d0 U618 ( .A1(n1222), .A2(n1223), .ZN(n1220) );
  nd04d0 U619 ( .A1(n1224), .A2(n1225), .A3(n1226), .A4(n1227), .ZN(n1223) );
  aoi221d1 U620 ( .B1(n854), .B2(\gpio_configure[15][4] ), .C1(n855), .C2(
        \gpio_configure[14][4] ), .A(n1228), .ZN(n1227) );
  oai222d1 U621 ( .A1(n1229), .A2(n858), .B1(n1230), .B2(n860), .C1(n1231), 
        .C2(n862), .ZN(n1228) );
  aoi221d1 U622 ( .B1(n863), .B2(\gpio_configure[10][4] ), .C1(n864), .C2(
        \gpio_configure[9][4] ), .A(n1232), .ZN(n1226) );
  oai222d1 U623 ( .A1(n1233), .A2(n867), .B1(n1234), .B2(n869), .C1(n1235), 
        .C2(n871), .ZN(n1232) );
  aoi221d1 U624 ( .B1(n872), .B2(\gpio_configure[5][4] ), .C1(n873), .C2(
        \gpio_configure[4][4] ), .A(n1236), .ZN(n1225) );
  oai222d1 U625 ( .A1(n1237), .A2(n876), .B1(n1238), .B2(n878), .C1(n1239), 
        .C2(n880), .ZN(n1236) );
  aoi221d1 U626 ( .B1(n881), .B2(\gpio_configure[1][4] ), .C1(n882), .C2(
        \gpio_configure[0][4] ), .A(n1240), .ZN(n1224) );
  oai22d1 U627 ( .A1(n1241), .A2(n885), .B1(n1242), .B2(n887), .ZN(n1240) );
  nd04d0 U628 ( .A1(n1243), .A2(n1244), .A3(n1245), .A4(n1246), .ZN(n1222) );
  aoi221d1 U629 ( .B1(n892), .B2(\gpio_configure[34][4] ), .C1(n893), .C2(
        \gpio_configure[33][4] ), .A(n1247), .ZN(n1246) );
  oai222d1 U630 ( .A1(n1248), .A2(n896), .B1(n1249), .B2(n898), .C1(n1250), 
        .C2(n900), .ZN(n1247) );
  aoi221d1 U631 ( .B1(n901), .B2(\gpio_configure[29][4] ), .C1(n902), .C2(
        \gpio_configure[28][4] ), .A(n1251), .ZN(n1245) );
  oai222d1 U632 ( .A1(n1252), .A2(n905), .B1(n1253), .B2(n907), .C1(n1254), 
        .C2(n909), .ZN(n1251) );
  aoi221d1 U633 ( .B1(n910), .B2(\gpio_configure[24][4] ), .C1(n911), .C2(
        \gpio_configure[23][4] ), .A(n1255), .ZN(n1244) );
  oai222d1 U634 ( .A1(n1256), .A2(n914), .B1(n1257), .B2(n916), .C1(n1258), 
        .C2(n918), .ZN(n1255) );
  aoi221d1 U635 ( .B1(n919), .B2(\gpio_configure[20][4] ), .C1(n920), .C2(
        \gpio_configure[19][4] ), .A(n1259), .ZN(n1243) );
  oai22d1 U636 ( .A1(n1260), .A2(n923), .B1(n1261), .B2(n925), .ZN(n1259) );
  oai222d1 U637 ( .A1(n1262), .A2(n843), .B1(n844), .B2(n1263), .C1(n189), 
        .C2(n1221), .ZN(n3976) );
  nr02d0 U638 ( .A1(n1264), .A2(n1265), .ZN(n1262) );
  nd04d0 U639 ( .A1(n1266), .A2(n1267), .A3(n1268), .A4(n1269), .ZN(n1265) );
  aoi221d1 U640 ( .B1(n854), .B2(\gpio_configure[15][3] ), .C1(n855), .C2(
        \gpio_configure[14][3] ), .A(n1270), .ZN(n1269) );
  oai222d1 U641 ( .A1(mgmt_gpio_oeb[17]), .A2(n858), .B1(mgmt_gpio_oeb[18]), 
        .B2(n860), .C1(mgmt_gpio_oeb[16]), .C2(n862), .ZN(n1270) );
  aoi221d1 U642 ( .B1(n863), .B2(\gpio_configure[10][3] ), .C1(n864), .C2(
        \gpio_configure[9][3] ), .A(n1271), .ZN(n1268) );
  oai222d1 U643 ( .A1(mgmt_gpio_oeb[12]), .A2(n867), .B1(mgmt_gpio_oeb[13]), 
        .B2(n869), .C1(mgmt_gpio_oeb[11]), .C2(n871), .ZN(n1271) );
  aoi221d1 U644 ( .B1(n872), .B2(\gpio_configure[5][3] ), .C1(n873), .C2(
        \gpio_configure[4][3] ), .A(n1272), .ZN(n1267) );
  oai222d1 U645 ( .A1(mgmt_gpio_oeb[7]), .A2(n876), .B1(mgmt_gpio_oeb[8]), 
        .B2(n878), .C1(mgmt_gpio_oeb[6]), .C2(n880), .ZN(n1272) );
  aoi221d1 U646 ( .B1(n881), .B2(\gpio_configure[1][3] ), .C1(n882), .C2(
        \gpio_configure[0][3] ), .A(n1273), .ZN(n1266) );
  oai22d1 U647 ( .A1(mgmt_gpio_oeb[2]), .A2(n885), .B1(mgmt_gpio_oeb[3]), .B2(
        n887), .ZN(n1273) );
  nd04d0 U648 ( .A1(n1274), .A2(n1275), .A3(n1276), .A4(n1277), .ZN(n1264) );
  aoi221d1 U649 ( .B1(n892), .B2(\gpio_configure[34][3] ), .C1(n893), .C2(
        \gpio_configure[33][3] ), .A(n1278), .ZN(n1277) );
  oai222d1 U650 ( .A1(n1279), .A2(n896), .B1(n1280), .B2(n898), .C1(n1281), 
        .C2(n900), .ZN(n1278) );
  aoi221d1 U651 ( .B1(n901), .B2(\gpio_configure[29][3] ), .C1(n902), .C2(
        \gpio_configure[28][3] ), .A(n1282), .ZN(n1276) );
  oai222d1 U652 ( .A1(mgmt_gpio_oeb[31]), .A2(n905), .B1(mgmt_gpio_oeb[32]), 
        .B2(n907), .C1(mgmt_gpio_oeb[30]), .C2(n909), .ZN(n1282) );
  aoi221d1 U653 ( .B1(n910), .B2(\gpio_configure[24][3] ), .C1(n911), .C2(
        \gpio_configure[23][3] ), .A(n1283), .ZN(n1275) );
  oai222d1 U654 ( .A1(mgmt_gpio_oeb[26]), .A2(n914), .B1(mgmt_gpio_oeb[27]), 
        .B2(n916), .C1(mgmt_gpio_oeb[25]), .C2(n918), .ZN(n1283) );
  aoi221d1 U655 ( .B1(n919), .B2(\gpio_configure[20][3] ), .C1(n920), .C2(
        \gpio_configure[19][3] ), .A(n1284), .ZN(n1274) );
  oai22d1 U656 ( .A1(mgmt_gpio_oeb[21]), .A2(n923), .B1(mgmt_gpio_oeb[22]), 
        .B2(n925), .ZN(n1284) );
  oai222d1 U657 ( .A1(n1285), .A2(n843), .B1(n844), .B2(n1286), .C1(n188), 
        .C2(n1263), .ZN(n3977) );
  nr02d0 U658 ( .A1(n1287), .A2(n1288), .ZN(n1285) );
  nd04d0 U659 ( .A1(n1289), .A2(n1290), .A3(n1291), .A4(n1292), .ZN(n1288) );
  aoi221d1 U660 ( .B1(n854), .B2(\gpio_configure[15][2] ), .C1(n855), .C2(
        \gpio_configure[14][2] ), .A(n1293), .ZN(n1292) );
  oai222d1 U661 ( .A1(n1294), .A2(n858), .B1(n1295), .B2(n860), .C1(n1296), 
        .C2(n862), .ZN(n1293) );
  aoi221d1 U662 ( .B1(n863), .B2(\gpio_configure[10][2] ), .C1(n864), .C2(
        \gpio_configure[9][2] ), .A(n1297), .ZN(n1291) );
  oai222d1 U663 ( .A1(n1298), .A2(n867), .B1(n1299), .B2(n869), .C1(n1300), 
        .C2(n871), .ZN(n1297) );
  aoi221d1 U664 ( .B1(n872), .B2(\gpio_configure[5][2] ), .C1(n873), .C2(
        \gpio_configure[4][2] ), .A(n1301), .ZN(n1290) );
  oai222d1 U665 ( .A1(n1302), .A2(n876), .B1(n1303), .B2(n878), .C1(n1304), 
        .C2(n880), .ZN(n1301) );
  aoi221d1 U666 ( .B1(n881), .B2(\gpio_configure[1][2] ), .C1(n882), .C2(
        \gpio_configure[0][2] ), .A(n1305), .ZN(n1289) );
  oai22d1 U667 ( .A1(n1306), .A2(n885), .B1(n1307), .B2(n887), .ZN(n1305) );
  nd04d0 U668 ( .A1(n1308), .A2(n1309), .A3(n1310), .A4(n1311), .ZN(n1287) );
  aoi221d1 U669 ( .B1(n892), .B2(\gpio_configure[34][2] ), .C1(n893), .C2(
        \gpio_configure[33][2] ), .A(n1312), .ZN(n1311) );
  oai222d1 U670 ( .A1(n1313), .A2(n896), .B1(n1314), .B2(n898), .C1(n1315), 
        .C2(n900), .ZN(n1312) );
  aoi221d1 U671 ( .B1(n901), .B2(\gpio_configure[29][2] ), .C1(n902), .C2(
        \gpio_configure[28][2] ), .A(n1316), .ZN(n1310) );
  oai222d1 U672 ( .A1(n1317), .A2(n905), .B1(n1318), .B2(n907), .C1(n1319), 
        .C2(n909), .ZN(n1316) );
  aoi221d1 U673 ( .B1(n910), .B2(\gpio_configure[24][2] ), .C1(n911), .C2(
        \gpio_configure[23][2] ), .A(n1320), .ZN(n1309) );
  oai222d1 U674 ( .A1(n1321), .A2(n914), .B1(n1322), .B2(n916), .C1(n1323), 
        .C2(n918), .ZN(n1320) );
  aoi221d1 U675 ( .B1(n919), .B2(\gpio_configure[20][2] ), .C1(n920), .C2(
        \gpio_configure[19][2] ), .A(n1324), .ZN(n1308) );
  oai22d1 U676 ( .A1(n1325), .A2(n923), .B1(n1326), .B2(n925), .ZN(n1324) );
  oai222d1 U677 ( .A1(n1327), .A2(n843), .B1(n844), .B2(n1328), .C1(n190), 
        .C2(n1286), .ZN(n3978) );
  nr02d0 U678 ( .A1(n1329), .A2(n1330), .ZN(n1327) );
  nd04d0 U679 ( .A1(n1331), .A2(n1332), .A3(n1333), .A4(n1334), .ZN(n1330) );
  aoi221d1 U680 ( .B1(n854), .B2(\gpio_configure[15][1] ), .C1(n855), .C2(
        \gpio_configure[14][1] ), .A(n1335), .ZN(n1334) );
  oai222d1 U681 ( .A1(n1336), .A2(n858), .B1(n1337), .B2(n860), .C1(n1338), 
        .C2(n862), .ZN(n1335) );
  aoi221d1 U682 ( .B1(n863), .B2(\gpio_configure[10][1] ), .C1(n864), .C2(
        \gpio_configure[9][1] ), .A(n1339), .ZN(n1333) );
  oai222d1 U683 ( .A1(n1340), .A2(n867), .B1(n1341), .B2(n869), .C1(n1342), 
        .C2(n871), .ZN(n1339) );
  aoi221d1 U684 ( .B1(n872), .B2(\gpio_configure[5][1] ), .C1(n873), .C2(
        \gpio_configure[4][1] ), .A(n1343), .ZN(n1332) );
  oai222d1 U685 ( .A1(n1344), .A2(n876), .B1(n1345), .B2(n878), .C1(n1346), 
        .C2(n880), .ZN(n1343) );
  aoi221d1 U686 ( .B1(n881), .B2(\gpio_configure[1][1] ), .C1(n882), .C2(
        \gpio_configure[0][1] ), .A(n1347), .ZN(n1331) );
  oai22d1 U687 ( .A1(n1348), .A2(n885), .B1(n1349), .B2(n887), .ZN(n1347) );
  nd04d0 U688 ( .A1(n1350), .A2(n1351), .A3(n1352), .A4(n1353), .ZN(n1329) );
  aoi221d1 U689 ( .B1(n892), .B2(\gpio_configure[34][1] ), .C1(n893), .C2(
        \gpio_configure[33][1] ), .A(n1354), .ZN(n1353) );
  oai222d1 U690 ( .A1(n1355), .A2(n896), .B1(n1356), .B2(n898), .C1(n1357), 
        .C2(n900), .ZN(n1354) );
  aoi221d1 U691 ( .B1(n901), .B2(\gpio_configure[29][1] ), .C1(n902), .C2(
        \gpio_configure[28][1] ), .A(n1358), .ZN(n1352) );
  oai222d1 U692 ( .A1(n1359), .A2(n905), .B1(n1360), .B2(n907), .C1(n1361), 
        .C2(n909), .ZN(n1358) );
  aoi221d1 U693 ( .B1(n910), .B2(\gpio_configure[24][1] ), .C1(n911), .C2(
        \gpio_configure[23][1] ), .A(n1362), .ZN(n1351) );
  oai222d1 U694 ( .A1(n1363), .A2(n914), .B1(n1364), .B2(n916), .C1(n1365), 
        .C2(n918), .ZN(n1362) );
  aoi221d1 U695 ( .B1(n919), .B2(\gpio_configure[20][1] ), .C1(n920), .C2(
        \gpio_configure[19][1] ), .A(n1366), .ZN(n1350) );
  oai22d1 U696 ( .A1(n1367), .A2(n923), .B1(n1368), .B2(n925), .ZN(n1366) );
  oai21d1 U697 ( .B1(n189), .B2(n1328), .A(n1369), .ZN(n3979) );
  oai21d1 U698 ( .B1(n1370), .B2(n1371), .A(n1372), .ZN(n1369) );
  nd04d0 U699 ( .A1(n1373), .A2(n1374), .A3(n1375), .A4(n1376), .ZN(n1371) );
  aoi221d1 U700 ( .B1(n854), .B2(\gpio_configure[15][0] ), .C1(n855), .C2(
        \gpio_configure[14][0] ), .A(n1377), .ZN(n1376) );
  oai222d1 U701 ( .A1(n1378), .A2(n858), .B1(n1379), .B2(n860), .C1(n1380), 
        .C2(n862), .ZN(n1377) );
  aoi221d1 U707 ( .B1(n863), .B2(\gpio_configure[10][0] ), .C1(n864), .C2(
        \gpio_configure[9][0] ), .A(n1388), .ZN(n1375) );
  oai222d1 U708 ( .A1(n1389), .A2(n867), .B1(n1390), .B2(n869), .C1(n1391), 
        .C2(n871), .ZN(n1388) );
  aoi221d1 U714 ( .B1(n872), .B2(\gpio_configure[5][0] ), .C1(n873), .C2(
        \gpio_configure[4][0] ), .A(n1395), .ZN(n1374) );
  oai222d1 U715 ( .A1(n1396), .A2(n876), .B1(n1397), .B2(n878), .C1(n1398), 
        .C2(n880), .ZN(n1395) );
  nr02d0 U717 ( .A1(n1399), .A2(pad_count_2[4]), .ZN(n1385) );
  aoi221d1 U721 ( .B1(n881), .B2(\gpio_configure[1][0] ), .C1(n882), .C2(
        \gpio_configure[0][0] ), .A(n1402), .ZN(n1373) );
  oai22d1 U722 ( .A1(n1403), .A2(n885), .B1(n1404), .B2(n887), .ZN(n1402) );
  an02d0 U727 ( .A1(n1400), .A2(n1405), .Z(n1401) );
  nd04d0 U728 ( .A1(n1406), .A2(n1407), .A3(n1408), .A4(n1409), .ZN(n1370) );
  aoi221d1 U729 ( .B1(n892), .B2(\gpio_configure[34][0] ), .C1(n893), .C2(
        \gpio_configure[33][0] ), .A(n1410), .ZN(n1409) );
  oai222d1 U730 ( .A1(n1411), .A2(n896), .B1(n1412), .B2(n898), .C1(n1413), 
        .C2(n900), .ZN(n1410) );
  aoi221d1 U736 ( .B1(n901), .B2(\gpio_configure[29][0] ), .C1(n902), .C2(
        \gpio_configure[28][0] ), .A(n1417), .ZN(n1408) );
  oai222d1 U737 ( .A1(n1418), .A2(n905), .B1(n1419), .B2(n907), .C1(n1420), 
        .C2(n909), .ZN(n1417) );
  aoi221d1 U743 ( .B1(n910), .B2(\gpio_configure[24][0] ), .C1(n911), .C2(
        \gpio_configure[23][0] ), .A(n1422), .ZN(n1407) );
  oai222d1 U744 ( .A1(n1423), .A2(n914), .B1(n1424), .B2(n916), .C1(n1425), 
        .C2(n918), .ZN(n1422) );
  an02d0 U746 ( .A1(n1426), .A2(pad_count_2[0]), .Z(n1384) );
  an02d0 U749 ( .A1(n1427), .A2(n1428), .Z(n1383) );
  an02d0 U751 ( .A1(pad_count_2[1]), .A2(n1414), .Z(n1387) );
  an02d0 U753 ( .A1(n1426), .A2(n1428), .Z(n1382) );
  nr02d0 U754 ( .A1(pad_count_2[1]), .A2(pad_count_2[2]), .ZN(n1426) );
  nr02d0 U755 ( .A1(n1429), .A2(n1399), .ZN(n1421) );
  inv0d0 U756 ( .I(pad_count_2[3]), .ZN(n1399) );
  aoi221d1 U757 ( .B1(n919), .B2(\gpio_configure[20][0] ), .C1(n920), .C2(
        \gpio_configure[19][0] ), .A(n1430), .ZN(n1406) );
  oai22d1 U758 ( .A1(n1431), .A2(n923), .B1(n1432), .B2(n925), .ZN(n1430) );
  an02d0 U761 ( .A1(n1414), .A2(n1416), .Z(n1393) );
  nr02d0 U762 ( .A1(n1433), .A2(n1428), .ZN(n1414) );
  an02d0 U764 ( .A1(n1427), .A2(pad_count_2[0]), .Z(n1392) );
  nr02d0 U765 ( .A1(n1416), .A2(pad_count_2[2]), .ZN(n1427) );
  an02d0 U767 ( .A1(n1415), .A2(n1416), .Z(n1394) );
  nr02d0 U768 ( .A1(n1429), .A2(pad_count_2[3]), .ZN(n1381) );
  oai222d1 U769 ( .A1(n1434), .A2(n843), .B1(n844), .B2(n1435), .C1(n1436), 
        .C2(n189), .ZN(n3980) );
  nr04d0 U770 ( .A1(n1437), .A2(n1438), .A3(n1439), .A4(n1440), .ZN(n1434) );
  nd04d0 U771 ( .A1(n1441), .A2(n1442), .A3(n1443), .A4(n1444), .ZN(n1440) );
  aoi22d1 U772 ( .A1(n1445), .A2(\gpio_configure[6][12] ), .B1(n1446), .B2(
        \gpio_configure[14][12] ), .ZN(n1444) );
  aoi22d1 U773 ( .A1(n1447), .A2(\gpio_configure[22][12] ), .B1(n1448), .B2(
        \gpio_configure[30][12] ), .ZN(n1443) );
  aoi22d1 U774 ( .A1(n1449), .A2(\gpio_configure[7][12] ), .B1(n1450), .B2(
        \gpio_configure[15][12] ), .ZN(n1442) );
  aoi22d1 U775 ( .A1(n1451), .A2(\gpio_configure[23][12] ), .B1(n1452), .B2(
        \gpio_configure[31][12] ), .ZN(n1441) );
  nd04d0 U776 ( .A1(n1453), .A2(n1454), .A3(n1455), .A4(n1456), .ZN(n1439) );
  aoi22d1 U777 ( .A1(n1457), .A2(\gpio_configure[4][12] ), .B1(n1458), .B2(
        \gpio_configure[12][12] ), .ZN(n1456) );
  aoi22d1 U778 ( .A1(n1459), .A2(\gpio_configure[20][12] ), .B1(n1460), .B2(
        \gpio_configure[28][12] ), .ZN(n1455) );
  aoi22d1 U779 ( .A1(n1461), .A2(\gpio_configure[5][12] ), .B1(n1462), .B2(
        \gpio_configure[13][12] ), .ZN(n1454) );
  aoi22d1 U780 ( .A1(n1463), .A2(\gpio_configure[21][12] ), .B1(n1464), .B2(
        \gpio_configure[29][12] ), .ZN(n1453) );
  nd04d0 U781 ( .A1(n1465), .A2(n1466), .A3(n1467), .A4(n1468), .ZN(n1438) );
  aoi22d1 U782 ( .A1(n1469), .A2(\gpio_configure[2][12] ), .B1(n1470), .B2(
        \gpio_configure[10][12] ), .ZN(n1468) );
  aoi22d1 U783 ( .A1(n1471), .A2(\gpio_configure[18][12] ), .B1(n1472), .B2(
        \gpio_configure[26][12] ), .ZN(n1467) );
  aoi22d1 U784 ( .A1(n1473), .A2(\gpio_configure[3][12] ), .B1(n1474), .B2(
        \gpio_configure[11][12] ), .ZN(n1466) );
  aoi22d1 U785 ( .A1(n1475), .A2(\gpio_configure[19][12] ), .B1(n1476), .B2(
        \gpio_configure[27][12] ), .ZN(n1465) );
  nd04d0 U786 ( .A1(n1477), .A2(n1478), .A3(n1479), .A4(n1480), .ZN(n1437) );
  aoi22d1 U787 ( .A1(n1481), .A2(\gpio_configure[0][12] ), .B1(n1482), .B2(
        \gpio_configure[8][12] ), .ZN(n1480) );
  aoi22d1 U788 ( .A1(n1483), .A2(\gpio_configure[16][12] ), .B1(n1484), .B2(
        \gpio_configure[24][12] ), .ZN(n1479) );
  aoi22d1 U789 ( .A1(n1485), .A2(\gpio_configure[1][12] ), .B1(n1486), .B2(
        \gpio_configure[9][12] ), .ZN(n1478) );
  aoi22d1 U790 ( .A1(n1487), .A2(\gpio_configure[17][12] ), .B1(n1488), .B2(
        \gpio_configure[25][12] ), .ZN(n1477) );
  oai222d1 U791 ( .A1(n1489), .A2(n843), .B1(n844), .B2(n1490), .C1(n189), 
        .C2(n1435), .ZN(n3981) );
  nr04d0 U792 ( .A1(n1491), .A2(n1492), .A3(n1493), .A4(n1494), .ZN(n1489) );
  nd04d0 U793 ( .A1(n1495), .A2(n1496), .A3(n1497), .A4(n1498), .ZN(n1494) );
  aoi22d1 U794 ( .A1(n1445), .A2(\gpio_configure[6][11] ), .B1(n1446), .B2(
        \gpio_configure[14][11] ), .ZN(n1498) );
  aoi22d1 U795 ( .A1(n1447), .A2(\gpio_configure[22][11] ), .B1(n1448), .B2(
        \gpio_configure[30][11] ), .ZN(n1497) );
  aoi22d1 U796 ( .A1(n1449), .A2(\gpio_configure[7][11] ), .B1(n1450), .B2(
        \gpio_configure[15][11] ), .ZN(n1496) );
  aoi22d1 U797 ( .A1(n1451), .A2(\gpio_configure[23][11] ), .B1(n1452), .B2(
        \gpio_configure[31][11] ), .ZN(n1495) );
  nd04d0 U798 ( .A1(n1499), .A2(n1500), .A3(n1501), .A4(n1502), .ZN(n1493) );
  aoi22d1 U799 ( .A1(n1457), .A2(\gpio_configure[4][11] ), .B1(n1458), .B2(
        \gpio_configure[12][11] ), .ZN(n1502) );
  aoi22d1 U800 ( .A1(n1459), .A2(\gpio_configure[20][11] ), .B1(n1460), .B2(
        \gpio_configure[28][11] ), .ZN(n1501) );
  aoi22d1 U801 ( .A1(n1461), .A2(\gpio_configure[5][11] ), .B1(n1462), .B2(
        \gpio_configure[13][11] ), .ZN(n1500) );
  aoi22d1 U802 ( .A1(n1463), .A2(\gpio_configure[21][11] ), .B1(n1464), .B2(
        \gpio_configure[29][11] ), .ZN(n1499) );
  nd04d0 U803 ( .A1(n1503), .A2(n1504), .A3(n1505), .A4(n1506), .ZN(n1492) );
  aoi22d1 U804 ( .A1(n1469), .A2(\gpio_configure[2][11] ), .B1(n1470), .B2(
        \gpio_configure[10][11] ), .ZN(n1506) );
  aoi22d1 U805 ( .A1(n1471), .A2(\gpio_configure[18][11] ), .B1(n1472), .B2(
        \gpio_configure[26][11] ), .ZN(n1505) );
  aoi22d1 U806 ( .A1(n1473), .A2(\gpio_configure[3][11] ), .B1(n1474), .B2(
        \gpio_configure[11][11] ), .ZN(n1504) );
  aoi22d1 U807 ( .A1(n1475), .A2(\gpio_configure[19][11] ), .B1(n1476), .B2(
        \gpio_configure[27][11] ), .ZN(n1503) );
  nd04d0 U808 ( .A1(n1507), .A2(n1508), .A3(n1509), .A4(n1510), .ZN(n1491) );
  aoi22d1 U809 ( .A1(n1481), .A2(\gpio_configure[0][11] ), .B1(n1482), .B2(
        \gpio_configure[8][11] ), .ZN(n1510) );
  aoi22d1 U810 ( .A1(n1483), .A2(\gpio_configure[16][11] ), .B1(n1484), .B2(
        \gpio_configure[24][11] ), .ZN(n1509) );
  aoi22d1 U811 ( .A1(n1485), .A2(\gpio_configure[1][11] ), .B1(n1486), .B2(
        \gpio_configure[9][11] ), .ZN(n1508) );
  aoi22d1 U812 ( .A1(n1487), .A2(\gpio_configure[17][11] ), .B1(n1488), .B2(
        \gpio_configure[25][11] ), .ZN(n1507) );
  oai222d1 U813 ( .A1(n1511), .A2(n843), .B1(n844), .B2(n1512), .C1(n188), 
        .C2(n1490), .ZN(n3982) );
  nr04d0 U814 ( .A1(n1513), .A2(n1514), .A3(n1515), .A4(n1516), .ZN(n1511) );
  nd04d0 U815 ( .A1(n1517), .A2(n1518), .A3(n1519), .A4(n1520), .ZN(n1516) );
  aoi22d1 U816 ( .A1(n1445), .A2(\gpio_configure[6][10] ), .B1(n1446), .B2(
        \gpio_configure[14][10] ), .ZN(n1520) );
  aoi22d1 U817 ( .A1(n1447), .A2(\gpio_configure[22][10] ), .B1(n1448), .B2(
        \gpio_configure[30][10] ), .ZN(n1519) );
  aoi22d1 U818 ( .A1(n1449), .A2(\gpio_configure[7][10] ), .B1(n1450), .B2(
        \gpio_configure[15][10] ), .ZN(n1518) );
  aoi22d1 U819 ( .A1(n1451), .A2(\gpio_configure[23][10] ), .B1(n1452), .B2(
        \gpio_configure[31][10] ), .ZN(n1517) );
  nd04d0 U820 ( .A1(n1521), .A2(n1522), .A3(n1523), .A4(n1524), .ZN(n1515) );
  aoi22d1 U821 ( .A1(n1457), .A2(\gpio_configure[4][10] ), .B1(n1458), .B2(
        \gpio_configure[12][10] ), .ZN(n1524) );
  aoi22d1 U822 ( .A1(n1459), .A2(\gpio_configure[20][10] ), .B1(n1460), .B2(
        \gpio_configure[28][10] ), .ZN(n1523) );
  aoi22d1 U823 ( .A1(n1461), .A2(\gpio_configure[5][10] ), .B1(n1462), .B2(
        \gpio_configure[13][10] ), .ZN(n1522) );
  aoi22d1 U824 ( .A1(n1463), .A2(\gpio_configure[21][10] ), .B1(n1464), .B2(
        \gpio_configure[29][10] ), .ZN(n1521) );
  nd04d0 U825 ( .A1(n1525), .A2(n1526), .A3(n1527), .A4(n1528), .ZN(n1514) );
  aoi22d1 U826 ( .A1(n1469), .A2(\gpio_configure[2][10] ), .B1(n1470), .B2(
        \gpio_configure[10][10] ), .ZN(n1528) );
  aoi22d1 U827 ( .A1(n1471), .A2(\gpio_configure[18][10] ), .B1(n1472), .B2(
        \gpio_configure[26][10] ), .ZN(n1527) );
  aoi22d1 U828 ( .A1(n1473), .A2(\gpio_configure[3][10] ), .B1(n1474), .B2(
        \gpio_configure[11][10] ), .ZN(n1526) );
  aoi22d1 U829 ( .A1(n1475), .A2(\gpio_configure[19][10] ), .B1(n1476), .B2(
        \gpio_configure[27][10] ), .ZN(n1525) );
  nd04d0 U830 ( .A1(n1529), .A2(n1530), .A3(n1531), .A4(n1532), .ZN(n1513) );
  aoi22d1 U831 ( .A1(n1481), .A2(\gpio_configure[0][10] ), .B1(n1482), .B2(
        \gpio_configure[8][10] ), .ZN(n1532) );
  aoi22d1 U832 ( .A1(n1483), .A2(\gpio_configure[16][10] ), .B1(n1484), .B2(
        \gpio_configure[24][10] ), .ZN(n1531) );
  aoi22d1 U833 ( .A1(n1485), .A2(\gpio_configure[1][10] ), .B1(n1486), .B2(
        \gpio_configure[9][10] ), .ZN(n1530) );
  aoi22d1 U834 ( .A1(n1487), .A2(\gpio_configure[17][10] ), .B1(n1488), .B2(
        \gpio_configure[25][10] ), .ZN(n1529) );
  oai222d1 U835 ( .A1(n1533), .A2(n843), .B1(n844), .B2(n1534), .C1(n190), 
        .C2(n1512), .ZN(n3983) );
  nr04d0 U836 ( .A1(n1535), .A2(n1536), .A3(n1537), .A4(n1538), .ZN(n1533) );
  nd04d0 U837 ( .A1(n1539), .A2(n1540), .A3(n1541), .A4(n1542), .ZN(n1538) );
  aoi22d1 U838 ( .A1(n1445), .A2(\gpio_configure[6][9] ), .B1(n1446), .B2(
        \gpio_configure[14][9] ), .ZN(n1542) );
  aoi22d1 U839 ( .A1(n1447), .A2(\gpio_configure[22][9] ), .B1(n1448), .B2(
        \gpio_configure[30][9] ), .ZN(n1541) );
  aoi22d1 U840 ( .A1(n1449), .A2(\gpio_configure[7][9] ), .B1(n1450), .B2(
        \gpio_configure[15][9] ), .ZN(n1540) );
  aoi22d1 U841 ( .A1(n1451), .A2(\gpio_configure[23][9] ), .B1(n1452), .B2(
        \gpio_configure[31][9] ), .ZN(n1539) );
  nd04d0 U842 ( .A1(n1543), .A2(n1544), .A3(n1545), .A4(n1546), .ZN(n1537) );
  aoi22d1 U843 ( .A1(n1457), .A2(\gpio_configure[4][9] ), .B1(n1458), .B2(
        \gpio_configure[12][9] ), .ZN(n1546) );
  aoi22d1 U844 ( .A1(n1459), .A2(\gpio_configure[20][9] ), .B1(n1460), .B2(
        \gpio_configure[28][9] ), .ZN(n1545) );
  aoi22d1 U845 ( .A1(n1461), .A2(\gpio_configure[5][9] ), .B1(n1462), .B2(
        \gpio_configure[13][9] ), .ZN(n1544) );
  aoi22d1 U846 ( .A1(n1463), .A2(\gpio_configure[21][9] ), .B1(n1464), .B2(
        \gpio_configure[29][9] ), .ZN(n1543) );
  nd04d0 U847 ( .A1(n1547), .A2(n1548), .A3(n1549), .A4(n1550), .ZN(n1536) );
  aoi22d1 U848 ( .A1(n1469), .A2(\gpio_configure[2][9] ), .B1(n1470), .B2(
        \gpio_configure[10][9] ), .ZN(n1550) );
  aoi22d1 U849 ( .A1(n1471), .A2(\gpio_configure[18][9] ), .B1(n1472), .B2(
        \gpio_configure[26][9] ), .ZN(n1549) );
  aoi22d1 U850 ( .A1(n1473), .A2(\gpio_configure[3][9] ), .B1(n1474), .B2(
        \gpio_configure[11][9] ), .ZN(n1548) );
  aoi22d1 U851 ( .A1(n1475), .A2(\gpio_configure[19][9] ), .B1(n1476), .B2(
        \gpio_configure[27][9] ), .ZN(n1547) );
  nd04d0 U852 ( .A1(n1551), .A2(n1552), .A3(n1553), .A4(n1554), .ZN(n1535) );
  aoi22d1 U853 ( .A1(n1481), .A2(\gpio_configure[0][9] ), .B1(n1482), .B2(
        \gpio_configure[8][9] ), .ZN(n1554) );
  aoi22d1 U854 ( .A1(n1483), .A2(\gpio_configure[16][9] ), .B1(n1484), .B2(
        \gpio_configure[24][9] ), .ZN(n1553) );
  aoi22d1 U855 ( .A1(n1485), .A2(\gpio_configure[1][9] ), .B1(n1486), .B2(
        \gpio_configure[9][9] ), .ZN(n1552) );
  aoi22d1 U856 ( .A1(n1487), .A2(\gpio_configure[17][9] ), .B1(n1488), .B2(
        \gpio_configure[25][9] ), .ZN(n1551) );
  oai222d1 U857 ( .A1(n1555), .A2(n843), .B1(n844), .B2(n1556), .C1(n189), 
        .C2(n1534), .ZN(n3984) );
  nr04d0 U858 ( .A1(n1557), .A2(n1558), .A3(n1559), .A4(n1560), .ZN(n1555) );
  nd04d0 U859 ( .A1(n1561), .A2(n1562), .A3(n1563), .A4(n1564), .ZN(n1560) );
  aoi22d1 U860 ( .A1(n1445), .A2(\gpio_configure[6][8] ), .B1(n1446), .B2(
        \gpio_configure[14][8] ), .ZN(n1564) );
  aoi22d1 U861 ( .A1(n1447), .A2(\gpio_configure[22][8] ), .B1(n1448), .B2(
        \gpio_configure[30][8] ), .ZN(n1563) );
  aoi22d1 U862 ( .A1(n1449), .A2(\gpio_configure[7][8] ), .B1(n1450), .B2(
        \gpio_configure[15][8] ), .ZN(n1562) );
  aoi22d1 U863 ( .A1(n1451), .A2(\gpio_configure[23][8] ), .B1(n1452), .B2(
        \gpio_configure[31][8] ), .ZN(n1561) );
  nd04d0 U864 ( .A1(n1565), .A2(n1566), .A3(n1567), .A4(n1568), .ZN(n1559) );
  aoi22d1 U865 ( .A1(n1457), .A2(\gpio_configure[4][8] ), .B1(n1458), .B2(
        \gpio_configure[12][8] ), .ZN(n1568) );
  aoi22d1 U866 ( .A1(n1459), .A2(\gpio_configure[20][8] ), .B1(n1460), .B2(
        \gpio_configure[28][8] ), .ZN(n1567) );
  aoi22d1 U867 ( .A1(n1461), .A2(\gpio_configure[5][8] ), .B1(n1462), .B2(
        \gpio_configure[13][8] ), .ZN(n1566) );
  aoi22d1 U868 ( .A1(n1463), .A2(\gpio_configure[21][8] ), .B1(n1464), .B2(
        \gpio_configure[29][8] ), .ZN(n1565) );
  nd04d0 U869 ( .A1(n1569), .A2(n1570), .A3(n1571), .A4(n1572), .ZN(n1558) );
  aoi22d1 U870 ( .A1(n1469), .A2(\gpio_configure[2][8] ), .B1(n1470), .B2(
        \gpio_configure[10][8] ), .ZN(n1572) );
  aoi22d1 U871 ( .A1(n1471), .A2(\gpio_configure[18][8] ), .B1(n1472), .B2(
        \gpio_configure[26][8] ), .ZN(n1571) );
  aoi22d1 U872 ( .A1(n1473), .A2(\gpio_configure[3][8] ), .B1(n1474), .B2(
        \gpio_configure[11][8] ), .ZN(n1570) );
  aoi22d1 U873 ( .A1(n1475), .A2(\gpio_configure[19][8] ), .B1(n1476), .B2(
        \gpio_configure[27][8] ), .ZN(n1569) );
  nd04d0 U874 ( .A1(n1573), .A2(n1574), .A3(n1575), .A4(n1576), .ZN(n1557) );
  aoi22d1 U875 ( .A1(n1481), .A2(\gpio_configure[0][8] ), .B1(n1482), .B2(
        \gpio_configure[8][8] ), .ZN(n1576) );
  aoi22d1 U876 ( .A1(n1483), .A2(\gpio_configure[16][8] ), .B1(n1484), .B2(
        \gpio_configure[24][8] ), .ZN(n1575) );
  aoi22d1 U877 ( .A1(n1485), .A2(\gpio_configure[1][8] ), .B1(n1486), .B2(
        \gpio_configure[9][8] ), .ZN(n1574) );
  aoi22d1 U878 ( .A1(n1487), .A2(\gpio_configure[17][8] ), .B1(n1488), .B2(
        \gpio_configure[25][8] ), .ZN(n1573) );
  oai222d1 U879 ( .A1(n1577), .A2(n843), .B1(n844), .B2(n1578), .C1(n188), 
        .C2(n1556), .ZN(n3985) );
  nr04d0 U880 ( .A1(n1579), .A2(n1580), .A3(n1581), .A4(n1582), .ZN(n1577) );
  nd04d0 U881 ( .A1(n1583), .A2(n1584), .A3(n1585), .A4(n1586), .ZN(n1582) );
  aoi22d1 U882 ( .A1(n1445), .A2(\gpio_configure[6][7] ), .B1(n1446), .B2(
        \gpio_configure[14][7] ), .ZN(n1586) );
  aoi22d1 U883 ( .A1(n1447), .A2(\gpio_configure[22][7] ), .B1(n1448), .B2(
        \gpio_configure[30][7] ), .ZN(n1585) );
  aoi22d1 U884 ( .A1(n1449), .A2(\gpio_configure[7][7] ), .B1(n1450), .B2(
        \gpio_configure[15][7] ), .ZN(n1584) );
  aoi22d1 U885 ( .A1(n1451), .A2(\gpio_configure[23][7] ), .B1(n1452), .B2(
        \gpio_configure[31][7] ), .ZN(n1583) );
  nd04d0 U886 ( .A1(n1587), .A2(n1588), .A3(n1589), .A4(n1590), .ZN(n1581) );
  aoi22d1 U887 ( .A1(n1457), .A2(\gpio_configure[4][7] ), .B1(n1458), .B2(
        \gpio_configure[12][7] ), .ZN(n1590) );
  aoi22d1 U888 ( .A1(n1459), .A2(\gpio_configure[20][7] ), .B1(n1460), .B2(
        \gpio_configure[28][7] ), .ZN(n1589) );
  aoi22d1 U889 ( .A1(n1461), .A2(\gpio_configure[5][7] ), .B1(n1462), .B2(
        \gpio_configure[13][7] ), .ZN(n1588) );
  aoi22d1 U890 ( .A1(n1463), .A2(\gpio_configure[21][7] ), .B1(n1464), .B2(
        \gpio_configure[29][7] ), .ZN(n1587) );
  nd04d0 U891 ( .A1(n1591), .A2(n1592), .A3(n1593), .A4(n1594), .ZN(n1580) );
  aoi22d1 U892 ( .A1(n1469), .A2(\gpio_configure[2][7] ), .B1(n1470), .B2(
        \gpio_configure[10][7] ), .ZN(n1594) );
  aoi22d1 U893 ( .A1(n1471), .A2(\gpio_configure[18][7] ), .B1(n1472), .B2(
        \gpio_configure[26][7] ), .ZN(n1593) );
  aoi22d1 U894 ( .A1(n1473), .A2(\gpio_configure[3][7] ), .B1(n1474), .B2(
        \gpio_configure[11][7] ), .ZN(n1592) );
  aoi22d1 U895 ( .A1(n1475), .A2(\gpio_configure[19][7] ), .B1(n1476), .B2(
        \gpio_configure[27][7] ), .ZN(n1591) );
  nd04d0 U896 ( .A1(n1595), .A2(n1596), .A3(n1597), .A4(n1598), .ZN(n1579) );
  aoi22d1 U897 ( .A1(n1481), .A2(\gpio_configure[0][7] ), .B1(n1482), .B2(
        \gpio_configure[8][7] ), .ZN(n1598) );
  aoi22d1 U898 ( .A1(n1483), .A2(\gpio_configure[16][7] ), .B1(n1484), .B2(
        \gpio_configure[24][7] ), .ZN(n1597) );
  aoi22d1 U899 ( .A1(n1485), .A2(\gpio_configure[1][7] ), .B1(n1486), .B2(
        \gpio_configure[9][7] ), .ZN(n1596) );
  aoi22d1 U900 ( .A1(n1487), .A2(\gpio_configure[17][7] ), .B1(n1488), .B2(
        \gpio_configure[25][7] ), .ZN(n1595) );
  oai222d1 U901 ( .A1(n1599), .A2(n843), .B1(n844), .B2(n1600), .C1(n190), 
        .C2(n1578), .ZN(n3986) );
  nr04d0 U902 ( .A1(n1601), .A2(n1602), .A3(n1603), .A4(n1604), .ZN(n1599) );
  nd04d0 U903 ( .A1(n1605), .A2(n1606), .A3(n1607), .A4(n1608), .ZN(n1604) );
  aoi22d1 U904 ( .A1(n1445), .A2(\gpio_configure[6][6] ), .B1(n1446), .B2(
        \gpio_configure[14][6] ), .ZN(n1608) );
  aoi22d1 U905 ( .A1(n1447), .A2(\gpio_configure[22][6] ), .B1(n1448), .B2(
        \gpio_configure[30][6] ), .ZN(n1607) );
  aoi22d1 U906 ( .A1(n1449), .A2(\gpio_configure[7][6] ), .B1(n1450), .B2(
        \gpio_configure[15][6] ), .ZN(n1606) );
  aoi22d1 U907 ( .A1(n1451), .A2(\gpio_configure[23][6] ), .B1(n1452), .B2(
        \gpio_configure[31][6] ), .ZN(n1605) );
  nd04d0 U908 ( .A1(n1609), .A2(n1610), .A3(n1611), .A4(n1612), .ZN(n1603) );
  aoi22d1 U909 ( .A1(n1457), .A2(\gpio_configure[4][6] ), .B1(n1458), .B2(
        \gpio_configure[12][6] ), .ZN(n1612) );
  aoi22d1 U910 ( .A1(n1459), .A2(\gpio_configure[20][6] ), .B1(n1460), .B2(
        \gpio_configure[28][6] ), .ZN(n1611) );
  aoi22d1 U911 ( .A1(n1461), .A2(\gpio_configure[5][6] ), .B1(n1462), .B2(
        \gpio_configure[13][6] ), .ZN(n1610) );
  aoi22d1 U912 ( .A1(n1463), .A2(\gpio_configure[21][6] ), .B1(n1464), .B2(
        \gpio_configure[29][6] ), .ZN(n1609) );
  nd04d0 U913 ( .A1(n1613), .A2(n1614), .A3(n1615), .A4(n1616), .ZN(n1602) );
  aoi22d1 U914 ( .A1(n1469), .A2(\gpio_configure[2][6] ), .B1(n1470), .B2(
        \gpio_configure[10][6] ), .ZN(n1616) );
  aoi22d1 U915 ( .A1(n1471), .A2(\gpio_configure[18][6] ), .B1(n1472), .B2(
        \gpio_configure[26][6] ), .ZN(n1615) );
  aoi22d1 U916 ( .A1(n1473), .A2(\gpio_configure[3][6] ), .B1(n1474), .B2(
        \gpio_configure[11][6] ), .ZN(n1614) );
  aoi22d1 U917 ( .A1(n1475), .A2(\gpio_configure[19][6] ), .B1(n1476), .B2(
        \gpio_configure[27][6] ), .ZN(n1613) );
  nd04d0 U918 ( .A1(n1617), .A2(n1618), .A3(n1619), .A4(n1620), .ZN(n1601) );
  aoi22d1 U919 ( .A1(n1481), .A2(\gpio_configure[0][6] ), .B1(n1482), .B2(
        \gpio_configure[8][6] ), .ZN(n1620) );
  aoi22d1 U920 ( .A1(n1483), .A2(\gpio_configure[16][6] ), .B1(n1484), .B2(
        \gpio_configure[24][6] ), .ZN(n1619) );
  aoi22d1 U921 ( .A1(n1485), .A2(\gpio_configure[1][6] ), .B1(n1486), .B2(
        \gpio_configure[9][6] ), .ZN(n1618) );
  aoi22d1 U922 ( .A1(n1487), .A2(\gpio_configure[17][6] ), .B1(n1488), .B2(
        \gpio_configure[25][6] ), .ZN(n1617) );
  oai222d1 U923 ( .A1(n1621), .A2(n843), .B1(n844), .B2(n1622), .C1(n189), 
        .C2(n1600), .ZN(n3987) );
  nr04d0 U924 ( .A1(n1623), .A2(n1624), .A3(n1625), .A4(n1626), .ZN(n1621) );
  nd04d0 U925 ( .A1(n1627), .A2(n1628), .A3(n1629), .A4(n1630), .ZN(n1626) );
  nd04d0 U930 ( .A1(n1631), .A2(n1632), .A3(n1633), .A4(n1634), .ZN(n1625) );
  nd04d0 U935 ( .A1(n1635), .A2(n1636), .A3(n1637), .A4(n1638), .ZN(n1624) );
  nd04d0 U940 ( .A1(n1639), .A2(n1640), .A3(n1641), .A4(n1642), .ZN(n1623) );
  oai222d1 U945 ( .A1(n1643), .A2(n843), .B1(n844), .B2(n1644), .C1(n188), 
        .C2(n1622), .ZN(n3988) );
  nr04d0 U946 ( .A1(n1645), .A2(n1646), .A3(n1647), .A4(n1648), .ZN(n1643) );
  nd04d0 U947 ( .A1(n1649), .A2(n1650), .A3(n1651), .A4(n1652), .ZN(n1648) );
  nd04d0 U952 ( .A1(n1653), .A2(n1654), .A3(n1655), .A4(n1656), .ZN(n1647) );
  nd04d0 U957 ( .A1(n1657), .A2(n1658), .A3(n1659), .A4(n1660), .ZN(n1646) );
  nd04d0 U962 ( .A1(n1661), .A2(n1662), .A3(n1663), .A4(n1664), .ZN(n1645) );
  oai222d1 U967 ( .A1(n1665), .A2(n843), .B1(n844), .B2(n1666), .C1(n190), 
        .C2(n1644), .ZN(n3989) );
  nr04d0 U968 ( .A1(n1667), .A2(n1668), .A3(n1669), .A4(n1670), .ZN(n1665) );
  nd04d0 U969 ( .A1(n1671), .A2(n1672), .A3(n1673), .A4(n1674), .ZN(n1670) );
  nd04d0 U974 ( .A1(n1675), .A2(n1676), .A3(n1677), .A4(n1678), .ZN(n1669) );
  nd04d0 U979 ( .A1(n1679), .A2(n1680), .A3(n1681), .A4(n1682), .ZN(n1668) );
  nd04d0 U984 ( .A1(n1683), .A2(n1684), .A3(n1685), .A4(n1686), .ZN(n1667) );
  oai222d1 U989 ( .A1(n1687), .A2(n843), .B1(n844), .B2(n1688), .C1(n189), 
        .C2(n1666), .ZN(n3990) );
  nr04d0 U990 ( .A1(n1689), .A2(n1690), .A3(n1691), .A4(n1692), .ZN(n1687) );
  nd04d0 U991 ( .A1(n1693), .A2(n1694), .A3(n1695), .A4(n1696), .ZN(n1692) );
  nd04d0 U996 ( .A1(n1697), .A2(n1698), .A3(n1699), .A4(n1700), .ZN(n1691) );
  nd04d0 U1001 ( .A1(n1701), .A2(n1702), .A3(n1703), .A4(n1704), .ZN(n1690) );
  nd04d0 U1006 ( .A1(n1705), .A2(n1706), .A3(n1707), .A4(n1708), .ZN(n1689) );
  oai222d1 U1011 ( .A1(n1709), .A2(n843), .B1(n844), .B2(n1710), .C1(n188), 
        .C2(n1688), .ZN(n3991) );
  nr04d0 U1013 ( .A1(n1712), .A2(n1713), .A3(n1714), .A4(n1715), .ZN(n1709) );
  nd04d0 U1014 ( .A1(n1716), .A2(n1717), .A3(n1718), .A4(n1719), .ZN(n1715) );
  nd04d0 U1019 ( .A1(n1720), .A2(n1721), .A3(n1722), .A4(n1723), .ZN(n1714) );
  nd04d0 U1024 ( .A1(n1724), .A2(n1725), .A3(n1726), .A4(n1727), .ZN(n1713) );
  nd04d0 U1029 ( .A1(n1728), .A2(n1729), .A3(n1730), .A4(n1731), .ZN(n1712) );
  oai22d1 U1034 ( .A1(n188), .A2(n1710), .B1(n1732), .B2(n843), .ZN(n3992) );
  nr04d0 U1035 ( .A1(n1733), .A2(n1734), .A3(n1735), .A4(n1736), .ZN(n1732) );
  nd04d0 U1036 ( .A1(n1737), .A2(n1738), .A3(n1739), .A4(n1740), .ZN(n1736) );
  nr02d0 U1049 ( .A1(n1750), .A2(n1751), .ZN(n1741) );
  nd04d0 U1050 ( .A1(n1752), .A2(n1753), .A3(n1754), .A4(n1755), .ZN(n1735) );
  nr02d0 U1063 ( .A1(n1750), .A2(pad_count_1[1]), .ZN(n1756) );
  inv0d0 U1064 ( .I(pad_count_1[2]), .ZN(n1750) );
  nd04d0 U1065 ( .A1(n1757), .A2(n1758), .A3(n1759), .A4(n1760), .ZN(n1734) );
  nr02d0 U1078 ( .A1(n1751), .A2(pad_count_1[2]), .ZN(n1761) );
  nd04d0 U1079 ( .A1(n1762), .A2(n1763), .A3(n1764), .A4(n1765), .ZN(n1733) );
  an02d0 U1082 ( .A1(n1767), .A2(n1768), .Z(n1742) );
  an02d0 U1084 ( .A1(n1769), .A2(n1768), .Z(n1743) );
  an02d0 U1087 ( .A1(n1770), .A2(n1768), .Z(n1744) );
  an02d0 U1089 ( .A1(n1771), .A2(n1768), .Z(n1745) );
  inv0d0 U1090 ( .I(pad_count_1[0]), .ZN(n1768) );
  an02d0 U1093 ( .A1(pad_count_1[0]), .A2(n1767), .Z(n1746) );
  nr02d0 U1094 ( .A1(n1772), .A2(pad_count_1[4]), .ZN(n1767) );
  an02d0 U1096 ( .A1(pad_count_1[0]), .A2(n1769), .Z(n1747) );
  nr02d0 U1097 ( .A1(pad_count_1[3]), .A2(pad_count_1[4]), .ZN(n1769) );
  an02d0 U1100 ( .A1(pad_count_1[0]), .A2(n1770), .Z(n1748) );
  nr02d0 U1101 ( .A1(n1773), .A2(n1772), .ZN(n1770) );
  inv0d0 U1102 ( .I(pad_count_1[3]), .ZN(n1772) );
  nr02d0 U1104 ( .A1(pad_count_1[1]), .A2(pad_count_1[2]), .ZN(n1766) );
  an02d0 U1105 ( .A1(pad_count_1[0]), .A2(n1771), .Z(n1749) );
  nr02d0 U1106 ( .A1(n1773), .A2(pad_count_1[3]), .ZN(n1771) );
  oai21d1 U1107 ( .B1(n1774), .B2(n1775), .A(n843), .ZN(n847) );
  oai22d1 U1108 ( .A1(n194), .A2(n1776), .B1(n1777), .B2(n1123), .ZN(n3993) );
  oai22d1 U1109 ( .A1(n193), .A2(n1778), .B1(n1779), .B2(n1122), .ZN(n3994) );
  oai22d1 U1110 ( .A1(n194), .A2(n1780), .B1(n1781), .B2(n1124), .ZN(n3995) );
  oai22d1 U1111 ( .A1(n193), .A2(n1782), .B1(n1783), .B2(n1784), .ZN(n3996) );
  oai22d1 U1112 ( .A1(n194), .A2(n1785), .B1(n1786), .B2(n1787), .ZN(n3997) );
  oai22d1 U1113 ( .A1(n193), .A2(n1788), .B1(n1789), .B2(n1127), .ZN(n3998) );
  oai22d1 U1114 ( .A1(n194), .A2(n1790), .B1(n1791), .B2(n1126), .ZN(n3999) );
  oai22d1 U1115 ( .A1(n193), .A2(n1792), .B1(n1793), .B2(n1128), .ZN(n4000) );
  oai22d1 U1116 ( .A1(n194), .A2(n1794), .B1(n1795), .B2(n1796), .ZN(n4001) );
  oai22d1 U1117 ( .A1(n193), .A2(n1797), .B1(n1798), .B2(n1799), .ZN(n4002) );
  oai22d1 U1118 ( .A1(n194), .A2(n1800), .B1(n1801), .B2(n1131), .ZN(n4003) );
  oai22d1 U1119 ( .A1(n193), .A2(n1802), .B1(n1803), .B2(n1130), .ZN(n4004) );
  oai22d1 U1120 ( .A1(n194), .A2(n1804), .B1(n1805), .B2(n1132), .ZN(n4005) );
  oai22d1 U1121 ( .A1(n193), .A2(n1806), .B1(n1807), .B2(n1808), .ZN(n4006) );
  oai22d1 U1122 ( .A1(n194), .A2(n1809), .B1(n1810), .B2(n1811), .ZN(n4007) );
  oai22d1 U1123 ( .A1(n193), .A2(n1812), .B1(n1813), .B2(n1135), .ZN(n4008) );
  oai22d1 U1124 ( .A1(n194), .A2(n1814), .B1(n1815), .B2(n1134), .ZN(n4009) );
  oai22d1 U1125 ( .A1(n193), .A2(n1816), .B1(n1817), .B2(n1818), .ZN(n4010) );
  oai22d1 U1126 ( .A1(n194), .A2(n1819), .B1(n1820), .B2(n1821), .ZN(n4011) );
  oai22d1 U1127 ( .A1(n193), .A2(n1822), .B1(n1823), .B2(n1104), .ZN(n4012) );
  oai22d1 U1128 ( .A1(n194), .A2(n1824), .B1(n1825), .B2(n1103), .ZN(n4013) );
  oai22d1 U1129 ( .A1(n193), .A2(n1826), .B1(n1827), .B2(n1105), .ZN(n4014) );
  oai22d1 U1130 ( .A1(n194), .A2(n1828), .B1(n1829), .B2(n1830), .ZN(n4015) );
  oai22d1 U1131 ( .A1(n193), .A2(n1831), .B1(n1832), .B2(n1833), .ZN(n4016) );
  oai22d1 U1132 ( .A1(n194), .A2(n1834), .B1(n1835), .B2(n1108), .ZN(n4017) );
  oai22d1 U1133 ( .A1(n193), .A2(n1836), .B1(n1837), .B2(n1107), .ZN(n4018) );
  oai22d1 U1134 ( .A1(n194), .A2(n1838), .B1(n1839), .B2(n1109), .ZN(n4019) );
  oai22d1 U1135 ( .A1(n193), .A2(n1840), .B1(n1841), .B2(n1842), .ZN(n4020) );
  oai22d1 U1136 ( .A1(n194), .A2(n1843), .B1(n1844), .B2(n1845), .ZN(n4021) );
  oai22d1 U1137 ( .A1(n192), .A2(n1846), .B1(n1847), .B2(n1112), .ZN(n4022) );
  oai22d1 U1138 ( .A1(n192), .A2(n1848), .B1(n1849), .B2(n1111), .ZN(n4023) );
  oai22d1 U1139 ( .A1(n192), .A2(n1850), .B1(n1851), .B2(n1113), .ZN(n4024) );
  oai22d1 U1140 ( .A1(n192), .A2(n1852), .B1(n1853), .B2(n1854), .ZN(n4025) );
  oai22d1 U1141 ( .A1(n192), .A2(n1855), .B1(n1856), .B2(n1857), .ZN(n4026) );
  oai22d1 U1142 ( .A1(n192), .A2(n1858), .B1(n1859), .B2(n1116), .ZN(n4027) );
  oai22d1 U1143 ( .A1(n192), .A2(n1860), .B1(n1861), .B2(n1115), .ZN(n4028) );
  inv0d0 U1144 ( .I(\gpio_configure[2][7] ), .ZN(n1115) );
  oai22d1 U1145 ( .A1(n192), .A2(n1862), .B1(n1863), .B2(n1864), .ZN(n4029) );
  oai22d1 U1146 ( .A1(n192), .A2(n1865), .B1(n1866), .B2(n1867), .ZN(n4030) );
  oai22d1 U1147 ( .A1(n192), .A2(n1868), .B1(n1869), .B2(n818), .ZN(n4031) );
  oai22d1 U1148 ( .A1(n192), .A2(n1870), .B1(n1871), .B2(n797), .ZN(n4032) );
  oai22d1 U1149 ( .A1(n192), .A2(n1872), .B1(n1873), .B2(n765), .ZN(n4033) );
  oaim22d1 U1150 ( .A1(n192), .A2(n838), .B1(mgmt_gpio_out[31]), .B2(n838), 
        .ZN(n4034) );
  oai22d1 U1151 ( .A1(n192), .A2(n1874), .B1(n1875), .B2(n1876), .ZN(n4035) );
  oaim22d1 U1152 ( .A1(n192), .A2(n1877), .B1(n1877), .B2(pll_trim[15]), .ZN(
        n4036) );
  oaim22d1 U1153 ( .A1(n192), .A2(n1878), .B1(n1878), .B2(pll_trim[7]), .ZN(
        n4037) );
  aoi22d1 U1154 ( .A1(wbbd_data[7]), .A2(wbbd_busy), .B1(idata[7]), .B2(n1879), 
        .ZN(n766) );
  oai22d1 U1155 ( .A1(n198), .A2(n1776), .B1(n1777), .B2(n1165), .ZN(n4038) );
  inv0d0 U1156 ( .I(\gpio_configure[37][6] ), .ZN(n1165) );
  oai22d1 U1157 ( .A1(n197), .A2(n1778), .B1(n1779), .B2(n1164), .ZN(n4039) );
  inv0d0 U1158 ( .I(\gpio_configure[36][6] ), .ZN(n1164) );
  oai22d1 U1159 ( .A1(n198), .A2(n1780), .B1(n1781), .B2(n1166), .ZN(n4040) );
  oai22d1 U1160 ( .A1(n197), .A2(n1782), .B1(n1783), .B2(n1880), .ZN(n4041) );
  oai22d1 U1161 ( .A1(n198), .A2(n1785), .B1(n1786), .B2(n1881), .ZN(n4042) );
  oai22d1 U1162 ( .A1(n197), .A2(n1788), .B1(n1789), .B2(n1169), .ZN(n4043) );
  oai22d1 U1163 ( .A1(n198), .A2(n1790), .B1(n1791), .B2(n1168), .ZN(n4044) );
  oai22d1 U1164 ( .A1(n197), .A2(n1792), .B1(n1793), .B2(n1170), .ZN(n4045) );
  inv0d0 U1165 ( .I(\gpio_configure[30][6] ), .ZN(n1170) );
  oaim22d1 U1166 ( .A1(n196), .A2(n1794), .B1(n1794), .B2(
        \gpio_configure[29][6] ), .ZN(n4046) );
  oaim22d1 U1167 ( .A1(n196), .A2(n1797), .B1(n1797), .B2(
        \gpio_configure[28][6] ), .ZN(n4047) );
  oai22d1 U1168 ( .A1(n198), .A2(n1800), .B1(n1801), .B2(n1173), .ZN(n4048) );
  oai22d1 U1169 ( .A1(n197), .A2(n1802), .B1(n1803), .B2(n1172), .ZN(n4049) );
  oai22d1 U1170 ( .A1(n198), .A2(n1804), .B1(n1805), .B2(n1174), .ZN(n4050) );
  oai22d1 U1171 ( .A1(n197), .A2(n1806), .B1(n1807), .B2(n1882), .ZN(n4051) );
  oai22d1 U1172 ( .A1(n198), .A2(n1809), .B1(n1810), .B2(n1883), .ZN(n4052) );
  oai22d1 U1173 ( .A1(n197), .A2(n1812), .B1(n1813), .B2(n1177), .ZN(n4053) );
  oai22d1 U1174 ( .A1(n198), .A2(n1814), .B1(n1815), .B2(n1176), .ZN(n4054) );
  oai22d1 U1175 ( .A1(n197), .A2(n1816), .B1(n1817), .B2(n1884), .ZN(n4055) );
  oai22d1 U1176 ( .A1(n198), .A2(n1819), .B1(n1820), .B2(n1885), .ZN(n4056) );
  oai22d1 U1177 ( .A1(n197), .A2(n1822), .B1(n1823), .B2(n1146), .ZN(n4057) );
  oai22d1 U1178 ( .A1(n198), .A2(n1824), .B1(n1825), .B2(n1145), .ZN(n4058) );
  oai22d1 U1179 ( .A1(n197), .A2(n1826), .B1(n1827), .B2(n1147), .ZN(n4059) );
  inv0d0 U1180 ( .I(\gpio_configure[16][6] ), .ZN(n1147) );
  oaim22d1 U1181 ( .A1(n196), .A2(n1828), .B1(n1828), .B2(
        \gpio_configure[15][6] ), .ZN(n4060) );
  oai22d1 U1182 ( .A1(n198), .A2(n1831), .B1(n1832), .B2(n1886), .ZN(n4061) );
  oai22d1 U1183 ( .A1(n197), .A2(n1834), .B1(n1835), .B2(n1150), .ZN(n4062) );
  oai22d1 U1184 ( .A1(n198), .A2(n1836), .B1(n1837), .B2(n1149), .ZN(n4063) );
  oai22d1 U1185 ( .A1(n197), .A2(n1838), .B1(n1839), .B2(n1151), .ZN(n4064) );
  oai22d1 U1186 ( .A1(n198), .A2(n1840), .B1(n1841), .B2(n1887), .ZN(n4065) );
  oai22d1 U1187 ( .A1(n197), .A2(n1843), .B1(n1844), .B2(n1888), .ZN(n4066) );
  oai22d1 U1188 ( .A1(n198), .A2(n1846), .B1(n1847), .B2(n1154), .ZN(n4067) );
  oai22d1 U1189 ( .A1(n197), .A2(n1848), .B1(n1849), .B2(n1153), .ZN(n4068) );
  oai22d1 U1190 ( .A1(n198), .A2(n1850), .B1(n1851), .B2(n1155), .ZN(n4069) );
  oai22d1 U1191 ( .A1(n197), .A2(n1852), .B1(n1853), .B2(n1889), .ZN(n4070) );
  oai22d1 U1192 ( .A1(n196), .A2(n1855), .B1(n1856), .B2(n1890), .ZN(n4071) );
  oai22d1 U1193 ( .A1(n196), .A2(n1858), .B1(n1859), .B2(n1158), .ZN(n4072) );
  oai22d1 U1194 ( .A1(n196), .A2(n1860), .B1(n1861), .B2(n1157), .ZN(n4073) );
  oaim22d1 U1195 ( .A1(n196), .A2(n1862), .B1(n1862), .B2(
        \gpio_configure[1][6] ), .ZN(n4074) );
  oai22d1 U1196 ( .A1(n196), .A2(n1865), .B1(n1866), .B2(n1891), .ZN(n4075) );
  oai22d1 U1197 ( .A1(n196), .A2(n1868), .B1(n1869), .B2(n822), .ZN(n4076) );
  oai22d1 U1198 ( .A1(n196), .A2(n1870), .B1(n1871), .B2(n801), .ZN(n4077) );
  oai22d1 U1199 ( .A1(n196), .A2(n1872), .B1(n1873), .B2(n770), .ZN(n4078) );
  oaim22d1 U1200 ( .A1(n196), .A2(n838), .B1(mgmt_gpio_out[30]), .B2(n838), 
        .ZN(n4079) );
  oaim22d1 U1201 ( .A1(n196), .A2(n1892), .B1(n1892), .B2(serial_bb_data_2), 
        .ZN(n4080) );
  oai22d1 U1202 ( .A1(n196), .A2(n1874), .B1(n1875), .B2(n1893), .ZN(n4081) );
  oaim22d1 U1203 ( .A1(n196), .A2(n1877), .B1(n1877), .B2(pll_trim[14]), .ZN(
        n4082) );
  oaim22d1 U1204 ( .A1(n196), .A2(n1878), .B1(n1878), .B2(pll_trim[6]), .ZN(
        n4083) );
  aoi22d1 U1205 ( .A1(wbbd_data[6]), .A2(wbbd_busy), .B1(idata[6]), .B2(n1879), 
        .ZN(n771) );
  oai22d1 U1206 ( .A1(n202), .A2(n1776), .B1(n1777), .B2(n1207), .ZN(n4084) );
  inv0d0 U1207 ( .I(\gpio_configure[37][5] ), .ZN(n1207) );
  oai22d1 U1208 ( .A1(n201), .A2(n1778), .B1(n1779), .B2(n1206), .ZN(n4085) );
  inv0d0 U1209 ( .I(\gpio_configure[36][5] ), .ZN(n1206) );
  oai22d1 U1210 ( .A1(n202), .A2(n1780), .B1(n1781), .B2(n1208), .ZN(n4086) );
  oai22d1 U1211 ( .A1(n201), .A2(n1782), .B1(n1783), .B2(n1894), .ZN(n4087) );
  oai22d1 U1212 ( .A1(n202), .A2(n1785), .B1(n1786), .B2(n1895), .ZN(n4088) );
  oai22d1 U1213 ( .A1(n201), .A2(n1788), .B1(n1789), .B2(n1211), .ZN(n4089) );
  oai22d1 U1214 ( .A1(n202), .A2(n1790), .B1(n1791), .B2(n1210), .ZN(n4090) );
  oai22d1 U1215 ( .A1(n201), .A2(n1792), .B1(n1793), .B2(n1212), .ZN(n4091) );
  oaim22d1 U1216 ( .A1(n200), .A2(n1794), .B1(n1794), .B2(
        \gpio_configure[29][5] ), .ZN(n4092) );
  oaim22d1 U1217 ( .A1(n200), .A2(n1797), .B1(n1797), .B2(
        \gpio_configure[28][5] ), .ZN(n4093) );
  oai22d1 U1218 ( .A1(n202), .A2(n1800), .B1(n1801), .B2(n1215), .ZN(n4094) );
  oai22d1 U1219 ( .A1(n201), .A2(n1802), .B1(n1803), .B2(n1214), .ZN(n4095) );
  oai22d1 U1220 ( .A1(n202), .A2(n1804), .B1(n1805), .B2(n1216), .ZN(n4096) );
  oai22d1 U1221 ( .A1(n201), .A2(n1806), .B1(n1807), .B2(n1896), .ZN(n4097) );
  oai22d1 U1222 ( .A1(n202), .A2(n1809), .B1(n1810), .B2(n1897), .ZN(n4098) );
  oai22d1 U1223 ( .A1(n201), .A2(n1812), .B1(n1813), .B2(n1219), .ZN(n4099) );
  oai22d1 U1224 ( .A1(n202), .A2(n1814), .B1(n1815), .B2(n1218), .ZN(n4100) );
  oai22d1 U1225 ( .A1(n201), .A2(n1816), .B1(n1817), .B2(n1898), .ZN(n4101) );
  oai22d1 U1226 ( .A1(n202), .A2(n1819), .B1(n1820), .B2(n1899), .ZN(n4102) );
  oai22d1 U1227 ( .A1(n201), .A2(n1822), .B1(n1823), .B2(n1188), .ZN(n4103) );
  oai22d1 U1228 ( .A1(n202), .A2(n1824), .B1(n1825), .B2(n1187), .ZN(n4104) );
  oai22d1 U1229 ( .A1(n201), .A2(n1826), .B1(n1827), .B2(n1189), .ZN(n4105) );
  oai22d1 U1230 ( .A1(n202), .A2(n1828), .B1(n1829), .B2(n1900), .ZN(n4106) );
  oaim22d1 U1231 ( .A1(n200), .A2(n1831), .B1(n1831), .B2(
        \gpio_configure[14][5] ), .ZN(n4107) );
  oai22d1 U1232 ( .A1(n201), .A2(n1834), .B1(n1835), .B2(n1192), .ZN(n4108) );
  inv0d0 U1233 ( .I(\gpio_configure[13][5] ), .ZN(n1192) );
  oai22d1 U1234 ( .A1(n202), .A2(n1836), .B1(n1837), .B2(n1191), .ZN(n4109) );
  inv0d0 U1235 ( .I(\gpio_configure[12][5] ), .ZN(n1191) );
  oai22d1 U1236 ( .A1(n201), .A2(n1838), .B1(n1839), .B2(n1193), .ZN(n4110) );
  inv0d0 U1237 ( .I(\gpio_configure[11][5] ), .ZN(n1193) );
  oai22d1 U1238 ( .A1(n202), .A2(n1840), .B1(n1841), .B2(n1901), .ZN(n4111) );
  oai22d1 U1239 ( .A1(n201), .A2(n1843), .B1(n1844), .B2(n1902), .ZN(n4112) );
  oai22d1 U1240 ( .A1(n202), .A2(n1846), .B1(n1847), .B2(n1196), .ZN(n4113) );
  oai22d1 U1241 ( .A1(n201), .A2(n1848), .B1(n1849), .B2(n1195), .ZN(n4114) );
  oai22d1 U1242 ( .A1(n202), .A2(n1850), .B1(n1851), .B2(n1197), .ZN(n4115) );
  oai22d1 U1243 ( .A1(n201), .A2(n1852), .B1(n1853), .B2(n1903), .ZN(n4116) );
  oai22d1 U1244 ( .A1(n202), .A2(n1855), .B1(n1856), .B2(n1904), .ZN(n4117) );
  oai22d1 U1245 ( .A1(n200), .A2(n1858), .B1(n1859), .B2(n1200), .ZN(n4118) );
  oai22d1 U1246 ( .A1(n200), .A2(n1860), .B1(n1861), .B2(n1199), .ZN(n4119) );
  oaim22d1 U1247 ( .A1(n200), .A2(n1862), .B1(n1862), .B2(
        \gpio_configure[1][5] ), .ZN(n4120) );
  oaim22d1 U1248 ( .A1(n200), .A2(n1865), .B1(n1865), .B2(
        \gpio_configure[0][5] ), .ZN(n4121) );
  oai22d1 U1249 ( .A1(n200), .A2(n1868), .B1(n1869), .B2(n824), .ZN(n4122) );
  oai22d1 U1250 ( .A1(n200), .A2(n1870), .B1(n1871), .B2(n803), .ZN(n4123) );
  oai22d1 U1251 ( .A1(n200), .A2(n1872), .B1(n1873), .B2(n773), .ZN(n4124) );
  oaim22d1 U1252 ( .A1(n200), .A2(n838), .B1(mgmt_gpio_out[29]), .B2(n838), 
        .ZN(n4125) );
  oai22d1 U1253 ( .A1(n200), .A2(n1905), .B1(n1906), .B2(n1907), .ZN(n4126) );
  oai22d1 U1254 ( .A1(n200), .A2(n1892), .B1(n1908), .B2(n1909), .ZN(n4127) );
  oaim22d1 U1255 ( .A1(n200), .A2(n1910), .B1(n1910), .B2(pll90_sel[2]), .ZN(
        n4128) );
  oaim22d1 U1256 ( .A1(n200), .A2(n1874), .B1(n1874), .B2(pll_trim[21]), .ZN(
        n4129) );
  oaim22d1 U1257 ( .A1(n200), .A2(n1877), .B1(n1877), .B2(pll_trim[13]), .ZN(
        n4130) );
  oaim22d1 U1258 ( .A1(n200), .A2(n1878), .B1(n1878), .B2(pll_trim[5]), .ZN(
        n4131) );
  aoi22d1 U1259 ( .A1(wbbd_data[5]), .A2(wbbd_busy), .B1(idata[5]), .B2(n1879), 
        .ZN(n774) );
  oai22d1 U1260 ( .A1(n206), .A2(n1776), .B1(n1777), .B2(n1249), .ZN(n4132) );
  oai22d1 U1261 ( .A1(n205), .A2(n1911), .B1(n1912), .B2(n897), .ZN(n4133) );
  oai22d1 U1262 ( .A1(n204), .A2(n1778), .B1(n1779), .B2(n1248), .ZN(n4134) );
  oai22d1 U1263 ( .A1(n207), .A2(n1913), .B1(n1914), .B2(n895), .ZN(n4135) );
  oai22d1 U1264 ( .A1(n206), .A2(n1780), .B1(n1781), .B2(n1250), .ZN(n4136) );
  oai22d1 U1265 ( .A1(n205), .A2(n1915), .B1(n1916), .B2(n899), .ZN(n4137) );
  oai22d1 U1266 ( .A1(n204), .A2(n1782), .B1(n1783), .B2(n1917), .ZN(n4138) );
  oai22d1 U1267 ( .A1(n207), .A2(n1918), .B1(n1919), .B2(n1920), .ZN(n4139) );
  oai22d1 U1268 ( .A1(n206), .A2(n1785), .B1(n1786), .B2(n1921), .ZN(n4140) );
  oai22d1 U1269 ( .A1(n205), .A2(n1922), .B1(n1923), .B2(n1924), .ZN(n4141) );
  oai22d1 U1270 ( .A1(n204), .A2(n1788), .B1(n1789), .B2(n1253), .ZN(n4142) );
  oai22d1 U1271 ( .A1(n207), .A2(n1925), .B1(n1926), .B2(n906), .ZN(n4143) );
  oai22d1 U1272 ( .A1(n206), .A2(n1790), .B1(n1791), .B2(n1252), .ZN(n4144) );
  oai22d1 U1273 ( .A1(n205), .A2(n1927), .B1(n1928), .B2(n904), .ZN(n4145) );
  oai22d1 U1274 ( .A1(n204), .A2(n1792), .B1(n1793), .B2(n1254), .ZN(n4146) );
  oai22d1 U1275 ( .A1(n207), .A2(n1929), .B1(n1930), .B2(n908), .ZN(n4147) );
  oai22d1 U1276 ( .A1(n206), .A2(n1794), .B1(n1795), .B2(n1931), .ZN(n4148) );
  oai22d1 U1277 ( .A1(n205), .A2(n1932), .B1(n1933), .B2(n1934), .ZN(n4149) );
  oai22d1 U1278 ( .A1(n204), .A2(n1797), .B1(n1798), .B2(n1935), .ZN(n4150) );
  oai22d1 U1279 ( .A1(n207), .A2(n1936), .B1(n1937), .B2(n1938), .ZN(n4151) );
  oai22d1 U1280 ( .A1(n206), .A2(n1800), .B1(n1801), .B2(n1257), .ZN(n4152) );
  oai22d1 U1281 ( .A1(n205), .A2(n1939), .B1(n1940), .B2(n915), .ZN(n4153) );
  oai22d1 U1282 ( .A1(n204), .A2(n1802), .B1(n1803), .B2(n1256), .ZN(n4154) );
  oai22d1 U1283 ( .A1(n207), .A2(n1941), .B1(n1942), .B2(n913), .ZN(n4155) );
  oai22d1 U1284 ( .A1(n206), .A2(n1804), .B1(n1805), .B2(n1258), .ZN(n4156) );
  oai22d1 U1285 ( .A1(n205), .A2(n1943), .B1(n1944), .B2(n917), .ZN(n4157) );
  oai22d1 U1286 ( .A1(n204), .A2(n1806), .B1(n1807), .B2(n1945), .ZN(n4158) );
  oai22d1 U1287 ( .A1(n207), .A2(n1946), .B1(n1947), .B2(n1948), .ZN(n4159) );
  oai22d1 U1288 ( .A1(n206), .A2(n1809), .B1(n1810), .B2(n1949), .ZN(n4160) );
  oai22d1 U1289 ( .A1(n205), .A2(n1950), .B1(n1951), .B2(n1952), .ZN(n4161) );
  oai22d1 U1290 ( .A1(n204), .A2(n1812), .B1(n1813), .B2(n1261), .ZN(n4162) );
  oai22d1 U1291 ( .A1(n207), .A2(n1953), .B1(n1954), .B2(n924), .ZN(n4163) );
  oai22d1 U1292 ( .A1(n206), .A2(n1814), .B1(n1815), .B2(n1260), .ZN(n4164) );
  oai22d1 U1293 ( .A1(n205), .A2(n1955), .B1(n1956), .B2(n922), .ZN(n4165) );
  oai22d1 U1294 ( .A1(n204), .A2(n1816), .B1(n1817), .B2(n1957), .ZN(n4166) );
  oai22d1 U1295 ( .A1(n207), .A2(n1958), .B1(n1959), .B2(n1960), .ZN(n4167) );
  oai22d1 U1296 ( .A1(n206), .A2(n1819), .B1(n1820), .B2(n1961), .ZN(n4168) );
  oai22d1 U1297 ( .A1(n205), .A2(n1962), .B1(n1963), .B2(n1964), .ZN(n4169) );
  oai22d1 U1298 ( .A1(n204), .A2(n1822), .B1(n1823), .B2(n1230), .ZN(n4170) );
  oai22d1 U1299 ( .A1(n207), .A2(n1965), .B1(n1966), .B2(n859), .ZN(n4171) );
  oai22d1 U1300 ( .A1(n206), .A2(n1824), .B1(n1825), .B2(n1229), .ZN(n4172) );
  oai22d1 U1301 ( .A1(n205), .A2(n1967), .B1(n1968), .B2(n857), .ZN(n4173) );
  oai22d1 U1302 ( .A1(n204), .A2(n1826), .B1(n1827), .B2(n1231), .ZN(n4174) );
  oai22d1 U1303 ( .A1(n207), .A2(n1969), .B1(n1970), .B2(n861), .ZN(n4175) );
  oai22d1 U1304 ( .A1(n206), .A2(n1828), .B1(n1829), .B2(n1971), .ZN(n4176) );
  oai22d1 U1305 ( .A1(n205), .A2(n1972), .B1(n1973), .B2(n1974), .ZN(n4177) );
  oai22d1 U1306 ( .A1(n204), .A2(n1831), .B1(n1832), .B2(n1975), .ZN(n4178) );
  oai22d1 U1307 ( .A1(n207), .A2(n1976), .B1(n1977), .B2(n1978), .ZN(n4179) );
  oai22d1 U1308 ( .A1(n206), .A2(n1834), .B1(n1835), .B2(n1234), .ZN(n4180) );
  oai22d1 U1309 ( .A1(n205), .A2(n1979), .B1(n1980), .B2(n868), .ZN(n4181) );
  oai22d1 U1310 ( .A1(n204), .A2(n1836), .B1(n1837), .B2(n1233), .ZN(n4182) );
  oai22d1 U1311 ( .A1(n207), .A2(n1981), .B1(n1982), .B2(n866), .ZN(n4183) );
  oai22d1 U1312 ( .A1(n206), .A2(n1838), .B1(n1839), .B2(n1235), .ZN(n4184) );
  oai22d1 U1313 ( .A1(n205), .A2(n1983), .B1(n1984), .B2(n870), .ZN(n4185) );
  oai22d1 U1314 ( .A1(n204), .A2(n1840), .B1(n1841), .B2(n1985), .ZN(n4186) );
  oai22d1 U1315 ( .A1(n207), .A2(n1986), .B1(n1987), .B2(n1988), .ZN(n4187) );
  oai22d1 U1316 ( .A1(n206), .A2(n1843), .B1(n1844), .B2(n1989), .ZN(n4188) );
  oai22d1 U1317 ( .A1(n205), .A2(n1990), .B1(n1991), .B2(n1992), .ZN(n4189) );
  oai22d1 U1318 ( .A1(n204), .A2(n1846), .B1(n1847), .B2(n1238), .ZN(n4190) );
  oai22d1 U1319 ( .A1(n207), .A2(n1993), .B1(n1994), .B2(n877), .ZN(n4191) );
  oai22d1 U1320 ( .A1(n206), .A2(n1848), .B1(n1849), .B2(n1237), .ZN(n4192) );
  oai22d1 U1321 ( .A1(n205), .A2(n1995), .B1(n1996), .B2(n875), .ZN(n4193) );
  oai22d1 U1322 ( .A1(n204), .A2(n1850), .B1(n1851), .B2(n1239), .ZN(n4194) );
  oai22d1 U1323 ( .A1(n207), .A2(n1997), .B1(n1998), .B2(n879), .ZN(n4195) );
  oai22d1 U1324 ( .A1(n206), .A2(n1852), .B1(n1853), .B2(n1999), .ZN(n4196) );
  oai22d1 U1325 ( .A1(n205), .A2(n2000), .B1(n2001), .B2(n2002), .ZN(n4197) );
  oai22d1 U1326 ( .A1(n204), .A2(n1855), .B1(n1856), .B2(n2003), .ZN(n4198) );
  oai22d1 U1327 ( .A1(n207), .A2(n2004), .B1(n2005), .B2(n2006), .ZN(n4199) );
  oai22d1 U1328 ( .A1(n206), .A2(n1858), .B1(n1859), .B2(n1242), .ZN(n4200) );
  oai22d1 U1329 ( .A1(n205), .A2(n2007), .B1(n2008), .B2(n886), .ZN(n4201) );
  oai22d1 U1330 ( .A1(n204), .A2(n1860), .B1(n1861), .B2(n1241), .ZN(n4202) );
  oai22d1 U1331 ( .A1(n207), .A2(n2009), .B1(n2010), .B2(n884), .ZN(n4203) );
  oai22d1 U1332 ( .A1(n206), .A2(n1862), .B1(n1863), .B2(n2011), .ZN(n4204) );
  oai22d1 U1333 ( .A1(n205), .A2(n2012), .B1(n2013), .B2(n2014), .ZN(n4205) );
  oai22d1 U1334 ( .A1(n204), .A2(n1865), .B1(n1866), .B2(n2015), .ZN(n4206) );
  oai22d1 U1335 ( .A1(n207), .A2(n2016), .B1(n2017), .B2(n2018), .ZN(n4207) );
  oai22d1 U1336 ( .A1(n206), .A2(n1868), .B1(n1869), .B2(n826), .ZN(n4208) );
  oai22d1 U1337 ( .A1(n205), .A2(n1870), .B1(n1871), .B2(n805), .ZN(n4209) );
  oai22d1 U1338 ( .A1(n204), .A2(n1872), .B1(n1873), .B2(n776), .ZN(n4210) );
  oaim22d1 U1339 ( .A1(n207), .A2(n838), .B1(mgmt_gpio_out[28]), .B2(n838), 
        .ZN(n4211) );
  oai22d1 U1340 ( .A1(n207), .A2(n1905), .B1(n1906), .B2(n2019), .ZN(n4212) );
  oai21d1 U1341 ( .B1(n2020), .B2(n2021), .A(n2022), .ZN(n4213) );
  nd03d0 U1342 ( .A1(n2023), .A2(n2020), .A3(serial_busy), .ZN(n2022) );
  inv0d0 U1343 ( .I(n2024), .ZN(n2020) );
  oaim22d1 U1344 ( .A1(n2025), .A2(n2026), .B1(serial_load_pre), .B2(n2027), 
        .ZN(n4214) );
  oaim21d1 U1345 ( .B1(serial_clock_pre), .B2(n2027), .A(n2028), .ZN(n4215) );
  an04d0 U1346 ( .A1(n2029), .A2(n2023), .A3(n1775), .A4(n2026), .Z(n2027) );
  or04d0 U1347 ( .A1(n2030), .A2(xfer_count[1]), .A3(xfer_count[2]), .A4(
        xfer_count[3]), .Z(n2026) );
  oai22d1 U1348 ( .A1(n2031), .A2(n2032), .B1(n2033), .B2(n2034), .ZN(n4216)
         );
  xr02d1 U1349 ( .A1(n2031), .A2(n2035), .Z(n2033) );
  an02d0 U1350 ( .A1(xfer_count[2]), .A2(n2036), .Z(n2035) );
  aor31d1 U1351 ( .B1(n2036), .B2(n2037), .B3(n2038), .A(n2039), .Z(n4217) );
  oan211d1 U1352 ( .C1(n2036), .C2(n2034), .B(n2032), .A(n2037), .ZN(n2039) );
  nr02d0 U1353 ( .A1(n2025), .A2(n2040), .ZN(n2036) );
  aor31d1 U1354 ( .B1(xfer_count[0]), .B2(n2040), .B3(n2038), .A(n2041), .Z(
        n4218) );
  oan211d1 U1355 ( .C1(xfer_count[0]), .C2(n2034), .B(n2032), .A(n2040), .ZN(
        n2041) );
  oai22d1 U1356 ( .A1(n2025), .A2(n2032), .B1(xfer_count[0]), .B2(n2034), .ZN(
        n4219) );
  inv0d0 U1357 ( .I(n2038), .ZN(n2034) );
  oan211d1 U1358 ( .C1(n1775), .C2(n2042), .B(n2030), .A(n2043), .ZN(n2038) );
  inv0d0 U1359 ( .I(n2032), .ZN(n2043) );
  nd03d0 U1360 ( .A1(n2028), .A2(n2030), .A3(n843), .ZN(n2032) );
  inv0d0 U1361 ( .I(n2044), .ZN(n2028) );
  aor22d1 U1362 ( .A1(pad_count_2[5]), .A2(n2029), .B1(N2657), .B2(n1372), .Z(
        n4220) );
  aor221d1 U1363 ( .B1(N2656), .B2(n1372), .C1(n2029), .C2(pad_count_2[4]), 
        .A(n2024), .Z(n4221) );
  aor22d1 U1364 ( .A1(pad_count_2[3]), .A2(n2029), .B1(N2655), .B2(n1372), .Z(
        n4222) );
  aor22d1 U1365 ( .A1(pad_count_2[2]), .A2(n2029), .B1(N2654), .B2(n1372), .Z(
        n4223) );
  aor221d1 U1366 ( .B1(N2652), .B2(n1372), .C1(n2029), .C2(pad_count_2[0]), 
        .A(n2024), .Z(n4224) );
  aor221d1 U1367 ( .B1(N2653), .B2(n1372), .C1(n2029), .C2(pad_count_2[1]), 
        .A(n2024), .Z(n4225) );
  aor221d1 U1368 ( .B1(N2651), .B2(n1372), .C1(n2029), .C2(pad_count_1[4]), 
        .A(n2024), .Z(n4226) );
  aor22d1 U1369 ( .A1(pad_count_1[3]), .A2(n2029), .B1(N2650), .B2(n1372), .Z(
        n4227) );
  aor22d1 U1370 ( .A1(pad_count_1[2]), .A2(n2029), .B1(N2649), .B2(n1372), .Z(
        n4228) );
  aor221d1 U1371 ( .B1(N2648), .B2(n1372), .C1(n2029), .C2(pad_count_1[1]), 
        .A(n2024), .Z(n4229) );
  aor22d1 U1372 ( .A1(pad_count_1[0]), .A2(n2029), .B1(N2647), .B2(n1372), .Z(
        n4230) );
  oai21d1 U1374 ( .B1(n2045), .B2(n2046), .A(n2047), .ZN(n4231) );
  oai21d1 U1375 ( .B1(n1711), .B2(n2024), .A(n2046), .ZN(n2047) );
  oai321d1 U1376 ( .C1(n880), .C2(n1775), .C3(n1405), .B1(n2048), .B2(n2046), 
        .A(n843), .ZN(n4232) );
  nd03d0 U1377 ( .A1(n2023), .A2(n843), .A3(n2049), .ZN(n2046) );
  aoi22d1 U1378 ( .A1(n2044), .A2(n2042), .B1(serial_xfer), .B2(n2024), .ZN(
        n2049) );
  nr02d0 U1379 ( .A1(xfer_state[0]), .A2(xfer_state[1]), .ZN(n2024) );
  nr04d0 U1380 ( .A1(n2031), .A2(n2037), .A3(xfer_count[0]), .A4(xfer_count[1]), .ZN(n2042) );
  nr02d0 U1381 ( .A1(n1775), .A2(serial_clock), .ZN(n2044) );
  inv0d0 U1382 ( .I(n1774), .ZN(serial_clock) );
  aoi22d1 U1383 ( .A1(n755), .A2(serial_clock_pre), .B1(N165), .B2(
        serial_bb_clock), .ZN(n1774) );
  inv0d0 U1386 ( .I(xfer_state[0]), .ZN(n2045) );
  nd04d0 U1387 ( .A1(n2037), .A2(n2031), .A3(n2025), .A4(n2050), .ZN(n2023) );
  nr02d0 U1388 ( .A1(n2030), .A2(n2040), .ZN(n2050) );
  inv0d0 U1389 ( .I(xfer_count[1]), .ZN(n2040) );
  nd02d0 U1390 ( .A1(xfer_state[0]), .A2(xfer_state[1]), .ZN(n2030) );
  inv0d0 U1391 ( .I(xfer_count[0]), .ZN(n2025) );
  inv0d0 U1392 ( .I(xfer_count[3]), .ZN(n2031) );
  inv0d0 U1393 ( .I(xfer_count[2]), .ZN(n2037) );
  inv0d0 U1394 ( .I(pad_count_2[5]), .ZN(n1405) );
  inv0d0 U1395 ( .I(n1711), .ZN(n1775) );
  nr02d0 U1396 ( .A1(n2048), .A2(xfer_state[0]), .ZN(n1711) );
  inv0d0 U1397 ( .I(xfer_state[1]), .ZN(n2048) );
  an02d0 U1399 ( .A1(pad_count_2[1]), .A2(n1415), .Z(n1386) );
  nr02d0 U1400 ( .A1(n1433), .A2(pad_count_2[0]), .ZN(n1415) );
  inv0d0 U1401 ( .I(pad_count_2[2]), .ZN(n1433) );
  nr02d0 U1402 ( .A1(pad_count_2[3]), .A2(pad_count_2[4]), .ZN(n1400) );
  oai22d1 U1403 ( .A1(n206), .A2(n1892), .B1(n1908), .B2(n2051), .ZN(n4233) );
  oai22d1 U1404 ( .A1(n205), .A2(n2052), .B1(n2053), .B2(n2054), .ZN(n4234) );
  oai22d1 U1405 ( .A1(n204), .A2(n1910), .B1(n2055), .B2(n2056), .ZN(n4235) );
  oai22d1 U1406 ( .A1(n204), .A2(n1874), .B1(n1875), .B2(n2057), .ZN(n4236) );
  oaim22d1 U1407 ( .A1(n206), .A2(n1877), .B1(n1877), .B2(pll_trim[12]), .ZN(
        n4237) );
  oaim22d1 U1408 ( .A1(n205), .A2(n1878), .B1(n1878), .B2(pll_trim[4]), .ZN(
        n4238) );
  aoi22d1 U1409 ( .A1(wbbd_data[4]), .A2(wbbd_busy), .B1(idata[4]), .B2(n1879), 
        .ZN(n777) );
  oai22d1 U1410 ( .A1(n212), .A2(n1776), .B1(n1777), .B2(n1280), .ZN(n4239) );
  oai22d1 U1411 ( .A1(n211), .A2(n1911), .B1(n1912), .B2(n955), .ZN(n4240) );
  oai22d1 U1412 ( .A1(n210), .A2(n1778), .B1(n1779), .B2(n1279), .ZN(n4241) );
  oai22d1 U1413 ( .A1(n209), .A2(n1913), .B1(n1914), .B2(n954), .ZN(n4242) );
  oai22d1 U1414 ( .A1(n212), .A2(n1780), .B1(n1781), .B2(n1281), .ZN(n4243) );
  oai22d1 U1415 ( .A1(n211), .A2(n1915), .B1(n1916), .B2(n956), .ZN(n4244) );
  oai22d1 U1416 ( .A1(n210), .A2(n1782), .B1(mgmt_gpio_oeb[34]), .B2(n1783), 
        .ZN(n4245) );
  oai22d1 U1417 ( .A1(n209), .A2(n1918), .B1(n1919), .B2(n2058), .ZN(n4246) );
  oai22d1 U1418 ( .A1(n212), .A2(n1785), .B1(mgmt_gpio_oeb[33]), .B2(n1786), 
        .ZN(n4247) );
  oai22d1 U1419 ( .A1(n211), .A2(n1922), .B1(n1923), .B2(n2059), .ZN(n4248) );
  oai22d1 U1420 ( .A1(n210), .A2(n1788), .B1(mgmt_gpio_oeb[32]), .B2(n1789), 
        .ZN(n4249) );
  oai22d1 U1421 ( .A1(n209), .A2(n1925), .B1(n1926), .B2(n959), .ZN(n4250) );
  oai22d1 U1422 ( .A1(n212), .A2(n1790), .B1(mgmt_gpio_oeb[31]), .B2(n1791), 
        .ZN(n4251) );
  oai22d1 U1423 ( .A1(n211), .A2(n1927), .B1(n1928), .B2(n958), .ZN(n4252) );
  oai22d1 U1424 ( .A1(n210), .A2(n1792), .B1(mgmt_gpio_oeb[30]), .B2(n1793), 
        .ZN(n4253) );
  oai22d1 U1425 ( .A1(n209), .A2(n1929), .B1(n1930), .B2(n960), .ZN(n4254) );
  oai22d1 U1426 ( .A1(n212), .A2(n1794), .B1(mgmt_gpio_oeb[29]), .B2(n1795), 
        .ZN(n4255) );
  oai22d1 U1427 ( .A1(n211), .A2(n1932), .B1(n1933), .B2(n2060), .ZN(n4256) );
  oai22d1 U1428 ( .A1(n210), .A2(n1797), .B1(mgmt_gpio_oeb[28]), .B2(n1798), 
        .ZN(n4257) );
  oai22d1 U1429 ( .A1(n209), .A2(n1936), .B1(n1937), .B2(n2061), .ZN(n4258) );
  oai22d1 U1430 ( .A1(n212), .A2(n1800), .B1(mgmt_gpio_oeb[27]), .B2(n1801), 
        .ZN(n4259) );
  oai22d1 U1431 ( .A1(n211), .A2(n1939), .B1(n1940), .B2(n963), .ZN(n4260) );
  oai22d1 U1432 ( .A1(n210), .A2(n1802), .B1(mgmt_gpio_oeb[26]), .B2(n1803), 
        .ZN(n4261) );
  oai22d1 U1433 ( .A1(n209), .A2(n1941), .B1(n1942), .B2(n962), .ZN(n4262) );
  oai22d1 U1434 ( .A1(n212), .A2(n1804), .B1(mgmt_gpio_oeb[25]), .B2(n1805), 
        .ZN(n4263) );
  oai22d1 U1435 ( .A1(n211), .A2(n1943), .B1(n1944), .B2(n964), .ZN(n4264) );
  oai22d1 U1436 ( .A1(n210), .A2(n1806), .B1(mgmt_gpio_oeb[24]), .B2(n1807), 
        .ZN(n4265) );
  oai22d1 U1437 ( .A1(n209), .A2(n1946), .B1(n1947), .B2(n2062), .ZN(n4266) );
  oai22d1 U1438 ( .A1(n212), .A2(n1809), .B1(mgmt_gpio_oeb[23]), .B2(n1810), 
        .ZN(n4267) );
  oai22d1 U1439 ( .A1(n211), .A2(n1950), .B1(n1951), .B2(n2063), .ZN(n4268) );
  oai22d1 U1440 ( .A1(n210), .A2(n1812), .B1(mgmt_gpio_oeb[22]), .B2(n1813), 
        .ZN(n4269) );
  oai22d1 U1441 ( .A1(n209), .A2(n1953), .B1(n1954), .B2(n967), .ZN(n4270) );
  oai22d1 U1442 ( .A1(n212), .A2(n1814), .B1(mgmt_gpio_oeb[21]), .B2(n1815), 
        .ZN(n4271) );
  oai22d1 U1443 ( .A1(n211), .A2(n1955), .B1(n1956), .B2(n966), .ZN(n4272) );
  oai22d1 U1444 ( .A1(n210), .A2(n1816), .B1(mgmt_gpio_oeb[20]), .B2(n1817), 
        .ZN(n4273) );
  oai22d1 U1445 ( .A1(n209), .A2(n1958), .B1(n1959), .B2(n2064), .ZN(n4274) );
  oai22d1 U1446 ( .A1(n212), .A2(n1819), .B1(mgmt_gpio_oeb[19]), .B2(n1820), 
        .ZN(n4275) );
  oai22d1 U1447 ( .A1(n211), .A2(n1962), .B1(n1963), .B2(n2065), .ZN(n4276) );
  oai22d1 U1448 ( .A1(n210), .A2(n1822), .B1(mgmt_gpio_oeb[18]), .B2(n1823), 
        .ZN(n4277) );
  oai22d1 U1449 ( .A1(n209), .A2(n1965), .B1(n1966), .B2(n936), .ZN(n4278) );
  oai22d1 U1450 ( .A1(n212), .A2(n1824), .B1(mgmt_gpio_oeb[17]), .B2(n1825), 
        .ZN(n4279) );
  oai22d1 U1451 ( .A1(n211), .A2(n1967), .B1(n1968), .B2(n935), .ZN(n4280) );
  oai22d1 U1452 ( .A1(n210), .A2(n1826), .B1(mgmt_gpio_oeb[16]), .B2(n1827), 
        .ZN(n4281) );
  oai22d1 U1453 ( .A1(n209), .A2(n1969), .B1(n1970), .B2(n937), .ZN(n4282) );
  oai22d1 U1454 ( .A1(n212), .A2(n1828), .B1(mgmt_gpio_oeb[15]), .B2(n1829), 
        .ZN(n4283) );
  oai22d1 U1455 ( .A1(n211), .A2(n1972), .B1(n1973), .B2(n2066), .ZN(n4284) );
  oai22d1 U1456 ( .A1(n210), .A2(n1831), .B1(mgmt_gpio_oeb[14]), .B2(n1832), 
        .ZN(n4285) );
  oai22d1 U1457 ( .A1(n209), .A2(n1976), .B1(n1977), .B2(n2067), .ZN(n4286) );
  oai22d1 U1458 ( .A1(n212), .A2(n1834), .B1(mgmt_gpio_oeb[13]), .B2(n1835), 
        .ZN(n4287) );
  oai22d1 U1459 ( .A1(n211), .A2(n1979), .B1(n1980), .B2(n940), .ZN(n4288) );
  oai22d1 U1460 ( .A1(n210), .A2(n1836), .B1(mgmt_gpio_oeb[12]), .B2(n1837), 
        .ZN(n4289) );
  oai22d1 U1461 ( .A1(n209), .A2(n1981), .B1(n1982), .B2(n939), .ZN(n4290) );
  oai22d1 U1462 ( .A1(n212), .A2(n1838), .B1(mgmt_gpio_oeb[11]), .B2(n1839), 
        .ZN(n4291) );
  oai22d1 U1463 ( .A1(n211), .A2(n1983), .B1(n1984), .B2(n941), .ZN(n4292) );
  oai22d1 U1464 ( .A1(n210), .A2(n1840), .B1(mgmt_gpio_oeb[10]), .B2(n1841), 
        .ZN(n4293) );
  oai22d1 U1465 ( .A1(n209), .A2(n1986), .B1(n1987), .B2(n2068), .ZN(n4294) );
  oai22d1 U1466 ( .A1(n212), .A2(n1843), .B1(mgmt_gpio_oeb[9]), .B2(n1844), 
        .ZN(n4295) );
  oai22d1 U1467 ( .A1(n211), .A2(n1990), .B1(n1991), .B2(n2069), .ZN(n4296) );
  oai22d1 U1468 ( .A1(n210), .A2(n1846), .B1(mgmt_gpio_oeb[8]), .B2(n1847), 
        .ZN(n4297) );
  oai22d1 U1469 ( .A1(n209), .A2(n1993), .B1(n1994), .B2(n944), .ZN(n4298) );
  oai22d1 U1470 ( .A1(n212), .A2(n1848), .B1(mgmt_gpio_oeb[7]), .B2(n1849), 
        .ZN(n4299) );
  oai22d1 U1471 ( .A1(n211), .A2(n1995), .B1(n1996), .B2(n943), .ZN(n4300) );
  oai22d1 U1472 ( .A1(n210), .A2(n1850), .B1(mgmt_gpio_oeb[6]), .B2(n1851), 
        .ZN(n4301) );
  oai22d1 U1473 ( .A1(n209), .A2(n1997), .B1(n1998), .B2(n945), .ZN(n4302) );
  oai22d1 U1474 ( .A1(n212), .A2(n1852), .B1(mgmt_gpio_oeb[5]), .B2(n1853), 
        .ZN(n4303) );
  oai22d1 U1475 ( .A1(n211), .A2(n2000), .B1(n2001), .B2(n2070), .ZN(n4304) );
  oai22d1 U1476 ( .A1(n210), .A2(n1855), .B1(mgmt_gpio_oeb[4]), .B2(n1856), 
        .ZN(n4305) );
  oai22d1 U1477 ( .A1(n209), .A2(n2004), .B1(n2005), .B2(n2071), .ZN(n4306) );
  oai22d1 U1478 ( .A1(n228), .A2(n1905), .B1(n1906), .B2(n2072), .ZN(n4307) );
  oaim22d1 U1479 ( .A1(n220), .A2(n1905), .B1(mgmt_gpio_out[34]), .B2(n1905), 
        .ZN(n4308) );
  oai22d1 U1480 ( .A1(n212), .A2(n1905), .B1(n1906), .B2(n2073), .ZN(n4309) );
  oai22d1 U1481 ( .A1(n230), .A2(n1905), .B1(n1906), .B2(n2074), .ZN(n4310) );
  inv0d0 U1482 ( .I(n1905), .ZN(n1906) );
  nd02d0 U1483 ( .A1(n214), .A2(n2075), .ZN(n1905) );
  oaim22d1 U1484 ( .A1(n228), .A2(n838), .B1(mgmt_gpio_out[25]), .B2(n838), 
        .ZN(n4311) );
  oaim22d1 U1485 ( .A1(n219), .A2(n838), .B1(mgmt_gpio_out[26]), .B2(n838), 
        .ZN(n4312) );
  oaim22d1 U1486 ( .A1(n212), .A2(n838), .B1(mgmt_gpio_out[27]), .B2(n838), 
        .ZN(n4313) );
  oaim22d1 U1487 ( .A1(n231), .A2(n838), .B1(mgmt_gpio_out[24]), .B2(n838), 
        .ZN(n4314) );
  oaim22d1 U1489 ( .A1(n230), .A2(n2076), .B1(n2076), .B2(trap_output_dest), 
        .ZN(n4315) );
  oaim22d1 U1490 ( .A1(n227), .A2(n2076), .B1(n2076), .B2(clk2_output_dest), 
        .ZN(n4316) );
  oaim22d1 U1491 ( .A1(n222), .A2(n2076), .B1(n2076), .B2(clk1_output_dest), 
        .ZN(n4317) );
  nd02d0 U1492 ( .A1(n216), .A2(n2077), .ZN(n2076) );
  oaim22d1 U1493 ( .A1(n233), .A2(n2078), .B1(n2078), .B2(reset_reg), .ZN(
        n4318) );
  nd03d0 U1494 ( .A1(n2079), .A2(n2080), .A3(n214), .ZN(n2078) );
  oai21d1 U1495 ( .B1(n2081), .B2(n2082), .A(n2083), .ZN(n4319) );
  nd03d0 U1496 ( .A1(n2084), .A2(n2085), .A3(n2082), .ZN(n2083) );
  inv0d0 U1497 ( .I(n230), .ZN(n2084) );
  aor31d1 U1498 ( .B1(n2086), .B2(n2080), .B3(n2087), .A(n2088), .Z(n2082) );
  oaim22d1 U1499 ( .A1(n232), .A2(n2089), .B1(n2089), .B2(pll_bypass), .ZN(
        n4320) );
  nd03d0 U1500 ( .A1(n2079), .A2(n2090), .A3(n215), .ZN(n2089) );
  oaim22d1 U1501 ( .A1(n231), .A2(n2091), .B1(n2091), .B2(pll_ena), .ZN(n4321)
         );
  oaim22d1 U1502 ( .A1(n225), .A2(n2091), .B1(n2091), .B2(pll_dco_ena), .ZN(
        n4322) );
  nd02d0 U1503 ( .A1(n215), .A2(n2092), .ZN(n2091) );
  oai22d1 U1504 ( .A1(n233), .A2(n2052), .B1(n2053), .B2(n2093), .ZN(n4323) );
  oai22d1 U1505 ( .A1(n227), .A2(n2052), .B1(n2053), .B2(n2094), .ZN(n4324) );
  inv0d0 U1506 ( .I(n2052), .ZN(n2053) );
  oaim22d1 U1507 ( .A1(n221), .A2(n2052), .B1(n2052), .B2(pll_div[2]), .ZN(
        n4325) );
  oaim22d1 U1508 ( .A1(n211), .A2(n2052), .B1(n2052), .B2(pll_div[3]), .ZN(
        n4326) );
  nd02d0 U1509 ( .A1(n214), .A2(n2095), .ZN(n2052) );
  oaim22d1 U1510 ( .A1(n210), .A2(n1910), .B1(n1910), .B2(pll90_sel[0]), .ZN(
        n4327) );
  oai22d1 U1511 ( .A1(n232), .A2(n1910), .B1(n2055), .B2(n2096), .ZN(n4328) );
  oai22d1 U1512 ( .A1(n225), .A2(n1910), .B1(n2055), .B2(n2097), .ZN(n4329) );
  inv0d0 U1513 ( .I(n1910), .ZN(n2055) );
  oaim22d1 U1514 ( .A1(n220), .A2(n1910), .B1(n1910), .B2(pll_sel[2]), .ZN(
        n4330) );
  nd02d0 U1515 ( .A1(n217), .A2(n2098), .ZN(n1910) );
  oaim22d1 U1516 ( .A1(n230), .A2(n1878), .B1(n1878), .B2(pll_trim[0]), .ZN(
        n4331) );
  oaim22d1 U1517 ( .A1(n224), .A2(n1878), .B1(n1878), .B2(pll_trim[1]), .ZN(
        n4332) );
  oaim22d1 U1518 ( .A1(n219), .A2(n1878), .B1(n1878), .B2(pll_trim[2]), .ZN(
        n4333) );
  oaim22d1 U1519 ( .A1(n209), .A2(n1878), .B1(n1878), .B2(pll_trim[3]), .ZN(
        n4334) );
  oaim22d1 U1521 ( .A1(n233), .A2(n1877), .B1(n1877), .B2(pll_trim[8]), .ZN(
        n4335) );
  oaim22d1 U1522 ( .A1(n228), .A2(n1877), .B1(n1877), .B2(pll_trim[9]), .ZN(
        n4336) );
  oaim22d1 U1523 ( .A1(n222), .A2(n1877), .B1(n1877), .B2(pll_trim[10]), .ZN(
        n4337) );
  oaim22d1 U1524 ( .A1(n212), .A2(n1877), .B1(n1877), .B2(pll_trim[11]), .ZN(
        n4338) );
  oai22d1 U1526 ( .A1(n231), .A2(n1874), .B1(n1875), .B2(n2101), .ZN(n4339) );
  oai22d1 U1527 ( .A1(n224), .A2(n1874), .B1(n1875), .B2(n2102), .ZN(n4340) );
  inv0d0 U1528 ( .I(n1874), .ZN(n1875) );
  oaim22d1 U1529 ( .A1(n221), .A2(n1874), .B1(n1874), .B2(pll_trim[18]), .ZN(
        n4341) );
  oaim22d1 U1530 ( .A1(n211), .A2(n1874), .B1(n1874), .B2(pll_trim[19]), .ZN(
        n4342) );
  oai22d1 U1532 ( .A1(n230), .A2(n2104), .B1(n2105), .B2(n2106), .ZN(n4343) );
  oai22d1 U1533 ( .A1(n228), .A2(n2104), .B1(n2105), .B2(n2107), .ZN(n4344) );
  inv0d0 U1534 ( .I(n2104), .ZN(n2105) );
  nd12d0 U1535 ( .A1(n2108), .A2(n217), .ZN(n2104) );
  oaim22d1 U1536 ( .A1(n232), .A2(n1865), .B1(n1865), .B2(
        \gpio_configure[0][0] ), .ZN(n4345) );
  oai22d1 U1537 ( .A1(n227), .A2(n1865), .B1(n1866), .B2(n2109), .ZN(n4346) );
  oai22d1 U1538 ( .A1(n221), .A2(n1865), .B1(n1866), .B2(n2110), .ZN(n4347) );
  oai22d1 U1539 ( .A1(n211), .A2(n1865), .B1(n1866), .B2(n2111), .ZN(n4348) );
  inv0d0 U1540 ( .I(n1865), .ZN(n1866) );
  nd02d0 U1541 ( .A1(n217), .A2(n2112), .ZN(n1865) );
  oai22d1 U1542 ( .A1(n233), .A2(n2016), .B1(n2017), .B2(n2113), .ZN(n4349) );
  oai22d1 U1543 ( .A1(n225), .A2(n2016), .B1(n2017), .B2(n2114), .ZN(n4350) );
  oai22d1 U1544 ( .A1(n220), .A2(n2016), .B1(n2017), .B2(n2115), .ZN(n4351) );
  oai22d1 U1545 ( .A1(n210), .A2(n2016), .B1(n2017), .B2(n2116), .ZN(n4352) );
  inv0d0 U1546 ( .I(n2016), .ZN(n2017) );
  nd12d0 U1547 ( .A1(n2117), .A2(n216), .ZN(n2016) );
  oai22d1 U1548 ( .A1(n232), .A2(n1862), .B1(n1863), .B2(n2118), .ZN(n4353) );
  oai22d1 U1549 ( .A1(n224), .A2(n1862), .B1(n1863), .B2(n2119), .ZN(n4354) );
  oai22d1 U1550 ( .A1(n222), .A2(n1862), .B1(n1863), .B2(n2120), .ZN(n4355) );
  oai22d1 U1551 ( .A1(n209), .A2(n1862), .B1(n1863), .B2(n2121), .ZN(n4356) );
  inv0d0 U1552 ( .I(n1862), .ZN(n1863) );
  nd02d0 U1553 ( .A1(n216), .A2(n2122), .ZN(n1862) );
  oaim22d1 U1554 ( .A1(n231), .A2(n2012), .B1(n2012), .B2(
        \gpio_configure[1][8] ), .ZN(n4357) );
  oai22d1 U1555 ( .A1(n228), .A2(n2012), .B1(n2013), .B2(n2123), .ZN(n4358) );
  oai22d1 U1556 ( .A1(n221), .A2(n2012), .B1(n2013), .B2(n2124), .ZN(n4359) );
  oai22d1 U1557 ( .A1(n212), .A2(n2012), .B1(n2013), .B2(n2125), .ZN(n4360) );
  inv0d0 U1558 ( .I(n2012), .ZN(n2013) );
  nd02d0 U1559 ( .A1(n215), .A2(n2126), .ZN(n2012) );
  oai22d1 U1560 ( .A1(n231), .A2(n1860), .B1(n1861), .B2(n1403), .ZN(n4361) );
  oai22d1 U1561 ( .A1(n227), .A2(n1860), .B1(n1861), .B2(n1348), .ZN(n4362) );
  oai22d1 U1562 ( .A1(n219), .A2(n1860), .B1(n1861), .B2(n1306), .ZN(n4363) );
  oai22d1 U1563 ( .A1(n211), .A2(n1860), .B1(mgmt_gpio_oeb[2]), .B2(n1861), 
        .ZN(n4364) );
  inv0d0 U1564 ( .I(n1860), .ZN(n1861) );
  nd02d0 U1565 ( .A1(n214), .A2(n2127), .ZN(n1860) );
  oai22d1 U1566 ( .A1(n230), .A2(n2009), .B1(n2010), .B2(n1073), .ZN(n4365) );
  oai22d1 U1567 ( .A1(n225), .A2(n2009), .B1(n2010), .B2(n1031), .ZN(n4366) );
  oai22d1 U1568 ( .A1(n220), .A2(n2009), .B1(n2010), .B2(n989), .ZN(n4367) );
  oai22d1 U1569 ( .A1(n210), .A2(n2009), .B1(n2010), .B2(n947), .ZN(n4368) );
  inv0d0 U1570 ( .I(n2009), .ZN(n2010) );
  nd12d0 U1571 ( .A1(n2128), .A2(n215), .ZN(n2009) );
  oai22d1 U1572 ( .A1(n233), .A2(n1858), .B1(n1859), .B2(n1404), .ZN(n4369) );
  oai22d1 U1573 ( .A1(n224), .A2(n1858), .B1(n1859), .B2(n1349), .ZN(n4370) );
  oai22d1 U1574 ( .A1(n219), .A2(n1858), .B1(n1859), .B2(n1307), .ZN(n4371) );
  oai22d1 U1575 ( .A1(n232), .A2(n2007), .B1(n2008), .B2(n1074), .ZN(n4372) );
  oai22d1 U1576 ( .A1(n228), .A2(n2007), .B1(n2008), .B2(n1032), .ZN(n4373) );
  oai22d1 U1577 ( .A1(n222), .A2(n2007), .B1(n2008), .B2(n990), .ZN(n4374) );
  oai22d1 U1578 ( .A1(n209), .A2(n2007), .B1(n2008), .B2(n948), .ZN(n4375) );
  inv0d0 U1579 ( .I(n2007), .ZN(n2008) );
  nd12d0 U1580 ( .A1(n2129), .A2(n214), .ZN(n2007) );
  oai22d1 U1581 ( .A1(n231), .A2(n1855), .B1(n1856), .B2(n2130), .ZN(n4376) );
  oai22d1 U1582 ( .A1(n227), .A2(n1855), .B1(n1856), .B2(n2131), .ZN(n4377) );
  oai22d1 U1583 ( .A1(n221), .A2(n1855), .B1(n1856), .B2(n2132), .ZN(n4378) );
  inv0d0 U1584 ( .I(n1855), .ZN(n1856) );
  nd12d0 U1585 ( .A1(n2133), .A2(n217), .ZN(n1855) );
  oai22d1 U1586 ( .A1(n230), .A2(n2004), .B1(n2005), .B2(n2134), .ZN(n4379) );
  oai22d1 U1587 ( .A1(n225), .A2(n2004), .B1(n2005), .B2(n2135), .ZN(n4380) );
  oai22d1 U1588 ( .A1(n220), .A2(n2004), .B1(n2005), .B2(n2136), .ZN(n4381) );
  inv0d0 U1589 ( .I(n2004), .ZN(n2005) );
  nd12d0 U1590 ( .A1(n2137), .A2(n216), .ZN(n2004) );
  oai22d1 U1591 ( .A1(n233), .A2(n1852), .B1(n1853), .B2(n2138), .ZN(n4382) );
  oai22d1 U1592 ( .A1(n224), .A2(n1852), .B1(n1853), .B2(n2139), .ZN(n4383) );
  oai22d1 U1593 ( .A1(n222), .A2(n1852), .B1(n1853), .B2(n2140), .ZN(n4384) );
  inv0d0 U1594 ( .I(n1852), .ZN(n1853) );
  nd12d0 U1595 ( .A1(n2141), .A2(n215), .ZN(n1852) );
  oai22d1 U1596 ( .A1(n232), .A2(n2000), .B1(n2001), .B2(n2142), .ZN(n4385) );
  oai22d1 U1597 ( .A1(n228), .A2(n2000), .B1(n2001), .B2(n2143), .ZN(n4386) );
  oai22d1 U1598 ( .A1(n221), .A2(n2000), .B1(n2001), .B2(n2144), .ZN(n4387) );
  inv0d0 U1599 ( .I(n2000), .ZN(n2001) );
  nd12d0 U1600 ( .A1(n2145), .A2(n214), .ZN(n2000) );
  oai22d1 U1601 ( .A1(n231), .A2(n1850), .B1(n1851), .B2(n1398), .ZN(n4388) );
  oai22d1 U1602 ( .A1(n227), .A2(n1850), .B1(n1851), .B2(n1346), .ZN(n4389) );
  oai22d1 U1603 ( .A1(n219), .A2(n1850), .B1(n1851), .B2(n1304), .ZN(n4390) );
  inv0d0 U1604 ( .I(n1850), .ZN(n1851) );
  nd12d0 U1605 ( .A1(n2146), .A2(n217), .ZN(n1850) );
  oai22d1 U1606 ( .A1(n230), .A2(n1997), .B1(n1998), .B2(n1071), .ZN(n4391) );
  oai22d1 U1607 ( .A1(n225), .A2(n1997), .B1(n1998), .B2(n1029), .ZN(n4392) );
  oai22d1 U1608 ( .A1(n220), .A2(n1997), .B1(n1998), .B2(n987), .ZN(n4393) );
  inv0d0 U1609 ( .I(n1997), .ZN(n1998) );
  nd12d0 U1610 ( .A1(n2147), .A2(n216), .ZN(n1997) );
  oai22d1 U1611 ( .A1(n233), .A2(n1848), .B1(n1849), .B2(n1396), .ZN(n4394) );
  oai22d1 U1612 ( .A1(n224), .A2(n1848), .B1(n1849), .B2(n1344), .ZN(n4395) );
  oai22d1 U1613 ( .A1(n222), .A2(n1848), .B1(n1849), .B2(n1302), .ZN(n4396) );
  inv0d0 U1614 ( .I(n1848), .ZN(n1849) );
  nd12d0 U1615 ( .A1(n2148), .A2(n215), .ZN(n1848) );
  oai22d1 U1616 ( .A1(n232), .A2(n1995), .B1(n1996), .B2(n1069), .ZN(n4397) );
  oai22d1 U1617 ( .A1(n228), .A2(n1995), .B1(n1996), .B2(n1027), .ZN(n4398) );
  oai22d1 U1618 ( .A1(n221), .A2(n1995), .B1(n1996), .B2(n985), .ZN(n4399) );
  inv0d0 U1619 ( .I(n1995), .ZN(n1996) );
  nd12d0 U1620 ( .A1(n2149), .A2(n214), .ZN(n1995) );
  oai22d1 U1621 ( .A1(n231), .A2(n1846), .B1(n1847), .B2(n1397), .ZN(n4400) );
  oai22d1 U1622 ( .A1(n227), .A2(n1846), .B1(n1847), .B2(n1345), .ZN(n4401) );
  oai22d1 U1623 ( .A1(n219), .A2(n1846), .B1(n1847), .B2(n1303), .ZN(n4402) );
  inv0d0 U1624 ( .I(n1846), .ZN(n1847) );
  nd12d0 U1625 ( .A1(n2150), .A2(n217), .ZN(n1846) );
  oai22d1 U1626 ( .A1(n230), .A2(n1993), .B1(n1994), .B2(n1070), .ZN(n4403) );
  oai22d1 U1627 ( .A1(n225), .A2(n1993), .B1(n1994), .B2(n1028), .ZN(n4404) );
  oai22d1 U1628 ( .A1(n220), .A2(n1993), .B1(n1994), .B2(n986), .ZN(n4405) );
  inv0d0 U1629 ( .I(n1993), .ZN(n1994) );
  nd12d0 U1630 ( .A1(n2151), .A2(n216), .ZN(n1993) );
  oai22d1 U1631 ( .A1(n233), .A2(n1843), .B1(n1844), .B2(n2152), .ZN(n4406) );
  oai22d1 U1632 ( .A1(n224), .A2(n1843), .B1(n1844), .B2(n2153), .ZN(n4407) );
  oai22d1 U1633 ( .A1(n222), .A2(n1843), .B1(n1844), .B2(n2154), .ZN(n4408) );
  inv0d0 U1634 ( .I(n1843), .ZN(n1844) );
  nd12d0 U1635 ( .A1(n2155), .A2(n215), .ZN(n1843) );
  oai22d1 U1636 ( .A1(n232), .A2(n1990), .B1(n1991), .B2(n2156), .ZN(n4409) );
  oai22d1 U1637 ( .A1(n228), .A2(n1990), .B1(n1991), .B2(n2157), .ZN(n4410) );
  oai22d1 U1638 ( .A1(n221), .A2(n1990), .B1(n1991), .B2(n2158), .ZN(n4411) );
  inv0d0 U1639 ( .I(n1990), .ZN(n1991) );
  nd12d0 U1640 ( .A1(n2159), .A2(n214), .ZN(n1990) );
  oai22d1 U1641 ( .A1(n231), .A2(n1840), .B1(n1841), .B2(n2160), .ZN(n4412) );
  oaim22d1 U1642 ( .A1(n227), .A2(n1840), .B1(n1840), .B2(
        \gpio_configure[10][1] ), .ZN(n4413) );
  oai22d1 U1643 ( .A1(n219), .A2(n1840), .B1(n1841), .B2(n2161), .ZN(n4414) );
  inv0d0 U1644 ( .I(n1840), .ZN(n1841) );
  nd02d0 U1645 ( .A1(n217), .A2(n2162), .ZN(n1840) );
  oai22d1 U1646 ( .A1(n230), .A2(n1986), .B1(n1987), .B2(n2163), .ZN(n4415) );
  oai22d1 U1647 ( .A1(n227), .A2(n1986), .B1(n1987), .B2(n2164), .ZN(n4416) );
  oai22d1 U1648 ( .A1(n220), .A2(n1986), .B1(n1987), .B2(n2165), .ZN(n4417) );
  inv0d0 U1649 ( .I(n1986), .ZN(n1987) );
  nd12d0 U1650 ( .A1(n2166), .A2(n217), .ZN(n1986) );
  oai22d1 U1651 ( .A1(n233), .A2(n1838), .B1(n1839), .B2(n1391), .ZN(n4418) );
  oai22d1 U1652 ( .A1(n225), .A2(n1838), .B1(n1839), .B2(n1342), .ZN(n4419) );
  oai22d1 U1653 ( .A1(n219), .A2(n1838), .B1(n1839), .B2(n1300), .ZN(n4420) );
  inv0d0 U1654 ( .I(n1838), .ZN(n1839) );
  nd02d0 U1655 ( .A1(n216), .A2(n2167), .ZN(n1838) );
  oai22d1 U1656 ( .A1(n232), .A2(n1983), .B1(n1984), .B2(n1067), .ZN(n4421) );
  oai22d1 U1657 ( .A1(n224), .A2(n1983), .B1(n1984), .B2(n1025), .ZN(n4422) );
  oai22d1 U1658 ( .A1(n222), .A2(n1983), .B1(n1984), .B2(n983), .ZN(n4423) );
  inv0d0 U1659 ( .I(n1983), .ZN(n1984) );
  nd12d0 U1660 ( .A1(n2168), .A2(n216), .ZN(n1983) );
  oai22d1 U1661 ( .A1(n231), .A2(n1836), .B1(n1837), .B2(n1389), .ZN(n4424) );
  oai22d1 U1662 ( .A1(n228), .A2(n1836), .B1(n1837), .B2(n1340), .ZN(n4425) );
  oai22d1 U1663 ( .A1(n221), .A2(n1836), .B1(n1837), .B2(n1298), .ZN(n4426) );
  inv0d0 U1664 ( .I(n1836), .ZN(n1837) );
  nd02d0 U1665 ( .A1(n215), .A2(n2169), .ZN(n1836) );
  oai22d1 U1666 ( .A1(n230), .A2(n1981), .B1(n1982), .B2(n1065), .ZN(n4427) );
  oai22d1 U1667 ( .A1(n227), .A2(n1981), .B1(n1982), .B2(n1023), .ZN(n4428) );
  oai22d1 U1668 ( .A1(n220), .A2(n1981), .B1(n1982), .B2(n981), .ZN(n4429) );
  inv0d0 U1669 ( .I(n1981), .ZN(n1982) );
  nd12d0 U1670 ( .A1(n2170), .A2(n215), .ZN(n1981) );
  oai22d1 U1671 ( .A1(n233), .A2(n1834), .B1(n1835), .B2(n1390), .ZN(n4430) );
  oai22d1 U1672 ( .A1(n225), .A2(n1834), .B1(n1835), .B2(n1341), .ZN(n4431) );
  oai22d1 U1673 ( .A1(n219), .A2(n1834), .B1(n1835), .B2(n1299), .ZN(n4432) );
  inv0d0 U1674 ( .I(n1834), .ZN(n1835) );
  nd02d0 U1675 ( .A1(n214), .A2(n2171), .ZN(n1834) );
  oai22d1 U1676 ( .A1(n232), .A2(n1979), .B1(n1980), .B2(n1066), .ZN(n4433) );
  oai22d1 U1677 ( .A1(n224), .A2(n1979), .B1(n1980), .B2(n1024), .ZN(n4434) );
  oai22d1 U1678 ( .A1(n222), .A2(n1979), .B1(n1980), .B2(n982), .ZN(n4435) );
  inv0d0 U1679 ( .I(n1979), .ZN(n1980) );
  nd12d0 U1680 ( .A1(n2172), .A2(n214), .ZN(n1979) );
  oaim22d1 U1681 ( .A1(n230), .A2(n1831), .B1(n1831), .B2(
        \gpio_configure[14][0] ), .ZN(n4436) );
  oaim22d1 U1682 ( .A1(n225), .A2(n1831), .B1(n1831), .B2(
        \gpio_configure[14][1] ), .ZN(n4437) );
  oai22d1 U1683 ( .A1(n221), .A2(n1831), .B1(n1832), .B2(n2173), .ZN(n4438) );
  inv0d0 U1684 ( .I(n1831), .ZN(n1832) );
  oaim22d1 U1686 ( .A1(n233), .A2(n1976), .B1(n1976), .B2(
        \gpio_configure[14][8] ), .ZN(n4439) );
  oaim22d1 U1687 ( .A1(n224), .A2(n1976), .B1(n1976), .B2(
        \gpio_configure[14][9] ), .ZN(n4440) );
  oai22d1 U1688 ( .A1(n220), .A2(n1976), .B1(n1977), .B2(n2175), .ZN(n4441) );
  inv0d0 U1689 ( .I(n1976), .ZN(n1977) );
  nd02d0 U1690 ( .A1(n216), .A2(n2176), .ZN(n1976) );
  oaim22d1 U1691 ( .A1(n232), .A2(n1828), .B1(n1828), .B2(
        \gpio_configure[15][0] ), .ZN(n4442) );
  oaim22d1 U1692 ( .A1(n228), .A2(n1828), .B1(n1828), .B2(
        \gpio_configure[15][1] ), .ZN(n4443) );
  oai22d1 U1693 ( .A1(n219), .A2(n1828), .B1(n1829), .B2(n2177), .ZN(n4444) );
  inv0d0 U1694 ( .I(n1828), .ZN(n1829) );
  oaim22d1 U1696 ( .A1(n231), .A2(n1972), .B1(n1972), .B2(
        \gpio_configure[15][8] ), .ZN(n4445) );
  oaim22d1 U1697 ( .A1(n227), .A2(n1972), .B1(n1972), .B2(
        \gpio_configure[15][9] ), .ZN(n4446) );
  oai22d1 U1698 ( .A1(n222), .A2(n1972), .B1(n1973), .B2(n2179), .ZN(n4447) );
  inv0d0 U1699 ( .I(n1972), .ZN(n1973) );
  nd02d0 U1700 ( .A1(n214), .A2(n2180), .ZN(n1972) );
  oai22d1 U1701 ( .A1(n231), .A2(n1826), .B1(n1827), .B2(n1380), .ZN(n4448) );
  oai22d1 U1702 ( .A1(n228), .A2(n1826), .B1(n1827), .B2(n1338), .ZN(n4449) );
  oai22d1 U1703 ( .A1(n221), .A2(n1826), .B1(n1827), .B2(n1296), .ZN(n4450) );
  inv0d0 U1704 ( .I(n1826), .ZN(n1827) );
  nd02d0 U1705 ( .A1(n217), .A2(n2181), .ZN(n1826) );
  oai22d1 U1706 ( .A1(n230), .A2(n1969), .B1(n1970), .B2(n1063), .ZN(n4451) );
  inv0d0 U1707 ( .I(\gpio_configure[16][8] ), .ZN(n1063) );
  oai22d1 U1708 ( .A1(n227), .A2(n1969), .B1(n1970), .B2(n1021), .ZN(n4452) );
  oai22d1 U1709 ( .A1(n220), .A2(n1969), .B1(n1970), .B2(n979), .ZN(n4453) );
  inv0d0 U1710 ( .I(n1969), .ZN(n1970) );
  nd02d0 U1711 ( .A1(n216), .A2(n2182), .ZN(n1969) );
  oai22d1 U1712 ( .A1(n233), .A2(n1824), .B1(n1825), .B2(n1378), .ZN(n4454) );
  oai22d1 U1713 ( .A1(n225), .A2(n1824), .B1(n1825), .B2(n1336), .ZN(n4455) );
  oai22d1 U1714 ( .A1(n219), .A2(n1824), .B1(n1825), .B2(n1294), .ZN(n4456) );
  inv0d0 U1715 ( .I(n1824), .ZN(n1825) );
  nd12d0 U1716 ( .A1(n2183), .A2(n217), .ZN(n1824) );
  oai22d1 U1717 ( .A1(n232), .A2(n1967), .B1(n1968), .B2(n1061), .ZN(n4457) );
  oai22d1 U1718 ( .A1(n224), .A2(n1967), .B1(n1968), .B2(n1019), .ZN(n4458) );
  oai22d1 U1719 ( .A1(n222), .A2(n1967), .B1(n1968), .B2(n977), .ZN(n4459) );
  inv0d0 U1720 ( .I(n1967), .ZN(n1968) );
  nd12d0 U1721 ( .A1(n2184), .A2(n216), .ZN(n1967) );
  oai22d1 U1722 ( .A1(n231), .A2(n1822), .B1(n1823), .B2(n1379), .ZN(n4460) );
  oai22d1 U1723 ( .A1(n228), .A2(n1822), .B1(n1823), .B2(n1337), .ZN(n4461) );
  oai22d1 U1724 ( .A1(n221), .A2(n1822), .B1(n1823), .B2(n1295), .ZN(n4462) );
  inv0d0 U1725 ( .I(n1822), .ZN(n1823) );
  nd12d0 U1726 ( .A1(n2185), .A2(n215), .ZN(n1822) );
  oai22d1 U1727 ( .A1(n230), .A2(n1965), .B1(n1966), .B2(n1062), .ZN(n4463) );
  oai22d1 U1728 ( .A1(n227), .A2(n1965), .B1(n1966), .B2(n1020), .ZN(n4464) );
  oai22d1 U1729 ( .A1(n220), .A2(n1965), .B1(n1966), .B2(n978), .ZN(n4465) );
  inv0d0 U1730 ( .I(n1965), .ZN(n1966) );
  nd12d0 U1731 ( .A1(n2186), .A2(n214), .ZN(n1965) );
  oai22d1 U1732 ( .A1(n233), .A2(n1819), .B1(n1820), .B2(n2187), .ZN(n4466) );
  oai22d1 U1733 ( .A1(n225), .A2(n1819), .B1(n1820), .B2(n2188), .ZN(n4467) );
  oai22d1 U1734 ( .A1(n219), .A2(n1819), .B1(n1820), .B2(n2189), .ZN(n4468) );
  inv0d0 U1735 ( .I(n1819), .ZN(n1820) );
  nd12d0 U1736 ( .A1(n2190), .A2(n217), .ZN(n1819) );
  oai22d1 U1737 ( .A1(n232), .A2(n1962), .B1(n1963), .B2(n2191), .ZN(n4469) );
  oai22d1 U1738 ( .A1(n224), .A2(n1962), .B1(n1963), .B2(n2192), .ZN(n4470) );
  oai22d1 U1739 ( .A1(n222), .A2(n1962), .B1(n1963), .B2(n2193), .ZN(n4471) );
  inv0d0 U1740 ( .I(n1962), .ZN(n1963) );
  nd12d0 U1741 ( .A1(n2194), .A2(n216), .ZN(n1962) );
  oai22d1 U1742 ( .A1(n231), .A2(n1816), .B1(n1817), .B2(n2195), .ZN(n4472) );
  oai22d1 U1743 ( .A1(n228), .A2(n1816), .B1(n1817), .B2(n2196), .ZN(n4473) );
  oai22d1 U1744 ( .A1(n221), .A2(n1816), .B1(n1817), .B2(n2197), .ZN(n4474) );
  inv0d0 U1745 ( .I(n1816), .ZN(n1817) );
  nd12d0 U1746 ( .A1(n2198), .A2(n215), .ZN(n1816) );
  oai22d1 U1747 ( .A1(n230), .A2(n1958), .B1(n1959), .B2(n2199), .ZN(n4475) );
  oai22d1 U1748 ( .A1(n227), .A2(n1958), .B1(n1959), .B2(n2200), .ZN(n4476) );
  oai22d1 U1749 ( .A1(n220), .A2(n1958), .B1(n1959), .B2(n2201), .ZN(n4477) );
  inv0d0 U1750 ( .I(n1958), .ZN(n1959) );
  nd12d0 U1751 ( .A1(n2202), .A2(n214), .ZN(n1958) );
  oai22d1 U1752 ( .A1(n233), .A2(n1814), .B1(n1815), .B2(n1431), .ZN(n4478) );
  oai22d1 U1753 ( .A1(n225), .A2(n1814), .B1(n1815), .B2(n1367), .ZN(n4479) );
  oai22d1 U1754 ( .A1(n219), .A2(n1814), .B1(n1815), .B2(n1325), .ZN(n4480) );
  inv0d0 U1755 ( .I(n1814), .ZN(n1815) );
  nd12d0 U1756 ( .A1(n2203), .A2(n217), .ZN(n1814) );
  oai22d1 U1757 ( .A1(n232), .A2(n1955), .B1(n1956), .B2(n1092), .ZN(n4481) );
  oai22d1 U1758 ( .A1(n224), .A2(n1955), .B1(n1956), .B2(n1050), .ZN(n4482) );
  oai22d1 U1759 ( .A1(n222), .A2(n1955), .B1(n1956), .B2(n1008), .ZN(n4483) );
  inv0d0 U1760 ( .I(n1955), .ZN(n1956) );
  nd12d0 U1761 ( .A1(n2204), .A2(n216), .ZN(n1955) );
  oai22d1 U1762 ( .A1(n231), .A2(n1812), .B1(n1813), .B2(n1432), .ZN(n4484) );
  oai22d1 U1763 ( .A1(n228), .A2(n1812), .B1(n1813), .B2(n1368), .ZN(n4485) );
  oai22d1 U1764 ( .A1(n221), .A2(n1812), .B1(n1813), .B2(n1326), .ZN(n4486) );
  inv0d0 U1765 ( .I(n1812), .ZN(n1813) );
  nd12d0 U1766 ( .A1(n2205), .A2(n215), .ZN(n1812) );
  oai22d1 U1767 ( .A1(n230), .A2(n1953), .B1(n1954), .B2(n1093), .ZN(n4487) );
  oai22d1 U1768 ( .A1(n227), .A2(n1953), .B1(n1954), .B2(n1051), .ZN(n4488) );
  oai22d1 U1769 ( .A1(n220), .A2(n1953), .B1(n1954), .B2(n1009), .ZN(n4489) );
  inv0d0 U1770 ( .I(n1953), .ZN(n1954) );
  nd12d0 U1771 ( .A1(n2206), .A2(n214), .ZN(n1953) );
  oai22d1 U1772 ( .A1(n233), .A2(n1809), .B1(n1810), .B2(n2207), .ZN(n4490) );
  oai22d1 U1773 ( .A1(n225), .A2(n1809), .B1(n1810), .B2(n2208), .ZN(n4491) );
  oai22d1 U1774 ( .A1(n219), .A2(n1809), .B1(n1810), .B2(n2209), .ZN(n4492) );
  inv0d0 U1775 ( .I(n1809), .ZN(n1810) );
  nd12d0 U1776 ( .A1(n2210), .A2(n217), .ZN(n1809) );
  oai22d1 U1777 ( .A1(n232), .A2(n1950), .B1(n1951), .B2(n2211), .ZN(n4493) );
  oai22d1 U1778 ( .A1(n224), .A2(n1950), .B1(n1951), .B2(n2212), .ZN(n4494) );
  oai22d1 U1779 ( .A1(n222), .A2(n1950), .B1(n1951), .B2(n2213), .ZN(n4495) );
  inv0d0 U1780 ( .I(n1950), .ZN(n1951) );
  nd12d0 U1781 ( .A1(n2214), .A2(n216), .ZN(n1950) );
  oai22d1 U1782 ( .A1(n231), .A2(n1806), .B1(n1807), .B2(n2215), .ZN(n4496) );
  oai22d1 U1783 ( .A1(n228), .A2(n1806), .B1(n1807), .B2(n2216), .ZN(n4497) );
  oai22d1 U1784 ( .A1(n221), .A2(n1806), .B1(n1807), .B2(n2217), .ZN(n4498) );
  inv0d0 U1785 ( .I(n1806), .ZN(n1807) );
  nd12d0 U1786 ( .A1(n2218), .A2(n215), .ZN(n1806) );
  oai22d1 U1787 ( .A1(n230), .A2(n1946), .B1(n1947), .B2(n2219), .ZN(n4499) );
  oai22d1 U1788 ( .A1(n227), .A2(n1946), .B1(n1947), .B2(n2220), .ZN(n4500) );
  oai22d1 U1789 ( .A1(n220), .A2(n1946), .B1(n1947), .B2(n2221), .ZN(n4501) );
  inv0d0 U1790 ( .I(n1946), .ZN(n1947) );
  nd12d0 U1791 ( .A1(n2222), .A2(n214), .ZN(n1946) );
  oai22d1 U1792 ( .A1(n233), .A2(n1804), .B1(n1805), .B2(n1425), .ZN(n4502) );
  oai22d1 U1793 ( .A1(n225), .A2(n1804), .B1(n1805), .B2(n1365), .ZN(n4503) );
  oai22d1 U1794 ( .A1(n219), .A2(n1804), .B1(n1805), .B2(n1323), .ZN(n4504) );
  inv0d0 U1795 ( .I(n1804), .ZN(n1805) );
  nd12d0 U1796 ( .A1(n2223), .A2(n217), .ZN(n1804) );
  oai22d1 U1797 ( .A1(n232), .A2(n1943), .B1(n1944), .B2(n1090), .ZN(n4505) );
  oai22d1 U1798 ( .A1(n224), .A2(n1943), .B1(n1944), .B2(n1048), .ZN(n4506) );
  oai22d1 U1799 ( .A1(n222), .A2(n1943), .B1(n1944), .B2(n1006), .ZN(n4507) );
  inv0d0 U1800 ( .I(n1943), .ZN(n1944) );
  nd12d0 U1801 ( .A1(n2224), .A2(n216), .ZN(n1943) );
  oai22d1 U1802 ( .A1(n231), .A2(n1802), .B1(n1803), .B2(n1423), .ZN(n4508) );
  oai22d1 U1803 ( .A1(n228), .A2(n1802), .B1(n1803), .B2(n1363), .ZN(n4509) );
  oai22d1 U1804 ( .A1(n221), .A2(n1802), .B1(n1803), .B2(n1321), .ZN(n4510) );
  inv0d0 U1805 ( .I(n1802), .ZN(n1803) );
  nd12d0 U1806 ( .A1(n2225), .A2(n215), .ZN(n1802) );
  oai22d1 U1807 ( .A1(n230), .A2(n1941), .B1(n1942), .B2(n1088), .ZN(n4511) );
  oai22d1 U1808 ( .A1(n227), .A2(n1941), .B1(n1942), .B2(n1046), .ZN(n4512) );
  oai22d1 U1809 ( .A1(n220), .A2(n1941), .B1(n1942), .B2(n1004), .ZN(n4513) );
  inv0d0 U1810 ( .I(n1941), .ZN(n1942) );
  nd12d0 U1811 ( .A1(n2226), .A2(n214), .ZN(n1941) );
  oai22d1 U1812 ( .A1(n233), .A2(n1800), .B1(n1801), .B2(n1424), .ZN(n4514) );
  oai22d1 U1813 ( .A1(n225), .A2(n1800), .B1(n1801), .B2(n1364), .ZN(n4515) );
  oai22d1 U1814 ( .A1(n219), .A2(n1800), .B1(n1801), .B2(n1322), .ZN(n4516) );
  inv0d0 U1815 ( .I(n1800), .ZN(n1801) );
  nd12d0 U1816 ( .A1(n2227), .A2(n217), .ZN(n1800) );
  oai22d1 U1817 ( .A1(n232), .A2(n1939), .B1(n1940), .B2(n1089), .ZN(n4517) );
  oai22d1 U1818 ( .A1(n224), .A2(n1939), .B1(n1940), .B2(n1047), .ZN(n4518) );
  oai22d1 U1819 ( .A1(n222), .A2(n1939), .B1(n1940), .B2(n1005), .ZN(n4519) );
  inv0d0 U1820 ( .I(n1939), .ZN(n1940) );
  nd12d0 U1821 ( .A1(n2228), .A2(n216), .ZN(n1939) );
  oai22d1 U1822 ( .A1(n231), .A2(n1797), .B1(n1798), .B2(n2229), .ZN(n4520) );
  oai22d1 U1823 ( .A1(n228), .A2(n1797), .B1(n1798), .B2(n2230), .ZN(n4521) );
  oai22d1 U1824 ( .A1(n221), .A2(n1797), .B1(n1798), .B2(n2231), .ZN(n4522) );
  inv0d0 U1825 ( .I(n1797), .ZN(n1798) );
  nd02d0 U1826 ( .A1(n215), .A2(n2232), .ZN(n1797) );
  oai22d1 U1827 ( .A1(n230), .A2(n1936), .B1(n1937), .B2(n2233), .ZN(n4523) );
  oai22d1 U1828 ( .A1(n227), .A2(n1936), .B1(n1937), .B2(n2234), .ZN(n4524) );
  oai22d1 U1829 ( .A1(n220), .A2(n1936), .B1(n1937), .B2(n2235), .ZN(n4525) );
  inv0d0 U1830 ( .I(n1936), .ZN(n1937) );
  nd12d0 U1831 ( .A1(n2236), .A2(n215), .ZN(n1936) );
  oaim22d1 U1832 ( .A1(n230), .A2(n1794), .B1(n1794), .B2(
        \gpio_configure[29][0] ), .ZN(n4526) );
  oai22d1 U1833 ( .A1(n225), .A2(n1794), .B1(n1795), .B2(n2237), .ZN(n4527) );
  oai22d1 U1834 ( .A1(n219), .A2(n1794), .B1(n1795), .B2(n2238), .ZN(n4528) );
  inv0d0 U1835 ( .I(n1794), .ZN(n1795) );
  oaim22d1 U1837 ( .A1(n233), .A2(n1932), .B1(n1932), .B2(
        \gpio_configure[29][8] ), .ZN(n4529) );
  oai22d1 U1838 ( .A1(n224), .A2(n1932), .B1(n1933), .B2(n2240), .ZN(n4530) );
  oai22d1 U1839 ( .A1(n222), .A2(n1932), .B1(n1933), .B2(n2241), .ZN(n4531) );
  inv0d0 U1840 ( .I(n1932), .ZN(n1933) );
  nd02d0 U1841 ( .A1(n217), .A2(n2242), .ZN(n1932) );
  oai22d1 U1842 ( .A1(n233), .A2(n1792), .B1(n1793), .B2(n1420), .ZN(n4532) );
  oai22d1 U1843 ( .A1(n228), .A2(n1792), .B1(n1793), .B2(n1361), .ZN(n4533) );
  oai22d1 U1844 ( .A1(n221), .A2(n1792), .B1(n1793), .B2(n1319), .ZN(n4534) );
  inv0d0 U1845 ( .I(n1792), .ZN(n1793) );
  nd02d0 U1846 ( .A1(n216), .A2(n2243), .ZN(n1792) );
  oai22d1 U1847 ( .A1(n232), .A2(n1929), .B1(n1930), .B2(n1086), .ZN(n4535) );
  oai22d1 U1848 ( .A1(n227), .A2(n1929), .B1(n1930), .B2(n1044), .ZN(n4536) );
  oai22d1 U1849 ( .A1(n220), .A2(n1929), .B1(n1930), .B2(n1002), .ZN(n4537) );
  inv0d0 U1850 ( .I(n1929), .ZN(n1930) );
  nd12d0 U1851 ( .A1(n2244), .A2(n214), .ZN(n1929) );
  oai22d1 U1852 ( .A1(n231), .A2(n1790), .B1(n1791), .B2(n1418), .ZN(n4538) );
  oai22d1 U1853 ( .A1(n225), .A2(n1790), .B1(n1791), .B2(n1359), .ZN(n4539) );
  oai22d1 U1854 ( .A1(n219), .A2(n1790), .B1(n1791), .B2(n1317), .ZN(n4540) );
  inv0d0 U1855 ( .I(n1790), .ZN(n1791) );
  nd12d0 U1856 ( .A1(n2245), .A2(n217), .ZN(n1790) );
  oai22d1 U1857 ( .A1(n230), .A2(n1927), .B1(n1928), .B2(n1084), .ZN(n4541) );
  oai22d1 U1858 ( .A1(n224), .A2(n1927), .B1(n1928), .B2(n1042), .ZN(n4542) );
  oai22d1 U1859 ( .A1(n222), .A2(n1927), .B1(n1928), .B2(n1000), .ZN(n4543) );
  inv0d0 U1860 ( .I(n1927), .ZN(n1928) );
  nd12d0 U1861 ( .A1(n2246), .A2(n216), .ZN(n1927) );
  oai22d1 U1862 ( .A1(n233), .A2(n1788), .B1(n1789), .B2(n1419), .ZN(n4544) );
  oai22d1 U1863 ( .A1(n228), .A2(n1788), .B1(n1789), .B2(n1360), .ZN(n4545) );
  oai22d1 U1864 ( .A1(n221), .A2(n1788), .B1(n1789), .B2(n1318), .ZN(n4546) );
  inv0d0 U1865 ( .I(n1788), .ZN(n1789) );
  nd12d0 U1866 ( .A1(n2247), .A2(n215), .ZN(n1788) );
  oai22d1 U1867 ( .A1(n232), .A2(n1925), .B1(n1926), .B2(n1085), .ZN(n4547) );
  oai22d1 U1868 ( .A1(n227), .A2(n1925), .B1(n1926), .B2(n1043), .ZN(n4548) );
  oai22d1 U1869 ( .A1(n220), .A2(n1925), .B1(n1926), .B2(n1001), .ZN(n4549) );
  inv0d0 U1870 ( .I(n1925), .ZN(n1926) );
  nd12d0 U1871 ( .A1(n2248), .A2(n214), .ZN(n1925) );
  oai22d1 U1872 ( .A1(n231), .A2(n1785), .B1(n1786), .B2(n2249), .ZN(n4550) );
  oai22d1 U1873 ( .A1(n225), .A2(n1785), .B1(n1786), .B2(n2250), .ZN(n4551) );
  oai22d1 U1874 ( .A1(n219), .A2(n1785), .B1(n1786), .B2(n2251), .ZN(n4552) );
  inv0d0 U1875 ( .I(n1785), .ZN(n1786) );
  nd12d0 U1876 ( .A1(n2252), .A2(n217), .ZN(n1785) );
  oai22d1 U1877 ( .A1(n230), .A2(n1922), .B1(n1923), .B2(n2253), .ZN(n4553) );
  oai22d1 U1878 ( .A1(n224), .A2(n1922), .B1(n1923), .B2(n2254), .ZN(n4554) );
  oai22d1 U1879 ( .A1(n222), .A2(n1922), .B1(n1923), .B2(n2255), .ZN(n4555) );
  inv0d0 U1880 ( .I(n1922), .ZN(n1923) );
  nd12d0 U1881 ( .A1(n2256), .A2(n216), .ZN(n1922) );
  oai22d1 U1882 ( .A1(n233), .A2(n1782), .B1(n1783), .B2(n2257), .ZN(n4556) );
  oai22d1 U1883 ( .A1(n228), .A2(n1782), .B1(n1783), .B2(n2258), .ZN(n4557) );
  oai22d1 U1884 ( .A1(n221), .A2(n1782), .B1(n1783), .B2(n2259), .ZN(n4558) );
  inv0d0 U1885 ( .I(n1782), .ZN(n1783) );
  nd12d0 U1886 ( .A1(n2260), .A2(n215), .ZN(n1782) );
  oai22d1 U1887 ( .A1(n232), .A2(n1918), .B1(n1919), .B2(n2261), .ZN(n4559) );
  oai22d1 U1888 ( .A1(n227), .A2(n1918), .B1(n1919), .B2(n2262), .ZN(n4560) );
  oai22d1 U1889 ( .A1(n220), .A2(n1918), .B1(n1919), .B2(n2263), .ZN(n4561) );
  inv0d0 U1890 ( .I(n1918), .ZN(n1919) );
  nd12d0 U1891 ( .A1(n2264), .A2(n214), .ZN(n1918) );
  oai22d1 U1892 ( .A1(n231), .A2(n1780), .B1(n1781), .B2(n1413), .ZN(n4562) );
  oai22d1 U1893 ( .A1(n225), .A2(n1780), .B1(n1781), .B2(n1357), .ZN(n4563) );
  oai22d1 U1894 ( .A1(n219), .A2(n1780), .B1(n1781), .B2(n1315), .ZN(n4564) );
  inv0d0 U1895 ( .I(n1780), .ZN(n1781) );
  nd12d0 U1896 ( .A1(n2265), .A2(n217), .ZN(n1780) );
  oai22d1 U1897 ( .A1(n230), .A2(n1915), .B1(n1916), .B2(n1082), .ZN(n4565) );
  oai22d1 U1898 ( .A1(n224), .A2(n1915), .B1(n1916), .B2(n1040), .ZN(n4566) );
  oai22d1 U1899 ( .A1(n222), .A2(n1915), .B1(n1916), .B2(n998), .ZN(n4567) );
  inv0d0 U1900 ( .I(n1915), .ZN(n1916) );
  nd12d0 U1901 ( .A1(n2266), .A2(n216), .ZN(n1915) );
  oai22d1 U1902 ( .A1(n233), .A2(n1778), .B1(n1779), .B2(n1411), .ZN(n4568) );
  oai22d1 U1903 ( .A1(n228), .A2(n1778), .B1(n1779), .B2(n1355), .ZN(n4569) );
  oai22d1 U1904 ( .A1(n221), .A2(n1778), .B1(n1779), .B2(n1313), .ZN(n4570) );
  inv0d0 U1905 ( .I(n1778), .ZN(n1779) );
  nd02d0 U1906 ( .A1(n214), .A2(n2267), .ZN(n1778) );
  oai22d1 U1907 ( .A1(n232), .A2(n1913), .B1(n1914), .B2(n1080), .ZN(n4571) );
  oai22d1 U1908 ( .A1(n227), .A2(n1913), .B1(n1914), .B2(n1038), .ZN(n4572) );
  oai22d1 U1909 ( .A1(n220), .A2(n1913), .B1(n1914), .B2(n996), .ZN(n4573) );
  inv0d0 U1910 ( .I(n1913), .ZN(n1914) );
  nd12d0 U1911 ( .A1(n2268), .A2(n215), .ZN(n1913) );
  oai22d1 U1912 ( .A1(n231), .A2(n1776), .B1(n1777), .B2(n1412), .ZN(n4574) );
  oai22d1 U1913 ( .A1(n225), .A2(n1776), .B1(n1777), .B2(n1356), .ZN(n4575) );
  oai22d1 U1914 ( .A1(n219), .A2(n1776), .B1(n1777), .B2(n1314), .ZN(n4576) );
  inv0d0 U1915 ( .I(\gpio_configure[37][2] ), .ZN(n1314) );
  inv0d0 U1916 ( .I(n1776), .ZN(n1777) );
  nd02d0 U1917 ( .A1(n217), .A2(n2269), .ZN(n1776) );
  oai22d1 U1918 ( .A1(n230), .A2(n1911), .B1(n1912), .B2(n1081), .ZN(n4577) );
  oai22d1 U1919 ( .A1(n224), .A2(n1911), .B1(n1912), .B2(n1039), .ZN(n4578) );
  oai22d1 U1920 ( .A1(n222), .A2(n1911), .B1(n1912), .B2(n997), .ZN(n4579) );
  inv0d0 U1921 ( .I(n1911), .ZN(n1912) );
  nd12d0 U1922 ( .A1(n2270), .A2(n214), .ZN(n1911) );
  oaim22d1 U1923 ( .A1(n232), .A2(n2271), .B1(n2271), .B2(hkspi_disable), .ZN(
        n4580) );
  nd03d0 U1924 ( .A1(n2272), .A2(n2273), .A3(n214), .ZN(n2271) );
  oaim22d1 U1925 ( .A1(n220), .A2(n1892), .B1(n1892), .B2(serial_bb_resetn), 
        .ZN(n4581) );
  oai22d1 U1926 ( .A1(n233), .A2(n2274), .B1(n2275), .B2(n2276), .ZN(n4582) );
  oai22d1 U1927 ( .A1(n228), .A2(n2274), .B1(n2275), .B2(n2277), .ZN(n4583) );
  oai22d1 U1928 ( .A1(n221), .A2(n2274), .B1(n2275), .B2(n2278), .ZN(n4584) );
  oai22d1 U1929 ( .A1(n212), .A2(n2274), .B1(n2275), .B2(n2279), .ZN(n4585) );
  inv0d0 U1930 ( .I(n2274), .ZN(n2275) );
  nd12d0 U1931 ( .A1(n2280), .A2(n217), .ZN(n2274) );
  oaim22d1 U1932 ( .A1(n210), .A2(n1892), .B1(n1892), .B2(serial_bb_load), 
        .ZN(n4586) );
  oai22d1 U1933 ( .A1(n232), .A2(n1868), .B1(n1869), .B2(n834), .ZN(n4587) );
  oai22d1 U1934 ( .A1(n227), .A2(n1868), .B1(n1869), .B2(n832), .ZN(n4588) );
  oai22d1 U1935 ( .A1(n219), .A2(n1868), .B1(n1869), .B2(n830), .ZN(n4589) );
  oai22d1 U1936 ( .A1(n211), .A2(n1868), .B1(n1869), .B2(n828), .ZN(n4590) );
  inv0d0 U1937 ( .I(n1868), .ZN(n1869) );
  nd02d0 U1938 ( .A1(n2281), .A2(n836), .ZN(n1868) );
  oai22d1 U1939 ( .A1(n230), .A2(n1870), .B1(n1871), .B2(n813), .ZN(n4591) );
  oai22d1 U1940 ( .A1(n225), .A2(n1870), .B1(n1871), .B2(n811), .ZN(n4592) );
  oai22d1 U1941 ( .A1(n222), .A2(n1870), .B1(n1871), .B2(n809), .ZN(n4593) );
  oai22d1 U1942 ( .A1(n210), .A2(n1870), .B1(n1871), .B2(n807), .ZN(n4594) );
  inv0d0 U1943 ( .I(n1870), .ZN(n1871) );
  nd02d0 U1944 ( .A1(n2281), .A2(n815), .ZN(n1870) );
  oai22d1 U1945 ( .A1(n233), .A2(n1872), .B1(n1873), .B2(n788), .ZN(n4595) );
  oai22d1 U1946 ( .A1(n224), .A2(n1872), .B1(n1873), .B2(n785), .ZN(n4596) );
  oai22d1 U1947 ( .A1(n221), .A2(n1872), .B1(n1873), .B2(n782), .ZN(n4597) );
  aoi22d1 U1948 ( .A1(wbbd_data[2]), .A2(wbbd_busy), .B1(idata[2]), .B2(n1879), 
        .ZN(n783) );
  oai22d1 U1949 ( .A1(n209), .A2(n1872), .B1(n1873), .B2(n779), .ZN(n4598) );
  inv0d0 U1950 ( .I(n1872), .ZN(n1873) );
  nd02d0 U1951 ( .A1(n2281), .A2(n791), .ZN(n1872) );
  an02d0 U1952 ( .A1(n215), .A2(n839), .Z(n2281) );
  oai22d1 U1953 ( .A1(n224), .A2(n1892), .B1(n1908), .B2(n755), .ZN(n4599) );
  oai22d1 U1954 ( .A1(n232), .A2(n1892), .B1(n2021), .B2(n2282), .ZN(n4600) );
  nd02d0 U1955 ( .A1(n2085), .A2(n2283), .ZN(n2282) );
  inv0d0 U1956 ( .I(n2088), .ZN(n2085) );
  inv0d0 U1957 ( .I(serial_xfer), .ZN(n2021) );
  inv0d0 U1958 ( .I(n1908), .ZN(n1892) );
  nr02d0 U1959 ( .A1(n2283), .A2(n2088), .ZN(n1908) );
  nd02d0 U1960 ( .A1(n2284), .A2(n2087), .ZN(n2283) );
  oaim22d1 U1961 ( .A1(n225), .A2(n2285), .B1(n2285), .B2(irq_2_inputsrc), 
        .ZN(n4601) );
  aoi22d1 U1962 ( .A1(wbbd_data[1]), .A2(wbbd_busy), .B1(idata[1]), .B2(n1879), 
        .ZN(n786) );
  oaim22d1 U1963 ( .A1(n2286), .A2(n2287), .B1(wb_dat_o[31]), .B2(n2286), .ZN(
        n4602) );
  oaim22d1 U1964 ( .A1(n2286), .A2(n760), .B1(wb_dat_o[30]), .B2(n2286), .ZN(
        n4603) );
  oaim22d1 U1965 ( .A1(n2286), .A2(n2288), .B1(wb_dat_o[29]), .B2(n2286), .ZN(
        n4604) );
  oaim22d1 U1966 ( .A1(n2286), .A2(n761), .B1(wb_dat_o[28]), .B2(n2286), .ZN(
        n4605) );
  oaim22d1 U1967 ( .A1(n2286), .A2(n762), .B1(wb_dat_o[27]), .B2(n2286), .ZN(
        n4606) );
  oaim22d1 U1968 ( .A1(n2286), .A2(n763), .B1(wb_dat_o[26]), .B2(n2286), .ZN(
        n4607) );
  oaim22d1 U1969 ( .A1(n2286), .A2(n2289), .B1(wb_dat_o[25]), .B2(n2286), .ZN(
        n4608) );
  oaim22d1 U1970 ( .A1(n2286), .A2(n2290), .B1(wb_dat_o[24]), .B2(n2286), .ZN(
        n4609) );
  oaim22d1 U1972 ( .A1(n2287), .A2(n2292), .B1(wb_dat_o[23]), .B2(n2292), .ZN(
        n4610) );
  oaim22d1 U1973 ( .A1(n760), .A2(n2292), .B1(wb_dat_o[22]), .B2(n2292), .ZN(
        n4611) );
  oaim22d1 U1974 ( .A1(n2288), .A2(n2292), .B1(wb_dat_o[21]), .B2(n2292), .ZN(
        n4612) );
  oaim22d1 U1975 ( .A1(n761), .A2(n2292), .B1(wb_dat_o[20]), .B2(n2292), .ZN(
        n4613) );
  oaim22d1 U1976 ( .A1(n762), .A2(n2292), .B1(wb_dat_o[19]), .B2(n2292), .ZN(
        n4614) );
  oaim22d1 U1977 ( .A1(n763), .A2(n2292), .B1(wb_dat_o[18]), .B2(n2292), .ZN(
        n4615) );
  oaim22d1 U1978 ( .A1(n2289), .A2(n2292), .B1(wb_dat_o[17]), .B2(n2292), .ZN(
        n4616) );
  oaim22d1 U1979 ( .A1(n2290), .A2(n2292), .B1(wb_dat_o[16]), .B2(n2292), .ZN(
        n4617) );
  oaim22d1 U1981 ( .A1(n2287), .A2(n2294), .B1(wb_dat_o[15]), .B2(n2294), .ZN(
        n4618) );
  oaim22d1 U1982 ( .A1(n760), .A2(n2294), .B1(wb_dat_o[14]), .B2(n2294), .ZN(
        n4619) );
  oaim22d1 U1983 ( .A1(n2288), .A2(n2294), .B1(wb_dat_o[13]), .B2(n2294), .ZN(
        n4620) );
  oaim22d1 U1984 ( .A1(n761), .A2(n2294), .B1(wb_dat_o[12]), .B2(n2294), .ZN(
        n4621) );
  oaim22d1 U1985 ( .A1(n762), .A2(n2294), .B1(wb_dat_o[11]), .B2(n2294), .ZN(
        n4622) );
  oaim22d1 U1986 ( .A1(n763), .A2(n2294), .B1(wb_dat_o[10]), .B2(n2294), .ZN(
        n4623) );
  oaim22d1 U1987 ( .A1(n2289), .A2(n2294), .B1(wb_dat_o[9]), .B2(n2294), .ZN(
        n4624) );
  oaim22d1 U1988 ( .A1(n2290), .A2(n2294), .B1(wb_dat_o[8]), .B2(n2294), .ZN(
        n4625) );
  oaim22d1 U1990 ( .A1(n2287), .A2(n2296), .B1(wb_dat_o[7]), .B2(n2296), .ZN(
        n4626) );
  inv0d0 U1991 ( .I(odata[7]), .ZN(n2287) );
  aoi31d1 U1992 ( .B1(n2297), .B2(n2298), .B3(n2299), .A(n2300), .ZN(odata[7])
         );
  an04d0 U1993 ( .A1(n2301), .A2(n2302), .A3(n2303), .A4(n2304), .Z(n2299) );
  nr04d0 U1994 ( .A1(n2305), .A2(n2306), .A3(n2307), .A4(n2308), .ZN(n2304) );
  oai222d1 U1995 ( .A1(n2146), .A2(n1113), .B1(n2148), .B2(n1111), .C1(n2141), 
        .C2(n1854), .ZN(n2308) );
  inv0d0 U1996 ( .I(\gpio_configure[5][7] ), .ZN(n1854) );
  inv0d0 U1997 ( .I(\gpio_configure[7][7] ), .ZN(n1111) );
  inv0d0 U1998 ( .I(\gpio_configure[6][7] ), .ZN(n1113) );
  oai222d1 U1999 ( .A1(n2155), .A2(n1845), .B1(n2309), .B2(n1842), .C1(n2150), 
        .C2(n1112), .ZN(n2307) );
  inv0d0 U2000 ( .I(\gpio_configure[8][7] ), .ZN(n1112) );
  inv0d0 U2001 ( .I(\gpio_configure[10][7] ), .ZN(n1842) );
  inv0d0 U2002 ( .I(\gpio_configure[9][7] ), .ZN(n1845) );
  oai222d1 U2003 ( .A1(n2310), .A2(n1107), .B1(n2311), .B2(n1108), .C1(n2312), 
        .C2(n1109), .ZN(n2306) );
  inv0d0 U2004 ( .I(\gpio_configure[11][7] ), .ZN(n1109) );
  inv0d0 U2005 ( .I(\gpio_configure[13][7] ), .ZN(n1108) );
  inv0d0 U2006 ( .I(\gpio_configure[12][7] ), .ZN(n1107) );
  oai222d1 U2007 ( .A1(n2313), .A2(n1830), .B1(n2314), .B2(n1105), .C1(n2315), 
        .C2(n1833), .ZN(n2305) );
  inv0d0 U2008 ( .I(\gpio_configure[14][7] ), .ZN(n1833) );
  inv0d0 U2009 ( .I(\gpio_configure[16][7] ), .ZN(n1105) );
  inv0d0 U2010 ( .I(\gpio_configure[15][7] ), .ZN(n1830) );
  aoi211d1 U2011 ( .C1(\gpio_configure[2][7] ), .C2(n2127), .A(n2316), .B(
        n2317), .ZN(n2303) );
  oai22d1 U2012 ( .A1(n2318), .A2(n1116), .B1(n2133), .B2(n1857), .ZN(n2317)
         );
  inv0d0 U2013 ( .I(\gpio_configure[4][7] ), .ZN(n1857) );
  inv0d0 U2014 ( .I(\gpio_configure[3][7] ), .ZN(n1116) );
  oai222d1 U2015 ( .A1(n2319), .A2(n1867), .B1(n2320), .B2(n1864), .C1(n2321), 
        .C2(n1876), .ZN(n2316) );
  inv0d0 U2016 ( .I(\gpio_configure[1][7] ), .ZN(n1864) );
  inv0d0 U2017 ( .I(\gpio_configure[0][7] ), .ZN(n1867) );
  inv0d0 U2018 ( .I(n2322), .ZN(n2127) );
  aoi222d1 U2019 ( .A1(mask_rev_in[7]), .A2(n2323), .B1(pll_trim[15]), .B2(
        n2100), .C1(pll_trim[7]), .C2(n2099), .ZN(n2302) );
  aoi222d1 U2020 ( .A1(mask_rev_in[31]), .A2(n2324), .B1(mask_rev_in[15]), 
        .B2(n2325), .C1(mask_rev_in[23]), .C2(n2326), .ZN(n2301) );
  nr04d0 U2021 ( .A1(n2327), .A2(n2328), .A3(n2329), .A4(n2330), .ZN(n2298) );
  oai222d1 U2022 ( .A1(n2331), .A2(n1128), .B1(n2245), .B2(n1126), .C1(n2332), 
        .C2(n1796), .ZN(n2330) );
  inv0d0 U2023 ( .I(\gpio_configure[29][7] ), .ZN(n1796) );
  inv0d0 U2024 ( .I(\gpio_configure[31][7] ), .ZN(n1126) );
  inv0d0 U2025 ( .I(\gpio_configure[30][7] ), .ZN(n1128) );
  oai222d1 U2026 ( .A1(n2252), .A2(n1787), .B1(n2260), .B2(n1784), .C1(n2247), 
        .C2(n1127), .ZN(n2329) );
  inv0d0 U2027 ( .I(\gpio_configure[34][7] ), .ZN(n1784) );
  inv0d0 U2028 ( .I(\gpio_configure[33][7] ), .ZN(n1787) );
  oai222d1 U2029 ( .A1(n2333), .A2(n1122), .B1(n2334), .B2(n1123), .C1(n2265), 
        .C2(n1124), .ZN(n2328) );
  nd02d0 U2030 ( .A1(n2335), .A2(n2336), .ZN(n2327) );
  aoi22d1 U2031 ( .A1(mgmt_gpio_in[7]), .A2(n836), .B1(mgmt_gpio_in[15]), .B2(
        n815), .ZN(n2336) );
  aoi22d1 U2032 ( .A1(mgmt_gpio_in[23]), .A2(n791), .B1(mgmt_gpio_in[31]), 
        .B2(n792), .ZN(n2335) );
  nr04d0 U2033 ( .A1(n2337), .A2(n2338), .A3(n2339), .A4(n2340), .ZN(n2297) );
  oai222d1 U2034 ( .A1(n2185), .A2(n1104), .B1(n2190), .B2(n1821), .C1(n2183), 
        .C2(n1103), .ZN(n2340) );
  inv0d0 U2035 ( .I(\gpio_configure[17][7] ), .ZN(n1103) );
  inv0d0 U2036 ( .I(\gpio_configure[19][7] ), .ZN(n1821) );
  inv0d0 U2037 ( .I(\gpio_configure[18][7] ), .ZN(n1104) );
  oai222d1 U2038 ( .A1(n2203), .A2(n1134), .B1(n2205), .B2(n1135), .C1(n2198), 
        .C2(n1818), .ZN(n2339) );
  inv0d0 U2039 ( .I(\gpio_configure[20][7] ), .ZN(n1818) );
  inv0d0 U2040 ( .I(\gpio_configure[22][7] ), .ZN(n1135) );
  inv0d0 U2041 ( .I(\gpio_configure[21][7] ), .ZN(n1134) );
  oai222d1 U2042 ( .A1(n2218), .A2(n1808), .B1(n2223), .B2(n1132), .C1(n2210), 
        .C2(n1811), .ZN(n2338) );
  inv0d0 U2043 ( .I(\gpio_configure[23][7] ), .ZN(n1811) );
  inv0d0 U2044 ( .I(\gpio_configure[25][7] ), .ZN(n1132) );
  inv0d0 U2045 ( .I(\gpio_configure[24][7] ), .ZN(n1808) );
  oai222d1 U2046 ( .A1(n2227), .A2(n1131), .B1(n2341), .B2(n1799), .C1(n2225), 
        .C2(n1130), .ZN(n2337) );
  inv0d0 U2047 ( .I(\gpio_configure[26][7] ), .ZN(n1130) );
  inv0d0 U2048 ( .I(\gpio_configure[28][7] ), .ZN(n1799) );
  inv0d0 U2049 ( .I(\gpio_configure[27][7] ), .ZN(n1131) );
  oaim22d1 U2050 ( .A1(n760), .A2(n2296), .B1(wb_dat_o[6]), .B2(n2296), .ZN(
        n4627) );
  oai21d1 U2051 ( .B1(n2342), .B2(n2343), .A(n2087), .ZN(n760) );
  nd04d0 U2052 ( .A1(n2344), .A2(n2345), .A3(n2346), .A4(n2347), .ZN(n2343) );
  nr04d0 U2053 ( .A1(n2348), .A2(n2349), .A3(n2350), .A4(n2351), .ZN(n2347) );
  oai222d1 U2054 ( .A1(n2141), .A2(n1889), .B1(n2146), .B2(n1155), .C1(n2133), 
        .C2(n1890), .ZN(n2351) );
  inv0d0 U2055 ( .I(\gpio_configure[4][6] ), .ZN(n1890) );
  inv0d0 U2056 ( .I(\gpio_configure[6][6] ), .ZN(n1155) );
  inv0d0 U2057 ( .I(\gpio_configure[5][6] ), .ZN(n1889) );
  oai222d1 U2058 ( .A1(n2150), .A2(n1154), .B1(n2155), .B2(n1888), .C1(n2148), 
        .C2(n1153), .ZN(n2350) );
  inv0d0 U2059 ( .I(\gpio_configure[7][6] ), .ZN(n1153) );
  inv0d0 U2060 ( .I(\gpio_configure[9][6] ), .ZN(n1888) );
  inv0d0 U2061 ( .I(\gpio_configure[8][6] ), .ZN(n1154) );
  oai222d1 U2062 ( .A1(n2312), .A2(n1151), .B1(n2310), .B2(n1149), .C1(n2309), 
        .C2(n1887), .ZN(n2349) );
  inv0d0 U2063 ( .I(\gpio_configure[10][6] ), .ZN(n1887) );
  inv0d0 U2064 ( .I(\gpio_configure[12][6] ), .ZN(n1149) );
  inv0d0 U2065 ( .I(\gpio_configure[11][6] ), .ZN(n1151) );
  oai221d1 U2066 ( .B1(n2315), .B2(n1886), .C1(n2311), .C2(n1150), .A(n2352), 
        .ZN(n2348) );
  aoi22d1 U2067 ( .A1(\gpio_configure[16][6] ), .A2(n2181), .B1(
        \gpio_configure[15][6] ), .B2(n2178), .ZN(n2352) );
  inv0d0 U2068 ( .I(n2314), .ZN(n2181) );
  inv0d0 U2069 ( .I(\gpio_configure[13][6] ), .ZN(n1150) );
  inv0d0 U2070 ( .I(\gpio_configure[14][6] ), .ZN(n1886) );
  aoi211d1 U2071 ( .C1(\gpio_configure[1][6] ), .C2(n2122), .A(n2353), .B(
        n2354), .ZN(n2346) );
  oai22d1 U2072 ( .A1(n2322), .A2(n1157), .B1(n2318), .B2(n1158), .ZN(n2354)
         );
  inv0d0 U2073 ( .I(\gpio_configure[3][6] ), .ZN(n1158) );
  inv0d0 U2074 ( .I(\gpio_configure[2][6] ), .ZN(n1157) );
  oai222d1 U2075 ( .A1(n756), .A2(n2355), .B1(n2319), .B2(n1891), .C1(n2321), 
        .C2(n1893), .ZN(n2353) );
  inv0d0 U2076 ( .I(\gpio_configure[0][6] ), .ZN(n1891) );
  aoi22d1 U2077 ( .A1(n755), .A2(\serial_data_staging_2[12] ), .B1(N165), .B2(
        serial_bb_data_2), .ZN(n756) );
  aoi222d1 U2078 ( .A1(mask_rev_in[6]), .A2(n2323), .B1(pll_trim[14]), .B2(
        n2100), .C1(pll_trim[6]), .C2(n2099), .ZN(n2345) );
  aoi222d1 U2079 ( .A1(mask_rev_in[30]), .A2(n2324), .B1(mask_rev_in[14]), 
        .B2(n2325), .C1(mask_rev_in[22]), .C2(n2326), .ZN(n2344) );
  nd04d0 U2080 ( .A1(n2356), .A2(n2357), .A3(n2358), .A4(n2359), .ZN(n2342) );
  nr04d0 U2081 ( .A1(n2360), .A2(n2361), .A3(n2362), .A4(n2363), .ZN(n2359) );
  oai222d1 U2082 ( .A1(n2185), .A2(n1146), .B1(n2190), .B2(n1885), .C1(n2183), 
        .C2(n1145), .ZN(n2363) );
  inv0d0 U2083 ( .I(\gpio_configure[17][6] ), .ZN(n1145) );
  inv0d0 U2084 ( .I(\gpio_configure[19][6] ), .ZN(n1885) );
  inv0d0 U2085 ( .I(\gpio_configure[18][6] ), .ZN(n1146) );
  oai222d1 U2086 ( .A1(n2203), .A2(n1176), .B1(n2205), .B2(n1177), .C1(n2198), 
        .C2(n1884), .ZN(n2362) );
  inv0d0 U2087 ( .I(\gpio_configure[20][6] ), .ZN(n1884) );
  inv0d0 U2088 ( .I(\gpio_configure[22][6] ), .ZN(n1177) );
  inv0d0 U2089 ( .I(\gpio_configure[21][6] ), .ZN(n1176) );
  oai222d1 U2090 ( .A1(n2218), .A2(n1882), .B1(n2223), .B2(n1174), .C1(n2210), 
        .C2(n1883), .ZN(n2361) );
  inv0d0 U2091 ( .I(\gpio_configure[23][6] ), .ZN(n1883) );
  inv0d0 U2092 ( .I(\gpio_configure[25][6] ), .ZN(n1174) );
  inv0d0 U2093 ( .I(\gpio_configure[24][6] ), .ZN(n1882) );
  oai221d1 U2094 ( .B1(n2227), .B2(n1173), .C1(n2225), .C2(n1172), .A(n2364), 
        .ZN(n2360) );
  aoi22d1 U2095 ( .A1(\gpio_configure[29][6] ), .A2(n2239), .B1(
        \gpio_configure[28][6] ), .B2(n2232), .ZN(n2364) );
  inv0d0 U2096 ( .I(\gpio_configure[26][6] ), .ZN(n1172) );
  inv0d0 U2097 ( .I(\gpio_configure[27][6] ), .ZN(n1173) );
  aoi211d1 U2098 ( .C1(\gpio_configure[30][6] ), .C2(n2243), .A(n2365), .B(
        n2366), .ZN(n2358) );
  oai22d1 U2099 ( .A1(n2245), .A2(n1168), .B1(n2247), .B2(n1169), .ZN(n2366)
         );
  inv0d0 U2100 ( .I(\gpio_configure[31][6] ), .ZN(n1168) );
  oai222d1 U2101 ( .A1(n2260), .A2(n1880), .B1(n2265), .B2(n1166), .C1(n2252), 
        .C2(n1881), .ZN(n2365) );
  inv0d0 U2102 ( .I(\gpio_configure[33][6] ), .ZN(n1881) );
  inv0d0 U2103 ( .I(\gpio_configure[34][6] ), .ZN(n1880) );
  inv0d0 U2104 ( .I(n2331), .ZN(n2243) );
  aoi221d1 U2105 ( .B1(mgmt_gpio_in[14]), .B2(n815), .C1(mgmt_gpio_in[22]), 
        .C2(n791), .A(n2367), .ZN(n2357) );
  oaim21d1 U2106 ( .B1(mgmt_gpio_in[6]), .B2(n836), .A(n2368), .ZN(n2367) );
  aoi222d1 U2107 ( .A1(\gpio_configure[36][6] ), .A2(n2267), .B1(
        mgmt_gpio_in[30]), .B2(n792), .C1(\gpio_configure[37][6] ), .C2(n2269), 
        .ZN(n2356) );
  oaim22d1 U2108 ( .A1(n2288), .A2(n2296), .B1(wb_dat_o[5]), .B2(n2296), .ZN(
        n4628) );
  inv0d0 U2109 ( .I(odata[5]), .ZN(n2288) );
  aoi31d1 U2110 ( .B1(n2369), .B2(n2370), .B3(n2371), .A(n2300), .ZN(odata[5])
         );
  nr04d0 U2111 ( .A1(n2372), .A2(n2373), .A3(n2374), .A4(n2375), .ZN(n2371) );
  oai222d1 U2112 ( .A1(n2141), .A2(n1903), .B1(n2146), .B2(n1197), .C1(n2133), 
        .C2(n1904), .ZN(n2375) );
  inv0d0 U2113 ( .I(\gpio_configure[4][5] ), .ZN(n1904) );
  inv0d0 U2114 ( .I(\gpio_configure[6][5] ), .ZN(n1197) );
  inv0d0 U2115 ( .I(\gpio_configure[5][5] ), .ZN(n1903) );
  oai222d1 U2116 ( .A1(n2150), .A2(n1196), .B1(n2155), .B2(n1902), .C1(n2148), 
        .C2(n1195), .ZN(n2374) );
  inv0d0 U2117 ( .I(\gpio_configure[7][5] ), .ZN(n1195) );
  inv0d0 U2118 ( .I(\gpio_configure[9][5] ), .ZN(n1902) );
  inv0d0 U2119 ( .I(\gpio_configure[8][5] ), .ZN(n1196) );
  oai211d1 U2120 ( .C1(n2309), .C2(n1901), .A(n2376), .B(n2377), .ZN(n2373) );
  aoi221d1 U2121 ( .B1(\gpio_configure[14][5] ), .B2(n2174), .C1(
        \gpio_configure[13][5] ), .C2(n2171), .A(n2378), .ZN(n2377) );
  oai22d1 U2122 ( .A1(n2313), .A2(n1900), .B1(n2314), .B2(n1189), .ZN(n2378)
         );
  inv0d0 U2123 ( .I(\gpio_configure[16][5] ), .ZN(n1189) );
  inv0d0 U2124 ( .I(\gpio_configure[15][5] ), .ZN(n1900) );
  aoi22d1 U2125 ( .A1(\gpio_configure[12][5] ), .A2(n2169), .B1(
        \gpio_configure[11][5] ), .B2(n2167), .ZN(n2376) );
  inv0d0 U2126 ( .I(n2312), .ZN(n2167) );
  inv0d0 U2127 ( .I(\gpio_configure[10][5] ), .ZN(n1901) );
  nd04d0 U2128 ( .A1(n2379), .A2(n2380), .A3(n2381), .A4(n2382), .ZN(n2372) );
  aoi221d1 U2129 ( .B1(\gpio_configure[1][5] ), .B2(n2122), .C1(
        \gpio_configure[0][5] ), .C2(n2112), .A(n2383), .ZN(n2382) );
  oai22d1 U2130 ( .A1(n2322), .A2(n1199), .B1(n2318), .B2(n1200), .ZN(n2383)
         );
  inv0d0 U2131 ( .I(\gpio_configure[3][5] ), .ZN(n1200) );
  inv0d0 U2132 ( .I(\gpio_configure[2][5] ), .ZN(n1199) );
  inv0d0 U2133 ( .I(n2320), .ZN(n2122) );
  aoi222d1 U2134 ( .A1(pll_trim[21]), .A2(n2103), .B1(n2284), .B2(
        serial_data_1), .C1(pll90_sel[2]), .C2(n2098), .ZN(n2381) );
  oai22d1 U2135 ( .A1(N165), .A2(n1436), .B1(n755), .B2(n1909), .ZN(
        serial_data_1) );
  aoi222d1 U2136 ( .A1(mask_rev_in[5]), .A2(n2323), .B1(pll_trim[13]), .B2(
        n2100), .C1(pll_trim[5]), .C2(n2099), .ZN(n2380) );
  aoi222d1 U2137 ( .A1(mask_rev_in[29]), .A2(n2324), .B1(mask_rev_in[13]), 
        .B2(n2325), .C1(mask_rev_in[21]), .C2(n2326), .ZN(n2379) );
  nr03d0 U2138 ( .A1(n2384), .A2(n2385), .A3(n2386), .ZN(n2370) );
  oai222d1 U2139 ( .A1(n2245), .A2(n1210), .B1(n2247), .B2(n1211), .C1(n2331), 
        .C2(n1212), .ZN(n2386) );
  inv0d0 U2140 ( .I(\gpio_configure[30][5] ), .ZN(n1212) );
  inv0d0 U2141 ( .I(\gpio_configure[31][5] ), .ZN(n1210) );
  oai222d1 U2142 ( .A1(n2260), .A2(n1894), .B1(n2265), .B2(n1208), .C1(n2252), 
        .C2(n1895), .ZN(n2385) );
  inv0d0 U2143 ( .I(\gpio_configure[33][5] ), .ZN(n1895) );
  inv0d0 U2144 ( .I(\gpio_configure[34][5] ), .ZN(n1894) );
  nd03d0 U2145 ( .A1(n2387), .A2(n2388), .A3(n2389), .ZN(n2384) );
  aoi222d1 U2146 ( .A1(\gpio_configure[36][5] ), .A2(n2267), .B1(
        mgmt_gpio_in[37]), .B2(n2075), .C1(\gpio_configure[37][5] ), .C2(n2269), .ZN(n2389) );
  inv0d0 U2147 ( .I(n2333), .ZN(n2267) );
  aoi22d1 U2148 ( .A1(n836), .A2(mgmt_gpio_in[5]), .B1(mgmt_gpio_in[13]), .B2(
        n815), .ZN(n2388) );
  aoi22d1 U2149 ( .A1(mgmt_gpio_in[21]), .A2(n791), .B1(mgmt_gpio_in[29]), 
        .B2(n792), .ZN(n2387) );
  nr04d0 U2150 ( .A1(n2390), .A2(n2391), .A3(n2392), .A4(n2393), .ZN(n2369) );
  oai222d1 U2151 ( .A1(n2185), .A2(n1188), .B1(n2190), .B2(n1899), .C1(n2183), 
        .C2(n1187), .ZN(n2393) );
  inv0d0 U2152 ( .I(\gpio_configure[17][5] ), .ZN(n1187) );
  inv0d0 U2153 ( .I(\gpio_configure[19][5] ), .ZN(n1899) );
  inv0d0 U2154 ( .I(\gpio_configure[18][5] ), .ZN(n1188) );
  oai222d1 U2155 ( .A1(n2203), .A2(n1218), .B1(n2205), .B2(n1219), .C1(n2198), 
        .C2(n1898), .ZN(n2392) );
  inv0d0 U2156 ( .I(\gpio_configure[20][5] ), .ZN(n1898) );
  inv0d0 U2157 ( .I(\gpio_configure[22][5] ), .ZN(n1219) );
  inv0d0 U2158 ( .I(\gpio_configure[21][5] ), .ZN(n1218) );
  oai222d1 U2159 ( .A1(n2218), .A2(n1896), .B1(n2223), .B2(n1216), .C1(n2210), 
        .C2(n1897), .ZN(n2391) );
  inv0d0 U2160 ( .I(\gpio_configure[23][5] ), .ZN(n1897) );
  inv0d0 U2161 ( .I(\gpio_configure[25][5] ), .ZN(n1216) );
  inv0d0 U2162 ( .I(\gpio_configure[24][5] ), .ZN(n1896) );
  oai221d1 U2163 ( .B1(n2227), .B2(n1215), .C1(n2225), .C2(n1214), .A(n2394), 
        .ZN(n2390) );
  aoi22d1 U2164 ( .A1(\gpio_configure[29][5] ), .A2(n2239), .B1(
        \gpio_configure[28][5] ), .B2(n2232), .ZN(n2394) );
  inv0d0 U2165 ( .I(n2341), .ZN(n2232) );
  inv0d0 U2166 ( .I(\gpio_configure[26][5] ), .ZN(n1214) );
  inv0d0 U2167 ( .I(\gpio_configure[27][5] ), .ZN(n1215) );
  oaim22d1 U2168 ( .A1(n761), .A2(n2296), .B1(wb_dat_o[4]), .B2(n2296), .ZN(
        n4629) );
  oai21d1 U2169 ( .B1(n2395), .B2(n2396), .A(n2087), .ZN(n761) );
  nd04d0 U2170 ( .A1(n2397), .A2(n2398), .A3(n2399), .A4(n2400), .ZN(n2396) );
  nr04d0 U2171 ( .A1(n2401), .A2(n2402), .A3(n2403), .A4(n2404), .ZN(n2400) );
  oai222d1 U2172 ( .A1(n2310), .A2(n1233), .B1(n2172), .B2(n868), .C1(n2170), 
        .C2(n866), .ZN(n2404) );
  inv0d0 U2173 ( .I(\gpio_configure[12][12] ), .ZN(n866) );
  inv0d0 U2174 ( .I(\gpio_configure[13][12] ), .ZN(n868) );
  inv0d0 U2175 ( .I(\gpio_configure[12][4] ), .ZN(n1233) );
  oai222d1 U2176 ( .A1(n2405), .A2(n1978), .B1(n2315), .B2(n1975), .C1(n2311), 
        .C2(n1234), .ZN(n2403) );
  inv0d0 U2177 ( .I(\gpio_configure[13][4] ), .ZN(n1234) );
  inv0d0 U2178 ( .I(\gpio_configure[14][4] ), .ZN(n1975) );
  inv0d0 U2179 ( .I(\gpio_configure[14][12] ), .ZN(n1978) );
  oai222d1 U2180 ( .A1(n2313), .A2(n1971), .B1(n2406), .B2(n861), .C1(n2407), 
        .C2(n1974), .ZN(n2402) );
  inv0d0 U2181 ( .I(\gpio_configure[15][12] ), .ZN(n1974) );
  inv0d0 U2182 ( .I(\gpio_configure[16][12] ), .ZN(n861) );
  inv0d0 U2183 ( .I(\gpio_configure[15][4] ), .ZN(n1971) );
  oai222d1 U2184 ( .A1(n2184), .A2(n857), .B1(n2183), .B2(n1229), .C1(n2314), 
        .C2(n1231), .ZN(n2401) );
  inv0d0 U2185 ( .I(\gpio_configure[16][4] ), .ZN(n1231) );
  inv0d0 U2186 ( .I(\gpio_configure[17][4] ), .ZN(n1229) );
  inv0d0 U2187 ( .I(\gpio_configure[17][12] ), .ZN(n857) );
  nr04d0 U2188 ( .A1(n2408), .A2(n2409), .A3(n2410), .A4(n2411), .ZN(n2399) );
  oai22d1 U2189 ( .A1(n2146), .A2(n1239), .B1(n2149), .B2(n875), .ZN(n2411) );
  inv0d0 U2190 ( .I(\gpio_configure[7][12] ), .ZN(n875) );
  inv0d0 U2191 ( .I(\gpio_configure[6][4] ), .ZN(n1239) );
  oai222d1 U2192 ( .A1(n2151), .A2(n877), .B1(n2150), .B2(n1238), .C1(n2148), 
        .C2(n1237), .ZN(n2410) );
  inv0d0 U2193 ( .I(\gpio_configure[7][4] ), .ZN(n1237) );
  inv0d0 U2194 ( .I(\gpio_configure[8][4] ), .ZN(n1238) );
  inv0d0 U2195 ( .I(\gpio_configure[8][12] ), .ZN(n877) );
  oai222d1 U2196 ( .A1(n2155), .A2(n1989), .B1(n2166), .B2(n1988), .C1(n2159), 
        .C2(n1992), .ZN(n2409) );
  inv0d0 U2197 ( .I(\gpio_configure[9][12] ), .ZN(n1992) );
  inv0d0 U2198 ( .I(\gpio_configure[10][12] ), .ZN(n1988) );
  inv0d0 U2199 ( .I(\gpio_configure[9][4] ), .ZN(n1989) );
  oai222d1 U2200 ( .A1(n2168), .A2(n870), .B1(n2312), .B2(n1235), .C1(n2309), 
        .C2(n1985), .ZN(n2408) );
  inv0d0 U2201 ( .I(\gpio_configure[10][4] ), .ZN(n1985) );
  inv0d0 U2202 ( .I(\gpio_configure[11][4] ), .ZN(n1235) );
  inv0d0 U2203 ( .I(\gpio_configure[11][12] ), .ZN(n870) );
  nr04d0 U2204 ( .A1(n2412), .A2(n2413), .A3(n2414), .A4(n2415), .ZN(n2398) );
  oai222d1 U2205 ( .A1(n2416), .A2(n2014), .B1(n2320), .B2(n2011), .C1(n2319), 
        .C2(n2015), .ZN(n2415) );
  inv0d0 U2206 ( .I(\gpio_configure[0][4] ), .ZN(n2015) );
  inv0d0 U2207 ( .I(\gpio_configure[1][4] ), .ZN(n2011) );
  oai222d1 U2208 ( .A1(n2322), .A2(n1241), .B1(n2129), .B2(n886), .C1(n2128), 
        .C2(n884), .ZN(n2414) );
  inv0d0 U2209 ( .I(\gpio_configure[2][12] ), .ZN(n884) );
  inv0d0 U2210 ( .I(\gpio_configure[3][12] ), .ZN(n886) );
  inv0d0 U2211 ( .I(\gpio_configure[2][4] ), .ZN(n1241) );
  oai222d1 U2212 ( .A1(n2137), .A2(n2006), .B1(n2133), .B2(n2003), .C1(n2318), 
        .C2(n1242), .ZN(n2413) );
  inv0d0 U2213 ( .I(\gpio_configure[3][4] ), .ZN(n1242) );
  inv0d0 U2214 ( .I(\gpio_configure[4][4] ), .ZN(n2003) );
  inv0d0 U2215 ( .I(\gpio_configure[4][12] ), .ZN(n2006) );
  oai222d1 U2216 ( .A1(n2141), .A2(n1999), .B1(n2147), .B2(n879), .C1(n2145), 
        .C2(n2002), .ZN(n2412) );
  inv0d0 U2217 ( .I(\gpio_configure[5][12] ), .ZN(n2002) );
  inv0d0 U2218 ( .I(\gpio_configure[6][12] ), .ZN(n879) );
  inv0d0 U2219 ( .I(\gpio_configure[5][4] ), .ZN(n1999) );
  nr03d0 U2220 ( .A1(n2417), .A2(n2418), .A3(n2419), .ZN(n2397) );
  oai222d1 U2221 ( .A1(n2321), .A2(n2057), .B1(n2420), .B2(n2056), .C1(n2421), 
        .C2(n2422), .ZN(n2419) );
  inv0d0 U2222 ( .I(pll_trim[12]), .ZN(n2422) );
  oai222d1 U2223 ( .A1(n2051), .A2(n2355), .B1(n2117), .B2(n2018), .C1(n2423), 
        .C2(n2054), .ZN(n2418) );
  inv0d0 U2224 ( .I(pll_div[4]), .ZN(n2054) );
  inv0d0 U2225 ( .I(serial_bb_clock), .ZN(n2051) );
  nd02d0 U2226 ( .A1(n2424), .A2(n2425), .ZN(n2417) );
  aoi222d1 U2227 ( .A1(mask_rev_in[12]), .A2(n2325), .B1(pll_trim[4]), .B2(
        n2099), .C1(mask_rev_in[4]), .C2(n2323), .ZN(n2425) );
  aoi22d1 U2228 ( .A1(mask_rev_in[20]), .A2(n2326), .B1(mask_rev_in[28]), .B2(
        n2324), .ZN(n2424) );
  nd04d0 U2229 ( .A1(n2426), .A2(n2427), .A3(n2428), .A4(n2429), .ZN(n2395) );
  nr04d0 U2230 ( .A1(n2430), .A2(n2431), .A3(n2432), .A4(n2433), .ZN(n2429) );
  oai222d1 U2231 ( .A1(n2268), .A2(n895), .B1(n2333), .B2(n1248), .C1(n2265), 
        .C2(n1250), .ZN(n2433) );
  oai222d1 U2232 ( .A1(n2334), .A2(n1249), .B1(n2434), .B2(n2435), .C1(n2270), 
        .C2(n897), .ZN(n2432) );
  inv0d0 U2233 ( .I(mgmt_gpio_in[36]), .ZN(n2435) );
  aor222d1 U2234 ( .A1(mgmt_gpio_in[20]), .A2(n791), .B1(mgmt_gpio_in[12]), 
        .B2(n815), .C1(mgmt_gpio_in[28]), .C2(n792), .Z(n2431) );
  aor211d1 U2235 ( .C1(mgmt_gpio_in[4]), .C2(n836), .A(n2436), .B(n2437), .Z(
        n2430) );
  nr04d0 U2236 ( .A1(n2438), .A2(n2439), .A3(n2440), .A4(n2441), .ZN(n2428) );
  oai222d1 U2237 ( .A1(n2244), .A2(n908), .B1(n2331), .B2(n1254), .C1(n2332), 
        .C2(n1931), .ZN(n2441) );
  inv0d0 U2238 ( .I(\gpio_configure[29][4] ), .ZN(n1931) );
  inv0d0 U2239 ( .I(\gpio_configure[30][4] ), .ZN(n1254) );
  inv0d0 U2240 ( .I(\gpio_configure[30][12] ), .ZN(n908) );
  oai222d1 U2241 ( .A1(n2245), .A2(n1252), .B1(n2248), .B2(n906), .C1(n2246), 
        .C2(n904), .ZN(n2440) );
  inv0d0 U2242 ( .I(\gpio_configure[31][12] ), .ZN(n904) );
  inv0d0 U2243 ( .I(\gpio_configure[31][4] ), .ZN(n1252) );
  oai222d1 U2244 ( .A1(n2256), .A2(n1924), .B1(n2252), .B2(n1921), .C1(n2247), 
        .C2(n1253), .ZN(n2439) );
  inv0d0 U2245 ( .I(\gpio_configure[33][4] ), .ZN(n1921) );
  inv0d0 U2246 ( .I(\gpio_configure[33][12] ), .ZN(n1924) );
  oai222d1 U2247 ( .A1(n2260), .A2(n1917), .B1(n2266), .B2(n899), .C1(n2264), 
        .C2(n1920), .ZN(n2438) );
  inv0d0 U2248 ( .I(\gpio_configure[34][12] ), .ZN(n1920) );
  inv0d0 U2249 ( .I(\gpio_configure[34][4] ), .ZN(n1917) );
  nr04d0 U2250 ( .A1(n2442), .A2(n2443), .A3(n2444), .A4(n2445), .ZN(n2427) );
  oai222d1 U2251 ( .A1(n2222), .A2(n1948), .B1(n2218), .B2(n1945), .C1(n2210), 
        .C2(n1949), .ZN(n2445) );
  inv0d0 U2252 ( .I(\gpio_configure[23][4] ), .ZN(n1949) );
  inv0d0 U2253 ( .I(\gpio_configure[24][4] ), .ZN(n1945) );
  inv0d0 U2254 ( .I(\gpio_configure[24][12] ), .ZN(n1948) );
  oai222d1 U2255 ( .A1(n2223), .A2(n1258), .B1(n2226), .B2(n913), .C1(n2224), 
        .C2(n917), .ZN(n2444) );
  inv0d0 U2256 ( .I(\gpio_configure[25][12] ), .ZN(n917) );
  inv0d0 U2257 ( .I(\gpio_configure[26][12] ), .ZN(n913) );
  inv0d0 U2258 ( .I(\gpio_configure[25][4] ), .ZN(n1258) );
  oai222d1 U2259 ( .A1(n2228), .A2(n915), .B1(n2227), .B2(n1257), .C1(n2225), 
        .C2(n1256), .ZN(n2443) );
  inv0d0 U2260 ( .I(\gpio_configure[26][4] ), .ZN(n1256) );
  inv0d0 U2261 ( .I(\gpio_configure[27][4] ), .ZN(n1257) );
  inv0d0 U2262 ( .I(\gpio_configure[27][12] ), .ZN(n915) );
  oai222d1 U2263 ( .A1(n2341), .A2(n1935), .B1(n2446), .B2(n1934), .C1(n2236), 
        .C2(n1938), .ZN(n2442) );
  inv0d0 U2264 ( .I(\gpio_configure[28][12] ), .ZN(n1938) );
  inv0d0 U2265 ( .I(\gpio_configure[29][12] ), .ZN(n1934) );
  inv0d0 U2266 ( .I(\gpio_configure[28][4] ), .ZN(n1935) );
  nr04d0 U2267 ( .A1(n2447), .A2(n2448), .A3(n2449), .A4(n2450), .ZN(n2426) );
  oai22d1 U2268 ( .A1(n2186), .A2(n859), .B1(n2185), .B2(n1230), .ZN(n2450) );
  inv0d0 U2269 ( .I(\gpio_configure[18][4] ), .ZN(n1230) );
  inv0d0 U2270 ( .I(\gpio_configure[18][12] ), .ZN(n859) );
  oai222d1 U2271 ( .A1(n2190), .A2(n1961), .B1(n2202), .B2(n1960), .C1(n2194), 
        .C2(n1964), .ZN(n2449) );
  inv0d0 U2272 ( .I(\gpio_configure[19][12] ), .ZN(n1964) );
  inv0d0 U2273 ( .I(\gpio_configure[20][12] ), .ZN(n1960) );
  inv0d0 U2274 ( .I(\gpio_configure[19][4] ), .ZN(n1961) );
  oai222d1 U2275 ( .A1(n2204), .A2(n922), .B1(n2203), .B2(n1260), .C1(n2198), 
        .C2(n1957), .ZN(n2448) );
  inv0d0 U2276 ( .I(\gpio_configure[20][4] ), .ZN(n1957) );
  inv0d0 U2277 ( .I(\gpio_configure[21][4] ), .ZN(n1260) );
  inv0d0 U2278 ( .I(\gpio_configure[21][12] ), .ZN(n922) );
  oai222d1 U2279 ( .A1(n2205), .A2(n1261), .B1(n2214), .B2(n1952), .C1(n2206), 
        .C2(n924), .ZN(n2447) );
  inv0d0 U2280 ( .I(\gpio_configure[22][12] ), .ZN(n924) );
  inv0d0 U2281 ( .I(\gpio_configure[23][12] ), .ZN(n1952) );
  inv0d0 U2282 ( .I(\gpio_configure[22][4] ), .ZN(n1261) );
  oaim22d1 U2283 ( .A1(n762), .A2(n2296), .B1(wb_dat_o[3]), .B2(n2296), .ZN(
        n4630) );
  oai21d1 U2284 ( .B1(n2451), .B2(n2452), .A(n2087), .ZN(n762) );
  nd04d0 U2285 ( .A1(n2453), .A2(n2454), .A3(n2455), .A4(n2456), .ZN(n2452) );
  nr04d0 U2286 ( .A1(n2457), .A2(n2458), .A3(n2459), .A4(n2460), .ZN(n2456) );
  oai222d1 U2287 ( .A1(n2170), .A2(n939), .B1(mgmt_gpio_oeb[12]), .B2(n2310), 
        .C1(mgmt_gpio_oeb[11]), .C2(n2312), .ZN(n2460) );
  inv0d0 U2288 ( .I(\gpio_configure[12][11] ), .ZN(n939) );
  oai222d1 U2289 ( .A1(mgmt_gpio_oeb[13]), .A2(n2311), .B1(n2405), .B2(n2067), 
        .C1(n2172), .C2(n940), .ZN(n2459) );
  inv0d0 U2290 ( .I(\gpio_configure[13][11] ), .ZN(n940) );
  inv0d0 U2291 ( .I(\gpio_configure[14][11] ), .ZN(n2067) );
  oai222d1 U2292 ( .A1(n2407), .A2(n2066), .B1(mgmt_gpio_oeb[15]), .B2(n2313), 
        .C1(mgmt_gpio_oeb[14]), .C2(n2315), .ZN(n2458) );
  inv0d0 U2293 ( .I(\gpio_configure[15][11] ), .ZN(n2066) );
  oai222d1 U2294 ( .A1(mgmt_gpio_oeb[16]), .A2(n2314), .B1(n2184), .B2(n935), 
        .C1(n2406), .C2(n937), .ZN(n2457) );
  inv0d0 U2295 ( .I(\gpio_configure[16][11] ), .ZN(n937) );
  inv0d0 U2296 ( .I(\gpio_configure[17][11] ), .ZN(n935) );
  nr04d0 U2297 ( .A1(n2461), .A2(n2462), .A3(n2463), .A4(n2464), .ZN(n2455) );
  oai22d1 U2298 ( .A1(n2147), .A2(n945), .B1(mgmt_gpio_oeb[6]), .B2(n2146), 
        .ZN(n2464) );
  inv0d0 U2299 ( .I(\gpio_configure[6][11] ), .ZN(n945) );
  oai222d1 U2300 ( .A1(mgmt_gpio_oeb[7]), .A2(n2148), .B1(n2151), .B2(n944), 
        .C1(n2149), .C2(n943), .ZN(n2463) );
  inv0d0 U2301 ( .I(\gpio_configure[7][11] ), .ZN(n943) );
  inv0d0 U2302 ( .I(\gpio_configure[8][11] ), .ZN(n944) );
  oai222d1 U2303 ( .A1(n2159), .A2(n2069), .B1(mgmt_gpio_oeb[9]), .B2(n2155), 
        .C1(mgmt_gpio_oeb[8]), .C2(n2150), .ZN(n2462) );
  inv0d0 U2304 ( .I(\gpio_configure[9][11] ), .ZN(n2069) );
  oai222d1 U2305 ( .A1(mgmt_gpio_oeb[10]), .A2(n2309), .B1(n2168), .B2(n941), 
        .C1(n2166), .C2(n2068), .ZN(n2461) );
  inv0d0 U2306 ( .I(\gpio_configure[10][11] ), .ZN(n2068) );
  inv0d0 U2307 ( .I(\gpio_configure[11][11] ), .ZN(n941) );
  nr04d0 U2308 ( .A1(n2465), .A2(n2466), .A3(n2467), .A4(n2468), .ZN(n2454) );
  oai222d1 U2309 ( .A1(n2319), .A2(n2111), .B1(n2416), .B2(n2125), .C1(n2117), 
        .C2(n2116), .ZN(n2468) );
  inv0d0 U2310 ( .I(\gpio_configure[0][3] ), .ZN(n2111) );
  oai222d1 U2311 ( .A1(n2128), .A2(n947), .B1(mgmt_gpio_oeb[2]), .B2(n2322), 
        .C1(n2320), .C2(n2121), .ZN(n2467) );
  inv0d0 U2312 ( .I(\gpio_configure[1][3] ), .ZN(n2121) );
  inv0d0 U2313 ( .I(\gpio_configure[2][11] ), .ZN(n947) );
  oai222d1 U2314 ( .A1(mgmt_gpio_oeb[3]), .A2(n2318), .B1(n2137), .B2(n2071), 
        .C1(n2129), .C2(n948), .ZN(n2466) );
  inv0d0 U2315 ( .I(\gpio_configure[4][11] ), .ZN(n2071) );
  oai222d1 U2316 ( .A1(n2145), .A2(n2070), .B1(mgmt_gpio_oeb[5]), .B2(n2141), 
        .C1(mgmt_gpio_oeb[4]), .C2(n2133), .ZN(n2465) );
  inv0d0 U2317 ( .I(\gpio_configure[5][11] ), .ZN(n2070) );
  an04d0 U2318 ( .A1(n2469), .A2(n2470), .A3(n2471), .A4(n2472), .Z(n2453) );
  aoi222d1 U2319 ( .A1(pll_div[3]), .A2(n2095), .B1(usr1_vcc_pwrgood), .B2(
        n2473), .C1(serial_bb_load), .C2(n2284), .ZN(n2472) );
  aoi222d1 U2320 ( .A1(pll_trim[11]), .A2(n2100), .B1(pll90_sel[0]), .B2(n2098), .C1(pll_trim[19]), .C2(n2103), .ZN(n2471) );
  aoi222d1 U2321 ( .A1(mask_rev_in[11]), .A2(n2325), .B1(pll_trim[3]), .B2(
        n2099), .C1(mask_rev_in[3]), .C2(n2323), .ZN(n2470) );
  aoi22d1 U2322 ( .A1(mask_rev_in[19]), .A2(n2326), .B1(mask_rev_in[27]), .B2(
        n2324), .ZN(n2469) );
  nd04d0 U2323 ( .A1(n2474), .A2(n2475), .A3(n2476), .A4(n2477), .ZN(n2451) );
  nr04d0 U2324 ( .A1(n2478), .A2(n2479), .A3(n2480), .A4(n2481), .ZN(n2477) );
  oai222d1 U2325 ( .A1(n2265), .A2(n1281), .B1(n2268), .B2(n954), .C1(n2266), 
        .C2(n956), .ZN(n2481) );
  inv0d0 U2326 ( .I(\gpio_configure[35][3] ), .ZN(n1281) );
  oai222d1 U2327 ( .A1(n2270), .A2(n955), .B1(n2334), .B2(n1280), .C1(n2333), 
        .C2(n1279), .ZN(n2480) );
  inv0d0 U2328 ( .I(\gpio_configure[36][3] ), .ZN(n1279) );
  inv0d0 U2329 ( .I(\gpio_configure[37][3] ), .ZN(n1280) );
  aor222d1 U2330 ( .A1(mgmt_gpio_in[27]), .A2(n792), .B1(mgmt_gpio_in[19]), 
        .B2(n791), .C1(mgmt_gpio_in[35]), .C2(n2075), .Z(n2479) );
  oai222d1 U2331 ( .A1(n758), .A2(n837), .B1(n2280), .B2(n2279), .C1(n816), 
        .C2(n2482), .ZN(n2478) );
  inv0d0 U2332 ( .I(mgmt_gpio_in[11]), .ZN(n2482) );
  inv0d0 U2333 ( .I(pwr_ctrl_out[3]), .ZN(n2279) );
  nr04d0 U2334 ( .A1(n2483), .A2(n2484), .A3(n2485), .A4(n2486), .ZN(n2476) );
  oai222d1 U2335 ( .A1(mgmt_gpio_oeb[29]), .A2(n2332), .B1(n2244), .B2(n960), 
        .C1(n2446), .C2(n2060), .ZN(n2486) );
  inv0d0 U2336 ( .I(\gpio_configure[29][11] ), .ZN(n2060) );
  inv0d0 U2337 ( .I(\gpio_configure[30][11] ), .ZN(n960) );
  oai222d1 U2338 ( .A1(n2246), .A2(n958), .B1(mgmt_gpio_oeb[31]), .B2(n2245), 
        .C1(mgmt_gpio_oeb[30]), .C2(n2331), .ZN(n2485) );
  inv0d0 U2339 ( .I(\gpio_configure[31][11] ), .ZN(n958) );
  oai222d1 U2340 ( .A1(mgmt_gpio_oeb[32]), .A2(n2247), .B1(n2256), .B2(n2059), 
        .C1(n2248), .C2(n959), .ZN(n2484) );
  inv0d0 U2341 ( .I(\gpio_configure[33][11] ), .ZN(n2059) );
  oai222d1 U2342 ( .A1(n2264), .A2(n2058), .B1(mgmt_gpio_oeb[34]), .B2(n2260), 
        .C1(mgmt_gpio_oeb[33]), .C2(n2252), .ZN(n2483) );
  inv0d0 U2343 ( .I(\gpio_configure[34][11] ), .ZN(n2058) );
  nr04d0 U2344 ( .A1(n2487), .A2(n2488), .A3(n2489), .A4(n2490), .ZN(n2475) );
  oai222d1 U2345 ( .A1(mgmt_gpio_oeb[23]), .A2(n2210), .B1(n2222), .B2(n2062), 
        .C1(n2214), .C2(n2063), .ZN(n2490) );
  inv0d0 U2346 ( .I(\gpio_configure[23][11] ), .ZN(n2063) );
  inv0d0 U2347 ( .I(\gpio_configure[24][11] ), .ZN(n2062) );
  oai222d1 U2348 ( .A1(n2224), .A2(n964), .B1(mgmt_gpio_oeb[25]), .B2(n2223), 
        .C1(mgmt_gpio_oeb[24]), .C2(n2218), .ZN(n2489) );
  inv0d0 U2349 ( .I(\gpio_configure[25][11] ), .ZN(n964) );
  oai222d1 U2350 ( .A1(mgmt_gpio_oeb[26]), .A2(n2225), .B1(n2228), .B2(n963), 
        .C1(n2226), .C2(n962), .ZN(n2488) );
  inv0d0 U2351 ( .I(\gpio_configure[26][11] ), .ZN(n962) );
  inv0d0 U2352 ( .I(\gpio_configure[27][11] ), .ZN(n963) );
  oai222d1 U2353 ( .A1(n2236), .A2(n2061), .B1(mgmt_gpio_oeb[28]), .B2(n2341), 
        .C1(mgmt_gpio_oeb[27]), .C2(n2227), .ZN(n2487) );
  inv0d0 U2354 ( .I(\gpio_configure[28][11] ), .ZN(n2061) );
  nr04d0 U2355 ( .A1(n2491), .A2(n2492), .A3(n2493), .A4(n2494), .ZN(n2474) );
  oai22d1 U2356 ( .A1(mgmt_gpio_oeb[17]), .A2(n2183), .B1(n2186), .B2(n936), 
        .ZN(n2494) );
  inv0d0 U2357 ( .I(\gpio_configure[18][11] ), .ZN(n936) );
  oai222d1 U2358 ( .A1(n2194), .A2(n2065), .B1(mgmt_gpio_oeb[19]), .B2(n2190), 
        .C1(mgmt_gpio_oeb[18]), .C2(n2185), .ZN(n2493) );
  inv0d0 U2359 ( .I(\gpio_configure[19][11] ), .ZN(n2065) );
  oai222d1 U2360 ( .A1(mgmt_gpio_oeb[20]), .A2(n2198), .B1(n2204), .B2(n966), 
        .C1(n2202), .C2(n2064), .ZN(n2492) );
  inv0d0 U2361 ( .I(\gpio_configure[20][11] ), .ZN(n2064) );
  inv0d0 U2362 ( .I(\gpio_configure[21][11] ), .ZN(n966) );
  oai222d1 U2363 ( .A1(n2206), .A2(n967), .B1(mgmt_gpio_oeb[22]), .B2(n2205), 
        .C1(mgmt_gpio_oeb[21]), .C2(n2203), .ZN(n2491) );
  inv0d0 U2364 ( .I(\gpio_configure[22][11] ), .ZN(n967) );
  oaim22d1 U2365 ( .A1(n763), .A2(n2296), .B1(wb_dat_o[2]), .B2(n2296), .ZN(
        n4631) );
  oai21d1 U2366 ( .B1(n2495), .B2(n2496), .A(n2087), .ZN(n763) );
  nd04d0 U2367 ( .A1(n2497), .A2(n2498), .A3(n2499), .A4(n2500), .ZN(n2496) );
  nr04d0 U2368 ( .A1(n2501), .A2(n2502), .A3(n2503), .A4(n2504), .ZN(n2500) );
  oai222d1 U2369 ( .A1(n2310), .A2(n1298), .B1(n2172), .B2(n982), .C1(n2170), 
        .C2(n981), .ZN(n2504) );
  inv0d0 U2370 ( .I(\gpio_configure[12][2] ), .ZN(n1298) );
  oai222d1 U2371 ( .A1(n2405), .A2(n2175), .B1(n2315), .B2(n2173), .C1(n2311), 
        .C2(n1299), .ZN(n2503) );
  inv0d0 U2372 ( .I(\gpio_configure[13][2] ), .ZN(n1299) );
  inv0d0 U2373 ( .I(\gpio_configure[14][2] ), .ZN(n2173) );
  oai222d1 U2374 ( .A1(n2313), .A2(n2177), .B1(n2406), .B2(n979), .C1(n2407), 
        .C2(n2179), .ZN(n2502) );
  inv0d0 U2375 ( .I(\gpio_configure[15][2] ), .ZN(n2177) );
  oai222d1 U2376 ( .A1(n2184), .A2(n977), .B1(n2183), .B2(n1294), .C1(n2314), 
        .C2(n1296), .ZN(n2501) );
  inv0d0 U2377 ( .I(\gpio_configure[16][2] ), .ZN(n1296) );
  inv0d0 U2378 ( .I(\gpio_configure[17][2] ), .ZN(n1294) );
  nr04d0 U2379 ( .A1(n2505), .A2(n2506), .A3(n2507), .A4(n2508), .ZN(n2499) );
  oai222d1 U2380 ( .A1(n2146), .A2(n1304), .B1(n2149), .B2(n985), .C1(n2147), 
        .C2(n987), .ZN(n2508) );
  inv0d0 U2381 ( .I(\gpio_configure[6][2] ), .ZN(n1304) );
  oai222d1 U2382 ( .A1(n2151), .A2(n986), .B1(n2150), .B2(n1303), .C1(n2148), 
        .C2(n1302), .ZN(n2507) );
  inv0d0 U2383 ( .I(\gpio_configure[7][2] ), .ZN(n1302) );
  inv0d0 U2384 ( .I(\gpio_configure[8][2] ), .ZN(n1303) );
  oai222d1 U2385 ( .A1(n2155), .A2(n2154), .B1(n2166), .B2(n2165), .C1(n2159), 
        .C2(n2158), .ZN(n2506) );
  inv0d0 U2386 ( .I(\gpio_configure[9][2] ), .ZN(n2154) );
  oai222d1 U2387 ( .A1(n2168), .A2(n983), .B1(n2312), .B2(n1300), .C1(n2309), 
        .C2(n2161), .ZN(n2505) );
  inv0d0 U2388 ( .I(\gpio_configure[10][2] ), .ZN(n2161) );
  inv0d0 U2389 ( .I(\gpio_configure[11][2] ), .ZN(n1300) );
  nr04d0 U2390 ( .A1(n2509), .A2(n2510), .A3(n2511), .A4(n2512), .ZN(n2498) );
  oai222d1 U2391 ( .A1(n2319), .A2(n2110), .B1(n2416), .B2(n2124), .C1(n2117), 
        .C2(n2115), .ZN(n2512) );
  inv0d0 U2392 ( .I(\gpio_configure[0][10] ), .ZN(n2115) );
  inv0d0 U2393 ( .I(\gpio_configure[1][10] ), .ZN(n2124) );
  inv0d0 U2394 ( .I(\gpio_configure[0][2] ), .ZN(n2110) );
  oai222d1 U2395 ( .A1(n2128), .A2(n989), .B1(n2322), .B2(n1306), .C1(n2320), 
        .C2(n2120), .ZN(n2511) );
  inv0d0 U2396 ( .I(\gpio_configure[1][2] ), .ZN(n2120) );
  inv0d0 U2397 ( .I(\gpio_configure[2][2] ), .ZN(n1306) );
  oai222d1 U2398 ( .A1(n2318), .A2(n1307), .B1(n2137), .B2(n2136), .C1(n2129), 
        .C2(n990), .ZN(n2510) );
  inv0d0 U2399 ( .I(\gpio_configure[3][10] ), .ZN(n990) );
  inv0d0 U2400 ( .I(\gpio_configure[3][2] ), .ZN(n1307) );
  oai222d1 U2401 ( .A1(n2145), .A2(n2144), .B1(n2141), .B2(n2140), .C1(n2133), 
        .C2(n2132), .ZN(n2509) );
  inv0d0 U2402 ( .I(\gpio_configure[4][2] ), .ZN(n2132) );
  inv0d0 U2403 ( .I(\gpio_configure[5][2] ), .ZN(n2140) );
  an04d0 U2404 ( .A1(n2513), .A2(n2514), .A3(n2515), .A4(n2516), .Z(n2497) );
  aoi222d1 U2405 ( .A1(n2284), .A2(serial_bb_resetn), .B1(clk1_output_dest), 
        .B2(n2077), .C1(usr2_vcc_pwrgood), .C2(n2473), .ZN(n2516) );
  inv0d0 U2406 ( .I(n2355), .ZN(n2284) );
  aoi222d1 U2407 ( .A1(pll_trim[18]), .A2(n2103), .B1(pll_div[2]), .B2(n2095), 
        .C1(pll_sel[2]), .C2(n2098), .ZN(n2515) );
  inv0d0 U2408 ( .I(n2420), .ZN(n2098) );
  inv0d0 U2409 ( .I(n2423), .ZN(n2095) );
  inv0d0 U2410 ( .I(n2321), .ZN(n2103) );
  aoi222d1 U2411 ( .A1(mask_rev_in[2]), .A2(n2323), .B1(pll_trim[10]), .B2(
        n2100), .C1(pll_trim[2]), .C2(n2099), .ZN(n2514) );
  aoi222d1 U2412 ( .A1(mask_rev_in[26]), .A2(n2324), .B1(mask_rev_in[10]), 
        .B2(n2325), .C1(mask_rev_in[18]), .C2(n2326), .ZN(n2513) );
  nd04d0 U2413 ( .A1(n2517), .A2(n2518), .A3(n2519), .A4(n2520), .ZN(n2495) );
  nr03d0 U2414 ( .A1(n2521), .A2(n2522), .A3(n2523), .ZN(n2520) );
  oai222d1 U2415 ( .A1(n2333), .A2(n1313), .B1(n2270), .B2(n997), .C1(n2268), 
        .C2(n996), .ZN(n2523) );
  aor222d1 U2416 ( .A1(mgmt_gpio_in[34]), .A2(n2075), .B1(n792), .B2(
        mgmt_gpio_in[26]), .C1(n2269), .C2(\gpio_configure[37][2] ), .Z(n2522)
         );
  inv0d0 U2417 ( .I(n2334), .ZN(n2269) );
  oai211d1 U2418 ( .C1(n2280), .C2(n2278), .A(n2524), .B(n2525), .ZN(n2521) );
  aoi222d1 U2419 ( .A1(mgmt_gpio_in[18]), .A2(n791), .B1(n836), .B2(
        mgmt_gpio_in[2]), .C1(mgmt_gpio_in[10]), .C2(n815), .ZN(n2525) );
  aoi21d1 U2420 ( .B1(n2079), .B2(n2526), .A(n2437), .ZN(n2524) );
  inv0d0 U2421 ( .I(n2368), .ZN(n2437) );
  inv0d0 U2422 ( .I(pwr_ctrl_out[2]), .ZN(n2278) );
  nr04d0 U2423 ( .A1(n2527), .A2(n2528), .A3(n2529), .A4(n2530), .ZN(n2519) );
  oai222d1 U2424 ( .A1(n2331), .A2(n1319), .B1(n2246), .B2(n1000), .C1(n2244), 
        .C2(n1002), .ZN(n2530) );
  inv0d0 U2425 ( .I(\gpio_configure[30][2] ), .ZN(n1319) );
  oai222d1 U2426 ( .A1(n2248), .A2(n1001), .B1(n2247), .B2(n1318), .C1(n2245), 
        .C2(n1317), .ZN(n2529) );
  inv0d0 U2427 ( .I(\gpio_configure[31][2] ), .ZN(n1317) );
  oai222d1 U2428 ( .A1(n2252), .A2(n2251), .B1(n2264), .B2(n2263), .C1(n2256), 
        .C2(n2255), .ZN(n2528) );
  inv0d0 U2429 ( .I(\gpio_configure[33][2] ), .ZN(n2251) );
  oai222d1 U2430 ( .A1(n2266), .A2(n998), .B1(n2265), .B2(n1315), .C1(n2260), 
        .C2(n2259), .ZN(n2527) );
  inv0d0 U2431 ( .I(\gpio_configure[34][2] ), .ZN(n2259) );
  nr04d0 U2432 ( .A1(n2531), .A2(n2532), .A3(n2533), .A4(n2534), .ZN(n2518) );
  oai222d1 U2433 ( .A1(n2218), .A2(n2217), .B1(n2224), .B2(n1006), .C1(n2222), 
        .C2(n2221), .ZN(n2534) );
  inv0d0 U2434 ( .I(\gpio_configure[24][2] ), .ZN(n2217) );
  oai222d1 U2435 ( .A1(n2226), .A2(n1004), .B1(n2225), .B2(n1321), .C1(n2223), 
        .C2(n1323), .ZN(n2533) );
  inv0d0 U2436 ( .I(\gpio_configure[25][2] ), .ZN(n1323) );
  inv0d0 U2437 ( .I(\gpio_configure[26][2] ), .ZN(n1321) );
  oai222d1 U2438 ( .A1(n2227), .A2(n1322), .B1(n2236), .B2(n2235), .C1(n2228), 
        .C2(n1005), .ZN(n2532) );
  inv0d0 U2439 ( .I(\gpio_configure[27][2] ), .ZN(n1322) );
  oai222d1 U2440 ( .A1(n2446), .A2(n2241), .B1(n2332), .B2(n2238), .C1(n2341), 
        .C2(n2231), .ZN(n2531) );
  inv0d0 U2441 ( .I(\gpio_configure[28][2] ), .ZN(n2231) );
  inv0d0 U2442 ( .I(\gpio_configure[29][2] ), .ZN(n2238) );
  nr04d0 U2443 ( .A1(n2535), .A2(n2536), .A3(n2537), .A4(n2538), .ZN(n2517) );
  oai222d1 U2444 ( .A1(n2185), .A2(n1295), .B1(n2194), .B2(n2193), .C1(n2186), 
        .C2(n978), .ZN(n2538) );
  inv0d0 U2445 ( .I(\gpio_configure[18][2] ), .ZN(n1295) );
  oai222d1 U2446 ( .A1(n2202), .A2(n2201), .B1(n2198), .B2(n2197), .C1(n2190), 
        .C2(n2189), .ZN(n2537) );
  inv0d0 U2447 ( .I(\gpio_configure[19][2] ), .ZN(n2189) );
  inv0d0 U2448 ( .I(\gpio_configure[20][2] ), .ZN(n2197) );
  oai222d1 U2449 ( .A1(n2203), .A2(n1325), .B1(n2206), .B2(n1009), .C1(n2204), 
        .C2(n1008), .ZN(n2536) );
  inv0d0 U2450 ( .I(\gpio_configure[21][2] ), .ZN(n1325) );
  oai222d1 U2451 ( .A1(n2214), .A2(n2213), .B1(n2210), .B2(n2209), .C1(n2205), 
        .C2(n1326), .ZN(n2535) );
  inv0d0 U2452 ( .I(\gpio_configure[22][2] ), .ZN(n1326) );
  inv0d0 U2453 ( .I(\gpio_configure[23][2] ), .ZN(n2209) );
  oaim22d1 U2454 ( .A1(n2289), .A2(n2296), .B1(wb_dat_o[1]), .B2(n2296), .ZN(
        n4632) );
  inv0d0 U2455 ( .I(odata[1]), .ZN(n2289) );
  aoim31d1 U2456 ( .B1(n2539), .B2(n2540), .B3(n2541), .A(n2300), .ZN(odata[1]) );
  nd04d0 U2457 ( .A1(n2542), .A2(n2543), .A3(n2544), .A4(n2545), .ZN(n2541) );
  nr04d0 U2458 ( .A1(n2546), .A2(n2547), .A3(n2548), .A4(n2549), .ZN(n2545) );
  aor222d1 U2459 ( .A1(n2077), .A2(clk2_output_dest), .B1(n2550), .B2(
        irq_2_inputsrc), .C1(n2473), .C2(usr1_vdd_pwrgood), .Z(n2549) );
  oai222d1 U2460 ( .A1(n2319), .A2(n2109), .B1(n2416), .B2(n2123), .C1(n2117), 
        .C2(n2114), .ZN(n2548) );
  inv0d0 U2461 ( .I(\gpio_configure[0][9] ), .ZN(n2114) );
  inv0d0 U2462 ( .I(\gpio_configure[1][9] ), .ZN(n2123) );
  oai222d1 U2463 ( .A1(n2128), .A2(n1031), .B1(n2322), .B2(n1348), .C1(n2320), 
        .C2(n2119), .ZN(n2547) );
  inv0d0 U2464 ( .I(\gpio_configure[2][9] ), .ZN(n1031) );
  oai222d1 U2465 ( .A1(n2318), .A2(n1349), .B1(n2137), .B2(n2135), .C1(n2129), 
        .C2(n1032), .ZN(n2546) );
  inv0d0 U2466 ( .I(\gpio_configure[3][9] ), .ZN(n1032) );
  inv0d0 U2467 ( .I(\gpio_configure[4][9] ), .ZN(n2135) );
  inv0d0 U2468 ( .I(\gpio_configure[3][1] ), .ZN(n1349) );
  aoi211d1 U2469 ( .C1(pll_trim[9]), .C2(n2100), .A(n2551), .B(n2552), .ZN(
        n2544) );
  oai22d1 U2470 ( .A1(n2321), .A2(n2102), .B1(n2108), .B2(n2107), .ZN(n2552)
         );
  oai222d1 U2471 ( .A1(n2423), .A2(n2094), .B1(n755), .B2(n2355), .C1(n2420), 
        .C2(n2097), .ZN(n2551) );
  inv0d0 U2472 ( .I(N165), .ZN(n755) );
  inv0d0 U2473 ( .I(pll_div[1]), .ZN(n2094) );
  aoi222d1 U2474 ( .A1(mask_rev_in[1]), .A2(n2323), .B1(pll_trim[1]), .B2(
        n2099), .C1(pll_dco_ena), .C2(n2092), .ZN(n2543) );
  aoi222d1 U2475 ( .A1(mask_rev_in[25]), .A2(n2324), .B1(mask_rev_in[9]), .B2(
        n2325), .C1(mask_rev_in[17]), .C2(n2326), .ZN(n2542) );
  nd04d0 U2476 ( .A1(n2553), .A2(n2554), .A3(n2555), .A4(n2556), .ZN(n2540) );
  nr04d0 U2477 ( .A1(n2557), .A2(n2558), .A3(n2559), .A4(n2560), .ZN(n2556) );
  oai222d1 U2478 ( .A1(n2145), .A2(n2143), .B1(n2141), .B2(n2139), .C1(n2133), 
        .C2(n2131), .ZN(n2560) );
  inv0d0 U2479 ( .I(\gpio_configure[5][9] ), .ZN(n2143) );
  oai222d1 U2480 ( .A1(n2146), .A2(n1346), .B1(n2149), .B2(n1027), .C1(n2147), 
        .C2(n1029), .ZN(n2559) );
  inv0d0 U2481 ( .I(\gpio_configure[6][9] ), .ZN(n1029) );
  inv0d0 U2482 ( .I(\gpio_configure[7][9] ), .ZN(n1027) );
  oai222d1 U2483 ( .A1(n2151), .A2(n1028), .B1(n2150), .B2(n1345), .C1(n2148), 
        .C2(n1344), .ZN(n2558) );
  inv0d0 U2484 ( .I(\gpio_configure[8][9] ), .ZN(n1028) );
  oai222d1 U2485 ( .A1(n2155), .A2(n2153), .B1(n2166), .B2(n2164), .C1(n2159), 
        .C2(n2157), .ZN(n2557) );
  inv0d0 U2486 ( .I(\gpio_configure[9][9] ), .ZN(n2157) );
  inv0d0 U2487 ( .I(\gpio_configure[10][9] ), .ZN(n2164) );
  aoi211d1 U2488 ( .C1(\gpio_configure[10][1] ), .C2(n2162), .A(n2561), .B(
        n2562), .ZN(n2555) );
  oai22d1 U2489 ( .A1(n2168), .A2(n1025), .B1(n2312), .B2(n1342), .ZN(n2562)
         );
  inv0d0 U2490 ( .I(\gpio_configure[11][9] ), .ZN(n1025) );
  oai222d1 U2491 ( .A1(n2310), .A2(n1340), .B1(n2172), .B2(n1024), .C1(n2170), 
        .C2(n1023), .ZN(n2561) );
  inv0d0 U2492 ( .I(\gpio_configure[12][9] ), .ZN(n1023) );
  inv0d0 U2493 ( .I(\gpio_configure[13][9] ), .ZN(n1024) );
  inv0d0 U2494 ( .I(n2309), .ZN(n2162) );
  aoi221d1 U2495 ( .B1(\gpio_configure[15][1] ), .B2(n2178), .C1(
        \gpio_configure[15][9] ), .C2(n2180), .A(n2563), .ZN(n2554) );
  oai22d1 U2496 ( .A1(n2406), .A2(n1021), .B1(n2314), .B2(n1338), .ZN(n2563)
         );
  inv0d0 U2497 ( .I(\gpio_configure[16][9] ), .ZN(n1021) );
  aoi222d1 U2498 ( .A1(\gpio_configure[13][1] ), .A2(n2171), .B1(
        \gpio_configure[14][1] ), .B2(n2174), .C1(\gpio_configure[14][9] ), 
        .C2(n2176), .ZN(n2553) );
  inv0d0 U2499 ( .I(n2311), .ZN(n2171) );
  nd04d0 U2500 ( .A1(n2564), .A2(n2565), .A3(n2566), .A4(n2567), .ZN(n2539) );
  nr04d0 U2501 ( .A1(n2568), .A2(n2569), .A3(n2570), .A4(n2571), .ZN(n2567) );
  oai222d1 U2502 ( .A1(n2265), .A2(n1357), .B1(n2268), .B2(n1038), .C1(n2266), 
        .C2(n1040), .ZN(n2571) );
  oai222d1 U2503 ( .A1(n2270), .A2(n1039), .B1(n2334), .B2(n1356), .C1(n2333), 
        .C2(n1355), .ZN(n2570) );
  aor222d1 U2504 ( .A1(mgmt_gpio_in[25]), .A2(n792), .B1(mgmt_gpio_in[17]), 
        .B2(n791), .C1(mgmt_gpio_in[33]), .C2(n2075), .Z(n2569) );
  oai211d1 U2505 ( .C1(n2280), .C2(n2277), .A(n2368), .B(n2572), .ZN(n2568) );
  aoi22d1 U2506 ( .A1(mgmt_gpio_in[1]), .A2(n836), .B1(mgmt_gpio_in[9]), .B2(
        n815), .ZN(n2572) );
  nd02d0 U2507 ( .A1(n2086), .A2(n2573), .ZN(n2368) );
  inv0d0 U2508 ( .I(pwr_ctrl_out[1]), .ZN(n2277) );
  nr04d0 U2509 ( .A1(n2574), .A2(n2575), .A3(n2576), .A4(n2577), .ZN(n2566) );
  oai222d1 U2510 ( .A1(n2332), .A2(n2237), .B1(n2244), .B2(n1044), .C1(n2446), 
        .C2(n2240), .ZN(n2577) );
  inv0d0 U2511 ( .I(\gpio_configure[29][9] ), .ZN(n2240) );
  inv0d0 U2512 ( .I(\gpio_configure[30][9] ), .ZN(n1044) );
  oai222d1 U2513 ( .A1(n2246), .A2(n1042), .B1(n2245), .B2(n1359), .C1(n2331), 
        .C2(n1361), .ZN(n2576) );
  inv0d0 U2514 ( .I(\gpio_configure[31][9] ), .ZN(n1042) );
  oai222d1 U2515 ( .A1(n2247), .A2(n1360), .B1(n2256), .B2(n2254), .C1(n2248), 
        .C2(n1043), .ZN(n2575) );
  inv0d0 U2516 ( .I(\gpio_configure[33][9] ), .ZN(n2254) );
  oai222d1 U2517 ( .A1(n2264), .A2(n2262), .B1(n2260), .B2(n2258), .C1(n2252), 
        .C2(n2250), .ZN(n2574) );
  inv0d0 U2518 ( .I(\gpio_configure[34][9] ), .ZN(n2262) );
  nr04d0 U2519 ( .A1(n2578), .A2(n2579), .A3(n2580), .A4(n2581), .ZN(n2565) );
  oai222d1 U2520 ( .A1(n2210), .A2(n2208), .B1(n2222), .B2(n2220), .C1(n2214), 
        .C2(n2212), .ZN(n2581) );
  inv0d0 U2521 ( .I(\gpio_configure[23][9] ), .ZN(n2212) );
  inv0d0 U2522 ( .I(\gpio_configure[24][9] ), .ZN(n2220) );
  oai222d1 U2523 ( .A1(n2224), .A2(n1048), .B1(n2223), .B2(n1365), .C1(n2218), 
        .C2(n2216), .ZN(n2580) );
  inv0d0 U2524 ( .I(\gpio_configure[25][9] ), .ZN(n1048) );
  oai222d1 U2525 ( .A1(n2225), .A2(n1363), .B1(n2228), .B2(n1047), .C1(n2226), 
        .C2(n1046), .ZN(n2579) );
  inv0d0 U2526 ( .I(\gpio_configure[26][9] ), .ZN(n1046) );
  inv0d0 U2527 ( .I(\gpio_configure[27][9] ), .ZN(n1047) );
  oai222d1 U2528 ( .A1(n2236), .A2(n2234), .B1(n2341), .B2(n2230), .C1(n2227), 
        .C2(n1364), .ZN(n2578) );
  inv0d0 U2529 ( .I(\gpio_configure[28][9] ), .ZN(n2234) );
  nr04d0 U2530 ( .A1(n2582), .A2(n2583), .A3(n2584), .A4(n2585), .ZN(n2564) );
  oai222d1 U2531 ( .A1(n2183), .A2(n1336), .B1(n2186), .B2(n1020), .C1(n2184), 
        .C2(n1019), .ZN(n2585) );
  inv0d0 U2532 ( .I(\gpio_configure[17][9] ), .ZN(n1019) );
  inv0d0 U2533 ( .I(\gpio_configure[18][9] ), .ZN(n1020) );
  oai222d1 U2534 ( .A1(n2194), .A2(n2192), .B1(n2190), .B2(n2188), .C1(n2185), 
        .C2(n1337), .ZN(n2584) );
  inv0d0 U2535 ( .I(\gpio_configure[19][9] ), .ZN(n2192) );
  oai222d1 U2536 ( .A1(n2198), .A2(n2196), .B1(n2204), .B2(n1050), .C1(n2202), 
        .C2(n2200), .ZN(n2583) );
  inv0d0 U2537 ( .I(\gpio_configure[20][9] ), .ZN(n2200) );
  inv0d0 U2538 ( .I(\gpio_configure[21][9] ), .ZN(n1050) );
  oai222d1 U2539 ( .A1(n2206), .A2(n1051), .B1(n2205), .B2(n1368), .C1(n2203), 
        .C2(n1367), .ZN(n2582) );
  inv0d0 U2540 ( .I(\gpio_configure[22][9] ), .ZN(n1051) );
  oaim22d1 U2541 ( .A1(n2290), .A2(n2296), .B1(wb_dat_o[0]), .B2(n2296), .ZN(
        n4633) );
  inv0d0 U2543 ( .I(odata[0]), .ZN(n2290) );
  aoim31d1 U2544 ( .B1(n2587), .B2(n2588), .B3(n2589), .A(n2300), .ZN(odata[0]) );
  nd04d0 U2545 ( .A1(n2590), .A2(n2591), .A3(n2592), .A4(n2593), .ZN(n2589) );
  nr04d0 U2546 ( .A1(n2594), .A2(n2595), .A3(n2596), .A4(n2597), .ZN(n2593) );
  oai22d1 U2547 ( .A1(n2129), .A2(n1074), .B1(n2318), .B2(n1404), .ZN(n2597)
         );
  inv0d0 U2548 ( .I(\gpio_configure[3][8] ), .ZN(n1074) );
  nd02d0 U2549 ( .A1(n2598), .A2(n2573), .ZN(n2129) );
  oai22d1 U2550 ( .A1(n2137), .A2(n2134), .B1(n2133), .B2(n2130), .ZN(n2596)
         );
  nd02d0 U2551 ( .A1(n2599), .A2(n2600), .ZN(n2133) );
  inv0d0 U2552 ( .I(\gpio_configure[4][8] ), .ZN(n2134) );
  nd02d0 U2553 ( .A1(n2598), .A2(n2601), .ZN(n2137) );
  oai222d1 U2554 ( .A1(n2128), .A2(n1073), .B1(n2322), .B2(n1403), .C1(n2320), 
        .C2(n2118), .ZN(n2595) );
  nd02d0 U2555 ( .A1(n2599), .A2(n2526), .ZN(n2320) );
  nd02d0 U2556 ( .A1(n2599), .A2(n2573), .ZN(n2322) );
  inv0d0 U2557 ( .I(\gpio_configure[2][8] ), .ZN(n1073) );
  nd02d0 U2558 ( .A1(n2598), .A2(n2526), .ZN(n2128) );
  oai211d1 U2559 ( .C1(n2117), .C2(n2113), .A(n2602), .B(n2603), .ZN(n2594) );
  aoi222d1 U2560 ( .A1(usr2_vdd_pwrgood), .A2(n2473), .B1(irq_1_inputsrc), 
        .B2(n2550), .C1(trap_output_dest), .C2(n2077), .ZN(n2603) );
  an02d0 U2561 ( .A1(n2079), .A2(n2604), .Z(n2077) );
  an02d0 U2562 ( .A1(n2086), .A2(n2604), .Z(n2473) );
  aoi22d1 U2563 ( .A1(\gpio_configure[1][8] ), .A2(n2126), .B1(
        \gpio_configure[0][0] ), .B2(n2112), .ZN(n2602) );
  inv0d0 U2564 ( .I(n2319), .ZN(n2112) );
  nd02d0 U2565 ( .A1(n2086), .A2(n2605), .ZN(n2319) );
  inv0d0 U2566 ( .I(n2416), .ZN(n2126) );
  nd02d0 U2567 ( .A1(n2079), .A2(n2605), .ZN(n2416) );
  inv0d0 U2568 ( .I(\gpio_configure[0][8] ), .ZN(n2113) );
  nd02d0 U2569 ( .A1(n2079), .A2(n2606), .ZN(n2117) );
  aoi211d1 U2570 ( .C1(pll_trim[8]), .C2(n2100), .A(n2607), .B(n2608), .ZN(
        n2592) );
  oai22d1 U2571 ( .A1(n2321), .A2(n2101), .B1(n2108), .B2(n2106), .ZN(n2608)
         );
  nd02d0 U2572 ( .A1(n2086), .A2(n2609), .ZN(n2108) );
  nd02d0 U2573 ( .A1(n2079), .A2(n2272), .ZN(n2321) );
  oai222d1 U2574 ( .A1(n2423), .A2(n2093), .B1(n2355), .B2(n2610), .C1(n2420), 
        .C2(n2096), .ZN(n2607) );
  inv0d0 U2575 ( .I(pll_sel[0]), .ZN(n2096) );
  nd02d0 U2576 ( .A1(n2079), .A2(n2609), .ZN(n2420) );
  inv0d0 U2577 ( .I(serial_busy), .ZN(n2610) );
  nd02d0 U2578 ( .A1(n2079), .A2(n2611), .ZN(n2355) );
  inv0d0 U2579 ( .I(pll_div[0]), .ZN(n2093) );
  nd02d0 U2580 ( .A1(n2086), .A2(n2611), .ZN(n2423) );
  inv0d0 U2581 ( .I(n2421), .ZN(n2100) );
  nd02d0 U2582 ( .A1(n2086), .A2(n2272), .ZN(n2421) );
  aoi222d1 U2583 ( .A1(mask_rev_in[0]), .A2(n2323), .B1(pll_trim[0]), .B2(
        n2099), .C1(pll_ena), .C2(n2092), .ZN(n2591) );
  an02d0 U2584 ( .A1(n2086), .A2(n2090), .Z(n2092) );
  an02d0 U2586 ( .A1(n2079), .A2(n2600), .Z(n2323) );
  aoi222d1 U2587 ( .A1(mask_rev_in[24]), .A2(n2324), .B1(mask_rev_in[8]), .B2(
        n2325), .C1(mask_rev_in[16]), .C2(n2326), .ZN(n2590) );
  an02d0 U2588 ( .A1(n2079), .A2(n2601), .Z(n2326) );
  an02d0 U2589 ( .A1(n2086), .A2(n2600), .Z(n2325) );
  an02d0 U2590 ( .A1(n2086), .A2(n2601), .Z(n2324) );
  nd04d0 U2591 ( .A1(n2613), .A2(n2614), .A3(n2615), .A4(n2616), .ZN(n2588) );
  nr04d0 U2592 ( .A1(n2617), .A2(n2618), .A3(n2619), .A4(n2620), .ZN(n2616) );
  oai222d1 U2593 ( .A1(n2141), .A2(n2138), .B1(n2147), .B2(n1071), .C1(n2145), 
        .C2(n2142), .ZN(n2620) );
  inv0d0 U2594 ( .I(\gpio_configure[5][8] ), .ZN(n2142) );
  nd02d0 U2595 ( .A1(n2598), .A2(n2600), .ZN(n2145) );
  inv0d0 U2596 ( .I(\gpio_configure[6][8] ), .ZN(n1071) );
  nd02d0 U2597 ( .A1(n2598), .A2(n2090), .ZN(n2147) );
  nd02d0 U2598 ( .A1(n2599), .A2(n2090), .ZN(n2141) );
  oai222d1 U2599 ( .A1(n2149), .A2(n1069), .B1(n2148), .B2(n1396), .C1(n2146), 
        .C2(n1398), .ZN(n2619) );
  nd02d0 U2600 ( .A1(n2599), .A2(n2080), .ZN(n2146) );
  nd02d0 U2601 ( .A1(n2599), .A2(n2612), .ZN(n2148) );
  inv0d0 U2602 ( .I(\gpio_configure[7][8] ), .ZN(n1069) );
  nd02d0 U2603 ( .A1(n2598), .A2(n2080), .ZN(n2149) );
  oai222d1 U2604 ( .A1(n2150), .A2(n1397), .B1(n2159), .B2(n2156), .C1(n2151), 
        .C2(n1070), .ZN(n2618) );
  inv0d0 U2605 ( .I(\gpio_configure[8][8] ), .ZN(n1070) );
  nd02d0 U2606 ( .A1(n2598), .A2(n2612), .ZN(n2151) );
  inv0d0 U2607 ( .I(\gpio_configure[9][8] ), .ZN(n2156) );
  nd02d0 U2608 ( .A1(n2598), .A2(n2272), .ZN(n2159) );
  nd02d0 U2609 ( .A1(n2599), .A2(n2272), .ZN(n2150) );
  oai222d1 U2610 ( .A1(n2166), .A2(n2163), .B1(n2309), .B2(n2160), .C1(n2155), 
        .C2(n2152), .ZN(n2617) );
  nd02d0 U2611 ( .A1(n2599), .A2(n2609), .ZN(n2155) );
  nd02d0 U2612 ( .A1(n2599), .A2(n2611), .ZN(n2309) );
  inv0d0 U2613 ( .I(\gpio_configure[10][8] ), .ZN(n2163) );
  nd02d0 U2614 ( .A1(n2598), .A2(n2609), .ZN(n2166) );
  aoi211d1 U2615 ( .C1(\gpio_configure[12][0] ), .C2(n2169), .A(n2621), .B(
        n2622), .ZN(n2615) );
  oai22d1 U2616 ( .A1(n2172), .A2(n1066), .B1(n2311), .B2(n1390), .ZN(n2622)
         );
  nd02d0 U2617 ( .A1(n2599), .A2(n2623), .ZN(n2311) );
  inv0d0 U2618 ( .I(\gpio_configure[13][8] ), .ZN(n1066) );
  nd02d0 U2619 ( .A1(n2598), .A2(n2624), .ZN(n2172) );
  oai222d1 U2620 ( .A1(n2312), .A2(n1391), .B1(n2170), .B2(n1065), .C1(n2168), 
        .C2(n1067), .ZN(n2621) );
  inv0d0 U2621 ( .I(\gpio_configure[11][8] ), .ZN(n1067) );
  nd02d0 U2622 ( .A1(n2598), .A2(n2611), .ZN(n2168) );
  inv0d0 U2623 ( .I(\gpio_configure[12][8] ), .ZN(n1065) );
  nd02d0 U2624 ( .A1(n2598), .A2(n2625), .ZN(n2170) );
  nd02d0 U2625 ( .A1(n2599), .A2(n2625), .ZN(n2312) );
  inv0d0 U2626 ( .I(n2310), .ZN(n2169) );
  nd02d0 U2627 ( .A1(n2599), .A2(n2624), .ZN(n2310) );
  aoi221d1 U2628 ( .B1(\gpio_configure[16][8] ), .B2(n2182), .C1(
        \gpio_configure[15][0] ), .C2(n2178), .A(n2626), .ZN(n2614) );
  oai22d1 U2629 ( .A1(n2314), .A2(n1380), .B1(n2184), .B2(n1061), .ZN(n2626)
         );
  inv0d0 U2630 ( .I(\gpio_configure[17][8] ), .ZN(n1061) );
  nd02d0 U2631 ( .A1(n2598), .A2(n2605), .ZN(n2184) );
  nd02d0 U2632 ( .A1(n2599), .A2(n2605), .ZN(n2314) );
  inv0d0 U2633 ( .I(n2313), .ZN(n2178) );
  nd02d0 U2634 ( .A1(n2599), .A2(n2606), .ZN(n2313) );
  inv0d0 U2635 ( .I(n2406), .ZN(n2182) );
  nd02d0 U2636 ( .A1(n2598), .A2(n2606), .ZN(n2406) );
  aoi222d1 U2637 ( .A1(\gpio_configure[14][8] ), .A2(n2176), .B1(
        \gpio_configure[15][8] ), .B2(n2180), .C1(\gpio_configure[14][0] ), 
        .C2(n2174), .ZN(n2613) );
  inv0d0 U2638 ( .I(n2315), .ZN(n2174) );
  nd02d0 U2639 ( .A1(n2599), .A2(n2604), .ZN(n2315) );
  inv0d0 U2640 ( .I(n2407), .ZN(n2180) );
  nd02d0 U2641 ( .A1(n2598), .A2(n2604), .ZN(n2407) );
  inv0d0 U2642 ( .I(n2405), .ZN(n2176) );
  nd02d0 U2643 ( .A1(n2598), .A2(n2623), .ZN(n2405) );
  nd04d0 U2645 ( .A1(n2629), .A2(n2630), .A3(n2631), .A4(n2632), .ZN(n2587) );
  nr04d0 U2646 ( .A1(n2633), .A2(n2634), .A3(n2635), .A4(n2636), .ZN(n2632) );
  oai222d1 U2647 ( .A1(n2333), .A2(n1411), .B1(n2270), .B2(n1081), .C1(n2268), 
        .C2(n1080), .ZN(n2636) );
  nd02d0 U2648 ( .A1(n2601), .A2(n2273), .ZN(n2268) );
  nd02d0 U2649 ( .A1(n2600), .A2(n2273), .ZN(n2270) );
  nd02d0 U2650 ( .A1(n2600), .A2(n2637), .ZN(n2333) );
  oai21d1 U2651 ( .B1(n2334), .B2(n1412), .A(n2638), .ZN(n2635) );
  aoi22d1 U2652 ( .A1(mgmt_gpio_in[24]), .A2(n792), .B1(mgmt_gpio_in[32]), 
        .B2(n2075), .ZN(n2638) );
  inv0d0 U2653 ( .I(n2434), .ZN(n2075) );
  nd02d0 U2654 ( .A1(n2090), .A2(n2273), .ZN(n2434) );
  nd02d0 U2656 ( .A1(n2090), .A2(n2637), .ZN(n2334) );
  aor222d1 U2657 ( .A1(mgmt_gpio_in[8]), .A2(n815), .B1(mgmt_gpio_in[0]), .B2(
        n836), .C1(mgmt_gpio_in[16]), .C2(n791), .Z(n2634) );
  inv0d0 U2658 ( .I(n793), .ZN(n791) );
  nd02d0 U2659 ( .A1(n2080), .A2(n2273), .ZN(n793) );
  inv0d0 U2660 ( .I(n837), .ZN(n836) );
  nd02d0 U2661 ( .A1(n2612), .A2(n2273), .ZN(n837) );
  inv0d0 U2662 ( .I(n816), .ZN(n815) );
  nd02d0 U2663 ( .A1(n2637), .A2(n2612), .ZN(n816) );
  oai321d1 U2664 ( .C1(n2639), .C2(n2640), .C3(n2641), .B1(n2280), .B2(n2276), 
        .A(n2642), .ZN(n2633) );
  aoi31d1 U2665 ( .B1(n2643), .B2(n2644), .B3(n2645), .A(n2436), .ZN(n2642) );
  an02d0 U2666 ( .A1(n2079), .A2(n2573), .Z(n2436) );
  an02d0 U2667 ( .A1(n2643), .A2(n2628), .Z(n2079) );
  aoi21d1 U2668 ( .B1(n2646), .B2(n2647), .A(n2648), .ZN(n2645) );
  nd04d0 U2669 ( .A1(trap), .A2(n2649), .A3(n2650), .A4(n2651), .ZN(n2647) );
  aon211d1 U2670 ( .C1(n2652), .C2(n2653), .B(n2654), .A(n2655), .ZN(n2646) );
  an03d0 U2671 ( .A1(pll_bypass), .A2(n2628), .A3(n2650), .Z(n2654) );
  oai22d1 U2672 ( .A1(n757), .A2(n2649), .B1(n2628), .B2(n2081), .ZN(n2652) );
  inv0d0 U2673 ( .I(irq[0]), .ZN(n2081) );
  nr02d0 U2674 ( .A1(pass_thru_mgmt_reset), .A2(reset_reg), .ZN(n757) );
  inv0d0 U2675 ( .I(pwr_ctrl_out[0]), .ZN(n2276) );
  nd02d0 U2676 ( .A1(n2272), .A2(n2637), .ZN(n2280) );
  inv0d0 U2677 ( .I(n2273), .ZN(n2640) );
  inv0d0 U2678 ( .I(hkspi_disable), .ZN(n2639) );
  nr04d0 U2679 ( .A1(n2656), .A2(n2657), .A3(n2658), .A4(n2659), .ZN(n2631) );
  oai222d1 U2680 ( .A1(n2331), .A2(n1420), .B1(n2246), .B2(n1084), .C1(n2244), 
        .C2(n1086), .ZN(n2659) );
  inv0d0 U2681 ( .I(\gpio_configure[30][8] ), .ZN(n1086) );
  nd02d0 U2682 ( .A1(n2660), .A2(n2623), .ZN(n2244) );
  inv0d0 U2683 ( .I(\gpio_configure[31][8] ), .ZN(n1084) );
  nd02d0 U2684 ( .A1(n2660), .A2(n2604), .ZN(n2246) );
  nd02d0 U2685 ( .A1(n2604), .A2(n2661), .ZN(n2331) );
  an02d0 U2686 ( .A1(n2662), .A2(n2655), .Z(n2604) );
  oai222d1 U2687 ( .A1(n2248), .A2(n1085), .B1(n2247), .B2(n1419), .C1(n2245), 
        .C2(n1418), .ZN(n2658) );
  nd02d0 U2688 ( .A1(n2606), .A2(n2661), .ZN(n2245) );
  nd02d0 U2689 ( .A1(n2605), .A2(n2661), .ZN(n2247) );
  nd02d0 U2690 ( .A1(n2660), .A2(n2606), .ZN(n2248) );
  oai222d1 U2691 ( .A1(n2252), .A2(n2249), .B1(n2264), .B2(n2261), .C1(n2256), 
        .C2(n2253), .ZN(n2657) );
  inv0d0 U2692 ( .I(\gpio_configure[33][8] ), .ZN(n2253) );
  nd02d0 U2693 ( .A1(n2660), .A2(n2605), .ZN(n2256) );
  an02d0 U2694 ( .A1(n2662), .A2(n2651), .Z(n2605) );
  nr03d0 U2695 ( .A1(n2644), .A2(n2648), .A3(n2650), .ZN(n2662) );
  inv0d0 U2696 ( .I(\gpio_configure[34][8] ), .ZN(n2261) );
  nd02d0 U2697 ( .A1(n2526), .A2(n2273), .ZN(n2264) );
  nd02d0 U2698 ( .A1(n2526), .A2(n2637), .ZN(n2252) );
  oai222d1 U2699 ( .A1(n2266), .A2(n1082), .B1(n2265), .B2(n1413), .C1(n2260), 
        .C2(n2257), .ZN(n2656) );
  nd02d0 U2700 ( .A1(n2573), .A2(n2637), .ZN(n2260) );
  nd02d0 U2701 ( .A1(n2601), .A2(n2637), .ZN(n2265) );
  nr03d0 U2702 ( .A1(n2663), .A2(n2664), .A3(n2628), .ZN(n2637) );
  nd02d0 U2703 ( .A1(n2573), .A2(n2273), .ZN(n2266) );
  nr03d0 U2704 ( .A1(n2664), .A2(n2649), .A3(n2663), .ZN(n2273) );
  nr04d0 U2705 ( .A1(n2665), .A2(n2666), .A3(n2667), .A4(n2668), .ZN(n2630) );
  oai222d1 U2706 ( .A1(n2222), .A2(n2219), .B1(n2218), .B2(n2215), .C1(n2210), 
        .C2(n2207), .ZN(n2668) );
  nd02d0 U2707 ( .A1(n2661), .A2(n2612), .ZN(n2210) );
  nd02d0 U2708 ( .A1(n2272), .A2(n2661), .ZN(n2218) );
  inv0d0 U2709 ( .I(\gpio_configure[24][8] ), .ZN(n2219) );
  nd02d0 U2710 ( .A1(n2660), .A2(n2612), .ZN(n2222) );
  an02d0 U2711 ( .A1(n2669), .A2(n2670), .Z(n2612) );
  oai222d1 U2712 ( .A1(n2223), .A2(n1425), .B1(n2226), .B2(n1088), .C1(n2224), 
        .C2(n1090), .ZN(n2667) );
  inv0d0 U2713 ( .I(\gpio_configure[25][8] ), .ZN(n1090) );
  nd02d0 U2714 ( .A1(n2660), .A2(n2272), .ZN(n2224) );
  inv0d0 U2715 ( .I(n2641), .ZN(n2272) );
  nd02d0 U2716 ( .A1(n2671), .A2(n2651), .ZN(n2641) );
  inv0d0 U2717 ( .I(\gpio_configure[26][8] ), .ZN(n1088) );
  nd02d0 U2718 ( .A1(n2660), .A2(n2609), .ZN(n2226) );
  nd02d0 U2719 ( .A1(n2609), .A2(n2661), .ZN(n2223) );
  an02d0 U2720 ( .A1(n2672), .A2(n2650), .Z(n2609) );
  oai222d1 U2721 ( .A1(n2228), .A2(n1089), .B1(n2227), .B2(n1424), .C1(n2225), 
        .C2(n1423), .ZN(n2666) );
  nd02d0 U2722 ( .A1(n2611), .A2(n2661), .ZN(n2225) );
  nd02d0 U2723 ( .A1(n2625), .A2(n2661), .ZN(n2227) );
  inv0d0 U2724 ( .I(\gpio_configure[27][8] ), .ZN(n1089) );
  nd02d0 U2725 ( .A1(n2660), .A2(n2611), .ZN(n2228) );
  an02d0 U2726 ( .A1(n2672), .A2(n2653), .Z(n2611) );
  nr03d0 U2727 ( .A1(n2651), .A2(n2644), .A3(n2670), .ZN(n2672) );
  oai221d1 U2728 ( .B1(n2341), .B2(n2229), .C1(n2236), .C2(n2233), .A(n2673), 
        .ZN(n2665) );
  aoi22d1 U2729 ( .A1(\gpio_configure[29][0] ), .A2(n2239), .B1(
        \gpio_configure[29][8] ), .B2(n2242), .ZN(n2673) );
  inv0d0 U2730 ( .I(n2446), .ZN(n2242) );
  nd02d0 U2731 ( .A1(n2660), .A2(n2624), .ZN(n2446) );
  inv0d0 U2732 ( .I(n2332), .ZN(n2239) );
  nd02d0 U2733 ( .A1(n2623), .A2(n2661), .ZN(n2332) );
  nr04d0 U2734 ( .A1(n2651), .A2(n2653), .A3(n2644), .A4(n2648), .ZN(n2623) );
  inv0d0 U2735 ( .I(\gpio_configure[28][8] ), .ZN(n2233) );
  nd02d0 U2736 ( .A1(n2660), .A2(n2625), .ZN(n2236) );
  an02d0 U2737 ( .A1(n2674), .A2(n2648), .Z(n2625) );
  nd02d0 U2738 ( .A1(n2624), .A2(n2661), .ZN(n2341) );
  nr04d0 U2739 ( .A1(n2670), .A2(n2650), .A3(n2655), .A4(n2644), .ZN(n2624) );
  nr04d0 U2740 ( .A1(n2675), .A2(n2676), .A3(n2677), .A4(n2678), .ZN(n2629) );
  oai222d1 U2741 ( .A1(n2186), .A2(n1062), .B1(n2185), .B2(n1379), .C1(n2183), 
        .C2(n1378), .ZN(n2678) );
  nd02d0 U2742 ( .A1(n2661), .A2(n2526), .ZN(n2183) );
  nd02d0 U2743 ( .A1(n2661), .A2(n2573), .ZN(n2185) );
  inv0d0 U2744 ( .I(\gpio_configure[18][8] ), .ZN(n1062) );
  nd02d0 U2745 ( .A1(n2660), .A2(n2526), .ZN(n2186) );
  an02d0 U2746 ( .A1(n2648), .A2(n2679), .Z(n2526) );
  oai222d1 U2747 ( .A1(n2190), .A2(n2187), .B1(n2202), .B2(n2199), .C1(n2194), 
        .C2(n2191), .ZN(n2677) );
  inv0d0 U2748 ( .I(\gpio_configure[19][8] ), .ZN(n2191) );
  nd02d0 U2749 ( .A1(n2660), .A2(n2573), .ZN(n2194) );
  an02d0 U2750 ( .A1(n2680), .A2(n2655), .Z(n2573) );
  inv0d0 U2751 ( .I(\gpio_configure[20][8] ), .ZN(n2199) );
  nd02d0 U2752 ( .A1(n2660), .A2(n2601), .ZN(n2202) );
  nd02d0 U2753 ( .A1(n2661), .A2(n2601), .ZN(n2190) );
  oai222d1 U2754 ( .A1(n2204), .A2(n1092), .B1(n2203), .B2(n1431), .C1(n2198), 
        .C2(n2195), .ZN(n2676) );
  nd02d0 U2755 ( .A1(n2661), .A2(n2600), .ZN(n2198) );
  nd02d0 U2756 ( .A1(n2661), .A2(n2090), .ZN(n2203) );
  inv0d0 U2757 ( .I(\gpio_configure[21][8] ), .ZN(n1092) );
  nd02d0 U2758 ( .A1(n2660), .A2(n2600), .ZN(n2204) );
  an02d0 U2759 ( .A1(n2680), .A2(n2651), .Z(n2600) );
  nr03d0 U2760 ( .A1(n2681), .A2(n2650), .A3(n2670), .ZN(n2680) );
  oai222d1 U2761 ( .A1(n2205), .A2(n1432), .B1(n2214), .B2(n2211), .C1(n2206), 
        .C2(n1093), .ZN(n2675) );
  inv0d0 U2762 ( .I(\gpio_configure[22][8] ), .ZN(n1093) );
  nd02d0 U2763 ( .A1(n2660), .A2(n2090), .ZN(n2206) );
  an02d0 U2764 ( .A1(n2679), .A2(n2670), .Z(n2090) );
  nr03d0 U2765 ( .A1(n2681), .A2(n2653), .A3(n2651), .ZN(n2679) );
  inv0d0 U2766 ( .I(n2655), .ZN(n2651) );
  inv0d0 U2767 ( .I(\gpio_configure[23][8] ), .ZN(n2211) );
  nd02d0 U2768 ( .A1(n2660), .A2(n2080), .ZN(n2214) );
  inv0d0 U2770 ( .I(n2649), .ZN(n2628) );
  nd02d0 U2771 ( .A1(n2661), .A2(n2080), .ZN(n2205) );
  an02d0 U2772 ( .A1(n2655), .A2(n2671), .Z(n2080) );
  nr03d0 U2773 ( .A1(n2650), .A2(n2648), .A3(n2681), .ZN(n2671) );
  nr02d0 U2775 ( .A1(n2683), .A2(n2664), .ZN(n2682) );
  oai21d1 U2776 ( .B1(n2684), .B2(n2685), .A(n2686), .ZN(n4634) );
  inv0d0 U2777 ( .I(wbbd_write), .ZN(n2684) );
  oaim22d1 U2778 ( .A1(n2687), .A2(n2686), .B1(n2686), .B2(wbbd_data[7]), .ZN(
        n4635) );
  aoi221d1 U2779 ( .B1(wb_dat_i[31]), .B2(n2688), .C1(wb_dat_i[23]), .C2(n2689), .A(n2690), .ZN(n2687) );
  aor22d1 U2780 ( .A1(wb_dat_i[7]), .A2(n2691), .B1(wb_dat_i[15]), .B2(n2692), 
        .Z(n2690) );
  oaim22d1 U2781 ( .A1(n2693), .A2(n2686), .B1(n2686), .B2(wbbd_data[6]), .ZN(
        n4636) );
  aoi221d1 U2782 ( .B1(wb_dat_i[30]), .B2(n2688), .C1(wb_dat_i[22]), .C2(n2689), .A(n2694), .ZN(n2693) );
  aor22d1 U2783 ( .A1(wb_dat_i[6]), .A2(n2691), .B1(wb_dat_i[14]), .B2(n2692), 
        .Z(n2694) );
  oaim22d1 U2784 ( .A1(n2695), .A2(n2686), .B1(n2686), .B2(wbbd_data[5]), .ZN(
        n4637) );
  aoi221d1 U2785 ( .B1(wb_dat_i[29]), .B2(n2688), .C1(wb_dat_i[21]), .C2(n2689), .A(n2696), .ZN(n2695) );
  aor22d1 U2786 ( .A1(wb_dat_i[5]), .A2(n2691), .B1(wb_dat_i[13]), .B2(n2692), 
        .Z(n2696) );
  oaim22d1 U2787 ( .A1(n2697), .A2(n2686), .B1(n2686), .B2(wbbd_data[4]), .ZN(
        n4638) );
  aoi221d1 U2788 ( .B1(wb_dat_i[28]), .B2(n2688), .C1(wb_dat_i[20]), .C2(n2689), .A(n2698), .ZN(n2697) );
  aor22d1 U2789 ( .A1(wb_dat_i[4]), .A2(n2691), .B1(wb_dat_i[12]), .B2(n2692), 
        .Z(n2698) );
  oaim22d1 U2790 ( .A1(n2699), .A2(n2686), .B1(n2686), .B2(wbbd_data[3]), .ZN(
        n4639) );
  aoi221d1 U2791 ( .B1(wb_dat_i[27]), .B2(n2688), .C1(wb_dat_i[19]), .C2(n2689), .A(n2700), .ZN(n2699) );
  aor22d1 U2792 ( .A1(wb_dat_i[3]), .A2(n2691), .B1(wb_dat_i[11]), .B2(n2692), 
        .Z(n2700) );
  oaim22d1 U2793 ( .A1(n2701), .A2(n2686), .B1(n2686), .B2(wbbd_data[2]), .ZN(
        n4640) );
  aoi221d1 U2794 ( .B1(wb_dat_i[26]), .B2(n2688), .C1(wb_dat_i[18]), .C2(n2689), .A(n2702), .ZN(n2701) );
  aor22d1 U2795 ( .A1(wb_dat_i[2]), .A2(n2691), .B1(wb_dat_i[10]), .B2(n2692), 
        .Z(n2702) );
  oaim22d1 U2796 ( .A1(n2703), .A2(n2686), .B1(n2686), .B2(wbbd_data[1]), .ZN(
        n4641) );
  aoi221d1 U2797 ( .B1(wb_dat_i[25]), .B2(n2688), .C1(wb_dat_i[17]), .C2(n2689), .A(n2704), .ZN(n2703) );
  aor22d1 U2798 ( .A1(wb_dat_i[1]), .A2(n2691), .B1(wb_dat_i[9]), .B2(n2692), 
        .Z(n2704) );
  oaim22d1 U2799 ( .A1(n2705), .A2(n2686), .B1(n2686), .B2(wbbd_data[0]), .ZN(
        n4642) );
  oaim21d1 U2800 ( .B1(n2706), .B2(n2707), .A(wb_we_i), .ZN(n2686) );
  aoi22d1 U2801 ( .A1(wb_sel_i[3]), .A2(n2688), .B1(wb_sel_i[2]), .B2(n2689), 
        .ZN(n2707) );
  aoi22d1 U2802 ( .A1(wb_sel_i[1]), .A2(n2692), .B1(wb_sel_i[0]), .B2(n2691), 
        .ZN(n2706) );
  aoi221d1 U2803 ( .B1(wb_dat_i[24]), .B2(n2688), .C1(wb_dat_i[16]), .C2(n2689), .A(n2708), .ZN(n2705) );
  aor22d1 U2804 ( .A1(wb_dat_i[0]), .A2(n2691), .B1(wb_dat_i[8]), .B2(n2692), 
        .Z(n2708) );
  aor211d1 U2805 ( .C1(wbbd_addr[1]), .C2(n2709), .A(n2710), .B(n2711), .Z(
        n4643) );
  oai222d1 U2806 ( .A1(n2712), .A2(n2713), .B1(n2714), .B2(n2715), .C1(n2716), 
        .C2(n2717), .ZN(n2711) );
  nr04d0 U2807 ( .A1(n2718), .A2(n2719), .A3(n2720), .A4(n2721), .ZN(n2716) );
  or04d0 U2808 ( .A1(n2722), .A2(n2723), .A3(n2724), .A4(n2725), .Z(n2721) );
  oai321d1 U2809 ( .C1(n2726), .C2(N635), .C3(n2727), .B1(N626), .B2(n2728), 
        .A(n2729), .ZN(n2720) );
  aoi31d1 U2810 ( .B1(n2730), .B2(n2731), .B3(N644), .A(n2732), .ZN(n2729) );
  an03d0 U2811 ( .A1(N660), .A2(n2733), .A3(n2734), .Z(n2732) );
  inv0d0 U2812 ( .I(N643), .ZN(n2731) );
  oai311d1 U2813 ( .C1(n2735), .C2(N699), .C3(n2736), .A(n2737), .B(n2738), 
        .ZN(n2719) );
  aoi31d1 U2814 ( .B1(n2739), .B2(n2740), .B3(N668), .A(n2741), .ZN(n2738) );
  nr03d0 U2815 ( .A1(n2742), .A2(N675), .A3(n2743), .ZN(n2741) );
  nd03d0 U2816 ( .A1(n2744), .A2(n2745), .A3(N692), .ZN(n2737) );
  oai321d1 U2817 ( .C1(n2746), .C2(N707), .C3(n2747), .B1(n2748), .B2(n2749), 
        .A(n2750), .ZN(n2718) );
  nr02d0 U2818 ( .A1(n2751), .A2(n2752), .ZN(n2750) );
  inv0d0 U2819 ( .I(N708), .ZN(n2746) );
  nr04d0 U2820 ( .A1(n2753), .A2(n2754), .A3(n2755), .A4(n2756), .ZN(n2714) );
  or04d0 U2821 ( .A1(n2757), .A2(n2758), .A3(n2759), .A4(n2760), .Z(n2756) );
  oai321d1 U2822 ( .C1(n2761), .C2(N1123), .C3(n2762), .B1(N1114), .B2(n2763), 
        .A(n2764), .ZN(n2755) );
  aoi31d1 U2823 ( .B1(n2765), .B2(n2766), .B3(N1132), .A(n2767), .ZN(n2764) );
  an03d0 U2824 ( .A1(N1148), .A2(n2768), .A3(n2769), .Z(n2767) );
  inv0d0 U2825 ( .I(N1131), .ZN(n2766) );
  oaim311d1 U2826 ( .C1(N1188), .C2(n2770), .C3(n2771), .A(n2772), .B(n2773), 
        .ZN(n2754) );
  aoi31d1 U2827 ( .B1(n2774), .B2(n2775), .B3(N1156), .A(n2776), .ZN(n2773) );
  nr03d0 U2828 ( .A1(n2777), .A2(N1163), .A3(n2778), .ZN(n2776) );
  nd03d0 U2829 ( .A1(n2779), .A2(n2780), .A3(N1180), .ZN(n2772) );
  oai321d1 U2830 ( .C1(n2781), .C2(N1195), .C3(n2782), .B1(n2783), .B2(n2784), 
        .A(n2785), .ZN(n2753) );
  nr02d0 U2831 ( .A1(n2786), .A2(n2787), .ZN(n2785) );
  inv0d0 U2832 ( .I(N1196), .ZN(n2781) );
  nr04d0 U2833 ( .A1(n2788), .A2(n2789), .A3(n2790), .A4(n2791), .ZN(n2712) );
  or04d0 U2834 ( .A1(n2792), .A2(n2793), .A3(n2794), .A4(n2795), .Z(n2791) );
  oai321d1 U2835 ( .C1(n2796), .C2(N879), .C3(n2797), .B1(N870), .B2(n2798), 
        .A(n2799), .ZN(n2790) );
  aoi31d1 U2836 ( .B1(n2800), .B2(n2801), .B3(N888), .A(n2802), .ZN(n2799) );
  an03d0 U2837 ( .A1(N904), .A2(n2803), .A3(n2804), .Z(n2802) );
  inv0d0 U2838 ( .I(N887), .ZN(n2801) );
  inv0d0 U2839 ( .I(N880), .ZN(n2796) );
  oai311d1 U2840 ( .C1(n2805), .C2(N943), .C3(n2806), .A(n2807), .B(n2808), 
        .ZN(n2789) );
  aoi31d1 U2841 ( .B1(n2809), .B2(n2810), .B3(N912), .A(n2811), .ZN(n2808) );
  nr03d0 U2842 ( .A1(n2812), .A2(N919), .A3(n2813), .ZN(n2811) );
  nd03d0 U2843 ( .A1(n2814), .A2(n2815), .A3(N936), .ZN(n2807) );
  oai321d1 U2844 ( .C1(n2816), .C2(N951), .C3(n2817), .B1(n2818), .B2(n2819), 
        .A(n2820), .ZN(n2788) );
  nr02d0 U2845 ( .A1(n2821), .A2(n2822), .ZN(n2820) );
  inv0d0 U2846 ( .I(N952), .ZN(n2816) );
  aoi31d1 U2847 ( .B1(n2823), .B2(n2824), .B3(n2825), .A(n2826), .ZN(n2710) );
  nr04d0 U2848 ( .A1(n2827), .A2(n2828), .A3(n2829), .A4(n2830), .ZN(n2825) );
  oai21d1 U2849 ( .B1(n2831), .B2(n2832), .A(n2833), .ZN(n2828) );
  nd04d0 U2850 ( .A1(n2834), .A2(n2835), .A3(n2836), .A4(n2837), .ZN(n2827) );
  nr04d0 U2851 ( .A1(n2838), .A2(n2839), .A3(n2840), .A4(n2841), .ZN(n2824) );
  inv0d0 U2852 ( .I(n2842), .ZN(n2838) );
  nr04d0 U2853 ( .A1(n2843), .A2(n2844), .A3(n2845), .A4(n2846), .ZN(n2823) );
  oaim211d1 U2854 ( .C1(n2709), .C2(wbbd_addr[2]), .A(n2847), .B(n2848), .ZN(
        n4644) );
  oan211d1 U2855 ( .C1(n2849), .C2(n2850), .B(n2692), .A(n2851), .ZN(n2848) );
  aon211d1 U2856 ( .C1(n2852), .C2(n2853), .B(n2713), .A(n2854), .ZN(n2851) );
  oai21d1 U2857 ( .B1(n2855), .B2(n2856), .A(n2688), .ZN(n2854) );
  nd04d0 U2858 ( .A1(n2857), .A2(n2858), .A3(n2859), .A4(n2860), .ZN(n2856) );
  aoi221d1 U2859 ( .B1(N1121), .B2(n2861), .C1(N1119), .C2(n2862), .A(n2757), 
        .ZN(n2860) );
  nd04d0 U2860 ( .A1(n2863), .A2(n2864), .A3(n2865), .A4(n2866), .ZN(n2757) );
  nr04d0 U2861 ( .A1(n2867), .A2(n2868), .A3(n2869), .A4(n2870), .ZN(n2866) );
  nr23d1 U2862 ( .A1(n2871), .A2(n2872), .A3(n2873), .ZN(n2865) );
  inv0d0 U2863 ( .I(n2874), .ZN(n2861) );
  inv0d0 U2864 ( .I(n2875), .ZN(n2858) );
  oai311d1 U2865 ( .C1(n2876), .C2(N1125), .C3(n2877), .A(n2878), .B(n2879), 
        .ZN(n2855) );
  nr04d0 U2866 ( .A1(n2880), .A2(n2881), .A3(n2882), .A4(n2883), .ZN(n2879) );
  inv0d0 U2867 ( .I(n2884), .ZN(n2880) );
  aoi31d1 U2868 ( .B1(n2885), .B2(n2886), .B3(N1182), .A(n2887), .ZN(n2878) );
  nr13d1 U2869 ( .A1(N1150), .A2(N1149), .A3(n2888), .ZN(n2887) );
  inv0d0 U2870 ( .I(N1181), .ZN(n2886) );
  aoi311d1 U2871 ( .C1(n2889), .C2(n2890), .C3(N882), .A(n2891), .B(n2892), 
        .ZN(n2853) );
  aor31d1 U2872 ( .B1(n2893), .B2(n2894), .B3(N938), .A(n2895), .Z(n2892) );
  nr13d1 U2873 ( .A1(N906), .A2(N905), .A3(n2896), .ZN(n2895) );
  inv0d0 U2874 ( .I(N937), .ZN(n2894) );
  nd04d0 U2875 ( .A1(n2897), .A2(n2898), .A3(n2899), .A4(n2900), .ZN(n2891) );
  inv0d0 U2876 ( .I(N881), .ZN(n2890) );
  nr04d0 U2877 ( .A1(n2901), .A2(n2902), .A3(n2903), .A4(n2904), .ZN(n2852) );
  aor221d1 U2878 ( .B1(n2905), .B2(N877), .C1(n2906), .C2(N875), .A(n2792), 
        .Z(n2901) );
  nd04d0 U2879 ( .A1(n2907), .A2(n2908), .A3(n2909), .A4(n2910), .ZN(n2792) );
  nr04d0 U2880 ( .A1(n2911), .A2(n2912), .A3(n2913), .A4(n2914), .ZN(n2910) );
  an03d0 U2881 ( .A1(n2915), .A2(n2916), .A3(n2917), .Z(n2909) );
  nd04d0 U2882 ( .A1(n2918), .A2(n2919), .A3(n2920), .A4(n2921), .ZN(n2850) );
  aoi221d1 U2883 ( .B1(N633), .B2(n2922), .C1(N631), .C2(n2923), .A(n2722), 
        .ZN(n2921) );
  nd04d0 U2884 ( .A1(n2924), .A2(n2925), .A3(n2926), .A4(n2927), .ZN(n2722) );
  nr04d0 U2885 ( .A1(n2928), .A2(n2929), .A3(n2930), .A4(n2931), .ZN(n2927) );
  nr03d0 U2886 ( .A1(n2932), .A2(n2933), .A3(n2934), .ZN(n2926) );
  inv0d0 U2887 ( .I(n2935), .ZN(n2922) );
  oai311d1 U2888 ( .C1(n2936), .C2(N637), .C3(n2937), .A(n2938), .B(n2939), 
        .ZN(n2849) );
  nr04d0 U2889 ( .A1(n2940), .A2(n2941), .A3(n2942), .A4(n2943), .ZN(n2939) );
  aoi31d1 U2890 ( .B1(n2944), .B2(n2945), .B3(N694), .A(n2946), .ZN(n2938) );
  nr13d1 U2891 ( .A1(N662), .A2(N661), .A3(n2947), .ZN(n2946) );
  oaim21d1 U2892 ( .B1(n2948), .B2(n2949), .A(n2691), .ZN(n2847) );
  nr04d0 U2893 ( .A1(n2950), .A2(n2951), .A3(n2846), .A4(n2952), .ZN(n2949) );
  or03d0 U2894 ( .A1(n2953), .A2(n2954), .A3(n2955), .Z(n2952) );
  nd04d0 U2895 ( .A1(n2956), .A2(n2957), .A3(n2958), .A4(n2959), .ZN(n2846) );
  nr04d0 U2896 ( .A1(n2960), .A2(n2961), .A3(n2962), .A4(n2963), .ZN(n2959) );
  nr13d1 U2897 ( .A1(n2964), .A2(n2965), .A3(n2966), .ZN(n2958) );
  nr04d0 U2898 ( .A1(n2967), .A2(n2968), .A3(n2969), .A4(n2970), .ZN(n2948) );
  aor311d1 U2899 ( .C1(n2971), .C2(n2972), .C3(n2973), .A(n2974), .B(n2975), 
        .Z(n2970) );
  inv0d0 U2900 ( .I(n2833), .ZN(n2975) );
  nd02d0 U2901 ( .A1(n2976), .A2(n2977), .ZN(n2833) );
  nd02d0 U2902 ( .A1(n2978), .A2(n2979), .ZN(n2974) );
  oaim211d1 U2903 ( .C1(n2709), .C2(wbbd_addr[3]), .A(n2980), .B(n2981), .ZN(
        n4645) );
  oan211d1 U2904 ( .C1(n2982), .C2(n2983), .B(n2692), .A(n2984), .ZN(n2981) );
  aon211d1 U2905 ( .C1(n2985), .C2(n2986), .B(n2713), .A(n2987), .ZN(n2984) );
  oai21d1 U2906 ( .B1(n2988), .B2(n2989), .A(n2688), .ZN(n2987) );
  nd04d0 U2907 ( .A1(n2990), .A2(n2991), .A3(n2992), .A4(n2993), .ZN(n2989) );
  nr03d0 U2908 ( .A1(n2875), .A2(n2869), .A3(n2760), .ZN(n2993) );
  nd03d0 U2909 ( .A1(n2994), .A2(n2995), .A3(n2996), .ZN(n2760) );
  nd04d0 U2910 ( .A1(n2997), .A2(n2998), .A3(n2999), .A4(n3000), .ZN(n2869) );
  nr04d0 U2911 ( .A1(n3001), .A2(n3002), .A3(n3003), .A4(n3004), .ZN(n3000) );
  nd12d0 U2912 ( .A1(n3005), .A2(N1129), .ZN(n2999) );
  nd04d0 U2913 ( .A1(n3006), .A2(n3007), .A3(n3008), .A4(n3009), .ZN(n2875) );
  an03d0 U2914 ( .A1(n3010), .A2(n3011), .A3(n3012), .Z(n3009) );
  nd04d0 U2915 ( .A1(n3013), .A2(n3014), .A3(n3015), .A4(n3016), .ZN(n2988) );
  aoi221d1 U2916 ( .B1(N1218), .B2(n3017), .C1(n2787), .C2(n3018), .A(n3019), 
        .ZN(n3016) );
  aoi21d1 U2917 ( .B1(n2761), .B2(n2876), .A(n2762), .ZN(n3019) );
  inv0d0 U2918 ( .I(N1126), .ZN(n2876) );
  inv0d0 U2919 ( .I(N1124), .ZN(n2761) );
  inv0d0 U2920 ( .I(N1139), .ZN(n3018) );
  aoi21d1 U2921 ( .B1(N1134), .B2(n3020), .A(n3021), .ZN(n3015) );
  nr04d0 U2922 ( .A1(N1121), .A2(N1119), .A3(n2874), .A4(n3022), .ZN(n3021) );
  inv0d0 U2923 ( .I(N1122), .ZN(n3022) );
  nr04d0 U2924 ( .A1(n3023), .A2(n3024), .A3(n3025), .A4(n3026), .ZN(n2986) );
  oaim21d1 U2925 ( .B1(n3027), .B2(N890), .A(n3028), .ZN(n3024) );
  nd04d0 U2926 ( .A1(N878), .A2(n2905), .A3(n2819), .A4(n3029), .ZN(n3028) );
  inv0d0 U2927 ( .I(N877), .ZN(n3029) );
  inv0d0 U2928 ( .I(n3030), .ZN(n2905) );
  oai222d1 U2929 ( .A1(N895), .A2(n3031), .B1(n3032), .B2(n2797), .C1(n3033), 
        .C2(n3034), .ZN(n3023) );
  nr02d0 U2930 ( .A1(N882), .A2(N880), .ZN(n3032) );
  an04d0 U2931 ( .A1(n3035), .A2(n3036), .A3(n3037), .A4(n3038), .Z(n2985) );
  nr03d0 U2932 ( .A1(n2795), .A2(n2913), .A3(n2903), .ZN(n3035) );
  nd04d0 U2933 ( .A1(n3039), .A2(n3040), .A3(n3041), .A4(n3042), .ZN(n2903) );
  nr13d1 U2934 ( .A1(n3043), .A2(n3044), .A3(n3045), .ZN(n3042) );
  nd04d0 U2935 ( .A1(n3046), .A2(n3047), .A3(n3048), .A4(n3049), .ZN(n2913) );
  nr04d0 U2936 ( .A1(n3050), .A2(n3051), .A3(n3052), .A4(n3053), .ZN(n3049) );
  nd02d0 U2937 ( .A1(N885), .A2(n3054), .ZN(n3048) );
  or03d0 U2938 ( .A1(n3055), .A2(n3056), .A3(n3057), .Z(n2795) );
  nd04d0 U2939 ( .A1(n3058), .A2(n3059), .A3(n3060), .A4(n3061), .ZN(n2983) );
  nr13d1 U2940 ( .A1(n2919), .A2(n2930), .A3(n2725), .ZN(n3061) );
  nd03d0 U2941 ( .A1(n3062), .A2(n3063), .A3(n3064), .ZN(n2725) );
  nd04d0 U2942 ( .A1(n3065), .A2(n3066), .A3(n3067), .A4(n3068), .ZN(n2930) );
  nr04d0 U2943 ( .A1(n3069), .A2(n3070), .A3(n3071), .A4(n3072), .ZN(n3068) );
  nd02d0 U2944 ( .A1(N641), .A2(n3073), .ZN(n3067) );
  nr04d0 U2945 ( .A1(n3074), .A2(n3075), .A3(n3076), .A4(n3077), .ZN(n2919) );
  nd23d1 U2946 ( .A1(n3078), .A2(n3079), .A3(n3080), .ZN(n3077) );
  inv0d0 U2947 ( .I(n3081), .ZN(n3058) );
  nd04d0 U2948 ( .A1(n3082), .A2(n3083), .A3(n3084), .A4(n3085), .ZN(n2982) );
  aoi221d1 U2949 ( .B1(N730), .B2(n3086), .C1(n2752), .C2(n3087), .A(n3088), 
        .ZN(n3085) );
  aoi21d1 U2950 ( .B1(n2726), .B2(n2936), .A(n2727), .ZN(n3088) );
  inv0d0 U2951 ( .I(N638), .ZN(n2936) );
  inv0d0 U2952 ( .I(N636), .ZN(n2726) );
  aoi21d1 U2953 ( .B1(N646), .B2(n3089), .A(n3090), .ZN(n3084) );
  nr04d0 U2954 ( .A1(N633), .A2(N631), .A3(n2935), .A4(n3091), .ZN(n3090) );
  inv0d0 U2955 ( .I(N634), .ZN(n3091) );
  oai21d1 U2956 ( .B1(n3092), .B2(n3093), .A(n2691), .ZN(n2980) );
  nd04d0 U2957 ( .A1(n3094), .A2(n3095), .A3(n3096), .A4(n3097), .ZN(n3093) );
  nr04d0 U2958 ( .A1(n3098), .A2(n2962), .A3(n2843), .A4(n2954), .ZN(n3097) );
  nd04d0 U2959 ( .A1(n3099), .A2(n3100), .A3(n3101), .A4(n3102), .ZN(n2954) );
  nr03d0 U2960 ( .A1(n3103), .A2(n3104), .A3(n3105), .ZN(n3102) );
  nd03d0 U2961 ( .A1(n3106), .A2(n3107), .A3(n3108), .ZN(n2843) );
  nd04d0 U2962 ( .A1(n3109), .A2(n3110), .A3(n3111), .A4(n3112), .ZN(n2962) );
  nr03d0 U2963 ( .A1(n3113), .A2(n3114), .A3(n3115), .ZN(n3112) );
  aoi21d1 U2964 ( .B1(n3116), .B2(n2977), .A(n3117), .ZN(n3111) );
  nd04d0 U2965 ( .A1(n3118), .A2(n2979), .A3(n3119), .A4(n3120), .ZN(n3092) );
  an03d0 U2966 ( .A1(n3121), .A2(n2837), .A3(n3122), .Z(n3120) );
  aoi21d1 U2967 ( .B1(n3123), .B2(n2977), .A(n2829), .ZN(n3119) );
  an02d0 U2968 ( .A1(n2977), .A2(n3124), .Z(n2829) );
  nd02d0 U2969 ( .A1(n3125), .A2(n3126), .ZN(n2979) );
  oaim211d1 U2970 ( .C1(n2709), .C2(wbbd_addr[4]), .A(n3127), .B(n3128), .ZN(
        n4646) );
  aoi211d1 U2971 ( .C1(n2692), .C2(n3129), .A(n3130), .B(n3131), .ZN(n3128) );
  aoim31d1 U2972 ( .B1(n3132), .B2(n3133), .B3(n3134), .A(n2713), .ZN(n3131)
         );
  nd04d0 U2973 ( .A1(n3135), .A2(n3136), .A3(n3137), .A4(n3138), .ZN(n3134) );
  nr04d0 U2974 ( .A1(n3050), .A2(n3139), .A3(n2822), .A4(n3140), .ZN(n3138) );
  aoim31d1 U2975 ( .B1(N888), .B2(N890), .B3(N887), .A(n3141), .ZN(n3140) );
  inv0d0 U2976 ( .I(n3031), .ZN(n2822) );
  nd02d0 U2977 ( .A1(N896), .A2(n3142), .ZN(n3031) );
  nr13d1 U2978 ( .A1(N900), .A2(n3143), .A3(N899), .ZN(n3050) );
  aoi22d1 U2979 ( .A1(N883), .A2(n3144), .B1(N895), .B2(n3142), .ZN(n3137) );
  nd04d0 U2980 ( .A1(n3145), .A2(n3040), .A3(n3146), .A4(n2900), .ZN(n3133) );
  nd02d0 U2981 ( .A1(N894), .A2(n3147), .ZN(n2900) );
  nd03d0 U2982 ( .A1(n3148), .A2(n3149), .A3(N898), .ZN(n3040) );
  nd04d0 U2983 ( .A1(n3150), .A2(n2916), .A3(n3151), .A4(n3152), .ZN(n3132) );
  nd02d0 U2984 ( .A1(N892), .A2(n3153), .ZN(n2916) );
  aoim31d1 U2985 ( .B1(n3154), .B2(n3155), .B3(n3156), .A(n2715), .ZN(n3130)
         );
  nd04d0 U2986 ( .A1(n3157), .A2(n3158), .A3(n3159), .A4(n3160), .ZN(n3156) );
  nr04d0 U2987 ( .A1(n3001), .A2(n3161), .A3(n2787), .A4(n3162), .ZN(n3160) );
  aoim31d1 U2988 ( .B1(N1132), .B2(N1134), .B3(N1131), .A(n3163), .ZN(n3162)
         );
  an02d0 U2989 ( .A1(N1140), .A2(n3164), .Z(n2787) );
  nr13d1 U2990 ( .A1(N1144), .A2(n3165), .A3(N1143), .ZN(n3001) );
  aoi22d1 U2991 ( .A1(N1127), .A2(n3166), .B1(N1139), .B2(n3164), .ZN(n3159)
         );
  nd04d0 U2992 ( .A1(n3167), .A2(n3007), .A3(n3168), .A4(n2884), .ZN(n3155) );
  nd02d0 U2993 ( .A1(N1138), .A2(n3169), .ZN(n2884) );
  nd03d0 U2994 ( .A1(n3170), .A2(n3171), .A3(N1142), .ZN(n3007) );
  nd04d0 U2995 ( .A1(n3172), .A2(n2872), .A3(n3173), .A4(n3174), .ZN(n3154) );
  nd02d0 U2996 ( .A1(N1136), .A2(n3175), .ZN(n2872) );
  nd04d0 U2997 ( .A1(n3176), .A2(n3177), .A3(n3178), .A4(n3179), .ZN(n3129) );
  nr04d0 U2998 ( .A1(n3180), .A2(n3181), .A3(n2933), .A4(n3182), .ZN(n3179) );
  an02d0 U2999 ( .A1(N648), .A2(n3183), .Z(n2933) );
  nr04d0 U3000 ( .A1(n2940), .A2(n3184), .A3(n3075), .A4(n3185), .ZN(n3178) );
  an03d0 U3001 ( .A1(n3186), .A2(n3187), .A3(N654), .Z(n3075) );
  an02d0 U3002 ( .A1(N650), .A2(n3188), .Z(n2940) );
  nr04d0 U3003 ( .A1(n3069), .A2(n3189), .A3(n2752), .A4(n3190), .ZN(n3177) );
  aoim31d1 U3004 ( .B1(N644), .B2(N646), .B3(N643), .A(n3191), .ZN(n3190) );
  an02d0 U3005 ( .A1(N652), .A2(n3192), .Z(n2752) );
  nr13d1 U3006 ( .A1(N656), .A2(n3193), .A3(N655), .ZN(n3069) );
  nr03d0 U3007 ( .A1(n3194), .A2(n3195), .A3(n3196), .ZN(n3176) );
  oai22d1 U3008 ( .A1(n3197), .A2(n3087), .B1(n3198), .B2(n3199), .ZN(n3194)
         );
  inv0d0 U3009 ( .I(N651), .ZN(n3087) );
  oai31d1 U3010 ( .B1(n3200), .B2(n3201), .B3(n3202), .A(n2691), .ZN(n3127) );
  nd04d0 U3011 ( .A1(n3203), .A2(n3204), .A3(n2837), .A4(n3118), .ZN(n3202) );
  nd02d0 U3012 ( .A1(n3205), .A2(n3126), .ZN(n3118) );
  nd02d0 U3013 ( .A1(n3206), .A2(n3207), .ZN(n2837) );
  nd04d0 U3014 ( .A1(n3208), .A2(n2964), .A3(n2978), .A4(n3209), .ZN(n3201) );
  nd02d0 U3015 ( .A1(n3126), .A2(n3124), .ZN(n2978) );
  nd02d0 U3016 ( .A1(n3210), .A2(n3126), .ZN(n2964) );
  nd04d0 U3017 ( .A1(n3211), .A2(n3212), .A3(n3213), .A4(n3214), .ZN(n3200) );
  nr04d0 U3018 ( .A1(n3117), .A2(n3215), .A3(n3216), .A4(n3217), .ZN(n3214) );
  inv0d0 U3019 ( .I(n3100), .ZN(n3216) );
  nd02d0 U3020 ( .A1(n3123), .A2(n3207), .ZN(n3100) );
  an02d0 U3021 ( .A1(n3218), .A2(n3219), .Z(n3117) );
  aoi311d1 U3022 ( .C1(n2971), .C2(wb_adr_i[0]), .C3(n3220), .A(n2830), .B(
        n3221), .ZN(n3213) );
  an02d0 U3023 ( .A1(n3219), .A2(n3126), .Z(n2830) );
  an02d0 U3024 ( .A1(n3222), .A2(wb_adr_i[3]), .Z(n3220) );
  inv0d0 U3025 ( .I(n3223), .ZN(n3211) );
  oaim211d1 U3026 ( .C1(n2709), .C2(wbbd_addr[5]), .A(n3224), .B(n3225), .ZN(
        n4647) );
  aoi211d1 U3027 ( .C1(n2692), .C2(n3226), .A(n3227), .B(n3228), .ZN(n3225) );
  aoim31d1 U3028 ( .B1(n3229), .B2(n3230), .B3(n3231), .A(n2713), .ZN(n3228)
         );
  nd04d0 U3029 ( .A1(n3136), .A2(n3037), .A3(n3232), .A4(n3233), .ZN(n3231) );
  aoi311d1 U3030 ( .C1(n3234), .C2(n3235), .C3(N902), .A(n3236), .B(n3237), 
        .ZN(n3233) );
  oai22d1 U3031 ( .A1(n3238), .A2(n2810), .B1(n3239), .B2(n3240), .ZN(n3236)
         );
  nr03d0 U3032 ( .A1(N903), .A2(N906), .A3(N904), .ZN(n3239) );
  inv0d0 U3033 ( .I(N911), .ZN(n2810) );
  aoim22d1 U3034 ( .A1(n2809), .A2(N912), .B1(n3241), .B2(n3242), .Z(n3037) );
  nd02d0 U3035 ( .A1(n3243), .A2(n3244), .ZN(n3242) );
  an04d0 U3036 ( .A1(n3245), .A2(n3246), .A3(n3247), .A4(n3248), .Z(n3136) );
  an04d0 U3037 ( .A1(n3249), .A2(n2899), .A3(n3250), .A4(n2915), .Z(n3248) );
  nd03d0 U3038 ( .A1(n3251), .A2(n3252), .A3(N924), .ZN(n2915) );
  nd13d1 U3039 ( .A1(N921), .A2(n3253), .A3(N922), .ZN(n2899) );
  nr04d0 U3040 ( .A1(n3254), .A2(n3025), .A3(n3056), .A4(n3255), .ZN(n3247) );
  nr13d1 U3041 ( .A1(N928), .A2(n3256), .A3(N927), .ZN(n3056) );
  nr13d1 U3042 ( .A1(N926), .A2(n3257), .A3(N925), .ZN(n3025) );
  inv0d0 U3043 ( .I(n3258), .ZN(n3254) );
  nr04d0 U3044 ( .A1(n3259), .A2(n3260), .A3(n3052), .A4(n3261), .ZN(n3246) );
  nr13d1 U3045 ( .A1(N932), .A2(n3262), .A3(N931), .ZN(n3052) );
  inv0d0 U3046 ( .I(n3263), .ZN(n3260) );
  inv0d0 U3047 ( .I(n3041), .ZN(n3259) );
  nd03d0 U3048 ( .A1(n3264), .A2(n3265), .A3(N930), .ZN(n3041) );
  aoi321d1 U3049 ( .C1(n3266), .C2(n3267), .C3(N918), .B1(N927), .B2(n3268), 
        .A(n3269), .ZN(n3245) );
  aoi21d1 U3050 ( .B1(n2812), .B2(n3270), .A(n2813), .ZN(n3269) );
  inv0d0 U3051 ( .I(N920), .ZN(n2812) );
  nd04d0 U3052 ( .A1(n3271), .A2(n3272), .A3(n3039), .A4(n3273), .ZN(n3230) );
  nd03d0 U3053 ( .A1(n3274), .A2(n3275), .A3(N914), .ZN(n3039) );
  inv0d0 U3054 ( .I(n3051), .ZN(n3271) );
  nr13d1 U3055 ( .A1(N916), .A2(n3276), .A3(N915), .ZN(n3051) );
  nd04d0 U3056 ( .A1(n3277), .A2(n2917), .A3(n3278), .A4(n3279), .ZN(n3229) );
  nd13d1 U3057 ( .A1(N907), .A2(n3280), .A3(N908), .ZN(n2917) );
  aoim31d1 U3058 ( .B1(n3281), .B2(n3282), .B3(n3283), .A(n2715), .ZN(n3227)
         );
  nd04d0 U3059 ( .A1(n3158), .A2(n2991), .A3(n3284), .A4(n3285), .ZN(n3283) );
  aoi311d1 U3060 ( .C1(n3286), .C2(n3287), .C3(N1146), .A(n3288), .B(n3289), 
        .ZN(n3285) );
  oai22d1 U3061 ( .A1(n3290), .A2(n2775), .B1(n3291), .B2(n3292), .ZN(n3288)
         );
  nr03d0 U3062 ( .A1(N1147), .A2(N1150), .A3(N1148), .ZN(n3291) );
  inv0d0 U3063 ( .I(N1155), .ZN(n2775) );
  aoim22d1 U3064 ( .A1(n2774), .A2(N1156), .B1(n3293), .B2(n3294), .Z(n2991)
         );
  nd02d0 U3065 ( .A1(n3295), .A2(n3296), .ZN(n3294) );
  an04d0 U3066 ( .A1(n3297), .A2(n3298), .A3(n3299), .A4(n3300), .Z(n3158) );
  nr04d0 U3067 ( .A1(n3301), .A2(n2881), .A3(n3302), .A4(n2873), .ZN(n3300) );
  nr13d1 U3068 ( .A1(N1168), .A2(n3303), .A3(N1167), .ZN(n2873) );
  inv0d0 U3069 ( .I(n3304), .ZN(n3302) );
  an03d0 U3070 ( .A1(n3305), .A2(n3306), .A3(N1166), .Z(n2881) );
  an04d0 U3071 ( .A1(n3307), .A2(n3014), .A3(n2995), .A4(n3308), .Z(n3299) );
  nd13d1 U3072 ( .A1(N1171), .A2(n3309), .A3(N1172), .ZN(n2995) );
  nd13d1 U3073 ( .A1(N1169), .A2(n3310), .A3(N1170), .ZN(n3014) );
  nr04d0 U3074 ( .A1(n3311), .A2(n3312), .A3(n3003), .A4(n3313), .ZN(n3298) );
  nr13d1 U3075 ( .A1(N1176), .A2(n3314), .A3(N1175), .ZN(n3003) );
  inv0d0 U3076 ( .I(n3315), .ZN(n3312) );
  inv0d0 U3077 ( .I(n3008), .ZN(n3311) );
  nd03d0 U3078 ( .A1(n3316), .A2(n3317), .A3(N1174), .ZN(n3008) );
  aoi321d1 U3079 ( .C1(n3318), .C2(n3319), .C3(N1162), .B1(N1171), .B2(n3309), 
        .A(n3320), .ZN(n3297) );
  aoi21d1 U3080 ( .B1(n2777), .B2(n3321), .A(n2778), .ZN(n3320) );
  inv0d0 U3081 ( .I(N1164), .ZN(n2777) );
  nd04d0 U3082 ( .A1(n3322), .A2(n3323), .A3(n3006), .A4(n3324), .ZN(n3282) );
  nd03d0 U3083 ( .A1(n3325), .A2(n3326), .A3(N1158), .ZN(n3006) );
  inv0d0 U3084 ( .I(n3002), .ZN(n3322) );
  nr13d1 U3085 ( .A1(N1160), .A2(n3327), .A3(N1159), .ZN(n3002) );
  nd04d0 U3086 ( .A1(n3328), .A2(n2871), .A3(n3329), .A4(n3330), .ZN(n3281) );
  nd13d1 U3087 ( .A1(N1151), .A2(n3331), .A3(N1152), .ZN(n2871) );
  nd04d0 U3088 ( .A1(n3332), .A2(n3333), .A3(n3334), .A4(n3335), .ZN(n3226) );
  nr04d0 U3089 ( .A1(n3336), .A2(n3337), .A3(n2934), .A4(n3338), .ZN(n3335) );
  nr13d1 U3090 ( .A1(N664), .A2(n3339), .A3(N663), .ZN(n2934) );
  nr04d0 U3091 ( .A1(n3340), .A2(n3074), .A3(n3341), .A4(n3070), .ZN(n3334) );
  nr13d1 U3092 ( .A1(N672), .A2(n3342), .A3(N671), .ZN(n3070) );
  an03d0 U3093 ( .A1(n3343), .A2(n3344), .A3(N670), .Z(n3074) );
  aoi311d1 U3094 ( .C1(n3345), .C2(n3346), .C3(N658), .A(n3347), .B(n3348), 
        .ZN(n3333) );
  oai22d1 U3095 ( .A1(n3349), .A2(n2740), .B1(n3350), .B2(n3351), .ZN(n3347)
         );
  nr03d0 U3096 ( .A1(N659), .A2(N662), .A3(N660), .ZN(n3350) );
  inv0d0 U3097 ( .I(N667), .ZN(n2740) );
  nr13d1 U3098 ( .A1(n3059), .A2(n3352), .A3(n3195), .ZN(n3332) );
  nd04d0 U3099 ( .A1(n3353), .A2(n3354), .A3(n3355), .A4(n3356), .ZN(n3195) );
  nr04d0 U3100 ( .A1(n3357), .A2(n2941), .A3(n3358), .A4(n2932), .ZN(n3356) );
  nr13d1 U3101 ( .A1(N680), .A2(n3359), .A3(N679), .ZN(n2932) );
  an03d0 U3102 ( .A1(n3360), .A2(n3361), .A3(N678), .Z(n2941) );
  nr04d0 U3103 ( .A1(n3362), .A2(n3363), .A3(n3364), .A4(n3365), .ZN(n3355) );
  inv0d0 U3104 ( .I(n3063), .ZN(n3364) );
  nd03d0 U3105 ( .A1(n3366), .A2(n3367), .A3(N684), .ZN(n3063) );
  inv0d0 U3106 ( .I(n3083), .ZN(n3363) );
  nd03d0 U3107 ( .A1(n3368), .A2(n3369), .A3(N682), .ZN(n3083) );
  nr04d0 U3108 ( .A1(n3076), .A2(n3370), .A3(n3071), .A4(n3371), .ZN(n3354) );
  nr13d1 U3109 ( .A1(N688), .A2(n3372), .A3(N687), .ZN(n3071) );
  nr13d1 U3110 ( .A1(N686), .A2(n3373), .A3(N685), .ZN(n3076) );
  aoi321d1 U3111 ( .C1(n3374), .C2(n3375), .C3(N674), .B1(N683), .B2(n3366), 
        .A(n3376), .ZN(n3353) );
  aoi21d1 U3112 ( .B1(n2742), .B2(n3377), .A(n2743), .ZN(n3376) );
  inv0d0 U3113 ( .I(N676), .ZN(n2742) );
  aoim22d1 U3114 ( .A1(n2739), .A2(N668), .B1(n3378), .B2(n3379), .Z(n3059) );
  nd02d0 U3115 ( .A1(n3380), .A2(n3381), .ZN(n3379) );
  oai21d1 U3116 ( .B1(n3382), .B2(n3383), .A(n2691), .ZN(n3224) );
  nd04d0 U3117 ( .A1(n3204), .A2(n3095), .A3(n3384), .A4(n3385), .ZN(n3383) );
  an04d0 U3118 ( .A1(n3386), .A2(n3110), .A3(n3387), .A4(n3099), .Z(n3385) );
  nd02d0 U3119 ( .A1(n3388), .A2(n3206), .ZN(n3099) );
  nd02d0 U3120 ( .A1(n3388), .A2(n3219), .ZN(n3110) );
  aoi21d1 U3121 ( .B1(n3218), .B2(n3389), .A(n3390), .ZN(n3095) );
  inv0d0 U3122 ( .I(n2835), .ZN(n3390) );
  nd02d0 U3123 ( .A1(n3391), .A2(n3218), .ZN(n2835) );
  an04d0 U3124 ( .A1(n3392), .A2(n3393), .A3(n3394), .A4(n3395), .Z(n3204) );
  aoi211d1 U3125 ( .C1(n3125), .C2(n3388), .A(n3396), .B(n3397), .ZN(n3395) );
  inv0d0 U3126 ( .I(n3398), .ZN(n3397) );
  nd02d0 U3127 ( .A1(n3399), .A2(n2834), .ZN(n3396) );
  nd02d0 U3128 ( .A1(n3388), .A2(n3123), .ZN(n2834) );
  an03d0 U3129 ( .A1(n3122), .A2(n3101), .A3(n3400), .Z(n3394) );
  nd02d0 U3130 ( .A1(n3401), .A2(n3206), .ZN(n3101) );
  nd02d0 U3131 ( .A1(n3389), .A2(n3388), .ZN(n3122) );
  nr04d0 U3132 ( .A1(n3402), .A2(n2967), .A3(n3403), .A4(n2965), .ZN(n3393) );
  an02d0 U3133 ( .A1(n3388), .A2(n3124), .Z(n2965) );
  inv0d0 U3134 ( .I(n3404), .ZN(n3403) );
  nr02d0 U3135 ( .A1(n3405), .A2(n3406), .ZN(n2967) );
  inv0d0 U3136 ( .I(n3407), .ZN(n3402) );
  an03d0 U3137 ( .A1(n3109), .A2(n3107), .A3(n3408), .Z(n3392) );
  nd02d0 U3138 ( .A1(n3388), .A2(n3391), .ZN(n3107) );
  nd02d0 U3139 ( .A1(n3401), .A2(n3219), .ZN(n3109) );
  nd04d0 U3140 ( .A1(n3409), .A2(n2836), .A3(n3410), .A4(n3411), .ZN(n3382) );
  nr04d0 U3141 ( .A1(n3412), .A2(n2966), .A3(n3413), .A4(n2968), .ZN(n3411) );
  nr02d0 U3142 ( .A1(n3405), .A2(n3414), .ZN(n2968) );
  inv0d0 U3143 ( .I(n3415), .ZN(n3413) );
  an02d0 U3144 ( .A1(n3218), .A2(n3124), .Z(n2966) );
  inv0d0 U3145 ( .I(n3416), .ZN(n3412) );
  aoi21d1 U3146 ( .B1(n3125), .B2(n3218), .A(n3417), .ZN(n3410) );
  nd02d0 U3147 ( .A1(n3123), .A2(n3218), .ZN(n2836) );
  oaim211d1 U3148 ( .C1(n2709), .C2(wbbd_addr[6]), .A(n3418), .B(n3419), .ZN(
        n4648) );
  aoi211d1 U3149 ( .C1(n2692), .C2(n3420), .A(n3421), .B(n3422), .ZN(n3419) );
  aoim31d1 U3150 ( .B1(n3423), .B2(n3424), .B3(n3425), .A(n2713), .ZN(n3422)
         );
  nd04d0 U3151 ( .A1(n3135), .A2(n3038), .A3(n3232), .A4(n3426), .ZN(n3425) );
  aoi311d1 U3152 ( .C1(n3427), .C2(n3428), .C3(N934), .A(n3429), .B(n3430), 
        .ZN(n3426) );
  oai22d1 U3153 ( .A1(n2806), .A2(n3431), .B1(n3432), .B2(n3433), .ZN(n3429)
         );
  nr03d0 U3154 ( .A1(N935), .A2(N938), .A3(N936), .ZN(n3432) );
  an03d0 U3155 ( .A1(n3434), .A2(n3435), .A3(n3436), .Z(n3232) );
  aoi211d1 U3156 ( .C1(N974), .C2(n3437), .A(n3438), .B(n3439), .ZN(n3436) );
  aon211d1 U3157 ( .C1(n3440), .C2(n3441), .B(n3442), .A(n3443), .ZN(n3439) );
  inv0d0 U3158 ( .I(N966), .ZN(n3441) );
  nd04d0 U3159 ( .A1(n3046), .A2(n3444), .A3(n3043), .A4(n3445), .ZN(n3438) );
  nd02d0 U3160 ( .A1(N978), .A2(n3446), .ZN(n3043) );
  nd02d0 U3161 ( .A1(N980), .A2(n3447), .ZN(n3046) );
  nr04d0 U3162 ( .A1(n2821), .A2(n3448), .A3(n3449), .A4(n3450), .ZN(n3435) );
  inv0d0 U3163 ( .I(n2897), .ZN(n3449) );
  nd02d0 U3164 ( .A1(N970), .A2(n3451), .ZN(n2897) );
  an02d0 U3165 ( .A1(N968), .A2(n3452), .Z(n2821) );
  nr04d0 U3166 ( .A1(n2911), .A2(n3453), .A3(n3454), .A4(n3057), .ZN(n3434) );
  nr02d0 U3167 ( .A1(n3455), .A2(n3456), .ZN(n3057) );
  inv0d0 U3168 ( .I(n3457), .ZN(n3454) );
  an02d0 U3169 ( .A1(N972), .A2(n3458), .Z(n2911) );
  aoim22d1 U3170 ( .A1(n3459), .A2(N944), .B1(n3460), .B2(n3461), .Z(n3038) );
  nd02d0 U3171 ( .A1(n3462), .A2(n3463), .ZN(n3461) );
  an04d0 U3172 ( .A1(n3464), .A2(n3465), .A3(n3466), .A4(n3467), .Z(n3135) );
  an04d0 U3173 ( .A1(n3468), .A2(n2898), .A3(n3469), .A4(n2907), .Z(n3467) );
  nd13d1 U3174 ( .A1(N955), .A2(n3470), .A3(N956), .ZN(n2907) );
  nd13d1 U3175 ( .A1(N953), .A2(n3471), .A3(N954), .ZN(n2898) );
  nr04d0 U3176 ( .A1(n3472), .A2(n3026), .A3(n3055), .A4(n3473), .ZN(n3466) );
  inv0d0 U3177 ( .I(n3474), .ZN(n3473) );
  an03d0 U3178 ( .A1(n3475), .A2(n3476), .A3(N960), .Z(n3055) );
  an03d0 U3179 ( .A1(n3477), .A2(n3478), .A3(N958), .Z(n3026) );
  nr04d0 U3180 ( .A1(n3045), .A2(n3479), .A3(n3480), .A4(n3481), .ZN(n3465) );
  inv0d0 U3181 ( .I(n3047), .ZN(n3480) );
  nd03d0 U3182 ( .A1(n3482), .A2(n3483), .A3(N964), .ZN(n3047) );
  nr13d1 U3183 ( .A1(N962), .A2(n3484), .A3(N961), .ZN(n3045) );
  aoi321d1 U3184 ( .C1(n3485), .C2(n3486), .C3(N950), .B1(N959), .B2(n3475), 
        .A(n3487), .ZN(n3464) );
  aoim21d1 U3185 ( .B1(N952), .B2(N951), .A(n2817), .ZN(n3487) );
  or04d0 U3186 ( .A1(n3053), .A2(n3488), .A3(n3044), .A4(n3489), .Z(n3424) );
  nr13d1 U3187 ( .A1(N946), .A2(n3490), .A3(N945), .ZN(n3044) );
  inv0d0 U3188 ( .I(n3491), .ZN(n3488) );
  nr13d1 U3189 ( .A1(N948), .A2(n3492), .A3(N947), .ZN(n3053) );
  nd04d0 U3190 ( .A1(n3493), .A2(n2908), .A3(n3494), .A4(n3495), .ZN(n3423) );
  nd13d1 U3191 ( .A1(N939), .A2(n3496), .A3(N940), .ZN(n2908) );
  aoim31d1 U3192 ( .B1(n3497), .B2(n3498), .B3(n3499), .A(n2715), .ZN(n3421)
         );
  nd04d0 U3193 ( .A1(n3157), .A2(n2990), .A3(n3284), .A4(n3500), .ZN(n3499) );
  aoi311d1 U3194 ( .C1(n3501), .C2(n3502), .C3(N1178), .A(n3503), .B(n3504), 
        .ZN(n3500) );
  oai22d1 U3195 ( .A1(n3505), .A2(n2770), .B1(n3506), .B2(n3507), .ZN(n3503)
         );
  nr03d0 U3196 ( .A1(N1179), .A2(N1182), .A3(N1180), .ZN(n3506) );
  inv0d0 U3197 ( .I(N1187), .ZN(n2770) );
  an03d0 U3198 ( .A1(n3508), .A2(n3509), .A3(n3510), .Z(n3284) );
  aoi211d1 U3199 ( .C1(N1218), .C2(n3017), .A(n3511), .B(n3512), .ZN(n3510) );
  aon211d1 U3200 ( .C1(n3513), .C2(n3514), .B(n3515), .A(n3516), .ZN(n3512) );
  inv0d0 U3201 ( .I(N1210), .ZN(n3514) );
  nd04d0 U3202 ( .A1(n2997), .A2(n3517), .A3(n3010), .A4(n3518), .ZN(n3511) );
  nd02d0 U3203 ( .A1(N1222), .A2(n3519), .ZN(n3010) );
  nd02d0 U3204 ( .A1(N1224), .A2(n3520), .ZN(n2997) );
  nr04d0 U3205 ( .A1(n2786), .A2(n3521), .A3(n2883), .A4(n3522), .ZN(n3509) );
  nr02d0 U3206 ( .A1(n3523), .A2(n3524), .ZN(n2883) );
  an02d0 U3207 ( .A1(N1212), .A2(n3525), .Z(n2786) );
  nr04d0 U3208 ( .A1(n2867), .A2(n3526), .A3(n3527), .A4(n3528), .ZN(n3508) );
  inv0d0 U3209 ( .I(n2996), .ZN(n3528) );
  nd02d0 U3210 ( .A1(N1220), .A2(n3529), .ZN(n2996) );
  inv0d0 U3211 ( .I(n3530), .ZN(n3527) );
  an02d0 U3212 ( .A1(N1216), .A2(n3531), .Z(n2867) );
  aoim22d1 U3213 ( .A1(n2771), .A2(N1188), .B1(n3532), .B2(n3533), .Z(n2990)
         );
  nd02d0 U3214 ( .A1(n3534), .A2(n3535), .ZN(n3533) );
  nr04d0 U3215 ( .A1(n3536), .A2(n3537), .A3(n3538), .A4(n3539), .ZN(n3157) );
  or04d0 U3216 ( .A1(n3540), .A2(n2882), .A3(n3541), .A4(n3542), .Z(n3539) );
  inv0d0 U3217 ( .I(n2863), .ZN(n3542) );
  nd03d0 U3218 ( .A1(n3543), .A2(n3544), .A3(N1200), .ZN(n2863) );
  an03d0 U3219 ( .A1(n3545), .A2(n3546), .A3(N1198), .Z(n2882) );
  nd04d0 U3220 ( .A1(n3547), .A2(n3013), .A3(n2994), .A4(n3548), .ZN(n3538) );
  nd03d0 U3221 ( .A1(n3549), .A2(n3550), .A3(N1204), .ZN(n2994) );
  nd13d1 U3222 ( .A1(N1201), .A2(n3551), .A3(N1202), .ZN(n3013) );
  nd04d0 U3223 ( .A1(n3012), .A2(n3552), .A3(n2998), .A4(n3553), .ZN(n3537) );
  nd13d1 U3224 ( .A1(N1207), .A2(n3554), .A3(N1208), .ZN(n2998) );
  nd13d1 U3225 ( .A1(N1205), .A2(n3555), .A3(N1206), .ZN(n3012) );
  inv0d0 U3226 ( .I(n3556), .ZN(n3536) );
  aoi321d1 U3227 ( .C1(n3557), .C2(n3558), .C3(N1194), .B1(N1203), .B2(n3549), 
        .A(n3559), .ZN(n3556) );
  aoim21d1 U3228 ( .B1(N1196), .B2(N1195), .A(n2782), .ZN(n3559) );
  nd04d0 U3229 ( .A1(n3560), .A2(n3561), .A3(n3011), .A4(n3562), .ZN(n3498) );
  nd03d0 U3230 ( .A1(n3563), .A2(n3564), .A3(N1190), .ZN(n3011) );
  inv0d0 U3231 ( .I(n3004), .ZN(n3560) );
  nr13d1 U3232 ( .A1(N1192), .A2(n3565), .A3(N1191), .ZN(n3004) );
  nd04d0 U3233 ( .A1(n3566), .A2(n2864), .A3(n3567), .A4(n3568), .ZN(n3497) );
  nd13d1 U3234 ( .A1(N1183), .A2(n3569), .A3(N1184), .ZN(n2864) );
  nd04d0 U3235 ( .A1(n3570), .A2(n3571), .A3(n3572), .A4(n3573), .ZN(n3420) );
  nr04d0 U3236 ( .A1(n3574), .A2(n3575), .A3(n3576), .A4(n3577), .ZN(n3573) );
  inv0d0 U3237 ( .I(n2925), .ZN(n3576) );
  nd03d0 U3238 ( .A1(n3578), .A2(n3579), .A3(N696), .ZN(n2925) );
  nr04d0 U3239 ( .A1(n3580), .A2(n3079), .A3(n3581), .A4(n3072), .ZN(n3572) );
  nr13d1 U3240 ( .A1(N704), .A2(n3582), .A3(N703), .ZN(n3072) );
  nr13d1 U3241 ( .A1(N702), .A2(n3583), .A3(N701), .ZN(n3079) );
  aoi311d1 U3242 ( .C1(n3584), .C2(n3585), .C3(N690), .A(n3586), .B(n3587), 
        .ZN(n3571) );
  oai22d1 U3243 ( .A1(n2736), .A2(n3588), .B1(n3589), .B2(n3590), .ZN(n3586)
         );
  nr03d0 U3244 ( .A1(N691), .A2(N694), .A3(N692), .ZN(n3589) );
  nr03d0 U3245 ( .A1(n3352), .A2(n3081), .A3(n3196), .ZN(n3570) );
  nd04d0 U3246 ( .A1(n3591), .A2(n3592), .A3(n3593), .A4(n3594), .ZN(n3196) );
  nr04d0 U3247 ( .A1(n3595), .A2(n2942), .A3(n3596), .A4(n3597), .ZN(n3594) );
  inv0d0 U3248 ( .I(n2924), .ZN(n3597) );
  nd03d0 U3249 ( .A1(n3598), .A2(n3599), .A3(N712), .ZN(n2924) );
  an03d0 U3250 ( .A1(n3600), .A2(n3601), .A3(N710), .Z(n2942) );
  an04d0 U3251 ( .A1(n3602), .A2(n3082), .A3(n3062), .A4(n3603), .Z(n3593) );
  nd03d0 U3252 ( .A1(n3604), .A2(n3605), .A3(N716), .ZN(n3062) );
  nd13d1 U3253 ( .A1(N713), .A2(n3606), .A3(N714), .ZN(n3082) );
  nr04d0 U3254 ( .A1(n3078), .A2(n3607), .A3(n3608), .A4(n3609), .ZN(n3592) );
  inv0d0 U3255 ( .I(n3066), .ZN(n3608) );
  nd03d0 U3256 ( .A1(n3610), .A2(n3611), .A3(N720), .ZN(n3066) );
  nr13d1 U3257 ( .A1(N718), .A2(n3612), .A3(N717), .ZN(n3078) );
  aoi321d1 U3258 ( .C1(n3613), .C2(n3614), .C3(N706), .B1(N715), .B2(n3604), 
        .A(n3615), .ZN(n3591) );
  aoim21d1 U3259 ( .B1(N708), .B2(N707), .A(n2747), .ZN(n3615) );
  oai22d1 U3260 ( .A1(n2736), .A2(n2735), .B1(n3616), .B2(n3617), .ZN(n3081)
         );
  nd02d0 U3261 ( .A1(n3618), .A2(n3619), .ZN(n3617) );
  nd03d0 U3262 ( .A1(n3620), .A2(n3621), .A3(n3622), .ZN(n3352) );
  aoi211d1 U3263 ( .C1(N730), .C2(n3086), .A(n3623), .B(n3624), .ZN(n3622) );
  aon211d1 U3264 ( .C1(n3625), .C2(n3626), .B(n3627), .A(n3628), .ZN(n3624) );
  inv0d0 U3265 ( .I(N722), .ZN(n3626) );
  nd04d0 U3266 ( .A1(n3065), .A2(n3629), .A3(n3080), .A4(n3630), .ZN(n3623) );
  nd12d0 U3267 ( .A1(n3631), .A2(N734), .ZN(n3080) );
  inv0d0 U3268 ( .I(n3632), .ZN(n3629) );
  nd02d0 U3269 ( .A1(N736), .A2(n3633), .ZN(n3065) );
  nr04d0 U3270 ( .A1(n2751), .A2(n3634), .A3(n2943), .A4(n3635), .ZN(n3621) );
  nr02d0 U3271 ( .A1(n3636), .A2(n3637), .ZN(n2943) );
  an02d0 U3272 ( .A1(N724), .A2(n3638), .Z(n2751) );
  nr04d0 U3273 ( .A1(n2928), .A2(n3639), .A3(n3640), .A4(n3641), .ZN(n3620) );
  inv0d0 U3274 ( .I(n3064), .ZN(n3641) );
  nd02d0 U3275 ( .A1(N732), .A2(n3642), .ZN(n3064) );
  inv0d0 U3276 ( .I(n3643), .ZN(n3639) );
  nr02d0 U3277 ( .A1(n3644), .A2(n3645), .ZN(n2928) );
  oai21d1 U3278 ( .B1(n3646), .B2(n3647), .A(n2691), .ZN(n3418) );
  nd04d0 U3279 ( .A1(n3203), .A2(n3094), .A3(n3384), .A4(n3648), .ZN(n3647) );
  nr04d0 U3280 ( .A1(n3649), .A2(n3104), .A3(n3650), .A4(n3114), .ZN(n3648) );
  an02d0 U3281 ( .A1(n3651), .A2(n3219), .Z(n3114) );
  an02d0 U3282 ( .A1(n3651), .A2(n3206), .Z(n3104) );
  an04d0 U3283 ( .A1(n3652), .A2(n3653), .A3(n3654), .A4(n3655), .Z(n3384) );
  nr04d0 U3284 ( .A1(n3656), .A2(n3657), .A3(n3658), .A4(n2841), .ZN(n3655) );
  an03d0 U3285 ( .A1(n3659), .A2(wb_adr_i[2]), .A3(n3660), .Z(n2841) );
  nr02d0 U3286 ( .A1(n3661), .A2(n3662), .ZN(n3658) );
  nr13d1 U3287 ( .A1(n3663), .A2(n3664), .A3(n2960), .ZN(n3654) );
  an03d0 U3288 ( .A1(n3665), .A2(wb_adr_i[2]), .A3(n3666), .Z(n2960) );
  nr04d0 U3289 ( .A1(n2950), .A2(n3667), .A3(n3113), .A4(n3103), .ZN(n3653) );
  an02d0 U3290 ( .A1(n3205), .A2(n3668), .Z(n3103) );
  an02d0 U3291 ( .A1(n3668), .A2(n3219), .Z(n3113) );
  an02d0 U3292 ( .A1(n3666), .A2(n3669), .Z(n2950) );
  nr13d1 U3293 ( .A1(n3108), .A2(n3670), .A3(n3098), .ZN(n3652) );
  nr02d0 U3294 ( .A1(n3662), .A2(n3671), .ZN(n3098) );
  nd02d0 U3295 ( .A1(n3668), .A2(n3210), .ZN(n3108) );
  aoi21d1 U3296 ( .B1(n3401), .B2(n3389), .A(n2839), .ZN(n3094) );
  an02d0 U3297 ( .A1(n3401), .A2(n3391), .Z(n2839) );
  an04d0 U3298 ( .A1(n3672), .A2(n3673), .A3(n3674), .A4(n3675), .Z(n3203) );
  nr04d0 U3299 ( .A1(n3676), .A2(n3677), .A3(n2840), .A4(n3678), .ZN(n3675) );
  an02d0 U3300 ( .A1(n3651), .A2(n3123), .Z(n2840) );
  an02d0 U3301 ( .A1(n3651), .A2(n3125), .Z(n3677) );
  inv0d0 U3302 ( .I(n3679), .ZN(n3676) );
  nr13d1 U3303 ( .A1(n3121), .A2(n3105), .A3(n3680), .ZN(n3674) );
  an02d0 U3304 ( .A1(n3660), .A2(n3669), .Z(n3105) );
  nd02d0 U3305 ( .A1(n3389), .A2(n3651), .ZN(n3121) );
  nr04d0 U3306 ( .A1(n3681), .A2(n2951), .A3(n3682), .A4(n3683), .ZN(n3673) );
  inv0d0 U3307 ( .I(n2956), .ZN(n3683) );
  nd02d0 U3308 ( .A1(n3651), .A2(n3124), .ZN(n2956) );
  inv0d0 U3309 ( .I(n3684), .ZN(n3682) );
  nr02d0 U3310 ( .A1(n3405), .A2(n3685), .ZN(n2951) );
  nr13d1 U3311 ( .A1(n3106), .A2(n3115), .A3(n3686), .ZN(n3672) );
  an03d0 U3312 ( .A1(n3665), .A2(n1), .A3(n3660), .Z(n3115) );
  nd02d0 U3313 ( .A1(n3651), .A2(n3391), .ZN(n3106) );
  nd04d0 U3314 ( .A1(n3687), .A2(n2842), .A3(n3688), .A4(n3689), .ZN(n3646) );
  nr04d0 U3315 ( .A1(n3690), .A2(n2969), .A3(n3691), .A4(n3692), .ZN(n3689) );
  inv0d0 U3316 ( .I(n2957), .ZN(n3692) );
  nd02d0 U3317 ( .A1(n3401), .A2(n3124), .ZN(n2957) );
  an02d0 U3318 ( .A1(n3665), .A2(n3222), .Z(n3124) );
  inv0d0 U3319 ( .I(n3693), .ZN(n3691) );
  nr02d0 U3320 ( .A1(n3405), .A2(n3694), .ZN(n2969) );
  aoi21d1 U3321 ( .B1(n3125), .B2(n3401), .A(n3695), .ZN(n3688) );
  inv0d0 U3322 ( .I(n3696), .ZN(n3695) );
  nd02d0 U3323 ( .A1(n3401), .A2(n3123), .ZN(n2842) );
  oai221d1 U3324 ( .B1(n3697), .B2(n2826), .C1(N1367), .C2(n3698), .A(n3699), 
        .ZN(n4649) );
  nd04d0 U3326 ( .A1(n3036), .A2(n3703), .A3(n3704), .A4(n3705), .ZN(n3702) );
  aoi211d1 U3327 ( .C1(N951), .C2(n3706), .A(n3707), .B(n3708), .ZN(n3705) );
  oai31d1 U3328 ( .B1(n3440), .B2(N966), .B3(n3442), .A(n3709), .ZN(n3708) );
  nd03d0 U3329 ( .A1(n3710), .A2(n2798), .A3(N873), .ZN(n3709) );
  inv0d0 U3330 ( .I(N872), .ZN(n2798) );
  inv0d0 U3331 ( .I(N967), .ZN(n3440) );
  oai222d1 U3332 ( .A1(n2813), .A2(n3270), .B1(n3433), .B2(n2815), .C1(n3240), 
        .C2(n2803), .ZN(n3707) );
  inv0d0 U3333 ( .I(N903), .ZN(n2803) );
  inv0d0 U3334 ( .I(N935), .ZN(n2815) );
  inv0d0 U3335 ( .I(N919), .ZN(n3270) );
  aoi211d1 U3336 ( .C1(N887), .C2(n2800), .A(n2793), .B(n2914), .ZN(n3704) );
  or04d0 U3337 ( .A1(n3453), .A2(n3472), .A3(n3711), .A4(n3712), .Z(n2914) );
  nd04d0 U3338 ( .A1(n3151), .A2(n3277), .A3(n3258), .A4(n3493), .ZN(n3712) );
  nd02d0 U3339 ( .A1(N941), .A2(n3462), .ZN(n3493) );
  nd12d0 U3340 ( .A1(n3257), .A2(N925), .ZN(n3258) );
  nd02d0 U3341 ( .A1(N909), .A2(n3243), .ZN(n3277) );
  nd02d0 U3342 ( .A1(N891), .A2(n3153), .ZN(n3151) );
  nr04d0 U3343 ( .A1(n3713), .A2(n2818), .A3(N871), .A4(N872), .ZN(n3711) );
  inv0d0 U3344 ( .I(N874), .ZN(n3713) );
  nr02d0 U3345 ( .A1(n3478), .A2(n3714), .ZN(n3472) );
  inv0d0 U3346 ( .I(N957), .ZN(n3478) );
  nr13d1 U3347 ( .A1(N973), .A2(n3715), .A3(N972), .ZN(n3453) );
  oaim211d1 U3348 ( .C1(n3710), .C2(N871), .A(n3716), .B(n3717), .ZN(n2793) );
  an04d0 U3349 ( .A1(n3279), .A2(n3249), .A3(n3495), .A4(n3468), .Z(n3717) );
  nd02d0 U3350 ( .A1(N953), .A2(n3471), .ZN(n3468) );
  nd02d0 U3351 ( .A1(N937), .A2(n2893), .ZN(n3495) );
  nd02d0 U3352 ( .A1(N921), .A2(n3253), .ZN(n3249) );
  nd02d0 U3353 ( .A1(N905), .A2(n3718), .ZN(n3279) );
  aoi21d1 U3354 ( .B1(N895), .B2(n3142), .A(n3448), .ZN(n3716) );
  nr13d1 U3355 ( .A1(N969), .A2(n3719), .A3(N968), .ZN(n3448) );
  inv0d0 U3356 ( .I(n2902), .ZN(n3703) );
  nd12d0 U3357 ( .A1(n3720), .A2(n3721), .ZN(n2902) );
  aoi311d1 U3358 ( .C1(n2906), .C2(n2819), .C3(N876), .A(n3722), .B(n3450), 
        .ZN(n3721) );
  nr13d1 U3359 ( .A1(N971), .A2(n3723), .A3(N970), .ZN(n3450) );
  inv0d0 U3360 ( .I(n3469), .ZN(n3722) );
  nd02d0 U3361 ( .A1(N955), .A2(n3470), .ZN(n3469) );
  inv0d0 U3362 ( .I(N875), .ZN(n2819) );
  nd04d0 U3363 ( .A1(n3150), .A2(n3278), .A3(n3250), .A4(n3494), .ZN(n3720) );
  nd02d0 U3364 ( .A1(N939), .A2(n3496), .ZN(n3494) );
  nd02d0 U3365 ( .A1(N923), .A2(n3251), .ZN(n3250) );
  nd02d0 U3366 ( .A1(N907), .A2(n3280), .ZN(n3278) );
  nd02d0 U3367 ( .A1(N893), .A2(n3147), .ZN(n3150) );
  nr04d0 U3368 ( .A1(n2904), .A2(n2794), .A3(n3724), .A4(n3725), .ZN(n3036) );
  aor221d1 U3369 ( .B1(N943), .B2(n3459), .C1(N927), .C2(n3268), .A(n3726), 
        .Z(n3725) );
  oai211d1 U3370 ( .C1(n3727), .C2(n3476), .A(n3457), .B(n3152), .ZN(n3726) );
  nd02d0 U3371 ( .A1(N889), .A2(n3027), .ZN(n3152) );
  nd03d0 U3372 ( .A1(n3437), .A2(n3034), .A3(N975), .ZN(n3457) );
  inv0d0 U3373 ( .I(N974), .ZN(n3034) );
  inv0d0 U3374 ( .I(N959), .ZN(n3476) );
  aor221d1 U3375 ( .B1(N911), .B2(n2809), .C1(N879), .C2(n3728), .A(n2912), 
        .Z(n3724) );
  nd02d0 U3376 ( .A1(n3729), .A2(n3730), .ZN(n2912) );
  nr04d0 U3377 ( .A1(n3139), .A2(n3237), .A3(n3261), .A4(n3430), .ZN(n3730) );
  nr02d0 U3378 ( .A1(n3486), .A2(n3731), .ZN(n3430) );
  inv0d0 U3379 ( .I(N949), .ZN(n3486) );
  nr02d0 U3380 ( .A1(n3428), .A2(n3732), .ZN(n3261) );
  inv0d0 U3381 ( .I(N933), .ZN(n3428) );
  an02d0 U3382 ( .A1(N917), .A2(n3266), .Z(n3237) );
  nr02d0 U3383 ( .A1(n3235), .A2(n3733), .ZN(n3139) );
  inv0d0 U3384 ( .I(N901), .ZN(n3235) );
  aoi311d1 U3385 ( .C1(n3144), .C2(n3734), .C3(N884), .A(n3481), .B(n3735), 
        .ZN(n3729) );
  inv0d0 U3386 ( .I(n3443), .ZN(n3735) );
  nd13d1 U3387 ( .A1(N980), .A2(n3447), .A3(N981), .ZN(n3443) );
  nr13d1 U3388 ( .A1(n3446), .A2(N978), .A3(N979), .ZN(n3447) );
  an02d0 U3389 ( .A1(N965), .A2(n3736), .Z(n3481) );
  inv0d0 U3390 ( .I(N883), .ZN(n3734) );
  inv0d0 U3391 ( .I(n3238), .ZN(n2809) );
  nd04d0 U3392 ( .A1(n3445), .A2(n3474), .A3(n3737), .A4(n3738), .ZN(n2794) );
  nr04d0 U3393 ( .A1(n3739), .A2(n3740), .A3(n3255), .A4(n3489), .ZN(n3738) );
  nr02d0 U3394 ( .A1(n3741), .A2(n3490), .ZN(n3489) );
  inv0d0 U3395 ( .I(N945), .ZN(n3741) );
  nr02d0 U3396 ( .A1(n3265), .A2(n3742), .ZN(n3255) );
  inv0d0 U3397 ( .I(N929), .ZN(n3265) );
  inv0d0 U3398 ( .I(n3273), .ZN(n3740) );
  nd02d0 U3399 ( .A1(N913), .A2(n3274), .ZN(n3273) );
  inv0d0 U3400 ( .I(n3146), .ZN(n3739) );
  nd02d0 U3401 ( .A1(N897), .A2(n3148), .ZN(n3146) );
  nd02d0 U3402 ( .A1(N881), .A2(n2889), .ZN(n3737) );
  nd02d0 U3403 ( .A1(N961), .A2(n3743), .ZN(n3474) );
  nd03d0 U3404 ( .A1(n3744), .A2(n3455), .A3(N977), .ZN(n3445) );
  inv0d0 U3405 ( .I(N976), .ZN(n3455) );
  nd12d0 U3406 ( .A1(n3745), .A2(n3746), .ZN(n2904) );
  aoi311d1 U3407 ( .C1(n3054), .C2(n3747), .C3(N886), .A(n3479), .B(n3748), 
        .ZN(n3746) );
  inv0d0 U3408 ( .I(n3444), .ZN(n3748) );
  nd13d1 U3409 ( .A1(N978), .A2(N979), .A3(n3446), .ZN(n3444) );
  nr03d0 U3410 ( .A1(N976), .A2(N977), .A3(n3456), .ZN(n3446) );
  inv0d0 U3411 ( .I(n3744), .ZN(n3456) );
  nr03d0 U3412 ( .A1(N974), .A2(N975), .A3(n3033), .ZN(n3744) );
  inv0d0 U3413 ( .I(n3437), .ZN(n3033) );
  nr03d0 U3414 ( .A1(N972), .A2(N973), .A3(n3715), .ZN(n3437) );
  inv0d0 U3415 ( .I(n3458), .ZN(n3715) );
  nr03d0 U3416 ( .A1(N970), .A2(N971), .A3(n3723), .ZN(n3458) );
  inv0d0 U3417 ( .I(n3451), .ZN(n3723) );
  nr03d0 U3418 ( .A1(N968), .A2(N969), .A3(n3719), .ZN(n3451) );
  inv0d0 U3419 ( .I(n3452), .ZN(n3719) );
  nr03d0 U3420 ( .A1(N966), .A2(N967), .A3(n3442), .ZN(n3452) );
  nd12d0 U3421 ( .A1(N965), .A2(n3736), .ZN(n3442) );
  nr03d0 U3422 ( .A1(N963), .A2(N964), .A3(n3749), .ZN(n3736) );
  nr02d0 U3423 ( .A1(n3483), .A2(n3749), .ZN(n3479) );
  inv0d0 U3424 ( .I(n3482), .ZN(n3749) );
  nr03d0 U3425 ( .A1(N961), .A2(N962), .A3(n3484), .ZN(n3482) );
  inv0d0 U3426 ( .I(n3743), .ZN(n3484) );
  nr03d0 U3427 ( .A1(N959), .A2(N960), .A3(n3727), .ZN(n3743) );
  inv0d0 U3428 ( .I(n3475), .ZN(n3727) );
  nr03d0 U3429 ( .A1(N957), .A2(N958), .A3(n3714), .ZN(n3475) );
  inv0d0 U3430 ( .I(n3477), .ZN(n3714) );
  nr13d1 U3431 ( .A1(n3470), .A2(N955), .A3(N956), .ZN(n3477) );
  nr13d1 U3432 ( .A1(n3471), .A2(N953), .A3(N954), .ZN(n3470) );
  nr03d0 U3433 ( .A1(N951), .A2(N952), .A3(n2817), .ZN(n3471) );
  inv0d0 U3434 ( .I(n3706), .ZN(n2817) );
  nr03d0 U3435 ( .A1(N949), .A2(N950), .A3(n3731), .ZN(n3706) );
  inv0d0 U3436 ( .I(n3485), .ZN(n3731) );
  nr03d0 U3437 ( .A1(N947), .A2(N948), .A3(n3492), .ZN(n3485) );
  inv0d0 U3438 ( .I(n3750), .ZN(n3492) );
  inv0d0 U3439 ( .I(N963), .ZN(n3483) );
  inv0d0 U3440 ( .I(N885), .ZN(n3747) );
  nd04d0 U3441 ( .A1(n3145), .A2(n3272), .A3(n3263), .A4(n3491), .ZN(n3745) );
  nd02d0 U3442 ( .A1(N947), .A2(n3750), .ZN(n3491) );
  nr03d0 U3443 ( .A1(N945), .A2(N946), .A3(n3490), .ZN(n3750) );
  nd03d0 U3444 ( .A1(n3431), .A2(n2805), .A3(n3459), .ZN(n3490) );
  inv0d0 U3445 ( .I(n2806), .ZN(n3459) );
  nd03d0 U3446 ( .A1(n3463), .A2(n3460), .A3(n3462), .ZN(n2806) );
  nr13d1 U3447 ( .A1(n3496), .A2(N939), .A3(N940), .ZN(n3462) );
  nr13d1 U3448 ( .A1(n2893), .A2(N937), .A3(N938), .ZN(n3496) );
  nr03d0 U3449 ( .A1(N935), .A2(N936), .A3(n3433), .ZN(n2893) );
  inv0d0 U3450 ( .I(n2814), .ZN(n3433) );
  nr03d0 U3451 ( .A1(N933), .A2(N934), .A3(n3732), .ZN(n2814) );
  inv0d0 U3452 ( .I(n3427), .ZN(n3732) );
  nr03d0 U3453 ( .A1(N931), .A2(N932), .A3(n3262), .ZN(n3427) );
  inv0d0 U3454 ( .I(n3751), .ZN(n3262) );
  inv0d0 U3455 ( .I(N942), .ZN(n3460) );
  inv0d0 U3456 ( .I(N941), .ZN(n3463) );
  inv0d0 U3457 ( .I(N944), .ZN(n2805) );
  inv0d0 U3458 ( .I(N943), .ZN(n3431) );
  nd02d0 U3459 ( .A1(N931), .A2(n3751), .ZN(n3263) );
  nr03d0 U3460 ( .A1(N929), .A2(N930), .A3(n3742), .ZN(n3751) );
  inv0d0 U3461 ( .I(n3264), .ZN(n3742) );
  nr03d0 U3462 ( .A1(N927), .A2(N928), .A3(n3256), .ZN(n3264) );
  inv0d0 U3463 ( .I(n3268), .ZN(n3256) );
  nr03d0 U3464 ( .A1(N925), .A2(N926), .A3(n3257), .ZN(n3268) );
  nd13d1 U3465 ( .A1(N924), .A2(n3252), .A3(n3251), .ZN(n3257) );
  nr13d1 U3466 ( .A1(n3253), .A2(N921), .A3(N922), .ZN(n3251) );
  nr03d0 U3467 ( .A1(N919), .A2(N920), .A3(n2813), .ZN(n3253) );
  nd13d1 U3468 ( .A1(N918), .A2(n3267), .A3(n3266), .ZN(n2813) );
  nr03d0 U3469 ( .A1(N915), .A2(N916), .A3(n3276), .ZN(n3266) );
  inv0d0 U3470 ( .I(N917), .ZN(n3267) );
  inv0d0 U3471 ( .I(N923), .ZN(n3252) );
  nd12d0 U3472 ( .A1(n3276), .A2(N915), .ZN(n3272) );
  nd13d1 U3473 ( .A1(N914), .A2(n3275), .A3(n3274), .ZN(n3276) );
  nr03d0 U3474 ( .A1(N911), .A2(N912), .A3(n3238), .ZN(n3274) );
  nd03d0 U3475 ( .A1(n3244), .A2(n3241), .A3(n3243), .ZN(n3238) );
  nr13d1 U3476 ( .A1(n3280), .A2(N907), .A3(N908), .ZN(n3243) );
  nr03d0 U3477 ( .A1(N905), .A2(N906), .A3(n2896), .ZN(n3280) );
  inv0d0 U3478 ( .I(n3718), .ZN(n2896) );
  nr03d0 U3479 ( .A1(N903), .A2(N904), .A3(n3240), .ZN(n3718) );
  inv0d0 U3480 ( .I(n2804), .ZN(n3240) );
  nr03d0 U3481 ( .A1(N901), .A2(N902), .A3(n3733), .ZN(n2804) );
  inv0d0 U3482 ( .I(n3234), .ZN(n3733) );
  nr03d0 U3483 ( .A1(N899), .A2(N900), .A3(n3143), .ZN(n3234) );
  inv0d0 U3484 ( .I(N910), .ZN(n3241) );
  inv0d0 U3485 ( .I(N909), .ZN(n3244) );
  inv0d0 U3486 ( .I(N913), .ZN(n3275) );
  nd12d0 U3487 ( .A1(n3143), .A2(N899), .ZN(n3145) );
  nd13d1 U3488 ( .A1(N898), .A2(n3149), .A3(n3148), .ZN(n3143) );
  nr13d1 U3489 ( .A1(n3142), .A2(N895), .A3(N896), .ZN(n3148) );
  nr13d1 U3490 ( .A1(n3147), .A2(N893), .A3(N894), .ZN(n3142) );
  nr13d1 U3491 ( .A1(n3153), .A2(N891), .A3(N892), .ZN(n3147) );
  nr13d1 U3492 ( .A1(n3027), .A2(N889), .A3(N890), .ZN(n3153) );
  nr03d0 U3493 ( .A1(N887), .A2(N888), .A3(n3141), .ZN(n3027) );
  inv0d0 U3494 ( .I(n2800), .ZN(n3141) );
  nr13d1 U3495 ( .A1(n3054), .A2(N886), .A3(N885), .ZN(n2800) );
  nr13d1 U3496 ( .A1(n3144), .A2(N883), .A3(N884), .ZN(n3054) );
  nr13d1 U3497 ( .A1(n2889), .A2(N881), .A3(N882), .ZN(n3144) );
  nr03d0 U3498 ( .A1(N879), .A2(N880), .A3(n2797), .ZN(n2889) );
  inv0d0 U3499 ( .I(n3728), .ZN(n2797) );
  nr04d0 U3500 ( .A1(n3030), .A2(N875), .A3(N877), .A4(N878), .ZN(n3728) );
  nd12d0 U3501 ( .A1(N876), .A2(n2906), .ZN(n3030) );
  nr04d0 U3502 ( .A1(n2818), .A2(N871), .A3(N872), .A4(N874), .ZN(n2906) );
  nd12d0 U3503 ( .A1(N873), .A2(n3710), .ZN(n2818) );
  inv0d0 U3504 ( .I(N870), .ZN(n3710) );
  inv0d0 U3505 ( .I(N897), .ZN(n3149) );
  inv0d0 U3506 ( .I(n2713), .ZN(n2689) );
  nd04d0 U3507 ( .A1(n2992), .A2(n2859), .A3(n3752), .A4(n3753), .ZN(n3701) );
  aoi211d1 U3508 ( .C1(N1195), .C2(n3754), .A(n3755), .B(n3756), .ZN(n3753) );
  oai31d1 U3509 ( .B1(n3513), .B2(N1210), .B3(n3515), .A(n3757), .ZN(n3756) );
  nd03d0 U3510 ( .A1(n3758), .A2(n2763), .A3(N1117), .ZN(n3757) );
  inv0d0 U3511 ( .I(N1116), .ZN(n2763) );
  inv0d0 U3512 ( .I(N1211), .ZN(n3513) );
  oai222d1 U3513 ( .A1(n2778), .A2(n3321), .B1(n3507), .B2(n2780), .C1(n3292), 
        .C2(n2768), .ZN(n3755) );
  inv0d0 U3514 ( .I(N1147), .ZN(n2768) );
  inv0d0 U3515 ( .I(N1179), .ZN(n2780) );
  inv0d0 U3516 ( .I(N1163), .ZN(n3321) );
  aoi211d1 U3517 ( .C1(N1131), .C2(n2765), .A(n2758), .B(n2870), .ZN(n3752) );
  or04d0 U3518 ( .A1(n3526), .A2(n3759), .A3(n3760), .A4(n3761), .Z(n2870) );
  nd04d0 U3519 ( .A1(n3173), .A2(n3328), .A3(n3307), .A4(n3566), .ZN(n3761) );
  nd02d0 U3520 ( .A1(N1185), .A2(n3534), .ZN(n3566) );
  nd02d0 U3521 ( .A1(N1169), .A2(n3310), .ZN(n3307) );
  nd02d0 U3522 ( .A1(N1153), .A2(n3295), .ZN(n3328) );
  nd02d0 U3523 ( .A1(N1135), .A2(n3175), .ZN(n3173) );
  nr04d0 U3524 ( .A1(n3762), .A2(n2783), .A3(N1115), .A4(N1116), .ZN(n3760) );
  inv0d0 U3525 ( .I(N1118), .ZN(n3762) );
  inv0d0 U3526 ( .I(n3547), .ZN(n3759) );
  nd02d0 U3527 ( .A1(N1201), .A2(n3551), .ZN(n3547) );
  nr13d1 U3528 ( .A1(N1217), .A2(n3763), .A3(N1216), .ZN(n3526) );
  oaim211d1 U3529 ( .C1(n3758), .C2(N1115), .A(n3764), .B(n3765), .ZN(n2758)
         );
  nr04d0 U3530 ( .A1(n3766), .A2(n3301), .A3(n3767), .A4(n3540), .ZN(n3765) );
  nr02d0 U3531 ( .A1(n3546), .A2(n3768), .ZN(n3540) );
  inv0d0 U3532 ( .I(N1197), .ZN(n3546) );
  inv0d0 U3533 ( .I(n3568), .ZN(n3767) );
  nd02d0 U3534 ( .A1(N1181), .A2(n2885), .ZN(n3568) );
  nr02d0 U3535 ( .A1(n3306), .A2(n3769), .ZN(n3301) );
  inv0d0 U3536 ( .I(N1165), .ZN(n3306) );
  inv0d0 U3537 ( .I(n3330), .ZN(n3766) );
  nd02d0 U3538 ( .A1(N1149), .A2(n3770), .ZN(n3330) );
  aoi21d1 U3539 ( .B1(N1139), .B2(n3164), .A(n3521), .ZN(n3764) );
  nr13d1 U3540 ( .A1(N1213), .A2(n3771), .A3(N1212), .ZN(n3521) );
  nr02d0 U3541 ( .A1(n3772), .A2(n3773), .ZN(n2859) );
  nd04d0 U3542 ( .A1(n3172), .A2(n3329), .A3(n3304), .A4(n3567), .ZN(n3773) );
  nd02d0 U3543 ( .A1(N1183), .A2(n3569), .ZN(n3567) );
  nd02d0 U3544 ( .A1(N1167), .A2(n3774), .ZN(n3304) );
  nd02d0 U3545 ( .A1(N1151), .A2(n3331), .ZN(n3329) );
  nd02d0 U3546 ( .A1(N1137), .A2(n3169), .ZN(n3172) );
  aor311d1 U3547 ( .C1(n2862), .C2(n2784), .C3(N1120), .A(n3541), .B(n3522), 
        .Z(n3772) );
  an03d0 U3548 ( .A1(n3775), .A2(n3523), .A3(N1215), .Z(n3522) );
  inv0d0 U3549 ( .I(N1214), .ZN(n3523) );
  nr02d0 U3550 ( .A1(n3544), .A2(n3776), .ZN(n3541) );
  inv0d0 U3551 ( .I(N1199), .ZN(n3544) );
  inv0d0 U3552 ( .I(N1119), .ZN(n2784) );
  an04d0 U3553 ( .A1(n2857), .A2(n3777), .A3(n3778), .A4(n3779), .Z(n2992) );
  aoi221d1 U3554 ( .B1(N1187), .B2(n2771), .C1(N1171), .C2(n3309), .A(n3780), 
        .ZN(n3779) );
  oai211d1 U3555 ( .C1(n3781), .C2(n3550), .A(n3530), .B(n3174), .ZN(n3780) );
  nd02d0 U3556 ( .A1(N1133), .A2(n3020), .ZN(n3174) );
  nd13d1 U3557 ( .A1(N1218), .A2(n3017), .A3(N1219), .ZN(n3530) );
  inv0d0 U3558 ( .I(N1203), .ZN(n3550) );
  inv0d0 U3559 ( .I(n3505), .ZN(n2771) );
  aoi221d1 U3560 ( .B1(N1155), .B2(n2774), .C1(N1123), .C2(n3782), .A(n2868), 
        .ZN(n3778) );
  nd12d0 U3561 ( .A1(n3783), .A2(n3784), .ZN(n2868) );
  nr04d0 U3562 ( .A1(n3161), .A2(n3289), .A3(n3313), .A4(n3504), .ZN(n3784) );
  nr02d0 U3563 ( .A1(n3558), .A2(n3785), .ZN(n3504) );
  inv0d0 U3564 ( .I(N1193), .ZN(n3558) );
  nr02d0 U3565 ( .A1(n3502), .A2(n3786), .ZN(n3313) );
  inv0d0 U3566 ( .I(N1177), .ZN(n3502) );
  an02d0 U3567 ( .A1(N1161), .A2(n3318), .Z(n3289) );
  nr02d0 U3568 ( .A1(n3287), .A2(n3787), .ZN(n3161) );
  inv0d0 U3569 ( .I(N1145), .ZN(n3287) );
  oaim311d1 U3570 ( .C1(n3166), .C2(n3788), .C3(N1128), .A(n3553), .B(n3516), 
        .ZN(n3783) );
  nd13d1 U3571 ( .A1(N1224), .A2(n3520), .A3(N1225), .ZN(n3516) );
  nr13d1 U3572 ( .A1(n3519), .A2(N1222), .A3(N1223), .ZN(n3520) );
  nd02d0 U3573 ( .A1(N1209), .A2(n3789), .ZN(n3553) );
  inv0d0 U3574 ( .I(n3290), .ZN(n2774) );
  inv0d0 U3575 ( .I(n2759), .ZN(n3777) );
  nd04d0 U3576 ( .A1(n3518), .A2(n3548), .A3(n3790), .A4(n3791), .ZN(n2759) );
  an04d0 U3577 ( .A1(n3168), .A2(n3324), .A3(n3308), .A4(n3562), .Z(n3791) );
  nd02d0 U3578 ( .A1(N1189), .A2(n3563), .ZN(n3562) );
  nd02d0 U3579 ( .A1(N1173), .A2(n3316), .ZN(n3308) );
  nd02d0 U3580 ( .A1(N1157), .A2(n3325), .ZN(n3324) );
  nd02d0 U3581 ( .A1(N1141), .A2(n3170), .ZN(n3168) );
  nd02d0 U3582 ( .A1(N1125), .A2(n3792), .ZN(n3790) );
  nd02d0 U3583 ( .A1(N1205), .A2(n3555), .ZN(n3548) );
  nd13d1 U3584 ( .A1(N1220), .A2(n3529), .A3(N1221), .ZN(n3518) );
  nr02d0 U3585 ( .A1(n3793), .A2(n3794), .ZN(n2857) );
  nd04d0 U3586 ( .A1(n3167), .A2(n3323), .A3(n3315), .A4(n3561), .ZN(n3794) );
  nd12d0 U3587 ( .A1(n3565), .A2(N1191), .ZN(n3561) );
  nd12d0 U3588 ( .A1(n3314), .A2(N1175), .ZN(n3315) );
  nd12d0 U3589 ( .A1(n3327), .A2(N1159), .ZN(n3323) );
  nd12d0 U3590 ( .A1(n3165), .A2(N1143), .ZN(n3167) );
  oai311d1 U3591 ( .C1(n3005), .C2(N1129), .C3(n3795), .A(n3552), .B(n3517), 
        .ZN(n3793) );
  nd13d1 U3592 ( .A1(N1222), .A2(n3519), .A3(N1223), .ZN(n3517) );
  nr13d1 U3593 ( .A1(n3529), .A2(N1220), .A3(N1221), .ZN(n3519) );
  nr13d1 U3594 ( .A1(n3017), .A2(N1218), .A3(N1219), .ZN(n3529) );
  nr03d0 U3595 ( .A1(N1216), .A2(N1217), .A3(n3763), .ZN(n3017) );
  inv0d0 U3596 ( .I(n3531), .ZN(n3763) );
  nr03d0 U3597 ( .A1(N1214), .A2(N1215), .A3(n3524), .ZN(n3531) );
  inv0d0 U3598 ( .I(n3775), .ZN(n3524) );
  nr03d0 U3599 ( .A1(N1212), .A2(N1213), .A3(n3771), .ZN(n3775) );
  inv0d0 U3600 ( .I(n3525), .ZN(n3771) );
  nr03d0 U3601 ( .A1(N1210), .A2(N1211), .A3(n3515), .ZN(n3525) );
  nd12d0 U3602 ( .A1(N1209), .A2(n3789), .ZN(n3515) );
  nr13d1 U3603 ( .A1(n3554), .A2(N1207), .A3(N1208), .ZN(n3789) );
  nd02d0 U3604 ( .A1(N1207), .A2(n3554), .ZN(n3552) );
  nr13d1 U3605 ( .A1(n3555), .A2(N1205), .A3(N1206), .ZN(n3554) );
  nr03d0 U3606 ( .A1(N1203), .A2(N1204), .A3(n3781), .ZN(n3555) );
  inv0d0 U3607 ( .I(n3549), .ZN(n3781) );
  nr13d1 U3608 ( .A1(n3551), .A2(N1201), .A3(N1202), .ZN(n3549) );
  nr03d0 U3609 ( .A1(N1199), .A2(N1200), .A3(n3776), .ZN(n3551) );
  inv0d0 U3610 ( .I(n3543), .ZN(n3776) );
  nr03d0 U3611 ( .A1(N1197), .A2(N1198), .A3(n3768), .ZN(n3543) );
  inv0d0 U3612 ( .I(n3545), .ZN(n3768) );
  nr03d0 U3613 ( .A1(N1195), .A2(N1196), .A3(n2782), .ZN(n3545) );
  inv0d0 U3614 ( .I(n3754), .ZN(n2782) );
  nr03d0 U3615 ( .A1(N1193), .A2(N1194), .A3(n3785), .ZN(n3754) );
  inv0d0 U3616 ( .I(n3557), .ZN(n3785) );
  nr03d0 U3617 ( .A1(N1191), .A2(N1192), .A3(n3565), .ZN(n3557) );
  nd13d1 U3618 ( .A1(N1190), .A2(n3564), .A3(n3563), .ZN(n3565) );
  nr03d0 U3619 ( .A1(N1187), .A2(N1188), .A3(n3505), .ZN(n3563) );
  nd03d0 U3620 ( .A1(n3535), .A2(n3532), .A3(n3534), .ZN(n3505) );
  nr13d1 U3621 ( .A1(n3569), .A2(N1183), .A3(N1184), .ZN(n3534) );
  nr13d1 U3622 ( .A1(n2885), .A2(N1181), .A3(N1182), .ZN(n3569) );
  nr03d0 U3623 ( .A1(N1179), .A2(N1180), .A3(n3507), .ZN(n2885) );
  inv0d0 U3624 ( .I(n2779), .ZN(n3507) );
  nr03d0 U3625 ( .A1(N1177), .A2(N1178), .A3(n3786), .ZN(n2779) );
  inv0d0 U3626 ( .I(n3501), .ZN(n3786) );
  nr03d0 U3627 ( .A1(N1175), .A2(N1176), .A3(n3314), .ZN(n3501) );
  nd13d1 U3628 ( .A1(N1174), .A2(n3317), .A3(n3316), .ZN(n3314) );
  nr13d1 U3629 ( .A1(n3309), .A2(N1171), .A3(N1172), .ZN(n3316) );
  nr13d1 U3630 ( .A1(n3310), .A2(N1169), .A3(N1170), .ZN(n3309) );
  nr03d0 U3631 ( .A1(N1167), .A2(N1168), .A3(n3303), .ZN(n3310) );
  inv0d0 U3632 ( .I(n3774), .ZN(n3303) );
  nr03d0 U3633 ( .A1(N1165), .A2(N1166), .A3(n3769), .ZN(n3774) );
  inv0d0 U3634 ( .I(n3305), .ZN(n3769) );
  nr03d0 U3635 ( .A1(N1163), .A2(N1164), .A3(n2778), .ZN(n3305) );
  nd13d1 U3636 ( .A1(N1162), .A2(n3319), .A3(n3318), .ZN(n2778) );
  nr03d0 U3637 ( .A1(N1159), .A2(N1160), .A3(n3327), .ZN(n3318) );
  nd13d1 U3638 ( .A1(N1158), .A2(n3326), .A3(n3325), .ZN(n3327) );
  nr03d0 U3639 ( .A1(N1155), .A2(N1156), .A3(n3290), .ZN(n3325) );
  nd03d0 U3640 ( .A1(n3296), .A2(n3293), .A3(n3295), .ZN(n3290) );
  nr13d1 U3641 ( .A1(n3331), .A2(N1151), .A3(N1152), .ZN(n3295) );
  nr03d0 U3642 ( .A1(N1149), .A2(N1150), .A3(n2888), .ZN(n3331) );
  inv0d0 U3643 ( .I(n3770), .ZN(n2888) );
  nr03d0 U3644 ( .A1(N1147), .A2(N1148), .A3(n3292), .ZN(n3770) );
  inv0d0 U3645 ( .I(n2769), .ZN(n3292) );
  nr03d0 U3646 ( .A1(N1145), .A2(N1146), .A3(n3787), .ZN(n2769) );
  inv0d0 U3647 ( .I(n3286), .ZN(n3787) );
  nr03d0 U3648 ( .A1(N1143), .A2(N1144), .A3(n3165), .ZN(n3286) );
  nd13d1 U3649 ( .A1(N1142), .A2(n3171), .A3(n3170), .ZN(n3165) );
  nr13d1 U3650 ( .A1(n3164), .A2(N1139), .A3(N1140), .ZN(n3170) );
  nr13d1 U3651 ( .A1(n3169), .A2(N1137), .A3(N1138), .ZN(n3164) );
  nr13d1 U3652 ( .A1(n3175), .A2(N1135), .A3(N1136), .ZN(n3169) );
  nr13d1 U3653 ( .A1(n3020), .A2(N1133), .A3(N1134), .ZN(n3175) );
  nr03d0 U3654 ( .A1(N1131), .A2(N1132), .A3(n3163), .ZN(n3020) );
  inv0d0 U3655 ( .I(n2765), .ZN(n3163) );
  nr03d0 U3656 ( .A1(N1129), .A2(N1130), .A3(n3005), .ZN(n2765) );
  inv0d0 U3657 ( .I(N1141), .ZN(n3171) );
  inv0d0 U3658 ( .I(N1154), .ZN(n3293) );
  inv0d0 U3659 ( .I(N1153), .ZN(n3296) );
  inv0d0 U3660 ( .I(N1157), .ZN(n3326) );
  inv0d0 U3661 ( .I(N1161), .ZN(n3319) );
  inv0d0 U3662 ( .I(N1173), .ZN(n3317) );
  inv0d0 U3663 ( .I(N1186), .ZN(n3532) );
  inv0d0 U3664 ( .I(N1185), .ZN(n3535) );
  inv0d0 U3665 ( .I(N1189), .ZN(n3564) );
  inv0d0 U3666 ( .I(N1130), .ZN(n3795) );
  nd13d1 U3667 ( .A1(N1128), .A2(n3788), .A3(n3166), .ZN(n3005) );
  nr03d0 U3668 ( .A1(N1125), .A2(N1126), .A3(n2877), .ZN(n3166) );
  inv0d0 U3669 ( .I(n3792), .ZN(n2877) );
  nr03d0 U3670 ( .A1(N1123), .A2(N1124), .A3(n2762), .ZN(n3792) );
  inv0d0 U3671 ( .I(n3782), .ZN(n2762) );
  nr04d0 U3672 ( .A1(n2874), .A2(N1119), .A3(N1121), .A4(N1122), .ZN(n3782) );
  nd12d0 U3673 ( .A1(N1120), .A2(n2862), .ZN(n2874) );
  nr04d0 U3674 ( .A1(n2783), .A2(N1115), .A3(N1116), .A4(N1118), .ZN(n2862) );
  nd12d0 U3675 ( .A1(N1117), .A2(n3758), .ZN(n2783) );
  inv0d0 U3676 ( .I(N1114), .ZN(n3758) );
  inv0d0 U3677 ( .I(N1127), .ZN(n3788) );
  nd04d0 U3678 ( .A1(n3060), .A2(n2920), .A3(n3796), .A4(n3797), .ZN(n3700) );
  aoi211d1 U3679 ( .C1(N707), .C2(n3798), .A(n3799), .B(n3800), .ZN(n3797) );
  oai31d1 U3680 ( .B1(n3625), .B2(N722), .B3(n3627), .A(n3801), .ZN(n3800) );
  nd13d1 U3681 ( .A1(N626), .A2(n2728), .A3(N629), .ZN(n3801) );
  inv0d0 U3682 ( .I(N723), .ZN(n3625) );
  oai222d1 U3683 ( .A1(n2743), .A2(n3377), .B1(n3590), .B2(n2745), .C1(n3351), 
        .C2(n2733), .ZN(n3799) );
  inv0d0 U3684 ( .I(N659), .ZN(n2733) );
  inv0d0 U3685 ( .I(N691), .ZN(n2745) );
  inv0d0 U3686 ( .I(N675), .ZN(n3377) );
  aoi211d1 U3687 ( .C1(N643), .C2(n2730), .A(n2723), .B(n2931), .ZN(n3796) );
  nd04d0 U3688 ( .A1(n3643), .A2(n3602), .A3(n3802), .A4(n3803), .ZN(n2931) );
  nr04d0 U3689 ( .A1(n3181), .A2(n3338), .A3(n3362), .A4(n3577), .ZN(n3803) );
  an02d0 U3690 ( .A1(N697), .A2(n3618), .Z(n3577) );
  nr02d0 U3691 ( .A1(n3369), .A2(n3804), .ZN(n3362) );
  inv0d0 U3692 ( .I(N681), .ZN(n3369) );
  an02d0 U3693 ( .A1(N665), .A2(n3380), .Z(n3338) );
  an02d0 U3694 ( .A1(N647), .A2(n3183), .Z(n3181) );
  nd04d0 U3695 ( .A1(N630), .A2(n3805), .A3(n3806), .A4(n2728), .ZN(n3802) );
  inv0d0 U3696 ( .I(N628), .ZN(n2728) );
  nd02d0 U3697 ( .A1(N713), .A2(n3606), .ZN(n3602) );
  nd03d0 U3698 ( .A1(n3807), .A2(n3644), .A3(N729), .ZN(n3643) );
  inv0d0 U3699 ( .I(N728), .ZN(n3644) );
  oai211d1 U3700 ( .C1(N626), .C2(n3806), .A(n3808), .B(n3809), .ZN(n2723) );
  nr04d0 U3701 ( .A1(n3336), .A2(n3357), .A3(n3574), .A4(n3595), .ZN(n3809) );
  nr02d0 U3702 ( .A1(n3601), .A2(n3810), .ZN(n3595) );
  inv0d0 U3703 ( .I(N709), .ZN(n3601) );
  nr02d0 U3704 ( .A1(n2945), .A2(n3811), .ZN(n3574) );
  inv0d0 U3705 ( .I(N693), .ZN(n2945) );
  nr02d0 U3706 ( .A1(n3361), .A2(n3812), .ZN(n3357) );
  inv0d0 U3707 ( .I(N677), .ZN(n3361) );
  an02d0 U3708 ( .A1(N661), .A2(n3813), .Z(n3336) );
  aoi21d1 U3709 ( .B1(N651), .B2(n3192), .A(n3634), .ZN(n3808) );
  nr13d1 U3710 ( .A1(N725), .A2(n3814), .A3(N724), .ZN(n3634) );
  inv0d0 U3711 ( .I(N627), .ZN(n3806) );
  an02d0 U3712 ( .A1(n3815), .A2(n3816), .Z(n2920) );
  nr04d0 U3713 ( .A1(n3182), .A2(n3337), .A3(n3358), .A4(n3575), .ZN(n3816) );
  nr02d0 U3714 ( .A1(n3579), .A2(n3817), .ZN(n3575) );
  inv0d0 U3715 ( .I(N695), .ZN(n3579) );
  an02d0 U3716 ( .A1(N679), .A2(n3818), .Z(n3358) );
  an02d0 U3717 ( .A1(N663), .A2(n3819), .Z(n3337) );
  an02d0 U3718 ( .A1(N649), .A2(n3188), .Z(n3182) );
  aoi311d1 U3719 ( .C1(n2923), .C2(n2749), .C3(N632), .A(n3596), .B(n3635), 
        .ZN(n3815) );
  an03d0 U3720 ( .A1(n3820), .A2(n3636), .A3(N727), .Z(n3635) );
  inv0d0 U3721 ( .I(N726), .ZN(n3636) );
  nr02d0 U3722 ( .A1(n3599), .A2(n3821), .ZN(n3596) );
  inv0d0 U3723 ( .I(N711), .ZN(n3599) );
  inv0d0 U3724 ( .I(N631), .ZN(n2749) );
  an04d0 U3725 ( .A1(n2918), .A2(n3822), .A3(n3823), .A4(n3824), .Z(n3060) );
  aoi221d1 U3726 ( .B1(N699), .B2(n3825), .C1(N683), .C2(n3366), .A(n3826), 
        .ZN(n3824) );
  aor211d1 U3727 ( .C1(n3604), .C2(N715), .A(n3640), .B(n3180), .Z(n3826) );
  an02d0 U3728 ( .A1(N645), .A2(n3089), .Z(n3180) );
  nr13d1 U3729 ( .A1(N731), .A2(n3827), .A3(N730), .ZN(n3640) );
  aoi221d1 U3730 ( .B1(N667), .B2(n2739), .C1(N635), .C2(n3828), .A(n2929), 
        .ZN(n3823) );
  nd02d0 U3731 ( .A1(n3829), .A2(n3830), .ZN(n2929) );
  nr04d0 U3732 ( .A1(n3189), .A2(n3348), .A3(n3371), .A4(n3587), .ZN(n3830) );
  nr02d0 U3733 ( .A1(n3614), .A2(n3831), .ZN(n3587) );
  inv0d0 U3734 ( .I(N705), .ZN(n3614) );
  nr02d0 U3735 ( .A1(n3585), .A2(n3832), .ZN(n3371) );
  inv0d0 U3736 ( .I(N689), .ZN(n3585) );
  an02d0 U3737 ( .A1(N673), .A2(n3374), .Z(n3348) );
  nr02d0 U3738 ( .A1(n3346), .A2(n3833), .ZN(n3189) );
  inv0d0 U3739 ( .I(N657), .ZN(n3346) );
  aoi311d1 U3740 ( .C1(n3834), .C2(n3199), .C3(N640), .A(n3609), .B(n3835), 
        .ZN(n3829) );
  inv0d0 U3741 ( .I(n3628), .ZN(n3835) );
  nd13d1 U3742 ( .A1(N736), .A2(n3633), .A3(N737), .ZN(n3628) );
  nr03d0 U3743 ( .A1(N734), .A2(N735), .A3(n3631), .ZN(n3633) );
  an02d0 U3744 ( .A1(N721), .A2(n3836), .Z(n3609) );
  inv0d0 U3745 ( .I(N639), .ZN(n3199) );
  inv0d0 U3746 ( .I(n3349), .ZN(n2739) );
  inv0d0 U3747 ( .I(n2724), .ZN(n3822) );
  nd04d0 U3748 ( .A1(n3630), .A2(n3603), .A3(n3837), .A4(n3838), .ZN(n2724) );
  nr04d0 U3749 ( .A1(n3184), .A2(n3340), .A3(n3365), .A4(n3580), .ZN(n3838) );
  nr02d0 U3750 ( .A1(n3839), .A2(n3583), .ZN(n3580) );
  inv0d0 U3751 ( .I(N701), .ZN(n3839) );
  nr02d0 U3752 ( .A1(n3840), .A2(n3373), .ZN(n3365) );
  inv0d0 U3753 ( .I(N685), .ZN(n3840) );
  nr02d0 U3754 ( .A1(n3344), .A2(n3841), .ZN(n3340) );
  inv0d0 U3755 ( .I(N669), .ZN(n3344) );
  nr02d0 U3756 ( .A1(n3187), .A2(n3842), .ZN(n3184) );
  inv0d0 U3757 ( .I(N653), .ZN(n3187) );
  nd02d0 U3758 ( .A1(N637), .A2(n3843), .ZN(n3837) );
  nd12d0 U3759 ( .A1(n3612), .A2(N717), .ZN(n3603) );
  nd03d0 U3760 ( .A1(n3642), .A2(n3844), .A3(N733), .ZN(n3630) );
  an02d0 U3761 ( .A1(n3845), .A2(n3846), .Z(n2918) );
  nr04d0 U3762 ( .A1(n3185), .A2(n3341), .A3(n3370), .A4(n3581), .ZN(n3846) );
  an02d0 U3763 ( .A1(N703), .A2(n3847), .Z(n3581) );
  an02d0 U3764 ( .A1(N687), .A2(n3848), .Z(n3370) );
  an02d0 U3765 ( .A1(N671), .A2(n3849), .Z(n3341) );
  an02d0 U3766 ( .A1(N655), .A2(n3850), .Z(n3185) );
  aoi311d1 U3767 ( .C1(n3073), .C2(n3851), .C3(N642), .A(n3607), .B(n3632), 
        .ZN(n3845) );
  nr13d1 U3768 ( .A1(N735), .A2(n3631), .A3(N734), .ZN(n3632) );
  nd13d1 U3769 ( .A1(N733), .A2(n3844), .A3(n3642), .ZN(n3631) );
  nr03d0 U3770 ( .A1(N730), .A2(N731), .A3(n3827), .ZN(n3642) );
  inv0d0 U3771 ( .I(n3086), .ZN(n3827) );
  nr03d0 U3772 ( .A1(N728), .A2(N729), .A3(n3645), .ZN(n3086) );
  inv0d0 U3773 ( .I(n3807), .ZN(n3645) );
  nr03d0 U3774 ( .A1(N726), .A2(N727), .A3(n3637), .ZN(n3807) );
  inv0d0 U3775 ( .I(n3820), .ZN(n3637) );
  nr03d0 U3776 ( .A1(N724), .A2(N725), .A3(n3814), .ZN(n3820) );
  inv0d0 U3777 ( .I(n3638), .ZN(n3814) );
  nr03d0 U3778 ( .A1(N722), .A2(N723), .A3(n3627), .ZN(n3638) );
  nd12d0 U3779 ( .A1(N721), .A2(n3836), .ZN(n3627) );
  nr03d0 U3780 ( .A1(N719), .A2(N720), .A3(n3852), .ZN(n3836) );
  inv0d0 U3781 ( .I(N732), .ZN(n3844) );
  nr02d0 U3782 ( .A1(n3611), .A2(n3852), .ZN(n3607) );
  inv0d0 U3783 ( .I(n3610), .ZN(n3852) );
  nr03d0 U3784 ( .A1(N717), .A2(N718), .A3(n3612), .ZN(n3610) );
  nd13d1 U3785 ( .A1(N716), .A2(n3605), .A3(n3604), .ZN(n3612) );
  nr13d1 U3786 ( .A1(n3606), .A2(N713), .A3(N714), .ZN(n3604) );
  nr03d0 U3787 ( .A1(N711), .A2(N712), .A3(n3821), .ZN(n3606) );
  inv0d0 U3788 ( .I(n3598), .ZN(n3821) );
  nr03d0 U3789 ( .A1(N709), .A2(N710), .A3(n3810), .ZN(n3598) );
  inv0d0 U3790 ( .I(n3600), .ZN(n3810) );
  nr03d0 U3791 ( .A1(N707), .A2(N708), .A3(n2747), .ZN(n3600) );
  inv0d0 U3792 ( .I(n3798), .ZN(n2747) );
  nr03d0 U3793 ( .A1(N705), .A2(N706), .A3(n3831), .ZN(n3798) );
  inv0d0 U3794 ( .I(n3613), .ZN(n3831) );
  nr03d0 U3795 ( .A1(N703), .A2(N704), .A3(n3582), .ZN(n3613) );
  inv0d0 U3796 ( .I(n3847), .ZN(n3582) );
  nr03d0 U3797 ( .A1(N701), .A2(N702), .A3(n3583), .ZN(n3847) );
  nd03d0 U3798 ( .A1(n3588), .A2(n2735), .A3(n3825), .ZN(n3583) );
  inv0d0 U3799 ( .I(n2736), .ZN(n3825) );
  nd03d0 U3800 ( .A1(n3619), .A2(n3616), .A3(n3618), .ZN(n2736) );
  nr03d0 U3801 ( .A1(N695), .A2(N696), .A3(n3817), .ZN(n3618) );
  inv0d0 U3802 ( .I(n3578), .ZN(n3817) );
  nr03d0 U3803 ( .A1(N693), .A2(N694), .A3(n3811), .ZN(n3578) );
  inv0d0 U3804 ( .I(n2944), .ZN(n3811) );
  nr03d0 U3805 ( .A1(N691), .A2(N692), .A3(n3590), .ZN(n2944) );
  inv0d0 U3806 ( .I(n2744), .ZN(n3590) );
  nr03d0 U3807 ( .A1(N689), .A2(N690), .A3(n3832), .ZN(n2744) );
  inv0d0 U3808 ( .I(n3584), .ZN(n3832) );
  nr03d0 U3809 ( .A1(N687), .A2(N688), .A3(n3372), .ZN(n3584) );
  inv0d0 U3810 ( .I(n3848), .ZN(n3372) );
  nr03d0 U3811 ( .A1(N685), .A2(N686), .A3(n3373), .ZN(n3848) );
  nd13d1 U3812 ( .A1(N684), .A2(n3367), .A3(n3366), .ZN(n3373) );
  nr03d0 U3813 ( .A1(N681), .A2(N682), .A3(n3804), .ZN(n3366) );
  inv0d0 U3814 ( .I(n3368), .ZN(n3804) );
  nr03d0 U3815 ( .A1(N679), .A2(N680), .A3(n3359), .ZN(n3368) );
  inv0d0 U3816 ( .I(n3818), .ZN(n3359) );
  nr03d0 U3817 ( .A1(N677), .A2(N678), .A3(n3812), .ZN(n3818) );
  inv0d0 U3818 ( .I(n3360), .ZN(n3812) );
  nr03d0 U3819 ( .A1(N675), .A2(N676), .A3(n2743), .ZN(n3360) );
  nd13d1 U3820 ( .A1(N674), .A2(n3375), .A3(n3374), .ZN(n2743) );
  nr03d0 U3821 ( .A1(N671), .A2(N672), .A3(n3342), .ZN(n3374) );
  inv0d0 U3822 ( .I(n3849), .ZN(n3342) );
  nr03d0 U3823 ( .A1(N669), .A2(N670), .A3(n3841), .ZN(n3849) );
  inv0d0 U3824 ( .I(n3343), .ZN(n3841) );
  nr03d0 U3825 ( .A1(N667), .A2(N668), .A3(n3349), .ZN(n3343) );
  nd03d0 U3826 ( .A1(n3381), .A2(n3378), .A3(n3380), .ZN(n3349) );
  nr03d0 U3827 ( .A1(N663), .A2(N664), .A3(n3339), .ZN(n3380) );
  inv0d0 U3828 ( .I(n3819), .ZN(n3339) );
  nr03d0 U3829 ( .A1(N661), .A2(N662), .A3(n2947), .ZN(n3819) );
  inv0d0 U3830 ( .I(n3813), .ZN(n2947) );
  nr03d0 U3831 ( .A1(N659), .A2(N660), .A3(n3351), .ZN(n3813) );
  inv0d0 U3832 ( .I(n2734), .ZN(n3351) );
  nr03d0 U3833 ( .A1(N657), .A2(N658), .A3(n3833), .ZN(n2734) );
  inv0d0 U3834 ( .I(n3345), .ZN(n3833) );
  nr03d0 U3835 ( .A1(N655), .A2(N656), .A3(n3193), .ZN(n3345) );
  inv0d0 U3836 ( .I(n3850), .ZN(n3193) );
  nr03d0 U3837 ( .A1(N653), .A2(N654), .A3(n3842), .ZN(n3850) );
  inv0d0 U3838 ( .I(n3186), .ZN(n3842) );
  nr03d0 U3839 ( .A1(N651), .A2(N652), .A3(n3197), .ZN(n3186) );
  inv0d0 U3840 ( .I(n3192), .ZN(n3197) );
  nr13d1 U3841 ( .A1(n3188), .A2(N649), .A3(N650), .ZN(n3192) );
  nr13d1 U3842 ( .A1(n3183), .A2(N647), .A3(N648), .ZN(n3188) );
  nr13d1 U3843 ( .A1(n3089), .A2(N645), .A3(N646), .ZN(n3183) );
  nr03d0 U3844 ( .A1(N643), .A2(N644), .A3(n3191), .ZN(n3089) );
  inv0d0 U3845 ( .I(n2730), .ZN(n3191) );
  nr13d1 U3846 ( .A1(n3073), .A2(N642), .A3(N641), .ZN(n2730) );
  inv0d0 U3847 ( .I(N666), .ZN(n3378) );
  inv0d0 U3848 ( .I(N665), .ZN(n3381) );
  inv0d0 U3849 ( .I(N673), .ZN(n3375) );
  inv0d0 U3850 ( .I(N683), .ZN(n3367) );
  inv0d0 U3851 ( .I(N698), .ZN(n3616) );
  inv0d0 U3852 ( .I(N697), .ZN(n3619) );
  inv0d0 U3853 ( .I(N700), .ZN(n2735) );
  inv0d0 U3854 ( .I(N699), .ZN(n3588) );
  inv0d0 U3855 ( .I(N715), .ZN(n3605) );
  inv0d0 U3856 ( .I(N719), .ZN(n3611) );
  inv0d0 U3857 ( .I(N641), .ZN(n3851) );
  nr03d0 U3858 ( .A1(N639), .A2(N640), .A3(n3198), .ZN(n3073) );
  inv0d0 U3859 ( .I(n3834), .ZN(n3198) );
  nr03d0 U3860 ( .A1(N637), .A2(N638), .A3(n2937), .ZN(n3834) );
  inv0d0 U3861 ( .I(n3843), .ZN(n2937) );
  nr03d0 U3862 ( .A1(N635), .A2(N636), .A3(n2727), .ZN(n3843) );
  inv0d0 U3863 ( .I(n3828), .ZN(n2727) );
  nr04d0 U3864 ( .A1(n2935), .A2(N631), .A3(N633), .A4(N634), .ZN(n3828) );
  nd12d0 U3865 ( .A1(N632), .A2(n2923), .ZN(n2935) );
  nr04d0 U3866 ( .A1(n2748), .A2(N627), .A3(N628), .A4(N630), .ZN(n2923) );
  inv0d0 U3867 ( .I(n3805), .ZN(n2748) );
  nr02d0 U3868 ( .A1(N626), .A2(N629), .ZN(n3805) );
  inv0d0 U3870 ( .I(wbbd_addr[0]), .ZN(n3698) );
  nr04d0 U3871 ( .A1(n3853), .A2(n3854), .A3(n2953), .A4(n3855), .ZN(n3697) );
  inv0d0 U3872 ( .I(n3096), .ZN(n3855) );
  nr04d0 U3873 ( .A1(n2955), .A2(n2844), .A3(n3856), .A4(n3857), .ZN(n3096) );
  nd04d0 U3874 ( .A1(n3409), .A2(n3858), .A3(n3400), .A4(n3687), .ZN(n3857) );
  nd02d0 U3875 ( .A1(n3116), .A2(n3401), .ZN(n3687) );
  nd02d0 U3876 ( .A1(n3116), .A2(n3388), .ZN(n3400) );
  inv0d0 U3877 ( .I(n3859), .ZN(n3858) );
  oai21d1 U3878 ( .B1(n2831), .B2(n3405), .A(n3208), .ZN(n3859) );
  nd02d0 U3879 ( .A1(n3123), .A2(n3126), .ZN(n3208) );
  nd02d0 U3880 ( .A1(n3116), .A2(n3218), .ZN(n3409) );
  or03d0 U3881 ( .A1(n2961), .A2(n3680), .A3(n3670), .Z(n3856) );
  an02d0 U3882 ( .A1(n3860), .A2(n3668), .Z(n3670) );
  an02d0 U3883 ( .A1(n3116), .A2(n3651), .Z(n3680) );
  an03d0 U3884 ( .A1(wb_adr_i[3]), .A2(wb_adr_i[4]), .A3(n3861), .Z(n3116) );
  oai211d1 U3885 ( .C1(n3661), .C2(n3862), .A(n3212), .B(n3863), .ZN(n2961) );
  aoi31d1 U3886 ( .B1(wb_adr_i[3]), .B2(n3222), .B3(n3864), .A(n3656), .ZN(
        n3863) );
  an02d0 U3887 ( .A1(n3860), .A2(n3207), .Z(n3656) );
  nd02d0 U3888 ( .A1(n2976), .A2(n3218), .ZN(n3212) );
  an02d0 U3889 ( .A1(n2973), .A2(n3865), .Z(n2976) );
  nd04d0 U3890 ( .A1(n3399), .A2(n3387), .A3(n3866), .A4(n3867), .ZN(n2844) );
  aoi311d1 U3891 ( .C1(n3210), .C2(n3868), .C3(n3668), .A(n3649), .B(n3678), 
        .ZN(n3867) );
  an02d0 U3892 ( .A1(n3865), .A2(n3660), .Z(n3678) );
  an02d0 U3893 ( .A1(n3869), .A2(n3651), .Z(n3649) );
  aoi21d1 U3894 ( .B1(n3389), .B2(n2977), .A(n3215), .ZN(n3866) );
  an02d0 U3895 ( .A1(n3207), .A2(n3219), .Z(n3215) );
  nr04d0 U3896 ( .A1(n3870), .A2(n3871), .A3(wb_adr_i[5]), .A4(wb_adr_i[6]), 
        .ZN(n3207) );
  nr02d0 U3897 ( .A1(n3662), .A2(n3872), .ZN(n3389) );
  nd02d0 U3898 ( .A1(n3869), .A2(n3388), .ZN(n3387) );
  nd02d0 U3899 ( .A1(n3869), .A2(n3401), .ZN(n3399) );
  an02d0 U3900 ( .A1(n3865), .A2(n3872), .Z(n3869) );
  nd04d0 U3901 ( .A1(n3408), .A2(n3386), .A3(n3873), .A4(n3874), .ZN(n2955) );
  nr03d0 U3902 ( .A1(n3667), .A2(n3650), .A3(n3686), .ZN(n3874) );
  an02d0 U3903 ( .A1(n3875), .A2(n3660), .Z(n3686) );
  nr02d0 U3904 ( .A1(n2832), .A2(n3685), .ZN(n3650) );
  an02d0 U3905 ( .A1(n3668), .A2(n3123), .Z(n3667) );
  an02d0 U3906 ( .A1(n3659), .A2(n3876), .Z(n3123) );
  aoi21d1 U3907 ( .B1(n3391), .B2(n2977), .A(n3223), .ZN(n3873) );
  nr02d0 U3908 ( .A1(n2832), .A2(n3414), .ZN(n3223) );
  an02d0 U3909 ( .A1(n3659), .A2(n3222), .Z(n3391) );
  nr02d0 U3910 ( .A1(n3872), .A2(n2972), .ZN(n3222) );
  nd12d0 U3911 ( .A1(n2832), .A2(n3388), .ZN(n3386) );
  nd12d0 U3912 ( .A1(n2832), .A2(n3401), .ZN(n3408) );
  nd02d0 U3913 ( .A1(n3875), .A2(n3872), .ZN(n2832) );
  nd04d0 U3914 ( .A1(n3684), .A2(n3693), .A3(n3663), .A4(n3877), .ZN(n2953) );
  aoi311d1 U3915 ( .C1(n3864), .C2(n2972), .C3(n2973), .A(n3878), .B(n3879), 
        .ZN(n3877) );
  inv0d0 U3916 ( .I(n3209), .ZN(n3879) );
  nd02d0 U3917 ( .A1(n3860), .A2(n3126), .ZN(n3209) );
  inv0d0 U3918 ( .I(n3405), .ZN(n3860) );
  nd02d0 U3919 ( .A1(n3669), .A2(wb_adr_i[4]), .ZN(n3405) );
  nd02d0 U3920 ( .A1(n3404), .A2(n3416), .ZN(n3878) );
  nd02d0 U3921 ( .A1(n3880), .A2(n3218), .ZN(n3416) );
  nd02d0 U3922 ( .A1(n3880), .A2(n3388), .ZN(n3404) );
  nd02d0 U3923 ( .A1(n3875), .A2(n3666), .ZN(n3663) );
  nd02d0 U3924 ( .A1(n3880), .A2(n3401), .ZN(n3693) );
  nd02d0 U3925 ( .A1(n3880), .A2(n3651), .ZN(n3684) );
  an02d0 U3926 ( .A1(n3875), .A2(wb_adr_i[4]), .Z(n3880) );
  an02d0 U3927 ( .A1(n3861), .A2(n3881), .Z(n3875) );
  or03d0 U3928 ( .A1(n2963), .A2(n3657), .A3(n2845), .Z(n3854) );
  nd04d0 U3929 ( .A1(n3407), .A2(n3415), .A3(n3882), .A4(n3883), .ZN(n2845) );
  nr03d0 U3930 ( .A1(n3664), .A2(n3690), .A3(n3681), .ZN(n3883) );
  an02d0 U3931 ( .A1(n3884), .A2(n3651), .Z(n3681) );
  an02d0 U3932 ( .A1(n3884), .A2(n3401), .Z(n3690) );
  an02d0 U3933 ( .A1(n3865), .A2(n3666), .Z(n3664) );
  inv0d0 U3934 ( .I(n3671), .ZN(n3666) );
  aoi21d1 U3935 ( .B1(n3219), .B2(n2977), .A(n3217), .ZN(n3882) );
  an02d0 U3936 ( .A1(n3668), .A2(n3206), .Z(n3217) );
  an02d0 U3937 ( .A1(n3885), .A2(n3886), .Z(n3668) );
  an02d0 U3938 ( .A1(n3876), .A2(n3665), .Z(n3219) );
  nd02d0 U3939 ( .A1(n3884), .A2(n3218), .ZN(n3415) );
  nd02d0 U3940 ( .A1(n3884), .A2(n3388), .ZN(n3407) );
  an02d0 U3941 ( .A1(n3865), .A2(wb_adr_i[4]), .Z(n3884) );
  an03d0 U3942 ( .A1(n3660), .A2(wb_adr_i[3]), .A3(n3861), .Z(n3657) );
  inv0d0 U3943 ( .I(n3661), .ZN(n3660) );
  nd03d0 U3944 ( .A1(n3887), .A2(n3872), .A3(wb_adr_i[7]), .ZN(n3661) );
  oai211d1 U3945 ( .C1(n3671), .C2(n3862), .A(n3888), .B(n3889), .ZN(n2963) );
  aoi321d1 U3946 ( .C1(n3126), .C2(n3868), .C3(n3210), .B1(n3125), .B2(n2977), 
        .A(n3890), .ZN(n3889) );
  oai22d1 U3947 ( .A1(n3406), .A2(n3862), .B1(n3414), .B2(n3862), .ZN(n3890)
         );
  nr02d0 U3948 ( .A1(n3662), .A2(wb_adr_i[4]), .ZN(n3125) );
  nd02d0 U3949 ( .A1(n3659), .A2(n2972), .ZN(n3662) );
  nr03d0 U3950 ( .A1(wb_adr_i[0]), .A2(wb_adr_i[1]), .A3(n3881), .ZN(n3659) );
  an03d0 U3951 ( .A1(wb_adr_i[3]), .A2(n3876), .A3(wb_adr_i[1]), .Z(n3210) );
  inv0d0 U3952 ( .I(n3891), .ZN(n3888) );
  oai22d1 U3953 ( .A1(n3862), .A2(n3694), .B1(n3862), .B2(n3685), .ZN(n3891)
         );
  inv0d0 U3954 ( .I(n3651), .ZN(n3685) );
  nd02d0 U3955 ( .A1(n3865), .A2(wb_adr_i[3]), .ZN(n3862) );
  nr03d0 U3956 ( .A1(wb_adr_i[1]), .A2(n1), .A3(n3868), .ZN(n3865) );
  nd03d0 U3957 ( .A1(n3887), .A2(wb_adr_i[4]), .A3(wb_adr_i[7]), .ZN(n3671) );
  nd04d0 U3958 ( .A1(n3696), .A2(n3398), .A3(n3679), .A4(n3892), .ZN(n3853) );
  aoi311d1 U3959 ( .C1(n3876), .C2(n3881), .C3(n3864), .A(n3417), .B(n3221), 
        .ZN(n3892) );
  an02d0 U3960 ( .A1(n3206), .A2(n3126), .Z(n3221) );
  nr04d0 U3961 ( .A1(n3893), .A2(n3886), .A3(n3894), .A4(wb_adr_i[7]), .ZN(
        n3126) );
  an02d0 U3962 ( .A1(n3669), .A2(n3872), .Z(n3206) );
  inv0d0 U3963 ( .I(wb_adr_i[4]), .ZN(n3872) );
  an02d0 U3964 ( .A1(n3665), .A2(n2972), .Z(n3669) );
  nr03d0 U3965 ( .A1(wb_adr_i[1]), .A2(wb_adr_i[3]), .A3(wb_adr_i[0]), .ZN(
        n3665) );
  an02d0 U3966 ( .A1(n3205), .A2(n3218), .Z(n3417) );
  inv0d0 U3967 ( .I(n3414), .ZN(n3218) );
  nd02d0 U3968 ( .A1(n3887), .A2(n3895), .ZN(n3414) );
  nr03d0 U3969 ( .A1(n3894), .A2(wb_adr_i[20]), .A3(n3893), .ZN(n3887) );
  an02d0 U3970 ( .A1(n2971), .A2(n3868), .Z(n3864) );
  an02d0 U3971 ( .A1(wb_adr_i[1]), .A2(n2977), .Z(n2971) );
  inv0d0 U3972 ( .I(n2831), .ZN(n2977) );
  nd02d0 U3973 ( .A1(wb_adr_i[20]), .A2(n3885), .ZN(n2831) );
  nr03d0 U3974 ( .A1(wb_adr_i[5]), .A2(wb_adr_i[7]), .A3(n3894), .ZN(n3885) );
  nr02d0 U3975 ( .A1(n2972), .A2(wb_adr_i[4]), .ZN(n3876) );
  nd02d0 U3976 ( .A1(n3205), .A2(n3651), .ZN(n3679) );
  inv0d0 U3979 ( .I(wb_adr_i[21]), .ZN(n3870) );
  nd02d0 U3980 ( .A1(n3205), .A2(n3388), .ZN(n3398) );
  inv0d0 U3981 ( .I(n3406), .ZN(n3388) );
  nd02d0 U3982 ( .A1(n3898), .A2(n3893), .ZN(n3406) );
  inv0d0 U3983 ( .I(wb_adr_i[5]), .ZN(n3893) );
  nd02d0 U3984 ( .A1(n3205), .A2(n3401), .ZN(n3696) );
  inv0d0 U3985 ( .I(n3694), .ZN(n3401) );
  nd02d0 U3986 ( .A1(n3898), .A2(wb_adr_i[5]), .ZN(n3694) );
  nr03d0 U3987 ( .A1(n3871), .A2(wb_adr_i[21]), .A3(n3896), .ZN(n3898) );
  inv0d0 U3988 ( .I(wb_adr_i[6]), .ZN(n3896) );
  nd03d0 U3989 ( .A1(n3886), .A2(n3895), .A3(n3897), .ZN(n3871) );
  inv0d0 U3990 ( .I(wb_adr_i[7]), .ZN(n3895) );
  inv0d0 U3991 ( .I(wb_adr_i[20]), .ZN(n3886) );
  an02d0 U3992 ( .A1(n2973), .A2(n3861), .Z(n3205) );
  nr03d0 U3993 ( .A1(n2972), .A2(wb_adr_i[1]), .A3(n3868), .ZN(n3861) );
  inv0d0 U3994 ( .I(wb_adr_i[0]), .ZN(n3868) );
  inv0d0 U3995 ( .I(wb_adr_i[2]), .ZN(n2972) );
  nr02d0 U3996 ( .A1(n3881), .A2(wb_adr_i[4]), .ZN(n2973) );
  inv0d0 U3997 ( .I(wb_adr_i[3]), .ZN(n3881) );
  oai21d1 U3998 ( .B1(n3899), .B2(n3900), .A(n3901), .ZN(n4650) );
  inv0d0 U3999 ( .I(wb_ack_o), .ZN(n3899) );
  oai21d1 U4000 ( .B1(n1879), .B2(n3902), .A(n3903), .ZN(n4651) );
  oai211d1 U4001 ( .C1(n3902), .C2(n3904), .A(n3905), .B(n3906), .ZN(n4652) );
  nd02d0 U4002 ( .A1(n3903), .A2(n3907), .ZN(n3902) );
  nr02d0 U4003 ( .A1(n3908), .A2(n2685), .ZN(n3903) );
  nd03d0 U4004 ( .A1(n3909), .A2(n2709), .A3(n3905), .ZN(n2685) );
  oaim21d1 U4005 ( .B1(wbbd_state[2]), .B2(n3910), .A(n3911), .ZN(n4653) );
  oai21d1 U4006 ( .B1(n3912), .B2(n3913), .A(n3914), .ZN(n3911) );
  oai22d1 U4007 ( .A1(n3915), .A2(n3914), .B1(n3910), .B2(n3916), .ZN(n4654)
         );
  nr04d0 U4008 ( .A1(n3917), .A2(n2691), .A3(n2293), .A4(n2586), .ZN(n3916) );
  inv0d0 U4009 ( .I(n3918), .ZN(n2293) );
  nd02d0 U4010 ( .A1(n3909), .A2(n2713), .ZN(n3917) );
  oai21d1 U4011 ( .B1(n3919), .B2(n3914), .A(n3920), .ZN(n4655) );
  oai21d1 U4012 ( .B1(n3921), .B2(n3908), .A(n3914), .ZN(n3920) );
  inv0d0 U4013 ( .I(n3906), .ZN(n3908) );
  nr03d0 U4014 ( .A1(n2586), .A2(n2291), .A3(n3913), .ZN(n3906) );
  inv0d0 U4015 ( .I(n3901), .ZN(n2291) );
  oaim21d1 U4016 ( .B1(wbbd_state[3]), .B2(n3910), .A(n3922), .ZN(n4656) );
  oai21d1 U4017 ( .B1(n2688), .B2(n3923), .A(n3914), .ZN(n3922) );
  inv0d0 U4018 ( .I(n3910), .ZN(n3914) );
  nr04d0 U4019 ( .A1(n3900), .A2(n3913), .A3(n2586), .A4(n3924), .ZN(n3910) );
  oan211d1 U4020 ( .C1(wrstb), .C2(rdstb), .B(n840), .A(n2709), .ZN(n3924) );
  an02d0 U4021 ( .A1(n3925), .A2(n3926), .Z(n2586) );
  nd02d0 U4022 ( .A1(n2295), .A2(n3918), .ZN(n3913) );
  nd03d0 U4023 ( .A1(wbbd_state[1]), .A2(n3926), .A3(wbbd_state[2]), .ZN(n3918) );
  nd03d0 U4024 ( .A1(n3926), .A2(n3915), .A3(wbbd_state[2]), .ZN(n2295) );
  oai311d1 U4025 ( .C1(n3927), .C2(n3928), .C3(n3929), .A(n3905), .B(n3930), 
        .ZN(n3900) );
  inv0d0 U4026 ( .I(n3923), .ZN(n3930) );
  nd02d0 U4027 ( .A1(n3901), .A2(n3909), .ZN(n3923) );
  nd03d0 U4028 ( .A1(wbbd_state[3]), .A2(n3931), .A3(wbbd_state[0]), .ZN(n3909) );
  nd03d0 U4029 ( .A1(n3931), .A2(n3919), .A3(wbbd_state[3]), .ZN(n3901) );
  nd03d0 U4030 ( .A1(wbbd_state[3]), .A2(n3919), .A3(n3925), .ZN(n3905) );
  nd04d0 U4031 ( .A1(wb_adr_i[25]), .A2(n3921), .A3(wb_adr_i[26]), .A4(n3932), 
        .ZN(n3929) );
  an03d0 U4032 ( .A1(wb_cyc_i), .A2(wb_adr_i[29]), .A3(wb_stb_i), .Z(n3932) );
  inv0d0 U4033 ( .I(n3907), .ZN(n3921) );
  nd02d0 U4034 ( .A1(n3926), .A2(n3931), .ZN(n3907) );
  nr02d0 U4035 ( .A1(wbbd_state[3]), .A2(wbbd_state[0]), .ZN(n3926) );
  nd03d0 U4036 ( .A1(n3933), .A2(n3897), .A3(n3934), .ZN(n3928) );
  nr03d0 U4037 ( .A1(wb_adr_i[11]), .A2(wb_adr_i[13]), .A3(wb_adr_i[12]), .ZN(
        n3934) );
  nr02d0 U4038 ( .A1(wb_adr_i[22]), .A2(wb_adr_i[23]), .ZN(n3897) );
  aoi21d1 U4039 ( .B1(wb_adr_i[21]), .B2(wb_adr_i[20]), .A(wb_adr_i[10]), .ZN(
        n3933) );
  nd04d0 U4040 ( .A1(n3935), .A2(n3936), .A3(n3937), .A4(n3938), .ZN(n3927) );
  nr04d0 U4041 ( .A1(wb_adr_i[9]), .A2(wb_adr_i[8]), .A3(wb_adr_i[31]), .A4(
        wb_adr_i[30]), .ZN(n3938) );
  nr03d0 U4042 ( .A1(wb_adr_i[24]), .A2(wb_adr_i[28]), .A3(wb_adr_i[27]), .ZN(
        n3937) );
  nr03d0 U4043 ( .A1(wb_adr_i[17]), .A2(wb_adr_i[19]), .A3(wb_adr_i[18]), .ZN(
        n3936) );
  nr03d0 U4044 ( .A1(wb_adr_i[14]), .A2(wb_adr_i[16]), .A3(wb_adr_i[15]), .ZN(
        n3935) );
  oai22d1 U4045 ( .A1(n209), .A2(n1858), .B1(mgmt_gpio_oeb[3]), .B2(n1859), 
        .ZN(n4657) );
  inv0d0 U4046 ( .I(n1858), .ZN(n1859) );
  nd12d0 U4047 ( .A1(n2318), .A2(n216), .ZN(n1858) );
  nd02d0 U4048 ( .A1(n2599), .A2(n2601), .ZN(n2318) );
  an02d0 U4049 ( .A1(n2648), .A2(n2669), .Z(n2601) );
  nr03d0 U4050 ( .A1(n2653), .A2(n2655), .A3(n2681), .ZN(n2669) );
  inv0d0 U4051 ( .I(n2644), .ZN(n2681) );
  an02d0 U4053 ( .A1(n2664), .A2(n2683), .Z(n2627) );
  inv0d0 U4054 ( .I(n2663), .ZN(n2683) );
  aoi22d1 U4055 ( .A1(wbbd_data[3]), .A2(wbbd_busy), .B1(idata[3]), .B2(n1879), 
        .ZN(n780) );
  oaim22d1 U4056 ( .A1(n231), .A2(n2285), .B1(n2285), .B2(irq_1_inputsrc), 
        .ZN(n4658) );
  nd02d0 U4057 ( .A1(n216), .A2(n2550), .ZN(n2285) );
  an02d0 U4058 ( .A1(n2086), .A2(n2606), .Z(n2550) );
  an02d0 U4059 ( .A1(n2674), .A2(n2670), .Z(n2606) );
  inv0d0 U4060 ( .I(n2648), .ZN(n2670) );
  aoi22d1 U4061 ( .A1(wbbd_busy), .A2(wbbd_addr[3]), .B1(iaddr[3]), .B2(n1879), 
        .ZN(n2648) );
  nr03d0 U4062 ( .A1(n2655), .A2(n2644), .A3(n2653), .ZN(n2674) );
  inv0d0 U4063 ( .I(n2650), .ZN(n2653) );
  aoi22d1 U4064 ( .A1(wbbd_busy), .A2(wbbd_addr[1]), .B1(iaddr[1]), .B2(n1879), 
        .ZN(n2650) );
  aoi22d1 U4065 ( .A1(wbbd_busy), .A2(wbbd_addr[4]), .B1(iaddr[4]), .B2(n1879), 
        .ZN(n2644) );
  aoi22d1 U4066 ( .A1(wbbd_busy), .A2(wbbd_addr[2]), .B1(iaddr[2]), .B2(n1879), 
        .ZN(n2655) );
  an02d0 U4067 ( .A1(n2643), .A2(n2649), .Z(n2086) );
  aoi22d1 U4068 ( .A1(wbbd_busy), .A2(wbbd_addr[0]), .B1(iaddr[0]), .B2(n1879), 
        .ZN(n2649) );
  an02d0 U4069 ( .A1(n2664), .A2(n2663), .Z(n2643) );
  aoi22d1 U4070 ( .A1(wbbd_busy), .A2(wbbd_addr[5]), .B1(iaddr[5]), .B2(n1879), 
        .ZN(n2663) );
  aoi22d1 U4071 ( .A1(wbbd_busy), .A2(wbbd_addr[6]), .B1(iaddr[6]), .B2(n1879), 
        .ZN(n2664) );
  nr02d0 U4072 ( .A1(n2300), .A2(n2088), .ZN(n841) );
  aoi22d1 U4073 ( .A1(wbbd_busy), .A2(wbbd_write), .B1(n1879), .B2(wrstb), 
        .ZN(n2088) );
  inv0d0 U4074 ( .I(n2087), .ZN(n2300) );
  aoi22d1 U4076 ( .A1(wbbd_data[0]), .A2(wbbd_busy), .B1(idata[0]), .B2(n1879), 
        .ZN(n789) );
  oaim22d1 U4077 ( .A1(pass_thru_user), .A2(n812), .B1(mgmt_gpio_in[4]), .B2(
        pass_thru_user), .ZN(mgmt_gpio_out[9]) );
  oaim22d1 U4078 ( .A1(pass_thru_user_delay), .A2(n814), .B1(mgmt_gpio_in[3]), 
        .B2(pass_thru_user_delay), .ZN(mgmt_gpio_out[8]) );
  oaim22d1 U4079 ( .A1(uart_enabled), .A2(n823), .B1(ser_tx), .B2(uart_enabled), .ZN(mgmt_gpio_out[6]) );
  oaim22d1 U4080 ( .A1(qspi_enabled), .A2(n1907), .B1(spimemio_flash_io3_do), 
        .B2(qspi_enabled), .ZN(mgmt_gpio_out[37]) );
  oaim22d1 U4081 ( .A1(qspi_enabled), .A2(n2019), .B1(spimemio_flash_io2_do), 
        .B2(qspi_enabled), .ZN(mgmt_gpio_out[36]) );
  oaim22d1 U4082 ( .A1(spi_enabled), .A2(n2073), .B1(spi_sdo), .B2(spi_enabled), .ZN(mgmt_gpio_out[35]) );
  oaim22d1 U4083 ( .A1(spi_enabled), .A2(n2072), .B1(spi_csb), .B2(spi_enabled), .ZN(mgmt_gpio_out[33]) );
  oaim22d1 U4084 ( .A1(spi_enabled), .A2(n2074), .B1(spi_sck), .B2(spi_enabled), .ZN(mgmt_gpio_out[32]) );
  oai22d1 U4085 ( .A1(n753), .A2(n759), .B1(pass_thru_mgmt), .B2(n3939), .ZN(
        mgmt_gpio_out[1]) );
  aoim22d1 U4086 ( .A1(pass_thru_user), .A2(mgmt_gpio_in[11]), .B1(
        pass_thru_user), .B2(n3940), .Z(n3939) );
  aoi22d1 U4087 ( .A1(mgmt_gpio_data_1), .A2(n839), .B1(sdo), .B2(n840), .ZN(
        n3940) );
  inv0d0 U4088 ( .I(pass_thru_mgmt), .ZN(n759) );
  inv0d0 U4089 ( .I(pad_flash_io1_di), .ZN(n753) );
  oaim22d1 U4090 ( .A1(clk2_output_dest), .A2(n800), .B1(user_clock), .B2(
        clk2_output_dest), .ZN(mgmt_gpio_out[15]) );
  oaim22d1 U4091 ( .A1(clk1_output_dest), .A2(n802), .B1(n180), .B2(
        clk1_output_dest), .ZN(mgmt_gpio_out[14]) );
  oaim22d1 U4092 ( .A1(trap_output_dest), .A2(n804), .B1(trap), .B2(
        trap_output_dest), .ZN(mgmt_gpio_out[13]) );
  oaim22d1 U4093 ( .A1(pass_thru_user_delay), .A2(n810), .B1(mgmt_gpio_in[2]), 
        .B2(pass_thru_user_delay), .ZN(mgmt_gpio_out[10]) );
  oaim22d1 U4094 ( .A1(debug_mode), .A2(n835), .B1(debug_out), .B2(debug_mode), 
        .ZN(mgmt_gpio_out[0]) );
  inv0d0 U4095 ( .I(\gpio_configure[9][3] ), .ZN(mgmt_gpio_oeb[9]) );
  inv0d0 U4096 ( .I(\gpio_configure[8][3] ), .ZN(mgmt_gpio_oeb[8]) );
  inv0d0 U4097 ( .I(\gpio_configure[7][3] ), .ZN(mgmt_gpio_oeb[7]) );
  inv0d0 U4098 ( .I(\gpio_configure[6][3] ), .ZN(mgmt_gpio_oeb[6]) );
  inv0d0 U4099 ( .I(\gpio_configure[5][3] ), .ZN(mgmt_gpio_oeb[5]) );
  inv0d0 U4100 ( .I(\gpio_configure[4][3] ), .ZN(mgmt_gpio_oeb[4]) );
  inv0d0 U4101 ( .I(\gpio_configure[3][3] ), .ZN(mgmt_gpio_oeb[3]) );
  oaim22d1 U4102 ( .A1(qspi_enabled), .A2(\gpio_configure[37][3] ), .B1(
        spimemio_flash_io3_oeb), .B2(qspi_enabled), .ZN(mgmt_gpio_oeb[37]) );
  oaim22d1 U4103 ( .A1(qspi_enabled), .A2(\gpio_configure[36][3] ), .B1(
        spimemio_flash_io2_oeb), .B2(qspi_enabled), .ZN(mgmt_gpio_oeb[36]) );
  oaim22d1 U4104 ( .A1(spi_enabled), .A2(\gpio_configure[35][3] ), .B1(
        spi_sdoenb), .B2(spi_enabled), .ZN(mgmt_gpio_oeb[35]) );
  inv0d0 U4105 ( .I(\gpio_configure[34][3] ), .ZN(mgmt_gpio_oeb[34]) );
  inv0d0 U4106 ( .I(\gpio_configure[33][3] ), .ZN(mgmt_gpio_oeb[33]) );
  inv0d0 U4107 ( .I(\gpio_configure[31][3] ), .ZN(mgmt_gpio_oeb[31]) );
  inv0d0 U4108 ( .I(\gpio_configure[30][3] ), .ZN(mgmt_gpio_oeb[30]) );
  inv0d0 U4109 ( .I(\gpio_configure[2][3] ), .ZN(mgmt_gpio_oeb[2]) );
  inv0d0 U4110 ( .I(\gpio_configure[29][3] ), .ZN(mgmt_gpio_oeb[29]) );
  inv0d0 U4111 ( .I(\gpio_configure[28][3] ), .ZN(mgmt_gpio_oeb[28]) );
  inv0d0 U4112 ( .I(\gpio_configure[27][3] ), .ZN(mgmt_gpio_oeb[27]) );
  inv0d0 U4113 ( .I(\gpio_configure[26][3] ), .ZN(mgmt_gpio_oeb[26]) );
  inv0d0 U4114 ( .I(\gpio_configure[25][3] ), .ZN(mgmt_gpio_oeb[25]) );
  inv0d0 U4115 ( .I(\gpio_configure[24][3] ), .ZN(mgmt_gpio_oeb[24]) );
  inv0d0 U4116 ( .I(\gpio_configure[23][3] ), .ZN(mgmt_gpio_oeb[23]) );
  inv0d0 U4117 ( .I(\gpio_configure[22][3] ), .ZN(mgmt_gpio_oeb[22]) );
  inv0d0 U4118 ( .I(\gpio_configure[21][3] ), .ZN(mgmt_gpio_oeb[21]) );
  inv0d0 U4119 ( .I(\gpio_configure[20][3] ), .ZN(mgmt_gpio_oeb[20]) );
  oaim22d1 U4120 ( .A1(n840), .A2(\gpio_configure[1][3] ), .B1(sdo_enb), .B2(
        n840), .ZN(mgmt_gpio_oeb[1]) );
  inv0d0 U4121 ( .I(\gpio_configure[19][3] ), .ZN(mgmt_gpio_oeb[19]) );
  inv0d0 U4122 ( .I(\gpio_configure[18][3] ), .ZN(mgmt_gpio_oeb[18]) );
  inv0d0 U4123 ( .I(\gpio_configure[17][3] ), .ZN(mgmt_gpio_oeb[17]) );
  inv0d0 U4124 ( .I(\gpio_configure[16][3] ), .ZN(mgmt_gpio_oeb[16]) );
  inv0d0 U4125 ( .I(\gpio_configure[15][3] ), .ZN(mgmt_gpio_oeb[15]) );
  inv0d0 U4126 ( .I(\gpio_configure[14][3] ), .ZN(mgmt_gpio_oeb[14]) );
  inv0d0 U4127 ( .I(\gpio_configure[13][3] ), .ZN(mgmt_gpio_oeb[13]) );
  inv0d0 U4128 ( .I(\gpio_configure[12][3] ), .ZN(mgmt_gpio_oeb[12]) );
  inv0d0 U4129 ( .I(\gpio_configure[11][3] ), .ZN(mgmt_gpio_oeb[11]) );
  inv0d0 U4130 ( .I(\gpio_configure[10][3] ), .ZN(mgmt_gpio_oeb[10]) );
  oaim22d1 U4131 ( .A1(\gpio_configure[0][3] ), .A2(debug_mode), .B1(debug_oeb), .B2(debug_mode), .ZN(mgmt_gpio_oeb[0]) );
  an02d0 U4132 ( .A1(mgmt_gpio_in[12]), .A2(irq_2_inputsrc), .Z(irq[2]) );
  an02d0 U4133 ( .A1(mgmt_gpio_in[7]), .A2(irq_1_inputsrc), .Z(irq[1]) );
  an02d0 U4134 ( .A1(mgmt_gpio_in[0]), .A2(debug_mode), .Z(debug_in) );
  oai21d1 U4135 ( .B1(n1879), .B2(n3904), .A(n3941), .ZN(csclk) );
  nd03d0 U4136 ( .A1(mgmt_gpio_in[4]), .A2(n1879), .A3(n840), .ZN(n3941) );
  inv0d0 U4137 ( .I(n839), .ZN(n840) );
  nd02d0 U4138 ( .A1(N139), .A2(n758), .ZN(n839) );
  inv0d0 U4139 ( .I(mgmt_gpio_in[3]), .ZN(n758) );
  inv0d0 U4141 ( .I(n21), .ZN(_0_net_) );
  nr02d0 U4142 ( .A1(\gpio_configure[3][3] ), .A2(hkspi_disable), .ZN(N139) );
  inv0d0 U4143 ( .I(n2709), .ZN(N1367) );
  nr03d0 U4144 ( .A1(n2688), .A2(n2691), .A3(n3912), .ZN(n2709) );
  nd02d0 U4145 ( .A1(n2717), .A2(n2713), .ZN(n3912) );
  nd03d0 U4146 ( .A1(wbbd_state[2]), .A2(n3915), .A3(n3942), .ZN(n2713) );
  nd02d0 U4147 ( .A1(n3942), .A2(n3925), .ZN(n2717) );
  nr02d0 U4148 ( .A1(n3915), .A2(wbbd_state[2]), .ZN(n3925) );
  inv0d0 U4149 ( .I(wbbd_state[1]), .ZN(n3915) );
  nr02d0 U4152 ( .A1(wbbd_state[2]), .A2(wbbd_state[1]), .ZN(n3931) );
  nd03d0 U4154 ( .A1(wbbd_state[2]), .A2(wbbd_state[1]), .A3(n3942), .ZN(n2715) );
  nr02d0 U4155 ( .A1(n3919), .A2(wbbd_state[3]), .ZN(n3942) );
  inv0d0 U4156 ( .I(wbbd_state[0]), .ZN(n3919) );
  housekeeping_spi hkspi ( .reset(_0_net_), .SCK(mgmt_gpio_in[4]), .SDI(
        mgmt_gpio_in[2]), .CSB(\_1_net_[0] ), .SDO(sdo), .sdoenb(sdo_enb), 
        .idata(odata), .odata(idata), .oaddr(iaddr), .rdstb(rdstb), .wrstb(
        wrstb), .pass_thru_mgmt(pass_thru_mgmt), .pass_thru_mgmt_delay(
        pass_thru_mgmt_delay), .pass_thru_user(pass_thru_user), 
        .pass_thru_user_delay(pass_thru_user_delay), .pass_thru_mgmt_reset(
        pass_thru_mgmt_reset) );
  housekeeping_DW01_add_0_DW01_add_1 add_719 ( .A({wb_adr_i[23:3], n1, 
        wb_adr_i[1:0]}), .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b1, 1'b1}), .CI(1'b0), .SUM({N1113, N1112, N1111, N1110, 
        SYNOPSYS_UNCONNECTED__0, SYNOPSYS_UNCONNECTED__1, 
        SYNOPSYS_UNCONNECTED__2, SYNOPSYS_UNCONNECTED__3, 
        SYNOPSYS_UNCONNECTED__4, SYNOPSYS_UNCONNECTED__5, 
        SYNOPSYS_UNCONNECTED__6, SYNOPSYS_UNCONNECTED__7, 
        SYNOPSYS_UNCONNECTED__8, SYNOPSYS_UNCONNECTED__9, 
        SYNOPSYS_UNCONNECTED__10, SYNOPSYS_UNCONNECTED__11, N1109, N1108, 
        N1107, N1106, N1105, N1104, N1103, N1102}) );
  housekeeping_DW01_add_1_DW01_add_2 add_701 ( .A({wb_adr_i[23:3], n1, 
        wb_adr_i[1:0]}), .B({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b1, 1'b0}), .CI(1'b0), .SUM({N869, N868, N867, N866, 
        SYNOPSYS_UNCONNECTED__12, SYNOPSYS_UNCONNECTED__13, 
        SYNOPSYS_UNCONNECTED__14, SYNOPSYS_UNCONNECTED__15, 
        SYNOPSYS_UNCONNECTED__16, SYNOPSYS_UNCONNECTED__17, 
        SYNOPSYS_UNCONNECTED__18, SYNOPSYS_UNCONNECTED__19, 
        SYNOPSYS_UNCONNECTED__20, SYNOPSYS_UNCONNECTED__21, 
        SYNOPSYS_UNCONNECTED__22, SYNOPSYS_UNCONNECTED__23, N865, N864, N863, 
        N862, N861, N860, N859, N858}) );
  housekeeping_DW01_inc_1_DW01_inc_13 add_683 ( .A({wb_adr_i[23:3], n1, 
        wb_adr_i[1:0]}), .SUM({N625, N624, N623, N622, 
        SYNOPSYS_UNCONNECTED__24, SYNOPSYS_UNCONNECTED__25, 
        SYNOPSYS_UNCONNECTED__26, SYNOPSYS_UNCONNECTED__27, 
        SYNOPSYS_UNCONNECTED__28, SYNOPSYS_UNCONNECTED__29, 
        SYNOPSYS_UNCONNECTED__30, SYNOPSYS_UNCONNECTED__31, 
        SYNOPSYS_UNCONNECTED__32, SYNOPSYS_UNCONNECTED__33, 
        SYNOPSYS_UNCONNECTED__34, SYNOPSYS_UNCONNECTED__35, N621, N620, N619, 
        N618, N617, N616, N615, N614}) );
  ah01d0 \add_959/U1_1_1  ( .A(pad_count_2[1]), .B(pad_count_2[0]), .CO(
        \add_959/carry[2] ), .S(N2653) );
  ah01d0 \add_959/U1_1_2  ( .A(pad_count_2[2]), .B(\add_959/carry[2] ), .CO(
        \add_959/carry[3] ), .S(N2654) );
  ah01d0 \add_959/U1_1_3  ( .A(pad_count_2[3]), .B(\add_959/carry[3] ), .CO(
        \add_959/carry[4] ), .S(N2655) );
  ah01d0 \add_959/U1_1_4  ( .A(pad_count_2[4]), .B(\add_959/carry[4] ), .CO(
        \add_959/carry[5] ), .S(N2656) );
  dfprb2 pll_dco_ena_reg ( .D(n4322), .CP(n248), .SDN(n18), .Q(pll_dco_ena) );
  nd02d1 U5 ( .A1(n214), .A2(n2239), .ZN(n1794) );
  nd02d1 U6 ( .A1(n215), .A2(n2178), .ZN(n1828) );
  nd02d1 U7 ( .A1(n217), .A2(n2174), .ZN(n1831) );
  nd02d1 U8 ( .A1(n214), .A2(n2103), .ZN(n1874) );
  nr02d1 U9 ( .A1(n2024), .A2(n1372), .ZN(n2029) );
  an02d1 U10 ( .A1(n1381), .A2(n1394), .Z(n919) );
  an02d1 U11 ( .A1(n1421), .A2(n1382), .Z(n910) );
  an02d1 U12 ( .A1(n1393), .A2(n1421), .Z(n901) );
  an02d1 U13 ( .A1(n1401), .A2(n1384), .Z(n881) );
  an02d1 U14 ( .A1(n1401), .A2(n1393), .Z(n872) );
  an02d1 U15 ( .A1(n1385), .A2(n1383), .Z(n863) );
  an02d1 U16 ( .A1(n1385), .A2(n1387), .Z(n854) );
  nd02d1 U17 ( .A1(n1381), .A2(n1386), .ZN(n925) );
  nd02d1 U18 ( .A1(n1401), .A2(n1392), .ZN(n887) );
  an02d1 U19 ( .A1(n2682), .A2(n2649), .Z(n2661) );
  an02d1 U20 ( .A1(n1381), .A2(n1392), .Z(n920) );
  an02d1 U21 ( .A1(n1381), .A2(n1387), .Z(n911) );
  an02d1 U22 ( .A1(n1394), .A2(n1421), .Z(n902) );
  an02d1 U23 ( .A1(n1384), .A2(pad_count_2[5]), .Z(n893) );
  an02d1 U24 ( .A1(n1401), .A2(n1382), .Z(n882) );
  an02d1 U25 ( .A1(n1401), .A2(n1394), .Z(n873) );
  an02d1 U26 ( .A1(n1385), .A2(n1384), .Z(n864) );
  an02d1 U27 ( .A1(n1385), .A2(n1386), .Z(n855) );
  nd02d1 U28 ( .A1(n1381), .A2(n1393), .ZN(n923) );
  nd02d1 U29 ( .A1(n1401), .A2(n1383), .ZN(n885) );
  inv0d0 U30 ( .I(n2972), .ZN(n1) );
  nd02d1 U31 ( .A1(n1383), .A2(n1421), .ZN(n914) );
  nd02d1 U32 ( .A1(n1421), .A2(n1387), .ZN(n905) );
  nd02d1 U33 ( .A1(n1415), .A2(pad_count_2[5]), .ZN(n896) );
  nd02d1 U34 ( .A1(n1400), .A2(n1387), .ZN(n876) );
  nd02d1 U35 ( .A1(n1385), .A2(n1394), .ZN(n867) );
  nd02d1 U36 ( .A1(n1381), .A2(n1384), .ZN(n858) );
  nd03d1 U37 ( .A1(pad_count_2[5]), .A2(pad_count_2[0]), .A3(pad_count_2[1]), 
        .ZN(n900) );
  nd02d1 U38 ( .A1(n1421), .A2(n1384), .ZN(n918) );
  nd02d1 U39 ( .A1(n1386), .A2(n1421), .ZN(n909) );
  nd02d1 U40 ( .A1(n1385), .A2(n1392), .ZN(n871) );
  nd02d1 U41 ( .A1(n1381), .A2(n1382), .ZN(n862) );
  an02d1 U42 ( .A1(n1748), .A2(n1766), .Z(n1488) );
  an02d1 U43 ( .A1(n1746), .A2(n1766), .Z(n1486) );
  an02d1 U44 ( .A1(n1744), .A2(n1766), .Z(n1484) );
  an02d1 U45 ( .A1(n1742), .A2(n1766), .Z(n1482) );
  an02d1 U46 ( .A1(n1761), .A2(n1748), .Z(n1476) );
  an02d1 U47 ( .A1(n1761), .A2(n1746), .Z(n1474) );
  an02d1 U48 ( .A1(n1761), .A2(n1744), .Z(n1472) );
  buffd3 U49 ( .I(N867), .Z(n2) );
  buffd3 U50 ( .I(N867), .Z(n3) );
  buffd3 U51 ( .I(N867), .Z(n4) );
  buffd3 U52 ( .I(N867), .Z(n5) );
  buffd3 U53 ( .I(N1111), .Z(n6) );
  buffd3 U54 ( .I(N1111), .Z(n7) );
  buffd3 U55 ( .I(N1111), .Z(n8) );
  buffd3 U56 ( .I(N1111), .Z(n9) );
  buffd3 U57 ( .I(N623), .Z(n10) );
  buffd3 U58 ( .I(N623), .Z(n11) );
  buffd3 U59 ( .I(N623), .Z(n12) );
  buffd3 U60 ( .I(N623), .Z(n13) );
  inv0d2 U61 ( .I(n177), .ZN(n14) );
  inv0d2 U62 ( .I(n177), .ZN(n15) );
  inv0d2 U63 ( .I(n177), .ZN(n161) );
  an02d1 U64 ( .A1(n1761), .A2(n1742), .Z(n1470) );
  an02d1 U65 ( .A1(n1756), .A2(n1748), .Z(n1464) );
  an02d1 U66 ( .A1(n1756), .A2(n1746), .Z(n1462) );
  an02d1 U67 ( .A1(n1756), .A2(n1744), .Z(n1460) );
  an02d1 U68 ( .A1(n1756), .A2(n1742), .Z(n1458) );
  an02d1 U69 ( .A1(n1741), .A2(n1748), .Z(n1452) );
  an02d1 U70 ( .A1(n1741), .A2(n1746), .Z(n1450) );
  an02d1 U71 ( .A1(n1741), .A2(n1744), .Z(n1448) );
  an02d1 U72 ( .A1(n1741), .A2(n1742), .Z(n1446) );
  an02d1 U73 ( .A1(n2627), .A2(n2649), .Z(n2599) );
  an02d1 U74 ( .A1(n2682), .A2(n2628), .Z(n2660) );
  an02d1 U75 ( .A1(n2627), .A2(n2628), .Z(n2598) );
  nd02d1 U76 ( .A1(n1392), .A2(n1421), .ZN(n916) );
  nd02d1 U77 ( .A1(n1382), .A2(pad_count_2[5]), .ZN(n907) );
  nd02d1 U78 ( .A1(pad_count_2[5]), .A2(n1414), .ZN(n898) );
  nd02d1 U79 ( .A1(n1385), .A2(n1382), .ZN(n878) );
  nd02d1 U80 ( .A1(n1385), .A2(n1393), .ZN(n869) );
  nd02d1 U81 ( .A1(n1381), .A2(n1383), .ZN(n860) );
  aoi22d2 U82 ( .A1(n1487), .A2(\gpio_configure[17][0] ), .B1(n1488), .B2(
        \gpio_configure[25][0] ), .ZN(n1762) );
  aoi22d2 U83 ( .A1(n1487), .A2(\gpio_configure[17][1] ), .B1(n1488), .B2(
        \gpio_configure[25][1] ), .ZN(n1728) );
  aoi22d2 U84 ( .A1(n1487), .A2(\gpio_configure[17][2] ), .B1(n1488), .B2(
        \gpio_configure[25][2] ), .ZN(n1705) );
  aoi22d2 U85 ( .A1(n1487), .A2(\gpio_configure[17][3] ), .B1(n1488), .B2(
        \gpio_configure[25][3] ), .ZN(n1683) );
  aoi22d2 U86 ( .A1(n1487), .A2(\gpio_configure[17][4] ), .B1(n1488), .B2(
        \gpio_configure[25][4] ), .ZN(n1661) );
  aoi22d2 U87 ( .A1(n1487), .A2(\gpio_configure[17][5] ), .B1(n1488), .B2(
        \gpio_configure[25][5] ), .ZN(n1639) );
  an02d1 U88 ( .A1(n1749), .A2(n1766), .Z(n1487) );
  aoi22d2 U89 ( .A1(n1485), .A2(\gpio_configure[1][0] ), .B1(n1486), .B2(
        \gpio_configure[9][0] ), .ZN(n1763) );
  aoi22d2 U90 ( .A1(n1485), .A2(\gpio_configure[1][1] ), .B1(n1486), .B2(
        \gpio_configure[9][1] ), .ZN(n1729) );
  aoi22d2 U91 ( .A1(n1485), .A2(\gpio_configure[1][2] ), .B1(n1486), .B2(
        \gpio_configure[9][2] ), .ZN(n1706) );
  aoi22d2 U92 ( .A1(n1485), .A2(\gpio_configure[1][3] ), .B1(n1486), .B2(
        \gpio_configure[9][3] ), .ZN(n1684) );
  aoi22d2 U93 ( .A1(n1485), .A2(\gpio_configure[1][4] ), .B1(n1486), .B2(
        \gpio_configure[9][4] ), .ZN(n1662) );
  aoi22d2 U94 ( .A1(n1485), .A2(\gpio_configure[1][5] ), .B1(n1486), .B2(
        \gpio_configure[9][5] ), .ZN(n1640) );
  an02d1 U95 ( .A1(n1747), .A2(n1766), .Z(n1485) );
  aoi22d2 U96 ( .A1(n1483), .A2(\gpio_configure[16][0] ), .B1(n1484), .B2(
        \gpio_configure[24][0] ), .ZN(n1764) );
  aoi22d2 U97 ( .A1(n1483), .A2(\gpio_configure[16][1] ), .B1(n1484), .B2(
        \gpio_configure[24][1] ), .ZN(n1730) );
  aoi22d2 U98 ( .A1(n1483), .A2(\gpio_configure[16][2] ), .B1(n1484), .B2(
        \gpio_configure[24][2] ), .ZN(n1707) );
  aoi22d2 U99 ( .A1(n1483), .A2(\gpio_configure[16][3] ), .B1(n1484), .B2(
        \gpio_configure[24][3] ), .ZN(n1685) );
  aoi22d2 U100 ( .A1(n1483), .A2(\gpio_configure[16][4] ), .B1(n1484), .B2(
        \gpio_configure[24][4] ), .ZN(n1663) );
  aoi22d2 U101 ( .A1(n1483), .A2(\gpio_configure[16][5] ), .B1(n1484), .B2(
        \gpio_configure[24][5] ), .ZN(n1641) );
  an02d1 U102 ( .A1(n1745), .A2(n1766), .Z(n1483) );
  aoi22d2 U103 ( .A1(n1481), .A2(\gpio_configure[0][0] ), .B1(n1482), .B2(
        \gpio_configure[8][0] ), .ZN(n1765) );
  aoi22d2 U104 ( .A1(n1481), .A2(\gpio_configure[0][1] ), .B1(n1482), .B2(
        \gpio_configure[8][1] ), .ZN(n1731) );
  aoi22d2 U105 ( .A1(n1481), .A2(\gpio_configure[0][2] ), .B1(n1482), .B2(
        \gpio_configure[8][2] ), .ZN(n1708) );
  aoi22d2 U106 ( .A1(n1481), .A2(\gpio_configure[0][3] ), .B1(n1482), .B2(
        \gpio_configure[8][3] ), .ZN(n1686) );
  aoi22d2 U107 ( .A1(n1481), .A2(\gpio_configure[0][4] ), .B1(n1482), .B2(
        \gpio_configure[8][4] ), .ZN(n1664) );
  aoi22d2 U108 ( .A1(n1481), .A2(\gpio_configure[0][5] ), .B1(n1482), .B2(
        \gpio_configure[8][5] ), .ZN(n1642) );
  an02d1 U109 ( .A1(n1766), .A2(n1743), .Z(n1481) );
  aoi22d2 U110 ( .A1(n1475), .A2(\gpio_configure[19][0] ), .B1(n1476), .B2(
        \gpio_configure[27][0] ), .ZN(n1757) );
  aoi22d2 U111 ( .A1(n1475), .A2(\gpio_configure[19][1] ), .B1(n1476), .B2(
        \gpio_configure[27][1] ), .ZN(n1724) );
  aoi22d2 U112 ( .A1(n1475), .A2(\gpio_configure[19][2] ), .B1(n1476), .B2(
        \gpio_configure[27][2] ), .ZN(n1701) );
  aoi22d2 U113 ( .A1(n1475), .A2(\gpio_configure[19][3] ), .B1(n1476), .B2(
        \gpio_configure[27][3] ), .ZN(n1679) );
  aoi22d2 U114 ( .A1(n1475), .A2(\gpio_configure[19][4] ), .B1(n1476), .B2(
        \gpio_configure[27][4] ), .ZN(n1657) );
  aoi22d2 U115 ( .A1(n1475), .A2(\gpio_configure[19][5] ), .B1(n1476), .B2(
        \gpio_configure[27][5] ), .ZN(n1635) );
  an02d1 U116 ( .A1(n1761), .A2(n1749), .Z(n1475) );
  aoi22d2 U118 ( .A1(n1473), .A2(\gpio_configure[3][0] ), .B1(n1474), .B2(
        \gpio_configure[11][0] ), .ZN(n1758) );
  aoi22d2 U119 ( .A1(n1473), .A2(\gpio_configure[3][1] ), .B1(n1474), .B2(
        \gpio_configure[11][1] ), .ZN(n1725) );
  aoi22d2 U120 ( .A1(n1473), .A2(\gpio_configure[3][2] ), .B1(n1474), .B2(
        \gpio_configure[11][2] ), .ZN(n1702) );
  aoi22d2 U121 ( .A1(n1473), .A2(\gpio_configure[3][3] ), .B1(n1474), .B2(
        \gpio_configure[11][3] ), .ZN(n1680) );
  aoi22d2 U122 ( .A1(n1473), .A2(\gpio_configure[3][4] ), .B1(n1474), .B2(
        \gpio_configure[11][4] ), .ZN(n1658) );
  aoi22d2 U123 ( .A1(n1473), .A2(\gpio_configure[3][5] ), .B1(n1474), .B2(
        \gpio_configure[11][5] ), .ZN(n1636) );
  an02d1 U124 ( .A1(n1761), .A2(n1747), .Z(n1473) );
  aoi22d2 U125 ( .A1(n1471), .A2(\gpio_configure[18][0] ), .B1(n1472), .B2(
        \gpio_configure[26][0] ), .ZN(n1759) );
  aoi22d2 U126 ( .A1(n1471), .A2(\gpio_configure[18][1] ), .B1(n1472), .B2(
        \gpio_configure[26][1] ), .ZN(n1726) );
  aoi22d2 U127 ( .A1(n1471), .A2(\gpio_configure[18][2] ), .B1(n1472), .B2(
        \gpio_configure[26][2] ), .ZN(n1703) );
  aoi22d2 U128 ( .A1(n1471), .A2(\gpio_configure[18][3] ), .B1(n1472), .B2(
        \gpio_configure[26][3] ), .ZN(n1681) );
  aoi22d2 U129 ( .A1(n1471), .A2(\gpio_configure[18][4] ), .B1(n1472), .B2(
        \gpio_configure[26][4] ), .ZN(n1659) );
  aoi22d2 U130 ( .A1(n1471), .A2(\gpio_configure[18][5] ), .B1(n1472), .B2(
        \gpio_configure[26][5] ), .ZN(n1637) );
  an02d1 U131 ( .A1(n1761), .A2(n1745), .Z(n1471) );
  aoi22d2 U132 ( .A1(n1469), .A2(\gpio_configure[2][0] ), .B1(n1470), .B2(
        \gpio_configure[10][0] ), .ZN(n1760) );
  aoi22d2 U133 ( .A1(n1469), .A2(\gpio_configure[2][1] ), .B1(n1470), .B2(
        \gpio_configure[10][1] ), .ZN(n1727) );
  aoi22d2 U134 ( .A1(n1469), .A2(\gpio_configure[2][2] ), .B1(n1470), .B2(
        \gpio_configure[10][2] ), .ZN(n1704) );
  aoi22d2 U135 ( .A1(n1469), .A2(\gpio_configure[2][3] ), .B1(n1470), .B2(
        \gpio_configure[10][3] ), .ZN(n1682) );
  aoi22d2 U136 ( .A1(n1469), .A2(\gpio_configure[2][4] ), .B1(n1470), .B2(
        \gpio_configure[10][4] ), .ZN(n1660) );
  aoi22d2 U137 ( .A1(n1469), .A2(\gpio_configure[2][5] ), .B1(n1470), .B2(
        \gpio_configure[10][5] ), .ZN(n1638) );
  an02d1 U138 ( .A1(n1761), .A2(n1743), .Z(n1469) );
  aoi22d2 U139 ( .A1(n1463), .A2(\gpio_configure[21][0] ), .B1(n1464), .B2(
        \gpio_configure[29][0] ), .ZN(n1752) );
  aoi22d2 U140 ( .A1(n1463), .A2(\gpio_configure[21][1] ), .B1(n1464), .B2(
        \gpio_configure[29][1] ), .ZN(n1720) );
  aoi22d2 U141 ( .A1(n1463), .A2(\gpio_configure[21][2] ), .B1(n1464), .B2(
        \gpio_configure[29][2] ), .ZN(n1697) );
  aoi22d2 U142 ( .A1(n1463), .A2(\gpio_configure[21][3] ), .B1(n1464), .B2(
        \gpio_configure[29][3] ), .ZN(n1675) );
  aoi22d2 U143 ( .A1(n1463), .A2(\gpio_configure[21][4] ), .B1(n1464), .B2(
        \gpio_configure[29][4] ), .ZN(n1653) );
  aoi22d2 U144 ( .A1(n1463), .A2(\gpio_configure[21][5] ), .B1(n1464), .B2(
        \gpio_configure[29][5] ), .ZN(n1631) );
  an02d1 U145 ( .A1(n1756), .A2(n1749), .Z(n1463) );
  aoi22d2 U146 ( .A1(n1461), .A2(\gpio_configure[5][0] ), .B1(n1462), .B2(
        \gpio_configure[13][0] ), .ZN(n1753) );
  aoi22d2 U147 ( .A1(n1461), .A2(\gpio_configure[5][1] ), .B1(n1462), .B2(
        \gpio_configure[13][1] ), .ZN(n1721) );
  aoi22d2 U148 ( .A1(n1461), .A2(\gpio_configure[5][2] ), .B1(n1462), .B2(
        \gpio_configure[13][2] ), .ZN(n1698) );
  aoi22d2 U149 ( .A1(n1461), .A2(\gpio_configure[5][3] ), .B1(n1462), .B2(
        \gpio_configure[13][3] ), .ZN(n1676) );
  aoi22d2 U150 ( .A1(n1461), .A2(\gpio_configure[5][4] ), .B1(n1462), .B2(
        \gpio_configure[13][4] ), .ZN(n1654) );
  aoi22d2 U151 ( .A1(n1461), .A2(\gpio_configure[5][5] ), .B1(n1462), .B2(
        \gpio_configure[13][5] ), .ZN(n1632) );
  an02d1 U152 ( .A1(n1756), .A2(n1747), .Z(n1461) );
  aoi22d2 U153 ( .A1(n1459), .A2(\gpio_configure[20][0] ), .B1(n1460), .B2(
        \gpio_configure[28][0] ), .ZN(n1754) );
  aoi22d2 U154 ( .A1(n1459), .A2(\gpio_configure[20][1] ), .B1(n1460), .B2(
        \gpio_configure[28][1] ), .ZN(n1722) );
  aoi22d2 U155 ( .A1(n1459), .A2(\gpio_configure[20][2] ), .B1(n1460), .B2(
        \gpio_configure[28][2] ), .ZN(n1699) );
  aoi22d2 U156 ( .A1(n1459), .A2(\gpio_configure[20][3] ), .B1(n1460), .B2(
        \gpio_configure[28][3] ), .ZN(n1677) );
  aoi22d2 U157 ( .A1(n1459), .A2(\gpio_configure[20][4] ), .B1(n1460), .B2(
        \gpio_configure[28][4] ), .ZN(n1655) );
  aoi22d2 U158 ( .A1(n1459), .A2(\gpio_configure[20][5] ), .B1(n1460), .B2(
        \gpio_configure[28][5] ), .ZN(n1633) );
  an02d1 U159 ( .A1(n1756), .A2(n1745), .Z(n1459) );
  aoi22d2 U160 ( .A1(n1457), .A2(\gpio_configure[4][0] ), .B1(n1458), .B2(
        \gpio_configure[12][0] ), .ZN(n1755) );
  aoi22d2 U161 ( .A1(n1457), .A2(\gpio_configure[4][1] ), .B1(n1458), .B2(
        \gpio_configure[12][1] ), .ZN(n1723) );
  aoi22d2 U162 ( .A1(n1457), .A2(\gpio_configure[4][2] ), .B1(n1458), .B2(
        \gpio_configure[12][2] ), .ZN(n1700) );
  aoi22d2 U163 ( .A1(n1457), .A2(\gpio_configure[4][3] ), .B1(n1458), .B2(
        \gpio_configure[12][3] ), .ZN(n1678) );
  aoi22d2 U164 ( .A1(n1457), .A2(\gpio_configure[4][4] ), .B1(n1458), .B2(
        \gpio_configure[12][4] ), .ZN(n1656) );
  aoi22d2 U165 ( .A1(n1457), .A2(\gpio_configure[4][5] ), .B1(n1458), .B2(
        \gpio_configure[12][5] ), .ZN(n1634) );
  an02d1 U166 ( .A1(n1756), .A2(n1743), .Z(n1457) );
  aoi22d2 U167 ( .A1(n1451), .A2(\gpio_configure[23][0] ), .B1(n1452), .B2(
        \gpio_configure[31][0] ), .ZN(n1737) );
  aoi22d2 U168 ( .A1(n1451), .A2(\gpio_configure[23][1] ), .B1(n1452), .B2(
        \gpio_configure[31][1] ), .ZN(n1716) );
  aoi22d2 U169 ( .A1(n1451), .A2(\gpio_configure[23][2] ), .B1(n1452), .B2(
        \gpio_configure[31][2] ), .ZN(n1693) );
  aoi22d2 U170 ( .A1(n1451), .A2(\gpio_configure[23][3] ), .B1(n1452), .B2(
        \gpio_configure[31][3] ), .ZN(n1671) );
  aoi22d2 U171 ( .A1(n1451), .A2(\gpio_configure[23][4] ), .B1(n1452), .B2(
        \gpio_configure[31][4] ), .ZN(n1649) );
  aoi22d2 U172 ( .A1(n1451), .A2(\gpio_configure[23][5] ), .B1(n1452), .B2(
        \gpio_configure[31][5] ), .ZN(n1627) );
  an02d1 U173 ( .A1(n1741), .A2(n1749), .Z(n1451) );
  aoi22d2 U174 ( .A1(n1449), .A2(\gpio_configure[7][0] ), .B1(n1450), .B2(
        \gpio_configure[15][0] ), .ZN(n1738) );
  aoi22d2 U175 ( .A1(n1449), .A2(\gpio_configure[7][1] ), .B1(n1450), .B2(
        \gpio_configure[15][1] ), .ZN(n1717) );
  aoi22d2 U176 ( .A1(n1449), .A2(\gpio_configure[7][2] ), .B1(n1450), .B2(
        \gpio_configure[15][2] ), .ZN(n1694) );
  aoi22d2 U177 ( .A1(n1449), .A2(\gpio_configure[7][3] ), .B1(n1450), .B2(
        \gpio_configure[15][3] ), .ZN(n1672) );
  aoi22d2 U178 ( .A1(n1449), .A2(\gpio_configure[7][4] ), .B1(n1450), .B2(
        \gpio_configure[15][4] ), .ZN(n1650) );
  aoi22d2 U179 ( .A1(n1449), .A2(\gpio_configure[7][5] ), .B1(n1450), .B2(
        \gpio_configure[15][5] ), .ZN(n1628) );
  an02d1 U180 ( .A1(n1741), .A2(n1747), .Z(n1449) );
  aoi22d2 U181 ( .A1(n1447), .A2(\gpio_configure[22][0] ), .B1(n1448), .B2(
        \gpio_configure[30][0] ), .ZN(n1739) );
  aoi22d2 U182 ( .A1(n1447), .A2(\gpio_configure[22][1] ), .B1(n1448), .B2(
        \gpio_configure[30][1] ), .ZN(n1718) );
  aoi22d2 U183 ( .A1(n1447), .A2(\gpio_configure[22][2] ), .B1(n1448), .B2(
        \gpio_configure[30][2] ), .ZN(n1695) );
  aoi22d2 U184 ( .A1(n1447), .A2(\gpio_configure[22][3] ), .B1(n1448), .B2(
        \gpio_configure[30][3] ), .ZN(n1673) );
  aoi22d2 U185 ( .A1(n1447), .A2(\gpio_configure[22][4] ), .B1(n1448), .B2(
        \gpio_configure[30][4] ), .ZN(n1651) );
  aoi22d2 U186 ( .A1(n1447), .A2(\gpio_configure[22][5] ), .B1(n1448), .B2(
        \gpio_configure[30][5] ), .ZN(n1629) );
  an02d1 U187 ( .A1(n1741), .A2(n1745), .Z(n1447) );
  aoi22d2 U188 ( .A1(n1445), .A2(\gpio_configure[6][0] ), .B1(n1446), .B2(
        \gpio_configure[14][0] ), .ZN(n1740) );
  aoi22d2 U189 ( .A1(n1445), .A2(\gpio_configure[6][1] ), .B1(n1446), .B2(
        \gpio_configure[14][1] ), .ZN(n1719) );
  aoi22d2 U190 ( .A1(n1445), .A2(\gpio_configure[6][2] ), .B1(n1446), .B2(
        \gpio_configure[14][2] ), .ZN(n1696) );
  aoi22d2 U191 ( .A1(n1445), .A2(\gpio_configure[6][3] ), .B1(n1446), .B2(
        \gpio_configure[14][3] ), .ZN(n1674) );
  aoi22d2 U192 ( .A1(n1445), .A2(\gpio_configure[6][4] ), .B1(n1446), .B2(
        \gpio_configure[14][4] ), .ZN(n1652) );
  aoi22d2 U193 ( .A1(n1445), .A2(\gpio_configure[6][5] ), .B1(n1446), .B2(
        \gpio_configure[14][5] ), .ZN(n1630) );
  an02d1 U194 ( .A1(n1741), .A2(n1743), .Z(n1445) );
  aoi222d1 U195 ( .A1(n2692), .A2(n3700), .B1(n2688), .B2(n3701), .C1(n2689), 
        .C2(n3702), .ZN(n3699) );
  inv0d1 U196 ( .I(n2715), .ZN(n2688) );
  nd02d1 U197 ( .A1(n1400), .A2(n1386), .ZN(n880) );
  inv0d1 U198 ( .I(n2717), .ZN(n2692) );
  inv0d1 U199 ( .I(n2826), .ZN(n2691) );
  nd02d1 U200 ( .A1(n3942), .A2(n3931), .ZN(n2826) );
  nd02d1 U201 ( .A1(n215), .A2(n2100), .ZN(n1877) );
  nd02d1 U202 ( .A1(n216), .A2(n2099), .ZN(n1878) );
  an02d2 U203 ( .A1(n2079), .A2(n2612), .Z(n2099) );
  nd12d1 U204 ( .A1(n2295), .A2(n186), .ZN(n2294) );
  inv0d1 U205 ( .I(n184), .ZN(n186) );
  buffd3 U206 ( .I(n178), .Z(n16) );
  buffd3 U207 ( .I(n178), .Z(n17) );
  buffd3 U208 ( .I(n178), .Z(n165) );
  inv0d2 U209 ( .I(n176), .ZN(n18) );
  inv0d2 U210 ( .I(n176), .ZN(n19) );
  inv0d2 U211 ( .I(n176), .ZN(n168) );
  inv0d2 U212 ( .I(n175), .ZN(n20) );
  inv0d2 U213 ( .I(n175), .ZN(n21) );
  inv0d2 U214 ( .I(n175), .ZN(n172) );
  buffd3 U215 ( .I(N866), .Z(n22) );
  buffd3 U216 ( .I(N866), .Z(n23) );
  buffd3 U217 ( .I(N866), .Z(n24) );
  buffd3 U218 ( .I(N866), .Z(n25) );
  buffd3 U219 ( .I(N1110), .Z(n26) );
  buffd3 U220 ( .I(N1110), .Z(n27) );
  buffd3 U221 ( .I(N1110), .Z(n28) );
  buffd3 U222 ( .I(N1110), .Z(n29) );
  buffd3 U223 ( .I(N622), .Z(n30) );
  buffd3 U224 ( .I(N622), .Z(n31) );
  buffd3 U225 ( .I(N622), .Z(n32) );
  buffd3 U226 ( .I(N622), .Z(n33) );
  buffd3 U227 ( .I(N863), .Z(n34) );
  buffd3 U228 ( .I(N863), .Z(n35) );
  buffd3 U229 ( .I(N863), .Z(n36) );
  buffd3 U231 ( .I(N863), .Z(n37) );
  buffd3 U232 ( .I(N1107), .Z(n38) );
  buffd3 U233 ( .I(N1107), .Z(n39) );
  buffd3 U234 ( .I(N1107), .Z(n40) );
  buffd3 U235 ( .I(N1107), .Z(n41) );
  buffd3 U236 ( .I(N619), .Z(n42) );
  buffd3 U237 ( .I(N619), .Z(n43) );
  buffd3 U238 ( .I(N619), .Z(n44) );
  buffd3 U239 ( .I(N619), .Z(n45) );
  buffd3 U240 ( .I(N862), .Z(n46) );
  buffd3 U241 ( .I(N862), .Z(n47) );
  buffd3 U242 ( .I(N862), .Z(n48) );
  buffd3 U243 ( .I(N862), .Z(n49) );
  buffd3 U244 ( .I(N1106), .Z(n50) );
  buffd3 U245 ( .I(N1106), .Z(n51) );
  buffd3 U246 ( .I(N1106), .Z(n52) );
  buffd3 U247 ( .I(N1106), .Z(n53) );
  buffd3 U248 ( .I(N618), .Z(n54) );
  buffd3 U249 ( .I(N618), .Z(n55) );
  buffd3 U250 ( .I(N618), .Z(n56) );
  buffd3 U251 ( .I(N618), .Z(n57) );
  buffd3 U252 ( .I(N869), .Z(n58) );
  buffd3 U253 ( .I(N869), .Z(n59) );
  buffd3 U254 ( .I(N869), .Z(n60) );
  buffd3 U255 ( .I(N869), .Z(n61) );
  buffd3 U256 ( .I(N1113), .Z(n62) );
  buffd3 U257 ( .I(N1113), .Z(n63) );
  buffd3 U258 ( .I(N1113), .Z(n64) );
  buffd3 U259 ( .I(N1113), .Z(n65) );
  buffd3 U260 ( .I(N625), .Z(n66) );
  buffd3 U261 ( .I(N625), .Z(n67) );
  buffd3 U262 ( .I(N625), .Z(n68) );
  buffd3 U263 ( .I(N625), .Z(n69) );
  buffd3 U264 ( .I(N861), .Z(n70) );
  buffd3 U265 ( .I(N861), .Z(n71) );
  buffd3 U266 ( .I(N861), .Z(n72) );
  buffd3 U267 ( .I(N861), .Z(n73) );
  buffd3 U268 ( .I(N1105), .Z(n74) );
  buffd3 U269 ( .I(N1105), .Z(n75) );
  buffd3 U270 ( .I(N1105), .Z(n76) );
  buffd3 U271 ( .I(N1105), .Z(n77) );
  buffd3 U272 ( .I(N617), .Z(n78) );
  buffd3 U273 ( .I(N617), .Z(n79) );
  buffd3 U274 ( .I(N617), .Z(n80) );
  buffd3 U275 ( .I(N617), .Z(n81) );
  buffd3 U276 ( .I(N859), .Z(n82) );
  buffd3 U277 ( .I(N859), .Z(n83) );
  buffd3 U278 ( .I(N859), .Z(n84) );
  buffd3 U279 ( .I(N859), .Z(n85) );
  buffd3 U280 ( .I(N1103), .Z(n86) );
  buffd3 U281 ( .I(N1103), .Z(n87) );
  buffd3 U282 ( .I(N1103), .Z(n88) );
  buffd3 U283 ( .I(N1103), .Z(n89) );
  buffd3 U284 ( .I(N615), .Z(n90) );
  buffd3 U285 ( .I(N615), .Z(n91) );
  buffd3 U286 ( .I(N615), .Z(n92) );
  buffd3 U287 ( .I(N615), .Z(n93) );
  buffd3 U288 ( .I(N868), .Z(n94) );
  buffd3 U289 ( .I(N868), .Z(n95) );
  buffd3 U290 ( .I(N868), .Z(n96) );
  buffd3 U291 ( .I(N868), .Z(n97) );
  buffd3 U292 ( .I(N1112), .Z(n98) );
  buffd3 U293 ( .I(N1112), .Z(n99) );
  buffd3 U294 ( .I(N1112), .Z(n100) );
  buffd3 U295 ( .I(N1112), .Z(n101) );
  buffd3 U296 ( .I(N624), .Z(n102) );
  buffd3 U297 ( .I(N624), .Z(n103) );
  buffd3 U298 ( .I(N624), .Z(n104) );
  buffd3 U299 ( .I(N624), .Z(n105) );
  buffd3 U300 ( .I(N1104), .Z(n106) );
  buffd3 U301 ( .I(N1104), .Z(n107) );
  buffd3 U302 ( .I(N1104), .Z(n108) );
  buffd3 U303 ( .I(N1104), .Z(n109) );
  buffd3 U304 ( .I(N860), .Z(n110) );
  buffd3 U305 ( .I(N860), .Z(n111) );
  buffd3 U306 ( .I(N860), .Z(n112) );
  buffd3 U307 ( .I(N860), .Z(n114) );
  buffd3 U308 ( .I(N616), .Z(n115) );
  buffd3 U309 ( .I(N616), .Z(n116) );
  buffd3 U310 ( .I(N616), .Z(n117) );
  buffd3 U311 ( .I(N616), .Z(n118) );
  buffd3 U312 ( .I(N1102), .Z(n119) );
  buffd3 U313 ( .I(N1102), .Z(n120) );
  buffd3 U314 ( .I(N1102), .Z(n121) );
  buffd3 U315 ( .I(N1102), .Z(n122) );
  buffd3 U316 ( .I(N614), .Z(n123) );
  buffd3 U317 ( .I(N614), .Z(n124) );
  buffd3 U318 ( .I(N614), .Z(n125) );
  buffd3 U319 ( .I(N614), .Z(n126) );
  buffd3 U320 ( .I(N865), .Z(n127) );
  buffd3 U321 ( .I(N865), .Z(n128) );
  buffd3 U322 ( .I(N865), .Z(n129) );
  buffd3 U323 ( .I(N865), .Z(n130) );
  buffd3 U324 ( .I(N1109), .Z(n131) );
  buffd3 U325 ( .I(N1109), .Z(n132) );
  buffd3 U326 ( .I(N1109), .Z(n133) );
  buffd3 U327 ( .I(N1109), .Z(n134) );
  buffd3 U328 ( .I(N621), .Z(n135) );
  buffd3 U329 ( .I(N621), .Z(n136) );
  buffd3 U330 ( .I(N621), .Z(n137) );
  buffd3 U331 ( .I(N621), .Z(n138) );
  buffd3 U332 ( .I(N864), .Z(n139) );
  buffd3 U333 ( .I(N864), .Z(n140) );
  buffd3 U334 ( .I(N864), .Z(n141) );
  buffd3 U335 ( .I(N864), .Z(n142) );
  buffd3 U336 ( .I(N1108), .Z(n143) );
  buffd3 U337 ( .I(N1108), .Z(n144) );
  buffd3 U338 ( .I(N1108), .Z(n145) );
  buffd3 U339 ( .I(N1108), .Z(n146) );
  buffd3 U340 ( .I(N620), .Z(n147) );
  buffd3 U341 ( .I(N620), .Z(n148) );
  buffd3 U342 ( .I(N620), .Z(n149) );
  buffd3 U380 ( .I(N620), .Z(n150) );
  inv0d4 U477 ( .I(n177), .ZN(n151) );
  inv0d4 U478 ( .I(n177), .ZN(n152) );
  inv0d4 U702 ( .I(n177), .ZN(n162) );
  buffd3 U703 ( .I(n178), .Z(n153) );
  buffd3 U704 ( .I(n178), .Z(n154) );
  buffd3 U705 ( .I(n178), .Z(n166) );
  buffd1 U706 ( .I(porb), .Z(n178) );
  inv0d4 U709 ( .I(n176), .ZN(n155) );
  inv0d4 U710 ( .I(n176), .ZN(n156) );
  inv0d4 U711 ( .I(n176), .ZN(n169) );
  inv0d4 U712 ( .I(n175), .ZN(n157) );
  inv0d4 U713 ( .I(n175), .ZN(n158) );
  inv0d4 U716 ( .I(n175), .ZN(n173) );
  inv0d1 U718 ( .I(porb), .ZN(n177) );
  inv0d7 U719 ( .I(n177), .ZN(n159) );
  inv0d7 U720 ( .I(n177), .ZN(n160) );
  buffd7 U723 ( .I(n178), .Z(n163) );
  buffd7 U724 ( .I(n178), .Z(n164) );
  inv0d1 U725 ( .I(porb), .ZN(n176) );
  inv0d7 U726 ( .I(n176), .ZN(n167) );
  inv0d7 U731 ( .I(n176), .ZN(n170) );
  inv0d1 U732 ( .I(porb), .ZN(n175) );
  inv0d7 U733 ( .I(n175), .ZN(n171) );
  inv0d7 U734 ( .I(n175), .ZN(n174) );
  nd02d1 U735 ( .A1(n217), .A2(n792), .ZN(n838) );
  an02d1 U738 ( .A1(n2080), .A2(n2637), .Z(n792) );
  inv0d0 U739 ( .I(wb_clk_i), .ZN(n179) );
  inv0d2 U740 ( .I(n179), .ZN(n180) );
  inv0d2 U741 ( .I(n179), .ZN(n181) );
  inv0d2 U742 ( .I(n179), .ZN(n182) );
  inv0d2 U745 ( .I(n179), .ZN(n183) );
  buffd1 U747 ( .I(n5771), .Z(serial_resetn) );
  clk2d2 U748 ( .CLK(wb_rstn_i), .CN(n184), .C(n185) );
  nd02d4 U750 ( .A1(n2586), .A2(n185), .ZN(n2296) );
  nd02d4 U752 ( .A1(n2293), .A2(n185), .ZN(n2292) );
  nd02d4 U759 ( .A1(n2291), .A2(n185), .ZN(n2286) );
  nr03d1 U760 ( .A1(n1405), .A2(pad_count_2[0]), .A3(n1416), .ZN(n892) );
  nd02d2 U763 ( .A1(n1711), .A2(n190), .ZN(n844) );
  inv0d2 U766 ( .I(wbbd_busy), .ZN(n1879) );
  nr04d1 U926 ( .A1(n3895), .A2(n3894), .A3(wb_adr_i[20]), .A4(wb_adr_i[5]), 
        .ZN(n3651) );
  nd03d1 U927 ( .A1(n3870), .A2(n3896), .A3(n3897), .ZN(n3894) );
  inv0d0 U928 ( .I(n847), .ZN(n187) );
  inv0d0 U929 ( .I(n187), .ZN(n188) );
  inv0d0 U931 ( .I(n187), .ZN(n189) );
  inv0d0 U932 ( .I(n187), .ZN(n190) );
  inv0d4 U933 ( .I(n1372), .ZN(n843) );
  nr02d1 U934 ( .A1(n2045), .A2(xfer_state[1]), .ZN(n1372) );
  inv0d0 U936 ( .I(n766), .ZN(n191) );
  inv0d1 U937 ( .I(n191), .ZN(n192) );
  inv0d1 U938 ( .I(n191), .ZN(n193) );
  inv0d1 U939 ( .I(n191), .ZN(n194) );
  inv0d0 U941 ( .I(n771), .ZN(n195) );
  inv0d1 U942 ( .I(n195), .ZN(n196) );
  inv0d1 U943 ( .I(n195), .ZN(n197) );
  inv0d1 U944 ( .I(n195), .ZN(n198) );
  inv0d0 U948 ( .I(n774), .ZN(n199) );
  inv0d1 U949 ( .I(n199), .ZN(n200) );
  inv0d1 U950 ( .I(n199), .ZN(n201) );
  inv0d1 U951 ( .I(n199), .ZN(n202) );
  inv0d0 U953 ( .I(n777), .ZN(n203) );
  inv0d2 U954 ( .I(n203), .ZN(n204) );
  inv0d2 U955 ( .I(n203), .ZN(n205) );
  inv0d2 U956 ( .I(n203), .ZN(n206) );
  inv0d2 U958 ( .I(n203), .ZN(n207) );
  inv0d0 U959 ( .I(n780), .ZN(n208) );
  inv0d2 U960 ( .I(n208), .ZN(n209) );
  inv0d2 U961 ( .I(n208), .ZN(n210) );
  inv0d2 U963 ( .I(n208), .ZN(n211) );
  inv0d2 U964 ( .I(n208), .ZN(n212) );
  inv0d0 U965 ( .I(n841), .ZN(n213) );
  inv0d2 U966 ( .I(n213), .ZN(n214) );
  inv0d2 U970 ( .I(n213), .ZN(n215) );
  inv0d2 U971 ( .I(n213), .ZN(n216) );
  inv0d2 U972 ( .I(n213), .ZN(n217) );
  inv0d0 U973 ( .I(n783), .ZN(n218) );
  inv0d2 U975 ( .I(n218), .ZN(n219) );
  inv0d2 U976 ( .I(n218), .ZN(n220) );
  inv0d2 U977 ( .I(n218), .ZN(n221) );
  inv0d2 U978 ( .I(n218), .ZN(n222) );
  inv0d0 U980 ( .I(n786), .ZN(n223) );
  inv0d2 U981 ( .I(n223), .ZN(n224) );
  inv0d2 U982 ( .I(n223), .ZN(n225) );
  inv0d2 U983 ( .I(n223), .ZN(n227) );
  inv0d2 U985 ( .I(n223), .ZN(n228) );
  inv0d0 U986 ( .I(n789), .ZN(n229) );
  inv0d2 U987 ( .I(n229), .ZN(n230) );
  inv0d2 U988 ( .I(n229), .ZN(n231) );
  inv0d2 U992 ( .I(n229), .ZN(n232) );
  inv0d2 U993 ( .I(n229), .ZN(n233) );
  bufbdk U994 ( .I(n237), .Z(n234) );
  bufbdk U995 ( .I(n237), .Z(n235) );
  bufbdk U997 ( .I(n237), .Z(n236) );
  bufbdk U998 ( .I(csclk), .Z(n237) );
  bufbdk U999 ( .I(n329), .Z(n238) );
  bufbdk U1000 ( .I(n329), .Z(n239) );
  bufbdk U1002 ( .I(n329), .Z(n240) );
  bufbdk U1003 ( .I(n328), .Z(n241) );
  bufbdk U1004 ( .I(n328), .Z(n242) );
  bufbdk U1005 ( .I(n328), .Z(n243) );
  bufbdk U1007 ( .I(n327), .Z(n244) );
  bufbdk U1008 ( .I(n327), .Z(n245) );
  bufbdk U1009 ( .I(n327), .Z(n246) );
  bufbdk U1010 ( .I(n326), .Z(n247) );
  bufbdk U1012 ( .I(n326), .Z(n248) );
  bufbdk U1015 ( .I(n326), .Z(n249) );
  bufbdk U1016 ( .I(n325), .Z(n250) );
  bufbdk U1017 ( .I(n325), .Z(n251) );
  bufbdk U1018 ( .I(n325), .Z(n252) );
  bufbdk U1020 ( .I(n324), .Z(n253) );
  bufbdk U1021 ( .I(n324), .Z(n254) );
  bufbdk U1022 ( .I(n324), .Z(n255) );
  bufbdk U1023 ( .I(n323), .Z(n256) );
  bufbdk U1025 ( .I(n323), .Z(n257) );
  bufbdk U1026 ( .I(n323), .Z(n258) );
  bufbdk U1027 ( .I(n322), .Z(n259) );
  bufbdk U1028 ( .I(n322), .Z(n260) );
  bufbdk U1030 ( .I(n322), .Z(n261) );
  bufbdk U1031 ( .I(n321), .Z(n262) );
  bufbdk U1032 ( .I(n321), .Z(n263) );
  bufbdk U1033 ( .I(n321), .Z(n264) );
  bufbdk U1037 ( .I(n320), .Z(n265) );
  bufbdk U1038 ( .I(n320), .Z(n266) );
  bufbdk U1039 ( .I(n320), .Z(n267) );
  bufbdk U1040 ( .I(n319), .Z(n268) );
  bufbdk U1041 ( .I(n319), .Z(n269) );
  bufbdk U1042 ( .I(n319), .Z(n270) );
  bufbdk U1043 ( .I(n318), .Z(n271) );
  bufbdk U1044 ( .I(n318), .Z(n272) );
  bufbdk U1045 ( .I(n318), .Z(n273) );
  bufbdk U1046 ( .I(n317), .Z(n274) );
  bufbdk U1047 ( .I(n317), .Z(n275) );
  bufbdk U1048 ( .I(n317), .Z(n276) );
  bufbdk U1051 ( .I(n316), .Z(n277) );
  bufbdk U1052 ( .I(n316), .Z(n278) );
  bufbdk U1053 ( .I(n316), .Z(n279) );
  bufbdk U1054 ( .I(n315), .Z(n280) );
  bufbdk U1055 ( .I(n315), .Z(n281) );
  bufbdk U1056 ( .I(n315), .Z(n282) );
  bufbdk U1057 ( .I(n314), .Z(n283) );
  bufbdk U1058 ( .I(n314), .Z(n284) );
  bufbdk U1059 ( .I(n314), .Z(n285) );
  bufbdk U1060 ( .I(n313), .Z(n286) );
  bufbdk U1061 ( .I(n313), .Z(n287) );
  bufbdk U1062 ( .I(n313), .Z(n288) );
  bufbdk U1066 ( .I(n312), .Z(n289) );
  bufbdk U1067 ( .I(n312), .Z(n290) );
  bufbdk U1068 ( .I(n312), .Z(n291) );
  bufbdk U1069 ( .I(n311), .Z(n292) );
  bufbdk U1070 ( .I(n311), .Z(n293) );
  bufbdk U1071 ( .I(n311), .Z(n294) );
  bufbdk U1072 ( .I(n310), .Z(n295) );
  bufbdk U1073 ( .I(n310), .Z(n296) );
  bufbdk U1074 ( .I(n310), .Z(n297) );
  bufbdk U1075 ( .I(n309), .Z(n298) );
  bufbdk U1076 ( .I(n309), .Z(n299) );
  bufbdk U1077 ( .I(n309), .Z(n300) );
  bufbdk U1080 ( .I(n308), .Z(n301) );
  bufbdk U1081 ( .I(n308), .Z(n302) );
  bufbdk U1083 ( .I(n308), .Z(n303) );
  bufbdk U1085 ( .I(n307), .Z(n304) );
  bufbdk U1086 ( .I(n307), .Z(n305) );
  bufbdk U1088 ( .I(n307), .Z(n306) );
  bufbdk U1091 ( .I(n337), .Z(n307) );
  bufbdk U1092 ( .I(n337), .Z(n308) );
  bufbdk U1095 ( .I(n336), .Z(n309) );
  bufbdk U1098 ( .I(n336), .Z(n310) );
  bufbdk U1099 ( .I(n336), .Z(n311) );
  bufbdk U1103 ( .I(n335), .Z(n312) );
  bufbdk U1373 ( .I(n335), .Z(n313) );
  bufbdk U1384 ( .I(n335), .Z(n314) );
  bufbdk U1385 ( .I(n334), .Z(n315) );
  bufbdk U1398 ( .I(n334), .Z(n316) );
  bufbdk U1488 ( .I(n334), .Z(n317) );
  bufbdk U1520 ( .I(n333), .Z(n318) );
  bufbdk U1525 ( .I(n333), .Z(n319) );
  bufbdk U1531 ( .I(n333), .Z(n320) );
  bufbdk U1685 ( .I(n332), .Z(n321) );
  bufbdk U1695 ( .I(n332), .Z(n322) );
  bufbdk U1836 ( .I(n332), .Z(n323) );
  bufbdk U1971 ( .I(n331), .Z(n324) );
  bufbdk U1980 ( .I(n331), .Z(n325) );
  bufbdk U1989 ( .I(n331), .Z(n326) );
  bufbdk U2542 ( .I(n330), .Z(n327) );
  bufbdk U2585 ( .I(n330), .Z(n328) );
  bufbdk U2644 ( .I(n330), .Z(n329) );
  bufbdk U2655 ( .I(n234), .Z(n330) );
  bufbdk U2769 ( .I(n234), .Z(n331) );
  bufbdk U2774 ( .I(n234), .Z(n332) );
  bufbdk U3325 ( .I(n235), .Z(n333) );
  bufbdk U3869 ( .I(n235), .Z(n334) );
  bufbdk U3977 ( .I(n235), .Z(n335) );
  bufbdk U3978 ( .I(n236), .Z(n336) );
  bufbdk U4052 ( .I(n236), .Z(n337) );
  inv0d0 U4075 ( .I(pad_count_1[0]), .ZN(N2647) );
  nr02d0 U4140 ( .A1(pad_count_1[1]), .A2(pad_count_1[0]), .ZN(n340) );
  aor21d1 U4150 ( .B1(pad_count_1[0]), .B2(pad_count_1[1]), .A(n340), .Z(N2648) );
  inv0d0 U4151 ( .I(pad_count_1[2]), .ZN(n339) );
  nd02d0 U4153 ( .A1(n340), .A2(n339), .ZN(n341) );
  oai21d1 U4157 ( .B1(n340), .B2(n339), .A(n341), .ZN(N2649) );
  xn02d1 U4158 ( .A1(pad_count_1[3]), .A2(n341), .ZN(N2650) );
  nr02d0 U4159 ( .A1(pad_count_1[3]), .A2(n341), .ZN(n342) );
  xr02d1 U4160 ( .A1(pad_count_1[4]), .A2(n342), .Z(N2651) );
  inv0d0 U4161 ( .I(pad_count_2[0]), .ZN(N2652) );
  xr02d1 U4162 ( .A1(\add_959/carry[5] ), .A2(pad_count_2[5]), .Z(N2657) );
  mx02d1 U4163 ( .I0(serial_load_pre), .I1(serial_bb_load), .S(N165), .Z(
        serial_load) );
  mx02d1 U4164 ( .I0(1'b1), .I1(mgmt_gpio_in[3]), .S(N139), .Z(\_1_net_[0] )
         );
  nr03d0 U4165 ( .A1(n108), .A2(n41), .A3(n74), .ZN(n346) );
  nr03d0 U4166 ( .A1(n146), .A2(n28), .A3(n132), .ZN(n345) );
  nd13d1 U4167 ( .A1(n121), .A2(n50), .A3(n6), .ZN(n343) );
  nr04d0 U4168 ( .A1(n343), .A2(n100), .A3(n89), .A4(n62), .ZN(n344) );
  an03d0 U4169 ( .A1(n346), .A2(n345), .A3(n344), .Z(N1225) );
  nr13d1 U4170 ( .A1(n107), .A2(n98), .A3(n119), .ZN(n350) );
  nr03d0 U4171 ( .A1(n63), .A2(n75), .A3(n89), .ZN(n349) );
  nr03d0 U4172 ( .A1(n51), .A2(n143), .A3(n38), .ZN(n348) );
  nr03d0 U4173 ( .A1(n134), .A2(n9), .A3(n28), .ZN(n347) );
  an04d0 U4174 ( .A1(n350), .A2(n349), .A3(n348), .A4(n347), .Z(N1224) );
  nr03d0 U4175 ( .A1(n52), .A2(n145), .A3(n39), .ZN(n354) );
  nr03d0 U4176 ( .A1(n131), .A2(n9), .A3(n29), .ZN(n353) );
  nd13d1 U4177 ( .A1(n122), .A2(n107), .A3(n77), .ZN(n351) );
  nr04d0 U4178 ( .A1(n351), .A2(n101), .A3(n86), .A4(n64), .ZN(n352) );
  an03d0 U4179 ( .A1(n354), .A2(n353), .A3(n352), .Z(N1223) );
  nr03d0 U4180 ( .A1(n51), .A2(n144), .A3(n40), .ZN(n358) );
  nr03d0 U4181 ( .A1(n134), .A2(n8), .A3(n26), .ZN(n357) );
  nd03d0 U4182 ( .A1(n108), .A2(n121), .A3(n75), .ZN(n355) );
  nr04d0 U4183 ( .A1(n355), .A2(n98), .A3(n87), .A4(n65), .ZN(n356) );
  an03d0 U4184 ( .A1(n358), .A2(n357), .A3(n356), .Z(N1222) );
  nr03d0 U4185 ( .A1(n52), .A2(n143), .A3(n41), .ZN(n362) );
  nr03d0 U4186 ( .A1(n131), .A2(n6), .A3(n28), .ZN(n361) );
  nd03d0 U4187 ( .A1(n109), .A2(n87), .A3(n76), .ZN(n359) );
  nr04d0 U4188 ( .A1(n359), .A2(n119), .A3(n62), .A4(n101), .ZN(n360) );
  an03d0 U4189 ( .A1(n362), .A2(n361), .A3(n360), .Z(N1221) );
  nr03d0 U4190 ( .A1(n50), .A2(n145), .A3(n38), .ZN(n367) );
  nr03d0 U4191 ( .A1(n133), .A2(n7), .A3(n29), .ZN(n366) );
  nd03d0 U4192 ( .A1(n107), .A2(n89), .A3(n74), .ZN(n364) );
  inv0d0 U4193 ( .I(n121), .ZN(n363) );
  nr04d0 U4194 ( .A1(n364), .A2(n363), .A3(n62), .A4(n98), .ZN(n365) );
  an03d0 U4195 ( .A1(n367), .A2(n366), .A3(n365), .Z(N1220) );
  nr13d1 U4196 ( .A1(n50), .A2(n99), .A3(n120), .ZN(n371) );
  nr03d0 U4197 ( .A1(n64), .A2(n108), .A3(n86), .ZN(n370) );
  nr03d0 U4198 ( .A1(n75), .A2(n146), .A3(n39), .ZN(n369) );
  nr03d0 U4199 ( .A1(n132), .A2(n9), .A3(n26), .ZN(n368) );
  an04d0 U4200 ( .A1(n371), .A2(n370), .A3(n369), .A4(n368), .Z(N1219) );
  nr03d0 U4201 ( .A1(n65), .A2(n109), .A3(n87), .ZN(n376) );
  nr03d0 U4202 ( .A1(n143), .A2(n8), .A3(n27), .ZN(n375) );
  nd03d0 U4203 ( .A1(n41), .A2(n52), .A3(n134), .ZN(n373) );
  inv0d0 U4204 ( .I(n76), .ZN(n372) );
  nr04d0 U4205 ( .A1(n373), .A2(n372), .A3(n100), .A4(n120), .ZN(n374) );
  an03d0 U4206 ( .A1(n376), .A2(n375), .A3(n374), .Z(N1218) );
  nr03d0 U4207 ( .A1(n62), .A2(n107), .A3(n88), .ZN(n378) );
  nr03d0 U4208 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n377) );
  nd02d0 U4209 ( .A1(n378), .A2(n377), .ZN(n381) );
  nd13d1 U4210 ( .A1(n100), .A2(n75), .A3(n53), .ZN(n380) );
  nd03d0 U4211 ( .A1(n133), .A2(n38), .A3(n120), .ZN(n379) );
  nr03d0 U4212 ( .A1(n381), .A2(n380), .A3(n379), .ZN(N1217) );
  nr03d0 U4213 ( .A1(n63), .A2(n76), .A3(n89), .ZN(n386) );
  nr03d0 U4214 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n385) );
  nd03d0 U4215 ( .A1(n39), .A2(n51), .A3(n131), .ZN(n383) );
  inv0d0 U4216 ( .I(n107), .ZN(n382) );
  nr04d0 U4217 ( .A1(n383), .A2(n382), .A3(n101), .A4(n119), .ZN(n384) );
  an03d0 U4218 ( .A1(n386), .A2(n385), .A3(n384), .Z(N1216) );
  nr03d0 U4219 ( .A1(n64), .A2(n74), .A3(n86), .ZN(n388) );
  nr03d0 U4220 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n387) );
  nd02d0 U4221 ( .A1(n388), .A2(n387), .ZN(n391) );
  nd13d1 U4222 ( .A1(n101), .A2(n51), .A3(n38), .ZN(n390) );
  nd03d0 U4223 ( .A1(n120), .A2(n132), .A3(n109), .ZN(n389) );
  nr03d0 U4224 ( .A1(n391), .A2(n390), .A3(n389), .ZN(N1215) );
  nr03d0 U4225 ( .A1(n89), .A2(n77), .A3(n107), .ZN(n395) );
  nr03d0 U4226 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n394) );
  nd03d0 U4227 ( .A1(n40), .A2(n53), .A3(n133), .ZN(n392) );
  nr04d0 U4228 ( .A1(n392), .A2(n120), .A3(n64), .A4(n99), .ZN(n393) );
  an03d0 U4229 ( .A1(n395), .A2(n394), .A3(n393), .Z(N1214) );
  nr03d0 U4230 ( .A1(n86), .A2(n75), .A3(n106), .ZN(n400) );
  nr03d0 U4231 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n399) );
  nd03d0 U4232 ( .A1(n41), .A2(n52), .A3(n132), .ZN(n397) );
  inv0d0 U4233 ( .I(n122), .ZN(n396) );
  nr04d0 U4234 ( .A1(n397), .A2(n396), .A3(n65), .A4(n101), .ZN(n398) );
  an03d0 U4235 ( .A1(n400), .A2(n399), .A3(n398), .Z(N1213) );
  nr03d0 U4236 ( .A1(n65), .A2(n50), .A3(n87), .ZN(n405) );
  nr03d0 U4237 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n404) );
  nd03d0 U4238 ( .A1(n39), .A2(n76), .A3(n134), .ZN(n402) );
  inv0d0 U4239 ( .I(n108), .ZN(n401) );
  nr04d0 U4240 ( .A1(n402), .A2(n401), .A3(n98), .A4(n121), .ZN(n403) );
  an03d0 U4241 ( .A1(n405), .A2(n404), .A3(n403), .Z(N1212) );
  nr03d0 U4242 ( .A1(n62), .A2(n53), .A3(n88), .ZN(n407) );
  nr03d0 U4243 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n406) );
  nd02d0 U4244 ( .A1(n407), .A2(n406), .ZN(n410) );
  nd13d1 U4245 ( .A1(n100), .A2(n108), .A3(n74), .ZN(n409) );
  nd03d0 U4246 ( .A1(n119), .A2(n40), .A3(n131), .ZN(n408) );
  nr03d0 U4247 ( .A1(n410), .A2(n409), .A3(n408), .ZN(N1211) );
  nr03d0 U4248 ( .A1(n89), .A2(n51), .A3(n108), .ZN(n414) );
  nr03d0 U4249 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n413) );
  nd03d0 U4250 ( .A1(n38), .A2(n77), .A3(n133), .ZN(n411) );
  nr04d0 U4251 ( .A1(n411), .A2(n119), .A3(n63), .A4(n100), .ZN(n412) );
  an03d0 U4252 ( .A1(n414), .A2(n413), .A3(n412), .Z(N1210) );
  nr03d0 U4253 ( .A1(n86), .A2(n52), .A3(n109), .ZN(n419) );
  nr03d0 U4254 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n418) );
  nd03d0 U4255 ( .A1(n40), .A2(n74), .A3(n132), .ZN(n416) );
  inv0d0 U4256 ( .I(n120), .ZN(n415) );
  nr04d0 U4257 ( .A1(n416), .A2(n415), .A3(n62), .A4(n98), .ZN(n417) );
  an03d0 U4258 ( .A1(n419), .A2(n418), .A3(n417), .Z(N1209) );
  nr03d0 U4259 ( .A1(n87), .A2(n50), .A3(n75), .ZN(n423) );
  nr03d0 U4260 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n422) );
  nd03d0 U4261 ( .A1(n41), .A2(n108), .A3(n134), .ZN(n420) );
  nr04d0 U4262 ( .A1(n420), .A2(n121), .A3(n64), .A4(n99), .ZN(n421) );
  an03d0 U4263 ( .A1(n423), .A2(n422), .A3(n421), .Z(N1208) );
  nr03d0 U4264 ( .A1(n88), .A2(n53), .A3(n76), .ZN(n428) );
  nr03d0 U4265 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n427) );
  nd03d0 U4266 ( .A1(n39), .A2(n109), .A3(n131), .ZN(n425) );
  inv0d0 U4267 ( .I(n119), .ZN(n424) );
  nr04d0 U4268 ( .A1(n425), .A2(n424), .A3(n65), .A4(n101), .ZN(n426) );
  an03d0 U4269 ( .A1(n428), .A2(n427), .A3(n426), .Z(N1207) );
  nr03d0 U4270 ( .A1(n109), .A2(n51), .A3(n74), .ZN(n432) );
  nr03d0 U4271 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n431) );
  nd13d1 U4272 ( .A1(n121), .A2(n39), .A3(n132), .ZN(n429) );
  nr04d0 U4273 ( .A1(n429), .A2(n99), .A3(n88), .A4(n63), .ZN(n430) );
  an03d0 U4274 ( .A1(n432), .A2(n431), .A3(n430), .Z(N1206) );
  nr03d0 U4275 ( .A1(n106), .A2(n52), .A3(n77), .ZN(n436) );
  nr03d0 U4276 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n435) );
  nd03d0 U4277 ( .A1(n38), .A2(n122), .A3(n133), .ZN(n433) );
  nr04d0 U4278 ( .A1(n433), .A2(n100), .A3(n89), .A4(n62), .ZN(n434) );
  an03d0 U4279 ( .A1(n436), .A2(n435), .A3(n434), .Z(N1205) );
  nr03d0 U4280 ( .A1(n63), .A2(n38), .A3(n89), .ZN(n441) );
  nr03d0 U4281 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n440) );
  nd03d0 U4282 ( .A1(n50), .A2(n76), .A3(n132), .ZN(n438) );
  inv0d0 U4283 ( .I(n106), .ZN(n437) );
  nr04d0 U4284 ( .A1(n438), .A2(n437), .A3(n99), .A4(n122), .ZN(n439) );
  an03d0 U4285 ( .A1(n441), .A2(n440), .A3(n439), .Z(N1204) );
  nr03d0 U4286 ( .A1(n64), .A2(n41), .A3(n86), .ZN(n443) );
  nr03d0 U4287 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n442) );
  nd02d0 U4288 ( .A1(n443), .A2(n442), .ZN(n446) );
  nd13d1 U4289 ( .A1(n101), .A2(n109), .A3(n77), .ZN(n445) );
  nd03d0 U4290 ( .A1(n121), .A2(n50), .A3(n134), .ZN(n444) );
  nr03d0 U4291 ( .A1(n446), .A2(n445), .A3(n444), .ZN(N1203) );
  nr03d0 U4292 ( .A1(n89), .A2(n39), .A3(n107), .ZN(n450) );
  nr03d0 U4293 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n449) );
  nd03d0 U4294 ( .A1(n53), .A2(n75), .A3(n131), .ZN(n447) );
  nr04d0 U4295 ( .A1(n447), .A2(n122), .A3(n63), .A4(n100), .ZN(n448) );
  an03d0 U4296 ( .A1(n450), .A2(n449), .A3(n448), .Z(N1202) );
  nr03d0 U4297 ( .A1(n86), .A2(n40), .A3(n106), .ZN(n455) );
  nr03d0 U4298 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n454) );
  nd03d0 U4299 ( .A1(n50), .A2(n77), .A3(n133), .ZN(n452) );
  inv0d0 U4300 ( .I(n121), .ZN(n451) );
  nr04d0 U4301 ( .A1(n452), .A2(n451), .A3(n62), .A4(n98), .ZN(n453) );
  an03d0 U4302 ( .A1(n455), .A2(n454), .A3(n453), .Z(N1201) );
  nr03d0 U4303 ( .A1(n87), .A2(n38), .A3(n75), .ZN(n459) );
  nr03d0 U4304 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n458) );
  nd03d0 U4305 ( .A1(n52), .A2(n107), .A3(n132), .ZN(n456) );
  nr04d0 U4306 ( .A1(n456), .A2(n120), .A3(n64), .A4(n99), .ZN(n457) );
  an03d0 U4307 ( .A1(n459), .A2(n458), .A3(n457), .Z(N1200) );
  nr03d0 U4308 ( .A1(n88), .A2(n41), .A3(n76), .ZN(n464) );
  nr03d0 U4309 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n463) );
  nd03d0 U4310 ( .A1(n51), .A2(n108), .A3(n134), .ZN(n461) );
  inv0d0 U4311 ( .I(n122), .ZN(n460) );
  nr04d0 U4312 ( .A1(n461), .A2(n460), .A3(n65), .A4(n101), .ZN(n462) );
  an03d0 U4313 ( .A1(n464), .A2(n463), .A3(n462), .Z(N1199) );
  nr03d0 U4314 ( .A1(n108), .A2(n39), .A3(n74), .ZN(n468) );
  nr03d0 U4315 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n467) );
  nd13d1 U4316 ( .A1(n122), .A2(n52), .A3(n133), .ZN(n465) );
  nr04d0 U4317 ( .A1(n465), .A2(n101), .A3(n86), .A4(n64), .ZN(n466) );
  an03d0 U4318 ( .A1(n468), .A2(n467), .A3(n466), .Z(N1198) );
  nr03d0 U4319 ( .A1(n109), .A2(n40), .A3(n77), .ZN(n472) );
  nr03d0 U4320 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n471) );
  nd03d0 U4321 ( .A1(n53), .A2(n120), .A3(n131), .ZN(n469) );
  nr04d0 U4322 ( .A1(n469), .A2(n98), .A3(n87), .A4(n65), .ZN(n470) );
  an03d0 U4323 ( .A1(n472), .A2(n471), .A3(n470), .Z(N1197) );
  nr03d0 U4324 ( .A1(n89), .A2(n38), .A3(n51), .ZN(n476) );
  nr03d0 U4325 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n475) );
  nd03d0 U4326 ( .A1(n77), .A2(n106), .A3(n133), .ZN(n473) );
  nr04d0 U4327 ( .A1(n473), .A2(n119), .A3(n63), .A4(n100), .ZN(n474) );
  an03d0 U4328 ( .A1(n476), .A2(n475), .A3(n474), .Z(N1196) );
  nr03d0 U4329 ( .A1(n86), .A2(n41), .A3(n52), .ZN(n481) );
  nr03d0 U4330 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n480) );
  nd03d0 U4331 ( .A1(n75), .A2(n109), .A3(n132), .ZN(n478) );
  inv0d0 U4332 ( .I(n120), .ZN(n477) );
  nr04d0 U4333 ( .A1(n478), .A2(n477), .A3(n62), .A4(n98), .ZN(n479) );
  an03d0 U4334 ( .A1(n481), .A2(n480), .A3(n479), .Z(N1195) );
  nr03d0 U4335 ( .A1(n107), .A2(n39), .A3(n50), .ZN(n485) );
  nr03d0 U4336 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n484) );
  nd13d1 U4337 ( .A1(n119), .A2(n76), .A3(n134), .ZN(n482) );
  nr04d0 U4338 ( .A1(n482), .A2(n99), .A3(n88), .A4(n63), .ZN(n483) );
  an03d0 U4339 ( .A1(n485), .A2(n484), .A3(n483), .Z(N1194) );
  nr03d0 U4340 ( .A1(n106), .A2(n40), .A3(n53), .ZN(n489) );
  nr03d0 U4341 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n488) );
  nd03d0 U4342 ( .A1(n76), .A2(n119), .A3(n134), .ZN(n486) );
  nr04d0 U4343 ( .A1(n486), .A2(n100), .A3(n89), .A4(n62), .ZN(n487) );
  an03d0 U4344 ( .A1(n489), .A2(n488), .A3(n487), .Z(N1193) );
  nr03d0 U4345 ( .A1(n76), .A2(n38), .A3(n51), .ZN(n493) );
  nr03d0 U4346 ( .A1(n143), .A2(n7), .A3(n29), .ZN(n492) );
  nd13d1 U4347 ( .A1(n120), .A2(n106), .A3(n131), .ZN(n490) );
  nr04d0 U4348 ( .A1(n490), .A2(n101), .A3(n86), .A4(n64), .ZN(n491) );
  an03d0 U4349 ( .A1(n493), .A2(n492), .A3(n491), .Z(N1192) );
  nr03d0 U4350 ( .A1(n75), .A2(n41), .A3(n52), .ZN(n497) );
  nr03d0 U4351 ( .A1(n145), .A2(n9), .A3(n26), .ZN(n496) );
  nd03d0 U4352 ( .A1(n106), .A2(n121), .A3(n131), .ZN(n494) );
  nr04d0 U4353 ( .A1(n494), .A2(n98), .A3(n87), .A4(n65), .ZN(n495) );
  an03d0 U4354 ( .A1(n497), .A2(n496), .A3(n495), .Z(N1191) );
  nr13d1 U4355 ( .A1(n133), .A2(n100), .A3(n121), .ZN(n501) );
  nr03d0 U4356 ( .A1(n65), .A2(n106), .A3(n87), .ZN(n500) );
  nr03d0 U4357 ( .A1(n76), .A2(n39), .A3(n50), .ZN(n499) );
  nr03d0 U4358 ( .A1(n144), .A2(n8), .A3(n27), .ZN(n498) );
  an04d0 U4359 ( .A1(n501), .A2(n500), .A3(n499), .A4(n498), .Z(N1190) );
  nr03d0 U4360 ( .A1(n77), .A2(n40), .A3(n53), .ZN(n505) );
  nr03d0 U4361 ( .A1(n146), .A2(n6), .A3(n28), .ZN(n504) );
  nd13d1 U4362 ( .A1(n98), .A2(n120), .A3(n132), .ZN(n502) );
  nr04d0 U4363 ( .A1(n502), .A2(n64), .A3(n108), .A4(n88), .ZN(n503) );
  an03d0 U4364 ( .A1(n505), .A2(n504), .A3(n503), .Z(N1189) );
  nr03d0 U4365 ( .A1(n99), .A2(n86), .A3(n64), .ZN(n507) );
  nr03d0 U4366 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n506) );
  nd02d0 U4367 ( .A1(n507), .A2(n506), .ZN(n510) );
  nd13d1 U4368 ( .A1(n121), .A2(n107), .A3(n74), .ZN(n509) );
  nd03d0 U4369 ( .A1(n40), .A2(n51), .A3(n146), .ZN(n508) );
  nr03d0 U4370 ( .A1(n510), .A2(n509), .A3(n508), .ZN(N1188) );
  nr03d0 U4371 ( .A1(n99), .A2(n87), .A3(n65), .ZN(n512) );
  nr03d0 U4372 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n511) );
  nd02d0 U4373 ( .A1(n512), .A2(n511), .ZN(n515) );
  nd03d0 U4374 ( .A1(n77), .A2(n107), .A3(n52), .ZN(n514) );
  nd03d0 U4375 ( .A1(n145), .A2(n38), .A3(n119), .ZN(n513) );
  nr03d0 U4376 ( .A1(n515), .A2(n514), .A3(n513), .ZN(N1187) );
  nr03d0 U4377 ( .A1(n62), .A2(n108), .A3(n88), .ZN(n520) );
  nr03d0 U4378 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n519) );
  nd03d0 U4379 ( .A1(n41), .A2(n53), .A3(n144), .ZN(n517) );
  inv0d0 U4380 ( .I(n75), .ZN(n516) );
  nr04d0 U4381 ( .A1(n517), .A2(n516), .A3(n100), .A4(n120), .ZN(n518) );
  an03d0 U4382 ( .A1(n520), .A2(n519), .A3(n518), .Z(N1186) );
  nr03d0 U4383 ( .A1(n63), .A2(n109), .A3(n89), .ZN(n522) );
  nr03d0 U4384 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n521) );
  nd02d0 U4385 ( .A1(n522), .A2(n521), .ZN(n525) );
  nd13d1 U4386 ( .A1(n99), .A2(n77), .A3(n53), .ZN(n524) );
  nd03d0 U4387 ( .A1(n144), .A2(n41), .A3(n121), .ZN(n523) );
  nr03d0 U4388 ( .A1(n525), .A2(n524), .A3(n523), .ZN(N1185) );
  nr03d0 U4389 ( .A1(n64), .A2(n76), .A3(n86), .ZN(n530) );
  nr03d0 U4390 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n529) );
  nd03d0 U4391 ( .A1(n39), .A2(n52), .A3(n146), .ZN(n527) );
  inv0d0 U4392 ( .I(n107), .ZN(n526) );
  nr04d0 U4393 ( .A1(n527), .A2(n526), .A3(n101), .A4(n119), .ZN(n528) );
  an03d0 U4394 ( .A1(n530), .A2(n529), .A3(n528), .Z(N1184) );
  nr03d0 U4395 ( .A1(n65), .A2(n74), .A3(n87), .ZN(n532) );
  nr03d0 U4396 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n531) );
  nd02d0 U4397 ( .A1(n532), .A2(n531), .ZN(n535) );
  nd13d1 U4398 ( .A1(n100), .A2(n53), .A3(n38), .ZN(n534) );
  nd03d0 U4399 ( .A1(n122), .A2(n144), .A3(n107), .ZN(n533) );
  nr03d0 U4400 ( .A1(n535), .A2(n534), .A3(n533), .ZN(N1183) );
  nr03d0 U4401 ( .A1(n87), .A2(n77), .A3(n108), .ZN(n539) );
  nr03d0 U4402 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n538) );
  nd03d0 U4403 ( .A1(n38), .A2(n50), .A3(n143), .ZN(n536) );
  nr04d0 U4404 ( .A1(n536), .A2(n121), .A3(n64), .A4(n99), .ZN(n537) );
  an03d0 U4405 ( .A1(n539), .A2(n538), .A3(n537), .Z(N1182) );
  nr03d0 U4406 ( .A1(n88), .A2(n75), .A3(n109), .ZN(n544) );
  nr03d0 U4407 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n543) );
  nd03d0 U4408 ( .A1(n40), .A2(n51), .A3(n145), .ZN(n541) );
  inv0d0 U4409 ( .I(n119), .ZN(n540) );
  nr04d0 U4410 ( .A1(n541), .A2(n540), .A3(n65), .A4(n101), .ZN(n542) );
  an03d0 U4411 ( .A1(n544), .A2(n543), .A3(n542), .Z(N1181) );
  nr03d0 U4412 ( .A1(n62), .A2(n50), .A3(n88), .ZN(n549) );
  nr03d0 U4413 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n548) );
  nd03d0 U4414 ( .A1(n41), .A2(n74), .A3(n144), .ZN(n546) );
  inv0d0 U4415 ( .I(n108), .ZN(n545) );
  nr04d0 U4416 ( .A1(n546), .A2(n545), .A3(n98), .A4(n121), .ZN(n547) );
  an03d0 U4417 ( .A1(n549), .A2(n548), .A3(n547), .Z(N1180) );
  nr03d0 U4418 ( .A1(n63), .A2(n53), .A3(n89), .ZN(n551) );
  nr03d0 U4419 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n550) );
  nd02d0 U4420 ( .A1(n551), .A2(n550), .ZN(n554) );
  nd13d1 U4421 ( .A1(n101), .A2(n121), .A3(n107), .ZN(n553) );
  nd03d0 U4422 ( .A1(n39), .A2(n76), .A3(n146), .ZN(n552) );
  nr03d0 U4423 ( .A1(n554), .A2(n553), .A3(n552), .ZN(N1179) );
  nr03d0 U4424 ( .A1(n89), .A2(n51), .A3(n107), .ZN(n558) );
  nr03d0 U4425 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n557) );
  nd03d0 U4426 ( .A1(n38), .A2(n75), .A3(n143), .ZN(n555) );
  nr04d0 U4427 ( .A1(n555), .A2(n122), .A3(n63), .A4(n100), .ZN(n556) );
  an03d0 U4428 ( .A1(n558), .A2(n557), .A3(n556), .Z(N1178) );
  nr03d0 U4429 ( .A1(n86), .A2(n52), .A3(n106), .ZN(n563) );
  nr03d0 U4430 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n562) );
  nd03d0 U4431 ( .A1(n40), .A2(n77), .A3(n145), .ZN(n560) );
  inv0d0 U4432 ( .I(n121), .ZN(n559) );
  nr04d0 U4433 ( .A1(n560), .A2(n559), .A3(n62), .A4(n98), .ZN(n561) );
  an03d0 U4434 ( .A1(n563), .A2(n562), .A3(n561), .Z(N1177) );
  nr03d0 U4435 ( .A1(n87), .A2(n50), .A3(n75), .ZN(n567) );
  nr03d0 U4436 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n566) );
  nd03d0 U4437 ( .A1(n41), .A2(n108), .A3(n144), .ZN(n564) );
  nr04d0 U4438 ( .A1(n564), .A2(n120), .A3(n64), .A4(n99), .ZN(n565) );
  an03d0 U4439 ( .A1(n567), .A2(n566), .A3(n565), .Z(N1176) );
  nr03d0 U4440 ( .A1(n88), .A2(n53), .A3(n76), .ZN(n572) );
  nr03d0 U4441 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n571) );
  nd03d0 U4442 ( .A1(n39), .A2(n106), .A3(n146), .ZN(n569) );
  inv0d0 U4443 ( .I(n122), .ZN(n568) );
  nr04d0 U4444 ( .A1(n569), .A2(n568), .A3(n65), .A4(n101), .ZN(n570) );
  an03d0 U4445 ( .A1(n572), .A2(n571), .A3(n570), .Z(N1175) );
  nr03d0 U4446 ( .A1(n108), .A2(n51), .A3(n74), .ZN(n576) );
  nr03d0 U4447 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n575) );
  nd13d1 U4448 ( .A1(n122), .A2(n40), .A3(n144), .ZN(n573) );
  nr04d0 U4449 ( .A1(n573), .A2(n99), .A3(n88), .A4(n63), .ZN(n574) );
  an03d0 U4450 ( .A1(n576), .A2(n575), .A3(n574), .Z(N1174) );
  nr03d0 U4451 ( .A1(n109), .A2(n52), .A3(n77), .ZN(n580) );
  nr03d0 U4452 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n579) );
  nd03d0 U4453 ( .A1(n38), .A2(n122), .A3(n143), .ZN(n577) );
  nr04d0 U4454 ( .A1(n577), .A2(n100), .A3(n89), .A4(n62), .ZN(n578) );
  an03d0 U4455 ( .A1(n580), .A2(n579), .A3(n578), .Z(N1173) );
  nr03d0 U4456 ( .A1(n64), .A2(n38), .A3(n86), .ZN(n585) );
  nr03d0 U4457 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n584) );
  nd03d0 U4458 ( .A1(n50), .A2(n74), .A3(n145), .ZN(n582) );
  inv0d0 U4459 ( .I(n106), .ZN(n581) );
  nr04d0 U4460 ( .A1(n582), .A2(n581), .A3(n99), .A4(n122), .ZN(n583) );
  an03d0 U4461 ( .A1(n585), .A2(n584), .A3(n583), .Z(N1172) );
  nr03d0 U4462 ( .A1(n65), .A2(n41), .A3(n87), .ZN(n587) );
  nr03d0 U4463 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n586) );
  nd02d0 U4464 ( .A1(n587), .A2(n586), .ZN(n590) );
  nd13d1 U4465 ( .A1(n98), .A2(n108), .A3(n75), .ZN(n589) );
  nd03d0 U4466 ( .A1(n146), .A2(n53), .A3(n122), .ZN(n588) );
  nr03d0 U4467 ( .A1(n590), .A2(n589), .A3(n588), .ZN(N1171) );
  nr03d0 U4468 ( .A1(n89), .A2(n39), .A3(n108), .ZN(n594) );
  nr03d0 U4469 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n593) );
  nd03d0 U4470 ( .A1(n52), .A2(n76), .A3(n144), .ZN(n591) );
  nr04d0 U4471 ( .A1(n591), .A2(n119), .A3(n63), .A4(n100), .ZN(n592) );
  an03d0 U4472 ( .A1(n594), .A2(n593), .A3(n592), .Z(N1170) );
  nr03d0 U4473 ( .A1(n86), .A2(n40), .A3(n109), .ZN(n599) );
  nr03d0 U4474 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n598) );
  nd03d0 U4475 ( .A1(n145), .A2(n52), .A3(n120), .ZN(n596) );
  inv0d0 U4476 ( .I(n77), .ZN(n595) );
  nr04d0 U4477 ( .A1(n596), .A2(n595), .A3(n62), .A4(n98), .ZN(n597) );
  an03d0 U4478 ( .A1(n599), .A2(n598), .A3(n597), .Z(N1169) );
  nr03d0 U4479 ( .A1(n87), .A2(n38), .A3(n75), .ZN(n603) );
  nr03d0 U4480 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n602) );
  nd03d0 U4481 ( .A1(n143), .A2(n50), .A3(n106), .ZN(n600) );
  nr04d0 U4482 ( .A1(n600), .A2(n121), .A3(n64), .A4(n99), .ZN(n601) );
  an03d0 U4483 ( .A1(n603), .A2(n602), .A3(n601), .Z(N1168) );
  nr03d0 U4484 ( .A1(n88), .A2(n41), .A3(n76), .ZN(n608) );
  nr03d0 U4485 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n607) );
  nd03d0 U4486 ( .A1(n51), .A2(n109), .A3(n146), .ZN(n605) );
  inv0d0 U4487 ( .I(n120), .ZN(n604) );
  nr04d0 U4488 ( .A1(n605), .A2(n604), .A3(n65), .A4(n101), .ZN(n606) );
  an03d0 U4489 ( .A1(n608), .A2(n607), .A3(n606), .Z(N1167) );
  nr03d0 U4490 ( .A1(n107), .A2(n39), .A3(n74), .ZN(n612) );
  nr03d0 U4491 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n611) );
  nd13d1 U4492 ( .A1(n119), .A2(n50), .A3(n145), .ZN(n609) );
  nr04d0 U4493 ( .A1(n609), .A2(n101), .A3(n86), .A4(n64), .ZN(n610) );
  an03d0 U4494 ( .A1(n612), .A2(n611), .A3(n610), .Z(N1166) );
  nr03d0 U4495 ( .A1(n106), .A2(n40), .A3(n77), .ZN(n616) );
  nr03d0 U4496 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n615) );
  nd03d0 U4497 ( .A1(n53), .A2(n120), .A3(n143), .ZN(n613) );
  nr04d0 U4498 ( .A1(n613), .A2(n98), .A3(n87), .A4(n65), .ZN(n614) );
  an03d0 U4499 ( .A1(n616), .A2(n615), .A3(n614), .Z(N1165) );
  nr03d0 U4500 ( .A1(n89), .A2(n38), .A3(n51), .ZN(n620) );
  nr03d0 U4501 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n619) );
  nd03d0 U4502 ( .A1(n74), .A2(n107), .A3(n145), .ZN(n617) );
  nr04d0 U4503 ( .A1(n617), .A2(n122), .A3(n63), .A4(n100), .ZN(n618) );
  an03d0 U4504 ( .A1(n620), .A2(n619), .A3(n618), .Z(N1164) );
  nr03d0 U4505 ( .A1(n86), .A2(n41), .A3(n52), .ZN(n625) );
  nr03d0 U4506 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n624) );
  nd03d0 U4507 ( .A1(n75), .A2(n108), .A3(n144), .ZN(n622) );
  inv0d0 U4508 ( .I(n119), .ZN(n621) );
  nr04d0 U4509 ( .A1(n622), .A2(n621), .A3(n62), .A4(n98), .ZN(n623) );
  an03d0 U4510 ( .A1(n625), .A2(n624), .A3(n623), .Z(N1163) );
  nr03d0 U4511 ( .A1(n108), .A2(n39), .A3(n50), .ZN(n629) );
  nr03d0 U4512 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n628) );
  nd13d1 U4513 ( .A1(n120), .A2(n74), .A3(n146), .ZN(n626) );
  nr04d0 U4514 ( .A1(n626), .A2(n99), .A3(n88), .A4(n63), .ZN(n627) );
  an03d0 U4515 ( .A1(n629), .A2(n628), .A3(n627), .Z(N1162) );
  nr03d0 U4516 ( .A1(n109), .A2(n40), .A3(n53), .ZN(n633) );
  nr03d0 U4517 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n632) );
  nd03d0 U4518 ( .A1(n76), .A2(n119), .A3(n146), .ZN(n630) );
  nr04d0 U4519 ( .A1(n630), .A2(n100), .A3(n89), .A4(n62), .ZN(n631) );
  an03d0 U4520 ( .A1(n633), .A2(n632), .A3(n631), .Z(N1161) );
  nr03d0 U4521 ( .A1(n74), .A2(n38), .A3(n51), .ZN(n637) );
  nr03d0 U4522 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n636) );
  nd13d1 U4523 ( .A1(n121), .A2(n109), .A3(n143), .ZN(n634) );
  nr04d0 U4524 ( .A1(n634), .A2(n101), .A3(n86), .A4(n64), .ZN(n635) );
  an03d0 U4525 ( .A1(n637), .A2(n636), .A3(n635), .Z(N1160) );
  nr03d0 U4526 ( .A1(n75), .A2(n41), .A3(n52), .ZN(n641) );
  nr03d0 U4527 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n640) );
  nd03d0 U4528 ( .A1(n108), .A2(n121), .A3(n143), .ZN(n638) );
  nr04d0 U4529 ( .A1(n638), .A2(n98), .A3(n87), .A4(n65), .ZN(n639) );
  an03d0 U4530 ( .A1(n641), .A2(n640), .A3(n639), .Z(N1159) );
  nr13d1 U4531 ( .A1(n145), .A2(n101), .A3(n122), .ZN(n645) );
  nr03d0 U4532 ( .A1(n62), .A2(n107), .A3(n88), .ZN(n644) );
  nr03d0 U4533 ( .A1(n76), .A2(n39), .A3(n50), .ZN(n643) );
  nr03d0 U4534 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n642) );
  an04d0 U4535 ( .A1(n645), .A2(n644), .A3(n643), .A4(n642), .Z(N1158) );
  nr03d0 U4536 ( .A1(n77), .A2(n40), .A3(n53), .ZN(n649) );
  nr03d0 U4537 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n648) );
  nd13d1 U4538 ( .A1(n99), .A2(n122), .A3(n144), .ZN(n646) );
  nr04d0 U4539 ( .A1(n646), .A2(n65), .A3(n109), .A4(n86), .ZN(n647) );
  an03d0 U4540 ( .A1(n649), .A2(n648), .A3(n647), .Z(N1157) );
  nr03d0 U4541 ( .A1(n63), .A2(n144), .A3(n89), .ZN(n654) );
  nr03d0 U4542 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n653) );
  nd03d0 U4543 ( .A1(n50), .A2(n75), .A3(n40), .ZN(n651) );
  inv0d0 U4544 ( .I(n109), .ZN(n650) );
  nr04d0 U4545 ( .A1(n651), .A2(n650), .A3(n100), .A4(n120), .ZN(n652) );
  an03d0 U4546 ( .A1(n654), .A2(n653), .A3(n652), .Z(N1156) );
  nr03d0 U4547 ( .A1(n64), .A2(n143), .A3(n86), .ZN(n656) );
  nr03d0 U4548 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n655) );
  nd02d0 U4549 ( .A1(n656), .A2(n655), .ZN(n659) );
  nd13d1 U4550 ( .A1(n100), .A2(n106), .A3(n76), .ZN(n658) );
  nd03d0 U4551 ( .A1(n40), .A2(n51), .A3(n119), .ZN(n657) );
  nr03d0 U4552 ( .A1(n659), .A2(n658), .A3(n657), .ZN(N1155) );
  nr03d0 U4553 ( .A1(n87), .A2(n145), .A3(n107), .ZN(n663) );
  nr03d0 U4554 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n662) );
  nd03d0 U4555 ( .A1(n52), .A2(n77), .A3(n40), .ZN(n660) );
  nr04d0 U4556 ( .A1(n660), .A2(n120), .A3(n64), .A4(n99), .ZN(n661) );
  an03d0 U4557 ( .A1(n663), .A2(n662), .A3(n661), .Z(N1154) );
  nr03d0 U4558 ( .A1(n88), .A2(n146), .A3(n106), .ZN(n668) );
  nr03d0 U4559 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n667) );
  nd03d0 U4560 ( .A1(n41), .A2(n53), .A3(n121), .ZN(n665) );
  inv0d0 U4561 ( .I(n74), .ZN(n664) );
  nr04d0 U4562 ( .A1(n665), .A2(n664), .A3(n65), .A4(n101), .ZN(n666) );
  an03d0 U4563 ( .A1(n668), .A2(n667), .A3(n666), .Z(N1153) );
  nr03d0 U4564 ( .A1(n89), .A2(n144), .A3(n75), .ZN(n672) );
  nr03d0 U4565 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n671) );
  nd03d0 U4566 ( .A1(n39), .A2(n52), .A3(n109), .ZN(n669) );
  nr04d0 U4567 ( .A1(n669), .A2(n119), .A3(n63), .A4(n100), .ZN(n670) );
  an03d0 U4568 ( .A1(n672), .A2(n671), .A3(n670), .Z(N1152) );
  nr03d0 U4569 ( .A1(n86), .A2(n143), .A3(n76), .ZN(n677) );
  nr03d0 U4570 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n676) );
  nd03d0 U4571 ( .A1(n51), .A2(n106), .A3(n38), .ZN(n674) );
  inv0d0 U4572 ( .I(n121), .ZN(n673) );
  nr04d0 U4573 ( .A1(n674), .A2(n673), .A3(n62), .A4(n98), .ZN(n675) );
  an03d0 U4574 ( .A1(n677), .A2(n676), .A3(n675), .Z(N1151) );
  nr03d0 U4575 ( .A1(n107), .A2(n145), .A3(n74), .ZN(n681) );
  nr03d0 U4576 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n680) );
  nd13d1 U4577 ( .A1(n122), .A2(n51), .A3(n39), .ZN(n678) );
  nr04d0 U4578 ( .A1(n678), .A2(n99), .A3(n88), .A4(n63), .ZN(n679) );
  an03d0 U4579 ( .A1(n681), .A2(n680), .A3(n679), .Z(N1150) );
  nr03d0 U4580 ( .A1(n106), .A2(n146), .A3(n77), .ZN(n685) );
  nr03d0 U4581 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n684) );
  nd03d0 U4582 ( .A1(n53), .A2(n122), .A3(n41), .ZN(n682) );
  nr04d0 U4583 ( .A1(n682), .A2(n100), .A3(n89), .A4(n62), .ZN(n683) );
  an03d0 U4584 ( .A1(n685), .A2(n684), .A3(n683), .Z(N1149) );
  nr03d0 U4585 ( .A1(n87), .A2(n144), .A3(n51), .ZN(n689) );
  nr03d0 U4586 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n688) );
  nd03d0 U4587 ( .A1(n77), .A2(n109), .A3(n39), .ZN(n686) );
  nr04d0 U4588 ( .A1(n686), .A2(n121), .A3(n64), .A4(n99), .ZN(n687) );
  an03d0 U4589 ( .A1(n689), .A2(n688), .A3(n687), .Z(N1148) );
  nr03d0 U4590 ( .A1(n88), .A2(n143), .A3(n52), .ZN(n694) );
  nr03d0 U4591 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n693) );
  nd03d0 U4592 ( .A1(n38), .A2(n74), .A3(n122), .ZN(n691) );
  inv0d0 U4593 ( .I(n107), .ZN(n690) );
  nr04d0 U4594 ( .A1(n691), .A2(n690), .A3(n65), .A4(n101), .ZN(n692) );
  an03d0 U4595 ( .A1(n694), .A2(n693), .A3(n692), .Z(N1147) );
  nr03d0 U4596 ( .A1(n108), .A2(n145), .A3(n50), .ZN(n698) );
  nr03d0 U4597 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n697) );
  nd13d1 U4598 ( .A1(n119), .A2(n75), .A3(n40), .ZN(n695) );
  nr04d0 U4599 ( .A1(n695), .A2(n101), .A3(n86), .A4(n64), .ZN(n696) );
  an03d0 U4600 ( .A1(n698), .A2(n697), .A3(n696), .Z(N1146) );
  nr03d0 U4601 ( .A1(n109), .A2(n146), .A3(n53), .ZN(n702) );
  nr03d0 U4602 ( .A1(n132), .A2(n6), .A3(n28), .ZN(n701) );
  nd03d0 U4603 ( .A1(n74), .A2(n120), .A3(n40), .ZN(n699) );
  nr04d0 U4604 ( .A1(n699), .A2(n98), .A3(n87), .A4(n65), .ZN(n700) );
  an03d0 U4605 ( .A1(n702), .A2(n701), .A3(n700), .Z(N1145) );
  nr03d0 U4606 ( .A1(n74), .A2(n144), .A3(n51), .ZN(n706) );
  nr03d0 U4607 ( .A1(n134), .A2(n7), .A3(n29), .ZN(n705) );
  nd13d1 U4608 ( .A1(n120), .A2(n107), .A3(n41), .ZN(n703) );
  nr04d0 U4609 ( .A1(n703), .A2(n99), .A3(n88), .A4(n63), .ZN(n704) );
  an03d0 U4610 ( .A1(n706), .A2(n705), .A3(n704), .Z(N1144) );
  nr03d0 U4611 ( .A1(n75), .A2(n143), .A3(n52), .ZN(n710) );
  nr03d0 U4612 ( .A1(n131), .A2(n9), .A3(n26), .ZN(n709) );
  nd03d0 U4613 ( .A1(n109), .A2(n119), .A3(n38), .ZN(n707) );
  nr04d0 U4614 ( .A1(n707), .A2(n100), .A3(n89), .A4(n62), .ZN(n708) );
  an03d0 U4615 ( .A1(n710), .A2(n709), .A3(n708), .Z(N1143) );
  nr03d0 U4616 ( .A1(n89), .A2(n38), .A3(n50), .ZN(n4660) );
  nr03d0 U4617 ( .A1(n143), .A2(n29), .A3(n134), .ZN(n4659) );
  nd03d0 U4618 ( .A1(n75), .A2(n107), .A3(n7), .ZN(n711) );
  nr04d0 U4619 ( .A1(n711), .A2(n122), .A3(n63), .A4(n100), .ZN(n712) );
  an03d0 U4620 ( .A1(n4660), .A2(n4659), .A3(n712), .Z(N1142) );
  nr03d0 U4621 ( .A1(n76), .A2(n41), .A3(n53), .ZN(n4664) );
  nr03d0 U4622 ( .A1(n145), .A2(n26), .A3(n131), .ZN(n4663) );
  nd13d1 U4623 ( .A1(n121), .A2(n108), .A3(n7), .ZN(n4661) );
  nr04d0 U4624 ( .A1(n4661), .A2(n101), .A3(n86), .A4(n64), .ZN(n4662) );
  an03d0 U4625 ( .A1(n4664), .A2(n4663), .A3(n4662), .Z(N1141) );
  nr13d1 U4626 ( .A1(n8), .A2(n98), .A3(n119), .ZN(n4668) );
  nr03d0 U4627 ( .A1(n65), .A2(n106), .A3(n87), .ZN(n4667) );
  nr03d0 U4628 ( .A1(n77), .A2(n39), .A3(n51), .ZN(n4666) );
  nr03d0 U4629 ( .A1(n144), .A2(n27), .A3(n133), .ZN(n4665) );
  an04d0 U4630 ( .A1(n4668), .A2(n4667), .A3(n4666), .A4(n4665), .Z(N1140) );
  nr03d0 U4631 ( .A1(n120), .A2(n63), .A3(n100), .ZN(n4672) );
  nr03d0 U4632 ( .A1(n86), .A2(n76), .A3(n108), .ZN(n4671) );
  nr03d0 U4633 ( .A1(n53), .A2(n145), .A3(n40), .ZN(n4670) );
  nr03d0 U4634 ( .A1(n133), .A2(n8), .A3(n27), .ZN(n4669) );
  an04d0 U4635 ( .A1(n4672), .A2(n4671), .A3(n4670), .A4(n4669), .Z(N1139) );
  nr03d0 U4636 ( .A1(n62), .A2(n74), .A3(n88), .ZN(n4677) );
  nr03d0 U4637 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4676) );
  nd03d0 U4638 ( .A1(n40), .A2(n50), .A3(n28), .ZN(n4674) );
  inv0d0 U4639 ( .I(n108), .ZN(n4673) );
  nr04d0 U4640 ( .A1(n4674), .A2(n4673), .A3(n101), .A4(n119), .ZN(n4675) );
  an03d0 U4641 ( .A1(n4677), .A2(n4676), .A3(n4675), .Z(N1138) );
  nr03d0 U4642 ( .A1(n87), .A2(n77), .A3(n109), .ZN(n4681) );
  nr03d0 U4643 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4680) );
  nd03d0 U4644 ( .A1(n41), .A2(n51), .A3(n29), .ZN(n4678) );
  nr04d0 U4645 ( .A1(n4678), .A2(n120), .A3(n62), .A4(n98), .ZN(n4679) );
  an03d0 U4646 ( .A1(n4681), .A2(n4680), .A3(n4679), .Z(N1137) );
  nr03d0 U4647 ( .A1(n100), .A2(n50), .A3(n63), .ZN(n4683) );
  nr03d0 U4648 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4682) );
  nd02d0 U4649 ( .A1(n4683), .A2(n4682), .ZN(n4686) );
  nd03d0 U4650 ( .A1(n89), .A2(n121), .A3(n107), .ZN(n4685) );
  nd03d0 U4651 ( .A1(n39), .A2(n76), .A3(n26), .ZN(n4684) );
  nr03d0 U4652 ( .A1(n4686), .A2(n4685), .A3(n4684), .ZN(N1136) );
  nr03d0 U4653 ( .A1(n101), .A2(n53), .A3(n62), .ZN(n4688) );
  nr03d0 U4654 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4687) );
  nd02d0 U4655 ( .A1(n4688), .A2(n4687), .ZN(n4691) );
  nd13d1 U4656 ( .A1(n122), .A2(n87), .A3(n108), .ZN(n4690) );
  nd03d0 U4657 ( .A1(n38), .A2(n75), .A3(n27), .ZN(n4689) );
  nr03d0 U4658 ( .A1(n4691), .A2(n4690), .A3(n4689), .ZN(N1135) );
  nr03d0 U4659 ( .A1(n63), .A2(n51), .A3(n89), .ZN(n4693) );
  nr03d0 U4660 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4692) );
  nd02d0 U4661 ( .A1(n4693), .A2(n4692), .ZN(n4696) );
  nd13d1 U4662 ( .A1(n101), .A2(n109), .A3(n77), .ZN(n4695) );
  nd03d0 U4663 ( .A1(n120), .A2(n39), .A3(n28), .ZN(n4694) );
  nr03d0 U4664 ( .A1(n4696), .A2(n4695), .A3(n4694), .ZN(N1134) );
  nr03d0 U4665 ( .A1(n64), .A2(n52), .A3(n86), .ZN(n4701) );
  nr03d0 U4666 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4700) );
  nd03d0 U4667 ( .A1(n40), .A2(n77), .A3(n29), .ZN(n4698) );
  inv0d0 U4668 ( .I(n106), .ZN(n4697) );
  nr04d0 U4669 ( .A1(n4698), .A2(n4697), .A3(n98), .A4(n121), .ZN(n4699) );
  an03d0 U4670 ( .A1(n4701), .A2(n4700), .A3(n4699), .Z(N1133) );
  nr03d0 U4671 ( .A1(n88), .A2(n50), .A3(n75), .ZN(n4705) );
  nr03d0 U4672 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4704) );
  nd03d0 U4673 ( .A1(n41), .A2(n108), .A3(n26), .ZN(n4702) );
  nr04d0 U4674 ( .A1(n4702), .A2(n119), .A3(n64), .A4(n99), .ZN(n4703) );
  an03d0 U4675 ( .A1(n4705), .A2(n4704), .A3(n4703), .Z(N1132) );
  nr03d0 U4676 ( .A1(n107), .A2(n53), .A3(n76), .ZN(n4709) );
  nr03d0 U4677 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4708) );
  nd13d1 U4678 ( .A1(n119), .A2(n41), .A3(n27), .ZN(n4706) );
  nr04d0 U4679 ( .A1(n4706), .A2(n98), .A3(n87), .A4(n65), .ZN(n4707) );
  an03d0 U4680 ( .A1(n4709), .A2(n4708), .A3(n4707), .Z(N1131) );
  nr03d0 U4681 ( .A1(n65), .A2(n40), .A3(n87), .ZN(n4714) );
  nr03d0 U4682 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4713) );
  nd03d0 U4683 ( .A1(n50), .A2(n74), .A3(n27), .ZN(n4711) );
  inv0d0 U4684 ( .I(n109), .ZN(n4710) );
  nr04d0 U4685 ( .A1(n4711), .A2(n4710), .A3(n99), .A4(n122), .ZN(n4712) );
  an03d0 U4686 ( .A1(n4714), .A2(n4713), .A3(n4712), .Z(N1130) );
  nr03d0 U4687 ( .A1(n62), .A2(n38), .A3(n88), .ZN(n4716) );
  nr03d0 U4688 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4715) );
  nd02d0 U4689 ( .A1(n4716), .A2(n4715), .ZN(n4719) );
  nd13d1 U4690 ( .A1(n98), .A2(n106), .A3(n74), .ZN(n4718) );
  nd03d0 U4691 ( .A1(n119), .A2(n53), .A3(n28), .ZN(n4717) );
  nr03d0 U4692 ( .A1(n4719), .A2(n4718), .A3(n4717), .ZN(N1129) );
  nr03d0 U4693 ( .A1(n98), .A2(n41), .A3(n64), .ZN(n4721) );
  nr03d0 U4694 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4720) );
  nd02d0 U4695 ( .A1(n4721), .A2(n4720), .ZN(n4724) );
  nd13d1 U4696 ( .A1(n120), .A2(n88), .A3(n109), .ZN(n4723) );
  nd03d0 U4697 ( .A1(n52), .A2(n76), .A3(n29), .ZN(n4722) );
  nr03d0 U4698 ( .A1(n4724), .A2(n4723), .A3(n4722), .ZN(N1128) );
  nr03d0 U4699 ( .A1(n99), .A2(n39), .A3(n65), .ZN(n4726) );
  nr03d0 U4700 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4725) );
  nd02d0 U4701 ( .A1(n4726), .A2(n4725), .ZN(n4729) );
  nd03d0 U4702 ( .A1(n88), .A2(n122), .A3(n106), .ZN(n4728) );
  nd03d0 U4703 ( .A1(n51), .A2(n75), .A3(n26), .ZN(n4727) );
  nr03d0 U4704 ( .A1(n4729), .A2(n4728), .A3(n4727), .ZN(N1127) );
  nr03d0 U4705 ( .A1(n89), .A2(n51), .A3(n107), .ZN(n4733) );
  nr03d0 U4706 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4732) );
  nd03d0 U4707 ( .A1(n39), .A2(n77), .A3(n27), .ZN(n4730) );
  nr04d0 U4708 ( .A1(n4730), .A2(n121), .A3(n65), .A4(n101), .ZN(n4731) );
  an03d0 U4709 ( .A1(n4733), .A2(n4732), .A3(n4731), .Z(N1126) );
  nr03d0 U4710 ( .A1(n86), .A2(n40), .A3(n106), .ZN(n4737) );
  nr03d0 U4711 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4736) );
  nd03d0 U4712 ( .A1(n53), .A2(n74), .A3(n28), .ZN(n4734) );
  nr04d0 U4713 ( .A1(n4734), .A2(n122), .A3(n63), .A4(n100), .ZN(n4735) );
  an03d0 U4714 ( .A1(n4737), .A2(n4736), .A3(n4735), .Z(N1125) );
  nr03d0 U4715 ( .A1(n87), .A2(n38), .A3(n74), .ZN(n4741) );
  nr03d0 U4716 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4740) );
  nd03d0 U4717 ( .A1(n50), .A2(n106), .A3(n29), .ZN(n4738) );
  nr04d0 U4718 ( .A1(n4738), .A2(n120), .A3(n62), .A4(n98), .ZN(n4739) );
  an03d0 U4719 ( .A1(n4741), .A2(n4740), .A3(n4739), .Z(N1124) );
  nr03d0 U4720 ( .A1(n106), .A2(n41), .A3(n77), .ZN(n4745) );
  nr03d0 U4721 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4744) );
  nd13d1 U4722 ( .A1(n121), .A2(n52), .A3(n28), .ZN(n4742) );
  nr04d0 U4723 ( .A1(n4742), .A2(n99), .A3(n88), .A4(n63), .ZN(n4743) );
  an03d0 U4724 ( .A1(n4745), .A2(n4744), .A3(n4743), .Z(N1123) );
  nr03d0 U4725 ( .A1(n88), .A2(n39), .A3(n52), .ZN(n4749) );
  nr03d0 U4726 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4748) );
  nd03d0 U4727 ( .A1(n76), .A2(n109), .A3(n26), .ZN(n4746) );
  nr04d0 U4728 ( .A1(n4746), .A2(n119), .A3(n64), .A4(n99), .ZN(n4747) );
  an03d0 U4729 ( .A1(n4749), .A2(n4748), .A3(n4747), .Z(N1122) );
  nr03d0 U4730 ( .A1(n108), .A2(n40), .A3(n50), .ZN(n4754) );
  nr03d0 U4731 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4753) );
  nd03d0 U4732 ( .A1(n77), .A2(n86), .A3(n27), .ZN(n4751) );
  inv0d0 U4733 ( .I(n122), .ZN(n4750) );
  nr04d0 U4734 ( .A1(n4751), .A2(n4750), .A3(n65), .A4(n101), .ZN(n4752) );
  an03d0 U4735 ( .A1(n4754), .A2(n4753), .A3(n4752), .Z(N1121) );
  nr03d0 U4736 ( .A1(n109), .A2(n38), .A3(n53), .ZN(n4758) );
  nr03d0 U4737 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4757) );
  nd03d0 U4738 ( .A1(n74), .A2(n87), .A3(n28), .ZN(n4755) );
  nr04d0 U4739 ( .A1(n4755), .A2(n121), .A3(n63), .A4(n100), .ZN(n4756) );
  an03d0 U4740 ( .A1(n4758), .A2(n4757), .A3(n4756), .Z(N1120) );
  nr03d0 U4741 ( .A1(n107), .A2(n41), .A3(n51), .ZN(n4762) );
  nr03d0 U4742 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4761) );
  nd03d0 U4743 ( .A1(n75), .A2(n120), .A3(n29), .ZN(n4759) );
  nr04d0 U4744 ( .A1(n4759), .A2(n100), .A3(n89), .A4(n62), .ZN(n4760) );
  an03d0 U4745 ( .A1(n4762), .A2(n4761), .A3(n4760), .Z(N1119) );
  nr03d0 U4746 ( .A1(n106), .A2(n39), .A3(n52), .ZN(n4766) );
  nr03d0 U4747 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4765) );
  nd13d1 U4748 ( .A1(n122), .A2(n76), .A3(n29), .ZN(n4763) );
  nr04d0 U4749 ( .A1(n4763), .A2(n101), .A3(n86), .A4(n64), .ZN(n4764) );
  an03d0 U4750 ( .A1(n4766), .A2(n4765), .A3(n4764), .Z(N1118) );
  nr03d0 U4751 ( .A1(n74), .A2(n40), .A3(n50), .ZN(n4770) );
  nr03d0 U4752 ( .A1(n143), .A2(n7), .A3(n134), .ZN(n4769) );
  nd03d0 U4753 ( .A1(n107), .A2(n88), .A3(n26), .ZN(n4767) );
  nr04d0 U4754 ( .A1(n4767), .A2(n122), .A3(n62), .A4(n98), .ZN(n4768) );
  an03d0 U4755 ( .A1(n4770), .A2(n4769), .A3(n4768), .Z(N1117) );
  nr03d0 U4756 ( .A1(n75), .A2(n38), .A3(n53), .ZN(n4774) );
  nr03d0 U4757 ( .A1(n145), .A2(n9), .A3(n131), .ZN(n4773) );
  nd03d0 U4758 ( .A1(n106), .A2(n119), .A3(n27), .ZN(n4771) );
  nr04d0 U4759 ( .A1(n4771), .A2(n98), .A3(n87), .A4(n65), .ZN(n4772) );
  an03d0 U4760 ( .A1(n4774), .A2(n4773), .A3(n4772), .Z(N1116) );
  nr03d0 U4761 ( .A1(n76), .A2(n41), .A3(n51), .ZN(n4778) );
  nr03d0 U4762 ( .A1(n144), .A2(n8), .A3(n133), .ZN(n4777) );
  nd13d1 U4763 ( .A1(n119), .A2(n106), .A3(n26), .ZN(n4775) );
  nr04d0 U4764 ( .A1(n4775), .A2(n99), .A3(n88), .A4(n63), .ZN(n4776) );
  an03d0 U4765 ( .A1(n4778), .A2(n4777), .A3(n4776), .Z(N1115) );
  nr13d1 U4766 ( .A1(n27), .A2(n99), .A3(n120), .ZN(n4782) );
  nr03d0 U4767 ( .A1(n63), .A2(n108), .A3(n89), .ZN(n4781) );
  nr03d0 U4768 ( .A1(n77), .A2(n39), .A3(n52), .ZN(n4780) );
  nr03d0 U4769 ( .A1(n146), .A2(n6), .A3(n132), .ZN(n4779) );
  an04d0 U4770 ( .A1(n4782), .A2(n4781), .A3(n4780), .A4(n4779), .Z(N1114) );
  nr03d0 U4771 ( .A1(n112), .A2(n37), .A3(n70), .ZN(n4786) );
  nr03d0 U4772 ( .A1(n142), .A2(n24), .A3(n128), .ZN(n4785) );
  nd13d1 U4773 ( .A1(N858), .A2(n46), .A3(n2), .ZN(n4783) );
  nr04d0 U4774 ( .A1(n4783), .A2(n96), .A3(n85), .A4(n58), .ZN(n4784) );
  an03d0 U4775 ( .A1(n4786), .A2(n4785), .A3(n4784), .Z(N981) );
  nr13d1 U4776 ( .A1(n111), .A2(n94), .A3(N858), .ZN(n4790) );
  nr03d0 U4777 ( .A1(n59), .A2(n71), .A3(n85), .ZN(n4789) );
  nr03d0 U4778 ( .A1(n47), .A2(n139), .A3(n34), .ZN(n4788) );
  nr03d0 U4779 ( .A1(n130), .A2(n5), .A3(n24), .ZN(n4787) );
  an04d0 U4780 ( .A1(n4790), .A2(n4789), .A3(n4788), .A4(n4787), .Z(N980) );
  nr03d0 U4781 ( .A1(n48), .A2(n141), .A3(n35), .ZN(n4794) );
  nr03d0 U4782 ( .A1(n127), .A2(n5), .A3(n25), .ZN(n4793) );
  nd13d1 U4783 ( .A1(N858), .A2(n111), .A3(n73), .ZN(n4791) );
  nr04d0 U4784 ( .A1(n4791), .A2(n97), .A3(n82), .A4(n60), .ZN(n4792) );
  an03d0 U4785 ( .A1(n4794), .A2(n4793), .A3(n4792), .Z(N979) );
  nr03d0 U4786 ( .A1(n47), .A2(n140), .A3(n36), .ZN(n4798) );
  nr03d0 U4787 ( .A1(n130), .A2(n4), .A3(n22), .ZN(n4797) );
  nd03d0 U4788 ( .A1(n112), .A2(N858), .A3(n71), .ZN(n4795) );
  nr04d0 U4789 ( .A1(n4795), .A2(n94), .A3(n83), .A4(n61), .ZN(n4796) );
  an03d0 U4790 ( .A1(n4798), .A2(n4797), .A3(n4796), .Z(N978) );
  nr03d0 U4791 ( .A1(n48), .A2(n139), .A3(n37), .ZN(n4802) );
  nr03d0 U4792 ( .A1(n127), .A2(n2), .A3(n24), .ZN(n4801) );
  nd03d0 U4793 ( .A1(n114), .A2(n83), .A3(n72), .ZN(n4799) );
  nr04d0 U4794 ( .A1(n4799), .A2(N858), .A3(n58), .A4(n97), .ZN(n4800) );
  an03d0 U4795 ( .A1(n4802), .A2(n4801), .A3(n4800), .Z(N977) );
  nr03d0 U4796 ( .A1(n46), .A2(n141), .A3(n34), .ZN(n4807) );
  nr03d0 U4797 ( .A1(n129), .A2(n3), .A3(n25), .ZN(n4806) );
  nd03d0 U4798 ( .A1(n111), .A2(n85), .A3(n70), .ZN(n4804) );
  inv0d0 U4799 ( .I(N858), .ZN(n4803) );
  nr04d0 U4800 ( .A1(n4804), .A2(n4803), .A3(n58), .A4(n94), .ZN(n4805) );
  an03d0 U4801 ( .A1(n4807), .A2(n4806), .A3(n4805), .Z(N976) );
  nr13d1 U4802 ( .A1(n46), .A2(n95), .A3(N858), .ZN(n4811) );
  nr03d0 U4803 ( .A1(n60), .A2(n112), .A3(n82), .ZN(n4810) );
  nr03d0 U4804 ( .A1(n71), .A2(n142), .A3(n35), .ZN(n4809) );
  nr03d0 U4805 ( .A1(n128), .A2(n5), .A3(n22), .ZN(n4808) );
  an04d0 U4806 ( .A1(n4811), .A2(n4810), .A3(n4809), .A4(n4808), .Z(N975) );
  nr03d0 U4807 ( .A1(n61), .A2(n114), .A3(n83), .ZN(n4816) );
  nr03d0 U4808 ( .A1(n139), .A2(n4), .A3(n23), .ZN(n4815) );
  nd03d0 U4809 ( .A1(n37), .A2(n48), .A3(n130), .ZN(n4813) );
  inv0d0 U4810 ( .I(n72), .ZN(n4812) );
  nr04d0 U4811 ( .A1(n4813), .A2(n4812), .A3(n96), .A4(N858), .ZN(n4814) );
  an03d0 U4812 ( .A1(n4816), .A2(n4815), .A3(n4814), .Z(N974) );
  nr03d0 U4813 ( .A1(n58), .A2(n111), .A3(n84), .ZN(n4818) );
  nr03d0 U4814 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4817) );
  nd02d0 U4815 ( .A1(n4818), .A2(n4817), .ZN(n4821) );
  nd13d1 U4816 ( .A1(n96), .A2(n71), .A3(n49), .ZN(n4820) );
  nd03d0 U4817 ( .A1(n129), .A2(n34), .A3(N858), .ZN(n4819) );
  nr03d0 U4818 ( .A1(n4821), .A2(n4820), .A3(n4819), .ZN(N973) );
  nr03d0 U4819 ( .A1(n59), .A2(n72), .A3(n85), .ZN(n4826) );
  nr03d0 U4820 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4825) );
  nd03d0 U4821 ( .A1(n35), .A2(n47), .A3(n127), .ZN(n4823) );
  inv0d0 U4822 ( .I(n111), .ZN(n4822) );
  nr04d0 U4823 ( .A1(n4823), .A2(n4822), .A3(n97), .A4(N858), .ZN(n4824) );
  an03d0 U4824 ( .A1(n4826), .A2(n4825), .A3(n4824), .Z(N972) );
  nr03d0 U4825 ( .A1(n60), .A2(n70), .A3(n82), .ZN(n4828) );
  nr03d0 U4826 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4827) );
  nd02d0 U4827 ( .A1(n4828), .A2(n4827), .ZN(n4831) );
  nd13d1 U4828 ( .A1(n97), .A2(n47), .A3(n34), .ZN(n4830) );
  nd03d0 U4829 ( .A1(N858), .A2(n128), .A3(n114), .ZN(n4829) );
  nr03d0 U4830 ( .A1(n4831), .A2(n4830), .A3(n4829), .ZN(N971) );
  nr03d0 U4831 ( .A1(n85), .A2(n73), .A3(n111), .ZN(n4835) );
  nr03d0 U4832 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4834) );
  nd03d0 U4833 ( .A1(n36), .A2(n49), .A3(n129), .ZN(n4832) );
  nr04d0 U4834 ( .A1(n4832), .A2(N858), .A3(n60), .A4(n95), .ZN(n4833) );
  an03d0 U4835 ( .A1(n4835), .A2(n4834), .A3(n4833), .Z(N970) );
  nr03d0 U4836 ( .A1(n82), .A2(n71), .A3(n110), .ZN(n4840) );
  nr03d0 U4837 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4839) );
  nd03d0 U4838 ( .A1(n37), .A2(n48), .A3(n128), .ZN(n4837) );
  inv0d0 U4839 ( .I(N858), .ZN(n4836) );
  nr04d0 U4840 ( .A1(n4837), .A2(n4836), .A3(n61), .A4(n97), .ZN(n4838) );
  an03d0 U4841 ( .A1(n4840), .A2(n4839), .A3(n4838), .Z(N969) );
  nr03d0 U4842 ( .A1(n61), .A2(n46), .A3(n83), .ZN(n4845) );
  nr03d0 U4843 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4844) );
  nd03d0 U4844 ( .A1(n35), .A2(n72), .A3(n130), .ZN(n4842) );
  inv0d0 U4845 ( .I(n112), .ZN(n4841) );
  nr04d0 U4846 ( .A1(n4842), .A2(n4841), .A3(n94), .A4(N858), .ZN(n4843) );
  an03d0 U4847 ( .A1(n4845), .A2(n4844), .A3(n4843), .Z(N968) );
  nr03d0 U4848 ( .A1(n58), .A2(n49), .A3(n84), .ZN(n4847) );
  nr03d0 U4849 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4846) );
  nd02d0 U4850 ( .A1(n4847), .A2(n4846), .ZN(n4850) );
  nd13d1 U4851 ( .A1(n96), .A2(n112), .A3(n70), .ZN(n4849) );
  nd03d0 U4852 ( .A1(N858), .A2(n36), .A3(n127), .ZN(n4848) );
  nr03d0 U4853 ( .A1(n4850), .A2(n4849), .A3(n4848), .ZN(N967) );
  nr03d0 U4854 ( .A1(n85), .A2(n47), .A3(n112), .ZN(n4854) );
  nr03d0 U4855 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4853) );
  nd03d0 U4856 ( .A1(n34), .A2(n73), .A3(n129), .ZN(n4851) );
  nr04d0 U4857 ( .A1(n4851), .A2(N858), .A3(n59), .A4(n96), .ZN(n4852) );
  an03d0 U4858 ( .A1(n4854), .A2(n4853), .A3(n4852), .Z(N966) );
  nr03d0 U4859 ( .A1(n82), .A2(n48), .A3(n114), .ZN(n4859) );
  nr03d0 U4860 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4858) );
  nd03d0 U4861 ( .A1(n36), .A2(n70), .A3(n128), .ZN(n4856) );
  inv0d0 U4862 ( .I(N858), .ZN(n4855) );
  nr04d0 U4863 ( .A1(n4856), .A2(n4855), .A3(n58), .A4(n94), .ZN(n4857) );
  an03d0 U4864 ( .A1(n4859), .A2(n4858), .A3(n4857), .Z(N965) );
  nr03d0 U4865 ( .A1(n83), .A2(n46), .A3(n71), .ZN(n4863) );
  nr03d0 U4866 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4862) );
  nd03d0 U4867 ( .A1(n37), .A2(n112), .A3(n130), .ZN(n4860) );
  nr04d0 U4868 ( .A1(n4860), .A2(N858), .A3(n60), .A4(n95), .ZN(n4861) );
  an03d0 U4869 ( .A1(n4863), .A2(n4862), .A3(n4861), .Z(N964) );
  nr03d0 U4870 ( .A1(n84), .A2(n49), .A3(n72), .ZN(n4868) );
  nr03d0 U4871 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4867) );
  nd03d0 U4872 ( .A1(n35), .A2(n114), .A3(n127), .ZN(n4865) );
  inv0d0 U4873 ( .I(N858), .ZN(n4864) );
  nr04d0 U4874 ( .A1(n4865), .A2(n4864), .A3(n61), .A4(n97), .ZN(n4866) );
  an03d0 U4875 ( .A1(n4868), .A2(n4867), .A3(n4866), .Z(N963) );
  nr03d0 U4876 ( .A1(n114), .A2(n47), .A3(n70), .ZN(n4872) );
  nr03d0 U4877 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4871) );
  nd13d1 U4878 ( .A1(N858), .A2(n35), .A3(n128), .ZN(n4869) );
  nr04d0 U4879 ( .A1(n4869), .A2(n95), .A3(n84), .A4(n59), .ZN(n4870) );
  an03d0 U4880 ( .A1(n4872), .A2(n4871), .A3(n4870), .Z(N962) );
  nr03d0 U4881 ( .A1(n110), .A2(n48), .A3(n73), .ZN(n4876) );
  nr03d0 U4882 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4875) );
  nd03d0 U4883 ( .A1(n34), .A2(N858), .A3(n129), .ZN(n4873) );
  nr04d0 U4884 ( .A1(n4873), .A2(n96), .A3(n85), .A4(n58), .ZN(n4874) );
  an03d0 U4885 ( .A1(n4876), .A2(n4875), .A3(n4874), .Z(N961) );
  nr03d0 U4886 ( .A1(n59), .A2(n34), .A3(n85), .ZN(n4881) );
  nr03d0 U4887 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4880) );
  nd03d0 U4888 ( .A1(n46), .A2(n72), .A3(n128), .ZN(n4878) );
  inv0d0 U4889 ( .I(n110), .ZN(n4877) );
  nr04d0 U4890 ( .A1(n4878), .A2(n4877), .A3(n95), .A4(N858), .ZN(n4879) );
  an03d0 U4891 ( .A1(n4881), .A2(n4880), .A3(n4879), .Z(N960) );
  nr03d0 U4892 ( .A1(n60), .A2(n37), .A3(n82), .ZN(n4883) );
  nr03d0 U4893 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4882) );
  nd02d0 U4894 ( .A1(n4883), .A2(n4882), .ZN(n4886) );
  nd13d1 U4895 ( .A1(n97), .A2(n114), .A3(n73), .ZN(n4885) );
  nd03d0 U4896 ( .A1(N858), .A2(n46), .A3(n130), .ZN(n4884) );
  nr03d0 U4897 ( .A1(n4886), .A2(n4885), .A3(n4884), .ZN(N959) );
  nr03d0 U4898 ( .A1(n85), .A2(n35), .A3(n111), .ZN(n4890) );
  nr03d0 U4899 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4889) );
  nd03d0 U4900 ( .A1(n49), .A2(n71), .A3(n127), .ZN(n4887) );
  nr04d0 U4901 ( .A1(n4887), .A2(N858), .A3(n59), .A4(n96), .ZN(n4888) );
  an03d0 U4902 ( .A1(n4890), .A2(n4889), .A3(n4888), .Z(N958) );
  nr03d0 U4903 ( .A1(n82), .A2(n36), .A3(n110), .ZN(n4895) );
  nr03d0 U4904 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4894) );
  nd03d0 U4905 ( .A1(n46), .A2(n73), .A3(n129), .ZN(n4892) );
  inv0d0 U4906 ( .I(N858), .ZN(n4891) );
  nr04d0 U4907 ( .A1(n4892), .A2(n4891), .A3(n58), .A4(n94), .ZN(n4893) );
  an03d0 U4908 ( .A1(n4895), .A2(n4894), .A3(n4893), .Z(N957) );
  nr03d0 U4909 ( .A1(n83), .A2(n34), .A3(n71), .ZN(n4899) );
  nr03d0 U4910 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4898) );
  nd03d0 U4911 ( .A1(n48), .A2(n111), .A3(n128), .ZN(n4896) );
  nr04d0 U4912 ( .A1(n4896), .A2(N858), .A3(n60), .A4(n95), .ZN(n4897) );
  an03d0 U4913 ( .A1(n4899), .A2(n4898), .A3(n4897), .Z(N956) );
  nr03d0 U4914 ( .A1(n84), .A2(n37), .A3(n72), .ZN(n4904) );
  nr03d0 U4915 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4903) );
  nd03d0 U4916 ( .A1(n47), .A2(n112), .A3(n130), .ZN(n4901) );
  inv0d0 U4917 ( .I(N858), .ZN(n4900) );
  nr04d0 U4918 ( .A1(n4901), .A2(n4900), .A3(n61), .A4(n97), .ZN(n4902) );
  an03d0 U4919 ( .A1(n4904), .A2(n4903), .A3(n4902), .Z(N955) );
  nr03d0 U4920 ( .A1(n112), .A2(n35), .A3(n70), .ZN(n4908) );
  nr03d0 U4921 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4907) );
  nd13d1 U4922 ( .A1(N858), .A2(n48), .A3(n129), .ZN(n4905) );
  nr04d0 U4923 ( .A1(n4905), .A2(n97), .A3(n82), .A4(n60), .ZN(n4906) );
  an03d0 U4924 ( .A1(n4908), .A2(n4907), .A3(n4906), .Z(N954) );
  nr03d0 U4925 ( .A1(n114), .A2(n36), .A3(n73), .ZN(n4912) );
  nr03d0 U4926 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4911) );
  nd03d0 U4927 ( .A1(n49), .A2(N858), .A3(n127), .ZN(n4909) );
  nr04d0 U4928 ( .A1(n4909), .A2(n94), .A3(n83), .A4(n61), .ZN(n4910) );
  an03d0 U4929 ( .A1(n4912), .A2(n4911), .A3(n4910), .Z(N953) );
  nr03d0 U4930 ( .A1(n85), .A2(n34), .A3(n47), .ZN(n4916) );
  nr03d0 U4931 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4915) );
  nd03d0 U4932 ( .A1(n73), .A2(n110), .A3(n129), .ZN(n4913) );
  nr04d0 U4933 ( .A1(n4913), .A2(N858), .A3(n59), .A4(n96), .ZN(n4914) );
  an03d0 U4934 ( .A1(n4916), .A2(n4915), .A3(n4914), .Z(N952) );
  nr03d0 U4935 ( .A1(n82), .A2(n37), .A3(n48), .ZN(n4921) );
  nr03d0 U4936 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4920) );
  nd03d0 U4937 ( .A1(n71), .A2(n114), .A3(n128), .ZN(n4918) );
  inv0d0 U4938 ( .I(N858), .ZN(n4917) );
  nr04d0 U4939 ( .A1(n4918), .A2(n4917), .A3(n58), .A4(n94), .ZN(n4919) );
  an03d0 U4940 ( .A1(n4921), .A2(n4920), .A3(n4919), .Z(N951) );
  nr03d0 U4941 ( .A1(n111), .A2(n35), .A3(n46), .ZN(n4925) );
  nr03d0 U4942 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4924) );
  nd13d1 U4943 ( .A1(N858), .A2(n72), .A3(n130), .ZN(n4922) );
  nr04d0 U4944 ( .A1(n4922), .A2(n95), .A3(n84), .A4(n59), .ZN(n4923) );
  an03d0 U4945 ( .A1(n4925), .A2(n4924), .A3(n4923), .Z(N950) );
  nr03d0 U4946 ( .A1(n110), .A2(n36), .A3(n49), .ZN(n4929) );
  nr03d0 U4947 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4928) );
  nd03d0 U4948 ( .A1(n72), .A2(N858), .A3(n130), .ZN(n4926) );
  nr04d0 U4949 ( .A1(n4926), .A2(n96), .A3(n85), .A4(n58), .ZN(n4927) );
  an03d0 U4950 ( .A1(n4929), .A2(n4928), .A3(n4927), .Z(N949) );
  nr03d0 U4951 ( .A1(n72), .A2(n34), .A3(n47), .ZN(n4933) );
  nr03d0 U4952 ( .A1(n139), .A2(n3), .A3(n25), .ZN(n4932) );
  nd13d1 U4953 ( .A1(N858), .A2(n110), .A3(n127), .ZN(n4930) );
  nr04d0 U4954 ( .A1(n4930), .A2(n97), .A3(n82), .A4(n60), .ZN(n4931) );
  an03d0 U4955 ( .A1(n4933), .A2(n4932), .A3(n4931), .Z(N948) );
  nr03d0 U4956 ( .A1(n71), .A2(n37), .A3(n48), .ZN(n4937) );
  nr03d0 U4957 ( .A1(n141), .A2(n5), .A3(n22), .ZN(n4936) );
  nd03d0 U4958 ( .A1(n110), .A2(N858), .A3(n127), .ZN(n4934) );
  nr04d0 U4959 ( .A1(n4934), .A2(n94), .A3(n83), .A4(n61), .ZN(n4935) );
  an03d0 U4960 ( .A1(n4937), .A2(n4936), .A3(n4935), .Z(N947) );
  nr13d1 U4961 ( .A1(n129), .A2(n96), .A3(N858), .ZN(n4941) );
  nr03d0 U4962 ( .A1(n61), .A2(n110), .A3(n83), .ZN(n4940) );
  nr03d0 U4963 ( .A1(n72), .A2(n35), .A3(n46), .ZN(n4939) );
  nr03d0 U4964 ( .A1(n140), .A2(n4), .A3(n23), .ZN(n4938) );
  an04d0 U4965 ( .A1(n4941), .A2(n4940), .A3(n4939), .A4(n4938), .Z(N946) );
  nr03d0 U4966 ( .A1(n73), .A2(n36), .A3(n49), .ZN(n4945) );
  nr03d0 U4967 ( .A1(n142), .A2(n2), .A3(n24), .ZN(n4944) );
  nd13d1 U4968 ( .A1(n94), .A2(N858), .A3(n128), .ZN(n4942) );
  nr04d0 U4969 ( .A1(n4942), .A2(n60), .A3(n112), .A4(n84), .ZN(n4943) );
  an03d0 U4970 ( .A1(n4945), .A2(n4944), .A3(n4943), .Z(N945) );
  nr03d0 U4971 ( .A1(n95), .A2(n82), .A3(n60), .ZN(n4947) );
  nr03d0 U4972 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n4946) );
  nd02d0 U4973 ( .A1(n4947), .A2(n4946), .ZN(n4950) );
  nd13d1 U4974 ( .A1(N858), .A2(n111), .A3(n70), .ZN(n4949) );
  nd03d0 U4975 ( .A1(n36), .A2(n47), .A3(n142), .ZN(n4948) );
  nr03d0 U4976 ( .A1(n4950), .A2(n4949), .A3(n4948), .ZN(N944) );
  nr03d0 U4977 ( .A1(n95), .A2(n83), .A3(n61), .ZN(n4952) );
  nr03d0 U4978 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n4951) );
  nd02d0 U4979 ( .A1(n4952), .A2(n4951), .ZN(n4955) );
  nd03d0 U4980 ( .A1(n73), .A2(n111), .A3(n48), .ZN(n4954) );
  nd03d0 U4981 ( .A1(n141), .A2(n34), .A3(N858), .ZN(n4953) );
  nr03d0 U4982 ( .A1(n4955), .A2(n4954), .A3(n4953), .ZN(N943) );
  nr03d0 U4983 ( .A1(n58), .A2(n112), .A3(n84), .ZN(n4960) );
  nr03d0 U4984 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n4959) );
  nd03d0 U4985 ( .A1(n37), .A2(n49), .A3(n140), .ZN(n4957) );
  inv0d0 U4986 ( .I(n71), .ZN(n4956) );
  nr04d0 U4987 ( .A1(n4957), .A2(n4956), .A3(n96), .A4(N858), .ZN(n4958) );
  an03d0 U4988 ( .A1(n4960), .A2(n4959), .A3(n4958), .Z(N942) );
  nr03d0 U4989 ( .A1(n59), .A2(n114), .A3(n85), .ZN(n4962) );
  nr03d0 U4990 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n4961) );
  nd02d0 U4991 ( .A1(n4962), .A2(n4961), .ZN(n4965) );
  nd13d1 U4992 ( .A1(n95), .A2(n73), .A3(n49), .ZN(n4964) );
  nd03d0 U4993 ( .A1(n140), .A2(n37), .A3(N858), .ZN(n4963) );
  nr03d0 U4994 ( .A1(n4965), .A2(n4964), .A3(n4963), .ZN(N941) );
  nr03d0 U4995 ( .A1(n60), .A2(n72), .A3(n82), .ZN(n4970) );
  nr03d0 U4996 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n4969) );
  nd03d0 U4997 ( .A1(n35), .A2(n48), .A3(n142), .ZN(n4967) );
  inv0d0 U4998 ( .I(n111), .ZN(n4966) );
  nr04d0 U4999 ( .A1(n4967), .A2(n4966), .A3(n97), .A4(N858), .ZN(n4968) );
  an03d0 U5000 ( .A1(n4970), .A2(n4969), .A3(n4968), .Z(N940) );
  nr03d0 U5001 ( .A1(n61), .A2(n70), .A3(n83), .ZN(n4972) );
  nr03d0 U5002 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n4971) );
  nd02d0 U5003 ( .A1(n4972), .A2(n4971), .ZN(n4975) );
  nd13d1 U5004 ( .A1(n96), .A2(n49), .A3(n34), .ZN(n4974) );
  nd03d0 U5005 ( .A1(N858), .A2(n140), .A3(n111), .ZN(n4973) );
  nr03d0 U5006 ( .A1(n4975), .A2(n4974), .A3(n4973), .ZN(N939) );
  nr03d0 U5007 ( .A1(n83), .A2(n73), .A3(n112), .ZN(n4979) );
  nr03d0 U5008 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n4978) );
  nd03d0 U5009 ( .A1(n34), .A2(n46), .A3(n139), .ZN(n4976) );
  nr04d0 U5010 ( .A1(n4976), .A2(N858), .A3(n60), .A4(n95), .ZN(n4977) );
  an03d0 U5011 ( .A1(n4979), .A2(n4978), .A3(n4977), .Z(N938) );
  nr03d0 U5012 ( .A1(n84), .A2(n71), .A3(n114), .ZN(n4984) );
  nr03d0 U5013 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n4983) );
  nd03d0 U5014 ( .A1(n36), .A2(n47), .A3(n141), .ZN(n4981) );
  inv0d0 U5015 ( .I(N858), .ZN(n4980) );
  nr04d0 U5016 ( .A1(n4981), .A2(n4980), .A3(n61), .A4(n97), .ZN(n4982) );
  an03d0 U5017 ( .A1(n4984), .A2(n4983), .A3(n4982), .Z(N937) );
  nr03d0 U5018 ( .A1(n58), .A2(n46), .A3(n84), .ZN(n4989) );
  nr03d0 U5019 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n4988) );
  nd03d0 U5020 ( .A1(n37), .A2(n70), .A3(n140), .ZN(n4986) );
  inv0d0 U5021 ( .I(n112), .ZN(n4985) );
  nr04d0 U5022 ( .A1(n4986), .A2(n4985), .A3(n94), .A4(N858), .ZN(n4987) );
  an03d0 U5023 ( .A1(n4989), .A2(n4988), .A3(n4987), .Z(N936) );
  nr03d0 U5024 ( .A1(n59), .A2(n49), .A3(n85), .ZN(n4991) );
  nr03d0 U5025 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n4990) );
  nd02d0 U5026 ( .A1(n4991), .A2(n4990), .ZN(n4994) );
  nd13d1 U5027 ( .A1(n97), .A2(N858), .A3(n111), .ZN(n4993) );
  nd03d0 U5028 ( .A1(n35), .A2(n72), .A3(n142), .ZN(n4992) );
  nr03d0 U5029 ( .A1(n4994), .A2(n4993), .A3(n4992), .ZN(N935) );
  nr03d0 U5030 ( .A1(n85), .A2(n47), .A3(n111), .ZN(n4998) );
  nr03d0 U5031 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n4997) );
  nd03d0 U5032 ( .A1(n34), .A2(n71), .A3(n139), .ZN(n4995) );
  nr04d0 U5033 ( .A1(n4995), .A2(N858), .A3(n59), .A4(n96), .ZN(n4996) );
  an03d0 U5034 ( .A1(n4998), .A2(n4997), .A3(n4996), .Z(N934) );
  nr03d0 U5035 ( .A1(n82), .A2(n48), .A3(n110), .ZN(n5003) );
  nr03d0 U5036 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5002) );
  nd03d0 U5037 ( .A1(n36), .A2(n73), .A3(n141), .ZN(n5000) );
  inv0d0 U5038 ( .I(N858), .ZN(n4999) );
  nr04d0 U5039 ( .A1(n5000), .A2(n4999), .A3(n58), .A4(n94), .ZN(n5001) );
  an03d0 U5040 ( .A1(n5003), .A2(n5002), .A3(n5001), .Z(N933) );
  nr03d0 U5041 ( .A1(n83), .A2(n46), .A3(n71), .ZN(n5007) );
  nr03d0 U5042 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5006) );
  nd03d0 U5043 ( .A1(n37), .A2(n112), .A3(n140), .ZN(n5004) );
  nr04d0 U5044 ( .A1(n5004), .A2(N858), .A3(n60), .A4(n95), .ZN(n5005) );
  an03d0 U5045 ( .A1(n5007), .A2(n5006), .A3(n5005), .Z(N932) );
  nr03d0 U5046 ( .A1(n84), .A2(n49), .A3(n72), .ZN(n5012) );
  nr03d0 U5047 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5011) );
  nd03d0 U5048 ( .A1(n35), .A2(n110), .A3(n142), .ZN(n5009) );
  inv0d0 U5049 ( .I(N858), .ZN(n5008) );
  nr04d0 U5050 ( .A1(n5009), .A2(n5008), .A3(n61), .A4(n97), .ZN(n5010) );
  an03d0 U5051 ( .A1(n5012), .A2(n5011), .A3(n5010), .Z(N931) );
  nr03d0 U5052 ( .A1(n112), .A2(n47), .A3(n70), .ZN(n5016) );
  nr03d0 U5053 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5015) );
  nd13d1 U5054 ( .A1(N858), .A2(n36), .A3(n140), .ZN(n5013) );
  nr04d0 U5055 ( .A1(n5013), .A2(n95), .A3(n84), .A4(n59), .ZN(n5014) );
  an03d0 U5056 ( .A1(n5016), .A2(n5015), .A3(n5014), .Z(N930) );
  nr03d0 U5057 ( .A1(n114), .A2(n48), .A3(n73), .ZN(n5020) );
  nr03d0 U5058 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5019) );
  nd03d0 U5059 ( .A1(n34), .A2(N858), .A3(n139), .ZN(n5017) );
  nr04d0 U5060 ( .A1(n5017), .A2(n96), .A3(n85), .A4(n58), .ZN(n5018) );
  an03d0 U5061 ( .A1(n5020), .A2(n5019), .A3(n5018), .Z(N929) );
  nr03d0 U5062 ( .A1(n60), .A2(n34), .A3(n82), .ZN(n5025) );
  nr03d0 U5063 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5024) );
  nd03d0 U5064 ( .A1(n46), .A2(n70), .A3(n141), .ZN(n5022) );
  inv0d0 U5065 ( .I(n110), .ZN(n5021) );
  nr04d0 U5066 ( .A1(n5022), .A2(n5021), .A3(n95), .A4(N858), .ZN(n5023) );
  an03d0 U5067 ( .A1(n5025), .A2(n5024), .A3(n5023), .Z(N928) );
  nr03d0 U5068 ( .A1(n61), .A2(n37), .A3(n83), .ZN(n5027) );
  nr03d0 U5069 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5026) );
  nd02d0 U5070 ( .A1(n5027), .A2(n5026), .ZN(n5030) );
  nd13d1 U5071 ( .A1(n94), .A2(n112), .A3(n71), .ZN(n5029) );
  nd03d0 U5072 ( .A1(n142), .A2(n49), .A3(N858), .ZN(n5028) );
  nr03d0 U5073 ( .A1(n5030), .A2(n5029), .A3(n5028), .ZN(N927) );
  nr03d0 U5074 ( .A1(n85), .A2(n35), .A3(n112), .ZN(n5034) );
  nr03d0 U5075 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5033) );
  nd03d0 U5076 ( .A1(n48), .A2(n72), .A3(n140), .ZN(n5031) );
  nr04d0 U5077 ( .A1(n5031), .A2(N858), .A3(n59), .A4(n96), .ZN(n5032) );
  an03d0 U5078 ( .A1(n5034), .A2(n5033), .A3(n5032), .Z(N926) );
  nr03d0 U5079 ( .A1(n82), .A2(n36), .A3(n114), .ZN(n5039) );
  nr03d0 U5080 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5038) );
  nd03d0 U5081 ( .A1(n141), .A2(n48), .A3(N858), .ZN(n5036) );
  inv0d0 U5082 ( .I(n73), .ZN(n5035) );
  nr04d0 U5083 ( .A1(n5036), .A2(n5035), .A3(n58), .A4(n94), .ZN(n5037) );
  an03d0 U5084 ( .A1(n5039), .A2(n5038), .A3(n5037), .Z(N925) );
  nr03d0 U5085 ( .A1(n83), .A2(n34), .A3(n71), .ZN(n5043) );
  nr03d0 U5086 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5042) );
  nd03d0 U5087 ( .A1(n139), .A2(n46), .A3(n110), .ZN(n5040) );
  nr04d0 U5088 ( .A1(n5040), .A2(N858), .A3(n60), .A4(n95), .ZN(n5041) );
  an03d0 U5089 ( .A1(n5043), .A2(n5042), .A3(n5041), .Z(N924) );
  nr03d0 U5090 ( .A1(n84), .A2(n37), .A3(n72), .ZN(n5048) );
  nr03d0 U5091 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5047) );
  nd03d0 U5092 ( .A1(n47), .A2(n114), .A3(n142), .ZN(n5045) );
  inv0d0 U5093 ( .I(N858), .ZN(n5044) );
  nr04d0 U5094 ( .A1(n5045), .A2(n5044), .A3(n61), .A4(n97), .ZN(n5046) );
  an03d0 U5095 ( .A1(n5048), .A2(n5047), .A3(n5046), .Z(N923) );
  nr03d0 U5096 ( .A1(n111), .A2(n35), .A3(n70), .ZN(n5052) );
  nr03d0 U5097 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5051) );
  nd13d1 U5098 ( .A1(N858), .A2(n46), .A3(n141), .ZN(n5049) );
  nr04d0 U5099 ( .A1(n5049), .A2(n97), .A3(n82), .A4(n60), .ZN(n5050) );
  an03d0 U5100 ( .A1(n5052), .A2(n5051), .A3(n5050), .Z(N922) );
  nr03d0 U5101 ( .A1(n110), .A2(n36), .A3(n73), .ZN(n5056) );
  nr03d0 U5102 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5055) );
  nd03d0 U5103 ( .A1(n49), .A2(N858), .A3(n139), .ZN(n5053) );
  nr04d0 U5104 ( .A1(n5053), .A2(n94), .A3(n83), .A4(n61), .ZN(n5054) );
  an03d0 U5105 ( .A1(n5056), .A2(n5055), .A3(n5054), .Z(N921) );
  nr03d0 U5106 ( .A1(n85), .A2(n34), .A3(n47), .ZN(n5060) );
  nr03d0 U5107 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5059) );
  nd03d0 U5108 ( .A1(n70), .A2(n111), .A3(n141), .ZN(n5057) );
  nr04d0 U5109 ( .A1(n5057), .A2(N858), .A3(n59), .A4(n96), .ZN(n5058) );
  an03d0 U5110 ( .A1(n5060), .A2(n5059), .A3(n5058), .Z(N920) );
  nr03d0 U5111 ( .A1(n82), .A2(n37), .A3(n48), .ZN(n5065) );
  nr03d0 U5112 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5064) );
  nd03d0 U5113 ( .A1(n71), .A2(n112), .A3(n140), .ZN(n5062) );
  inv0d0 U5114 ( .I(N858), .ZN(n5061) );
  nr04d0 U5115 ( .A1(n5062), .A2(n5061), .A3(n58), .A4(n94), .ZN(n5063) );
  an03d0 U5116 ( .A1(n5065), .A2(n5064), .A3(n5063), .Z(N919) );
  nr03d0 U5117 ( .A1(n112), .A2(n35), .A3(n46), .ZN(n5069) );
  nr03d0 U5118 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5068) );
  nd13d1 U5119 ( .A1(N858), .A2(n70), .A3(n142), .ZN(n5066) );
  nr04d0 U5120 ( .A1(n5066), .A2(n95), .A3(n84), .A4(n59), .ZN(n5067) );
  an03d0 U5121 ( .A1(n5069), .A2(n5068), .A3(n5067), .Z(N918) );
  nr03d0 U5122 ( .A1(n114), .A2(n36), .A3(n49), .ZN(n5073) );
  nr03d0 U5123 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5072) );
  nd03d0 U5124 ( .A1(n72), .A2(N858), .A3(n142), .ZN(n5070) );
  nr04d0 U5125 ( .A1(n5070), .A2(n96), .A3(n85), .A4(n58), .ZN(n5071) );
  an03d0 U5126 ( .A1(n5073), .A2(n5072), .A3(n5071), .Z(N917) );
  nr03d0 U5127 ( .A1(n70), .A2(n34), .A3(n47), .ZN(n5077) );
  nr03d0 U5128 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5076) );
  nd13d1 U5129 ( .A1(N858), .A2(n114), .A3(n139), .ZN(n5074) );
  nr04d0 U5130 ( .A1(n5074), .A2(n97), .A3(n82), .A4(n60), .ZN(n5075) );
  an03d0 U5131 ( .A1(n5077), .A2(n5076), .A3(n5075), .Z(N916) );
  nr03d0 U5132 ( .A1(n71), .A2(n37), .A3(n48), .ZN(n5081) );
  nr03d0 U5133 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5080) );
  nd03d0 U5134 ( .A1(n112), .A2(N858), .A3(n139), .ZN(n5078) );
  nr04d0 U5135 ( .A1(n5078), .A2(n94), .A3(n83), .A4(n61), .ZN(n5079) );
  an03d0 U5136 ( .A1(n5081), .A2(n5080), .A3(n5079), .Z(N915) );
  nr13d1 U5137 ( .A1(n141), .A2(n97), .A3(N858), .ZN(n5085) );
  nr03d0 U5138 ( .A1(n58), .A2(n111), .A3(n84), .ZN(n5084) );
  nr03d0 U5139 ( .A1(n72), .A2(n35), .A3(n46), .ZN(n5083) );
  nr03d0 U5140 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5082) );
  an04d0 U5141 ( .A1(n5085), .A2(n5084), .A3(n5083), .A4(n5082), .Z(N914) );
  nr03d0 U5142 ( .A1(n73), .A2(n36), .A3(n49), .ZN(n5089) );
  nr03d0 U5143 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5088) );
  nd13d1 U5144 ( .A1(n95), .A2(N858), .A3(n140), .ZN(n5086) );
  nr04d0 U5145 ( .A1(n5086), .A2(n61), .A3(n114), .A4(n82), .ZN(n5087) );
  an03d0 U5146 ( .A1(n5089), .A2(n5088), .A3(n5087), .Z(N913) );
  nr03d0 U5147 ( .A1(n59), .A2(n140), .A3(n85), .ZN(n5094) );
  nr03d0 U5148 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5093) );
  nd03d0 U5149 ( .A1(n46), .A2(n71), .A3(n36), .ZN(n5091) );
  inv0d0 U5150 ( .I(n114), .ZN(n5090) );
  nr04d0 U5151 ( .A1(n5091), .A2(n5090), .A3(n96), .A4(N858), .ZN(n5092) );
  an03d0 U5152 ( .A1(n5094), .A2(n5093), .A3(n5092), .Z(N912) );
  nr03d0 U5153 ( .A1(n60), .A2(n139), .A3(n82), .ZN(n5096) );
  nr03d0 U5154 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5095) );
  nd02d0 U5155 ( .A1(n5096), .A2(n5095), .ZN(n5099) );
  nd13d1 U5156 ( .A1(n96), .A2(n110), .A3(n72), .ZN(n5098) );
  nd03d0 U5157 ( .A1(n36), .A2(n47), .A3(N858), .ZN(n5097) );
  nr03d0 U5158 ( .A1(n5099), .A2(n5098), .A3(n5097), .ZN(N911) );
  nr03d0 U5159 ( .A1(n83), .A2(n141), .A3(n111), .ZN(n5103) );
  nr03d0 U5160 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5102) );
  nd03d0 U5161 ( .A1(n48), .A2(n73), .A3(n36), .ZN(n5100) );
  nr04d0 U5162 ( .A1(n5100), .A2(N858), .A3(n60), .A4(n95), .ZN(n5101) );
  an03d0 U5163 ( .A1(n5103), .A2(n5102), .A3(n5101), .Z(N910) );
  nr03d0 U5164 ( .A1(n84), .A2(n142), .A3(n110), .ZN(n5108) );
  nr03d0 U5165 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5107) );
  nd03d0 U5166 ( .A1(n37), .A2(n49), .A3(N858), .ZN(n5105) );
  inv0d0 U5167 ( .I(n70), .ZN(n5104) );
  nr04d0 U5168 ( .A1(n5105), .A2(n5104), .A3(n61), .A4(n97), .ZN(n5106) );
  an03d0 U5169 ( .A1(n5108), .A2(n5107), .A3(n5106), .Z(N909) );
  nr03d0 U5170 ( .A1(n85), .A2(n140), .A3(n71), .ZN(n5112) );
  nr03d0 U5171 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5111) );
  nd03d0 U5172 ( .A1(n35), .A2(n48), .A3(n114), .ZN(n5109) );
  nr04d0 U5173 ( .A1(n5109), .A2(N858), .A3(n59), .A4(n96), .ZN(n5110) );
  an03d0 U5174 ( .A1(n5112), .A2(n5111), .A3(n5110), .Z(N908) );
  nr03d0 U5175 ( .A1(n82), .A2(n139), .A3(n72), .ZN(n5117) );
  nr03d0 U5176 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5116) );
  nd03d0 U5177 ( .A1(n47), .A2(n110), .A3(n34), .ZN(n5114) );
  inv0d0 U5178 ( .I(N858), .ZN(n5113) );
  nr04d0 U5179 ( .A1(n5114), .A2(n5113), .A3(n58), .A4(n94), .ZN(n5115) );
  an03d0 U5180 ( .A1(n5117), .A2(n5116), .A3(n5115), .Z(N907) );
  nr03d0 U5181 ( .A1(n111), .A2(n141), .A3(n70), .ZN(n5121) );
  nr03d0 U5182 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5120) );
  nd13d1 U5183 ( .A1(N858), .A2(n47), .A3(n35), .ZN(n5118) );
  nr04d0 U5184 ( .A1(n5118), .A2(n95), .A3(n84), .A4(n59), .ZN(n5119) );
  an03d0 U5185 ( .A1(n5121), .A2(n5120), .A3(n5119), .Z(N906) );
  nr03d0 U5186 ( .A1(n110), .A2(n142), .A3(n73), .ZN(n5125) );
  nr03d0 U5187 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5124) );
  nd03d0 U5188 ( .A1(n49), .A2(N858), .A3(n37), .ZN(n5122) );
  nr04d0 U5189 ( .A1(n5122), .A2(n96), .A3(n85), .A4(n58), .ZN(n5123) );
  an03d0 U5190 ( .A1(n5125), .A2(n5124), .A3(n5123), .Z(N905) );
  nr03d0 U5191 ( .A1(n83), .A2(n140), .A3(n47), .ZN(n5129) );
  nr03d0 U5192 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5128) );
  nd03d0 U5193 ( .A1(n73), .A2(n114), .A3(n35), .ZN(n5126) );
  nr04d0 U5194 ( .A1(n5126), .A2(N858), .A3(n60), .A4(n95), .ZN(n5127) );
  an03d0 U5195 ( .A1(n5129), .A2(n5128), .A3(n5127), .Z(N904) );
  nr03d0 U5196 ( .A1(n84), .A2(n139), .A3(n48), .ZN(n5134) );
  nr03d0 U5197 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5133) );
  nd03d0 U5198 ( .A1(n34), .A2(n70), .A3(N858), .ZN(n5131) );
  inv0d0 U5199 ( .I(n111), .ZN(n5130) );
  nr04d0 U5200 ( .A1(n5131), .A2(n5130), .A3(n61), .A4(n97), .ZN(n5132) );
  an03d0 U5201 ( .A1(n5134), .A2(n5133), .A3(n5132), .Z(N903) );
  nr03d0 U5202 ( .A1(n112), .A2(n141), .A3(n46), .ZN(n5138) );
  nr03d0 U5203 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5137) );
  nd13d1 U5204 ( .A1(N858), .A2(n71), .A3(n36), .ZN(n5135) );
  nr04d0 U5205 ( .A1(n5135), .A2(n97), .A3(n82), .A4(n60), .ZN(n5136) );
  an03d0 U5206 ( .A1(n5138), .A2(n5137), .A3(n5136), .Z(N902) );
  nr03d0 U5207 ( .A1(n114), .A2(n142), .A3(n49), .ZN(n5142) );
  nr03d0 U5208 ( .A1(n128), .A2(n2), .A3(n24), .ZN(n5141) );
  nd03d0 U5209 ( .A1(n70), .A2(N858), .A3(n36), .ZN(n5139) );
  nr04d0 U5210 ( .A1(n5139), .A2(n94), .A3(n83), .A4(n61), .ZN(n5140) );
  an03d0 U5211 ( .A1(n5142), .A2(n5141), .A3(n5140), .Z(N901) );
  nr03d0 U5212 ( .A1(n70), .A2(n140), .A3(n47), .ZN(n5146) );
  nr03d0 U5213 ( .A1(n130), .A2(n3), .A3(n25), .ZN(n5145) );
  nd13d1 U5214 ( .A1(N858), .A2(n111), .A3(n37), .ZN(n5143) );
  nr04d0 U5215 ( .A1(n5143), .A2(n95), .A3(n84), .A4(n59), .ZN(n5144) );
  an03d0 U5216 ( .A1(n5146), .A2(n5145), .A3(n5144), .Z(N900) );
  nr03d0 U5217 ( .A1(n71), .A2(n139), .A3(n48), .ZN(n5150) );
  nr03d0 U5218 ( .A1(n127), .A2(n5), .A3(n22), .ZN(n5149) );
  nd03d0 U5219 ( .A1(n114), .A2(N858), .A3(n34), .ZN(n5147) );
  nr04d0 U5220 ( .A1(n5147), .A2(n96), .A3(n85), .A4(n58), .ZN(n5148) );
  an03d0 U5221 ( .A1(n5150), .A2(n5149), .A3(n5148), .Z(N899) );
  nr03d0 U5222 ( .A1(n85), .A2(n34), .A3(n46), .ZN(n5154) );
  nr03d0 U5223 ( .A1(n139), .A2(n25), .A3(n130), .ZN(n5153) );
  nd03d0 U5224 ( .A1(n71), .A2(n111), .A3(n3), .ZN(n5151) );
  nr04d0 U5225 ( .A1(n5151), .A2(N858), .A3(n59), .A4(n96), .ZN(n5152) );
  an03d0 U5226 ( .A1(n5154), .A2(n5153), .A3(n5152), .Z(N898) );
  nr03d0 U5227 ( .A1(n72), .A2(n37), .A3(n49), .ZN(n5158) );
  nr03d0 U5228 ( .A1(n141), .A2(n22), .A3(n127), .ZN(n5157) );
  nd13d1 U5229 ( .A1(N858), .A2(n112), .A3(n3), .ZN(n5155) );
  nr04d0 U5230 ( .A1(n5155), .A2(n97), .A3(n82), .A4(n60), .ZN(n5156) );
  an03d0 U5231 ( .A1(n5158), .A2(n5157), .A3(n5156), .Z(N897) );
  nr13d1 U5232 ( .A1(n4), .A2(n94), .A3(N858), .ZN(n5162) );
  nr03d0 U5233 ( .A1(n61), .A2(n110), .A3(n83), .ZN(n5161) );
  nr03d0 U5234 ( .A1(n73), .A2(n35), .A3(n47), .ZN(n5160) );
  nr03d0 U5235 ( .A1(n140), .A2(n23), .A3(n129), .ZN(n5159) );
  an04d0 U5236 ( .A1(n5162), .A2(n5161), .A3(n5160), .A4(n5159), .Z(N896) );
  nr03d0 U5237 ( .A1(N858), .A2(n59), .A3(n96), .ZN(n5166) );
  nr03d0 U5238 ( .A1(n82), .A2(n72), .A3(n112), .ZN(n5165) );
  nr03d0 U5239 ( .A1(n49), .A2(n141), .A3(n36), .ZN(n5164) );
  nr03d0 U5240 ( .A1(n129), .A2(n4), .A3(n23), .ZN(n5163) );
  an04d0 U5241 ( .A1(n5166), .A2(n5165), .A3(n5164), .A4(n5163), .Z(N895) );
  nr03d0 U5242 ( .A1(n58), .A2(n70), .A3(n84), .ZN(n5171) );
  nr03d0 U5243 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5170) );
  nd03d0 U5244 ( .A1(n36), .A2(n46), .A3(n24), .ZN(n5168) );
  inv0d0 U5245 ( .I(n112), .ZN(n5167) );
  nr04d0 U5246 ( .A1(n5168), .A2(n5167), .A3(n97), .A4(N858), .ZN(n5169) );
  an03d0 U5247 ( .A1(n5171), .A2(n5170), .A3(n5169), .Z(N894) );
  nr03d0 U5248 ( .A1(n83), .A2(n73), .A3(n114), .ZN(n5175) );
  nr03d0 U5249 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5174) );
  nd03d0 U5250 ( .A1(n37), .A2(n47), .A3(n25), .ZN(n5172) );
  nr04d0 U5251 ( .A1(n5172), .A2(N858), .A3(n58), .A4(n94), .ZN(n5173) );
  an03d0 U5252 ( .A1(n5175), .A2(n5174), .A3(n5173), .Z(N893) );
  nr03d0 U5253 ( .A1(n96), .A2(n46), .A3(n59), .ZN(n5177) );
  nr03d0 U5254 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5176) );
  nd02d0 U5255 ( .A1(n5177), .A2(n5176), .ZN(n5180) );
  nd03d0 U5256 ( .A1(n85), .A2(N858), .A3(n111), .ZN(n5179) );
  nd03d0 U5257 ( .A1(n35), .A2(n72), .A3(n22), .ZN(n5178) );
  nr03d0 U5258 ( .A1(n5180), .A2(n5179), .A3(n5178), .ZN(N892) );
  nr03d0 U5259 ( .A1(n97), .A2(n49), .A3(n58), .ZN(n5182) );
  nr03d0 U5260 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5181) );
  nd02d0 U5261 ( .A1(n5182), .A2(n5181), .ZN(n5185) );
  nd13d1 U5262 ( .A1(N858), .A2(n83), .A3(n112), .ZN(n5184) );
  nd03d0 U5263 ( .A1(n34), .A2(n71), .A3(n23), .ZN(n5183) );
  nr03d0 U5264 ( .A1(n5185), .A2(n5184), .A3(n5183), .ZN(N891) );
  nr03d0 U5265 ( .A1(n59), .A2(n47), .A3(n85), .ZN(n5187) );
  nr03d0 U5266 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5186) );
  nd02d0 U5267 ( .A1(n5187), .A2(n5186), .ZN(n5190) );
  nd13d1 U5268 ( .A1(n97), .A2(n114), .A3(n73), .ZN(n5189) );
  nd03d0 U5269 ( .A1(N858), .A2(n35), .A3(n24), .ZN(n5188) );
  nr03d0 U5270 ( .A1(n5190), .A2(n5189), .A3(n5188), .ZN(N890) );
  nr03d0 U5271 ( .A1(n60), .A2(n48), .A3(n82), .ZN(n5195) );
  nr03d0 U5272 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5194) );
  nd03d0 U5273 ( .A1(n36), .A2(n73), .A3(n25), .ZN(n5192) );
  inv0d0 U5274 ( .I(n110), .ZN(n5191) );
  nr04d0 U5275 ( .A1(n5192), .A2(n5191), .A3(n94), .A4(N858), .ZN(n5193) );
  an03d0 U5276 ( .A1(n5195), .A2(n5194), .A3(n5193), .Z(N889) );
  nr03d0 U5277 ( .A1(n84), .A2(n46), .A3(n71), .ZN(n5199) );
  nr03d0 U5278 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5198) );
  nd03d0 U5279 ( .A1(n37), .A2(n112), .A3(n22), .ZN(n5196) );
  nr04d0 U5280 ( .A1(n5196), .A2(N858), .A3(n60), .A4(n95), .ZN(n5197) );
  an03d0 U5281 ( .A1(n5199), .A2(n5198), .A3(n5197), .Z(N888) );
  nr03d0 U5282 ( .A1(n111), .A2(n49), .A3(n72), .ZN(n5203) );
  nr03d0 U5283 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5202) );
  nd13d1 U5284 ( .A1(N858), .A2(n37), .A3(n23), .ZN(n5200) );
  nr04d0 U5285 ( .A1(n5200), .A2(n94), .A3(n83), .A4(n61), .ZN(n5201) );
  an03d0 U5286 ( .A1(n5203), .A2(n5202), .A3(n5201), .Z(N887) );
  nr03d0 U5287 ( .A1(n61), .A2(n36), .A3(n83), .ZN(n5208) );
  nr03d0 U5288 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5207) );
  nd03d0 U5289 ( .A1(n46), .A2(n70), .A3(n23), .ZN(n5205) );
  inv0d0 U5290 ( .I(n114), .ZN(n5204) );
  nr04d0 U5291 ( .A1(n5205), .A2(n5204), .A3(n95), .A4(N858), .ZN(n5206) );
  an03d0 U5292 ( .A1(n5208), .A2(n5207), .A3(n5206), .Z(N886) );
  nr03d0 U5293 ( .A1(n58), .A2(n34), .A3(n84), .ZN(n5210) );
  nr03d0 U5294 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5209) );
  nd02d0 U5295 ( .A1(n5210), .A2(n5209), .ZN(n5213) );
  nd13d1 U5296 ( .A1(n94), .A2(n110), .A3(n70), .ZN(n5212) );
  nd03d0 U5297 ( .A1(N858), .A2(n49), .A3(n24), .ZN(n5211) );
  nr03d0 U5298 ( .A1(n5213), .A2(n5212), .A3(n5211), .ZN(N885) );
  nr03d0 U5299 ( .A1(n94), .A2(n37), .A3(n60), .ZN(n5215) );
  nr03d0 U5300 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5214) );
  nd02d0 U5301 ( .A1(n5215), .A2(n5214), .ZN(n5218) );
  nd13d1 U5302 ( .A1(N858), .A2(n84), .A3(n114), .ZN(n5217) );
  nd03d0 U5303 ( .A1(n48), .A2(n72), .A3(n25), .ZN(n5216) );
  nr03d0 U5304 ( .A1(n5218), .A2(n5217), .A3(n5216), .ZN(N884) );
  nr03d0 U5305 ( .A1(n95), .A2(n35), .A3(n61), .ZN(n5220) );
  nr03d0 U5306 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5219) );
  nd02d0 U5307 ( .A1(n5220), .A2(n5219), .ZN(n5223) );
  nd03d0 U5308 ( .A1(n84), .A2(N858), .A3(n110), .ZN(n5222) );
  nd03d0 U5309 ( .A1(n47), .A2(n71), .A3(n22), .ZN(n5221) );
  nr03d0 U5310 ( .A1(n5223), .A2(n5222), .A3(n5221), .ZN(N883) );
  nr03d0 U5311 ( .A1(n85), .A2(n47), .A3(n111), .ZN(n5227) );
  nr03d0 U5312 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5226) );
  nd03d0 U5313 ( .A1(n35), .A2(n73), .A3(n23), .ZN(n5224) );
  nr04d0 U5314 ( .A1(n5224), .A2(N858), .A3(n61), .A4(n97), .ZN(n5225) );
  an03d0 U5315 ( .A1(n5227), .A2(n5226), .A3(n5225), .Z(N882) );
  nr03d0 U5316 ( .A1(n82), .A2(n36), .A3(n110), .ZN(n5231) );
  nr03d0 U5317 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5230) );
  nd03d0 U5318 ( .A1(n49), .A2(n70), .A3(n24), .ZN(n5228) );
  nr04d0 U5319 ( .A1(n5228), .A2(N858), .A3(n59), .A4(n96), .ZN(n5229) );
  an03d0 U5320 ( .A1(n5231), .A2(n5230), .A3(n5229), .Z(N881) );
  nr03d0 U5321 ( .A1(n83), .A2(n34), .A3(n70), .ZN(n5235) );
  nr03d0 U5322 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5234) );
  nd03d0 U5323 ( .A1(n46), .A2(n110), .A3(n25), .ZN(n5232) );
  nr04d0 U5324 ( .A1(n5232), .A2(N858), .A3(n58), .A4(n94), .ZN(n5233) );
  an03d0 U5325 ( .A1(n5235), .A2(n5234), .A3(n5233), .Z(N880) );
  nr03d0 U5326 ( .A1(n110), .A2(n37), .A3(n73), .ZN(n5239) );
  nr03d0 U5327 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5238) );
  nd13d1 U5328 ( .A1(N858), .A2(n48), .A3(n24), .ZN(n5236) );
  nr04d0 U5329 ( .A1(n5236), .A2(n95), .A3(n84), .A4(n59), .ZN(n5237) );
  an03d0 U5330 ( .A1(n5239), .A2(n5238), .A3(n5237), .Z(N879) );
  nr03d0 U5331 ( .A1(n84), .A2(n35), .A3(n48), .ZN(n5243) );
  nr03d0 U5332 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5242) );
  nd03d0 U5333 ( .A1(n72), .A2(n114), .A3(n22), .ZN(n5240) );
  nr04d0 U5334 ( .A1(n5240), .A2(N858), .A3(n60), .A4(n95), .ZN(n5241) );
  an03d0 U5335 ( .A1(n5243), .A2(n5242), .A3(n5241), .Z(N878) );
  nr03d0 U5336 ( .A1(n112), .A2(n36), .A3(n46), .ZN(n5248) );
  nr03d0 U5337 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5247) );
  nd03d0 U5338 ( .A1(n73), .A2(n82), .A3(n23), .ZN(n5245) );
  inv0d0 U5339 ( .I(N858), .ZN(n5244) );
  nr04d0 U5340 ( .A1(n5245), .A2(n5244), .A3(n61), .A4(n97), .ZN(n5246) );
  an03d0 U5341 ( .A1(n5248), .A2(n5247), .A3(n5246), .Z(N877) );
  nr03d0 U5342 ( .A1(n114), .A2(n34), .A3(n49), .ZN(n5252) );
  nr03d0 U5343 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5251) );
  nd03d0 U5344 ( .A1(n70), .A2(n83), .A3(n24), .ZN(n5249) );
  nr04d0 U5345 ( .A1(n5249), .A2(N858), .A3(n59), .A4(n96), .ZN(n5250) );
  an03d0 U5346 ( .A1(n5252), .A2(n5251), .A3(n5250), .Z(N876) );
  nr03d0 U5347 ( .A1(n111), .A2(n37), .A3(n47), .ZN(n5256) );
  nr03d0 U5348 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5255) );
  nd03d0 U5349 ( .A1(n71), .A2(N858), .A3(n25), .ZN(n5253) );
  nr04d0 U5350 ( .A1(n5253), .A2(n96), .A3(n85), .A4(n58), .ZN(n5254) );
  an03d0 U5351 ( .A1(n5256), .A2(n5255), .A3(n5254), .Z(N875) );
  nr03d0 U5352 ( .A1(n110), .A2(n35), .A3(n48), .ZN(n5260) );
  nr03d0 U5353 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5259) );
  nd13d1 U5354 ( .A1(N858), .A2(n72), .A3(n25), .ZN(n5257) );
  nr04d0 U5355 ( .A1(n5257), .A2(n97), .A3(n82), .A4(n60), .ZN(n5258) );
  an03d0 U5356 ( .A1(n5260), .A2(n5259), .A3(n5258), .Z(N874) );
  nr03d0 U5357 ( .A1(n70), .A2(n36), .A3(n46), .ZN(n5264) );
  nr03d0 U5358 ( .A1(n139), .A2(n3), .A3(n130), .ZN(n5263) );
  nd03d0 U5359 ( .A1(n111), .A2(n84), .A3(n22), .ZN(n5261) );
  nr04d0 U5360 ( .A1(n5261), .A2(N858), .A3(n58), .A4(n94), .ZN(n5262) );
  an03d0 U5361 ( .A1(n5264), .A2(n5263), .A3(n5262), .Z(N873) );
  nr03d0 U5362 ( .A1(n71), .A2(n34), .A3(n49), .ZN(n5268) );
  nr03d0 U5363 ( .A1(n141), .A2(n5), .A3(n127), .ZN(n5267) );
  nd03d0 U5364 ( .A1(n110), .A2(N858), .A3(n23), .ZN(n5265) );
  nr04d0 U5365 ( .A1(n5265), .A2(n94), .A3(n83), .A4(n61), .ZN(n5266) );
  an03d0 U5366 ( .A1(n5268), .A2(n5267), .A3(n5266), .Z(N872) );
  nr03d0 U5367 ( .A1(n72), .A2(n37), .A3(n47), .ZN(n5272) );
  nr03d0 U5368 ( .A1(n140), .A2(n4), .A3(n129), .ZN(n5271) );
  nd13d1 U5369 ( .A1(N858), .A2(n110), .A3(n22), .ZN(n5269) );
  nr04d0 U5370 ( .A1(n5269), .A2(n95), .A3(n84), .A4(n59), .ZN(n5270) );
  an03d0 U5371 ( .A1(n5272), .A2(n5271), .A3(n5270), .Z(N871) );
  nr13d1 U5372 ( .A1(n23), .A2(n95), .A3(N858), .ZN(n5276) );
  nr03d0 U5373 ( .A1(n59), .A2(n112), .A3(n85), .ZN(n5275) );
  nr03d0 U5374 ( .A1(n73), .A2(n35), .A3(n48), .ZN(n5274) );
  nr03d0 U5375 ( .A1(n142), .A2(n2), .A3(n128), .ZN(n5273) );
  an04d0 U5376 ( .A1(n5276), .A2(n5275), .A3(n5274), .A4(n5273), .Z(N870) );
  nr03d0 U5377 ( .A1(n117), .A2(n45), .A3(n78), .ZN(n5280) );
  nr03d0 U5378 ( .A1(n150), .A2(n32), .A3(n136), .ZN(n5279) );
  nd13d1 U5379 ( .A1(n125), .A2(n54), .A3(n10), .ZN(n5277) );
  nr04d0 U5380 ( .A1(n5277), .A2(n104), .A3(n93), .A4(n66), .ZN(n5278) );
  an03d0 U5381 ( .A1(n5280), .A2(n5279), .A3(n5278), .Z(N737) );
  nr13d1 U5382 ( .A1(n116), .A2(n102), .A3(n123), .ZN(n5284) );
  nr03d0 U5383 ( .A1(n67), .A2(n79), .A3(n93), .ZN(n5283) );
  nr03d0 U5384 ( .A1(n55), .A2(n147), .A3(n42), .ZN(n5282) );
  nr03d0 U5385 ( .A1(n138), .A2(n13), .A3(n32), .ZN(n5281) );
  an04d0 U5386 ( .A1(n5284), .A2(n5283), .A3(n5282), .A4(n5281), .Z(N736) );
  nr03d0 U5387 ( .A1(n56), .A2(n149), .A3(n43), .ZN(n5288) );
  nr03d0 U5388 ( .A1(n135), .A2(n13), .A3(n33), .ZN(n5287) );
  nd13d1 U5389 ( .A1(n126), .A2(n116), .A3(n81), .ZN(n5285) );
  nr04d0 U5390 ( .A1(n5285), .A2(n105), .A3(n90), .A4(n68), .ZN(n5286) );
  an03d0 U5391 ( .A1(n5288), .A2(n5287), .A3(n5286), .Z(N735) );
  nr03d0 U5392 ( .A1(n55), .A2(n148), .A3(n44), .ZN(n5292) );
  nr03d0 U5393 ( .A1(n138), .A2(n12), .A3(n30), .ZN(n5291) );
  nd03d0 U5394 ( .A1(n117), .A2(n125), .A3(n79), .ZN(n5289) );
  nr04d0 U5395 ( .A1(n5289), .A2(n102), .A3(n91), .A4(n69), .ZN(n5290) );
  an03d0 U5396 ( .A1(n5292), .A2(n5291), .A3(n5290), .Z(N734) );
  nr03d0 U5397 ( .A1(n56), .A2(n147), .A3(n45), .ZN(n5296) );
  nr03d0 U5398 ( .A1(n135), .A2(n10), .A3(n32), .ZN(n5295) );
  nd03d0 U5399 ( .A1(n118), .A2(n91), .A3(n80), .ZN(n5293) );
  nr04d0 U5400 ( .A1(n5293), .A2(n123), .A3(n66), .A4(n105), .ZN(n5294) );
  an03d0 U5401 ( .A1(n5296), .A2(n5295), .A3(n5294), .Z(N733) );
  nr03d0 U5402 ( .A1(n54), .A2(n149), .A3(n42), .ZN(n5301) );
  nr03d0 U5403 ( .A1(n137), .A2(n11), .A3(n33), .ZN(n5300) );
  nd03d0 U5404 ( .A1(n116), .A2(n93), .A3(n78), .ZN(n5298) );
  inv0d0 U5405 ( .I(n125), .ZN(n5297) );
  nr04d0 U5406 ( .A1(n5298), .A2(n5297), .A3(n66), .A4(n102), .ZN(n5299) );
  an03d0 U5407 ( .A1(n5301), .A2(n5300), .A3(n5299), .Z(N732) );
  nr13d1 U5408 ( .A1(n54), .A2(n103), .A3(n124), .ZN(n5305) );
  nr03d0 U5409 ( .A1(n68), .A2(n117), .A3(n90), .ZN(n5304) );
  nr03d0 U5410 ( .A1(n79), .A2(n150), .A3(n43), .ZN(n5303) );
  nr03d0 U5411 ( .A1(n136), .A2(n13), .A3(n30), .ZN(n5302) );
  an04d0 U5412 ( .A1(n5305), .A2(n5304), .A3(n5303), .A4(n5302), .Z(N731) );
  nr03d0 U5413 ( .A1(n69), .A2(n118), .A3(n91), .ZN(n5310) );
  nr03d0 U5414 ( .A1(n147), .A2(n12), .A3(n31), .ZN(n5309) );
  nd03d0 U5415 ( .A1(n45), .A2(n56), .A3(n138), .ZN(n5307) );
  inv0d0 U5416 ( .I(n80), .ZN(n5306) );
  nr04d0 U5417 ( .A1(n5307), .A2(n5306), .A3(n104), .A4(n124), .ZN(n5308) );
  an03d0 U5418 ( .A1(n5310), .A2(n5309), .A3(n5308), .Z(N730) );
  nr03d0 U5419 ( .A1(n66), .A2(n116), .A3(n92), .ZN(n5312) );
  nr03d0 U5420 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5311) );
  nd02d0 U5421 ( .A1(n5312), .A2(n5311), .ZN(n5315) );
  nd13d1 U5422 ( .A1(n104), .A2(n79), .A3(n57), .ZN(n5314) );
  nd03d0 U5423 ( .A1(n137), .A2(n42), .A3(n124), .ZN(n5313) );
  nr03d0 U5424 ( .A1(n5315), .A2(n5314), .A3(n5313), .ZN(N729) );
  nr03d0 U5425 ( .A1(n67), .A2(n80), .A3(n93), .ZN(n5320) );
  nr03d0 U5426 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5319) );
  nd03d0 U5427 ( .A1(n43), .A2(n55), .A3(n135), .ZN(n5317) );
  inv0d0 U5428 ( .I(n116), .ZN(n5316) );
  nr04d0 U5429 ( .A1(n5317), .A2(n5316), .A3(n105), .A4(n123), .ZN(n5318) );
  an03d0 U5430 ( .A1(n5320), .A2(n5319), .A3(n5318), .Z(N728) );
  nr03d0 U5431 ( .A1(n68), .A2(n78), .A3(n90), .ZN(n5322) );
  nr03d0 U5432 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5321) );
  nd02d0 U5433 ( .A1(n5322), .A2(n5321), .ZN(n5325) );
  nd13d1 U5434 ( .A1(n105), .A2(n55), .A3(n42), .ZN(n5324) );
  nd03d0 U5435 ( .A1(n124), .A2(n136), .A3(n118), .ZN(n5323) );
  nr03d0 U5436 ( .A1(n5325), .A2(n5324), .A3(n5323), .ZN(N727) );
  nr03d0 U5437 ( .A1(n93), .A2(n81), .A3(n116), .ZN(n5329) );
  nr03d0 U5438 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5328) );
  nd03d0 U5439 ( .A1(n44), .A2(n57), .A3(n137), .ZN(n5326) );
  nr04d0 U5440 ( .A1(n5326), .A2(n124), .A3(n68), .A4(n103), .ZN(n5327) );
  an03d0 U5441 ( .A1(n5329), .A2(n5328), .A3(n5327), .Z(N726) );
  nr03d0 U5442 ( .A1(n90), .A2(n79), .A3(n115), .ZN(n5334) );
  nr03d0 U5443 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5333) );
  nd03d0 U5444 ( .A1(n45), .A2(n56), .A3(n136), .ZN(n5331) );
  inv0d0 U5445 ( .I(n126), .ZN(n5330) );
  nr04d0 U5446 ( .A1(n5331), .A2(n5330), .A3(n69), .A4(n105), .ZN(n5332) );
  an03d0 U5447 ( .A1(n5334), .A2(n5333), .A3(n5332), .Z(N725) );
  nr03d0 U5448 ( .A1(n69), .A2(n54), .A3(n91), .ZN(n5339) );
  nr03d0 U5449 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5338) );
  nd03d0 U5450 ( .A1(n43), .A2(n80), .A3(n138), .ZN(n5336) );
  inv0d0 U5451 ( .I(n117), .ZN(n5335) );
  nr04d0 U5452 ( .A1(n5336), .A2(n5335), .A3(n102), .A4(n125), .ZN(n5337) );
  an03d0 U5453 ( .A1(n5339), .A2(n5338), .A3(n5337), .Z(N724) );
  nr03d0 U5454 ( .A1(n66), .A2(n57), .A3(n92), .ZN(n5341) );
  nr03d0 U5455 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5340) );
  nd02d0 U5456 ( .A1(n5341), .A2(n5340), .ZN(n5344) );
  nd13d1 U5457 ( .A1(n104), .A2(n117), .A3(n78), .ZN(n5343) );
  nd03d0 U5458 ( .A1(n123), .A2(n44), .A3(n135), .ZN(n5342) );
  nr03d0 U5459 ( .A1(n5344), .A2(n5343), .A3(n5342), .ZN(N723) );
  nr03d0 U5460 ( .A1(n93), .A2(n55), .A3(n117), .ZN(n5348) );
  nr03d0 U5461 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5347) );
  nd03d0 U5462 ( .A1(n42), .A2(n81), .A3(n137), .ZN(n5345) );
  nr04d0 U5463 ( .A1(n5345), .A2(n123), .A3(n67), .A4(n104), .ZN(n5346) );
  an03d0 U5464 ( .A1(n5348), .A2(n5347), .A3(n5346), .Z(N722) );
  nr03d0 U5465 ( .A1(n90), .A2(n56), .A3(n118), .ZN(n5353) );
  nr03d0 U5466 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5352) );
  nd03d0 U5467 ( .A1(n44), .A2(n78), .A3(n136), .ZN(n5350) );
  inv0d0 U5468 ( .I(n124), .ZN(n5349) );
  nr04d0 U5469 ( .A1(n5350), .A2(n5349), .A3(n66), .A4(n102), .ZN(n5351) );
  an03d0 U5470 ( .A1(n5353), .A2(n5352), .A3(n5351), .Z(N721) );
  nr03d0 U5471 ( .A1(n91), .A2(n54), .A3(n79), .ZN(n5357) );
  nr03d0 U5472 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5356) );
  nd03d0 U5473 ( .A1(n45), .A2(n117), .A3(n138), .ZN(n5354) );
  nr04d0 U5474 ( .A1(n5354), .A2(n125), .A3(n68), .A4(n103), .ZN(n5355) );
  an03d0 U5475 ( .A1(n5357), .A2(n5356), .A3(n5355), .Z(N720) );
  nr03d0 U5476 ( .A1(n92), .A2(n57), .A3(n80), .ZN(n5362) );
  nr03d0 U5477 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5361) );
  nd03d0 U5478 ( .A1(n43), .A2(n118), .A3(n135), .ZN(n5359) );
  inv0d0 U5479 ( .I(n123), .ZN(n5358) );
  nr04d0 U5480 ( .A1(n5359), .A2(n5358), .A3(n69), .A4(n105), .ZN(n5360) );
  an03d0 U5481 ( .A1(n5362), .A2(n5361), .A3(n5360), .Z(N719) );
  nr03d0 U5482 ( .A1(n118), .A2(n55), .A3(n78), .ZN(n5366) );
  nr03d0 U5483 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5365) );
  nd13d1 U5484 ( .A1(n125), .A2(n43), .A3(n136), .ZN(n5363) );
  nr04d0 U5485 ( .A1(n5363), .A2(n103), .A3(n92), .A4(n67), .ZN(n5364) );
  an03d0 U5486 ( .A1(n5366), .A2(n5365), .A3(n5364), .Z(N718) );
  nr03d0 U5487 ( .A1(n115), .A2(n56), .A3(n81), .ZN(n5370) );
  nr03d0 U5488 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5369) );
  nd03d0 U5489 ( .A1(n42), .A2(n126), .A3(n137), .ZN(n5367) );
  nr04d0 U5490 ( .A1(n5367), .A2(n104), .A3(n93), .A4(n66), .ZN(n5368) );
  an03d0 U5491 ( .A1(n5370), .A2(n5369), .A3(n5368), .Z(N717) );
  nr03d0 U5492 ( .A1(n67), .A2(n42), .A3(n93), .ZN(n5375) );
  nr03d0 U5493 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5374) );
  nd03d0 U5494 ( .A1(n54), .A2(n80), .A3(n136), .ZN(n5372) );
  inv0d0 U5495 ( .I(n115), .ZN(n5371) );
  nr04d0 U5496 ( .A1(n5372), .A2(n5371), .A3(n103), .A4(n126), .ZN(n5373) );
  an03d0 U5497 ( .A1(n5375), .A2(n5374), .A3(n5373), .Z(N716) );
  nr03d0 U5498 ( .A1(n68), .A2(n45), .A3(n90), .ZN(n5377) );
  nr03d0 U5499 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5376) );
  nd02d0 U5500 ( .A1(n5377), .A2(n5376), .ZN(n5380) );
  nd13d1 U5501 ( .A1(n105), .A2(n118), .A3(n81), .ZN(n5379) );
  nd03d0 U5502 ( .A1(n125), .A2(n54), .A3(n138), .ZN(n5378) );
  nr03d0 U5503 ( .A1(n5380), .A2(n5379), .A3(n5378), .ZN(N715) );
  nr03d0 U5504 ( .A1(n93), .A2(n43), .A3(n116), .ZN(n5384) );
  nr03d0 U5505 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5383) );
  nd03d0 U5506 ( .A1(n57), .A2(n79), .A3(n135), .ZN(n5381) );
  nr04d0 U5507 ( .A1(n5381), .A2(n126), .A3(n67), .A4(n104), .ZN(n5382) );
  an03d0 U5508 ( .A1(n5384), .A2(n5383), .A3(n5382), .Z(N714) );
  nr03d0 U5509 ( .A1(n90), .A2(n44), .A3(n115), .ZN(n5389) );
  nr03d0 U5510 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5388) );
  nd03d0 U5511 ( .A1(n54), .A2(n81), .A3(n137), .ZN(n5386) );
  inv0d0 U5512 ( .I(n125), .ZN(n5385) );
  nr04d0 U5513 ( .A1(n5386), .A2(n5385), .A3(n66), .A4(n102), .ZN(n5387) );
  an03d0 U5514 ( .A1(n5389), .A2(n5388), .A3(n5387), .Z(N713) );
  nr03d0 U5515 ( .A1(n91), .A2(n42), .A3(n79), .ZN(n5393) );
  nr03d0 U5516 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5392) );
  nd03d0 U5517 ( .A1(n56), .A2(n116), .A3(n136), .ZN(n5390) );
  nr04d0 U5518 ( .A1(n5390), .A2(n124), .A3(n68), .A4(n103), .ZN(n5391) );
  an03d0 U5519 ( .A1(n5393), .A2(n5392), .A3(n5391), .Z(N712) );
  nr03d0 U5520 ( .A1(n92), .A2(n45), .A3(n80), .ZN(n5398) );
  nr03d0 U5521 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5397) );
  nd03d0 U5522 ( .A1(n55), .A2(n117), .A3(n138), .ZN(n5395) );
  inv0d0 U5523 ( .I(n126), .ZN(n5394) );
  nr04d0 U5524 ( .A1(n5395), .A2(n5394), .A3(n69), .A4(n105), .ZN(n5396) );
  an03d0 U5525 ( .A1(n5398), .A2(n5397), .A3(n5396), .Z(N711) );
  nr03d0 U5526 ( .A1(n117), .A2(n43), .A3(n78), .ZN(n5402) );
  nr03d0 U5527 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5401) );
  nd13d1 U5528 ( .A1(n126), .A2(n56), .A3(n137), .ZN(n5399) );
  nr04d0 U5529 ( .A1(n5399), .A2(n105), .A3(n90), .A4(n68), .ZN(n5400) );
  an03d0 U5530 ( .A1(n5402), .A2(n5401), .A3(n5400), .Z(N710) );
  nr03d0 U5531 ( .A1(n118), .A2(n44), .A3(n81), .ZN(n5406) );
  nr03d0 U5532 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5405) );
  nd03d0 U5533 ( .A1(n57), .A2(n124), .A3(n135), .ZN(n5403) );
  nr04d0 U5534 ( .A1(n5403), .A2(n102), .A3(n91), .A4(n69), .ZN(n5404) );
  an03d0 U5535 ( .A1(n5406), .A2(n5405), .A3(n5404), .Z(N709) );
  nr03d0 U5536 ( .A1(n93), .A2(n42), .A3(n55), .ZN(n5410) );
  nr03d0 U5537 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5409) );
  nd03d0 U5538 ( .A1(n81), .A2(n115), .A3(n137), .ZN(n5407) );
  nr04d0 U5539 ( .A1(n5407), .A2(n123), .A3(n67), .A4(n104), .ZN(n5408) );
  an03d0 U5540 ( .A1(n5410), .A2(n5409), .A3(n5408), .Z(N708) );
  nr03d0 U5541 ( .A1(n90), .A2(n45), .A3(n56), .ZN(n5415) );
  nr03d0 U5542 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5414) );
  nd03d0 U5543 ( .A1(n79), .A2(n118), .A3(n136), .ZN(n5412) );
  inv0d0 U5544 ( .I(n124), .ZN(n5411) );
  nr04d0 U5545 ( .A1(n5412), .A2(n5411), .A3(n66), .A4(n102), .ZN(n5413) );
  an03d0 U5546 ( .A1(n5415), .A2(n5414), .A3(n5413), .Z(N707) );
  nr03d0 U5547 ( .A1(n116), .A2(n43), .A3(n54), .ZN(n5419) );
  nr03d0 U5548 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5418) );
  nd13d1 U5549 ( .A1(n123), .A2(n80), .A3(n138), .ZN(n5416) );
  nr04d0 U5550 ( .A1(n5416), .A2(n103), .A3(n92), .A4(n67), .ZN(n5417) );
  an03d0 U5551 ( .A1(n5419), .A2(n5418), .A3(n5417), .Z(N706) );
  nr03d0 U5552 ( .A1(n115), .A2(n44), .A3(n57), .ZN(n5423) );
  nr03d0 U5553 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5422) );
  nd03d0 U5554 ( .A1(n80), .A2(n123), .A3(n138), .ZN(n5420) );
  nr04d0 U5555 ( .A1(n5420), .A2(n104), .A3(n93), .A4(n66), .ZN(n5421) );
  an03d0 U5556 ( .A1(n5423), .A2(n5422), .A3(n5421), .Z(N705) );
  nr03d0 U5557 ( .A1(n80), .A2(n42), .A3(n55), .ZN(n5427) );
  nr03d0 U5558 ( .A1(n147), .A2(n11), .A3(n33), .ZN(n5426) );
  nd13d1 U5559 ( .A1(n124), .A2(n115), .A3(n135), .ZN(n5424) );
  nr04d0 U5560 ( .A1(n5424), .A2(n105), .A3(n90), .A4(n68), .ZN(n5425) );
  an03d0 U5561 ( .A1(n5427), .A2(n5426), .A3(n5425), .Z(N704) );
  nr03d0 U5562 ( .A1(n79), .A2(n45), .A3(n56), .ZN(n5431) );
  nr03d0 U5563 ( .A1(n149), .A2(n13), .A3(n30), .ZN(n5430) );
  nd03d0 U5564 ( .A1(n115), .A2(n125), .A3(n135), .ZN(n5428) );
  nr04d0 U5565 ( .A1(n5428), .A2(n102), .A3(n91), .A4(n69), .ZN(n5429) );
  an03d0 U5566 ( .A1(n5431), .A2(n5430), .A3(n5429), .Z(N703) );
  nr13d1 U5567 ( .A1(n137), .A2(n104), .A3(n125), .ZN(n5435) );
  nr03d0 U5568 ( .A1(n69), .A2(n115), .A3(n91), .ZN(n5434) );
  nr03d0 U5569 ( .A1(n80), .A2(n43), .A3(n54), .ZN(n5433) );
  nr03d0 U5570 ( .A1(n148), .A2(n12), .A3(n31), .ZN(n5432) );
  an04d0 U5571 ( .A1(n5435), .A2(n5434), .A3(n5433), .A4(n5432), .Z(N702) );
  nr03d0 U5572 ( .A1(n81), .A2(n44), .A3(n57), .ZN(n5439) );
  nr03d0 U5573 ( .A1(n150), .A2(n10), .A3(n32), .ZN(n5438) );
  nd13d1 U5574 ( .A1(n102), .A2(n124), .A3(n136), .ZN(n5436) );
  nr04d0 U5575 ( .A1(n5436), .A2(n68), .A3(n117), .A4(n92), .ZN(n5437) );
  an03d0 U5576 ( .A1(n5439), .A2(n5438), .A3(n5437), .Z(N701) );
  nr03d0 U5577 ( .A1(n103), .A2(n90), .A3(n68), .ZN(n5441) );
  nr03d0 U5578 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5440) );
  nd02d0 U5579 ( .A1(n5441), .A2(n5440), .ZN(n5444) );
  nd13d1 U5580 ( .A1(n125), .A2(n116), .A3(n78), .ZN(n5443) );
  nd03d0 U5581 ( .A1(n44), .A2(n55), .A3(n150), .ZN(n5442) );
  nr03d0 U5582 ( .A1(n5444), .A2(n5443), .A3(n5442), .ZN(N700) );
  nr03d0 U5583 ( .A1(n103), .A2(n91), .A3(n69), .ZN(n5446) );
  nr03d0 U5584 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5445) );
  nd02d0 U5585 ( .A1(n5446), .A2(n5445), .ZN(n5449) );
  nd03d0 U5586 ( .A1(n81), .A2(n116), .A3(n56), .ZN(n5448) );
  nd03d0 U5587 ( .A1(n149), .A2(n42), .A3(n123), .ZN(n5447) );
  nr03d0 U5588 ( .A1(n5449), .A2(n5448), .A3(n5447), .ZN(N699) );
  nr03d0 U5589 ( .A1(n66), .A2(n117), .A3(n92), .ZN(n5454) );
  nr03d0 U5590 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5453) );
  nd03d0 U5591 ( .A1(n45), .A2(n57), .A3(n148), .ZN(n5451) );
  inv0d0 U5592 ( .I(n79), .ZN(n5450) );
  nr04d0 U5593 ( .A1(n5451), .A2(n5450), .A3(n104), .A4(n124), .ZN(n5452) );
  an03d0 U5594 ( .A1(n5454), .A2(n5453), .A3(n5452), .Z(N698) );
  nr03d0 U5595 ( .A1(n67), .A2(n118), .A3(n93), .ZN(n5456) );
  nr03d0 U5596 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5455) );
  nd02d0 U5597 ( .A1(n5456), .A2(n5455), .ZN(n5459) );
  nd13d1 U5598 ( .A1(n103), .A2(n81), .A3(n57), .ZN(n5458) );
  nd03d0 U5599 ( .A1(n148), .A2(n45), .A3(n125), .ZN(n5457) );
  nr03d0 U5600 ( .A1(n5459), .A2(n5458), .A3(n5457), .ZN(N697) );
  nr03d0 U5601 ( .A1(n68), .A2(n80), .A3(n90), .ZN(n5464) );
  nr03d0 U5602 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5463) );
  nd03d0 U5603 ( .A1(n43), .A2(n56), .A3(n150), .ZN(n5461) );
  inv0d0 U5604 ( .I(n116), .ZN(n5460) );
  nr04d0 U5605 ( .A1(n5461), .A2(n5460), .A3(n105), .A4(n123), .ZN(n5462) );
  an03d0 U5606 ( .A1(n5464), .A2(n5463), .A3(n5462), .Z(N696) );
  nr03d0 U5607 ( .A1(n69), .A2(n78), .A3(n91), .ZN(n5466) );
  nr03d0 U5608 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5465) );
  nd02d0 U5609 ( .A1(n5466), .A2(n5465), .ZN(n5469) );
  nd13d1 U5610 ( .A1(n104), .A2(n57), .A3(n42), .ZN(n5468) );
  nd03d0 U5611 ( .A1(n126), .A2(n148), .A3(n116), .ZN(n5467) );
  nr03d0 U5612 ( .A1(n5469), .A2(n5468), .A3(n5467), .ZN(N695) );
  nr03d0 U5613 ( .A1(n91), .A2(n81), .A3(n117), .ZN(n5473) );
  nr03d0 U5614 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5472) );
  nd03d0 U5615 ( .A1(n42), .A2(n54), .A3(n147), .ZN(n5470) );
  nr04d0 U5616 ( .A1(n5470), .A2(n125), .A3(n68), .A4(n103), .ZN(n5471) );
  an03d0 U5617 ( .A1(n5473), .A2(n5472), .A3(n5471), .Z(N694) );
  nr03d0 U5618 ( .A1(n92), .A2(n79), .A3(n118), .ZN(n5478) );
  nr03d0 U5619 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5477) );
  nd03d0 U5620 ( .A1(n44), .A2(n55), .A3(n149), .ZN(n5475) );
  inv0d0 U5621 ( .I(n123), .ZN(n5474) );
  nr04d0 U5622 ( .A1(n5475), .A2(n5474), .A3(n69), .A4(n105), .ZN(n5476) );
  an03d0 U5623 ( .A1(n5478), .A2(n5477), .A3(n5476), .Z(N693) );
  nr03d0 U5624 ( .A1(n66), .A2(n54), .A3(n92), .ZN(n5483) );
  nr03d0 U5625 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5482) );
  nd03d0 U5626 ( .A1(n45), .A2(n78), .A3(n148), .ZN(n5480) );
  inv0d0 U5627 ( .I(n117), .ZN(n5479) );
  nr04d0 U5628 ( .A1(n5480), .A2(n5479), .A3(n102), .A4(n125), .ZN(n5481) );
  an03d0 U5629 ( .A1(n5483), .A2(n5482), .A3(n5481), .Z(N692) );
  nr03d0 U5630 ( .A1(n67), .A2(n57), .A3(n93), .ZN(n5485) );
  nr03d0 U5631 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5484) );
  nd02d0 U5632 ( .A1(n5485), .A2(n5484), .ZN(n5488) );
  nd13d1 U5633 ( .A1(n105), .A2(n125), .A3(n116), .ZN(n5487) );
  nd03d0 U5634 ( .A1(n43), .A2(n80), .A3(n150), .ZN(n5486) );
  nr03d0 U5635 ( .A1(n5488), .A2(n5487), .A3(n5486), .ZN(N691) );
  nr03d0 U5636 ( .A1(n93), .A2(n55), .A3(n116), .ZN(n5492) );
  nr03d0 U5637 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5491) );
  nd03d0 U5638 ( .A1(n42), .A2(n79), .A3(n147), .ZN(n5489) );
  nr04d0 U5639 ( .A1(n5489), .A2(n126), .A3(n67), .A4(n104), .ZN(n5490) );
  an03d0 U5640 ( .A1(n5492), .A2(n5491), .A3(n5490), .Z(N690) );
  nr03d0 U5641 ( .A1(n90), .A2(n56), .A3(n115), .ZN(n5497) );
  nr03d0 U5642 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5496) );
  nd03d0 U5643 ( .A1(n44), .A2(n81), .A3(n149), .ZN(n5494) );
  inv0d0 U5644 ( .I(n125), .ZN(n5493) );
  nr04d0 U5645 ( .A1(n5494), .A2(n5493), .A3(n66), .A4(n102), .ZN(n5495) );
  an03d0 U5646 ( .A1(n5497), .A2(n5496), .A3(n5495), .Z(N689) );
  nr03d0 U5647 ( .A1(n91), .A2(n54), .A3(n79), .ZN(n5501) );
  nr03d0 U5648 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5500) );
  nd03d0 U5649 ( .A1(n45), .A2(n117), .A3(n148), .ZN(n5498) );
  nr04d0 U5650 ( .A1(n5498), .A2(n124), .A3(n68), .A4(n103), .ZN(n5499) );
  an03d0 U5651 ( .A1(n5501), .A2(n5500), .A3(n5499), .Z(N688) );
  nr03d0 U5652 ( .A1(n92), .A2(n57), .A3(n80), .ZN(n5506) );
  nr03d0 U5653 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5505) );
  nd03d0 U5654 ( .A1(n43), .A2(n115), .A3(n150), .ZN(n5503) );
  inv0d0 U5655 ( .I(n126), .ZN(n5502) );
  nr04d0 U5656 ( .A1(n5503), .A2(n5502), .A3(n69), .A4(n105), .ZN(n5504) );
  an03d0 U5657 ( .A1(n5506), .A2(n5505), .A3(n5504), .Z(N687) );
  nr03d0 U5658 ( .A1(n117), .A2(n55), .A3(n78), .ZN(n5510) );
  nr03d0 U5659 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5509) );
  nd13d1 U5660 ( .A1(n126), .A2(n44), .A3(n148), .ZN(n5507) );
  nr04d0 U5661 ( .A1(n5507), .A2(n103), .A3(n92), .A4(n67), .ZN(n5508) );
  an03d0 U5662 ( .A1(n5510), .A2(n5509), .A3(n5508), .Z(N686) );
  nr03d0 U5663 ( .A1(n118), .A2(n56), .A3(n81), .ZN(n5514) );
  nr03d0 U5664 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5513) );
  nd03d0 U5665 ( .A1(n42), .A2(n126), .A3(n147), .ZN(n5511) );
  nr04d0 U5666 ( .A1(n5511), .A2(n104), .A3(n93), .A4(n66), .ZN(n5512) );
  an03d0 U5667 ( .A1(n5514), .A2(n5513), .A3(n5512), .Z(N685) );
  nr03d0 U5668 ( .A1(n68), .A2(n42), .A3(n90), .ZN(n5519) );
  nr03d0 U5669 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5518) );
  nd03d0 U5670 ( .A1(n54), .A2(n78), .A3(n149), .ZN(n5516) );
  inv0d0 U5671 ( .I(n115), .ZN(n5515) );
  nr04d0 U5672 ( .A1(n5516), .A2(n5515), .A3(n103), .A4(n126), .ZN(n5517) );
  an03d0 U5673 ( .A1(n5519), .A2(n5518), .A3(n5517), .Z(N684) );
  nr03d0 U5674 ( .A1(n69), .A2(n45), .A3(n91), .ZN(n5521) );
  nr03d0 U5675 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5520) );
  nd02d0 U5676 ( .A1(n5521), .A2(n5520), .ZN(n5524) );
  nd13d1 U5677 ( .A1(n102), .A2(n117), .A3(n79), .ZN(n5523) );
  nd03d0 U5678 ( .A1(n150), .A2(n57), .A3(n126), .ZN(n5522) );
  nr03d0 U5679 ( .A1(n5524), .A2(n5523), .A3(n5522), .ZN(N683) );
  nr03d0 U5680 ( .A1(n93), .A2(n43), .A3(n117), .ZN(n5528) );
  nr03d0 U5681 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5527) );
  nd03d0 U5682 ( .A1(n56), .A2(n80), .A3(n148), .ZN(n5525) );
  nr04d0 U5683 ( .A1(n5525), .A2(n123), .A3(n67), .A4(n104), .ZN(n5526) );
  an03d0 U5684 ( .A1(n5528), .A2(n5527), .A3(n5526), .Z(N682) );
  nr03d0 U5685 ( .A1(n90), .A2(n44), .A3(n118), .ZN(n5533) );
  nr03d0 U5686 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5532) );
  nd03d0 U5687 ( .A1(n149), .A2(n56), .A3(n124), .ZN(n5530) );
  inv0d0 U5688 ( .I(n81), .ZN(n5529) );
  nr04d0 U5689 ( .A1(n5530), .A2(n5529), .A3(n66), .A4(n102), .ZN(n5531) );
  an03d0 U5690 ( .A1(n5533), .A2(n5532), .A3(n5531), .Z(N681) );
  nr03d0 U5691 ( .A1(n91), .A2(n42), .A3(n79), .ZN(n5537) );
  nr03d0 U5692 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5536) );
  nd03d0 U5693 ( .A1(n147), .A2(n54), .A3(n115), .ZN(n5534) );
  nr04d0 U5694 ( .A1(n5534), .A2(n125), .A3(n68), .A4(n103), .ZN(n5535) );
  an03d0 U5695 ( .A1(n5537), .A2(n5536), .A3(n5535), .Z(N680) );
  nr03d0 U5696 ( .A1(n92), .A2(n45), .A3(n80), .ZN(n5542) );
  nr03d0 U5697 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5541) );
  nd03d0 U5698 ( .A1(n55), .A2(n118), .A3(n150), .ZN(n5539) );
  inv0d0 U5699 ( .I(n124), .ZN(n5538) );
  nr04d0 U5700 ( .A1(n5539), .A2(n5538), .A3(n69), .A4(n105), .ZN(n5540) );
  an03d0 U5701 ( .A1(n5542), .A2(n5541), .A3(n5540), .Z(N679) );
  nr03d0 U5702 ( .A1(n116), .A2(n43), .A3(n78), .ZN(n5546) );
  nr03d0 U5703 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5545) );
  nd13d1 U5704 ( .A1(n123), .A2(n54), .A3(n149), .ZN(n5543) );
  nr04d0 U5705 ( .A1(n5543), .A2(n105), .A3(n90), .A4(n68), .ZN(n5544) );
  an03d0 U5706 ( .A1(n5546), .A2(n5545), .A3(n5544), .Z(N678) );
  nr03d0 U5707 ( .A1(n115), .A2(n44), .A3(n81), .ZN(n5550) );
  nr03d0 U5708 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5549) );
  nd03d0 U5709 ( .A1(n57), .A2(n124), .A3(n147), .ZN(n5547) );
  nr04d0 U5710 ( .A1(n5547), .A2(n102), .A3(n91), .A4(n69), .ZN(n5548) );
  an03d0 U5711 ( .A1(n5550), .A2(n5549), .A3(n5548), .Z(N677) );
  nr03d0 U5712 ( .A1(n93), .A2(n42), .A3(n55), .ZN(n5554) );
  nr03d0 U5713 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5553) );
  nd03d0 U5714 ( .A1(n78), .A2(n116), .A3(n149), .ZN(n5551) );
  nr04d0 U5715 ( .A1(n5551), .A2(n126), .A3(n67), .A4(n104), .ZN(n5552) );
  an03d0 U5716 ( .A1(n5554), .A2(n5553), .A3(n5552), .Z(N676) );
  nr03d0 U5717 ( .A1(n90), .A2(n45), .A3(n56), .ZN(n5559) );
  nr03d0 U5718 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5558) );
  nd03d0 U5719 ( .A1(n79), .A2(n117), .A3(n148), .ZN(n5556) );
  inv0d0 U5720 ( .I(n123), .ZN(n5555) );
  nr04d0 U5721 ( .A1(n5556), .A2(n5555), .A3(n66), .A4(n102), .ZN(n5557) );
  an03d0 U5722 ( .A1(n5559), .A2(n5558), .A3(n5557), .Z(N675) );
  nr03d0 U5723 ( .A1(n117), .A2(n43), .A3(n54), .ZN(n5563) );
  nr03d0 U5724 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5562) );
  nd13d1 U5725 ( .A1(n124), .A2(n78), .A3(n150), .ZN(n5560) );
  nr04d0 U5726 ( .A1(n5560), .A2(n103), .A3(n92), .A4(n67), .ZN(n5561) );
  an03d0 U5727 ( .A1(n5563), .A2(n5562), .A3(n5561), .Z(N674) );
  nr03d0 U5728 ( .A1(n118), .A2(n44), .A3(n57), .ZN(n5567) );
  nr03d0 U5729 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5566) );
  nd03d0 U5730 ( .A1(n80), .A2(n123), .A3(n150), .ZN(n5564) );
  nr04d0 U5731 ( .A1(n5564), .A2(n104), .A3(n93), .A4(n66), .ZN(n5565) );
  an03d0 U5732 ( .A1(n5567), .A2(n5566), .A3(n5565), .Z(N673) );
  nr03d0 U5733 ( .A1(n78), .A2(n42), .A3(n55), .ZN(n5571) );
  nr03d0 U5734 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5570) );
  nd13d1 U5735 ( .A1(n125), .A2(n118), .A3(n147), .ZN(n5568) );
  nr04d0 U5736 ( .A1(n5568), .A2(n105), .A3(n90), .A4(n68), .ZN(n5569) );
  an03d0 U5737 ( .A1(n5571), .A2(n5570), .A3(n5569), .Z(N672) );
  nr03d0 U5738 ( .A1(n79), .A2(n45), .A3(n56), .ZN(n5575) );
  nr03d0 U5739 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5574) );
  nd03d0 U5740 ( .A1(n117), .A2(n125), .A3(n147), .ZN(n5572) );
  nr04d0 U5741 ( .A1(n5572), .A2(n102), .A3(n91), .A4(n69), .ZN(n5573) );
  an03d0 U5742 ( .A1(n5575), .A2(n5574), .A3(n5573), .Z(N671) );
  nr13d1 U5743 ( .A1(n149), .A2(n105), .A3(n126), .ZN(n5579) );
  nr03d0 U5744 ( .A1(n66), .A2(n116), .A3(n92), .ZN(n5578) );
  nr03d0 U5745 ( .A1(n80), .A2(n43), .A3(n54), .ZN(n5577) );
  nr03d0 U5746 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5576) );
  an04d0 U5747 ( .A1(n5579), .A2(n5578), .A3(n5577), .A4(n5576), .Z(N670) );
  nr03d0 U5748 ( .A1(n81), .A2(n44), .A3(n57), .ZN(n5583) );
  nr03d0 U5749 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5582) );
  nd13d1 U5750 ( .A1(n103), .A2(n126), .A3(n148), .ZN(n5580) );
  nr04d0 U5751 ( .A1(n5580), .A2(n69), .A3(n118), .A4(n90), .ZN(n5581) );
  an03d0 U5752 ( .A1(n5583), .A2(n5582), .A3(n5581), .Z(N669) );
  nr03d0 U5753 ( .A1(n67), .A2(n148), .A3(n93), .ZN(n5588) );
  nr03d0 U5754 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5587) );
  nd03d0 U5755 ( .A1(n54), .A2(n79), .A3(n44), .ZN(n5585) );
  inv0d0 U5756 ( .I(n118), .ZN(n5584) );
  nr04d0 U5757 ( .A1(n5585), .A2(n5584), .A3(n104), .A4(n124), .ZN(n5586) );
  an03d0 U5758 ( .A1(n5588), .A2(n5587), .A3(n5586), .Z(N668) );
  nr03d0 U5759 ( .A1(n68), .A2(n147), .A3(n90), .ZN(n5590) );
  nr03d0 U5760 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5589) );
  nd02d0 U5761 ( .A1(n5590), .A2(n5589), .ZN(n5593) );
  nd13d1 U5762 ( .A1(n104), .A2(n115), .A3(n80), .ZN(n5592) );
  nd03d0 U5763 ( .A1(n44), .A2(n55), .A3(n123), .ZN(n5591) );
  nr03d0 U5764 ( .A1(n5593), .A2(n5592), .A3(n5591), .ZN(N667) );
  nr03d0 U5765 ( .A1(n91), .A2(n149), .A3(n116), .ZN(n5597) );
  nr03d0 U5766 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5596) );
  nd03d0 U5767 ( .A1(n56), .A2(n81), .A3(n44), .ZN(n5594) );
  nr04d0 U5768 ( .A1(n5594), .A2(n124), .A3(n68), .A4(n103), .ZN(n5595) );
  an03d0 U5769 ( .A1(n5597), .A2(n5596), .A3(n5595), .Z(N666) );
  nr03d0 U5770 ( .A1(n92), .A2(n150), .A3(n115), .ZN(n5602) );
  nr03d0 U5771 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5601) );
  nd03d0 U5772 ( .A1(n45), .A2(n57), .A3(n125), .ZN(n5599) );
  inv0d0 U5773 ( .I(n78), .ZN(n5598) );
  nr04d0 U5774 ( .A1(n5599), .A2(n5598), .A3(n69), .A4(n105), .ZN(n5600) );
  an03d0 U5775 ( .A1(n5602), .A2(n5601), .A3(n5600), .Z(N665) );
  nr03d0 U5776 ( .A1(n93), .A2(n148), .A3(n79), .ZN(n5606) );
  nr03d0 U5777 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5605) );
  nd03d0 U5778 ( .A1(n43), .A2(n56), .A3(n118), .ZN(n5603) );
  nr04d0 U5779 ( .A1(n5603), .A2(n123), .A3(n67), .A4(n104), .ZN(n5604) );
  an03d0 U5780 ( .A1(n5606), .A2(n5605), .A3(n5604), .Z(N664) );
  nr03d0 U5781 ( .A1(n90), .A2(n147), .A3(n80), .ZN(n5611) );
  nr03d0 U5782 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5610) );
  nd03d0 U5783 ( .A1(n55), .A2(n115), .A3(n42), .ZN(n5608) );
  inv0d0 U5784 ( .I(n125), .ZN(n5607) );
  nr04d0 U5785 ( .A1(n5608), .A2(n5607), .A3(n66), .A4(n102), .ZN(n5609) );
  an03d0 U5786 ( .A1(n5611), .A2(n5610), .A3(n5609), .Z(N663) );
  nr03d0 U5787 ( .A1(n116), .A2(n149), .A3(n78), .ZN(n5615) );
  nr03d0 U5788 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5614) );
  nd13d1 U5789 ( .A1(n126), .A2(n55), .A3(n43), .ZN(n5612) );
  nr04d0 U5790 ( .A1(n5612), .A2(n103), .A3(n92), .A4(n67), .ZN(n5613) );
  an03d0 U5791 ( .A1(n5615), .A2(n5614), .A3(n5613), .Z(N662) );
  nr03d0 U5792 ( .A1(n115), .A2(n150), .A3(n81), .ZN(n5619) );
  nr03d0 U5793 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5618) );
  nd03d0 U5794 ( .A1(n57), .A2(n126), .A3(n45), .ZN(n5616) );
  nr04d0 U5795 ( .A1(n5616), .A2(n104), .A3(n93), .A4(n66), .ZN(n5617) );
  an03d0 U5796 ( .A1(n5619), .A2(n5618), .A3(n5617), .Z(N661) );
  nr03d0 U5797 ( .A1(n91), .A2(n148), .A3(n55), .ZN(n5623) );
  nr03d0 U5798 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5622) );
  nd03d0 U5799 ( .A1(n81), .A2(n118), .A3(n43), .ZN(n5620) );
  nr04d0 U5800 ( .A1(n5620), .A2(n125), .A3(n68), .A4(n103), .ZN(n5621) );
  an03d0 U5801 ( .A1(n5623), .A2(n5622), .A3(n5621), .Z(N660) );
  nr03d0 U5802 ( .A1(n92), .A2(n147), .A3(n56), .ZN(n5628) );
  nr03d0 U5803 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5627) );
  nd03d0 U5804 ( .A1(n42), .A2(n78), .A3(n126), .ZN(n5625) );
  inv0d0 U5805 ( .I(n116), .ZN(n5624) );
  nr04d0 U5806 ( .A1(n5625), .A2(n5624), .A3(n69), .A4(n105), .ZN(n5626) );
  an03d0 U5807 ( .A1(n5628), .A2(n5627), .A3(n5626), .Z(N659) );
  nr03d0 U5808 ( .A1(n117), .A2(n149), .A3(n54), .ZN(n5632) );
  nr03d0 U5809 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5631) );
  nd13d1 U5810 ( .A1(n123), .A2(n79), .A3(n44), .ZN(n5629) );
  nr04d0 U5811 ( .A1(n5629), .A2(n105), .A3(n90), .A4(n68), .ZN(n5630) );
  an03d0 U5812 ( .A1(n5632), .A2(n5631), .A3(n5630), .Z(N658) );
  nr03d0 U5813 ( .A1(n118), .A2(n150), .A3(n57), .ZN(n5636) );
  nr03d0 U5814 ( .A1(n136), .A2(n10), .A3(n32), .ZN(n5635) );
  nd03d0 U5815 ( .A1(n78), .A2(n124), .A3(n44), .ZN(n5633) );
  nr04d0 U5816 ( .A1(n5633), .A2(n102), .A3(n91), .A4(n69), .ZN(n5634) );
  an03d0 U5817 ( .A1(n5636), .A2(n5635), .A3(n5634), .Z(N657) );
  nr03d0 U5818 ( .A1(n78), .A2(n148), .A3(n55), .ZN(n5640) );
  nr03d0 U5819 ( .A1(n138), .A2(n11), .A3(n33), .ZN(n5639) );
  nd13d1 U5820 ( .A1(n124), .A2(n116), .A3(n45), .ZN(n5637) );
  nr04d0 U5821 ( .A1(n5637), .A2(n103), .A3(n92), .A4(n67), .ZN(n5638) );
  an03d0 U5822 ( .A1(n5640), .A2(n5639), .A3(n5638), .Z(N656) );
  nr03d0 U5823 ( .A1(n79), .A2(n147), .A3(n56), .ZN(n5644) );
  nr03d0 U5824 ( .A1(n135), .A2(n13), .A3(n30), .ZN(n5643) );
  nd03d0 U5825 ( .A1(n118), .A2(n123), .A3(n42), .ZN(n5641) );
  nr04d0 U5826 ( .A1(n5641), .A2(n104), .A3(n93), .A4(n66), .ZN(n5642) );
  an03d0 U5827 ( .A1(n5644), .A2(n5643), .A3(n5642), .Z(N655) );
  nr03d0 U5828 ( .A1(n93), .A2(n42), .A3(n54), .ZN(n5648) );
  nr03d0 U5829 ( .A1(n147), .A2(n33), .A3(n138), .ZN(n5647) );
  nd03d0 U5830 ( .A1(n79), .A2(n116), .A3(n11), .ZN(n5645) );
  nr04d0 U5831 ( .A1(n5645), .A2(n126), .A3(n67), .A4(n104), .ZN(n5646) );
  an03d0 U5832 ( .A1(n5648), .A2(n5647), .A3(n5646), .Z(N654) );
  nr03d0 U5833 ( .A1(n80), .A2(n45), .A3(n57), .ZN(n5652) );
  nr03d0 U5834 ( .A1(n149), .A2(n30), .A3(n135), .ZN(n5651) );
  nd13d1 U5835 ( .A1(n125), .A2(n117), .A3(n11), .ZN(n5649) );
  nr04d0 U5836 ( .A1(n5649), .A2(n105), .A3(n90), .A4(n68), .ZN(n5650) );
  an03d0 U5837 ( .A1(n5652), .A2(n5651), .A3(n5650), .Z(N653) );
  nr13d1 U5838 ( .A1(n12), .A2(n102), .A3(n123), .ZN(n5656) );
  nr03d0 U5839 ( .A1(n69), .A2(n115), .A3(n91), .ZN(n5655) );
  nr03d0 U5840 ( .A1(n81), .A2(n43), .A3(n55), .ZN(n5654) );
  nr03d0 U5841 ( .A1(n148), .A2(n31), .A3(n137), .ZN(n5653) );
  an04d0 U5842 ( .A1(n5656), .A2(n5655), .A3(n5654), .A4(n5653), .Z(N652) );
  nr03d0 U5843 ( .A1(n124), .A2(n67), .A3(n104), .ZN(n5660) );
  nr03d0 U5844 ( .A1(n90), .A2(n80), .A3(n117), .ZN(n5659) );
  nr03d0 U5845 ( .A1(n57), .A2(n149), .A3(n44), .ZN(n5658) );
  nr03d0 U5846 ( .A1(n137), .A2(n12), .A3(n31), .ZN(n5657) );
  an04d0 U5847 ( .A1(n5660), .A2(n5659), .A3(n5658), .A4(n5657), .Z(N651) );
  nr03d0 U5848 ( .A1(n66), .A2(n78), .A3(n92), .ZN(n5665) );
  nr03d0 U5849 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5664) );
  nd03d0 U5850 ( .A1(n44), .A2(n54), .A3(n32), .ZN(n5662) );
  inv0d0 U5851 ( .I(n117), .ZN(n5661) );
  nr04d0 U5852 ( .A1(n5662), .A2(n5661), .A3(n105), .A4(n123), .ZN(n5663) );
  an03d0 U5853 ( .A1(n5665), .A2(n5664), .A3(n5663), .Z(N650) );
  nr03d0 U5854 ( .A1(n91), .A2(n81), .A3(n118), .ZN(n5669) );
  nr03d0 U5855 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5668) );
  nd03d0 U5856 ( .A1(n45), .A2(n55), .A3(n33), .ZN(n5666) );
  nr04d0 U5857 ( .A1(n5666), .A2(n124), .A3(n66), .A4(n102), .ZN(n5667) );
  an03d0 U5858 ( .A1(n5669), .A2(n5668), .A3(n5667), .Z(N649) );
  nr03d0 U5859 ( .A1(n104), .A2(n54), .A3(n67), .ZN(n5671) );
  nr03d0 U5860 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5670) );
  nd02d0 U5861 ( .A1(n5671), .A2(n5670), .ZN(n5674) );
  nd03d0 U5862 ( .A1(n93), .A2(n125), .A3(n116), .ZN(n5673) );
  nd03d0 U5863 ( .A1(n43), .A2(n80), .A3(n30), .ZN(n5672) );
  nr03d0 U5864 ( .A1(n5674), .A2(n5673), .A3(n5672), .ZN(N648) );
  nr03d0 U5865 ( .A1(n105), .A2(n57), .A3(n66), .ZN(n5676) );
  nr03d0 U5866 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5675) );
  nd02d0 U5867 ( .A1(n5676), .A2(n5675), .ZN(n5679) );
  nd13d1 U5868 ( .A1(n126), .A2(n91), .A3(n117), .ZN(n5678) );
  nd03d0 U5869 ( .A1(n42), .A2(n79), .A3(n31), .ZN(n5677) );
  nr03d0 U5870 ( .A1(n5679), .A2(n5678), .A3(n5677), .ZN(N647) );
  nr03d0 U5871 ( .A1(n67), .A2(n55), .A3(n93), .ZN(n5681) );
  nr03d0 U5872 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5680) );
  nd02d0 U5873 ( .A1(n5681), .A2(n5680), .ZN(n5684) );
  nd13d1 U5874 ( .A1(n105), .A2(n118), .A3(n81), .ZN(n5683) );
  nd03d0 U5875 ( .A1(n124), .A2(n43), .A3(n32), .ZN(n5682) );
  nr03d0 U5876 ( .A1(n5684), .A2(n5683), .A3(n5682), .ZN(N646) );
  nr03d0 U5877 ( .A1(n68), .A2(n56), .A3(n90), .ZN(n5689) );
  nr03d0 U5878 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5688) );
  nd03d0 U5879 ( .A1(n44), .A2(n81), .A3(n33), .ZN(n5686) );
  inv0d0 U5880 ( .I(n115), .ZN(n5685) );
  nr04d0 U5881 ( .A1(n5686), .A2(n5685), .A3(n102), .A4(n125), .ZN(n5687) );
  an03d0 U5882 ( .A1(n5689), .A2(n5688), .A3(n5687), .Z(N645) );
  nr03d0 U5883 ( .A1(n92), .A2(n54), .A3(n79), .ZN(n5693) );
  nr03d0 U5884 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5692) );
  nd03d0 U5885 ( .A1(n45), .A2(n117), .A3(n30), .ZN(n5690) );
  nr04d0 U5886 ( .A1(n5690), .A2(n123), .A3(n68), .A4(n103), .ZN(n5691) );
  an03d0 U5887 ( .A1(n5693), .A2(n5692), .A3(n5691), .Z(N644) );
  nr03d0 U5888 ( .A1(n116), .A2(n57), .A3(n80), .ZN(n5697) );
  nr03d0 U5889 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5696) );
  nd13d1 U5890 ( .A1(n123), .A2(n45), .A3(n31), .ZN(n5694) );
  nr04d0 U5891 ( .A1(n5694), .A2(n102), .A3(n91), .A4(n69), .ZN(n5695) );
  an03d0 U5892 ( .A1(n5697), .A2(n5696), .A3(n5695), .Z(N643) );
  nr03d0 U5893 ( .A1(n69), .A2(n44), .A3(n91), .ZN(n5702) );
  nr03d0 U5894 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5701) );
  nd03d0 U5895 ( .A1(n54), .A2(n78), .A3(n31), .ZN(n5699) );
  inv0d0 U5896 ( .I(n118), .ZN(n5698) );
  nr04d0 U5897 ( .A1(n5699), .A2(n5698), .A3(n103), .A4(n126), .ZN(n5700) );
  an03d0 U5898 ( .A1(n5702), .A2(n5701), .A3(n5700), .Z(N642) );
  nr03d0 U5899 ( .A1(n66), .A2(n42), .A3(n92), .ZN(n5704) );
  nr03d0 U5900 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5703) );
  nd02d0 U5901 ( .A1(n5704), .A2(n5703), .ZN(n5707) );
  nd13d1 U5902 ( .A1(n102), .A2(n115), .A3(n78), .ZN(n5706) );
  nd03d0 U5903 ( .A1(n123), .A2(n57), .A3(n32), .ZN(n5705) );
  nr03d0 U5904 ( .A1(n5707), .A2(n5706), .A3(n5705), .ZN(N641) );
  nr03d0 U5905 ( .A1(n102), .A2(n45), .A3(n68), .ZN(n5709) );
  nr03d0 U5906 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5708) );
  nd02d0 U5907 ( .A1(n5709), .A2(n5708), .ZN(n5712) );
  nd13d1 U5908 ( .A1(n124), .A2(n92), .A3(n118), .ZN(n5711) );
  nd03d0 U5909 ( .A1(n56), .A2(n80), .A3(n33), .ZN(n5710) );
  nr03d0 U5910 ( .A1(n5712), .A2(n5711), .A3(n5710), .ZN(N640) );
  nr03d0 U5911 ( .A1(n103), .A2(n43), .A3(n69), .ZN(n5714) );
  nr03d0 U5912 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5713) );
  nd02d0 U5913 ( .A1(n5714), .A2(n5713), .ZN(n5717) );
  nd03d0 U5914 ( .A1(n92), .A2(n126), .A3(n115), .ZN(n5716) );
  nd03d0 U5915 ( .A1(n55), .A2(n79), .A3(n30), .ZN(n5715) );
  nr03d0 U5916 ( .A1(n5717), .A2(n5716), .A3(n5715), .ZN(N639) );
  nr03d0 U5917 ( .A1(n93), .A2(n55), .A3(n116), .ZN(n5721) );
  nr03d0 U5918 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5720) );
  nd03d0 U5919 ( .A1(n43), .A2(n81), .A3(n31), .ZN(n5718) );
  nr04d0 U5920 ( .A1(n5718), .A2(n125), .A3(n69), .A4(n105), .ZN(n5719) );
  an03d0 U5921 ( .A1(n5721), .A2(n5720), .A3(n5719), .Z(N638) );
  nr03d0 U5922 ( .A1(n90), .A2(n44), .A3(n115), .ZN(n5725) );
  nr03d0 U5923 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5724) );
  nd03d0 U5924 ( .A1(n57), .A2(n78), .A3(n32), .ZN(n5722) );
  nr04d0 U5925 ( .A1(n5722), .A2(n126), .A3(n67), .A4(n104), .ZN(n5723) );
  an03d0 U5926 ( .A1(n5725), .A2(n5724), .A3(n5723), .Z(N637) );
  nr03d0 U5927 ( .A1(n91), .A2(n42), .A3(n78), .ZN(n5729) );
  nr03d0 U5928 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5728) );
  nd03d0 U5929 ( .A1(n54), .A2(n115), .A3(n33), .ZN(n5726) );
  nr04d0 U5930 ( .A1(n5726), .A2(n124), .A3(n66), .A4(n102), .ZN(n5727) );
  an03d0 U5931 ( .A1(n5729), .A2(n5728), .A3(n5727), .Z(N636) );
  nr03d0 U5932 ( .A1(n115), .A2(n45), .A3(n81), .ZN(n5733) );
  nr03d0 U5933 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5732) );
  nd13d1 U5934 ( .A1(n125), .A2(n56), .A3(n32), .ZN(n5730) );
  nr04d0 U5935 ( .A1(n5730), .A2(n103), .A3(n92), .A4(n67), .ZN(n5731) );
  an03d0 U5936 ( .A1(n5733), .A2(n5732), .A3(n5731), .Z(N635) );
  nr03d0 U5937 ( .A1(n92), .A2(n43), .A3(n56), .ZN(n5737) );
  nr03d0 U5938 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5736) );
  nd03d0 U5939 ( .A1(n80), .A2(n118), .A3(n30), .ZN(n5734) );
  nr04d0 U5940 ( .A1(n5734), .A2(n123), .A3(n68), .A4(n103), .ZN(n5735) );
  an03d0 U5941 ( .A1(n5737), .A2(n5736), .A3(n5735), .Z(N634) );
  nr03d0 U5942 ( .A1(n117), .A2(n44), .A3(n54), .ZN(n5742) );
  nr03d0 U5943 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5741) );
  nd03d0 U5944 ( .A1(n81), .A2(n90), .A3(n31), .ZN(n5739) );
  inv0d0 U5945 ( .I(n126), .ZN(n5738) );
  nr04d0 U5946 ( .A1(n5739), .A2(n5738), .A3(n69), .A4(n105), .ZN(n5740) );
  an03d0 U5947 ( .A1(n5742), .A2(n5741), .A3(n5740), .Z(N633) );
  nr03d0 U5948 ( .A1(n118), .A2(n42), .A3(n57), .ZN(n5746) );
  nr03d0 U5949 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5745) );
  nd03d0 U5950 ( .A1(n78), .A2(n91), .A3(n32), .ZN(n5743) );
  nr04d0 U5951 ( .A1(n5743), .A2(n125), .A3(n67), .A4(n104), .ZN(n5744) );
  an03d0 U5952 ( .A1(n5746), .A2(n5745), .A3(n5744), .Z(N632) );
  nr03d0 U5953 ( .A1(n116), .A2(n45), .A3(n55), .ZN(n5750) );
  nr03d0 U5954 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5749) );
  nd03d0 U5955 ( .A1(n79), .A2(n124), .A3(n33), .ZN(n5747) );
  nr04d0 U5956 ( .A1(n5747), .A2(n104), .A3(n93), .A4(n66), .ZN(n5748) );
  an03d0 U5957 ( .A1(n5750), .A2(n5749), .A3(n5748), .Z(N631) );
  nr03d0 U5958 ( .A1(n115), .A2(n43), .A3(n56), .ZN(n5754) );
  nr03d0 U5959 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5753) );
  nd13d1 U5960 ( .A1(n126), .A2(n80), .A3(n33), .ZN(n5751) );
  nr04d0 U5961 ( .A1(n5751), .A2(n105), .A3(n90), .A4(n68), .ZN(n5752) );
  an03d0 U5962 ( .A1(n5754), .A2(n5753), .A3(n5752), .Z(N630) );
  nr03d0 U5963 ( .A1(n78), .A2(n44), .A3(n54), .ZN(n5758) );
  nr03d0 U5964 ( .A1(n147), .A2(n11), .A3(n138), .ZN(n5757) );
  nd03d0 U5965 ( .A1(n116), .A2(n92), .A3(n30), .ZN(n5755) );
  nr04d0 U5966 ( .A1(n5755), .A2(n126), .A3(n66), .A4(n102), .ZN(n5756) );
  an03d0 U5967 ( .A1(n5758), .A2(n5757), .A3(n5756), .Z(N629) );
  nr03d0 U5968 ( .A1(n79), .A2(n42), .A3(n57), .ZN(n5762) );
  nr03d0 U5969 ( .A1(n149), .A2(n13), .A3(n135), .ZN(n5761) );
  nd03d0 U5970 ( .A1(n115), .A2(n123), .A3(n31), .ZN(n5759) );
  nr04d0 U5971 ( .A1(n5759), .A2(n102), .A3(n91), .A4(n69), .ZN(n5760) );
  an03d0 U5972 ( .A1(n5762), .A2(n5761), .A3(n5760), .Z(N628) );
  nr03d0 U5973 ( .A1(n80), .A2(n45), .A3(n55), .ZN(n5766) );
  nr03d0 U5974 ( .A1(n148), .A2(n12), .A3(n137), .ZN(n5765) );
  nd13d1 U5975 ( .A1(n123), .A2(n115), .A3(n30), .ZN(n5763) );
  nr04d0 U5976 ( .A1(n5763), .A2(n103), .A3(n92), .A4(n67), .ZN(n5764) );
  an03d0 U5977 ( .A1(n5766), .A2(n5765), .A3(n5764), .Z(N627) );
  nr13d1 U5978 ( .A1(n31), .A2(n103), .A3(n124), .ZN(n5770) );
  nr03d0 U5979 ( .A1(n67), .A2(n117), .A3(n93), .ZN(n5769) );
  nr03d0 U5980 ( .A1(n81), .A2(n43), .A3(n56), .ZN(n5768) );
  nr03d0 U5981 ( .A1(n150), .A2(n10), .A3(n136), .ZN(n5767) );
  an04d0 U5982 ( .A1(n5770), .A2(n5769), .A3(n5768), .A4(n5767), .Z(N626) );
  nd02d1 U5983 ( .A1(iaddr[7]), .A2(n1879), .ZN(n2087) );
endmodule


module mprj_io_buffer ( mgmt_gpio_in, mgmt_gpio_in_buf, mgmt_gpio_oeb, 
        mgmt_gpio_oeb_buf, mgmt_gpio_out, mgmt_gpio_out_buf );
  input [18:0] mgmt_gpio_in;
  output [18:0] mgmt_gpio_in_buf;
  input [2:0] mgmt_gpio_oeb;
  output [2:0] mgmt_gpio_oeb_buf;
  input [18:0] mgmt_gpio_out;
  output [18:0] mgmt_gpio_out_buf;

  tri   [18:0] mgmt_gpio_in;

  buffd7 \BUF[0]  ( .I(mgmt_gpio_out[0]), .Z(mgmt_gpio_out_buf[0]) );
  buffd7 \BUF[1]  ( .I(mgmt_gpio_out[1]), .Z(mgmt_gpio_out_buf[1]) );
  buffd7 \BUF[2]  ( .I(mgmt_gpio_out[2]), .Z(mgmt_gpio_out_buf[2]) );
  buffd7 \BUF[3]  ( .I(mgmt_gpio_out[3]), .Z(mgmt_gpio_out_buf[3]) );
  buffd7 \BUF[4]  ( .I(mgmt_gpio_out[4]), .Z(mgmt_gpio_out_buf[4]) );
  buffd7 \BUF[5]  ( .I(mgmt_gpio_out[5]), .Z(mgmt_gpio_out_buf[5]) );
  buffd7 \BUF[6]  ( .I(mgmt_gpio_out[6]), .Z(mgmt_gpio_out_buf[6]) );
  buffd7 \BUF[7]  ( .I(mgmt_gpio_out[7]), .Z(mgmt_gpio_out_buf[7]) );
  buffd7 \BUF[8]  ( .I(mgmt_gpio_out[8]), .Z(mgmt_gpio_out_buf[8]) );
  buffd7 \BUF[9]  ( .I(mgmt_gpio_out[9]), .Z(mgmt_gpio_out_buf[9]) );
  buffd7 \BUF[10]  ( .I(mgmt_gpio_out[10]), .Z(mgmt_gpio_out_buf[10]) );
  buffd7 \BUF[11]  ( .I(mgmt_gpio_out[11]), .Z(mgmt_gpio_out_buf[11]) );
  buffd7 \BUF[12]  ( .I(mgmt_gpio_out[12]), .Z(mgmt_gpio_out_buf[12]) );
  buffd7 \BUF[13]  ( .I(mgmt_gpio_out[13]), .Z(mgmt_gpio_out_buf[13]) );
  buffd7 \BUF[14]  ( .I(mgmt_gpio_out[14]), .Z(mgmt_gpio_out_buf[14]) );
  buffd7 \BUF[15]  ( .I(mgmt_gpio_out[15]), .Z(mgmt_gpio_out_buf[15]) );
  buffd7 \BUF[16]  ( .I(mgmt_gpio_out[16]), .Z(mgmt_gpio_out_buf[16]) );
  buffd7 \BUF[17]  ( .I(mgmt_gpio_out[17]), .Z(mgmt_gpio_out_buf[17]) );
  buffd7 \BUF[18]  ( .I(mgmt_gpio_out[18]), .Z(mgmt_gpio_out_buf[18]) );
  buffd7 \BUF[19]  ( .I(mgmt_gpio_oeb[0]), .Z(mgmt_gpio_oeb_buf[0]) );
  buffd7 \BUF[20]  ( .I(mgmt_gpio_oeb[1]), .Z(mgmt_gpio_oeb_buf[1]) );
  buffd7 \BUF[21]  ( .I(mgmt_gpio_oeb[2]), .Z(mgmt_gpio_oeb_buf[2]) );
  buffd7 \BUF[22]  ( .I(mgmt_gpio_in[0]), .Z(mgmt_gpio_in_buf[0]) );
  buffd7 \BUF[23]  ( .I(mgmt_gpio_in[1]), .Z(mgmt_gpio_in_buf[1]) );
  buffd7 \BUF[24]  ( .I(mgmt_gpio_in[2]), .Z(mgmt_gpio_in_buf[2]) );
  buffd7 \BUF[25]  ( .I(mgmt_gpio_in[3]), .Z(mgmt_gpio_in_buf[3]) );
  buffd7 \BUF[26]  ( .I(mgmt_gpio_in[4]), .Z(mgmt_gpio_in_buf[4]) );
  buffd7 \BUF[27]  ( .I(mgmt_gpio_in[5]), .Z(mgmt_gpio_in_buf[5]) );
  buffd7 \BUF[28]  ( .I(mgmt_gpio_in[6]), .Z(mgmt_gpio_in_buf[6]) );
  buffd7 \BUF[29]  ( .I(mgmt_gpio_in[7]), .Z(mgmt_gpio_in_buf[7]) );
  buffd7 \BUF[30]  ( .I(mgmt_gpio_in[8]), .Z(mgmt_gpio_in_buf[8]) );
  buffd7 \BUF[31]  ( .I(mgmt_gpio_in[9]), .Z(mgmt_gpio_in_buf[9]) );
  buffd7 \BUF[32]  ( .I(mgmt_gpio_in[10]), .Z(mgmt_gpio_in_buf[10]) );
  buffd7 \BUF[33]  ( .I(mgmt_gpio_in[11]), .Z(mgmt_gpio_in_buf[11]) );
  buffd7 \BUF[34]  ( .I(mgmt_gpio_in[12]), .Z(mgmt_gpio_in_buf[12]) );
  buffd7 \BUF[35]  ( .I(mgmt_gpio_in[13]), .Z(mgmt_gpio_in_buf[13]) );
  buffd7 \BUF[36]  ( .I(mgmt_gpio_in[14]), .Z(mgmt_gpio_in_buf[14]) );
  buffd7 \BUF[37]  ( .I(mgmt_gpio_in[15]), .Z(mgmt_gpio_in_buf[15]) );
  buffd7 \BUF[38]  ( .I(mgmt_gpio_in[16]), .Z(mgmt_gpio_in_buf[16]) );
  buffd7 \BUF[39]  ( .I(mgmt_gpio_in[17]), .Z(mgmt_gpio_in_buf[17]) );
  buffd7 \BUF[40]  ( .I(mgmt_gpio_in[18]), .Z(mgmt_gpio_in_buf[18]) );
endmodule


module dummy_scl180_conb_1_744 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_745 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_746 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_747 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_748 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_749 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_750 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_751 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_752 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_753 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_754 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_755 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_756 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_1803_1 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b1;
  assign gpio_defaults[11] = 1'b1;
  assign gpio_defaults[10] = 1'b0;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_744 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_745 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_746 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_747 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_748 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_749 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_750 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_751 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_752 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_753 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_754 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_755 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_756 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1209 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1210 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1211 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1212 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1213 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1214 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1215 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1216 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1217 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1218 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1219 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1220 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1221 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_1803_0 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b1;
  assign gpio_defaults[11] = 1'b1;
  assign gpio_defaults[10] = 1'b0;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1209 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1210 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1211 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1212 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1213 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1214 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1215 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1216 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1217 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1218 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1219 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1220 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1221 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_731 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_732 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_733 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_734 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_735 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_736 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_737 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_738 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_739 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_740 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_741 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_742 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_743 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_34 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_731 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_732 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_733 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_734 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_735 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_736 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_737 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_738 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_739 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_740 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_741 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_742 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_743 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_718 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_719 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_720 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_721 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_722 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_723 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_724 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_725 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_726 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_727 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_728 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_729 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_730 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0801 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b1;
  assign gpio_defaults[10] = 1'b0;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b0;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_718 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_719 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_720 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_721 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_722 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_723 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_724 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_725 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_726 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_727 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_728 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_729 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_730 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1196 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1197 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1198 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1199 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1200 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1201 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1202 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1203 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1204 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1205 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1206 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1207 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1208 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_33 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1196 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1197 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1198 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1199 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1200 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1201 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1202 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1203 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1204 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1205 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1206 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1207 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1208 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1183 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1184 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1185 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1186 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1187 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1188 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1189 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1190 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1191 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1192 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1193 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1194 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1195 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_32 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1183 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1184 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1185 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1186 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1187 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1188 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1189 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1190 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1191 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1192 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1193 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1194 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1195 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1170 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1171 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1172 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1173 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1174 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1175 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1176 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1177 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1178 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1179 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1180 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1181 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1182 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_31 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1170 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1171 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1172 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1173 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1174 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1175 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1176 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1177 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1178 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1179 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1180 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1181 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1182 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1157 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1158 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1159 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1160 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1161 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1162 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1163 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1164 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1165 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1166 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1167 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1168 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1169 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_30 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1157 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1158 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1159 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1160 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1161 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1162 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1163 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1164 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1165 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1166 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1167 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1168 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1169 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1144 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1145 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1146 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1147 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1148 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1149 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1150 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1151 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1152 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1153 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1154 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1155 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1156 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_29 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1144 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1145 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1146 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1147 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1148 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1149 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1150 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1151 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1152 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1153 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1154 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1155 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1156 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1131 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1132 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1133 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1134 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1135 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1136 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1137 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1138 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1139 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1140 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1141 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1142 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1143 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_28 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1131 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1132 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1133 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1134 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1135 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1136 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1137 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1138 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1139 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1140 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1141 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1142 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1143 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1118 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1119 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1120 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1121 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1122 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1123 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1124 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1125 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1126 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1127 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1128 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1129 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1130 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_27 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1118 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1119 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1120 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1121 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1122 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1123 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1124 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1125 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1126 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1127 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1128 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1129 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1130 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1105 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1106 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1107 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1108 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1109 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1110 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1111 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1112 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1113 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1114 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1115 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1116 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1117 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_26 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1105 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1106 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1107 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1108 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1109 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1110 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1111 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1112 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1113 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1114 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1115 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1116 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1117 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1092 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1093 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1094 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1095 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1096 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1097 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1098 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1099 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1100 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1101 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1102 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1103 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1104 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_25 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1092 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1093 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1094 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1095 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1096 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1097 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1098 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1099 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1100 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1101 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1102 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1103 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1104 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1079 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1080 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1081 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1082 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1083 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1084 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1085 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1086 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1087 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1088 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1089 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1090 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1091 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_24 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1079 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1080 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1081 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1082 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1083 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1084 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1085 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1086 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1087 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1088 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1089 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1090 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1091 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1066 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1067 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1068 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1069 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1070 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1071 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1072 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1073 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1074 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1075 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1076 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1077 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1078 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_23 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1066 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1067 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1068 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1069 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1070 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1071 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1072 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1073 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1074 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1075 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1076 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1077 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1078 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1053 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1054 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1055 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1056 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1057 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1058 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1059 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1060 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1061 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1062 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1063 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1064 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1065 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_22 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1053 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1054 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1055 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1056 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1057 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1058 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1059 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1060 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1061 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1062 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1063 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1064 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1065 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1040 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1041 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1042 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1043 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1044 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1045 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1046 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1047 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1048 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1049 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1050 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1051 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1052 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_21 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1040 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1041 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1042 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1043 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1044 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1045 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1046 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1047 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1048 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1049 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1050 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1051 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1052 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1027 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1028 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1029 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1030 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1031 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1032 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1033 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1034 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1035 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1036 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1037 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1038 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1039 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_20 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1027 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1028 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1029 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1030 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1031 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1032 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1033 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1034 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1035 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1036 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1037 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1038 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1039 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1014 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1015 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1016 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1017 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1018 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1019 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1020 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1021 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1022 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1023 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1024 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1025 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1026 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_19 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1014 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1015 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1016 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1017 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1018 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1019 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1020 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1021 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1022 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1023 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1024 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1025 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1026 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_1001 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1002 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1003 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1004 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1005 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1006 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1007 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1008 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1009 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1010 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1011 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1012 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1013 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_18 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_1001 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_1002 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_1003 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_1004 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_1005 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_1006 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_1007 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_1008 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_1009 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_1010 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_1011 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_1012 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1013 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_988 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_989 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_990 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_991 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_992 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_993 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_994 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_995 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_996 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_997 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_998 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_999 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1000 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_17 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_988 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_989 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_990 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_991 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_992 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_993 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_994 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_995 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_996 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_997 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_998 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_999 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_1000 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_975 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_976 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_977 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_978 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_979 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_980 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_981 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_982 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_983 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_984 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_985 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_986 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_987 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_16 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_975 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_976 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_977 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_978 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_979 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_980 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_981 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_982 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_983 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_984 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_985 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_986 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_987 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_962 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_963 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_964 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_965 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_966 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_967 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_968 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_969 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_970 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_971 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_972 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_973 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_974 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_15 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_962 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_963 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_964 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_965 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_966 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_967 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_968 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_969 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_970 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_971 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_972 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_973 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_974 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_949 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_950 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_951 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_952 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_953 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_954 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_955 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_956 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_957 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_958 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_959 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_960 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_961 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_14 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_949 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_950 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_951 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_952 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_953 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_954 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_955 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_956 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_957 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_958 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_959 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_960 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_961 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_936 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_937 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_938 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_939 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_940 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_941 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_942 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_943 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_944 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_945 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_946 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_947 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_948 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_13 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_936 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_937 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_938 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_939 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_940 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_941 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_942 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_943 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_944 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_945 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_946 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_947 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_948 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_923 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_924 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_925 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_926 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_927 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_928 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_929 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_930 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_931 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_932 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_933 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_934 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_935 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_12 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_923 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_924 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_925 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_926 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_927 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_928 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_929 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_930 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_931 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_932 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_933 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_934 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_935 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_910 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_911 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_912 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_913 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_914 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_915 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_916 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_917 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_918 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_919 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_920 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_921 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_922 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_11 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_910 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_911 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_912 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_913 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_914 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_915 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_916 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_917 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_918 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_919 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_920 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_921 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_922 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_897 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_898 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_899 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_900 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_901 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_902 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_903 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_904 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_905 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_906 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_907 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_908 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_909 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_10 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_897 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_898 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_899 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_900 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_901 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_902 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_903 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_904 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_905 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_906 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_907 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_908 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_909 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_884 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_885 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_886 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_887 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_888 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_889 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_890 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_891 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_892 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_893 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_894 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_895 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_896 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_9 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_884 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_885 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_886 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_887 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_888 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_889 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_890 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_891 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_892 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_893 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_894 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_895 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_896 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_871 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_872 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_873 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_874 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_875 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_876 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_877 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_878 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_879 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_880 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_881 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_882 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_883 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_8 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_871 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_872 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_873 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_874 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_875 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_876 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_877 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_878 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_879 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_880 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_881 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_882 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_883 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_858 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_859 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_860 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_861 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_862 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_863 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_864 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_865 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_866 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_867 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_868 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_869 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_870 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_7 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_858 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_859 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_860 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_861 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_862 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_863 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_864 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_865 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_866 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_867 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_868 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_869 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_870 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_845 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_846 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_847 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_848 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_849 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_850 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_851 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_852 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_853 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_854 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_855 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_856 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_857 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_6 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_845 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_846 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_847 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_848 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_849 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_850 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_851 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_852 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_853 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_854 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_855 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_856 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_857 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_832 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_833 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_834 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_835 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_836 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_837 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_838 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_839 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_840 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_841 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_842 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_843 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_844 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_5 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_832 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_833 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_834 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_835 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_836 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_837 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_838 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_839 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_840 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_841 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_842 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_843 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_844 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_819 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_820 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_821 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_822 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_823 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_824 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_825 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_826 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_827 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_828 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_829 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_830 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_831 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_4 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_819 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_820 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_821 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_822 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_823 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_824 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_825 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_826 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_827 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_828 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_829 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_830 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_831 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_806 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_807 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_808 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_809 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_810 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_811 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_812 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_813 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_814 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_815 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_816 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_817 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_818 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_3 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_806 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_807 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_808 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_809 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_810 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_811 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_812 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_813 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_814 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_815 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_816 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_817 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_818 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_793 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_794 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_795 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_796 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_797 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_798 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_799 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_800 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_801 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_802 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_803 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_804 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_805 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_2 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_793 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_794 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_795 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_796 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_797 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_798 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_799 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_800 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_801 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_802 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_803 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_804 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_805 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_780 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_781 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_782 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_783 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_784 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_785 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_786 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_787 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_788 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_789 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_790 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_791 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_792 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_1 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_780 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_781 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_782 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_783 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_784 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_785 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_786 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_787 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_788 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_789 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_790 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_791 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_792 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_767 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_768 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_769 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_770 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_771 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_772 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_773 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_774 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_775 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_776 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_777 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_778 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_779 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_defaults_block_0403_0 ( VPWR, VGND, gpio_defaults );
  output [12:0] gpio_defaults;
  inout VPWR,  VGND;

  assign gpio_defaults[12] = 1'b0;
  assign gpio_defaults[11] = 1'b0;
  assign gpio_defaults[10] = 1'b1;
  assign gpio_defaults[9] = 1'b0;
  assign gpio_defaults[8] = 1'b0;
  assign gpio_defaults[7] = 1'b0;
  assign gpio_defaults[6] = 1'b0;
  assign gpio_defaults[5] = 1'b0;
  assign gpio_defaults[4] = 1'b0;
  assign gpio_defaults[3] = 1'b0;
  assign gpio_defaults[2] = 1'b0;
  assign gpio_defaults[1] = 1'b1;
  assign gpio_defaults[0] = 1'b1;

  dummy_scl180_conb_1_767 \gpio_default_value[0]  (  );
  dummy_scl180_conb_1_768 \gpio_default_value[1]  (  );
  dummy_scl180_conb_1_769 \gpio_default_value[2]  (  );
  dummy_scl180_conb_1_770 \gpio_default_value[3]  (  );
  dummy_scl180_conb_1_771 \gpio_default_value[4]  (  );
  dummy_scl180_conb_1_772 \gpio_default_value[5]  (  );
  dummy_scl180_conb_1_773 \gpio_default_value[6]  (  );
  dummy_scl180_conb_1_774 \gpio_default_value[7]  (  );
  dummy_scl180_conb_1_775 \gpio_default_value[8]  (  );
  dummy_scl180_conb_1_776 \gpio_default_value[9]  (  );
  dummy_scl180_conb_1_777 \gpio_default_value[10]  (  );
  dummy_scl180_conb_1_778 \gpio_default_value[11]  (  );
  dummy_scl180_conb_1_779 \gpio_default_value[12]  (  );
endmodule


module dummy_scl180_conb_1_100 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_36 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_100 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_99 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_36 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_99 conb0 (  );
endmodule


module dummy_scl180_conb_1_716 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_36 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11,
         n12, n13, n14, n15, n16, n17, n18, n19, n20, n21, n22, n23, n24, n25,
         n26, n27, n28, n29, n30, n31, n32, n33, n34, n35, n36, n37, n38, n39,
         n40, n41, n42, n43, n44, n45, n46, n47, n48, n49, n50, n51, n52, n53,
         n54, n55, n56, n59, n60, n61, n62;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n25), .SDN(n26), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n23), .SDN(n24), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n21), .SDN(n22), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n19), .SDN(n20), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n17), .SDN(n18), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n15), .SDN(n16), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n13), 
        .SDN(n14), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n11), .SDN(n12), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n9), .SDN(n10), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n7), .SDN(n8), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n5), .SDN(n6), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(n3), .SDN(n4), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n1), .SDN(n2), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n31), .ZN(n1) );
  inv0d0 U4 ( .I(n32), .ZN(n2) );
  inv0d0 U5 ( .I(n33), .ZN(n3) );
  inv0d0 U6 ( .I(n34), .ZN(n4) );
  inv0d0 U7 ( .I(n35), .ZN(n5) );
  inv0d0 U8 ( .I(n36), .ZN(n6) );
  inv0d0 U9 ( .I(n37), .ZN(n7) );
  inv0d0 U10 ( .I(n38), .ZN(n8) );
  inv0d0 U11 ( .I(n39), .ZN(n9) );
  inv0d0 U12 ( .I(n40), .ZN(n10) );
  inv0d0 U13 ( .I(n41), .ZN(n11) );
  inv0d0 U14 ( .I(n42), .ZN(n12) );
  inv0d0 U15 ( .I(n43), .ZN(n13) );
  inv0d0 U16 ( .I(n44), .ZN(n14) );
  inv0d0 U17 ( .I(n45), .ZN(n15) );
  inv0d0 U18 ( .I(n46), .ZN(n16) );
  inv0d0 U19 ( .I(n47), .ZN(n17) );
  inv0d0 U20 ( .I(n48), .ZN(n18) );
  inv0d0 U21 ( .I(n49), .ZN(n19) );
  inv0d0 U22 ( .I(n50), .ZN(n20) );
  inv0d0 U23 ( .I(n51), .ZN(n21) );
  inv0d0 U24 ( .I(n52), .ZN(n22) );
  inv0d0 U25 ( .I(n53), .ZN(n23) );
  inv0d0 U26 ( .I(n54), .ZN(n24) );
  inv0d0 U27 ( .I(n55), .ZN(n25) );
  inv0d0 U28 ( .I(n56), .ZN(n26) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n27), .A(n28), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n28)
         );
  oaim22d1 U32 ( .A1(n29), .A2(n27), .B1(user_gpio_out), .B2(n27), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n27) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n30), .B1(pad_gpio_dm[0]), .B2(n30), 
        .Z(n29) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n30) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n32) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n31) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n34) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n33) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n36) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n35) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n38) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n37) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n40) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n39) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n42) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n41) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n44) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n43) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n46) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n45) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n48) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n47) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n50) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n49) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n52) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n51) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n54) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n53) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n56) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n55) );
  gpio_logic_high_36 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_36 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_716 const_source (  );
  inv0d0 U29 ( .I(resetn), .ZN(n62) );
  bufbdk U62 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U63 ( .I(n61), .ZN(resetn_out) );
  invbdk U64 ( .I(n60), .ZN(n59) );
  bufbdk U65 ( .I(n62), .Z(n60) );
  bufbdk U66 ( .I(n62), .Z(n61) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_102 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_37 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_102 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_101 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_37 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_101 conb0 (  );
endmodule


module dummy_scl180_conb_1_717 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_37 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_37 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_37 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_717 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_88 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_30 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_88 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_87 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_30 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_87 conb0 (  );
endmodule


module dummy_scl180_conb_1_710 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_30 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_30 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_30 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_710 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_90 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_31 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_90 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_89 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_31 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_89 conb0 (  );
endmodule


module dummy_scl180_conb_1_711 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_31 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_31 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_31 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_711 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_92 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_32 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_92 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_91 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_32 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_91 conb0 (  );
endmodule


module dummy_scl180_conb_1_712 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_32 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_32 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_32 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_712 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_94 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_33 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_94 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_93 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_33 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_93 conb0 (  );
endmodule


module dummy_scl180_conb_1_713 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_33 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_33 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_33 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_713 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_96 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_34 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_96 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_95 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_34 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_95 conb0 (  );
endmodule


module dummy_scl180_conb_1_714 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_34 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_34 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_34 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_714 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_98 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_35 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_98 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_97 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_35 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_97 conb0 (  );
endmodule


module dummy_scl180_conb_1_715 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_35 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_35 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_35 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_715 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_66 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_19 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_66 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_65 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_19 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_65 conb0 (  );
endmodule


module dummy_scl180_conb_1_699 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_19 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_19 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_19 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_699 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_68 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_20 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_68 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_67 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_20 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_67 conb0 (  );
endmodule


module dummy_scl180_conb_1_700 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_20 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_20 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_20 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_700 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_70 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_21 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_70 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_69 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_21 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_69 conb0 (  );
endmodule


module dummy_scl180_conb_1_701 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_21 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_21 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_21 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_701 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_72 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_22 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_72 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_71 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_22 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_71 conb0 (  );
endmodule


module dummy_scl180_conb_1_702 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_22 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_22 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_22 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_702 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_74 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_23 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_74 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_73 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_23 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_73 conb0 (  );
endmodule


module dummy_scl180_conb_1_703 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_23 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_23 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_23 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_703 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_76 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_24 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_76 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_75 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_24 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_75 conb0 (  );
endmodule


module dummy_scl180_conb_1_704 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_24 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_24 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_24 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_704 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_78 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_25 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_78 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_77 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_25 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_77 conb0 (  );
endmodule


module dummy_scl180_conb_1_705 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_25 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_25 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_25 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_705 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_80 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_26 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_80 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_79 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_26 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_79 conb0 (  );
endmodule


module dummy_scl180_conb_1_706 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_26 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_26 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_26 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_706 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_82 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_27 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_82 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_81 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_27 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_81 conb0 (  );
endmodule


module dummy_scl180_conb_1_707 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_27 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_27 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_27 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_707 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_84 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_28 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_84 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_83 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_28 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_83 conb0 (  );
endmodule


module dummy_scl180_conb_1_708 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_28 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_28 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_28 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_708 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_86 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_29 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_86 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_85 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_29 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_85 conb0 (  );
endmodule


module dummy_scl180_conb_1_709 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_29 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n57, n59, n61, n62, n63, n64, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119,
         n120, n121;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(n64), .CDN(n59), 
        .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(n64), .CDN(n59), 
        .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(n64), .CDN(n59), 
        .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(n64), .CDN(n59), 
        .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(n64), .CDN(n59), 
        .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(n64), .CDN(n59), 
        .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(n64), .CDN(n59), 
        .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(n64), .CDN(n59), 
        .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(n64), .CDN(n59), 
        .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(n59), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(n57), .CDN(n97), .SDN(
        n96), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(n57), .CDN(n99), .SDN(
        n98), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(n57), .CDN(n101), 
        .SDN(n100), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(n57), .CDN(n103), 
        .SDN(n102), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(n57), .CDN(n105), .SDN(
        n104), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(n57), .CDN(n107), .SDN(
        n106), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n109), .SDN(n108), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(n57), .CDN(n113), 
        .SDN(n112), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(n57), .CDN(n115), 
        .SDN(n114), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n117), .SDN(n116), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(n57), .CDN(n119), .SDN(
        n118), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n121), .SDN(n120), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n91), .ZN(n121) );
  inv0d0 U4 ( .I(n90), .ZN(n120) );
  inv0d0 U5 ( .I(n89), .ZN(n119) );
  inv0d0 U6 ( .I(n88), .ZN(n118) );
  inv0d0 U7 ( .I(n87), .ZN(n117) );
  inv0d0 U8 ( .I(n86), .ZN(n116) );
  inv0d0 U9 ( .I(n85), .ZN(n115) );
  inv0d0 U10 ( .I(n84), .ZN(n114) );
  inv0d0 U11 ( .I(n83), .ZN(n113) );
  inv0d0 U12 ( .I(n82), .ZN(n112) );
  inv0d0 U13 ( .I(n81), .ZN(n111) );
  inv0d0 U14 ( .I(n80), .ZN(n110) );
  inv0d0 U15 ( .I(n79), .ZN(n109) );
  inv0d0 U16 ( .I(n78), .ZN(n108) );
  inv0d0 U17 ( .I(n77), .ZN(n107) );
  inv0d0 U18 ( .I(n76), .ZN(n106) );
  inv0d0 U19 ( .I(n75), .ZN(n105) );
  inv0d0 U20 ( .I(n74), .ZN(n104) );
  inv0d0 U21 ( .I(n73), .ZN(n103) );
  inv0d0 U22 ( .I(n72), .ZN(n102) );
  inv0d0 U23 ( .I(n71), .ZN(n101) );
  inv0d0 U24 ( .I(n70), .ZN(n100) );
  inv0d0 U25 ( .I(n69), .ZN(n99) );
  inv0d0 U26 ( .I(n68), .ZN(n98) );
  inv0d0 U27 ( .I(n67), .ZN(n97) );
  inv0d0 U28 ( .I(n66), .ZN(n96) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n95), .A(n94), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n94)
         );
  oaim22d1 U32 ( .A1(n93), .A2(n95), .B1(user_gpio_out), .B2(n95), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n95) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n92), .B1(pad_gpio_dm[0]), .B2(n92), 
        .Z(n93) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n92) );
  an02d0 U36 ( .A1(n62), .A2(gpio_defaults[1]), .Z(n90) );
  nr02d0 U37 ( .A1(resetn_out), .A2(gpio_defaults[1]), .ZN(n91) );
  an02d0 U38 ( .A1(n62), .A2(gpio_defaults[3]), .Z(n88) );
  nr02d0 U39 ( .A1(resetn_out), .A2(gpio_defaults[3]), .ZN(n89) );
  an02d0 U40 ( .A1(n62), .A2(gpio_defaults[4]), .Z(n86) );
  nr02d0 U41 ( .A1(resetn_out), .A2(gpio_defaults[4]), .ZN(n87) );
  an02d0 U42 ( .A1(n62), .A2(gpio_defaults[9]), .Z(n84) );
  nr02d0 U43 ( .A1(resetn_out), .A2(gpio_defaults[9]), .ZN(n85) );
  an02d0 U44 ( .A1(n62), .A2(gpio_defaults[8]), .Z(n82) );
  nr02d0 U45 ( .A1(resetn_out), .A2(gpio_defaults[8]), .ZN(n83) );
  an02d0 U46 ( .A1(n62), .A2(gpio_defaults[2]), .Z(n80) );
  nr02d0 U47 ( .A1(resetn_out), .A2(gpio_defaults[2]), .ZN(n81) );
  an02d0 U48 ( .A1(n62), .A2(gpio_defaults[0]), .Z(n78) );
  nr02d0 U49 ( .A1(resetn_out), .A2(gpio_defaults[0]), .ZN(n79) );
  an02d0 U50 ( .A1(n62), .A2(gpio_defaults[7]), .Z(n76) );
  nr02d0 U51 ( .A1(resetn_out), .A2(gpio_defaults[7]), .ZN(n77) );
  an02d0 U52 ( .A1(n62), .A2(gpio_defaults[5]), .Z(n74) );
  nr02d0 U53 ( .A1(resetn_out), .A2(gpio_defaults[5]), .ZN(n75) );
  an02d0 U54 ( .A1(n62), .A2(gpio_defaults[10]), .Z(n72) );
  nr02d0 U55 ( .A1(resetn_out), .A2(gpio_defaults[10]), .ZN(n73) );
  an02d0 U56 ( .A1(n62), .A2(gpio_defaults[11]), .Z(n70) );
  nr02d0 U57 ( .A1(resetn_out), .A2(gpio_defaults[11]), .ZN(n71) );
  an02d0 U58 ( .A1(n62), .A2(gpio_defaults[12]), .Z(n68) );
  nr02d0 U59 ( .A1(resetn_out), .A2(gpio_defaults[12]), .ZN(n69) );
  an02d0 U60 ( .A1(n62), .A2(gpio_defaults[6]), .Z(n66) );
  nr02d0 U61 ( .A1(resetn_out), .A2(gpio_defaults[6]), .ZN(n67) );
  gpio_logic_high_29 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_29 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_709 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(n57) );
  bufbdk U62 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U63 ( .I(n62), .ZN(n59) );
  invbdk U64 ( .I(n61), .ZN(resetn_out) );
  bufbdk U65 ( .I(n63), .Z(n61) );
  bufbdk U66 ( .I(n63), .Z(n62) );
  invbdk U67 ( .I(resetn), .ZN(n63) );
  bufbdk U68 ( .I(serial_clock), .Z(n64) );
  bufbdk U69 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_60 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_16 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_60 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_59 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_16 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_59 conb0 (  );
endmodule


module dummy_scl180_conb_1_696 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_16 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_16 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_16 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_696 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_62 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_17 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_62 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_61 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_17 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_61 conb0 (  );
endmodule


module dummy_scl180_conb_1_697 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_17 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_17 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_17 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_697 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_64 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_18 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_64 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_63 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_18 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_63 conb0 (  );
endmodule


module dummy_scl180_conb_1_698 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_18 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_18 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_18 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_698 const_source (  );
  inv0d0 U29 ( .I(resetn), .ZN(n62) );
  bufbdk U62 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U63 ( .I(n61), .ZN(resetn_out) );
  invbdk U64 ( .I(n60), .ZN(n59) );
  bufbdk U65 ( .I(n62), .Z(n60) );
  bufbdk U66 ( .I(n62), .Z(n61) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_28 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_0 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_28 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_27 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_0 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_27 conb0 (  );
endmodule


module dummy_scl180_conb_1_680 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_0 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n57, n59, n61, n62, n63, n64, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119,
         n120, n121;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(n64), .CDN(n59), 
        .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(n64), .CDN(n59), 
        .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(n64), .CDN(n59), 
        .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(n64), .CDN(n59), 
        .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(n64), .CDN(n59), 
        .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(n64), .CDN(n59), 
        .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(n64), .CDN(n59), 
        .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(n64), .CDN(n59), 
        .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(n64), .CDN(n59), 
        .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(n59), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(n57), .CDN(n97), .SDN(
        n96), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(n57), .CDN(n99), .SDN(
        n98), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(n57), .CDN(n101), 
        .SDN(n100), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(n57), .CDN(n103), 
        .SDN(n102), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(n57), .CDN(n105), .SDN(
        n104), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(n57), .CDN(n107), .SDN(
        n106), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n109), .SDN(n108), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(n57), .CDN(n113), 
        .SDN(n112), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(n57), .CDN(n115), 
        .SDN(n114), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n117), .SDN(n116), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(n57), .CDN(n119), .SDN(
        n118), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n121), .SDN(n120), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n91), .ZN(n121) );
  inv0d0 U4 ( .I(n90), .ZN(n120) );
  inv0d0 U5 ( .I(n89), .ZN(n119) );
  inv0d0 U6 ( .I(n88), .ZN(n118) );
  inv0d0 U7 ( .I(n87), .ZN(n117) );
  inv0d0 U8 ( .I(n86), .ZN(n116) );
  inv0d0 U9 ( .I(n85), .ZN(n115) );
  inv0d0 U10 ( .I(n84), .ZN(n114) );
  inv0d0 U11 ( .I(n83), .ZN(n113) );
  inv0d0 U12 ( .I(n82), .ZN(n112) );
  inv0d0 U13 ( .I(n81), .ZN(n111) );
  inv0d0 U14 ( .I(n80), .ZN(n110) );
  inv0d0 U15 ( .I(n79), .ZN(n109) );
  inv0d0 U16 ( .I(n78), .ZN(n108) );
  inv0d0 U17 ( .I(n77), .ZN(n107) );
  inv0d0 U18 ( .I(n76), .ZN(n106) );
  inv0d0 U19 ( .I(n75), .ZN(n105) );
  inv0d0 U20 ( .I(n74), .ZN(n104) );
  inv0d0 U21 ( .I(n73), .ZN(n103) );
  inv0d0 U22 ( .I(n72), .ZN(n102) );
  inv0d0 U23 ( .I(n71), .ZN(n101) );
  inv0d0 U24 ( .I(n70), .ZN(n100) );
  inv0d0 U25 ( .I(n69), .ZN(n99) );
  inv0d0 U26 ( .I(n68), .ZN(n98) );
  inv0d0 U27 ( .I(n67), .ZN(n97) );
  inv0d0 U28 ( .I(n66), .ZN(n96) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n95), .A(n94), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n94)
         );
  oaim22d1 U32 ( .A1(n93), .A2(n95), .B1(user_gpio_out), .B2(n95), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n95) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n92), .B1(pad_gpio_dm[0]), .B2(n92), 
        .Z(n93) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n92) );
  an02d0 U36 ( .A1(n62), .A2(gpio_defaults[1]), .Z(n90) );
  nr02d0 U37 ( .A1(resetn_out), .A2(gpio_defaults[1]), .ZN(n91) );
  an02d0 U38 ( .A1(n62), .A2(gpio_defaults[3]), .Z(n88) );
  nr02d0 U39 ( .A1(resetn_out), .A2(gpio_defaults[3]), .ZN(n89) );
  an02d0 U40 ( .A1(n62), .A2(gpio_defaults[4]), .Z(n86) );
  nr02d0 U41 ( .A1(resetn_out), .A2(gpio_defaults[4]), .ZN(n87) );
  an02d0 U42 ( .A1(n62), .A2(gpio_defaults[9]), .Z(n84) );
  nr02d0 U43 ( .A1(resetn_out), .A2(gpio_defaults[9]), .ZN(n85) );
  an02d0 U44 ( .A1(n62), .A2(gpio_defaults[8]), .Z(n82) );
  nr02d0 U45 ( .A1(resetn_out), .A2(gpio_defaults[8]), .ZN(n83) );
  an02d0 U46 ( .A1(n62), .A2(gpio_defaults[2]), .Z(n80) );
  nr02d0 U47 ( .A1(resetn_out), .A2(gpio_defaults[2]), .ZN(n81) );
  an02d0 U48 ( .A1(n62), .A2(gpio_defaults[0]), .Z(n78) );
  nr02d0 U49 ( .A1(resetn_out), .A2(gpio_defaults[0]), .ZN(n79) );
  an02d0 U50 ( .A1(n62), .A2(gpio_defaults[7]), .Z(n76) );
  nr02d0 U51 ( .A1(resetn_out), .A2(gpio_defaults[7]), .ZN(n77) );
  an02d0 U52 ( .A1(n62), .A2(gpio_defaults[5]), .Z(n74) );
  nr02d0 U53 ( .A1(resetn_out), .A2(gpio_defaults[5]), .ZN(n75) );
  an02d0 U54 ( .A1(n62), .A2(gpio_defaults[10]), .Z(n72) );
  nr02d0 U55 ( .A1(resetn_out), .A2(gpio_defaults[10]), .ZN(n73) );
  an02d0 U56 ( .A1(n62), .A2(gpio_defaults[11]), .Z(n70) );
  nr02d0 U57 ( .A1(resetn_out), .A2(gpio_defaults[11]), .ZN(n71) );
  an02d0 U58 ( .A1(n62), .A2(gpio_defaults[12]), .Z(n68) );
  nr02d0 U59 ( .A1(resetn_out), .A2(gpio_defaults[12]), .ZN(n69) );
  an02d0 U60 ( .A1(n62), .A2(gpio_defaults[6]), .Z(n66) );
  nr02d0 U61 ( .A1(resetn_out), .A2(gpio_defaults[6]), .ZN(n67) );
  gpio_logic_high_0 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_0 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_680 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(n57) );
  bufbdk U62 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U63 ( .I(n62), .ZN(n59) );
  invbdk U64 ( .I(n61), .ZN(resetn_out) );
  bufbdk U65 ( .I(n63), .Z(n61) );
  bufbdk U66 ( .I(n63), .Z(n62) );
  invbdk U67 ( .I(resetn), .ZN(n63) );
  bufbdk U68 ( .I(serial_clock), .Z(n64) );
  bufbdk U69 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_30 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_1 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_30 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_29 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_1 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_29 conb0 (  );
endmodule


module dummy_scl180_conb_1_681 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_1 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_1 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_1 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_681 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_32 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_2 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_32 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_31 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_2 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_31 conb0 (  );
endmodule


module dummy_scl180_conb_1_682 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_2 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_2 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_2 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_682 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_34 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_3 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_34 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_33 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_3 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_33 conb0 (  );
endmodule


module dummy_scl180_conb_1_683 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_3 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_3 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_3 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_683 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_36 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_4 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_36 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_35 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_4 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_35 conb0 (  );
endmodule


module dummy_scl180_conb_1_684 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_4 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_4 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_4 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_684 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_38 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_5 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_38 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_37 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_5 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_37 conb0 (  );
endmodule


module dummy_scl180_conb_1_685 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_5 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_5 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_5 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_685 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_40 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_6 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_40 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_39 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_6 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_39 conb0 (  );
endmodule


module dummy_scl180_conb_1_686 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_6 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_6 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_6 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_686 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_42 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_7 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_42 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_41 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_7 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_41 conb0 (  );
endmodule


module dummy_scl180_conb_1_687 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_7 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_7 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_7 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_687 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_44 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_8 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_44 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_43 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_8 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_43 conb0 (  );
endmodule


module dummy_scl180_conb_1_688 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_8 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_8 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_8 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_688 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_46 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_9 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_46 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_45 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_9 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_45 conb0 (  );
endmodule


module dummy_scl180_conb_1_689 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_9 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_9 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_9 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_689 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_48 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_10 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_48 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_47 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_10 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_47 conb0 (  );
endmodule


module dummy_scl180_conb_1_690 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_10 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_10 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_10 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_690 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_50 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_11 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_50 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_49 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_11 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_49 conb0 (  );
endmodule


module dummy_scl180_conb_1_691 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_11 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_11 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_11 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_691 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_52 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_12 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_52 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_51 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_12 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_51 conb0 (  );
endmodule


module dummy_scl180_conb_1_692 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_12 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_12 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_12 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_692 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_54 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_13 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_54 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_53 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_13 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_53 conb0 (  );
endmodule


module dummy_scl180_conb_1_693 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_13 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_13 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_13 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_693 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_56 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_14 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_56 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_55 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_14 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_55 conb0 (  );
endmodule


module dummy_scl180_conb_1_694 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_14 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_14 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_14 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_694 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_58 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_logic_high_15 ( vccd1, vssd1, gpio_logic1 );
  output gpio_logic1;
  inout vccd1,  vssd1;

  assign gpio_logic1 = 1'b1;

  dummy_scl180_conb_1_58 gpio_logic_high (  );
endmodule


module dummy_scl180_conb_1_57 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module scl180_marco_sparecell_15 ( VPWR, VGND, LO );
  input VPWR, VGND;
  output LO;

  assign LO = 1'b0;

  dummy_scl180_conb_1_57 conb0 (  );
endmodule


module dummy_scl180_conb_1_695 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module gpio_control_block_15 ( vccd, vssd, vccd1, vssd1, gpio_defaults, resetn, 
        resetn_out, serial_clock, serial_clock_out, serial_load, 
        serial_load_out, mgmt_gpio_in, mgmt_gpio_out, mgmt_gpio_oeb, 
        serial_data_in, serial_data_out, user_gpio_out, user_gpio_oeb, 
        user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel, pad_gpio_vtrip_sel, 
        pad_gpio_inenb, pad_gpio_ib_mode_sel, pad_gpio_ana_en, 
        pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_dm, pad_gpio_outenb, 
        pad_gpio_out, pad_gpio_in, one, zero );
  input [12:0] gpio_defaults;
  output [2:0] pad_gpio_dm;
  input resetn, serial_clock, serial_load, mgmt_gpio_out, mgmt_gpio_oeb,
         serial_data_in, user_gpio_out, user_gpio_oeb, pad_gpio_in;
  output resetn_out, serial_clock_out, serial_load_out, mgmt_gpio_in,
         serial_data_out, user_gpio_in, pad_gpio_holdover, pad_gpio_slow_sel,
         pad_gpio_vtrip_sel, pad_gpio_inenb, pad_gpio_ib_mode_sel,
         pad_gpio_ana_en, pad_gpio_ana_sel, pad_gpio_ana_pol, pad_gpio_outenb,
         pad_gpio_out, one, zero;
  inout vccd,  vssd,  vccd1,  vssd1;
  wire   mgmt_ena, gpio_outenb, n59, n60, n61, n62, n64, n65, n66, n67, n68,
         n69, n70, n71, n72, n73, n74, n75, n76, n77, n78, n79, n80, n81, n82,
         n83, n84, n85, n86, n87, n88, n89, n90, n91, n92, n93, n94, n95, n96,
         n97, n98, n99, n100, n101, n102, n103, n104, n105, n106, n107, n108,
         n109, n110, n111, n112, n113, n114, n115, n116, n117, n118, n119;
  wire   [12:0] shift_register;
  tri   user_gpio_out;
  tri   pad_gpio_in;
  tri   pad_gpio_inenb;
  tri   [2:0] pad_gpio_dm;
  tri   pad_gpio_outenb;
  tri   pad_gpio_out;
  assign mgmt_gpio_in = pad_gpio_in;
  assign user_gpio_in = pad_gpio_in;
  assign one = 1'b1;
  assign zero = 1'b0;

  dfcrq1 \shift_register_reg[0]  ( .D(serial_data_in), .CP(serial_clock_out), 
        .CDN(n59), .Q(shift_register[0]) );
  dfcrq1 \shift_register_reg[1]  ( .D(shift_register[0]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[1]) );
  dfcrq1 \shift_register_reg[2]  ( .D(shift_register[1]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[2]) );
  dfcrq1 \shift_register_reg[3]  ( .D(shift_register[2]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[3]) );
  dfcrq1 \shift_register_reg[4]  ( .D(shift_register[3]), .CP(serial_clock_out), .CDN(n59), .Q(shift_register[4]) );
  dfcrq1 \shift_register_reg[5]  ( .D(shift_register[4]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[5]) );
  dfcrq1 \shift_register_reg[6]  ( .D(shift_register[5]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[6]) );
  dfcrq1 \shift_register_reg[7]  ( .D(shift_register[6]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[7]) );
  dfcrq1 \shift_register_reg[8]  ( .D(shift_register[7]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[8]) );
  dfcrq1 \shift_register_reg[9]  ( .D(shift_register[8]), .CP(serial_clock_out), .CDN(resetn_out), .Q(shift_register[9]) );
  dfcrq1 \shift_register_reg[10]  ( .D(shift_register[9]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[10]) );
  dfcrq1 \shift_register_reg[11]  ( .D(shift_register[10]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[11]) );
  dfcrq1 \shift_register_reg[12]  ( .D(shift_register[11]), .CP(
        serial_clock_out), .CDN(resetn_out), .Q(shift_register[12]) );
  dfcfq1 serial_data_out_reg ( .D(shift_register[12]), .CPN(serial_clock_out), 
        .CDN(resetn_out), .Q(serial_data_out) );
  dfbrb1 gpio_ana_sel_reg ( .D(shift_register[6]), .CP(serial_load_out), .CDN(
        n95), .SDN(n94), .Q(pad_gpio_ana_sel) );
  dfbrb1 \gpio_dm_reg[2]  ( .D(shift_register[12]), .CP(serial_load_out), 
        .CDN(n97), .SDN(n96), .Q(pad_gpio_dm[2]) );
  dfbrb1 \gpio_dm_reg[1]  ( .D(shift_register[11]), .CP(serial_load_out), 
        .CDN(n99), .SDN(n98), .Q(pad_gpio_dm[1]) );
  dfbrb1 \gpio_dm_reg[0]  ( .D(shift_register[10]), .CP(serial_load_out), 
        .CDN(n101), .SDN(n100), .Q(pad_gpio_dm[0]) );
  dfbrb1 gpio_ana_en_reg ( .D(shift_register[5]), .CP(serial_load_out), .CDN(
        n103), .SDN(n102), .Q(pad_gpio_ana_en) );
  dfbrb1 gpio_ana_pol_reg ( .D(shift_register[7]), .CP(serial_load_out), .CDN(
        n105), .SDN(n104), .Q(pad_gpio_ana_pol) );
  dfbrb1 mgmt_ena_reg ( .D(shift_register[0]), .CP(serial_load_out), .CDN(n107), .SDN(n106), .Q(mgmt_ena) );
  dfbrb1 gpio_holdover_reg ( .D(shift_register[2]), .CP(serial_load_out), 
        .CDN(n109), .SDN(n108), .Q(pad_gpio_holdover) );
  dfbrb1 gpio_slow_sel_reg ( .D(shift_register[8]), .CP(serial_load_out), 
        .CDN(n111), .SDN(n110), .Q(pad_gpio_slow_sel) );
  dfbrb1 gpio_vtrip_sel_reg ( .D(shift_register[9]), .CP(serial_load_out), 
        .CDN(n113), .SDN(n112), .Q(pad_gpio_vtrip_sel) );
  dfbrb1 gpio_ib_mode_sel_reg ( .D(shift_register[4]), .CP(serial_load_out), 
        .CDN(n115), .SDN(n114), .Q(pad_gpio_ib_mode_sel) );
  dfbrb1 gpio_inenb_reg ( .D(shift_register[3]), .CP(serial_load_out), .CDN(
        n117), .SDN(n116), .Q(pad_gpio_inenb) );
  dfbrb1 gpio_outenb_reg ( .D(shift_register[1]), .CP(serial_load_out), .CDN(
        n119), .SDN(n118), .Q(gpio_outenb) );
  inv0d0 U3 ( .I(n89), .ZN(n119) );
  inv0d0 U4 ( .I(n88), .ZN(n118) );
  inv0d0 U5 ( .I(n87), .ZN(n117) );
  inv0d0 U6 ( .I(n86), .ZN(n116) );
  inv0d0 U7 ( .I(n85), .ZN(n115) );
  inv0d0 U8 ( .I(n84), .ZN(n114) );
  inv0d0 U9 ( .I(n83), .ZN(n113) );
  inv0d0 U10 ( .I(n82), .ZN(n112) );
  inv0d0 U11 ( .I(n81), .ZN(n111) );
  inv0d0 U12 ( .I(n80), .ZN(n110) );
  inv0d0 U13 ( .I(n79), .ZN(n109) );
  inv0d0 U14 ( .I(n78), .ZN(n108) );
  inv0d0 U15 ( .I(n77), .ZN(n107) );
  inv0d0 U16 ( .I(n76), .ZN(n106) );
  inv0d0 U17 ( .I(n75), .ZN(n105) );
  inv0d0 U18 ( .I(n74), .ZN(n104) );
  inv0d0 U19 ( .I(n73), .ZN(n103) );
  inv0d0 U20 ( .I(n72), .ZN(n102) );
  inv0d0 U21 ( .I(n71), .ZN(n101) );
  inv0d0 U22 ( .I(n70), .ZN(n100) );
  inv0d0 U23 ( .I(n69), .ZN(n99) );
  inv0d0 U24 ( .I(n68), .ZN(n98) );
  inv0d0 U25 ( .I(n67), .ZN(n97) );
  inv0d0 U26 ( .I(n66), .ZN(n96) );
  inv0d0 U27 ( .I(n65), .ZN(n95) );
  inv0d0 U28 ( .I(n64), .ZN(n94) );
  oaim21d1 U30 ( .B1(user_gpio_oeb), .B2(n93), .A(n92), .ZN(pad_gpio_outenb)
         );
  nd03d0 U31 ( .A1(mgmt_ena), .A2(gpio_outenb), .A3(mgmt_gpio_oeb), .ZN(n92)
         );
  oaim22d1 U32 ( .A1(n91), .A2(n93), .B1(user_gpio_out), .B2(n93), .ZN(
        pad_gpio_out) );
  inv0d0 U33 ( .I(mgmt_ena), .ZN(n93) );
  aoim22d1 U34 ( .A1(mgmt_gpio_out), .A2(n90), .B1(pad_gpio_dm[0]), .B2(n90), 
        .Z(n91) );
  nd13d1 U35 ( .A1(pad_gpio_dm[2]), .A2(mgmt_gpio_oeb), .A3(pad_gpio_dm[1]), 
        .ZN(n90) );
  an02d0 U36 ( .A1(n61), .A2(gpio_defaults[1]), .Z(n88) );
  nr02d0 U37 ( .A1(n59), .A2(gpio_defaults[1]), .ZN(n89) );
  an02d0 U38 ( .A1(n61), .A2(gpio_defaults[3]), .Z(n86) );
  nr02d0 U39 ( .A1(n59), .A2(gpio_defaults[3]), .ZN(n87) );
  an02d0 U40 ( .A1(n61), .A2(gpio_defaults[4]), .Z(n84) );
  nr02d0 U41 ( .A1(n59), .A2(gpio_defaults[4]), .ZN(n85) );
  an02d0 U42 ( .A1(n61), .A2(gpio_defaults[9]), .Z(n82) );
  nr02d0 U43 ( .A1(n59), .A2(gpio_defaults[9]), .ZN(n83) );
  an02d0 U44 ( .A1(n61), .A2(gpio_defaults[8]), .Z(n80) );
  nr02d0 U45 ( .A1(n59), .A2(gpio_defaults[8]), .ZN(n81) );
  an02d0 U46 ( .A1(n61), .A2(gpio_defaults[2]), .Z(n78) );
  nr02d0 U47 ( .A1(n59), .A2(gpio_defaults[2]), .ZN(n79) );
  an02d0 U48 ( .A1(n61), .A2(gpio_defaults[0]), .Z(n76) );
  nr02d0 U49 ( .A1(n59), .A2(gpio_defaults[0]), .ZN(n77) );
  an02d0 U50 ( .A1(n61), .A2(gpio_defaults[7]), .Z(n74) );
  nr02d0 U51 ( .A1(n59), .A2(gpio_defaults[7]), .ZN(n75) );
  an02d0 U52 ( .A1(n61), .A2(gpio_defaults[5]), .Z(n72) );
  nr02d0 U53 ( .A1(n59), .A2(gpio_defaults[5]), .ZN(n73) );
  an02d0 U54 ( .A1(n61), .A2(gpio_defaults[10]), .Z(n70) );
  nr02d0 U55 ( .A1(n59), .A2(gpio_defaults[10]), .ZN(n71) );
  an02d0 U56 ( .A1(n61), .A2(gpio_defaults[11]), .Z(n68) );
  nr02d0 U57 ( .A1(n59), .A2(gpio_defaults[11]), .ZN(n69) );
  an02d0 U58 ( .A1(n61), .A2(gpio_defaults[12]), .Z(n66) );
  nr02d0 U59 ( .A1(n59), .A2(gpio_defaults[12]), .ZN(n67) );
  an02d0 U60 ( .A1(n61), .A2(gpio_defaults[6]), .Z(n64) );
  nr02d0 U61 ( .A1(n59), .A2(gpio_defaults[6]), .ZN(n65) );
  gpio_logic_high_15 gpio_logic_high ( .vccd1(vccd1), .vssd1(vssd1) );
  scl180_marco_sparecell_15 spare_cell ( .VPWR(1'b0), .VGND(1'b0) );
  dummy_scl180_conb_1_695 const_source (  );
  bufbdk U29 ( .I(serial_load), .Z(serial_load_out) );
  invbdk U62 ( .I(n61), .ZN(resetn_out) );
  invbdk U63 ( .I(n60), .ZN(n59) );
  bufbdk U64 ( .I(n62), .Z(n60) );
  bufbdk U65 ( .I(n62), .Z(n61) );
  invbdk U66 ( .I(resetn), .ZN(n62) );
  bufbdk U67 ( .I(serial_clock), .Z(serial_clock_out) );
endmodule


module dummy_scl180_conb_1_648 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_649 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_650 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_651 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_652 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_653 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_654 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_655 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_656 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_657 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_658 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_659 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_660 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_661 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_662 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_663 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_664 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_665 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_666 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_667 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_668 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_669 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_670 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_671 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_672 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_673 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_674 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_675 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_676 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_677 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_678 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_679 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module user_id_programming_00000000 ( VPWR, VGND, mask_rev );
  output [31:0] mask_rev;
  inout VPWR,  VGND;

  assign mask_rev[31] = 1'b0;
  assign mask_rev[30] = 1'b0;
  assign mask_rev[29] = 1'b0;
  assign mask_rev[28] = 1'b0;
  assign mask_rev[27] = 1'b0;
  assign mask_rev[26] = 1'b0;
  assign mask_rev[25] = 1'b0;
  assign mask_rev[24] = 1'b0;
  assign mask_rev[23] = 1'b0;
  assign mask_rev[22] = 1'b0;
  assign mask_rev[21] = 1'b0;
  assign mask_rev[20] = 1'b0;
  assign mask_rev[19] = 1'b0;
  assign mask_rev[18] = 1'b0;
  assign mask_rev[17] = 1'b0;
  assign mask_rev[16] = 1'b0;
  assign mask_rev[15] = 1'b0;
  assign mask_rev[14] = 1'b0;
  assign mask_rev[13] = 1'b0;
  assign mask_rev[12] = 1'b0;
  assign mask_rev[11] = 1'b0;
  assign mask_rev[10] = 1'b0;
  assign mask_rev[9] = 1'b0;
  assign mask_rev[8] = 1'b0;
  assign mask_rev[7] = 1'b0;
  assign mask_rev[6] = 1'b0;
  assign mask_rev[5] = 1'b0;
  assign mask_rev[4] = 1'b0;
  assign mask_rev[3] = 1'b0;
  assign mask_rev[2] = 1'b0;
  assign mask_rev[1] = 1'b0;
  assign mask_rev[0] = 1'b0;

  dummy_scl180_conb_1_648 \mask_rev_value[0]  (  );
  dummy_scl180_conb_1_649 \mask_rev_value[1]  (  );
  dummy_scl180_conb_1_650 \mask_rev_value[2]  (  );
  dummy_scl180_conb_1_651 \mask_rev_value[3]  (  );
  dummy_scl180_conb_1_652 \mask_rev_value[4]  (  );
  dummy_scl180_conb_1_653 \mask_rev_value[5]  (  );
  dummy_scl180_conb_1_654 \mask_rev_value[6]  (  );
  dummy_scl180_conb_1_655 \mask_rev_value[7]  (  );
  dummy_scl180_conb_1_656 \mask_rev_value[8]  (  );
  dummy_scl180_conb_1_657 \mask_rev_value[9]  (  );
  dummy_scl180_conb_1_658 \mask_rev_value[10]  (  );
  dummy_scl180_conb_1_659 \mask_rev_value[11]  (  );
  dummy_scl180_conb_1_660 \mask_rev_value[12]  (  );
  dummy_scl180_conb_1_661 \mask_rev_value[13]  (  );
  dummy_scl180_conb_1_662 \mask_rev_value[14]  (  );
  dummy_scl180_conb_1_663 \mask_rev_value[15]  (  );
  dummy_scl180_conb_1_664 \mask_rev_value[16]  (  );
  dummy_scl180_conb_1_665 \mask_rev_value[17]  (  );
  dummy_scl180_conb_1_666 \mask_rev_value[18]  (  );
  dummy_scl180_conb_1_667 \mask_rev_value[19]  (  );
  dummy_scl180_conb_1_668 \mask_rev_value[20]  (  );
  dummy_scl180_conb_1_669 \mask_rev_value[21]  (  );
  dummy_scl180_conb_1_670 \mask_rev_value[22]  (  );
  dummy_scl180_conb_1_671 \mask_rev_value[23]  (  );
  dummy_scl180_conb_1_672 \mask_rev_value[24]  (  );
  dummy_scl180_conb_1_673 \mask_rev_value[25]  (  );
  dummy_scl180_conb_1_674 \mask_rev_value[26]  (  );
  dummy_scl180_conb_1_675 \mask_rev_value[27]  (  );
  dummy_scl180_conb_1_676 \mask_rev_value[28]  (  );
  dummy_scl180_conb_1_677 \mask_rev_value[29]  (  );
  dummy_scl180_conb_1_678 \mask_rev_value[30]  (  );
  dummy_scl180_conb_1_679 \mask_rev_value[31]  (  );
endmodule


module xres_buf ( X, A, VPWR, VGND, LVPWR, LVGND, Port7 );
  input Port7;
  inout X,  A,  VPWR,  VGND,  LVPWR,  LVGND;
  wire   A;
  tran( A, X);

endmodule


module dummy_scl180_conb_1_567 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_568 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_569 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_570 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_571 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_572 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_573 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_574 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_575 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_576 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_577 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_578 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_579 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_580 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_581 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_582 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_583 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_584 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_585 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_586 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_587 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_588 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_589 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_590 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_591 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_592 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_593 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module spare_logic_block_0 ( spare_xz, spare_xi, spare_xib, spare_xna, 
        spare_xno, spare_xmx, spare_xfq, spare_xfqn );
  output [26:0] spare_xz;
  output [3:0] spare_xi;
  output [1:0] spare_xna;
  output [1:0] spare_xno;
  output [1:0] spare_xmx;
  output [1:0] spare_xfq;
  output [1:0] spare_xfqn;
  output spare_xib;

  wire   [3:0] spare_logic_nc;
  assign spare_xz[26] = 1'b0;
  assign spare_xz[25] = 1'b0;
  assign spare_xz[24] = 1'b0;
  assign spare_xz[23] = 1'b0;
  assign spare_xz[22] = 1'b0;
  assign spare_xz[21] = 1'b0;
  assign spare_xz[20] = 1'b0;
  assign spare_xz[19] = 1'b0;
  assign spare_xz[18] = 1'b0;
  assign spare_xz[17] = 1'b0;
  assign spare_xz[16] = 1'b0;
  assign spare_xz[15] = 1'b0;
  assign spare_xz[14] = 1'b0;
  assign spare_xz[13] = 1'b0;
  assign spare_xz[12] = 1'b0;
  assign spare_xz[11] = 1'b0;
  assign spare_xz[10] = 1'b0;
  assign spare_xz[9] = 1'b0;
  assign spare_xz[8] = 1'b0;
  assign spare_xz[7] = 1'b0;
  assign spare_xz[6] = 1'b0;
  assign spare_xz[5] = 1'b0;
  assign spare_xz[4] = 1'b0;
  assign spare_xz[3] = 1'b0;
  assign spare_xz[2] = 1'b0;
  assign spare_xz[1] = 1'b0;
  assign spare_xz[0] = 1'b0;
  assign spare_xno[1] = 1'b1;
  assign spare_xno[0] = 1'b1;
  assign spare_xna[1] = 1'b1;
  assign spare_xna[0] = 1'b1;
  assign spare_xib = 1'b1;
  assign spare_xi[3] = 1'b1;
  assign spare_xi[2] = 1'b1;
  assign spare_xi[1] = 1'b1;
  assign spare_xi[0] = 1'b1;
  assign spare_xmx[1] = 1'b0;
  assign spare_xmx[0] = 1'b0;

  dfbrb1 \spare_logic_flop[0]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[0]), .QN(spare_xfqn[0]) );
  dfbrb1 \spare_logic_flop[1]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[1]), .QN(spare_xfqn[1]) );
  adiode \spare_logic_diode[0]  ( .I(1'b0) );
  adiode \spare_logic_diode[1]  ( .I(1'b0) );
  adiode \spare_logic_diode[2]  ( .I(1'b0) );
  adiode \spare_logic_diode[3]  ( .I(1'b0) );
  dummy_scl180_conb_1_567 \spare_logic_const[0]  (  );
  dummy_scl180_conb_1_568 \spare_logic_const[1]  (  );
  dummy_scl180_conb_1_569 \spare_logic_const[2]  (  );
  dummy_scl180_conb_1_570 \spare_logic_const[3]  (  );
  dummy_scl180_conb_1_571 \spare_logic_const[4]  (  );
  dummy_scl180_conb_1_572 \spare_logic_const[5]  (  );
  dummy_scl180_conb_1_573 \spare_logic_const[6]  (  );
  dummy_scl180_conb_1_574 \spare_logic_const[7]  (  );
  dummy_scl180_conb_1_575 \spare_logic_const[8]  (  );
  dummy_scl180_conb_1_576 \spare_logic_const[9]  (  );
  dummy_scl180_conb_1_577 \spare_logic_const[10]  (  );
  dummy_scl180_conb_1_578 \spare_logic_const[11]  (  );
  dummy_scl180_conb_1_579 \spare_logic_const[12]  (  );
  dummy_scl180_conb_1_580 \spare_logic_const[13]  (  );
  dummy_scl180_conb_1_581 \spare_logic_const[14]  (  );
  dummy_scl180_conb_1_582 \spare_logic_const[15]  (  );
  dummy_scl180_conb_1_583 \spare_logic_const[16]  (  );
  dummy_scl180_conb_1_584 \spare_logic_const[17]  (  );
  dummy_scl180_conb_1_585 \spare_logic_const[18]  (  );
  dummy_scl180_conb_1_586 \spare_logic_const[19]  (  );
  dummy_scl180_conb_1_587 \spare_logic_const[20]  (  );
  dummy_scl180_conb_1_588 \spare_logic_const[21]  (  );
  dummy_scl180_conb_1_589 \spare_logic_const[22]  (  );
  dummy_scl180_conb_1_590 \spare_logic_const[23]  (  );
  dummy_scl180_conb_1_591 \spare_logic_const[24]  (  );
  dummy_scl180_conb_1_592 \spare_logic_const[25]  (  );
  dummy_scl180_conb_1_593 \spare_logic_const[26]  (  );
endmodule


module dummy_scl180_conb_1_594 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_595 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_596 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_597 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_598 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_599 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_600 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_601 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_602 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_603 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_604 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_605 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_606 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_607 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_608 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_609 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_610 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_611 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_612 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_613 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_614 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_615 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_616 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_617 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_618 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_619 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_620 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module spare_logic_block_1 ( spare_xz, spare_xi, spare_xib, spare_xna, 
        spare_xno, spare_xmx, spare_xfq, spare_xfqn );
  output [26:0] spare_xz;
  output [3:0] spare_xi;
  output [1:0] spare_xna;
  output [1:0] spare_xno;
  output [1:0] spare_xmx;
  output [1:0] spare_xfq;
  output [1:0] spare_xfqn;
  output spare_xib;

  wire   [3:0] spare_logic_nc;
  assign spare_xz[26] = 1'b0;
  assign spare_xz[25] = 1'b0;
  assign spare_xz[24] = 1'b0;
  assign spare_xz[23] = 1'b0;
  assign spare_xz[22] = 1'b0;
  assign spare_xz[21] = 1'b0;
  assign spare_xz[20] = 1'b0;
  assign spare_xz[19] = 1'b0;
  assign spare_xz[18] = 1'b0;
  assign spare_xz[17] = 1'b0;
  assign spare_xz[16] = 1'b0;
  assign spare_xz[15] = 1'b0;
  assign spare_xz[14] = 1'b0;
  assign spare_xz[13] = 1'b0;
  assign spare_xz[12] = 1'b0;
  assign spare_xz[11] = 1'b0;
  assign spare_xz[10] = 1'b0;
  assign spare_xz[9] = 1'b0;
  assign spare_xz[8] = 1'b0;
  assign spare_xz[7] = 1'b0;
  assign spare_xz[6] = 1'b0;
  assign spare_xz[5] = 1'b0;
  assign spare_xz[4] = 1'b0;
  assign spare_xz[3] = 1'b0;
  assign spare_xz[2] = 1'b0;
  assign spare_xz[1] = 1'b0;
  assign spare_xz[0] = 1'b0;
  assign spare_xno[1] = 1'b1;
  assign spare_xno[0] = 1'b1;
  assign spare_xna[1] = 1'b1;
  assign spare_xna[0] = 1'b1;
  assign spare_xib = 1'b1;
  assign spare_xi[3] = 1'b1;
  assign spare_xi[2] = 1'b1;
  assign spare_xi[1] = 1'b1;
  assign spare_xi[0] = 1'b1;
  assign spare_xmx[1] = 1'b0;
  assign spare_xmx[0] = 1'b0;

  dfbrb1 \spare_logic_flop[0]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[0]), .QN(spare_xfqn[0]) );
  dfbrb1 \spare_logic_flop[1]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[1]), .QN(spare_xfqn[1]) );
  adiode \spare_logic_diode[0]  ( .I(1'b0) );
  adiode \spare_logic_diode[1]  ( .I(1'b0) );
  adiode \spare_logic_diode[2]  ( .I(1'b0) );
  adiode \spare_logic_diode[3]  ( .I(1'b0) );
  dummy_scl180_conb_1_594 \spare_logic_const[0]  (  );
  dummy_scl180_conb_1_595 \spare_logic_const[1]  (  );
  dummy_scl180_conb_1_596 \spare_logic_const[2]  (  );
  dummy_scl180_conb_1_597 \spare_logic_const[3]  (  );
  dummy_scl180_conb_1_598 \spare_logic_const[4]  (  );
  dummy_scl180_conb_1_599 \spare_logic_const[5]  (  );
  dummy_scl180_conb_1_600 \spare_logic_const[6]  (  );
  dummy_scl180_conb_1_601 \spare_logic_const[7]  (  );
  dummy_scl180_conb_1_602 \spare_logic_const[8]  (  );
  dummy_scl180_conb_1_603 \spare_logic_const[9]  (  );
  dummy_scl180_conb_1_604 \spare_logic_const[10]  (  );
  dummy_scl180_conb_1_605 \spare_logic_const[11]  (  );
  dummy_scl180_conb_1_606 \spare_logic_const[12]  (  );
  dummy_scl180_conb_1_607 \spare_logic_const[13]  (  );
  dummy_scl180_conb_1_608 \spare_logic_const[14]  (  );
  dummy_scl180_conb_1_609 \spare_logic_const[15]  (  );
  dummy_scl180_conb_1_610 \spare_logic_const[16]  (  );
  dummy_scl180_conb_1_611 \spare_logic_const[17]  (  );
  dummy_scl180_conb_1_612 \spare_logic_const[18]  (  );
  dummy_scl180_conb_1_613 \spare_logic_const[19]  (  );
  dummy_scl180_conb_1_614 \spare_logic_const[20]  (  );
  dummy_scl180_conb_1_615 \spare_logic_const[21]  (  );
  dummy_scl180_conb_1_616 \spare_logic_const[22]  (  );
  dummy_scl180_conb_1_617 \spare_logic_const[23]  (  );
  dummy_scl180_conb_1_618 \spare_logic_const[24]  (  );
  dummy_scl180_conb_1_619 \spare_logic_const[25]  (  );
  dummy_scl180_conb_1_620 \spare_logic_const[26]  (  );
endmodule


module dummy_scl180_conb_1_621 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_622 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_623 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_624 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_625 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_626 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_627 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_628 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_629 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_630 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_631 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_632 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_633 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_634 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_635 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_636 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_637 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_638 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_639 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_640 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_641 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_642 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_643 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_644 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_645 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_646 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_647 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module spare_logic_block_2 ( spare_xz, spare_xi, spare_xib, spare_xna, 
        spare_xno, spare_xmx, spare_xfq, spare_xfqn );
  output [26:0] spare_xz;
  output [3:0] spare_xi;
  output [1:0] spare_xna;
  output [1:0] spare_xno;
  output [1:0] spare_xmx;
  output [1:0] spare_xfq;
  output [1:0] spare_xfqn;
  output spare_xib;

  wire   [3:0] spare_logic_nc;
  assign spare_xz[26] = 1'b0;
  assign spare_xz[25] = 1'b0;
  assign spare_xz[24] = 1'b0;
  assign spare_xz[23] = 1'b0;
  assign spare_xz[22] = 1'b0;
  assign spare_xz[21] = 1'b0;
  assign spare_xz[20] = 1'b0;
  assign spare_xz[19] = 1'b0;
  assign spare_xz[18] = 1'b0;
  assign spare_xz[17] = 1'b0;
  assign spare_xz[16] = 1'b0;
  assign spare_xz[15] = 1'b0;
  assign spare_xz[14] = 1'b0;
  assign spare_xz[13] = 1'b0;
  assign spare_xz[12] = 1'b0;
  assign spare_xz[11] = 1'b0;
  assign spare_xz[10] = 1'b0;
  assign spare_xz[9] = 1'b0;
  assign spare_xz[8] = 1'b0;
  assign spare_xz[7] = 1'b0;
  assign spare_xz[6] = 1'b0;
  assign spare_xz[5] = 1'b0;
  assign spare_xz[4] = 1'b0;
  assign spare_xz[3] = 1'b0;
  assign spare_xz[2] = 1'b0;
  assign spare_xz[1] = 1'b0;
  assign spare_xz[0] = 1'b0;
  assign spare_xno[1] = 1'b1;
  assign spare_xno[0] = 1'b1;
  assign spare_xna[1] = 1'b1;
  assign spare_xna[0] = 1'b1;
  assign spare_xib = 1'b1;
  assign spare_xi[3] = 1'b1;
  assign spare_xi[2] = 1'b1;
  assign spare_xi[1] = 1'b1;
  assign spare_xi[0] = 1'b1;
  assign spare_xmx[1] = 1'b0;
  assign spare_xmx[0] = 1'b0;

  dfbrb1 \spare_logic_flop[0]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[0]), .QN(spare_xfqn[0]) );
  dfbrb1 \spare_logic_flop[1]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[1]), .QN(spare_xfqn[1]) );
  adiode \spare_logic_diode[0]  ( .I(1'b0) );
  adiode \spare_logic_diode[1]  ( .I(1'b0) );
  adiode \spare_logic_diode[2]  ( .I(1'b0) );
  adiode \spare_logic_diode[3]  ( .I(1'b0) );
  dummy_scl180_conb_1_621 \spare_logic_const[0]  (  );
  dummy_scl180_conb_1_622 \spare_logic_const[1]  (  );
  dummy_scl180_conb_1_623 \spare_logic_const[2]  (  );
  dummy_scl180_conb_1_624 \spare_logic_const[3]  (  );
  dummy_scl180_conb_1_625 \spare_logic_const[4]  (  );
  dummy_scl180_conb_1_626 \spare_logic_const[5]  (  );
  dummy_scl180_conb_1_627 \spare_logic_const[6]  (  );
  dummy_scl180_conb_1_628 \spare_logic_const[7]  (  );
  dummy_scl180_conb_1_629 \spare_logic_const[8]  (  );
  dummy_scl180_conb_1_630 \spare_logic_const[9]  (  );
  dummy_scl180_conb_1_631 \spare_logic_const[10]  (  );
  dummy_scl180_conb_1_632 \spare_logic_const[11]  (  );
  dummy_scl180_conb_1_633 \spare_logic_const[12]  (  );
  dummy_scl180_conb_1_634 \spare_logic_const[13]  (  );
  dummy_scl180_conb_1_635 \spare_logic_const[14]  (  );
  dummy_scl180_conb_1_636 \spare_logic_const[15]  (  );
  dummy_scl180_conb_1_637 \spare_logic_const[16]  (  );
  dummy_scl180_conb_1_638 \spare_logic_const[17]  (  );
  dummy_scl180_conb_1_639 \spare_logic_const[18]  (  );
  dummy_scl180_conb_1_640 \spare_logic_const[19]  (  );
  dummy_scl180_conb_1_641 \spare_logic_const[20]  (  );
  dummy_scl180_conb_1_642 \spare_logic_const[21]  (  );
  dummy_scl180_conb_1_643 \spare_logic_const[22]  (  );
  dummy_scl180_conb_1_644 \spare_logic_const[23]  (  );
  dummy_scl180_conb_1_645 \spare_logic_const[24]  (  );
  dummy_scl180_conb_1_646 \spare_logic_const[25]  (  );
  dummy_scl180_conb_1_647 \spare_logic_const[26]  (  );
endmodule


module dummy_scl180_conb_1_0 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_1 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_2 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_3 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_4 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_5 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_6 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_7 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_8 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_9 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_10 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_11 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_12 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_13 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_14 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_15 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_16 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_17 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_18 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_19 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_20 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_21 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_22 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_23 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_24 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_25 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module dummy_scl180_conb_1_26 ( HI, LO );
  output HI, LO;

  assign HI = 1'b1;
  assign LO = 1'b0;

endmodule


module spare_logic_block_3 ( spare_xz, spare_xi, spare_xib, spare_xna, 
        spare_xno, spare_xmx, spare_xfq, spare_xfqn );
  output [26:0] spare_xz;
  output [3:0] spare_xi;
  output [1:0] spare_xna;
  output [1:0] spare_xno;
  output [1:0] spare_xmx;
  output [1:0] spare_xfq;
  output [1:0] spare_xfqn;
  output spare_xib;

  wire   [3:0] spare_logic_nc;
  assign spare_xz[26] = 1'b0;
  assign spare_xz[25] = 1'b0;
  assign spare_xz[24] = 1'b0;
  assign spare_xz[23] = 1'b0;
  assign spare_xz[22] = 1'b0;
  assign spare_xz[21] = 1'b0;
  assign spare_xz[20] = 1'b0;
  assign spare_xz[19] = 1'b0;
  assign spare_xz[18] = 1'b0;
  assign spare_xz[17] = 1'b0;
  assign spare_xz[16] = 1'b0;
  assign spare_xz[15] = 1'b0;
  assign spare_xz[14] = 1'b0;
  assign spare_xz[13] = 1'b0;
  assign spare_xz[12] = 1'b0;
  assign spare_xz[11] = 1'b0;
  assign spare_xz[10] = 1'b0;
  assign spare_xz[9] = 1'b0;
  assign spare_xz[8] = 1'b0;
  assign spare_xz[7] = 1'b0;
  assign spare_xz[6] = 1'b0;
  assign spare_xz[5] = 1'b0;
  assign spare_xz[4] = 1'b0;
  assign spare_xz[3] = 1'b0;
  assign spare_xz[2] = 1'b0;
  assign spare_xz[1] = 1'b0;
  assign spare_xz[0] = 1'b0;
  assign spare_xno[1] = 1'b1;
  assign spare_xno[0] = 1'b1;
  assign spare_xna[1] = 1'b1;
  assign spare_xna[0] = 1'b1;
  assign spare_xib = 1'b1;
  assign spare_xi[3] = 1'b1;
  assign spare_xi[2] = 1'b1;
  assign spare_xi[1] = 1'b1;
  assign spare_xi[0] = 1'b1;
  assign spare_xmx[1] = 1'b0;
  assign spare_xmx[0] = 1'b0;

  dfbrb1 \spare_logic_flop[0]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[0]), .QN(spare_xfqn[0]) );
  dfbrb1 \spare_logic_flop[1]  ( .D(1'b0), .CP(1'b0), .CDN(1'b0), .SDN(1'b0), 
        .Q(spare_xfq[1]), .QN(spare_xfqn[1]) );
  adiode \spare_logic_diode[0]  ( .I(1'b0) );
  adiode \spare_logic_diode[1]  ( .I(1'b0) );
  adiode \spare_logic_diode[2]  ( .I(1'b0) );
  adiode \spare_logic_diode[3]  ( .I(1'b0) );
  dummy_scl180_conb_1_0 \spare_logic_const[0]  (  );
  dummy_scl180_conb_1_1 \spare_logic_const[1]  (  );
  dummy_scl180_conb_1_2 \spare_logic_const[2]  (  );
  dummy_scl180_conb_1_3 \spare_logic_const[3]  (  );
  dummy_scl180_conb_1_4 \spare_logic_const[4]  (  );
  dummy_scl180_conb_1_5 \spare_logic_const[5]  (  );
  dummy_scl180_conb_1_6 \spare_logic_const[6]  (  );
  dummy_scl180_conb_1_7 \spare_logic_const[7]  (  );
  dummy_scl180_conb_1_8 \spare_logic_const[8]  (  );
  dummy_scl180_conb_1_9 \spare_logic_const[9]  (  );
  dummy_scl180_conb_1_10 \spare_logic_const[10]  (  );
  dummy_scl180_conb_1_11 \spare_logic_const[11]  (  );
  dummy_scl180_conb_1_12 \spare_logic_const[12]  (  );
  dummy_scl180_conb_1_13 \spare_logic_const[13]  (  );
  dummy_scl180_conb_1_14 \spare_logic_const[14]  (  );
  dummy_scl180_conb_1_15 \spare_logic_const[15]  (  );
  dummy_scl180_conb_1_16 \spare_logic_const[16]  (  );
  dummy_scl180_conb_1_17 \spare_logic_const[17]  (  );
  dummy_scl180_conb_1_18 \spare_logic_const[18]  (  );
  dummy_scl180_conb_1_19 \spare_logic_const[19]  (  );
  dummy_scl180_conb_1_20 \spare_logic_const[20]  (  );
  dummy_scl180_conb_1_21 \spare_logic_const[21]  (  );
  dummy_scl180_conb_1_22 \spare_logic_const[22]  (  );
  dummy_scl180_conb_1_23 \spare_logic_const[23]  (  );
  dummy_scl180_conb_1_24 \spare_logic_const[24]  (  );
  dummy_scl180_conb_1_25 \spare_logic_const[25]  (  );
  dummy_scl180_conb_1_26 \spare_logic_const[26]  (  );
endmodule


module caravel_core ( vddio, vssio, vdda, vssa, vccd, vssd, vdda1, vdda2, 
        vssa1, vssa2, vccd1, vccd2, vssd1, vssd2, porb_h, porb_l, rstb_h, 
        clock_core, gpio_out_core, gpio_in_core, gpio_mode0_core, 
        gpio_mode1_core, gpio_outenb_core, gpio_inenb_core, flash_csb_frame, 
        flash_clk_frame, flash_csb_oeb, flash_clk_oeb, flash_io0_oeb, 
        flash_io1_oeb, flash_io0_ieb, flash_io1_ieb, flash_io0_do, 
        flash_io1_do, flash_io0_di, flash_io1_di, mprj_io_in, mprj_io_out, 
        mprj_io_oeb, mprj_io_inp_dis, mprj_io_ib_mode_sel, mprj_io_vtrip_sel, 
        mprj_io_slow_sel, mprj_io_holdover, mprj_io_analog_en, 
        mprj_io_analog_sel, mprj_io_analog_pol, mprj_io_dm, mprj_io_one, 
        mprj_analog_io );
  input [37:0] mprj_io_in;
  output [37:0] mprj_io_out;
  output [37:0] mprj_io_oeb;
  output [37:0] mprj_io_inp_dis;
  output [37:0] mprj_io_ib_mode_sel;
  output [37:0] mprj_io_vtrip_sel;
  output [37:0] mprj_io_slow_sel;
  output [37:0] mprj_io_holdover;
  output [37:0] mprj_io_analog_en;
  output [37:0] mprj_io_analog_sel;
  output [37:0] mprj_io_analog_pol;
  output [113:0] mprj_io_dm;
  output [37:0] mprj_io_one;
  inout [28:0] mprj_analog_io;
  input clock_core, gpio_in_core, flash_io0_di, flash_io1_di;
  output gpio_out_core, gpio_mode0_core, gpio_mode1_core, gpio_outenb_core,
         gpio_inenb_core, flash_csb_frame, flash_clk_frame, flash_csb_oeb,
         flash_clk_oeb, flash_io0_oeb, flash_io1_oeb, flash_io0_ieb,
         flash_io1_ieb, flash_io0_do, flash_io1_do;
  inout vddio,  vssio,  vdda,  vssa,  vccd,  vssd,  vdda1,  vdda2,  vssa1, 
     vssa2,  vccd1,  vccd2,  vssd1,  vssd2,  porb_h,  porb_l,  rstb_h;
  wire   caravel_rstn, flash_csb_core, flash_clk_core, flash_io0_oeb_core,
         flash_io0_di_core, flash_io0_do_core, flash_io1_di_core,
         flash_io2_di_core, flash_io3_di_core, mprj_iena_wb, mprj_cyc_o_core,
         mprj_stb_o_core, mprj_we_o_core, mprj_ack_i_core, hk_stb_o, hk_cyc_o,
         hk_ack_i, uart_enabled, spi_enabled, debug_mode, ser_tx, ser_rx,
         spi_sdi, spi_csb, spi_sck, spi_sdo, spi_sdoenb, debug_in, debug_oeb,
         caravel_clk2, mprj_clock2, mprj_reset, mprj_cyc_o_user,
         mprj_stb_o_user, mprj_we_o_user, mprj_ack_i_user, ext_clk_sel,
         pll_clk, pll_clk90, rstb_l, ext_reset, spi_pll_ena, spi_pll_dco_ena,
         n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34, n35, n36, n37, n38, n39, n40, n41, n42, n43;
  wire   [3:0] mprj_sel_o_core;
  wire   [31:0] mprj_adr_o_core;
  wire   [31:0] mprj_dat_o_core;
  wire   [31:0] mprj_dat_i_core;
  wire   [31:0] hk_dat_i;
  wire   [2:0] user_irq_ena;
  wire   [127:0] la_data_in_mprj;
  wire   [127:0] la_data_out_mprj;
  wire   [127:0] la_oenb_mprj;
  wire   [127:0] la_iena_mprj;
  wire   [2:0] irq_spi;
  wire   [2:0] user_irq;
  wire   [2:0] user_irq_core;
  wire   [127:0] la_data_out_user;
  wire   [127:0] la_data_in_user;
  wire   [127:0] la_oenb_user;
  wire   [3:0] mprj_sel_o_user;
  wire   [31:0] mprj_adr_o_user;
  wire   [31:0] mprj_dat_o_user;
  wire   [31:0] mprj_dat_i_user;
  wire   [37:0] user_io_oeb;
  wire   [18:0] gpio_serial_link_1_shifted;
  wire   [18:0] gpio_serial_link_2_shifted;
  wire   [18:0] gpio_clock_1_shifted;
  wire   [17:0] gpio_clock_2_shifted;
  wire   [18:0] gpio_resetn_1_shifted;
  wire   [17:0] gpio_resetn_2_shifted;
  wire   [18:0] gpio_load_1_shifted;
  wire   [17:0] gpio_load_2_shifted;
  wire   [2:0] spi_pll_sel;
  wire   [2:0] spi_pll90_sel;
  wire   [4:0] spi_pll_div;
  wire   [25:0] spi_pll_trim;
  wire   [37:0] mgmt_io_out_hk;
  wire   [37:0] mgmt_io_oeb_hk;
  wire   [31:0] mask_rev;
  wire   [18:0] mgmt_gpio_in_buf;
  wire   [2:0] mgmt_gpio_oeb_buf;
  wire   [18:0] mgmt_gpio_out_buf;
  wire   [493:0] gpio_defaults;
  tri   clock_core;
  tri   gpio_out_core;
  tri   gpio_in_core;
  tri   gpio_mode0_core;
  tri   gpio_mode1_core;
  tri   gpio_outenb_core;
  tri   gpio_inenb_core;
  tri   flash_csb_frame;
  tri   flash_clk_frame;
  tri   flash_csb_oeb;
  tri   flash_clk_oeb;
  tri   flash_io0_oeb;
  tri   flash_io1_oeb;
  tri   flash_io0_ieb;
  tri   flash_io1_ieb;
  tri   flash_io0_do;
  tri   flash_io1_do;
  tri   flash_io0_di;
  tri   flash_io1_di;
  tri   [37:0] mprj_io_in;
  tri   [37:0] mprj_io_out;
  tri   [37:0] mprj_io_oeb;
  tri   [37:0] mprj_io_inp_dis;
  tri   [113:0] mprj_io_dm;
  tri   caravel_clk;
  tri   flash_io1_do_core;
  tri   mprj_clock;
  tri   [37:0] user_io_in;
  tri   [37:0] user_io_out;
  tri   [18:0] mgmt_io_in_hk;
  tri   [18:0] mgmt_gpio_in;
  wire   SYNOPSYS_UNCONNECTED__0, SYNOPSYS_UNCONNECTED__1, 
        SYNOPSYS_UNCONNECTED__2, SYNOPSYS_UNCONNECTED__3, 
        SYNOPSYS_UNCONNECTED__4, SYNOPSYS_UNCONNECTED__5, 
        SYNOPSYS_UNCONNECTED__6, SYNOPSYS_UNCONNECTED__7, 
        SYNOPSYS_UNCONNECTED__8, SYNOPSYS_UNCONNECTED__9, 
        SYNOPSYS_UNCONNECTED__10, SYNOPSYS_UNCONNECTED__11, 
        SYNOPSYS_UNCONNECTED__12, SYNOPSYS_UNCONNECTED__13, 
        SYNOPSYS_UNCONNECTED__14, SYNOPSYS_UNCONNECTED__15, 
        SYNOPSYS_UNCONNECTED__16, SYNOPSYS_UNCONNECTED__17, 
        SYNOPSYS_UNCONNECTED__18, SYNOPSYS_UNCONNECTED__19, 
        SYNOPSYS_UNCONNECTED__20, SYNOPSYS_UNCONNECTED__21, 
        SYNOPSYS_UNCONNECTED__22, SYNOPSYS_UNCONNECTED__23, 
        SYNOPSYS_UNCONNECTED__24, SYNOPSYS_UNCONNECTED__25, 
        SYNOPSYS_UNCONNECTED__26, SYNOPSYS_UNCONNECTED__27, 
        SYNOPSYS_UNCONNECTED__28, SYNOPSYS_UNCONNECTED__29, 
        SYNOPSYS_UNCONNECTED__30, SYNOPSYS_UNCONNECTED__31, 
        SYNOPSYS_UNCONNECTED__32, SYNOPSYS_UNCONNECTED__33, 
        SYNOPSYS_UNCONNECTED__34;
  assign mprj_io_one[37] = 1'b1;
  assign mprj_io_one[36] = 1'b1;
  assign mprj_io_one[35] = 1'b1;
  assign mprj_io_one[34] = 1'b1;
  assign mprj_io_one[33] = 1'b1;
  assign mprj_io_one[32] = 1'b1;
  assign mprj_io_one[31] = 1'b1;
  assign mprj_io_one[30] = 1'b1;
  assign mprj_io_one[29] = 1'b1;
  assign mprj_io_one[28] = 1'b1;
  assign mprj_io_one[27] = 1'b1;
  assign mprj_io_one[26] = 1'b1;
  assign mprj_io_one[25] = 1'b1;
  assign mprj_io_one[24] = 1'b1;
  assign mprj_io_one[23] = 1'b1;
  assign mprj_io_one[22] = 1'b1;
  assign mprj_io_one[21] = 1'b1;
  assign mprj_io_one[20] = 1'b1;
  assign mprj_io_one[19] = 1'b1;
  assign mprj_io_one[18] = 1'b1;
  assign mprj_io_one[17] = 1'b1;
  assign mprj_io_one[16] = 1'b1;
  assign mprj_io_one[15] = 1'b1;
  assign mprj_io_one[14] = 1'b1;
  assign mprj_io_one[13] = 1'b1;
  assign mprj_io_one[12] = 1'b1;
  assign mprj_io_one[11] = 1'b1;
  assign mprj_io_one[10] = 1'b1;
  assign mprj_io_one[9] = 1'b1;
  assign mprj_io_one[8] = 1'b1;
  assign mprj_io_one[7] = 1'b1;
  assign mprj_io_one[6] = 1'b1;
  assign mprj_io_one[5] = 1'b1;
  assign mprj_io_one[4] = 1'b1;
  assign mprj_io_one[3] = 1'b1;
  assign mprj_io_one[2] = 1'b1;
  assign mprj_io_one[1] = 1'b1;
  assign mprj_io_one[0] = 1'b1;

  mgmt_core_wrapper soc ( .core_clk(caravel_clk), .core_rstn(n3), 
        .gpio_out_pad(gpio_out_core), .gpio_in_pad(gpio_in_core), 
        .gpio_mode0_pad(gpio_mode0_core), .gpio_mode1_pad(gpio_mode1_core), 
        .gpio_outenb_pad(gpio_outenb_core), .gpio_inenb_pad(gpio_inenb_core), 
        .la_input(la_data_in_mprj), .la_output(la_data_out_mprj), .la_oenb(
        la_oenb_mprj), .la_iena(la_iena_mprj), .flash_csb(flash_csb_core), 
        .flash_clk(flash_clk_core), .flash_io0_oeb(flash_io0_oeb_core), 
        .flash_io0_do(flash_io0_do_core), .flash_io0_di(flash_io0_di_core), 
        .flash_io1_di(flash_io1_di_core), .flash_io2_di(flash_io2_di_core), 
        .flash_io3_di(flash_io3_di_core), .mprj_wb_iena(mprj_iena_wb), 
        .mprj_cyc_o(mprj_cyc_o_core), .mprj_stb_o(mprj_stb_o_core), 
        .mprj_we_o(mprj_we_o_core), .mprj_sel_o(mprj_sel_o_core), .mprj_adr_o(
        {mprj_adr_o_core[31:2], SYNOPSYS_UNCONNECTED__0, 
        SYNOPSYS_UNCONNECTED__1}), .mprj_dat_o(mprj_dat_o_core), .mprj_ack_i(
        mprj_ack_i_core), .mprj_dat_i(mprj_dat_i_core), .hk_cyc_o(hk_cyc_o), 
        .hk_stb_o(hk_stb_o), .hk_dat_i(hk_dat_i), .hk_ack_i(hk_ack_i), .irq({
        irq_spi, user_irq}), .user_irq_ena(user_irq_ena), .uart_enabled(
        uart_enabled), .spi_enabled(spi_enabled), .debug_mode(debug_mode), 
        .ser_tx(ser_tx), .ser_rx(ser_rx), .spi_csb(spi_csb), .spi_sck(spi_sck), 
        .spi_sdo(spi_sdo), .spi_sdoenb(spi_sdoenb), .spi_sdi(spi_sdi), 
        .debug_in(debug_in), .debug_oeb(debug_oeb) );
  mgmt_protect mgmt_buffers ( .caravel_clk(caravel_clk), .caravel_clk2(
        caravel_clk2), .caravel_rstn(n3), .mprj_cyc_o_core(mprj_cyc_o_core), 
        .mprj_stb_o_core(mprj_stb_o_core), .mprj_we_o_core(mprj_we_o_core), 
        .mprj_sel_o_core(mprj_sel_o_core), .mprj_adr_o_core({
        mprj_adr_o_core[31:2], 1'b0, 1'b0}), .mprj_dat_o_core(mprj_dat_o_core), 
        .user_irq_core({1'b0, 1'b0, 1'b0}), .mprj_dat_i_core(mprj_dat_i_core), 
        .mprj_ack_i_core(mprj_ack_i_core), .mprj_iena_wb(mprj_iena_wb), 
        .la_data_in_mprj(la_data_in_mprj), .la_data_out_mprj(la_data_out_mprj), 
        .la_oenb_mprj(la_oenb_mprj), .la_iena_mprj(la_iena_mprj), 
        .la_data_out_core({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}), .la_data_in_core(la_data_in_user), .la_oenb_core(la_oenb_user), 
        .user_irq_ena(user_irq_ena), .user_clock(mprj_clock), .user_clock2(
        mprj_clock2), .user_reset(mprj_reset), .mprj_cyc_o_user(
        mprj_cyc_o_user), .mprj_stb_o_user(mprj_stb_o_user), .mprj_we_o_user(
        mprj_we_o_user), .mprj_sel_o_user(mprj_sel_o_user), .mprj_adr_o_user(
        mprj_adr_o_user), .mprj_dat_o_user(mprj_dat_o_user), .mprj_dat_i_user(
        mprj_dat_i_user), .mprj_ack_i_user(mprj_ack_i_user), .user_irq(
        user_irq) );
  user_project_wrapper mprj ( .wb_clk_i(mprj_clock), .wb_rst_i(mprj_reset), 
        .wbs_stb_i(mprj_stb_o_user), .wbs_cyc_i(mprj_cyc_o_user), .wbs_we_i(
        mprj_we_o_user), .wbs_sel_i(mprj_sel_o_user), .wbs_dat_i(
        mprj_dat_o_user), .wbs_adr_i(mprj_adr_o_user), .wbs_ack_o(
        mprj_ack_i_user), .wbs_dat_o(mprj_dat_i_user), .la_data_in(
        la_data_in_user), .la_oenb(la_oenb_user), .io_in(user_io_in), .io_out(
        user_io_out), .analog_io(mprj_analog_io), .user_clock2(mprj_clock2) );
  caravel_clocking clock_ctrl ( .porb(porb_l), .resetb(rstb_l), .ext_clk_sel(
        ext_clk_sel), .ext_clk(clock_core), .pll_clk(pll_clk), .pll_clk90(
        pll_clk90), .sel(spi_pll_sel), .sel2(spi_pll90_sel), .ext_reset(
        ext_reset), .core_clk(caravel_clk), .user_clk(caravel_clk2), 
        .resetb_sync(caravel_rstn) );
  digital_pll pll ( .resetb(rstb_l), .enable(spi_pll_ena), .osc(clock_core), 
        .clockp({pll_clk, pll_clk90}), .div(spi_pll_div), .dco(spi_pll_dco_ena), .ext_trim(spi_pll_trim) );
  housekeeping housekeeping ( .wb_clk_i(caravel_clk), .wb_rstn_i(n2), 
        .wb_adr_i({mprj_adr_o_core[31:2], 1'b0, 1'b0}), .wb_dat_i(
        mprj_dat_o_core), .wb_sel_i(mprj_sel_o_core), .wb_we_i(mprj_we_o_core), 
        .wb_cyc_i(hk_cyc_o), .wb_stb_i(hk_stb_o), .wb_ack_o(hk_ack_i), 
        .wb_dat_o(hk_dat_i), .porb(porb_l), .pll_ena(spi_pll_ena), 
        .pll_dco_ena(spi_pll_dco_ena), .pll_div(spi_pll_div), .pll_sel(
        spi_pll_sel), .pll90_sel(spi_pll90_sel), .pll_trim(spi_pll_trim), 
        .pll_bypass(ext_clk_sel), .qspi_enabled(1'b0), .uart_enabled(
        uart_enabled), .spi_enabled(spi_enabled), .debug_mode(debug_mode), 
        .ser_tx(ser_tx), .ser_rx(ser_rx), .spi_sdi(spi_sdi), .spi_csb(spi_csb), 
        .spi_sck(spi_sck), .spi_sdo(spi_sdo), .spi_sdoenb(spi_sdoenb), .irq(
        irq_spi), .reset(ext_reset), .serial_clock(gpio_clock_1_shifted[0]), 
        .serial_load(gpio_load_1_shifted[0]), .serial_resetn(
        gpio_resetn_1_shifted[0]), .serial_data_1(
        gpio_serial_link_1_shifted[0]), .serial_data_2(
        gpio_serial_link_2_shifted[18]), .mgmt_gpio_in({mgmt_gpio_in_buf, 
        mgmt_io_in_hk}), .mgmt_gpio_out(mgmt_io_out_hk), .mgmt_gpio_oeb({
        mgmt_io_oeb_hk[37:35], SYNOPSYS_UNCONNECTED__2, 
        SYNOPSYS_UNCONNECTED__3, SYNOPSYS_UNCONNECTED__4, 
        SYNOPSYS_UNCONNECTED__5, SYNOPSYS_UNCONNECTED__6, 
        SYNOPSYS_UNCONNECTED__7, SYNOPSYS_UNCONNECTED__8, 
        SYNOPSYS_UNCONNECTED__9, SYNOPSYS_UNCONNECTED__10, 
        SYNOPSYS_UNCONNECTED__11, SYNOPSYS_UNCONNECTED__12, 
        SYNOPSYS_UNCONNECTED__13, SYNOPSYS_UNCONNECTED__14, 
        SYNOPSYS_UNCONNECTED__15, SYNOPSYS_UNCONNECTED__16, 
        SYNOPSYS_UNCONNECTED__17, SYNOPSYS_UNCONNECTED__18, 
        SYNOPSYS_UNCONNECTED__19, SYNOPSYS_UNCONNECTED__20, 
        SYNOPSYS_UNCONNECTED__21, SYNOPSYS_UNCONNECTED__22, 
        SYNOPSYS_UNCONNECTED__23, SYNOPSYS_UNCONNECTED__24, 
        SYNOPSYS_UNCONNECTED__25, SYNOPSYS_UNCONNECTED__26, 
        SYNOPSYS_UNCONNECTED__27, SYNOPSYS_UNCONNECTED__28, 
        SYNOPSYS_UNCONNECTED__29, SYNOPSYS_UNCONNECTED__30, 
        SYNOPSYS_UNCONNECTED__31, SYNOPSYS_UNCONNECTED__32, 
        SYNOPSYS_UNCONNECTED__33, SYNOPSYS_UNCONNECTED__34, 
        mgmt_io_oeb_hk[1:0]}), .trap(1'b0), .user_clock(caravel_clk2), 
        .mask_rev_in({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}), 
        .spimemio_flash_csb(flash_csb_core), .spimemio_flash_clk(
        flash_clk_core), .spimemio_flash_io0_oeb(flash_io0_oeb_core), 
        .spimemio_flash_io1_oeb(1'b1), .spimemio_flash_io2_oeb(1'b1), 
        .spimemio_flash_io3_oeb(1'b1), .spimemio_flash_io0_do(
        flash_io0_do_core), .spimemio_flash_io1_do(1'b0), 
        .spimemio_flash_io2_do(1'b0), .spimemio_flash_io3_do(1'b0), 
        .spimemio_flash_io0_di(flash_io0_di_core), .spimemio_flash_io1_di(
        flash_io1_di_core), .spimemio_flash_io2_di(flash_io2_di_core), 
        .spimemio_flash_io3_di(flash_io3_di_core), .debug_in(debug_in), 
        .debug_out(1'b0), .debug_oeb(debug_oeb), .pad_flash_csb(
        flash_csb_frame), .pad_flash_csb_oeb(flash_csb_oeb), .pad_flash_clk(
        flash_clk_frame), .pad_flash_clk_oeb(flash_clk_oeb), 
        .pad_flash_io0_oeb(flash_io0_oeb), .pad_flash_io1_oeb(flash_io1_oeb), 
        .pad_flash_io0_ieb(flash_io0_ieb), .pad_flash_io1_ieb(flash_io1_ieb), 
        .pad_flash_io0_do(flash_io0_do), .pad_flash_io1_do(flash_io1_do), 
        .pad_flash_io0_di(flash_io0_di), .pad_flash_io1_di(flash_io1_di), 
        .usr1_vcc_pwrgood(1'b1), .usr2_vcc_pwrgood(1'b1), .usr1_vdd_pwrgood(
        1'b1), .usr2_vdd_pwrgood(1'b1) );
  mprj_io_buffer gpio_buf ( .mgmt_gpio_in(mgmt_gpio_in), .mgmt_gpio_in_buf(
        mgmt_gpio_in_buf), .mgmt_gpio_oeb(mgmt_io_oeb_hk[37:35]), 
        .mgmt_gpio_oeb_buf(mgmt_gpio_oeb_buf), .mgmt_gpio_out(
        mgmt_io_out_hk[37:19]), .mgmt_gpio_out_buf(mgmt_gpio_out_buf) );
  gpio_defaults_block_1803_1 gpio_defaults_block_0 (  );
  gpio_defaults_block_1803_0 gpio_defaults_block_1 (  );
  gpio_defaults_block_0403_34 gpio_defaults_block_2 (  );
  gpio_defaults_block_0801 gpio_defaults_block_3 (  );
  gpio_defaults_block_0403_33 gpio_defaults_block_4 (  );
  gpio_defaults_block_0403_32 gpio_defaults_block_5 (  );
  gpio_defaults_block_0403_31 gpio_defaults_block_6 (  );
  gpio_defaults_block_0403_30 gpio_defaults_block_7 (  );
  gpio_defaults_block_0403_29 gpio_defaults_block_8 (  );
  gpio_defaults_block_0403_28 gpio_defaults_block_9 (  );
  gpio_defaults_block_0403_27 gpio_defaults_block_10 (  );
  gpio_defaults_block_0403_26 gpio_defaults_block_11 (  );
  gpio_defaults_block_0403_25 gpio_defaults_block_12 (  );
  gpio_defaults_block_0403_24 gpio_defaults_block_13 (  );
  gpio_defaults_block_0403_23 gpio_defaults_block_14 (  );
  gpio_defaults_block_0403_22 gpio_defaults_block_15 (  );
  gpio_defaults_block_0403_21 gpio_defaults_block_16 (  );
  gpio_defaults_block_0403_20 gpio_defaults_block_17 (  );
  gpio_defaults_block_0403_19 gpio_defaults_block_18 (  );
  gpio_defaults_block_0403_18 gpio_defaults_block_19 (  );
  gpio_defaults_block_0403_17 gpio_defaults_block_20 (  );
  gpio_defaults_block_0403_16 gpio_defaults_block_21 (  );
  gpio_defaults_block_0403_15 gpio_defaults_block_22 (  );
  gpio_defaults_block_0403_14 gpio_defaults_block_23 (  );
  gpio_defaults_block_0403_13 gpio_defaults_block_24 (  );
  gpio_defaults_block_0403_12 gpio_defaults_block_25 (  );
  gpio_defaults_block_0403_11 gpio_defaults_block_26 (  );
  gpio_defaults_block_0403_10 gpio_defaults_block_27 (  );
  gpio_defaults_block_0403_9 gpio_defaults_block_28 (  );
  gpio_defaults_block_0403_8 gpio_defaults_block_29 (  );
  gpio_defaults_block_0403_7 gpio_defaults_block_30 (  );
  gpio_defaults_block_0403_6 gpio_defaults_block_31 (  );
  gpio_defaults_block_0403_5 gpio_defaults_block_32 (  );
  gpio_defaults_block_0403_4 gpio_defaults_block_33 (  );
  gpio_defaults_block_0403_3 gpio_defaults_block_34 (  );
  gpio_defaults_block_0403_2 gpio_defaults_block_35 (  );
  gpio_defaults_block_0403_1 gpio_defaults_block_36 (  );
  gpio_defaults_block_0403_0 gpio_defaults_block_37 (  );
  gpio_control_block_36 \gpio_control_bidir_1[0]  ( .gpio_defaults({1'b1, 1'b1, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(gpio_resetn_1_shifted[0]), .resetn_out(
        gpio_resetn_1_shifted[1]), .serial_clock(n43), .serial_clock_out(
        gpio_clock_1_shifted[1]), .serial_load(n4), .serial_load_out(
        gpio_load_1_shifted[1]), .mgmt_gpio_in(mgmt_io_in_hk[0]), 
        .mgmt_gpio_out(mgmt_io_out_hk[0]), .mgmt_gpio_oeb(mgmt_io_oeb_hk[0]), 
        .serial_data_in(gpio_serial_link_1_shifted[0]), .serial_data_out(
        gpio_serial_link_1_shifted[1]), .user_gpio_out(user_io_out[0]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[0]), 
        .pad_gpio_holdover(mprj_io_holdover[0]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[0]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[0]), 
        .pad_gpio_inenb(mprj_io_inp_dis[0]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[0]), .pad_gpio_ana_en(mprj_io_analog_en[0]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[0]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[0]), .pad_gpio_dm(mprj_io_dm[2:0]), 
        .pad_gpio_outenb(mprj_io_oeb[0]), .pad_gpio_out(mprj_io_out[0]), 
        .pad_gpio_in(mprj_io_in[0]) );
  gpio_control_block_37 \gpio_control_bidir_1[1]  ( .gpio_defaults({1'b1, 1'b1, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n8), .resetn_out(gpio_resetn_1_shifted[2]), .serial_clock(
        gpio_clock_1_shifted[1]), .serial_clock_out(gpio_clock_1_shifted[2]), 
        .serial_load(gpio_load_1_shifted[1]), .serial_load_out(
        gpio_load_1_shifted[2]), .mgmt_gpio_in(mgmt_io_in_hk[1]), 
        .mgmt_gpio_out(mgmt_io_out_hk[1]), .mgmt_gpio_oeb(mgmt_io_oeb_hk[1]), 
        .serial_data_in(gpio_serial_link_1_shifted[1]), .serial_data_out(
        gpio_serial_link_1_shifted[2]), .user_gpio_out(user_io_out[1]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[1]), 
        .pad_gpio_holdover(mprj_io_holdover[1]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[1]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[1]), 
        .pad_gpio_inenb(mprj_io_inp_dis[1]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[1]), .pad_gpio_ana_en(mprj_io_analog_en[1]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[1]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[1]), .pad_gpio_dm(mprj_io_dm[5:3]), 
        .pad_gpio_outenb(mprj_io_oeb[1]), .pad_gpio_out(mprj_io_out[1]), 
        .pad_gpio_in(mprj_io_in[1]) );
  gpio_control_block_30 \gpio_control_in_1a[0]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n10), .resetn_out(gpio_resetn_1_shifted[3]), .serial_clock(
        gpio_clock_1_shifted[2]), .serial_clock_out(gpio_clock_1_shifted[3]), 
        .serial_load(gpio_load_1_shifted[2]), .serial_load_out(
        gpio_load_1_shifted[3]), .mgmt_gpio_in(mgmt_io_in_hk[2]), 
        .mgmt_gpio_out(mgmt_io_out_hk[2]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[2]), .serial_data_out(
        gpio_serial_link_1_shifted[3]), .user_gpio_out(user_io_out[2]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[2]), 
        .pad_gpio_holdover(mprj_io_holdover[2]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[2]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[2]), 
        .pad_gpio_inenb(mprj_io_inp_dis[2]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[2]), .pad_gpio_ana_en(mprj_io_analog_en[2]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[2]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[2]), .pad_gpio_dm(mprj_io_dm[8:6]), 
        .pad_gpio_outenb(mprj_io_oeb[2]), .pad_gpio_out(mprj_io_out[2]), 
        .pad_gpio_in(mprj_io_in[2]) );
  gpio_control_block_31 \gpio_control_in_1a[1]  ( .gpio_defaults({1'b0, 1'b1, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1}), 
        .resetn(n12), .resetn_out(gpio_resetn_1_shifted[4]), .serial_clock(
        gpio_clock_1_shifted[3]), .serial_clock_out(gpio_clock_1_shifted[4]), 
        .serial_load(gpio_load_1_shifted[3]), .serial_load_out(
        gpio_load_1_shifted[4]), .mgmt_gpio_in(mgmt_io_in_hk[3]), 
        .mgmt_gpio_out(mgmt_io_out_hk[3]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[3]), .serial_data_out(
        gpio_serial_link_1_shifted[4]), .user_gpio_out(user_io_out[3]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[3]), 
        .pad_gpio_holdover(mprj_io_holdover[3]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[3]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[3]), 
        .pad_gpio_inenb(mprj_io_inp_dis[3]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[3]), .pad_gpio_ana_en(mprj_io_analog_en[3]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[3]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[3]), .pad_gpio_dm(mprj_io_dm[11:9]), 
        .pad_gpio_outenb(mprj_io_oeb[3]), .pad_gpio_out(mprj_io_out[3]), 
        .pad_gpio_in(mprj_io_in[3]) );
  gpio_control_block_32 \gpio_control_in_1a[2]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n14), .resetn_out(gpio_resetn_1_shifted[5]), .serial_clock(
        gpio_clock_1_shifted[4]), .serial_clock_out(gpio_clock_1_shifted[5]), 
        .serial_load(gpio_load_1_shifted[4]), .serial_load_out(
        gpio_load_1_shifted[5]), .mgmt_gpio_in(mgmt_io_in_hk[4]), 
        .mgmt_gpio_out(mgmt_io_out_hk[4]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[4]), .serial_data_out(
        gpio_serial_link_1_shifted[5]), .user_gpio_out(user_io_out[4]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[4]), 
        .pad_gpio_holdover(mprj_io_holdover[4]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[4]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[4]), 
        .pad_gpio_inenb(mprj_io_inp_dis[4]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[4]), .pad_gpio_ana_en(mprj_io_analog_en[4]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[4]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[4]), .pad_gpio_dm(mprj_io_dm[14:12]), 
        .pad_gpio_outenb(mprj_io_oeb[4]), .pad_gpio_out(mprj_io_out[4]), 
        .pad_gpio_in(mprj_io_in[4]) );
  gpio_control_block_33 \gpio_control_in_1a[3]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n16), .resetn_out(gpio_resetn_1_shifted[6]), .serial_clock(
        gpio_clock_1_shifted[5]), .serial_clock_out(gpio_clock_1_shifted[6]), 
        .serial_load(gpio_load_1_shifted[5]), .serial_load_out(
        gpio_load_1_shifted[6]), .mgmt_gpio_in(mgmt_io_in_hk[5]), 
        .mgmt_gpio_out(mgmt_io_out_hk[5]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[5]), .serial_data_out(
        gpio_serial_link_1_shifted[6]), .user_gpio_out(user_io_out[5]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[5]), 
        .pad_gpio_holdover(mprj_io_holdover[5]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[5]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[5]), 
        .pad_gpio_inenb(mprj_io_inp_dis[5]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[5]), .pad_gpio_ana_en(mprj_io_analog_en[5]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[5]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[5]), .pad_gpio_dm(mprj_io_dm[17:15]), 
        .pad_gpio_outenb(mprj_io_oeb[5]), .pad_gpio_out(mprj_io_out[5]), 
        .pad_gpio_in(mprj_io_in[5]) );
  gpio_control_block_34 \gpio_control_in_1a[4]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n18), .resetn_out(gpio_resetn_1_shifted[7]), .serial_clock(
        gpio_clock_1_shifted[6]), .serial_clock_out(gpio_clock_1_shifted[7]), 
        .serial_load(gpio_load_1_shifted[6]), .serial_load_out(
        gpio_load_1_shifted[7]), .mgmt_gpio_in(mgmt_io_in_hk[6]), 
        .mgmt_gpio_out(mgmt_io_out_hk[6]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[6]), .serial_data_out(
        gpio_serial_link_1_shifted[7]), .user_gpio_out(user_io_out[6]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[6]), 
        .pad_gpio_holdover(mprj_io_holdover[6]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[6]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[6]), 
        .pad_gpio_inenb(mprj_io_inp_dis[6]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[6]), .pad_gpio_ana_en(mprj_io_analog_en[6]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[6]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[6]), .pad_gpio_dm(mprj_io_dm[20:18]), 
        .pad_gpio_outenb(mprj_io_oeb[6]), .pad_gpio_out(mprj_io_out[6]), 
        .pad_gpio_in(mprj_io_in[6]) );
  gpio_control_block_35 \gpio_control_in_1a[5]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n20), .resetn_out(gpio_resetn_1_shifted[8]), .serial_clock(
        gpio_clock_1_shifted[7]), .serial_clock_out(gpio_clock_1_shifted[8]), 
        .serial_load(gpio_load_1_shifted[7]), .serial_load_out(
        gpio_load_1_shifted[8]), .mgmt_gpio_in(mgmt_io_in_hk[7]), 
        .mgmt_gpio_out(mgmt_io_out_hk[7]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[7]), .serial_data_out(
        gpio_serial_link_1_shifted[8]), .user_gpio_out(user_io_out[7]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[7]), 
        .pad_gpio_holdover(mprj_io_holdover[7]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[7]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[7]), 
        .pad_gpio_inenb(mprj_io_inp_dis[7]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[7]), .pad_gpio_ana_en(mprj_io_analog_en[7]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[7]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[7]), .pad_gpio_dm(mprj_io_dm[23:21]), 
        .pad_gpio_outenb(mprj_io_oeb[7]), .pad_gpio_out(mprj_io_out[7]), 
        .pad_gpio_in(mprj_io_in[7]) );
  gpio_control_block_19 \gpio_control_in_1[0]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n22), .resetn_out(gpio_resetn_1_shifted[9]), .serial_clock(
        gpio_clock_1_shifted[8]), .serial_clock_out(gpio_clock_1_shifted[9]), 
        .serial_load(gpio_load_1_shifted[8]), .serial_load_out(
        gpio_load_1_shifted[9]), .mgmt_gpio_in(mgmt_io_in_hk[8]), 
        .mgmt_gpio_out(mgmt_io_out_hk[8]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[8]), .serial_data_out(
        gpio_serial_link_1_shifted[9]), .user_gpio_out(user_io_out[8]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[8]), 
        .pad_gpio_holdover(mprj_io_holdover[8]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[8]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[8]), 
        .pad_gpio_inenb(mprj_io_inp_dis[8]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[8]), .pad_gpio_ana_en(mprj_io_analog_en[8]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[8]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[8]), .pad_gpio_dm(mprj_io_dm[26:24]), 
        .pad_gpio_outenb(mprj_io_oeb[8]), .pad_gpio_out(mprj_io_out[8]), 
        .pad_gpio_in(mprj_io_in[8]) );
  gpio_control_block_20 \gpio_control_in_1[1]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n24), .resetn_out(gpio_resetn_1_shifted[10]), .serial_clock(
        gpio_clock_1_shifted[9]), .serial_clock_out(gpio_clock_1_shifted[10]), 
        .serial_load(gpio_load_1_shifted[9]), .serial_load_out(
        gpio_load_1_shifted[10]), .mgmt_gpio_in(mgmt_io_in_hk[9]), 
        .mgmt_gpio_out(mgmt_io_out_hk[9]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[9]), .serial_data_out(
        gpio_serial_link_1_shifted[10]), .user_gpio_out(user_io_out[9]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[9]), 
        .pad_gpio_holdover(mprj_io_holdover[9]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[9]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[9]), 
        .pad_gpio_inenb(mprj_io_inp_dis[9]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[9]), .pad_gpio_ana_en(mprj_io_analog_en[9]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[9]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[9]), .pad_gpio_dm(mprj_io_dm[29:27]), 
        .pad_gpio_outenb(mprj_io_oeb[9]), .pad_gpio_out(mprj_io_out[9]), 
        .pad_gpio_in(mprj_io_in[9]) );
  gpio_control_block_21 \gpio_control_in_1[2]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n26), .resetn_out(gpio_resetn_1_shifted[11]), .serial_clock(
        gpio_clock_1_shifted[10]), .serial_clock_out(gpio_clock_1_shifted[11]), 
        .serial_load(gpio_load_1_shifted[10]), .serial_load_out(
        gpio_load_1_shifted[11]), .mgmt_gpio_in(mgmt_io_in_hk[10]), 
        .mgmt_gpio_out(mgmt_io_out_hk[10]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[10]), .serial_data_out(
        gpio_serial_link_1_shifted[11]), .user_gpio_out(user_io_out[10]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[10]), 
        .pad_gpio_holdover(mprj_io_holdover[10]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[10]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[10]), 
        .pad_gpio_inenb(mprj_io_inp_dis[10]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[10]), .pad_gpio_ana_en(mprj_io_analog_en[10]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[10]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[10]), .pad_gpio_dm(mprj_io_dm[32:30]), 
        .pad_gpio_outenb(mprj_io_oeb[10]), .pad_gpio_out(mprj_io_out[10]), 
        .pad_gpio_in(mprj_io_in[10]) );
  gpio_control_block_22 \gpio_control_in_1[3]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n28), .resetn_out(gpio_resetn_1_shifted[12]), .serial_clock(
        gpio_clock_1_shifted[11]), .serial_clock_out(gpio_clock_1_shifted[12]), 
        .serial_load(gpio_load_1_shifted[11]), .serial_load_out(
        gpio_load_1_shifted[12]), .mgmt_gpio_in(mgmt_io_in_hk[11]), 
        .mgmt_gpio_out(mgmt_io_out_hk[11]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[11]), .serial_data_out(
        gpio_serial_link_1_shifted[12]), .user_gpio_out(user_io_out[11]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[11]), 
        .pad_gpio_holdover(mprj_io_holdover[11]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[11]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[11]), 
        .pad_gpio_inenb(mprj_io_inp_dis[11]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[11]), .pad_gpio_ana_en(mprj_io_analog_en[11]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[11]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[11]), .pad_gpio_dm(mprj_io_dm[35:33]), 
        .pad_gpio_outenb(mprj_io_oeb[11]), .pad_gpio_out(mprj_io_out[11]), 
        .pad_gpio_in(mprj_io_in[11]) );
  gpio_control_block_23 \gpio_control_in_1[4]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n30), .resetn_out(gpio_resetn_1_shifted[13]), .serial_clock(
        gpio_clock_1_shifted[12]), .serial_clock_out(gpio_clock_1_shifted[13]), 
        .serial_load(gpio_load_1_shifted[12]), .serial_load_out(
        gpio_load_1_shifted[13]), .mgmt_gpio_in(mgmt_io_in_hk[12]), 
        .mgmt_gpio_out(mgmt_io_out_hk[12]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[12]), .serial_data_out(
        gpio_serial_link_1_shifted[13]), .user_gpio_out(user_io_out[12]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[12]), 
        .pad_gpio_holdover(mprj_io_holdover[12]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[12]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[12]), 
        .pad_gpio_inenb(mprj_io_inp_dis[12]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[12]), .pad_gpio_ana_en(mprj_io_analog_en[12]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[12]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[12]), .pad_gpio_dm(mprj_io_dm[38:36]), 
        .pad_gpio_outenb(mprj_io_oeb[12]), .pad_gpio_out(mprj_io_out[12]), 
        .pad_gpio_in(mprj_io_in[12]) );
  gpio_control_block_24 \gpio_control_in_1[5]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n32), .resetn_out(gpio_resetn_1_shifted[14]), .serial_clock(
        gpio_clock_1_shifted[13]), .serial_clock_out(gpio_clock_1_shifted[14]), 
        .serial_load(gpio_load_1_shifted[13]), .serial_load_out(
        gpio_load_1_shifted[14]), .mgmt_gpio_in(mgmt_io_in_hk[13]), 
        .mgmt_gpio_out(mgmt_io_out_hk[13]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[13]), .serial_data_out(
        gpio_serial_link_1_shifted[14]), .user_gpio_out(user_io_out[13]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[13]), 
        .pad_gpio_holdover(mprj_io_holdover[13]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[13]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[13]), 
        .pad_gpio_inenb(mprj_io_inp_dis[13]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[13]), .pad_gpio_ana_en(mprj_io_analog_en[13]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[13]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[13]), .pad_gpio_dm(mprj_io_dm[41:39]), 
        .pad_gpio_outenb(mprj_io_oeb[13]), .pad_gpio_out(mprj_io_out[13]), 
        .pad_gpio_in(mprj_io_in[13]) );
  gpio_control_block_25 \gpio_control_in_1[6]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n34), .resetn_out(gpio_resetn_1_shifted[15]), .serial_clock(
        gpio_clock_1_shifted[14]), .serial_clock_out(gpio_clock_1_shifted[15]), 
        .serial_load(gpio_load_1_shifted[14]), .serial_load_out(
        gpio_load_1_shifted[15]), .mgmt_gpio_in(mgmt_io_in_hk[14]), 
        .mgmt_gpio_out(mgmt_io_out_hk[14]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[14]), .serial_data_out(
        gpio_serial_link_1_shifted[15]), .user_gpio_out(user_io_out[14]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[14]), 
        .pad_gpio_holdover(mprj_io_holdover[14]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[14]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[14]), 
        .pad_gpio_inenb(mprj_io_inp_dis[14]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[14]), .pad_gpio_ana_en(mprj_io_analog_en[14]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[14]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[14]), .pad_gpio_dm(mprj_io_dm[44:42]), 
        .pad_gpio_outenb(mprj_io_oeb[14]), .pad_gpio_out(mprj_io_out[14]), 
        .pad_gpio_in(mprj_io_in[14]) );
  gpio_control_block_26 \gpio_control_in_1[7]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n36), .resetn_out(gpio_resetn_1_shifted[16]), .serial_clock(
        gpio_clock_1_shifted[15]), .serial_clock_out(gpio_clock_1_shifted[16]), 
        .serial_load(gpio_load_1_shifted[15]), .serial_load_out(
        gpio_load_1_shifted[16]), .mgmt_gpio_in(mgmt_io_in_hk[15]), 
        .mgmt_gpio_out(mgmt_io_out_hk[15]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[15]), .serial_data_out(
        gpio_serial_link_1_shifted[16]), .user_gpio_out(user_io_out[15]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[15]), 
        .pad_gpio_holdover(mprj_io_holdover[15]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[15]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[15]), 
        .pad_gpio_inenb(mprj_io_inp_dis[15]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[15]), .pad_gpio_ana_en(mprj_io_analog_en[15]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[15]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[15]), .pad_gpio_dm(mprj_io_dm[47:45]), 
        .pad_gpio_outenb(mprj_io_oeb[15]), .pad_gpio_out(mprj_io_out[15]), 
        .pad_gpio_in(mprj_io_in[15]) );
  gpio_control_block_27 \gpio_control_in_1[8]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n38), .resetn_out(gpio_resetn_1_shifted[17]), .serial_clock(
        gpio_clock_1_shifted[16]), .serial_clock_out(gpio_clock_1_shifted[17]), 
        .serial_load(gpio_load_1_shifted[16]), .serial_load_out(
        gpio_load_1_shifted[17]), .mgmt_gpio_in(mgmt_io_in_hk[16]), 
        .mgmt_gpio_out(mgmt_io_out_hk[16]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[16]), .serial_data_out(
        gpio_serial_link_1_shifted[17]), .user_gpio_out(user_io_out[16]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[16]), 
        .pad_gpio_holdover(mprj_io_holdover[16]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[16]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[16]), 
        .pad_gpio_inenb(mprj_io_inp_dis[16]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[16]), .pad_gpio_ana_en(mprj_io_analog_en[16]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[16]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[16]), .pad_gpio_dm(mprj_io_dm[50:48]), 
        .pad_gpio_outenb(mprj_io_oeb[16]), .pad_gpio_out(mprj_io_out[16]), 
        .pad_gpio_in(mprj_io_in[16]) );
  gpio_control_block_28 \gpio_control_in_1[9]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n40), .resetn_out(gpio_resetn_1_shifted[18]), .serial_clock(
        gpio_clock_1_shifted[17]), .serial_clock_out(gpio_clock_1_shifted[18]), 
        .serial_load(n6), .serial_load_out(gpio_load_1_shifted[18]), 
        .mgmt_gpio_in(mgmt_io_in_hk[17]), .mgmt_gpio_out(mgmt_io_out_hk[17]), 
        .mgmt_gpio_oeb(1'b1), .serial_data_in(gpio_serial_link_1_shifted[17]), 
        .serial_data_out(gpio_serial_link_1_shifted[18]), .user_gpio_out(
        user_io_out[17]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[17]), 
        .pad_gpio_holdover(mprj_io_holdover[17]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[17]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[17]), 
        .pad_gpio_inenb(mprj_io_inp_dis[17]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[17]), .pad_gpio_ana_en(mprj_io_analog_en[17]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[17]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[17]), .pad_gpio_dm(mprj_io_dm[53:51]), 
        .pad_gpio_outenb(mprj_io_oeb[17]), .pad_gpio_out(mprj_io_out[17]), 
        .pad_gpio_in(mprj_io_in[17]) );
  gpio_control_block_29 \gpio_control_in_1[10]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n42), .serial_clock(gpio_clock_1_shifted[18]), .serial_load(
        gpio_load_1_shifted[18]), .mgmt_gpio_in(mgmt_io_in_hk[18]), 
        .mgmt_gpio_out(mgmt_io_out_hk[18]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_1_shifted[18]), .user_gpio_out(
        user_io_out[18]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[18]), 
        .pad_gpio_holdover(mprj_io_holdover[18]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[18]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[18]), 
        .pad_gpio_inenb(mprj_io_inp_dis[18]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[18]), .pad_gpio_ana_en(mprj_io_analog_en[18]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[18]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[18]), .pad_gpio_dm(mprj_io_dm[56:54]), 
        .pad_gpio_outenb(mprj_io_oeb[18]), .pad_gpio_out(mprj_io_out[18]), 
        .pad_gpio_in(mprj_io_in[18]) );
  gpio_control_block_16 \gpio_control_bidir_2[0]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n9), .resetn_out(gpio_resetn_2_shifted[15]), .serial_clock(
        gpio_clock_2_shifted[16]), .serial_clock_out(gpio_clock_2_shifted[15]), 
        .serial_load(gpio_load_2_shifted[16]), .serial_load_out(
        gpio_load_2_shifted[15]), .mgmt_gpio_in(mgmt_gpio_in[16]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[16]), .mgmt_gpio_oeb(
        mgmt_gpio_oeb_buf[0]), .serial_data_in(gpio_serial_link_2_shifted[16]), 
        .serial_data_out(gpio_serial_link_2_shifted[15]), .user_gpio_out(
        user_io_out[35]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[35]), 
        .pad_gpio_holdover(mprj_io_holdover[35]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[35]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[35]), 
        .pad_gpio_inenb(mprj_io_inp_dis[35]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[35]), .pad_gpio_ana_en(mprj_io_analog_en[35]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[35]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[35]), .pad_gpio_dm(mprj_io_dm[107:105]), 
        .pad_gpio_outenb(mprj_io_oeb[35]), .pad_gpio_out(mprj_io_out[35]), 
        .pad_gpio_in(mprj_io_in[35]) );
  gpio_control_block_17 \gpio_control_bidir_2[1]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n7), .resetn_out(gpio_resetn_2_shifted[16]), .serial_clock(
        gpio_clock_2_shifted[17]), .serial_clock_out(gpio_clock_2_shifted[16]), 
        .serial_load(gpio_load_2_shifted[17]), .serial_load_out(
        gpio_load_2_shifted[16]), .mgmt_gpio_in(mgmt_gpio_in[17]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[17]), .mgmt_gpio_oeb(
        mgmt_gpio_oeb_buf[1]), .serial_data_in(gpio_serial_link_2_shifted[17]), 
        .serial_data_out(gpio_serial_link_2_shifted[16]), .user_gpio_out(
        user_io_out[36]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[36]), 
        .pad_gpio_holdover(mprj_io_holdover[36]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[36]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[36]), 
        .pad_gpio_inenb(mprj_io_inp_dis[36]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[36]), .pad_gpio_ana_en(mprj_io_analog_en[36]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[36]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[36]), .pad_gpio_dm(mprj_io_dm[110:108]), 
        .pad_gpio_outenb(mprj_io_oeb[36]), .pad_gpio_out(mprj_io_out[36]), 
        .pad_gpio_in(mprj_io_in[36]) );
  gpio_control_block_18 \gpio_control_bidir_2[2]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(gpio_resetn_1_shifted[0]), .resetn_out(
        gpio_resetn_2_shifted[17]), .serial_clock(n43), .serial_clock_out(
        gpio_clock_2_shifted[17]), .serial_load(n4), .serial_load_out(
        gpio_load_2_shifted[17]), .mgmt_gpio_in(mgmt_gpio_in[18]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[18]), .mgmt_gpio_oeb(
        mgmt_gpio_oeb_buf[2]), .serial_data_in(gpio_serial_link_2_shifted[18]), 
        .serial_data_out(gpio_serial_link_2_shifted[17]), .user_gpio_out(
        user_io_out[37]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[37]), 
        .pad_gpio_holdover(mprj_io_holdover[37]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[37]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[37]), 
        .pad_gpio_inenb(mprj_io_inp_dis[37]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[37]), .pad_gpio_ana_en(mprj_io_analog_en[37]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[37]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[37]), .pad_gpio_dm(mprj_io_dm[113:111]), 
        .pad_gpio_outenb(mprj_io_oeb[37]), .pad_gpio_out(mprj_io_out[37]), 
        .pad_gpio_in(mprj_io_in[37]) );
  gpio_control_block_0 \gpio_control_in_2[0]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n41), .serial_clock(gpio_clock_2_shifted[0]), .serial_load(
        gpio_load_2_shifted[0]), .mgmt_gpio_in(mgmt_gpio_in[0]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[0]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[0]), .user_gpio_out(
        user_io_out[19]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[19]), 
        .pad_gpio_holdover(mprj_io_holdover[19]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[19]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[19]), 
        .pad_gpio_inenb(mprj_io_inp_dis[19]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[19]), .pad_gpio_ana_en(mprj_io_analog_en[19]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[19]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[19]), .pad_gpio_dm(mprj_io_dm[59:57]), 
        .pad_gpio_outenb(mprj_io_oeb[19]), .pad_gpio_out(mprj_io_out[19]), 
        .pad_gpio_in(mprj_io_in[19]) );
  gpio_control_block_1 \gpio_control_in_2[1]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n39), .resetn_out(gpio_resetn_2_shifted[0]), .serial_clock(
        gpio_clock_2_shifted[1]), .serial_clock_out(gpio_clock_2_shifted[0]), 
        .serial_load(n5), .serial_load_out(gpio_load_2_shifted[0]), 
        .mgmt_gpio_in(mgmt_gpio_in[1]), .mgmt_gpio_out(mgmt_gpio_out_buf[1]), 
        .mgmt_gpio_oeb(1'b1), .serial_data_in(gpio_serial_link_2_shifted[1]), 
        .serial_data_out(gpio_serial_link_2_shifted[0]), .user_gpio_out(
        user_io_out[20]), .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[20]), 
        .pad_gpio_holdover(mprj_io_holdover[20]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[20]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[20]), 
        .pad_gpio_inenb(mprj_io_inp_dis[20]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[20]), .pad_gpio_ana_en(mprj_io_analog_en[20]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[20]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[20]), .pad_gpio_dm(mprj_io_dm[62:60]), 
        .pad_gpio_outenb(mprj_io_oeb[20]), .pad_gpio_out(mprj_io_out[20]), 
        .pad_gpio_in(mprj_io_in[20]) );
  gpio_control_block_2 \gpio_control_in_2[2]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n37), .resetn_out(gpio_resetn_2_shifted[1]), .serial_clock(
        gpio_clock_2_shifted[2]), .serial_clock_out(gpio_clock_2_shifted[1]), 
        .serial_load(gpio_load_2_shifted[2]), .serial_load_out(
        gpio_load_2_shifted[1]), .mgmt_gpio_in(mgmt_gpio_in[2]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[2]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[2]), .serial_data_out(
        gpio_serial_link_2_shifted[1]), .user_gpio_out(user_io_out[21]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[21]), 
        .pad_gpio_holdover(mprj_io_holdover[21]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[21]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[21]), 
        .pad_gpio_inenb(mprj_io_inp_dis[21]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[21]), .pad_gpio_ana_en(mprj_io_analog_en[21]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[21]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[21]), .pad_gpio_dm(mprj_io_dm[65:63]), 
        .pad_gpio_outenb(mprj_io_oeb[21]), .pad_gpio_out(mprj_io_out[21]), 
        .pad_gpio_in(mprj_io_in[21]) );
  gpio_control_block_3 \gpio_control_in_2[3]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n35), .resetn_out(gpio_resetn_2_shifted[2]), .serial_clock(
        gpio_clock_2_shifted[3]), .serial_clock_out(gpio_clock_2_shifted[2]), 
        .serial_load(gpio_load_2_shifted[3]), .serial_load_out(
        gpio_load_2_shifted[2]), .mgmt_gpio_in(mgmt_gpio_in[3]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[3]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[3]), .serial_data_out(
        gpio_serial_link_2_shifted[2]), .user_gpio_out(user_io_out[22]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[22]), 
        .pad_gpio_holdover(mprj_io_holdover[22]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[22]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[22]), 
        .pad_gpio_inenb(mprj_io_inp_dis[22]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[22]), .pad_gpio_ana_en(mprj_io_analog_en[22]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[22]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[22]), .pad_gpio_dm(mprj_io_dm[68:66]), 
        .pad_gpio_outenb(mprj_io_oeb[22]), .pad_gpio_out(mprj_io_out[22]), 
        .pad_gpio_in(mprj_io_in[22]) );
  gpio_control_block_4 \gpio_control_in_2[4]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n33), .resetn_out(gpio_resetn_2_shifted[3]), .serial_clock(
        gpio_clock_2_shifted[4]), .serial_clock_out(gpio_clock_2_shifted[3]), 
        .serial_load(gpio_load_2_shifted[4]), .serial_load_out(
        gpio_load_2_shifted[3]), .mgmt_gpio_in(mgmt_gpio_in[4]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[4]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[4]), .serial_data_out(
        gpio_serial_link_2_shifted[3]), .user_gpio_out(user_io_out[23]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[23]), 
        .pad_gpio_holdover(mprj_io_holdover[23]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[23]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[23]), 
        .pad_gpio_inenb(mprj_io_inp_dis[23]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[23]), .pad_gpio_ana_en(mprj_io_analog_en[23]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[23]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[23]), .pad_gpio_dm(mprj_io_dm[71:69]), 
        .pad_gpio_outenb(mprj_io_oeb[23]), .pad_gpio_out(mprj_io_out[23]), 
        .pad_gpio_in(mprj_io_in[23]) );
  gpio_control_block_5 \gpio_control_in_2[5]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n31), .resetn_out(gpio_resetn_2_shifted[4]), .serial_clock(
        gpio_clock_2_shifted[5]), .serial_clock_out(gpio_clock_2_shifted[4]), 
        .serial_load(gpio_load_2_shifted[5]), .serial_load_out(
        gpio_load_2_shifted[4]), .mgmt_gpio_in(mgmt_gpio_in[5]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[5]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[5]), .serial_data_out(
        gpio_serial_link_2_shifted[4]), .user_gpio_out(user_io_out[24]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[24]), 
        .pad_gpio_holdover(mprj_io_holdover[24]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[24]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[24]), 
        .pad_gpio_inenb(mprj_io_inp_dis[24]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[24]), .pad_gpio_ana_en(mprj_io_analog_en[24]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[24]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[24]), .pad_gpio_dm(mprj_io_dm[74:72]), 
        .pad_gpio_outenb(mprj_io_oeb[24]), .pad_gpio_out(mprj_io_out[24]), 
        .pad_gpio_in(mprj_io_in[24]) );
  gpio_control_block_6 \gpio_control_in_2[6]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n29), .resetn_out(gpio_resetn_2_shifted[5]), .serial_clock(
        gpio_clock_2_shifted[6]), .serial_clock_out(gpio_clock_2_shifted[5]), 
        .serial_load(gpio_load_2_shifted[6]), .serial_load_out(
        gpio_load_2_shifted[5]), .mgmt_gpio_in(mgmt_gpio_in[6]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[6]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[6]), .serial_data_out(
        gpio_serial_link_2_shifted[5]), .user_gpio_out(user_io_out[25]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[25]), 
        .pad_gpio_holdover(mprj_io_holdover[25]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[25]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[25]), 
        .pad_gpio_inenb(mprj_io_inp_dis[25]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[25]), .pad_gpio_ana_en(mprj_io_analog_en[25]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[25]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[25]), .pad_gpio_dm(mprj_io_dm[77:75]), 
        .pad_gpio_outenb(mprj_io_oeb[25]), .pad_gpio_out(mprj_io_out[25]), 
        .pad_gpio_in(mprj_io_in[25]) );
  gpio_control_block_7 \gpio_control_in_2[7]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n27), .resetn_out(gpio_resetn_2_shifted[6]), .serial_clock(
        gpio_clock_2_shifted[7]), .serial_clock_out(gpio_clock_2_shifted[6]), 
        .serial_load(gpio_load_2_shifted[7]), .serial_load_out(
        gpio_load_2_shifted[6]), .mgmt_gpio_in(mgmt_gpio_in[7]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[7]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[7]), .serial_data_out(
        gpio_serial_link_2_shifted[6]), .user_gpio_out(user_io_out[26]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[26]), 
        .pad_gpio_holdover(mprj_io_holdover[26]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[26]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[26]), 
        .pad_gpio_inenb(mprj_io_inp_dis[26]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[26]), .pad_gpio_ana_en(mprj_io_analog_en[26]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[26]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[26]), .pad_gpio_dm(mprj_io_dm[80:78]), 
        .pad_gpio_outenb(mprj_io_oeb[26]), .pad_gpio_out(mprj_io_out[26]), 
        .pad_gpio_in(mprj_io_in[26]) );
  gpio_control_block_8 \gpio_control_in_2[8]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n25), .resetn_out(gpio_resetn_2_shifted[7]), .serial_clock(
        gpio_clock_2_shifted[8]), .serial_clock_out(gpio_clock_2_shifted[7]), 
        .serial_load(gpio_load_2_shifted[8]), .serial_load_out(
        gpio_load_2_shifted[7]), .mgmt_gpio_in(mgmt_gpio_in[8]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[8]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[8]), .serial_data_out(
        gpio_serial_link_2_shifted[7]), .user_gpio_out(user_io_out[27]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[27]), 
        .pad_gpio_holdover(mprj_io_holdover[27]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[27]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[27]), 
        .pad_gpio_inenb(mprj_io_inp_dis[27]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[27]), .pad_gpio_ana_en(mprj_io_analog_en[27]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[27]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[27]), .pad_gpio_dm(mprj_io_dm[83:81]), 
        .pad_gpio_outenb(mprj_io_oeb[27]), .pad_gpio_out(mprj_io_out[27]), 
        .pad_gpio_in(mprj_io_in[27]) );
  gpio_control_block_9 \gpio_control_in_2[9]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n23), .resetn_out(gpio_resetn_2_shifted[8]), .serial_clock(
        gpio_clock_2_shifted[9]), .serial_clock_out(gpio_clock_2_shifted[8]), 
        .serial_load(gpio_load_2_shifted[9]), .serial_load_out(
        gpio_load_2_shifted[8]), .mgmt_gpio_in(mgmt_gpio_in[9]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[9]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[9]), .serial_data_out(
        gpio_serial_link_2_shifted[8]), .user_gpio_out(user_io_out[28]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[28]), 
        .pad_gpio_holdover(mprj_io_holdover[28]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[28]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[28]), 
        .pad_gpio_inenb(mprj_io_inp_dis[28]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[28]), .pad_gpio_ana_en(mprj_io_analog_en[28]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[28]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[28]), .pad_gpio_dm(mprj_io_dm[86:84]), 
        .pad_gpio_outenb(mprj_io_oeb[28]), .pad_gpio_out(mprj_io_out[28]), 
        .pad_gpio_in(mprj_io_in[28]) );
  gpio_control_block_10 \gpio_control_in_2[10]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n21), .resetn_out(gpio_resetn_2_shifted[9]), .serial_clock(
        gpio_clock_2_shifted[10]), .serial_clock_out(gpio_clock_2_shifted[9]), 
        .serial_load(gpio_load_2_shifted[10]), .serial_load_out(
        gpio_load_2_shifted[9]), .mgmt_gpio_in(mgmt_gpio_in[10]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[10]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[10]), .serial_data_out(
        gpio_serial_link_2_shifted[9]), .user_gpio_out(user_io_out[29]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[29]), 
        .pad_gpio_holdover(mprj_io_holdover[29]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[29]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[29]), 
        .pad_gpio_inenb(mprj_io_inp_dis[29]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[29]), .pad_gpio_ana_en(mprj_io_analog_en[29]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[29]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[29]), .pad_gpio_dm(mprj_io_dm[89:87]), 
        .pad_gpio_outenb(mprj_io_oeb[29]), .pad_gpio_out(mprj_io_out[29]), 
        .pad_gpio_in(mprj_io_in[29]) );
  gpio_control_block_11 \gpio_control_in_2[11]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n19), .resetn_out(gpio_resetn_2_shifted[10]), .serial_clock(
        gpio_clock_2_shifted[11]), .serial_clock_out(gpio_clock_2_shifted[10]), 
        .serial_load(gpio_load_2_shifted[11]), .serial_load_out(
        gpio_load_2_shifted[10]), .mgmt_gpio_in(mgmt_gpio_in[11]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[11]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[11]), .serial_data_out(
        gpio_serial_link_2_shifted[10]), .user_gpio_out(user_io_out[30]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[30]), 
        .pad_gpio_holdover(mprj_io_holdover[30]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[30]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[30]), 
        .pad_gpio_inenb(mprj_io_inp_dis[30]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[30]), .pad_gpio_ana_en(mprj_io_analog_en[30]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[30]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[30]), .pad_gpio_dm(mprj_io_dm[92:90]), 
        .pad_gpio_outenb(mprj_io_oeb[30]), .pad_gpio_out(mprj_io_out[30]), 
        .pad_gpio_in(mprj_io_in[30]) );
  gpio_control_block_12 \gpio_control_in_2[12]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n17), .resetn_out(gpio_resetn_2_shifted[11]), .serial_clock(
        gpio_clock_2_shifted[12]), .serial_clock_out(gpio_clock_2_shifted[11]), 
        .serial_load(gpio_load_2_shifted[12]), .serial_load_out(
        gpio_load_2_shifted[11]), .mgmt_gpio_in(mgmt_gpio_in[12]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[12]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[12]), .serial_data_out(
        gpio_serial_link_2_shifted[11]), .user_gpio_out(user_io_out[31]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[31]), 
        .pad_gpio_holdover(mprj_io_holdover[31]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[31]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[31]), 
        .pad_gpio_inenb(mprj_io_inp_dis[31]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[31]), .pad_gpio_ana_en(mprj_io_analog_en[31]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[31]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[31]), .pad_gpio_dm(mprj_io_dm[95:93]), 
        .pad_gpio_outenb(mprj_io_oeb[31]), .pad_gpio_out(mprj_io_out[31]), 
        .pad_gpio_in(mprj_io_in[31]) );
  gpio_control_block_13 \gpio_control_in_2[13]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n15), .resetn_out(gpio_resetn_2_shifted[12]), .serial_clock(
        gpio_clock_2_shifted[13]), .serial_clock_out(gpio_clock_2_shifted[12]), 
        .serial_load(gpio_load_2_shifted[13]), .serial_load_out(
        gpio_load_2_shifted[12]), .mgmt_gpio_in(mgmt_gpio_in[13]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[13]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[13]), .serial_data_out(
        gpio_serial_link_2_shifted[12]), .user_gpio_out(user_io_out[32]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[32]), 
        .pad_gpio_holdover(mprj_io_holdover[32]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[32]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[32]), 
        .pad_gpio_inenb(mprj_io_inp_dis[32]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[32]), .pad_gpio_ana_en(mprj_io_analog_en[32]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[32]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[32]), .pad_gpio_dm(mprj_io_dm[98:96]), 
        .pad_gpio_outenb(mprj_io_oeb[32]), .pad_gpio_out(mprj_io_out[32]), 
        .pad_gpio_in(mprj_io_in[32]) );
  gpio_control_block_14 \gpio_control_in_2[14]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n13), .resetn_out(gpio_resetn_2_shifted[13]), .serial_clock(
        gpio_clock_2_shifted[14]), .serial_clock_out(gpio_clock_2_shifted[13]), 
        .serial_load(gpio_load_2_shifted[14]), .serial_load_out(
        gpio_load_2_shifted[13]), .mgmt_gpio_in(mgmt_gpio_in[14]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[14]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[14]), .serial_data_out(
        gpio_serial_link_2_shifted[13]), .user_gpio_out(user_io_out[33]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[33]), 
        .pad_gpio_holdover(mprj_io_holdover[33]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[33]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[33]), 
        .pad_gpio_inenb(mprj_io_inp_dis[33]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[33]), .pad_gpio_ana_en(mprj_io_analog_en[33]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[33]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[33]), .pad_gpio_dm(mprj_io_dm[101:99]), 
        .pad_gpio_outenb(mprj_io_oeb[33]), .pad_gpio_out(mprj_io_out[33]), 
        .pad_gpio_in(mprj_io_in[33]) );
  gpio_control_block_15 \gpio_control_in_2[15]  ( .gpio_defaults({1'b0, 1'b0, 
        1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1}), 
        .resetn(n11), .resetn_out(gpio_resetn_2_shifted[14]), .serial_clock(
        gpio_clock_2_shifted[15]), .serial_clock_out(gpio_clock_2_shifted[14]), 
        .serial_load(gpio_load_2_shifted[15]), .serial_load_out(
        gpio_load_2_shifted[14]), .mgmt_gpio_in(mgmt_gpio_in[15]), 
        .mgmt_gpio_out(mgmt_gpio_out_buf[15]), .mgmt_gpio_oeb(1'b1), 
        .serial_data_in(gpio_serial_link_2_shifted[15]), .serial_data_out(
        gpio_serial_link_2_shifted[14]), .user_gpio_out(user_io_out[34]), 
        .user_gpio_oeb(1'b0), .user_gpio_in(user_io_in[34]), 
        .pad_gpio_holdover(mprj_io_holdover[34]), .pad_gpio_slow_sel(
        mprj_io_slow_sel[34]), .pad_gpio_vtrip_sel(mprj_io_vtrip_sel[34]), 
        .pad_gpio_inenb(mprj_io_inp_dis[34]), .pad_gpio_ib_mode_sel(
        mprj_io_ib_mode_sel[34]), .pad_gpio_ana_en(mprj_io_analog_en[34]), 
        .pad_gpio_ana_sel(mprj_io_analog_sel[34]), .pad_gpio_ana_pol(
        mprj_io_analog_pol[34]), .pad_gpio_dm(mprj_io_dm[104:102]), 
        .pad_gpio_outenb(mprj_io_oeb[34]), .pad_gpio_out(mprj_io_out[34]), 
        .pad_gpio_in(mprj_io_in[34]) );
  user_id_programming_00000000 user_id_value (  );
  xres_buf rstb_level ( .X(rstb_l), .A(rstb_h), .Port7(1'b0) );
  spare_logic_block_0 \spare_logic[0]  (  );
  spare_logic_block_1 \spare_logic[1]  (  );
  spare_logic_block_2 \spare_logic[2]  (  );
  spare_logic_block_3 \spare_logic[3]  (  );
  clk2d2 U1 ( .CLK(caravel_rstn), .CN(n1), .C(n2) );
  inv0d0 U2 ( .I(n1), .ZN(n3) );
  bufbdk U3 ( .I(gpio_load_1_shifted[0]), .Z(n4) );
  bufbdk U4 ( .I(gpio_load_2_shifted[1]), .Z(n5) );
  bufbdk U5 ( .I(gpio_load_1_shifted[17]), .Z(n6) );
  bufbdk U6 ( .I(gpio_resetn_2_shifted[17]), .Z(n7) );
  bufbdk U7 ( .I(gpio_resetn_1_shifted[1]), .Z(n8) );
  bufbdk U8 ( .I(gpio_resetn_2_shifted[16]), .Z(n9) );
  bufbdk U9 ( .I(gpio_resetn_1_shifted[2]), .Z(n10) );
  bufbdk U10 ( .I(gpio_resetn_2_shifted[15]), .Z(n11) );
  bufbdk U11 ( .I(gpio_resetn_1_shifted[3]), .Z(n12) );
  bufbdk U12 ( .I(gpio_resetn_2_shifted[14]), .Z(n13) );
  bufbdk U13 ( .I(gpio_resetn_1_shifted[4]), .Z(n14) );
  bufbdk U14 ( .I(gpio_resetn_2_shifted[13]), .Z(n15) );
  bufbdk U15 ( .I(gpio_resetn_1_shifted[5]), .Z(n16) );
  bufbdk U16 ( .I(gpio_resetn_2_shifted[12]), .Z(n17) );
  bufbdk U17 ( .I(gpio_resetn_1_shifted[6]), .Z(n18) );
  bufbdk U18 ( .I(gpio_resetn_2_shifted[11]), .Z(n19) );
  bufbdk U19 ( .I(gpio_resetn_1_shifted[7]), .Z(n20) );
  bufbdk U20 ( .I(gpio_resetn_2_shifted[10]), .Z(n21) );
  bufbdk U21 ( .I(gpio_resetn_1_shifted[8]), .Z(n22) );
  bufbdk U22 ( .I(gpio_resetn_2_shifted[9]), .Z(n23) );
  bufbdk U23 ( .I(gpio_resetn_1_shifted[9]), .Z(n24) );
  bufbdk U24 ( .I(gpio_resetn_2_shifted[8]), .Z(n25) );
  bufbdk U25 ( .I(gpio_resetn_1_shifted[10]), .Z(n26) );
  bufbdk U26 ( .I(gpio_resetn_2_shifted[7]), .Z(n27) );
  bufbdk U27 ( .I(gpio_resetn_1_shifted[11]), .Z(n28) );
  bufbdk U28 ( .I(gpio_resetn_2_shifted[6]), .Z(n29) );
  bufbdk U29 ( .I(gpio_resetn_1_shifted[12]), .Z(n30) );
  bufbdk U30 ( .I(gpio_resetn_2_shifted[5]), .Z(n31) );
  bufbdk U31 ( .I(gpio_resetn_1_shifted[13]), .Z(n32) );
  bufbdk U32 ( .I(gpio_resetn_2_shifted[4]), .Z(n33) );
  bufbdk U33 ( .I(gpio_resetn_1_shifted[14]), .Z(n34) );
  bufbdk U34 ( .I(gpio_resetn_2_shifted[3]), .Z(n35) );
  bufbdk U35 ( .I(gpio_resetn_1_shifted[15]), .Z(n36) );
  bufbdk U36 ( .I(gpio_resetn_2_shifted[2]), .Z(n37) );
  bufbdk U37 ( .I(gpio_resetn_1_shifted[16]), .Z(n38) );
  bufbdk U38 ( .I(gpio_resetn_2_shifted[1]), .Z(n39) );
  bufbdk U39 ( .I(gpio_resetn_1_shifted[17]), .Z(n40) );
  bufbdk U40 ( .I(gpio_resetn_2_shifted[0]), .Z(n41) );
  bufbdk U41 ( .I(gpio_resetn_1_shifted[18]), .Z(n42) );
  bufbdk U42 ( .I(gpio_clock_1_shifted[0]), .Z(n43) );
endmodule


module vsdcaravel ( vddio, vddio_2, vssio, vssio_2, vdda, vssa, vccd, vssd, 
        vdda1, vdda1_2, vdda2, vssa1, vssa1_2, vssa2, vccd1, vccd2, vssd1, 
        vssd2, gpio, mprj_io, clock, resetb, flash_csb, flash_clk, flash_io0, 
        flash_io1 );
  inout [37:0] mprj_io;
  input clock, resetb;
  output flash_csb, flash_clk;
  inout vddio,  vddio_2,  vssio,  vssio_2,  vdda,  vssa,  vccd,  vssd,  vdda1, 
     vdda1_2,  vdda2,  vssa1,  vssa1_2,  vssa2,  vccd1,  vccd2,  vssd1,  vssd2, 
     gpio,  flash_io0,  flash_io1;
  wire   vssd1_core, rstb_h, n1, n2;
  wire   [37:0] mprj_io_ib_mode_sel;
  wire   [37:0] mprj_io_vtrip_sel;
  wire   [37:0] mprj_io_slow_sel;
  wire   [37:0] mprj_io_holdover;
  wire   [37:0] mprj_io_analog_en;
  wire   [37:0] mprj_io_analog_sel;
  wire   [37:0] mprj_io_analog_pol;
  wire   [28:0] user_analog_io;
  tri   vddio;
  tri   vddio_2;
  tri   vssio;
  tri   vssio_2;
  tri   vdda;
  tri   vssa;
  tri   vccd;
  tri   vssd;
  tri   vdda1;
  tri   vdda1_2;
  tri   vdda2;
  tri   vssa1;
  tri   vssa1_2;
  tri   vssa2;
  tri   vccd1;
  tri   vccd2;
  tri   vssd1;
  tri   vssd2;
  tri   gpio;
  tri   [37:0] mprj_io;
  tri   clock;
  tri   flash_csb;
  tri   flash_clk;
  tri   flash_io0;
  tri   flash_io1;
  tri   vddio_core;
  tri   vssio_core;
  tri   vdda_core;
  tri   vssa_core;
  tri   vccd_core;
  tri   vssd_core;
  tri   vdda1_core;
  tri   vdda2_core;
  tri   vssa2_core;
  tri   vccd1_core;
  tri   vccd2_core;
  tri   vssd2_core;
  tri   clock_core;
  tri   gpio_out_core;
  tri   gpio_in_core;
  tri   gpio_mode0_core;
  tri   gpio_mode1_core;
  tri   gpio_outenb_core;
  tri   gpio_inenb_core;
  tri   flash_csb_frame;
  tri   flash_clk_frame;
  tri   flash_csb_oeb;
  tri   flash_clk_oeb;
  tri   flash_io0_oeb;
  tri   flash_io1_oeb;
  tri   flash_io0_ieb;
  tri   flash_io1_ieb;
  tri   flash_io0_do;
  tri   flash_io1_do;
  tri   flash_io0_di;
  tri   flash_io1_di;
  tri   [37:0] mprj_io_in;
  tri   [37:0] mprj_io_out;
  tri   [37:0] mprj_io_oeb;
  tri   [37:0] mprj_io_inp_dis;
  tri   [113:0] mprj_io_dm;

  chip_io padframe ( .vddio_pad(vddio), .vddio_pad2(vddio_2), .vssio_pad(vssio), .vssio_pad2(vssio_2), .vccd_pad(vccd), .vssd_pad(vssd), .vdda_pad(vdda), 
        .vssa_pad(vssa), .vdda1_pad(vdda1), .vdda1_pad2(vdda1_2), .vdda2_pad(
        vdda2), .vssa1_pad(vssa1), .vssa1_pad2(vssa1_2), .vssa2_pad(vssa2), 
        .vccd1_pad(vccd1), .vccd2_pad(vccd2), .vssd1_pad(vssd1), .vssd2_pad(
        vssd2), .vddio(vddio_core), .vssio(vssio_core), .vccd(vccd_core), 
        .vssd(vssd_core), .vdda(vdda_core), .vssa(vssa_core), .vdda1(
        vdda1_core), .vdda2(vdda2_core), .vssa1(1'b0), .vssa2(vssa2_core), 
        .vccd1(vccd1_core), .vccd2(vccd2_core), .vssd1(vssd1_core), .vssd2(
        vssd2_core), .gpio(gpio), .clock(clock), .resetb(n2), .flash_csb(
        flash_csb), .flash_clk(flash_clk), .flash_io0(flash_io0), .flash_io1(
        flash_io1), .porb_h(n2), .por(n2), .resetb_core_h(rstb_h), 
        .clock_core(clock_core), .gpio_out_core(gpio_out_core), .gpio_in_core(
        gpio_in_core), .gpio_mode0_core(gpio_mode0_core), .gpio_mode1_core(
        gpio_mode1_core), .gpio_outenb_core(gpio_outenb_core), 
        .gpio_inenb_core(gpio_inenb_core), .flash_csb_core(flash_csb_frame), 
        .flash_clk_core(flash_clk_frame), .flash_csb_oeb_core(flash_csb_oeb), 
        .flash_clk_oeb_core(flash_clk_oeb), .flash_io0_oeb_core(flash_io0_oeb), 
        .flash_io1_oeb_core(flash_io1_oeb), .flash_io0_ieb_core(flash_io0_ieb), 
        .flash_io1_ieb_core(flash_io1_ieb), .flash_io0_do_core(flash_io0_do), 
        .flash_io1_do_core(flash_io1_do), .flash_io0_di_core(flash_io0_di), 
        .flash_io1_di_core(flash_io1_di), .mprj_io(mprj_io), .mprj_io_out(
        mprj_io_out), .mprj_io_oeb(mprj_io_oeb), .mprj_io_inp_dis(
        mprj_io_inp_dis), .mprj_io_ib_mode_sel(mprj_io_ib_mode_sel), 
        .mprj_io_vtrip_sel(mprj_io_vtrip_sel), .mprj_io_slow_sel(
        mprj_io_slow_sel), .mprj_io_holdover(mprj_io_holdover), 
        .mprj_io_analog_en(mprj_io_analog_en), .mprj_io_analog_sel(
        mprj_io_analog_sel), .mprj_io_analog_pol(mprj_io_analog_pol), 
        .mprj_io_dm(mprj_io_dm), .mprj_io_in(mprj_io_in), .mprj_io_one({1'b1, 
        1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 
        1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 
        1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 1'b1, 
        1'b1}), .mprj_analog_io({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}) );
  caravel_core chip_core ( .vddio(vddio_core), .vssio(vssio_core), .vccd(
        vccd_core), .vssd(vssd_core), .vdda1(vdda1_core), .vdda2(vdda2_core), 
        .vssa1(1'b0), .vssa2(vssa2_core), .vccd1(vccd1_core), .vccd2(
        vccd2_core), .vssd1(vssd1_core), .vssd2(vssd2_core), .porb_h(n2), 
        .porb_l(resetb), .rstb_h(rstb_h), .clock_core(clock_core), 
        .gpio_out_core(gpio_out_core), .gpio_in_core(gpio_in_core), 
        .gpio_mode0_core(gpio_mode0_core), .gpio_mode1_core(gpio_mode1_core), 
        .gpio_outenb_core(gpio_outenb_core), .gpio_inenb_core(gpio_inenb_core), 
        .flash_csb_frame(flash_csb_frame), .flash_clk_frame(flash_clk_frame), 
        .flash_csb_oeb(flash_csb_oeb), .flash_clk_oeb(flash_clk_oeb), 
        .flash_io0_oeb(flash_io0_oeb), .flash_io1_oeb(flash_io1_oeb), 
        .flash_io0_ieb(flash_io0_ieb), .flash_io1_ieb(flash_io1_ieb), 
        .flash_io0_do(flash_io0_do), .flash_io1_do(flash_io1_do), 
        .flash_io0_di(flash_io0_di), .flash_io1_di(flash_io1_di), .mprj_io_in(
        mprj_io_in), .mprj_io_out(mprj_io_out), .mprj_io_oeb(mprj_io_oeb), 
        .mprj_io_inp_dis(mprj_io_inp_dis), .mprj_io_ib_mode_sel(
        mprj_io_ib_mode_sel), .mprj_io_vtrip_sel(mprj_io_vtrip_sel), 
        .mprj_io_slow_sel(mprj_io_slow_sel), .mprj_io_holdover(
        mprj_io_holdover), .mprj_io_analog_en(mprj_io_analog_en), 
        .mprj_io_analog_sel(mprj_io_analog_sel), .mprj_io_analog_pol(
        mprj_io_analog_pol), .mprj_io_dm(mprj_io_dm), .mprj_analog_io({1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
        1'b0, 1'b0, 1'b0, 1'b0}) );
  inv0d0 U1 ( .I(resetb), .ZN(n1) );
  inv0da U2 ( .I(n1), .ZN(n2) );
endmodule

