// Resulta que Vivado necesita que todos los modulos que usan una macro incluyan el mismo define,
// por lo que almacenamos todo ac√° y lo incluimos en todos los modulos.
// https://support.xilinx.com/s/question/0D52E00006hpXsFSAU/scope-of-define-in-verilog?language=en_US

`define cant 12