
# IC设计中的一些概念

IC

> 集成电路（Integrated Circuit，IC）是一种将多个晶体管、二极管、电阻、电容等元器件集成在一块半导体材料上，并通过金属线相互连接形成的微小芯片。

[IP核(IP库)](https://www.eet-china.com/mp/a61226.html)

> 芯片行业中所说的IP，一般也称为IP核。IP核是指芯片中具有独立功能的电路模块的成熟设计。该电路模块设计可以应用在包含该电路模块的其他芯片设计项目中，从而减少设计工作量，缩短设计周期，提高芯片设计的成功率。该电路模块的成熟设计凝聚着设计者的智慧，体现了设计者的知识产权，因此，芯片行业就用IP核(Intellectual Property Core)来表示这种电路模块的成熟设计。IP核也可以理解为芯片设计的中间构件。

SOC

> SOC代表系统级芯片（System-on-a-Chip），是一种将许多电子元件和电路，包括处理器、内存、输入/输出接口和其他组件集成在一个单一的芯片上的技术。SOC集成了整个系统所需的大多数功能，例如计算、通信和控制等。由于SOC将许多复杂的组件集成到一个单一的芯片上，因此它通常比传统的分立式设计更紧凑、更省电和更可靠。SOC广泛应用于移动设备、消费电子、工业自动化和通信等领域。

EDA

> EDA代表电子设计自动化（Electronic Design Automation）。 EDA工具是一类软件工具，用于设计和验证集成电路和其他电子系统的各个方面。这些工具包括逻辑综合、布局布线、时序分析、功能验证、物理验证等。 EDA工具通常用于减少设计周期、提高设计的准确性和可靠性，并优化设计的性能和功耗等。EDA工具的使用已经成为了集成电路设计中的标准实践，特别是在大规模集成电路的设计中，因为它们能够加速设计过程，提高效率，并帮助设计人员避免常见的设计错误。

tiling

> tiling指的是将一个大模块拆分成多个小模块，然后重复使用这些小模块来构建整个芯片。这种方法可以提高设计效率和可重用性，并且对于大型复杂的芯片设计来说，也能减少设计周期和成本。

foundry

> Foundry（代工厂）是指专门从事半导体生产制造的公司。Foundry 提供先进的制造工艺和设备，帮助芯片设计公司将他们的设计转换成实际的集成电路产品。通常情况下，IC 设计公司并不直接进行生产制造，而是委托 Foundry 进行代工。Foundry 为 IC 设计公司提供生产设备、制造流程、工艺库以及测试和封装服务等，帮助它们生产高质量的芯片产品。

fabless

> Fabless（无厂商）是指那些不拥有自己的生产工厂（即 Foundry），而是将芯片设计和销售业务外包给其他公司来进行代工生产的企业。与传统的 IC 设计公司不同，Fabless 企业专注于芯片设计、测试、验证、封装和销售等方面，而将制造等高资本、高风险的环节交给专业的 Foundry 进行。这种模式能够让 Fabless 企业更加专注于设计创新，并且具有更灵活的生产规模和成本控制能力。Fabless 模式已经成为了全球半导体产业中非常重要的一部分，很多知名的芯片企业都采用了这种模式。例如，高通、联发科、博通等公司都是 Fabless 企业。

ruset

> runset（运行配置文件）是指一组用于定义芯片设计仿真和验证环境的配置文件，如一些EDA软件的规则文件(calibre DRC/LVS等)。这些配置文件包括各种仿真参数、工具选项、仿真脚本、设计文件列表等信息，能够帮助设计人员快速设置仿真环境并进行仿真测试。
>
> 通常情况下，runset 是由芯片设计工具制造商提供的一种标准化格式，可以被广泛应用于不同的设计流程和工具链中。设计人员可以用文本编辑器或者专用的设计工具来创建和修改 runset 文件，并利用它来配置仿真和验证环境，以便进行不同的电路仿真测试。
>
> 除了用于配置仿真环境，runset 还可以用于记录仿真测试结果、分析仿真性能、生成仿真报告等。因此，在IC设计过程中，runset 文件通常是一个非常重要的工具和资源。

QA

> QA 是指质量保证（Quality Assurance）的缩写。它是针对芯片设计、制造和测试过程中出现的质量问题进行管理和控制的一系列活动。
>
> 在IC设计流程中，QA 通常包括以下方面：
>
> 1. 设计规范：定义芯片设计、验证和生产过程中的标准规范，确保设计符合行业标准和客户需求。
> 2. 测试策略：制定各种测试策略和程序，包括模拟仿真、数字仿真、物理仿真等，以保证芯片产品达到预期性能指标。
> 3. 制造流程控制：管理生产制造厂商的制造流程，确保芯片生产满足质量、效率和成本要求。
> 4. 技术支持：提供技术咨询和支持，协助解决设计和生产过程中的质量问题。

analog

> Analog（模拟）是指用于处理连续信号或模拟信号的电路或系统。与数字电路不同，模拟电路可以接收和处理来自外界的连续信号，并输出连续的输出信号。
>
> 在现代 IC 设计中，Analog 电路通常被应用于许多不同的领域，例如：
>
> 1. 信号处理：用于放大、滤波、混频等信号处理操作，通常用于无线电通信、音频处理、传感器信号处理等。
>
> 2. 能源管理：用于电源管理、电池充放电控制、能量采集等应用，通常用于移动设备、智能家居、新能源等领域。
>
> 3. 模拟控制：用于驱动电机、控制灯光、调整温度、监测压力等应用，通常用于工业自动化、汽车电子、医疗设备等领域。
>
> 需要注意的是，由于模拟电路具有精度要求高、设计难度大、测试困难等特点，因此模拟电路设计往往比数字电路更加复杂和困难，需要专门的知识和技能。

ASIC

> ASIC 的全称是 Application-Specific Integrated Circuit，即特定应用集成电路。它是一种专门为特定应用目的而设计和制造的集成电路芯片。
>
> ASIC 芯片与通用微控制器或 FPGA 不同，它们是按照特定需求、特定规格和特定功能进行设计和制造的。由于 ASIC 可以为特定应用提供高度定制化的解决方案，具有低功耗、高速、高性能和高可靠性等优势，因此被广泛用于各种领域，例如通信、汽车、医疗、工业控制等。
>
> ASIC 设计的流程包括前端设计（包括电路设计、逻辑设计、功能验证等）、后端设计（包括布局布线、物理验证、测试等）和制造过程。由于 ASIC 的制造成本较高，因此 ASIC 的设计通常需要在工艺和电路设计方面具备丰富的经验和技能。
>
> ASIC 还可以进一步分为标准单元库（Standard Cell）、门级定制（Gate Array）、场可编程门阵列（Field-Programmable Gate Array）等多种类型，每一种类型都有其特定的应用场景和优劣势。

PDK

> PDK 的全称是 Process Design Kit，即工艺设计套件。它是由芯片制造厂商（Foundry）开发和提供的一套标准化工具和流程，用于支持芯片设计公司进行芯片设计、布局、验证和生产。
>
> PDK 包括了 Foundry 提供的各种工艺和设备参数、电路库以及设计规范等信息，使芯片设计公司可以在符合 Foundry 标准的前提下，快速设计出满足特定应用需求的芯片产品。PDK 还包括了各种EDA （Electronic Design Automation）工具集成，以便芯片设计公司可以使用这些工具进行设计和验证。
>
> 通常情况下，PDK 是针对特定工艺节点（例如 28nm，16nm，7nm 等），专门定制的，不同工艺节点之间可能存在差异。因此，在选择 PDK 时，芯片设计公司需要仔细考虑其功能、适用性和可靠性等因素，并与 Foundry 进行良好的沟通和协作。
>
> 需要注意的是，PDK 在 IC 设计中扮演着非常重要的角色，它对芯片产品的设计和制造过程有着直接的影响和作用。

Standard Cell

> Standard Cell（标准单元库）是指由芯片制造厂商提供的一套标准化、可重复使用的逻辑电路单元和电路库。这些电路单元包括常见的逻辑门（如与门、或门、非门等）、触发器、多路选择器、加法器等，可以用于构建各种数字电路。
>
> Standard Cell 中的电路单元是经过严格验证和测试的，并根据特定工艺节点进行了优化和调整，以达到最佳的性能、功耗和可靠性等指标。因此，它们被广泛应用于数字电路设计中，能够提高设计效率、降低设计风险和缩短开发周期。
>
> Standard Cell 通常包括以下内容：
>
> 1. 标准的逻辑电路单元：例如与门、或门、非门、异或门、NAND门、NOR门、D触发器、JK触发器等。
>
> 2. 完整的电路库：包括不同类型的逻辑电路单元和IP（Intellectual Property）模块，以及不同工艺节点下的不同版本，支持常见的数字电路设计和验证工具。
>
> 3. 相关的设计规范和流程文档：包括电路设计规范、布局规范、仿真验证规范、物理设计规范等，以帮助设计人员更好地使用 Standard Cell 进行数字电路设计。
>
> 需要注意的是，Standard Cell 并不适用于所有数字电路设计场景。对于某些特殊的电路需求，可能需要使用其他类型的设计方法和技术。

DRC

> DRC(Design Rule Check): 设计规则检查(.gds)。DRC是IC设计流程中非常重要的一环，其目的是通过自动检查电路版图与设备工艺约束之间的冲突，保证版图的合法性，确保设计出的芯片可靠地工作。DRC检查通常包括如电路版图布局、连线距离和宽度等方面，以及与所用工艺相关的特定规则等多个方面。

LVS
> LVS(Layout versus Schematic): 布局与原理图的比对(.gds vs .cdl)。这是一种常见的验证流程，用于确保电路设计的物理实现（称为布局）与原始电路图（称为原理图）之间的一致性。这个过程检查电路中的器件和连线是否按照原始设计进行布局，并且没有出现错误或缺陷。

ERC
> ERC(Electrical Rule Check): 一种自动化的检查过程，用于确保集成电路满足电气规格和设计要求。ERC通常会检查布局、连线和元件的位置以及其他相关因素，以确保芯片在生产前能够正常工作，并且符合设计规范。

GDS vs SHIFT_GDS

> GDS和SHIFT_GDS都是用于IC（集成电路）设计的文件格式，其中GDS代表"图形数据库系统"，而SHIFT_GDS则是一种对GDS文件进行平移和旋转操作的扩展。
>
> 具体来说，GDS是一种用于表示IC布局和电路结构的二进制文件格式。它包含了各种几何形状、层、文本标签等信息，并且可以用于生成芯片的掩膜。而SHIFT_GDS则是在GDS文件中添加了一些偏移量和旋转角度的额外信息，可以帮助设计人员对芯片进行位置调整和对齐。
>
> 因此，GDS主要用于描述芯片的结构和形状，而SHIFT_GDS则是为了方便芯片设计人员进行布局优化和位置调整而产生的扩展格式。

ATPG

> ATPG（Automatic Test Pattern Generation）是指利用算法自动生成测试模式，以便在成品芯片中检测出制造缺陷和隐蔽故障。测试模式，有时也称为测试向量，是在制造测试过程中放置在主输入引脚上的一组1和0，以确定芯片是否正常工作。当应用测试模式时，自动测试设备（ATE）通过将无故障输出（也包含在测试模式中）与ATE测量得到的实际输出进行比较，确定电路是否无制造缺陷。ATPG 技术主要包括两个流程：测试点生成和测试模式生成。具体步骤如下：
>
> 1. 从逻辑功能描述开始，需要对设计进行逻辑门级别或更低级别的细化，建立电路模型。
>
> 2. 根据芯片的物理特性与设计规则，在物理设计环节中生成物理布局。在这个过程中，需要考虑尽可能少的使用晶体管和线路，优化电容电感的匹配等因素。
>
> 3. 在测试点生成阶段，需要使用可靠的算法确定测试点以覆盖所有可能的硬件故障。
>
> 4. 通过对测试点进行覆盖率分析，确定必要的测试模式，这些模式可以有效检测到故障。
>
> 5. 最后，要经过模拟器验证测试模式的准确性，并与其它厂家提供的测试模式比较以保证测试的全面性和高效性。

DFT

> DFT的全称是Design For Test，指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，通过这部分逻辑，生成测试向量，达到测试大规模芯片的目的。DFT涉及到电路设计和测试方法等多方面内容，其中主要的工作内容包括扫描设计（Scan Design）、Boundary Scan、Built-In Self Test（BIST）等，其目的都是为了增强芯片的测试能力和可靠性。

RTL

> RTL是Register Transfer Level的缩写，又称作寄存器传输级。它是一种抽象层次，用于描述数字电路中的行为和数据流，通常使用硬件描述语言（HDL）表示。
>
> 具体来说，RTL描述了数字电路中各个寄存器之间数据传输的逻辑关系，以及各个寄存器的行为，包括时序、数据宽度和数据类型等。而与之相对的，门级描述需要考虑电路的物理实现和信号延迟等细节问题。
>
> 在RTL级别下进行设计能够提高设计效率和计算机系统运行速度，因为基于RTL描述的电路较为抽象，避免细节性问题的干扰，更加便于设计人员进行设计，也更容易实现自动化工具的综合。

Tape-out

> Tape-out或Tapeout是指集成电路或印刷电路板在发送至制造之前设计过程的最终结果。具体而言，Tape-out是将电路的掩模图形发送给制造工厂的具体时间点。
>
> Tape-out是整个IC设计流程中的一个关键阶段，标志着设计团队完成了电路的设计，验证和优化，并最终确认电路的正确性和可靠性。一旦Tape-out完成，就不能再对电路进行修改或更改。因此，在Tape-out之前需要进行多次设计，仿真和验证以确保电路正常工作并达到预期的性能指标。

仿真验证

> 一般认为，在数字芯片设计中，仿真验证是指对芯片设计的RTL代码进行电路逻辑仿真，并从中发现RTL代码BUG后，再提交设计工程师进行BUG修复的过程。但是，在实际项目操作中，验证工作的参与不仅仅是在RTL代码的仿真阶段，它应该贯穿整个项目的始终，包括功能仿真、时序仿真、物理仿真等各个阶段。因为只有经过充分的仿真验证，才能保证芯片不会有明显的故障或缺陷。
>
> 通常，芯片的仿真验证流程包括以下几个主要步骤：
>
> 1. RTL仿真：对芯片设计的RTL代码进行电路逻辑仿真，检查电路的正常工作和功能是否符合预期。
>
> 2. 门级仿真：使用逻辑综合工具将RTL代码转换为门级网表，并进行逻辑仿真验证。
>
> 3. 时序仿真：对芯片设计进行时序约束，模拟电路时钟和数据信号的传输关系，并进行时序仿真验证，以保证芯片的时序正确性。
>
> 4. 物理仿真：使用物理验证工具，对芯片设计进行布局和布线，并进行物理仿真验证，以检查电路中存在的功率问题、噪声问题、时钟树问题等。
>
> 5. FPGA验证：将RTL代码下载到FPGA芯片中进行验证，以获得更高的仿真速度和更真实的验证结果。

VHDL

> VHDL是一种用于电路设计的高级硬件描述语言，全称为VHSIC Hardware Description Language（超大规模集成电路硬件描述语言），原始版本于1981年由美国国防部开发。它主要用于数字系统的结构、行为、功能和接口的描述。相比其他硬件描述语言，VHDL具有丰富的语言结构和可读性强的优点，适合于大型复杂的硬件设计。 VHDL可以描述各种不同类型的电路，包括组合逻辑、时序逻辑和有限状态机等，并具有独立于实现工艺的特点。

Behavioral Model VHDL/Verilog

> Behavioral Model是指在VHDL/Verilog中，通过描述输入与输出之间的关系和电路行为，在高层次上对电路进行建模的一种方法。它可以非常方便地描述电路功能，而不需要考虑门级电路的细节和实现。Behavioral Model通常使用“always”和“initial”等代码块构建，使用语言的逻辑表达式来描述电路的状态和行为。
>
> 在VHDL中，Behavioral Model是一种描述方式，通过使用过程（Process）或函数（Function）来定义电路的输入输出关系和行为，不需要实现硬件细节。在Verilog中，也可以使用类似的语法来描述电路行为，称为Behavioral Verilog。

Gate-Level Netlist

> Gate-Level Netlist是描述一个电路在逻辑门级别的元件、连线以及它们之间的连接关系的文本文件。Gate-Level Netlist中包含了整个电路的逻辑信息，例如标准与非门、与门、或门等，每个门都有输入和输出端口。Gate-Level Netlist是电路综合的产物，生成的方式是将高级语言（例如VHDL、Verilog）编写的原始代码经由逻辑综合工具转换成Gate-Level Netlist。
>
> Gate-Level Netlist文件通常以类似于Verilog或VHDL的语法编写，但它是在更低的抽象级别上进行描述的。Gate-Level Netlist只描述门级电路而不涉及寄存器或时钟信号等更高级别的电路元件。Gate-Level Netlist可以用于模拟电路的行为和性能，在该模拟过程中，不需要知道硬件实现的详细信息。

PCB

> PCB的全称是Printed Circuit Board，翻译过来是印刷电路板。PCB是一种用于支持和连接电子元器件的电路板，它使用铜导线在表面形成电气连接，并将元器件（例如：晶体管、集成电路）焊接到电路板上，以实现各种电子设备的功能。

TSDB

> Tessent Shell Database（TSDB）是用于存储Tessent Shell生成的所有文件和目录的仓库。TSDB作为中心位置，使得Tessent可以访问执行当前任务所需的数据，如读取设计、执行DRC、插入逻辑测试硬件或执行ATPG模式生成等。
>
> 使用TSDB结构可以帮助进行数据管理，并且即使您不在Tessent Shell平台内执行这些步骤，也能发挥作用。如果在Tessent Shell内执行这些步骤，则指定正确的设计ID会自动确保Tessent使用当前任务所需的正确文件输入。

K库

> K库是数字集成电路后端设计流程中的基础，全称为Library Characterization，即库特征参数提取。K库是用来表征标准单元（如门电路）特性的库文件，通常包含timing，power和noise等信息，以供后端综合、布局布线、验证等环节使用。随着工艺的进步和低功耗设计的需求，K库的复杂性也在不断提高。
