# ElaboratoSIS
Progetto realizzato in SIS per l'ottimizzazione dell' architettura di un circuito logico utilizzando una variante dell' algoritmo  di Quine-McCluskey  per la minimizzazioen del letterali coinvolti.

L' elaborato è stato creato durante il conseguimento di "Architettura degli elaboratori" presso l'università di Verona (UNIVR).
