# 全加器

设计了一个 mux3_1a 模块， 输入由$a, b, c$组成 由sl这个两位的选择信号来确定选择的信号。

---

