; BTOR description generated by Yosys 0.9+431 (git sha1 4a3b5437, clang 4.0.1-6 -fPIC -Os) for module main.
1 sort bitvec 1
2 input 1 clock
3 sort bitvec 8
4 input 3 data_in
5 input 1 dsr
6 input 1 eoc
7 const 1 0
8 state 1 tre
9 init 1 8 7
10 sort bitvec 32
11 uext 10 8 31
12 const 10 00000000000000000000000000000001
13 eq 1 11 12
14 not 1 13
15 state 1 error
16 init 1 15 7
17 uext 10 15 31
18 eq 1 17 12
19 or 1 14 18
20 not 1 19
21 output 20 prop_neg
22 const 1 1
23 not 1 19
24 and 1 22 23
25 bad 24
26 state 1 S1
27 init 1 26 7
28 state 1 S2
29 init 1 28 7
30 input 1
31 uext 1 30 0 add_mpx2
32 sort bitvec 4
33 input 32
34 uext 32 33 0 canale
35 input 1
36 uext 1 35 0 confirm
37 input 32
38 uext 32 37 0 conta_tmp
39 input 1
40 uext 1 39 0 data_out
41 state 1 itfc_state
42 init 1 41 7
43 state 1 load
44 init 1 43 7
45 input 1
46 uext 1 45 0 load_dato
47 input 1
48 uext 1 47 0 mpx
49 input 1
50 uext 1 49 0 mux_en
51 state 1 next_bit
52 init 1 51 22
53 input 3
54 uext 3 53 0 out_reg
55 uext 1 19 0 prop
56 input 1
57 uext 1 56 0 rdy
58 state 1 send
59 init 1 58 7
60 state 1 send_data
61 init 1 60 7
62 state 1 send_en
63 init 1 62 7
64 state 1 shot
65 init 1 64 7
66 input 1
67 uext 1 66 0 soc
68 sort bitvec 10
69 const 68 0000000000
70 state 68 tx_conta
71 init 68 70 69
72 state 1 tx_end
73 init 1 72 7
74 ite 1 72 22 8
75 input 1
76 not 1 74
77 ite 1 76 22 74
78 ite 1 43 77 75
79 ite 1 43 78 74
80 next 1 8 79
81 input 1
82 ite 1 76 7 22
83 ite 1 43 82 81
84 ite 1 43 83 15
85 input 1
86 not 1 79
87 not 1 5
88 or 1 86 87
89 ite 1 88 22 7
90 ite 1 58 89 85
91 ite 1 58 90 84
92 next 1 15 91
93 ite 1 26 7 22
94 next 1 26 93
95 input 1
96 ite 1 60 22 7
97 eq 1 28 7
98 ite 1 97 96 95
99 ite 1 28 7 98
100 next 1 28 99
101 input 1
102 ite 1 64 22 7
103 eq 1 41 7
104 ite 1 103 102 101
105 ite 1 41 7 104
106 next 1 41 105
107 input 1
108 ite 1 64 22 43
109 eq 1 41 7
110 ite 1 109 108 107
111 ite 1 41 7 110
112 next 1 43 111
113 input 1
114 input 1
115 input 1
116 eq 1 51 7
117 ite 1 116 22 22
118 uext 10 70 22
119 const 10 00000000000000000000000001101000
120 ugt 1 118 119
121 ite 1 120 117 115
122 ite 1 62 121 114
123 ite 1 120 122 51
124 ite 1 62 123 113
125 ite 1 62 124 51
126 next 1 51 125
127 ite 1 41 22 58
128 next 1 58 127
129 ite 1 26 60 60
130 next 1 60 129
131 ite 1 72 7 62
132 input 1
133 ite 1 88 131 22
134 ite 1 58 133 132
135 ite 1 58 134 131
136 next 1 62 135
137 ite 1 28 22 64
138 next 1 64 137
139 input 68
140 uext 10 70 22
141 add 10 140 12
142 slice 68 141 9 0
143 ite 68 120 69 142
144 ite 68 62 143 139
145 ite 68 62 144 70
146 next 68 70 145
147 input 1
148 input 1
149 input 1
150 eq 1 51 7
151 ite 1 150 7 7
152 ite 1 120 151 149
153 ite 1 62 152 148
154 ite 1 120 153 7
155 ite 1 62 154 147
156 ite 1 62 155 7
157 next 1 72 156
; end of yosys output
