Timing Analyzer report for uart
Tue Nov 20 03:14:57 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 252.46 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.961 ; -154.384           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.445 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.361 ; -128.850              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.428 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -101.142                         ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.961 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.881      ;
; -2.891 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.811      ;
; -2.834 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.754      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.777 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.766 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.686      ;
; -2.752 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.672      ;
; -2.678 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.076     ; 3.603      ;
; -2.673 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.593      ;
; -2.643 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.638 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.563      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.621 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.541      ;
; -2.618 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.543      ;
; -2.618 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.543      ;
; -2.618 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.543      ;
; -2.617 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.542      ;
; -2.617 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.542      ;
; -2.616 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.536      ;
; -2.579 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 1.000        ; -0.081     ; 3.499      ;
; -2.565 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.485      ;
; -2.560 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.541 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.511 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.431      ;
; -2.511 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.431      ;
; -2.511 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.431      ;
; -2.511 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.431      ;
; -2.508 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.428      ;
; -2.502 ; uart_tx:uart_tx1|flag2[0]       ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.578     ; 2.925      ;
; -2.493 ; rst                             ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.486      ;
; -2.487 ; uart_rx:uart_rx1|cnt2[1]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.407      ;
; -2.461 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.381      ;
; -2.436 ; rst                             ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.429      ;
; -2.435 ; flag                            ; data2[6]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[7]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[5]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[4]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[2]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[3]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[1]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.435 ; flag                            ; data2[0]                        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.354      ;
; -2.426 ; uart_rx:uart_rx1|cnt2[3]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.346      ;
; -2.412 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.337      ;
; -2.412 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.337      ;
; -2.412 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.337      ;
; -2.411 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.336      ;
; -2.411 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.076     ; 3.336      ;
; -2.366 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.076     ; 3.291      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.274      ;
; -2.354 ; rst                             ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.502      ; 5.347      ;
; -2.342 ; uart_tx:uart_tx1|cnt[2]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.262      ;
; -2.342 ; uart_tx:uart_tx1|cnt[2]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.262      ;
; -2.342 ; uart_tx:uart_tx1|cnt[2]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.262      ;
; -2.342 ; uart_tx:uart_tx1|cnt[2]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.262      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|data[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.340 ; uart_rx:uart_rx1|cnt[5]         ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.260      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uart_tx:uart_tx1|flag2[0]   ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.453 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                       ; start                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|irq        ; uart_rx:uart_rx1|irq            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|cnt2[3]    ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|begin_bit  ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; flag                        ; flag                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.499 ; uart_tx:uart_tx1|cnt[8]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.792      ;
; 0.501 ; uart_rx:uart_rx1|outdata[0] ; uart_rx:uart_rx1|data[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.508 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|data[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|data[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|data[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|data[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.527 ; flag                        ; start                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.650 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|data[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.943      ;
; 0.701 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|data[4]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.706 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.708 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.709 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|data[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.744 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_rx:uart_rx1|cnt[8]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.764 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.769 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.779 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.781 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.790 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.794 ; uart_rx:uart_rx1|last~1     ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 0.573      ; 1.609      ;
; 0.882 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.934 ; data2[6]                    ; uart_tx:uart_tx1|Data[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.936 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.578      ; 1.726      ;
; 0.989 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.282      ;
; 1.009 ; uart_rx:uart_rx1|data[0]    ; data2[0]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.306      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.026 ; uart_tx:uart_tx1|flag2[3]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.319      ;
; 1.040 ; data2[5]                    ; uart_tx:uart_tx1|Data[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.334      ;
; 1.055 ; uart_rx:uart_rx1|data[5]    ; data2[5]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.352      ;
; 1.056 ; uart_rx:uart_rx1|data[3]    ; data2[3]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.353      ;
; 1.071 ; uart_rx:uart_rx1|data[2]    ; data2[2]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.368      ;
; 1.085 ; uart_rx:uart_rx1|data[1]    ; data2[1]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.382      ;
; 1.099 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.116 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.162 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 0.000        ; 0.076      ; 1.450      ;
; 1.163 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.451      ;
; 1.172 ; uart_rx:uart_rx1|data[4]    ; data2[4]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.469      ;
; 1.174 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.467      ;
; 1.188 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.481      ;
; 1.197 ; data2[1]                    ; uart_tx:uart_tx1|Data[1]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.491      ;
; 1.203 ; uart_rx:uart_rx1|data[6]    ; data2[6]                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.500      ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.361 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.506      ; 5.358      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.344 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.342      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.333 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.507      ; 5.331      ;
; -2.291 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.284      ;
; -2.278 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.507      ; 5.276      ;
; -2.278 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.507      ; 5.276      ;
; -2.278 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.507      ; 5.276      ;
; -2.278 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.507      ; 5.276      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.155 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.148      ;
; -2.144 ; rst       ; flag                            ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.144 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.507      ; 5.142      ;
; -2.119 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.502      ; 5.112      ;
; -2.119 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.112      ;
; -2.119 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.112      ;
; -2.119 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.502      ; 5.112      ;
; -2.119 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.502      ; 5.112      ;
; -1.801 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.984      ; 5.276      ;
; -1.583 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 1.000        ; 2.506      ; 5.080      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.564 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.062      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.560 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.507      ; 5.058      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.536 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.502      ; 5.029      ;
; -1.524 ; rst       ; flag                            ; rst          ; clk         ; 1.000        ; 2.507      ; 5.022      ;
; -1.524 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.507      ; 5.022      ;
; -1.524 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.507      ; 5.022      ;
; -1.524 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.507      ; 5.022      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.428 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 3.100      ; 4.770      ;
; 1.925 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.770      ;
; 1.925 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.770      ;
; 1.925 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.603      ; 4.770      ;
; 1.925 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.603      ; 4.770      ;
; 1.928 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.598      ; 4.768      ;
; 1.928 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.768      ;
; 1.928 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.768      ;
; 1.928 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.768      ;
; 1.928 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.598      ; 4.768      ;
; 1.954 ; rst       ; flag                            ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.954 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.799      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.966 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.598      ; 4.806      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.989 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.834      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 1.993 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.838      ;
; 2.011 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.602      ; 4.855      ;
; 2.207 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; -0.500       ; 3.100      ; 5.049      ;
; 2.551 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.598      ; 4.891      ;
; 2.551 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.891      ;
; 2.551 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.891      ;
; 2.551 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.891      ;
; 2.551 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.598      ; 4.891      ;
; 2.574 ; rst       ; flag                            ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; start                           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.574 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.919      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.585 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.598      ; 4.925      ;
; 2.704 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; -0.500       ; 2.603      ; 5.049      ;
; 2.704 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; -0.500       ; 2.603      ; 5.049      ;
; 2.704 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; -0.500       ; 2.603      ; 5.049      ;
; 2.704 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; -0.500       ; 2.603      ; 5.049      ;
; 2.716 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.598      ; 5.056      ;
; 2.756 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.603      ; 5.101      ;
; 2.756 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.603      ; 5.101      ;
; 2.756 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.603      ; 5.101      ;
; 2.756 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.603      ; 5.101      ;
; 2.756 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.603      ; 5.101      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 270.71 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.694 ; -139.184          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.398 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.279 ; -123.796             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.273 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -101.142                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.694 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.623      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.653 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.583      ;
; -2.630 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.560      ;
; -2.566 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.544 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.474      ;
; -2.456 ; rst                             ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.304      ; 5.252      ;
; -2.453 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.371      ;
; -2.439 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.368      ;
; -2.424 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.355      ;
; -2.424 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.355      ;
; -2.424 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.355      ;
; -2.424 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.355      ;
; -2.423 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.354      ;
; -2.402 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.333      ;
; -2.402 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.333      ;
; -2.402 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.333      ;
; -2.402 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.333      ;
; -2.401 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.332      ;
; -2.398 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.329      ;
; -2.398 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.395 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.326      ;
; -2.395 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.326      ;
; -2.395 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.326      ;
; -2.395 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.326      ;
; -2.392 ; rst                             ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.305      ; 5.189      ;
; -2.375 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.305      ;
; -2.369 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.299      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.349 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.279      ;
; -2.328 ; rst                             ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.305      ; 5.125      ;
; -2.310 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.239      ;
; -2.295 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.225      ;
; -2.264 ; uart_rx:uart_rx1|cnt2[1]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.248 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.178      ;
; -2.247 ; uart_rx:uart_rx1|cnt2[3]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.177      ;
; -2.246 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.176      ;
; -2.240 ; uart_tx:uart_tx1|flag2[0]       ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.545     ; 2.697      ;
; -2.230 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.160      ;
; -2.230 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.160      ;
; -2.230 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.160      ;
; -2.230 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.160      ;
; -2.227 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.158      ;
; -2.227 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.158      ;
; -2.227 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.158      ;
; -2.227 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.158      ;
; -2.226 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.157      ;
; -2.225 ; flag                            ; data2[6]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[7]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[5]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[4]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[2]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[3]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[1]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.225 ; flag                            ; data2[0]                        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.154      ;
; -2.215 ; rst                             ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.305      ; 5.012      ;
; -2.186 ; rst                             ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.984      ;
; -2.186 ; rst                             ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.984      ;
; -2.186 ; rst                             ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.984      ;
; -2.186 ; rst                             ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.984      ;
; -2.185 ; rst                             ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.983      ;
; -2.164 ; uart_rx:uart_rx1|flag           ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 3.092      ;
; -2.160 ; rst                             ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.305      ; 4.957      ;
; -2.160 ; rst                             ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.958      ;
; -2.157 ; rst                             ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.955      ;
; -2.157 ; rst                             ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.955      ;
; -2.157 ; rst                             ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.955      ;
; -2.157 ; rst                             ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.955      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.134 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.064      ;
; -2.122 ; uart_rx:uart_rx1|cnt2[1]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.071     ; 3.053      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; uart_tx:uart_tx1|flag2[0]   ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.401 ; uart_rx:uart_rx1|irq        ; uart_rx:uart_rx1|irq            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start                       ; start                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|cnt2[3]    ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|begin_bit  ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; flag                        ; flag                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.465 ; uart_tx:uart_tx1|cnt[8]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.732      ;
; 0.471 ; uart_rx:uart_rx1|outdata[0] ; uart_rx:uart_rx1|data[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.477 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|data[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|data[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|data[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|data[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.492 ; flag                        ; start                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.607 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|data[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.624 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|data[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.624 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.628 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.895      ;
; 0.630 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|data[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.897      ;
; 0.653 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.690 ; uart_rx:uart_rx1|last~1     ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 0.517      ; 1.432      ;
; 0.692 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart_rx:uart_rx1|cnt[8]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.710 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.721 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.729 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.735 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.735 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.802 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.545      ; 1.542      ;
; 0.808 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.075      ;
; 0.860 ; data2[6]                    ; uart_tx:uart_tx1|Data[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.902 ; uart_rx:uart_rx1|data[0]    ; data2[0]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.925 ; data2[5]                    ; uart_tx:uart_tx1|Data[5]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.193      ;
; 0.931 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.199      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.942 ; uart_rx:uart_rx1|data[3]    ; data2[3]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.210      ;
; 0.942 ; uart_tx:uart_tx1|flag2[3]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.943 ; uart_rx:uart_rx1|data[5]    ; data2[5]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.211      ;
; 0.956 ; uart_rx:uart_rx1|data[2]    ; data2[2]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.224      ;
; 0.967 ; uart_rx:uart_rx1|data[1]    ; data2[1]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 1.014 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.027 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.029 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.053 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.056 ; uart_rx:uart_rx1|data[4]    ; data2[4]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.324      ;
; 1.072 ; data2[1]                    ; uart_tx:uart_tx1|Data[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.340      ;
; 1.084 ; uart_rx:uart_rx1|data[6]    ; data2[6]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.352      ;
; 1.085 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|irq            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.354      ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.279 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.305      ; 5.076      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.261 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.059      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.243 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.306      ; 5.041      ;
; -2.206 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.304      ; 5.002      ;
; -2.188 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.986      ;
; -2.188 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.986      ;
; -2.188 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.306      ; 4.986      ;
; -2.188 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.306      ; 4.986      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.065 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.862      ;
; -2.057 ; rst       ; flag                            ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.057 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.855      ;
; -2.035 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.305      ; 4.832      ;
; -2.035 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.832      ;
; -2.035 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.832      ;
; -2.035 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.832      ;
; -2.035 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.305      ; 4.832      ;
; -1.734 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.760      ; 4.986      ;
; -1.351 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 1.000        ; 2.305      ; 4.648      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.332 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.630      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.325 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 2.306      ; 4.623      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.316 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.613      ;
; -1.308 ; rst       ; flag                            ; rst          ; clk         ; 1.000        ; 2.306      ; 4.606      ;
; -1.308 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 2.306      ; 4.606      ;
; -1.308 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.306      ; 4.606      ;
; -1.308 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.306      ; 4.606      ;
; -1.308 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.306      ; 4.606      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.273 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.864      ; 4.362      ;
; 1.746 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.362      ;
; 1.746 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.362      ;
; 1.746 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.391      ; 4.362      ;
; 1.746 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.391      ; 4.362      ;
; 1.757 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.390      ; 4.372      ;
; 1.757 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.372      ;
; 1.757 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.372      ;
; 1.757 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.372      ;
; 1.757 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.390      ; 4.372      ;
; 1.780 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.395      ;
; 1.786 ; rst       ; flag                            ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.786 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.402      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.794 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.390      ; 4.409      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.802 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.418      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.810 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.426      ;
; 1.827 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.391      ; 4.443      ;
; 2.187 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; -0.500       ; 2.864      ; 4.776      ;
; 2.513 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.390      ; 4.628      ;
; 2.513 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.628      ;
; 2.513 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.628      ;
; 2.513 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.628      ;
; 2.513 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.390      ; 4.628      ;
; 2.535 ; rst       ; flag                            ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; start                           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.535 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.651      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.542 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.657      ;
; 2.660 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.776      ;
; 2.660 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.776      ;
; 2.660 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; -0.500       ; 2.391      ; 4.776      ;
; 2.660 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; -0.500       ; 2.391      ; 4.776      ;
; 2.677 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.390      ; 4.792      ;
; 2.713 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.829      ;
; 2.713 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.829      ;
; 2.713 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.829      ;
; 2.713 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.829      ;
; 2.713 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.829      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.038 ; -38.031           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.083 ; -60.794              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.879 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -73.328                         ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.038 ; rst                             ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.651      ;
; -1.019 ; rst                             ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 1.136      ; 2.632      ;
; -1.018 ; rst                             ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.631      ;
; -0.991 ; rst                             ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 1.136      ; 2.604      ;
; -0.960 ; rst                             ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.573      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                             ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.943 ; rst                             ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.556      ;
; -0.843 ; rst                             ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.456      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.799 ; rst                             ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.412      ;
; -0.793 ; rst                             ; data2[0]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[1]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[3]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[2]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[4]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[5]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[7]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.793 ; rst                             ; data2[6]                        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.406      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.655 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.649 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.600      ;
; -0.635 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.621 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 1.000        ; -0.036     ; 1.572      ;
; -0.613 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.564      ;
; -0.577 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.528      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.569 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.560 ; uart_rx:uart_rx1|last~_emulated ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.511      ;
; -0.549 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.526 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.476      ;
; -0.526 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.476      ;
; -0.526 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.476      ;
; -0.526 ; uart_tx:uart_tx1|cnt[0]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.476      ;
; -0.524 ; uart_rx:uart_rx1|cnt2[2]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.475      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|outdata[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.508 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.459      ;
; -0.508 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.459      ;
; -0.508 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.459      ;
; -0.507 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.458      ;
; -0.506 ; uart_rx:uart_rx1|cnt2[0]        ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.457      ;
; -0.499 ; uart_rx:uart_rx1|cnt2[1]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.450      ;
; -0.487 ; uart_tx:uart_tx1|flag2[0]       ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.237     ; 1.237      ;
; -0.477 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.428      ;
; -0.475 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.475 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.475 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.475 ; uart_tx:uart_tx1|cnt[1]         ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.471 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|flag           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.467 ; uart_rx:uart_rx1|cnt2[3]        ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
; -0.463 ; uart_rx:uart_rx1|begin_bit      ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.414      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|flag2[0]   ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start                       ; start                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|irq        ; uart_rx:uart_rx1|irq            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|cnt2[3]    ; uart_rx:uart_rx1|cnt2[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|begin_bit  ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; flag                        ; flag                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|outdata[0] ; uart_rx:uart_rx1|data[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|data[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|data[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; uart_rx:uart_rx1|outdata[3] ; uart_rx:uart_rx1|outdata[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx1|outdata[5] ; uart_rx:uart_rx1|outdata[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|data[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|data[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_rx:uart_rx1|outdata[1] ; uart_rx:uart_rx1|outdata[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart_rx:uart_rx1|outdata[2] ; uart_rx:uart_rx1|outdata[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; uart_tx:uart_tx1|cnt[8]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; flag                        ; start                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.258 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|data[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.264 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|data[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; uart_rx:uart_rx1|outdata[4] ; uart_rx:uart_rx1|outdata[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.268 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|outdata[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; uart_rx:uart_rx1|outdata[6] ; uart_rx:uart_rx1|data[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; uart_rx:uart_rx1|outdata[7] ; uart_rx:uart_rx1|outdata[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.297 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx1|cnt[8]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.306 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|tx             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.314 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.317 ; uart_rx:uart_rx1|last~1     ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 0.253      ; 0.684      ;
; 0.319 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; uart_rx:uart_rx1|cnt2[0]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.345 ; data2[6]                    ; uart_tx:uart_tx1|Data[6]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.356 ; uart_tx:uart_tx1|flag2[2]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.370 ; uart_tx:uart_tx1|flag       ; uart_tx:uart_tx1|flag2[0]       ; clk          ; clk         ; 0.000        ; 0.237      ; 0.691      ;
; 0.388 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.508      ;
; 0.404 ; uart_rx:uart_rx1|data[0]    ; data2[0]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.524      ;
; 0.414 ; data2[5]                    ; uart_tx:uart_tx1|Data[5]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.417 ; uart_tx:uart_tx1|flag2[3]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.538      ;
; 0.419 ; uart_rx:uart_rx1|data[3]    ; data2[3]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.422 ; uart_rx:uart_rx1|data[5]    ; data2[5]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.426 ; uart_rx:uart_rx1|data[2]    ; data2[2]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.430 ; uart_rx:uart_rx1|data[1]    ; data2[1]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.550      ;
; 0.446 ; uart_tx:uart_tx1|cnt[3]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; uart_tx:uart_tx1|cnt[1]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; uart_tx:uart_tx1|cnt[7]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_rx:uart_rx1|cnt[7]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_rx:uart_rx1|cnt[1]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_rx:uart_rx1|cnt[3]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; uart_tx:uart_tx1|cnt[5]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.455 ; uart_rx:uart_rx1|cnt[5]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; uart_rx:uart_rx1|data[4]    ; data2[4]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; uart_tx:uart_tx1|cnt[0]     ; uart_tx:uart_tx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_tx:uart_tx1|cnt[6]     ; uart_tx:uart_tx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_rx:uart_rx1|cnt[6]     ; uart_rx:uart_rx1|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_rx:uart_rx1|cnt[2]     ; uart_rx:uart_rx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_tx:uart_tx1|cnt[4]     ; uart_tx:uart_tx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_rx:uart_rx1|cnt[4]     ; uart_rx:uart_rx1|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; uart_rx:uart_rx1|cnt2[1]    ; uart_rx:uart_rx1|begin_bit      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; uart_tx:uart_tx1|cnt[2]     ; uart_tx:uart_tx1|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; uart_rx:uart_rx1|cnt[0]     ; uart_rx:uart_rx1|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|last~_emulated ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; uart_rx:uart_rx1|flag       ; uart_rx:uart_rx1|cnt2[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; data2[1]                    ; uart_tx:uart_tx1|Data[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; uart_tx:uart_tx1|flag2[1]   ; uart_tx:uart_tx1|flag2[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.475 ; uart_rx:uart_rx1|data[6]    ; data2[6]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
+-------+-----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.083 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 1.136      ; 2.696      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.068 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.063 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.676      ;
; -1.058 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.671      ;
; -1.050 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.663      ;
; -1.050 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.663      ;
; -1.050 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 1.136      ; 2.663      ;
; -1.050 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.663      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.046 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.659      ;
; -1.040 ; rst       ; flag                            ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.040 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.653      ;
; -1.030 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 1.136      ; 2.643      ;
; -1.030 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.643      ;
; -1.030 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.643      ;
; -1.030 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.643      ;
; -1.030 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 1.136      ; 2.643      ;
; -0.857 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 1.329      ; 2.663      ;
; -0.425 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 1.000        ; 1.136      ; 2.538      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.411 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.524      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.408 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.521      ;
; -0.404 ; rst       ; flag                            ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
; -0.404 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.517      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.879 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 1.381      ; 2.374      ;
; 1.079 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 1.181      ; 2.374      ;
; 1.079 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 1.181      ; 2.374      ;
; 1.079 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 1.181      ; 2.374      ;
; 1.079 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 1.181      ; 2.374      ;
; 1.089 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 1.180      ; 2.383      ;
; 1.089 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.383      ;
; 1.089 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.383      ;
; 1.089 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.383      ;
; 1.089 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 1.180      ; 2.383      ;
; 1.095 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.389      ;
; 1.104 ; rst       ; flag                            ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.104 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 1.181      ; 2.399      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.107 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.402      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.112 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.406      ;
; 1.124 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 1.180      ; 2.418      ;
; 1.564 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; -0.500       ; 1.381      ; 2.559      ;
; 1.746 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 1.180      ; 2.540      ;
; 1.746 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.540      ;
; 1.746 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.540      ;
; 1.746 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.540      ;
; 1.746 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 1.180      ; 2.540      ;
; 1.755 ; rst       ; flag                            ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; start                           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.755 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; -0.500       ; 1.181      ; 2.550      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.762 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.556      ;
; 1.764 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; -0.500       ; 1.181      ; 2.559      ;
; 1.764 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; -0.500       ; 1.181      ; 2.559      ;
; 1.764 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; -0.500       ; 1.181      ; 2.559      ;
; 1.764 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; -0.500       ; 1.181      ; 2.559      ;
; 1.773 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.567      ;
; 1.777 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.572      ;
; 1.777 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.572      ;
; 1.777 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.572      ;
; 1.777 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.572      ;
; 1.777 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.572      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.961   ; 0.186 ; -2.361   ; 0.879   ; -3.000              ;
;  clk             ; -2.961   ; 0.186 ; -2.361   ; 0.879   ; -3.000              ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -154.384 ; 0.0   ; -128.85  ; 0.0     ; -104.142            ;
;  clk             ; -154.384 ; 0.000 ; -128.850 ; 0.000   ; -101.142            ;
;  rst             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 733      ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 67       ; 37       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 733      ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 67       ; 37       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 58       ; 58       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 58       ; 58       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Tue Nov 20 03:14:55 2018
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.961
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.961            -154.384 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.445               0.000 clk 
Info (332146): Worst-case recovery slack is -2.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.361            -128.850 clk 
Info (332146): Worst-case removal slack is 1.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.428               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.142 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.694            -139.184 clk 
Info (332146): Worst-case hold slack is 0.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.398               0.000 clk 
Info (332146): Worst-case recovery slack is -2.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.279            -123.796 clk 
Info (332146): Worst-case removal slack is 1.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.273               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.142 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.038             -38.031 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is -1.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.083             -60.794 clk 
Info (332146): Worst-case removal slack is 0.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.879               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.328 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4775 megabytes
    Info: Processing ended: Tue Nov 20 03:14:57 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


