Fitter report for template
Tue Jun 13 10:38:58 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 13 10:38:58 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; template                                    ;
; Top-level Entity Name              ; template                                    ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C8Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 449 / 8,256 ( 5 % )                         ;
;     Total combinational functions  ; 440 / 8,256 ( 5 % )                         ;
;     Dedicated logic registers      ; 258 / 8,256 ( 3 % )                         ;
; Total registers                    ; 258                                         ;
; Total pins                         ; 24 / 138 ( 17 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 728 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 728 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 725     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/project/FPGA/TrafficLight/output_files/template.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 449 / 8,256 ( 5 % ) ;
;     -- Combinational with no register       ; 191                 ;
;     -- Register only                        ; 9                   ;
;     -- Combinational with a register        ; 249                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 164                 ;
;     -- 3 input functions                    ; 59                  ;
;     -- <=2 input functions                  ; 217                 ;
;     -- Register only                        ; 9                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 237                 ;
;     -- arithmetic mode                      ; 203                 ;
;                                             ;                     ;
; Total registers*                            ; 258 / 8,646 ( 3 % ) ;
;     -- Dedicated logic registers            ; 258 / 8,256 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 37 / 516 ( 7 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 24 / 138 ( 17 % )   ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )      ;
;                                             ;                     ;
; Global signals                              ; 2                   ;
; M4Ks                                        ; 0 / 36 ( 0 % )      ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 8 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%        ;
; Maximum fan-out                             ; 258                 ;
; Highest non-global fan-out                  ; 32                  ;
; Total fan-out                               ; 2230                ;
; Average fan-out                             ; 3.04                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 449 / 8256 ( 5 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 191                ; 0                              ;
;     -- Register only                        ; 9                  ; 0                              ;
;     -- Combinational with a register        ; 249                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 164                ; 0                              ;
;     -- 3 input functions                    ; 59                 ; 0                              ;
;     -- <=2 input functions                  ; 217                ; 0                              ;
;     -- Register only                        ; 9                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 237                ; 0                              ;
;     -- arithmetic mode                      ; 203                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 258                ; 0                              ;
;     -- Dedicated logic registers            ; 258 / 8256 ( 3 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 37 / 516 ( 7 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 24                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2230               ; 0                              ;
;     -- Registered Connections               ; 749                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 6                  ; 0                              ;
;     -- Output Ports                         ; 18                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 23    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[0] ; 27    ; 1        ; 0            ; 9            ; 2           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[1] ; 28    ; 1        ; 0            ; 9            ; 3           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[2] ; 130   ; 3        ; 34           ; 10           ; 2           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[3] ; 129   ; 3        ; 34           ; 10           ; 3           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n  ; 24    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led[0]     ; 58    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]     ; 57    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]     ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]     ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]     ; 14    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]     ; 15    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[0] ; 61    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[1] ; 63    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[2] ; 64    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[3] ; 67    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[4] ; 68    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[5] ; 69    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[6] ; 70    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_out[7] ; 86    ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sel[0]     ; 74    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sel[1]     ; 75    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sel[2]     ; 76    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sel[3]     ; 77    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 3 / 35 ( 9 % )   ; 3.3V          ; --           ;
; 4        ; 14 / 36 ( 39 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 18         ; 1        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; key[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 31         ; 1        ; key[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; seg_out[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; seg_out[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; seg_out[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; seg_out[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; seg_out[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; seg_out[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; seg_out[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; sel[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; sel[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; sel[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; sel[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; seg_out[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; key[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 130      ; 128        ; 3        ; key[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 143        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; |template                                  ; 449 (241)   ; 258 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 24   ; 0            ; 191 (112)    ; 9 (7)             ; 249 (122)        ; |template                                                               ;              ;
;    |key:key_1|                             ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |template|key:key_1                                                     ;              ;
;    |key:key_2|                             ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |template|key:key_2                                                     ;              ;
;    |key:key_3|                             ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |template|key:key_3                                                     ;              ;
;    |key:key_4|                             ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |template|key:key_4                                                     ;              ;
;    |seg:seg_1|                             ; 96 (74)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (29)      ; 2 (2)             ; 43 (43)          ; |template|seg:seg_1                                                     ;              ;
;       |bcd_8421:bcd_8421_1|                ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1                                 ;              ;
;          |adjust_shift:adjust_shift_inst3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst3 ;              ;
;          |adjust_shift:adjust_shift_inst4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst4 ;              ;
;          |adjust_shift:adjust_shift_inst5| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5 ;              ;
;          |adjust_shift:adjust_shift_inst6| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6 ;              ;
;          |adjust_shift:adjust_shift_inst7| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |template|seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7 ;              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; led[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; sel[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; sel[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; sel[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; sel[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst_n      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[3]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst_n               ;                   ;         ;
; key[0]              ;                   ;         ;
; key[1]              ;                   ;         ;
; key[3]              ;                   ;         ;
; key[2]              ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                  ;
+---------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; WideOr17~0          ; LCCOMB_X18_Y13_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                 ; PIN_23             ; 258     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cnt_1s[4]~34        ; LCCOMB_X16_Y13_N20 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key:key_1|always0~0 ; LCCOMB_X13_Y11_N8  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key:key_1|key_flag  ; LCFF_X13_Y12_N1    ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key:key_2|always0~0 ; LCCOMB_X17_Y12_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key:key_3|always0~0 ; LCCOMB_X28_Y12_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key:key_4|always0~0 ; LCCOMB_X26_Y12_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key[0]              ; PIN_27             ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key[1]              ; PIN_28             ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key[2]              ; PIN_130            ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key[3]              ; PIN_129            ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst_n               ; PIN_24             ; 178     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sec[0]~11           ; LCCOMB_X21_Y13_N28 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sec[0]~12           ; LCCOMB_X21_Y13_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sec_g[7]~10         ; LCCOMB_X21_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sec_r[0]~11         ; LCCOMB_X19_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sec_y[7]~26         ; LCCOMB_X19_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; seg:seg_1|Equal0~9  ; LCCOMB_X10_Y11_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; state.M_RED         ; LCFF_X18_Y13_N11   ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+---------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_23   ; 258     ; Global Clock         ; GCLK2            ; --                        ;
; rst_n ; PIN_24   ; 178     ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; cnt_1s[4]~34                                                              ; 32      ;
; key[2]                                                                    ; 21      ;
; key[3]                                                                    ; 21      ;
; key[1]                                                                    ; 21      ;
; key[0]                                                                    ; 21      ;
; key:key_3|always0~0                                                       ; 20      ;
; key:key_4|always0~0                                                       ; 20      ;
; key:key_2|always0~0                                                       ; 20      ;
; key:key_1|always0~0                                                       ; 20      ;
; state.S_YELLOW                                                            ; 16      ;
; state.M_YELLOW                                                            ; 16      ;
; dat1[7]~16                                                                ; 14      ;
; state.EMG1                                                                ; 13      ;
; Equal3~10                                                                 ; 13      ;
; state.M_RED                                                               ; 13      ;
; dat1[7]~17                                                                ; 12      ;
; state.EMG3                                                                ; 12      ;
; state.EMG2                                                                ; 12      ;
; WideOr17~0                                                                ; 10      ;
; seg:seg_1|Equal0~9                                                        ; 10      ;
; always5~2                                                                 ; 9       ;
; always5~1                                                                 ; 9       ;
; sec[0]~11                                                                 ; 9       ;
; sec_r[0]~8                                                                ; 9       ;
; key:key_1|key_flag                                                        ; 9       ;
; sec_y[7]~26                                                               ; 8       ;
; sec_r[0]~11                                                               ; 8       ;
; sec_g[7]~10                                                               ; 8       ;
; always5~0                                                                 ; 8       ;
; sec[0]~12                                                                 ; 8       ;
; state.SET_Y                                                               ; 8       ;
; state.SET_R                                                               ; 8       ;
; seg:seg_1|Mux2~0                                                          ; 7       ;
; state.SET_G                                                               ; 7       ;
; key:key_2|key_flag                                                        ; 7       ;
; seg:seg_1|seg_num[3]                                                      ; 7       ;
; seg:seg_1|seg_num[2]                                                      ; 7       ;
; seg:seg_1|seg_num[1]                                                      ; 7       ;
; seg:seg_1|seg_num[0]                                                      ; 7       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5|odata[11]~0 ; 6       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst4|odata[9]~1  ; 6       ;
; dat1[3]                                                                   ; 6       ;
; Equal0~4                                                                  ; 6       ;
; dat1[2]                                                                   ; 5       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst4|odata[10]~2 ; 5       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst4|odata[11]~0 ; 5       ;
; dat1[5]                                                                   ; 5       ;
; dat1[6]                                                                   ; 5       ;
; dat1[7]                                                                   ; 5       ;
; state.M_GREEN                                                             ; 5       ;
; seg:seg_1|sel[3]                                                          ; 5       ;
; seg:seg_1|sel[2]                                                          ; 5       ;
; seg:seg_1|sel[1]                                                          ; 5       ;
; seg:seg_1|sel[0]                                                          ; 5       ;
; sec_r[6]                                                                  ; 5       ;
; sec_g[6]                                                                  ; 5       ;
; sec_y[6]                                                                  ; 5       ;
; sec_r[5]                                                                  ; 5       ;
; sec_y[5]                                                                  ; 5       ;
; sec_g[5]                                                                  ; 5       ;
; sec_g[1]                                                                  ; 5       ;
; sec_y[1]                                                                  ; 5       ;
; sec_r[1]                                                                  ; 5       ;
; sec_r[0]                                                                  ; 5       ;
; sec_y[0]                                                                  ; 5       ;
; sec_g[0]                                                                  ; 5       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[9]~1  ; 4       ;
; dat1[1]                                                                   ; 4       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5|odata[10]~2 ; 4       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5|odata[9]~1  ; 4       ;
; dat1[4]                                                                   ; 4       ;
; led[5]~reg0                                                               ; 4       ;
; led[4]~reg0                                                               ; 4       ;
; led[3]~reg0                                                               ; 4       ;
; led[2]~reg0                                                               ; 4       ;
; led[1]~reg0                                                               ; 4       ;
; led[0]~reg0                                                               ; 4       ;
; sec_r[7]                                                                  ; 4       ;
; sec_g[7]                                                                  ; 4       ;
; sec_y[7]                                                                  ; 4       ;
; sec_g[4]                                                                  ; 4       ;
; sec_y[4]                                                                  ; 4       ;
; sec_r[4]                                                                  ; 4       ;
; sec_r[2]                                                                  ; 4       ;
; sec_g[2]                                                                  ; 4       ;
; sec_y[2]                                                                  ; 4       ;
; sec_r[3]                                                                  ; 4       ;
; sec_g[3]                                                                  ; 4       ;
; sec_y[3]                                                                  ; 4       ;
; Selector15~10                                                             ; 3       ;
; Selector15~7                                                              ; 3       ;
; Selector15~3                                                              ; 3       ;
; key:key_3|key_flag                                                        ; 3       ;
; key:key_4|key_flag                                                        ; 3       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[13]~4 ; 3       ;
; seg:seg_1|seg_num[1]~1                                                    ; 3       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|LessThan1~0 ; 3       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5|odata[12]~3 ; 3       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst3|LessThan2~0 ; 3       ;
; seg:seg_1|Mux2~1                                                          ; 3       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[10]~2 ; 3       ;
; cnt_500ms[0]                                                              ; 3       ;
; cnt_500ms[1]                                                              ; 3       ;
; key:key_3|cnt_20ms[0]                                                     ; 3       ;
; key:key_4|cnt_20ms[0]                                                     ; 3       ;
; key:key_2|cnt_20ms[0]                                                     ; 3       ;
; key:key_1|cnt_20ms[0]                                                     ; 3       ;
; sec[6]                                                                    ; 3       ;
; sec[7]                                                                    ; 3       ;
; sec[4]                                                                    ; 3       ;
; sec[5]                                                                    ; 3       ;
; sec[2]                                                                    ; 3       ;
; sec[3]                                                                    ; 3       ;
; sec[1]                                                                    ; 3       ;
; sec[0]                                                                    ; 3       ;
; key:key_3|Equal1~5                                                        ; 2       ;
; key:key_3|Equal1~0                                                        ; 2       ;
; key:key_4|Equal1~5                                                        ; 2       ;
; key:key_4|Equal1~0                                                        ; 2       ;
; Selector16~1                                                              ; 2       ;
; Selector15~9                                                              ; 2       ;
; Equal9~0                                                                  ; 2       ;
; Selector15~5                                                              ; 2       ;
; Equal5~0                                                                  ; 2       ;
; Equal7~0                                                                  ; 2       ;
; Equal1~9                                                                  ; 2       ;
; Equal1~4                                                                  ; 2       ;
; key:key_2|Equal1~5                                                        ; 2       ;
; key:key_2|Equal1~0                                                        ; 2       ;
; key:key_1|Equal1~5                                                        ; 2       ;
; key:key_1|Equal1~0                                                        ; 2       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|LessThan2~0 ; 2       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7|odata[12]~0 ; 2       ;
; seg:seg_1|seg_num[1]~0                                                    ; 2       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[12]~3 ; 2       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7|Add2~0      ; 2       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[11]~0 ; 2       ;
; sec_max[4]                                                                ; 2       ;
; sec_max[2]                                                                ; 2       ;
; sec_max[1]                                                                ; 2       ;
; seg:seg_1|cnt[4]                                                          ; 2       ;
; seg:seg_1|cnt[5]                                                          ; 2       ;
; seg:seg_1|cnt[2]                                                          ; 2       ;
; seg:seg_1|cnt[3]                                                          ; 2       ;
; seg:seg_1|cnt[7]                                                          ; 2       ;
; seg:seg_1|cnt[6]                                                          ; 2       ;
; seg:seg_1|cnt[8]                                                          ; 2       ;
; seg:seg_1|cnt[9]                                                          ; 2       ;
; seg:seg_1|cnt[10]                                                         ; 2       ;
; seg:seg_1|cnt[11]                                                         ; 2       ;
; seg:seg_1|cnt[12]                                                         ; 2       ;
; seg:seg_1|cnt[13]                                                         ; 2       ;
; seg:seg_1|cnt[16]                                                         ; 2       ;
; seg:seg_1|cnt[17]                                                         ; 2       ;
; seg:seg_1|cnt[14]                                                         ; 2       ;
; seg:seg_1|cnt[15]                                                         ; 2       ;
; seg:seg_1|cnt[18]                                                         ; 2       ;
; seg:seg_1|cnt[19]                                                         ; 2       ;
; seg:seg_1|cnt[20]                                                         ; 2       ;
; seg:seg_1|cnt[21]                                                         ; 2       ;
; seg:seg_1|cnt[22]                                                         ; 2       ;
; seg:seg_1|cnt[23]                                                         ; 2       ;
; seg:seg_1|cnt[24]                                                         ; 2       ;
; seg:seg_1|cnt[25]                                                         ; 2       ;
; seg:seg_1|cnt[30]                                                         ; 2       ;
; seg:seg_1|cnt[31]                                                         ; 2       ;
; seg:seg_1|cnt[26]                                                         ; 2       ;
; seg:seg_1|cnt[27]                                                         ; 2       ;
; seg:seg_1|cnt[28]                                                         ; 2       ;
; seg:seg_1|cnt[29]                                                         ; 2       ;
; sec_max~0                                                                 ; 2       ;
; Selector5~0                                                               ; 2       ;
; cnt_500ms[5]                                                              ; 2       ;
; cnt_500ms[2]                                                              ; 2       ;
; cnt_500ms[3]                                                              ; 2       ;
; cnt_500ms[4]                                                              ; 2       ;
; cnt_500ms[6]                                                              ; 2       ;
; cnt_500ms[9]                                                              ; 2       ;
; cnt_500ms[7]                                                              ; 2       ;
; cnt_500ms[8]                                                              ; 2       ;
; cnt_500ms[11]                                                             ; 2       ;
; cnt_500ms[12]                                                             ; 2       ;
; cnt_500ms[10]                                                             ; 2       ;
; cnt_500ms[13]                                                             ; 2       ;
; cnt_500ms[14]                                                             ; 2       ;
; cnt_500ms[15]                                                             ; 2       ;
; cnt_500ms[16]                                                             ; 2       ;
; cnt_500ms[17]                                                             ; 2       ;
; cnt_500ms[19]                                                             ; 2       ;
; cnt_500ms[20]                                                             ; 2       ;
; cnt_500ms[18]                                                             ; 2       ;
; cnt_500ms[21]                                                             ; 2       ;
; cnt_500ms[22]                                                             ; 2       ;
; cnt_500ms[23]                                                             ; 2       ;
; cnt_500ms[24]                                                             ; 2       ;
; cnt_500ms[25]                                                             ; 2       ;
; cnt_500ms[30]                                                             ; 2       ;
; cnt_500ms[31]                                                             ; 2       ;
; cnt_500ms[26]                                                             ; 2       ;
; cnt_500ms[27]                                                             ; 2       ;
; cnt_500ms[28]                                                             ; 2       ;
; cnt_500ms[29]                                                             ; 2       ;
; Equal3~0                                                                  ; 2       ;
; key:key_3|cnt_20ms[15]                                                    ; 2       ;
; key:key_3|cnt_20ms[13]                                                    ; 2       ;
; key:key_3|cnt_20ms[16]                                                    ; 2       ;
; key:key_3|cnt_20ms[14]                                                    ; 2       ;
; key:key_3|cnt_20ms[12]                                                    ; 2       ;
; key:key_3|cnt_20ms[11]                                                    ; 2       ;
; key:key_3|cnt_20ms[10]                                                    ; 2       ;
; key:key_3|cnt_20ms[9]                                                     ; 2       ;
; key:key_3|cnt_20ms[8]                                                     ; 2       ;
; key:key_3|cnt_20ms[7]                                                     ; 2       ;
; key:key_3|cnt_20ms[6]                                                     ; 2       ;
; key:key_3|cnt_20ms[5]                                                     ; 2       ;
; key:key_3|cnt_20ms[4]                                                     ; 2       ;
; key:key_3|cnt_20ms[3]                                                     ; 2       ;
; key:key_3|cnt_20ms[2]                                                     ; 2       ;
; key:key_3|cnt_20ms[1]                                                     ; 2       ;
; key:key_3|cnt_20ms[19]                                                    ; 2       ;
; key:key_3|cnt_20ms[18]                                                    ; 2       ;
; key:key_3|cnt_20ms[17]                                                    ; 2       ;
; key:key_4|cnt_20ms[15]                                                    ; 2       ;
; key:key_4|cnt_20ms[13]                                                    ; 2       ;
; key:key_4|cnt_20ms[16]                                                    ; 2       ;
; key:key_4|cnt_20ms[14]                                                    ; 2       ;
; key:key_4|cnt_20ms[12]                                                    ; 2       ;
; key:key_4|cnt_20ms[11]                                                    ; 2       ;
; key:key_4|cnt_20ms[10]                                                    ; 2       ;
; key:key_4|cnt_20ms[9]                                                     ; 2       ;
; key:key_4|cnt_20ms[8]                                                     ; 2       ;
; key:key_4|cnt_20ms[7]                                                     ; 2       ;
; key:key_4|cnt_20ms[6]                                                     ; 2       ;
; key:key_4|cnt_20ms[5]                                                     ; 2       ;
; key:key_4|cnt_20ms[4]                                                     ; 2       ;
; key:key_4|cnt_20ms[3]                                                     ; 2       ;
; key:key_4|cnt_20ms[2]                                                     ; 2       ;
; key:key_4|cnt_20ms[1]                                                     ; 2       ;
; key:key_4|cnt_20ms[19]                                                    ; 2       ;
; key:key_4|cnt_20ms[18]                                                    ; 2       ;
; key:key_4|cnt_20ms[17]                                                    ; 2       ;
; cnt_1s[31]                                                                ; 2       ;
; cnt_1s[30]                                                                ; 2       ;
; cnt_1s[29]                                                                ; 2       ;
; cnt_1s[28]                                                                ; 2       ;
; cnt_1s[27]                                                                ; 2       ;
; cnt_1s[26]                                                                ; 2       ;
; cnt_1s[25]                                                                ; 2       ;
; cnt_1s[24]                                                                ; 2       ;
; cnt_1s[22]                                                                ; 2       ;
; cnt_1s[23]                                                                ; 2       ;
; cnt_1s[21]                                                                ; 2       ;
; cnt_1s[20]                                                                ; 2       ;
; cnt_1s[19]                                                                ; 2       ;
; cnt_1s[18]                                                                ; 2       ;
; cnt_1s[17]                                                                ; 2       ;
; cnt_1s[16]                                                                ; 2       ;
; cnt_1s[14]                                                                ; 2       ;
; cnt_1s[15]                                                                ; 2       ;
; cnt_1s[13]                                                                ; 2       ;
; cnt_1s[12]                                                                ; 2       ;
; cnt_1s[11]                                                                ; 2       ;
; cnt_1s[9]                                                                 ; 2       ;
; cnt_1s[8]                                                                 ; 2       ;
; cnt_1s[10]                                                                ; 2       ;
; cnt_1s[5]                                                                 ; 2       ;
; cnt_1s[4]                                                                 ; 2       ;
; cnt_1s[7]                                                                 ; 2       ;
; cnt_1s[6]                                                                 ; 2       ;
; cnt_1s[3]                                                                 ; 2       ;
; cnt_1s[2]                                                                 ; 2       ;
; cnt_1s[1]                                                                 ; 2       ;
; cnt_1s[0]                                                                 ; 2       ;
; key:key_2|cnt_20ms[15]                                                    ; 2       ;
; key:key_2|cnt_20ms[13]                                                    ; 2       ;
; key:key_2|cnt_20ms[16]                                                    ; 2       ;
; key:key_2|cnt_20ms[14]                                                    ; 2       ;
; key:key_2|cnt_20ms[12]                                                    ; 2       ;
; key:key_2|cnt_20ms[11]                                                    ; 2       ;
; key:key_2|cnt_20ms[10]                                                    ; 2       ;
; key:key_2|cnt_20ms[9]                                                     ; 2       ;
; key:key_2|cnt_20ms[8]                                                     ; 2       ;
; key:key_2|cnt_20ms[7]                                                     ; 2       ;
; key:key_2|cnt_20ms[6]                                                     ; 2       ;
; key:key_2|cnt_20ms[5]                                                     ; 2       ;
; key:key_2|cnt_20ms[4]                                                     ; 2       ;
; key:key_2|cnt_20ms[3]                                                     ; 2       ;
; key:key_2|cnt_20ms[2]                                                     ; 2       ;
; key:key_2|cnt_20ms[1]                                                     ; 2       ;
; key:key_2|cnt_20ms[19]                                                    ; 2       ;
; key:key_2|cnt_20ms[18]                                                    ; 2       ;
; key:key_2|cnt_20ms[17]                                                    ; 2       ;
; key:key_1|cnt_20ms[15]                                                    ; 2       ;
; key:key_1|cnt_20ms[13]                                                    ; 2       ;
; key:key_1|cnt_20ms[16]                                                    ; 2       ;
; key:key_1|cnt_20ms[14]                                                    ; 2       ;
; key:key_1|cnt_20ms[12]                                                    ; 2       ;
; key:key_1|cnt_20ms[11]                                                    ; 2       ;
; key:key_1|cnt_20ms[10]                                                    ; 2       ;
; key:key_1|cnt_20ms[9]                                                     ; 2       ;
; key:key_1|cnt_20ms[8]                                                     ; 2       ;
; key:key_1|cnt_20ms[7]                                                     ; 2       ;
; key:key_1|cnt_20ms[6]                                                     ; 2       ;
; key:key_1|cnt_20ms[5]                                                     ; 2       ;
; key:key_1|cnt_20ms[4]                                                     ; 2       ;
; key:key_1|cnt_20ms[3]                                                     ; 2       ;
; key:key_1|cnt_20ms[2]                                                     ; 2       ;
; key:key_1|cnt_20ms[1]                                                     ; 2       ;
; key:key_1|cnt_20ms[19]                                                    ; 2       ;
; key:key_1|cnt_20ms[18]                                                    ; 2       ;
; key:key_1|cnt_20ms[17]                                                    ; 2       ;
; sec_max[7]                                                                ; 2       ;
; sec_max[6]                                                                ; 2       ;
; sec_max[5]                                                                ; 2       ;
; sec_max[3]                                                                ; 2       ;
; sec_max[0]                                                                ; 2       ;
; sec_r[5]~_wirecell                                                        ; 1       ;
; sec_r[3]~_wirecell                                                        ; 1       ;
; seg:seg_1|sel[1]~1                                                        ; 1       ;
; seg:seg_1|sel[0]~0                                                        ; 1       ;
; dat1~41                                                                   ; 1       ;
; dat1~40                                                                   ; 1       ;
; dat1~39                                                                   ; 1       ;
; dat1~38                                                                   ; 1       ;
; dat1~37                                                                   ; 1       ;
; dat1~36                                                                   ; 1       ;
; dat1~35                                                                   ; 1       ;
; dat1~34                                                                   ; 1       ;
; Selector15~14                                                             ; 1       ;
; key:key_3|Equal1~6                                                        ; 1       ;
; key:key_3|Equal1~4                                                        ; 1       ;
; key:key_3|Equal1~3                                                        ; 1       ;
; key:key_3|Equal1~2                                                        ; 1       ;
; key:key_3|Equal1~1                                                        ; 1       ;
; key:key_4|Equal1~6                                                        ; 1       ;
; key:key_4|Equal1~4                                                        ; 1       ;
; key:key_4|Equal1~3                                                        ; 1       ;
; key:key_4|Equal1~2                                                        ; 1       ;
; key:key_4|Equal1~1                                                        ; 1       ;
; dat1~33                                                                   ; 1       ;
; dat1~32                                                                   ; 1       ;
; dat1~31                                                                   ; 1       ;
; dat1~30                                                                   ; 1       ;
; dat1~29                                                                   ; 1       ;
; dat1~28                                                                   ; 1       ;
; dat1~27                                                                   ; 1       ;
; dat1~26                                                                   ; 1       ;
; dat1~25                                                                   ; 1       ;
; dat1~24                                                                   ; 1       ;
; dat1~23                                                                   ; 1       ;
; dat1~22                                                                   ; 1       ;
; dat1~21                                                                   ; 1       ;
; dat1~20                                                                   ; 1       ;
; dat1~19                                                                   ; 1       ;
; dat1~18                                                                   ; 1       ;
; Selector6~0                                                               ; 1       ;
; Selector15~13                                                             ; 1       ;
; Selector15~12                                                             ; 1       ;
; Selector15~11                                                             ; 1       ;
; Selector14~0                                                              ; 1       ;
; Selector16~2                                                              ; 1       ;
; Selector16~0                                                              ; 1       ;
; Equal9~1                                                                  ; 1       ;
; Selector15~8                                                              ; 1       ;
; Selector15~6                                                              ; 1       ;
; Equal5~1                                                                  ; 1       ;
; Selector15~4                                                              ; 1       ;
; Equal7~1                                                                  ; 1       ;
; Selector15~2                                                              ; 1       ;
; Selector17~0                                                              ; 1       ;
; Selector18~0                                                              ; 1       ;
; Selector20~1                                                              ; 1       ;
; Selector20~0                                                              ; 1       ;
; Selector19~0                                                              ; 1       ;
; Selector22~1                                                              ; 1       ;
; Selector22~0                                                              ; 1       ;
; Selector21~0                                                              ; 1       ;
; Selector23~1                                                              ; 1       ;
; Selector23~0                                                              ; 1       ;
; Equal1~8                                                                  ; 1       ;
; Equal1~7                                                                  ; 1       ;
; Equal1~6                                                                  ; 1       ;
; Equal1~5                                                                  ; 1       ;
; Equal1~3                                                                  ; 1       ;
; Equal1~2                                                                  ; 1       ;
; Equal1~1                                                                  ; 1       ;
; Equal1~0                                                                  ; 1       ;
; always2~6                                                                 ; 1       ;
; Selector24~0                                                              ; 1       ;
; key:key_2|Equal1~6                                                        ; 1       ;
; key:key_2|Equal1~4                                                        ; 1       ;
; key:key_2|Equal1~3                                                        ; 1       ;
; key:key_2|Equal1~2                                                        ; 1       ;
; key:key_2|Equal1~1                                                        ; 1       ;
; key:key_1|Equal1~6                                                        ; 1       ;
; key:key_1|Equal1~4                                                        ; 1       ;
; key:key_1|Equal1~3                                                        ; 1       ;
; key:key_1|Equal1~2                                                        ; 1       ;
; key:key_1|Equal1~1                                                        ; 1       ;
; seg:seg_1|cnt~5                                                           ; 1       ;
; seg:seg_1|cnt~4                                                           ; 1       ;
; seg:seg_1|cnt~3                                                           ; 1       ;
; seg:seg_1|cnt~2                                                           ; 1       ;
; seg:seg_1|cnt~1                                                           ; 1       ;
; seg:seg_1|cnt~0                                                           ; 1       ;
; seg:seg_1|Mux0~2                                                          ; 1       ;
; seg:seg_1|Mux0~1                                                          ; 1       ;
; seg:seg_1|Mux0~0                                                          ; 1       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst6|odata[14]~5 ; 1       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7|Add1~1      ; 1       ;
; seg:seg_1|Mux1~3                                                          ; 1       ;
; seg:seg_1|Mux1~2                                                          ; 1       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7|Add2~1      ; 1       ;
; seg:seg_1|Mux1~1                                                          ; 1       ;
; seg:seg_1|Mux1~0                                                          ; 1       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst7|Add1~0      ; 1       ;
; seg:seg_1|bcd_8421:bcd_8421_1|adjust_shift:adjust_shift_inst5|LessThan2~0 ; 1       ;
; seg:seg_1|Mux2~3                                                          ; 1       ;
; seg:seg_1|Mux2~2                                                          ; 1       ;
; seg:seg_1|Mux3~2                                                          ; 1       ;
; dat1[0]                                                                   ; 1       ;
; seg:seg_1|Mux3~1                                                          ; 1       ;
; seg:seg_1|Mux3~0                                                          ; 1       ;
; Selector7~1                                                               ; 1       ;
; state.IDLE                                                                ; 1       ;
; Selector7~0                                                               ; 1       ;
; Selector11~0                                                              ; 1       ;
; sec[0]~8                                                                  ; 1       ;
; cnt_500ms~7                                                               ; 1       ;
; cnt_500ms~6                                                               ; 1       ;
; cnt_500ms~5                                                               ; 1       ;
; cnt_500ms~4                                                               ; 1       ;
; cnt_500ms~3                                                               ; 1       ;
; cnt_500ms~2                                                               ; 1       ;
; cnt_500ms~1                                                               ; 1       ;
; cnt_500ms~0                                                               ; 1       ;
; Selector10~0                                                              ; 1       ;
; Selector8~0                                                               ; 1       ;
; Selector9~0                                                               ; 1       ;
; Equal0~3                                                                  ; 1       ;
; Equal0~2                                                                  ; 1       ;
; Equal0~1                                                                  ; 1       ;
; Equal0~0                                                                  ; 1       ;
; seg:seg_1|Equal0~8                                                        ; 1       ;
; seg:seg_1|Equal0~7                                                        ; 1       ;
; seg:seg_1|Equal0~6                                                        ; 1       ;
; seg:seg_1|Equal0~5                                                        ; 1       ;
; seg:seg_1|Equal0~4                                                        ; 1       ;
; seg:seg_1|Equal0~3                                                        ; 1       ;
; seg:seg_1|Equal0~2                                                        ; 1       ;
; seg:seg_1|Equal0~1                                                        ; 1       ;
; seg:seg_1|Equal0~0                                                        ; 1       ;
; seg:seg_1|WideOr0~0                                                       ; 1       ;
; seg:seg_1|WideOr1~0                                                       ; 1       ;
; seg:seg_1|WideOr2~0                                                       ; 1       ;
; seg:seg_1|WideOr3~0                                                       ; 1       ;
; seg:seg_1|WideOr4~0                                                       ; 1       ;
; seg:seg_1|WideOr5~0                                                       ; 1       ;
; seg:seg_1|WideOr6~0                                                       ; 1       ;
; Selector0~1                                                               ; 1       ;
; Selector0~0                                                               ; 1       ;
; Selector1~2                                                               ; 1       ;
; Selector1~1                                                               ; 1       ;
; Selector1~0                                                               ; 1       ;
; Selector2~0                                                               ; 1       ;
; Selector3~1                                                               ; 1       ;
; Selector3~0                                                               ; 1       ;
; Selector4~2                                                               ; 1       ;
; Selector4~1                                                               ; 1       ;
; Selector4~0                                                               ; 1       ;
; Selector5~1                                                               ; 1       ;
; Equal3~9                                                                  ; 1       ;
; Equal3~8                                                                  ; 1       ;
; Equal3~7                                                                  ; 1       ;
; Equal3~6                                                                  ; 1       ;
; Equal3~5                                                                  ; 1       ;
; Equal3~4                                                                  ; 1       ;
; Equal3~3                                                                  ; 1       ;
; Equal3~2                                                                  ; 1       ;
; Equal3~1                                                                  ; 1       ;
; seg:seg_1|seg_out[6]                                                      ; 1       ;
; seg:seg_1|seg_out[5]                                                      ; 1       ;
; seg:seg_1|seg_out[4]                                                      ; 1       ;
; seg:seg_1|seg_out[3]                                                      ; 1       ;
; seg:seg_1|seg_out[2]                                                      ; 1       ;
; seg:seg_1|seg_out[1]                                                      ; 1       ;
; seg:seg_1|seg_out[0]                                                      ; 1       ;
; key:key_3|cnt_20ms[19]~58                                                 ; 1       ;
; key:key_3|cnt_20ms[18]~57                                                 ; 1       ;
; key:key_3|cnt_20ms[18]~56                                                 ; 1       ;
; key:key_3|cnt_20ms[17]~55                                                 ; 1       ;
; key:key_3|cnt_20ms[17]~54                                                 ; 1       ;
; key:key_3|cnt_20ms[16]~53                                                 ; 1       ;
; key:key_3|cnt_20ms[16]~52                                                 ; 1       ;
; key:key_3|cnt_20ms[15]~51                                                 ; 1       ;
; key:key_3|cnt_20ms[15]~50                                                 ; 1       ;
; key:key_3|cnt_20ms[14]~49                                                 ; 1       ;
; key:key_3|cnt_20ms[14]~48                                                 ; 1       ;
; key:key_3|cnt_20ms[13]~47                                                 ; 1       ;
; key:key_3|cnt_20ms[13]~46                                                 ; 1       ;
; key:key_3|cnt_20ms[12]~45                                                 ; 1       ;
; key:key_3|cnt_20ms[12]~44                                                 ; 1       ;
; key:key_3|cnt_20ms[11]~43                                                 ; 1       ;
; key:key_3|cnt_20ms[11]~42                                                 ; 1       ;
; key:key_3|cnt_20ms[10]~41                                                 ; 1       ;
; key:key_3|cnt_20ms[10]~40                                                 ; 1       ;
; key:key_3|cnt_20ms[9]~39                                                  ; 1       ;
; key:key_3|cnt_20ms[9]~38                                                  ; 1       ;
; key:key_3|cnt_20ms[8]~37                                                  ; 1       ;
; key:key_3|cnt_20ms[8]~36                                                  ; 1       ;
; key:key_3|cnt_20ms[7]~35                                                  ; 1       ;
; key:key_3|cnt_20ms[7]~34                                                  ; 1       ;
; key:key_3|cnt_20ms[6]~33                                                  ; 1       ;
; key:key_3|cnt_20ms[6]~32                                                  ; 1       ;
; key:key_3|cnt_20ms[5]~31                                                  ; 1       ;
; key:key_3|cnt_20ms[5]~30                                                  ; 1       ;
; key:key_3|cnt_20ms[4]~29                                                  ; 1       ;
; key:key_3|cnt_20ms[4]~28                                                  ; 1       ;
; key:key_3|cnt_20ms[3]~27                                                  ; 1       ;
; key:key_3|cnt_20ms[3]~26                                                  ; 1       ;
; key:key_3|cnt_20ms[2]~25                                                  ; 1       ;
; key:key_3|cnt_20ms[2]~24                                                  ; 1       ;
; key:key_3|cnt_20ms[1]~23                                                  ; 1       ;
; key:key_3|cnt_20ms[1]~22                                                  ; 1       ;
; key:key_3|cnt_20ms[0]~21                                                  ; 1       ;
; key:key_3|cnt_20ms[0]~20                                                  ; 1       ;
; key:key_4|cnt_20ms[19]~58                                                 ; 1       ;
; key:key_4|cnt_20ms[18]~57                                                 ; 1       ;
; key:key_4|cnt_20ms[18]~56                                                 ; 1       ;
; key:key_4|cnt_20ms[17]~55                                                 ; 1       ;
; key:key_4|cnt_20ms[17]~54                                                 ; 1       ;
; key:key_4|cnt_20ms[16]~53                                                 ; 1       ;
; key:key_4|cnt_20ms[16]~52                                                 ; 1       ;
; key:key_4|cnt_20ms[15]~51                                                 ; 1       ;
; key:key_4|cnt_20ms[15]~50                                                 ; 1       ;
; key:key_4|cnt_20ms[14]~49                                                 ; 1       ;
; key:key_4|cnt_20ms[14]~48                                                 ; 1       ;
; key:key_4|cnt_20ms[13]~47                                                 ; 1       ;
; key:key_4|cnt_20ms[13]~46                                                 ; 1       ;
; key:key_4|cnt_20ms[12]~45                                                 ; 1       ;
; key:key_4|cnt_20ms[12]~44                                                 ; 1       ;
; key:key_4|cnt_20ms[11]~43                                                 ; 1       ;
; key:key_4|cnt_20ms[11]~42                                                 ; 1       ;
; key:key_4|cnt_20ms[10]~41                                                 ; 1       ;
; key:key_4|cnt_20ms[10]~40                                                 ; 1       ;
; key:key_4|cnt_20ms[9]~39                                                  ; 1       ;
; key:key_4|cnt_20ms[9]~38                                                  ; 1       ;
; key:key_4|cnt_20ms[8]~37                                                  ; 1       ;
; key:key_4|cnt_20ms[8]~36                                                  ; 1       ;
; key:key_4|cnt_20ms[7]~35                                                  ; 1       ;
; key:key_4|cnt_20ms[7]~34                                                  ; 1       ;
; key:key_4|cnt_20ms[6]~33                                                  ; 1       ;
; key:key_4|cnt_20ms[6]~32                                                  ; 1       ;
; key:key_4|cnt_20ms[5]~31                                                  ; 1       ;
; key:key_4|cnt_20ms[5]~30                                                  ; 1       ;
; key:key_4|cnt_20ms[4]~29                                                  ; 1       ;
; key:key_4|cnt_20ms[4]~28                                                  ; 1       ;
; key:key_4|cnt_20ms[3]~27                                                  ; 1       ;
; key:key_4|cnt_20ms[3]~26                                                  ; 1       ;
; key:key_4|cnt_20ms[2]~25                                                  ; 1       ;
; key:key_4|cnt_20ms[2]~24                                                  ; 1       ;
; key:key_4|cnt_20ms[1]~23                                                  ; 1       ;
; key:key_4|cnt_20ms[1]~22                                                  ; 1       ;
; key:key_4|cnt_20ms[0]~21                                                  ; 1       ;
; key:key_4|cnt_20ms[0]~20                                                  ; 1       ;
; sec_r[7]~24                                                               ; 1       ;
; sec_g[7]~23                                                               ; 1       ;
; sec_y[7]~24                                                               ; 1       ;
; sec_r[6]~23                                                               ; 1       ;
; sec_r[6]~22                                                               ; 1       ;
; sec_g[6]~22                                                               ; 1       ;
; sec_g[6]~21                                                               ; 1       ;
; sec_y[6]~23                                                               ; 1       ;
; sec_y[6]~22                                                               ; 1       ;
; sec_r[5]~21                                                               ; 1       ;
; sec_r[5]~20                                                               ; 1       ;
; sec_r[4]~19                                                               ; 1       ;
; sec_r[4]~18                                                               ; 1       ;
; sec_y[5]~21                                                               ; 1       ;
; sec_y[5]~20                                                               ; 1       ;
; sec_y[4]~19                                                               ; 1       ;
; sec_y[4]~18                                                               ; 1       ;
; sec_g[5]~20                                                               ; 1       ;
; sec_g[5]~19                                                               ; 1       ;
; sec_g[4]~18                                                               ; 1       ;
; sec_g[4]~17                                                               ; 1       ;
; sec_r[3]~17                                                               ; 1       ;
; sec_r[3]~16                                                               ; 1       ;
; sec_r[2]~15                                                               ; 1       ;
; sec_r[2]~14                                                               ; 1       ;
; sec_g[3]~16                                                               ; 1       ;
; sec_g[3]~15                                                               ; 1       ;
; sec_g[2]~14                                                               ; 1       ;
; sec_g[2]~13                                                               ; 1       ;
; sec_y[3]~17                                                               ; 1       ;
; sec_y[3]~16                                                               ; 1       ;
; sec_y[2]~15                                                               ; 1       ;
; sec_y[2]~14                                                               ; 1       ;
; sec_g[1]~12                                                               ; 1       ;
; sec_g[1]~11                                                               ; 1       ;
; sec_y[1]~13                                                               ; 1       ;
; sec_y[1]~12                                                               ; 1       ;
; sec_r[1]~13                                                               ; 1       ;
; sec_r[1]~12                                                               ; 1       ;
; cnt_1s[31]~95                                                             ; 1       ;
; cnt_1s[30]~94                                                             ; 1       ;
; cnt_1s[30]~93                                                             ; 1       ;
; cnt_1s[29]~92                                                             ; 1       ;
; cnt_1s[29]~91                                                             ; 1       ;
; cnt_1s[28]~90                                                             ; 1       ;
; cnt_1s[28]~89                                                             ; 1       ;
; cnt_1s[27]~88                                                             ; 1       ;
; cnt_1s[27]~87                                                             ; 1       ;
; cnt_1s[26]~86                                                             ; 1       ;
; cnt_1s[26]~85                                                             ; 1       ;
; cnt_1s[25]~84                                                             ; 1       ;
; cnt_1s[25]~83                                                             ; 1       ;
; cnt_1s[24]~82                                                             ; 1       ;
; cnt_1s[24]~81                                                             ; 1       ;
; cnt_1s[23]~80                                                             ; 1       ;
; cnt_1s[23]~79                                                             ; 1       ;
; cnt_1s[22]~78                                                             ; 1       ;
; cnt_1s[22]~77                                                             ; 1       ;
; cnt_1s[21]~76                                                             ; 1       ;
; cnt_1s[21]~75                                                             ; 1       ;
; cnt_1s[20]~74                                                             ; 1       ;
; cnt_1s[20]~73                                                             ; 1       ;
; cnt_1s[19]~72                                                             ; 1       ;
; cnt_1s[19]~71                                                             ; 1       ;
; cnt_1s[18]~70                                                             ; 1       ;
; cnt_1s[18]~69                                                             ; 1       ;
; cnt_1s[17]~68                                                             ; 1       ;
; cnt_1s[17]~67                                                             ; 1       ;
; cnt_1s[16]~66                                                             ; 1       ;
; cnt_1s[16]~65                                                             ; 1       ;
; cnt_1s[15]~64                                                             ; 1       ;
; cnt_1s[15]~63                                                             ; 1       ;
; cnt_1s[14]~62                                                             ; 1       ;
; cnt_1s[14]~61                                                             ; 1       ;
; cnt_1s[13]~60                                                             ; 1       ;
; cnt_1s[13]~59                                                             ; 1       ;
; cnt_1s[12]~58                                                             ; 1       ;
; cnt_1s[12]~57                                                             ; 1       ;
; cnt_1s[11]~56                                                             ; 1       ;
; cnt_1s[11]~55                                                             ; 1       ;
; cnt_1s[10]~54                                                             ; 1       ;
; cnt_1s[10]~53                                                             ; 1       ;
; cnt_1s[9]~52                                                              ; 1       ;
; cnt_1s[9]~51                                                              ; 1       ;
; cnt_1s[8]~50                                                              ; 1       ;
; cnt_1s[8]~49                                                              ; 1       ;
; cnt_1s[7]~48                                                              ; 1       ;
; cnt_1s[7]~47                                                              ; 1       ;
; cnt_1s[6]~46                                                              ; 1       ;
; cnt_1s[6]~45                                                              ; 1       ;
; cnt_1s[5]~44                                                              ; 1       ;
; cnt_1s[5]~43                                                              ; 1       ;
; cnt_1s[4]~42                                                              ; 1       ;
; cnt_1s[4]~41                                                              ; 1       ;
; cnt_1s[3]~40                                                              ; 1       ;
; cnt_1s[3]~39                                                              ; 1       ;
; cnt_1s[2]~38                                                              ; 1       ;
; cnt_1s[2]~37                                                              ; 1       ;
; cnt_1s[1]~36                                                              ; 1       ;
; cnt_1s[1]~35                                                              ; 1       ;
; cnt_1s[0]~33                                                              ; 1       ;
; cnt_1s[0]~32                                                              ; 1       ;
; sec_r[0]~10                                                               ; 1       ;
; sec_r[0]~9                                                                ; 1       ;
; sec_y[0]~11                                                               ; 1       ;
; sec_y[0]~10                                                               ; 1       ;
; sec_g[0]~9                                                                ; 1       ;
; sec_g[0]~8                                                                ; 1       ;
; key:key_2|cnt_20ms[19]~58                                                 ; 1       ;
; key:key_2|cnt_20ms[18]~57                                                 ; 1       ;
; key:key_2|cnt_20ms[18]~56                                                 ; 1       ;
; key:key_2|cnt_20ms[17]~55                                                 ; 1       ;
; key:key_2|cnt_20ms[17]~54                                                 ; 1       ;
; key:key_2|cnt_20ms[16]~53                                                 ; 1       ;
; key:key_2|cnt_20ms[16]~52                                                 ; 1       ;
; key:key_2|cnt_20ms[15]~51                                                 ; 1       ;
; key:key_2|cnt_20ms[15]~50                                                 ; 1       ;
; key:key_2|cnt_20ms[14]~49                                                 ; 1       ;
; key:key_2|cnt_20ms[14]~48                                                 ; 1       ;
; key:key_2|cnt_20ms[13]~47                                                 ; 1       ;
; key:key_2|cnt_20ms[13]~46                                                 ; 1       ;
; key:key_2|cnt_20ms[12]~45                                                 ; 1       ;
; key:key_2|cnt_20ms[12]~44                                                 ; 1       ;
; key:key_2|cnt_20ms[11]~43                                                 ; 1       ;
; key:key_2|cnt_20ms[11]~42                                                 ; 1       ;
; key:key_2|cnt_20ms[10]~41                                                 ; 1       ;
; key:key_2|cnt_20ms[10]~40                                                 ; 1       ;
; key:key_2|cnt_20ms[9]~39                                                  ; 1       ;
; key:key_2|cnt_20ms[9]~38                                                  ; 1       ;
; key:key_2|cnt_20ms[8]~37                                                  ; 1       ;
; key:key_2|cnt_20ms[8]~36                                                  ; 1       ;
; key:key_2|cnt_20ms[7]~35                                                  ; 1       ;
; key:key_2|cnt_20ms[7]~34                                                  ; 1       ;
; key:key_2|cnt_20ms[6]~33                                                  ; 1       ;
; key:key_2|cnt_20ms[6]~32                                                  ; 1       ;
; key:key_2|cnt_20ms[5]~31                                                  ; 1       ;
; key:key_2|cnt_20ms[5]~30                                                  ; 1       ;
; key:key_2|cnt_20ms[4]~29                                                  ; 1       ;
; key:key_2|cnt_20ms[4]~28                                                  ; 1       ;
; key:key_2|cnt_20ms[3]~27                                                  ; 1       ;
; key:key_2|cnt_20ms[3]~26                                                  ; 1       ;
; key:key_2|cnt_20ms[2]~25                                                  ; 1       ;
; key:key_2|cnt_20ms[2]~24                                                  ; 1       ;
; key:key_2|cnt_20ms[1]~23                                                  ; 1       ;
; key:key_2|cnt_20ms[1]~22                                                  ; 1       ;
; key:key_2|cnt_20ms[0]~21                                                  ; 1       ;
; key:key_2|cnt_20ms[0]~20                                                  ; 1       ;
; key:key_1|cnt_20ms[19]~58                                                 ; 1       ;
; key:key_1|cnt_20ms[18]~57                                                 ; 1       ;
; key:key_1|cnt_20ms[18]~56                                                 ; 1       ;
; key:key_1|cnt_20ms[17]~55                                                 ; 1       ;
; key:key_1|cnt_20ms[17]~54                                                 ; 1       ;
; key:key_1|cnt_20ms[16]~53                                                 ; 1       ;
; key:key_1|cnt_20ms[16]~52                                                 ; 1       ;
; key:key_1|cnt_20ms[15]~51                                                 ; 1       ;
; key:key_1|cnt_20ms[15]~50                                                 ; 1       ;
; key:key_1|cnt_20ms[14]~49                                                 ; 1       ;
; key:key_1|cnt_20ms[14]~48                                                 ; 1       ;
; key:key_1|cnt_20ms[13]~47                                                 ; 1       ;
; key:key_1|cnt_20ms[13]~46                                                 ; 1       ;
; key:key_1|cnt_20ms[12]~45                                                 ; 1       ;
; key:key_1|cnt_20ms[12]~44                                                 ; 1       ;
; key:key_1|cnt_20ms[11]~43                                                 ; 1       ;
; key:key_1|cnt_20ms[11]~42                                                 ; 1       ;
; key:key_1|cnt_20ms[10]~41                                                 ; 1       ;
; key:key_1|cnt_20ms[10]~40                                                 ; 1       ;
; key:key_1|cnt_20ms[9]~39                                                  ; 1       ;
; key:key_1|cnt_20ms[9]~38                                                  ; 1       ;
; key:key_1|cnt_20ms[8]~37                                                  ; 1       ;
; key:key_1|cnt_20ms[8]~36                                                  ; 1       ;
; key:key_1|cnt_20ms[7]~35                                                  ; 1       ;
; key:key_1|cnt_20ms[7]~34                                                  ; 1       ;
; key:key_1|cnt_20ms[6]~33                                                  ; 1       ;
; key:key_1|cnt_20ms[6]~32                                                  ; 1       ;
; key:key_1|cnt_20ms[5]~31                                                  ; 1       ;
; key:key_1|cnt_20ms[5]~30                                                  ; 1       ;
; key:key_1|cnt_20ms[4]~29                                                  ; 1       ;
; key:key_1|cnt_20ms[4]~28                                                  ; 1       ;
; key:key_1|cnt_20ms[3]~27                                                  ; 1       ;
; key:key_1|cnt_20ms[3]~26                                                  ; 1       ;
; key:key_1|cnt_20ms[2]~25                                                  ; 1       ;
; key:key_1|cnt_20ms[2]~24                                                  ; 1       ;
; key:key_1|cnt_20ms[1]~23                                                  ; 1       ;
; key:key_1|cnt_20ms[1]~22                                                  ; 1       ;
; key:key_1|cnt_20ms[0]~21                                                  ; 1       ;
; key:key_1|cnt_20ms[0]~20                                                  ; 1       ;
; Add3~14                                                                   ; 1       ;
; Add3~13                                                                   ; 1       ;
; Add3~12                                                                   ; 1       ;
; Add3~11                                                                   ; 1       ;
; Add3~10                                                                   ; 1       ;
; Add3~9                                                                    ; 1       ;
; Add3~8                                                                    ; 1       ;
; Add3~7                                                                    ; 1       ;
; Add3~6                                                                    ; 1       ;
; Add3~5                                                                    ; 1       ;
; Add3~4                                                                    ; 1       ;
; Add3~3                                                                    ; 1       ;
; Add3~2                                                                    ; 1       ;
; Add3~1                                                                    ; 1       ;
; Add3~0                                                                    ; 1       ;
; sec[7]~25                                                                 ; 1       ;
; sec[6]~24                                                                 ; 1       ;
; sec[6]~23                                                                 ; 1       ;
; sec[5]~22                                                                 ; 1       ;
; sec[5]~21                                                                 ; 1       ;
; sec[4]~20                                                                 ; 1       ;
; sec[4]~19                                                                 ; 1       ;
; sec[3]~18                                                                 ; 1       ;
; sec[3]~17                                                                 ; 1       ;
; sec[2]~16                                                                 ; 1       ;
; sec[2]~15                                                                 ; 1       ;
; sec[1]~14                                                                 ; 1       ;
; sec[1]~13                                                                 ; 1       ;
; sec[0]~10                                                                 ; 1       ;
; sec[0]~9                                                                  ; 1       ;
; seg:seg_1|Add0~60                                                         ; 1       ;
; seg:seg_1|Add0~59                                                         ; 1       ;
; seg:seg_1|Add0~58                                                         ; 1       ;
; seg:seg_1|Add0~57                                                         ; 1       ;
; seg:seg_1|Add0~56                                                         ; 1       ;
; seg:seg_1|Add0~55                                                         ; 1       ;
; seg:seg_1|Add0~54                                                         ; 1       ;
; seg:seg_1|Add0~53                                                         ; 1       ;
; seg:seg_1|Add0~52                                                         ; 1       ;
; seg:seg_1|Add0~51                                                         ; 1       ;
; seg:seg_1|Add0~50                                                         ; 1       ;
; seg:seg_1|Add0~49                                                         ; 1       ;
; seg:seg_1|Add0~48                                                         ; 1       ;
; seg:seg_1|Add0~47                                                         ; 1       ;
; seg:seg_1|Add0~46                                                         ; 1       ;
; seg:seg_1|Add0~45                                                         ; 1       ;
; seg:seg_1|Add0~44                                                         ; 1       ;
; seg:seg_1|Add0~43                                                         ; 1       ;
; seg:seg_1|Add0~42                                                         ; 1       ;
; seg:seg_1|Add0~41                                                         ; 1       ;
; seg:seg_1|Add0~40                                                         ; 1       ;
; seg:seg_1|Add0~39                                                         ; 1       ;
; seg:seg_1|Add0~38                                                         ; 1       ;
; seg:seg_1|Add0~37                                                         ; 1       ;
; seg:seg_1|Add0~36                                                         ; 1       ;
; seg:seg_1|Add0~35                                                         ; 1       ;
; seg:seg_1|Add0~34                                                         ; 1       ;
; seg:seg_1|Add0~33                                                         ; 1       ;
; seg:seg_1|Add0~32                                                         ; 1       ;
; seg:seg_1|Add0~31                                                         ; 1       ;
; seg:seg_1|Add0~30                                                         ; 1       ;
; seg:seg_1|Add0~29                                                         ; 1       ;
; seg:seg_1|Add0~28                                                         ; 1       ;
; seg:seg_1|Add0~27                                                         ; 1       ;
; seg:seg_1|Add0~26                                                         ; 1       ;
; seg:seg_1|Add0~25                                                         ; 1       ;
; seg:seg_1|Add0~24                                                         ; 1       ;
; seg:seg_1|Add0~23                                                         ; 1       ;
; seg:seg_1|Add0~22                                                         ; 1       ;
; seg:seg_1|Add0~21                                                         ; 1       ;
; seg:seg_1|Add0~20                                                         ; 1       ;
; seg:seg_1|Add0~19                                                         ; 1       ;
; seg:seg_1|Add0~18                                                         ; 1       ;
; seg:seg_1|Add0~17                                                         ; 1       ;
; seg:seg_1|Add0~16                                                         ; 1       ;
; seg:seg_1|Add0~15                                                         ; 1       ;
; seg:seg_1|Add0~14                                                         ; 1       ;
; seg:seg_1|Add0~13                                                         ; 1       ;
; seg:seg_1|Add0~12                                                         ; 1       ;
; seg:seg_1|Add0~11                                                         ; 1       ;
; seg:seg_1|Add0~10                                                         ; 1       ;
; seg:seg_1|Add0~9                                                          ; 1       ;
; seg:seg_1|Add0~8                                                          ; 1       ;
; seg:seg_1|Add0~7                                                          ; 1       ;
; seg:seg_1|Add0~6                                                          ; 1       ;
; seg:seg_1|Add0~5                                                          ; 1       ;
; seg:seg_1|Add0~4                                                          ; 1       ;
; seg:seg_1|Add0~3                                                          ; 1       ;
; seg:seg_1|Add0~2                                                          ; 1       ;
; seg:seg_1|Add0~1                                                          ; 1       ;
; Add1~62                                                                   ; 1       ;
; Add1~61                                                                   ; 1       ;
; Add1~60                                                                   ; 1       ;
; Add1~59                                                                   ; 1       ;
; Add1~58                                                                   ; 1       ;
; Add1~57                                                                   ; 1       ;
; Add1~56                                                                   ; 1       ;
; Add1~55                                                                   ; 1       ;
; Add1~54                                                                   ; 1       ;
; Add1~53                                                                   ; 1       ;
; Add1~52                                                                   ; 1       ;
; Add1~51                                                                   ; 1       ;
; Add1~50                                                                   ; 1       ;
; Add1~49                                                                   ; 1       ;
; Add1~48                                                                   ; 1       ;
; Add1~47                                                                   ; 1       ;
; Add1~46                                                                   ; 1       ;
; Add1~45                                                                   ; 1       ;
; Add1~44                                                                   ; 1       ;
; Add1~43                                                                   ; 1       ;
; Add1~42                                                                   ; 1       ;
; Add1~41                                                                   ; 1       ;
; Add1~40                                                                   ; 1       ;
; Add1~39                                                                   ; 1       ;
; Add1~38                                                                   ; 1       ;
; Add1~37                                                                   ; 1       ;
; Add1~36                                                                   ; 1       ;
; Add1~35                                                                   ; 1       ;
; Add1~34                                                                   ; 1       ;
; Add1~33                                                                   ; 1       ;
; Add1~32                                                                   ; 1       ;
; Add1~31                                                                   ; 1       ;
; Add1~30                                                                   ; 1       ;
; Add1~29                                                                   ; 1       ;
; Add1~28                                                                   ; 1       ;
; Add1~27                                                                   ; 1       ;
; Add1~26                                                                   ; 1       ;
; Add1~25                                                                   ; 1       ;
; Add1~24                                                                   ; 1       ;
; Add1~23                                                                   ; 1       ;
; Add1~22                                                                   ; 1       ;
; Add1~21                                                                   ; 1       ;
; Add1~20                                                                   ; 1       ;
; Add1~19                                                                   ; 1       ;
; Add1~18                                                                   ; 1       ;
; Add1~17                                                                   ; 1       ;
; Add1~16                                                                   ; 1       ;
; Add1~15                                                                   ; 1       ;
; Add1~14                                                                   ; 1       ;
; Add1~13                                                                   ; 1       ;
; Add1~12                                                                   ; 1       ;
; Add1~11                                                                   ; 1       ;
; Add1~10                                                                   ; 1       ;
; Add1~9                                                                    ; 1       ;
; Add1~8                                                                    ; 1       ;
; Add1~7                                                                    ; 1       ;
; Add1~6                                                                    ; 1       ;
; Add1~5                                                                    ; 1       ;
; Add1~4                                                                    ; 1       ;
; Add1~3                                                                    ; 1       ;
; Add1~2                                                                    ; 1       ;
; Add1~1                                                                    ; 1       ;
; Add1~0                                                                    ; 1       ;
+---------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 405 / 26,052 ( 2 % )   ;
; C16 interconnects           ; 1 / 1,156 ( < 1 % )    ;
; C4 interconnects            ; 133 / 17,952 ( < 1 % ) ;
; Direct links                ; 171 / 26,052 ( < 1 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )         ;
; Local interconnects         ; 349 / 8,256 ( 4 % )    ;
; R24 interconnects           ; 6 / 1,020 ( < 1 % )    ;
; R4 interconnects            ; 190 / 22,440 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.14) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 6                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Clock                            ; 32                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 10                           ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.00) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 5                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.78) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 5                            ;
; 4                                               ; 0                            ;
; 5                                               ; 6                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.11) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 5                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C8Q208C8 for design "template"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'template.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sel[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/project/FPGA/TrafficLight/output_files/template.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5265 megabytes
    Info: Processing ended: Tue Jun 13 10:38:58 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/project/FPGA/TrafficLight/output_files/template.fit.smsg.


