TimeQuest Timing Analyzer report for Uni_Projektas
Mon Jan 23 16:35:32 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'SYNC'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Fast Model Minimum Pulse Width: 'SYNC'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Mon Jan 23 16:35:32 2023 ;
+-------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; SYNC       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNC } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.25 MHz ; 52.25 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.862 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.461 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 6.933  ; 0.000                 ;
; SYNC  ; 36.000 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.862 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 19.110     ;
; 0.914 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 19.058     ;
; 0.921 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 19.051     ;
; 0.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 19.038     ;
; 0.941 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 19.027     ;
; 0.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 19.024     ;
; 0.972 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.996     ;
; 0.986 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.982     ;
; 0.988 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 19.002     ;
; 0.990 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.982     ;
; 1.000 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.972     ;
; 1.007 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.965     ;
; 1.016 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.952     ;
; 1.020 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.948     ;
; 1.025 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.940     ;
; 1.027 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.941     ;
; 1.058 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.910     ;
; 1.071 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.889     ;
; 1.072 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.896     ;
; 1.074 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.916     ;
; 1.076 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.896     ;
; 1.091 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.899     ;
; 1.097 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.868     ;
; 1.106 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.862     ;
; 1.111 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.854     ;
; 1.118 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.842     ;
; 1.120 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.848     ;
; 1.138 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.834     ;
; 1.155 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.835     ;
; 1.157 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.803     ;
; 1.160 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.808     ;
; 1.162 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.798     ;
; 1.177 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.813     ;
; 1.183 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.782     ;
; 1.190 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.782     ;
; 1.197 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.775     ;
; 1.204 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.756     ;
; 1.206 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.762     ;
; 1.206 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.762     ;
; 1.217 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.751     ;
; 1.225 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.747     ;
; 1.227 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.763     ;
; 1.238 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.730     ;
; 1.240 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.728     ;
; 1.241 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.749     ;
; 1.246 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.722     ;
; 1.248 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.712     ;
; 1.248 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.720     ;
; 1.262 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.706     ;
; 1.264 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.726     ;
; 1.266 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.706     ;
; 1.267 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[98]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.701     ;
; 1.269 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.721     ;
; 1.270 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.702     ;
; 1.277 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.695     ;
; 1.279 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.689     ;
; 1.284 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.688     ;
; 1.293 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.675     ;
; 1.296 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.672     ;
; 1.301 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.664     ;
; 1.304 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.664     ;
; 1.311 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.661     ;
; 1.313 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.677     ;
; 1.317 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.655     ;
; 1.324 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.644     ;
; 1.326 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[86]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.634     ;
; 1.326 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.642     ;
; 1.335 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.633     ;
; 1.347 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.613     ;
; 1.349 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.619     ;
; 1.351 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.639     ;
; 1.353 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.619     ;
; 1.353 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[98]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.615     ;
; 1.355 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.635     ;
; 1.356 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.616     ;
; 1.363 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.609     ;
; 1.365 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.603     ;
; 1.367 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.623     ;
; 1.370 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.602     ;
; 1.373 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.592     ;
; 1.379 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.589     ;
; 1.383 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.585     ;
; 1.388 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 18.577     ;
; 1.390 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.578     ;
; 1.394 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.566     ;
; 1.396 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.572     ;
; 1.396 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[83]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.572     ;
; 1.403 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.569     ;
; 1.412 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[86]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.548     ;
; 1.421 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.547     ;
; 1.431 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.559     ;
; 1.434 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.534     ;
; 1.434 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.526     ;
; 1.435 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.533     ;
; 1.436 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 18.532     ;
; 1.437 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.050     ; 18.553     ;
; 1.438 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 18.522     ;
; 1.439 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.533     ;
; 1.446 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[70]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.056     ; 18.538     ;
; 1.450 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.068     ; 18.522     ;
+-------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.461 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.876      ; 1.643      ;
; 0.499 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                        ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                           ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                           ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                           ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                           ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                  ; ADC_Manager:ADC_Manager1|main_next_state.idle                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                          ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                         ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]~_Duplicate_1                 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                     ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                          ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                     ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                        ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[5]                                        ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                        ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[4]                                        ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                     ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.idle                              ; UART_Controller:UART_Controller_1|next_state.idle                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.transmiting                       ; UART_Controller:UART_Controller_1|next_state.transmiting                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.614 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|half_clock[6] ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.876      ; 1.796      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][3]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][7]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][0]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][7]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|data_buffer[1]                                        ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][1]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; ADC_Manager:ADC_Manager1|data_buffer[0]                                        ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.747 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][1]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][2]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][5]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15]   ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15]                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; Clock_divider:clock_divider1|counter[0]                                        ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                       ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Clock_divider:clock_divider1|counter[15]                                       ; Clock_divider:clock_divider1|counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]                                       ; ADC_Manager:ADC_Manager1|data_counts[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.755 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                          ; ADC_Manager:ADC_Manager1|main_state.finding_bits                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.764 ; Clock_divider:clock_divider1|counter[2]                                        ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.070      ;
; 0.891 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                     ; ADC_Manager:ADC_Manager1|main_state.waiting_preambule                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.197      ;
; 0.900 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                         ; ADC_Manager:ADC_Manager1|main_state.read_init_mem                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.206      ;
; 0.906 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                  ; ADC_Manager:ADC_Manager1|main_state.idle                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.908 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][6]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
; 0.910 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                          ; ADC_Manager:ADC_Manager1|main_state.waiting_bits                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.216      ;
; 0.915 ; UART_Controller:UART_Controller_1|next_state.idle                              ; UART_Controller:UART_Controller_1|curr_state.idle                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.926 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                     ; UART_Controller:UART_Controller_1|curr_state.reading_fifo2                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.232      ;
; 0.955 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start        ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|TX                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.261      ;
; 0.998 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]                                    ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.364      ;
; 1.083 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                        ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.389      ;
; 1.084 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                     ; ADC_Manager:ADC_Manager1|main_state.finding_preambule                                                                  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.391      ;
; 1.086 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                           ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.388      ;
; 1.086 ; ADC_Manager:ADC_Manager1|main_state.waiting_bits                               ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.392      ;
; 1.158 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][6]                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[49][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.464      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]                                       ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|data_counts[16]                                       ; ADC_Manager:ADC_Manager1|data_counts[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|data_counts[0]                                        ; ADC_Manager:ADC_Manager1|data_counts[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
+-------+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 36.000 ; 40.000       ; 4.000          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.577 ; 7.577 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.559 ; 7.559 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.555 ; 7.555 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.112 ; 7.112 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.509 ; 7.509 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.577 ; 7.577 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 7.690 ; 7.690 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.100 ; 7.100 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 8.550 ; 8.550 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 8.412 ; 8.412 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.337 ; 7.337 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 8.074 ; 8.074 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.942 ; 7.942 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 8.422 ; 8.422 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 7.982 ; 7.982 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 8.388 ; 8.388 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.026 ; 8.026 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 8.390 ; 8.390 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 8.014 ; 8.014 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 8.550 ; 8.550 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.005 ; 8.005 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 8.076 ; 8.076 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.661 ; 7.661 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.934 ; 7.934 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.589 ; 7.589 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.235 ; 7.235 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.626 ; 7.626 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.958 ; 7.958 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.246 ; 7.246 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.006 ; 8.006 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.611 ; 7.611 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.076 ; 8.076 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.624 ; 7.624 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.580 ; 7.580 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.586 ; 7.586 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.581 ; 7.581 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 8.012 ; 8.012 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.112 ; 7.112 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.559 ; 7.559 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.555 ; 7.555 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.112 ; 7.112 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.509 ; 7.509 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.577 ; 7.577 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 7.690 ; 7.690 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.100 ; 7.100 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 8.412 ; 8.412 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.337 ; 7.337 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 8.074 ; 8.074 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.942 ; 7.942 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 8.422 ; 8.422 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 7.982 ; 7.982 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 8.388 ; 8.388 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.026 ; 8.026 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 8.390 ; 8.390 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 8.014 ; 8.014 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 8.550 ; 8.550 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.005 ; 8.005 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 7.235 ; 7.235 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.661 ; 7.661 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.934 ; 7.934 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.589 ; 7.589 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.235 ; 7.235 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.626 ; 7.626 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.958 ; 7.958 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.246 ; 7.246 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.006 ; 8.006 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.611 ; 7.611 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.076 ; 8.076 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.624 ; 7.624 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.580 ; 7.580 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.586 ; 7.586 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.581 ; 7.581 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 8.012 ; 8.012 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 14.877 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 7.500  ; 0.000                 ;
; SYNC  ; 37.223 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.877 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.137      ;
; 14.882 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.111      ;
; 14.901 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 5.086      ;
; 14.904 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.094      ;
; 14.912 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.102      ;
; 14.913 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.080      ;
; 14.913 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.080      ;
; 14.914 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.076      ;
; 14.917 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.076      ;
; 14.929 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.069      ;
; 14.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.063      ;
; 14.936 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 5.051      ;
; 14.936 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.062      ;
; 14.936 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 5.051      ;
; 14.939 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.059      ;
; 14.941 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.052      ;
; 14.945 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.045      ;
; 14.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.045      ;
; 14.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.045      ;
; 14.949 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.041      ;
; 14.954 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.039      ;
; 14.956 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.058      ;
; 14.962 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.031      ;
; 14.964 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.034      ;
; 14.965 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.028      ;
; 14.970 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.028      ;
; 14.971 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 5.016      ;
; 14.971 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 5.027      ;
; 14.976 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.017      ;
; 14.980 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.010      ;
; 14.982 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 5.005      ;
; 14.989 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[86]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.998      ;
; 14.989 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 5.004      ;
; 14.991 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.023      ;
; 14.994 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.999      ;
; 14.997 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.996      ;
; 15.004 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.010      ;
; 15.005 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.993      ;
; 15.006 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 5.008      ;
; 15.011 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.982      ;
; 15.017 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.970      ;
; 15.024 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[86]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.963      ;
; 15.029 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.964      ;
; 15.030 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.984      ;
; 15.030 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.957      ;
; 15.033 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.965      ;
; 15.034 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[83]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.959      ;
; 15.039 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.975      ;
; 15.041 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.973      ;
; 15.042 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.951      ;
; 15.042 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.951      ;
; 15.043 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.971      ;
; 15.043 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 4.947      ;
; 15.046 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.947      ;
; 15.057 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[70]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 4.953      ;
; 15.057 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.941      ;
; 15.058 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.940      ;
; 15.059 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.934      ;
; 15.062 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.931      ;
; 15.064 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[98]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.929      ;
; 15.064 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.929      ;
; 15.065 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.922      ;
; 15.065 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.933      ;
; 15.065 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.949      ;
; 15.065 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.922      ;
; 15.068 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.930      ;
; 15.069 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[83]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.924      ;
; 15.070 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.923      ;
; 15.074 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.924      ;
; 15.074 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 4.916      ;
; 15.075 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[87]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.912      ;
; 15.077 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.937      ;
; 15.077 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.916      ;
; 15.077 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[88]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.916      ;
; 15.078 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.936      ;
; 15.078 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 4.912      ;
; 15.081 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.917      ;
; 15.082 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.911      ;
; 15.083 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.910      ;
; 15.085 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 4.929      ;
; 15.091 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.902      ;
; 15.092 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[70]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 4.918      ;
; 15.092 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.906      ;
; 15.093 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.905      ;
; 15.094 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.899      ;
; 15.096 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[42]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 4.894      ;
; 15.097 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.896      ;
; 15.098 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[92]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.895      ;
; 15.099 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[98]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.894      ;
; 15.099 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.899      ;
; 15.099 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.894      ;
; 15.100 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.887      ;
; 15.100 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.898      ;
; 15.101 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.886      ;
; 15.104 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.894      ;
; 15.105 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[91]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 4.888      ;
; 15.109 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.034     ; 4.889      ;
; 15.109 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 4.881      ;
; 15.110 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[87]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.877      ;
; 15.111 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[85]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 4.876      ;
+--------+---------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]                                      ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; ADC_Manager:ADC_Manager1|main_next_state.idle                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]~_Duplicate_1                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                   ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                        ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[4]                                      ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.idle                            ; UART_Controller:UART_Controller_1|next_state.idle                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; UART_Controller:UART_Controller_1|next_state.transmiting                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][3]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[49][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[49][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][0]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|data_buffer[1]                                      ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|data_buffer[0]                                      ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][1]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15] ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15]                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[49][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][1]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[49][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][5]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[49][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                     ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Clock_divider:clock_divider1|counter[15]                                     ; Clock_divider:clock_divider1|counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]                                     ; ADC_Manager:ADC_Manager1|data_counts[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; ADC_Manager:ADC_Manager1|main_state.finding_bits                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; Clock_divider:clock_divider1|counter[2]                                      ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.281 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]                                  ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.480      ;
; 0.307 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|TX                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][6]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_preambule                   ; ADC_Manager:ADC_Manager1|main_state.waiting_preambule                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; ADC_Manager:ADC_Manager1|main_state.read_init_mem                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; ADC_Manager:ADC_Manager1|main_state.idle                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; ADC_Manager:ADC_Manager1|main_next_state.waiting_bits                        ; ADC_Manager:ADC_Manager1|main_state.waiting_bits                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; UART_Controller:UART_Controller_1|next_state.idle                            ; UART_Controller:UART_Controller_1|curr_state.idle                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; Clock_divider:clock_divider1|counter[2]                                      ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.566      ;
; 0.340 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; UART_Controller:UART_Controller_1|curr_state.reading_fifo2                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.490      ;
; 0.342 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; ADC_Manager:ADC_Manager1|main_state.finding_preambule                                                                  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.497      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]                                     ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[0]                                      ; ADC_Manager:ADC_Manager1|data_counts[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]                                     ; ADC_Manager:ADC_Manager1|data_counts[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[0]  ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; Clock_divider:clock_divider1|counter[4]                                      ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Clock_divider:clock_divider1|counter[7]                                      ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.487 ; 3.487 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.480 ; 3.480 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.465 ; 3.465 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.317 ; 3.317 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.446 ; 3.446 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.487 ; 3.487 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.319 ; 3.319 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.309 ; 3.309 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.884 ; 3.884 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.640 ; 3.640 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.495 ; 3.495 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.727 ; 3.727 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.457 ; 3.457 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.656 ; 3.656 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.884 ; 3.884 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.456 ; 3.456 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.568 ; 3.568 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.544 ; 3.544 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.572 ; 3.572 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.554 ; 3.554 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.557 ; 3.557 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.537 ; 3.537 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.534 ; 3.534 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.689 ; 3.689 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.317 ; 3.317 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.480 ; 3.480 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.465 ; 3.465 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.317 ; 3.317 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.446 ; 3.446 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.487 ; 3.487 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.319 ; 3.319 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.309 ; 3.309 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.456 ; 3.456 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.640 ; 3.640 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.495 ; 3.495 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.727 ; 3.727 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.457 ; 3.457 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.656 ; 3.656 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.884 ; 3.884 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.456 ; 3.456 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.568 ; 3.568 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.544 ; 3.544 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.572 ; 3.572 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.554 ; 3.554 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.557 ; 3.557 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.537 ; 3.537 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.534 ; 3.534 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.689 ; 3.689 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.862 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  CLK             ; 0.862 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  SYNC            ; N/A   ; N/A   ; N/A      ; N/A     ; 36.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SYNC            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.577 ; 7.577 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.559 ; 7.559 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.555 ; 7.555 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.112 ; 7.112 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.509 ; 7.509 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.577 ; 7.577 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 7.690 ; 7.690 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.100 ; 7.100 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 8.550 ; 8.550 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 8.412 ; 8.412 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.002 ; 8.002 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 7.337 ; 7.337 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 8.074 ; 8.074 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.942 ; 7.942 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 8.422 ; 8.422 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 7.982 ; 7.982 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 8.388 ; 8.388 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.026 ; 8.026 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 8.390 ; 8.390 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.967 ; 7.967 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 8.014 ; 8.014 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 8.550 ; 8.550 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.270 ; 7.270 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.005 ; 8.005 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 8.076 ; 8.076 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.661 ; 7.661 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.934 ; 7.934 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.589 ; 7.589 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.235 ; 7.235 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.626 ; 7.626 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.958 ; 7.958 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.246 ; 7.246 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.666 ; 7.666 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.006 ; 8.006 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.611 ; 7.611 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.076 ; 8.076 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.624 ; 7.624 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.580 ; 7.580 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.586 ; 7.586 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.581 ; 7.581 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 8.012 ; 8.012 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.317 ; 3.317 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.480 ; 3.480 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.465 ; 3.465 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.317 ; 3.317 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.446 ; 3.446 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.487 ; 3.487 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.319 ; 3.319 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.309 ; 3.309 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.456 ; 3.456 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 3.812 ; 3.812 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 3.640 ; 3.640 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 3.495 ; 3.495 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.727 ; 3.727 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 3.813 ; 3.813 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.457 ; 3.457 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.803 ; 3.803 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.656 ; 3.656 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.884 ; 3.884 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.456 ; 3.456 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.568 ; 3.568 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.544 ; 3.544 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.572 ; 3.572 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.554 ; 3.554 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.557 ; 3.557 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.537 ; 3.537 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.534 ; 3.534 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.689 ; 3.689 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11578334 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11578334 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 23 16:35:31 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.862
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.862         0.000 CLK 
Info (332146): Worst-case hold slack is 0.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.461         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    36.000         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 14.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.877         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 CLK 
    Info (332119):    37.223         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Mon Jan 23 16:35:32 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


