# ğŸ“ RelatÃ³rio TÃ©cnico - Coprocessador em FPGA

## ğŸ“‘ SumÃ¡rio
-  [IntroduÃ§Ã£o](#introduÃ§Ã£o)
- ğŸ¯ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- ğŸ› ï¸ [Recursos Utilizados](#recursos-utilizados)
- ğŸš€ [Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel](#desenvolvimento-e-descriÃ§Ã£o-em-alto-nÃ­vel)
- [ğŸ“š Funcionamento da API](funcionamento_da_api)
- ğŸ§ª [Testes,resultados e discussÃµes](#testes_resultados_e_discussÃµes)


Aqui estÃ¡ a seÃ§Ã£o do sumÃ¡rio formatada e atualizada para incluir todos os tÃ³picos principais do seu relatÃ³rio, conforme os cabeÃ§alhos `##` presentes no documento:

Entendido. PeÃ§o desculpas pelo mal-entendido. VocÃª quer que todos os itens do sumÃ¡rio sigam o mesmo padrÃ£o de formataÃ§Ã£o, usando o emoji `ğŸ¯` no inÃ­cio.

Aqui estÃ¡ o sumÃ¡rio corrigido, mantendo o formato solicitado para todos os tÃ³picos principais do relatÃ³rio:



4.2.3.
 EspecificaÃ§Ã£o dos hardwares usados nos testes;     FALTA
4.2.4.
 DescriÃ§Ã£o detalhada do processo para instalaÃ§Ã£o e configuraÃ§Ã£o de
ambiente para uso da soluÃ§Ã£o;                     FALTA
4.2.6.
 AnÃ¡lise dos resultados alcanÃ§ados.             FALTTA

projeto falta o makefile e falta ajeitar esse indice



## IntroduÃ§Ã£o
O desenvolvimento de um mÃ³dulo embarcado para redimensionamento de imagens Ã© crucial para sistemas de vigilÃ¢ncia e exibiÃ§Ã£o em tempo real, demandando soluÃ§Ãµes que unam a eficiÃªncia do hardware reconfigurÃ¡vel Ã  flexibilidade do software de controle.Neste contexto, o projeto visa concluir um sistema capaz de aplicar zoom (ampliaÃ§Ã£o) ou *downscale* (reduÃ§Ã£o) de imagens, simulando interpolaÃ§Ã£o visual, com foco nas etapas de interface e aplicaÃ§Ã£o.

O presente projeto insere-se no Ã¢mbito do desenvolvimento de uma **API (Application Programming Interface)** e de um **driver de software** para o coprocessador grÃ¡fico executando na FPGA da plataforma DE1-SoC.A API, que constitui a segunda etapa, deve ser implementada em **linguagem Assembly** e deve traduzir um repertÃ³rio de instruÃ§Ãµes (ISA) para o coprocessador, utilizando comandos que replicam as operaÃ§Ãµes previamente implementadas via chaves e botÃµes.O objetivo Ã© permitir que o controlador grÃ¡fico seja integrado a um sistema computacional, com a imagem sendo lida a partir de um arquivo BITMAP, transferida e processada pelo coprocessador
.
AlÃ©m da implementaÃ§Ã£o em Assembly, o projeto exige o desenvolvimento de uma **aplicaÃ§Ã£o principal em linguagem C**, que Ã© a **terceira etapa**.Esta aplicaÃ§Ã£o deverÃ¡ carregar o arquivo BITMAP, ligar-se ao driver (biblioteca Assembly) e controlar as operaÃ§Ãµes de redimensionamento atravÃ©s dO terminal.A soluÃ§Ã£o deve ser compatÃ­vel com o processador **ARM (HPS)** e utilizar as interfaces da placa DE1-SoC.

Este relatÃ³rio detalha o processo de desenvolvimento e os requisitos tÃ©cnicos para as etapas 2 e 3, abrangendo aspectos como mapeamento de memÃ³ria em arquitetura ARM, programaÃ§Ã£o em Assembly e link-ediÃ§Ã£o de mÃ³dulos objeto.AtravÃ©s da criaÃ§Ã£o de um *script* de compilaÃ§Ã£o (*Makefile*) e de uma documentaÃ§Ã£o detalhada no `README`, busca-se nÃ£o apenas cumprir os objetivos tÃ©cnicos, mas tambÃ©m fornecer uma soluÃ§Ã£o completa para a interface hardware-software na DE1-SoCs.

## ğŸ“‹ Requisitos do Projeto
* O cÃ³digo da API deve ser escrito em linguagem **Assembly**
* O sistema sÃ³ poderÃ¡ utilizar os **componentes disponÃ­veis na placa DE1-SoC**.
* DeverÃ£o ser implementados na API os **comandos da ISA** (Instruction Set Architecture) do coprocessador, utilizando operaÃ§Ãµes que foram implementadas anteriormente via chaves e botÃµes
* As imagens sÃ£o representadas em **escala de cinza*.
* Cada pixel deverÃ¡ ser representado por um nÃºmero inteiro de **8 bits**
* A imagem deve ser lida a partir de um arquivo e **transferida para o coprocessador**.
* O coprocessador deve ser **compatÃ­vel com o processador ARM (HPS)** para viabilizar o desenvolvimento da soluÃ§Ã£o.
* O cÃ³digo da aplicaÃ§Ã£o deve ser escrito em **linguagem C**.
* O driver do processador (biblioteca Assembly) deve ser **ligado ao cÃ³digo da aplicaÃ§Ã£o principal**.
* Um **arquivo *header*** deve armazenar os protÃ³tipos dos mÃ©todos da API da controladora.
* A aplicaÃ§Ã£o deverÃ¡ ter as seguintes operaÃ§Ãµes atravÃ©s de uma **interface texto**:
    * Carregar arquivo **BITMAP**
    * Selecionar **algoritmo de zoom**


## ğŸ› ï¸ Recursos Utilizados

### ğŸ”§ Ferramentas

#### ğŸ’» Quartus Prime

- SÃ­ntese e CompilaÃ§Ã£o:

O Quartus Prime Ã© utilizado para compilar o projeto em Verilog, convertendo a descriÃ§Ã£o HDL em uma implementaÃ§Ã£o fÃ­sica adequada para a FPGA. Durante esse processo, o compilador realiza a sÃ­ntese lÃ³gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas lÃ³gicas e a alocaÃ§Ã£o dos recursos internos da FPGA, conforme as recomendaÃ§Ãµes descritas no User Guide: Compiler.

- ReferÃªncia oficial:
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### ğŸ’» FPGA DE1-SoC

- EspecificaÃ§Ãµes TÃ©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos lÃ³gicos (LEs), 4.450 Kbits de memÃ³ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracterÃ­sticas permitem a implementaÃ§Ã£o de designs complexos e o processamento paralelo de dados.

- PerifÃ©ricos Utilizados:
- Acesso Ã  Chip Memory:
O design utiliza diretamente a memÃ³ria embarcada na FPGA para armazenamento temporÃ¡rio de dados e matrizes, eliminando a necessidade de interfaces externas para memÃ³ria DDR3.

- ReferÃªncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### ğŸ”§ Recursos

#### ğŸ”Œ VGA module
MÃ³dulo responsÃ¡vel pela comunicaÃ§Ã£o entre o monitor e a memÃ³ria (no caso, On Chip memory),utilizado para exibir as imagens processadas ou nÃ£o atravÃ©s do conector VGA.

As saÃ­das next_x e next_y do mÃ³dulo VGA definem o endereÃ§o de leitura para a memÃ³ria e acessa as informaÃ§Ãµes de cor dos pixels.

Controlar uma tela VGA requer a manipulaÃ§Ã£o de dois pinos de sincronizaÃ§Ã£o digital e trÃªs pinos analÃ³gicos coloridos (VERMELHO, VERDE e AZUL). Um dos pinos de sincronizaÃ§Ã£o, HSYNC, informa Ã  tela quando mover para uma nova linha de pixels. O outro pino de sincronizaÃ§Ã£o, VSYNC, informa Ã  tela quando iniciar um novo quadro. O protocolo Ã© descrito abaixo, tanto textualmente quanto visualmente.


- ReferÃªncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)

#### ğŸ§‘â€ğŸ’» Plataform Designer
Ferramenta de integraÃ§Ã£o de sistemas do software IntelÂ® QuartusÂ® Prime,que captura projetos de hardware em nÃ­vel de sistema com alto nÃ­vel de abstraÃ§Ã£o e automatiza a tarefa de definir e integrar componentes personalizados da Linguagem de DescriÃ§Ã£o de Hardware (HDL).Ele empacota e integra seus componentes personalizados com componentes IP da Intel e de terceiros e cria automaticamente a lÃ³gica de interconexÃ£o eliminando assim a tarefa demorada e propensa a erros de escrever HDL para especificar conexÃµes em nÃ­vel de sistema.

- ReferÃªncia oficial:
[**Plataform Designer**](https://www.intel.com/content/www/us/en/docs/programmable/683738/current/platform-designer.html)

## ğŸš€  DescriÃ§Ã£o de alto nÃ­vel

Esta seÃ§Ã£o descreve a arquitetura de software e hardware utilizada para permitir que o processador HPS (Hard Processor System), rodando um sistema operacional Linux, controle perifÃ©ricos customizados (PIOs - Parallel Input/Output) implementados na lÃ³gica da FPGA. A interaÃ§Ã£o Ã© feita atravÃ©s de uma API (Application Programming Interface) de baixo nÃ­vel escrita em Assembly ARMv7-a.

###  ğŸŒ‰ Ponte HPS-FPGA (Interface Hardware-Software)

A comunicaÃ§Ã£o fundamental entre o HPS e a FPGA ocorre atravÃ©s de **pontes (bridges) AXI**. Neste projeto, utilizamos a **Lightweight HPS-to-FPGA (LWH2F) Bridge**.

  * **Mapeamento em MemÃ³ria:** Esta ponte funciona como uma interface **mapeada em memÃ³ria**. Isso significa que, do ponto de vista do HPS, os registradores dos perifÃ©ricos na FPGA (como os PIOs `pio_in`  e `pio_out` ) aparecem como se fossem posiÃ§Ãµes de memÃ³ria comuns.
  * **EndereÃ§o Base:** O Qsys/Platform Designer atribui um **endereÃ§o fÃ­sico base** para esta ponte. No nosso caso, Ã© `0xFF000000`. Todos os perifÃ©ricos conectados a esta ponte terÃ£o seus registradores acessÃ­veis em **offsets** (deslocamentos) relativos a este endereÃ§o base.
  

### ğŸ“MÃ©todo de linkagem (DefiniÃ§Ã£o do Hardware para o Software)

 Saber *onde* encontrar os registradores de cada perifÃ©rico


1.  **`main.c`**:

      * Chama `init_memory()` no inÃ­cio 
      * Quando quer enviar dados, ele chama `escrever_bus_0_9(valor_de_10_bits);`. 
2.  **`api.s`**:

      * **Define a constante internamente**: O offset estÃ¡ "hard-coded" (fixo) dentro do prÃ³prio Assembly:
        ```assembly
        .equ PIO_DATA_OFFSET,   0x00000000
        ```
      * `init_memory()`: Mapeia o `LW_BRIDGE_BASE` (`0xFF200000`) e salva o ponteiro virtual na variÃ¡vel global `asm_lw_virtual_base`.
      * `escrever_bus_0_9(r0)`: Esta funÃ§Ã£o (e a `write_pio_masked` que ela chama) faz o trabalho que o C fazia antes:
        1.  LÃª o ponteiro base de `asm_lw_virtual_base`.
        2.  Adiciona o offset: `add r4, r4, #PIO_DATA_OFFSET`.
        3.  Escreve o valor (`str r3, [r4]`).


### ğŸ“š A Biblioteca Assembly 

A API em Assembly (`api.s`) atua como um driver de baixo nÃ­vel, encapsulando o acesso direto ao hardware.

  * **Mapeamento de MemÃ³ria via Syscalls:** A funÃ§Ã£o `iniciarCoprocessor` Ã© responsÃ¡vel por tornar o endereÃ§o fÃ­sico da ponte (`0xFF000000`) acessÃ­vel ao programa. Ela faz isso **diretamente**, usando **chamadas de sistema (syscalls)** do Linux:
      * **`open` (syscall \#5):** Abre o arquivo `/dev/mem`, que representa a memÃ³ria fÃ­sica do sistema.
      * **`mmap2` (syscall \#192):** Pede ao Kernel para mapear o endereÃ§o fÃ­sico da ponte (`FPGA_BRIDGE`) em um **endereÃ§o virtual** que o programa pode usar. Esse ponteiro virtual Ã© armazenado na variÃ¡vel global `FPGA_ADDRS`.
  * **FunÃ§Ãµes Primitivas (`write_pio`, `read_pio`):** Estas funÃ§Ãµes recebem um **offset** (como `PIO_IN_OFFSET` ou `PIO_OUT_OFFSET`, definidos com `.equ` baseados no `.h`) e, opcionalmente, um valor. Elas calculam o endereÃ§o virtual final (`FPGA_ADDRS + offset`) e usam as instruÃ§Ãµes ARM `STR` (Store Register) ou `LDR` (Load Register) para escrever ou ler diretamente no endereÃ§o mapeado, controlando assim os PIOs.
* **FunÃ§Ãµes Auxiliares** instruÃ§Ãµes de nome`funcao_enviar` que usam uma **funÃ§Ã£o helper interna** `write_pio_helper`, `write_to_pio`  e `cleanup_memory`.


### âœ´ï¸ Main 

O programa C (`.c`) contÃ©m a lÃ³gica principal da aplicaÃ§Ã£o e utiliza a API Assembly para interagir com o hardware.

  * **DeclaraÃ§Ãµes `extern`:** O C utiliza declaraÃ§Ãµes `extern` (ex: `extern void* iniciarCoprocessor(void);`, `extern void write_pio(unsigned int offset, unsigned int value);` - adaptando a assinatura se necessÃ¡rio) para informar ao compilador que essas funÃ§Ãµes existem, mesmo que sua implementaÃ§Ã£o esteja em outro arquivo (o `.s`).
  * **Chamada de FunÃ§Ãµes:** O cÃ³digo C chama as funÃ§Ãµes Assembly como se fossem funÃ§Ãµes C normais (ex: `lw_virtual = iniciarCoprocessor();`, `funcao_apagar_tudo(led_ptr);`). O compilador C gera o cÃ³digo de mÃ¡quina apropriado para passar os parÃ¢metros (nos registradores corretos, conforme a convenÃ§Ã£o de chamada ARM EABI) e pular para o endereÃ§o da funÃ§Ã£o Assembly.
  * **LÃ³gica de Controle:** O C decide *quando* e *com quais valores* chamar as funÃ§Ãµes da API Assembly, implementando a lÃ³gica desejada (ler botÃµes, acender LEDs, processar dados, etc.). No exemplo `pograma.c`, ele lÃª a entrada do usuÃ¡rio e chama a funÃ§Ã£o Assembly correspondente.


### ğŸ—ï¸ Montagem e Linkagem

O processo para criar o programa final que roda no HPS envolve trÃªs etapas principais:

1.  **Montagem (Assembly `.s` -\> `.o`):** O **Montador** (Assembler - `as`) lÃª o arquivo da API Assembly (`.s`) e o traduz para cÃ³digo de mÃ¡quina binÃ¡rio especÃ­fico da arquitetura ARMv7-a. O resultado Ã© um **arquivo objeto** (`.o`). Este arquivo contÃ©m o cÃ³digo de mÃ¡quina das funÃ§Ãµes Assembly e uma tabela de sÃ­mbolos indicando quais funÃ§Ãµes sÃ£o globais (`.global`).
2.  **CompilaÃ§Ã£o (C `.c` -\> `.o`):** O **Compilador C** (`gcc -c`) lÃª o arquivo C (`.c`) e o traduz para cÃ³digo de mÃ¡quina ARMv7-a, criando outro **arquivo objeto** (`.o`). Este arquivo contÃ©m o cÃ³digo de mÃ¡quina da funÃ§Ã£o `main` e outras funÃ§Ãµes C, alÃ©m de referÃªncias (na tabela de sÃ­mbolos) Ã s funÃ§Ãµes Assembly declaradas como `extern`.
3.  **Linkagem (`.o` + `.o` -\> ExecutÃ¡vel):** O **Linker** (geralmente invocado pelo `gcc` quando nÃ£o se usa `-c`) pega todos os arquivos objeto (`.o`). Sua principal tarefa Ã© **resolver as referÃªncias**: ele encontra a chamada para `iniciarCoprocessor` no `.o` do C e a conecta Ã  definiÃ§Ã£o de `iniciarCoprocessor` no `.o` do Assembly. Ele combina todo o cÃ³digo de mÃ¡quina, organiza as seÃ§Ãµes de dados e cÃ³digo, e produz um **arquivo executÃ¡vel** final que o Linux pode carregar e rodar.



### Esquema do projeto visÃ£o Top-Down 

![Texto Alternativo da Imagem](assets/exemplo.png)

https://mermaid.live/edit#pako:eNpVjbFugzAQhl_FuqmVSAQxBPBQqSFtlkjtkKmQwQoHRg02MkZpCrx7DVHU9qY7fd__Xw8nlSMwKM7qchJcG3LYZpLYeU4ToavW1Lw9ksXiadihIbWSeB3I5mGnSCtU01SyfLz5m0kiSb-fNCRGVPJzvKFkzr9JHMg23fPGqOb4lxwuaiAvafUubP1_IjTa1GtacFbwxYlrknA9K-BAqascmNEdOlCjrvl0Qj_RDIzAGjNgds2x4N3ZZJDJ0cYaLj-Uqu9JrbpSgK0_t_bqmpwb3Fa81PxXQZmjTlQnDTCPzhXAevgCRt1o6Qer2PNouI4D6jlwBRa4y3UU-vHaiwLqrkLqjw58z0_d5QTsRG4c-6Hv0fEHO2p3Ag

---

## ğŸ“š Funcionamento da API

- O arquivo `api.s` implementa uma **API de baixo nÃ­vel** para controlar perifÃ©ricos PIO (Parallel Input/Output) na FPGA atravÃ©s da ponte HPS-FPGA da placa DE1-SoC. Ele funciona como uma **camada de abstraÃ§Ã£o** entre o software (`main.c`) e o hardware (FPGA).

### ğŸ“ Arquitetura e Diretivas Iniciais

```assembly
.syntax unified
.thumb
.text
```

- **`.syntax unified`**: Usa sintaxe ARM moderna (unificada)
- **`.thumb`**: Gera cÃ³digo Thumb-2 (instruÃ§Ãµes de 16/32 bits, mais compactas)
- **`.text`**: Indica inÃ­cio da seÃ§Ã£o de cÃ³digo executÃ¡vel

---

### ğŸ”¢ Constantes Globais (`.equ`)

```assembly
.equ LW_BRIDGE_BASE,    0xFF200000
.equ LW_BRIDGE_SPAN,    0x00020000
.equ PIO_DATA_OFFSET,   0x00000000
.equ PIO_BUS_0_9_MASK,  0x000003FF
.equ PIO_BUS_10_17_MASK, 0x0003FC00
```

#### **LW_BRIDGE_BASE** (0xFF200000)
- **EndereÃ§o fÃ­sico** da ponte Lightweight HPS-to-FPGA
- Ã‰ onde o hardware da FPGA estÃ¡ "mapeado" na memÃ³ria do processador ARM
- Pense nisso como o "endereÃ§o inicial" de todos os perifÃ©ricos FPGA

#### **LW_BRIDGE_SPAN** (0x00020000 = 128KB)
- Tamanho da regiÃ£o de memÃ³ria da ponte
- Define quanto espaÃ§o serÃ¡ mapeado via `mmap`

#### **PIO_DATA_OFFSET** (0x00000000)
- Deslocamento (offset) do registrador de dados do PIO dentro da ponte
- Neste caso, estÃ¡ no inÃ­cio (offset 0)

#### **MÃ¡scaras de Bits**
- **`PIO_BUS_0_9_MASK`** = `0x000003FF` = `0b0000001111111111`
  - Seleciona os 10 bits inferiores (bits 0-9)
  - Usado para controlar **dados de imagem/pixel**

- **`PIO_BUS_10_17_MASK`** = `0x0003FC00` = `0b0000001111111100000000`
  - Seleciona os bits 10-17 (8 bits)
  - Usado para controlar **LEDs/comandos de algoritmo**

---

### ğŸ—ƒï¸ VariÃ¡veis Globais (`.data`)

```assembly
.data
dev_mem_path:      .asciz "/dev/mem"
.align 4
asm_lw_virtual_base: .word 0
asm_mem_fd:          .word -1
asm_pio_current_state: .word 0
```

#### **dev_mem_path**
- String terminada em zero (`\0`) com o caminho `/dev/mem`
- **`/dev/mem`** Ã© um arquivo especial do Linux que representa a **memÃ³ria fÃ­sica** do sistema

#### **asm_lw_virtual_base**
- Armazena o **ponteiro virtual** retornado pelo `mmap`
- Inicialmente 0, serÃ¡ preenchido por `init_memory()`
- Ã‰ o endereÃ§o que o programa usa para acessar o hardware

#### **asm_mem_fd**
- Armazena o **file descriptor** de `/dev/mem`
- Inicialmente -1 (invÃ¡lido)

#### **asm_pio_current_state**
- **Cache do estado atual** dos PIOs
- Permite fazer escritas parciais sem perder bits de outros barramentos

---
#### FunÃ§Ãµes

*  `init_memory` Mapeia o hardware da FPGA na memÃ³ria virtual do processo.

#### Abrir `/dev/mem`**
- **`open()`** Ã© uma syscall que retorna um **file descriptor**
- **`O_RDWR`** (0x0002): Leitura e escrita
- **`O_SYNC`** (0x00101000): OperaÃ§Ãµes sÃ­ncronas (sem cache)
- Resultado em `r0`: fd se sucesso, -1 se erro

#### **`mmap` - Mapeamento de MemÃ³ria**
**Sintaxe**: `void* mmap(void *addr, size_t length, int prot, int flags, int fd, off_t offset)`

**ParÃ¢metros**:
- `r0` (addr): `NULL` â†’ kernel escolhe o endereÃ§o virtual
- `r1` (length): `0x20000` â†’ mapeia 128KB
- `r2` (prot): `PROT_READ | PROT_WRITE` â†’ permite ler e escrever
- `r3` (flags): `MAP_SHARED` â†’ mudanÃ§as sÃ£o visÃ­veis no hardware
- Pilha: `fd` (r4) e `offset` (LW_BRIDGE_BASE)

**Retorno**: EndereÃ§o virtual onde o hardware foi mapeado (ou -1 em caso de erro)

####  `cleanup_memory` Libera os recursos alocados.


#### `write_pio_masked` **FunÃ§Ã£o interna** que faz escritas **parciais** nos PIOs (preserva outros bits).


#### **`escrever_bus_0_9`** Escreve valores de 10 bits (dados de pixel/imagem).



#### **`set_zoom_4x`** - Zoom 4x
```
0x8400 = 0b100001000000000
         â”‚â”‚â”‚â”‚â”‚â”‚â”‚â”‚â”‚â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ Bit 10: 0
         â”‚â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ Bits 11-16: diversos
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ Bit 17: 1 (comando de zoom)
```

#### FunÃ§Ãµes de Controle de Algoritmos (LEDs)

Enviam valores especÃ­ficos para o barramento de LEDs (bits 10-17).

#### **`funcao_enviar_1`**
**PadrÃ£o**: `(valor << 10)` desloca o valor para os bits 10-17.

- `funcao_enviar_2`: `(2 << 10)` = `0x800`
- `funcao_enviar_4`: `(4 << 10)` = `0x1000`
- `funcao_enviar_8`: `(8 << 10)` = `0x2000`


---

#### ğŸ”— IntegraÃ§Ã£o C â†” Assembly

```c
extern void set_zoom_4x(void);  // Declara funÃ§Ã£o Assembly

// Chamada:
set_zoom_4x();  // r0, r1, r2, r3 podem ser usados livremente
```

### **ConvenÃ§Ã£o ARM EABI**:
- **ParÃ¢metros**: `r0-r3` (primeiros 4 parÃ¢metros)
- **Retorno**: `r0`
- **Preservados**: `r4-r11, sp, lr`
- **TemporÃ¡rios**: `r0-r3, r12`



## ğŸ Testes


A etapa de testes foi crucial para validar a complexa interaÃ§Ã£o entre o software de alto nÃ­vel (AplicaÃ§Ã£o C), o driver de baixo nÃ­vel (API Assembly) e o hardware (lÃ³gica Verilog na FPGA). Os testes foram divididos em duas categorias principais: testes de software (compilaÃ§Ã£o, linkagem) e testes de integraÃ§Ã£o hardware-software (execuÃ§Ã£o na placa).

### EspecificaÃ§Ã£o dos Hardwares e Softwares Usados
---

Para garantir a reprodutibilidade dos testes, o ambiente foi padronizado da seguinte forma:

* Hardware (Plataforma Alvo):
  * Placa de Desenvolvimento Terasic DE1-SoC.
  * Processador (HPS): Dual-core ARM Cortex-A9 (executando o software).

  * FPGA: Cyclone V SoC (executando o hardware Verilog).

* PerifÃ©ricos: Monitor VGA, Chaves (Switches) da placa.

* Software (Ambiente de Desenvolvimento Host - PC):

  * Intel Quartus Prime: Utilizado para a sÃ­ntese, compilaÃ§Ã£o e geraÃ§Ã£o do arquivo de programaÃ§Ã£o (.rbf) a partir dos mÃ³dulos Verilog (ghrd_top.v, processo_imagem.v).

  * Software (Ambiente de ExecuÃ§Ã£o Alvo - DE1-SoC):

  * Sistema Operacional: Linux embarcado (distribuiÃ§Ã£o Linaro/Ubuntu).

* Toolchain GNU ARM:

  * gcc (GNU Compiler Collection): Usado para compilar a aplicaÃ§Ã£o C (main.c) e para linkar o executÃ¡vel final.

  * as (GNU Assembler): Usado (implicitamente pelo gcc) para montar a API Assembly (api.s).

  * libc (Biblioteca C PadrÃ£o): Essencial, pois a API Assembly (api.s) chama funÃ§Ãµes da libc como open, mmap, close e munmap.

### ExecuÃ§Ã£o 
---

O processo de teste de integraÃ§Ã£o da soluÃ§Ã£o completa seguiu um fluxo rigoroso de 3 etapas, executado a cada nova iteraÃ§Ã£o do software ou hardware:

+ Etapa 1: ProgramaÃ§Ã£o da FPGA (Hardware)

O projeto Verilog (ghrd_top.v, processo_imagem.v, etc.) foi compilado no Quartus Prime no PC host.


+ Etapa 2: CompilaÃ§Ã£o e Linkagem do Software (Software)

Os arquivos-fonte `main.c` e `api.s` foram colocados no mesmo diretÃ³rio na DE1-SoC.

O comando de compilaÃ§Ã£o e linkagem unificado foi executado:

gcc -o meu_programa main.c api.s -lm

gcc: Invoca o toolchain.

-o meu_programa: Define o nome do executÃ¡vel de saÃ­da.

main.c: O gcc compila o cÃ³digo C.

api.s: O gcc automaticamente invoca o montador (as) para api.s e, crucialmente, linka as chamadas (bl open, bl mmap  com as implementaÃ§Ãµes reais na libc.

-lm: Linka a biblioteca matemÃ¡tica (necessÃ¡ria para usleep ou outras funÃ§Ãµes C).

  + Etapa 3: ExecuÃ§Ã£o e Teste Funcional

ConfiguraÃ§Ã£o do Hardware: As chaves fÃ­sicas SW[9] (Reset) e SW[5:2] (Modo de Processamento) foram colocadas na posiÃ§Ã£o 0 (desligado), conforme a lÃ³gica do Verilog, para habilitar o modo de "Carregamento de Imagem" pelo HPS.

ExecuÃ§Ã£o do Software: O programa foi executado com privilÃ©gios de superusuÃ¡rio (necessÃ¡rio para init_memory acessar /dev/mem):

sudo ./meu_programa


### Resultados AlcanÃ§ados

O processo de teste revelou diversos pontos crÃ­ticos sobre a arquitetura HPS-FPGA.

+ Teste 1: ValidaÃ§Ã£o da API de MemÃ³ria (init_memory)

Procedimento: ExecuÃ§Ã£o do programa compilado (sudo ./meu_programa).

Resultado: O terminal exibiu a mensagem "Hardware (ponte HPS-FPGA) mapeado com sucesso." 

AnÃ¡lise: Este resultado confirmou que o mÃ©todo de linkagem hÃ­brido foi bem-sucedido. A API em Assembly (api.s) conseguiu chamar com sucesso as funÃ§Ãµes open e mmap da libc, e o ponteiro virtual para a ponte 0xFF200000 foi obtido e armazenado corretamente na variÃ¡vel global asm_lw_virtual_base. Falhas neste teste (como esquecer o sudo) resultaram em erro imediato, validando a robustez da checagem de erro.

+ Teste 2: ValidaÃ§Ã£o da Escrita no PIO (Carregamento do Bitmap)

Procedimento: ApÃ³s a inicializaÃ§Ã£o bem-sucedida, selecionar a "OpÃ§Ã£o 1: Enviar Imagem BMP" e fornecer um arquivo .bmp vÃ¡lido.

Resultado Inicial (Falha): Conforme discutido no desenvolvimento, a primeira tentativa resultou no "piscar" do monitor VGA. A saÃ­da do terminal mostrava o C enviando os pixels, mas o VGA nÃ£o exibia a imagem.

AnÃ¡lise da Falha (DepuraÃ§Ã£o): Esta falha foi a mais importante da integraÃ§Ã£o. A anÃ¡lise cruzada do software Assembly (api.s antigo) e do hardware Verilog (processo_imagem.v) revelou uma incompatibilidade de interface (contrato de bits):

O Software (baseado em um projeto anterior) estava enviando um pacote de 32 bits contendo endereÃ§o, dados e WREN (ex: 0x0807FF05).

O Hardware (processo_imagem.v) esperava um pacote de 10 bits ([bit 9: WREN | bits 7:0: DADO]) e gerava seu prÃ³prio endereÃ§o internamente com um contador (hps_write_addr_counter).

CorreÃ§Ã£o e Resultado Final: Os arquivos main.c e api.s foram corrigidos para enviar apenas o pacote de 10 bits (uint16_t data_to_send = PIO_WRITE_ENABLE | gray_pixel;). ApÃ³s esta correÃ§Ã£o, a repetiÃ§Ã£o do Teste 2 (com as chaves SW[5:2] em 0000) resultou no sucesso do carregamento: a imagem BMP foi corretamente lida, convertida para escala de cinza pelo C, enviada pela API Assembly e exibida no monitor VGA.

+ Teste 3: ValidaÃ§Ã£o dos Barramentos Independentes (LÃ³gica write_pio_masked)

Procedimento: Com a imagem carregada, entrar na "OpÃ§Ã£o 2: Entrar no modo de controle de Algoritmos".

Resultado: Foi possÃ­vel selecionar comandos (funcao_enviar_1, set_zoom_4x, etc.) sem afetar ou corromper a imagem que estava sendo enviada pelo barramento de bits 0-9.

AnÃ¡lise: Este teste validou a eficÃ¡cia da funÃ§Ã£o write_pio_masked e da variÃ¡vel asm_pio_current_state . A lÃ³gica "Read-Modify-Write" implementada em Assembly permitiu que o HPS tratasse um Ãºnico PIO de 18 bits como dois barramentos virtuais independentes (um de 10 bits para imagem, outro de 8 bits para comandos), cumprindo um requisito-chave do readme.md de forma eficiente.

	
## âœï¸ Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/)
- [**Maria Clara**](https://github.com/)
- [**Vitor DÃ³rea**](https://github.com/)

Agradecimentos ao professor **Angelo Duarte** e aos tutores **Wesley** e **Alan**.
