<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1688674839" LaunchIncrCheckpoint="C:/Users/lihue/UART_MIPS/UART_MIPS.srcs/utils_1/imports/synth_1/top.dcp">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sources_1/new/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sources_1/new/alu.v"/>
        <Attr Name="ImportTime" Val="1671079810"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/alu_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/alu_control.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/execution.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/execution.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/forwarding_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/forwarding_unit.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/hazard_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/hazard_unit.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/instruction_decode.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/instruction_decode.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/instruction_fetch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/instruction_fetch.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sources_1/new/latch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sources_1/new/latch.v"/>
        <Attr Name="ImportTime" Val="1671079810"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mask_a_byte.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/mask_a_byte.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/memoria_de_instruccion.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/memoria_de_instruccion.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/memoria_por_byte.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/memoria_por_byte.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/memory_access.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/memory_access.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mips.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/mips.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mod_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/mod_control.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/mux.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/register_file.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/register_file.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/separador_bytes.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/separador_bytes.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/signador.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/signador.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/sing_extender.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/sing_extender.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/sumador.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/sumador.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/suod.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/suod.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_fifo.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_mod_m_counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_mod_m_counter.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_top.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/new/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/write_back.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/write_back.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/new/top.v"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sim_1/new/UART_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sim_1/new/UART_tb.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sim_1/new/tb_alu.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sources_1/alu/FPGA-ALU.srcs/sim_1/new/tb_alu.v"/>
        <Attr Name="ImportTime" Val="1671079810"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/FPGA-UART/fpga-uart.srcs/sim_1/new/traductor_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/sources_1/FPGA-UART/fpga-uart.srcs/sim_1/new/traductor_tb.v"/>
        <Attr Name="ImportTime" Val="1675365110"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/contrain.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/asd/FPGA-MIPS/Mips.srcs/constrs_1/new/contrain.xdc"/>
        <Attr Name="ImportTime" Val="1685385738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/top.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_4/project_4.srcs/utils_1/imports/synth_1/top.dcp"/>
        <Attr Name="ImportTime" Val="1685394527"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <File Path="C:/Users/lihue/UART_MIPS/UART_MIPS.srcs/utils_1/imports/synth_1/top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
