TimeQuest Timing Analyzer report for Ram_example
Tue Mar 15 02:08:14 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'state[0]~reg0'
 13. Slow Model Hold: 'state[0]~reg0'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'state[0]~reg0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'state[0]~reg0'
 28. Fast Model Hold: 'state[0]~reg0'
 29. Fast Model Hold: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'state[0]~reg0'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Ram_example                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }           ;
; state[0]~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state[0]~reg0 } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+---------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                    ;
+------------+-----------------+---------------+-------------------------+
; INF MHz    ; 189.25 MHz      ; state[0]~reg0 ; limit due to hold check ;
; 129.58 MHz ; 129.58 MHz      ; clk           ;                         ;
+------------+-----------------+---------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -6.717 ; -294.262      ;
; state[0]~reg0 ; -2.071 ; -4.872        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; state[0]~reg0 ; -2.642 ; -7.837        ;
; clk           ; -1.659 ; -43.532       ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -2.000 ; -432.684      ;
; state[0]~reg0 ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[9]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
; -6.717 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.635      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state[0]~reg0'                                                                                ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; -2.071 ; gap_counter[13] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.740      ;
; -2.034 ; gap_counter[4]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.703      ;
; -1.997 ; gap_counter[6]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.666      ;
; -1.830 ; gap_counter[2]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.499      ;
; -1.823 ; gap_counter[7]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.492      ;
; -1.798 ; gap_counter[13] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.741      ;
; -1.795 ; gap_counter[3]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.464      ;
; -1.761 ; gap_counter[4]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.704      ;
; -1.735 ; state[2]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.545      ; 1.842      ;
; -1.724 ; gap_counter[6]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.667      ;
; -1.723 ; gap_counter[9]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.392      ;
; -1.721 ; gap_counter[5]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.390      ;
; -1.692 ; gap_counter[1]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.361      ;
; -1.686 ; gap_counter[8]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.355      ;
; -1.677 ; gap_counter[12] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.346      ;
; -1.557 ; gap_counter[2]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.500      ;
; -1.550 ; gap_counter[7]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.493      ;
; -1.548 ; gap_counter[11] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.217      ;
; -1.522 ; gap_counter[3]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.465      ;
; -1.469 ; state[2]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.545      ; 1.850      ;
; -1.450 ; gap_counter[9]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.393      ;
; -1.448 ; gap_counter[5]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.391      ;
; -1.419 ; gap_counter[1]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.362      ;
; -1.413 ; gap_counter[8]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.356      ;
; -1.411 ; gap_counter[10] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.080      ;
; -1.404 ; gap_counter[12] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.347      ;
; -1.379 ; gap_counter[0]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.048      ;
; -1.356 ; state[1]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.545      ; 1.463      ;
; -1.275 ; gap_counter[11] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.218      ;
; -1.138 ; gap_counter[10] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.081      ;
; -1.106 ; gap_counter[0]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 1.107      ; 2.049      ;
; -1.091 ; state[1]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.545      ; 1.472      ;
; -1.003 ; state[1]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 1.000        ; 0.402      ; 1.589      ;
; -0.963 ; state[2]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 1.000        ; 0.402      ; 1.549      ;
; 1.704  ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 3.782      ; 1.390      ;
; 1.928  ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 3.782      ; 1.440      ;
; 2.204  ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 3.782      ; 1.390      ;
; 2.287  ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 3.639      ; 1.286      ;
; 2.428  ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 3.782      ; 1.440      ;
; 2.787  ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 3.639      ; 1.286      ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state[0]~reg0'                                                                                 ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; -2.642 ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 3.782      ; 1.390      ;
; -2.603 ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 3.639      ; 1.286      ;
; -2.592 ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 3.782      ; 1.440      ;
; -2.142 ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 3.782      ; 1.390      ;
; -2.103 ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 3.639      ; 1.286      ;
; -2.092 ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 3.782      ; 1.440      ;
; 0.918  ; state[1]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.545      ; 1.463      ;
; 0.927  ; state[1]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.545      ; 1.472      ;
; 0.941  ; gap_counter[0]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.048      ;
; 0.942  ; gap_counter[0]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.049      ;
; 0.973  ; gap_counter[10] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.080      ;
; 0.974  ; gap_counter[10] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.081      ;
; 1.110  ; gap_counter[11] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.217      ;
; 1.111  ; gap_counter[11] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.218      ;
; 1.147  ; state[2]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 0.000        ; 0.402      ; 1.549      ;
; 1.187  ; state[1]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 0.000        ; 0.402      ; 1.589      ;
; 1.239  ; gap_counter[12] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.346      ;
; 1.240  ; gap_counter[12] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.347      ;
; 1.248  ; gap_counter[8]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.355      ;
; 1.249  ; gap_counter[8]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.356      ;
; 1.254  ; gap_counter[1]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.361      ;
; 1.255  ; gap_counter[1]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.362      ;
; 1.283  ; gap_counter[5]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.390      ;
; 1.284  ; gap_counter[5]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.391      ;
; 1.285  ; gap_counter[9]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.392      ;
; 1.286  ; gap_counter[9]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.393      ;
; 1.297  ; state[2]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.545      ; 1.842      ;
; 1.305  ; state[2]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.545      ; 1.850      ;
; 1.357  ; gap_counter[3]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.464      ;
; 1.358  ; gap_counter[3]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.465      ;
; 1.385  ; gap_counter[7]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.492      ;
; 1.386  ; gap_counter[7]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.493      ;
; 1.392  ; gap_counter[2]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.499      ;
; 1.393  ; gap_counter[2]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.500      ;
; 1.559  ; gap_counter[6]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.666      ;
; 1.560  ; gap_counter[6]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.667      ;
; 1.596  ; gap_counter[4]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.703      ;
; 1.597  ; gap_counter[4]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.704      ;
; 1.633  ; gap_counter[13] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.740      ;
; 1.634  ; gap_counter[13] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 1.107      ; 2.741      ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                             ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+
; -1.659 ; state[0]~reg0   ; gap_counter[0]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.532      ;
; -1.381 ; state[0]~reg0   ; gap_counter[1]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[2]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[3]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[4]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[5]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[6]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[7]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[8]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[9]   ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[10]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[11]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[12]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.381 ; state[0]~reg0   ; gap_counter[13]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.810      ;
; -1.342 ; state[0]~reg0   ; addr_counter[1]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[2]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[3]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[4]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[5]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[6]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[7]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[8]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[9]  ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.342 ; state[0]~reg0   ; addr_counter[10] ; state[0]~reg0 ; clk         ; 0.000        ; 2.675      ; 1.849      ;
; -1.159 ; state[0]~reg0   ; gap_counter[0]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.532      ;
; -0.881 ; state[0]~reg0   ; gap_counter[1]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[2]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[3]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[4]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[5]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[6]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[7]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[8]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[9]   ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[10]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[11]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[12]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.881 ; state[0]~reg0   ; gap_counter[13]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.810      ;
; -0.842 ; state[0]~reg0   ; addr_counter[1]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[2]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[3]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[4]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[5]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[6]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[7]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[8]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[9]  ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.842 ; state[0]~reg0   ; addr_counter[10] ; state[0]~reg0 ; clk         ; -0.500       ; 2.675      ; 1.849      ;
; -0.546 ; state[0]~reg0   ; out1[0]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[1]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[2]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[3]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[4]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[5]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[6]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[7]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[8]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[9]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[10]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.546 ; state[0]~reg0   ; out1[11]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 2.696      ; 2.510      ;
; -0.329 ; state[0]~reg0   ; out2[0]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[1]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[2]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[3]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[4]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[5]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[6]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[7]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[8]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[9]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[10]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.329 ; state[0]~reg0   ; out2[11]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 2.704      ; 2.735      ;
; -0.046 ; state[0]~reg0   ; out1[0]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[1]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[2]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[3]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[4]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[5]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[6]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[7]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[8]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[9]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[10]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; -0.046 ; state[0]~reg0   ; out1[11]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 2.696      ; 2.510      ;
; 0.171  ; state[0]~reg0   ; out2[0]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[1]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[2]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[3]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[4]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[5]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[6]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[7]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[8]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[9]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[10]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.171  ; state[0]~reg0   ; out2[11]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 2.704      ; 2.735      ;
; 0.220  ; nextState[1]    ; state[1]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; -0.402     ; 0.084      ;
; 0.363  ; nextState[2]    ; state[2]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; -0.545     ; 0.084      ;
; 0.391  ; addr_counter[1] ; addr_counter[1]  ; clk           ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.527  ; gap_counter[13] ; gap_counter[13]  ; clk           ; clk         ; 0.000        ; 0.000      ; 0.793      ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state[0]~reg0'                                                                ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[1]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[1]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; state[0]~reg0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; state[0]~reg0|regout   ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in1[*]    ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; 3.096 ; 3.096 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; 3.176 ; 3.176 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; 6.315 ; 6.315 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; 6.131 ; 6.131 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; 6.144 ; 6.144 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; 6.188 ; 6.188 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; 6.237 ; 6.237 ; Rise       ; clk             ;
; in2[*]    ; clk        ; 6.669 ; 6.669 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; 6.418 ; 6.418 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; 6.447 ; 6.447 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; 6.198 ; 6.198 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; 6.115 ; 6.115 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; 6.645 ; 6.645 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; 6.669 ; 6.669 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; 6.466 ; 6.466 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in1[*]    ; clk        ; -2.939 ; -2.939 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; -2.939 ; -2.939 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; -3.019 ; -3.019 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; -6.158 ; -6.158 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; -5.974 ; -5.974 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; -5.976 ; -5.976 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; -6.357 ; -6.357 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; -6.465 ; -6.465 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; -5.987 ; -5.987 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; -6.031 ; -6.031 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; -6.234 ; -6.234 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; -6.264 ; -6.264 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; -6.080 ; -6.080 ; Rise       ; clk             ;
; in2[*]    ; clk        ; -5.958 ; -5.958 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; -6.450 ; -6.450 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; -6.261 ; -6.261 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; -6.290 ; -6.290 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; -6.041 ; -6.041 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; -5.958 ; -5.958 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; -6.488 ; -6.488 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; -6.512 ; -6.512 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; -6.490 ; -6.490 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; -6.461 ; -6.461 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; -6.309 ; -6.309 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; -6.510 ; -6.510 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; -6.236 ; -6.236 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 9.199 ; 9.199 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 8.183 ; 8.183 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 8.044 ; 8.044 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 7.940 ; 7.940 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 7.409 ; 7.409 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 7.942 ; 7.942 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 8.157 ; 8.157 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 7.674 ; 7.674 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 7.687 ; 7.687 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 8.183 ; 8.183 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 7.933 ; 7.933 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 7.664 ; 7.664 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 8.177 ; 8.177 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 8.186 ; 8.186 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 8.207 ; 8.207 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 7.693 ; 7.693 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 7.713 ; 7.713 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 8.086 ; 8.086 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 7.891 ; 7.891 ; Rise       ; clk             ;
; state[*]  ; clk           ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  state[1] ; clk           ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  state[2] ; clk           ; 7.651 ; 7.651 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 8.655 ; 8.655 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 7.409 ; 7.409 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 8.044 ; 8.044 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 7.940 ; 7.940 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 7.409 ; 7.409 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 7.942 ; 7.942 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 8.157 ; 8.157 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 7.674 ; 7.674 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 7.687 ; 7.687 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 8.183 ; 8.183 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 7.933 ; 7.933 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 7.664 ; 7.664 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 8.177 ; 8.177 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 8.186 ; 8.186 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 8.207 ; 8.207 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 7.693 ; 7.693 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 7.713 ; 7.713 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 8.086 ; 8.086 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 7.891 ; 7.891 ; Rise       ; clk             ;
; state[*]  ; clk           ; 7.651 ; 7.651 ; Rise       ; clk             ;
;  state[1] ; clk           ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  state[2] ; clk           ; 7.651 ; 7.651 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -2.226 ; -65.695       ;
; state[0]~reg0 ; -0.466 ; -0.807        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; state[0]~reg0 ; -1.498 ; -4.457        ;
; clk           ; -1.196 ; -38.283       ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -2.000 ; -437.292      ;
; state[0]~reg0 ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[9]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ; out1[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg9  ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ; out1[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg7  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
; -2.226 ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg8  ; out1[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.165      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state[0]~reg0'                                                                                ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; -0.466 ; gap_counter[13] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.216      ;
; -0.453 ; gap_counter[4]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.203      ;
; -0.439 ; gap_counter[6]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.189      ;
; -0.373 ; gap_counter[7]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.123      ;
; -0.359 ; gap_counter[2]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.109      ;
; -0.346 ; gap_counter[3]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.096      ;
; -0.341 ; gap_counter[13] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.216      ;
; -0.328 ; gap_counter[4]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.203      ;
; -0.324 ; gap_counter[5]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.074      ;
; -0.323 ; gap_counter[1]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.073      ;
; -0.314 ; gap_counter[6]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.189      ;
; -0.311 ; gap_counter[9]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.061      ;
; -0.297 ; gap_counter[8]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.047      ;
; -0.291 ; gap_counter[12] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.041      ;
; -0.248 ; gap_counter[7]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.123      ;
; -0.234 ; gap_counter[2]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.109      ;
; -0.230 ; gap_counter[11] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.980      ;
; -0.221 ; gap_counter[3]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.096      ;
; -0.200 ; gap_counter[0]  ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.950      ;
; -0.199 ; gap_counter[5]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.074      ;
; -0.198 ; gap_counter[10] ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.948      ;
; -0.198 ; gap_counter[1]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.073      ;
; -0.186 ; gap_counter[9]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.061      ;
; -0.175 ; state[2]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.267      ; 0.835      ;
; -0.172 ; gap_counter[8]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.047      ;
; -0.166 ; gap_counter[12] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 1.041      ;
; -0.105 ; gap_counter[11] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.980      ;
; -0.075 ; gap_counter[0]  ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.950      ;
; -0.073 ; gap_counter[10] ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.357      ; 0.948      ;
; -0.060 ; state[2]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.267      ; 0.845      ;
; -0.017 ; state[1]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 1.000        ; 0.267      ; 0.677      ;
; 0.097  ; state[1]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 1.000        ; 0.267      ; 0.688      ;
; 0.140  ; state[1]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 1.000        ; 0.210      ; 0.726      ;
; 0.161  ; state[2]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 1.000        ; 0.210      ; 0.705      ;
; 1.376  ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 2.007      ; 0.665      ;
; 1.494  ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 2.007      ; 0.672      ;
; 1.654  ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 0.500        ; 1.950      ; 0.593      ;
; 1.876  ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 2.007      ; 0.665      ;
; 1.994  ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 2.007      ; 0.672      ;
; 2.154  ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 1.000        ; 1.950      ; 0.593      ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state[0]~reg0'                                                                                 ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+
; -1.498 ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 1.950      ; 0.593      ;
; -1.483 ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 2.007      ; 0.665      ;
; -1.476 ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; 0.000        ; 2.007      ; 0.672      ;
; -0.998 ; state[0]~reg0   ; nextState[1] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 1.950      ; 0.593      ;
; -0.983 ; state[0]~reg0   ; nextState[0] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 2.007      ; 0.665      ;
; -0.976 ; state[0]~reg0   ; nextState[2] ; state[0]~reg0 ; state[0]~reg0 ; -0.500       ; 2.007      ; 0.672      ;
; 0.410  ; state[1]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.267      ; 0.677      ;
; 0.421  ; state[1]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.267      ; 0.688      ;
; 0.495  ; state[2]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 0.000        ; 0.210      ; 0.705      ;
; 0.516  ; state[1]~reg0   ; nextState[1] ; clk           ; state[0]~reg0 ; 0.000        ; 0.210      ; 0.726      ;
; 0.568  ; state[2]~reg0   ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.267      ; 0.835      ;
; 0.578  ; state[2]~reg0   ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.267      ; 0.845      ;
; 0.591  ; gap_counter[10] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.948      ;
; 0.591  ; gap_counter[10] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.948      ;
; 0.593  ; gap_counter[0]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.950      ;
; 0.593  ; gap_counter[0]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.950      ;
; 0.623  ; gap_counter[11] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.980      ;
; 0.623  ; gap_counter[11] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 0.980      ;
; 0.684  ; gap_counter[12] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.041      ;
; 0.684  ; gap_counter[12] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.041      ;
; 0.690  ; gap_counter[8]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.047      ;
; 0.690  ; gap_counter[8]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.047      ;
; 0.704  ; gap_counter[9]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.061      ;
; 0.704  ; gap_counter[9]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.061      ;
; 0.716  ; gap_counter[1]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.073      ;
; 0.716  ; gap_counter[1]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.073      ;
; 0.717  ; gap_counter[5]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.074      ;
; 0.717  ; gap_counter[5]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.074      ;
; 0.739  ; gap_counter[3]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.096      ;
; 0.739  ; gap_counter[3]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.096      ;
; 0.752  ; gap_counter[2]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.109      ;
; 0.752  ; gap_counter[2]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.109      ;
; 0.766  ; gap_counter[7]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.123      ;
; 0.766  ; gap_counter[7]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.123      ;
; 0.832  ; gap_counter[6]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.189      ;
; 0.832  ; gap_counter[6]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.189      ;
; 0.846  ; gap_counter[4]  ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.203      ;
; 0.846  ; gap_counter[4]  ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.203      ;
; 0.859  ; gap_counter[13] ; nextState[0] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.216      ;
; 0.859  ; gap_counter[13] ; nextState[2] ; clk           ; state[0]~reg0 ; 0.000        ; 0.357      ; 1.216      ;
+--------+-----------------+--------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                             ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+
; -1.196 ; state[0]~reg0   ; gap_counter[0]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.747      ;
; -1.009 ; state[0]~reg0   ; gap_counter[1]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[2]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[3]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[4]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[5]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[6]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[7]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[8]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[9]   ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[10]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[11]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[12]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -1.009 ; state[0]~reg0   ; gap_counter[13]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.650      ; 0.934      ;
; -0.999 ; state[0]~reg0   ; addr_counter[1]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[2]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[3]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[4]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[5]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[6]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[7]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[8]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[9]  ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.999 ; state[0]~reg0   ; addr_counter[10] ; state[0]~reg0 ; clk         ; 0.000        ; 1.651      ; 0.945      ;
; -0.696 ; state[0]~reg0   ; gap_counter[0]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.747      ;
; -0.628 ; state[0]~reg0   ; out1[0]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[1]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[2]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[3]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[4]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[5]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[6]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[7]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[8]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[9]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[10]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.628 ; state[0]~reg0   ; out1[11]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 1.675      ; 1.231      ;
; -0.537 ; state[0]~reg0   ; out2[0]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[1]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[2]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[3]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[4]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[5]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[6]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[7]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[8]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[9]~reg0     ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[10]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.537 ; state[0]~reg0   ; out2[11]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; 1.683      ; 1.330      ;
; -0.509 ; state[0]~reg0   ; gap_counter[1]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[2]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[3]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[4]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[5]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[6]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[7]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[8]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[9]   ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[10]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[11]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[12]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.509 ; state[0]~reg0   ; gap_counter[13]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.650      ; 0.934      ;
; -0.499 ; state[0]~reg0   ; addr_counter[1]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[2]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[3]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[4]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[5]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[6]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[7]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[8]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[9]  ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.499 ; state[0]~reg0   ; addr_counter[10] ; state[0]~reg0 ; clk         ; -0.500       ; 1.651      ; 0.945      ;
; -0.128 ; state[0]~reg0   ; out1[0]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[1]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[2]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[3]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[4]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[5]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[6]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[7]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[8]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[9]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[10]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.128 ; state[0]~reg0   ; out1[11]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 1.675      ; 1.231      ;
; -0.037 ; state[0]~reg0   ; out2[0]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[1]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[2]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[3]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[4]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[5]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[6]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[7]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[8]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[9]~reg0     ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[10]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; -0.037 ; state[0]~reg0   ; out2[11]~reg0    ; state[0]~reg0 ; clk         ; -0.500       ; 1.683      ; 1.330      ;
; 0.100  ; nextState[1]    ; state[1]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; -0.210     ; 0.042      ;
; 0.157  ; nextState[2]    ; state[2]~reg0    ; state[0]~reg0 ; clk         ; 0.000        ; -0.267     ; 0.042      ;
; 0.215  ; addr_counter[1] ; addr_counter[1]  ; clk           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; gap_counter[13] ; gap_counter[13]  ; clk           ; clk         ; 0.000        ; 0.000      ; 0.393      ;
+--------+-----------------+------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a2~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; memory:memory_inst|altsyncram:rom_rtl_0|altsyncram_52p1:auto_generated|ram_block1a4~porta_address_reg6  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state[0]~reg0'                                                                ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; Mux1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; Mux1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[1]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[1]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; nextState[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; nextState[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0]~reg0 ; Rise       ; state[0]~reg0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0]~reg0 ; Rise       ; state[0]~reg0|regout   ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in1[*]    ; clk        ; 2.559 ; 2.559 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; 0.461 ; 0.461 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; 0.512 ; 0.512 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; 2.437 ; 2.437 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; 2.367 ; 2.367 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; 2.325 ; 2.325 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; 2.545 ; 2.545 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; 2.559 ; 2.559 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; 2.327 ; 2.327 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; 2.373 ; 2.373 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; 2.460 ; 2.460 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; 2.484 ; 2.484 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; 2.393 ; 2.393 ; Rise       ; clk             ;
; in2[*]    ; clk        ; 2.614 ; 2.614 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; 2.460 ; 2.460 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; 2.509 ; 2.509 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; 2.365 ; 2.365 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; 2.345 ; 2.345 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; 2.580 ; 2.580 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; 2.614 ; 2.614 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; 2.596 ; 2.596 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; 2.565 ; 2.565 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; 2.516 ; 2.516 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; 2.583 ; 2.583 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; 2.434 ; 2.434 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in1[*]    ; clk        ; -0.393 ; -0.393 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; -0.393 ; -0.393 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; -0.444 ; -0.444 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; -2.299 ; -2.299 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; -2.477 ; -2.477 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; -2.305 ; -2.305 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
; in2[*]    ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; -2.441 ; -2.441 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; -2.297 ; -2.297 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; -2.512 ; -2.512 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; -2.546 ; -2.546 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; -2.528 ; -2.528 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; -2.497 ; -2.497 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; -2.448 ; -2.448 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; -2.515 ; -2.515 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; -2.366 ; -2.366 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 4.773 ; 4.773 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 4.088 ; 4.088 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 4.340 ; 4.340 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 4.206 ; 4.206 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 4.302 ; 4.302 ; Rise       ; clk             ;
; state[*]  ; clk           ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  state[1] ; clk           ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  state[2] ; clk           ; 4.070 ; 4.070 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 4.536 ; 4.536 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 4.088 ; 4.088 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 4.340 ; 4.340 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 4.206 ; 4.206 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 4.302 ; 4.302 ; Rise       ; clk             ;
; state[*]  ; clk           ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  state[1] ; clk           ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  state[2] ; clk           ; 4.070 ; 4.070 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -6.717   ; -2.642  ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -6.717   ; -1.659  ; N/A      ; N/A     ; -2.000              ;
;  state[0]~reg0   ; -2.071   ; -2.642  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -299.134 ; -51.369 ; 0.0      ; 0.0     ; -437.292            ;
;  clk             ; -294.262 ; -43.532 ; N/A      ; N/A     ; -437.292            ;
;  state[0]~reg0   ; -4.872   ; -7.837  ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in1[*]    ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; 3.096 ; 3.096 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; 3.176 ; 3.176 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; 6.315 ; 6.315 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; 6.131 ; 6.131 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; 6.133 ; 6.133 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; 6.144 ; 6.144 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; 6.188 ; 6.188 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; 6.237 ; 6.237 ; Rise       ; clk             ;
; in2[*]    ; clk        ; 6.669 ; 6.669 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; 6.418 ; 6.418 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; 6.447 ; 6.447 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; 6.198 ; 6.198 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; 6.115 ; 6.115 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; 6.645 ; 6.645 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; 6.669 ; 6.669 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; 6.466 ; 6.466 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; 6.393 ; 6.393 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in1[*]    ; clk        ; -0.393 ; -0.393 ; Rise       ; clk             ;
;  in1[0]   ; clk        ; -0.393 ; -0.393 ; Rise       ; clk             ;
;  in1[1]   ; clk        ; -0.444 ; -0.444 ; Rise       ; clk             ;
;  in1[2]   ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  in1[3]   ; clk        ; -2.299 ; -2.299 ; Rise       ; clk             ;
;  in1[4]   ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  in1[5]   ; clk        ; -2.477 ; -2.477 ; Rise       ; clk             ;
;  in1[6]   ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  in1[7]   ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  in1[8]   ; clk        ; -2.305 ; -2.305 ; Rise       ; clk             ;
;  in1[9]   ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  in1[10]  ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
;  in1[11]  ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
; in2[*]    ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
;  in2[0]   ; clk        ; -2.499 ; -2.499 ; Rise       ; clk             ;
;  in2[1]   ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  in2[2]   ; clk        ; -2.441 ; -2.441 ; Rise       ; clk             ;
;  in2[3]   ; clk        ; -2.297 ; -2.297 ; Rise       ; clk             ;
;  in2[4]   ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
;  in2[5]   ; clk        ; -2.512 ; -2.512 ; Rise       ; clk             ;
;  in2[6]   ; clk        ; -2.546 ; -2.546 ; Rise       ; clk             ;
;  in2[7]   ; clk        ; -2.528 ; -2.528 ; Rise       ; clk             ;
;  in2[8]   ; clk        ; -2.497 ; -2.497 ; Rise       ; clk             ;
;  in2[9]   ; clk        ; -2.448 ; -2.448 ; Rise       ; clk             ;
;  in2[10]  ; clk        ; -2.515 ; -2.515 ; Rise       ; clk             ;
;  in2[11]  ; clk        ; -2.366 ; -2.366 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 9.199 ; 9.199 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 8.183 ; 8.183 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 8.044 ; 8.044 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 7.974 ; 7.974 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 7.940 ; 7.940 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 7.409 ; 7.409 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 7.942 ; 7.942 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 8.157 ; 8.157 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 7.674 ; 7.674 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 7.687 ; 7.687 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 8.183 ; 8.183 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 7.933 ; 7.933 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 7.664 ; 7.664 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 8.177 ; 8.177 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 8.186 ; 8.186 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 8.207 ; 8.207 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 7.693 ; 7.693 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 7.713 ; 7.713 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 8.086 ; 8.086 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 7.891 ; 7.891 ; Rise       ; clk             ;
; state[*]  ; clk           ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  state[1] ; clk           ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  state[2] ; clk           ; 7.651 ; 7.651 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 4.317 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 5.270 ; 5.270 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 4.317 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; next      ; clk           ; 4.536 ; 4.536 ; Rise       ; clk             ;
; out1[*]   ; clk           ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  out1[0]  ; clk           ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  out1[1]  ; clk           ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  out1[2]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[3]  ; clk           ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  out1[4]  ; clk           ; 4.088 ; 4.088 ; Rise       ; clk             ;
;  out1[5]  ; clk           ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  out1[6]  ; clk           ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  out1[7]  ; clk           ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  out1[8]  ; clk           ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  out1[9]  ; clk           ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  out1[10] ; clk           ; 4.340 ; 4.340 ; Rise       ; clk             ;
;  out1[11] ; clk           ; 4.206 ; 4.206 ; Rise       ; clk             ;
; out2[*]   ; clk           ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  out2[0]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[1]  ; clk           ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  out2[2]  ; clk           ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  out2[3]  ; clk           ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  out2[4]  ; clk           ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  out2[5]  ; clk           ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  out2[6]  ; clk           ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  out2[7]  ; clk           ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  out2[8]  ; clk           ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  out2[9]  ; clk           ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  out2[10] ; clk           ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  out2[11] ; clk           ; 4.302 ; 4.302 ; Rise       ; clk             ;
; state[*]  ; clk           ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  state[1] ; clk           ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  state[2] ; clk           ; 4.070 ; 4.070 ; Rise       ; clk             ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Rise       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ; 2.260 ;       ; Rise       ; state[0]~reg0   ;
; next      ; state[0]~reg0 ; 2.670 ; 2.670 ; Fall       ; state[0]~reg0   ;
; state[*]  ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
;  state[0] ; state[0]~reg0 ;       ; 2.260 ; Fall       ; state[0]~reg0   ;
+-----------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 2318     ; 0        ; 0        ; 0        ;
; state[0]~reg0 ; clk           ; 51       ; 48       ; 0        ; 0        ;
; clk           ; state[0]~reg0 ; 34       ; 0        ; 0        ; 0        ;
; state[0]~reg0 ; state[0]~reg0 ; 3        ; 3        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 2318     ; 0        ; 0        ; 0        ;
; state[0]~reg0 ; clk           ; 51       ; 48       ; 0        ; 0        ;
; clk           ; state[0]~reg0 ; 34       ; 0        ; 0        ; 0        ;
; state[0]~reg0 ; state[0]~reg0 ; 3        ; 3        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 268   ; 268  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 15 02:08:10 2016
Info: Command: quartus_sta Ram_example -c Ram_example
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ram_example.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state[0]~reg0 state[0]~reg0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.717      -294.262 clk 
    Info (332119):    -2.071        -4.872 state[0]~reg0 
Info (332146): Worst-case hold slack is -2.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.642        -7.837 state[0]~reg0 
    Info (332119):    -1.659       -43.532 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -432.684 clk 
    Info (332119):     0.500         0.000 state[0]~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.226       -65.695 clk 
    Info (332119):    -0.466        -0.807 state[0]~reg0 
Info (332146): Worst-case hold slack is -1.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.498        -4.457 state[0]~reg0 
    Info (332119):    -1.196       -38.283 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -437.292 clk 
    Info (332119):     0.500         0.000 state[0]~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 401 megabytes
    Info: Processing ended: Tue Mar 15 02:08:14 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


