TimeQuest Timing Analyzer report for wordle
Wed Nov 27 14:12:16 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'state.s5'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'state.s6'
 15. Slow 1200mV 85C Model Hold: 'state.s5'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'state.s6'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s5'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s6'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'state.s5'
 33. Slow 1200mV 0C Model Setup: 'state.s6'
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Hold: 'state.s5'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'state.s6'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s5'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s6'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'state.s5'
 52. Fast 1200mV 0C Model Setup: 'state.s6'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'state.s5'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'state.s6'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s5'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s6'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wordle                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; state.s5   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s5 } ;
; state.s6   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s6 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 392.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; state.s5 ; -3.757 ; -72.082         ;
; clk      ; -1.550 ; -119.414        ;
; state.s6 ; -1.403 ; -3.046          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -0.815 ; -8.689         ;
; clk      ; -0.153 ; -0.561         ;
; state.s6 ; -0.092 ; -0.131         ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -133.000                      ;
; state.s5 ; 0.344  ; 0.000                         ;
; state.s6 ; 0.381  ; 0.000                         ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.s5'                                                                      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.757 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.562      ; 3.242      ;
; -3.667 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.564      ; 3.154      ;
; -3.666 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.564      ; 3.153      ;
; -3.388 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.898      ;
; -3.382 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.586      ; 2.891      ;
; -3.302 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.812      ;
; -3.259 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.769      ;
; -3.238 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.586      ; 2.747      ;
; -3.141 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.651      ;
; -3.119 ; UG4.0001111000 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.450      ; 3.683      ;
; -3.071 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.581      ;
; -3.017 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.527      ;
; -2.985 ; UG3.0001000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.075      ; 3.185      ;
; -2.979 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.586      ; 2.488      ;
; -2.973 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.483      ;
; -2.845 ; state.s1       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.331      ; 3.107      ;
; -2.828 ; UG3.0000000001 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.177      ; 2.670      ;
; -2.827 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.586      ; 2.336      ;
; -2.825 ; UG3.0000000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.075      ; 3.025      ;
; -2.814 ; UG4.0001001110 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.463      ; 3.402      ;
; -2.780 ; UG2.0001000111 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.065     ; 2.646      ;
; -2.779 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.587      ; 2.289      ;
; -2.744 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.041      ; 2.910      ;
; -2.742 ; UG3.0000000001 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.028     ; 2.830      ;
; -2.723 ; UG3.0000001100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.041      ; 2.889      ;
; -2.713 ; state.s9       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 2.954      ;
; -2.712 ; state.s7       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 2.953      ;
; -2.675 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.449      ; 3.249      ;
; -2.674 ; UG3.0000000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.211      ; 2.550      ;
; -2.663 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.447      ; 3.235      ;
; -2.647 ; UG3.0001000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.211      ; 2.523      ;
; -2.646 ; UG4.0001001111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.463      ; 3.234      ;
; -2.641 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.335      ; 3.245      ;
; -2.640 ; state.s4       ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.450      ; 3.217      ;
; -2.626 ; UG1.0000110000 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.190      ; 2.792      ;
; -2.624 ; UG3.0001000111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.062      ; 2.813      ;
; -2.620 ; state.s1       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.358      ; 3.094      ;
; -2.607 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.459      ; 3.443      ;
; -2.604 ; state.s1       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.427      ; 3.156      ;
; -2.602 ; UG3.0001000111 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.177      ; 2.444      ;
; -2.597 ; UG2.0000010010 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.053     ; 2.475      ;
; -2.588 ; UG3.0000000100 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.006      ; 2.710      ;
; -2.585 ; UG3.0000100100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.404      ; 3.114      ;
; -2.581 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.337      ; 3.187      ;
; -2.570 ; state.s1       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.563      ; 2.798      ;
; -2.547 ; UG2.0001101011 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.053     ; 2.763      ;
; -2.543 ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 2.784      ;
; -2.521 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.051     ; 2.739      ;
; -2.521 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.311      ; 3.101      ;
; -2.519 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.462      ; 3.108      ;
; -2.518 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.312      ; 3.099      ;
; -2.516 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.312      ; 3.097      ;
; -2.510 ; UG4.0001011010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.449      ; 3.084      ;
; -2.509 ; UG1.0000110001 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.031     ; 2.747      ;
; -2.509 ; state.s3       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.309      ; 3.087      ;
; -2.508 ; UG1.0000110001 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 2.764      ;
; -2.503 ; state.s0       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.337      ; 2.956      ;
; -2.499 ; UG3.0000010010 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.200      ; 2.364      ;
; -2.499 ; state.s0       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.542      ; 2.706      ;
; -2.498 ; UG1.0000110000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.031     ; 2.736      ;
; -2.473 ; UG2.0001101010 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 3.052      ;
; -2.472 ; UG3.0000011000 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.005     ; 2.583      ;
; -2.460 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.434      ; 3.271      ;
; -2.455 ; UG3.0001000111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.041      ; 2.621      ;
; -2.454 ; UG2.0001000111 ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.066      ; 2.647      ;
; -2.448 ; UG1.0000110000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 2.704      ;
; -2.446 ; UG1.0000110001 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.190      ; 2.612      ;
; -2.446 ; state.s0       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.426      ; 2.997      ;
; -2.446 ; UG1.0001111000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.031     ; 2.684      ;
; -2.441 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.459      ; 3.277      ;
; -2.436 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.429      ; 2.990      ;
; -2.433 ; state.s8       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.308      ; 2.672      ;
; -2.425 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.076      ; 2.617      ;
; -2.425 ; UG3.0000100100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.540      ; 2.630      ;
; -2.412 ; UG2.0000111000 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.053     ; 2.628      ;
; -2.403 ; UG4.0001100000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.140      ; 2.658      ;
; -2.403 ; UG3.0000010010 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.005     ; 2.514      ;
; -2.401 ; UG1.0000111000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 2.657      ;
; -2.398 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.426      ; 2.949      ;
; -2.391 ; state.s4       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.334      ; 2.994      ;
; -2.390 ; UG1.0000011000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 2.646      ;
; -2.387 ; state.s9       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.441      ; 2.955      ;
; -2.386 ; state.s0       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 2.627      ;
; -2.386 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.441      ; 2.954      ;
; -2.386 ; UG1.0001011010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.333      ; 2.988      ;
; -2.385 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.332      ; 2.983      ;
; -2.378 ; UG1.0000110001 ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.165      ; 2.514      ;
; -2.378 ; UG4.0001000111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.463      ; 2.966      ;
; -2.378 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.459      ; 2.952      ;
; -2.376 ; state.s2       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.314      ; 2.959      ;
; -2.373 ; state.s3       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.330      ; 2.969      ;
; -2.372 ; UG3.0001001110 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.403      ; 2.900      ;
; -2.371 ; state.s0       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.314      ; 2.954      ;
; -2.371 ; UG4.0000011000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.449      ; 2.945      ;
; -2.367 ; UG1.0000110000 ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.165      ; 2.503      ;
; -2.366 ; UG3.0000001100 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.028     ; 2.454      ;
; -2.365 ; UG1.0000010010 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.190      ; 2.531      ;
; -2.359 ; UG2.0001111010 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.439      ; 2.914      ;
; -2.348 ; UG3.0000111000 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.335      ; 2.799      ;
; -2.346 ; UG2.0001111010 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.310      ; 2.925      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                             ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.550 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.461      ;
; -1.546 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.457      ;
; -1.493 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.404      ;
; -1.471 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.382      ;
; -1.309 ; state.s0       ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.243      ;
; -1.305 ; B              ; UG4.0000100100 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0001001001 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0001000001 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.305 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.216      ;
; -1.255 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.255 ; B              ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.167      ;
; -1.248 ; state.s3       ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.181      ;
; -1.224 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.158      ;
; -1.191 ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.190 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.124      ;
; -1.186 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.120      ;
; -1.172 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.106      ;
; -1.157 ; B              ; UG4.0001011010 ; clk          ; clk         ; 1.000        ; -0.085     ; 2.067      ;
; -1.157 ; B              ; UG4.0001000100 ; clk          ; clk         ; 1.000        ; -0.085     ; 2.067      ;
; -1.139 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.050      ;
; -1.139 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.084     ; 2.050      ;
; -1.131 ; state.s2       ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.064      ;
; -1.131 ; state.s2       ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.064      ;
; -1.131 ; state.s2       ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.064      ;
; -1.121 ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.086     ; 2.030      ;
; -1.099 ; state.s2       ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.031      ;
; -1.099 ; state.s2       ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.031      ;
; -1.099 ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.031      ;
; -1.099 ; state.s2       ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.031      ;
; -1.099 ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.031      ;
; -1.098 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.098 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.098 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.030      ;
; -1.091 ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.025      ;
; -1.085 ; state.s1       ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.085 ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.019      ;
; -1.066 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.997      ;
; -1.066 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.997      ;
; -1.066 ; B              ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.997      ;
; -1.066 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.997      ;
; -1.066 ; B              ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.997      ;
; -1.065 ; state.s3       ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.065 ; state.s3       ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.059 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.245      ; 2.299      ;
; -1.059 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.245      ; 2.299      ;
; -1.047 ; state.s2       ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.264      ; 2.306      ;
; -1.041 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.041 ; B              ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.975      ;
; -1.014 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.263      ; 2.272      ;
; -1.013 ; B              ; UG4.0001000111 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001110001 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0000010010 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001101010 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001111010 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001000010 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0000001100 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0000000100 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0000110000 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
; -1.013 ; B              ; UG4.0000111000 ; clk          ; clk         ; 1.000        ; -0.085     ; 1.923      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.s6'                                                                    ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -1.403 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.860      ; 0.647      ;
; -1.256 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.888      ; 0.615      ;
; -0.232 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.815      ; 0.647      ;
; -0.155 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.681      ; 0.548      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.815 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.192      ; 2.596      ;
; -0.789 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.976      ; 2.406      ;
; -0.754 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.975      ; 2.440      ;
; -0.643 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.063      ; 2.639      ;
; -0.636 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.092      ; 2.675      ;
; -0.627 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.985      ; 2.577      ;
; -0.587 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.990      ; 2.622      ;
; -0.546 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.008      ; 2.681      ;
; -0.539 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.012      ; 2.692      ;
; -0.531 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.954      ; 2.642      ;
; -0.455 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.869      ; 2.633      ;
; -0.445 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 3.122      ; 2.896      ;
; -0.374 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.976      ; 2.821      ;
; -0.356 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.975      ; 2.838      ;
; -0.296 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.859      ; 2.782      ;
; -0.229 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.192      ; 2.682      ;
; -0.211 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.976      ; 2.484      ;
; -0.207 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.878      ; 2.890      ;
; -0.188 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.975      ; 2.506      ;
; -0.089 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.855      ; 2.985      ;
; -0.075 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.092      ; 2.736      ;
; -0.059 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.063      ; 2.723      ;
; -0.054 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.990      ; 2.655      ;
; -0.028 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.012      ; 2.703      ;
; -0.011 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.985      ; 2.693      ;
; 0.003  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.954      ; 2.676      ;
; 0.015  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.008      ; 2.742      ;
; 0.099  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 3.122      ; 2.940      ;
; 0.157  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.976      ; 2.852      ;
; 0.185  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.975      ; 2.879      ;
; 0.187  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.869      ; 2.775      ;
; 0.310  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.859      ; 2.888      ;
; 0.323  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.745      ; 1.098      ;
; 0.332  ; state.s1       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.736      ; 1.098      ;
; 0.337  ; UG1.0001101000 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.736      ; 1.103      ;
; 0.351  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.745      ; 1.126      ;
; 0.408  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.878      ; 3.005      ;
; 0.502  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.757      ; 1.289      ;
; 0.544  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.855      ; 3.118      ;
; 0.555  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.754      ; 1.339      ;
; 0.620  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.534      ; 1.184      ;
; 0.762  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.757      ; 1.549      ;
; 0.780  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.508      ; 1.318      ;
; 0.795  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.681      ; 1.506      ;
; 0.815  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.528      ; 1.373      ;
; 0.836  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.754      ; 1.620      ;
; 0.853  ; state.s2       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.625      ; 1.508      ;
; 0.854  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.754      ; 1.638      ;
; 0.876  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.534      ; 1.440      ;
; 0.889  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.642      ; 1.561      ;
; 0.909  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.626      ; 1.565      ;
; 0.934  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.628      ; 1.592      ;
; 0.940  ; UG1.0000100100 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.736      ; 1.706      ;
; 0.945  ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.759      ; 1.734      ;
; 0.948  ; state.s7       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.756      ; 1.734      ;
; 0.964  ; state.s4       ; SS4[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.665      ; 1.659      ;
; 0.984  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.321      ; 1.335      ;
; 0.998  ; UG4.0001000001 ; SS4[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.686      ; 1.714      ;
; 1.000  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.551      ; 1.581      ;
; 1.014  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.642      ; 1.686      ;
; 1.018  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.531      ; 1.579      ;
; 1.022  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.300      ; 1.352      ;
; 1.029  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.531      ; 1.590      ;
; 1.034  ; UG1.0001001111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.681      ; 1.745      ;
; 1.045  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.294      ; 1.369      ;
; 1.047  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.531      ; 1.608      ;
; 1.048  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.644      ; 1.722      ;
; 1.076  ; state.s9       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.522      ; 1.628      ;
; 1.096  ; UG2.0000001000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.626      ; 1.752      ;
; 1.099  ; UG1.0001001110 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.531      ; 1.660      ;
; 1.100  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.521      ; 1.651      ;
; 1.107  ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.866      ; 2.003      ;
; 1.111  ; UG3.0000110000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.754      ; 1.895      ;
; 1.116  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.867      ; 2.013      ;
; 1.118  ; UG1.0001000100 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.765      ; 1.913      ;
; 1.121  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.162      ; 1.313      ;
; 1.126  ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.867      ; 2.023      ;
; 1.128  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.160      ; 1.318      ;
; 1.130  ; state.s4       ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.650      ; 1.810      ;
; 1.146  ; UG1.0001111010 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.737      ; 1.913      ;
; 1.160  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.534      ; 1.724      ;
; 1.167  ; UG1.0001001001 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.681      ; 1.878      ;
; 1.179  ; state.s2       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.759      ; 1.968      ;
; 1.183  ; state.s2       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.756      ; 1.969      ;
; 1.189  ; state.s9       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.759      ; 1.978      ;
; 1.192  ; state.s3       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.627      ; 1.849      ;
; 1.193  ; state.s9       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.756      ; 1.979      ;
; 1.195  ; state.s3       ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.626      ; 1.851      ;
; 1.195  ; UG1.0001000111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.681      ; 1.906      ;
; 1.198  ; UG2.0001100000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.628      ; 1.856      ;
; 1.199  ; state.s4       ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.651      ; 1.880      ;
; 1.208  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.542      ; 1.780      ;
; 1.221  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.532      ; 1.783      ;
; 1.240  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.765      ; 2.035      ;
; 1.246  ; state.s3       ; SS3[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.510      ; 1.786      ;
; 1.248  ; state.s8       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.623      ; 1.901      ;
; 1.259  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.294      ; 1.583      ;
; 1.269  ; UG3.0000110001 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.754      ; 2.053      ;
; 1.270  ; state.s2       ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.628      ; 1.928      ;
; 1.286  ; UG4.0000010010 ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.650      ; 1.966      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.153 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 2.432      ; 2.665      ;
; -0.094 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.409      ; 2.701      ;
; -0.077 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.409      ; 2.718      ;
; -0.074 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.409      ; 2.721      ;
; -0.073 ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 2.409      ; 2.722      ;
; -0.072 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 2.409      ; 2.723      ;
; -0.018 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.409      ; 2.777      ;
; 0.059  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 2.409      ; 2.854      ;
; 0.358  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.375  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.398  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 2.432      ; 2.716      ;
; 0.478  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.409      ; 2.773      ;
; 0.510  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 2.409      ; 2.805      ;
; 0.510  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 2.409      ; 2.805      ;
; 0.543  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.409      ; 2.838      ;
; 0.557  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.409      ; 2.852      ;
; 0.581  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.409      ; 2.876      ;
; 0.585  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.803      ;
; 0.636  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.418      ; 1.211      ;
; 0.657  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 2.409      ; 2.952      ;
; 0.678  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.898      ;
; 0.686  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.904      ;
; 0.761  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.981      ;
; 0.813  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.367      ;
; 0.813  ; B              ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.367      ;
; 0.839  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; -0.261     ; 0.735      ;
; 0.876  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.096      ;
; 0.889  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.129      ;
; 0.910  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.939  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.157      ;
; 0.941  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.159      ;
; 0.947  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.040      ; 1.144      ;
; 0.948  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.167      ;
; 0.951  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.169      ;
; 0.965  ; B              ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.965  ; B              ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.965  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.966  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.186      ;
; 1.003  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.258     ; 0.902      ;
; 1.024  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.242      ;
; 1.026  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.244      ;
; 1.034  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.369      ; 1.560      ;
; 1.036  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.254      ;
; 1.072  ; state.s8       ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.625      ;
; 1.097  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.339      ;
; 1.118  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.336      ;
; 1.120  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.338      ;
; 1.130  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.348      ;
; 1.168  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; -0.261     ; 1.064      ;
; 1.171  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.389      ;
; 1.173  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.391      ;
; 1.183  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.401      ;
; 1.215  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001001111 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001001110 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.215  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.433      ;
; 1.222  ; state.s1       ; UG1.0000110001 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0001101011 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000000000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000110000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000011000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000111000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0001111000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.222  ; state.s1       ; UG1.0000001000 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.803      ;
; 1.232  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.794      ;
; 1.232  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.794      ;
; 1.266  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.484      ;
; 1.354  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.572      ;
; 1.354  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.572      ;
; 1.367  ; state.s3       ; UG3.0001101000 ; clk          ; clk         ; 0.000        ; 0.410      ; 1.934      ;
; 1.370  ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.567      ;
; 1.395  ; state.s2       ; UG2.0001110001 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0000110001 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0001101011 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0000010010 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0001011010 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0001001110 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0000110000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0000011000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0001111000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.395  ; state.s2       ; UG2.0001101000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.977      ;
; 1.405  ; B              ; UG3.0001101000 ; clk          ; clk         ; 0.000        ; 0.411      ; 1.973      ;
; 1.411  ; count[1]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.629      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.s6'                                                                     ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -0.092 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 1.114      ; 0.552      ;
; -0.039 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 1.087      ; 0.578      ;
; 0.012  ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 1.037      ; 0.579      ;
; 0.088  ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.894      ; 0.512      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s5'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|dataa        ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|dataa        ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|dataa        ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datac        ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datab        ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datac        ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datac        ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datac        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datac        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datac        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datab        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch|datac        ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s6'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.349  ; 2.824  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 8.870  ; 9.264  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 8.242  ; 8.699  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 8.870  ; 9.264  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 8.553  ; 8.997  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 8.709  ; 9.131  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 8.501  ; 8.902  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 8.418  ; 8.958  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 8.726  ; 9.180  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 8.779  ; 9.161  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 8.478  ; 8.959  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 8.736  ; 9.242  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 12.377 ; 12.875 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 11.681 ; 12.282 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 12.260 ; 12.811 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 12.148 ; 12.638 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 12.099 ; 12.678 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 11.891 ; 12.449 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 11.902 ; 12.524 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 12.312 ; 12.875 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 12.169 ; 12.708 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 12.067 ; 12.599 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 12.377 ; 12.781 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.765 ; -2.248 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.848 ; -2.280 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.848 ; -2.280 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -2.343 ; -2.811 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.971 ; -2.465 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -2.710 ; -3.124 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -2.510 ; -2.909 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -2.009 ; -2.490 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -2.262 ; -2.717 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -2.217 ; -2.675 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -2.080 ; -2.494 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -2.224 ; -2.716 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -3.131 ; -3.468 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -3.131 ; -3.468 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -3.513 ; -3.843 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -3.561 ; -4.019 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -4.062 ; -4.456 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -3.863 ; -4.241 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -3.656 ; -4.129 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -4.182 ; -4.590 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -3.655 ; -4.056 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -3.946 ; -4.326 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -3.889 ; -4.292 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 8.485 ; 8.631 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.799 ; 6.854 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.558 ; 6.657 ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.485 ; 8.631 ; Rise       ; clk             ;
;  count[3] ; clk        ; 7.226 ; 7.451 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 6.216 ; 6.117 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.996 ; 5.914 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.626 ; 5.550 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.847 ; 5.776 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.908 ; 5.848 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.450 ; 5.382 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 6.216 ; 6.117 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.491 ; 5.432 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.972 ; 5.927 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.972 ; 5.927 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.454 ; 5.400 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.630 ; 5.575 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 5.562 ; 5.501 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.869 ; 5.816 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.683 ; 5.618 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.839 ; 5.770 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 6.606 ; 6.555 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 6.302 ; 6.212 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 6.105 ; 6.048 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 6.132 ; 6.107 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 6.606 ; 6.555 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 6.077 ; 6.058 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 6.219 ; 6.220 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 6.145 ; 6.078 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 6.647 ; 6.697 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 6.466 ; 6.383 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.816 ; 5.757 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.849 ; 5.804 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 6.047 ; 5.973 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 6.050 ; 5.999 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 6.647 ; 6.697 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.493 ; 6.505 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 8.649 ; 8.733 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 7.145 ; 7.190 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.566 ; 7.608 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 7.301 ; 7.324 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.406 ; 6.501 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.638 ; 6.690 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.406 ; 6.501 ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.304 ; 8.448 ; Rise       ; clk             ;
;  count[3] ; clk        ; 7.047 ; 7.264 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.317 ; 5.250 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.840 ; 5.759 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.484 ; 5.409 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.696 ; 5.626 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.750 ; 5.690 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.317 ; 5.250 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 6.047 ; 5.951 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.356 ; 5.296 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.320 ; 5.266 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.817 ; 5.772 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.320 ; 5.266 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.489 ; 5.434 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 5.423 ; 5.362 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.718 ; 5.665 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.539 ; 5.475 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.689 ; 5.621 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 5.917 ; 5.880 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 6.134 ; 6.046 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.936 ; 5.880 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.971 ; 5.946 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 6.419 ; 6.369 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.917 ; 5.897 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 6.054 ; 6.053 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.982 ; 5.916 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 5.668 ; 5.608 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 6.283 ; 6.202 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.668 ; 5.608 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.699 ; 5.653 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 5.888 ; 5.815 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 5.892 ; 5.841 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 6.465 ; 6.510 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.314 ; 6.323 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 8.389 ; 8.469 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.944 ; 6.987 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.353 ; 7.393 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 7.098 ; 7.120 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 437.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -3.365 ; -63.214        ;
; state.s6 ; -1.316 ; -2.864         ;
; clk      ; -1.284 ; -94.789        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s5 ; -0.719 ; -7.424        ;
; clk      ; -0.137 ; -0.530        ;
; state.s6 ; 0.047  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -133.000                     ;
; state.s5 ; 0.415  ; 0.000                        ;
; state.s6 ; 0.437  ; 0.000                        ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.365 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.468      ; 2.940      ;
; -3.273 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.470      ; 2.850      ;
; -3.271 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.470      ; 2.848      ;
; -3.027 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.624      ;
; -3.021 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.489      ; 2.617      ;
; -2.952 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.549      ;
; -2.929 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.526      ;
; -2.897 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.489      ; 2.493      ;
; -2.814 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.411      ;
; -2.755 ; UG4.0001111000 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.362      ; 3.320      ;
; -2.752 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.349      ;
; -2.679 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.276      ;
; -2.672 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.269      ;
; -2.617 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.489      ; 2.213      ;
; -2.612 ; UG3.0001000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.021      ; 2.840      ;
; -2.496 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.489      ; 2.092      ;
; -2.492 ; state.s1       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.256      ; 2.786      ;
; -2.481 ; UG4.0001001110 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.372      ; 3.060      ;
; -2.474 ; UG3.0000000001 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.114      ; 2.401      ;
; -2.470 ; UG3.0000000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.021      ; 2.698      ;
; -2.454 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.490      ; 2.051      ;
; -2.424 ; UG2.0001000111 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 2.365      ;
; -2.409 ; UG3.0000000001 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.071     ; 2.546      ;
; -2.409 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.011     ; 2.605      ;
; -2.396 ; UG3.0000001100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.011     ; 2.592      ;
; -2.374 ; state.s9       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.238      ; 2.650      ;
; -2.372 ; state.s7       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.238      ; 2.648      ;
; -2.354 ; UG3.0000000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.146      ; 2.313      ;
; -2.351 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.361      ; 2.919      ;
; -2.342 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.359      ; 2.908      ;
; -2.338 ; UG3.0001000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.146      ; 2.297      ;
; -2.331 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.262      ; 2.934      ;
; -2.325 ; UG1.0000110000 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.538      ;
; -2.313 ; state.s4       ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.362      ; 2.884      ;
; -2.309 ; UG4.0001001111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.372      ; 2.888      ;
; -2.308 ; UG3.0001000111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.010      ; 2.527      ;
; -2.301 ; state.s1       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.339      ; 2.847      ;
; -2.292 ; UG3.0001000111 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.114      ; 2.219      ;
; -2.291 ; UG3.0000100100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.319      ; 2.817      ;
; -2.290 ; state.s1       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.279      ; 2.777      ;
; -2.273 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.264      ; 2.878      ;
; -2.270 ; UG3.0000000100 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.039     ; 2.439      ;
; -2.270 ; UG4.0001011010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.362      ; 2.839      ;
; -2.252 ; UG2.0000010010 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.092     ; 2.198      ;
; -2.246 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.369      ; 3.048      ;
; -2.244 ; state.s1       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.464      ; 2.521      ;
; -2.229 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.238      ; 2.808      ;
; -2.218 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.371      ; 2.798      ;
; -2.214 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.242      ; 2.797      ;
; -2.214 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.242      ; 2.797      ;
; -2.212 ; UG1.0000110001 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.058     ; 2.492      ;
; -2.212 ; state.s3       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.236      ; 2.789      ;
; -2.209 ; state.s0       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.261      ; 2.678      ;
; -2.205 ; UG2.0001101011 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.092     ; 2.454      ;
; -2.199 ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.238      ; 2.475      ;
; -2.197 ; state.s0       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.446      ; 2.456      ;
; -2.191 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.089     ; 2.443      ;
; -2.191 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.347      ; 2.971      ;
; -2.191 ; UG1.0000110001 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 2.458      ;
; -2.184 ; UG3.0000010010 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.133      ; 2.130      ;
; -2.182 ; UG1.0000110000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 2.449      ;
; -2.179 ; UG3.0001000111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.011     ; 2.375      ;
; -2.160 ; state.s0       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.341      ; 2.708      ;
; -2.156 ; UG3.0000011000 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.052     ; 2.312      ;
; -2.148 ; UG1.0000110001 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.361      ;
; -2.147 ; UG2.0001000111 ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.018      ; 2.374      ;
; -2.145 ; UG1.0000110000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.058     ; 2.425      ;
; -2.141 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.341      ; 2.689      ;
; -2.139 ; state.s8       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.236      ; 2.413      ;
; -2.130 ; UG2.0001101010 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.239      ; 2.710      ;
; -2.129 ; UG1.0001111000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 2.396      ;
; -2.117 ; UG3.0000010010 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.052     ; 2.273      ;
; -2.116 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.022      ; 2.343      ;
; -2.111 ; UG3.0000100100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.444      ; 2.368      ;
; -2.107 ; UG3.0001001110 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.319      ; 2.633      ;
; -2.106 ; UG4.0001100000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.084      ; 2.395      ;
; -2.105 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.373      ; 2.683      ;
; -2.105 ; state.s4       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.258      ; 2.704      ;
; -2.103 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.369      ; 2.905      ;
; -2.103 ; UG1.0000111000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.058     ; 2.383      ;
; -2.103 ; UG2.0000111000 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.092     ; 2.352      ;
; -2.102 ; state.s0       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.244      ; 2.687      ;
; -2.099 ; UG4.0001000111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.372      ; 2.678      ;
; -2.099 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.254      ; 2.691      ;
; -2.095 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.341      ; 2.643      ;
; -2.094 ; state.s9       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.353      ; 2.656      ;
; -2.093 ; UG1.0000010010 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.306      ;
; -2.093 ; UG1.0000011000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.058     ; 2.373      ;
; -2.092 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.353      ; 2.654      ;
; -2.082 ; state.s3       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.252      ; 2.672      ;
; -2.080 ; state.s0       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.238      ; 2.356      ;
; -2.080 ; state.s2       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.244      ; 2.665      ;
; -2.075 ; UG2.0001111010 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.353      ; 2.633      ;
; -2.074 ; UG4.0000001100 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.372      ; 2.653      ;
; -2.072 ; UG1.0000110001 ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.105      ; 2.263      ;
; -2.069 ; UG1.0001011010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.257      ; 2.667      ;
; -2.063 ; state.s7       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.349      ; 2.845      ;
; -2.063 ; UG1.0000110000 ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.105      ; 2.254      ;
; -2.061 ; state.s9       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.349      ; 2.843      ;
; -2.053 ; UG2.0000001100 ; SS2[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.028      ; 2.286      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.s6'                                                                     ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -1.316 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.702      ; 0.577      ;
; -1.175 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.723      ; 0.548      ;
; -0.217 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.666      ; 0.577      ;
; -0.156 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.542      ; 0.491      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.284 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.203      ;
; -1.280 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.199      ;
; -1.246 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.165      ;
; -1.236 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.155      ;
; -1.102 ; state.s0       ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.042      ;
; -1.098 ; B              ; UG4.0000100100 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0001001001 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0001000001 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.098 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.019      ;
; -1.049 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.049 ; B              ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.971      ;
; -1.014 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.956      ;
; -1.009 ; state.s3       ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.949      ;
; -0.967 ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.904      ;
; -0.953 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.894      ;
; -0.946 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.887      ;
; -0.942 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.883      ;
; -0.937 ; B              ; UG4.0001011010 ; clk          ; clk         ; 1.000        ; -0.075     ; 1.857      ;
; -0.937 ; B              ; UG4.0001000100 ; clk          ; clk         ; 1.000        ; -0.075     ; 1.857      ;
; -0.925 ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.078     ; 1.842      ;
; -0.920 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.842      ;
; -0.920 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.842      ;
; -0.907 ; state.s2       ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.846      ;
; -0.907 ; state.s2       ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.846      ;
; -0.907 ; state.s2       ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.846      ;
; -0.890 ; state.s2       ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.828      ;
; -0.890 ; state.s2       ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.828      ;
; -0.890 ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.828      ;
; -0.890 ; state.s2       ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.828      ;
; -0.890 ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.828      ;
; -0.883 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.822      ;
; -0.883 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.822      ;
; -0.883 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.822      ;
; -0.872 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.810      ;
; -0.872 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.810      ;
; -0.872 ; B              ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.810      ;
; -0.872 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.810      ;
; -0.872 ; B              ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.810      ;
; -0.872 ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.813      ;
; -0.867 ; state.s1       ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.807      ;
; -0.854 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.224      ; 2.073      ;
; -0.854 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.224      ; 2.073      ;
; -0.848 ; state.s3       ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; state.s3       ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.836 ; state.s2       ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.242      ; 2.073      ;
; -0.834 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.834 ; B              ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.776      ;
; -0.826 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.242      ; 2.063      ;
; -0.811 ; UG2.0001001111 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.731      ;
; -0.805 ; B              ; UG4.0001000111 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001110001 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0000010010 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001101010 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001111010 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001000010 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0000001100 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0000000100 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
; -0.805 ; B              ; UG4.0000110000 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.726      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.s5'                                                                        ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.719 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.886      ; 2.367      ;
; -0.688 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.692      ; 2.204      ;
; -0.651 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.690      ; 2.239      ;
; -0.544 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.768      ; 2.424      ;
; -0.542 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.698      ; 2.356      ;
; -0.539 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.791      ; 2.452      ;
; -0.485 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.702      ; 2.417      ;
; -0.477 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.726      ; 2.449      ;
; -0.460 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.717      ; 2.457      ;
; -0.449 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.669      ; 2.420      ;
; -0.402 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.824      ; 2.622      ;
; -0.380 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.591      ; 2.411      ;
; -0.323 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.691      ; 2.568      ;
; -0.289 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.691      ; 2.602      ;
; -0.267 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.589      ; 2.522      ;
; -0.202 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.886      ; 2.384      ;
; -0.167 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.692      ; 2.225      ;
; -0.157 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.600      ; 2.643      ;
; -0.151 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.690      ; 2.239      ;
; -0.052 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.583      ; 2.731      ;
; -0.052 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.768      ; 2.416      ;
; -0.049 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.702      ; 2.353      ;
; -0.044 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.791      ; 2.447      ;
; 0.001  ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.726      ; 2.427      ;
; 0.033  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.669      ; 2.402      ;
; 0.035  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.717      ; 2.452      ;
; 0.037  ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.698      ; 2.435      ;
; 0.138  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.824      ; 2.662      ;
; 0.172  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.691      ; 2.563      ;
; 0.194  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.591      ; 2.485      ;
; 0.201  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.691      ; 2.592      ;
; 0.320  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.589      ; 2.609      ;
; 0.332  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.625      ; 0.987      ;
; 0.337  ; UG1.0001101000 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.620      ; 0.987      ;
; 0.341  ; state.s1       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.620      ; 0.991      ;
; 0.358  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.625      ; 1.013      ;
; 0.394  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.600      ; 2.694      ;
; 0.495  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.638      ; 1.163      ;
; 0.520  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.583      ; 2.803      ;
; 0.542  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.635      ; 1.207      ;
; 0.591  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.439      ; 1.060      ;
; 0.741  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.418      ; 1.189      ;
; 0.749  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.638      ; 1.417      ;
; 0.776  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.569      ; 1.375      ;
; 0.784  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.435      ; 1.249      ;
; 0.801  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.635      ; 1.466      ;
; 0.802  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.635      ; 1.467      ;
; 0.836  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.439      ; 1.305      ;
; 0.837  ; state.s2       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.521      ; 1.388      ;
; 0.853  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.523      ; 1.406      ;
; 0.855  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.535      ; 1.420      ;
; 0.874  ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.640      ; 1.544      ;
; 0.878  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.525      ; 1.433      ;
; 0.880  ; state.s7       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.637      ; 1.547      ;
; 0.906  ; UG1.0000100100 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.620      ; 1.556      ;
; 0.934  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.247      ; 1.211      ;
; 0.937  ; UG4.0001000001 ; SS4[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.579      ; 1.546      ;
; 0.937  ; state.s4       ; SS4[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.555      ; 1.522      ;
; 0.944  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.225      ; 1.199      ;
; 0.950  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.452      ; 1.432      ;
; 0.961  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.434      ; 1.425      ;
; 0.971  ; UG1.0001001111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.569      ; 1.570      ;
; 0.973  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.438      ; 1.441      ;
; 0.977  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.535      ; 1.542      ;
; 0.986  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.218      ; 1.234      ;
; 0.987  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.438      ; 1.455      ;
; 1.000  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.537      ; 1.567      ;
; 1.005  ; state.s9       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.425      ; 1.460      ;
; 1.028  ; UG1.0001001110 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.438      ; 1.496      ;
; 1.034  ; UG3.0000110000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.635      ; 1.699      ;
; 1.037  ; UG2.0000001000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.523      ; 1.590      ;
; 1.038  ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.739      ; 1.807      ;
; 1.045  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.428      ; 1.503      ;
; 1.052  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.104      ; 1.186      ;
; 1.053  ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.739      ; 1.822      ;
; 1.057  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.739      ; 1.826      ;
; 1.059  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.100      ; 1.189      ;
; 1.059  ; UG1.0001000100 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.643      ; 1.732      ;
; 1.072  ; UG1.0001111010 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.620      ; 1.722      ;
; 1.075  ; state.s4       ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.543      ; 1.648      ;
; 1.087  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.439      ; 1.556      ;
; 1.093  ; UG1.0001001001 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.569      ; 1.692      ;
; 1.118  ; UG2.0001100000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.525      ; 1.673      ;
; 1.129  ; state.s2       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.640      ; 1.799      ;
; 1.134  ; state.s2       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.637      ; 1.801      ;
; 1.138  ; state.s9       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.640      ; 1.808      ;
; 1.140  ; state.s3       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.523      ; 1.693      ;
; 1.140  ; UG1.0001000111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.569      ; 1.739      ;
; 1.143  ; state.s9       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.637      ; 1.810      ;
; 1.150  ; state.s4       ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.545      ; 1.725      ;
; 1.152  ; state.s3       ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.523      ; 1.705      ;
; 1.158  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.438      ; 1.626      ;
; 1.161  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.443      ; 1.634      ;
; 1.166  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.643      ; 1.839      ;
; 1.174  ; UG4.0000010010 ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.543      ; 1.747      ;
; 1.180  ; state.s8       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.519      ; 1.729      ;
; 1.182  ; state.s3       ; SS3[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.421      ; 1.633      ;
; 1.187  ; state.s2       ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.525      ; 1.742      ;
; 1.195  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.218      ; 1.443      ;
; 1.203  ; state.s4       ; SS4[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.579      ; 1.812      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.137 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 2.240      ; 2.457      ;
; -0.105 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.218      ; 2.467      ;
; -0.070 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.218      ; 2.502      ;
; -0.067 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.218      ; 2.505      ;
; -0.057 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.218      ; 2.515      ;
; -0.047 ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 2.218      ; 2.525      ;
; -0.047 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 2.218      ; 2.525      ;
; 0.064  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 2.218      ; 2.636      ;
; 0.309  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 2.240      ; 2.403      ;
; 0.312  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.341  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.408  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.218      ; 2.480      ;
; 0.444  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 2.218      ; 2.516      ;
; 0.444  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 2.218      ; 2.516      ;
; 0.471  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.218      ; 2.543      ;
; 0.482  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.218      ; 2.554      ;
; 0.493  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.218      ; 2.565      ;
; 0.525  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.723      ;
; 0.573  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 2.218      ; 2.645      ;
; 0.578  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.378      ; 1.100      ;
; 0.621  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.820      ;
; 0.628  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.827      ;
; 0.691  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.890      ;
; 0.741  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.360      ; 1.245      ;
; 0.741  ; B              ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.360      ; 1.245      ;
; 0.759  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; -0.238     ; 0.665      ;
; 0.797  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.998      ;
; 0.813  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.033      ;
; 0.832  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.030      ;
; 0.833  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.031      ;
; 0.841  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.847  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.858  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.037      ; 1.039      ;
; 0.864  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.060      ;
; 0.872  ; B              ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.872  ; B              ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.872  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.886  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.085      ;
; 0.909  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.107      ;
; 0.910  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.108      ;
; 0.916  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.234     ; 0.826      ;
; 0.924  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.122      ;
; 0.959  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.334      ; 1.437      ;
; 0.994  ; state.s8       ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.358      ; 1.496      ;
; 0.997  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.195      ;
; 0.998  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.196      ;
; 1.006  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.228      ;
; 1.012  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.210      ;
; 1.046  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.244      ;
; 1.047  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.245      ;
; 1.061  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.259      ;
; 1.076  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; -0.238     ; 0.982      ;
; 1.093  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001001111 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001001110 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.098  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.365      ; 1.607      ;
; 1.098  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.365      ; 1.607      ;
; 1.106  ; state.s1       ; UG1.0000110001 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0001101011 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000000000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000110000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000011000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000111000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0001111000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.106  ; state.s1       ; UG1.0000001000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.635      ;
; 1.153  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.349      ;
; 1.211  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.408      ;
; 1.211  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.408      ;
; 1.243  ; state.s3       ; UG3.0001101000 ; clk          ; clk         ; 0.000        ; 0.373      ; 1.760      ;
; 1.257  ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.435      ;
; 1.268  ; state.s2       ; UG2.0001110001 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0000110001 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0001101011 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0000010010 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0001011010 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0001001110 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0000110000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0000011000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0001111000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.268  ; state.s2       ; UG2.0001101000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.797      ;
; 1.280  ; B              ; UG3.0001101000 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.799      ;
; 1.282  ; B              ; UG2.0001110001 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.811      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.s6'                                                                     ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; 0.047 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 0.924      ; 0.501      ;
; 0.093 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 0.902      ; 0.525      ;
; 0.134 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 0.860      ; 0.524      ;
; 0.194 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.730      ; 0.454      ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s5'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|dataa        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|dataa        ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|dataa        ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datac        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datac        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datac        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datac        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datac        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datab        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datac        ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datac        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datab        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch|datab        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch|datac        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch|datab        ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch|datac        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s6'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.034  ; 2.413  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 7.907  ; 8.293  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 7.409  ; 7.758  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 7.907  ; 8.293  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 7.639  ; 8.085  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 7.774  ; 8.176  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 7.595  ; 7.970  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 7.553  ; 8.007  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 7.833  ; 8.191  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 7.845  ; 8.207  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 7.602  ; 8.013  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 7.840  ; 8.275  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 11.272 ; 11.666 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 10.544 ; 11.096 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 11.049 ; 11.603 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 10.899 ; 11.425 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 10.916 ; 11.486 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 10.737 ; 11.280 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 10.714 ; 11.336 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 11.065 ; 11.666 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 10.987 ; 11.517 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 10.858 ; 11.420 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 11.272 ; 11.467 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.524 ; -1.906 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.596 ; -1.946 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.596 ; -1.946 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -2.041 ; -2.416 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.717 ; -2.108 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -2.350 ; -2.712 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -2.177 ; -2.519 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.740 ; -2.115 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.920 ; -2.339 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.945 ; -2.282 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.770 ; -2.140 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.947 ; -2.312 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -2.773 ; -3.068 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -2.773 ; -3.068 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -3.130 ; -3.407 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -3.197 ; -3.607 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -3.615 ; -3.982 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -3.442 ; -3.788 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -3.282 ; -3.660 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -3.733 ; -4.084 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -3.276 ; -3.603 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -3.534 ; -3.849 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -3.491 ; -3.832 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 8.134 ; 8.184 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.453 ; 6.441 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.224 ; 6.242 ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.134 ; 8.184 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.839 ; 6.960 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.841 ; 5.700 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.637 ; 5.531 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.307 ; 5.204 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.506 ; 5.405 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.552 ; 5.466 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.145 ; 5.062 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.841 ; 5.700 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.176 ; 5.101 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.623 ; 5.543 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.623 ; 5.543 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.143 ; 5.073 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.299 ; 5.244 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 5.239 ; 5.161 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.528 ; 5.463 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.360 ; 5.267 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.488 ; 5.413 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 6.214 ; 6.089 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 5.930 ; 5.800 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.747 ; 5.647 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.777 ; 5.694 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 6.214 ; 6.089 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.720 ; 5.679 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 5.854 ; 5.811 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.798 ; 5.683 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 6.253 ; 6.225 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 6.067 ; 5.960 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.475 ; 5.402 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.509 ; 5.450 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 5.700 ; 5.610 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 5.699 ; 5.617 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 6.253 ; 6.225 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.105 ; 6.072 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 8.066 ; 8.042 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.678 ; 6.662 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.081 ; 7.046 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.841 ; 6.778 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.087 ; 6.104 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.307 ; 6.294 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.087 ; 6.104 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.969 ; 8.021 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.678 ; 6.793 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.021 ; 4.939 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.493 ; 5.389 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.177 ; 5.075 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.368 ; 5.269 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.409 ; 5.325 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.021 ; 4.939 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.690 ; 5.552 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.051 ; 4.977 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.020 ; 4.950 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.479 ; 5.401 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.020 ; 4.950 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.169 ; 5.114 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 5.111 ; 5.034 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.389 ; 5.324 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.228 ; 5.136 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.350 ; 5.276 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 5.573 ; 5.497 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 5.775 ; 5.648 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.594 ; 5.497 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.628 ; 5.546 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 6.043 ; 5.922 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.573 ; 5.531 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 5.701 ; 5.657 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.647 ; 5.535 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 5.337 ; 5.265 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.902 ; 5.796 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.337 ; 5.265 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.370 ; 5.311 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 5.553 ; 5.464 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 5.552 ; 5.471 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 6.083 ; 6.054 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 5.942 ; 5.908 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 7.830 ; 7.806 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.498 ; 6.482 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 6.890 ; 6.855 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.659 ; 6.598 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -1.748 ; -28.453        ;
; state.s6 ; -0.532 ; -0.952         ;
; clk      ; -0.495 ; -17.222        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s5 ; -0.567 ; -6.820        ;
; clk      ; -0.218 ; -1.016        ;
; state.s6 ; 0.032  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -141.808                     ;
; state.s5 ; 0.331  ; 0.000                        ;
; state.s6 ; 0.353  ; 0.000                        ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.748 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.306      ; 1.810      ;
; -1.675 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.308      ; 1.739      ;
; -1.671 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.308      ; 1.735      ;
; -1.509 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.322      ; 1.587      ;
; -1.495 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.574      ;
; -1.465 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.544      ;
; -1.440 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.519      ;
; -1.437 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.322      ; 1.515      ;
; -1.365 ; UG4.0001111000 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.251      ; 2.113      ;
; -1.356 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.435      ;
; -1.327 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.406      ;
; -1.316 ; UG3.0001000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.042      ; 1.859      ;
; -1.304 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.322      ; 1.382      ;
; -1.294 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.373      ;
; -1.281 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.360      ;
; -1.218 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.322      ; 1.296      ;
; -1.217 ; UG3.0000000100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.042      ; 1.760      ;
; -1.197 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.323      ; 1.276      ;
; -1.186 ; state.s1       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.185      ; 1.754      ;
; -1.162 ; UG4.0001001110 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.258      ; 1.921      ;
; -1.144 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.023      ; 1.668      ;
; -1.131 ; UG3.0000000001 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.101      ; 1.460      ;
; -1.131 ; UG3.0000001100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.023      ; 1.655      ;
; -1.118 ; UG2.0001000111 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.030     ; 1.471      ;
; -1.103 ; UG3.0000100100 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.219      ; 1.823      ;
; -1.090 ; state.s9       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.172      ; 1.645      ;
; -1.084 ; state.s7       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.172      ; 1.639      ;
; -1.076 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.250      ; 1.827      ;
; -1.074 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.248      ; 1.823      ;
; -1.061 ; UG4.0001001111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.258      ; 1.820      ;
; -1.060 ; UG3.0000000001 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.008     ; 1.542      ;
; -1.057 ; state.s4       ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.251      ; 1.810      ;
; -1.057 ; UG3.0000000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.120      ; 1.405      ;
; -1.054 ; state.s1       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.234      ; 1.789      ;
; -1.047 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.189      ; 1.816      ;
; -1.047 ; state.s1       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.203      ; 1.740      ;
; -1.042 ; UG3.0001000100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.120      ; 1.390      ;
; -1.038 ; state.s3       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.171      ; 1.788      ;
; -1.037 ; state.s1       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.312      ; 1.577      ;
; -1.029 ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.172      ; 1.584      ;
; -1.027 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.173      ; 1.779      ;
; -1.021 ; UG4.0001011010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.250      ; 1.772      ;
; -1.012 ; UG2.0000010010 ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.025     ; 1.370      ;
; -1.010 ; UG3.0001000111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.038      ; 1.550      ;
; -1.009 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.256      ; 1.915      ;
; -1.007 ; UG1.0000110000 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.108      ; 1.532      ;
; -1.006 ; UG2.0001101011 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.025     ; 1.560      ;
; -1.003 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.191      ; 1.774      ;
; -0.991 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.257      ; 1.750      ;
; -0.989 ; UG3.0001000111 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.101      ; 1.318      ;
; -0.986 ; UG3.0000000100 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.011      ; 1.487      ;
; -0.985 ; UG3.0001000111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.023      ; 1.509      ;
; -0.976 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.022     ; 1.533      ;
; -0.966 ; UG3.0000010010 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.116      ; 1.310      ;
; -0.966 ; UG2.0001101010 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.173      ; 1.718      ;
; -0.961 ; state.s3       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.183      ; 1.722      ;
; -0.952 ; UG1.0000110001 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 1.521      ;
; -0.951 ; state.s4       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.188      ; 1.718      ;
; -0.950 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.185      ; 1.713      ;
; -0.949 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.236      ; 1.686      ;
; -0.948 ; UG1.0000110001 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.002      ; 1.528      ;
; -0.946 ; UG1.0000110000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 1.515      ;
; -0.945 ; UG3.0001001110 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.219      ; 1.665      ;
; -0.941 ; state.s0       ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.299      ; 1.468      ;
; -0.935 ; UG1.0000110000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.002      ; 1.515      ;
; -0.934 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.174      ; 1.688      ;
; -0.933 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.174      ; 1.687      ;
; -0.932 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.239      ; 1.821      ;
; -0.926 ; state.s0       ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.190      ; 1.606      ;
; -0.925 ; state.s0       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.235      ; 1.661      ;
; -0.924 ; state.s8       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.170      ; 1.477      ;
; -0.923 ; UG3.0000011000 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.007      ; 1.420      ;
; -0.923 ; UG2.0001000111 ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.042      ; 1.467      ;
; -0.921 ; UG1.0000110001 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.108      ; 1.446      ;
; -0.917 ; UG1.0001111000 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.010     ; 1.486      ;
; -0.915 ; UG3.0000100100 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.297      ; 1.440      ;
; -0.914 ; UG4.0001000111 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.258      ; 1.673      ;
; -0.913 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.250      ; 1.662      ;
; -0.910 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.256      ; 1.816      ;
; -0.907 ; UG4.0000011000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.250      ; 1.658      ;
; -0.905 ; UG1.0000111000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.002      ; 1.485      ;
; -0.904 ; state.s0       ; SS2[1]$latch ; clk          ; state.s5    ; 1.000        ; 0.172      ; 1.459      ;
; -0.902 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.235      ; 1.638      ;
; -0.897 ; UG1.0000011000 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.002      ; 1.477      ;
; -0.895 ; state.s9       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.244      ; 1.641      ;
; -0.894 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.045      ; 1.437      ;
; -0.891 ; state.s0       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.176      ; 1.647      ;
; -0.891 ; UG1.0001011010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.187      ; 1.657      ;
; -0.889 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.244      ; 1.635      ;
; -0.885 ; UG3.0000010010 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.007      ; 1.382      ;
; -0.885 ; UG2.0000111000 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.025     ; 1.439      ;
; -0.881 ; UG2.0001100000 ; SS2[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.173      ; 1.633      ;
; -0.879 ; UG4.0000001100 ; SS4[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.258      ; 1.638      ;
; -0.876 ; UG3.0001001111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.038      ; 1.416      ;
; -0.875 ; state.s2       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.176      ; 1.631      ;
; -0.874 ; UG4.0001100000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; 0.079      ; 1.452      ;
; -0.874 ; state.s4       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; 0.200      ; 1.652      ;
; -0.871 ; state.s8       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.219      ; 1.591      ;
; -0.871 ; UG3.0000001100 ; SS3[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.008     ; 1.353      ;
; -0.869 ; state.s3       ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; 0.276      ; 1.558      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.s6'                                                                     ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -0.532 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.580      ; 0.353      ;
; -0.420 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.597      ; 0.333      ;
; 0.190  ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.552      ; 0.350      ;
; 0.230  ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.481      ; 0.300      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.495 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.431      ;
; -0.490 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.426      ;
; -0.456 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.392      ;
; -0.417 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.353      ;
; -0.330 ; B              ; UG4.0000100100 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0001001001 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0001000001 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.330 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.267      ;
; -0.293 ; state.s0       ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.282 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.282 ; B              ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.220      ;
; -0.272 ; state.s3       ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.223      ;
; -0.266 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.218      ;
; -0.259 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.211      ;
; -0.258 ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.208      ;
; -0.254 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.206      ;
; -0.244 ; B              ; UG4.0001011010 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.180      ;
; -0.244 ; B              ; UG4.0001000100 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.180      ;
; -0.239 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.191      ;
; -0.223 ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.158      ;
; -0.219 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.050     ; 1.156      ;
; -0.209 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.129      ; 1.325      ;
; -0.209 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.129      ; 1.325      ;
; -0.205 ; state.s2       ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.156      ;
; -0.205 ; state.s2       ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.156      ;
; -0.205 ; state.s2       ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.156      ;
; -0.192 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.190 ; state.s2       ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.138      ; 1.315      ;
; -0.188 ; state.s2       ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; state.s2       ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; state.s2       ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.185 ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.137      ;
; -0.177 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; 0.137      ; 1.301      ;
; -0.175 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
; -0.175 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
; -0.175 ; B              ; UG2.0000000000 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
; -0.175 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
; -0.175 ; B              ; UG2.0000001000 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.172 ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.164 ; state.s3       ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; state.s3       ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.158 ; B              ; UG4.0001000111 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001110001 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000010010 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001101010 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001111010 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001000010 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000001100 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000000100 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000110000 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000111000 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000011000 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0001111000 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG4.0000001000 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.094      ;
; -0.158 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.110      ;
; -0.158 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.110      ;
; -0.158 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.110      ;
; -0.158 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.110      ;
; -0.158 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.110      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.s5'                                                                        ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.567 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.838      ; 1.396      ;
; -0.549 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.722      ; 1.298      ;
; -0.536 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.720      ; 1.309      ;
; -0.485 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.780      ; 1.420      ;
; -0.477 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.764      ; 1.412      ;
; -0.474 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.729      ; 1.380      ;
; -0.444 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.726      ; 1.407      ;
; -0.432 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.733      ; 1.426      ;
; -0.413 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.706      ; 1.418      ;
; -0.399 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.738      ; 1.464      ;
; -0.383 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.796      ; 1.538      ;
; -0.366 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.662      ; 1.421      ;
; -0.310 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.721      ; 1.536      ;
; -0.299 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.721      ; 1.547      ;
; -0.251 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.659      ; 1.533      ;
; -0.251 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.668      ; 1.542      ;
; -0.184 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.654      ; 1.595      ;
; 0.076  ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.838      ; 1.539      ;
; 0.089  ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.722      ; 1.436      ;
; 0.117  ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.720      ; 1.462      ;
; 0.144  ; UG1.0001101000 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.409      ; 0.583      ;
; 0.148  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.413      ; 0.591      ;
; 0.148  ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.729      ; 1.502      ;
; 0.153  ; state.s1       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.409      ; 0.592      ;
; 0.163  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.706      ; 1.494      ;
; 0.165  ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.738      ; 1.528      ;
; 0.166  ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.780      ; 1.571      ;
; 0.171  ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.764      ; 1.560      ;
; 0.172  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.413      ; 0.615      ;
; 0.191  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.796      ; 1.612      ;
; 0.191  ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.726      ; 1.542      ;
; 0.219  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.733      ; 1.577      ;
; 0.235  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.422      ; 0.687      ;
; 0.242  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.721      ; 1.588      ;
; 0.258  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.721      ; 1.604      ;
; 0.267  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.419      ; 0.716      ;
; 0.297  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.662      ; 1.584      ;
; 0.308  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.659      ; 1.592      ;
; 0.314  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.304      ; 0.648      ;
; 0.374  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.422      ; 0.826      ;
; 0.387  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.287      ; 0.704      ;
; 0.390  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.299      ; 0.719      ;
; 0.405  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.378      ; 0.813      ;
; 0.411  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.419      ; 0.860      ;
; 0.421  ; state.s2       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.352      ; 0.803      ;
; 0.424  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.668      ; 1.717      ;
; 0.440  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.304      ; 0.774      ;
; 0.445  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.353      ; 0.828      ;
; 0.450  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.419      ; 0.899      ;
; 0.460  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.361      ; 0.851      ;
; 0.461  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.354      ; 0.845      ;
; 0.461  ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.424      ; 0.915      ;
; 0.463  ; UG1.0000100100 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.409      ; 0.902      ;
; 0.464  ; state.s4       ; SS4[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.376      ; 0.870      ;
; 0.466  ; state.s7       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.421      ; 0.917      ;
; 0.483  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.189      ; 0.702      ;
; 0.500  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.302      ; 0.832      ;
; 0.502  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.313      ; 0.845      ;
; 0.502  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.654      ; 1.781      ;
; 0.504  ; UG4.0001000001 ; SS4[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.384      ; 0.918      ;
; 0.504  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.178      ; 0.712      ;
; 0.511  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.361      ; 0.902      ;
; 0.511  ; UG1.0001001111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.378      ; 0.919      ;
; 0.516  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.172      ; 0.718      ;
; 0.522  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.301      ; 0.853      ;
; 0.523  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.302      ; 0.855      ;
; 0.531  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.363      ; 0.924      ;
; 0.553  ; state.s4       ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.367      ; 0.950      ;
; 0.553  ; state.s9       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.295      ; 0.878      ;
; 0.553  ; UG2.0000001000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.353      ; 0.936      ;
; 0.558  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.485      ; 1.073      ;
; 0.559  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.295      ; 0.884      ;
; 0.562  ; UG1.0001000100 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.425      ; 1.017      ;
; 0.562  ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.484      ; 1.076      ;
; 0.567  ; UG1.0001001110 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.302      ; 0.899      ;
; 0.568  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.101      ; 0.699      ;
; 0.574  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.098      ; 0.702      ;
; 0.578  ; UG3.0000110000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.419      ; 1.027      ;
; 0.582  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.304      ; 0.916      ;
; 0.587  ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.485      ; 1.102      ;
; 0.590  ; state.s2       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.424      ; 1.044      ;
; 0.590  ; UG1.0001001001 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.378      ; 0.998      ;
; 0.591  ; state.s4       ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.369      ; 0.990      ;
; 0.595  ; state.s2       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.421      ; 1.046      ;
; 0.596  ; state.s9       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.424      ; 1.050      ;
; 0.596  ; state.s3       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.352      ; 0.978      ;
; 0.599  ; state.s3       ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.352      ; 0.981      ;
; 0.599  ; UG1.0001111010 ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.410      ; 1.039      ;
; 0.601  ; state.s9       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.421      ; 1.052      ;
; 0.604  ; UG1.0001000111 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.378      ; 1.012      ;
; 0.609  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.303      ; 0.942      ;
; 0.623  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.307      ; 0.960      ;
; 0.630  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.425      ; 1.085      ;
; 0.634  ; state.s3       ; SS3[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.290      ; 0.954      ;
; 0.637  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.172      ; 0.839      ;
; 0.638  ; UG4.0000010010 ; SS4[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.367      ; 1.035      ;
; 0.640  ; UG3.0000110001 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.419      ; 1.089      ;
; 0.640  ; UG2.0001100000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.354      ; 1.024      ;
; 0.655  ; state.s8       ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.350      ; 1.035      ;
; 0.656  ; UG1.0000000001 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.378      ; 1.064      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 1.418      ; 1.419      ;
; -0.157 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.402      ; 1.464      ;
; -0.139 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.402      ; 1.482      ;
; -0.137 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.402      ; 1.484      ;
; -0.136 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.402      ; 1.485      ;
; -0.099 ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 1.402      ; 1.522      ;
; -0.099 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 1.402      ; 1.522      ;
; -0.031 ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 1.402      ; 1.590      ;
; 0.187  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.196  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.316  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.328  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.643      ;
; 0.350  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.355  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.476      ;
; 0.402  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.523      ;
; 0.433  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.735      ;
; 0.433  ; B              ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.735      ;
; 0.435  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 1.418      ; 1.572      ;
; 0.443  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; -0.140     ; 0.387      ;
; 0.450  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.571      ;
; 0.474  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.608      ;
; 0.478  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.478  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.402      ; 1.599      ;
; 0.485  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.402      ; 1.606      ;
; 0.493  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.599      ;
; 0.506  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.515  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.518  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.520  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.522  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.138     ; 0.468      ;
; 0.523  ; B              ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; B              ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.526  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.551  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.402      ; 1.672      ;
; 0.557  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.199      ; 0.840      ;
; 0.562  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.681      ;
; 0.564  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.683      ;
; 0.569  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.402      ; 1.690      ;
; 0.570  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.689      ;
; 0.579  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.052      ; 0.715      ;
; 0.600  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 1.402      ; 1.721      ;
; 0.600  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 1.402      ; 1.721      ;
; 0.608  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; -0.140     ; 0.552      ;
; 0.608  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.610  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.729      ;
; 0.611  ; state.s8       ; next_state.s9  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.912      ;
; 0.616  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.735      ;
; 0.638  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.640  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.759      ;
; 0.646  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.765      ;
; 0.654  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001001111 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001001110 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.654  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.658  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.965      ;
; 0.658  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.965      ;
; 0.658  ; state.s1       ; UG1.0000110001 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0001101011 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000000000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000110000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000011000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000111000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0001111000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.658  ; state.s1       ; UG1.0000001000 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.973      ;
; 0.667  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 1.402      ; 1.788      ;
; 0.678  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.796      ;
; 0.727  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.846      ;
; 0.727  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.846      ;
; 0.730  ; state.s3       ; UG3.0001101000 ; clk          ; clk         ; 0.000        ; 0.222      ; 1.036      ;
; 0.735  ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.021      ; 0.840      ;
; 0.742  ; state.s2       ; UG2.0001110001 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0000110001 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0001101011 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0000010010 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0001011010 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0001001110 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0000110000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0000011000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0001111000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.742  ; state.s2       ; UG2.0001101000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.059      ;
; 0.743  ; B              ; UG2.0001110001 ; clk          ; clk         ; 0.000        ; 0.232      ; 1.059      ;
; 0.743  ; B              ; UG2.0000110001 ; clk          ; clk         ; 0.000        ; 0.232      ; 1.059      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.s6'                                                                     ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; 0.032 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 0.732      ; 0.294      ;
; 0.066 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 0.715      ; 0.311      ;
; 0.095 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 0.684      ; 0.309      ;
; 0.137 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.609      ; 0.276      ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s5'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|dataa        ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|dataa        ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|dataa        ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datab        ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datac        ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datab        ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datac        ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datac        ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datac        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datac        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datac        ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datac        ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch|datac        ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datac        ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch|datac        ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datac        ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch|datac        ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datac        ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s6'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datac          ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|datab          ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.334 ; 1.967 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 5.058 ; 5.550 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 4.599 ; 5.275 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 5.058 ; 5.538 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 4.870 ; 5.363 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 4.996 ; 5.462 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 4.867 ; 5.330 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 4.770 ; 5.364 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 4.922 ; 5.542 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 5.021 ; 5.491 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 4.811 ; 5.367 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 4.935 ; 5.550 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 7.232 ; 7.889 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 6.793 ; 7.399 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 7.232 ; 7.693 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 7.105 ; 7.568 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 7.170 ; 7.617 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 7.041 ; 7.485 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 7.027 ; 7.525 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 7.224 ; 7.715 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 7.195 ; 7.646 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 7.103 ; 7.556 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 7.069 ; 7.889 ; Rise       ; state.s5        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.999 ; -1.632 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.023 ; -1.662 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.023 ; -1.662 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.274 ; -1.936 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.099 ; -1.763 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.517 ; -2.081 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.398 ; -1.959 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.133 ; -1.772 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.274 ; -1.889 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.213 ; -1.874 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.188 ; -1.760 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.248 ; -1.932 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -1.727 ; -2.267 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -1.727 ; -2.267 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -1.945 ; -2.518 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -1.921 ; -2.531 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -2.263 ; -2.781 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -2.161 ; -2.659 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -2.025 ; -2.677 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -2.283 ; -2.878 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -2.016 ; -2.591 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -2.169 ; -2.772 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -2.145 ; -2.811 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 5.170 ; 5.463 ; Rise       ; clk             ;
;  count[0] ; clk        ; 4.070 ; 4.214 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.957 ; 4.074 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.170 ; 5.463 ; Rise       ; clk             ;
;  count[3] ; clk        ; 4.351 ; 4.596 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.629 ; 3.675 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.520 ; 3.564 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.335 ; 3.358 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.450 ; 3.486 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.497 ; 3.519 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.245 ; 3.257 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.629 ; 3.675 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.276 ; 3.292 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 3.533 ; 3.593 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.533 ; 3.593 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.253 ; 3.271 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.354 ; 3.383 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 3.294 ; 3.310 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.482 ; 3.534 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 3.363 ; 3.396 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.452 ; 3.490 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 3.884 ; 3.950 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 3.703 ; 3.780 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.598 ; 3.629 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.648 ; 3.707 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.884 ; 3.950 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.602 ; 3.696 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.687 ; 3.779 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.631 ; 3.697 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 3.936 ; 4.089 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.779 ; 3.849 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.440 ; 3.488 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.468 ; 3.505 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 3.572 ; 3.625 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 3.574 ; 3.641 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.936 ; 4.089 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.831 ; 3.936 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 5.212 ; 5.443 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.379 ; 4.481 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.625 ; 4.754 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.465 ; 4.577 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.868 ; 3.980 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.978 ; 4.115 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.868 ; 3.980 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.066 ; 5.352 ; Rise       ; clk             ;
;  count[3] ; clk        ; 4.247 ; 4.481 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.171 ; 3.182 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.432 ; 3.473 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.256 ; 3.278 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.366 ; 3.400 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.410 ; 3.430 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.171 ; 3.182 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.537 ; 3.581 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.199 ; 3.215 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 3.178 ; 3.195 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.446 ; 3.503 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.178 ; 3.195 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.274 ; 3.301 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 3.215 ; 3.230 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.396 ; 3.446 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 3.282 ; 3.313 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.366 ; 3.402 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 3.505 ; 3.535 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 3.609 ; 3.682 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.505 ; 3.535 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.555 ; 3.612 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.781 ; 3.844 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.510 ; 3.601 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.593 ; 3.680 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.540 ; 3.603 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 3.355 ; 3.401 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.675 ; 3.743 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.355 ; 3.401 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.382 ; 3.417 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 3.482 ; 3.533 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 3.485 ; 3.548 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.830 ; 3.977 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.730 ; 3.831 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 5.061 ; 5.282 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.261 ; 4.359 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.500 ; 4.624 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.346 ; 4.453 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.757   ; -0.815 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.550   ; -0.218 ; N/A      ; N/A     ; -3.000              ;
;  state.s5        ; -3.757   ; -0.815 ; N/A      ; N/A     ; 0.331               ;
;  state.s6        ; -1.403   ; -0.092 ; N/A      ; N/A     ; 0.353               ;
; Design-wide TNS  ; -194.542 ; -9.381 ; 0.0      ; 0.0     ; -141.808            ;
;  clk             ; -119.414 ; -1.016 ; N/A      ; N/A     ; -141.808            ;
;  state.s5        ; -72.082  ; -8.689 ; N/A      ; N/A     ; 0.000               ;
;  state.s6        ; -3.046   ; -0.131 ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.349  ; 2.824  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 8.870  ; 9.264  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 8.242  ; 8.699  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 8.870  ; 9.264  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 8.553  ; 8.997  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 8.709  ; 9.131  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 8.501  ; 8.902  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 8.418  ; 8.958  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 8.726  ; 9.180  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 8.779  ; 9.161  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 8.478  ; 8.959  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 8.736  ; 9.242  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 12.377 ; 12.875 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 11.681 ; 12.282 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 12.260 ; 12.811 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 12.148 ; 12.638 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 12.099 ; 12.678 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 11.891 ; 12.449 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 11.902 ; 12.524 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 12.312 ; 12.875 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 12.169 ; 12.708 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 12.067 ; 12.599 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 12.377 ; 12.781 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.999 ; -1.632 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.023 ; -1.662 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.023 ; -1.662 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.274 ; -1.936 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.099 ; -1.763 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.517 ; -2.081 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.398 ; -1.959 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.133 ; -1.772 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.274 ; -1.889 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.213 ; -1.874 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.188 ; -1.760 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.248 ; -1.932 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -1.727 ; -2.267 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -1.727 ; -2.267 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -1.945 ; -2.518 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -1.921 ; -2.531 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -2.263 ; -2.781 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -2.161 ; -2.659 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -2.025 ; -2.677 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -2.283 ; -2.878 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -2.016 ; -2.591 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -2.169 ; -2.772 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -2.145 ; -2.811 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 8.485 ; 8.631 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.799 ; 6.854 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.558 ; 6.657 ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.485 ; 8.631 ; Rise       ; clk             ;
;  count[3] ; clk        ; 7.226 ; 7.451 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 6.216 ; 6.117 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.996 ; 5.914 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.626 ; 5.550 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.847 ; 5.776 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.908 ; 5.848 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.450 ; 5.382 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 6.216 ; 6.117 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.491 ; 5.432 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.972 ; 5.927 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.972 ; 5.927 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.454 ; 5.400 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.630 ; 5.575 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 5.562 ; 5.501 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.869 ; 5.816 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.683 ; 5.618 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.839 ; 5.770 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 6.606 ; 6.555 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 6.302 ; 6.212 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 6.105 ; 6.048 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 6.132 ; 6.107 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 6.606 ; 6.555 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 6.077 ; 6.058 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 6.219 ; 6.220 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 6.145 ; 6.078 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 6.647 ; 6.697 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 6.466 ; 6.383 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.816 ; 5.757 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.849 ; 5.804 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 6.047 ; 5.973 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 6.050 ; 5.999 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 6.647 ; 6.697 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.493 ; 6.505 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 8.649 ; 8.733 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 7.145 ; 7.190 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.566 ; 7.608 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 7.301 ; 7.324 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.868 ; 3.980 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.978 ; 4.115 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.868 ; 3.980 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.066 ; 5.352 ; Rise       ; clk             ;
;  count[3] ; clk        ; 4.247 ; 4.481 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.171 ; 3.182 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.432 ; 3.473 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.256 ; 3.278 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.366 ; 3.400 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.410 ; 3.430 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.171 ; 3.182 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.537 ; 3.581 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.199 ; 3.215 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 3.178 ; 3.195 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.446 ; 3.503 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.178 ; 3.195 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.274 ; 3.301 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 3.215 ; 3.230 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.396 ; 3.446 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 3.282 ; 3.313 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.366 ; 3.402 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 3.505 ; 3.535 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 3.609 ; 3.682 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.505 ; 3.535 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.555 ; 3.612 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.781 ; 3.844 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.510 ; 3.601 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.593 ; 3.680 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.540 ; 3.603 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 3.355 ; 3.401 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.675 ; 3.743 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.355 ; 3.401 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.382 ; 3.417 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 3.482 ; 3.533 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 3.485 ; 3.548 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.830 ; 3.977 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.730 ; 3.831 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 5.061 ; 5.282 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.261 ; 4.359 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.500 ; 4.624 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.346 ; 4.453 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch_input[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 273      ; 0        ; 0        ; 0        ;
; state.s5   ; clk      ; 3        ; 3        ; 0        ; 0        ;
; state.s6   ; clk      ; 5        ; 5        ; 0        ; 0        ;
; clk        ; state.s5 ; 472      ; 0        ; 0        ; 0        ;
; state.s6   ; state.s5 ; 26       ; 26       ; 0        ; 0        ;
; clk        ; state.s6 ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 273      ; 0        ; 0        ; 0        ;
; state.s5   ; clk      ; 3        ; 3        ; 0        ; 0        ;
; state.s6   ; clk      ; 5        ; 5        ; 0        ; 0        ;
; clk        ; state.s5 ; 472      ; 0        ; 0        ; 0        ;
; state.s6   ; state.s5 ; 26       ; 26       ; 0        ; 0        ;
; clk        ; state.s6 ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 1322  ; 1322 ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Nov 27 14:12:14 2024
Info: Command: quartus_sta wordle -c wordle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wordle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.s5 state.s5
    Info (332105): create_clock -period 1.000 -name state.s6 state.s6
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.757
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.757             -72.082 state.s5 
    Info (332119):    -1.550            -119.414 clk 
    Info (332119):    -1.403              -3.046 state.s6 
Info (332146): Worst-case hold slack is -0.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.815              -8.689 state.s5 
    Info (332119):    -0.153              -0.561 clk 
    Info (332119):    -0.092              -0.131 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.000 clk 
    Info (332119):     0.344               0.000 state.s5 
    Info (332119):     0.381               0.000 state.s6 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.365             -63.214 state.s5 
    Info (332119):    -1.316              -2.864 state.s6 
    Info (332119):    -1.284             -94.789 clk 
Info (332146): Worst-case hold slack is -0.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.719              -7.424 state.s5 
    Info (332119):    -0.137              -0.530 clk 
    Info (332119):     0.047               0.000 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.000 clk 
    Info (332119):     0.415               0.000 state.s5 
    Info (332119):     0.437               0.000 state.s6 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.748
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.748             -28.453 state.s5 
    Info (332119):    -0.532              -0.952 state.s6 
    Info (332119):    -0.495             -17.222 clk 
Info (332146): Worst-case hold slack is -0.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.567              -6.820 state.s5 
    Info (332119):    -0.218              -1.016 clk 
    Info (332119):     0.032               0.000 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -141.808 clk 
    Info (332119):     0.331               0.000 state.s5 
    Info (332119):     0.353               0.000 state.s6 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4603 megabytes
    Info: Processing ended: Wed Nov 27 14:12:16 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


