Курс цифровой схемотехники и архитектуры вычислительных систем. Делали различные логические элементы на SystemVerilog, также есть CPU_factorial - курсовой проект, в котором полностью реализован процессор с дополнительной функцией - факториала
