<html><head><META http-equiv="Content-Type" content="text/html; charset=iso-8859-1"><title></title></head><body bgcolor="#ffffff" marginheight="0" marginwidth="5" link="#666666" vlink="#666666" alink="#666666"><table border="0" width="100%"><tr><th>Project in microelectronics</th><th style="text-align:left;">Enseignant-e-(s): Profs divers *</th></tr><tr><td colspan="2">Génie électrique et électronique , 2019-2020, Master semestre 3</td></tr><tr><td colspan="2">Génie électrique et électronique , 2019-2020, Master semestre 1</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Biotto Lucas</td><td>Génie électrique et électronique , 2019-2020, Master semestre 3</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Christoph Muller</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>Diff Pass Transistor Leakage Suppression Logic</td></tr></table></td></tr></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2018-2019, Master semestre 3</td></tr><tr><td colspan="2">Génie électrique et électronique , 2018-2019, Master semestre 1</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Martín Galicia Juan Antonio</td><td>Génie électrique et électronique , 2018-2019, Master semestre 3</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Levisse Alexandre Sébastien Julien</td></tr><tr><td><b>Enseignant : </b></td><td>Atienza Alonso David</td></tr><tr><td><b>Mots-clé : </b></td><td>Full-custom design, Adders, VLSI</td></tr><tr><td><b>Titre * : </b></td><td>Exploration of high speed in-memory computing operators in advanced CMOS technology node</td></tr></table></td></tr><tr><td>Michoud Alexis Jean Dominique</td><td>Génie électrique et électronique , 2018-2019, Master semestre 3</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Ergunay Selman</td></tr><tr><td><b>Enseignant : </b></td><td>Leblebici Yusuf</td></tr><tr><td><b>Titre * : </b></td><td>Real-time stitching hardware design for planar multi-camera arrays</td></tr></table></td></tr><tr><td>Nieto Casarrubias Emmanuel</td><td>Génie électrique et électronique , 2018-2019, Master semestre 3</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Christoph Müller</td></tr><tr><td><b>Assistant : </b></td><td>Nicolas Frigerio</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>Characterization of a standard cell library using dynamic leakage suppression</td></tr></table></td></tr><tr><td>Snoeijs Jan Herman Ann</td><td>Génie électrique et électronique , 2018-2019, Master semestre 3</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Non défini</td></tr><tr><td><b>Enseignant : </b></td><td>Schmid Alexandre</td></tr><tr><td><b>Titre * : </b></td><td>FPGA realization of the Gated Recurrent Unit aiming at biomedical applications</td></tr></table></td></tr></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2018-2019, Master semestre 4</td></tr><tr><td colspan="2">Génie électrique et électronique , 2018-2019, Master semestre 2</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Delacour Corentin</td><td>Génie électrique et électronique , 2018-2019, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Koukab Adil</td></tr><tr><td><b>Enseignant : </b></td><td>Koukab Adil</td></tr><tr><td><b>Titre * : </b></td><td>Design of a CMOS Charge Sensitive Amplifier and its implementation in a radiation detector front-end.</td></tr></table></td></tr><tr><td>Jourdan Alex</td><td>Génie électrique et électronique , 2018-2019, Master semestre 4</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Guerrieri Andrea</td></tr><tr><td><b>Enseignant : </b></td><td>Beuchat René</td></tr><tr><td><b>Titre * : </b></td><td>High Performance FPGA for Adaptiv Optics</td></tr></table></td></tr><tr><td>Maher Olivier Guill</td><td>Génie électrique et électronique , 2018-2019, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Koukab Adil</td></tr><tr><td><b>Enseignant : </b></td><td>Koukab Adil</td></tr><tr><td><b>Titre * : </b></td><td>Design of a shaper/discriminator block and its implementation in a front-end for spectroscopic imaging</td></tr></table></td></tr><tr><td>Nonaca Darja</td><td>Génie électrique et électronique , 2018-2019, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Vladimir Kopta, Nicola Scolari</td></tr><tr><td><b>Enseignant : </b></td><td>Vachoux Alain</td></tr><tr><td><b>Titre * : </b></td><td>Design and optimization of DCDC converters.</td></tr></table></td></tr><tr><td>Tarcin Ahmet Ayberk</td><td>Génie électrique et électronique , 2018-2019, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Robert Giterman</td></tr><tr><td><b>Commentaire (étu) : </b></td><td>On many modern AI applications, DEEP learning using convolutional neural networks (CNN) has been gaining importance. Since CNNs require large amounts of memory, it is crucial to create significant data movement from on-chip and off chip to support computations. Additionally, data movement can be more energy-consuming than computation, that is why an optimization is required.</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Mots-clé : </b></td><td>Deep Neural Networks, Embedded DRAM, SRAM, Memory</td></tr><tr><td><b>Titre * : </b></td><td>Optimization of Memory Structures for Deep Neural Networks</td></tr></table></td></tr></table></td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"></table></td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"></table></td></tr><tr><td colspan="2">Génie électrique et électronique , 2019-2020, Master semestre 4</td></tr><tr><td colspan="2">Génie électrique et électronique , 2019-2020, Master semestre 2</td></tr><tr><td colspan="2"><font color="red"></font><table border="0" width="100%"><tr><td>Chevaleyre Sébastien Marian Michel</td><td>Génie électrique et électronique , 2019-2020, Master semestre 4</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Levisse Alexandre</td></tr><tr><td><b>Enseignant : </b></td><td>Atienza Alonso David</td></tr><tr><td><b>Titre * : </b></td><td>Design and Exploration of an Automated Macro-Memory Place and Route Framework for Emerging Memory Architectures</td></tr></table></td></tr><tr><td>Cruchet Vassili Jean-Baptiste</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Dr. Kerim Ture (kerim.ture@epfl.ch)</td></tr><tr><td><b>Enseignant : </b></td><td>Dehollain Catherine</td></tr><tr><td><b>Titre * : </b></td><td>External Base Station for Remote Powering Deeply Implanted Medical Device</td></tr></table></td></tr><tr><td>De Matteis Ludovic Pierre Humbert</td><td>Mobilité EL, 2019-2020, Semestre printemps</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Matteo Macchini / Fabrizio Schiano</td></tr><tr><td><b>Enseignant : </b></td><td>Floreano Dario</td></tr><tr><td><b>Titre * : </b></td><td>Validation of a multimodal haptic interface for drone swarm teleoperation</td></tr></table></td></tr><tr><td>Johansson Léo Pierre</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Müller Christoph</td></tr><tr><td><b>Commentaire (étu) : </b></td><td>En groupe de 2 avec Jonathan Magnin</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>Implementation of a Microprocessor in a New Ultra-Low-Power Logic Style</td></tr></table></td></tr><tr><td>Laforge Clyde</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Andreas Toftegaard Kristensen</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Titre * : </b></td><td>"Neural Network Accelerator Memory Hierarchy Optimizations and Implementation"</td></tr></table></td></tr><tr><td>Le Signor Théo Paul Valentin</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Kerim Ture</td></tr><tr><td><b>Enseignant : </b></td><td>Dehollain Catherine</td></tr><tr><td><b>Titre * : </b></td><td>Inductive sensor readout design</td></tr></table></td></tr><tr><td>Ohanesian Carla</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Farhang Razi Keyvan</td></tr><tr><td><b>Enseignant : </b></td><td>Schmid Alexandre</td></tr><tr><td><b>Titre * : </b></td><td>Design and implementation of a frequency domain feature extractor based on A.I. techniques for automatic seizure detection</td></tr></table></td></tr><tr><td>Pesic Vladimir</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Kerim Ture</td></tr><tr><td><b>Enseignant : </b></td><td>Dehollain Catherine</td></tr><tr><td><b>Titre * : </b></td><td>Inductive CMOS readout circuit</td></tr></table></td></tr><tr><td>Wang Shu</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Robert Giterman, Christoph Thomas Muller</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Mots-clé : </b></td><td>Circuit Design, Cadence Virtuoso</td></tr><tr><td><b>Titre * : </b></td><td>Content Addressable Memory Implementation Using Gain-Cell Embedded DRAM</td></tr></table></td></tr><tr><td>Wieczorek Jakub Lukasz</td><td>Mobilité EL, 2019-2020, Semestre printemps</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Reza Ranjandish</td></tr><tr><td><b>Enseignant : </b></td><td>Schmid Alexandre</td></tr><tr><td><b>Titre * : </b></td><td>Lightweight hardware implementation of an artificial neural network for extraction of the features of the biomedical signals</td></tr></table></td></tr><tr><td>Yu Wenxiang</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>koukab adil</td></tr><tr><td><b>Enseignant : </b></td><td>Koukab Adil</td></tr><tr><td><b>Titre * : </b></td><td>Design of analog front-end for spectroscopic imaging</td></tr></table></td></tr><tr><td>Zhou Yuxuan</td><td>Génie électrique et électronique , 2019-2020, Master semestre 2</td><td><table border="0"><tr><td><b>Assistant : </b></td><td>Christoph Thomas Muller</td></tr><tr><td><b>Assistant : </b></td><td>Robert Giterman</td></tr><tr><td><b>Enseignant : </b></td><td>Burg Andreas Peter</td></tr><tr><td><b>Mots-clé : </b></td><td>Circuit Design, Cadence Virtuoso</td></tr><tr><td><b>Titre * : </b></td><td>Content Addressable Memory Implementation Using Gain-Cell Embedded DRAM</td></tr></table></td></tr></table></td></tr></table></body></html>
<!-- OpenXml:0.01s  agent ctrl:0.00s  xml:0.12s  xsl extr&stylesheet:0.00s  xsl after parsing:0.00s  xsl ctrl data:0.00s  transform 2:0.02s  xsl process:0.00s  -->