<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:32.1532</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0006150</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시패널 및 이의 제조방법</inventionTitle><inventionTitleEng>DISPLAY PANEL AND MANUFACTURING METHOD OF THE SAME</inventionTitleEng><openDate>2025.07.23</openDate><openNumber>10-2025-0111793</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/122</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 표시패널은 베이스층, 상기 베이스층 상에 배치되고, 반도체 패턴을 포함하는 트랜지스터, 상기 반도체 패턴에 연결된 제1 연결전극, 상기 제1 연결전극과 동일 층 상에 배치되는 센싱 라인, 상기 트랜지스터 및 상기 제1 연결전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 제2 절연층, 상기 제2 절연층 상에 배치되고, 제1 관통홀을 통해 상기 연결전극에 연결되는 제1 전극, 상기 제2 절연층 상에 배치되고, 상기 제1 전극과 평면상에서 이격되고, 제2 관통홀을 통해 상기 센싱 라인에 연결되는 추가 전극, 및 상기 제1 절연층 상에 배치되고, 상기 제1 전극 및 상기 추가 전극과 전기적으로 연결되고, 규소를 포함하는 센싱 패턴을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스층; 상기 베이스층 상에 배치되고, 반도체 패턴을 포함하는 트랜지스터; 상기 반도체 패턴에 연결된 제1 연결전극; 상기 제1 연결전극과 동일 층 상에 배치되는 센싱 라인; 상기 트랜지스터 및 상기 제1 연결전극 상에 배치된 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제2 절연층 상에 배치되고, 제1 관통홀을 통해 상기 제1 연결전극에 연결되는 제1 전극; 상기 제2 절연층 상에 배치되고, 상기 제1 전극과 평면상에서 이격되고, 제2 관통홀을 통해 상기 센싱 라인에 연결되는 추가 전극; 및 상기 제1 절연층 상에 배치되고, 상기 제1 전극 및 상기 추가 전극과 전기적으로 연결되고, 규소를 포함하는 센싱 패턴; 을 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 센싱 패턴의 가시광선 파장범위에서 광 투과율은 10% 이상인 표시패널. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 반도체 패턴 상에 배치된 게이트 절연패턴층을 더 포함하고, 상기 제1 연결전극 및 상기 센싱 라인 각각은 상기 게이트 절연패턴층 상에 배치되는 표시패널. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 트랜지스터는 상기 게이트 절연패턴층 상에 배치되는 게이트 전극을 더 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 연결전극, 상기 센싱 라인 및 상기 게이트 전극 각각은 서로 동일한 물질을 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 센싱 패턴은 상기 규소 및 질소를 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제1 전극 상에 배치되고, 발광층을 포함하는 중간층; 및 상기 중간층 상에 배치되는 제2 전극; 을 더 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 전극 및 상기 추가 전극은 제1 방향을 따라 이격되고, 상기 제1 방향에서 상기 제1 전극의 폭은 상기 제1 방향에서 상기 추가 전극의 폭보다 큰 표시패널. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 전극 및 상기 추가 전극의 상기 제1 방향에서의 이격 거리는 상기 제1 방향에서 상기 추가 전극의 폭보다 큰 표시패널. </claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 전극의 길이는 상기 제2 방향에서 상기 추가 전극의 길이와 실질적으로 동일한 표시패널. </claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 제1 관통홀 및 상기 제2 관통홀 각각은 상기 제1 절연층, 상기 제2 절연층 및 상기 센싱 패턴 각각을 관통하는 표시패널. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 관통홀 및 상기 제2 관통홀 각각은 복수로 제공되는 표시패널. </claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제1 전극 및 상기 추가 전극은 제1 방향을 따라 이격되고, 상기 제1 관통홀 및 상기 제2 관통홀 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장된 장변, 및 상기 제1 방향으로 연장된 단변을 포함하는 표시패널. </claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 베이스층 및 상기 트랜지스터 사이에 배치되는 하부 절연층; 및 상기 하부 절연층 및 상기 베이스층 사이에 배치되고, 평면 상에서 서로 이격된 복수의 도전패턴들; 을 더 포함하고, 상기 복수의 도전패턴들 중 적어도 일부는 상기 제1 연결전극과 전기적으로 연결되는 표시패널. </claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 제2 절연층 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출시키는 화소 개구부가 정의된 화소정의막을 더 포함하고, 상기 추가 전극은 상기 화소정의막에 의해 커버되는 표시패널. </claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 제2 절연층의 가시광선 파장범위에서 광 투과율은 80% 이상인 표시패널. </claim></claimInfo><claimInfo><claim>17. 베이스층; 상기 베이스층 상에 배치되고, 반도체 패턴을 포함하는 트랜지스터; 상기 반도체 패턴에 연결된 제1 연결전극; 평면상에서 상기 제1 연결전극과 이격된 센싱 라인; 상기 트랜지스터 및 상기 제1 연결전극 상에 배치된 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제2 절연층 상에 배치되고, 상기 제1 연결전극에 전기적으로 연결되는 발광소자; 상기 제2 절연층 상에 배치되고, 상기 센싱 라인에 연결되는 추가 전극; 및 상기 제1 절연층 상에 배치되는 센싱 패턴; 을 포함하고, 상기 발광소자는 상기 제1 연결전극에 연결되고, 평면상에서 상기 추가 전극과 이격된 제1 전극; 상기 제1 전극 상에 배치되는 발광층; 및 상기 발광층 상에 배치되는 제2 전극; 을 포함하고, 상기 제1 전극 및 상기 추가 전극 각각의 일부는 상기 센싱 패턴에 정의된 관통홀 내에 배치되는 표시패널. </claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제2 절연층 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출시키는 화소 개구부가 정의된 화소정의막을 더 포함하고, 상기 추가 전극은 상기 화소정의막에 의해 커버되는 표시패널. </claim></claimInfo><claimInfo><claim>19. 베이스층 상에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴의 일부를 커버하는 게이트 절연패턴층을 형성하는 단계; 상기 게이트 절연패턴층 상에 제1 연결전극 및 센싱 라인을 형성하는 단계; 상기 제1 연결전극 및 상기 센싱 라인을 커버하는 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 규소를 포함하는 센싱 패턴을 형성하는 단계; 상기 센싱 패턴을 커버하는 제2 절연층을 형성하는 단계; 상기 제1 절연층, 상기 센싱 패턴 및 상기 제2 절연층을 관통하는 제1 관통홀 및 제2 관통홀 각각을 형성하는 단계; 및 상기 제2 절연층 상에 상기 제1 관통홀을 통해 상기 제1 연결전극에 연결되는 제1 전극, 및 상기 제2 컨택홀을 통해 상기 센싱 라인에 연결되는 추가 전극을 형성하는 단계; 를 포함하는 표시패널 제조방법. </claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 센싱 패턴을 형성하는 단계에서, 질소 가스(N2) 및 실란 가스(SiH4)가 제공되고, 상기 실란 가스 대비 상기 질소 가스의 비율은 4.0 이상 10 이하인 표시패널 제조방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, KWANGSOO</engName><name>이광수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, JEONGJU</engName><name>박정주</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, WOOGEUN</engName><name>이우근</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.15</receiptDate><receiptNumber>1-1-2024-0053392-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240006150.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fdbad851934fecbd8bf73bbbafc432a8cf2f74519dc2e7eedf983db5cefa5210b9a925fbc038b11570a6029708b7bf8e84da035b712bff93</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf36a56657452d24e09fa2ac6c003d3faa69a36f007a383595c0e3a609e9c73b9702ef606442a7ade116e0ef264681172a53e9cbf560d42937</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>