Timing Analyzer report for UART
Tue May  6 16:01:04 2025
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkn'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'txrst'
 15. Slow 1200mV 85C Model Hold: 'clkn'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'txrst'
 18. Slow 1200mV 85C Model Recovery: 'clkn'
 19. Slow 1200mV 85C Model Removal: 'clkn'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clkn'
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'txrst'
 30. Slow 1200mV 0C Model Hold: 'clkn'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'txrst'
 33. Slow 1200mV 0C Model Recovery: 'clkn'
 34. Slow 1200mV 0C Model Removal: 'clkn'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clkn'
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'txrst'
 44. Fast 1200mV 0C Model Hold: 'clkn'
 45. Fast 1200mV 0C Model Hold: 'clk'
 46. Fast 1200mV 0C Model Hold: 'txrst'
 47. Fast 1200mV 0C Model Recovery: 'clkn'
 48. Fast 1200mV 0C Model Removal: 'clkn'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE22F17C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processors 3-8         ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; clkn       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkn }  ;
; txrst      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { txrst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.0 MHz  ; 250.0 MHz       ; clkn       ;                                                               ;
; 262.95 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkn  ; -3.000 ; -167.889           ;
; clk   ; -2.803 ; -64.713            ;
; txrst ; -1.235 ; -5.963             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clkn  ; 0.271 ; 0.000              ;
; clk   ; 0.358 ; 0.000              ;
; txrst ; 0.517 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clkn  ; 0.058 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clkn  ; -0.143 ; -3.716               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -64.000                          ;
; txrst ; -3.000 ; -3.000                           ;
; clkn  ; -1.000 ; -74.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkn'                                                                                                                    ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.000 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.934      ;
; -3.000 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.934      ;
; -3.000 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.934      ;
; -2.994 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.928      ;
; -2.994 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.928      ;
; -2.994 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.928      ;
; -2.959 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.893      ;
; -2.952 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.886      ;
; -2.900 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.834      ;
; -2.900 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.834      ;
; -2.900 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.834      ;
; -2.893 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.827      ;
; -2.893 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.827      ;
; -2.893 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.827      ;
; -2.887 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.821      ;
; -2.887 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.821      ;
; -2.887 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.821      ;
; -2.867 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.801      ;
; -2.861 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.795      ;
; -2.856 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.790      ;
; -2.836 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.770      ;
; -2.836 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.770      ;
; -2.836 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.770      ;
; -2.808 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.742      ;
; -2.808 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.742      ;
; -2.808 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.742      ;
; -2.795 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.729      ;
; -2.785 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.719      ;
; -2.728 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.662      ;
; -2.728 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.662      ;
; -2.728 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.662      ;
; -2.702 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.636      ;
; -2.649 ; UART_tx2:TX|data_buff[5]~_emulated ; UART_tx2:TX|data_buff[4]           ; clkn         ; clkn        ; 1.000        ; -0.062     ; 3.582      ;
; -2.627 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.561      ;
; -2.627 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.561      ;
; -2.627 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.561      ;
; -2.614 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.548      ;
; -2.614 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.548      ;
; -2.614 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.548      ;
; -2.613 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.547      ;
; -2.613 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.547      ;
; -2.613 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.547      ;
; -2.601 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.535      ;
; -2.591 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.525      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.462      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.455      ;
; -2.515 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.449      ;
; -2.515 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.449      ;
; -2.515 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.449      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.514 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.445      ;
; -2.494 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.428      ;
; -2.492 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.426      ;
; -2.470 ; UART_tx2:TX|clk_counter[2]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.404      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.387      ;
; -2.444 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.375      ;
; -2.444 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.375      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.436 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.370      ;
; -2.433 ; UART_tx2:TX|clk_counter[3]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.367      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.430 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.364      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.425 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.061     ; 3.359      ;
; -2.421 ; UART_rx2:RX|clk_counter[3]         ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.064     ; 3.352      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                       ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.803 ; counter[19] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.737      ;
; -2.780 ; counter[4]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.713      ;
; -2.741 ; counter[29] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.675      ;
; -2.739 ; counter[31] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.673      ;
; -2.736 ; counter[30] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.670      ;
; -2.729 ; counter[18] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.663      ;
; -2.728 ; counter[20] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.662      ;
; -2.700 ; counter[5]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.633      ;
; -2.686 ; counter[27] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.620      ;
; -2.664 ; counter[24] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.598      ;
; -2.648 ; counter[26] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.582      ;
; -2.647 ; counter[16] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.580      ;
; -2.602 ; counter[13] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.535      ;
; -2.585 ; counter[21] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.519      ;
; -2.572 ; counter[8]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.505      ;
; -2.559 ; counter[11] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.492      ;
; -2.558 ; counter[7]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.491      ;
; -2.551 ; counter[9]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.484      ;
; -2.524 ; counter[23] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.458      ;
; -2.465 ; counter[0]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.398      ;
; -2.464 ; counter[28] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.398      ;
; -2.463 ; counter[14] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.396      ;
; -2.460 ; counter[17] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.394      ;
; -2.428 ; counter[2]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.361      ;
; -2.408 ; counter[6]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.341      ;
; -2.362 ; counter[25] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.296      ;
; -2.352 ; counter[12] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.285      ;
; -2.316 ; counter[10] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.249      ;
; -2.285 ; counter[15] ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.218      ;
; -2.277 ; counter[22] ; clkn        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.211      ;
; -2.271 ; counter[19] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.205      ;
; -2.267 ; counter[3]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.200      ;
; -2.209 ; counter[29] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.143      ;
; -2.208 ; counter[1]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.140      ;
; -2.207 ; counter[31] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.141      ;
; -2.206 ; counter[0]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.138      ;
; -2.204 ; counter[30] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.138      ;
; -2.202 ; counter[1]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.134      ;
; -2.193 ; counter[18] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.127      ;
; -2.185 ; counter[1]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.118      ;
; -2.182 ; counter[20] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.116      ;
; -2.140 ; counter[27] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.074      ;
; -2.125 ; counter[0]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.057      ;
; -2.122 ; counter[24] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.056      ;
; -2.115 ; counter[16] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.048      ;
; -2.112 ; counter[26] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.046      ;
; -2.092 ; counter[1]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.024      ;
; -2.091 ; counter[2]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.090 ; counter[0]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.022      ;
; -2.090 ; counter[3]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.022      ;
; -2.086 ; counter[1]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.018      ;
; -2.084 ; counter[3]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.016      ;
; -2.066 ; counter[4]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.999      ;
; -2.039 ; counter[21] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.973      ;
; -2.023 ; counter[7]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.955      ;
; -2.017 ; counter[7]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.949      ;
; -2.010 ; counter[2]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.942      ;
; -2.009 ; counter[0]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.941      ;
; -1.987 ; counter[1]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.919      ;
; -1.986 ; counter[5]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.919      ;
; -1.978 ; counter[4]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; counter[23] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.912      ;
; -1.976 ; counter[1]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.908      ;
; -1.976 ; counter[5]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.908      ;
; -1.975 ; counter[2]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.907      ;
; -1.974 ; counter[0]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.906      ;
; -1.974 ; counter[3]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.906      ;
; -1.970 ; counter[5]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.902      ;
; -1.970 ; counter[1]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.902      ;
; -1.968 ; counter[3]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.900      ;
; -1.928 ; counter[17] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.862      ;
; -1.919 ; counter[28] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.853      ;
; -1.908 ; counter[9]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.840      ;
; -1.907 ; counter[7]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.839      ;
; -1.904 ; counter[0]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.836      ;
; -1.902 ; counter[9]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.834      ;
; -1.901 ; counter[7]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.833      ;
; -1.897 ; counter[4]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.829      ;
; -1.894 ; counter[2]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.826      ;
; -1.893 ; counter[0]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.825      ;
; -1.888 ; counter[13] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.821      ;
; -1.869 ; counter[8]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.801      ;
; -1.869 ; counter[3]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.801      ;
; -1.862 ; counter[4]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.794      ;
; -1.860 ; counter[1]  ; counter[24] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.792      ;
; -1.860 ; counter[5]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.792      ;
; -1.859 ; counter[2]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.791      ;
; -1.858 ; counter[0]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; counter[6]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; counter[8]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.791      ;
; -1.858 ; counter[3]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.790      ;
; -1.854 ; counter[5]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.786      ;
; -1.854 ; counter[1]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.786      ;
; -1.852 ; counter[3]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.784      ;
; -1.845 ; counter[11] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.778      ;
; -1.844 ; counter[7]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.777      ;
; -1.837 ; counter[9]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.770      ;
; -1.816 ; counter[25] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.750      ;
; -1.805 ; counter[19] ; counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.739      ;
; -1.805 ; counter[10] ; counter[31] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.737      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'txrst'                                                                                       ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.235 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 1.000        ; -0.076     ; 0.929      ;
; -1.050 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 1.000        ; -0.075     ; 0.912      ;
; -0.854 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 1.000        ; -0.001     ; 0.965      ;
; -0.745 ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 1.000        ; -0.078     ; 0.913      ;
; -0.741 ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 1.000        ; -0.076     ; 0.923      ;
; -0.671 ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 1.000        ; 0.028      ; 0.803      ;
; -0.667 ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 1.000        ; -0.075     ; 0.933      ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkn'                                                                                                             ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; UART_tx2:TX|data_buff[0]~1  ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.089      ; 0.547      ;
; 0.343 ; UART_rx2:RX|STATE.START     ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.077      ; 0.577      ;
; 0.347 ; UART_tx2:TX|data_buff[6]~21 ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.163      ; 0.697      ;
; 0.350 ; UART_tx2:TX|data_buff[1]~5  ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.163      ; 0.700      ;
; 0.357 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[7]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_rx2:RX|bitcount[3]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|status          ; UART_tx2:TX|status                 ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[9]  ; UART_tx2:TX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[10] ; UART_tx2:TX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[11] ; UART_tx2:TX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[14] ; UART_tx2:TX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[13] ; UART_tx2:TX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[12] ; UART_tx2:TX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[8]  ; UART_tx2:TX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[7]  ; UART_tx2:TX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[6]  ; UART_tx2:TX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|clk_counter[5]  ; UART_tx2:TX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|flag[2]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; UART_tx2:TX|data_out        ; UART_tx2:TX|data_out               ; clkn         ; clkn        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; UART_tx2:TX|data_buff[2]~9  ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.164      ; 0.710      ;
; 0.360 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.580      ;
; 0.376 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.596      ;
; 0.378 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_out[4]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.598      ;
; 0.379 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_out[6]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.599      ;
; 0.380 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_out[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.397      ; 0.934      ;
; 0.381 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_out[1]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_out[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_out[5]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.601      ;
; 0.383 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.603      ;
; 0.384 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.604      ;
; 0.385 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.605      ;
; 0.431 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.651      ;
; 0.472 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.397      ; 1.026      ;
; 0.481 ; UART_tx2:TX|data_buff[3]~13 ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.164      ; 0.832      ;
; 0.495 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.080      ;
; 0.517 ; UART_rx2:RX|data_val[0]     ; UART_rx2:RX|data_out[0]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.737      ;
; 0.536 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.756      ;
; 0.543 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_out[7]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.763      ;
; 0.553 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; UART_rx2:RX|clk_counter[13] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.078      ; 0.788      ;
; 0.559 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.780      ;
; 0.567 ; UART_rx2:RX|clk_counter[3]  ; UART_rx2:RX|clk_counter[3]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.788      ;
; 0.567 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; UART_rx2:RX|clk_counter[1]  ; UART_rx2:RX|clk_counter[1]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.789      ;
; 0.568 ; UART_rx2:RX|clk_counter[5]  ; UART_rx2:RX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.789      ;
; 0.568 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.789      ;
; 0.568 ; UART_rx2:RX|clk_counter[15] ; UART_rx2:RX|clk_counter[15]        ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.789      ;
; 0.569 ; UART_rx2:RX|clk_counter[6]  ; UART_rx2:RX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.790      ;
; 0.570 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.791      ;
; 0.570 ; UART_rx2:RX|clk_counter[2]  ; UART_rx2:RX|clk_counter[2]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.791      ;
; 0.570 ; UART_rx2:RX|clk_counter[7]  ; UART_rx2:RX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.791      ;
; 0.571 ; UART_rx2:RX|clk_counter[14] ; UART_rx2:RX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; UART_rx2:RX|clk_counter[4]  ; UART_rx2:RX|clk_counter[4]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.793      ;
; 0.572 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.793      ;
; 0.572 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.793      ;
; 0.572 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.793      ;
; 0.589 ; UART_rx2:RX|clk_counter[0]  ; UART_rx2:RX|clk_counter[0]         ; clkn         ; clkn        ; 0.000        ; 0.064      ; 0.810      ;
; 0.589 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.174      ;
; 0.597 ; fixed_data[0]               ; UART_tx2:TX|data_buff[0]~_emulated ; clk          ; clkn        ; 0.000        ; 0.173      ; 0.957      ;
; 0.607 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.192      ;
; 0.620 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.840      ;
; 0.671 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.891      ;
; 0.671 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.891      ;
; 0.693 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.062      ; 0.912      ;
; 0.702 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.287      ;
; 0.705 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|flag[3]                ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.925      ;
; 0.718 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.938      ;
; 0.719 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.304      ;
; 0.736 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.956      ;
; 0.762 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.062      ; 0.981      ;
; 0.775 ; UART_tx2:TX|data_buff[5]~17 ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.060      ; 1.022      ;
; 0.777 ; fixed_data[3]               ; UART_tx2:TX|data_buff[3]~_emulated ; clk          ; clkn        ; 0.000        ; 0.173      ; 1.137      ;
; 0.778 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.998      ;
; 0.778 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.998      ;
; 0.779 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.999      ;
; 0.779 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.999      ;
; 0.779 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.063      ; 0.999      ;
; 0.783 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.063      ; 1.003      ;
; 0.800 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.062      ; 1.019      ;
; 0.802 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.062      ; 1.021      ;
; 0.806 ; fixed_data[1]               ; UART_tx2:TX|data_buff[1]~_emulated ; clk          ; clkn        ; 0.000        ; 0.173      ; 1.166      ;
; 0.807 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.062      ; 1.026      ;
; 0.809 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.062      ; 1.028      ;
; 0.814 ; UART_rx2:RX|clk_counter[7]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.428      ; 1.399      ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                  ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; buff[16]           ; buff[8]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.592      ;
; 0.362 ; buff[21]           ; buff[13]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.596      ;
; 0.364 ; buff[13]           ; buff[5]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.598      ;
; 0.364 ; buff[14]           ; buff[10]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.598      ;
; 0.366 ; buff[14]           ; buff[16]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.600      ;
; 0.366 ; buff[21]           ; buff[14]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.600      ;
; 0.368 ; buff[13]           ; buff[15]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.602      ;
; 0.376 ; buff[5]            ; buff[1]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.610      ;
; 0.377 ; buff[10]           ; buff[2]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.611      ;
; 0.398 ; fixed_data[6]      ; tx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.618      ;
; 0.464 ; buff[15]           ; buff[11]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.698      ;
; 0.484 ; buff[11]           ; buff[3]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.718      ;
; 0.502 ; buff[8]            ; buff[0]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.736      ;
; 0.518 ; clkn               ; clkn            ; clkn         ; clk         ; 0.000        ; 2.195      ; 3.099      ;
; 0.532 ; fixed_data[7]      ; tx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.752      ;
; 0.542 ; fixed_data[2]      ; tx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.762      ;
; 0.554 ; fixed_data[5]      ; tx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.568 ; counter[15]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; counter[13]        ; counter[13]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; counter[3]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; counter[29]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter[19]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter[5]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; counter[1]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; counter[31]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter[27]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter[21]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter[17]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter[6]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; counter[22]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; counter[25]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter[23]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter[18]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter[2]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; counter[30]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; counter[28]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; counter[26]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; counter[24]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; counter[20]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.591 ; counter[0]         ; counter[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.634 ; fixed_data[3]      ; tx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.854      ;
; 0.787 ; UART_tx2:TX|status ; flg             ; clkn         ; clk         ; 0.000        ; 0.022      ; 0.996      ;
; 0.802 ; fixed_data[0]      ; tx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.022      ;
; 0.843 ; counter[1]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; counter[5]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter[17]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter[29]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; counter[19]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; counter[21]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; counter[27]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; counter[25]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; counter[23]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.857 ; fixed_data[1]      ; tx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.077      ;
; 0.858 ; counter[0]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; counter[2]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; counter[18]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; counter[22]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; counter[30]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; counter[0]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; counter[28]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[4]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[26]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[20]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[24]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[18]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[22]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; counter[4]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter[28]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter[20]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter[26]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter[24]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.884 ; buff[0]            ; fixed_data[0]   ; clk          ; clk         ; 0.000        ; -0.292     ; 0.749      ;
; 0.905 ; buff[5]            ; fixed_data[5]   ; clk          ; clk         ; 0.000        ; -0.292     ; 0.770      ;
; 0.953 ; counter[13]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; counter[1]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; counter[3]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; counter[15]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; counter[17]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; counter[29]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; counter[19]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; counter[21]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter[27]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; counter[3]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; counter[15]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; counter[25]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter[23]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter[17]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; counter[19]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; counter[21]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; counter[27]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; counter[25]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; counter[23]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.970 ; counter[0]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; counter[2]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; counter[18]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; counter[22]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; counter[28]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; counter[20]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; counter[26]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; counter[2]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'txrst'                                                                                       ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.517 ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 0.000        ; 0.184      ; 0.741      ;
; 0.650 ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 0.000        ; 0.074      ; 0.764      ;
; 0.652 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 0.000        ; 0.077      ; 0.769      ;
; 0.660 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 0.000        ; 0.076      ; 0.776      ;
; 0.662 ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 0.000        ; 0.076      ; 0.778      ;
; 0.674 ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 0.000        ; 0.077      ; 0.791      ;
; 0.706 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 0.000        ; 0.154      ; 0.900      ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clkn'                                                                                       ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.500        ; 2.176      ; 2.603      ;
; 0.058 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.500        ; 2.177      ; 2.604      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.058 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.500        ; 2.178      ; 2.605      ;
; 0.059 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.500        ; 2.177      ; 2.603      ;
; 0.059 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.500        ; 2.177      ; 2.603      ;
; 0.059 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.500        ; 2.177      ; 2.603      ;
; 0.059 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.500        ; 2.177      ; 2.603      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 1.000        ; 2.176      ; 2.453      ;
; 0.708 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 1.000        ; 2.177      ; 2.454      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.708 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 1.000        ; 2.178      ; 2.455      ;
; 0.709 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 1.000        ; 2.177      ; 2.453      ;
; 0.709 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 1.000        ; 2.177      ; 2.453      ;
; 0.709 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 1.000        ; 2.177      ; 2.453      ;
; 0.709 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 1.000        ; 2.177      ; 2.453      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clkn'                                                                                         ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.000        ; 2.286      ; 2.330      ;
; -0.143 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.143 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.000        ; 2.287      ; 2.331      ;
; -0.142 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.000        ; 2.285      ; 2.330      ;
; -0.142 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.000        ; 2.285      ; 2.330      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; -0.500       ; 2.286      ; 2.484      ;
; 0.511  ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.485      ;
; 0.512  ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; -0.500       ; 2.285      ; 2.484      ;
; 0.512  ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; -0.500       ; 2.285      ; 2.484      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
; 0.512  ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; -0.500       ; 2.287      ; 2.486      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 273.6 MHz  ; 273.6 MHz       ; clkn       ;                                                               ;
; 288.85 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkn  ; -2.655 ; -145.390          ;
; clk   ; -2.462 ; -51.038           ;
; txrst ; -1.034 ; -4.696            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkn  ; 0.258 ; 0.000             ;
; clk   ; 0.322 ; 0.000             ;
; txrst ; 0.480 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clkn  ; 0.096 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clkn  ; -0.110 ; -2.849              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -64.000                         ;
; txrst ; -3.000 ; -3.000                          ;
; clkn  ; -1.000 ; -74.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkn'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.655 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.655 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.655 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.655 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.655 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.655 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.596      ;
; -2.579 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.520      ;
; -2.579 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.520      ;
; -2.579 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.520      ;
; -2.556 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.497      ;
; -2.553 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.494      ;
; -2.547 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.488      ;
; -2.507 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.448      ;
; -2.507 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.448      ;
; -2.507 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.448      ;
; -2.475 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.416      ;
; -2.475 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.416      ;
; -2.475 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.416      ;
; -2.470 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.411      ;
; -2.469 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.410      ;
; -2.465 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.406      ;
; -2.416 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.357      ;
; -2.408 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.349      ;
; -2.408 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.349      ;
; -2.408 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.349      ;
; -2.400 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.341      ;
; -2.333 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.274      ;
; -2.316 ; UART_tx2:TX|data_buff[5]~_emulated ; UART_tx2:TX|data_buff[4]           ; clkn         ; clkn        ; 1.000        ; -0.055     ; 3.256      ;
; -2.313 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.313 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.313 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.313 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.313 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.313 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.254      ;
; -2.275 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.216      ;
; -2.275 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.216      ;
; -2.275 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.216      ;
; -2.238 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.179      ;
; -2.236 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.177      ;
; -2.220 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.161      ;
; -2.220 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.161      ;
; -2.220 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.161      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.217 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.156      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.206 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.147      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.200 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.141      ;
; -2.182 ; UART_tx2:TX|clk_counter[2]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.123      ;
; -2.155 ; UART_tx2:TX|clk_counter[3]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.096      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.149 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.088      ;
; -2.148 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.089      ;
; -2.143 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.084      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.123 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.064      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.063      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.118 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.054     ; 3.059      ;
; -2.115 ; UART_rx2:RX|clk_counter[3]         ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.056     ; 3.054      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.462 ; counter[19] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.402      ;
; -2.407 ; counter[4]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.346      ;
; -2.406 ; counter[31] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.346      ;
; -2.403 ; counter[29] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.343      ;
; -2.398 ; counter[30] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.338      ;
; -2.391 ; counter[18] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.331      ;
; -2.384 ; counter[20] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.324      ;
; -2.357 ; counter[5]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.296      ;
; -2.353 ; counter[27] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.293      ;
; -2.333 ; counter[24] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.273      ;
; -2.321 ; counter[26] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.261      ;
; -2.297 ; counter[16] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.237      ;
; -2.276 ; counter[13] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.215      ;
; -2.262 ; counter[21] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.202      ;
; -2.223 ; counter[8]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.162      ;
; -2.213 ; counter[7]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.152      ;
; -2.210 ; counter[11] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.149      ;
; -2.208 ; counter[23] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.148      ;
; -2.203 ; counter[9]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.142      ;
; -2.159 ; counter[28] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.099      ;
; -2.154 ; counter[17] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.094      ;
; -2.150 ; counter[0]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.089      ;
; -2.134 ; counter[14] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.073      ;
; -2.114 ; counter[2]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.053      ;
; -2.092 ; counter[6]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.031      ;
; -2.069 ; counter[25] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.009      ;
; -2.039 ; counter[12] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.978      ;
; -1.996 ; counter[10] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.935      ;
; -1.994 ; counter[22] ; clkn        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.934      ;
; -1.990 ; counter[15] ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.929      ;
; -1.972 ; counter[3]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.911      ;
; -1.963 ; counter[19] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.903      ;
; -1.907 ; counter[31] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.847      ;
; -1.904 ; counter[29] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.844      ;
; -1.899 ; counter[30] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.839      ;
; -1.886 ; counter[1]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.825      ;
; -1.884 ; counter[18] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.824      ;
; -1.873 ; counter[20] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.813      ;
; -1.849 ; counter[27] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.789      ;
; -1.832 ; counter[24] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.772      ;
; -1.822 ; counter[26] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.762      ;
; -1.807 ; counter[0]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.746      ;
; -1.807 ; counter[1]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.746      ;
; -1.798 ; counter[16] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.738      ;
; -1.789 ; counter[1]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.728      ;
; -1.749 ; counter[4]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.688      ;
; -1.736 ; counter[0]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.675      ;
; -1.734 ; counter[21] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.674      ;
; -1.708 ; counter[2]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.647      ;
; -1.707 ; counter[0]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.646      ;
; -1.707 ; counter[1]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.646      ;
; -1.704 ; counter[3]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.643      ;
; -1.699 ; counter[5]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.638      ;
; -1.689 ; counter[1]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.628      ;
; -1.686 ; counter[3]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.625      ;
; -1.680 ; counter[23] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.620      ;
; -1.648 ; counter[17] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.588      ;
; -1.645 ; counter[7]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.584      ;
; -1.640 ; counter[28] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.580      ;
; -1.637 ; counter[1]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.576      ;
; -1.637 ; counter[2]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.576      ;
; -1.636 ; counter[0]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.575      ;
; -1.627 ; counter[7]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.566      ;
; -1.618 ; counter[13] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.557      ;
; -1.611 ; counter[4]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.550      ;
; -1.608 ; counter[2]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.547      ;
; -1.607 ; counter[0]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.546      ;
; -1.607 ; counter[1]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.546      ;
; -1.606 ; counter[5]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.545      ;
; -1.604 ; counter[3]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.589 ; counter[1]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.528      ;
; -1.588 ; counter[5]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.527      ;
; -1.586 ; counter[3]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.525      ;
; -1.566 ; counter[0]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.505      ;
; -1.565 ; counter[8]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.504      ;
; -1.555 ; counter[7]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.494      ;
; -1.552 ; counter[11] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.491      ;
; -1.546 ; counter[9]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.485      ;
; -1.545 ; counter[7]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.484      ;
; -1.545 ; counter[9]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.484      ;
; -1.544 ; counter[25] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.540 ; counter[4]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.479      ;
; -1.537 ; counter[2]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.476      ;
; -1.536 ; counter[0]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.475      ;
; -1.534 ; counter[3]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.473      ;
; -1.530 ; counter[8]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.469      ;
; -1.528 ; counter[9]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.467      ;
; -1.527 ; counter[7]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.466      ;
; -1.521 ; counter[19] ; counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.461      ;
; -1.511 ; counter[4]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.450      ;
; -1.508 ; counter[2]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.507 ; counter[0]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.446      ;
; -1.507 ; counter[1]  ; counter[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.446      ;
; -1.506 ; counter[6]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.445      ;
; -1.506 ; counter[5]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.445      ;
; -1.504 ; counter[3]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.443      ;
; -1.492 ; counter[0]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.431      ;
; -1.489 ; counter[1]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.428      ;
; -1.488 ; counter[5]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.427      ;
; -1.486 ; counter[3]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.425      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'txrst'                                                                                        ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 1.000        ; -0.074     ; 0.826      ;
; -0.849 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 1.000        ; -0.073     ; 0.812      ;
; -0.669 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 1.000        ; -0.008     ; 0.855      ;
; -0.568 ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 1.000        ; -0.074     ; 0.824      ;
; -0.565 ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 1.000        ; -0.075     ; 0.810      ;
; -0.507 ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 1.000        ; -0.073     ; 0.832      ;
; -0.504 ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 1.000        ; 0.020      ; 0.711      ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkn'                                                                                                              ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; UART_tx2:TX|data_buff[0]~1  ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.060      ; 0.492      ;
; 0.300 ; UART_rx2:RX|STATE.START     ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; UART_tx2:TX|status          ; UART_tx2:TX|status                 ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[9]  ; UART_tx2:TX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[10] ; UART_tx2:TX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[11] ; UART_tx2:TX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[14] ; UART_tx2:TX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[13] ; UART_tx2:TX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[12] ; UART_tx2:TX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[8]  ; UART_tx2:TX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[7]  ; UART_tx2:TX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[6]  ; UART_tx2:TX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|clk_counter[5]  ; UART_tx2:TX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|flag[2]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[7]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rx2:RX|bitcount[3]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx2:TX|data_out        ; UART_tx2:TX|data_out               ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; UART_tx2:TX|data_buff[6]~21 ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.125      ; 0.619      ;
; 0.326 ; UART_tx2:TX|data_buff[1]~5  ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.125      ; 0.625      ;
; 0.332 ; UART_tx2:TX|data_buff[2]~9  ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.126      ; 0.632      ;
; 0.333 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.533      ;
; 0.342 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.541      ;
; 0.343 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.542      ;
; 0.344 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_out[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_out[4]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_out[1]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_out[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_out[6]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_out[5]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.546      ;
; 0.361 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.352      ; 0.857      ;
; 0.390 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.590      ;
; 0.428 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.352      ; 0.924      ;
; 0.438 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 0.964      ;
; 0.448 ; UART_tx2:TX|data_buff[3]~13 ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.126      ; 0.748      ;
; 0.468 ; UART_rx2:RX|data_val[0]     ; UART_rx2:RX|data_out[0]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.667      ;
; 0.483 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.682      ;
; 0.498 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; UART_rx2:RX|clk_counter[13] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.068      ; 0.710      ;
; 0.503 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_out[7]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.704      ;
; 0.508 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.708      ;
; 0.508 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.708      ;
; 0.510 ; UART_rx2:RX|clk_counter[3]  ; UART_rx2:RX|clk_counter[3]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; UART_rx2:RX|clk_counter[1]  ; UART_rx2:RX|clk_counter[1]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; UART_rx2:RX|clk_counter[5]  ; UART_rx2:RX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; UART_rx2:RX|clk_counter[15] ; UART_rx2:RX|clk_counter[15]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; UART_rx2:RX|clk_counter[6]  ; UART_rx2:RX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.712      ;
; 0.514 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; UART_rx2:RX|clk_counter[2]  ; UART_rx2:RX|clk_counter[2]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; UART_rx2:RX|clk_counter[7]  ; UART_rx2:RX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; UART_rx2:RX|clk_counter[4]  ; UART_rx2:RX|clk_counter[4]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; UART_rx2:RX|clk_counter[14] ; UART_rx2:RX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.716      ;
; 0.518 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.044      ;
; 0.529 ; UART_rx2:RX|clk_counter[0]  ; UART_rx2:RX|clk_counter[0]         ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.729      ;
; 0.535 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.061      ;
; 0.553 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.753      ;
; 0.573 ; fixed_data[0]               ; UART_tx2:TX|data_buff[0]~_emulated ; clk          ; clkn        ; 0.000        ; 0.127      ; 0.874      ;
; 0.612 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.812      ;
; 0.612 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.812      ;
; 0.616 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.815      ;
; 0.618 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.144      ;
; 0.631 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.157      ;
; 0.638 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|flag[3]                ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.838      ;
; 0.657 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.856      ;
; 0.681 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.880      ;
; 0.695 ; UART_tx2:TX|data_buff[5]~17 ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.032      ; 0.901      ;
; 0.704 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.903      ;
; 0.712 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.911      ;
; 0.713 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.912      ;
; 0.714 ; UART_rx2:RX|clk_counter[7]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.240      ;
; 0.717 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.916      ;
; 0.717 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.916      ;
; 0.722 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.921      ;
; 0.723 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.922      ;
; 0.723 ; UART_rx2:RX|clk_counter[6]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.382      ; 1.249      ;
; 0.723 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.056      ; 0.923      ;
; 0.724 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.923      ;
; 0.724 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.923      ;
; 0.728 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.927      ;
; 0.729 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.055      ; 0.928      ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                   ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; buff[21]           ; buff[13]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.535      ;
; 0.324 ; buff[13]           ; buff[5]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.537      ;
; 0.324 ; buff[14]           ; buff[10]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.537      ;
; 0.325 ; buff[16]           ; buff[8]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.538      ;
; 0.332 ; buff[14]           ; buff[16]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.545      ;
; 0.332 ; buff[21]           ; buff[14]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.545      ;
; 0.334 ; buff[13]           ; buff[15]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.547      ;
; 0.335 ; buff[5]            ; buff[1]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.548      ;
; 0.342 ; buff[10]           ; buff[2]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.555      ;
; 0.353 ; fixed_data[6]      ; tx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.418 ; buff[15]           ; buff[11]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.631      ;
; 0.436 ; buff[11]           ; buff[3]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.649      ;
; 0.453 ; buff[8]            ; buff[0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.666      ;
; 0.478 ; fixed_data[7]      ; tx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.678      ;
; 0.479 ; clkn               ; clkn            ; clkn         ; clk         ; 0.000        ; 1.987      ; 2.820      ;
; 0.489 ; fixed_data[2]      ; tx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.689      ;
; 0.499 ; fixed_data[5]      ; tx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.509 ; counter[15]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; counter[13]        ; counter[13]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; counter[3]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; counter[5]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; counter[29]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; counter[19]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; counter[6]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; counter[1]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; counter[31]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter[27]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter[21]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; counter[17]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; counter[22]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; counter[2]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.515 ; counter[25]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; counter[23]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; counter[18]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; counter[30]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; counter[28]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; counter[20]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; counter[26]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; counter[24]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.528 ; counter[0]         ; counter[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.728      ;
; 0.578 ; fixed_data[3]      ; tx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.778      ;
; 0.689 ; UART_tx2:TX|status ; flg             ; clkn         ; clk         ; 0.000        ; 0.046      ; 0.909      ;
; 0.738 ; fixed_data[0]      ; tx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.938      ;
; 0.754 ; counter[5]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; counter[29]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; counter[19]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; counter[21]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; counter[1]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.956      ;
; 0.756 ; counter[27]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; counter[17]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; counter[25]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; counter[23]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; counter[0]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.961      ;
; 0.762 ; counter[2]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.962      ;
; 0.762 ; counter[22]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.764 ; counter[18]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; counter[4]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.965      ;
; 0.765 ; counter[28]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; counter[30]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; counter[20]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; counter[26]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; counter[24]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; counter[0]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.968      ;
; 0.769 ; counter[22]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; counter[18]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; counter[4]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; counter[28]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; counter[20]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; counter[26]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; counter[24]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.788 ; fixed_data[1]      ; tx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.988      ;
; 0.799 ; buff[0]            ; fixed_data[0]   ; clk          ; clk         ; 0.000        ; -0.263     ; 0.680      ;
; 0.820 ; buff[5]            ; fixed_data[5]   ; clk          ; clk         ; 0.000        ; -0.263     ; 0.701      ;
; 0.842 ; counter[13]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.842 ; counter[3]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.843 ; counter[15]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; counter[29]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; counter[19]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; counter[1]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.045      ;
; 0.845 ; counter[21]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; counter[27]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; counter[17]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; counter[25]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; counter[23]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; counter[3]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.049      ;
; 0.850 ; counter[15]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; counter[19]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; counter[21]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; counter[27]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; counter[17]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.052      ;
; 0.856 ; counter[25]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; counter[23]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; counter[0]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.057      ;
; 0.858 ; counter[2]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.058      ;
; 0.858 ; counter[22]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.860 ; counter[18]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; counter[28]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; counter[20]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; counter[26]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; counter[24]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'txrst'                                                                                        ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.480 ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 0.000        ; 0.158      ; 0.678      ;
; 0.588 ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 0.000        ; 0.059      ; 0.687      ;
; 0.592 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 0.000        ; 0.062      ; 0.694      ;
; 0.596 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 0.000        ; 0.061      ; 0.697      ;
; 0.602 ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 0.000        ; 0.061      ; 0.703      ;
; 0.612 ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 0.000        ; 0.062      ; 0.714      ;
; 0.657 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 0.000        ; 0.129      ; 0.826      ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clkn'                                                                                        ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.500        ; 1.944      ; 2.333      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.500        ; 1.944      ; 2.333      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.500        ; 1.944      ; 2.333      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.500        ; 1.944      ; 2.333      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.500        ; 1.943      ; 2.332      ;
; 0.096 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.500        ; 1.944      ; 2.333      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.096 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.500        ; 1.945      ; 2.334      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 1.000        ; 1.944      ; 2.216      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 1.000        ; 1.944      ; 2.216      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 1.000        ; 1.944      ; 2.216      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 1.000        ; 1.944      ; 2.216      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 1.000        ; 1.943      ; 2.215      ;
; 0.713 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 1.000        ; 1.944      ; 2.216      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
; 0.713 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 1.000        ; 1.945      ; 2.217      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clkn'                                                                                          ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.000        ; 2.041      ; 2.105      ;
; -0.110 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.106      ;
; -0.109 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.000        ; 2.040      ; 2.105      ;
; -0.109 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.000        ; 2.040      ; 2.105      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; -0.109 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.000        ; 2.042      ; 2.107      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; -0.500       ; 2.041      ; 2.231      ;
; 0.516  ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.232      ;
; 0.516  ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.232      ;
; 0.516  ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.232      ;
; 0.517  ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; -0.500       ; 2.040      ; 2.231      ;
; 0.517  ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; -0.500       ; 2.040      ; 2.231      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
; 0.517  ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; -0.500       ; 2.042      ; 2.233      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkn  ; -1.314 ; -60.494           ;
; clk   ; -1.190 ; -16.391           ;
; txrst ; -0.291 ; -0.541            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkn  ; 0.076 ; 0.000             ;
; clk   ; 0.186 ; 0.000             ;
; txrst ; 0.259 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clkn  ; -0.030 ; -0.765               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clkn  ; -0.135 ; -3.503              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -67.650                         ;
; txrst ; -3.000 ; -3.000                          ;
; clkn  ; -1.000 ; -74.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkn'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.314 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.266      ;
; -1.308 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.260      ;
; -1.308 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.260      ;
; -1.308 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.260      ;
; -1.259 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.211      ;
; -1.259 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.211      ;
; -1.259 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.211      ;
; -1.256 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.208      ;
; -1.256 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.208      ;
; -1.256 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.208      ;
; -1.252 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.204      ;
; -1.252 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.204      ;
; -1.252 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.204      ;
; -1.215 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.215 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.215 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.215 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.215 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.215 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.167      ;
; -1.190 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.142      ;
; -1.184 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.136      ;
; -1.158 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.110      ;
; -1.158 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.110      ;
; -1.158 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.110      ;
; -1.138 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.090      ;
; -1.135 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.087      ;
; -1.134 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.086      ;
; -1.116 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.068      ;
; -1.116 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.068      ;
; -1.116 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.068      ;
; -1.113 ; UART_tx2:TX|data_buff[5]~_emulated ; UART_tx2:TX|data_buff[4]           ; clkn         ; clkn        ; 1.000        ; -0.036     ; 2.064      ;
; -1.104 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.056      ;
; -1.104 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.056      ;
; -1.104 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.056      ;
; -1.100 ; UART_tx2:TX|clk_counter[13]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.052      ;
; -1.099 ; UART_tx2:TX|clk_counter[5]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.051      ;
; -1.093 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.045      ;
; -1.093 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.045      ;
; -1.093 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 2.045      ;
; -1.043 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.995      ;
; -1.043 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.995      ;
; -1.043 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.995      ;
; -1.040 ; UART_tx2:TX|clk_counter[10]        ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.992      ;
; -0.991 ; UART_tx2:TX|clk_counter[4]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.943      ;
; -0.986 ; UART_tx2:TX|clk_counter[9]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.938      ;
; -0.977 ; UART_tx2:TX|clk_counter[7]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.929      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[14]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.963 ; UART_tx2:TX|clk_counter[12]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.915      ;
; -0.952 ; UART_tx2:TX|clk_counter[2]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.904      ;
; -0.950 ; UART_tx2:TX|flag[3]                ; UART_tx2:TX|data_out               ; clkn         ; clkn        ; 1.000        ; -0.036     ; 1.901      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.946 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.895      ;
; -0.934 ; UART_tx2:TX|clk_counter[3]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.886      ;
; -0.927 ; UART_tx2:TX|clk_counter[6]         ; UART_tx2:TX|data_buff[7]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.879      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.910 ; UART_tx2:TX|clk_counter[15]        ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.862      ;
; -0.905 ; UART_tx2:TX|data_buff[1]~_emulated ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.036     ; 1.856      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.903 ; UART_rx2:RX|clk_counter[6]         ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 1.000        ; -0.038     ; 1.852      ;
; -0.902 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; UART_rx2:RX|clk_counter[11]        ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[8]         ; UART_tx2:TX|data_buff[6]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[2]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; UART_tx2:TX|clk_counter[11]        ; UART_tx2:TX|data_buff[5]~_emulated ; clkn         ; clkn        ; 1.000        ; -0.035     ; 1.854      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.190 ; counter[4]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.140      ;
; -1.181 ; counter[19] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.132      ;
; -1.154 ; counter[31] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.105      ;
; -1.151 ; counter[18] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.102      ;
; -1.151 ; counter[29] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.102      ;
; -1.148 ; counter[30] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.123 ; counter[20] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.074      ;
; -1.122 ; counter[5]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.072      ;
; -1.119 ; counter[16] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.070      ;
; -1.112 ; counter[27] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.063      ;
; -1.096 ; counter[24] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.090 ; counter[26] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.041      ;
; -1.065 ; counter[8]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.015      ;
; -1.060 ; counter[7]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.010      ;
; -1.058 ; counter[13] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.008      ;
; -1.058 ; counter[11] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.008      ;
; -1.056 ; counter[9]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.040 ; counter[21] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.991      ;
; -1.004 ; counter[17] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; counter[23] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.955      ;
; -1.000 ; counter[28] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -1.000 ; counter[14] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.950      ;
; -0.980 ; counter[0]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.964 ; counter[2]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.914      ;
; -0.963 ; counter[6]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.913      ;
; -0.934 ; counter[12] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.884      ;
; -0.931 ; counter[25] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.921 ; counter[10] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.871      ;
; -0.888 ; counter[15] ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.838      ;
; -0.879 ; counter[3]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.829      ;
; -0.867 ; counter[22] ; clkn        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.818      ;
; -0.841 ; counter[1]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.790      ;
; -0.837 ; counter[1]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.786      ;
; -0.829 ; counter[1]  ; clkn        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.779      ;
; -0.827 ; counter[0]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.776      ;
; -0.797 ; counter[19] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.789 ; counter[0]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.738      ;
; -0.773 ; counter[1]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; counter[3]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.719      ;
; -0.770 ; counter[31] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.769 ; counter[1]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.718      ;
; -0.767 ; counter[18] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; counter[29] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.718      ;
; -0.766 ; counter[3]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.715      ;
; -0.764 ; counter[30] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.715      ;
; -0.760 ; counter[2]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; counter[0]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.708      ;
; -0.758 ; counter[20] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.735 ; counter[16] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.731 ; counter[7]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.680      ;
; -0.728 ; counter[27] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.679      ;
; -0.727 ; counter[7]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.676      ;
; -0.722 ; counter[2]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; counter[0]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.670      ;
; -0.719 ; counter[24] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.708 ; counter[26] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.659      ;
; -0.706 ; counter[4]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.656      ;
; -0.705 ; counter[1]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.654      ;
; -0.702 ; counter[5]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.651      ;
; -0.702 ; counter[3]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.651      ;
; -0.701 ; counter[1]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.698 ; counter[5]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.647      ;
; -0.698 ; counter[3]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.647      ;
; -0.694 ; counter[4]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.643      ;
; -0.692 ; counter[1]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.642      ;
; -0.692 ; counter[2]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.641      ;
; -0.691 ; counter[0]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.669 ; counter[21] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.620      ;
; -0.665 ; counter[9]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.614      ;
; -0.663 ; counter[7]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.612      ;
; -0.661 ; counter[9]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.610      ;
; -0.659 ; counter[7]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.608      ;
; -0.657 ; counter[4]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.606      ;
; -0.654 ; counter[2]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.603      ;
; -0.653 ; counter[0]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.602      ;
; -0.644 ; counter[0]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.594      ;
; -0.639 ; counter[23] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.590      ;
; -0.638 ; counter[5]  ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.588      ;
; -0.637 ; counter[1]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.586      ;
; -0.634 ; counter[5]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.583      ;
; -0.634 ; counter[3]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.583      ;
; -0.633 ; counter[1]  ; counter[24] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.582      ;
; -0.630 ; counter[5]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.579      ;
; -0.630 ; counter[3]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.579      ;
; -0.626 ; counter[4]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.575      ;
; -0.624 ; counter[6]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; counter[2]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.573      ;
; -0.623 ; counter[0]  ; counter[25] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.572      ;
; -0.621 ; counter[3]  ; counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.571      ;
; -0.620 ; counter[8]  ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.569      ;
; -0.620 ; counter[17] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.571      ;
; -0.616 ; counter[28] ; counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.567      ;
; -0.597 ; counter[11] ; counter[31] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.546      ;
; -0.597 ; counter[9]  ; counter[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.546      ;
; -0.595 ; counter[7]  ; counter[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.544      ;
; -0.594 ; counter[8]  ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.543      ;
; -0.593 ; counter[11] ; counter[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.542      ;
; -0.593 ; counter[9]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.542      ;
; -0.591 ; counter[7]  ; counter[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.540      ;
; -0.589 ; counter[4]  ; counter[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.538      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'txrst'                                                                                        ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.291 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 1.000        ; -0.056     ; 0.510      ;
; -0.181 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 1.000        ; -0.055     ; 0.502      ;
; -0.069 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 1.000        ; -0.018     ; 0.540      ;
; 0.001  ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 1.000        ; -0.056     ; 0.512      ;
; 0.002  ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 1.000        ; -0.057     ; 0.503      ;
; 0.032  ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 1.000        ; -0.005     ; 0.447      ;
; 0.048  ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 1.000        ; -0.055     ; 0.518      ;
+--------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkn'                                                                                                              ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; UART_tx2:TX|data_buff[0]~1  ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.104      ; 0.294      ;
; 0.114 ; UART_tx2:TX|data_buff[1]~5  ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.141      ; 0.369      ;
; 0.115 ; UART_tx2:TX|data_buff[6]~21 ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.141      ; 0.370      ;
; 0.116 ; UART_tx2:TX|data_buff[2]~9  ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.142      ; 0.372      ;
; 0.179 ; UART_rx2:RX|STATE.START     ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[7]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rx2:RX|bitcount[3]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|data_out        ; UART_tx2:TX|data_out               ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[9]  ; UART_tx2:TX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[10] ; UART_tx2:TX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[11] ; UART_tx2:TX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[14] ; UART_tx2:TX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[13] ; UART_tx2:TX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[12] ; UART_tx2:TX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[8]  ; UART_tx2:TX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[7]  ; UART_tx2:TX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[6]  ; UART_tx2:TX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|clk_counter[5]  ; UART_tx2:TX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|flag[2]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; UART_tx2:TX|status          ; UART_tx2:TX|status                 ; clkn         ; clkn        ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; UART_tx2:TX|data_buff[3]~13 ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.142      ; 0.444      ;
; 0.193 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.217      ; 0.494      ;
; 0.194 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_out[4]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_out[1]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_out[3]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_out[5]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_out[6]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_tx2:TX|flag[1]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_out[2]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; UART_rx2:RX|data_val[4]     ; UART_rx2:RX|data_val[3]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; UART_rx2:RX|data_val[5]     ; UART_rx2:RX|data_val[4]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; UART_rx2:RX|bitcount[0]     ; UART_rx2:RX|bitcount[1]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.322      ;
; 0.229 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[0]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.349      ;
; 0.247 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.START            ; clkn         ; clkn        ; 0.000        ; 0.217      ; 0.548      ;
; 0.251 ; fixed_data[0]               ; UART_tx2:TX|data_buff[0]~_emulated ; clk          ; clkn        ; 0.000        ; 0.137      ; 0.502      ;
; 0.268 ; UART_rx2:RX|data_val[0]     ; UART_rx2:RX|data_out[0]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.234      ; 0.586      ;
; 0.282 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_out[7]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; UART_rx2:RX|STATE.STOP      ; UART_rx2:RX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.403      ;
; 0.296 ; UART_rx2:RX|bitcount[2]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; UART_rx2:RX|clk_counter[13] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.045      ; 0.425      ;
; 0.298 ; UART_rx2:RX|data_val[3]     ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; UART_rx2:RX|data_val[6]     ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; UART_rx2:RX|data_val[2]     ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; UART_rx2:RX|data_val[1]     ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[2]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; UART_rx2:RX|bitcount[1]     ; UART_rx2:RX|bitcount[3]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; UART_rx2:RX|clk_counter[15] ; UART_rx2:RX|clk_counter[15]        ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; UART_rx2:RX|clk_counter[1]  ; UART_rx2:RX|clk_counter[1]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_rx2:RX|clk_counter[5]  ; UART_rx2:RX|clk_counter[5]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[11]        ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_rx2:RX|clk_counter[3]  ; UART_rx2:RX|clk_counter[3]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; UART_tx2:TX|flag[0]         ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[9]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; UART_rx2:RX|clk_counter[6]  ; UART_rx2:RX|clk_counter[6]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; UART_rx2:RX|clk_counter[7]  ; UART_rx2:RX|clk_counter[7]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; UART_rx2:RX|clk_counter[2]  ; UART_rx2:RX|clk_counter[2]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; UART_rx2:RX|clk_counter[4]  ; UART_rx2:RX|clk_counter[4]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[8]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; UART_rx2:RX|clk_counter[14] ; UART_rx2:RX|clk_counter[14]        ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[10]        ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; UART_rx2:RX|clk_counter[12] ; UART_rx2:RX|clk_counter[12]        ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; UART_rx2:RX|clk_counter[0]  ; UART_rx2:RX|clk_counter[0]         ; clkn         ; clkn        ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; UART_rx2:RX|clk_counter[11] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.234      ; 0.637      ;
; 0.333 ; UART_tx2:TX|data_buff[5]~17 ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.091      ; 0.538      ;
; 0.334 ; UART_rx2:RX|clk_counter[10] ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.234      ; 0.652      ;
; 0.335 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.455      ;
; 0.349 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[1]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.469      ;
; 0.349 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|flag[2]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.469      ;
; 0.357 ; fixed_data[3]               ; UART_tx2:TX|data_buff[3]~_emulated ; clk          ; clkn        ; 0.000        ; 0.137      ; 0.608      ;
; 0.368 ; fixed_data[1]               ; UART_tx2:TX|data_buff[1]~_emulated ; clk          ; clkn        ; 0.000        ; 0.137      ; 0.619      ;
; 0.370 ; UART_tx2:TX|flag[3]         ; UART_tx2:TX|flag[3]                ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.490      ;
; 0.378 ; UART_tx2:TX|STATE.STOP      ; UART_tx2:TX|STATE.IDLE             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; UART_rx2:RX|data_val[7]     ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|bitcount[0]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.500      ;
; 0.384 ; txrst                       ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.830      ;
; 0.386 ; UART_rx2:RX|clk_counter[9]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.234      ; 0.704      ;
; 0.389 ; UART_tx2:TX|data_buff[7]~25 ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.000        ; 0.143      ; 0.646      ;
; 0.397 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|STATE.STOP             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.517      ;
; 0.399 ; UART_rx2:RX|clk_counter[8]  ; UART_rx2:RX|clk_counter[13]        ; clkn         ; clkn        ; 0.000        ; 0.234      ; 0.717      ;
; 0.403 ; UART_tx2:TX|STATE.START     ; UART_tx2:TX|STATE.DATA             ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.523      ;
; 0.408 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[2]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.528      ;
; 0.411 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[5]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.531      ;
; 0.412 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[1]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.532      ;
; 0.413 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[3]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[1]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.534      ;
; 0.415 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[6]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.535      ;
; 0.417 ; UART_rx2:RX|STATE.DATA      ; UART_rx2:RX|data_val[0]            ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.537      ;
; 0.420 ; UART_tx2:TX|STATE.DATA      ; UART_tx2:TX|data_buff[0]~_emulated ; clkn         ; clkn        ; 0.000        ; 0.036      ; 0.540      ;
+-------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                   ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; buff[16]           ; buff[8]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.315      ;
; 0.189 ; buff[14]           ; buff[16]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.189 ; buff[21]           ; buff[14]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.191 ; buff[13]           ; buff[15]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.320      ;
; 0.193 ; buff[21]           ; buff[13]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.322      ;
; 0.194 ; buff[13]           ; buff[5]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.323      ;
; 0.194 ; buff[14]           ; buff[10]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.323      ;
; 0.195 ; buff[10]           ; buff[2]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.324      ;
; 0.201 ; buff[5]            ; buff[1]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.330      ;
; 0.214 ; fixed_data[6]      ; tx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; clkn               ; clkn            ; clkn         ; clk         ; 0.000        ; 1.246      ; 1.680      ;
; 0.245 ; buff[15]           ; buff[11]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.374      ;
; 0.256 ; buff[11]           ; buff[3]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.385      ;
; 0.260 ; buff[8]            ; buff[0]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.389      ;
; 0.277 ; fixed_data[7]      ; tx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.282 ; fixed_data[2]      ; tx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.288 ; fixed_data[5]      ; tx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.302 ; counter[15]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; counter[31]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; counter[13]        ; counter[13]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; counter[5]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; counter[3]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; counter[29]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[27]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[21]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[19]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[17]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[6]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter[1]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; counter[25]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[23]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[22]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter[2]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; counter[30]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[24]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[20]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter[18]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; counter[28]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; counter[26]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.315 ; counter[0]         ; counter[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.335 ; fixed_data[3]      ; tx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.424 ; fixed_data[0]      ; tx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.438 ; UART_tx2:TX|status ; flg             ; clkn         ; clk         ; 0.000        ; -0.022     ; 0.530      ;
; 0.444 ; fixed_data[1]      ; tx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.452 ; counter[5]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; counter[21]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter[1]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter[29]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter[19]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter[17]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter[27]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; counter[23]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter[25]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.462 ; counter[0]         ; counter[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; counter[2]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; counter[22]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; buff[0]            ; fixed_data[0]   ; clk          ; clk         ; 0.000        ; -0.153     ; 0.395      ;
; 0.464 ; counter[30]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter[20]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter[18]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter[24]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; counter[28]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter[26]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter[0]         ; counter[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; counter[4]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; counter[22]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; counter[20]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; counter[18]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; counter[24]        ; counter[26]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; counter[28]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; counter[26]        ; counter[28]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; counter[4]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.477 ; buff[5]            ; fixed_data[5]   ; clk          ; clk         ; 0.000        ; -0.153     ; 0.408      ;
; 0.515 ; counter[13]        ; counter[15]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; counter[15]        ; counter[17]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; counter[3]         ; counter[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; counter[1]         ; counter[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter[21]        ; counter[23]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter[29]        ; counter[31]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter[19]        ; counter[21]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter[17]        ; counter[19]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter[27]        ; counter[29]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; counter[23]        ; counter[25]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; counter[25]        ; counter[27]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; counter[15]        ; counter[18]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; counter[3]         ; counter[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; counter[21]        ; counter[24]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter[19]        ; counter[22]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter[17]        ; counter[20]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter[27]        ; counter[30]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; flg                ; buff[3]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[11]        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[2]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[1]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[15]        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[5]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[0]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[8]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[10]        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; flg                ; buff[16]        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.839      ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'txrst'                                                                                        ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.259 ; fixed_data[5] ; UART_tx2:TX|data_buff[5]~17 ; clk          ; txrst       ; 0.000        ; 0.089      ; 0.388      ;
; 0.340 ; fixed_data[1] ; UART_tx2:TX|data_buff[1]~5  ; clk          ; txrst       ; 0.000        ; 0.036      ; 0.416      ;
; 0.341 ; fixed_data[7] ; UART_tx2:TX|data_buff[7]~25 ; clk          ; txrst       ; 0.000        ; 0.033      ; 0.414      ;
; 0.344 ; fixed_data[3] ; UART_tx2:TX|data_buff[3]~13 ; clk          ; txrst       ; 0.000        ; 0.035      ; 0.419      ;
; 0.346 ; fixed_data[2] ; UART_tx2:TX|data_buff[2]~9  ; clk          ; txrst       ; 0.000        ; 0.035      ; 0.421      ;
; 0.349 ; fixed_data[6] ; UART_tx2:TX|data_buff[6]~21 ; clk          ; txrst       ; 0.000        ; 0.036      ; 0.425      ;
; 0.355 ; fixed_data[0] ; UART_tx2:TX|data_buff[0]~1  ; clk          ; txrst       ; 0.000        ; 0.075      ; 0.470      ;
+-------+---------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clkn'                                                                                         ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.030 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.774      ;
; -0.030 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.774      ;
; -0.030 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.774      ;
; -0.030 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.774      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.030 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.775      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.500        ; 1.267      ; 1.773      ;
; -0.029 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.774      ;
; -0.029 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.774      ;
; -0.029 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.500        ; 1.268      ; 1.774      ;
; 0.856  ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.388      ;
; 0.856  ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.388      ;
; 0.856  ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.388      ;
; 0.856  ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.388      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.856  ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.389      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 1.000        ; 1.267      ; 1.387      ;
; 0.857  ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 1.000        ; 1.268      ; 1.388      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clkn'                                                                                          ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; 0.000        ; 1.330      ; 1.309      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; 0.000        ; 1.330      ; 1.309      ;
; -0.135 ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; 0.000        ; 1.331      ; 1.310      ;
; -0.135 ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.311      ;
; -0.135 ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.311      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; -0.134 ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; 0.000        ; 1.332      ; 1.312      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[5]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[7]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[8]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[9]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[10]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[11]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[12]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[13]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[14]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|clk_counter[6]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.701      ;
; 0.756  ; txrst     ; UART_tx2:TX|data_buff[7]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.702      ;
; 0.756  ; txrst     ; UART_tx2:TX|data_buff[4]           ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[1]         ; txrst        ; clkn        ; -0.500       ; 1.330      ; 1.701      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[2]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[3]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[4]         ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[15]        ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|clk_counter[0]         ; txrst        ; clkn        ; -0.500       ; 1.330      ; 1.701      ;
; 0.757  ; txrst     ; UART_tx2:TX|status                 ; txrst        ; clkn        ; -0.500       ; 1.331      ; 1.702      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[6]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[5]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[3]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[2]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[1]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_buff[0]~_emulated ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
; 0.757  ; txrst     ; UART_tx2:TX|data_out               ; txrst        ; clkn        ; -0.500       ; 1.332      ; 1.703      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.000   ; 0.076 ; -0.030   ; -0.143  ; -3.000              ;
;  clk             ; -2.803   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clkn            ; -3.000   ; 0.076 ; -0.030   ; -0.143  ; -1.000              ;
;  txrst           ; -1.235   ; 0.259 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -238.565 ; 0.0   ; -0.765   ; -3.716  ; -144.65             ;
;  clk             ; -64.713  ; 0.000 ; N/A      ; N/A     ; -67.650             ;
;  clkn            ; -167.889 ; 0.000 ; -0.765   ; -3.716  ; -74.000             ;
;  txrst           ; -5.963   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; txrst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxrst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 894      ; 0        ; 0        ; 0        ;
; clkn       ; clk      ; 22       ; 1        ; 0        ; 0        ;
; clk        ; clkn     ; 15       ; 0        ; 0        ; 0        ;
; clkn       ; clkn     ; 2682     ; 0        ; 0        ; 0        ;
; txrst      ; clkn     ; 31       ; 16       ; 0        ; 0        ;
; clk        ; txrst    ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 894      ; 0        ; 0        ; 0        ;
; clkn       ; clk      ; 22       ; 1        ; 0        ; 0        ;
; clk        ; clkn     ; 15       ; 0        ; 0        ; 0        ;
; clkn       ; clkn     ; 2682     ; 0        ; 0        ; 0        ;
; txrst      ; clkn     ; 31       ; 16       ; 0        ; 0        ;
; clk        ; txrst    ; 7        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; txrst      ; clkn     ; 26       ; 26       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; txrst      ; clkn     ; 26       ; 26       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; clkn   ; clkn  ; Base ; Constrained ;
; txrst  ; txrst ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxrst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxrst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Tue May  6 16:01:03 2025
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 7 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkn clkn
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name txrst txrst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -167.889 clkn 
    Info (332119):    -2.803             -64.713 clk 
    Info (332119):    -1.235              -5.963 txrst 
Info (332146): Worst-case hold slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 clkn 
    Info (332119):     0.358               0.000 clk 
    Info (332119):     0.517               0.000 txrst 
Info (332146): Worst-case recovery slack is 0.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.058               0.000 clkn 
Info (332146): Worst-case removal slack is -0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.143              -3.716 clkn 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.000 clk 
    Info (332119):    -3.000              -3.000 txrst 
    Info (332119):    -1.000             -74.000 clkn 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.655            -145.390 clkn 
    Info (332119):    -2.462             -51.038 clk 
    Info (332119):    -1.034              -4.696 txrst 
Info (332146): Worst-case hold slack is 0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.258               0.000 clkn 
    Info (332119):     0.322               0.000 clk 
    Info (332119):     0.480               0.000 txrst 
Info (332146): Worst-case recovery slack is 0.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.096               0.000 clkn 
Info (332146): Worst-case removal slack is -0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.110              -2.849 clkn 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.000 clk 
    Info (332119):    -3.000              -3.000 txrst 
    Info (332119):    -1.000             -74.000 clkn 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.314             -60.494 clkn 
    Info (332119):    -1.190             -16.391 clk 
    Info (332119):    -0.291              -0.541 txrst 
Info (332146): Worst-case hold slack is 0.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.076               0.000 clkn 
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.259               0.000 txrst 
Info (332146): Worst-case recovery slack is -0.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.030              -0.765 clkn 
Info (332146): Worst-case removal slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -3.503 clkn 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.650 clk 
    Info (332119):    -3.000              -3.000 txrst 
    Info (332119):    -1.000             -74.000 clkn 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Tue May  6 16:01:04 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


