<!DOCTYPE html>
<html lang="" xml:lang="">
<head>

  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <title>5.1 Requisitos de la herramienta y su fundamentación | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</title>
  <meta name="description" content="5.1 Requisitos de la herramienta y su fundamentación | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta name="generator" content="bookdown 0.43 and GitBook 2.6.7" />

  <meta property="og:title" content="5.1 Requisitos de la herramienta y su fundamentación | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta property="og:type" content="book" />
  
  
  <meta name="github-repo" content="ruiz-jose/Sim-x86-Tesis" />

  <meta name="twitter:card" content="summary" />
  <meta name="twitter:title" content="5.1 Requisitos de la herramienta y su fundamentación | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  
  
  

<meta name="author" content="Ruiz Jose Maria" />


<meta name="date" content="2025-01-01" />

  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <meta name="apple-mobile-web-app-capable" content="yes" />
  <meta name="apple-mobile-web-app-status-bar-style" content="black" />
  
  
<link rel="prev" href="desarrollo.html"/>
<link rel="next" href="diseño-del-simulador.html"/>
<script src="libs/jquery-3.6.0/jquery-3.6.0.min.js"></script>
<script src="https://cdn.jsdelivr.net/npm/fuse.js@6.4.6/dist/fuse.min.js"></script>
<link href="libs/gitbook-2.6.7/css/style.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-table.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-bookdown.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-highlight.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-search.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-fontsettings.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-clipboard.css" rel="stylesheet" />








<link href="libs/anchor-sections-1.1.0/anchor-sections.css" rel="stylesheet" />
<link href="libs/anchor-sections-1.1.0/anchor-sections-hash.css" rel="stylesheet" />
<script src="libs/anchor-sections-1.1.0/anchor-sections.js"></script>
<script src="libs/kePrint-0.0.1/kePrint.js"></script>
<link href="libs/lightable-0.0.1/lightable.css" rel="stylesheet" />
<link href="libs/bsTable-3.3.7/bootstrapTable.min.css" rel="stylesheet" />
<script src="libs/bsTable-3.3.7/bootstrapTable.js"></script>



<style type="text/css">
  
  div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
</style>
<style type="text/css">
/* Used with Pandoc 2.11+ new --citeproc when CSL is used */
div.csl-bib-body { }
div.csl-entry {
  clear: both;
}
.hanging div.csl-entry {
  margin-left:2em;
  text-indent:-2em;
}
div.csl-left-margin {
  min-width:2em;
  float:left;
}
div.csl-right-inline {
  margin-left:2em;
  padding-left:1em;
}
div.csl-indent {
  margin-left: 2em;
}
</style>

<link rel="stylesheet" href="style.css" type="text/css" />
</head>

<body>



  <div class="book without-animation with-summary font-size-2 font-family-1" data-basepath=".">

    <div class="book-summary">
      <nav role="navigation">

<ul class="summary">
<li><a href="./">Sim-x86</a></li>

<li class="divider"></li>
<li class="chapter" data-level="" data-path="index.html"><a href="index.html"><i class="fa fa-check"></i>Resumen</a></li>
<li class="chapter" data-level="" data-path="agradecimientos.html"><a href="agradecimientos.html"><i class="fa fa-check"></i>Agradecimientos</a></li>
<li class="chapter" data-level="1" data-path="intro.html"><a href="intro.html"><i class="fa fa-check"></i><b>1</b> Introducción</a>
<ul>
<li class="chapter" data-level="1.1" data-path="justificación.html"><a href="justificación.html"><i class="fa fa-check"></i><b>1.1</b> Justificación</a></li>
<li class="chapter" data-level="1.2" data-path="objetivos.html"><a href="objetivos.html"><i class="fa fa-check"></i><b>1.2</b> Objetivos</a></li>
<li class="chapter" data-level="1.3" data-path="metodología-de-desarrollo.html"><a href="metodología-de-desarrollo.html"><i class="fa fa-check"></i><b>1.3</b> Metodología de desarrollo</a></li>
<li class="chapter" data-level="1.4" data-path="organización-del-documento.html"><a href="organización-del-documento.html"><i class="fa fa-check"></i><b>1.4</b> Organización del documento</a></li>
</ul></li>
<li class="chapter" data-level="2" data-path="arquitectura.html"><a href="arquitectura.html"><i class="fa fa-check"></i><b>2</b> Arquitectura de computadoras</a>
<ul>
<li class="chapter" data-level="2.1" data-path="introducción-a-la-arquitectura-de-computadoras.html"><a href="introducción-a-la-arquitectura-de-computadoras.html"><i class="fa fa-check"></i><b>2.1</b> Introducción a la arquitectura de computadoras</a></li>
<li class="chapter" data-level="2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html"><i class="fa fa-check"></i><b>2.2</b> Arquitecturas Von Neumann y Harvard</a>
<ul>
<li class="chapter" data-level="2.2.1" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-von-neumann"><i class="fa fa-check"></i><b>2.2.1</b> Arquitectura Von Neumann</a></li>
<li class="chapter" data-level="2.2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-harvard"><i class="fa fa-check"></i><b>2.2.2</b> Arquitectura Harvard</a></li>
<li class="chapter" data-level="2.2.3" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#comparativa-entre-von-neumann-y-harvard"><i class="fa fa-check"></i><b>2.2.3</b> Comparativa entre Von Neumann y Harvard</a></li>
<li class="chapter" data-level="2.2.4" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitecturas-híbridas"><i class="fa fa-check"></i><b>2.2.4</b> Arquitecturas híbridas</a></li>
</ul></li>
<li class="chapter" data-level="2.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html"><i class="fa fa-check"></i><b>2.3</b> Tipos de arquitecturas</a>
<ul>
<li class="chapter" data-level="2.3.1" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-x86"><i class="fa fa-check"></i><b>2.3.1</b> Arquitectura x86</a></li>
<li class="chapter" data-level="2.3.2" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-arm"><i class="fa fa-check"></i><b>2.3.2</b> Arquitectura ARM</a></li>
<li class="chapter" data-level="2.3.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-risc-v"><i class="fa fa-check"></i><b>2.3.3</b> Arquitectura RISC-V</a></li>
<li class="chapter" data-level="2.3.4" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#comparativa-entre-arquitecturas"><i class="fa fa-check"></i><b>2.3.4</b> Comparativa entre arquitecturas</a></li>
</ul></li>
<li class="chapter" data-level="2.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html"><i class="fa fa-check"></i><b>2.4</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="2.4.1" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#características-clave-del-isa"><i class="fa fa-check"></i><b>2.4.1</b> Características clave del ISA</a></li>
<li class="chapter" data-level="2.4.2" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#modos-de-direccionamiento"><i class="fa fa-check"></i><b>2.4.2</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="2.4.3" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#formato-de-las-instrucciones"><i class="fa fa-check"></i><b>2.4.3</b> Formato de las instrucciones</a></li>
<li class="chapter" data-level="2.4.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#comparativa-de-repertorios-de-instrucciones"><i class="fa fa-check"></i><b>2.4.4</b> Comparativa de repertorios de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="2.5" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html"><i class="fa fa-check"></i><b>2.5</b> Filosofías CISC y RISC</a>
<ul>
<li class="chapter" data-level="2.5.1" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#cisc"><i class="fa fa-check"></i><b>2.5.1</b> CISC</a></li>
<li class="chapter" data-level="2.5.2" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#RISC"><i class="fa fa-check"></i><b>2.5.2</b> RISC</a></li>
<li class="chapter" data-level="2.5.3" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#comparativa-entre-cisc-y-risc"><i class="fa fa-check"></i><b>2.5.3</b> Comparativa entre CISC y RISC</a></li>
</ul></li>
<li class="chapter" data-level="2.6" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html"><i class="fa fa-check"></i><b>2.6</b> Arquitectura x86</a>
<ul>
<li class="chapter" data-level="2.6.1" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#evolución-de-la-arquitectura-x86"><i class="fa fa-check"></i><b>2.6.1</b> Evolución de la arquitectura x86</a></li>
<li class="chapter" data-level="2.6.2" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#repertorio-de-instrucciones-x86"><i class="fa fa-check"></i><b>2.6.2</b> Repertorio de instrucciones x86</a></li>
</ul></li>
<li class="chapter" data-level="2.7" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html"><i class="fa fa-check"></i><b>2.7</b> Lenguaje máquina y lenguaje ensamblador</a>
<ul>
<li class="chapter" data-level="2.7.1" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensamblador"><i class="fa fa-check"></i><b>2.7.1</b> Ensamblador</a></li>
<li class="chapter" data-level="2.7.2" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensambladores-x86"><i class="fa fa-check"></i><b>2.7.2</b> Ensambladores x86</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="3" data-path="simulacion.html"><a href="simulacion.html"><i class="fa fa-check"></i><b>3</b> Simulación</a>
<ul>
<li class="chapter" data-level="3.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html"><i class="fa fa-check"></i><b>3.1</b> Introducción a la simulación</a>
<ul>
<li class="chapter" data-level="3.1.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html#aplicaciones-de-la-simulación-en-la-industria"><i class="fa fa-check"></i><b>3.1.1</b> Aplicaciones de la simulación en la industria</a></li>
</ul></li>
<li class="chapter" data-level="3.2" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html"><i class="fa fa-check"></i><b>3.2</b> Simulación en la educación</a>
<ul>
<li class="chapter" data-level="3.2.1" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html#el-rol-de-la-simulación-en-la-enseñanza-de-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.2.1</b> El rol de la simulación en la enseñanza de Arquitectura de Computadoras</a></li>
</ul></li>
<li class="chapter" data-level="3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html"><i class="fa fa-check"></i><b>3.3</b> El Formalismo DEVS (Discrete Event System Specification)</a>
<ul>
<li class="chapter" data-level="3.3.1" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#estructura-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.1</b> Estructura del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.2" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#aplicaciones-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.2</b> Aplicaciones del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#devs-en-la-enseñanza-de-la-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.3.3</b> DEVS en la enseñanza de la Arquitectura de Computadoras</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="4" data-path="comparativa.html"><a href="comparativa.html"><i class="fa fa-check"></i><b>4</b> Comparativa de simuladores</a>
<ul>
<li class="chapter" data-level="4.1" data-path="estudios-similares.html"><a href="estudios-similares.html"><i class="fa fa-check"></i><b>4.1</b> Estudios similares</a></li>
<li class="chapter" data-level="4.2" data-path="simuladores-bajo-análisis.html"><a href="simuladores-bajo-análisis.html"><i class="fa fa-check"></i><b>4.2</b> Simuladores bajo análisis</a></li>
<li class="chapter" data-level="4.3" data-path="criterios-de-evaluación.html"><a href="criterios-de-evaluación.html"><i class="fa fa-check"></i><b>4.3</b> Criterios de evaluación</a></li>
<li class="chapter" data-level="4.4" data-path="selección-de-simuladores.html"><a href="selección-de-simuladores.html"><i class="fa fa-check"></i><b>4.4</b> Selección de simuladores</a></li>
<li class="chapter" data-level="4.5" data-path="participantes-en-la-evaluación.html"><a href="participantes-en-la-evaluación.html"><i class="fa fa-check"></i><b>4.5</b> Participantes en la evaluación</a></li>
<li class="chapter" data-level="4.6" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html"><i class="fa fa-check"></i><b>4.6</b> Análisis comparativo</a>
<ul>
<li class="chapter" data-level="4.6.1" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#simple-8-bit-assembler-simulator"><i class="fa fa-check"></i><b>4.6.1</b> Simple 8-bit Assembler Simulator</a></li>
<li class="chapter" data-level="4.6.2" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#vonsim"><i class="fa fa-check"></i><b>4.6.2</b> VonSim</a></li>
<li class="chapter" data-level="4.6.3" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#emu8086"><i class="fa fa-check"></i><b>4.6.3</b> Emu8086</a></li>
</ul></li>
<li class="chapter" data-level="4.7" data-path="resultados.html"><a href="resultados.html"><i class="fa fa-check"></i><b>4.7</b> Resultados</a>
<ul>
<li class="chapter" data-level="4.7.1" data-path="resultados.html"><a href="resultados.html#publicación"><i class="fa fa-check"></i><b>4.7.1</b> Publicación</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="5" data-path="desarrollo.html"><a href="desarrollo.html"><i class="fa fa-check"></i><b>5</b> Diseño y Construcción del Simulador</a>
<ul>
<li class="chapter" data-level="5.1" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html"><i class="fa fa-check"></i><b>5.1</b> Requisitos de la herramienta y su fundamentación</a>
<ul>
<li class="chapter" data-level="5.1.1" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html#fundamentación-de-los-requisitos-del-simulador"><i class="fa fa-check"></i><b>5.1.1</b> Fundamentación de los requisitos del simulador</a></li>
<li class="chapter" data-level="5.1.2" data-path="requisitos-de-la-herramienta-y-su-fundamentación.html"><a href="requisitos-de-la-herramienta-y-su-fundamentación.html#beneficios-de-la-simplificación"><i class="fa fa-check"></i><b>5.1.2</b> Beneficios de la simplificación</a></li>
</ul></li>
<li class="chapter" data-level="5.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html"><i class="fa fa-check"></i><b>5.2</b> Diseño del Simulador</a>
<ul>
<li class="chapter" data-level="5.2.1" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#componentes-del-cpu"><i class="fa fa-check"></i><b>5.2.1</b> Componentes del CPU</a></li>
<li class="chapter" data-level="5.2.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#repertorio-de-instruciones"><i class="fa fa-check"></i><b>5.2.2</b> Repertorio de instruciones</a></li>
<li class="chapter" data-level="5.2.3" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#formato-de-instrucciones"><i class="fa fa-check"></i><b>5.2.3</b> Formato de instrucciones</a></li>
<li class="chapter" data-level="5.2.4" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#modos-de-direccionamiento-1"><i class="fa fa-check"></i><b>5.2.4</b> Modos de direccionamiento</a></li>
</ul></li>
<li class="chapter" data-level="5.3" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><i class="fa fa-check"></i><b>5.3</b> Ciclo de la instrucción: Etapas de captación y ejecución</a>
<ul>
<li class="chapter" data-level="5.3.1" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html#etapa-de-captación"><i class="fa fa-check"></i><b>5.3.1</b> Etapa de Captación:</a></li>
<li class="chapter" data-level="5.3.2" data-path="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html"><a href="ciclo-de-la-instrucción-etapas-de-captación-y-ejecución.html#etapa-de-ejecución"><i class="fa fa-check"></i><b>5.3.2</b> Etapa de Ejecución:</a></li>
</ul></li>
<li class="chapter" data-level="5.4" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html"><i class="fa fa-check"></i><b>5.4</b> Diseño Ampliado del Simulador VonSim8</a>
<ul>
<li class="chapter" data-level="5.4.1" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#nuevos-requisitos-funcionales"><i class="fa fa-check"></i><b>5.4.1</b> Nuevos requisitos funcionales</a></li>
<li class="chapter" data-level="5.4.2" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#modos-de-direccionamiento-adicionales"><i class="fa fa-check"></i><b>5.4.2</b> Modos de direccionamiento adicionales</a></li>
<li class="chapter" data-level="5.4.3" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#formato-ampliado-de-instrucciones"><i class="fa fa-check"></i><b>5.4.3</b> Formato ampliado de instrucciones</a></li>
<li class="chapter" data-level="5.4.4" data-path="diseño-ampliado-del-simulador-vonsim8.html"><a href="diseño-ampliado-del-simulador-vonsim8.html#ciclo-de-la-instrucción-modos-adicionales"><i class="fa fa-check"></i><b>5.4.4</b> Ciclo de la instrucción: modos adicionales</a></li>
</ul></li>
<li class="chapter" data-level="5.5" data-path="tercera-etapa.html"><a href="tercera-etapa.html"><i class="fa fa-check"></i><b>5.5</b> Tercera etapa</a></li>
<li class="chapter" data-level="5.6" data-path="aspectos-tecnológicos-de-implementación.html"><a href="aspectos-tecnológicos-de-implementación.html"><i class="fa fa-check"></i><b>5.6</b> Aspectos tecnológicos de implementación</a></li>
<li class="chapter" data-level="5.7" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html"><i class="fa fa-check"></i><b>5.7</b> Simulación visual e interactiva</a>
<ul>
<li class="chapter" data-level="5.7.1" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#representación-gráfica-de-componentes"><i class="fa fa-check"></i><b>5.7.1</b> Representación gráfica de componentes</a></li>
<li class="chapter" data-level="5.7.2" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#ejecución-paso-a-paso"><i class="fa fa-check"></i><b>5.7.2</b> Ejecución paso a paso</a></li>
</ul></li>
<li class="chapter" data-level="5.8" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html"><i class="fa fa-check"></i><b>5.8</b> Gestión de interrupciones y periféricos</a>
<ul>
<li class="chapter" data-level="5.8.1" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#manejo-del-vector-de-interrupciones"><i class="fa fa-check"></i><b>5.8.1</b> Manejo del vector de interrupciones</a></li>
<li class="chapter" data-level="5.8.2" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#instrucciones-in-y-out"><i class="fa fa-check"></i><b>5.8.2</b> Instrucciones IN y OUT</a></li>
<li class="chapter" data-level="5.8.3" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#segunda-etapa"><i class="fa fa-check"></i><b>5.8.3</b> Segunda etapa</a></li>
</ul></li>
<li class="chapter" data-level="5.9" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html"><i class="fa fa-check"></i><b>5.9</b> Integración de métricas de rendimiento</a>
<ul>
<li class="chapter" data-level="5.9.1" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#métricas-calculadas"><i class="fa fa-check"></i><b>5.9.1</b> Métricas calculadas</a></li>
<li class="chapter" data-level="5.9.2" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#análisis-de-casos-de-estudio"><i class="fa fa-check"></i><b>5.9.2</b> Análisis de casos de estudio</a></li>
</ul></li>
<li class="chapter" data-level="5.10" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html"><i class="fa fa-check"></i><b>5.10</b> Proceso de validación</a>
<ul>
<li class="chapter" data-level="5.10.1" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#validación-funcional"><i class="fa fa-check"></i><b>5.10.1</b> Validación funcional</a></li>
<li class="chapter" data-level="5.10.2" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#evaluación-pedagógica"><i class="fa fa-check"></i><b>5.10.2</b> Evaluación pedagógica</a></li>
</ul></li>
<li class="chapter" data-level="5.11" data-path="portabilidad-y-mantenibilidad.html"><a href="portabilidad-y-mantenibilidad.html"><i class="fa fa-check"></i><b>5.11</b> Portabilidad y Mantenibilidad</a></li>
</ul></li>
<li class="chapter" data-level="" data-path="apéndices.html"><a href="apéndices.html"><i class="fa fa-check"></i>Apéndices</a>
<ul>
<li class="chapter" data-level="5.12" data-path="anexoA.html"><a href="anexoA.html"><i class="fa fa-check"></i><b>5.12</b> Anexo A: Protocolo de Entrevista Semiestructurada</a>
<ul>
<li class="chapter" data-level="5.12.1" data-path="anexoA.html"><a href="anexoA.html#introducción-a-cargo-del-entrevistador"><i class="fa fa-check"></i><b>5.12.1</b> Introducción (a cargo del entrevistador)</a></li>
<li class="chapter" data-level="5.12.2" data-path="anexoA.html"><a href="anexoA.html#datos-generales-del-entrevistado"><i class="fa fa-check"></i><b>5.12.2</b> Datos generales del entrevistado</a></li>
<li class="chapter" data-level="5.12.3" data-path="anexoA.html"><a href="anexoA.html#preguntas-principales"><i class="fa fa-check"></i><b>5.12.3</b> Preguntas principales</a></li>
<li class="chapter" data-level="5.12.4" data-path="anexoA.html"><a href="anexoA.html#cierre"><i class="fa fa-check"></i><b>5.12.4</b> Cierre</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="6" data-path="Biblio.html"><a href="Biblio.html"><i class="fa fa-check"></i><b>6</b> Bibliografía</a></li>
<li class="divider"></li>
<li><a href="https://github.com/ruiz-jose/Sim-x86-Tesis" target="blank">Publicado con bookdown</a></li>

</ul>

      </nav>
    </div>

    <div class="book-body">
      <div class="body-inner">
        <div class="book-header" role="navigation">
          <h1>
            <i class="fa fa-circle-o-notch fa-spin"></i><a href="./">Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</a>
          </h1>
        </div>

        <div class="page-wrapper" tabindex="-1" role="main">
          <div class="page-inner">

            <section class="normal" id="section-">
<div id="requisitos-de-la-herramienta-y-su-fundamentación" class="section level2 hasAnchor" number="5.1">
<h2><span class="header-section-number">5.1</span> Requisitos de la herramienta y su fundamentación<a href="requisitos-de-la-herramienta-y-su-fundamentación.html#requisitos-de-la-herramienta-y-su-fundamentación" class="anchor-section" aria-label="Anchor link to header"></a></h2>
<p>A partir de los objetivos didácticos establecidos en el capítulo introductorio (<a href="intro.html#intro">1</a>), esta sección detalla los requisitos funcionales y pedagógicos que estructuraron el diseño del simulador. La definición de estos requisitos se basó tanto en principios pedagógicos y técnicos como en un proceso de validación empírica, basado en entrevistas semiestructuradas realizadas a 2 docentes de nivel universitario con más de veinte años de experiencia en la enseñanza de Arquitectura de Computadoras. La guía de entrevista abordó ejes vinculados a las dificultades frecuentes en la enseñanza, las limitaciones de herramientas actuales y las funcionalidades deseables en un simulador. El análisis se realizó mediante codificación temática (ver Anexo A <a href="anexoA.html#anexoA">5.12</a>).</p>
<ol style="list-style-type: decimal">
<li><strong>Visualización de la estructura general de la computadora:</strong></li>
</ol>
<ul>
<li>Incluir una representación gráfica de la arquitectura básica de la computadora —compuesta por CPU, buses, memoria y dispositivos de entrada/salida— durante la ejecución de los programas. La visualización debe destacar los componentes activos en cada etapa del ciclo de ejecución, facilitando una comprensión sistémica e integrada del funcionamiento de la computadora. El uso de representaciones gráficas como recurso didáctico está respaldado por estudios que demuestran su efectividad para facilitar la comprensión de conceptos abstractos en disciplinas técnicas <span class="citation">(<a href="#ref-sorva2013visualizations">Sorva 2013</a>)</span>.</li>
</ul>
<ol start="2" style="list-style-type: decimal">
<li><strong>Soporte para la generación y ejecución de programas en ensamblador:</strong></li>
</ol>
<ul>
<li>Permitir la ejecución paso a paso y la ejecución completa de programas escritos en lenguaje ensamblador. Esta funcionalidad permite un análisis detallado del comportamiento de cada instrucción, promoviendo el desarrollo de competencias en el trazado y depuración de código a nivel de lenguaje ensamblador, lo cual resulta esencial para interiorizar la relación entre software y hardware.</li>
</ul>
<ol start="3" style="list-style-type: decimal">
<li><strong>Repertorio reducido de instrucciones con activación progresiva:</strong></li>
</ol>
<ul>
<li>Se selecciona un subconjunto esencial del conjunto de instrucciones x86, el cual se habilita en etapas secuenciales del proceso de enseñanza, en correspondencia con el avance de los contenidos curriculares. Esta decisión se fundamenta en principios de la psicología cognitiva que sugieren que la introducción escalonada de contenidos técnicos mejora la retención y reduce la sobrecarga cognitiva <span class="citation">(<a href="#ref-nationalacademies2018how">National Academies of Sciences, Engineering, and Medicine 2018</a>)</span>. Esta estrategia también se encuentra respaldada por autores como Hasan <span class="citation">(<a href="#ref-hasan_survey_2012">Akram and Sawalha 2019a</a>)</span>, Null y Lobur <span class="citation">(<a href="#ref-null_essentials_2023">Null 2023</a>)</span>, y Stallings <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>, quienes proponen abordajes similares en la enseñanza de arquitecturas complejas.</li>
</ul>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:activacionprogresiva">Tabla 5.1: </span>Activación progresiva del repertorio de instrucciones
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Fase
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucciones activadas
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Objetivo didáctico
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Inicial
</td>
<td style="text-align:center;width: 28em; ">
MOV, ADD, SUB, HLT
</td>
<td style="text-align:center;width: 28em; ">
Comprensión del ciclo de instrucción básico
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Intermedia
</td>
<td style="text-align:center;width: 28em; ">
CMP, JMP, JZ, JC
</td>
<td style="text-align:center;width: 28em; ">
Introducción a control de flujo
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Avanzada
</td>
<td style="text-align:center;width: 28em; ">
CALL, RET, IN, OUT, INT, IRET
</td>
<td style="text-align:center;width: 28em; ">
Manejo de periféricos e interrupciones
</td>
</tr>
</tbody>
</table>
<p>Además de las funcionalidades asociadas al repertorio de instrucciones, resulta fundamental representar visualmente el flujo interno de datos dentro del procesador para facilitar la comprensión de operaciones a nivel microarquitectónico.</p>
<ol start="4" style="list-style-type: decimal">
<li><strong>Simulación visual e interactiva de micropasos de instrucciones:</strong></li>
</ol>
<ul>
<li>Se implementa una visualización interactiva del flujo de datos basada en el modelo de Nivel de Transferencia entre Registros (Register Transfer Level, RTL). Este enfoque permite representar con precisión el desplazamiento de datos entre registros, buses y unidades funcionales del procesador, así como las señales de control involucradas en cada fase del ciclo de instrucción <span class="citation">(<a href="#ref-ASMVisualizer2025">Newhall et al. 2025</a>)</span>. Stallings <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span> propone utilizar el modelo RTL para representar el ciclo de instrucción, desde la captura (fetch) hasta la ejecución (execute), facilitando la visualización del recorrido de datos y de las señales de control en cada etapa del proceso.</li>
</ul>
<p>Como complemento a la descripción anterior, la Figura <a href="requisitos-de-la-herramienta-y-su-fundamentación.html#fig:cicloinstruccion">5.1</a> ilustra un ciclo de instrucción típico utilizando la operación MOV AL, BL como ejemplo. Esta representación facilita la identificación de las etapas <em>fetch</em>, <em>decode</em> y <em>execute</em>, así como los registros que participan activamente en cada fase.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:cicloinstruccion"></span>
<img src="images/cicloinstruccion.png" alt="Ciclo de instrucción: captación y ejecución " width="85%" />
<p class="caption">
Figura 5.1: Ciclo de instrucción: captación y ejecución
</p>
</div>
<ol start="5" style="list-style-type: decimal">
<li><strong>Gestión básica de interrupciones y periféricos:</strong></li>
</ol>
<ul>
<li>Incluir un vector de interrupciones predefinido que permita simular eventos externos, como la interacción con teclado y monitor, a través de instrucciones como IN y OUT. Esta funcionalidad tiene un alto valor pedagógico, ya que permite al estudiante explorar de forma interactiva conceptos fundamentales como la asincronía, el manejo de eventos y la interrupción del flujo secuencial de ejecución, los cuales son característicos del diseño de arquitecturas modernas y fundamentales para comprender el funcionamiento de sistemas reales. Su inclusión se alinea con las recomendaciones de autores como Null y Lobur <span class="citation">(<a href="#ref-null_essentials_2023">Null 2023</a>)</span>, quienes destacan el valor de abordar estos conceptos en etapas tempranas de la formación.</li>
</ul>
<ol start="6" style="list-style-type: decimal">
<li><strong>Métricas de rendimiento:</strong></li>
</ol>
<ul>
<li>Incluir indicadores clave como tiempo de ciclo, tiempo de CPU y ciclos por instrucción (CPI), generados automáticamente a partir de la ejecución de los programas. Estos indicadores se presentan en una interfaz específica que facilita su análisis y comprensión. Su inclusión responde a la necesidad de fomentar habilidades analíticas vinculadas al rendimiento computacional. Como señalan Hennessy y Patterson <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>)</span> esta funcionalidad permite a los estudiantes familiarizarse con conceptos fundamentales del análisis de desempeño, utilizados tanto en contextos académicos como en la industria, fomentando una formación técnica integral.</li>
</ul>
<ol start="7" style="list-style-type: decimal">
<li><strong>Interfaz gráfica intuitiva y amigable:</strong></li>
</ol>
<ul>
<li>Diseñar una interfaz gráfica intuitiva y adaptable a diferentes dispositivos y niveles de experiencia del usuario. La interfaz debe contemplar principios de accesibilidad para personas con diversidad funcional, con opciones de contraste visual, navegación por teclado y descripciones accesibles. Esto responde a estándares actuales de desarrollo de software educativo y mejora la inclusión en entornos de enseñanza <span class="citation">(<a href="#ref-w3c_accessibility_2021">W3C Web Accessibility Initiative 2021</a>)</span>.</li>
</ul>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:tablafuncionales">Tabla 5.2: </span>Requisitos funcionales y componentes del simulador
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Requisito funcional
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Componente del simulador que lo implementa
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Ejecución paso a paso
</td>
<td style="text-align:center;width: 32em; ">
Unidad de Control + Visualizador de registros
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Simulación de periféricos
</td>
<td style="text-align:center;width: 32em; ">
Módulo de Entrada/Salida + Vector de interrupciones
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Visualización del ciclo de instrucción
</td>
<td style="text-align:center;width: 32em; ">
Representación RTL interactiva
</td>
</tr>
</tbody>
</table>
<p>Como complemento a la tabla de requisitos funcionales, se incorpora un diagrama estructural que presenta los principales módulos del simulador y sus interacciones. Esta representación permite integrar visualmente los componentes implementados y su relación con los objetivos funcionales definidos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:diagramasimulador"></span>
<img src="images/estructurasimulador.png" alt="Estructura del simulador y componentes funcionales" width="90%" />
<p class="caption">
Figura 5.2: Estructura del simulador y componentes funcionales
</p>
</div>
<p>Además de responder a criterios técnicos, estos requisitos fueron definidos en conjunto con docentes especialistas del área, a través de reuniones y talleres de validación donde se analizaron prototipos tempranos y necesidades concretas del aula, garantizando así su relevancia didáctica y su adecuación al contexto educativo de la asignatura Arquitectura de Computadoras.</p>
<div id="fundamentación-de-los-requisitos-del-simulador" class="section level3 hasAnchor" number="5.1.1">
<h3><span class="header-section-number">5.1.1</span> Fundamentación de los requisitos del simulador<a href="requisitos-de-la-herramienta-y-su-fundamentación.html#fundamentación-de-los-requisitos-del-simulador" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>A partir de los requisitos funcionales detallados anteriormente, se llevó a cabo un proceso colaborativo de análisis con docentes<a href="#fn1" class="footnote-ref" id="fnref1"><sup>1</sup></a> de la asignatura Arquitectura de Computadoras, quienes aportaron su experiencia docente para identificar los elementos de la arquitectura x86 que resultaban prioritarios para representar, simplificar o adaptar en función de los objetivos pedagógicos del simulador. Este análisis condujo a la elección de una arquitectura simplificada de 8 bits, cuyas características se describen más adelante, justificado por su valor didáctico: una arquitectura de 8 bits reduce significativamente la complejidad sin sacrificar los objetivos pedagógicos, permitiendo representar procesos clave con mayor claridad y menor carga cognitiva. La menor cantidad de líneas de datos, registros y operaciones simplifica la visualización de procesos como la ejecución de instrucciones, el flujo de datos y el manejo de interrupciones, favoreciendo la comprensión por parte del estudiante en etapas iniciales del aprendizaje.</p>
<p>La arquitectura x86 se caracteriza por su elevada complejidad, derivada de su extenso repertorio de instrucciones y sus múltiples características avanzadas. Frente a este panorama, el simulador se desarrolla bajo un enfoque pedagógico que considera tres principios fundamentales:</p>
<ul>
<li><strong>Reducir la carga cognitiva</strong>: la simplificación del repertorio y de los componentes permite a los estudiantes enfocarse en principios fundamentales.</li>
<li><strong>Aprendizaje progresivo</strong>: se adopta un enfoque escalonado, empezando con un modelo simplificado y avanzando hacia representaciones más completas de x86.</li>
<li><strong>Claridad pedagógica</strong>: las prácticas son manejables en términos de tiempo y esfuerzo, promoviendo un aprendizaje práctico sin frustraciones.</li>
</ul>
</div>
<div id="beneficios-de-la-simplificación" class="section level3 hasAnchor" number="5.1.2">
<h3><span class="header-section-number">5.1.2</span> Beneficios de la simplificación<a href="requisitos-de-la-herramienta-y-su-fundamentación.html#beneficios-de-la-simplificación" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El diseño del simulador contribuye a:</p>
<ul>
<li><strong>Comprensión fundamental</strong>: los estudiantes pueden enfocarse en el ciclo de instrucciones, interacción de componentes y flujo básico de datos.</li>
<li><strong>Análisis crítico</strong>: comparar el modelo simplificado con x86 real fomenta un aprendizaje reflexivo y profundo.</li>
<li><strong>Experimentación práctica</strong>: proporciona un entorno accesible para explorar conceptos y corregir errores.</li>
</ul>
<p>Diversos autores como Patterson &amp; Hennessy <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>)</span>, Tanenbaum <span class="citation">(<a href="#ref-tanenbaum_structured_2016">Tanenbaum 2016</a>)</span> y Null <span class="citation">(<a href="#ref-null_essentials_2023">Null 2023</a>)</span> coinciden en que el uso de arquitecturas simplificadas, como las de 8 bits, permite a los estudiantes centrarse en los conceptos fundamentales de la arquitectura de computadores sin verse abrumados por la complejidad técnica de arquitecturas reales. Este enfoque hace posible observar la transferencia de datos entre registros y la activación de señales de control en cada etapa, favoreciendo la comprensión del funcionamiento interno del procesador.
El modelo propuesto adopta una arquitectura simplificada de 8 bits, inspirada en los principios de la arquitectura x86 <span class="citation">(<a href="#ref-intel_microarchitecture_2021">Intel Corporation 2021</a>)</span>, y diseñada con un repertorio reducido de instrucciones. La elección de una arquitectura de 8 bits obedece a criterios pedagógicos, ya que simplifica el modelo sin sacrificar los principios fundamentales del repertorio x86, facilitando así la comprensión progresiva de sus componentes <span class="citation">(<a href="#ref-patt2019introduction">Patt and Patel 2019</a>; <a href="#ref-majid1999design">Majid 1999</a>; <a href="#ref-morlan_sap1_2021">Morlan 2021</a> ; <a href="#ref-Guald_2015_thesis">Gualdrón Gamarra and Pinilla 2015-01-27</a>; <a href="#ref-silber_tinycpu">Silber, n.d.</a>)</span>.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:requisitosdidacticos">Tabla 5.3: </span>Requisitos didácticos y beneficios pedagógicos esperados
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Requisito didáctico
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Beneficio pedagógico esperado
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Ejecución paso a paso
</td>
<td style="text-align:center;width: 28em; ">
Favorece la comprensión secuencial de las instrucciones
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Habilitación progresiva del repertorio
</td>
<td style="text-align:center;width: 28em; ">
Reduce la carga cognitiva y promueve aprendizaje incremental
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;border-right:1px solid;">
Visualización de ciclos de instrucción (RTL)
</td>
<td style="text-align:center;width: 28em; ">
Facilita el aprendizaje del funcionamiento interno del procesador
</td>
</tr>
</tbody>
</table>
<p>Este diseño conceptual sienta las bases para las decisiones tomadas durante la etapa de implementación, que se describen en las siguientes secciones del capítulo.</p>
</div>
</div>
<h3> Bibliografía<a href="Biblio.html#Biblio" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<div id="refs" class="references csl-bib-body hanging-indent">
<div id="ref-hasan_survey_2012" class="csl-entry">
Akram, Ayaz, and Lina Sawalha. 2019a. <span>“A Survey of Computer Architecture Simulation Techniques and Tools.”</span> <em>IEEE Access</em> 7: 78120–45. <a href="https://doi.org/10.1109/ACCESS.2019.2917698">https://doi.org/10.1109/ACCESS.2019.2917698</a>.
</div>
<div id="ref-Guald_2015_thesis" class="csl-entry">
Gualdrón Gamarra, Alfredo, and José Pablo Pinilla. 2015-01-27. <span>“Plataforma Para La Emulación y Reconfiguración de Arquitecturas CISC y RISC.”</span> <a href="http://hdl.handle.net/20.500.11912/2004">http://hdl.handle.net/20.500.11912/2004</a>.
</div>
<div id="ref-hennessy2017computer" class="csl-entry">
Hennessy, John L., and David A. Patterson. 2017a. <em>Computer Architecture: A Quantitative Approach</em>. 6th ed. Boston: Morgan Kaufmann.
</div>
<div id="ref-intel_microarchitecture_2021" class="csl-entry">
———. 2021. <em>Intel<sup></sup> 64 and IA-32 Architectures Optimization Reference Manual</em>. April 2021. Intel Corporation.
</div>
<div id="ref-majid1999design" class="csl-entry">
Majid, Zamri. 1999. <span>“Design of SAP-1 Controller and Simulation Using Mentor Graphics.”</span> PhD thesis, Universiti Teknologi MARA (UiTM).
</div>
<div id="ref-morlan_sap1_2021" class="csl-entry">
Morlan, Austin. 2021. <span>“Building a Simple 8-Bit CPU in Verilog (SAP-1).”</span> <a href="https://austinmorlan.com/posts/fpga_computer_sap1/">https://austinmorlan.com/posts/fpga_computer_sap1/</a>.
</div>
<div id="ref-nationalacademies2018how" class="csl-entry">
National Academies of Sciences, Engineering, and Medicine. 2018. <em>How People Learn II: Learners, Contexts, and Cultures</em>. Washington, DC: National Academies Press. <a href="https://doi.org/10.17226/24783">https://doi.org/10.17226/24783</a>.
</div>
<div id="ref-ASMVisualizer2025" class="csl-entry">
Newhall, Tia, Kevin C. Webb, Isabel Romea, Emma Stavis, and Suzanne J. Matthews. 2025. <span>“ASM Visualizer: A Learning Tool for Assembly Programming.”</span> In <em>Proceedings of the 56th ACM Technical Symposium on Computer Science Education v. 1</em>, 840–46. SIGCSETS 2025. New York, NY, USA: Association for Computing Machinery. <a href="https://doi.org/10.1145/3641554.3701793">https://doi.org/10.1145/3641554.3701793</a>.
</div>
<div id="ref-null_essentials_2023" class="csl-entry">
Null, Linda. 2023. <em>Essentials of Computer Organization and Architecture with Navigate Advantage Access</em>. 6th ed. Burlington, MA: Jones &amp; Bartlett Learning.
</div>
<div id="ref-patt2019introduction" class="csl-entry">
Patt, Yale N., and Sanjay J. Patel. 2019. <em>Introduction to Computing Systems: From Bits and Gates to c and Beyond</em>. 3rd ed. New York: McGraw-Hill Education.
</div>
<div id="ref-silber_tinycpu" class="csl-entry">
Silber, David. n.d. <span>“TinyCPU - a Simple CPU Implemented in Verilog.”</span> <a href="https://www.eecis.udel.edu/~silber/tinycpu/#/home" class="uri">https://www.eecis.udel.edu/~silber/tinycpu/#/home</a>.
</div>
<div id="ref-sorva2013visualizations" class="csl-entry">
Sorva, Juha. 2013. <span>“Notional Machines and Introductory Programming Education.”</span> <em>ACM Transactions on Computing Education (TOCE)</em> 13 (2): 1–31. <a href="https://doi.org/10.1145/2483710.2483713">https://doi.org/10.1145/2483710.2483713</a>.
</div>
<div id="ref-stallings_computer_2021" class="csl-entry">
Stallings, William. 2021. <em>Computer Organization and Architecture: Designing for Performance</em>. 11th ed. Boston, MA: Pearson.
</div>
<div id="ref-tanenbaum_structured_2016" class="csl-entry">
Tanenbaum, Andrew S. 2016. <em>Structured Computer Organization</em>. Pearson Education India.
</div>
<div id="ref-w3c_accessibility_2021" class="csl-entry">
W3C Web Accessibility Initiative. 2021. <span>“Accessibility Principles.”</span> <a href="https://www.w3.org/WAI/fundamentals/accessibility-principles/">https://www.w3.org/WAI/fundamentals/accessibility-principles/</a>.
</div>
</div>
<div class="footnotes">
<hr />
<ol start="1">
<li id="fn1"><p>Docentes: Marcelo A. Colombani y Amalia G. Delduca<a href="requisitos-de-la-herramienta-y-su-fundamentación.html#fnref1" class="footnote-back">↩︎</a></p></li>
</ol>
</div>
            </section>

          </div>
        </div>
      </div>
<a href="desarrollo.html" class="navigation navigation-prev " aria-label="Previous page"><i class="fa fa-angle-left"></i></a>
<a href="diseño-del-simulador.html" class="navigation navigation-next " aria-label="Next page"><i class="fa fa-angle-right"></i></a>
    </div>
  </div>
<script src="libs/gitbook-2.6.7/js/app.min.js"></script>
<script src="libs/gitbook-2.6.7/js/clipboard.min.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-search.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-sharing.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-fontsettings.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-bookdown.js"></script>
<script src="libs/gitbook-2.6.7/js/jquery.highlight.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-clipboard.js"></script>
<script>
gitbook.require(["gitbook"], function(gitbook) {
gitbook.start({
  "sharing": {
    "github": "https://github.com/ruiz-jose/Sim-x86-Tesis",
    "facebook": false,
    "twitter": false,
    "linkedin": false,
    "weibo": false,
    "instapaper": false,
    "vk": false,
    "whatsapp": false,
    "all": ["facebook", "twitter", "linkedin", "weibo", "instapaper"]
  },
  "fontsettings": {
    "theme": "white",
    "family": "sans",
    "size": 2
  },
  "edit": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/edit/main/05-desarrollo.Rmd",
    "text": "Edit"
  },
  "history": {
    "link": null,
    "text": null
  },
  "view": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/blob/main/05-desarrollo.Rmd",
    "text": null
  },
  "download": ["tesis.pdf"],
  "search": {
    "engine": "fuse",
    "options": null
  },
  "toc": {
    "collapse": "subsection"
  }
});
});
</script>

<!-- dynamically load mathjax for compatibility with self-contained -->
<script>
  (function () {
    var script = document.createElement("script");
    script.type = "text/javascript";
    var src = "true";
    if (src === "" || src === "true") src = "https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/latest.js?config=TeX-MML-AM_CHTML";
    if (location.protocol !== "file:")
      if (/^https?:/.test(src))
        src = src.replace(/^https?:/, '');
    script.src = src;
    document.getElementsByTagName("head")[0].appendChild(script);
  })();
</script>
</body>

</html>
