TimeQuest Timing Analyzer report for ALU
Wed Jul 22 17:09:34 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK'
 26. Fast Model Hold: 'CLOCK'
 27. Fast Model Minimum Pulse Width: 'CLOCK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 97.76 MHz ; 97.76 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.229 ; -14708.924    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.229 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 10.261     ;
; -9.083 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 10.117     ;
; -8.976 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 10.008     ;
; -8.954 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.984      ;
; -8.911 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 9.956      ;
; -8.898 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.930      ;
; -8.830 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.862      ;
; -8.830 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.864      ;
; -8.809 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 9.854      ;
; -8.808 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.840      ;
; -8.775 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.809      ;
; -8.765 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 9.812      ;
; -8.752 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.786      ;
; -8.734 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.764      ;
; -8.684 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.718      ;
; -8.663 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 9.710      ;
; -8.640 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.670      ;
; -8.623 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.653      ;
; -8.588 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.620      ;
; -8.522 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.556      ;
; -8.500 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.532      ;
; -8.494 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.526      ;
; -8.481 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.511      ;
; -8.477 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.509      ;
; -8.468 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.498      ;
; -8.457 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 9.504      ;
; -8.444 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.478      ;
; -8.376 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.410      ;
; -8.355 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 9.402      ;
; -8.335 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.367      ;
; -8.322 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.354      ;
; -8.280 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.312      ;
; -8.186 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.218      ;
; -8.169 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.201      ;
; -8.146 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.180      ;
; -8.132 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 9.162      ;
; -8.027 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.059      ;
; -8.014 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.046      ;
; -7.986 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 9.018      ;
; -7.893 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.927      ;
; -7.871 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.903      ;
; -7.828 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 8.875      ;
; -7.815 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.849      ;
; -7.792 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.824      ;
; -7.747 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.781      ;
; -7.726 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 8.773      ;
; -7.723 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.753      ;
; -7.678 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.710      ;
; -7.651 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.683      ;
; -7.617 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.649      ;
; -7.577 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.609      ;
; -7.557 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.589      ;
; -7.540 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.572      ;
; -7.539 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.571      ;
; -7.517 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.547      ;
; -7.474 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 8.519      ;
; -7.472 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 8.540      ;
; -7.461 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.493      ;
; -7.405 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 8.433      ;
; -7.398 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.430      ;
; -7.393 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.425      ;
; -7.385 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.417      ;
; -7.372 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 8.417      ;
; -7.364 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.396      ;
; -7.361 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 8.389      ;
; -7.342 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.372      ;
; -7.299 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 8.344      ;
; -7.297 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.327      ;
; -7.286 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.318      ;
; -7.269 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.301      ;
; -7.259 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.289      ;
; -7.233 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 8.289      ;
; -7.218 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.250      ;
; -7.217 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.249      ;
; -7.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.245      ;
; -7.203 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.233      ;
; -7.197 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 8.242      ;
; -7.186 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.216      ;
; -7.122 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.152      ;
; -7.097 ; lpm_dff:A_REG|dffs[5]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 8.140      ;
; -7.064 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 8.092      ;
; -7.049 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 8.081      ;
; -7.044 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.074      ;
; -7.031 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.061      ;
; -7.028 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.058      ;
; -7.015 ; lpm_dff:B_REG|dffs[2]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.051      ;
; -7.011 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 8.041      ;
; -6.964 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 7.996      ;
; -6.951 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.981      ;
; -6.942 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.972      ;
; -6.918 ; lpm_dff:B_REG|dffs[5]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 7.968      ;
; -6.918 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.948      ;
; -6.907 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.937      ;
; -6.899 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 7.944      ;
; -6.886 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 7.918      ;
; -6.884 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 7.915      ;
; -6.870 ; lpm_dff:A_REG|dffs[7]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 7.935      ;
; -6.869 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.899      ;
; -6.859 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 7.891      ;
; -6.856 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 7.886      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 4.855 ; 4.855 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.253 ; -0.253 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 9.236  ; 9.236  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 8.409  ; 8.409  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 7.818  ; 7.818  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 8.517  ; 8.517  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 8.541  ; 8.541  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 8.248  ; 8.248  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.723  ; 8.723  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 8.336  ; 8.336  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 8.885  ; 8.885  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 9.161  ; 9.161  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.705  ; 8.705  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 8.512  ; 8.512  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.351  ; 7.351  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 8.264  ; 8.264  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 8.966  ; 8.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 8.449  ; 8.449  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 9.236  ; 9.236  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.965  ; 7.965  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 8.697  ; 8.697  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.725  ; 7.725  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.468  ; 7.468  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 9.182  ; 9.182  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 10.400 ; 10.400 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 8.901  ; 8.901  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.189  ; 8.189  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 9.204  ; 9.204  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 10.023 ; 10.023 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 8.313  ; 8.313  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 9.425  ; 9.425  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 9.909  ; 9.909  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.840  ; 8.840  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 9.001  ; 9.001  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 9.207  ; 9.207  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 10.284 ; 10.284 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.182  ; 8.182  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.488  ; 8.488  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.217  ; 9.217  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 10.400 ; 10.400 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.594  ; 8.594  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 8.085  ; 8.085  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.481  ; 9.481  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.053  ; 8.053  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 17.187 ; 17.187 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 16.094 ; 16.094 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 16.636 ; 16.636 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 15.035 ; 15.035 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 15.990 ; 15.990 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 16.195 ; 16.195 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 17.187 ; 17.187 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 14.749 ; 14.749 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 17.010 ; 17.010 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 16.247 ; 16.247 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 16.450 ; 16.450 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 14.516 ; 14.516 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 15.975 ; 15.975 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 15.607 ; 15.607 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 14.799 ; 14.799 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 16.322 ; 16.322 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 16.123 ; 16.123 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.321 ; 15.321 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 16.411 ; 16.411 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 15.499 ; 15.499 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.676 ; 15.676 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 16.080 ; 16.080 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.789 ; 15.789 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.110 ; 16.110 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 14.935 ; 14.935 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.023 ; 16.023 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.851 ; 16.851 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 16.219 ; 16.219 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 15.591 ; 15.591 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 15.375 ; 15.375 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 10.523 ; 10.523 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 9.473  ; 9.473  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 10.523 ; 10.523 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.574 ; 15.574 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 14.839 ; 14.839 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 13.326 ; 13.326 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.647 ; 14.647 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 15.549 ; 15.549 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 15.264 ; 15.264 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 13.621 ; 13.621 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 15.250 ; 15.250 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 14.374 ; 14.374 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 14.771 ; 14.771 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 13.763 ; 13.763 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 14.500 ; 14.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 12.895 ; 12.895 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 15.574 ; 15.574 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 14.886 ; 14.886 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 14.407 ; 14.407 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 15.071 ; 15.071 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 12.881 ; 12.881 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 14.745 ; 14.745 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 14.823 ; 14.823 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 14.908 ; 14.908 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 13.022 ; 13.022 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 14.319 ; 14.319 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 14.304 ; 14.304 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 13.859 ; 13.859 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 15.558 ; 15.558 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 13.201 ; 13.201 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 15.159 ; 15.159 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 13.219 ; 13.219 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 15.451 ; 15.451 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 13.432 ; 13.432 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 16.398 ; 16.398 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 14.675 ; 14.675 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.846 ; 13.846 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 14.528 ; 14.528 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 13.589 ; 13.589 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 15.336 ; 15.336 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 14.854 ; 14.854 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 14.435 ; 14.435 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 16.398 ; 16.398 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 14.559 ; 14.559 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 13.887 ; 13.887 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 15.758 ; 15.758 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 15.883 ; 15.883 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.020 ; 14.020 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 15.102 ; 15.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 15.201 ; 15.201 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.594 ; 13.594 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 14.688 ; 14.688 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 14.855 ; 14.855 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 13.341 ; 13.341 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 15.163 ; 15.163 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 14.815 ; 14.815 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 15.155 ; 15.155 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 13.945 ; 13.945 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 14.661 ; 14.661 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 15.550 ; 15.550 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 13.545 ; 13.545 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 13.648 ; 13.648 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 15.056 ; 15.056 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 13.242 ; 13.242 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 8.190  ; 8.190  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 11.597 ; 11.597 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.074  ; 8.074  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.212  ; 8.212  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 8.175  ; 8.175  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 9.862  ; 9.862  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.685  ; 7.685  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.732  ; 8.732  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.070  ; 8.070  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 7.384  ; 7.384  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.492  ; 7.492  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.540  ; 8.540  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 8.494  ; 8.494  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 9.463  ; 9.463  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 7.969  ; 7.969  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 11.098 ; 11.098 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 15.056 ; 15.056 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 11.912 ; 11.912 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.043 ; 11.043 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 9.299  ; 9.299  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.159  ; 9.159  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 9.194  ; 9.194  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 11.032 ; 11.032 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.680  ; 9.680  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.912 ; 11.912 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 10.690 ; 10.690 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.699  ; 9.699  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 7.272  ; 7.272  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.404  ; 8.404  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.880  ; 8.880  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.908  ; 7.908  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.960  ; 8.960  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.927  ; 7.927  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.626  ; 8.626  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 8.562  ; 8.562  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.999  ; 7.999  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.651  ; 8.651  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.474  ; 8.474  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 7.729  ; 7.729  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.625  ; 8.625  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.387  ; 8.387  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.392  ; 8.392  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 8.656  ; 8.656  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.006  ; 9.006  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 15.238 ; 15.238 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 13.743 ; 13.743 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 13.316 ; 13.316 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 12.633 ; 12.633 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 12.406 ; 12.406 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 13.743 ; 13.743 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 13.543 ; 13.543 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 11.423 ; 11.423 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 13.305 ; 13.305 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 13.646 ; 13.646 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 13.503 ; 13.503 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 12.273 ; 12.273 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 12.990 ; 12.990 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 10.450 ; 10.450 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 11.642 ; 11.642 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 13.066 ; 13.066 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 12.028 ; 12.028 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 12.205 ; 12.205 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 12.034 ; 12.034 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 13.094 ; 13.094 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 10.370 ; 10.370 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 12.427 ; 12.427 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 11.730 ; 11.730 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 12.404 ; 12.404 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 11.817 ; 11.817 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 11.315 ; 11.315 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 12.000 ; 12.000 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 12.771 ; 12.771 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 12.351 ; 12.351 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 12.384 ; 12.384 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 12.000 ; 12.000 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 12.087 ; 12.087 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 20.799 ; 20.799 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 7.351  ; 7.351  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 8.409  ; 8.409  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 7.818  ; 7.818  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 8.517  ; 8.517  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 8.541  ; 8.541  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 8.248  ; 8.248  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.723  ; 8.723  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 8.336  ; 8.336  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 8.885  ; 8.885  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 9.161  ; 9.161  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.705  ; 8.705  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 8.512  ; 8.512  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.351  ; 7.351  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 8.264  ; 8.264  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 8.966  ; 8.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 8.449  ; 8.449  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 9.236  ; 9.236  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.965  ; 7.965  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 8.697  ; 8.697  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.725  ; 7.725  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.468  ; 7.468  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 9.182  ; 9.182  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 8.901  ; 8.901  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.189  ; 8.189  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 9.204  ; 9.204  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 10.023 ; 10.023 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 8.313  ; 8.313  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 9.425  ; 9.425  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 9.909  ; 9.909  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.840  ; 8.840  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 9.001  ; 9.001  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 9.207  ; 9.207  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 10.284 ; 10.284 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.182  ; 8.182  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.488  ; 8.488  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.217  ; 9.217  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 10.400 ; 10.400 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.594  ; 8.594  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 8.085  ; 8.085  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.481  ; 9.481  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.053  ; 8.053  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 9.566  ; 9.566  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 10.879 ; 10.879 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 11.459 ; 11.459 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 10.709 ; 10.709 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 11.376 ; 11.376 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 11.675 ; 11.675 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 12.196 ; 12.196 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 10.289 ; 10.289 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 11.556 ; 11.556 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 10.842 ; 10.842 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 11.389 ; 11.389 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 9.566  ; 9.566  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 10.992 ; 10.992 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 9.982  ; 9.982  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 11.434 ; 11.434 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 11.111 ; 11.111 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 10.355 ; 10.355 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 11.406 ; 11.406 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 9.705  ; 9.705  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 10.805 ; 10.805 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 11.118 ; 11.118 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 11.260 ; 11.260 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 10.985 ; 10.985 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 9.843  ; 9.843  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 10.837 ; 10.837 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 11.117 ; 11.117 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 10.235 ; 10.235 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 11.024 ; 11.024 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 11.568 ; 11.568 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 10.259 ; 10.259 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 10.580 ; 10.580 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 9.473  ; 9.473  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 10.523 ; 10.523 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 9.406  ; 9.406  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 9.708  ; 9.708  ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 11.203 ; 11.203 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 12.139 ; 12.139 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 11.923 ; 11.923 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 10.293 ; 10.293 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 11.787 ; 11.787 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 10.564 ; 10.564 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 10.880 ; 10.880 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 11.741 ; 11.741 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 10.077 ; 10.077 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 10.644 ; 10.644 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 10.077 ; 10.077 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 11.595 ; 11.595 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 11.474 ; 11.474 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 11.236 ; 11.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 9.406  ; 9.406  ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 10.381 ; 10.381 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 11.227 ; 11.227 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 10.319 ; 10.319 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 10.323 ; 10.323 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 10.506 ; 10.506 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 11.008 ; 11.008 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 11.247 ; 11.247 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 9.795  ; 9.795  ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 11.764 ; 11.764 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 10.476 ; 10.476 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 11.634 ; 11.634 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 10.762 ; 10.762 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 10.775 ; 10.775 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 10.908 ; 10.908 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 11.175 ; 11.175 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 10.460 ; 10.460 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 10.073 ; 10.073 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 11.218 ; 11.218 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 11.456 ; 11.456 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 10.585 ; 10.585 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 11.473 ; 11.473 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 11.226 ; 11.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 10.780 ; 10.780 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 11.463 ; 11.463 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 11.587 ; 11.587 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 10.497 ; 10.497 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 10.483 ; 10.483 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 11.091 ; 11.091 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 10.649 ; 10.649 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 9.589  ; 9.589  ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 11.313 ; 11.313 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 10.465 ; 10.465 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 11.879 ; 11.879 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 9.536  ; 9.536  ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 10.827 ; 10.827 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 11.856 ; 11.856 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 10.148 ; 10.148 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 10.444 ; 10.444 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 11.065 ; 11.065 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 11.296 ; 11.296 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 10.598 ; 10.598 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 11.165 ; 11.165 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 11.259 ; 11.259 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 7.384  ; 7.384  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.074  ; 8.074  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.212  ; 8.212  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 8.175  ; 8.175  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 9.862  ; 9.862  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.685  ; 7.685  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.732  ; 8.732  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.070  ; 8.070  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 7.384  ; 7.384  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.492  ; 7.492  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.540  ; 8.540  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 8.494  ; 8.494  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 9.463  ; 9.463  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 7.969  ; 7.969  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 9.381  ; 9.381  ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 10.908 ; 10.908 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 7.272  ; 7.272  ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.043 ; 11.043 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 9.299  ; 9.299  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.159  ; 9.159  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 9.194  ; 9.194  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 11.032 ; 11.032 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.680  ; 9.680  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.912 ; 11.912 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 10.690 ; 10.690 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.699  ; 9.699  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 7.272  ; 7.272  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.404  ; 8.404  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.880  ; 8.880  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.908  ; 7.908  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.960  ; 8.960  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.927  ; 7.927  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.626  ; 8.626  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 8.562  ; 8.562  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.999  ; 7.999  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.651  ; 8.651  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.474  ; 8.474  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 7.729  ; 7.729  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.625  ; 8.625  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.387  ; 8.387  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.392  ; 8.392  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 8.656  ; 8.656  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.006  ; 9.006  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.496  ; 7.496  ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 9.832  ; 9.832  ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 9.561  ; 9.561  ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 8.892  ; 8.892  ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 10.230 ; 10.230 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 9.416  ; 9.416  ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 10.063 ; 10.063 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 7.496  ; 7.496  ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 9.852  ; 9.852  ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 10.452 ; 10.452 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 10.289 ; 10.289 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 9.380  ; 9.380  ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 10.173 ; 10.173 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 10.850 ; 10.850 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 8.775  ; 8.775  ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 10.725 ; 10.725 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 9.412  ; 9.412  ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 10.349 ; 10.349 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 11.239 ; 11.239 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 7.910  ; 7.910  ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 10.324 ; 10.324 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 9.615  ; 9.615  ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 9.953  ; 9.953  ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 9.445  ; 9.445  ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 8.857  ; 8.857  ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 10.179 ; 10.179 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 10.814 ; 10.814 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 10.100 ; 10.100 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 10.449 ; 10.449 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 9.402  ; 9.402  ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 10.162 ; 10.162 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 10.809 ; 10.809 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 11.070 ; 11.070 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 11.070 ; 11.070 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.364 ; -5535.984     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.364 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 4.390      ;
; -3.292 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.321      ;
; -3.244 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 4.270      ;
; -3.238 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 4.264      ;
; -3.232 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.256      ;
; -3.206 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 4.232      ;
; -3.202 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.245      ;
; -3.181 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.210      ;
; -3.172 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.201      ;
; -3.169 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.212      ;
; -3.166 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.195      ;
; -3.160 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.187      ;
; -3.134 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.163      ;
; -3.130 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 4.176      ;
; -3.128 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.152      ;
; -3.127 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.151      ;
; -3.097 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 4.143      ;
; -3.088 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.112      ;
; -3.063 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.087      ;
; -3.061 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.090      ;
; -3.056 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.083      ;
; -3.055 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.082      ;
; -3.055 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.084      ;
; -3.049 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.076      ;
; -3.023 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 4.052      ;
; -3.020 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 4.044      ;
; -3.019 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 4.065      ;
; -3.016 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.043      ;
; -2.991 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 4.018      ;
; -2.986 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 4.032      ;
; -2.948 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.975      ;
; -2.945 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.972      ;
; -2.944 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.971      ;
; -2.924 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.980      ;
; -2.910 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 3.939      ;
; -2.905 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.932      ;
; -2.889 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.913      ;
; -2.880 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.907      ;
; -2.837 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.864      ;
; -2.820 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 3.864      ;
; -2.817 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.844      ;
; -2.790 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 3.819      ;
; -2.784 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 3.813      ;
; -2.778 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.805      ;
; -2.772 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.798      ;
; -2.752 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 3.781      ;
; -2.748 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 3.794      ;
; -2.742 ; lpm_dff:A_REG|dffs[5]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.774      ;
; -2.730 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.754      ;
; -2.718 ; lpm_dff:B_REG|dffs[2]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.744      ;
; -2.715 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 3.761      ;
; -2.706 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.733      ;
; -2.703 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.729      ;
; -2.697 ; lpm_dff:B_REG|dffs[5]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 3.736      ;
; -2.674 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.701      ;
; -2.673 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.700      ;
; -2.671 ; lpm_dff:A_REG|dffs[7]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 3.725      ;
; -2.658 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.685      ;
; -2.658 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 3.679      ;
; -2.652 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.678      ;
; -2.646 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.672      ;
; -2.640 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.664      ;
; -2.634 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.661      ;
; -2.632 ; lpm_dff:A_REG|dffs[6]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.660      ;
; -2.628 ; lpm_dff:A_REG|dffs[2]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.652      ;
; -2.616 ; lpm_dff:B_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 3.634      ;
; -2.614 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.640      ;
; -2.610 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.653      ;
; -2.609 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.029     ; 3.612      ;
; -2.609 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.636      ;
; -2.607 ; lpm_dff:B_REG|dffs[6]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.635      ;
; -2.583 ; lpm_dff:B_REG|dffs[7]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 3.640      ;
; -2.583 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.609      ;
; -2.577 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.603      ;
; -2.577 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.620      ;
; -2.576 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[28]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.044      ; 3.652      ;
; -2.575 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 3.597      ;
; -2.571 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.595      ;
; -2.566 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.593      ;
; -2.558 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 3.580      ;
; -2.547 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.574      ;
; -2.545 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.571      ;
; -2.542 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[20]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 3.595      ;
; -2.541 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.584      ;
; -2.540 ; lpm_dff:B_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 3.561      ;
; -2.536 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.562      ;
; -2.536 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.560      ;
; -2.535 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.623      ;
; -2.535 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[30]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.043      ; 3.610      ;
; -2.535 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.559      ;
; -2.524 ; lpm_dff:A_REG|dffs[7]                                                         ; lpm_dff:ALU_OUT|dffs[20]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.019      ; 3.575      ;
; -2.508 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.551      ;
; -2.503 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.007     ; 3.528      ;
; -2.503 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[20]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 3.544      ;
; -2.497 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[6]                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.054      ; 3.583      ;
; -2.496 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 3.520      ;
; -2.495 ; lpm_dff:A_REG|dffs[9]                                                         ; lpm_dff:ALU_OUT|dffs[8]                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.550      ;
; -2.494 ; lpm_dff:A_REG|dffs[12]                                                        ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 3.539      ;
; -2.489 ; lpm_dff:B_REG|dffs[5]                                                         ; lpm_dff:ALU_OUT|dffs[20]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.525      ;
; -2.487 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[30]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.055      ; 3.574      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.149 ; 2.149 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.124 ; 0.124 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 5.024  ; 5.024  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.520  ; 4.520  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.573  ; 4.573  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.823  ; 4.823  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.692  ; 4.692  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.364  ; 4.364  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.725  ; 4.725  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.739  ; 4.739  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.744  ; 4.744  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.677  ; 4.677  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.583  ; 4.583  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.553  ; 4.553  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.724  ; 4.724  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.618  ; 4.618  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.835  ; 4.835  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 5.024  ; 5.024  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.788  ; 4.788  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.652  ; 4.652  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.659  ; 4.659  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.150  ; 4.150  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.598  ; 4.598  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.872  ; 4.872  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.692  ; 4.692  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.966  ; 4.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.402  ; 4.402  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.739  ; 4.739  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.326  ; 4.326  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.709  ; 4.709  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.786  ; 4.786  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.215  ; 4.215  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.988  ; 4.988  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.176  ; 4.176  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.860  ; 4.860  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 5.645  ; 5.645  ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.893  ; 4.893  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.507  ; 4.507  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 5.046  ; 5.046  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 5.357  ; 5.357  ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.555  ; 4.555  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.682  ; 4.682  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.785  ; 4.785  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.738  ; 4.738  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 5.145  ; 5.145  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 5.418  ; 5.418  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.843  ; 4.843  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.871  ; 4.871  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.928  ; 4.928  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.964  ; 4.964  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 5.060  ; 5.060  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 5.187  ; 5.187  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 5.116  ; 5.116  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.471  ; 4.471  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.803  ; 4.803  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 5.645  ; 5.645  ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 5.316  ; 5.316  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.843  ; 4.843  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.553  ; 4.553  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 4.692  ; 4.692  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.691  ; 4.691  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 5.159  ; 5.159  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 4.949  ; 4.949  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.574  ; 5.574  ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.741  ; 4.741  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 4.574  ; 4.574  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.173  ; 5.173  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.549  ; 4.549  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 8.622  ; 8.622  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 8.018  ; 8.018  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 8.302  ; 8.302  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 7.711  ; 7.711  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 8.169  ; 8.169  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 8.199  ; 8.199  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 8.622  ; 8.622  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 7.614  ; 7.614  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 8.556  ; 8.556  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 8.161  ; 8.161  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 8.228  ; 8.228  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 7.396  ; 7.396  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 8.096  ; 8.096  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 7.873  ; 7.873  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 7.658  ; 7.658  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 8.207  ; 8.207  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 8.033  ; 8.033  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 7.749  ; 7.749  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 8.204  ; 8.204  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 7.847  ; 7.847  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 7.821  ; 7.821  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 8.149  ; 8.149  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 8.078  ; 8.078  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 7.596  ; 7.596  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 8.101  ; 8.101  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 8.146  ; 8.146  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 7.688  ; 7.688  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 7.943  ; 7.943  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 8.436  ; 8.436  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 7.927  ; 7.927  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 5.627  ; 5.627  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.167  ; 5.167  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 5.195  ; 5.195  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 4.498  ; 4.498  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.627  ; 5.627  ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 7.510  ; 7.510  ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 6.869  ; 6.869  ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 7.382  ; 7.382  ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 7.776  ; 7.776  ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 6.986  ; 6.986  ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 7.741  ; 7.741  ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 7.306  ; 7.306  ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 7.108  ; 7.108  ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 7.623  ; 7.623  ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 7.082  ; 7.082  ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 7.433  ; 7.433  ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 6.632  ; 6.632  ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 7.858  ; 7.858  ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 7.630  ; 7.630  ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 7.327  ; 7.327  ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 7.574  ; 7.574  ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 6.560  ; 6.560  ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 7.511  ; 7.511  ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 7.404  ; 7.404  ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 7.530  ; 7.530  ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 6.685  ; 6.685  ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 7.256  ; 7.256  ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 7.326  ; 7.326  ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 6.944  ; 6.944  ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 7.082  ; 7.082  ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 7.737  ; 7.737  ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 6.791  ; 6.791  ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 7.591  ; 7.591  ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 6.734  ; 6.734  ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 7.718  ; 7.718  ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 6.814  ; 6.814  ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 8.350  ; 8.350  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 7.479  ; 7.479  ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 7.204  ; 7.204  ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 7.434  ; 7.434  ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 7.072  ; 7.072  ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 7.370  ; 7.370  ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 7.329  ; 7.329  ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 8.350  ; 8.350  ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 7.447  ; 7.447  ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 7.173  ; 7.173  ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 8.060  ; 8.060  ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 8.102  ; 8.102  ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 7.202  ; 7.202  ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 7.770  ; 7.770  ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 7.792  ; 7.792  ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 6.965  ; 6.965  ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 7.407  ; 7.407  ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 7.516  ; 7.516  ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 6.911  ; 6.911  ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 7.774  ; 7.774  ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 7.552  ; 7.552  ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 7.724  ; 7.724  ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 7.160  ; 7.160  ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 7.491  ; 7.491  ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 7.993  ; 7.993  ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 7.016  ; 7.016  ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 6.997  ; 6.997  ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 7.559  ; 7.559  ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 7.790  ; 7.790  ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 7.476  ; 7.476  ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 6.817  ; 6.817  ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.453  ; 4.453  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 6.954  ; 6.954  ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 6.143  ; 6.143  ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 5.617  ; 5.617  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.496  ; 4.496  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.463  ; 4.463  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.552  ; 4.552  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 5.353  ; 5.353  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.772  ; 4.772  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.562  ; 4.562  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.289  ; 4.289  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.843  ; 4.843  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.535  ; 4.535  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.483  ; 4.483  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.139  ; 4.139  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.197  ; 4.197  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.761  ; 4.761  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.299  ; 4.299  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.743  ; 4.743  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 4.790  ; 4.790  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.167  ; 5.167  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 5.185  ; 5.185  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 4.478  ; 4.478  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.617  ; 5.617  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.920  ; 5.920  ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 7.792  ; 7.792  ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 6.500  ; 6.500  ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.733  ; 5.733  ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 6.036  ; 6.036  ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 5.248  ; 5.248  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.191  ; 5.191  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.175  ; 5.175  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.051  ; 6.051  ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.435  ; 5.435  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 5.511  ; 5.511  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.500  ; 6.500  ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.528  ; 5.528  ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.878  ; 5.878  ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.445  ; 5.445  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.852  ; 4.852  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.070  ; 4.070  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.612  ; 4.612  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.892  ; 4.892  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.364  ; 4.364  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.929  ; 4.929  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.374  ; 4.374  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.773  ; 4.773  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.661  ; 4.661  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381  ; 4.381  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.721  ; 4.721  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.358  ; 4.358  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.631  ; 4.631  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.291  ; 4.291  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.771  ; 4.771  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.633  ; 4.633  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.657  ; 4.657  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.777  ; 4.777  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 4.981  ; 4.981  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 7.821  ; 7.821  ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.120  ; 7.120  ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 6.922  ; 6.922  ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 6.596  ; 6.596  ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 6.505  ; 6.505  ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 7.120  ; 7.120  ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 6.373  ; 6.373  ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 7.014  ; 7.014  ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 6.011  ; 6.011  ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 6.916  ; 6.916  ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 7.079  ; 7.079  ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 7.014  ; 7.014  ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 6.086  ; 6.086  ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 6.457  ; 6.457  ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 6.792  ; 6.792  ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 5.554  ; 5.554  ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 6.256  ; 6.256  ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 6.898  ; 6.898  ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 6.335  ; 6.335  ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 6.425  ; 6.425  ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 6.337  ; 6.337  ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 6.861  ; 6.861  ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 5.540  ; 5.540  ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 6.633  ; 6.633  ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 6.183  ; 6.183  ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 6.568  ; 6.568  ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 6.325  ; 6.325  ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 5.971  ; 5.971  ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 6.319  ; 6.319  ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 6.724  ; 6.724  ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 6.491  ; 6.491  ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 6.530  ; 6.530  ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 6.231  ; 6.231  ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 6.438  ; 6.438  ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 10.266 ; 10.266 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 4.150 ; 4.150 ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.520 ; 4.520 ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.823 ; 4.823 ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.364 ; 4.364 ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.725 ; 4.725 ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.744 ; 4.744 ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.677 ; 4.677 ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.583 ; 4.583 ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.553 ; 4.553 ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.618 ; 4.618 ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.835 ; 4.835 ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 5.024 ; 5.024 ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.788 ; 4.788 ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.659 ; 4.659 ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.150 ; 4.150 ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.598 ; 4.598 ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.966 ; 4.966 ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.402 ; 4.402 ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.786 ; 4.786 ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.988 ; 4.988 ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.176 ; 4.176 ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.860 ; 4.860 ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 4.471 ; 4.471 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.507 ; 4.507 ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 5.046 ; 5.046 ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 5.357 ; 5.357 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.555 ; 4.555 ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.682 ; 4.682 ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.738 ; 4.738 ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 5.145 ; 5.145 ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.928 ; 4.928 ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.964 ; 4.964 ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 5.060 ; 5.060 ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 5.187 ; 5.187 ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 5.116 ; 5.116 ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.471 ; 4.471 ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.553 ; 4.553 ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.691 ; 4.691 ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 4.949 ; 4.949 ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.741 ; 4.741 ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 4.574 ; 4.574 ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.173 ; 5.173 ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.549 ; 4.549 ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 5.989 ; 5.989 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 6.150 ; 6.150 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 6.192 ; 6.192 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 6.061 ; 6.061 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.373 ; 5.373 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.840 ; 5.840 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.530 ; 5.530 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.949 ; 5.949 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 5.297 ; 5.297 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.713 ; 5.713 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 4.498 ; 4.498 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 4.498 ; 4.498 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.627 ; 5.627 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.848 ; 5.848 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 6.395 ; 6.395 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 6.155 ; 6.155 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.671 ; 5.671 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.428 ; 5.428 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.352 ; 5.352 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 6.060 ; 6.060 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.539 ; 5.539 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 6.081 ; 6.081 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.532 ; 5.532 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 6.035 ; 6.035 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 6.009 ; 6.009 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 5.861 ; 5.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.928 ; 5.928 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 6.062 ; 6.062 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 6.103 ; 6.103 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.916 ; 5.916 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.439 ; 5.439 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.531 ; 5.531 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.133 ; 5.133 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 6.231 ; 6.231 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 5.690 ; 5.690 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.480 ; 5.480 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 6.097 ; 6.097 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.420 ; 4.420 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.139 ; 4.139 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.463 ; 4.463 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.552 ; 4.552 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.772 ; 4.772 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.562 ; 4.562 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.535 ; 4.535 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.483 ; 4.483 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.139 ; 4.139 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.197 ; 4.197 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.299 ; 4.299 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.743 ; 4.743 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 4.790 ; 4.790 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 5.185 ; 5.185 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 4.478 ; 4.478 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.087 ; 5.087 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 4.070 ; 4.070 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.191 ; 5.191 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.175 ; 5.175 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.051 ; 6.051 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.435 ; 5.435 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.500 ; 6.500 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.445 ; 5.445 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.852 ; 4.852 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.070 ; 4.070 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.612 ; 4.612 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.892 ; 4.892 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.364 ; 4.364 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.374 ; 4.374 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.661 ; 4.661 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381 ; 4.381 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.721 ; 4.721 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.358 ; 4.358 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.631 ; 4.631 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.291 ; 4.291 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.771 ; 4.771 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.633 ; 4.633 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 4.972 ; 4.972 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.231 ; 4.231 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 5.305 ; 5.305 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 5.056 ; 5.056 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 4.231 ; 4.231 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.326 ; 5.326 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.776 ; 5.776 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 5.470 ; 5.470 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 5.981 ; 5.981 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.391 ; 4.391 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.192 ; 5.192 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 5.420 ; 5.420 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.224 ; 5.224 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 4.822 ; 4.822 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 5.772 ; 5.772 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.585 ; 5.585 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.787 ; 5.787 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.684 ; 5.684 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.684 ; 5.684 ;    ;
+------------+---------------+----+-------+-------+----+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.229     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -9.229     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -14708.924 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -14708.924 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 4.855 ; 4.855 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.124 ; 0.124 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 9.236  ; 9.236  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 8.334  ; 8.334  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 8.409  ; 8.409  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 8.680  ; 8.680  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 7.818  ; 7.818  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 8.604  ; 8.604  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 8.517  ; 8.517  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 8.541  ; 8.541  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 8.248  ; 8.248  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.723  ; 8.723  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 8.336  ; 8.336  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 8.885  ; 8.885  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 9.161  ; 9.161  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.705  ; 8.705  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 8.512  ; 8.512  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.351  ; 7.351  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 8.264  ; 8.264  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 8.966  ; 8.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 8.449  ; 8.449  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 9.236  ; 9.236  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.965  ; 7.965  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 8.697  ; 8.697  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.725  ; 7.725  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.468  ; 7.468  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 9.182  ; 9.182  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 10.400 ; 10.400 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 8.901  ; 8.901  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.189  ; 8.189  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 9.204  ; 9.204  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 10.023 ; 10.023 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 8.313  ; 8.313  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.726  ; 8.726  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.439  ; 8.439  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 9.425  ; 9.425  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 9.909  ; 9.909  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.840  ; 8.840  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 9.001  ; 9.001  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 9.207  ; 9.207  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 9.394  ; 9.394  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.669  ; 8.669  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 10.284 ; 10.284 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 9.787  ; 9.787  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 8.616  ; 8.616  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.182  ; 8.182  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 8.670  ; 8.670  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.488  ; 8.488  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 9.444  ; 9.444  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.217  ; 9.217  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 10.400 ; 10.400 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.594  ; 8.594  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 8.085  ; 8.085  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.481  ; 9.481  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.053  ; 8.053  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 17.187 ; 17.187 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 16.094 ; 16.094 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 16.636 ; 16.636 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 15.035 ; 15.035 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 15.990 ; 15.990 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 16.195 ; 16.195 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 17.187 ; 17.187 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 14.749 ; 14.749 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 17.010 ; 17.010 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 16.247 ; 16.247 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 16.450 ; 16.450 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 14.516 ; 14.516 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 15.975 ; 15.975 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 15.607 ; 15.607 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 14.799 ; 14.799 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 16.322 ; 16.322 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 16.123 ; 16.123 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.321 ; 15.321 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 16.411 ; 16.411 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 15.499 ; 15.499 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.676 ; 15.676 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 16.080 ; 16.080 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.789 ; 15.789 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.110 ; 16.110 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 14.935 ; 14.935 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.023 ; 16.023 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.851 ; 16.851 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 16.219 ; 16.219 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 15.591 ; 15.591 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 15.375 ; 15.375 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 10.523 ; 10.523 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 9.473  ; 9.473  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 10.523 ; 10.523 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.574 ; 15.574 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 14.839 ; 14.839 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 13.326 ; 13.326 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.647 ; 14.647 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 15.549 ; 15.549 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 15.264 ; 15.264 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 13.621 ; 13.621 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 15.250 ; 15.250 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 14.374 ; 14.374 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 14.771 ; 14.771 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 13.763 ; 13.763 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 14.500 ; 14.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 12.895 ; 12.895 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 15.574 ; 15.574 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 14.886 ; 14.886 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 14.407 ; 14.407 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 15.071 ; 15.071 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 12.881 ; 12.881 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 14.745 ; 14.745 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 14.823 ; 14.823 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 14.908 ; 14.908 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 13.022 ; 13.022 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 14.319 ; 14.319 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 14.304 ; 14.304 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 13.859 ; 13.859 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 15.558 ; 15.558 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 13.201 ; 13.201 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 15.159 ; 15.159 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 13.219 ; 13.219 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 15.451 ; 15.451 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 13.432 ; 13.432 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 16.398 ; 16.398 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 14.675 ; 14.675 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.846 ; 13.846 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 14.528 ; 14.528 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 13.589 ; 13.589 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 15.336 ; 15.336 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 14.854 ; 14.854 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 14.435 ; 14.435 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 16.398 ; 16.398 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 14.559 ; 14.559 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 13.887 ; 13.887 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 15.758 ; 15.758 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 15.883 ; 15.883 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.020 ; 14.020 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 15.102 ; 15.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 15.201 ; 15.201 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.594 ; 13.594 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 14.688 ; 14.688 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 14.855 ; 14.855 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 13.341 ; 13.341 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 15.163 ; 15.163 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 14.815 ; 14.815 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 15.155 ; 15.155 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 13.945 ; 13.945 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 14.661 ; 14.661 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 15.550 ; 15.550 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 13.545 ; 13.545 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 13.648 ; 13.648 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 15.056 ; 15.056 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 13.242 ; 13.242 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 8.190  ; 8.190  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 11.597 ; 11.597 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.074  ; 8.074  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.212  ; 8.212  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 8.175  ; 8.175  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 9.862  ; 9.862  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.685  ; 7.685  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.732  ; 8.732  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.222  ; 8.222  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.070  ; 8.070  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 7.384  ; 7.384  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.492  ; 7.492  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.540  ; 8.540  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 8.494  ; 8.494  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 8.671  ; 8.671  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.440  ; 9.440  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 9.463  ; 9.463  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 7.969  ; 7.969  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 10.513 ; 10.513 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 11.098 ; 11.098 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 15.056 ; 15.056 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 11.912 ; 11.912 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.043 ; 11.043 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 9.299  ; 9.299  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.159  ; 9.159  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 9.194  ; 9.194  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 11.032 ; 11.032 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.680  ; 9.680  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.912 ; 11.912 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 10.690 ; 10.690 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.699  ; 9.699  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.667  ; 8.667  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 7.272  ; 7.272  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.404  ; 8.404  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.880  ; 8.880  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.908  ; 7.908  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.960  ; 8.960  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.927  ; 7.927  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.626  ; 8.626  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 8.562  ; 8.562  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.999  ; 7.999  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.651  ; 8.651  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.474  ; 8.474  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 7.729  ; 7.729  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.625  ; 8.625  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.387  ; 8.387  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.392  ; 8.392  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 8.656  ; 8.656  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.006  ; 9.006  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 15.238 ; 15.238 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 13.743 ; 13.743 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 13.316 ; 13.316 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 12.633 ; 12.633 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 12.406 ; 12.406 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 13.743 ; 13.743 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 13.543 ; 13.543 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 11.423 ; 11.423 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 13.305 ; 13.305 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 13.646 ; 13.646 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 13.503 ; 13.503 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 12.273 ; 12.273 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 12.990 ; 12.990 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 10.450 ; 10.450 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 11.642 ; 11.642 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 13.066 ; 13.066 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 12.028 ; 12.028 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 12.205 ; 12.205 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 12.034 ; 12.034 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 13.094 ; 13.094 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 10.370 ; 10.370 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 12.427 ; 12.427 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 11.730 ; 11.730 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 12.404 ; 12.404 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 11.817 ; 11.817 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 11.315 ; 11.315 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 12.000 ; 12.000 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 12.771 ; 12.771 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 12.351 ; 12.351 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 12.384 ; 12.384 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 12.000 ; 12.000 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 12.087 ; 12.087 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 20.799 ; 20.799 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 4.150 ; 4.150 ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.520 ; 4.520 ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.573 ; 4.573 ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.823 ; 4.823 ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.364 ; 4.364 ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.725 ; 4.725 ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.744 ; 4.744 ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.677 ; 4.677 ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.583 ; 4.583 ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.553 ; 4.553 ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.618 ; 4.618 ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.835 ; 4.835 ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 5.024 ; 5.024 ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.788 ; 4.788 ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.659 ; 4.659 ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.150 ; 4.150 ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.598 ; 4.598 ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.966 ; 4.966 ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.402 ; 4.402 ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.326 ; 4.326 ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.786 ; 4.786 ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.215 ; 4.215 ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.988 ; 4.988 ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.176 ; 4.176 ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.860 ; 4.860 ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 4.471 ; 4.471 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.507 ; 4.507 ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 5.046 ; 5.046 ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 5.357 ; 5.357 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.555 ; 4.555 ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.682 ; 4.682 ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.738 ; 4.738 ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 5.145 ; 5.145 ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.928 ; 4.928 ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.964 ; 4.964 ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 5.060 ; 5.060 ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 5.187 ; 5.187 ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 5.116 ; 5.116 ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.471 ; 4.471 ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.553 ; 4.553 ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.691 ; 4.691 ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 4.949 ; 4.949 ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.741 ; 4.741 ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 4.574 ; 4.574 ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.173 ; 5.173 ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.549 ; 4.549 ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 5.989 ; 5.989 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 6.150 ; 6.150 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 6.192 ; 6.192 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 6.061 ; 6.061 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.373 ; 5.373 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.840 ; 5.840 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.530 ; 5.530 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.949 ; 5.949 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 5.777 ; 5.777 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 5.297 ; 5.297 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.713 ; 5.713 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 4.498 ; 4.498 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 5.195 ; 5.195 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 4.498 ; 4.498 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.627 ; 5.627 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.848 ; 5.848 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 6.395 ; 6.395 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 6.155 ; 6.155 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.671 ; 5.671 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.428 ; 5.428 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.352 ; 5.352 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 6.060 ; 6.060 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.539 ; 5.539 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 6.081 ; 6.081 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 5.483 ; 5.483 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.532 ; 5.532 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 6.035 ; 6.035 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 6.009 ; 6.009 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 5.861 ; 5.861 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.928 ; 5.928 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 6.062 ; 6.062 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 6.103 ; 6.103 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.916 ; 5.916 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.439 ; 5.439 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.531 ; 5.531 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.133 ; 5.133 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 6.231 ; 6.231 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 5.690 ; 5.690 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.480 ; 5.480 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 6.097 ; 6.097 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.420 ; 4.420 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.139 ; 4.139 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.496 ; 4.496 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.463 ; 4.463 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.552 ; 4.552 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.772 ; 4.772 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.562 ; 4.562 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.535 ; 4.535 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.483 ; 4.483 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.139 ; 4.139 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.197 ; 4.197 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.299 ; 4.299 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.743 ; 4.743 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 4.790 ; 4.790 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 5.185 ; 5.185 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 4.478 ; 4.478 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.087 ; 5.087 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 4.070 ; 4.070 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.191 ; 5.191 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.175 ; 5.175 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.051 ; 6.051 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.435 ; 5.435 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.500 ; 6.500 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.445 ; 5.445 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.852 ; 4.852 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.070 ; 4.070 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.612 ; 4.612 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.892 ; 4.892 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.364 ; 4.364 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.929 ; 4.929 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.374 ; 4.374 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.661 ; 4.661 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381 ; 4.381 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.721 ; 4.721 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.358 ; 4.358 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.631 ; 4.631 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.291 ; 4.291 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.771 ; 4.771 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.633 ; 4.633 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 4.972 ; 4.972 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.231 ; 4.231 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 5.305 ; 5.305 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 4.872 ; 4.872 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 5.056 ; 5.056 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 4.231 ; 4.231 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.326 ; 5.326 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.528 ; 5.528 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.776 ; 5.776 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 5.470 ; 5.470 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 5.981 ; 5.981 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.391 ; 4.391 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 5.645 ; 5.645 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.192 ; 5.192 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 5.420 ; 5.420 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.224 ; 5.224 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 4.822 ; 4.822 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 5.772 ; 5.772 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.585 ; 5.585 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.787 ; 5.787 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 11.070 ; 11.070 ;    ;
+------------+---------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.684 ; 5.684 ;    ;
+------------+---------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42297    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42297    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 254   ; 254  ;
; Unconstrained Output Port Paths ; 5284  ; 5284 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 22 17:09:22 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.229    -14708.924 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.364
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.364     -5535.984 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4627 megabytes
    Info: Processing ended: Wed Jul 22 17:09:34 2020
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


