# 硬體描述語言 (Hardware Description Languages)

[![English](https://img.shields.io/badge/lang-English-blue.svg)](README_EN.md)

> 國立中山大學 資訊工程學系碩士班  
> 114學年度 第1學期  
> 課程代碼：CSE668  
> 授課教師：蕭勝夫  
> 學分：3

## 📚 課程簡介

本課程介紹硬體描述語言 (HDL)，主要使用 Verilog 進行數位電路設計。課程涵蓋從基礎的加法器設計到進階的 VGG16 加速器實作。

## 📁 專案結構

| 資料夾 | 作業內容 | 分數 |
|--------|----------|------|
| `HW_1` | Adder Designs Using Verilog Structural, Dataflow, and Behavioral Modeling | 100 |
| `HW_2` | Pipelined Add/Sub/Multiplier | 100 |
| `HW_3` | Pipelined THUMB CPU | 100 |
| `HW_4` | Sobel Edge Detector | 100 |
| `HW_5` | VGG16 Accelerator | 90 |
| `HW_6` | 額外作業 | - |
| `教材` | 課程教材與參考資料 | - |

## 📊 修課成績

### 成績組成

| 項目 | 比例 | 得分 |
|------|------|------|
| 期中考 (Midterm) | 20% | 9.1 (45.5分) |
| 期末考 (Final) | 20% | 14.9 (74.5分) |
| 作業總分 (Homework) | 60% | 58.8 |

### 作業詳細成績

| 作業 | 內容 | 原始分數 | 加權得分 (12%) |
|------|------|----------|----------------|
| HW1 | Adder Designs Using Verilog Structural, Dataflow, and Behavioral Modeling | 100 | 12.0 |
| HW2 | Pipelined Add/Sub/Multiplier | 100 | 12.0 |
| HW3 | Pipelined THUMB CPU | 100 | 12.0 |
| HW4 | Sobel Edge Detector | 100 | 12.0 |
| HW5 | VGG16 Accelerator | 90 | 10.8 |

> **HW2 備註**：老師評語 - 你這次合成的是 Area Optimize，下次要注意合對。這次不扣分（全部都合成到 Area Optimize）
>
> **HW5 備註**：老師評語 - 部分貓咪圖片不正確 -10

### 總成績

**學習活動成績：82.8 分**

## 🛠️ 技術棧

- **主要語言**：Verilog (56.5%)
- **輔助語言**：C (28.5%), Tcl (8.1%), JavaScript (3.9%), Shell (1.4%), Batchfile (1.2%)

## 📖 課程資訊

- **學校**：國立中山大學 (National Sun Yat-sen University)
- **系所**：資訊工程學系碩士班
- **學年**：114學年度第1學期
- **課程類別**：講授類（選修）

---

*此 Repository 用於記錄硬體描述語言課程的學習成果與作業。*