# EE6306 历年考点按知识体系详解（2022-2025）

## 文档与数据来源
四份试卷（2022-2025 学年 4 场考试）均已通过 `ocrmypdf` 与 `pdftotext` 生成可检索文本，位于 `processed/` 目录，以下所有条目均直接引用这些文字版原题。【F:processed/EE6306 2022-2023 Semester 1.txt†L37-L469】【F:processed/EE6306 2023-2024 Semester 1.txt†L40-L334】【F:processed/EE6306 2024-2025 Semester 1.txt†L38-L417】【F:processed/EE6306 2024-2025 Semester 2.txt†L38-L261】

## 总览
- 每份试卷 5 道大题，共 20 题，全部为必答题，覆盖 MOS 器件、互连/工艺、静/动态 CMOS 逻辑、BiCMOS、算术结构、逻辑综合、测试等主题。
- 题型分布：计算题 9 次（占 45%）、画图题 7 次（35%）、简述/论述题 4 次（20%）。
- 出题按照课堂顺序“MOS 管理论 → 非理性 I-V 特性 → 制造 → 静/动态 CMOS 逻辑电路 → BiCMOS → 逻辑综合 → Memory → Test”循环展开，以下逐一详述并给出重复次数、题型与必备公式/定律。

### 各知识点出题频次
| 知识点 | 出题次数（4 份试卷） | 典型题型 |
| --- | --- | --- |
| MOS 管理论 | 2（2022 Q2，2025 S2 Q1） | 计算题 + 简述题 |
| 非理性 I-V 特性 | 3（2023 Q1(d)，2024 Q2(a)，2025 S2 Q1(b)(c)） | 简述题 + 计算题 |
| 制造 / 版图 | 4（2022 Q1，2023 Q1(c)，2023 Q2(a)(b)，2024 Q1(b)） | 画图题 + 简述题 |
| 静/动态 CMOS 逻辑 | 7（2022 Q3(a)，2023 Q1(a)(b)(c)、Q3，2024 Q1(a)、Q3(a)，2025 S2 Q2(a)） | 画图题 + 设计题 |
| BiCMOS | 4（2022 Q2(d)，2023 Q2(c)(d)，2024 Q2(b)，2025 S2 Q2(b)） | 简述题 + 设计题 |
| 逻辑综合 / 性能优化 | 4（2022 Q3(b)、Q5(b)，2024 Q3(b)，2025 S2 Q4(a)） | 计算题 + 简述题 |
| Memory / 时序存储 | 1（2025 S2 Q3(b)） | 画图题 |
| Test | 3（2022 Q5(a)，2024 Q4(b)，2025 S2 Q4(b)） | 简述题 + 算法推导 |

> 下列各节均严格按照教材顺序展开；每道题均列出“题号/年份、题型、考查要点、关键公式/定律”，帮助快速定位与复习。

## 1. MOS 管理论（出现 2 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式（LaTeX） |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q2(a)-(c) | 计算题 | 先用给定的 0.18 µm 工艺参数求栅电容，再依据体效应公式重新计算阈值，最后在三组偏置下求 \(I_{DS}\)。【F:processed/EE6306 2022-2023 Semester 1.txt†L162-L258】 | \(C_{ox}=\dfrac{\varepsilon_{ox}A}{t_{ox}}\)；\(\phi_F = 2V_T\ln\dfrac{N_A}{n_i}\)；\(V_T = V_{T0}+\gamma\big(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F}\big)\)，其中 \(\gamma = \dfrac{\sqrt{2q\varepsilon_{si}N_A}}{C_{ox}}\)。计算 \(I_{DS}\) 时需在饱和区使用平方定律，区分 \(V_{GS}\) 与 \(V_T\) 的三种组合。 |
| 2024-2025 Sem2 Q1(a) | 计算题 + 简述题 | 在 0.25 µm 工艺下先比较 SiO₂ 与高-\(k\) 同厚度栅氧的电容变化，再在三个偏置点求 \(I_{DS}\)。题目还要求解释高-\(k\) 的作用。 【F:processed/EE6306 2024-2025 Semester 2.txt†L38-L79】| \(C_{ox}=\dfrac{\varepsilon_{ox}A}{t_{ox}}\)（用来推断等厚高-\(k\) 的等效介电常数）以及饱和/线性区 \(I_{DS}\) 表达式（区分 \(V_{DS}\le V_{GS}-V_T\) 与 \(V_{DS}>V_{GS}-V_T\)）。 |

**复习提示**：两题均给定全套工艺常数，容易失分的环节是单位换算（Å→cm）与 \(\sqrt{2\phi_F+V_{SB}}\) 的开方，建议考试时先建立统一单位表，再代入公式。

## 2. 非理性 I-V 特性（出现 3 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式 |
| --- | --- | --- | --- |
| 2023-2024 Sem1 Q1(d) | 简述题 | 解释沟道缩短、窄沟道、DIBL 等导致阈值随沟道长宽与漏极偏压变化的两种效应。 【F:processed/EE6306 2023-2024 Semester 1.txt†L72-L87】 | 需掌握短沟道效应定性关系：\(\Delta V_T\propto -\dfrac{t_{ox}}{L}\)（沟道缩短）与窄沟道导致的沟道边缘耗尽补偿；答题强调阈值下降/上升方向及物理原因。 |
| 2024-2025 Sem1 Q2(a) | 计算题 + 简述题 | 描述热载流子效应、说明抑制模块（如 LDD、轻掺杂漏极），并用给定的峰值电场近似式计算两种 \(V_{DS}\) 下的 \(E_{max}\)，再讨论速度饱和的后果。 【F:processed/EE6306 2024-2025 Semester 1.txt†L160-L204】 | \(E_{max}=\frac{V_{DS}}{L-2x_j}+\frac{V_{GS}-V_T}{L} + \frac{V_{DS}-V_{GS}}{t_{ox}}\left(\frac{t_{ox}}{x_j}\right)^{1/3}+E_{sat}\)（题面已给近似式，可化简为 \(E_{max}=f(V_{DS},V_{GS},V_T,L,t_{ox},x_j,E_{sat})\)）；速度饱和导致 \(I_{DS}\approx W C_{ox} (V_{GS}-V_T) v_{sat}\)，并需要说明 \(V_{DS}\) 增长受限。 |
| 2024-2025 Sem2 Q1(b)(c) | 简述题 | 讨论源体间电位差 \(V_{SB}>0\) 时阈值上升，以及降低掺杂如何抵消体效应；并比较长沟道与短沟道器件的两大差异（阈值行为、迁移率或亚阈值斜率）。 【F:processed/EE6306 2024-2025 Semester 2.txt†L80-L99】 | 沿用体效应公式 \(V_T = V_{T0}+\gamma(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F})\) 说明 \(V_{SB}\) 对阈值的影响；短沟道效应中 \(\Delta V_T\) 与 \(L\) 呈反比，亚阈值斜率 \(S \approx \ln(10)\frac{kT}{q}(1+\frac{C_{dep}}{C_{ox}})\) 变大。 |

**复习提示**：所有与非理性 I-V 相关的题目都会要求“定性解释 + 定量代入”，考试时记得写出物理含义（载流子能量、耗尽区拓展）再代数代入。

## 3. 制造 / 版图（出现 4 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式/定律 |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q1(a)(ii) | 画图题 + 计算题 | 根据 5 输入 stick diagram 推导晶体管级电路并用 λ 设计规则估算最小面积；需先拆分 PMOS/NMOS 网络再计算宽度/高度。 【F:processed/EE6306 2022-2023 Semester 1.txt†L37-L131】 | λ 规则：金属/扩散宽度与间距 = \(4\lambda\)，栅/扩散重叠 = \(2\lambda\)，N-Well 包络 = \(6\lambda\) 等，面积 = (总宽)×(总高)。 |
| 2022-2023 Sem1 Q1(b) | 简述题 | 画图说明 latch-up，解释 ESD 激励的触发机理与防护手段。 【F:processed/EE6306 2022-2023 Semester 1.txt†L120-L125】 | 关键是 parasitic PNPN 结构与 \(I=\beta_P\beta_N I_{trigger}\) 的正反馈；预防靠隔离沟槽、卫星环与良好接地。 |
| 2023-2024 Sem1 Q1(c) | 画图题 | 为 \(Z = A\cdot(B+C)\cdot(D+E)+F\) 绘制 stick diagram 并估计单元尺寸，强调连续扩散与多输入栅的布线。 【F:processed/EE6306 2023-2024 Semester 1.txt†L71-L78】 | 继续使用 λ 规则，注意互补对称布置减少扩散折返。 |
| 2023-2024 Sem1 Q2(a)(b) | 简述 + 计算题 | 描述铜互连沉积工艺（如电镀 + CMP）与 Cu 相对 Al 的缺点，再计算用 \(\rho\) 与 \(k\) 替换后的 RC 比例降幅。 【F:processed/EE6306 2023-2024 Semester 1.txt†L89-L102】 | 延迟与 \(RC\propto\rho\cdot k\) 成正比，故 \(\text{Reduction}=1-\dfrac{\rho_{Cu}k_{low-k}}{\rho_{Al}k_{SiO_2}}\)。 |
| 2024-2025 Sem1 Q1(b) | 简述题 | 顺着图 2 说明 self-aligned silicide 流程，列优势（降低接触电阻）、常见材料（TiSi₂、CoSi₂）、间隔层功能及各步骤。 【F:processed/EE6306 2024-2025 Semester 1.txt†L107-L155】 | 要点：硅化在栅与扩散上同时生成，靠侧墙间隔器（spacer）控制覆盖范围；金属沉积→退火→刻蚀未反应金属。 |

**复习提示**：制造题大多要求“图 + 规则 + 文字”，务必在答题纸上标明所有 λ 间距，并在简述中强调“为什么要这么做”（例如 ESD 触发路径、Cu 的扩散问题）。

## 4. 静态 / 动态 CMOS 逻辑电路（出现 7 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式 / 设计关系 |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q3(a) | 设计题 | 以 4:1 MUX 为例分别实现 PTL 与 pseudo-nMOS，比较速度/功耗；必须画出最少晶体管实现。 【F:processed/EE6306 2022-2023 Semester 1.txt†L340-L408】 | 关键在于 PTL 需要信号恢复器，pseudo-nMOS 需要恒定下拉；保持 \(W/L_{pull-up}\) 与 \(W/L_{pull-down}\) 的比值以维持逻辑电平。 |
| 2023-2024 Sem1 Q1(a)(b) | 画图 + 简述 | 推导图 1 功能、判断能否再简化（减少晶体管），强调布尔代数与共识定理的运用。 【F:processed/EE6306 2023-2024 Semester 1.txt†L40-L69】 | 用代数化简（例如吸收律 \(X+XY = X\)）来减少串/并联堆栈深度。 |
| 2023-2024 Sem1 Q3(a) | 设计题 | 以最少晶体管实现 3 输入 XOR/XNOR 的 DCVSL，对比其优缺点（全互补输出、负载对称 vs 版图复杂）。【F:processed/EE6306 2023-2024 Semester 1.txt†L168-L185】 | DCVSL 要求等长的互补 PDN 与 PUN，驱动能力需满足 \(g_m\) 匹配；优点是速度快、噪声裕量高。 |
| 2023-2024 Sem1 Q3(b) | 设计 + 计算题 | 将复杂逻辑改为动态 CMOS，并调节 PDN 中各晶体管的 \((W/L)\) 以匹配基准反相器的驱动能力。 【F:processed/EE6306 2023-2024 Semester 1.txt†L186-L214】 | 动态门要求预充 + 评估时钟，等效下拉电阻需满足 \(\sum\dfrac{1}{R_{on,i}} = \dfrac{1}{R_{ref}}\)，即 \( (W/L)_{eq} = (W/L)_{ref}\times\text{串并联等效因子}\)。 |
| 2024-2025 Sem1 Q1(a) | 画图 + 简述 | 将复杂布尔函数 \(Z=(A-C)-(A+B+C)\) 映射到 CMOS 电路，并比较与原逻辑图的优劣。 【F:processed/EE6306 2024-2025 Semester 1.txt†L38-L106】 | 运用 De Morgan 与吸收律拆分为互补网络，绘制 PUN/PUN 互补结构。 |
| 2024-2025 Sem1 Q3(a) | 设计题 | DCVSL 实现 \(Y=A+B-(CD+E)\)，并计算 PDN 晶体管的 \((W/L)\) 以匹配基准反相器，同时列举 DCVSL 优势。 【F:processed/EE6306 2024-2025 Semester 1.txt†L221-L238】 | 采用共源级互补结构，保证 \(W/L\) 比例：\((W/L)_{stacked} = N\times(W/L)_{inv}\) 用于抵消串联等效电阻。 |
| 2024-2025 Sem2 Q2(a) | 画图题 | 推导 CMOS 电路逻辑功能并绘制连续扩散 stick diagram，要求使用 n-well 工艺连续扩散线。 【F:processed/EE6306 2024-2025 Semester 2.txt†L100-L135】 | 仍基于 λ 规则，重点在于将 CMOS 电路转换为 stick diagram 并保持 P/N 区域对齐。 |

**复习提示**：静/动态 CMOS 题普遍要求“化简布尔 + 版图/晶体管级实现 + 尺寸匹配”。建议：先画 Karnaugh 图或代数化简，再写出串并联拓扑，最后决定尺寸与时钟方案（动态门）。

## 5. BiCMOS（出现 4 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式 / 现象 |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q2(d) | 简述题 | 比较两种基本 BiCMOS driver 的速度、功耗、输出摆幅。 【F:processed/EE6306 2022-2023 Semester 1.txt†L248-L330】 | 需结合 BJT 缓冲的 \(I_C = \beta I_B\) 与 CMOS 输出阻抗，说明带 BJT 的版本输出摆幅接近 \(V_{DD}\)，但静态电流不同。 |
| 2023-2024 Sem1 Q2(c)(d) | 简述 + 画图题 | 先概述 BiCMOS 技术优缺点，再验证图 2 BiCMOS NAND 在高/低态下的工作并判断是否达到全摆幅。 【F:processed/EE6306 2023-2024 Semester 1.txt†L104-L166】 | 重点描述 MOS 栅控制 BJT 导通：输出高时 P-MOS 充电 BJT，输出低时 N-MOS 拉低并关闭 BJT；需要提到 BJT 饱和压降 \(V_{CE(sat)}\)。 |
| 2024-2025 Sem1 Q2(b) | 设计题 | 在给定 BiCMOS 反相器基础上实现 \(F = A\cdot(B+C+D)+E\) 并讨论是否为 rail-to-rail。 【F:processed/EE6306 2024-2025 Semester 1.txt†L200-L218】 | 强调 CMOS 级联控制 BJT 缓冲，需保证每条乘积项驱动 NPN/PNP。 |
| 2024-2025 Sem2 Q2(b) | 简述题 | 解析图 2 BiCMOS 缓冲器的工作流程与优势（驱动能力、上升/下降沿对称性）。 【F:processed/EE6306 2024-2025 Semester 2.txt†L140-L170】 | 可引用 \(I = C_L \frac{dV}{dt}\) 说明 BJT 提供更大瞬态电流以加速充放电。 |

**复习提示**：回答 BiCMOS 问题时需兼顾 CMOS 门控与 BJT 放大两侧，写清导通路径、输出电平与功耗折衷；若题目问 rail-to-rail，必须说明 BJT 饱和压降导致的不足。

## 6. 逻辑综合 / 性能优化（出现 4 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心关系 |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q3(b) | 计算题 | 四级流水线，每级延时 27/36/28/15 ns，要求求出吞吐率提升与时钟频率，并提出进一步提升 \(f_{clk}\) 的方法及额外开销。 【F:processed/EE6306 2022-2023 Semester 1.txt†L409-L424】 | 非流水线路径延时 \(T_{np}=27+36+28+15\)，流水线路径时钟周期 \(T_{clk}=\max\{27,36,28,15\}\)；若进一步缩短需进行级间平衡或细分，牺牲寄存器开销。 |
| 2022-2023 Sem1 Q5(b) | 简述题 | 说明 retiming（寄存器平衡）可优化何种性能指标并配图说明。 【F:processed/EE6306 2022-2023 Semester 1.txt†L458-L469】 | retiming 目标是最小化最大组合延时 \(T_{comb}\)，图中需展示移动寄存器以均衡路径。 |
| 2024-2025 Sem1 Q3(b) | 计算题 + 设计题 | 4 级流水线延时为 \(1T,1.2T,1.3T,nT\)，需画 datapath、计算非流水/流水周期、在吞吐率 2.75× 条件下解出 \(n\)，并提出更优架构。 【F:processed/EE6306 2024-2025 Semester 1.txt†L239-L263】 | \(T_{clk}=\max\{1T,1.2T,1.3T,nT\}\)；吞吐率比 \(=\dfrac{T_{np}}{T_{clk}}\)；改进方案可再细分最慢级或使用并行加速。 |
| 2024-2025 Sem2 Q4(a) | 简述题 | VLSI 架构综合中的 datapath allocation：需要说明流程与主要子任务（运算单元选择、互连分配、控制调度）。 【F:processed/EE6306 2024-2025 Semester 2.txt†L206-L214】 | 重点写出“资源绑定 → 功能单元共享 → 通道与寄存器分配 → 控制/时序”链路，无特定公式但要描述约束（面积/功耗/延时）。 |

**复习提示**：此类题常结合方程（延时求和、最大值）与文字说明；答题时写明“非流水总延时”“流水时钟周期”并列出均衡/重定时的步骤即可。

## 7. Memory / 时序存储（出现 1 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心公式 / 原理 |
| --- | --- | --- | --- |
| 2024-2025 Sem2 Q3(b) | 画图题 | 要求画出静态/动态多路复用器 D 锁存器以及 TSPC 锁存器，并解释单相时钟下的操作，关注充放电路径与保持节点。 【F:processed/EE6306 2024-2025 Semester 2.txt†L189-L205】 | 静态锁存器依赖交叉耦合反相器保持态；动态锁存器储存电荷 \(Q=C_L V_{node}\)；TSPC 则在单相时钟内通过 master-slave 级联保持数据并避免时钟重叠。 |

**复习提示**：虽然历年试题鲜少直接考 SRAM/DRAM，但 2025 S2 通过锁存器考察“存储节点保持/泄漏”原理；作答务必标出时钟相位、预充节点及电荷保持路径。

## 8. Test（出现 3 次）
| 年份/题号 | 题型 | 考点 & 简述 | 核心流程 / 公式 |
| --- | --- | --- | --- |
| 2022-2023 Sem1 Q5(a) | 简述题 | 以框图说明 scan-based 测试流程（扫描链配置、shift-in、capture、shift-out），并概述测试步骤。 【F:processed/EE6306 2022-2023 Semester 1.txt†L444-L469】 | 需写出“功能寄存器串联→装载测试向量→功能时钟捕获→移出响应”，可提到覆盖率 \(\text{Coverage} = \frac{N_{detected}}{N_{total}}\)。 |
| 2024-2025 Sem1 Q4(b) | 简述题 | 阐述测试重要性并罗列测试类别（制造测试、功能测试、系统测试等），需对每类给出简短说明。 【F:processed/EE6306 2024-2025 Semester 1.txt†L266-L296】 | 关注“故障屏蔽成本曲线”与“失效模式（SAF、桥接、延迟）”的差异。 |
| 2024-2025 Sem2 Q4(b) | 算法推导题 | 使用 D 算法为图 3 生成检测节点 X 上 SA0 故障的测试向量，并写出 X/Y/P/Q 及输出 f 的值与含义。 【F:processed/EE6306 2024-2025 Semester 2.txt†L206-L225】 | D 算法步骤：赋值（D = 1/0）、传播、冲突检查；最终输出若为 D/\(\overline{D}\) 表示故障可观测。 |

**复习提示**：测试类问题往往配图；写出流程或真值组合时务必说明“如何插入/传播故障”，并在算法题中列出每个节点的期望/故障值对 (1/0, D, \(\overline{D}\))。

---
本表完成了历年所有题目的归类、题型、重复次数与公式提示，可直接作为按照教材章节复习的导航清单。
