 2
中文摘要 
“濺鍍沉積”銅合金化（Cu-Alloyed）製程由 1990 年代初期開發迄今，已被證實與銅不互
溶的摻雜合金元素於熱處理時，會有偏析至銅外表面以自我對位地（Self-Aligned）形成阻障
層（Barrier Layer）及覆蓋層（Capping Layer）之潛力，而適用於次世代（≤ 65 nm）技術節
點（Technology Nodes）的銅內連接導線製作。為了迎合這種新型銅導線材料與製作之需求，
本研究計畫特採用一種獨創的超細微、超緻密金屬晶種製程，結合“無電鍍＂（Electroless 
Plating）銅合金化的全程濕式流程，以在 SiO2 介電層表面生長自我強化與自我對位潛力兼具
（以同步生長阻障層及覆蓋層），並可符合 65 nm 以下之技術節點所需要的免除高電阻率
（100~200 μΩ-cm）氮化物異質阻障層，且錳原子摻雜濃度超微（≤ 0.4 at.%）、整體電阻超
低的 Cu-Mn 合金內連接導線。本計畫之執行乃依計畫書規劃，順利地完成以下項目的探討：
（1）真空電漿表面改質之晶種強化效能，（2）“超微薄” Cu-Mn 合金薄膜的生長行為，（3）
自身的電物結構特性及阻障強化性能，與（4）自我對位圖案化製程。這些研究成果顯示：
此一晶種製作流程不但能大幅提升超微金屬晶種的植入密度，以促成厚度僅為 10 nm 以下之
無電鍍銅合金化薄膜導線生長的潛能，委實為一般無電鍍製程所莫及，而且與現今大馬士製
程所使用之無電鍍相互結合，“無電鍍”銅合金化沉積技術之奈米孔槽的填充性及線上流程的
整合性，似乎也比當今深受注目的“濺鍍”銅合金化略勝一籌，也優於目前的離子化濺鍍（晶
種及氮化物阻障層）技術。 
關鍵字：大馬士製程、無電鍍、銅合金化、自我對位、阻障層 
Abstract 
Thin films of alloyed Cu by “sputtering deposition” have being extensively investigated since early 
1990s and have the feature that the insoluble, doped elements during thermal treatment could 
self-align to the outer surface/interface and form a barrier/capping layer surrounding the Cu films. 
Given that the Cu-alloyed process has the potential of fabricating Cu-interconnects for the 
sub-65-nm technology nodes, this grant project used an innovative seeding process, in conjunction 
with electroless plating, to fabricate Cu-alloyed (Cu-Mn) interconnecting thin films on SiO2 
dielectric layers on Si wafer substrates. Four issues have been investigated based on the planning of 
this project as follows: (a) effectiveness of plasma surface pretreatments on seeding refinement, (b) 
growth behavior of highly conductive Cu-Mn thin films with ultra-small dopant (0.4 at.%), (c) 
intrinsic and self-strengthening properties of the Cu-Mn (0.4 at.%) thin films and (d) self-aligned 
patterning process. Results of these works show that the seeding process proposed herein can 
densely grow metallic seeds with ultrafine size (3 nm across) and extremely high seeing density 
un-achievable previously, thereby giving a high potential of fabricating Cu-alloyed films with 
thickness as small as 10 nm. The filling and in-line integration capacities for the Cu-alloyed process 
by the all-wet seeding and “electroless plating” apparently outperform those for both “sputtering” 
Cu-alloyed process and ionized sputtering (Cu-seed and nitride barrier layer) technique. 
Keywords: Damascene Process, Electroless Plating, Cu-Mn, Self-Aligned, Barrier Layer
 4
1. 緣由與目的 
自從 IBM 於 1997 年底成功地發展能取代傳統的濺鍍鋁之電化學析鍍（Electrochemical 
Plating）銅導線製程，並導入化學機械研磨（CMP）平坦化處理（以解決銅的不易乾、濕蝕
刻）以後，此種大馬士（Damascene）銅製程已逐漸成為製造奈米積體電路（IC）元件之後段
內連接導線的標準化技術。為了使銅導線能與週遭的介電層可靠地相互整合，此種孔渠導線
系統之製作必須依金屬性（如 Ta/TaN）阻障層、銅晶種層、銅薄膜導線之積層結構順序生長，
而其製程步驟則涉及乾式的離子化濺鍍（金屬阻障層及晶種層）、濕式的電鍍或無電鍍（銅導
線），以及屬性完全不同的化學氣相沉積（金屬間介電層及 Si3N4 覆蓋層）；薄膜材料涵蓋電物
化性互異的介電層、純金屬銅及氮化物導體阻障層，故製程與材料的整合委實相當繁瑣。 
90 nm 技術節點（Technology Node）所採用的阻障層厚度以 10~20 nm 之高密度電漿濺鍍
TaN 薄膜為主。但是，對 65~32 nm 的技術節點而言，高密度電漿濺鍍沉積製程會因階梯覆蓋
性的不足而無法生長順依性（Conformity）合格的阻障層，而其高達 100~200 μΩ-cm 的電阻
率會顯著地提高 Cu 導線系統的整體電阻率，損害到 Cu 本身的高導電優勢。事實上，2007
年更新版的 ITRS（International Technology Roadmap for Semiconductors）指出，65∼32 nm 技
術節點的阻障層之厚度必須僅為 5 nm 或更低，甚至可能需排除這些高電阻率的“異質”
（Extrinsic）阻障層，並將電化學析鍍及具“自我對位”（Self-Aligned）潛力之銅合金化阻障工
程（Barrier Engineering）與原子層沉積（ALD）並列為現今迫切研創的項目［1］。 
“濺鍍銅合金化＂內連接導線之課題於 1990 年代初期至 2000 年初即曾被密集地研究
過。可藉由適當的氣氛退火使摻雜合金元素逐漸偏析至銅薄膜導線的外表及（或內部介面），
以形成完全包裹銅導線的阻障層及覆蓋層（Capping Layer）。研究的單位包括 Applied Materials, 
Inc.及美國壬色列理工學院［2,3］，國內成功大學陳貞夙教授［4,5］及台科大（朱瑾教授）
［6,7］等機構。當時的這些銅合金化研究仍以“濺鍍沉積”及平面矽晶基板為主。在技術節點逐
年推向更低奈米尺度及介層洞與溝槽尺寸不斷縮減的今日，具有自我對位潛力以同步生成同
質的阻障層兼覆蓋層的銅合金化內連接導線技術的研發，已再度受到國際性的重視。例如日
本東芝公司針對45 nm技術節點，在「CEATEC JAPAN 2007」發表12吋實體晶圓之濺鍍Cu-Mn
合金化大馬士自我包裹銅導線。此一銅合金化製程乃採用先進濺鍍沉積方法［8］。 
唯自 1990 年初迄今至 65 nm 之技術節點世代，其研發主軸幾乎全部集中在濺鍍沉積銅
合金化［2~9］，而高度填充力的無電鍍銅合金化技術迄今卻仍乏人探討。如眾所知，電化學
沉積是目前生長 12 吋晶圓所需之銅內連接導線的標準化製程，而電化學銅所需之催化晶種的
主要生長方法有（1）先進的離子化（高密度電漿）濺鍍銅晶種層與（2）敏化/活化鈀催化顆
粒。不過，離子化濺鍍對 65 nm 以下之技術節點會有填充性不足的顧慮，且其高密度電漿往
往會造成介電層溝槽的損傷［10］；最適化的鈀晶種尺寸會高達 10 nm，其所能誘發的銅導
線薄膜之厚度高達 30 nm［11］，亦無法滿足 65 nm 以下的技術節點。本研究計畫將採用一
種獨創的超細微、超緻密金屬晶種濕式製程，結合無電鍍銅合金化的全程濕式流程，以生長
自我強化與自我對位潛力兼具，且可符合 65 nm 以下之技術節點所需要的免除異質阻障層的
銅合金化內連接導線。此一晶種製作流程不但能大幅提升超微金屬晶種的植入密度，且可具
生長厚度僅為 10 nm，且合金摻雜量超微（≤ 0.4 at.%）之低電阻率、高可靠度銅合金化薄膜
 6
Cu-Mn 合金薄膜的組成以感應耦合電漿光釋放能譜儀（ICP-OES）定量之；金屬晶種
的植入情況及 Cu-Mn 合金化薄膜之孕育與成長過程利用高解析掃瞄電子顯微術（SEM）
分析之；薄膜之厚度首先以高精準（± 2%）的表面輪廓儀量測之，再以橫截面 SEM 確認
之。無電鍍 Cu-Mn（0.4 at.%）合金薄膜的高溫自我強化性能之實驗係先將 Cu-Mn（0.4 at.%）
/SiO2/Cu 積層試片進行 Ar（5% H2）氣氛高溫（400∼650℃）處理以後，旋即再利用電阻率
數據、SEM 表面型態、XRD 相轉變及 AES 元素縱深分布之變化評估之（以 Cu/SiO2/Si 為
參考試片）。高溫處理係在一部真空管型爐，其爐管內的殘餘氣體採用一台渦卷式幫浦抽取
之，再藉由針閥通入 10 sccm 的流動性的 Ar（5% H2）氣體，可避免 Cu 薄膜在高溫產生氧化。  
最後，利用簍空的圓形圖案（直徑介於 1 μm ∼ 0.1 μm）金屬光罩適當地遮蔽 SiO2 介電層
之表面，並採用最適化的 N2-H2 混合氣氛電漿，對特定的區域（簍空部分）進行表面改質以
後，再以全程濕式的晶種及無電鍍生長程序（見圖 1），以自我對位地製作 Cu-Mn（0.4 at.%）
或 Cu 閘電容元件圖案（背部電極為 100 nm 厚之濺鍍金屬 Al 膜）。這些 Cu-Mn 及 Cu 閘電
極電容元件的高溫自我強化效能係利用 Keithley 4200 機台及探針基座（Probe Station），以
漏電流密度⎯電場（I-V）曲線評估之。 
3. 結果與討論 
3.1 真空電漿表面改質強化晶種效能 
圖 2a~2c 顯示，SiO2 介電層試片依序經過真空電漿及電化學溶液雙重表面改質、晶種生
長及無電鍍 Cu-Mn 沉積 2、5 及 10 sec 以後所呈現的高解析 SEM 平面影像（見圖 1 之流程）。
事先經過真空電漿表面改質以後的 SiO2 介電基材浸放於金屬鹽水溶液時，對金屬離子晶種有
極強烈的吸附能力(其機理見下段），並產生非常緻密（3.1 × 1015 m−2）且尺寸僅有 3 nm 的晶
種［13］，故進行 2、5 及 10 sec 之 Cu-Mn 沉積以後，其表面覆蓋率已分別高達 65%、87%
及 97%（分別見圖 2a、2b 及 2c），並於時間≥ 12 sec 時，形成完全連續的薄膜（表面覆蓋率
表 1. 無電鍍 Cu 及 Cu-Mn 之基本鍍浴組成與析鍍條件 
組成 濃度（mol/dm3） 
CuSO4‧5H2O 3.0×10-2 
EDTA 1.5×10-1 
C6H5Na3O7‧2H2O 5.0×10-2 
NaH2PO2‧H2O 1.0×10-2 
K4Fe(CN6)‧3H2O 75（ppm） 
α,α’-Dipyridyl 100 
PEG-2000 20 
HCHO 2.7×10-2 
pH（Adjusted by NaOH） 13.0 
Bath Temp.（℃） 85 
註：Cu-Mn 鍍液尚包含濃度介於 1×10-2~9×10-2 mol/dm3 CuSiO4，且 pH 值較低
(10~12)。 
 8
解析橫截面掃瞄電子顯微影像確認之。這些結果顯示，Cu 與 Cu-Mn（0.4 at.%）薄膜的厚度
均隨時間而線性的增加，其平均沉積速率分別為 2.0 及 1.5 nm/sec，亦即 MnSO4的加入會降
低薄膜的沉積速率。其下降的主要原因是，吾人所採用之 Cu-Mn 鍍液的 pH 值較低，而較低
的 pH 值會使甲醛有較慢的還原能力，並造成 Cu 母相（即 Cu-Mn 合金）薄膜之沉積速率的
減少。 
如眾所知，傳統的敏化/活化及置換/活化所生長的 Pd 金屬晶種會因團聚而形成尺寸高達
數十甚至數百 nm 的鉅大顆粒。最適化的活化製程所能產生的最小晶種尺寸亦僅能達到 10 nm
［11,14］，其所能觸發的無電鍍銅膜的最小厚度為 30 nm［11］。反之，本研究所採用的晶種
強化製程所生長的金屬晶種（如 Co、Ni）的尺寸僅有 3 nm，且透過真空電漿及化學溶液雙
重表面改質，可使其密植於 SiO2 介電層的表面，故能生長厚度超薄（≤ 25 nm）且 Mn 含量超
微（0.1∼0.4 at.%）的超微薄 Cu-Mn 合金化薄膜，足敷 65 nm 技術節點之需求。事實上，採用
此種超細微晶種可以觸發厚度更薄（≤ 10 nm）的 Co 基阻障層［13］。我們相信，透過無電
鍍浴配方的調節以強化 Cu-Mn 島狀析出物的側向生長，並抑制正向生長，應能獲得厚度也在
此一水平（≤ 10 nm）的銅合金化薄膜。 
3.3 無電鍍 Cu-Mn 超微量合金薄膜的高溫自我強化性能 
（1）整體電阻率及積層結構顯微分析 
圖 4a 及 4b 分別顯示剛沉積的 Cu 及 Cu-Mn（0.4 at.%）薄膜，經過 400℃熱處理一段時
間（從 0.5 h 至 4.5 h）以後之電阻率變化曲線。剛沉積的 Cu 及 Cu-Mn 合金薄膜（厚度均為
50 nm）的電阻率分別為 21.5 及 27.0 μΩ-cm。經過熱處理 0.5 h 以後，其電阻率均旋即下降至
4.0 μΩ-cm 以下。其下降原因一般被認定為源自薄膜內部的缺陷減少及晶粒成長，而摻雜之
Mn 偏析至外表面（或內部介面）亦會造成 Cu-Mn 合金薄膜之電阻率的下降。若將熱處理之
0 20 40 60 80 100 120 140 160 180
0
50
100
150
200
250
300
時間  (sec)
 
 
 Cu
 Cu-Mn(0.4 at.%)
(a)
(b)
厚
度
 (n
m
)
圖 3.（a）Cu 及（b）Cu-Mn（0.4 at.%）二種薄膜之厚度對應無電鍍沉積時間的曲線。
 10
圖 5.（a）剛沉積的 Cu 積層試片分別經過 400℃熱處理（b）0.5 至 2.0 h、（c）
3.0 h 及（d）4.5 h 所呈現的 SEM 表面型態影像。 
(a) 
(b) 
(c) 
(d) 
250 nm 
圖 6.（a）剛沉積的 Cu-Mn（0.4 at.%）積層試片分別經過 400℃熱處理，達（b）
0.5 至 2.0 h、（c）3.0 h 及（d）4.5 h 所呈現的 SEM 表面型態影像。 
(a) 
(b) 
(c) 
(d) 
250 nm 
 12
構穩定性，抑制其晶粒成長（此為銅膜破裂並團聚的先兆，殊不利於銅之完整性），維持低
電阻率水平，而且能大量地抑制其自身的熱擴散性。 
3.4 自我對位之自我強化銅合金化電容元件圖案製作 
首先以簍空的圓形金屬光罩遮蔽 SiO2 介電層的表面，再以 N2-H2 真空氣氛電漿對特定的
區域進行電漿表面改質。該區域會對金屬晶種有強大的吸附能力，而其它（金屬光罩遮蔽）
區域則極為微弱（其密度僅為前者之 1/20），據此可以調控金屬晶種的分布密度，進而利用
無電鍍沉積，以在電漿改質之區域選擇性地製作銅合金化薄膜電容圖案（見圖 9a）。圖 9a
顯示圓形電容圖案的周圍及內部會產生一些薄膜殘骸。其原因乃是未經真空電漿表面改質的
區域會產生少量的金屬晶種，以致誘發殘餘薄膜的產生。適當的晶種改善潤濕處理可以消除
這些圓形電極外圍的晶種，並且形成圖案相當完美的圓形薄膜電容元件（圖 9b）。 
0 2 4 6 8 10 12 14
0
20
40
60
80
100
 
原
子
濃
度
（
%
）
濺鍍時間（min）
 
 
 O
 Cu
 Si(O2)
 Si
 Mn
圖 8. Cu-Mn（0.4 at.%）/SiO2/Si 積層結構試片經過 550℃熱處理 0.5 h 以後的
AES 元素縱深分布曲線。 
1 μm (b) (a) 
圖 9. 經過選擇性的全程電化學沉積流程所製作的（a）一般性與（b）最適化 Cu-Mn
（0.4 at.%）合金化圓形電容元件圖案。 
 14
 
反之，對 Cu-Mn（0.4 at.%）電容元件而言（圖 11），剛沉積與經過 600℃熱處理的電容
元件之漏電流密度皆維持在 10−11 A/cm2 範圍（遠低於 Cu 電容元件的 10−5 A/cm2），於 650℃，
且施加電場為 0.4 MV/cm 時，其漏電流密度僅有 10−10 A/cm2，但當電場大於 0.4 MV/cm 後，
突然升高到 10−2 A/cm2。這是一個非常有趣且有重大意義的發現：經熱處理以後，Mn 原子極
可能已偏析到 Cu-Mn 薄膜與 SiO2 介電層的介面並形成一鈍化層，故可有效阻止 Cu 的向內部
擴散。當電場大於 0.4 MV/cm 以後，此鈍化層可能因電場過高而損壞，並造成漏電流的升高。
吾人正在利用高解析（同步輻射光）吸收能譜術分析之機理，並擬採用穿透式電子顯微術
（TEM）鑑定之。 
4. 計畫成果自評 
目前在半導體製造技術的發展上，銅新型內連接導線製程技術之開發雖堪為完備，但面
對次世代 65 nm 以下的技術節點時，傳統的大馬士銅製程已面臨填充性不佳及銅內連整體電
阻率過高的缺陷。因此，業界深思新穎製程及材料之開發使銅製程能免除異質阻障層的存在，
或使用 ALD 以生長超高階梯覆蓋率（Step Coverage）且超薄（3~5 nm）TaN 或 TiN 阻障層。
本研究計畫旨在探討具有整體低電阻及高可靠性，且具有自我對位鈍化功能的新一代銅合金
化導線，以敷次世代技術節點的應用。與目前備受重視的“濺鍍”沉積，高摻雜合金含量的
Cu-Mn（5~8 at.%）比較，吾人採用填充能力更高，且與現今電化學銅製程屬性相同的“無電
鍍”沉積，生長超微合金含量（≤ 0.4 at.%）的 Cu-Mn 薄膜導線；採用獨創的超緻密、超細微
晶種生長技藝更有生長厚度僅為 10 nm 的銅合金化層之潛能。 
本計畫的執行乃依據計畫書的規劃，完成四大工作項目：（1）真空電漿與表面晶種強化
效能評估、（2）超微薄無電鍍 Cu-Mn 合金化薄膜製備與分析、（3）及高溫自我強化性能鑑
定、（4）自我對位之銅合金自我強化電容圖案製作。這些研究項目不但成功完成超微細、緻
密晶種及超薄銅合金化薄膜的生長，且証實吾人所研創的全程電化學晶種結合無電鍍生長流
程，不但具備自我選擇（對位）的沉積能力以生長超微薄（厚度< 20 nm）的 Cu 合金化薄膜
電子元件，而且超微量合金（0.4 at.%）即可產生可觀的微結構與抵抗高溫擴散之自我強化特
點。這些重要發現為下世代的 45~32 nm 技術節點提供了一個後段銅內接導線製程的新型解決
方案。 
參考文獻 
1. The National Technology Roadmap for Semiconductors, International Technology Roadmap for 
Semiconductors (2007, updated) 
2. P. J. Ding, W. A. Lanford, S. Hymes and S. P. Muraka, Oxidation resistant high conductivity 
copper films, Appl. Phys. Lett., 64, p. 2897 (1994) 
3. W. A. Lanford, P. J. Ding, W. Wang, S. Hymes and S. P. Muraka, Low-temperature passivation 
of copper by doping with Al or Mg,’ Thin Solid Films, 262, p. 234 (1995) 
4. C. J. Liu and J. S. Chen, Low leakage current Cu(Ti)/SiO2 interconnection scheme with a 
self-formed TiOx diffusion barrier, Appl. Phys. Lett., 80, p. 2678 (2002) 
