# vcc
verilog代码解析生成工具

计划用于解析简单的verilog文件，用于生成wire定义，reg定义，端口声明，模块例化。
生成简单的分析信号

先支持verilog 1995版本的语法
