TimeQuest Timing Analyzer report for MemoryMapper512K
Fri Feb 17 21:43:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[2]'
 12. Slow Model Hold: 'A[2]'
 13. Slow Model Minimum Pulse Width: 'A[2]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[2]'
 30. Fast Model Hold: 'A[2]'
 31. Fast Model Minimum Pulse Width: 'A[2]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[2]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 844.59 MHz ; 405.02 MHz      ; A[2]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.092 ; -0.092        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.014 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.469 ; -35.685               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                           ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.092 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.587      ;
; 0.128  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.500        ; 6.958      ; 7.368      ;
; 0.128  ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.500        ; 6.958      ; 7.368      ;
; 0.128  ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.500        ; 6.958      ; 7.368      ;
; 0.128  ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.500        ; 6.958      ; 7.368      ;
; 0.128  ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.500        ; 6.958      ; 7.368      ;
; 0.157  ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.338      ;
; 0.157  ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.338      ;
; 0.157  ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.338      ;
; 0.157  ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.338      ;
; 0.157  ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.500        ; 6.957      ; 7.338      ;
; 0.189  ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.500        ; 6.959      ; 7.308      ;
; 0.189  ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.500        ; 6.959      ; 7.308      ;
; 0.189  ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.500        ; 6.959      ; 7.308      ;
; 0.189  ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.500        ; 6.959      ; 7.308      ;
; 0.238  ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.500        ; 6.953      ; 7.253      ;
; 0.238  ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.500        ; 6.953      ; 7.253      ;
; 0.238  ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.500        ; 6.953      ; 7.253      ;
; 0.238  ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.500        ; 6.953      ; 7.253      ;
; 0.238  ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.500        ; 6.953      ; 7.253      ;
; 0.408  ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.587      ;
; 0.628  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 1.000        ; 6.958      ; 7.368      ;
; 0.628  ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 1.000        ; 6.958      ; 7.368      ;
; 0.628  ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 1.000        ; 6.958      ; 7.368      ;
; 0.628  ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 1.000        ; 6.958      ; 7.368      ;
; 0.628  ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 1.000        ; 6.958      ; 7.368      ;
; 0.657  ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.338      ;
; 0.657  ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.338      ;
; 0.657  ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.338      ;
; 0.657  ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.338      ;
; 0.657  ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 1.000        ; 6.957      ; 7.338      ;
; 0.689  ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 1.000        ; 6.959      ; 7.308      ;
; 0.689  ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 1.000        ; 6.959      ; 7.308      ;
; 0.689  ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 1.000        ; 6.959      ; 7.308      ;
; 0.689  ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 1.000        ; 6.959      ; 7.308      ;
; 0.738  ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 1.000        ; 6.953      ; 7.253      ;
; 0.738  ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 1.000        ; 6.953      ; 7.253      ;
; 0.738  ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 1.000        ; 6.953      ; 7.253      ;
; 0.738  ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 1.000        ; 6.953      ; 7.253      ;
; 0.738  ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 1.000        ; 6.953      ; 7.253      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                           ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.014 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.000        ; 6.953      ; 7.253      ;
; 0.014 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.000        ; 6.953      ; 7.253      ;
; 0.014 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.000        ; 6.953      ; 7.253      ;
; 0.014 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.000        ; 6.953      ; 7.253      ;
; 0.014 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.000        ; 6.953      ; 7.253      ;
; 0.063 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.000        ; 6.959      ; 7.308      ;
; 0.063 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.000        ; 6.959      ; 7.308      ;
; 0.063 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.000        ; 6.959      ; 7.308      ;
; 0.063 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.000        ; 6.959      ; 7.308      ;
; 0.095 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.338      ;
; 0.095 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.338      ;
; 0.095 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.338      ;
; 0.095 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.338      ;
; 0.095 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.338      ;
; 0.124 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.000        ; 6.958      ; 7.368      ;
; 0.124 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.000        ; 6.958      ; 7.368      ;
; 0.124 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.000        ; 6.958      ; 7.368      ;
; 0.124 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.000        ; 6.958      ; 7.368      ;
; 0.124 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.000        ; 6.958      ; 7.368      ;
; 0.344 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.000        ; 6.957      ; 7.587      ;
; 0.514 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; -0.500       ; 6.953      ; 7.253      ;
; 0.514 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; -0.500       ; 6.953      ; 7.253      ;
; 0.514 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; -0.500       ; 6.953      ; 7.253      ;
; 0.514 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; -0.500       ; 6.953      ; 7.253      ;
; 0.514 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; -0.500       ; 6.953      ; 7.253      ;
; 0.563 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; -0.500       ; 6.959      ; 7.308      ;
; 0.563 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; -0.500       ; 6.959      ; 7.308      ;
; 0.563 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; -0.500       ; 6.959      ; 7.308      ;
; 0.563 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; -0.500       ; 6.959      ; 7.308      ;
; 0.595 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.338      ;
; 0.595 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.338      ;
; 0.595 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.338      ;
; 0.595 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.338      ;
; 0.595 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.338      ;
; 0.624 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; -0.500       ; 6.958      ; 7.368      ;
; 0.624 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; -0.500       ; 6.958      ; 7.368      ;
; 0.624 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; -0.500       ; 6.958      ; 7.368      ;
; 0.624 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; -0.500       ; 6.958      ; 7.368      ;
; 0.624 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; -0.500       ; 6.958      ; 7.368      ;
; 0.844 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; -0.500       ; 6.957      ; 7.587      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 6.097  ; 6.097  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 5.431  ; 5.431  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 4.598  ; 4.598  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.592  ; 0.592  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 5.053  ; 5.053  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 5.233  ; 5.233  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 6.097  ; 6.097  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 5.340  ; 5.340  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 5.920  ; 5.920  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 2.046  ; 2.046  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 1.860  ; 1.860  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 2.046  ; 2.046  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 1.053  ; 1.053  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 1.657  ; 1.657  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 1.305  ; 1.305  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.878  ; 0.878  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.690 ; -0.690 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; -0.283 ; -0.283 ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; -0.014 ; -0.014 ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -4.037 ; -4.037 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -3.269 ; -3.269 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.014 ; -0.014 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -4.475 ; -4.475 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -4.655 ; -4.655 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -5.519 ; -5.519 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -4.197 ; -4.197 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -4.777 ; -4.777 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.938  ; 0.938  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.387  ; 0.387  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.394 ; -0.394 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.218 ; -0.218 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.283  ; 0.283  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.422 ; -0.422 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.630 ; -0.630 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.938  ; 0.938  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 14.981 ; 14.981 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.284 ; 14.284 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 14.981 ; 14.981 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.456 ; 14.456 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 14.451 ; 14.451 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 13.869 ; 13.869 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 14.081 ; 14.081 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 13.701 ; 13.701 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 13.206 ; 13.206 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 11.485 ; 11.485 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.148 ; 11.148 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.100 ; 11.100 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 11.485 ; 11.485 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 11.138 ; 11.138 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.900 ; 11.900 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.679 ; 11.679 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 22.198 ; 22.198 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.509 ; 21.509 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 22.198 ; 22.198 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.725 ; 21.725 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.750 ; 21.750 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 21.126 ; 21.126 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 19.931 ; 19.931 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 20.267 ; 20.267 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 19.966 ; 19.966 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.663 ; 19.663 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.260 ; 19.260 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 19.303 ; 19.303 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 19.338 ; 19.338 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 19.324 ; 19.324 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.603 ; 19.603 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.608 ; 19.608 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.663 ; 19.663 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 21.772 ; 21.772 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 20.355 ; 20.355 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 21.772 ; 21.772 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 21.271 ; 21.271 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.652 ; 19.652 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 20.460 ; 20.460 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 20.523 ; 20.523 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 21.198 ; 21.198 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 16.600 ; 16.600 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 16.271 ; 16.271 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 16.223 ; 16.223 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 16.600 ; 16.600 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 16.261 ; 16.261 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 13.261 ; 13.261 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.845 ; 11.845 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 12.981 ; 12.981 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 12.566 ; 12.566 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.997 ; 12.997 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.261 ; 13.261 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 12.584 ; 12.584 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 13.193 ; 13.193 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.535 ; 19.535 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 17.960 ; 17.960 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.687 ; 18.687 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.511 ; 18.511 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.535 ; 19.535 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 17.023 ; 17.023 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 18.140 ; 18.140 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 18.125 ; 18.125 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.679 ; 11.679 ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 10.842 ; 10.842 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 11.920 ; 11.920 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 12.617 ; 12.617 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 11.703 ; 11.703 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 11.725 ; 11.725 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 11.505 ; 11.505 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 11.717 ; 11.717 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 11.337 ; 11.337 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.842 ; 10.842 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 11.100 ; 11.100 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.148 ; 11.148 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.100 ; 11.100 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 11.485 ; 11.485 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 11.138 ; 11.138 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.900 ; 11.900 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.595 ; 11.595 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 10.842 ; 10.842 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 11.920 ; 11.920 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 12.617 ; 12.617 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 11.703 ; 11.703 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 11.725 ; 11.725 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 11.505 ; 11.505 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 11.717 ; 11.717 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 11.337 ; 11.337 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.842 ; 10.842 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 17.009 ; 17.009 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 17.017 ; 17.017 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 17.009 ; 17.009 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 17.045 ; 17.045 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 17.041 ; 17.041 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 17.361 ; 17.361 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 17.314 ; 17.314 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 17.364 ; 17.364 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 15.360 ; 15.360 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 16.064 ; 16.064 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 17.482 ; 17.482 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 16.979 ; 16.979 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 15.360 ; 15.360 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 16.170 ; 16.170 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 16.231 ; 16.231 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 16.907 ; 16.907 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 11.100 ; 11.100 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.148 ; 11.148 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.100 ; 11.100 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 11.485 ; 11.485 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 11.138 ; 11.138 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 11.845 ; 11.845 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.845 ; 11.845 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 12.981 ; 12.981 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 12.566 ; 12.566 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.997 ; 12.997 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.261 ; 13.261 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 12.584 ; 12.584 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 13.193 ; 13.193 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 11.056 ; 11.056 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 16.924 ; 16.924 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 16.569 ; 16.569 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 16.997 ; 16.997 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 16.595 ; 16.595 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.900 ; 11.900 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 16.047 ; 16.047 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 16.032 ; 16.032 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.595 ; 11.595 ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 19.518 ; 19.518 ; 19.518 ; 19.518 ;
; A[0]        ; D[1]          ; 20.150 ; 20.072 ; 20.072 ; 20.150 ;
; A[0]        ; D[2]          ; 19.595 ; 19.625 ; 19.625 ; 19.595 ;
; A[0]        ; D[3]          ; 19.620 ; 19.620 ; 19.620 ; 19.620 ;
; A[0]        ; D[4]          ; 19.038 ; 18.998 ; 18.998 ; 19.038 ;
; A[0]        ; D[5]          ; 19.643 ; 19.643 ; 19.643 ; 19.643 ;
; A[0]        ; D[6]          ; 19.592 ; 19.592 ; 19.592 ; 19.592 ;
; A[0]        ; D[7]          ; 19.927 ; 19.927 ; 19.927 ; 19.927 ;
; A[0]        ; LEDG[3]       ; 16.317 ;        ;        ; 16.317 ;
; A[0]        ; LEDG[4]       ; 16.269 ;        ;        ; 16.269 ;
; A[0]        ; LEDG[5]       ; 16.654 ;        ;        ; 16.654 ;
; A[0]        ; LEDG[6]       ; 16.307 ;        ;        ; 16.307 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.397 ;        ;        ; 11.397 ;
; A[0]        ; SRAM_CE_N     ; 17.069 ;        ;        ; 17.069 ;
; A[0]        ; SRAM_DQ[0]    ; 17.587 ; 17.587 ; 17.587 ; 17.587 ;
; A[0]        ; SRAM_DQ[1]    ; 17.597 ; 17.597 ; 17.597 ; 17.597 ;
; A[0]        ; SRAM_DQ[2]    ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[0]        ; SRAM_DQ[3]    ; 17.318 ; 17.318 ; 17.318 ; 17.318 ;
; A[0]        ; SRAM_DQ[4]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[5]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[6]    ; 16.672 ; 16.672 ; 16.672 ; 16.672 ;
; A[0]        ; SRAM_DQ[7]    ; 16.980 ; 16.980 ; 16.980 ; 16.980 ;
; A[0]        ; SRAM_DQ[8]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[9]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[10]   ; 17.455 ; 17.455 ; 17.455 ; 17.455 ;
; A[0]        ; SRAM_DQ[11]   ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[12]   ; 16.963 ; 16.963 ; 16.963 ; 16.963 ;
; A[0]        ; SRAM_DQ[13]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[14]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[15]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[1]        ; D[0]          ; 18.620 ; 18.547 ; 18.547 ; 18.620 ;
; A[1]        ; D[1]          ; 19.317 ; 19.239 ; 19.239 ; 19.317 ;
; A[1]        ; D[2]          ; 18.762 ; 18.792 ; 18.792 ; 18.762 ;
; A[1]        ; D[3]          ; 18.787 ; 18.787 ; 18.787 ; 18.787 ;
; A[1]        ; D[4]          ; 18.205 ; 18.165 ; 18.165 ; 18.205 ;
; A[1]        ; D[5]          ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; A[1]        ; D[6]          ; 18.759 ; 18.759 ; 18.759 ; 18.759 ;
; A[1]        ; D[7]          ; 19.094 ; 19.094 ; 19.094 ; 19.094 ;
; A[1]        ; LEDG[3]       ; 15.484 ;        ;        ; 15.484 ;
; A[1]        ; LEDG[4]       ; 15.436 ;        ;        ; 15.436 ;
; A[1]        ; LEDG[5]       ; 15.821 ;        ;        ; 15.821 ;
; A[1]        ; LEDG[6]       ; 15.474 ;        ;        ; 15.474 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.112 ;        ;        ; 11.112 ;
; A[1]        ; SRAM_CE_N     ; 16.236 ;        ;        ; 16.236 ;
; A[1]        ; SRAM_DQ[0]    ; 16.754 ; 16.754 ; 16.754 ; 16.754 ;
; A[1]        ; SRAM_DQ[1]    ; 16.764 ; 16.764 ; 16.764 ; 16.764 ;
; A[1]        ; SRAM_DQ[2]    ; 16.475 ; 16.475 ; 16.475 ; 16.475 ;
; A[1]        ; SRAM_DQ[3]    ; 16.485 ; 16.485 ; 16.485 ; 16.485 ;
; A[1]        ; SRAM_DQ[4]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[5]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[6]    ; 15.839 ; 15.839 ; 15.839 ; 15.839 ;
; A[1]        ; SRAM_DQ[7]    ; 16.147 ; 16.147 ; 16.147 ; 16.147 ;
; A[1]        ; SRAM_DQ[8]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[9]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[10]   ; 16.622 ; 16.622 ; 16.622 ; 16.622 ;
; A[1]        ; SRAM_DQ[11]   ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; A[1]        ; SRAM_DQ[12]   ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; A[1]        ; SRAM_DQ[13]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[14]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[15]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[3]        ; BUSDIR_n      ;        ; 12.971 ; 12.971 ;        ;
; A[3]        ; D[0]          ; 18.745 ; 18.672 ; 18.672 ; 18.745 ;
; A[3]        ; D[1]          ; 19.442 ; 19.364 ; 19.364 ; 19.442 ;
; A[3]        ; D[2]          ; 18.887 ; 18.917 ; 18.917 ; 18.887 ;
; A[3]        ; D[3]          ; 18.912 ; 18.912 ; 18.912 ; 18.912 ;
; A[3]        ; D[4]          ; 18.330 ; 18.290 ; 18.290 ; 18.330 ;
; A[3]        ; D[5]          ; 18.935 ; 18.935 ; 18.935 ; 18.935 ;
; A[3]        ; D[6]          ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[3]        ; D[7]          ; 19.219 ; 19.219 ; 19.219 ; 19.219 ;
; A[3]        ; LEDG[3]       ; 15.609 ;        ;        ; 15.609 ;
; A[3]        ; LEDG[4]       ; 15.561 ;        ;        ; 15.561 ;
; A[3]        ; LEDG[5]       ; 15.946 ;        ;        ; 15.946 ;
; A[3]        ; LEDG[6]       ; 15.599 ;        ;        ; 15.599 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.933 ;        ;        ; 10.933 ;
; A[3]        ; SRAM_CE_N     ; 16.361 ;        ;        ; 16.361 ;
; A[3]        ; SRAM_DQ[0]    ; 16.879 ; 16.879 ; 16.879 ; 16.879 ;
; A[3]        ; SRAM_DQ[1]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[3]        ; SRAM_DQ[2]    ; 16.600 ; 16.600 ; 16.600 ; 16.600 ;
; A[3]        ; SRAM_DQ[3]    ; 16.610 ; 16.610 ; 16.610 ; 16.610 ;
; A[3]        ; SRAM_DQ[4]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[5]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[6]    ; 15.964 ; 15.964 ; 15.964 ; 15.964 ;
; A[3]        ; SRAM_DQ[7]    ; 16.272 ; 16.272 ; 16.272 ; 16.272 ;
; A[3]        ; SRAM_DQ[8]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[9]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[10]   ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[3]        ; SRAM_DQ[11]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; A[3]        ; SRAM_DQ[12]   ; 16.255 ; 16.255 ; 16.255 ; 16.255 ;
; A[3]        ; SRAM_DQ[13]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[14]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[15]   ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; A[3]        ; U1OE_n        ;        ; 16.140 ; 16.140 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 13.151 ; 13.151 ;        ;
; A[4]        ; D[0]          ; 18.925 ; 18.852 ; 18.852 ; 18.925 ;
; A[4]        ; D[1]          ; 19.622 ; 19.544 ; 19.544 ; 19.622 ;
; A[4]        ; D[2]          ; 19.067 ; 19.097 ; 19.097 ; 19.067 ;
; A[4]        ; D[3]          ; 19.092 ; 19.092 ; 19.092 ; 19.092 ;
; A[4]        ; D[4]          ; 18.510 ; 18.470 ; 18.470 ; 18.510 ;
; A[4]        ; D[5]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; A[4]        ; D[6]          ; 19.064 ; 19.064 ; 19.064 ; 19.064 ;
; A[4]        ; D[7]          ; 19.399 ; 19.399 ; 19.399 ; 19.399 ;
; A[4]        ; HEX0[0]       ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; A[4]        ; HEX0[1]       ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; A[4]        ; HEX0[2]       ;        ; 11.970 ; 11.970 ;        ;
; A[4]        ; HEX0[3]       ; 12.761 ; 12.761 ; 12.761 ; 12.761 ;
; A[4]        ; HEX0[4]       ; 12.021 ;        ;        ; 12.021 ;
; A[4]        ; HEX0[5]       ; 12.017 ;        ;        ; 12.017 ;
; A[4]        ; HEX0[6]       ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; A[4]        ; LEDG[3]       ; 15.789 ;        ;        ; 15.789 ;
; A[4]        ; LEDG[4]       ; 15.741 ;        ;        ; 15.741 ;
; A[4]        ; LEDG[5]       ; 16.126 ;        ;        ; 16.126 ;
; A[4]        ; LEDG[6]       ; 15.779 ;        ;        ; 15.779 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.751 ;        ;        ; 10.751 ;
; A[4]        ; SRAM_CE_N     ; 16.541 ;        ;        ; 16.541 ;
; A[4]        ; SRAM_DQ[0]    ; 17.059 ; 17.059 ; 17.059 ; 17.059 ;
; A[4]        ; SRAM_DQ[1]    ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[4]        ; SRAM_DQ[2]    ; 16.780 ; 16.780 ; 16.780 ; 16.780 ;
; A[4]        ; SRAM_DQ[3]    ; 16.790 ; 16.790 ; 16.790 ; 16.790 ;
; A[4]        ; SRAM_DQ[4]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[5]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[6]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[4]        ; SRAM_DQ[7]    ; 16.452 ; 16.452 ; 16.452 ; 16.452 ;
; A[4]        ; SRAM_DQ[8]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[9]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[10]   ; 16.927 ; 16.927 ; 16.927 ; 16.927 ;
; A[4]        ; SRAM_DQ[11]   ; 16.652 ; 16.652 ; 16.652 ; 16.652 ;
; A[4]        ; SRAM_DQ[12]   ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[4]        ; SRAM_DQ[13]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[14]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[15]   ; 16.924 ; 16.924 ; 16.924 ; 16.924 ;
; A[4]        ; U1OE_n        ;        ; 16.320 ; 16.320 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.015 ; 14.015 ;        ;
; A[5]        ; D[0]          ; 19.789 ; 19.716 ; 19.716 ; 19.789 ;
; A[5]        ; D[1]          ; 20.486 ; 20.408 ; 20.408 ; 20.486 ;
; A[5]        ; D[2]          ; 19.931 ; 19.961 ; 19.961 ; 19.931 ;
; A[5]        ; D[3]          ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[5]        ; D[4]          ; 19.374 ; 19.334 ; 19.334 ; 19.374 ;
; A[5]        ; D[5]          ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[5]        ; D[6]          ; 19.928 ; 19.928 ; 19.928 ; 19.928 ;
; A[5]        ; D[7]          ; 20.263 ; 20.263 ; 20.263 ; 20.263 ;
; A[5]        ; HEX0[0]       ; 12.834 ; 12.834 ; 12.834 ; 12.834 ;
; A[5]        ; HEX0[1]       ; 13.141 ; 13.141 ; 13.141 ; 13.141 ;
; A[5]        ; HEX0[2]       ; 13.134 ;        ;        ; 13.134 ;
; A[5]        ; HEX0[3]       ; 13.923 ; 13.923 ; 13.923 ; 13.923 ;
; A[5]        ; HEX0[4]       ;        ; 13.141 ; 13.141 ;        ;
; A[5]        ; HEX0[5]       ; 13.174 ; 13.174 ; 13.174 ; 13.174 ;
; A[5]        ; HEX0[6]       ; 14.482 ; 14.482 ; 14.482 ; 14.482 ;
; A[5]        ; LEDG[3]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; LEDG[4]       ; 16.605 ;        ;        ; 16.605 ;
; A[5]        ; LEDG[5]       ; 16.990 ;        ;        ; 16.990 ;
; A[5]        ; LEDG[6]       ; 16.643 ;        ;        ; 16.643 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.269 ;        ;        ; 10.269 ;
; A[5]        ; SRAM_CE_N     ; 17.405 ;        ;        ; 17.405 ;
; A[5]        ; SRAM_DQ[0]    ; 17.923 ; 17.923 ; 17.923 ; 17.923 ;
; A[5]        ; SRAM_DQ[1]    ; 17.933 ; 17.933 ; 17.933 ; 17.933 ;
; A[5]        ; SRAM_DQ[2]    ; 17.644 ; 17.644 ; 17.644 ; 17.644 ;
; A[5]        ; SRAM_DQ[3]    ; 17.654 ; 17.654 ; 17.654 ; 17.654 ;
; A[5]        ; SRAM_DQ[4]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[5]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[6]    ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; A[5]        ; SRAM_DQ[7]    ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; A[5]        ; SRAM_DQ[8]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[9]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[10]   ; 17.791 ; 17.791 ; 17.791 ; 17.791 ;
; A[5]        ; SRAM_DQ[11]   ; 17.516 ; 17.516 ; 17.516 ; 17.516 ;
; A[5]        ; SRAM_DQ[12]   ; 17.299 ; 17.299 ; 17.299 ; 17.299 ;
; A[5]        ; SRAM_DQ[13]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[14]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[15]   ; 17.788 ; 17.788 ; 17.788 ; 17.788 ;
; A[5]        ; U1OE_n        ;        ; 17.184 ; 17.184 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[6]        ; D[0]          ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; A[6]        ; D[1]          ; 20.353 ; 20.353 ; 20.353 ; 20.353 ;
; A[6]        ; D[2]          ; 19.771 ; 19.771 ; 19.771 ; 19.771 ;
; A[6]        ; D[3]          ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[6]        ; D[4]          ; 18.947 ; 18.907 ; 18.907 ; 18.947 ;
; A[6]        ; D[5]          ; 19.552 ; 19.552 ; 19.552 ; 19.552 ;
; A[6]        ; D[6]          ; 19.501 ; 19.501 ; 19.501 ; 19.501 ;
; A[6]        ; D[7]          ; 19.836 ; 19.836 ; 19.836 ; 19.836 ;
; A[6]        ; HEX0[0]       ; 12.659 ; 12.659 ; 12.659 ; 12.659 ;
; A[6]        ; HEX0[1]       ; 12.966 ;        ;        ; 12.966 ;
; A[6]        ; HEX0[2]       ; 12.957 ; 12.957 ; 12.957 ; 12.957 ;
; A[6]        ; HEX0[3]       ; 13.740 ; 13.740 ; 13.740 ; 13.740 ;
; A[6]        ; HEX0[4]       ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[6]        ; HEX0[5]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[6]        ; HEX0[6]       ; 14.304 ; 14.304 ; 14.304 ; 14.304 ;
; A[6]        ; LEDG[3]       ; 16.226 ;        ;        ; 16.226 ;
; A[6]        ; LEDG[4]       ; 16.178 ;        ;        ; 16.178 ;
; A[6]        ; LEDG[5]       ; 16.563 ;        ;        ; 16.563 ;
; A[6]        ; LEDG[6]       ; 16.216 ;        ;        ; 16.216 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.710 ;        ;        ; 10.710 ;
; A[6]        ; SRAM_CE_N     ; 16.978 ;        ;        ; 16.978 ;
; A[6]        ; SRAM_DQ[0]    ; 17.496 ; 17.496 ; 17.496 ; 17.496 ;
; A[6]        ; SRAM_DQ[1]    ; 17.506 ; 17.506 ; 17.506 ; 17.506 ;
; A[6]        ; SRAM_DQ[2]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[6]        ; SRAM_DQ[3]    ; 17.227 ; 17.227 ; 17.227 ; 17.227 ;
; A[6]        ; SRAM_DQ[4]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[5]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[6]    ; 16.581 ; 16.581 ; 16.581 ; 16.581 ;
; A[6]        ; SRAM_DQ[7]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[6]        ; SRAM_DQ[8]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[9]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[10]   ; 17.364 ; 17.364 ; 17.364 ; 17.364 ;
; A[6]        ; SRAM_DQ[11]   ; 17.089 ; 17.089 ; 17.089 ; 17.089 ;
; A[6]        ; SRAM_DQ[12]   ; 16.872 ; 16.872 ; 16.872 ; 16.872 ;
; A[6]        ; SRAM_DQ[13]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[14]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[15]   ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; A[6]        ; U1OE_n        ;        ; 16.001 ; 16.001 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 13.125 ; 13.125 ;        ;
; A[7]        ; D[0]          ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; A[7]        ; D[1]          ; 20.933 ; 20.933 ; 20.933 ; 20.933 ;
; A[7]        ; D[2]          ; 20.351 ; 20.351 ; 20.351 ; 20.351 ;
; A[7]        ; D[3]          ; 20.109 ; 20.109 ; 20.109 ; 20.109 ;
; A[7]        ; D[4]          ; 19.527 ; 19.487 ; 19.487 ; 19.527 ;
; A[7]        ; D[5]          ; 20.132 ; 20.132 ; 20.132 ; 20.132 ;
; A[7]        ; D[6]          ; 20.081 ; 20.081 ; 20.081 ; 20.081 ;
; A[7]        ; D[7]          ; 20.416 ; 20.416 ; 20.416 ; 20.416 ;
; A[7]        ; HEX0[0]       ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; A[7]        ; HEX0[1]       ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; A[7]        ; HEX0[2]       ; 13.199 ; 13.199 ; 13.199 ; 13.199 ;
; A[7]        ; HEX0[3]       ; 13.978 ; 13.978 ; 13.978 ; 13.978 ;
; A[7]        ; HEX0[4]       ;        ; 13.263 ; 13.263 ;        ;
; A[7]        ; HEX0[5]       ; 13.258 ; 13.258 ; 13.258 ; 13.258 ;
; A[7]        ; HEX0[6]       ; 14.545 ; 14.545 ; 14.545 ; 14.545 ;
; A[7]        ; LEDG[3]       ; 16.806 ;        ;        ; 16.806 ;
; A[7]        ; LEDG[4]       ; 16.758 ;        ;        ; 16.758 ;
; A[7]        ; LEDG[5]       ; 17.143 ;        ;        ; 17.143 ;
; A[7]        ; LEDG[6]       ; 16.796 ;        ;        ; 16.796 ;
; A[7]        ; SRAM_ADDR[7]  ; 11.319 ;        ;        ; 11.319 ;
; A[7]        ; SRAM_CE_N     ; 17.558 ;        ;        ; 17.558 ;
; A[7]        ; SRAM_DQ[0]    ; 18.076 ; 18.076 ; 18.076 ; 18.076 ;
; A[7]        ; SRAM_DQ[1]    ; 18.086 ; 18.086 ; 18.086 ; 18.086 ;
; A[7]        ; SRAM_DQ[2]    ; 17.797 ; 17.797 ; 17.797 ; 17.797 ;
; A[7]        ; SRAM_DQ[3]    ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[7]        ; SRAM_DQ[4]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[5]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[6]    ; 17.161 ; 17.161 ; 17.161 ; 17.161 ;
; A[7]        ; SRAM_DQ[7]    ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[7]        ; SRAM_DQ[8]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[9]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[10]   ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; A[7]        ; SRAM_DQ[11]   ; 17.669 ; 17.669 ; 17.669 ; 17.669 ;
; A[7]        ; SRAM_DQ[12]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[7]        ; SRAM_DQ[13]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[14]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[15]   ; 17.941 ; 17.941 ; 17.941 ; 17.941 ;
; A[7]        ; U1OE_n        ;        ; 16.294 ; 16.294 ;        ;
; A[8]        ; D[0]          ; 22.732 ; 22.659 ; 22.659 ; 22.732 ;
; A[8]        ; D[1]          ; 23.429 ; 23.351 ; 23.351 ; 23.429 ;
; A[8]        ; D[2]          ; 22.874 ; 22.905 ; 22.905 ; 22.874 ;
; A[8]        ; D[3]          ; 22.899 ; 22.899 ; 22.899 ; 22.899 ;
; A[8]        ; D[4]          ; 22.317 ; 22.278 ; 22.278 ; 22.317 ;
; A[8]        ; D[5]          ; 22.922 ; 22.922 ; 22.922 ; 22.922 ;
; A[8]        ; D[6]          ; 22.871 ; 22.871 ; 22.871 ; 22.871 ;
; A[8]        ; D[7]          ; 23.206 ; 23.206 ; 23.206 ; 23.206 ;
; A[8]        ; HEX1[0]       ; 11.884 ; 11.884 ; 11.884 ; 11.884 ;
; A[8]        ; HEX1[1]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[8]        ; HEX1[2]       ;        ; 11.480 ; 11.480 ;        ;
; A[8]        ; HEX1[3]       ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; A[8]        ; HEX1[4]       ; 11.536 ;        ;        ; 11.536 ;
; A[8]        ; HEX1[5]       ; 11.885 ;        ;        ; 11.885 ;
; A[8]        ; HEX1[6]       ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; A[8]        ; LEDG[3]       ; 19.596 ;        ;        ; 19.596 ;
; A[8]        ; LEDG[4]       ; 19.548 ;        ;        ; 19.548 ;
; A[8]        ; LEDG[5]       ; 19.933 ;        ;        ; 19.933 ;
; A[8]        ; LEDG[6]       ; 19.586 ;        ;        ; 19.586 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 20.348 ;        ;        ; 20.348 ;
; A[8]        ; SRAM_DQ[0]    ; 20.866 ; 20.866 ; 20.866 ; 20.866 ;
; A[8]        ; SRAM_DQ[1]    ; 20.876 ; 20.876 ; 20.876 ; 20.876 ;
; A[8]        ; SRAM_DQ[2]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[8]        ; SRAM_DQ[3]    ; 20.597 ; 20.597 ; 20.597 ; 20.597 ;
; A[8]        ; SRAM_DQ[4]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[5]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[6]    ; 19.951 ; 19.951 ; 19.951 ; 19.951 ;
; A[8]        ; SRAM_DQ[7]    ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; A[8]        ; SRAM_DQ[8]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[9]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[10]   ; 20.734 ; 20.734 ; 20.734 ; 20.734 ;
; A[8]        ; SRAM_DQ[11]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[8]        ; SRAM_DQ[12]   ; 20.242 ; 20.242 ; 20.242 ; 20.242 ;
; A[8]        ; SRAM_DQ[13]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[14]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[15]   ; 20.731 ; 20.731 ; 20.731 ; 20.731 ;
; A[9]        ; D[0]          ; 22.465 ; 22.392 ; 22.392 ; 22.465 ;
; A[9]        ; D[1]          ; 23.162 ; 23.084 ; 23.084 ; 23.162 ;
; A[9]        ; D[2]          ; 22.607 ; 22.638 ; 22.638 ; 22.607 ;
; A[9]        ; D[3]          ; 22.632 ; 22.632 ; 22.632 ; 22.632 ;
; A[9]        ; D[4]          ; 22.050 ; 22.011 ; 22.011 ; 22.050 ;
; A[9]        ; D[5]          ; 22.655 ; 22.655 ; 22.655 ; 22.655 ;
; A[9]        ; D[6]          ; 22.604 ; 22.604 ; 22.604 ; 22.604 ;
; A[9]        ; D[7]          ; 22.939 ; 22.939 ; 22.939 ; 22.939 ;
; A[9]        ; HEX1[0]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; HEX1[1]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]        ; HEX1[2]       ; 11.211 ;        ;        ; 11.211 ;
; A[9]        ; HEX1[3]       ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; A[9]        ; HEX1[4]       ;        ; 11.235 ; 11.235 ;        ;
; A[9]        ; HEX1[5]       ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; A[9]        ; HEX1[6]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; LEDG[3]       ; 19.329 ;        ;        ; 19.329 ;
; A[9]        ; LEDG[4]       ; 19.281 ;        ;        ; 19.281 ;
; A[9]        ; LEDG[5]       ; 19.666 ;        ;        ; 19.666 ;
; A[9]        ; LEDG[6]       ; 19.319 ;        ;        ; 19.319 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.682 ;        ;        ; 10.682 ;
; A[9]        ; SRAM_CE_N     ; 20.081 ;        ;        ; 20.081 ;
; A[9]        ; SRAM_DQ[0]    ; 20.599 ; 20.599 ; 20.599 ; 20.599 ;
; A[9]        ; SRAM_DQ[1]    ; 20.609 ; 20.609 ; 20.609 ; 20.609 ;
; A[9]        ; SRAM_DQ[2]    ; 20.320 ; 20.320 ; 20.320 ; 20.320 ;
; A[9]        ; SRAM_DQ[3]    ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[9]        ; SRAM_DQ[4]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[5]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[6]    ; 19.684 ; 19.684 ; 19.684 ; 19.684 ;
; A[9]        ; SRAM_DQ[7]    ; 19.992 ; 19.992 ; 19.992 ; 19.992 ;
; A[9]        ; SRAM_DQ[8]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[9]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[10]   ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[9]        ; SRAM_DQ[11]   ; 20.192 ; 20.192 ; 20.192 ; 20.192 ;
; A[9]        ; SRAM_DQ[12]   ; 19.975 ; 19.975 ; 19.975 ; 19.975 ;
; A[9]        ; SRAM_DQ[13]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[14]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[15]   ; 20.464 ; 20.464 ; 20.464 ; 20.464 ;
; A[10]       ; D[0]          ; 22.788 ; 22.715 ; 22.715 ; 22.788 ;
; A[10]       ; D[1]          ; 23.485 ; 23.407 ; 23.407 ; 23.485 ;
; A[10]       ; D[2]          ; 22.930 ; 22.961 ; 22.961 ; 22.930 ;
; A[10]       ; D[3]          ; 22.955 ; 22.955 ; 22.955 ; 22.955 ;
; A[10]       ; D[4]          ; 22.373 ; 22.334 ; 22.334 ; 22.373 ;
; A[10]       ; D[5]          ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[10]       ; D[6]          ; 22.927 ; 22.927 ; 22.927 ; 22.927 ;
; A[10]       ; D[7]          ; 23.262 ; 23.262 ; 23.262 ; 23.262 ;
; A[10]       ; HEX1[0]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[1]       ; 11.558 ;        ;        ; 11.558 ;
; A[10]       ; HEX1[2]       ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; A[10]       ; HEX1[3]       ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; A[10]       ; HEX1[4]       ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; A[10]       ; HEX1[5]       ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; A[10]       ; HEX1[6]       ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[10]       ; LEDG[3]       ; 19.652 ;        ;        ; 19.652 ;
; A[10]       ; LEDG[4]       ; 19.604 ;        ;        ; 19.604 ;
; A[10]       ; LEDG[5]       ; 19.989 ;        ;        ; 19.989 ;
; A[10]       ; LEDG[6]       ; 19.642 ;        ;        ; 19.642 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 20.404 ;        ;        ; 20.404 ;
; A[10]       ; SRAM_DQ[0]    ; 20.922 ; 20.922 ; 20.922 ; 20.922 ;
; A[10]       ; SRAM_DQ[1]    ; 20.932 ; 20.932 ; 20.932 ; 20.932 ;
; A[10]       ; SRAM_DQ[2]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[10]       ; SRAM_DQ[3]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[10]       ; SRAM_DQ[4]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[5]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[6]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[10]       ; SRAM_DQ[7]    ; 20.315 ; 20.315 ; 20.315 ; 20.315 ;
; A[10]       ; SRAM_DQ[8]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[9]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[10]   ; 20.790 ; 20.790 ; 20.790 ; 20.790 ;
; A[10]       ; SRAM_DQ[11]   ; 20.515 ; 20.515 ; 20.515 ; 20.515 ;
; A[10]       ; SRAM_DQ[12]   ; 20.298 ; 20.298 ; 20.298 ; 20.298 ;
; A[10]       ; SRAM_DQ[13]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[14]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[15]   ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; D[0]          ; 22.653 ; 22.580 ; 22.580 ; 22.653 ;
; A[11]       ; D[1]          ; 23.350 ; 23.272 ; 23.272 ; 23.350 ;
; A[11]       ; D[2]          ; 22.795 ; 22.826 ; 22.826 ; 22.795 ;
; A[11]       ; D[3]          ; 22.820 ; 22.820 ; 22.820 ; 22.820 ;
; A[11]       ; D[4]          ; 22.238 ; 22.199 ; 22.199 ; 22.238 ;
; A[11]       ; D[5]          ; 22.843 ; 22.843 ; 22.843 ; 22.843 ;
; A[11]       ; D[6]          ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; A[11]       ; D[7]          ; 23.127 ; 23.127 ; 23.127 ; 23.127 ;
; A[11]       ; HEX1[0]       ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[11]       ; HEX1[1]       ; 11.400 ; 11.400 ; 11.400 ; 11.400 ;
; A[11]       ; HEX1[2]       ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[11]       ; HEX1[3]       ; 11.411 ; 11.411 ; 11.411 ; 11.411 ;
; A[11]       ; HEX1[4]       ;        ; 11.421 ; 11.421 ;        ;
; A[11]       ; HEX1[5]       ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; A[11]       ; HEX1[6]       ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[11]       ; LEDG[3]       ; 19.517 ;        ;        ; 19.517 ;
; A[11]       ; LEDG[4]       ; 19.469 ;        ;        ; 19.469 ;
; A[11]       ; LEDG[5]       ; 19.854 ;        ;        ; 19.854 ;
; A[11]       ; LEDG[6]       ; 19.507 ;        ;        ; 19.507 ;
; A[11]       ; SRAM_ADDR[11] ; 10.813 ;        ;        ; 10.813 ;
; A[11]       ; SRAM_CE_N     ; 20.269 ;        ;        ; 20.269 ;
; A[11]       ; SRAM_DQ[0]    ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; SRAM_DQ[1]    ; 20.797 ; 20.797 ; 20.797 ; 20.797 ;
; A[11]       ; SRAM_DQ[2]    ; 20.508 ; 20.508 ; 20.508 ; 20.508 ;
; A[11]       ; SRAM_DQ[3]    ; 20.518 ; 20.518 ; 20.518 ; 20.518 ;
; A[11]       ; SRAM_DQ[4]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[5]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[6]    ; 19.872 ; 19.872 ; 19.872 ; 19.872 ;
; A[11]       ; SRAM_DQ[7]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[11]       ; SRAM_DQ[8]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[9]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[10]   ; 20.655 ; 20.655 ; 20.655 ; 20.655 ;
; A[11]       ; SRAM_DQ[11]   ; 20.380 ; 20.380 ; 20.380 ; 20.380 ;
; A[11]       ; SRAM_DQ[12]   ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; A[11]       ; SRAM_DQ[13]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[14]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[15]   ; 20.652 ; 20.652 ; 20.652 ; 20.652 ;
; A[12]       ; D[0]          ; 21.017 ; 20.944 ; 20.944 ; 21.017 ;
; A[12]       ; D[1]          ; 21.714 ; 21.636 ; 21.636 ; 21.714 ;
; A[12]       ; D[2]          ; 21.159 ; 21.190 ; 21.190 ; 21.159 ;
; A[12]       ; D[3]          ; 21.184 ; 21.184 ; 21.184 ; 21.184 ;
; A[12]       ; D[4]          ; 20.602 ; 20.563 ; 20.563 ; 20.602 ;
; A[12]       ; D[5]          ; 21.207 ; 21.207 ; 21.207 ; 21.207 ;
; A[12]       ; D[6]          ; 21.156 ; 21.156 ; 21.156 ; 21.156 ;
; A[12]       ; D[7]          ; 21.491 ; 21.491 ; 21.491 ; 21.491 ;
; A[12]       ; HEX2[0]       ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; A[12]       ; HEX2[1]       ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[12]       ; HEX2[2]       ;        ; 11.055 ; 11.055 ;        ;
; A[12]       ; HEX2[3]       ; 11.054 ; 11.054 ; 11.054 ; 11.054 ;
; A[12]       ; HEX2[4]       ; 11.371 ;        ;        ; 11.371 ;
; A[12]       ; HEX2[5]       ; 11.357 ;        ;        ; 11.357 ;
; A[12]       ; HEX2[6]       ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; A[12]       ; LEDG[3]       ; 17.881 ;        ;        ; 17.881 ;
; A[12]       ; LEDG[4]       ; 17.833 ;        ;        ; 17.833 ;
; A[12]       ; LEDG[5]       ; 18.218 ;        ;        ; 18.218 ;
; A[12]       ; LEDG[6]       ; 17.871 ;        ;        ; 17.871 ;
; A[12]       ; SRAM_ADDR[12] ; 10.936 ;        ;        ; 10.936 ;
; A[12]       ; SRAM_CE_N     ; 18.633 ;        ;        ; 18.633 ;
; A[12]       ; SRAM_DQ[0]    ; 19.151 ; 19.151 ; 19.151 ; 19.151 ;
; A[12]       ; SRAM_DQ[1]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[12]       ; SRAM_DQ[2]    ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[12]       ; SRAM_DQ[3]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[12]       ; SRAM_DQ[4]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[5]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[6]    ; 18.236 ; 18.236 ; 18.236 ; 18.236 ;
; A[12]       ; SRAM_DQ[7]    ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[12]       ; SRAM_DQ[8]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[9]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[10]   ; 19.019 ; 19.019 ; 19.019 ; 19.019 ;
; A[12]       ; SRAM_DQ[11]   ; 18.744 ; 18.744 ; 18.744 ; 18.744 ;
; A[12]       ; SRAM_DQ[12]   ; 18.527 ; 18.527 ; 18.527 ; 18.527 ;
; A[12]       ; SRAM_DQ[13]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[15]   ; 19.016 ; 19.016 ; 19.016 ; 19.016 ;
; A[13]       ; D[0]          ; 21.054 ; 20.981 ; 20.981 ; 21.054 ;
; A[13]       ; D[1]          ; 21.751 ; 21.673 ; 21.673 ; 21.751 ;
; A[13]       ; D[2]          ; 21.196 ; 21.227 ; 21.227 ; 21.196 ;
; A[13]       ; D[3]          ; 21.221 ; 21.221 ; 21.221 ; 21.221 ;
; A[13]       ; D[4]          ; 20.639 ; 20.600 ; 20.600 ; 20.639 ;
; A[13]       ; D[5]          ; 21.244 ; 21.244 ; 21.244 ; 21.244 ;
; A[13]       ; D[6]          ; 21.193 ; 21.193 ; 21.193 ; 21.193 ;
; A[13]       ; D[7]          ; 21.528 ; 21.528 ; 21.528 ; 21.528 ;
; A[13]       ; HEX2[0]       ; 11.061 ; 11.061 ; 11.061 ; 11.061 ;
; A[13]       ; HEX2[1]       ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; A[13]       ; HEX2[2]       ; 11.089 ;        ;        ; 11.089 ;
; A[13]       ; HEX2[3]       ; 11.089 ; 11.089 ; 11.089 ; 11.089 ;
; A[13]       ; HEX2[4]       ;        ; 11.406 ; 11.406 ;        ;
; A[13]       ; HEX2[5]       ; 11.393 ; 11.393 ; 11.393 ; 11.393 ;
; A[13]       ; HEX2[6]       ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; A[13]       ; LEDG[3]       ; 17.918 ;        ;        ; 17.918 ;
; A[13]       ; LEDG[4]       ; 17.870 ;        ;        ; 17.870 ;
; A[13]       ; LEDG[5]       ; 18.255 ;        ;        ; 18.255 ;
; A[13]       ; LEDG[6]       ; 17.908 ;        ;        ; 17.908 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 18.670 ;        ;        ; 18.670 ;
; A[13]       ; SRAM_DQ[0]    ; 19.188 ; 19.188 ; 19.188 ; 19.188 ;
; A[13]       ; SRAM_DQ[1]    ; 19.198 ; 19.198 ; 19.198 ; 19.198 ;
; A[13]       ; SRAM_DQ[2]    ; 18.909 ; 18.909 ; 18.909 ; 18.909 ;
; A[13]       ; SRAM_DQ[3]    ; 18.919 ; 18.919 ; 18.919 ; 18.919 ;
; A[13]       ; SRAM_DQ[4]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[5]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[6]    ; 18.273 ; 18.273 ; 18.273 ; 18.273 ;
; A[13]       ; SRAM_DQ[7]    ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[13]       ; SRAM_DQ[8]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[9]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[10]   ; 19.056 ; 19.056 ; 19.056 ; 19.056 ;
; A[13]       ; SRAM_DQ[11]   ; 18.781 ; 18.781 ; 18.781 ; 18.781 ;
; A[13]       ; SRAM_DQ[12]   ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; A[13]       ; SRAM_DQ[13]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[14]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[15]   ; 19.053 ; 19.053 ; 19.053 ; 19.053 ;
; A[14]       ; D[0]          ; 22.405 ; 22.405 ; 22.405 ; 22.405 ;
; A[14]       ; D[1]          ; 23.094 ; 23.094 ; 23.094 ; 23.094 ;
; A[14]       ; D[2]          ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; A[14]       ; D[3]          ; 22.646 ; 22.646 ; 22.646 ; 22.646 ;
; A[14]       ; D[4]          ; 22.022 ; 22.022 ; 22.022 ; 22.022 ;
; A[14]       ; D[5]          ; 21.858 ; 21.858 ; 21.858 ; 21.858 ;
; A[14]       ; D[6]          ; 21.807 ; 21.807 ; 21.807 ; 21.807 ;
; A[14]       ; D[7]          ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[14]       ; HEX2[0]       ; 20.484 ; 20.484 ; 20.484 ; 20.484 ;
; A[14]       ; HEX2[1]       ; 20.527 ; 20.527 ; 20.527 ; 20.527 ;
; A[14]       ; HEX2[2]       ; 20.562 ; 20.562 ; 20.562 ; 20.562 ;
; A[14]       ; HEX2[3]       ; 20.548 ; 20.548 ; 20.548 ; 20.548 ;
; A[14]       ; HEX2[4]       ; 20.827 ; 20.827 ; 20.827 ; 20.827 ;
; A[14]       ; HEX2[5]       ; 20.832 ; 20.832 ; 20.832 ; 20.832 ;
; A[14]       ; HEX2[6]       ; 20.887 ; 20.887 ; 20.887 ; 20.887 ;
; A[14]       ; HEX3[0]       ; 21.251 ; 21.251 ; 21.251 ; 21.251 ;
; A[14]       ; HEX3[1]       ; 22.668 ; 22.668 ; 22.668 ; 22.668 ;
; A[14]       ; HEX3[2]       ; 22.167 ; 22.167 ; 22.167 ; 22.167 ;
; A[14]       ; HEX3[3]       ; 20.548 ; 20.548 ; 20.548 ; 20.548 ;
; A[14]       ; HEX3[4]       ; 21.356 ; 21.356 ; 21.356 ; 21.356 ;
; A[14]       ; HEX3[5]       ; 21.419 ; 21.419 ; 21.419 ; 21.419 ;
; A[14]       ; HEX3[6]       ; 22.094 ; 22.094 ; 22.094 ; 22.094 ;
; A[14]       ; LEDG[3]       ; 18.532 ; 15.543 ; 15.543 ; 18.532 ;
; A[14]       ; LEDG[4]       ; 18.484 ; 15.496 ; 15.496 ; 18.484 ;
; A[14]       ; LEDG[5]       ; 18.869 ; 15.884 ; 15.884 ; 18.869 ;
; A[14]       ; LEDG[6]       ; 18.522 ; 15.535 ; 15.535 ; 18.522 ;
; A[14]       ; SRAM_ADDR[14] ; 18.846 ; 18.846 ; 18.846 ; 18.846 ;
; A[14]       ; SRAM_ADDR[15] ; 19.911 ; 19.911 ; 19.911 ; 19.911 ;
; A[14]       ; SRAM_ADDR[16] ; 19.569 ; 19.569 ; 19.569 ; 19.569 ;
; A[14]       ; SRAM_ADDR[17] ; 20.286 ; 20.286 ; 20.286 ; 20.286 ;
; A[14]       ; SRAM_CE_N     ; 19.284 ; 16.295 ; 16.295 ; 19.284 ;
; A[14]       ; SRAM_DQ[0]    ; 21.081 ; 21.081 ; 21.081 ; 21.081 ;
; A[14]       ; SRAM_DQ[1]    ; 21.091 ; 21.091 ; 21.091 ; 21.091 ;
; A[14]       ; SRAM_DQ[2]    ; 20.802 ; 20.802 ; 20.802 ; 20.802 ;
; A[14]       ; SRAM_DQ[3]    ; 20.812 ; 20.812 ; 20.812 ; 20.812 ;
; A[14]       ; SRAM_DQ[4]    ; 20.517 ; 20.517 ; 20.517 ; 20.517 ;
; A[14]       ; SRAM_DQ[5]    ; 20.517 ; 20.517 ; 20.517 ; 20.517 ;
; A[14]       ; SRAM_DQ[6]    ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[14]       ; SRAM_DQ[7]    ; 20.474 ; 20.474 ; 20.474 ; 20.474 ;
; A[14]       ; SRAM_DQ[8]    ; 20.679 ; 20.679 ; 20.679 ; 20.679 ;
; A[14]       ; SRAM_DQ[9]    ; 20.679 ; 20.679 ; 20.679 ; 20.679 ;
; A[14]       ; SRAM_DQ[10]   ; 20.944 ; 20.944 ; 20.944 ; 20.944 ;
; A[14]       ; SRAM_DQ[11]   ; 20.669 ; 20.669 ; 20.669 ; 20.669 ;
; A[14]       ; SRAM_DQ[12]   ; 20.452 ; 20.452 ; 20.452 ; 20.452 ;
; A[14]       ; SRAM_DQ[13]   ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[14]       ; SRAM_DQ[14]   ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[14]       ; SRAM_DQ[15]   ; 20.941 ; 20.941 ; 20.941 ; 20.941 ;
; A[14]       ; SRAM_LB_N     ; 19.036 ; 19.036 ; 19.036 ; 19.036 ;
; A[14]       ; SRAM_UB_N     ; 19.021 ; 19.021 ; 19.021 ; 19.021 ;
; A[15]       ; D[0]          ; 21.505 ; 21.432 ; 21.432 ; 21.505 ;
; A[15]       ; D[1]          ; 22.202 ; 22.124 ; 22.124 ; 22.202 ;
; A[15]       ; D[2]          ; 21.647 ; 21.678 ; 21.678 ; 21.647 ;
; A[15]       ; D[3]          ; 21.672 ; 21.672 ; 21.672 ; 21.672 ;
; A[15]       ; D[4]          ; 21.090 ; 21.051 ; 21.051 ; 21.090 ;
; A[15]       ; D[5]          ; 21.695 ; 21.695 ; 21.695 ; 21.695 ;
; A[15]       ; D[6]          ; 21.644 ; 21.644 ; 21.644 ; 21.644 ;
; A[15]       ; D[7]          ; 21.979 ; 21.979 ; 21.979 ; 21.979 ;
; A[15]       ; HEX2[0]       ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[15]       ; HEX2[1]       ; 18.786 ; 18.786 ; 18.786 ; 18.786 ;
; A[15]       ; HEX2[2]       ; 18.821 ; 18.821 ; 18.821 ; 18.821 ;
; A[15]       ; HEX2[3]       ; 18.807 ; 18.807 ; 18.807 ; 18.807 ;
; A[15]       ; HEX2[4]       ; 19.086 ; 19.086 ; 19.086 ; 19.086 ;
; A[15]       ; HEX2[5]       ; 19.091 ; 19.091 ; 19.091 ; 19.091 ;
; A[15]       ; HEX2[6]       ; 19.146 ; 19.146 ; 19.146 ; 19.146 ;
; A[15]       ; HEX3[0]       ; 20.061 ; 20.061 ; 20.061 ; 20.061 ;
; A[15]       ; HEX3[1]       ; 21.478 ; 21.478 ; 21.478 ; 21.478 ;
; A[15]       ; HEX3[2]       ; 20.977 ; 20.977 ; 20.977 ; 20.977 ;
; A[15]       ; HEX3[3]       ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; A[15]       ; HEX3[4]       ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[15]       ; HEX3[5]       ; 20.229 ; 20.229 ; 20.229 ; 20.229 ;
; A[15]       ; HEX3[6]       ; 20.904 ; 20.904 ; 20.904 ; 20.904 ;
; A[15]       ; LEDG[3]       ; 18.369 ; 15.532 ; 15.532 ; 18.369 ;
; A[15]       ; LEDG[4]       ; 18.321 ; 15.485 ; 15.485 ; 18.321 ;
; A[15]       ; LEDG[5]       ; 18.706 ; 15.873 ; 15.873 ; 18.706 ;
; A[15]       ; LEDG[6]       ; 18.359 ; 15.524 ; 15.524 ; 18.359 ;
; A[15]       ; SRAM_ADDR[14] ; 16.362 ; 16.362 ; 16.362 ; 16.362 ;
; A[15]       ; SRAM_ADDR[15] ; 18.170 ; 18.170 ; 18.170 ; 18.170 ;
; A[15]       ; SRAM_ADDR[16] ; 18.110 ; 18.110 ; 18.110 ; 18.110 ;
; A[15]       ; SRAM_ADDR[17] ; 19.020 ; 19.020 ; 19.020 ; 19.020 ;
; A[15]       ; SRAM_CE_N     ; 19.121 ; 16.284 ; 16.284 ; 19.121 ;
; A[15]       ; SRAM_DQ[0]    ; 19.891 ; 19.891 ; 19.891 ; 19.891 ;
; A[15]       ; SRAM_DQ[1]    ; 19.901 ; 19.901 ; 19.901 ; 19.901 ;
; A[15]       ; SRAM_DQ[2]    ; 19.612 ; 19.612 ; 19.612 ; 19.612 ;
; A[15]       ; SRAM_DQ[3]    ; 19.622 ; 19.622 ; 19.622 ; 19.622 ;
; A[15]       ; SRAM_DQ[4]    ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[15]       ; SRAM_DQ[5]    ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[15]       ; SRAM_DQ[6]    ; 18.976 ; 18.976 ; 18.976 ; 18.976 ;
; A[15]       ; SRAM_DQ[7]    ; 19.284 ; 19.284 ; 19.284 ; 19.284 ;
; A[15]       ; SRAM_DQ[8]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[9]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[10]   ; 19.754 ; 19.754 ; 19.754 ; 19.754 ;
; A[15]       ; SRAM_DQ[11]   ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[12]   ; 19.262 ; 19.262 ; 19.262 ; 19.262 ;
; A[15]       ; SRAM_DQ[13]   ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[15]       ; SRAM_DQ[14]   ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[15]       ; SRAM_DQ[15]   ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; A[15]       ; SRAM_LB_N     ; 17.846 ; 17.846 ; 17.846 ; 17.846 ;
; A[15]       ; SRAM_UB_N     ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; D[0]        ; SRAM_DQ[0]    ; 10.960 ;        ;        ; 10.960 ;
; D[0]        ; SRAM_DQ[8]    ; 10.935 ;        ;        ; 10.935 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.877 ;        ;        ; 10.877 ;
; D[2]        ; SRAM_DQ[10]   ; 10.850 ;        ;        ; 10.850 ;
; D[3]        ; SRAM_DQ[3]    ; 10.651 ;        ;        ; 10.651 ;
; D[3]        ; SRAM_DQ[11]   ; 10.879 ;        ;        ; 10.879 ;
; D[4]        ; SRAM_DQ[4]    ; 10.833 ;        ;        ; 10.833 ;
; D[4]        ; SRAM_DQ[12]   ; 10.616 ;        ;        ; 10.616 ;
; D[5]        ; SRAM_DQ[5]    ; 10.498 ;        ;        ; 10.498 ;
; D[5]        ; SRAM_DQ[13]   ; 10.480 ;        ;        ; 10.480 ;
; D[6]        ; SRAM_DQ[6]    ; 10.714 ;        ;        ; 10.714 ;
; D[6]        ; SRAM_DQ[14]   ; 10.461 ;        ;        ; 10.461 ;
; D[7]        ; SRAM_DQ[7]    ; 10.966 ;        ;        ; 10.966 ;
; D[7]        ; SRAM_DQ[15]   ; 10.102 ;        ;        ; 10.102 ;
; IORQ_n      ; BUSDIR_n      ; 12.893 ;        ;        ; 12.893 ;
; IORQ_n      ; D[0]          ; 18.653 ; 18.653 ; 18.653 ; 18.653 ;
; IORQ_n      ; D[1]          ; 19.177 ; 19.177 ; 19.177 ; 19.177 ;
; IORQ_n      ; D[2]          ; 18.595 ; 18.595 ; 18.595 ; 18.595 ;
; IORQ_n      ; D[3]          ; 18.531 ; 18.531 ; 18.531 ; 18.531 ;
; IORQ_n      ; D[4]          ; 17.993 ; 17.993 ; 17.993 ; 17.993 ;
; IORQ_n      ; D[5]          ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; IORQ_n      ; D[6]          ; 17.435 ; 17.435 ; 17.435 ; 17.435 ;
; IORQ_n      ; D[7]          ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; IORQ_n      ; U1OE_n        ; 16.062 ;        ;        ; 16.062 ;
; KEY[0]      ; LEDG[0]       ;        ; 9.629  ; 9.629  ;        ;
; KEY[0]      ; WAIT_n        ; 10.679 ; 10.679 ; 10.679 ; 10.679 ;
; M1_n        ; BUSDIR_n      ;        ; 13.488 ; 13.488 ;        ;
; M1_n        ; D[0]          ; 19.248 ; 19.248 ; 19.248 ; 19.248 ;
; M1_n        ; D[1]          ; 19.772 ; 19.772 ; 19.772 ; 19.772 ;
; M1_n        ; D[2]          ; 19.190 ; 19.190 ; 19.190 ; 19.190 ;
; M1_n        ; D[3]          ; 19.126 ; 19.126 ; 19.126 ; 19.126 ;
; M1_n        ; D[4]          ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
; M1_n        ; D[5]          ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; M1_n        ; D[6]          ; 18.030 ; 18.030 ; 18.030 ; 18.030 ;
; M1_n        ; D[7]          ; 18.365 ; 18.365 ; 18.365 ; 18.365 ;
; M1_n        ; U1OE_n        ;        ; 16.657 ; 16.657 ;        ;
; MREQ_n      ; D[0]          ; 16.869 ; 16.796 ; 16.796 ; 16.869 ;
; MREQ_n      ; D[1]          ; 17.566 ; 17.488 ; 17.488 ; 17.566 ;
; MREQ_n      ; D[2]          ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; MREQ_n      ; D[3]          ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; MREQ_n      ; D[4]          ; 16.454 ; 16.414 ; 16.414 ; 16.454 ;
; MREQ_n      ; D[5]          ; 17.059 ; 17.059 ; 17.059 ; 17.059 ;
; MREQ_n      ; D[6]          ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; MREQ_n      ; D[7]          ; 17.343 ; 17.343 ; 17.343 ; 17.343 ;
; RD_n        ; BUSDIR_n      ; 13.657 ;        ;        ; 13.657 ;
; RD_n        ; D[0]          ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; RD_n        ; D[1]          ; 19.941 ; 19.941 ; 19.941 ; 19.941 ;
; RD_n        ; D[2]          ; 19.359 ; 19.359 ; 19.359 ; 19.359 ;
; RD_n        ; D[3]          ; 19.295 ; 19.295 ; 19.295 ; 19.295 ;
; RD_n        ; D[4]          ; 18.757 ; 18.757 ; 18.757 ; 18.757 ;
; RD_n        ; D[5]          ; 18.250 ; 18.250 ; 18.250 ; 18.250 ;
; RD_n        ; D[6]          ; 18.199 ; 18.199 ; 18.199 ; 18.199 ;
; RD_n        ; D[7]          ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; RD_n        ; U1OE_n        ; 16.826 ;        ;        ; 16.826 ;
; RESET_n     ; LEDG[0]       ;        ; 11.452 ; 11.452 ;        ;
; RESET_n     ; WAIT_n        ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
; SLTSL_n     ; D[0]          ; 16.478 ; 16.405 ; 16.405 ; 16.478 ;
; SLTSL_n     ; D[1]          ; 17.175 ; 17.097 ; 17.097 ; 17.175 ;
; SLTSL_n     ; D[2]          ; 16.649 ; 16.620 ; 16.620 ; 16.649 ;
; SLTSL_n     ; D[3]          ; 16.645 ; 16.645 ; 16.645 ; 16.645 ;
; SLTSL_n     ; D[4]          ; 16.246 ; 16.246 ; 16.246 ; 16.246 ;
; SLTSL_n     ; D[5]          ; 17.017 ; 17.017 ; 17.017 ; 17.017 ;
; SLTSL_n     ; D[6]          ; 16.966 ; 16.966 ; 16.966 ; 16.966 ;
; SLTSL_n     ; D[7]          ; 17.301 ; 17.301 ; 17.301 ; 17.301 ;
; SLTSL_n     ; LEDG[3]       ; 13.342 ;        ;        ; 13.342 ;
; SLTSL_n     ; LEDG[4]       ; 13.294 ;        ;        ; 13.294 ;
; SLTSL_n     ; LEDG[5]       ; 13.679 ;        ;        ; 13.679 ;
; SLTSL_n     ; LEDG[6]       ; 13.332 ;        ;        ; 13.332 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.493 ; 12.493 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.094 ;        ;        ; 14.094 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 13.697 ; 13.697 ; 13.697 ; 13.697 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.005 ; 14.005 ; 14.005 ; 14.005 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 14.477 ; 14.477 ; 14.477 ; 14.477 ;
; SLTSL_n     ; U1OE_n        ; 13.543 ;        ;        ; 13.543 ;
; SRAM_DQ[0]  ; D[0]          ; 14.130 ;        ;        ; 14.130 ;
; SRAM_DQ[1]  ; D[1]          ; 15.235 ;        ;        ; 15.235 ;
; SRAM_DQ[2]  ; D[2]          ; 14.733 ;        ;        ; 14.733 ;
; SRAM_DQ[3]  ; D[3]          ; 14.510 ;        ;        ; 14.510 ;
; SRAM_DQ[4]  ; D[4]          ; 14.226 ;        ;        ; 14.226 ;
; SRAM_DQ[5]  ; D[5]          ; 13.498 ;        ;        ; 13.498 ;
; SRAM_DQ[6]  ; D[6]          ; 13.957 ;        ;        ; 13.957 ;
; SRAM_DQ[7]  ; D[7]          ; 14.090 ;        ;        ; 14.090 ;
; SRAM_DQ[8]  ; D[0]          ; 14.432 ;        ;        ; 14.432 ;
; SRAM_DQ[9]  ; D[1]          ; 15.034 ;        ;        ; 15.034 ;
; SRAM_DQ[10] ; D[2]          ; 14.599 ;        ;        ; 14.599 ;
; SRAM_DQ[11] ; D[3]          ; 14.647 ;        ;        ; 14.647 ;
; SRAM_DQ[12] ; D[4]          ; 14.010 ;        ;        ; 14.010 ;
; SRAM_DQ[13] ; D[5]          ; 13.940 ;        ;        ; 13.940 ;
; SRAM_DQ[14] ; D[6]          ; 14.252 ;        ;        ; 14.252 ;
; SRAM_DQ[15] ; D[7]          ; 13.468 ;        ;        ; 13.468 ;
; SW[9]       ; D[0]          ; 12.499 ; 12.572 ; 12.572 ; 12.499 ;
; SW[9]       ; D[1]          ; 13.191 ; 13.269 ; 13.269 ; 13.191 ;
; SW[9]       ; D[2]          ; 12.714 ; 12.740 ; 12.740 ; 12.714 ;
; SW[9]       ; D[3]          ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; SW[9]       ; D[4]          ; 12.341 ; 12.341 ; 12.341 ; 12.341 ;
; SW[9]       ; D[5]          ; 13.112 ; 13.112 ; 13.112 ; 13.112 ;
; SW[9]       ; D[6]          ; 13.061 ; 13.061 ; 13.061 ; 13.061 ;
; SW[9]       ; D[7]          ; 13.396 ; 13.396 ; 13.396 ; 13.396 ;
; SW[9]       ; LEDG[3]       ;        ; 9.436  ; 9.436  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.388  ; 9.388  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.773  ; 9.773  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.426  ; 9.426  ;        ;
; SW[9]       ; LEDG[7]       ; 8.588  ;        ;        ; 8.588  ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.188 ; 10.188 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; SW[9]       ; SRAM_DQ[1]    ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; SW[9]       ; SRAM_DQ[2]    ; 10.427 ; 10.427 ; 10.427 ; 10.427 ;
; SW[9]       ; SRAM_DQ[3]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; SW[9]       ; SRAM_DQ[4]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[5]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[6]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; SW[9]       ; SRAM_DQ[7]    ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; SW[9]       ; SRAM_DQ[8]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[9]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[10]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; SW[9]       ; SRAM_DQ[11]   ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; SW[9]       ; SRAM_DQ[12]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[9]       ; SRAM_DQ[13]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[14]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[15]   ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; SW[9]       ; U1OE_n        ;        ; 9.637  ; 9.637  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; WR_n        ; SRAM_DQ[1]    ; 14.033 ; 14.033 ; 14.033 ; 14.033 ;
; WR_n        ; SRAM_DQ[2]    ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[3]    ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; WR_n        ; SRAM_DQ[4]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[5]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[6]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; WR_n        ; SRAM_DQ[7]    ; 13.416 ; 13.416 ; 13.416 ; 13.416 ;
; WR_n        ; SRAM_DQ[8]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[9]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[10]   ; 13.888 ; 13.888 ; 13.888 ; 13.888 ;
; WR_n        ; SRAM_DQ[11]   ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; WR_n        ; SRAM_DQ[12]   ; 13.396 ; 13.396 ; 13.396 ; 13.396 ;
; WR_n        ; SRAM_DQ[13]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[14]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[15]   ; 13.885 ; 13.885 ; 13.885 ; 13.885 ;
; WR_n        ; SRAM_WE_N     ; 10.586 ;        ;        ; 10.586 ;
; WR_n        ; U1OE_n        ; 15.913 ;        ;        ; 15.913 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[0]        ; D[1]          ; 17.610 ; 17.610 ; 17.610 ; 17.610 ;
; A[0]        ; D[2]          ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; A[0]        ; D[3]          ; 18.353 ; 18.353 ; 18.353 ; 18.353 ;
; A[0]        ; D[4]          ; 18.227 ; 17.868 ; 17.868 ; 18.227 ;
; A[0]        ; D[5]          ; 18.524 ; 17.033 ; 17.033 ; 18.524 ;
; A[0]        ; D[6]          ; 18.861 ; 17.243 ; 17.243 ; 18.861 ;
; A[0]        ; D[7]          ; 17.978 ; 16.747 ; 16.747 ; 17.978 ;
; A[0]        ; LEDG[3]       ; 16.317 ;        ;        ; 16.317 ;
; A[0]        ; LEDG[4]       ; 16.269 ;        ;        ; 16.269 ;
; A[0]        ; LEDG[5]       ; 16.654 ;        ;        ; 16.654 ;
; A[0]        ; LEDG[6]       ; 16.307 ;        ;        ; 16.307 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.397 ;        ;        ; 11.397 ;
; A[0]        ; SRAM_CE_N     ; 17.069 ;        ;        ; 17.069 ;
; A[0]        ; SRAM_DQ[0]    ; 17.587 ; 17.587 ; 17.587 ; 17.587 ;
; A[0]        ; SRAM_DQ[1]    ; 17.597 ; 17.597 ; 17.597 ; 17.597 ;
; A[0]        ; SRAM_DQ[2]    ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[0]        ; SRAM_DQ[3]    ; 17.318 ; 17.318 ; 17.318 ; 17.318 ;
; A[0]        ; SRAM_DQ[4]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[5]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[6]    ; 16.672 ; 16.672 ; 16.672 ; 16.672 ;
; A[0]        ; SRAM_DQ[7]    ; 16.980 ; 16.980 ; 16.980 ; 16.980 ;
; A[0]        ; SRAM_DQ[8]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[9]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[10]   ; 17.455 ; 17.455 ; 17.455 ; 17.455 ;
; A[0]        ; SRAM_DQ[11]   ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[12]   ; 16.963 ; 16.963 ; 16.963 ; 16.963 ;
; A[0]        ; SRAM_DQ[13]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[14]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[15]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[1]        ; D[0]          ; 17.126 ; 17.126 ; 17.126 ; 17.126 ;
; A[1]        ; D[1]          ; 16.777 ; 16.777 ; 16.777 ; 16.777 ;
; A[1]        ; D[2]          ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[1]        ; D[3]          ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; A[1]        ; D[4]          ; 17.520 ; 17.035 ; 17.035 ; 17.520 ;
; A[1]        ; D[5]          ; 17.691 ; 16.200 ; 16.200 ; 17.691 ;
; A[1]        ; D[6]          ; 18.028 ; 16.410 ; 16.410 ; 18.028 ;
; A[1]        ; D[7]          ; 17.145 ; 15.914 ; 15.914 ; 17.145 ;
; A[1]        ; LEDG[3]       ; 15.484 ;        ;        ; 15.484 ;
; A[1]        ; LEDG[4]       ; 15.436 ;        ;        ; 15.436 ;
; A[1]        ; LEDG[5]       ; 15.821 ;        ;        ; 15.821 ;
; A[1]        ; LEDG[6]       ; 15.474 ;        ;        ; 15.474 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.112 ;        ;        ; 11.112 ;
; A[1]        ; SRAM_CE_N     ; 16.236 ;        ;        ; 16.236 ;
; A[1]        ; SRAM_DQ[0]    ; 16.754 ; 16.754 ; 16.754 ; 16.754 ;
; A[1]        ; SRAM_DQ[1]    ; 16.764 ; 16.764 ; 16.764 ; 16.764 ;
; A[1]        ; SRAM_DQ[2]    ; 16.475 ; 16.475 ; 16.475 ; 16.475 ;
; A[1]        ; SRAM_DQ[3]    ; 16.485 ; 16.485 ; 16.485 ; 16.485 ;
; A[1]        ; SRAM_DQ[4]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[5]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[6]    ; 15.839 ; 15.839 ; 15.839 ; 15.839 ;
; A[1]        ; SRAM_DQ[7]    ; 16.147 ; 16.147 ; 16.147 ; 16.147 ;
; A[1]        ; SRAM_DQ[8]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[9]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[10]   ; 16.622 ; 16.622 ; 16.622 ; 16.622 ;
; A[1]        ; SRAM_DQ[11]   ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; A[1]        ; SRAM_DQ[12]   ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; A[1]        ; SRAM_DQ[13]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[14]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[15]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[3]        ; BUSDIR_n      ;        ; 12.971 ; 12.971 ;        ;
; A[3]        ; D[0]          ; 16.399 ; 16.381 ; 16.381 ; 16.399 ;
; A[3]        ; D[1]          ; 16.050 ; 16.050 ; 16.050 ; 16.050 ;
; A[3]        ; D[2]          ; 16.441 ; 16.164 ; 16.164 ; 16.441 ;
; A[3]        ; D[3]          ; 16.793 ; 16.186 ; 16.186 ; 16.793 ;
; A[3]        ; D[4]          ; 16.793 ; 15.966 ; 15.966 ; 16.793 ;
; A[3]        ; D[5]          ; 17.564 ; 16.178 ; 16.178 ; 17.564 ;
; A[3]        ; D[6]          ; 17.513 ; 15.798 ; 15.798 ; 17.513 ;
; A[3]        ; D[7]          ; 17.270 ; 15.303 ; 15.303 ; 17.270 ;
; A[3]        ; LEDG[3]       ; 15.609 ;        ;        ; 15.609 ;
; A[3]        ; LEDG[4]       ; 15.561 ;        ;        ; 15.561 ;
; A[3]        ; LEDG[5]       ; 15.946 ;        ;        ; 15.946 ;
; A[3]        ; LEDG[6]       ; 15.599 ;        ;        ; 15.599 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.933 ;        ;        ; 10.933 ;
; A[3]        ; SRAM_CE_N     ; 16.361 ;        ;        ; 16.361 ;
; A[3]        ; SRAM_DQ[0]    ; 16.879 ; 16.879 ; 16.879 ; 16.879 ;
; A[3]        ; SRAM_DQ[1]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[3]        ; SRAM_DQ[2]    ; 16.600 ; 16.600 ; 16.600 ; 16.600 ;
; A[3]        ; SRAM_DQ[3]    ; 16.610 ; 16.610 ; 16.610 ; 16.610 ;
; A[3]        ; SRAM_DQ[4]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[5]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[6]    ; 15.964 ; 15.964 ; 15.964 ; 15.964 ;
; A[3]        ; SRAM_DQ[7]    ; 16.272 ; 16.272 ; 16.272 ; 16.272 ;
; A[3]        ; SRAM_DQ[8]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[9]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[10]   ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[3]        ; SRAM_DQ[11]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; A[3]        ; SRAM_DQ[12]   ; 16.255 ; 16.255 ; 16.255 ; 16.255 ;
; A[3]        ; SRAM_DQ[13]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[14]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[15]   ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; A[3]        ; U1OE_n        ;        ; 16.056 ; 16.056 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 13.151 ; 13.151 ;        ;
; A[4]        ; D[0]          ; 16.579 ; 16.561 ; 16.561 ; 16.579 ;
; A[4]        ; D[1]          ; 16.230 ; 16.230 ; 16.230 ; 16.230 ;
; A[4]        ; D[2]          ; 16.621 ; 16.344 ; 16.344 ; 16.621 ;
; A[4]        ; D[3]          ; 16.973 ; 16.366 ; 16.366 ; 16.973 ;
; A[4]        ; D[4]          ; 16.973 ; 16.146 ; 16.146 ; 16.973 ;
; A[4]        ; D[5]          ; 17.744 ; 16.358 ; 16.358 ; 17.744 ;
; A[4]        ; D[6]          ; 17.693 ; 15.978 ; 15.978 ; 17.693 ;
; A[4]        ; D[7]          ; 17.450 ; 15.483 ; 15.483 ; 17.450 ;
; A[4]        ; HEX0[0]       ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; A[4]        ; HEX0[1]       ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; A[4]        ; HEX0[2]       ;        ; 11.970 ; 11.970 ;        ;
; A[4]        ; HEX0[3]       ; 12.761 ; 12.761 ; 12.761 ; 12.761 ;
; A[4]        ; HEX0[4]       ; 12.021 ;        ;        ; 12.021 ;
; A[4]        ; HEX0[5]       ; 12.017 ;        ;        ; 12.017 ;
; A[4]        ; HEX0[6]       ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; A[4]        ; LEDG[3]       ; 15.789 ;        ;        ; 15.789 ;
; A[4]        ; LEDG[4]       ; 15.741 ;        ;        ; 15.741 ;
; A[4]        ; LEDG[5]       ; 16.126 ;        ;        ; 16.126 ;
; A[4]        ; LEDG[6]       ; 15.779 ;        ;        ; 15.779 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.751 ;        ;        ; 10.751 ;
; A[4]        ; SRAM_CE_N     ; 16.541 ;        ;        ; 16.541 ;
; A[4]        ; SRAM_DQ[0]    ; 17.059 ; 17.059 ; 17.059 ; 17.059 ;
; A[4]        ; SRAM_DQ[1]    ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[4]        ; SRAM_DQ[2]    ; 16.780 ; 16.780 ; 16.780 ; 16.780 ;
; A[4]        ; SRAM_DQ[3]    ; 16.790 ; 16.790 ; 16.790 ; 16.790 ;
; A[4]        ; SRAM_DQ[4]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[5]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[6]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[4]        ; SRAM_DQ[7]    ; 16.452 ; 16.452 ; 16.452 ; 16.452 ;
; A[4]        ; SRAM_DQ[8]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[9]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[10]   ; 16.927 ; 16.927 ; 16.927 ; 16.927 ;
; A[4]        ; SRAM_DQ[11]   ; 16.652 ; 16.652 ; 16.652 ; 16.652 ;
; A[4]        ; SRAM_DQ[12]   ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[4]        ; SRAM_DQ[13]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[14]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[15]   ; 16.924 ; 16.924 ; 16.924 ; 16.924 ;
; A[4]        ; U1OE_n        ;        ; 16.236 ; 16.236 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.015 ; 14.015 ;        ;
; A[5]        ; D[0]          ; 17.443 ; 17.425 ; 17.425 ; 17.443 ;
; A[5]        ; D[1]          ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[5]        ; D[2]          ; 17.485 ; 17.208 ; 17.208 ; 17.485 ;
; A[5]        ; D[3]          ; 17.837 ; 17.230 ; 17.230 ; 17.837 ;
; A[5]        ; D[4]          ; 17.837 ; 17.010 ; 17.010 ; 17.837 ;
; A[5]        ; D[5]          ; 18.608 ; 17.222 ; 17.222 ; 18.608 ;
; A[5]        ; D[6]          ; 18.557 ; 16.842 ; 16.842 ; 18.557 ;
; A[5]        ; D[7]          ; 18.314 ; 16.347 ; 16.347 ; 18.314 ;
; A[5]        ; HEX0[0]       ; 12.834 ; 12.834 ; 12.834 ; 12.834 ;
; A[5]        ; HEX0[1]       ; 13.141 ; 13.141 ; 13.141 ; 13.141 ;
; A[5]        ; HEX0[2]       ; 13.134 ;        ;        ; 13.134 ;
; A[5]        ; HEX0[3]       ; 13.923 ; 13.923 ; 13.923 ; 13.923 ;
; A[5]        ; HEX0[4]       ;        ; 13.141 ; 13.141 ;        ;
; A[5]        ; HEX0[5]       ; 13.174 ; 13.174 ; 13.174 ; 13.174 ;
; A[5]        ; HEX0[6]       ; 14.482 ; 14.482 ; 14.482 ; 14.482 ;
; A[5]        ; LEDG[3]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; LEDG[4]       ; 16.605 ;        ;        ; 16.605 ;
; A[5]        ; LEDG[5]       ; 16.990 ;        ;        ; 16.990 ;
; A[5]        ; LEDG[6]       ; 16.643 ;        ;        ; 16.643 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.269 ;        ;        ; 10.269 ;
; A[5]        ; SRAM_CE_N     ; 17.405 ;        ;        ; 17.405 ;
; A[5]        ; SRAM_DQ[0]    ; 17.923 ; 17.923 ; 17.923 ; 17.923 ;
; A[5]        ; SRAM_DQ[1]    ; 17.933 ; 17.933 ; 17.933 ; 17.933 ;
; A[5]        ; SRAM_DQ[2]    ; 17.644 ; 17.644 ; 17.644 ; 17.644 ;
; A[5]        ; SRAM_DQ[3]    ; 17.654 ; 17.654 ; 17.654 ; 17.654 ;
; A[5]        ; SRAM_DQ[4]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[5]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[6]    ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; A[5]        ; SRAM_DQ[7]    ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; A[5]        ; SRAM_DQ[8]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[9]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[10]   ; 17.791 ; 17.791 ; 17.791 ; 17.791 ;
; A[5]        ; SRAM_DQ[11]   ; 17.516 ; 17.516 ; 17.516 ; 17.516 ;
; A[5]        ; SRAM_DQ[12]   ; 17.299 ; 17.299 ; 17.299 ; 17.299 ;
; A[5]        ; SRAM_DQ[13]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[14]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[15]   ; 17.788 ; 17.788 ; 17.788 ; 17.788 ;
; A[5]        ; U1OE_n        ;        ; 17.100 ; 17.100 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[6]        ; D[0]          ; 16.260 ; 16.242 ; 16.242 ; 16.260 ;
; A[6]        ; D[1]          ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; A[6]        ; D[2]          ; 16.302 ; 16.025 ; 16.025 ; 16.302 ;
; A[6]        ; D[3]          ; 16.654 ; 16.047 ; 16.047 ; 16.654 ;
; A[6]        ; D[4]          ; 16.654 ; 15.827 ; 15.827 ; 16.654 ;
; A[6]        ; D[5]          ; 17.425 ; 16.039 ; 16.039 ; 17.425 ;
; A[6]        ; D[6]          ; 17.374 ; 15.659 ; 15.659 ; 17.374 ;
; A[6]        ; D[7]          ; 17.709 ; 15.164 ; 15.164 ; 17.709 ;
; A[6]        ; HEX0[0]       ; 12.659 ; 12.659 ; 12.659 ; 12.659 ;
; A[6]        ; HEX0[1]       ; 12.966 ;        ;        ; 12.966 ;
; A[6]        ; HEX0[2]       ; 12.957 ; 12.957 ; 12.957 ; 12.957 ;
; A[6]        ; HEX0[3]       ; 13.740 ; 13.740 ; 13.740 ; 13.740 ;
; A[6]        ; HEX0[4]       ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[6]        ; HEX0[5]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[6]        ; HEX0[6]       ; 14.304 ; 14.304 ; 14.304 ; 14.304 ;
; A[6]        ; LEDG[3]       ; 16.226 ;        ;        ; 16.226 ;
; A[6]        ; LEDG[4]       ; 16.178 ;        ;        ; 16.178 ;
; A[6]        ; LEDG[5]       ; 16.563 ;        ;        ; 16.563 ;
; A[6]        ; LEDG[6]       ; 16.216 ;        ;        ; 16.216 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.710 ;        ;        ; 10.710 ;
; A[6]        ; SRAM_CE_N     ; 16.978 ;        ;        ; 16.978 ;
; A[6]        ; SRAM_DQ[0]    ; 17.496 ; 17.496 ; 17.496 ; 17.496 ;
; A[6]        ; SRAM_DQ[1]    ; 17.506 ; 17.506 ; 17.506 ; 17.506 ;
; A[6]        ; SRAM_DQ[2]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[6]        ; SRAM_DQ[3]    ; 17.227 ; 17.227 ; 17.227 ; 17.227 ;
; A[6]        ; SRAM_DQ[4]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[5]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[6]    ; 16.581 ; 16.581 ; 16.581 ; 16.581 ;
; A[6]        ; SRAM_DQ[7]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[6]        ; SRAM_DQ[8]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[9]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[10]   ; 17.364 ; 17.364 ; 17.364 ; 17.364 ;
; A[6]        ; SRAM_DQ[11]   ; 17.089 ; 17.089 ; 17.089 ; 17.089 ;
; A[6]        ; SRAM_DQ[12]   ; 16.872 ; 16.872 ; 16.872 ; 16.872 ;
; A[6]        ; SRAM_DQ[13]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[14]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[15]   ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; A[6]        ; U1OE_n        ;        ; 15.924 ; 15.924 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 13.125 ; 13.125 ;        ;
; A[7]        ; D[0]          ; 16.553 ; 16.535 ; 16.535 ; 16.553 ;
; A[7]        ; D[1]          ; 16.204 ; 16.204 ; 16.204 ; 16.204 ;
; A[7]        ; D[2]          ; 16.595 ; 16.318 ; 16.318 ; 16.595 ;
; A[7]        ; D[3]          ; 16.947 ; 16.340 ; 16.340 ; 16.947 ;
; A[7]        ; D[4]          ; 16.947 ; 16.120 ; 16.120 ; 16.947 ;
; A[7]        ; D[5]          ; 17.718 ; 16.332 ; 16.332 ; 17.718 ;
; A[7]        ; D[6]          ; 17.667 ; 15.952 ; 15.952 ; 17.667 ;
; A[7]        ; D[7]          ; 18.002 ; 15.457 ; 15.457 ; 18.002 ;
; A[7]        ; HEX0[0]       ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; A[7]        ; HEX0[1]       ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; A[7]        ; HEX0[2]       ; 13.199 ; 13.199 ; 13.199 ; 13.199 ;
; A[7]        ; HEX0[3]       ; 13.978 ; 13.978 ; 13.978 ; 13.978 ;
; A[7]        ; HEX0[4]       ;        ; 13.263 ; 13.263 ;        ;
; A[7]        ; HEX0[5]       ; 13.258 ; 13.258 ; 13.258 ; 13.258 ;
; A[7]        ; HEX0[6]       ; 14.545 ; 14.545 ; 14.545 ; 14.545 ;
; A[7]        ; LEDG[3]       ; 16.806 ;        ;        ; 16.806 ;
; A[7]        ; LEDG[4]       ; 16.758 ;        ;        ; 16.758 ;
; A[7]        ; LEDG[5]       ; 17.143 ;        ;        ; 17.143 ;
; A[7]        ; LEDG[6]       ; 16.796 ;        ;        ; 16.796 ;
; A[7]        ; SRAM_ADDR[7]  ; 11.319 ;        ;        ; 11.319 ;
; A[7]        ; SRAM_CE_N     ; 17.558 ;        ;        ; 17.558 ;
; A[7]        ; SRAM_DQ[0]    ; 18.076 ; 18.076 ; 18.076 ; 18.076 ;
; A[7]        ; SRAM_DQ[1]    ; 18.086 ; 18.086 ; 18.086 ; 18.086 ;
; A[7]        ; SRAM_DQ[2]    ; 17.797 ; 17.797 ; 17.797 ; 17.797 ;
; A[7]        ; SRAM_DQ[3]    ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[7]        ; SRAM_DQ[4]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[5]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[6]    ; 17.161 ; 17.161 ; 17.161 ; 17.161 ;
; A[7]        ; SRAM_DQ[7]    ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[7]        ; SRAM_DQ[8]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[9]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[10]   ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; A[7]        ; SRAM_DQ[11]   ; 17.669 ; 17.669 ; 17.669 ; 17.669 ;
; A[7]        ; SRAM_DQ[12]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[7]        ; SRAM_DQ[13]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[14]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[15]   ; 17.941 ; 17.941 ; 17.941 ; 17.941 ;
; A[7]        ; U1OE_n        ;        ; 16.210 ; 16.210 ;        ;
; A[8]        ; D[0]          ; 21.238 ; 21.238 ; 21.238 ; 21.238 ;
; A[8]        ; D[1]          ; 20.889 ; 20.889 ; 20.889 ; 20.889 ;
; A[8]        ; D[2]          ; 21.280 ; 21.280 ; 21.280 ; 21.280 ;
; A[8]        ; D[3]          ; 21.632 ; 21.632 ; 21.632 ; 21.632 ;
; A[8]        ; D[4]          ; 21.632 ; 21.148 ; 21.148 ; 21.632 ;
; A[8]        ; D[5]          ; 21.803 ; 20.312 ; 20.312 ; 21.803 ;
; A[8]        ; D[6]          ; 22.140 ; 20.522 ; 20.522 ; 22.140 ;
; A[8]        ; D[7]          ; 21.257 ; 20.026 ; 20.026 ; 21.257 ;
; A[8]        ; HEX1[0]       ; 11.884 ; 11.884 ; 11.884 ; 11.884 ;
; A[8]        ; HEX1[1]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[8]        ; HEX1[2]       ;        ; 11.480 ; 11.480 ;        ;
; A[8]        ; HEX1[3]       ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; A[8]        ; HEX1[4]       ; 11.536 ;        ;        ; 11.536 ;
; A[8]        ; HEX1[5]       ; 11.885 ;        ;        ; 11.885 ;
; A[8]        ; HEX1[6]       ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; A[8]        ; LEDG[3]       ; 19.596 ;        ;        ; 19.596 ;
; A[8]        ; LEDG[4]       ; 19.548 ;        ;        ; 19.548 ;
; A[8]        ; LEDG[5]       ; 19.933 ;        ;        ; 19.933 ;
; A[8]        ; LEDG[6]       ; 19.586 ;        ;        ; 19.586 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 20.348 ;        ;        ; 20.348 ;
; A[8]        ; SRAM_DQ[0]    ; 20.866 ; 20.866 ; 20.866 ; 20.866 ;
; A[8]        ; SRAM_DQ[1]    ; 20.876 ; 20.876 ; 20.876 ; 20.876 ;
; A[8]        ; SRAM_DQ[2]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[8]        ; SRAM_DQ[3]    ; 20.597 ; 20.597 ; 20.597 ; 20.597 ;
; A[8]        ; SRAM_DQ[4]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[5]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[6]    ; 19.951 ; 19.951 ; 19.951 ; 19.951 ;
; A[8]        ; SRAM_DQ[7]    ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; A[8]        ; SRAM_DQ[8]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[9]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[10]   ; 20.734 ; 20.734 ; 20.734 ; 20.734 ;
; A[8]        ; SRAM_DQ[11]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[8]        ; SRAM_DQ[12]   ; 20.242 ; 20.242 ; 20.242 ; 20.242 ;
; A[8]        ; SRAM_DQ[13]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[14]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[15]   ; 20.731 ; 20.731 ; 20.731 ; 20.731 ;
; A[9]        ; D[0]          ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[9]        ; D[1]          ; 20.622 ; 20.622 ; 20.622 ; 20.622 ;
; A[9]        ; D[2]          ; 21.013 ; 21.013 ; 21.013 ; 21.013 ;
; A[9]        ; D[3]          ; 21.365 ; 21.365 ; 21.365 ; 21.365 ;
; A[9]        ; D[4]          ; 21.365 ; 20.881 ; 20.881 ; 21.365 ;
; A[9]        ; D[5]          ; 21.536 ; 20.045 ; 20.045 ; 21.536 ;
; A[9]        ; D[6]          ; 21.873 ; 20.255 ; 20.255 ; 21.873 ;
; A[9]        ; D[7]          ; 20.990 ; 19.759 ; 19.759 ; 20.990 ;
; A[9]        ; HEX1[0]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; HEX1[1]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]        ; HEX1[2]       ; 11.211 ;        ;        ; 11.211 ;
; A[9]        ; HEX1[3]       ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; A[9]        ; HEX1[4]       ;        ; 11.235 ; 11.235 ;        ;
; A[9]        ; HEX1[5]       ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; A[9]        ; HEX1[6]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; LEDG[3]       ; 19.329 ;        ;        ; 19.329 ;
; A[9]        ; LEDG[4]       ; 19.281 ;        ;        ; 19.281 ;
; A[9]        ; LEDG[5]       ; 19.666 ;        ;        ; 19.666 ;
; A[9]        ; LEDG[6]       ; 19.319 ;        ;        ; 19.319 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.682 ;        ;        ; 10.682 ;
; A[9]        ; SRAM_CE_N     ; 20.081 ;        ;        ; 20.081 ;
; A[9]        ; SRAM_DQ[0]    ; 20.599 ; 20.599 ; 20.599 ; 20.599 ;
; A[9]        ; SRAM_DQ[1]    ; 20.609 ; 20.609 ; 20.609 ; 20.609 ;
; A[9]        ; SRAM_DQ[2]    ; 20.320 ; 20.320 ; 20.320 ; 20.320 ;
; A[9]        ; SRAM_DQ[3]    ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[9]        ; SRAM_DQ[4]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[5]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[6]    ; 19.684 ; 19.684 ; 19.684 ; 19.684 ;
; A[9]        ; SRAM_DQ[7]    ; 19.992 ; 19.992 ; 19.992 ; 19.992 ;
; A[9]        ; SRAM_DQ[8]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[9]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[10]   ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[9]        ; SRAM_DQ[11]   ; 20.192 ; 20.192 ; 20.192 ; 20.192 ;
; A[9]        ; SRAM_DQ[12]   ; 19.975 ; 19.975 ; 19.975 ; 19.975 ;
; A[9]        ; SRAM_DQ[13]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[14]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[15]   ; 20.464 ; 20.464 ; 20.464 ; 20.464 ;
; A[10]       ; D[0]          ; 21.294 ; 21.294 ; 21.294 ; 21.294 ;
; A[10]       ; D[1]          ; 20.945 ; 20.945 ; 20.945 ; 20.945 ;
; A[10]       ; D[2]          ; 21.336 ; 21.336 ; 21.336 ; 21.336 ;
; A[10]       ; D[3]          ; 21.688 ; 21.688 ; 21.688 ; 21.688 ;
; A[10]       ; D[4]          ; 21.688 ; 21.204 ; 21.204 ; 21.688 ;
; A[10]       ; D[5]          ; 21.859 ; 20.368 ; 20.368 ; 21.859 ;
; A[10]       ; D[6]          ; 22.196 ; 20.578 ; 20.578 ; 22.196 ;
; A[10]       ; D[7]          ; 21.313 ; 20.082 ; 20.082 ; 21.313 ;
; A[10]       ; HEX1[0]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[1]       ; 11.558 ;        ;        ; 11.558 ;
; A[10]       ; HEX1[2]       ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; A[10]       ; HEX1[3]       ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; A[10]       ; HEX1[4]       ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; A[10]       ; HEX1[5]       ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; A[10]       ; HEX1[6]       ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[10]       ; LEDG[3]       ; 19.652 ;        ;        ; 19.652 ;
; A[10]       ; LEDG[4]       ; 19.604 ;        ;        ; 19.604 ;
; A[10]       ; LEDG[5]       ; 19.989 ;        ;        ; 19.989 ;
; A[10]       ; LEDG[6]       ; 19.642 ;        ;        ; 19.642 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 20.404 ;        ;        ; 20.404 ;
; A[10]       ; SRAM_DQ[0]    ; 20.922 ; 20.922 ; 20.922 ; 20.922 ;
; A[10]       ; SRAM_DQ[1]    ; 20.932 ; 20.932 ; 20.932 ; 20.932 ;
; A[10]       ; SRAM_DQ[2]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[10]       ; SRAM_DQ[3]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[10]       ; SRAM_DQ[4]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[5]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[6]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[10]       ; SRAM_DQ[7]    ; 20.315 ; 20.315 ; 20.315 ; 20.315 ;
; A[10]       ; SRAM_DQ[8]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[9]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[10]   ; 20.790 ; 20.790 ; 20.790 ; 20.790 ;
; A[10]       ; SRAM_DQ[11]   ; 20.515 ; 20.515 ; 20.515 ; 20.515 ;
; A[10]       ; SRAM_DQ[12]   ; 20.298 ; 20.298 ; 20.298 ; 20.298 ;
; A[10]       ; SRAM_DQ[13]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[14]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[15]   ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; D[0]          ; 21.159 ; 21.159 ; 21.159 ; 21.159 ;
; A[11]       ; D[1]          ; 20.810 ; 20.810 ; 20.810 ; 20.810 ;
; A[11]       ; D[2]          ; 21.201 ; 21.201 ; 21.201 ; 21.201 ;
; A[11]       ; D[3]          ; 21.553 ; 21.553 ; 21.553 ; 21.553 ;
; A[11]       ; D[4]          ; 21.553 ; 21.069 ; 21.069 ; 21.553 ;
; A[11]       ; D[5]          ; 21.724 ; 20.233 ; 20.233 ; 21.724 ;
; A[11]       ; D[6]          ; 22.061 ; 20.443 ; 20.443 ; 22.061 ;
; A[11]       ; D[7]          ; 21.178 ; 19.947 ; 19.947 ; 21.178 ;
; A[11]       ; HEX1[0]       ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[11]       ; HEX1[1]       ; 11.400 ; 11.400 ; 11.400 ; 11.400 ;
; A[11]       ; HEX1[2]       ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[11]       ; HEX1[3]       ; 11.411 ; 11.411 ; 11.411 ; 11.411 ;
; A[11]       ; HEX1[4]       ;        ; 11.421 ; 11.421 ;        ;
; A[11]       ; HEX1[5]       ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; A[11]       ; HEX1[6]       ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[11]       ; LEDG[3]       ; 19.517 ;        ;        ; 19.517 ;
; A[11]       ; LEDG[4]       ; 19.469 ;        ;        ; 19.469 ;
; A[11]       ; LEDG[5]       ; 19.854 ;        ;        ; 19.854 ;
; A[11]       ; LEDG[6]       ; 19.507 ;        ;        ; 19.507 ;
; A[11]       ; SRAM_ADDR[11] ; 10.813 ;        ;        ; 10.813 ;
; A[11]       ; SRAM_CE_N     ; 20.269 ;        ;        ; 20.269 ;
; A[11]       ; SRAM_DQ[0]    ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; SRAM_DQ[1]    ; 20.797 ; 20.797 ; 20.797 ; 20.797 ;
; A[11]       ; SRAM_DQ[2]    ; 20.508 ; 20.508 ; 20.508 ; 20.508 ;
; A[11]       ; SRAM_DQ[3]    ; 20.518 ; 20.518 ; 20.518 ; 20.518 ;
; A[11]       ; SRAM_DQ[4]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[5]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[6]    ; 19.872 ; 19.872 ; 19.872 ; 19.872 ;
; A[11]       ; SRAM_DQ[7]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[11]       ; SRAM_DQ[8]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[9]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[10]   ; 20.655 ; 20.655 ; 20.655 ; 20.655 ;
; A[11]       ; SRAM_DQ[11]   ; 20.380 ; 20.380 ; 20.380 ; 20.380 ;
; A[11]       ; SRAM_DQ[12]   ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; A[11]       ; SRAM_DQ[13]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[14]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[15]   ; 20.652 ; 20.652 ; 20.652 ; 20.652 ;
; A[12]       ; D[0]          ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[12]       ; D[1]          ; 19.174 ; 19.174 ; 19.174 ; 19.174 ;
; A[12]       ; D[2]          ; 19.565 ; 19.565 ; 19.565 ; 19.565 ;
; A[12]       ; D[3]          ; 19.917 ; 19.917 ; 19.917 ; 19.917 ;
; A[12]       ; D[4]          ; 19.917 ; 19.433 ; 19.433 ; 19.917 ;
; A[12]       ; D[5]          ; 20.088 ; 18.597 ; 18.597 ; 20.088 ;
; A[12]       ; D[6]          ; 20.425 ; 18.807 ; 18.807 ; 20.425 ;
; A[12]       ; D[7]          ; 19.542 ; 18.311 ; 18.311 ; 19.542 ;
; A[12]       ; HEX2[0]       ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; A[12]       ; HEX2[1]       ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[12]       ; HEX2[2]       ;        ; 11.055 ; 11.055 ;        ;
; A[12]       ; HEX2[3]       ; 11.054 ; 11.054 ; 11.054 ; 11.054 ;
; A[12]       ; HEX2[4]       ; 11.371 ;        ;        ; 11.371 ;
; A[12]       ; HEX2[5]       ; 11.357 ;        ;        ; 11.357 ;
; A[12]       ; HEX2[6]       ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; A[12]       ; LEDG[3]       ; 17.881 ;        ;        ; 17.881 ;
; A[12]       ; LEDG[4]       ; 17.833 ;        ;        ; 17.833 ;
; A[12]       ; LEDG[5]       ; 18.218 ;        ;        ; 18.218 ;
; A[12]       ; LEDG[6]       ; 17.871 ;        ;        ; 17.871 ;
; A[12]       ; SRAM_ADDR[12] ; 10.936 ;        ;        ; 10.936 ;
; A[12]       ; SRAM_CE_N     ; 18.633 ;        ;        ; 18.633 ;
; A[12]       ; SRAM_DQ[0]    ; 19.151 ; 19.151 ; 19.151 ; 19.151 ;
; A[12]       ; SRAM_DQ[1]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[12]       ; SRAM_DQ[2]    ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[12]       ; SRAM_DQ[3]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[12]       ; SRAM_DQ[4]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[5]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[6]    ; 18.236 ; 18.236 ; 18.236 ; 18.236 ;
; A[12]       ; SRAM_DQ[7]    ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[12]       ; SRAM_DQ[8]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[9]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[10]   ; 19.019 ; 19.019 ; 19.019 ; 19.019 ;
; A[12]       ; SRAM_DQ[11]   ; 18.744 ; 18.744 ; 18.744 ; 18.744 ;
; A[12]       ; SRAM_DQ[12]   ; 18.527 ; 18.527 ; 18.527 ; 18.527 ;
; A[12]       ; SRAM_DQ[13]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[15]   ; 19.016 ; 19.016 ; 19.016 ; 19.016 ;
; A[13]       ; D[0]          ; 19.560 ; 19.560 ; 19.560 ; 19.560 ;
; A[13]       ; D[1]          ; 19.211 ; 19.211 ; 19.211 ; 19.211 ;
; A[13]       ; D[2]          ; 19.602 ; 19.602 ; 19.602 ; 19.602 ;
; A[13]       ; D[3]          ; 19.954 ; 19.954 ; 19.954 ; 19.954 ;
; A[13]       ; D[4]          ; 19.954 ; 19.470 ; 19.470 ; 19.954 ;
; A[13]       ; D[5]          ; 20.125 ; 18.634 ; 18.634 ; 20.125 ;
; A[13]       ; D[6]          ; 20.462 ; 18.844 ; 18.844 ; 20.462 ;
; A[13]       ; D[7]          ; 19.579 ; 18.348 ; 18.348 ; 19.579 ;
; A[13]       ; HEX2[0]       ; 11.061 ; 11.061 ; 11.061 ; 11.061 ;
; A[13]       ; HEX2[1]       ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; A[13]       ; HEX2[2]       ; 11.089 ;        ;        ; 11.089 ;
; A[13]       ; HEX2[3]       ; 11.089 ; 11.089 ; 11.089 ; 11.089 ;
; A[13]       ; HEX2[4]       ;        ; 11.406 ; 11.406 ;        ;
; A[13]       ; HEX2[5]       ; 11.393 ; 11.393 ; 11.393 ; 11.393 ;
; A[13]       ; HEX2[6]       ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; A[13]       ; LEDG[3]       ; 17.918 ;        ;        ; 17.918 ;
; A[13]       ; LEDG[4]       ; 17.870 ;        ;        ; 17.870 ;
; A[13]       ; LEDG[5]       ; 18.255 ;        ;        ; 18.255 ;
; A[13]       ; LEDG[6]       ; 17.908 ;        ;        ; 17.908 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 18.670 ;        ;        ; 18.670 ;
; A[13]       ; SRAM_DQ[0]    ; 19.188 ; 19.188 ; 19.188 ; 19.188 ;
; A[13]       ; SRAM_DQ[1]    ; 19.198 ; 19.198 ; 19.198 ; 19.198 ;
; A[13]       ; SRAM_DQ[2]    ; 18.909 ; 18.909 ; 18.909 ; 18.909 ;
; A[13]       ; SRAM_DQ[3]    ; 18.919 ; 18.919 ; 18.919 ; 18.919 ;
; A[13]       ; SRAM_DQ[4]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[5]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[6]    ; 18.273 ; 18.273 ; 18.273 ; 18.273 ;
; A[13]       ; SRAM_DQ[7]    ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[13]       ; SRAM_DQ[8]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[9]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[10]   ; 19.056 ; 19.056 ; 19.056 ; 19.056 ;
; A[13]       ; SRAM_DQ[11]   ; 18.781 ; 18.781 ; 18.781 ; 18.781 ;
; A[13]       ; SRAM_DQ[12]   ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; A[13]       ; SRAM_DQ[13]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[14]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[15]   ; 19.053 ; 19.053 ; 19.053 ; 19.053 ;
; A[14]       ; D[0]          ; 16.051 ; 16.051 ; 16.051 ; 16.051 ;
; A[14]       ; D[1]          ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; A[14]       ; D[2]          ; 16.359 ; 16.359 ; 16.359 ; 16.359 ;
; A[14]       ; D[3]          ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; A[14]       ; D[4]          ; 15.765 ; 15.765 ; 15.765 ; 15.765 ;
; A[14]       ; D[5]          ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; A[14]       ; D[6]          ; 15.146 ; 15.146 ; 15.146 ; 15.146 ;
; A[14]       ; D[7]          ; 14.845 ; 14.845 ; 14.845 ; 14.845 ;
; A[14]       ; HEX2[0]       ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; A[14]       ; HEX2[1]       ; 16.437 ; 16.437 ; 16.437 ; 16.437 ;
; A[14]       ; HEX2[2]       ; 16.473 ; 16.473 ; 16.473 ; 16.473 ;
; A[14]       ; HEX2[3]       ; 16.469 ; 16.469 ; 16.469 ; 16.469 ;
; A[14]       ; HEX2[4]       ; 16.789 ; 16.789 ; 16.789 ; 16.789 ;
; A[14]       ; HEX2[5]       ; 16.742 ; 16.742 ; 16.742 ; 16.742 ;
; A[14]       ; HEX2[6]       ; 16.792 ; 16.792 ; 16.792 ; 16.792 ;
; A[14]       ; HEX3[0]       ; 15.234 ; 15.234 ; 15.234 ; 15.234 ;
; A[14]       ; HEX3[1]       ; 16.651 ; 16.651 ; 16.651 ; 16.651 ;
; A[14]       ; HEX3[2]       ; 16.150 ; 16.150 ; 16.150 ; 16.150 ;
; A[14]       ; HEX3[3]       ; 14.531 ; 14.531 ; 14.531 ; 14.531 ;
; A[14]       ; HEX3[4]       ; 15.339 ; 15.339 ; 15.339 ; 15.339 ;
; A[14]       ; HEX3[5]       ; 15.402 ; 15.402 ; 15.402 ; 15.402 ;
; A[14]       ; HEX3[6]       ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; A[14]       ; LEDG[3]       ; 14.752 ; 14.752 ; 14.752 ; 14.752 ;
; A[14]       ; LEDG[4]       ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; A[14]       ; LEDG[5]       ; 15.081 ; 15.081 ; 15.081 ; 15.081 ;
; A[14]       ; LEDG[6]       ; 14.742 ; 14.742 ; 14.742 ; 14.742 ;
; A[14]       ; SRAM_ADDR[14] ; 16.352 ; 16.352 ; 16.352 ; 16.352 ;
; A[14]       ; SRAM_ADDR[15] ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; A[14]       ; SRAM_ADDR[16] ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; A[14]       ; SRAM_ADDR[17] ; 17.488 ; 17.488 ; 17.488 ; 17.488 ;
; A[14]       ; SRAM_CE_N     ; 15.504 ; 15.504 ; 15.504 ; 15.504 ;
; A[14]       ; SRAM_DQ[0]    ; 15.064 ; 15.064 ; 15.064 ; 15.064 ;
; A[14]       ; SRAM_DQ[1]    ; 15.074 ; 15.074 ; 15.074 ; 15.074 ;
; A[14]       ; SRAM_DQ[2]    ; 14.785 ; 14.785 ; 14.785 ; 14.785 ;
; A[14]       ; SRAM_DQ[3]    ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; A[14]       ; SRAM_DQ[4]    ; 14.500 ; 14.500 ; 14.500 ; 14.500 ;
; A[14]       ; SRAM_DQ[5]    ; 14.500 ; 14.500 ; 14.500 ; 14.500 ;
; A[14]       ; SRAM_DQ[6]    ; 14.149 ; 14.149 ; 14.149 ; 14.149 ;
; A[14]       ; SRAM_DQ[7]    ; 14.457 ; 14.457 ; 14.457 ; 14.457 ;
; A[14]       ; SRAM_DQ[8]    ; 14.662 ; 14.662 ; 14.662 ; 14.662 ;
; A[14]       ; SRAM_DQ[9]    ; 14.662 ; 14.662 ; 14.662 ; 14.662 ;
; A[14]       ; SRAM_DQ[10]   ; 14.927 ; 14.927 ; 14.927 ; 14.927 ;
; A[14]       ; SRAM_DQ[11]   ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; A[14]       ; SRAM_DQ[12]   ; 14.435 ; 14.435 ; 14.435 ; 14.435 ;
; A[14]       ; SRAM_DQ[13]   ; 14.937 ; 14.937 ; 14.937 ; 14.937 ;
; A[14]       ; SRAM_DQ[14]   ; 14.937 ; 14.937 ; 14.937 ; 14.937 ;
; A[14]       ; SRAM_DQ[15]   ; 14.924 ; 14.924 ; 14.924 ; 14.924 ;
; A[14]       ; SRAM_LB_N     ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; A[14]       ; SRAM_UB_N     ; 13.004 ; 13.004 ; 13.004 ; 13.004 ;
; A[15]       ; D[0]          ; 16.350 ; 16.350 ; 16.350 ; 16.350 ;
; A[15]       ; D[1]          ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; A[15]       ; D[2]          ; 16.392 ; 16.392 ; 16.392 ; 16.392 ;
; A[15]       ; D[3]          ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; A[15]       ; D[4]          ; 16.431 ; 16.431 ; 16.431 ; 16.431 ;
; A[15]       ; D[5]          ; 16.396 ; 16.396 ; 16.396 ; 16.396 ;
; A[15]       ; D[6]          ; 16.733 ; 16.733 ; 16.733 ; 16.733 ;
; A[15]       ; D[7]          ; 15.850 ; 15.850 ; 15.850 ; 15.850 ;
; A[15]       ; HEX2[0]       ; 15.155 ; 15.155 ; 15.155 ; 15.155 ;
; A[15]       ; HEX2[1]       ; 15.198 ; 15.198 ; 15.198 ; 15.198 ;
; A[15]       ; HEX2[2]       ; 15.233 ; 15.233 ; 15.233 ; 15.233 ;
; A[15]       ; HEX2[3]       ; 15.219 ; 15.219 ; 15.219 ; 15.219 ;
; A[15]       ; HEX2[4]       ; 15.498 ; 15.498 ; 15.498 ; 15.498 ;
; A[15]       ; HEX2[5]       ; 15.503 ; 15.503 ; 15.503 ; 15.503 ;
; A[15]       ; HEX2[6]       ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; A[15]       ; HEX3[0]       ; 14.381 ; 14.381 ; 14.381 ; 14.381 ;
; A[15]       ; HEX3[1]       ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; A[15]       ; HEX3[2]       ; 15.296 ; 15.296 ; 15.296 ; 15.296 ;
; A[15]       ; HEX3[3]       ; 13.677 ; 13.677 ; 13.677 ; 13.677 ;
; A[15]       ; HEX3[4]       ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; A[15]       ; HEX3[5]       ; 14.548 ; 14.548 ; 14.548 ; 14.548 ;
; A[15]       ; HEX3[6]       ; 15.224 ; 15.224 ; 15.224 ; 15.224 ;
; A[15]       ; LEDG[3]       ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; A[15]       ; LEDG[4]       ; 14.242 ; 14.242 ; 14.242 ; 14.242 ;
; A[15]       ; LEDG[5]       ; 14.630 ; 14.630 ; 14.630 ; 14.630 ;
; A[15]       ; LEDG[6]       ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; A[15]       ; SRAM_ADDR[14] ; 16.362 ; 16.362 ; 16.362 ; 16.362 ;
; A[15]       ; SRAM_ADDR[15] ; 14.582 ; 14.582 ; 14.582 ; 14.582 ;
; A[15]       ; SRAM_ADDR[16] ; 15.786 ; 15.786 ; 15.786 ; 15.786 ;
; A[15]       ; SRAM_ADDR[17] ; 14.954 ; 14.954 ; 14.954 ; 14.954 ;
; A[15]       ; SRAM_CE_N     ; 15.041 ; 15.041 ; 15.041 ; 15.041 ;
; A[15]       ; SRAM_DQ[0]    ; 15.559 ; 15.559 ; 15.559 ; 15.559 ;
; A[15]       ; SRAM_DQ[1]    ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; A[15]       ; SRAM_DQ[2]    ; 15.280 ; 15.280 ; 15.280 ; 15.280 ;
; A[15]       ; SRAM_DQ[3]    ; 15.290 ; 15.290 ; 15.290 ; 15.290 ;
; A[15]       ; SRAM_DQ[4]    ; 14.995 ; 14.995 ; 14.995 ; 14.995 ;
; A[15]       ; SRAM_DQ[5]    ; 14.995 ; 14.995 ; 14.995 ; 14.995 ;
; A[15]       ; SRAM_DQ[6]    ; 14.644 ; 14.644 ; 14.644 ; 14.644 ;
; A[15]       ; SRAM_DQ[7]    ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; A[15]       ; SRAM_DQ[8]    ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; A[15]       ; SRAM_DQ[9]    ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; A[15]       ; SRAM_DQ[10]   ; 15.427 ; 15.427 ; 15.427 ; 15.427 ;
; A[15]       ; SRAM_DQ[11]   ; 15.152 ; 15.152 ; 15.152 ; 15.152 ;
; A[15]       ; SRAM_DQ[12]   ; 14.935 ; 14.935 ; 14.935 ; 14.935 ;
; A[15]       ; SRAM_DQ[13]   ; 15.437 ; 15.437 ; 15.437 ; 15.437 ;
; A[15]       ; SRAM_DQ[14]   ; 15.437 ; 15.437 ; 15.437 ; 15.437 ;
; A[15]       ; SRAM_DQ[15]   ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; A[15]       ; SRAM_LB_N     ; 15.079 ; 15.079 ; 15.079 ; 15.079 ;
; A[15]       ; SRAM_UB_N     ; 15.064 ; 15.064 ; 15.064 ; 15.064 ;
; D[0]        ; SRAM_DQ[0]    ; 10.960 ;        ;        ; 10.960 ;
; D[0]        ; SRAM_DQ[8]    ; 10.935 ;        ;        ; 10.935 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.877 ;        ;        ; 10.877 ;
; D[2]        ; SRAM_DQ[10]   ; 10.850 ;        ;        ; 10.850 ;
; D[3]        ; SRAM_DQ[3]    ; 10.651 ;        ;        ; 10.651 ;
; D[3]        ; SRAM_DQ[11]   ; 10.879 ;        ;        ; 10.879 ;
; D[4]        ; SRAM_DQ[4]    ; 10.833 ;        ;        ; 10.833 ;
; D[4]        ; SRAM_DQ[12]   ; 10.616 ;        ;        ; 10.616 ;
; D[5]        ; SRAM_DQ[5]    ; 10.498 ;        ;        ; 10.498 ;
; D[5]        ; SRAM_DQ[13]   ; 10.480 ;        ;        ; 10.480 ;
; D[6]        ; SRAM_DQ[6]    ; 10.714 ;        ;        ; 10.714 ;
; D[6]        ; SRAM_DQ[14]   ; 10.461 ;        ;        ; 10.461 ;
; D[7]        ; SRAM_DQ[7]    ; 10.966 ;        ;        ; 10.966 ;
; D[7]        ; SRAM_DQ[15]   ; 10.102 ;        ;        ; 10.102 ;
; IORQ_n      ; BUSDIR_n      ; 12.893 ;        ;        ; 12.893 ;
; IORQ_n      ; D[0]          ; 16.303 ; 16.321 ; 16.321 ; 16.303 ;
; IORQ_n      ; D[1]          ; 15.972 ; 15.972 ; 15.972 ; 15.972 ;
; IORQ_n      ; D[2]          ; 16.086 ; 16.363 ; 16.363 ; 16.086 ;
; IORQ_n      ; D[3]          ; 16.108 ; 16.715 ; 16.715 ; 16.108 ;
; IORQ_n      ; D[4]          ; 15.888 ; 16.715 ; 16.715 ; 15.888 ;
; IORQ_n      ; D[5]          ; 16.100 ; 17.486 ; 17.486 ; 16.100 ;
; IORQ_n      ; D[6]          ; 15.720 ; 17.435 ; 17.435 ; 15.720 ;
; IORQ_n      ; D[7]          ; 15.225 ; 17.770 ; 17.770 ; 15.225 ;
; IORQ_n      ; U1OE_n        ; 14.871 ;        ;        ; 14.871 ;
; KEY[0]      ; LEDG[0]       ;        ; 9.629  ; 9.629  ;        ;
; KEY[0]      ; WAIT_n        ; 10.679 ; 10.679 ; 10.679 ; 10.679 ;
; M1_n        ; BUSDIR_n      ;        ; 13.488 ; 13.488 ;        ;
; M1_n        ; D[0]          ; 16.916 ; 16.898 ; 16.898 ; 16.916 ;
; M1_n        ; D[1]          ; 16.567 ; 16.567 ; 16.567 ; 16.567 ;
; M1_n        ; D[2]          ; 16.958 ; 16.681 ; 16.681 ; 16.958 ;
; M1_n        ; D[3]          ; 17.310 ; 16.703 ; 16.703 ; 17.310 ;
; M1_n        ; D[4]          ; 17.310 ; 16.483 ; 16.483 ; 17.310 ;
; M1_n        ; D[5]          ; 18.081 ; 16.695 ; 16.695 ; 18.081 ;
; M1_n        ; D[6]          ; 18.030 ; 16.315 ; 16.315 ; 18.030 ;
; M1_n        ; D[7]          ; 18.365 ; 15.820 ; 15.820 ; 18.365 ;
; M1_n        ; U1OE_n        ;        ; 15.117 ; 15.117 ;        ;
; MREQ_n      ; D[0]          ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; MREQ_n      ; D[1]          ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; MREQ_n      ; D[2]          ; 15.936 ; 15.936 ; 15.936 ; 15.936 ;
; MREQ_n      ; D[3]          ; 16.288 ; 16.288 ; 16.288 ; 16.288 ;
; MREQ_n      ; D[4]          ; 16.288 ; 15.975 ; 15.975 ; 16.288 ;
; MREQ_n      ; D[5]          ; 15.940 ; 17.059 ; 17.059 ; 15.940 ;
; MREQ_n      ; D[6]          ; 16.277 ; 17.008 ; 17.008 ; 16.277 ;
; MREQ_n      ; D[7]          ; 15.394 ; 17.343 ; 17.343 ; 15.394 ;
; RD_n        ; BUSDIR_n      ; 13.657 ;        ;        ; 13.657 ;
; RD_n        ; D[0]          ; 14.394 ; 15.293 ; 15.293 ; 14.394 ;
; RD_n        ; D[1]          ; 14.944 ; 14.944 ; 14.944 ; 14.944 ;
; RD_n        ; D[2]          ; 15.043 ; 15.335 ; 15.335 ; 15.043 ;
; RD_n        ; D[3]          ; 15.273 ; 15.687 ; 15.687 ; 15.273 ;
; RD_n        ; D[4]          ; 13.876 ; 15.687 ; 15.687 ; 13.876 ;
; RD_n        ; D[5]          ; 14.367 ; 16.458 ; 16.458 ; 14.367 ;
; RD_n        ; D[6]          ; 14.577 ; 16.407 ; 16.407 ; 14.577 ;
; RD_n        ; D[7]          ; 14.081 ; 16.742 ; 16.742 ; 14.081 ;
; RD_n        ; U1OE_n        ; 16.826 ;        ;        ; 16.826 ;
; RESET_n     ; LEDG[0]       ;        ; 11.452 ; 11.452 ;        ;
; RESET_n     ; WAIT_n        ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
; SLTSL_n     ; D[0]          ; 15.418 ; 15.503 ; 15.503 ; 15.418 ;
; SLTSL_n     ; D[1]          ; 15.154 ; 15.154 ; 15.154 ; 15.154 ;
; SLTSL_n     ; D[2]          ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; SLTSL_n     ; D[3]          ; 15.897 ; 15.897 ; 15.897 ; 15.897 ;
; SLTSL_n     ; D[4]          ; 14.892 ; 15.584 ; 15.584 ; 14.892 ;
; SLTSL_n     ; D[5]          ; 14.926 ; 16.668 ; 16.668 ; 14.926 ;
; SLTSL_n     ; D[6]          ; 15.136 ; 16.617 ; 16.617 ; 15.136 ;
; SLTSL_n     ; D[7]          ; 14.640 ; 16.952 ; 16.952 ; 14.640 ;
; SLTSL_n     ; LEDG[3]       ; 13.342 ;        ;        ; 13.342 ;
; SLTSL_n     ; LEDG[4]       ; 13.294 ;        ;        ; 13.294 ;
; SLTSL_n     ; LEDG[5]       ; 13.679 ;        ;        ; 13.679 ;
; SLTSL_n     ; LEDG[6]       ; 13.332 ;        ;        ; 13.332 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.493 ; 12.493 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.094 ;        ;        ; 14.094 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 13.697 ; 13.697 ; 13.697 ; 13.697 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.005 ; 14.005 ; 14.005 ; 14.005 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 14.477 ; 14.477 ; 14.477 ; 14.477 ;
; SLTSL_n     ; U1OE_n        ; 13.543 ;        ;        ; 13.543 ;
; SRAM_DQ[0]  ; D[0]          ; 14.130 ;        ;        ; 14.130 ;
; SRAM_DQ[1]  ; D[1]          ; 15.235 ;        ;        ; 15.235 ;
; SRAM_DQ[2]  ; D[2]          ; 14.733 ;        ;        ; 14.733 ;
; SRAM_DQ[3]  ; D[3]          ; 14.510 ;        ;        ; 14.510 ;
; SRAM_DQ[4]  ; D[4]          ; 14.226 ;        ;        ; 14.226 ;
; SRAM_DQ[5]  ; D[5]          ; 13.498 ;        ;        ; 13.498 ;
; SRAM_DQ[6]  ; D[6]          ; 13.957 ;        ;        ; 13.957 ;
; SRAM_DQ[7]  ; D[7]          ; 14.090 ;        ;        ; 14.090 ;
; SRAM_DQ[8]  ; D[0]          ; 14.432 ;        ;        ; 14.432 ;
; SRAM_DQ[9]  ; D[1]          ; 15.034 ;        ;        ; 15.034 ;
; SRAM_DQ[10] ; D[2]          ; 14.599 ;        ;        ; 14.599 ;
; SRAM_DQ[11] ; D[3]          ; 14.647 ;        ;        ; 14.647 ;
; SRAM_DQ[12] ; D[4]          ; 14.010 ;        ;        ; 14.010 ;
; SRAM_DQ[13] ; D[5]          ; 13.940 ;        ;        ; 13.940 ;
; SRAM_DQ[14] ; D[6]          ; 14.252 ;        ;        ; 14.252 ;
; SRAM_DQ[15] ; D[7]          ; 13.468 ;        ;        ; 13.468 ;
; SW[9]       ; D[0]          ; 11.597 ; 11.509 ; 11.509 ; 11.597 ;
; SW[9]       ; D[1]          ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; SW[9]       ; D[2]          ; 11.639 ; 11.639 ; 11.639 ; 11.639 ;
; SW[9]       ; D[3]          ; 11.991 ; 11.990 ; 11.990 ; 11.991 ;
; SW[9]       ; D[4]          ; 11.678 ; 10.983 ; 10.983 ; 11.678 ;
; SW[9]       ; D[5]          ; 12.762 ; 11.021 ; 11.021 ; 12.762 ;
; SW[9]       ; D[6]          ; 12.711 ; 11.231 ; 11.231 ; 12.711 ;
; SW[9]       ; D[7]          ; 13.046 ; 10.735 ; 10.735 ; 13.046 ;
; SW[9]       ; LEDG[3]       ;        ; 9.436  ; 9.436  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.388  ; 9.388  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.773  ; 9.773  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.426  ; 9.426  ;        ;
; SW[9]       ; LEDG[7]       ; 8.588  ;        ;        ; 8.588  ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.188 ; 10.188 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; SW[9]       ; SRAM_DQ[1]    ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; SW[9]       ; SRAM_DQ[2]    ; 10.427 ; 10.427 ; 10.427 ; 10.427 ;
; SW[9]       ; SRAM_DQ[3]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; SW[9]       ; SRAM_DQ[4]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[5]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[6]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; SW[9]       ; SRAM_DQ[7]    ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; SW[9]       ; SRAM_DQ[8]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[9]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[10]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; SW[9]       ; SRAM_DQ[11]   ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; SW[9]       ; SRAM_DQ[12]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[9]       ; SRAM_DQ[13]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[14]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[15]   ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; SW[9]       ; U1OE_n        ;        ; 9.637  ; 9.637  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; WR_n        ; SRAM_DQ[1]    ; 14.033 ; 14.033 ; 14.033 ; 14.033 ;
; WR_n        ; SRAM_DQ[2]    ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[3]    ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; WR_n        ; SRAM_DQ[4]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[5]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[6]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; WR_n        ; SRAM_DQ[7]    ; 13.416 ; 13.416 ; 13.416 ; 13.416 ;
; WR_n        ; SRAM_DQ[8]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[9]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[10]   ; 13.888 ; 13.888 ; 13.888 ; 13.888 ;
; WR_n        ; SRAM_DQ[11]   ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; WR_n        ; SRAM_DQ[12]   ; 13.396 ; 13.396 ; 13.396 ; 13.396 ;
; WR_n        ; SRAM_DQ[13]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[14]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[15]   ; 13.885 ; 13.885 ; 13.885 ; 13.885 ;
; WR_n        ; SRAM_WE_N     ; 10.586 ;        ;        ; 10.586 ;
; WR_n        ; U1OE_n        ; 15.913 ;        ;        ; 15.913 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 12.960 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.309 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.960 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.351 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 13.703 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 13.703 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 14.474 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 14.423 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 14.758 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 17.975 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.324 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 17.975 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.366 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.718 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.718 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.489 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.438 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.773 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 19.270 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 20.185 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 20.195 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.906 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.916 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 19.621 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.621 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 19.270 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.578 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.783 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.783 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.048 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.773 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.556 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.058 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.058 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 20.045 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 11.589 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.938 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.589 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.980 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.332 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.332 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 13.103 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 13.052 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 13.387 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.589 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.938 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.589 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.980 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.332 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.332 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 13.103 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 13.052 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 13.387 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 12.960    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.309    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.960    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.351    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 13.703    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 13.703    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 14.474    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 14.423    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 14.758    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 17.975    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.324    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 17.975    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.366    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.718    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.718    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.489    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.438    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.773    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 19.270    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 20.185    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 20.195    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.906    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.916    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 19.621    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.621    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 19.270    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.578    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.783    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.783    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.048    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.773    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.556    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.058    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.058    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 20.045    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 11.589    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.938    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.589    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.980    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.332    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.332    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 13.103    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 13.052    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 13.387    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.589    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.938    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.589    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.980    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.332    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.332    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 13.103    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 13.052    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 13.387    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.503    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.418    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.428    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.139    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.149    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.854    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.854    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.503    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.811    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.021    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.021    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.286    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.011    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.794    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.296    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.296    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.283    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.761 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.534 ; -9.916        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.222 ; -29.222               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                          ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.761 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.262      ;
; 0.865 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.500        ; 3.493      ; 3.160      ;
; 0.865 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.500        ; 3.493      ; 3.160      ;
; 0.865 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.500        ; 3.493      ; 3.160      ;
; 0.865 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.500        ; 3.493      ; 3.160      ;
; 0.872 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.500        ; 3.487      ; 3.147      ;
; 0.872 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.500        ; 3.487      ; 3.147      ;
; 0.872 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.500        ; 3.487      ; 3.147      ;
; 0.872 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.500        ; 3.487      ; 3.147      ;
; 0.872 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.500        ; 3.487      ; 3.147      ;
; 0.873 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.500        ; 3.492      ; 3.151      ;
; 0.873 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.500        ; 3.492      ; 3.151      ;
; 0.873 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.500        ; 3.492      ; 3.151      ;
; 0.873 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.500        ; 3.492      ; 3.151      ;
; 0.873 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.500        ; 3.492      ; 3.151      ;
; 0.914 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.109      ;
; 0.914 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.109      ;
; 0.914 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.109      ;
; 0.914 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.109      ;
; 0.914 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.500        ; 3.491      ; 3.109      ;
; 1.261 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.262      ;
; 1.365 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 1.000        ; 3.493      ; 3.160      ;
; 1.365 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 1.000        ; 3.493      ; 3.160      ;
; 1.365 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 1.000        ; 3.493      ; 3.160      ;
; 1.365 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 1.000        ; 3.493      ; 3.160      ;
; 1.372 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 1.000        ; 3.487      ; 3.147      ;
; 1.372 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 1.000        ; 3.487      ; 3.147      ;
; 1.372 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 1.000        ; 3.487      ; 3.147      ;
; 1.372 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 1.000        ; 3.487      ; 3.147      ;
; 1.372 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 1.000        ; 3.487      ; 3.147      ;
; 1.373 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 1.000        ; 3.492      ; 3.151      ;
; 1.373 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 1.000        ; 3.492      ; 3.151      ;
; 1.373 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 1.000        ; 3.492      ; 3.151      ;
; 1.373 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 1.000        ; 3.492      ; 3.151      ;
; 1.373 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 1.000        ; 3.492      ; 3.151      ;
; 1.414 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.109      ;
; 1.414 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.109      ;
; 1.414 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.109      ;
; 1.414 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.109      ;
; 1.414 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 1.000        ; 3.491      ; 3.109      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                            ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.534 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.109      ;
; -0.534 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.109      ;
; -0.534 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.109      ;
; -0.534 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.109      ;
; -0.534 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.109      ;
; -0.493 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.000        ; 3.492      ; 3.151      ;
; -0.493 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.000        ; 3.492      ; 3.151      ;
; -0.493 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.000        ; 3.492      ; 3.151      ;
; -0.493 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.000        ; 3.492      ; 3.151      ;
; -0.493 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.000        ; 3.492      ; 3.151      ;
; -0.492 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.000        ; 3.487      ; 3.147      ;
; -0.492 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.000        ; 3.487      ; 3.147      ;
; -0.492 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.000        ; 3.487      ; 3.147      ;
; -0.492 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.000        ; 3.487      ; 3.147      ;
; -0.492 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.000        ; 3.487      ; 3.147      ;
; -0.485 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.000        ; 3.493      ; 3.160      ;
; -0.485 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.000        ; 3.493      ; 3.160      ;
; -0.485 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.000        ; 3.493      ; 3.160      ;
; -0.485 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.000        ; 3.493      ; 3.160      ;
; -0.381 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.000        ; 3.491      ; 3.262      ;
; -0.034 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.109      ;
; -0.034 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.109      ;
; -0.034 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.109      ;
; -0.034 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.109      ;
; -0.034 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.109      ;
; 0.007  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; -0.500       ; 3.492      ; 3.151      ;
; 0.007  ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; -0.500       ; 3.492      ; 3.151      ;
; 0.007  ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; -0.500       ; 3.492      ; 3.151      ;
; 0.007  ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; -0.500       ; 3.492      ; 3.151      ;
; 0.007  ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; -0.500       ; 3.492      ; 3.151      ;
; 0.008  ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; -0.500       ; 3.487      ; 3.147      ;
; 0.008  ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; -0.500       ; 3.487      ; 3.147      ;
; 0.008  ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; -0.500       ; 3.487      ; 3.147      ;
; 0.008  ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; -0.500       ; 3.487      ; 3.147      ;
; 0.008  ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; -0.500       ; 3.487      ; 3.147      ;
; 0.015  ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; -0.500       ; 3.493      ; 3.160      ;
; 0.015  ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; -0.500       ; 3.493      ; 3.160      ;
; 0.015  ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; -0.500       ; 3.493      ; 3.160      ;
; 0.015  ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; -0.500       ; 3.493      ; 3.160      ;
; 0.119  ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; -0.500       ; 3.491      ; 3.262      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 2.729  ; 2.729  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 2.610  ; 2.610  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 2.159  ; 2.159  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.261 ; -0.261 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 2.261  ; 2.261  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 2.320  ; 2.320  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 2.659  ; 2.659  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 2.419  ; 2.419  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 2.729  ; 2.729  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 1.185  ; 1.185  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.995  ; 0.995  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 1.185  ; 1.185  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 0.672  ; 0.672  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.876  ; 0.876  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 0.780  ; 0.780  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.714  ; 0.714  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.019 ; -0.019 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.158  ; 0.158  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.534  ; 0.534  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.951 ; -1.951 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.580 ; -1.580 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.534  ; 0.534  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -1.988 ; -1.988 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -2.047 ; -2.047 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.386 ; -2.386 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -1.880 ; -1.880 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -2.190 ; -2.190 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.139  ; 0.139  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; -0.140 ; -0.140 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.519 ; -0.519 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.304 ; -0.304 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; -0.191 ; -0.191 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.373 ; -0.373 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.594 ; -0.594 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.139  ; 0.139  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; -0.038 ; -0.038 ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 6.277 ; 6.277 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 6.015 ; 6.015 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 6.277 ; 6.277 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 6.021 ; 6.021 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 6.003 ; 6.003 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.833 ; 5.833 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.889 ; 5.889 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.737 ; 5.737 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.508 ; 5.508 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.821 ; 4.821 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.829 ; 4.829 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 4.826 ; 4.826 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.176 ; 5.176 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.161 ; 5.161 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 9.604 ; 9.604 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 9.347 ; 9.347 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 9.604 ; 9.604 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 9.355 ; 9.355 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 9.360 ; 9.360 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 9.174 ; 9.174 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 8.693 ; 8.693 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 8.800 ; 8.800 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 8.641 ; 8.641 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 8.599 ; 8.599 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 8.439 ; 8.439 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 8.451 ; 8.451 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 8.491 ; 8.491 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 8.478 ; 8.478 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 8.585 ; 8.585 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 8.582 ; 8.582 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 8.599 ; 8.599 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 9.643 ; 9.643 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 9.003 ; 9.003 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 9.643 ; 9.643 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 9.367 ; 9.367 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 8.696 ; 8.696 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 8.939 ; 8.939 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 9.023 ; 9.023 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 9.257 ; 9.257 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 7.492 ; 7.492 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 7.358 ; 7.358 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 7.365 ; 7.365 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 7.492 ; 7.492 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 7.363 ; 7.363 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.804 ; 5.804 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.175 ; 6.175 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.242 ; 6.242 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.366 ; 6.366 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.244 ; 6.244 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 8.599 ; 8.599 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 8.173 ; 8.173 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 8.315 ; 8.315 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 8.255 ; 8.255 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 8.599 ; 8.599 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 7.713 ; 7.713 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 8.154 ; 8.154 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 8.139 ; 8.139 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.161 ; 5.161 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 4.644 ; 4.644 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.151 ; 5.151 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.413 ; 5.413 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.019 ; 5.019 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.026 ; 5.026 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.967 ; 4.967 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.025 ; 5.025 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.873 ; 4.873 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.644 ; 4.644 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.821 ; 4.821 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.821 ; 4.821 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.829 ; 4.829 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 4.826 ; 4.826 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.176 ; 5.176 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.132 ; 5.132 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 4.644 ; 4.644 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.151 ; 5.151 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.413 ; 5.413 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.019 ; 5.019 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.026 ; 5.026 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.967 ; 4.967 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.025 ; 5.025 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.873 ; 4.873 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.644 ; 4.644 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 7.652 ; 7.652 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.652 ; 7.652 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.663 ; 7.663 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.704 ; 7.704 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.691 ; 7.691 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.798 ; 7.798 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.793 ; 7.793 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.810 ; 7.810 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.037 ; 7.037 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.346 ; 7.346 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.986 ; 7.986 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.706 ; 7.706 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.037 ; 7.037 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.282 ; 7.282 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.362 ; 7.362 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.599 ; 7.599 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.821 ; 4.821 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.821 ; 4.821 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.829 ; 4.829 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.962 ; 4.962 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 4.826 ; 4.826 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.804 ; 5.804 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.804 ; 5.804 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.175 ; 6.175 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.242 ; 6.242 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.366 ; 6.366 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.244 ; 6.244 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.814 ; 5.814 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.800 ; 7.800 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.528 ; 7.528 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.724 ; 7.724 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.572 ; 7.572 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.176 ; 5.176 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.400 ; 7.400 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.385 ; 7.385 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.132 ; 5.132 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 8.997  ; 8.990  ; 8.990  ; 8.997  ;
; A[0]        ; D[1]          ; 9.259  ; 9.249  ; 9.249  ; 9.259  ;
; A[0]        ; D[2]          ; 8.982  ; 9.003  ; 9.003  ; 8.982  ;
; A[0]        ; D[3]          ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[0]        ; D[4]          ; 8.813  ; 8.815  ; 8.815  ; 8.813  ;
; A[0]        ; D[5]          ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[0]        ; D[6]          ; 9.038  ; 9.038  ; 9.038  ; 9.038  ;
; A[0]        ; D[7]          ; 9.165  ; 9.165  ; 9.165  ; 9.165  ;
; A[0]        ; LEDG[3]       ; 7.803  ;        ;        ; 7.803  ;
; A[0]        ; LEDG[4]       ; 7.811  ;        ;        ; 7.811  ;
; A[0]        ; LEDG[5]       ; 7.944  ;        ;        ; 7.944  ;
; A[0]        ; LEDG[6]       ; 7.808  ;        ;        ; 7.808  ;
; A[0]        ; SRAM_ADDR[0]  ; 5.939  ;        ;        ; 5.939  ;
; A[0]        ; SRAM_CE_N     ; 8.158  ;        ;        ; 8.158  ;
; A[0]        ; SRAM_DQ[0]    ; 8.358  ; 8.358  ; 8.358  ; 8.358  ;
; A[0]        ; SRAM_DQ[1]    ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; A[0]        ; SRAM_DQ[2]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; A[0]        ; SRAM_DQ[3]    ; 8.265  ; 8.265  ; 8.265  ; 8.265  ;
; A[0]        ; SRAM_DQ[4]    ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; A[0]        ; SRAM_DQ[5]    ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; A[0]        ; SRAM_DQ[6]    ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; A[0]        ; SRAM_DQ[7]    ; 8.117  ; 8.117  ; 8.117  ; 8.117  ;
; A[0]        ; SRAM_DQ[8]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; A[0]        ; SRAM_DQ[9]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; A[0]        ; SRAM_DQ[10]   ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; A[0]        ; SRAM_DQ[11]   ; 8.164  ; 8.164  ; 8.164  ; 8.164  ;
; A[0]        ; SRAM_DQ[12]   ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[0]        ; SRAM_DQ[13]   ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[0]        ; SRAM_DQ[14]   ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[0]        ; SRAM_DQ[15]   ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; A[1]        ; D[0]          ; 8.546  ; 8.539  ; 8.539  ; 8.546  ;
; A[1]        ; D[1]          ; 8.808  ; 8.798  ; 8.798  ; 8.808  ;
; A[1]        ; D[2]          ; 8.531  ; 8.552  ; 8.552  ; 8.531  ;
; A[1]        ; D[3]          ; 8.534  ; 8.534  ; 8.534  ; 8.534  ;
; A[1]        ; D[4]          ; 8.362  ; 8.364  ; 8.364  ; 8.362  ;
; A[1]        ; D[5]          ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; A[1]        ; D[6]          ; 8.587  ; 8.587  ; 8.587  ; 8.587  ;
; A[1]        ; D[7]          ; 8.714  ; 8.714  ; 8.714  ; 8.714  ;
; A[1]        ; LEDG[3]       ; 7.352  ;        ;        ; 7.352  ;
; A[1]        ; LEDG[4]       ; 7.360  ;        ;        ; 7.360  ;
; A[1]        ; LEDG[5]       ; 7.493  ;        ;        ; 7.493  ;
; A[1]        ; LEDG[6]       ; 7.357  ;        ;        ; 7.357  ;
; A[1]        ; SRAM_ADDR[1]  ; 5.831  ;        ;        ; 5.831  ;
; A[1]        ; SRAM_CE_N     ; 7.707  ;        ;        ; 7.707  ;
; A[1]        ; SRAM_DQ[0]    ; 7.907  ; 7.907  ; 7.907  ; 7.907  ;
; A[1]        ; SRAM_DQ[1]    ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[1]        ; SRAM_DQ[2]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; A[1]        ; SRAM_DQ[3]    ; 7.814  ; 7.814  ; 7.814  ; 7.814  ;
; A[1]        ; SRAM_DQ[4]    ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[1]        ; SRAM_DQ[5]    ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[1]        ; SRAM_DQ[6]    ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; A[1]        ; SRAM_DQ[7]    ; 7.666  ; 7.666  ; 7.666  ; 7.666  ;
; A[1]        ; SRAM_DQ[8]    ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[1]        ; SRAM_DQ[9]    ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[1]        ; SRAM_DQ[10]   ; 7.815  ; 7.815  ; 7.815  ; 7.815  ;
; A[1]        ; SRAM_DQ[11]   ; 7.713  ; 7.713  ; 7.713  ; 7.713  ;
; A[1]        ; SRAM_DQ[12]   ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; A[1]        ; SRAM_DQ[13]   ; 7.825  ; 7.825  ; 7.825  ; 7.825  ;
; A[1]        ; SRAM_DQ[14]   ; 7.825  ; 7.825  ; 7.825  ; 7.825  ;
; A[1]        ; SRAM_DQ[15]   ; 7.815  ; 7.815  ; 7.815  ; 7.815  ;
; A[3]        ; BUSDIR_n      ;        ; 6.391  ; 6.391  ;        ;
; A[3]        ; D[0]          ; 8.537  ; 8.530  ; 8.530  ; 8.537  ;
; A[3]        ; D[1]          ; 8.799  ; 8.789  ; 8.789  ; 8.799  ;
; A[3]        ; D[2]          ; 8.522  ; 8.543  ; 8.543  ; 8.522  ;
; A[3]        ; D[3]          ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; A[3]        ; D[4]          ; 8.353  ; 8.355  ; 8.355  ; 8.353  ;
; A[3]        ; D[5]          ; 8.616  ; 8.616  ; 8.616  ; 8.616  ;
; A[3]        ; D[6]          ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[3]        ; D[7]          ; 8.705  ; 8.705  ; 8.705  ; 8.705  ;
; A[3]        ; LEDG[3]       ; 7.343  ;        ;        ; 7.343  ;
; A[3]        ; LEDG[4]       ; 7.351  ;        ;        ; 7.351  ;
; A[3]        ; LEDG[5]       ; 7.484  ;        ;        ; 7.484  ;
; A[3]        ; LEDG[6]       ; 7.348  ;        ;        ; 7.348  ;
; A[3]        ; SRAM_ADDR[3]  ; 5.724  ;        ;        ; 5.724  ;
; A[3]        ; SRAM_CE_N     ; 7.698  ;        ;        ; 7.698  ;
; A[3]        ; SRAM_DQ[0]    ; 7.898  ; 7.898  ; 7.898  ; 7.898  ;
; A[3]        ; SRAM_DQ[1]    ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; A[3]        ; SRAM_DQ[2]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; A[3]        ; SRAM_DQ[3]    ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; A[3]        ; SRAM_DQ[4]    ; 7.690  ; 7.690  ; 7.690  ; 7.690  ;
; A[3]        ; SRAM_DQ[5]    ; 7.690  ; 7.690  ; 7.690  ; 7.690  ;
; A[3]        ; SRAM_DQ[6]    ; 7.535  ; 7.535  ; 7.535  ; 7.535  ;
; A[3]        ; SRAM_DQ[7]    ; 7.657  ; 7.657  ; 7.657  ; 7.657  ;
; A[3]        ; SRAM_DQ[8]    ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; A[3]        ; SRAM_DQ[9]    ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; A[3]        ; SRAM_DQ[10]   ; 7.806  ; 7.806  ; 7.806  ; 7.806  ;
; A[3]        ; SRAM_DQ[11]   ; 7.704  ; 7.704  ; 7.704  ; 7.704  ;
; A[3]        ; SRAM_DQ[12]   ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; A[3]        ; SRAM_DQ[13]   ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; A[3]        ; SRAM_DQ[14]   ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; A[3]        ; SRAM_DQ[15]   ; 7.806  ; 7.806  ; 7.806  ; 7.806  ;
; A[3]        ; U1OE_n        ;        ; 7.683  ; 7.683  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.450  ; 6.450  ;        ;
; A[4]        ; D[0]          ; 8.596  ; 8.589  ; 8.589  ; 8.596  ;
; A[4]        ; D[1]          ; 8.858  ; 8.848  ; 8.848  ; 8.858  ;
; A[4]        ; D[2]          ; 8.581  ; 8.602  ; 8.602  ; 8.581  ;
; A[4]        ; D[3]          ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; A[4]        ; D[4]          ; 8.412  ; 8.414  ; 8.414  ; 8.412  ;
; A[4]        ; D[5]          ; 8.675  ; 8.675  ; 8.675  ; 8.675  ;
; A[4]        ; D[6]          ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[4]        ; D[7]          ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; A[4]        ; HEX0[0]       ; 5.896  ; 5.896  ; 5.896  ; 5.896  ;
; A[4]        ; HEX0[1]       ; 6.021  ; 6.021  ; 6.021  ; 6.021  ;
; A[4]        ; HEX0[2]       ;        ; 6.021  ; 6.021  ;        ;
; A[4]        ; HEX0[3]       ; 6.260  ; 6.260  ; 6.260  ; 6.260  ;
; A[4]        ; HEX0[4]       ; 6.049  ;        ;        ; 6.049  ;
; A[4]        ; HEX0[5]       ; 6.051  ;        ;        ; 6.051  ;
; A[4]        ; HEX0[6]       ; 6.647  ; 6.647  ; 6.647  ; 6.647  ;
; A[4]        ; LEDG[3]       ; 7.402  ;        ;        ; 7.402  ;
; A[4]        ; LEDG[4]       ; 7.410  ;        ;        ; 7.410  ;
; A[4]        ; LEDG[5]       ; 7.543  ;        ;        ; 7.543  ;
; A[4]        ; LEDG[6]       ; 7.407  ;        ;        ; 7.407  ;
; A[4]        ; SRAM_ADDR[4]  ; 5.639  ;        ;        ; 5.639  ;
; A[4]        ; SRAM_CE_N     ; 7.757  ;        ;        ; 7.757  ;
; A[4]        ; SRAM_DQ[0]    ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; A[4]        ; SRAM_DQ[1]    ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[4]        ; SRAM_DQ[2]    ; 7.854  ; 7.854  ; 7.854  ; 7.854  ;
; A[4]        ; SRAM_DQ[3]    ; 7.864  ; 7.864  ; 7.864  ; 7.864  ;
; A[4]        ; SRAM_DQ[4]    ; 7.749  ; 7.749  ; 7.749  ; 7.749  ;
; A[4]        ; SRAM_DQ[5]    ; 7.749  ; 7.749  ; 7.749  ; 7.749  ;
; A[4]        ; SRAM_DQ[6]    ; 7.594  ; 7.594  ; 7.594  ; 7.594  ;
; A[4]        ; SRAM_DQ[7]    ; 7.716  ; 7.716  ; 7.716  ; 7.716  ;
; A[4]        ; SRAM_DQ[8]    ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; A[4]        ; SRAM_DQ[9]    ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; A[4]        ; SRAM_DQ[10]   ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; A[4]        ; SRAM_DQ[11]   ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; A[4]        ; SRAM_DQ[12]   ; 7.705  ; 7.705  ; 7.705  ; 7.705  ;
; A[4]        ; SRAM_DQ[13]   ; 7.875  ; 7.875  ; 7.875  ; 7.875  ;
; A[4]        ; SRAM_DQ[14]   ; 7.875  ; 7.875  ; 7.875  ; 7.875  ;
; A[4]        ; SRAM_DQ[15]   ; 7.865  ; 7.865  ; 7.865  ; 7.865  ;
; A[4]        ; U1OE_n        ;        ; 7.742  ; 7.742  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 6.789  ; 6.789  ;        ;
; A[5]        ; D[0]          ; 8.935  ; 8.928  ; 8.928  ; 8.935  ;
; A[5]        ; D[1]          ; 9.197  ; 9.187  ; 9.187  ; 9.197  ;
; A[5]        ; D[2]          ; 8.920  ; 8.941  ; 8.941  ; 8.920  ;
; A[5]        ; D[3]          ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[5]        ; D[4]          ; 8.751  ; 8.753  ; 8.753  ; 8.751  ;
; A[5]        ; D[5]          ; 9.014  ; 9.014  ; 9.014  ; 9.014  ;
; A[5]        ; D[6]          ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; A[5]        ; D[7]          ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; A[5]        ; HEX0[0]       ; 6.332  ; 6.332  ; 6.332  ; 6.332  ;
; A[5]        ; HEX0[1]       ; 6.456  ; 6.456  ; 6.456  ; 6.456  ;
; A[5]        ; HEX0[2]       ; 6.465  ;        ;        ; 6.465  ;
; A[5]        ; HEX0[3]       ; 6.697  ; 6.697  ; 6.697  ; 6.697  ;
; A[5]        ; HEX0[4]       ;        ; 6.482  ; 6.482  ;        ;
; A[5]        ; HEX0[5]       ; 6.485  ; 6.485  ; 6.485  ; 6.485  ;
; A[5]        ; HEX0[6]       ; 7.084  ; 7.084  ; 7.084  ; 7.084  ;
; A[5]        ; LEDG[3]       ; 7.741  ;        ;        ; 7.741  ;
; A[5]        ; LEDG[4]       ; 7.749  ;        ;        ; 7.749  ;
; A[5]        ; LEDG[5]       ; 7.882  ;        ;        ; 7.882  ;
; A[5]        ; LEDG[6]       ; 7.746  ;        ;        ; 7.746  ;
; A[5]        ; SRAM_ADDR[5]  ; 5.397  ;        ;        ; 5.397  ;
; A[5]        ; SRAM_CE_N     ; 8.096  ;        ;        ; 8.096  ;
; A[5]        ; SRAM_DQ[0]    ; 8.296  ; 8.296  ; 8.296  ; 8.296  ;
; A[5]        ; SRAM_DQ[1]    ; 8.306  ; 8.306  ; 8.306  ; 8.306  ;
; A[5]        ; SRAM_DQ[2]    ; 8.193  ; 8.193  ; 8.193  ; 8.193  ;
; A[5]        ; SRAM_DQ[3]    ; 8.203  ; 8.203  ; 8.203  ; 8.203  ;
; A[5]        ; SRAM_DQ[4]    ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[5]        ; SRAM_DQ[5]    ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[5]        ; SRAM_DQ[6]    ; 7.933  ; 7.933  ; 7.933  ; 7.933  ;
; A[5]        ; SRAM_DQ[7]    ; 8.055  ; 8.055  ; 8.055  ; 8.055  ;
; A[5]        ; SRAM_DQ[8]    ; 8.112  ; 8.112  ; 8.112  ; 8.112  ;
; A[5]        ; SRAM_DQ[9]    ; 8.112  ; 8.112  ; 8.112  ; 8.112  ;
; A[5]        ; SRAM_DQ[10]   ; 8.204  ; 8.204  ; 8.204  ; 8.204  ;
; A[5]        ; SRAM_DQ[11]   ; 8.102  ; 8.102  ; 8.102  ; 8.102  ;
; A[5]        ; SRAM_DQ[12]   ; 8.044  ; 8.044  ; 8.044  ; 8.044  ;
; A[5]        ; SRAM_DQ[13]   ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; A[5]        ; SRAM_DQ[14]   ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; A[5]        ; SRAM_DQ[15]   ; 8.204  ; 8.204  ; 8.204  ; 8.204  ;
; A[5]        ; U1OE_n        ;        ; 8.081  ; 8.081  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 6.381  ; 6.381  ;        ;
; A[6]        ; D[0]          ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; A[6]        ; D[1]          ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; A[6]        ; D[2]          ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[6]        ; D[3]          ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[6]        ; D[4]          ; 8.622  ; 8.624  ; 8.624  ; 8.622  ;
; A[6]        ; D[5]          ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; A[6]        ; D[6]          ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; A[6]        ; D[7]          ; 8.974  ; 8.974  ; 8.974  ; 8.974  ;
; A[6]        ; HEX0[0]       ; 6.276  ; 6.276  ; 6.276  ; 6.276  ;
; A[6]        ; HEX0[1]       ; 6.405  ;        ;        ; 6.405  ;
; A[6]        ; HEX0[2]       ; 6.409  ; 6.409  ; 6.409  ; 6.409  ;
; A[6]        ; HEX0[3]       ; 6.641  ; 6.641  ; 6.641  ; 6.641  ;
; A[6]        ; HEX0[4]       ; 6.427  ; 6.427  ; 6.427  ; 6.427  ;
; A[6]        ; HEX0[5]       ; 6.430  ; 6.430  ; 6.430  ; 6.430  ;
; A[6]        ; HEX0[6]       ; 7.029  ; 7.029  ; 7.029  ; 7.029  ;
; A[6]        ; LEDG[3]       ; 7.612  ;        ;        ; 7.612  ;
; A[6]        ; LEDG[4]       ; 7.620  ;        ;        ; 7.620  ;
; A[6]        ; LEDG[5]       ; 7.753  ;        ;        ; 7.753  ;
; A[6]        ; LEDG[6]       ; 7.617  ;        ;        ; 7.617  ;
; A[6]        ; SRAM_ADDR[6]  ; 5.639  ;        ;        ; 5.639  ;
; A[6]        ; SRAM_CE_N     ; 7.967  ;        ;        ; 7.967  ;
; A[6]        ; SRAM_DQ[0]    ; 8.167  ; 8.167  ; 8.167  ; 8.167  ;
; A[6]        ; SRAM_DQ[1]    ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[6]        ; SRAM_DQ[2]    ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; A[6]        ; SRAM_DQ[3]    ; 8.074  ; 8.074  ; 8.074  ; 8.074  ;
; A[6]        ; SRAM_DQ[4]    ; 7.959  ; 7.959  ; 7.959  ; 7.959  ;
; A[6]        ; SRAM_DQ[5]    ; 7.959  ; 7.959  ; 7.959  ; 7.959  ;
; A[6]        ; SRAM_DQ[6]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; A[6]        ; SRAM_DQ[7]    ; 7.926  ; 7.926  ; 7.926  ; 7.926  ;
; A[6]        ; SRAM_DQ[8]    ; 7.983  ; 7.983  ; 7.983  ; 7.983  ;
; A[6]        ; SRAM_DQ[9]    ; 7.983  ; 7.983  ; 7.983  ; 7.983  ;
; A[6]        ; SRAM_DQ[10]   ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; A[6]        ; SRAM_DQ[11]   ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; A[6]        ; SRAM_DQ[12]   ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[6]        ; SRAM_DQ[13]   ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; A[6]        ; SRAM_DQ[14]   ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; A[6]        ; SRAM_DQ[15]   ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; A[6]        ; U1OE_n        ;        ; 7.673  ; 7.673  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 6.592  ; 6.592  ;        ;
; A[7]        ; D[0]          ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; A[7]        ; D[1]          ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; A[7]        ; D[2]          ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; A[7]        ; D[3]          ; 9.104  ; 9.104  ; 9.104  ; 9.104  ;
; A[7]        ; D[4]          ; 8.932  ; 8.934  ; 8.934  ; 8.932  ;
; A[7]        ; D[5]          ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; A[7]        ; D[6]          ; 9.157  ; 9.157  ; 9.157  ; 9.157  ;
; A[7]        ; D[7]          ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; A[7]        ; HEX0[0]       ; 6.452  ; 6.452  ; 6.452  ; 6.452  ;
; A[7]        ; HEX0[1]       ; 6.585  ; 6.585  ; 6.585  ; 6.585  ;
; A[7]        ; HEX0[2]       ; 6.578  ; 6.578  ; 6.578  ; 6.578  ;
; A[7]        ; HEX0[3]       ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; A[7]        ; HEX0[4]       ;        ; 6.617  ; 6.617  ;        ;
; A[7]        ; HEX0[5]       ; 6.617  ; 6.617  ; 6.617  ; 6.617  ;
; A[7]        ; HEX0[6]       ; 7.203  ; 7.203  ; 7.203  ; 7.203  ;
; A[7]        ; LEDG[3]       ; 7.922  ;        ;        ; 7.922  ;
; A[7]        ; LEDG[4]       ; 7.930  ;        ;        ; 7.930  ;
; A[7]        ; LEDG[5]       ; 8.063  ;        ;        ; 8.063  ;
; A[7]        ; LEDG[6]       ; 7.927  ;        ;        ; 7.927  ;
; A[7]        ; SRAM_ADDR[7]  ; 5.970  ;        ;        ; 5.970  ;
; A[7]        ; SRAM_CE_N     ; 8.277  ;        ;        ; 8.277  ;
; A[7]        ; SRAM_DQ[0]    ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; A[7]        ; SRAM_DQ[1]    ; 8.487  ; 8.487  ; 8.487  ; 8.487  ;
; A[7]        ; SRAM_DQ[2]    ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; A[7]        ; SRAM_DQ[3]    ; 8.384  ; 8.384  ; 8.384  ; 8.384  ;
; A[7]        ; SRAM_DQ[4]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; A[7]        ; SRAM_DQ[5]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; A[7]        ; SRAM_DQ[6]    ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; A[7]        ; SRAM_DQ[7]    ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; A[7]        ; SRAM_DQ[8]    ; 8.293  ; 8.293  ; 8.293  ; 8.293  ;
; A[7]        ; SRAM_DQ[9]    ; 8.293  ; 8.293  ; 8.293  ; 8.293  ;
; A[7]        ; SRAM_DQ[10]   ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; A[7]        ; SRAM_DQ[11]   ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; A[7]        ; SRAM_DQ[12]   ; 8.225  ; 8.225  ; 8.225  ; 8.225  ;
; A[7]        ; SRAM_DQ[13]   ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; A[7]        ; SRAM_DQ[14]   ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; A[7]        ; SRAM_DQ[15]   ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; A[7]        ; U1OE_n        ;        ; 7.884  ; 7.884  ;        ;
; A[8]        ; D[0]          ; 10.179 ; 10.198 ; 10.198 ; 10.179 ;
; A[8]        ; D[1]          ; 10.441 ; 10.431 ; 10.431 ; 10.441 ;
; A[8]        ; D[2]          ; 10.164 ; 10.211 ; 10.211 ; 10.164 ;
; A[8]        ; D[3]          ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
; A[8]        ; D[4]          ; 9.995  ; 10.023 ; 10.023 ; 9.995  ;
; A[8]        ; D[5]          ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[8]        ; D[6]          ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; A[8]        ; D[7]          ; 10.347 ; 10.347 ; 10.347 ; 10.347 ;
; A[8]        ; HEX1[0]       ; 5.934  ; 5.934  ; 5.934  ; 5.934  ;
; A[8]        ; HEX1[1]       ; 5.776  ; 5.776  ; 5.776  ; 5.776  ;
; A[8]        ; HEX1[2]       ;        ; 5.773  ; 5.773  ;        ;
; A[8]        ; HEX1[3]       ; 5.786  ; 5.786  ; 5.786  ; 5.786  ;
; A[8]        ; HEX1[4]       ; 5.804  ;        ;        ; 5.804  ;
; A[8]        ; HEX1[5]       ; 5.933  ;        ;        ; 5.933  ;
; A[8]        ; HEX1[6]       ; 5.933  ; 5.933  ; 5.933  ; 5.933  ;
; A[8]        ; LEDG[3]       ; 8.985  ;        ;        ; 8.985  ;
; A[8]        ; LEDG[4]       ; 8.993  ;        ;        ; 8.993  ;
; A[8]        ; LEDG[5]       ; 9.126  ;        ;        ; 9.126  ;
; A[8]        ; LEDG[6]       ; 8.990  ;        ;        ; 8.990  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491  ;        ;        ; 5.491  ;
; A[8]        ; SRAM_CE_N     ; 9.340  ;        ;        ; 9.340  ;
; A[8]        ; SRAM_DQ[0]    ; 9.540  ; 9.540  ; 9.540  ; 9.540  ;
; A[8]        ; SRAM_DQ[1]    ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; A[8]        ; SRAM_DQ[2]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; A[8]        ; SRAM_DQ[3]    ; 9.447  ; 9.447  ; 9.447  ; 9.447  ;
; A[8]        ; SRAM_DQ[4]    ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; A[8]        ; SRAM_DQ[5]    ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; A[8]        ; SRAM_DQ[6]    ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; A[8]        ; SRAM_DQ[7]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; A[8]        ; SRAM_DQ[8]    ; 9.356  ; 9.356  ; 9.356  ; 9.356  ;
; A[8]        ; SRAM_DQ[9]    ; 9.356  ; 9.356  ; 9.356  ; 9.356  ;
; A[8]        ; SRAM_DQ[10]   ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; A[8]        ; SRAM_DQ[11]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[8]        ; SRAM_DQ[12]   ; 9.288  ; 9.288  ; 9.288  ; 9.288  ;
; A[8]        ; SRAM_DQ[13]   ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; A[8]        ; SRAM_DQ[14]   ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; A[8]        ; SRAM_DQ[15]   ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; A[9]        ; D[0]          ; 10.096 ; 10.115 ; 10.115 ; 10.096 ;
; A[9]        ; D[1]          ; 10.358 ; 10.348 ; 10.348 ; 10.358 ;
; A[9]        ; D[2]          ; 10.081 ; 10.128 ; 10.128 ; 10.081 ;
; A[9]        ; D[3]          ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; A[9]        ; D[4]          ; 9.912  ; 9.940  ; 9.940  ; 9.912  ;
; A[9]        ; D[5]          ; 10.175 ; 10.175 ; 10.175 ; 10.175 ;
; A[9]        ; D[6]          ; 10.137 ; 10.137 ; 10.137 ; 10.137 ;
; A[9]        ; D[7]          ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; A[9]        ; HEX1[0]       ; 5.858  ; 5.858  ; 5.858  ; 5.858  ;
; A[9]        ; HEX1[1]       ; 5.697  ; 5.697  ; 5.697  ; 5.697  ;
; A[9]        ; HEX1[2]       ; 5.695  ;        ;        ; 5.695  ;
; A[9]        ; HEX1[3]       ; 5.709  ; 5.709  ; 5.709  ; 5.709  ;
; A[9]        ; HEX1[4]       ;        ; 5.720  ; 5.720  ;        ;
; A[9]        ; HEX1[5]       ; 5.857  ; 5.857  ; 5.857  ; 5.857  ;
; A[9]        ; HEX1[6]       ; 5.857  ; 5.857  ; 5.857  ; 5.857  ;
; A[9]        ; LEDG[3]       ; 8.902  ;        ;        ; 8.902  ;
; A[9]        ; LEDG[4]       ; 8.910  ;        ;        ; 8.910  ;
; A[9]        ; LEDG[5]       ; 9.043  ;        ;        ; 9.043  ;
; A[9]        ; LEDG[6]       ; 8.907  ;        ;        ; 8.907  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623  ;        ;        ; 5.623  ;
; A[9]        ; SRAM_CE_N     ; 9.257  ;        ;        ; 9.257  ;
; A[9]        ; SRAM_DQ[0]    ; 9.457  ; 9.457  ; 9.457  ; 9.457  ;
; A[9]        ; SRAM_DQ[1]    ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; A[9]        ; SRAM_DQ[2]    ; 9.354  ; 9.354  ; 9.354  ; 9.354  ;
; A[9]        ; SRAM_DQ[3]    ; 9.364  ; 9.364  ; 9.364  ; 9.364  ;
; A[9]        ; SRAM_DQ[4]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; A[9]        ; SRAM_DQ[5]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; A[9]        ; SRAM_DQ[6]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; A[9]        ; SRAM_DQ[7]    ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; A[9]        ; SRAM_DQ[8]    ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[9]        ; SRAM_DQ[9]    ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[9]        ; SRAM_DQ[10]   ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; A[9]        ; SRAM_DQ[11]   ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; A[9]        ; SRAM_DQ[12]   ; 9.205  ; 9.205  ; 9.205  ; 9.205  ;
; A[9]        ; SRAM_DQ[13]   ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; A[9]        ; SRAM_DQ[14]   ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; A[9]        ; SRAM_DQ[15]   ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; A[10]       ; D[0]          ; 10.228 ; 10.247 ; 10.247 ; 10.228 ;
; A[10]       ; D[1]          ; 10.490 ; 10.480 ; 10.480 ; 10.490 ;
; A[10]       ; D[2]          ; 10.213 ; 10.260 ; 10.260 ; 10.213 ;
; A[10]       ; D[3]          ; 10.216 ; 10.216 ; 10.216 ; 10.216 ;
; A[10]       ; D[4]          ; 10.044 ; 10.072 ; 10.072 ; 10.044 ;
; A[10]       ; D[5]          ; 10.307 ; 10.307 ; 10.307 ; 10.307 ;
; A[10]       ; D[6]          ; 10.269 ; 10.269 ; 10.269 ; 10.269 ;
; A[10]       ; D[7]          ; 10.396 ; 10.396 ; 10.396 ; 10.396 ;
; A[10]       ; HEX1[0]       ; 5.986  ; 5.986  ; 5.986  ; 5.986  ;
; A[10]       ; HEX1[1]       ; 5.820  ;        ;        ; 5.820  ;
; A[10]       ; HEX1[2]       ; 5.820  ; 5.820  ; 5.820  ; 5.820  ;
; A[10]       ; HEX1[3]       ; 5.825  ; 5.825  ; 5.825  ; 5.825  ;
; A[10]       ; HEX1[4]       ; 5.839  ; 5.839  ; 5.839  ; 5.839  ;
; A[10]       ; HEX1[5]       ; 5.988  ; 5.988  ; 5.988  ; 5.988  ;
; A[10]       ; HEX1[6]       ; 5.987  ; 5.987  ; 5.987  ; 5.987  ;
; A[10]       ; LEDG[3]       ; 9.034  ;        ;        ; 9.034  ;
; A[10]       ; LEDG[4]       ; 9.042  ;        ;        ; 9.042  ;
; A[10]       ; LEDG[5]       ; 9.175  ;        ;        ; 9.175  ;
; A[10]       ; LEDG[6]       ; 9.039  ;        ;        ; 9.039  ;
; A[10]       ; SRAM_ADDR[10] ; 5.636  ;        ;        ; 5.636  ;
; A[10]       ; SRAM_CE_N     ; 9.389  ;        ;        ; 9.389  ;
; A[10]       ; SRAM_DQ[0]    ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; A[10]       ; SRAM_DQ[1]    ; 9.599  ; 9.599  ; 9.599  ; 9.599  ;
; A[10]       ; SRAM_DQ[2]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; A[10]       ; SRAM_DQ[3]    ; 9.496  ; 9.496  ; 9.496  ; 9.496  ;
; A[10]       ; SRAM_DQ[4]    ; 9.381  ; 9.381  ; 9.381  ; 9.381  ;
; A[10]       ; SRAM_DQ[5]    ; 9.381  ; 9.381  ; 9.381  ; 9.381  ;
; A[10]       ; SRAM_DQ[6]    ; 9.226  ; 9.226  ; 9.226  ; 9.226  ;
; A[10]       ; SRAM_DQ[7]    ; 9.348  ; 9.348  ; 9.348  ; 9.348  ;
; A[10]       ; SRAM_DQ[8]    ; 9.405  ; 9.405  ; 9.405  ; 9.405  ;
; A[10]       ; SRAM_DQ[9]    ; 9.405  ; 9.405  ; 9.405  ; 9.405  ;
; A[10]       ; SRAM_DQ[10]   ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; A[10]       ; SRAM_DQ[11]   ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; A[10]       ; SRAM_DQ[12]   ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; A[10]       ; SRAM_DQ[13]   ; 9.507  ; 9.507  ; 9.507  ; 9.507  ;
; A[10]       ; SRAM_DQ[14]   ; 9.507  ; 9.507  ; 9.507  ; 9.507  ;
; A[10]       ; SRAM_DQ[15]   ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; A[11]       ; D[0]          ; 10.218 ; 10.237 ; 10.237 ; 10.218 ;
; A[11]       ; D[1]          ; 10.480 ; 10.470 ; 10.470 ; 10.480 ;
; A[11]       ; D[2]          ; 10.203 ; 10.250 ; 10.250 ; 10.203 ;
; A[11]       ; D[3]          ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[11]       ; D[4]          ; 10.034 ; 10.062 ; 10.062 ; 10.034 ;
; A[11]       ; D[5]          ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; A[11]       ; D[6]          ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; A[11]       ; D[7]          ; 10.386 ; 10.386 ; 10.386 ; 10.386 ;
; A[11]       ; HEX1[0]       ; 5.954  ; 5.954  ; 5.954  ; 5.954  ;
; A[11]       ; HEX1[1]       ; 5.793  ; 5.793  ; 5.793  ; 5.793  ;
; A[11]       ; HEX1[2]       ; 5.792  ; 5.792  ; 5.792  ; 5.792  ;
; A[11]       ; HEX1[3]       ; 5.804  ; 5.804  ; 5.804  ; 5.804  ;
; A[11]       ; HEX1[4]       ;        ; 5.815  ; 5.815  ;        ;
; A[11]       ; HEX1[5]       ; 5.956  ; 5.956  ; 5.956  ; 5.956  ;
; A[11]       ; HEX1[6]       ; 5.955  ; 5.955  ; 5.955  ; 5.955  ;
; A[11]       ; LEDG[3]       ; 9.024  ;        ;        ; 9.024  ;
; A[11]       ; LEDG[4]       ; 9.032  ;        ;        ; 9.032  ;
; A[11]       ; LEDG[5]       ; 9.165  ;        ;        ; 9.165  ;
; A[11]       ; LEDG[6]       ; 9.029  ;        ;        ; 9.029  ;
; A[11]       ; SRAM_ADDR[11] ; 5.638  ;        ;        ; 5.638  ;
; A[11]       ; SRAM_CE_N     ; 9.379  ;        ;        ; 9.379  ;
; A[11]       ; SRAM_DQ[0]    ; 9.579  ; 9.579  ; 9.579  ; 9.579  ;
; A[11]       ; SRAM_DQ[1]    ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; A[11]       ; SRAM_DQ[2]    ; 9.476  ; 9.476  ; 9.476  ; 9.476  ;
; A[11]       ; SRAM_DQ[3]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; A[11]       ; SRAM_DQ[4]    ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; A[11]       ; SRAM_DQ[5]    ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; A[11]       ; SRAM_DQ[6]    ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; A[11]       ; SRAM_DQ[7]    ; 9.338  ; 9.338  ; 9.338  ; 9.338  ;
; A[11]       ; SRAM_DQ[8]    ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; A[11]       ; SRAM_DQ[9]    ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; A[11]       ; SRAM_DQ[10]   ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[11]       ; SRAM_DQ[11]   ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; A[11]       ; SRAM_DQ[12]   ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; A[11]       ; SRAM_DQ[13]   ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; A[11]       ; SRAM_DQ[14]   ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; A[11]       ; SRAM_DQ[15]   ; 9.487  ; 9.487  ; 9.487  ; 9.487  ;
; A[12]       ; D[0]          ; 9.546  ; 9.565  ; 9.565  ; 9.546  ;
; A[12]       ; D[1]          ; 9.808  ; 9.798  ; 9.798  ; 9.808  ;
; A[12]       ; D[2]          ; 9.531  ; 9.578  ; 9.578  ; 9.531  ;
; A[12]       ; D[3]          ; 9.534  ; 9.534  ; 9.534  ; 9.534  ;
; A[12]       ; D[4]          ; 9.362  ; 9.390  ; 9.390  ; 9.362  ;
; A[12]       ; D[5]          ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; A[12]       ; D[6]          ; 9.587  ; 9.587  ; 9.587  ; 9.587  ;
; A[12]       ; D[7]          ; 9.714  ; 9.714  ; 9.714  ; 9.714  ;
; A[12]       ; HEX2[0]       ; 5.640  ; 5.640  ; 5.640  ; 5.640  ;
; A[12]       ; HEX2[1]       ; 5.635  ; 5.635  ; 5.635  ; 5.635  ;
; A[12]       ; HEX2[2]       ;        ; 5.675  ; 5.675  ;        ;
; A[12]       ; HEX2[3]       ; 5.676  ; 5.676  ; 5.676  ; 5.676  ;
; A[12]       ; HEX2[4]       ; 5.781  ;        ;        ; 5.781  ;
; A[12]       ; HEX2[5]       ; 5.767  ;        ;        ; 5.767  ;
; A[12]       ; HEX2[6]       ; 5.783  ; 5.783  ; 5.783  ; 5.783  ;
; A[12]       ; LEDG[3]       ; 8.352  ;        ;        ; 8.352  ;
; A[12]       ; LEDG[4]       ; 8.360  ;        ;        ; 8.360  ;
; A[12]       ; LEDG[5]       ; 8.493  ;        ;        ; 8.493  ;
; A[12]       ; LEDG[6]       ; 8.357  ;        ;        ; 8.357  ;
; A[12]       ; SRAM_ADDR[12] ; 5.733  ;        ;        ; 5.733  ;
; A[12]       ; SRAM_CE_N     ; 8.707  ;        ;        ; 8.707  ;
; A[12]       ; SRAM_DQ[0]    ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; A[12]       ; SRAM_DQ[1]    ; 8.917  ; 8.917  ; 8.917  ; 8.917  ;
; A[12]       ; SRAM_DQ[2]    ; 8.804  ; 8.804  ; 8.804  ; 8.804  ;
; A[12]       ; SRAM_DQ[3]    ; 8.814  ; 8.814  ; 8.814  ; 8.814  ;
; A[12]       ; SRAM_DQ[4]    ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; A[12]       ; SRAM_DQ[5]    ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; A[12]       ; SRAM_DQ[6]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; A[12]       ; SRAM_DQ[7]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; A[12]       ; SRAM_DQ[8]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; A[12]       ; SRAM_DQ[9]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; A[12]       ; SRAM_DQ[10]   ; 8.815  ; 8.815  ; 8.815  ; 8.815  ;
; A[12]       ; SRAM_DQ[11]   ; 8.713  ; 8.713  ; 8.713  ; 8.713  ;
; A[12]       ; SRAM_DQ[12]   ; 8.655  ; 8.655  ; 8.655  ; 8.655  ;
; A[12]       ; SRAM_DQ[13]   ; 8.825  ; 8.825  ; 8.825  ; 8.825  ;
; A[12]       ; SRAM_DQ[14]   ; 8.825  ; 8.825  ; 8.825  ; 8.825  ;
; A[12]       ; SRAM_DQ[15]   ; 8.815  ; 8.815  ; 8.815  ; 8.815  ;
; A[13]       ; D[0]          ; 9.564  ; 9.583  ; 9.583  ; 9.564  ;
; A[13]       ; D[1]          ; 9.826  ; 9.816  ; 9.816  ; 9.826  ;
; A[13]       ; D[2]          ; 9.549  ; 9.596  ; 9.596  ; 9.549  ;
; A[13]       ; D[3]          ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[13]       ; D[4]          ; 9.380  ; 9.408  ; 9.408  ; 9.380  ;
; A[13]       ; D[5]          ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; A[13]       ; D[6]          ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; A[13]       ; D[7]          ; 9.732  ; 9.732  ; 9.732  ; 9.732  ;
; A[13]       ; HEX2[0]       ; 5.633  ; 5.633  ; 5.633  ; 5.633  ;
; A[13]       ; HEX2[1]       ; 5.626  ; 5.626  ; 5.626  ; 5.626  ;
; A[13]       ; HEX2[2]       ; 5.670  ;        ;        ; 5.670  ;
; A[13]       ; HEX2[3]       ; 5.668  ; 5.668  ; 5.668  ; 5.668  ;
; A[13]       ; HEX2[4]       ;        ; 5.774  ; 5.774  ;        ;
; A[13]       ; HEX2[5]       ; 5.758  ; 5.758  ; 5.758  ; 5.758  ;
; A[13]       ; HEX2[6]       ; 5.775  ; 5.775  ; 5.775  ; 5.775  ;
; A[13]       ; LEDG[3]       ; 8.370  ;        ;        ; 8.370  ;
; A[13]       ; LEDG[4]       ; 8.378  ;        ;        ; 8.378  ;
; A[13]       ; LEDG[5]       ; 8.511  ;        ;        ; 8.511  ;
; A[13]       ; LEDG[6]       ; 8.375  ;        ;        ; 8.375  ;
; A[13]       ; SRAM_ADDR[13] ; 5.719  ;        ;        ; 5.719  ;
; A[13]       ; SRAM_CE_N     ; 8.725  ;        ;        ; 8.725  ;
; A[13]       ; SRAM_DQ[0]    ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; A[13]       ; SRAM_DQ[1]    ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; A[13]       ; SRAM_DQ[2]    ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; A[13]       ; SRAM_DQ[3]    ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[13]       ; SRAM_DQ[4]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; A[13]       ; SRAM_DQ[5]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; A[13]       ; SRAM_DQ[6]    ; 8.562  ; 8.562  ; 8.562  ; 8.562  ;
; A[13]       ; SRAM_DQ[7]    ; 8.684  ; 8.684  ; 8.684  ; 8.684  ;
; A[13]       ; SRAM_DQ[8]    ; 8.741  ; 8.741  ; 8.741  ; 8.741  ;
; A[13]       ; SRAM_DQ[9]    ; 8.741  ; 8.741  ; 8.741  ; 8.741  ;
; A[13]       ; SRAM_DQ[10]   ; 8.833  ; 8.833  ; 8.833  ; 8.833  ;
; A[13]       ; SRAM_DQ[11]   ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; A[13]       ; SRAM_DQ[12]   ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; A[13]       ; SRAM_DQ[13]   ; 8.843  ; 8.843  ; 8.843  ; 8.843  ;
; A[13]       ; SRAM_DQ[14]   ; 8.843  ; 8.843  ; 8.843  ; 8.843  ;
; A[13]       ; SRAM_DQ[15]   ; 8.833  ; 8.833  ; 8.833  ; 8.833  ;
; A[14]       ; D[0]          ; 9.980  ; 9.980  ; 9.980  ; 9.980  ;
; A[14]       ; D[1]          ; 10.237 ; 10.237 ; 10.237 ; 10.237 ;
; A[14]       ; D[2]          ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; A[14]       ; D[3]          ; 9.993  ; 9.993  ; 9.993  ; 9.993  ;
; A[14]       ; D[4]          ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; A[14]       ; D[5]          ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; A[14]       ; D[6]          ; 9.819  ; 9.819  ; 9.819  ; 9.819  ;
; A[14]       ; D[7]          ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; A[14]       ; HEX2[0]       ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; A[14]       ; HEX2[1]       ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; A[14]       ; HEX2[2]       ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; A[14]       ; HEX2[3]       ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; A[14]       ; HEX2[4]       ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[14]       ; HEX2[5]       ; 9.333  ; 9.333  ; 9.333  ; 9.333  ;
; A[14]       ; HEX2[6]       ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; A[14]       ; HEX3[0]       ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; A[14]       ; HEX3[1]       ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; A[14]       ; HEX3[2]       ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[14]       ; HEX3[3]       ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[14]       ; HEX3[4]       ; 9.572  ; 9.572  ; 9.572  ; 9.572  ;
; A[14]       ; HEX3[5]       ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; A[14]       ; HEX3[6]       ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; A[14]       ; LEDG[3]       ; 8.584  ; 7.329  ; 7.329  ; 8.584  ;
; A[14]       ; LEDG[4]       ; 8.592  ; 7.335  ; 7.335  ; 8.592  ;
; A[14]       ; LEDG[5]       ; 8.725  ; 7.472  ; 7.472  ; 8.725  ;
; A[14]       ; LEDG[6]       ; 8.589  ; 7.334  ; 7.334  ; 8.589  ;
; A[14]       ; SRAM_ADDR[14] ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[14]       ; SRAM_ADDR[15] ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[14]       ; SRAM_ADDR[16] ; 8.926  ; 8.926  ; 8.926  ; 8.926  ;
; A[14]       ; SRAM_ADDR[17] ; 9.198  ; 9.198  ; 9.198  ; 9.198  ;
; A[14]       ; SRAM_CE_N     ; 8.939  ; 7.684  ; 7.684  ; 8.939  ;
; A[14]       ; SRAM_DQ[0]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[14]       ; SRAM_DQ[1]    ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; A[14]       ; SRAM_DQ[2]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; A[14]       ; SRAM_DQ[3]    ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; A[14]       ; SRAM_DQ[4]    ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; A[14]       ; SRAM_DQ[5]    ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; A[14]       ; SRAM_DQ[6]    ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[14]       ; SRAM_DQ[7]    ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; A[14]       ; SRAM_DQ[8]    ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; A[14]       ; SRAM_DQ[9]    ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; A[14]       ; SRAM_DQ[10]   ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; A[14]       ; SRAM_DQ[11]   ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[14]       ; SRAM_DQ[12]   ; 9.271  ; 9.271  ; 9.271  ; 9.271  ;
; A[14]       ; SRAM_DQ[13]   ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[14]       ; SRAM_DQ[14]   ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[14]       ; SRAM_DQ[15]   ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; A[14]       ; SRAM_LB_N     ; 8.787  ; 8.787  ; 8.787  ; 8.787  ;
; A[14]       ; SRAM_UB_N     ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; A[15]       ; D[0]          ; 9.654  ; 9.673  ; 9.673  ; 9.654  ;
; A[15]       ; D[1]          ; 9.916  ; 9.906  ; 9.906  ; 9.916  ;
; A[15]       ; D[2]          ; 9.639  ; 9.686  ; 9.686  ; 9.639  ;
; A[15]       ; D[3]          ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; A[15]       ; D[4]          ; 9.470  ; 9.498  ; 9.498  ; 9.470  ;
; A[15]       ; D[5]          ; 9.733  ; 9.733  ; 9.733  ; 9.733  ;
; A[15]       ; D[6]          ; 9.695  ; 9.695  ; 9.695  ; 9.695  ;
; A[15]       ; D[7]          ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; A[15]       ; HEX2[0]       ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; A[15]       ; HEX2[1]       ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; A[15]       ; HEX2[2]       ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; A[15]       ; HEX2[3]       ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; A[15]       ; HEX2[4]       ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; A[15]       ; HEX2[5]       ; 8.565  ; 8.565  ; 8.565  ; 8.565  ;
; A[15]       ; HEX2[6]       ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; A[15]       ; HEX3[0]       ; 9.071  ; 9.071  ; 9.071  ; 9.071  ;
; A[15]       ; HEX3[1]       ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; A[15]       ; HEX3[2]       ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[15]       ; HEX3[3]       ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; A[15]       ; HEX3[4]       ; 9.007  ; 9.007  ; 9.007  ; 9.007  ;
; A[15]       ; HEX3[5]       ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; A[15]       ; HEX3[6]       ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; A[15]       ; LEDG[3]       ; 8.460  ; 7.260  ; 7.260  ; 8.460  ;
; A[15]       ; LEDG[4]       ; 8.468  ; 7.266  ; 7.266  ; 8.468  ;
; A[15]       ; LEDG[5]       ; 8.601  ; 7.403  ; 7.403  ; 8.601  ;
; A[15]       ; LEDG[6]       ; 8.465  ; 7.265  ; 7.265  ; 8.465  ;
; A[15]       ; SRAM_ADDR[14] ; 7.785  ; 7.785  ; 7.785  ; 7.785  ;
; A[15]       ; SRAM_ADDR[15] ; 8.298  ; 8.298  ; 8.298  ; 8.298  ;
; A[15]       ; SRAM_ADDR[16] ; 8.291  ; 8.291  ; 8.291  ; 8.291  ;
; A[15]       ; SRAM_ADDR[17] ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; A[15]       ; SRAM_CE_N     ; 8.815  ; 7.615  ; 7.615  ; 8.815  ;
; A[15]       ; SRAM_DQ[0]    ; 9.015  ; 9.015  ; 9.015  ; 9.015  ;
; A[15]       ; SRAM_DQ[1]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; A[15]       ; SRAM_DQ[2]    ; 8.912  ; 8.912  ; 8.912  ; 8.912  ;
; A[15]       ; SRAM_DQ[3]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[15]       ; SRAM_DQ[4]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; A[15]       ; SRAM_DQ[5]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; A[15]       ; SRAM_DQ[6]    ; 8.652  ; 8.652  ; 8.652  ; 8.652  ;
; A[15]       ; SRAM_DQ[7]    ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[15]       ; SRAM_DQ[8]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; A[15]       ; SRAM_DQ[9]    ; 8.831  ; 8.831  ; 8.831  ; 8.831  ;
; A[15]       ; SRAM_DQ[10]   ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[15]       ; SRAM_DQ[11]   ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; A[15]       ; SRAM_DQ[12]   ; 8.763  ; 8.763  ; 8.763  ; 8.763  ;
; A[15]       ; SRAM_DQ[13]   ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; A[15]       ; SRAM_DQ[14]   ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; A[15]       ; SRAM_DQ[15]   ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[15]       ; SRAM_LB_N     ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[15]       ; SRAM_UB_N     ; 8.207  ; 8.207  ; 8.207  ; 8.207  ;
; D[0]        ; SRAM_DQ[0]    ; 5.769  ;        ;        ; 5.769  ;
; D[0]        ; SRAM_DQ[8]    ; 5.746  ;        ;        ; 5.746  ;
; D[1]        ; SRAM_DQ[1]    ; 5.865  ;        ;        ; 5.865  ;
; D[1]        ; SRAM_DQ[9]    ; 5.875  ;        ;        ; 5.875  ;
; D[2]        ; SRAM_DQ[2]    ; 5.707  ;        ;        ; 5.707  ;
; D[2]        ; SRAM_DQ[10]   ; 5.679  ;        ;        ; 5.679  ;
; D[3]        ; SRAM_DQ[3]    ; 5.647  ;        ;        ; 5.647  ;
; D[3]        ; SRAM_DQ[11]   ; 5.699  ;        ;        ; 5.699  ;
; D[4]        ; SRAM_DQ[4]    ; 5.679  ;        ;        ; 5.679  ;
; D[4]        ; SRAM_DQ[12]   ; 5.622  ;        ;        ; 5.622  ;
; D[5]        ; SRAM_DQ[5]    ; 5.540  ;        ;        ; 5.540  ;
; D[5]        ; SRAM_DQ[13]   ; 5.524  ;        ;        ; 5.524  ;
; D[6]        ; SRAM_DQ[6]    ; 5.585  ;        ;        ; 5.585  ;
; D[6]        ; SRAM_DQ[14]   ; 5.501  ;        ;        ; 5.501  ;
; D[7]        ; SRAM_DQ[7]    ; 5.736  ;        ;        ; 5.736  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; IORQ_n      ; BUSDIR_n      ; 6.347  ;        ;        ; 6.347  ;
; IORQ_n      ; D[0]          ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; IORQ_n      ; D[1]          ; 8.646  ; 8.646  ; 8.646  ; 8.646  ;
; IORQ_n      ; D[2]          ; 8.394  ; 8.394  ; 8.394  ; 8.394  ;
; IORQ_n      ; D[3]          ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; IORQ_n      ; D[4]          ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; IORQ_n      ; D[5]          ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; IORQ_n      ; D[6]          ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; IORQ_n      ; D[7]          ; 8.203  ; 8.203  ; 8.203  ; 8.203  ;
; IORQ_n      ; U1OE_n        ; 7.639  ;        ;        ; 7.639  ;
; KEY[0]      ; LEDG[0]       ;        ; 5.038  ; 5.038  ;        ;
; KEY[0]      ; WAIT_n        ; 5.459  ; 5.459  ; 5.459  ; 5.459  ;
; M1_n        ; BUSDIR_n      ;        ; 6.604  ; 6.604  ;        ;
; M1_n        ; D[0]          ; 8.702  ; 8.702  ; 8.702  ; 8.702  ;
; M1_n        ; D[1]          ; 8.903  ; 8.903  ; 8.903  ; 8.903  ;
; M1_n        ; D[2]          ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; M1_n        ; D[3]          ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; M1_n        ; D[4]          ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; M1_n        ; D[5]          ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; M1_n        ; D[6]          ; 8.333  ; 8.333  ; 8.333  ; 8.333  ;
; M1_n        ; D[7]          ; 8.460  ; 8.460  ; 8.460  ; 8.460  ;
; M1_n        ; U1OE_n        ;        ; 7.896  ; 7.896  ;        ;
; MREQ_n      ; D[0]          ; 7.895  ; 7.873  ; 7.873  ; 7.895  ;
; MREQ_n      ; D[1]          ; 8.157  ; 8.147  ; 8.147  ; 8.157  ;
; MREQ_n      ; D[2]          ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; MREQ_n      ; D[3]          ; 7.883  ; 7.883  ; 7.883  ; 7.883  ;
; MREQ_n      ; D[4]          ; 7.711  ; 7.700  ; 7.700  ; 7.711  ;
; MREQ_n      ; D[5]          ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; MREQ_n      ; D[6]          ; 7.936  ; 7.936  ; 7.936  ; 7.936  ;
; MREQ_n      ; D[7]          ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; RD_n        ; BUSDIR_n      ; 6.692  ;        ;        ; 6.692  ;
; RD_n        ; D[0]          ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; RD_n        ; D[1]          ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; RD_n        ; D[2]          ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; RD_n        ; D[3]          ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; RD_n        ; D[4]          ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; RD_n        ; D[5]          ; 8.459  ; 8.459  ; 8.459  ; 8.459  ;
; RD_n        ; D[6]          ; 8.421  ; 8.421  ; 8.421  ; 8.421  ;
; RD_n        ; D[7]          ; 8.548  ; 8.548  ; 8.548  ; 8.548  ;
; RD_n        ; U1OE_n        ; 7.984  ;        ;        ; 7.984  ;
; RESET_n     ; LEDG[0]       ;        ; 5.766  ; 5.766  ;        ;
; RESET_n     ; WAIT_n        ; 6.187  ; 6.187  ; 6.187  ; 6.187  ;
; SLTSL_n     ; D[0]          ; 7.717  ; 7.695  ; 7.695  ; 7.717  ;
; SLTSL_n     ; D[1]          ; 7.979  ; 7.969  ; 7.969  ; 7.979  ;
; SLTSL_n     ; D[2]          ; 7.722  ; 7.702  ; 7.702  ; 7.722  ;
; SLTSL_n     ; D[3]          ; 7.705  ; 7.705  ; 7.705  ; 7.705  ;
; SLTSL_n     ; D[4]          ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; D[5]          ; 7.918  ; 7.918  ; 7.918  ; 7.918  ;
; SLTSL_n     ; D[6]          ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; SLTSL_n     ; D[7]          ; 8.007  ; 8.007  ; 8.007  ; 8.007  ;
; SLTSL_n     ; LEDG[3]       ; 6.523  ;        ;        ; 6.523  ;
; SLTSL_n     ; LEDG[4]       ; 6.531  ;        ;        ; 6.531  ;
; SLTSL_n     ; LEDG[5]       ; 6.664  ;        ;        ; 6.664  ;
; SLTSL_n     ; LEDG[6]       ; 6.528  ;        ;        ; 6.528  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.222  ; 6.222  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 6.878  ;        ;        ; 6.878  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.078  ; 7.078  ; 7.078  ; 7.078  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.088  ; 7.088  ; 7.088  ; 7.088  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.975  ; 6.975  ; 6.975  ; 6.975  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.715  ; 6.715  ; 6.715  ; 6.715  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.837  ; 6.837  ; 6.837  ; 6.837  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.894  ; 6.894  ; 6.894  ; 6.894  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.894  ; 6.894  ; 6.894  ; 6.894  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.884  ; 6.884  ; 6.884  ; 6.884  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.826  ; 6.826  ; 6.826  ; 6.826  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; SLTSL_n     ; U1OE_n        ; 6.738  ;        ;        ; 6.738  ;
; SRAM_DQ[0]  ; D[0]          ; 6.864  ;        ;        ; 6.864  ;
; SRAM_DQ[1]  ; D[1]          ; 7.267  ;        ;        ; 7.267  ;
; SRAM_DQ[2]  ; D[2]          ; 6.987  ;        ;        ; 6.987  ;
; SRAM_DQ[3]  ; D[3]          ; 6.917  ;        ;        ; 6.917  ;
; SRAM_DQ[4]  ; D[4]          ; 6.804  ;        ;        ; 6.804  ;
; SRAM_DQ[5]  ; D[5]          ; 6.536  ;        ;        ; 6.536  ;
; SRAM_DQ[6]  ; D[6]          ; 6.656  ;        ;        ; 6.656  ;
; SRAM_DQ[7]  ; D[7]          ; 6.695  ;        ;        ; 6.695  ;
; SRAM_DQ[8]  ; D[0]          ; 6.923  ;        ;        ; 6.923  ;
; SRAM_DQ[9]  ; D[1]          ; 7.134  ;        ;        ; 7.134  ;
; SRAM_DQ[10] ; D[2]          ; 6.906  ;        ;        ; 6.906  ;
; SRAM_DQ[11] ; D[3]          ; 6.932  ;        ;        ; 6.932  ;
; SRAM_DQ[12] ; D[4]          ; 6.740  ;        ;        ; 6.740  ;
; SRAM_DQ[13] ; D[5]          ; 6.704  ;        ;        ; 6.704  ;
; SRAM_DQ[14] ; D[6]          ; 6.802  ;        ;        ; 6.802  ;
; SRAM_DQ[15] ; D[7]          ; 6.444  ;        ;        ; 6.444  ;
; SW[9]       ; D[0]          ; 5.390  ; 5.412  ; 5.412  ; 5.390  ;
; SW[9]       ; D[1]          ; 5.664  ; 5.674  ; 5.674  ; 5.664  ;
; SW[9]       ; D[2]          ; 5.397  ; 5.416  ; 5.416  ; 5.397  ;
; SW[9]       ; D[3]          ; 5.400  ; 5.400  ; 5.400  ; 5.400  ;
; SW[9]       ; D[4]          ; 5.271  ; 5.271  ; 5.271  ; 5.271  ;
; SW[9]       ; D[5]          ; 5.615  ; 5.615  ; 5.615  ; 5.615  ;
; SW[9]       ; D[6]          ; 5.577  ; 5.577  ; 5.577  ; 5.577  ;
; SW[9]       ; D[7]          ; 5.704  ; 5.704  ; 5.704  ; 5.704  ;
; SW[9]       ; LEDG[3]       ;        ; 4.218  ; 4.218  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.226  ; 4.226  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.359  ; 4.359  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.223  ; 4.223  ;        ;
; SW[9]       ; LEDG[7]       ; 3.919  ;        ;        ; 3.919  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.573  ; 4.573  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 4.773  ; 4.773  ; 4.773  ; 4.773  ;
; SW[9]       ; SRAM_DQ[1]    ; 4.783  ; 4.783  ; 4.783  ; 4.783  ;
; SW[9]       ; SRAM_DQ[2]    ; 4.670  ; 4.670  ; 4.670  ; 4.670  ;
; SW[9]       ; SRAM_DQ[3]    ; 4.680  ; 4.680  ; 4.680  ; 4.680  ;
; SW[9]       ; SRAM_DQ[4]    ; 4.565  ; 4.565  ; 4.565  ; 4.565  ;
; SW[9]       ; SRAM_DQ[5]    ; 4.565  ; 4.565  ; 4.565  ; 4.565  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.410  ; 4.410  ; 4.410  ; 4.410  ;
; SW[9]       ; SRAM_DQ[7]    ; 4.532  ; 4.532  ; 4.532  ; 4.532  ;
; SW[9]       ; SRAM_DQ[8]    ; 4.589  ; 4.589  ; 4.589  ; 4.589  ;
; SW[9]       ; SRAM_DQ[9]    ; 4.589  ; 4.589  ; 4.589  ; 4.589  ;
; SW[9]       ; SRAM_DQ[10]   ; 4.681  ; 4.681  ; 4.681  ; 4.681  ;
; SW[9]       ; SRAM_DQ[11]   ; 4.579  ; 4.579  ; 4.579  ; 4.579  ;
; SW[9]       ; SRAM_DQ[12]   ; 4.521  ; 4.521  ; 4.521  ; 4.521  ;
; SW[9]       ; SRAM_DQ[13]   ; 4.691  ; 4.691  ; 4.691  ; 4.691  ;
; SW[9]       ; SRAM_DQ[14]   ; 4.691  ; 4.691  ; 4.691  ; 4.691  ;
; SW[9]       ; SRAM_DQ[15]   ; 4.681  ; 4.681  ; 4.681  ; 4.681  ;
; SW[9]       ; U1OE_n        ;        ; 4.427  ; 4.427  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.873  ; 6.873  ; 6.873  ; 6.873  ;
; WR_n        ; SRAM_DQ[1]    ; 6.883  ; 6.883  ; 6.883  ; 6.883  ;
; WR_n        ; SRAM_DQ[2]    ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; WR_n        ; SRAM_DQ[3]    ; 6.780  ; 6.780  ; 6.780  ; 6.780  ;
; WR_n        ; SRAM_DQ[4]    ; 6.665  ; 6.665  ; 6.665  ; 6.665  ;
; WR_n        ; SRAM_DQ[5]    ; 6.665  ; 6.665  ; 6.665  ; 6.665  ;
; WR_n        ; SRAM_DQ[6]    ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; WR_n        ; SRAM_DQ[7]    ; 6.632  ; 6.632  ; 6.632  ; 6.632  ;
; WR_n        ; SRAM_DQ[8]    ; 6.688  ; 6.688  ; 6.688  ; 6.688  ;
; WR_n        ; SRAM_DQ[9]    ; 6.688  ; 6.688  ; 6.688  ; 6.688  ;
; WR_n        ; SRAM_DQ[10]   ; 6.780  ; 6.780  ; 6.780  ; 6.780  ;
; WR_n        ; SRAM_DQ[11]   ; 6.678  ; 6.678  ; 6.678  ; 6.678  ;
; WR_n        ; SRAM_DQ[12]   ; 6.620  ; 6.620  ; 6.620  ; 6.620  ;
; WR_n        ; SRAM_DQ[13]   ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; WR_n        ; SRAM_DQ[14]   ; 6.790  ; 6.790  ; 6.790  ; 6.790  ;
; WR_n        ; SRAM_DQ[15]   ; 6.780  ; 6.780  ; 6.780  ; 6.780  ;
; WR_n        ; SRAM_WE_N     ; 5.564  ;        ;        ; 5.564  ;
; WR_n        ; U1OE_n        ; 7.566  ;        ;        ; 7.566  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 8.386 ; 8.386 ; 8.386 ; 8.386 ;
; A[0]        ; D[1]          ; 8.246 ; 8.246 ; 8.246 ; 8.246 ;
; A[0]        ; D[2]          ; 8.412 ; 8.412 ; 8.412 ; 8.412 ;
; A[0]        ; D[3]          ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[0]        ; D[4]          ; 8.490 ; 8.408 ; 8.408 ; 8.490 ;
; A[0]        ; D[5]          ; 8.585 ; 8.053 ; 8.053 ; 8.585 ;
; A[0]        ; D[6]          ; 8.691 ; 8.108 ; 8.108 ; 8.691 ;
; A[0]        ; D[7]          ; 8.354 ; 7.878 ; 7.878 ; 8.354 ;
; A[0]        ; LEDG[3]       ; 7.803 ;       ;       ; 7.803 ;
; A[0]        ; LEDG[4]       ; 7.811 ;       ;       ; 7.811 ;
; A[0]        ; LEDG[5]       ; 7.944 ;       ;       ; 7.944 ;
; A[0]        ; LEDG[6]       ; 7.808 ;       ;       ; 7.808 ;
; A[0]        ; SRAM_ADDR[0]  ; 5.939 ;       ;       ; 5.939 ;
; A[0]        ; SRAM_CE_N     ; 8.158 ;       ;       ; 8.158 ;
; A[0]        ; SRAM_DQ[0]    ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; A[0]        ; SRAM_DQ[1]    ; 8.368 ; 8.368 ; 8.368 ; 8.368 ;
; A[0]        ; SRAM_DQ[2]    ; 8.255 ; 8.255 ; 8.255 ; 8.255 ;
; A[0]        ; SRAM_DQ[3]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; A[0]        ; SRAM_DQ[4]    ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[0]        ; SRAM_DQ[5]    ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[0]        ; SRAM_DQ[6]    ; 7.995 ; 7.995 ; 7.995 ; 7.995 ;
; A[0]        ; SRAM_DQ[7]    ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[0]        ; SRAM_DQ[8]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; A[0]        ; SRAM_DQ[9]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; A[0]        ; SRAM_DQ[10]   ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; A[0]        ; SRAM_DQ[11]   ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[0]        ; SRAM_DQ[12]   ; 8.106 ; 8.106 ; 8.106 ; 8.106 ;
; A[0]        ; SRAM_DQ[13]   ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; A[0]        ; SRAM_DQ[14]   ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; A[0]        ; SRAM_DQ[15]   ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; A[1]        ; D[0]          ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; A[1]        ; D[1]          ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[1]        ; D[2]          ; 7.961 ; 7.961 ; 7.961 ; 7.961 ;
; A[1]        ; D[3]          ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; A[1]        ; D[4]          ; 8.101 ; 7.957 ; 7.957 ; 8.101 ;
; A[1]        ; D[5]          ; 8.134 ; 7.602 ; 7.602 ; 8.134 ;
; A[1]        ; D[6]          ; 8.240 ; 7.657 ; 7.657 ; 8.240 ;
; A[1]        ; D[7]          ; 7.903 ; 7.427 ; 7.427 ; 7.903 ;
; A[1]        ; LEDG[3]       ; 7.352 ;       ;       ; 7.352 ;
; A[1]        ; LEDG[4]       ; 7.360 ;       ;       ; 7.360 ;
; A[1]        ; LEDG[5]       ; 7.493 ;       ;       ; 7.493 ;
; A[1]        ; LEDG[6]       ; 7.357 ;       ;       ; 7.357 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.831 ;       ;       ; 5.831 ;
; A[1]        ; SRAM_CE_N     ; 7.707 ;       ;       ; 7.707 ;
; A[1]        ; SRAM_DQ[0]    ; 7.907 ; 7.907 ; 7.907 ; 7.907 ;
; A[1]        ; SRAM_DQ[1]    ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; A[1]        ; SRAM_DQ[2]    ; 7.804 ; 7.804 ; 7.804 ; 7.804 ;
; A[1]        ; SRAM_DQ[3]    ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; A[1]        ; SRAM_DQ[4]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[1]        ; SRAM_DQ[5]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[1]        ; SRAM_DQ[6]    ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[1]        ; SRAM_DQ[7]    ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[1]        ; SRAM_DQ[8]    ; 7.723 ; 7.723 ; 7.723 ; 7.723 ;
; A[1]        ; SRAM_DQ[9]    ; 7.723 ; 7.723 ; 7.723 ; 7.723 ;
; A[1]        ; SRAM_DQ[10]   ; 7.815 ; 7.815 ; 7.815 ; 7.815 ;
; A[1]        ; SRAM_DQ[11]   ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; A[1]        ; SRAM_DQ[12]   ; 7.655 ; 7.655 ; 7.655 ; 7.655 ;
; A[1]        ; SRAM_DQ[13]   ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[1]        ; SRAM_DQ[14]   ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[1]        ; SRAM_DQ[15]   ; 7.815 ; 7.815 ; 7.815 ; 7.815 ;
; A[3]        ; BUSDIR_n      ;       ; 6.391 ; 6.391 ;       ;
; A[3]        ; D[0]          ; 7.648 ; 7.648 ; 7.648 ; 7.648 ;
; A[3]        ; D[1]          ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; A[3]        ; D[2]          ; 7.674 ; 7.541 ; 7.541 ; 7.674 ;
; A[3]        ; D[3]          ; 7.814 ; 7.548 ; 7.548 ; 7.814 ;
; A[3]        ; D[4]          ; 7.814 ; 7.489 ; 7.489 ; 7.814 ;
; A[3]        ; D[5]          ; 8.125 ; 7.547 ; 7.547 ; 8.125 ;
; A[3]        ; D[6]          ; 8.120 ; 7.395 ; 7.395 ; 8.120 ;
; A[3]        ; D[7]          ; 7.894 ; 7.166 ; 7.166 ; 7.894 ;
; A[3]        ; LEDG[3]       ; 7.343 ;       ;       ; 7.343 ;
; A[3]        ; LEDG[4]       ; 7.351 ;       ;       ; 7.351 ;
; A[3]        ; LEDG[5]       ; 7.484 ;       ;       ; 7.484 ;
; A[3]        ; LEDG[6]       ; 7.348 ;       ;       ; 7.348 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.724 ;       ;       ; 5.724 ;
; A[3]        ; SRAM_CE_N     ; 7.698 ;       ;       ; 7.698 ;
; A[3]        ; SRAM_DQ[0]    ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; A[3]        ; SRAM_DQ[1]    ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[3]        ; SRAM_DQ[2]    ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[3]        ; SRAM_DQ[3]    ; 7.805 ; 7.805 ; 7.805 ; 7.805 ;
; A[3]        ; SRAM_DQ[4]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; A[3]        ; SRAM_DQ[5]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; A[3]        ; SRAM_DQ[6]    ; 7.535 ; 7.535 ; 7.535 ; 7.535 ;
; A[3]        ; SRAM_DQ[7]    ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; A[3]        ; SRAM_DQ[8]    ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[3]        ; SRAM_DQ[9]    ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[3]        ; SRAM_DQ[10]   ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[3]        ; SRAM_DQ[11]   ; 7.704 ; 7.704 ; 7.704 ; 7.704 ;
; A[3]        ; SRAM_DQ[12]   ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[3]        ; SRAM_DQ[13]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; A[3]        ; SRAM_DQ[14]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; A[3]        ; SRAM_DQ[15]   ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[3]        ; U1OE_n        ;       ; 7.654 ; 7.654 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 6.450 ; 6.450 ;       ;
; A[4]        ; D[0]          ; 7.707 ; 7.707 ; 7.707 ; 7.707 ;
; A[4]        ; D[1]          ; 7.567 ; 7.567 ; 7.567 ; 7.567 ;
; A[4]        ; D[2]          ; 7.733 ; 7.600 ; 7.600 ; 7.733 ;
; A[4]        ; D[3]          ; 7.873 ; 7.607 ; 7.607 ; 7.873 ;
; A[4]        ; D[4]          ; 7.873 ; 7.548 ; 7.548 ; 7.873 ;
; A[4]        ; D[5]          ; 8.184 ; 7.606 ; 7.606 ; 8.184 ;
; A[4]        ; D[6]          ; 8.179 ; 7.454 ; 7.454 ; 8.179 ;
; A[4]        ; D[7]          ; 7.953 ; 7.225 ; 7.225 ; 7.953 ;
; A[4]        ; HEX0[0]       ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[4]        ; HEX0[1]       ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; A[4]        ; HEX0[2]       ;       ; 6.021 ; 6.021 ;       ;
; A[4]        ; HEX0[3]       ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; A[4]        ; HEX0[4]       ; 6.049 ;       ;       ; 6.049 ;
; A[4]        ; HEX0[5]       ; 6.051 ;       ;       ; 6.051 ;
; A[4]        ; HEX0[6]       ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; A[4]        ; LEDG[3]       ; 7.402 ;       ;       ; 7.402 ;
; A[4]        ; LEDG[4]       ; 7.410 ;       ;       ; 7.410 ;
; A[4]        ; LEDG[5]       ; 7.543 ;       ;       ; 7.543 ;
; A[4]        ; LEDG[6]       ; 7.407 ;       ;       ; 7.407 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.639 ;       ;       ; 5.639 ;
; A[4]        ; SRAM_CE_N     ; 7.757 ;       ;       ; 7.757 ;
; A[4]        ; SRAM_DQ[0]    ; 7.957 ; 7.957 ; 7.957 ; 7.957 ;
; A[4]        ; SRAM_DQ[1]    ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[4]        ; SRAM_DQ[2]    ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; A[4]        ; SRAM_DQ[3]    ; 7.864 ; 7.864 ; 7.864 ; 7.864 ;
; A[4]        ; SRAM_DQ[4]    ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; A[4]        ; SRAM_DQ[5]    ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; A[4]        ; SRAM_DQ[6]    ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; A[4]        ; SRAM_DQ[7]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; A[4]        ; SRAM_DQ[8]    ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[4]        ; SRAM_DQ[9]    ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[4]        ; SRAM_DQ[10]   ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[4]        ; SRAM_DQ[11]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; A[4]        ; SRAM_DQ[12]   ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; A[4]        ; SRAM_DQ[13]   ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; A[4]        ; SRAM_DQ[14]   ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; A[4]        ; SRAM_DQ[15]   ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[4]        ; U1OE_n        ;       ; 7.713 ; 7.713 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 6.789 ; 6.789 ;       ;
; A[5]        ; D[0]          ; 8.046 ; 8.046 ; 8.046 ; 8.046 ;
; A[5]        ; D[1]          ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; A[5]        ; D[2]          ; 8.072 ; 7.939 ; 7.939 ; 8.072 ;
; A[5]        ; D[3]          ; 8.212 ; 7.946 ; 7.946 ; 8.212 ;
; A[5]        ; D[4]          ; 8.212 ; 7.887 ; 7.887 ; 8.212 ;
; A[5]        ; D[5]          ; 8.523 ; 7.945 ; 7.945 ; 8.523 ;
; A[5]        ; D[6]          ; 8.518 ; 7.793 ; 7.793 ; 8.518 ;
; A[5]        ; D[7]          ; 8.292 ; 7.564 ; 7.564 ; 8.292 ;
; A[5]        ; HEX0[0]       ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[5]        ; HEX0[1]       ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; A[5]        ; HEX0[2]       ; 6.465 ;       ;       ; 6.465 ;
; A[5]        ; HEX0[3]       ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; A[5]        ; HEX0[4]       ;       ; 6.482 ; 6.482 ;       ;
; A[5]        ; HEX0[5]       ; 6.485 ; 6.485 ; 6.485 ; 6.485 ;
; A[5]        ; HEX0[6]       ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[5]        ; LEDG[3]       ; 7.741 ;       ;       ; 7.741 ;
; A[5]        ; LEDG[4]       ; 7.749 ;       ;       ; 7.749 ;
; A[5]        ; LEDG[5]       ; 7.882 ;       ;       ; 7.882 ;
; A[5]        ; LEDG[6]       ; 7.746 ;       ;       ; 7.746 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.397 ;       ;       ; 5.397 ;
; A[5]        ; SRAM_CE_N     ; 8.096 ;       ;       ; 8.096 ;
; A[5]        ; SRAM_DQ[0]    ; 8.296 ; 8.296 ; 8.296 ; 8.296 ;
; A[5]        ; SRAM_DQ[1]    ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[5]        ; SRAM_DQ[2]    ; 8.193 ; 8.193 ; 8.193 ; 8.193 ;
; A[5]        ; SRAM_DQ[3]    ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; A[5]        ; SRAM_DQ[4]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[5]        ; SRAM_DQ[5]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[5]        ; SRAM_DQ[6]    ; 7.933 ; 7.933 ; 7.933 ; 7.933 ;
; A[5]        ; SRAM_DQ[7]    ; 8.055 ; 8.055 ; 8.055 ; 8.055 ;
; A[5]        ; SRAM_DQ[8]    ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; A[5]        ; SRAM_DQ[9]    ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; A[5]        ; SRAM_DQ[10]   ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; A[5]        ; SRAM_DQ[11]   ; 8.102 ; 8.102 ; 8.102 ; 8.102 ;
; A[5]        ; SRAM_DQ[12]   ; 8.044 ; 8.044 ; 8.044 ; 8.044 ;
; A[5]        ; SRAM_DQ[13]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[14]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[15]   ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; A[5]        ; U1OE_n        ;       ; 8.052 ; 8.052 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 6.381 ; 6.381 ;       ;
; A[6]        ; D[0]          ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; A[6]        ; D[1]          ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[6]        ; D[2]          ; 7.664 ; 7.531 ; 7.531 ; 7.664 ;
; A[6]        ; D[3]          ; 7.804 ; 7.538 ; 7.538 ; 7.804 ;
; A[6]        ; D[4]          ; 7.804 ; 7.479 ; 7.479 ; 7.804 ;
; A[6]        ; D[5]          ; 8.148 ; 7.537 ; 7.537 ; 8.148 ;
; A[6]        ; D[6]          ; 8.110 ; 7.385 ; 7.385 ; 8.110 ;
; A[6]        ; D[7]          ; 8.163 ; 7.156 ; 7.156 ; 8.163 ;
; A[6]        ; HEX0[0]       ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; A[6]        ; HEX0[1]       ; 6.405 ;       ;       ; 6.405 ;
; A[6]        ; HEX0[2]       ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[6]        ; HEX0[3]       ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; A[6]        ; HEX0[4]       ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; A[6]        ; HEX0[5]       ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; A[6]        ; HEX0[6]       ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; A[6]        ; LEDG[3]       ; 7.612 ;       ;       ; 7.612 ;
; A[6]        ; LEDG[4]       ; 7.620 ;       ;       ; 7.620 ;
; A[6]        ; LEDG[5]       ; 7.753 ;       ;       ; 7.753 ;
; A[6]        ; LEDG[6]       ; 7.617 ;       ;       ; 7.617 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.639 ;       ;       ; 5.639 ;
; A[6]        ; SRAM_CE_N     ; 7.967 ;       ;       ; 7.967 ;
; A[6]        ; SRAM_DQ[0]    ; 8.167 ; 8.167 ; 8.167 ; 8.167 ;
; A[6]        ; SRAM_DQ[1]    ; 8.177 ; 8.177 ; 8.177 ; 8.177 ;
; A[6]        ; SRAM_DQ[2]    ; 8.064 ; 8.064 ; 8.064 ; 8.064 ;
; A[6]        ; SRAM_DQ[3]    ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[6]        ; SRAM_DQ[4]    ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[6]        ; SRAM_DQ[5]    ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[6]        ; SRAM_DQ[6]    ; 7.804 ; 7.804 ; 7.804 ; 7.804 ;
; A[6]        ; SRAM_DQ[7]    ; 7.926 ; 7.926 ; 7.926 ; 7.926 ;
; A[6]        ; SRAM_DQ[8]    ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; A[6]        ; SRAM_DQ[9]    ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; A[6]        ; SRAM_DQ[10]   ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[6]        ; SRAM_DQ[11]   ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; A[6]        ; SRAM_DQ[12]   ; 7.915 ; 7.915 ; 7.915 ; 7.915 ;
; A[6]        ; SRAM_DQ[13]   ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[6]        ; SRAM_DQ[14]   ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[6]        ; SRAM_DQ[15]   ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[6]        ; U1OE_n        ;       ; 7.648 ; 7.648 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 6.592 ; 6.592 ;       ;
; A[7]        ; D[0]          ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; A[7]        ; D[1]          ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[7]        ; D[2]          ; 7.875 ; 7.742 ; 7.742 ; 7.875 ;
; A[7]        ; D[3]          ; 8.015 ; 7.749 ; 7.749 ; 8.015 ;
; A[7]        ; D[4]          ; 8.015 ; 7.690 ; 7.690 ; 8.015 ;
; A[7]        ; D[5]          ; 8.359 ; 7.748 ; 7.748 ; 8.359 ;
; A[7]        ; D[6]          ; 8.321 ; 7.596 ; 7.596 ; 8.321 ;
; A[7]        ; D[7]          ; 8.448 ; 7.367 ; 7.367 ; 8.448 ;
; A[7]        ; HEX0[0]       ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; A[7]        ; HEX0[1]       ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; A[7]        ; HEX0[2]       ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; A[7]        ; HEX0[3]       ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; A[7]        ; HEX0[4]       ;       ; 6.617 ; 6.617 ;       ;
; A[7]        ; HEX0[5]       ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; A[7]        ; HEX0[6]       ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[7]        ; LEDG[3]       ; 7.922 ;       ;       ; 7.922 ;
; A[7]        ; LEDG[4]       ; 7.930 ;       ;       ; 7.930 ;
; A[7]        ; LEDG[5]       ; 8.063 ;       ;       ; 8.063 ;
; A[7]        ; LEDG[6]       ; 7.927 ;       ;       ; 7.927 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.970 ;       ;       ; 5.970 ;
; A[7]        ; SRAM_CE_N     ; 8.277 ;       ;       ; 8.277 ;
; A[7]        ; SRAM_DQ[0]    ; 8.477 ; 8.477 ; 8.477 ; 8.477 ;
; A[7]        ; SRAM_DQ[1]    ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; A[7]        ; SRAM_DQ[2]    ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; SRAM_DQ[3]    ; 8.384 ; 8.384 ; 8.384 ; 8.384 ;
; A[7]        ; SRAM_DQ[4]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[7]        ; SRAM_DQ[5]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[7]        ; SRAM_DQ[6]    ; 8.114 ; 8.114 ; 8.114 ; 8.114 ;
; A[7]        ; SRAM_DQ[7]    ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; A[7]        ; SRAM_DQ[8]    ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; A[7]        ; SRAM_DQ[9]    ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; A[7]        ; SRAM_DQ[10]   ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; A[7]        ; SRAM_DQ[11]   ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[7]        ; SRAM_DQ[12]   ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[7]        ; SRAM_DQ[13]   ; 8.395 ; 8.395 ; 8.395 ; 8.395 ;
; A[7]        ; SRAM_DQ[14]   ; 8.395 ; 8.395 ; 8.395 ; 8.395 ;
; A[7]        ; SRAM_DQ[15]   ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; A[7]        ; U1OE_n        ;       ; 7.853 ; 7.853 ;       ;
; A[8]        ; D[0]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[8]        ; D[1]          ; 9.454 ; 9.454 ; 9.454 ; 9.454 ;
; A[8]        ; D[2]          ; 9.620 ; 9.620 ; 9.620 ; 9.620 ;
; A[8]        ; D[3]          ; 9.760 ; 9.760 ; 9.760 ; 9.760 ;
; A[8]        ; D[4]          ; 9.760 ; 9.616 ; 9.616 ; 9.760 ;
; A[8]        ; D[5]          ; 9.767 ; 9.261 ; 9.261 ; 9.767 ;
; A[8]        ; D[6]          ; 9.873 ; 9.316 ; 9.316 ; 9.873 ;
; A[8]        ; D[7]          ; 9.536 ; 9.086 ; 9.086 ; 9.536 ;
; A[8]        ; HEX1[0]       ; 5.934 ; 5.934 ; 5.934 ; 5.934 ;
; A[8]        ; HEX1[1]       ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; A[8]        ; HEX1[2]       ;       ; 5.773 ; 5.773 ;       ;
; A[8]        ; HEX1[3]       ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; A[8]        ; HEX1[4]       ; 5.804 ;       ;       ; 5.804 ;
; A[8]        ; HEX1[5]       ; 5.933 ;       ;       ; 5.933 ;
; A[8]        ; HEX1[6]       ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; A[8]        ; LEDG[3]       ; 8.985 ;       ;       ; 8.985 ;
; A[8]        ; LEDG[4]       ; 8.993 ;       ;       ; 8.993 ;
; A[8]        ; LEDG[5]       ; 9.126 ;       ;       ; 9.126 ;
; A[8]        ; LEDG[6]       ; 8.990 ;       ;       ; 8.990 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491 ;       ;       ; 5.491 ;
; A[8]        ; SRAM_CE_N     ; 9.340 ;       ;       ; 9.340 ;
; A[8]        ; SRAM_DQ[0]    ; 9.540 ; 9.540 ; 9.540 ; 9.540 ;
; A[8]        ; SRAM_DQ[1]    ; 9.550 ; 9.550 ; 9.550 ; 9.550 ;
; A[8]        ; SRAM_DQ[2]    ; 9.437 ; 9.437 ; 9.437 ; 9.437 ;
; A[8]        ; SRAM_DQ[3]    ; 9.447 ; 9.447 ; 9.447 ; 9.447 ;
; A[8]        ; SRAM_DQ[4]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[8]        ; SRAM_DQ[5]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[8]        ; SRAM_DQ[6]    ; 9.177 ; 9.177 ; 9.177 ; 9.177 ;
; A[8]        ; SRAM_DQ[7]    ; 9.299 ; 9.299 ; 9.299 ; 9.299 ;
; A[8]        ; SRAM_DQ[8]    ; 9.356 ; 9.356 ; 9.356 ; 9.356 ;
; A[8]        ; SRAM_DQ[9]    ; 9.356 ; 9.356 ; 9.356 ; 9.356 ;
; A[8]        ; SRAM_DQ[10]   ; 9.448 ; 9.448 ; 9.448 ; 9.448 ;
; A[8]        ; SRAM_DQ[11]   ; 9.346 ; 9.346 ; 9.346 ; 9.346 ;
; A[8]        ; SRAM_DQ[12]   ; 9.288 ; 9.288 ; 9.288 ; 9.288 ;
; A[8]        ; SRAM_DQ[13]   ; 9.458 ; 9.458 ; 9.458 ; 9.458 ;
; A[8]        ; SRAM_DQ[14]   ; 9.458 ; 9.458 ; 9.458 ; 9.458 ;
; A[8]        ; SRAM_DQ[15]   ; 9.448 ; 9.448 ; 9.448 ; 9.448 ;
; A[9]        ; D[0]          ; 9.511 ; 9.511 ; 9.511 ; 9.511 ;
; A[9]        ; D[1]          ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[9]        ; D[2]          ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; A[9]        ; D[3]          ; 9.677 ; 9.677 ; 9.677 ; 9.677 ;
; A[9]        ; D[4]          ; 9.677 ; 9.533 ; 9.533 ; 9.677 ;
; A[9]        ; D[5]          ; 9.684 ; 9.178 ; 9.178 ; 9.684 ;
; A[9]        ; D[6]          ; 9.790 ; 9.233 ; 9.233 ; 9.790 ;
; A[9]        ; D[7]          ; 9.453 ; 9.003 ; 9.003 ; 9.453 ;
; A[9]        ; HEX1[0]       ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; A[9]        ; HEX1[1]       ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; A[9]        ; HEX1[2]       ; 5.695 ;       ;       ; 5.695 ;
; A[9]        ; HEX1[3]       ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; A[9]        ; HEX1[4]       ;       ; 5.720 ; 5.720 ;       ;
; A[9]        ; HEX1[5]       ; 5.857 ; 5.857 ; 5.857 ; 5.857 ;
; A[9]        ; HEX1[6]       ; 5.857 ; 5.857 ; 5.857 ; 5.857 ;
; A[9]        ; LEDG[3]       ; 8.902 ;       ;       ; 8.902 ;
; A[9]        ; LEDG[4]       ; 8.910 ;       ;       ; 8.910 ;
; A[9]        ; LEDG[5]       ; 9.043 ;       ;       ; 9.043 ;
; A[9]        ; LEDG[6]       ; 8.907 ;       ;       ; 8.907 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623 ;       ;       ; 5.623 ;
; A[9]        ; SRAM_CE_N     ; 9.257 ;       ;       ; 9.257 ;
; A[9]        ; SRAM_DQ[0]    ; 9.457 ; 9.457 ; 9.457 ; 9.457 ;
; A[9]        ; SRAM_DQ[1]    ; 9.467 ; 9.467 ; 9.467 ; 9.467 ;
; A[9]        ; SRAM_DQ[2]    ; 9.354 ; 9.354 ; 9.354 ; 9.354 ;
; A[9]        ; SRAM_DQ[3]    ; 9.364 ; 9.364 ; 9.364 ; 9.364 ;
; A[9]        ; SRAM_DQ[4]    ; 9.249 ; 9.249 ; 9.249 ; 9.249 ;
; A[9]        ; SRAM_DQ[5]    ; 9.249 ; 9.249 ; 9.249 ; 9.249 ;
; A[9]        ; SRAM_DQ[6]    ; 9.094 ; 9.094 ; 9.094 ; 9.094 ;
; A[9]        ; SRAM_DQ[7]    ; 9.216 ; 9.216 ; 9.216 ; 9.216 ;
; A[9]        ; SRAM_DQ[8]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[9]        ; SRAM_DQ[9]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[9]        ; SRAM_DQ[10]   ; 9.365 ; 9.365 ; 9.365 ; 9.365 ;
; A[9]        ; SRAM_DQ[11]   ; 9.263 ; 9.263 ; 9.263 ; 9.263 ;
; A[9]        ; SRAM_DQ[12]   ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; A[9]        ; SRAM_DQ[13]   ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; A[9]        ; SRAM_DQ[14]   ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; A[9]        ; SRAM_DQ[15]   ; 9.365 ; 9.365 ; 9.365 ; 9.365 ;
; A[10]       ; D[0]          ; 9.643 ; 9.643 ; 9.643 ; 9.643 ;
; A[10]       ; D[1]          ; 9.503 ; 9.503 ; 9.503 ; 9.503 ;
; A[10]       ; D[2]          ; 9.669 ; 9.669 ; 9.669 ; 9.669 ;
; A[10]       ; D[3]          ; 9.809 ; 9.809 ; 9.809 ; 9.809 ;
; A[10]       ; D[4]          ; 9.809 ; 9.665 ; 9.665 ; 9.809 ;
; A[10]       ; D[5]          ; 9.816 ; 9.310 ; 9.310 ; 9.816 ;
; A[10]       ; D[6]          ; 9.922 ; 9.365 ; 9.365 ; 9.922 ;
; A[10]       ; D[7]          ; 9.585 ; 9.135 ; 9.135 ; 9.585 ;
; A[10]       ; HEX1[0]       ; 5.986 ; 5.986 ; 5.986 ; 5.986 ;
; A[10]       ; HEX1[1]       ; 5.820 ;       ;       ; 5.820 ;
; A[10]       ; HEX1[2]       ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; A[10]       ; HEX1[3]       ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[10]       ; HEX1[4]       ; 5.839 ; 5.839 ; 5.839 ; 5.839 ;
; A[10]       ; HEX1[5]       ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; A[10]       ; HEX1[6]       ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; A[10]       ; LEDG[3]       ; 9.034 ;       ;       ; 9.034 ;
; A[10]       ; LEDG[4]       ; 9.042 ;       ;       ; 9.042 ;
; A[10]       ; LEDG[5]       ; 9.175 ;       ;       ; 9.175 ;
; A[10]       ; LEDG[6]       ; 9.039 ;       ;       ; 9.039 ;
; A[10]       ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]       ; SRAM_CE_N     ; 9.389 ;       ;       ; 9.389 ;
; A[10]       ; SRAM_DQ[0]    ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; A[10]       ; SRAM_DQ[1]    ; 9.599 ; 9.599 ; 9.599 ; 9.599 ;
; A[10]       ; SRAM_DQ[2]    ; 9.486 ; 9.486 ; 9.486 ; 9.486 ;
; A[10]       ; SRAM_DQ[3]    ; 9.496 ; 9.496 ; 9.496 ; 9.496 ;
; A[10]       ; SRAM_DQ[4]    ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; A[10]       ; SRAM_DQ[5]    ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; A[10]       ; SRAM_DQ[6]    ; 9.226 ; 9.226 ; 9.226 ; 9.226 ;
; A[10]       ; SRAM_DQ[7]    ; 9.348 ; 9.348 ; 9.348 ; 9.348 ;
; A[10]       ; SRAM_DQ[8]    ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
; A[10]       ; SRAM_DQ[9]    ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
; A[10]       ; SRAM_DQ[10]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[10]       ; SRAM_DQ[11]   ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[10]       ; SRAM_DQ[12]   ; 9.337 ; 9.337 ; 9.337 ; 9.337 ;
; A[10]       ; SRAM_DQ[13]   ; 9.507 ; 9.507 ; 9.507 ; 9.507 ;
; A[10]       ; SRAM_DQ[14]   ; 9.507 ; 9.507 ; 9.507 ; 9.507 ;
; A[10]       ; SRAM_DQ[15]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; D[0]          ; 9.633 ; 9.633 ; 9.633 ; 9.633 ;
; A[11]       ; D[1]          ; 9.493 ; 9.493 ; 9.493 ; 9.493 ;
; A[11]       ; D[2]          ; 9.659 ; 9.659 ; 9.659 ; 9.659 ;
; A[11]       ; D[3]          ; 9.799 ; 9.799 ; 9.799 ; 9.799 ;
; A[11]       ; D[4]          ; 9.799 ; 9.655 ; 9.655 ; 9.799 ;
; A[11]       ; D[5]          ; 9.806 ; 9.300 ; 9.300 ; 9.806 ;
; A[11]       ; D[6]          ; 9.912 ; 9.355 ; 9.355 ; 9.912 ;
; A[11]       ; D[7]          ; 9.575 ; 9.125 ; 9.125 ; 9.575 ;
; A[11]       ; HEX1[0]       ; 5.954 ; 5.954 ; 5.954 ; 5.954 ;
; A[11]       ; HEX1[1]       ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; A[11]       ; HEX1[2]       ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; A[11]       ; HEX1[3]       ; 5.804 ; 5.804 ; 5.804 ; 5.804 ;
; A[11]       ; HEX1[4]       ;       ; 5.815 ; 5.815 ;       ;
; A[11]       ; HEX1[5]       ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; A[11]       ; HEX1[6]       ; 5.955 ; 5.955 ; 5.955 ; 5.955 ;
; A[11]       ; LEDG[3]       ; 9.024 ;       ;       ; 9.024 ;
; A[11]       ; LEDG[4]       ; 9.032 ;       ;       ; 9.032 ;
; A[11]       ; LEDG[5]       ; 9.165 ;       ;       ; 9.165 ;
; A[11]       ; LEDG[6]       ; 9.029 ;       ;       ; 9.029 ;
; A[11]       ; SRAM_ADDR[11] ; 5.638 ;       ;       ; 5.638 ;
; A[11]       ; SRAM_CE_N     ; 9.379 ;       ;       ; 9.379 ;
; A[11]       ; SRAM_DQ[0]    ; 9.579 ; 9.579 ; 9.579 ; 9.579 ;
; A[11]       ; SRAM_DQ[1]    ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; A[11]       ; SRAM_DQ[2]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[11]       ; SRAM_DQ[3]    ; 9.486 ; 9.486 ; 9.486 ; 9.486 ;
; A[11]       ; SRAM_DQ[4]    ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[11]       ; SRAM_DQ[5]    ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[11]       ; SRAM_DQ[6]    ; 9.216 ; 9.216 ; 9.216 ; 9.216 ;
; A[11]       ; SRAM_DQ[7]    ; 9.338 ; 9.338 ; 9.338 ; 9.338 ;
; A[11]       ; SRAM_DQ[8]    ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[11]       ; SRAM_DQ[9]    ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[11]       ; SRAM_DQ[10]   ; 9.487 ; 9.487 ; 9.487 ; 9.487 ;
; A[11]       ; SRAM_DQ[11]   ; 9.385 ; 9.385 ; 9.385 ; 9.385 ;
; A[11]       ; SRAM_DQ[12]   ; 9.327 ; 9.327 ; 9.327 ; 9.327 ;
; A[11]       ; SRAM_DQ[13]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; SRAM_DQ[14]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; SRAM_DQ[15]   ; 9.487 ; 9.487 ; 9.487 ; 9.487 ;
; A[12]       ; D[0]          ; 8.961 ; 8.961 ; 8.961 ; 8.961 ;
; A[12]       ; D[1]          ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[12]       ; D[2]          ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; A[12]       ; D[3]          ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; A[12]       ; D[4]          ; 9.127 ; 8.983 ; 8.983 ; 9.127 ;
; A[12]       ; D[5]          ; 9.134 ; 8.628 ; 8.628 ; 9.134 ;
; A[12]       ; D[6]          ; 9.240 ; 8.683 ; 8.683 ; 9.240 ;
; A[12]       ; D[7]          ; 8.903 ; 8.453 ; 8.453 ; 8.903 ;
; A[12]       ; HEX2[0]       ; 5.640 ; 5.640 ; 5.640 ; 5.640 ;
; A[12]       ; HEX2[1]       ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; A[12]       ; HEX2[2]       ;       ; 5.675 ; 5.675 ;       ;
; A[12]       ; HEX2[3]       ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; A[12]       ; HEX2[4]       ; 5.781 ;       ;       ; 5.781 ;
; A[12]       ; HEX2[5]       ; 5.767 ;       ;       ; 5.767 ;
; A[12]       ; HEX2[6]       ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; A[12]       ; LEDG[3]       ; 8.352 ;       ;       ; 8.352 ;
; A[12]       ; LEDG[4]       ; 8.360 ;       ;       ; 8.360 ;
; A[12]       ; LEDG[5]       ; 8.493 ;       ;       ; 8.493 ;
; A[12]       ; LEDG[6]       ; 8.357 ;       ;       ; 8.357 ;
; A[12]       ; SRAM_ADDR[12] ; 5.733 ;       ;       ; 5.733 ;
; A[12]       ; SRAM_CE_N     ; 8.707 ;       ;       ; 8.707 ;
; A[12]       ; SRAM_DQ[0]    ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; A[12]       ; SRAM_DQ[1]    ; 8.917 ; 8.917 ; 8.917 ; 8.917 ;
; A[12]       ; SRAM_DQ[2]    ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[12]       ; SRAM_DQ[3]    ; 8.814 ; 8.814 ; 8.814 ; 8.814 ;
; A[12]       ; SRAM_DQ[4]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[12]       ; SRAM_DQ[5]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[12]       ; SRAM_DQ[6]    ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; A[12]       ; SRAM_DQ[7]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[12]       ; SRAM_DQ[8]    ; 8.723 ; 8.723 ; 8.723 ; 8.723 ;
; A[12]       ; SRAM_DQ[9]    ; 8.723 ; 8.723 ; 8.723 ; 8.723 ;
; A[12]       ; SRAM_DQ[10]   ; 8.815 ; 8.815 ; 8.815 ; 8.815 ;
; A[12]       ; SRAM_DQ[11]   ; 8.713 ; 8.713 ; 8.713 ; 8.713 ;
; A[12]       ; SRAM_DQ[12]   ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[12]       ; SRAM_DQ[13]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[12]       ; SRAM_DQ[14]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[12]       ; SRAM_DQ[15]   ; 8.815 ; 8.815 ; 8.815 ; 8.815 ;
; A[13]       ; D[0]          ; 8.979 ; 8.979 ; 8.979 ; 8.979 ;
; A[13]       ; D[1]          ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[13]       ; D[2]          ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[13]       ; D[3]          ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; A[13]       ; D[4]          ; 9.145 ; 9.001 ; 9.001 ; 9.145 ;
; A[13]       ; D[5]          ; 9.152 ; 8.646 ; 8.646 ; 9.152 ;
; A[13]       ; D[6]          ; 9.258 ; 8.701 ; 8.701 ; 9.258 ;
; A[13]       ; D[7]          ; 8.921 ; 8.471 ; 8.471 ; 8.921 ;
; A[13]       ; HEX2[0]       ; 5.633 ; 5.633 ; 5.633 ; 5.633 ;
; A[13]       ; HEX2[1]       ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; A[13]       ; HEX2[2]       ; 5.670 ;       ;       ; 5.670 ;
; A[13]       ; HEX2[3]       ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[13]       ; HEX2[4]       ;       ; 5.774 ; 5.774 ;       ;
; A[13]       ; HEX2[5]       ; 5.758 ; 5.758 ; 5.758 ; 5.758 ;
; A[13]       ; HEX2[6]       ; 5.775 ; 5.775 ; 5.775 ; 5.775 ;
; A[13]       ; LEDG[3]       ; 8.370 ;       ;       ; 8.370 ;
; A[13]       ; LEDG[4]       ; 8.378 ;       ;       ; 8.378 ;
; A[13]       ; LEDG[5]       ; 8.511 ;       ;       ; 8.511 ;
; A[13]       ; LEDG[6]       ; 8.375 ;       ;       ; 8.375 ;
; A[13]       ; SRAM_ADDR[13] ; 5.719 ;       ;       ; 5.719 ;
; A[13]       ; SRAM_CE_N     ; 8.725 ;       ;       ; 8.725 ;
; A[13]       ; SRAM_DQ[0]    ; 8.925 ; 8.925 ; 8.925 ; 8.925 ;
; A[13]       ; SRAM_DQ[1]    ; 8.935 ; 8.935 ; 8.935 ; 8.935 ;
; A[13]       ; SRAM_DQ[2]    ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[13]       ; SRAM_DQ[3]    ; 8.832 ; 8.832 ; 8.832 ; 8.832 ;
; A[13]       ; SRAM_DQ[4]    ; 8.717 ; 8.717 ; 8.717 ; 8.717 ;
; A[13]       ; SRAM_DQ[5]    ; 8.717 ; 8.717 ; 8.717 ; 8.717 ;
; A[13]       ; SRAM_DQ[6]    ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; A[13]       ; SRAM_DQ[7]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; A[13]       ; SRAM_DQ[8]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; A[13]       ; SRAM_DQ[9]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; A[13]       ; SRAM_DQ[10]   ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; A[13]       ; SRAM_DQ[11]   ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; A[13]       ; SRAM_DQ[12]   ; 8.673 ; 8.673 ; 8.673 ; 8.673 ;
; A[13]       ; SRAM_DQ[13]   ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[13]       ; SRAM_DQ[14]   ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[13]       ; SRAM_DQ[15]   ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; A[14]       ; D[0]          ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; A[14]       ; D[1]          ; 7.697 ; 7.697 ; 7.697 ; 7.697 ;
; A[14]       ; D[2]          ; 7.667 ; 7.667 ; 7.667 ; 7.667 ;
; A[14]       ; D[3]          ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; A[14]       ; D[4]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[14]       ; D[5]          ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; A[14]       ; D[6]          ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; A[14]       ; D[7]          ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; A[14]       ; HEX2[0]       ; 7.824 ; 7.824 ; 7.824 ; 7.824 ;
; A[14]       ; HEX2[1]       ; 7.817 ; 7.817 ; 7.817 ; 7.817 ;
; A[14]       ; HEX2[2]       ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[14]       ; HEX2[3]       ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; A[14]       ; HEX2[4]       ; 7.965 ; 7.965 ; 7.965 ; 7.965 ;
; A[14]       ; HEX2[5]       ; 7.947 ; 7.947 ; 7.947 ; 7.947 ;
; A[14]       ; HEX2[6]       ; 7.964 ; 7.964 ; 7.964 ; 7.964 ;
; A[14]       ; HEX3[0]       ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; A[14]       ; HEX3[1]       ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[14]       ; HEX3[2]       ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; A[14]       ; HEX3[3]       ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; A[14]       ; HEX3[4]       ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[14]       ; HEX3[5]       ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; A[14]       ; HEX3[6]       ; 7.652 ; 7.652 ; 7.652 ; 7.652 ;
; A[14]       ; LEDG[3]       ; 7.065 ; 7.065 ; 7.065 ; 7.065 ;
; A[14]       ; LEDG[4]       ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; A[14]       ; LEDG[5]       ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; A[14]       ; LEDG[6]       ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; A[14]       ; SRAM_ADDR[14] ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[14]       ; SRAM_ADDR[15] ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[14]       ; SRAM_ADDR[16] ; 7.525 ; 7.525 ; 7.525 ; 7.525 ;
; A[14]       ; SRAM_ADDR[17] ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[14]       ; SRAM_CE_N     ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; A[14]       ; SRAM_DQ[0]    ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; A[14]       ; SRAM_DQ[1]    ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; A[14]       ; SRAM_DQ[2]    ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[14]       ; SRAM_DQ[3]    ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[14]       ; SRAM_DQ[4]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; A[14]       ; SRAM_DQ[5]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; A[14]       ; SRAM_DQ[6]    ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; A[14]       ; SRAM_DQ[7]    ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; A[14]       ; SRAM_DQ[8]    ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[14]       ; SRAM_DQ[9]    ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[14]       ; SRAM_DQ[10]   ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; A[14]       ; SRAM_DQ[11]   ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; A[14]       ; SRAM_DQ[12]   ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; A[14]       ; SRAM_DQ[13]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[14]       ; SRAM_DQ[14]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[14]       ; SRAM_DQ[15]   ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; A[14]       ; SRAM_LB_N     ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; A[14]       ; SRAM_UB_N     ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; A[15]       ; D[0]          ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; A[15]       ; D[1]          ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; A[15]       ; D[2]          ; 7.653 ; 7.653 ; 7.653 ; 7.653 ;
; A[15]       ; D[3]          ; 7.793 ; 7.793 ; 7.793 ; 7.793 ;
; A[15]       ; D[4]          ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; A[15]       ; D[5]          ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[15]       ; D[6]          ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[15]       ; D[7]          ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; A[15]       ; HEX2[0]       ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; A[15]       ; HEX2[1]       ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; A[15]       ; HEX2[2]       ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; A[15]       ; HEX2[3]       ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]       ; HEX2[4]       ; 7.319 ; 7.319 ; 7.319 ; 7.319 ;
; A[15]       ; HEX2[5]       ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; A[15]       ; HEX2[6]       ; 7.333 ; 7.333 ; 7.333 ; 7.333 ;
; A[15]       ; HEX3[0]       ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; A[15]       ; HEX3[1]       ; 7.616 ; 7.616 ; 7.616 ; 7.616 ;
; A[15]       ; HEX3[2]       ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; A[15]       ; HEX3[3]       ; 6.667 ; 6.667 ; 6.667 ; 6.667 ;
; A[15]       ; HEX3[4]       ; 6.912 ; 6.912 ; 6.912 ; 6.912 ;
; A[15]       ; HEX3[5]       ; 6.992 ; 6.992 ; 6.992 ; 6.992 ;
; A[15]       ; HEX3[6]       ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; A[15]       ; LEDG[3]       ; 6.842 ; 6.842 ; 6.842 ; 6.842 ;
; A[15]       ; LEDG[4]       ; 6.848 ; 6.848 ; 6.848 ; 6.848 ;
; A[15]       ; LEDG[5]       ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; A[15]       ; LEDG[6]       ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; A[15]       ; SRAM_ADDR[14] ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[15]       ; SRAM_ADDR[15] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; A[15]       ; SRAM_ADDR[16] ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; A[15]       ; SRAM_ADDR[17] ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; A[15]       ; SRAM_CE_N     ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[15]       ; SRAM_DQ[0]    ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; A[15]       ; SRAM_DQ[1]    ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; A[15]       ; SRAM_DQ[2]    ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; A[15]       ; SRAM_DQ[3]    ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[15]       ; SRAM_DQ[4]    ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; A[15]       ; SRAM_DQ[5]    ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; A[15]       ; SRAM_DQ[6]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[15]       ; SRAM_DQ[7]    ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; A[15]       ; SRAM_DQ[8]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[9]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[10]   ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[15]       ; SRAM_DQ[11]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[15]       ; SRAM_DQ[12]   ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; A[15]       ; SRAM_DQ[13]   ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[15]       ; SRAM_DQ[14]   ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[15]       ; SRAM_DQ[15]   ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[15]       ; SRAM_LB_N     ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; A[15]       ; SRAM_UB_N     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; D[0]        ; SRAM_DQ[0]    ; 5.769 ;       ;       ; 5.769 ;
; D[0]        ; SRAM_DQ[8]    ; 5.746 ;       ;       ; 5.746 ;
; D[1]        ; SRAM_DQ[1]    ; 5.865 ;       ;       ; 5.865 ;
; D[1]        ; SRAM_DQ[9]    ; 5.875 ;       ;       ; 5.875 ;
; D[2]        ; SRAM_DQ[2]    ; 5.707 ;       ;       ; 5.707 ;
; D[2]        ; SRAM_DQ[10]   ; 5.679 ;       ;       ; 5.679 ;
; D[3]        ; SRAM_DQ[3]    ; 5.647 ;       ;       ; 5.647 ;
; D[3]        ; SRAM_DQ[11]   ; 5.699 ;       ;       ; 5.699 ;
; D[4]        ; SRAM_DQ[4]    ; 5.679 ;       ;       ; 5.679 ;
; D[4]        ; SRAM_DQ[12]   ; 5.622 ;       ;       ; 5.622 ;
; D[5]        ; SRAM_DQ[5]    ; 5.540 ;       ;       ; 5.540 ;
; D[5]        ; SRAM_DQ[13]   ; 5.524 ;       ;       ; 5.524 ;
; D[6]        ; SRAM_DQ[6]    ; 5.585 ;       ;       ; 5.585 ;
; D[6]        ; SRAM_DQ[14]   ; 5.501 ;       ;       ; 5.501 ;
; D[7]        ; SRAM_DQ[7]    ; 5.736 ;       ;       ; 5.736 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; IORQ_n      ; BUSDIR_n      ; 6.347 ;       ;       ; 6.347 ;
; IORQ_n      ; D[0]          ; 7.604 ; 7.604 ; 7.604 ; 7.604 ;
; IORQ_n      ; D[1]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; IORQ_n      ; D[2]          ; 7.497 ; 7.630 ; 7.630 ; 7.497 ;
; IORQ_n      ; D[3]          ; 7.504 ; 7.770 ; 7.770 ; 7.504 ;
; IORQ_n      ; D[4]          ; 7.445 ; 7.770 ; 7.770 ; 7.445 ;
; IORQ_n      ; D[5]          ; 7.503 ; 8.114 ; 8.114 ; 7.503 ;
; IORQ_n      ; D[6]          ; 7.351 ; 8.076 ; 8.076 ; 7.351 ;
; IORQ_n      ; D[7]          ; 7.122 ; 8.203 ; 8.203 ; 7.122 ;
; IORQ_n      ; U1OE_n        ; 7.179 ;       ;       ; 7.179 ;
; KEY[0]      ; LEDG[0]       ;       ; 5.038 ; 5.038 ;       ;
; KEY[0]      ; WAIT_n        ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; M1_n        ; BUSDIR_n      ;       ; 6.604 ; 6.604 ;       ;
; M1_n        ; D[0]          ; 7.861 ; 7.861 ; 7.861 ; 7.861 ;
; M1_n        ; D[1]          ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; M1_n        ; D[2]          ; 7.887 ; 7.754 ; 7.754 ; 7.887 ;
; M1_n        ; D[3]          ; 8.027 ; 7.761 ; 7.761 ; 8.027 ;
; M1_n        ; D[4]          ; 8.027 ; 7.702 ; 7.702 ; 8.027 ;
; M1_n        ; D[5]          ; 8.371 ; 7.760 ; 7.760 ; 8.371 ;
; M1_n        ; D[6]          ; 8.333 ; 7.608 ; 7.608 ; 8.333 ;
; M1_n        ; D[7]          ; 8.460 ; 7.379 ; 7.379 ; 8.460 ;
; M1_n        ; U1OE_n        ;       ; 7.291 ; 7.291 ;       ;
; MREQ_n      ; D[0]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; MREQ_n      ; D[1]          ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; MREQ_n      ; D[2]          ; 7.490 ; 7.490 ; 7.490 ; 7.490 ;
; MREQ_n      ; D[3]          ; 7.630 ; 7.630 ; 7.630 ; 7.630 ;
; MREQ_n      ; D[4]          ; 7.630 ; 7.545 ; 7.545 ; 7.630 ;
; MREQ_n      ; D[5]          ; 7.483 ; 7.974 ; 7.974 ; 7.483 ;
; MREQ_n      ; D[6]          ; 7.589 ; 7.936 ; 7.936 ; 7.589 ;
; MREQ_n      ; D[7]          ; 7.252 ; 8.063 ; 8.063 ; 7.252 ;
; RD_n        ; BUSDIR_n      ; 6.692 ;       ;       ; 6.692 ;
; RD_n        ; D[0]          ; 7.002 ; 7.239 ; 7.239 ; 7.002 ;
; RD_n        ; D[1]          ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; RD_n        ; D[2]          ; 7.139 ; 7.265 ; 7.265 ; 7.139 ;
; RD_n        ; D[3]          ; 7.222 ; 7.405 ; 7.405 ; 7.222 ;
; RD_n        ; D[4]          ; 6.780 ; 7.405 ; 7.405 ; 6.780 ;
; RD_n        ; D[5]          ; 6.906 ; 7.749 ; 7.749 ; 6.906 ;
; RD_n        ; D[6]          ; 6.961 ; 7.711 ; 7.711 ; 6.961 ;
; RD_n        ; D[7]          ; 6.731 ; 7.838 ; 7.838 ; 6.731 ;
; RD_n        ; U1OE_n        ; 7.984 ;       ;       ; 7.984 ;
; RESET_n     ; LEDG[0]       ;       ; 5.766 ; 5.766 ;       ;
; RESET_n     ; WAIT_n        ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; SLTSL_n     ; D[0]          ; 7.286 ; 7.286 ; 7.286 ; 7.286 ;
; SLTSL_n     ; D[1]          ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; SLTSL_n     ; D[2]          ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; SLTSL_n     ; D[3]          ; 7.441 ; 7.452 ; 7.452 ; 7.441 ;
; SLTSL_n     ; D[4]          ; 7.127 ; 7.367 ; 7.367 ; 7.127 ;
; SLTSL_n     ; D[5]          ; 7.075 ; 7.796 ; 7.796 ; 7.075 ;
; SLTSL_n     ; D[6]          ; 7.130 ; 7.758 ; 7.758 ; 7.130 ;
; SLTSL_n     ; D[7]          ; 6.900 ; 7.885 ; 7.885 ; 6.900 ;
; SLTSL_n     ; LEDG[3]       ; 6.523 ;       ;       ; 6.523 ;
; SLTSL_n     ; LEDG[4]       ; 6.531 ;       ;       ; 6.531 ;
; SLTSL_n     ; LEDG[5]       ; 6.664 ;       ;       ; 6.664 ;
; SLTSL_n     ; LEDG[6]       ; 6.528 ;       ;       ; 6.528 ;
; SLTSL_n     ; LEDG[7]       ;       ; 6.222 ; 6.222 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.878 ;       ;       ; 6.878 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.078 ; 7.078 ; 7.078 ; 7.078 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.975 ; 6.975 ; 6.975 ; 6.975 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.826 ; 6.826 ; 6.826 ; 6.826 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SLTSL_n     ; U1OE_n        ; 6.738 ;       ;       ; 6.738 ;
; SRAM_DQ[0]  ; D[0]          ; 6.864 ;       ;       ; 6.864 ;
; SRAM_DQ[1]  ; D[1]          ; 7.267 ;       ;       ; 7.267 ;
; SRAM_DQ[2]  ; D[2]          ; 6.987 ;       ;       ; 6.987 ;
; SRAM_DQ[3]  ; D[3]          ; 6.917 ;       ;       ; 6.917 ;
; SRAM_DQ[4]  ; D[4]          ; 6.804 ;       ;       ; 6.804 ;
; SRAM_DQ[5]  ; D[5]          ; 6.536 ;       ;       ; 6.536 ;
; SRAM_DQ[6]  ; D[6]          ; 6.656 ;       ;       ; 6.656 ;
; SRAM_DQ[7]  ; D[7]          ; 6.695 ;       ;       ; 6.695 ;
; SRAM_DQ[8]  ; D[0]          ; 6.923 ;       ;       ; 6.923 ;
; SRAM_DQ[9]  ; D[1]          ; 7.134 ;       ;       ; 7.134 ;
; SRAM_DQ[10] ; D[2]          ; 6.906 ;       ;       ; 6.906 ;
; SRAM_DQ[11] ; D[3]          ; 6.932 ;       ;       ; 6.932 ;
; SRAM_DQ[12] ; D[4]          ; 6.740 ;       ;       ; 6.740 ;
; SRAM_DQ[13] ; D[5]          ; 6.704 ;       ;       ; 6.704 ;
; SRAM_DQ[14] ; D[6]          ; 6.802 ;       ;       ; 6.802 ;
; SRAM_DQ[15] ; D[7]          ; 6.444 ;       ;       ; 6.444 ;
; SW[9]       ; D[0]          ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[9]       ; D[1]          ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; SW[9]       ; D[2]          ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
; SW[9]       ; D[3]          ; 5.147 ; 5.135 ; 5.135 ; 5.147 ;
; SW[9]       ; D[4]          ; 5.062 ; 4.821 ; 4.821 ; 5.062 ;
; SW[9]       ; D[5]          ; 5.491 ; 4.772 ; 4.772 ; 5.491 ;
; SW[9]       ; D[6]          ; 5.453 ; 4.827 ; 4.827 ; 5.453 ;
; SW[9]       ; D[7]          ; 5.580 ; 4.597 ; 4.597 ; 5.580 ;
; SW[9]       ; LEDG[3]       ;       ; 4.218 ; 4.218 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 4.226 ; 4.226 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 4.359 ; 4.359 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 4.223 ; 4.223 ;       ;
; SW[9]       ; LEDG[7]       ; 3.919 ;       ;       ; 3.919 ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.573 ; 4.573 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; SW[9]       ; SRAM_DQ[1]    ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; SW[9]       ; SRAM_DQ[2]    ; 4.670 ; 4.670 ; 4.670 ; 4.670 ;
; SW[9]       ; SRAM_DQ[3]    ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[9]       ; SRAM_DQ[4]    ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[9]       ; SRAM_DQ[5]    ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[9]       ; SRAM_DQ[6]    ; 4.410 ; 4.410 ; 4.410 ; 4.410 ;
; SW[9]       ; SRAM_DQ[7]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW[9]       ; SRAM_DQ[8]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; SW[9]       ; SRAM_DQ[9]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; SW[9]       ; SRAM_DQ[10]   ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[9]       ; SRAM_DQ[11]   ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; SW[9]       ; SRAM_DQ[12]   ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[9]       ; SRAM_DQ[13]   ; 4.691 ; 4.691 ; 4.691 ; 4.691 ;
; SW[9]       ; SRAM_DQ[14]   ; 4.691 ; 4.691 ; 4.691 ; 4.691 ;
; SW[9]       ; SRAM_DQ[15]   ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[9]       ; U1OE_n        ;       ; 4.427 ; 4.427 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; WR_n        ; SRAM_DQ[1]    ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; WR_n        ; SRAM_DQ[2]    ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; WR_n        ; SRAM_DQ[3]    ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_DQ[4]    ; 6.665 ; 6.665 ; 6.665 ; 6.665 ;
; WR_n        ; SRAM_DQ[5]    ; 6.665 ; 6.665 ; 6.665 ; 6.665 ;
; WR_n        ; SRAM_DQ[6]    ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; WR_n        ; SRAM_DQ[7]    ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; WR_n        ; SRAM_DQ[8]    ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; WR_n        ; SRAM_DQ[9]    ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; WR_n        ; SRAM_DQ[10]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_DQ[11]   ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; WR_n        ; SRAM_DQ[12]   ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; WR_n        ; SRAM_DQ[13]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; WR_n        ; SRAM_DQ[14]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; WR_n        ; SRAM_DQ[15]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_WE_N     ; 5.564 ;       ;       ; 5.564 ;
; WR_n        ; U1OE_n        ; 7.566 ;       ;       ; 7.566 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 5.444 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.584 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.444 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.610 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.750 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.750 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 6.094 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 6.056 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 6.183 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 7.990 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.130 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.990 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.156 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.296 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.296 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.640 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.602 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.729 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.505 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.868 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.878 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.765 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.775 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.660 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.660 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.505 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.627 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.706 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.706 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.798 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.696 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.638 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.808 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.808 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.798 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.986 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.126 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.986 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.152 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.292 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.292 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.636 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.598 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.725 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.986 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.126 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.986 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.152 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.292 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.292 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.636 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.598 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.725 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 5.444     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.584     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.444     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.610     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.750     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.750     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 6.094     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 6.056     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 6.183     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 7.990     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.130     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.990     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.156     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.296     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.296     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.640     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.602     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.729     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.505     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.868     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.878     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.765     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.775     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.660     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.660     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.505     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.627     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.706     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.706     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.798     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.696     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.638     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.808     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.808     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.798     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.986     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.126     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.986     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.152     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.292     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.292     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.636     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.598     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.725     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.986     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.126     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.986     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.152     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.292     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.292     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.636     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.598     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.725     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.013     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.376     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.386     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.273     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.283     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.168     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.168     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.013     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.135     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.192     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.192     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.284     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.182     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.124     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.294     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.294     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.284     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.092 ; -0.534 ; N/A      ; N/A     ; -1.469              ;
;  A[2]            ; -0.092 ; -0.534 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -0.092 ; -9.916 ; 0.0      ; 0.0     ; -35.685             ;
;  A[2]            ; -0.092 ; -9.916 ; N/A      ; N/A     ; -35.685             ;
+------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 6.097  ; 6.097  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 5.431  ; 5.431  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 4.598  ; 4.598  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.592  ; 0.592  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 5.053  ; 5.053  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 5.233  ; 5.233  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 6.097  ; 6.097  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 5.340  ; 5.340  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 5.920  ; 5.920  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 2.046  ; 2.046  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 1.860  ; 1.860  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 2.046  ; 2.046  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 1.053  ; 1.053  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 1.657  ; 1.657  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 1.305  ; 1.305  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.878  ; 0.878  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.019 ; -0.019 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.158  ; 0.158  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.534  ; 0.534  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.951 ; -1.951 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.580 ; -1.580 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.534  ; 0.534  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -1.988 ; -1.988 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -2.047 ; -2.047 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.386 ; -2.386 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -1.880 ; -1.880 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -2.190 ; -2.190 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.938  ; 0.938  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.387  ; 0.387  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.394 ; -0.394 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.218 ; -0.218 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.283  ; 0.283  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.373 ; -0.373 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.594 ; -0.594 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.938  ; 0.938  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 14.981 ; 14.981 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.284 ; 14.284 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 14.981 ; 14.981 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.456 ; 14.456 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 14.451 ; 14.451 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 13.869 ; 13.869 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 14.081 ; 14.081 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 13.701 ; 13.701 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 13.206 ; 13.206 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 11.485 ; 11.485 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.148 ; 11.148 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.100 ; 11.100 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 11.485 ; 11.485 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 11.138 ; 11.138 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.900 ; 11.900 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.679 ; 11.679 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.510  ; 8.510  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 22.198 ; 22.198 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.509 ; 21.509 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 22.198 ; 22.198 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.725 ; 21.725 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.750 ; 21.750 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 21.126 ; 21.126 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 19.931 ; 19.931 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 20.267 ; 20.267 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 19.966 ; 19.966 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.663 ; 19.663 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.260 ; 19.260 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 19.303 ; 19.303 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 19.338 ; 19.338 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 19.324 ; 19.324 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.603 ; 19.603 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.608 ; 19.608 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.663 ; 19.663 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 21.772 ; 21.772 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 20.355 ; 20.355 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 21.772 ; 21.772 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 21.271 ; 21.271 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.652 ; 19.652 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 20.460 ; 20.460 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 20.523 ; 20.523 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 21.198 ; 21.198 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 16.600 ; 16.600 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 16.271 ; 16.271 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 16.223 ; 16.223 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 16.600 ; 16.600 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 16.261 ; 16.261 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 13.261 ; 13.261 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.845 ; 11.845 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 12.981 ; 12.981 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 12.566 ; 12.566 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.997 ; 12.997 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.261 ; 13.261 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 13.084 ; 13.084 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 12.584 ; 12.584 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 13.193 ; 13.193 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.535 ; 19.535 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 11.056 ; 11.056 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 17.960 ; 17.960 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.687 ; 18.687 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.511 ; 18.511 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.535 ; 19.535 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 17.023 ; 17.023 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 18.140 ; 18.140 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 18.125 ; 18.125 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 11.679 ; 11.679 ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 4.644 ; 4.644 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.151 ; 5.151 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.413 ; 5.413 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.019 ; 5.019 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.026 ; 5.026 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.967 ; 4.967 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.025 ; 5.025 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.873 ; 4.873 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.644 ; 4.644 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.821 ; 4.821 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.821 ; 4.821 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.829 ; 4.829 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 4.826 ; 4.826 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.176 ; 5.176 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.132 ; 5.132 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.869 ; 3.869 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 4.644 ; 4.644 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.151 ; 5.151 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.413 ; 5.413 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.019 ; 5.019 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.026 ; 5.026 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.967 ; 4.967 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.025 ; 5.025 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.873 ; 4.873 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.644 ; 4.644 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 7.652 ; 7.652 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.652 ; 7.652 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.663 ; 7.663 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.704 ; 7.704 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.691 ; 7.691 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.798 ; 7.798 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.793 ; 7.793 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.810 ; 7.810 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.037 ; 7.037 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.346 ; 7.346 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.986 ; 7.986 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.706 ; 7.706 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.037 ; 7.037 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.282 ; 7.282 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.362 ; 7.362 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.599 ; 7.599 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.821 ; 4.821 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.821 ; 4.821 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.829 ; 4.829 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.962 ; 4.962 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]       ; 4.826 ; 4.826 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.804 ; 5.804 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.804 ; 5.804 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.175 ; 6.175 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.242 ; 6.242 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.366 ; 6.366 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.244 ; 6.244 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.098 ; 6.098 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.370 ; 6.370 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.814 ; 5.814 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.814 ; 5.814 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.800 ; 7.800 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.528 ; 7.528 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.724 ; 7.724 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.572 ; 7.572 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.176 ; 5.176 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.400 ; 7.400 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.385 ; 7.385 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 5.132 ; 5.132 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 19.518 ; 19.518 ; 19.518 ; 19.518 ;
; A[0]        ; D[1]          ; 20.150 ; 20.072 ; 20.072 ; 20.150 ;
; A[0]        ; D[2]          ; 19.595 ; 19.625 ; 19.625 ; 19.595 ;
; A[0]        ; D[3]          ; 19.620 ; 19.620 ; 19.620 ; 19.620 ;
; A[0]        ; D[4]          ; 19.038 ; 18.998 ; 18.998 ; 19.038 ;
; A[0]        ; D[5]          ; 19.643 ; 19.643 ; 19.643 ; 19.643 ;
; A[0]        ; D[6]          ; 19.592 ; 19.592 ; 19.592 ; 19.592 ;
; A[0]        ; D[7]          ; 19.927 ; 19.927 ; 19.927 ; 19.927 ;
; A[0]        ; LEDG[3]       ; 16.317 ;        ;        ; 16.317 ;
; A[0]        ; LEDG[4]       ; 16.269 ;        ;        ; 16.269 ;
; A[0]        ; LEDG[5]       ; 16.654 ;        ;        ; 16.654 ;
; A[0]        ; LEDG[6]       ; 16.307 ;        ;        ; 16.307 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.397 ;        ;        ; 11.397 ;
; A[0]        ; SRAM_CE_N     ; 17.069 ;        ;        ; 17.069 ;
; A[0]        ; SRAM_DQ[0]    ; 17.587 ; 17.587 ; 17.587 ; 17.587 ;
; A[0]        ; SRAM_DQ[1]    ; 17.597 ; 17.597 ; 17.597 ; 17.597 ;
; A[0]        ; SRAM_DQ[2]    ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[0]        ; SRAM_DQ[3]    ; 17.318 ; 17.318 ; 17.318 ; 17.318 ;
; A[0]        ; SRAM_DQ[4]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[5]    ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; A[0]        ; SRAM_DQ[6]    ; 16.672 ; 16.672 ; 16.672 ; 16.672 ;
; A[0]        ; SRAM_DQ[7]    ; 16.980 ; 16.980 ; 16.980 ; 16.980 ;
; A[0]        ; SRAM_DQ[8]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[9]    ; 17.190 ; 17.190 ; 17.190 ; 17.190 ;
; A[0]        ; SRAM_DQ[10]   ; 17.455 ; 17.455 ; 17.455 ; 17.455 ;
; A[0]        ; SRAM_DQ[11]   ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[12]   ; 16.963 ; 16.963 ; 16.963 ; 16.963 ;
; A[0]        ; SRAM_DQ[13]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[14]   ; 17.465 ; 17.465 ; 17.465 ; 17.465 ;
; A[0]        ; SRAM_DQ[15]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[1]        ; D[0]          ; 18.620 ; 18.547 ; 18.547 ; 18.620 ;
; A[1]        ; D[1]          ; 19.317 ; 19.239 ; 19.239 ; 19.317 ;
; A[1]        ; D[2]          ; 18.762 ; 18.792 ; 18.792 ; 18.762 ;
; A[1]        ; D[3]          ; 18.787 ; 18.787 ; 18.787 ; 18.787 ;
; A[1]        ; D[4]          ; 18.205 ; 18.165 ; 18.165 ; 18.205 ;
; A[1]        ; D[5]          ; 18.810 ; 18.810 ; 18.810 ; 18.810 ;
; A[1]        ; D[6]          ; 18.759 ; 18.759 ; 18.759 ; 18.759 ;
; A[1]        ; D[7]          ; 19.094 ; 19.094 ; 19.094 ; 19.094 ;
; A[1]        ; LEDG[3]       ; 15.484 ;        ;        ; 15.484 ;
; A[1]        ; LEDG[4]       ; 15.436 ;        ;        ; 15.436 ;
; A[1]        ; LEDG[5]       ; 15.821 ;        ;        ; 15.821 ;
; A[1]        ; LEDG[6]       ; 15.474 ;        ;        ; 15.474 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.112 ;        ;        ; 11.112 ;
; A[1]        ; SRAM_CE_N     ; 16.236 ;        ;        ; 16.236 ;
; A[1]        ; SRAM_DQ[0]    ; 16.754 ; 16.754 ; 16.754 ; 16.754 ;
; A[1]        ; SRAM_DQ[1]    ; 16.764 ; 16.764 ; 16.764 ; 16.764 ;
; A[1]        ; SRAM_DQ[2]    ; 16.475 ; 16.475 ; 16.475 ; 16.475 ;
; A[1]        ; SRAM_DQ[3]    ; 16.485 ; 16.485 ; 16.485 ; 16.485 ;
; A[1]        ; SRAM_DQ[4]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[5]    ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[1]        ; SRAM_DQ[6]    ; 15.839 ; 15.839 ; 15.839 ; 15.839 ;
; A[1]        ; SRAM_DQ[7]    ; 16.147 ; 16.147 ; 16.147 ; 16.147 ;
; A[1]        ; SRAM_DQ[8]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[9]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[1]        ; SRAM_DQ[10]   ; 16.622 ; 16.622 ; 16.622 ; 16.622 ;
; A[1]        ; SRAM_DQ[11]   ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; A[1]        ; SRAM_DQ[12]   ; 16.130 ; 16.130 ; 16.130 ; 16.130 ;
; A[1]        ; SRAM_DQ[13]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[14]   ; 16.632 ; 16.632 ; 16.632 ; 16.632 ;
; A[1]        ; SRAM_DQ[15]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[3]        ; BUSDIR_n      ;        ; 12.971 ; 12.971 ;        ;
; A[3]        ; D[0]          ; 18.745 ; 18.672 ; 18.672 ; 18.745 ;
; A[3]        ; D[1]          ; 19.442 ; 19.364 ; 19.364 ; 19.442 ;
; A[3]        ; D[2]          ; 18.887 ; 18.917 ; 18.917 ; 18.887 ;
; A[3]        ; D[3]          ; 18.912 ; 18.912 ; 18.912 ; 18.912 ;
; A[3]        ; D[4]          ; 18.330 ; 18.290 ; 18.290 ; 18.330 ;
; A[3]        ; D[5]          ; 18.935 ; 18.935 ; 18.935 ; 18.935 ;
; A[3]        ; D[6]          ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[3]        ; D[7]          ; 19.219 ; 19.219 ; 19.219 ; 19.219 ;
; A[3]        ; LEDG[3]       ; 15.609 ;        ;        ; 15.609 ;
; A[3]        ; LEDG[4]       ; 15.561 ;        ;        ; 15.561 ;
; A[3]        ; LEDG[5]       ; 15.946 ;        ;        ; 15.946 ;
; A[3]        ; LEDG[6]       ; 15.599 ;        ;        ; 15.599 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.933 ;        ;        ; 10.933 ;
; A[3]        ; SRAM_CE_N     ; 16.361 ;        ;        ; 16.361 ;
; A[3]        ; SRAM_DQ[0]    ; 16.879 ; 16.879 ; 16.879 ; 16.879 ;
; A[3]        ; SRAM_DQ[1]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[3]        ; SRAM_DQ[2]    ; 16.600 ; 16.600 ; 16.600 ; 16.600 ;
; A[3]        ; SRAM_DQ[3]    ; 16.610 ; 16.610 ; 16.610 ; 16.610 ;
; A[3]        ; SRAM_DQ[4]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[5]    ; 16.315 ; 16.315 ; 16.315 ; 16.315 ;
; A[3]        ; SRAM_DQ[6]    ; 15.964 ; 15.964 ; 15.964 ; 15.964 ;
; A[3]        ; SRAM_DQ[7]    ; 16.272 ; 16.272 ; 16.272 ; 16.272 ;
; A[3]        ; SRAM_DQ[8]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[9]    ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[3]        ; SRAM_DQ[10]   ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[3]        ; SRAM_DQ[11]   ; 16.472 ; 16.472 ; 16.472 ; 16.472 ;
; A[3]        ; SRAM_DQ[12]   ; 16.255 ; 16.255 ; 16.255 ; 16.255 ;
; A[3]        ; SRAM_DQ[13]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[14]   ; 16.757 ; 16.757 ; 16.757 ; 16.757 ;
; A[3]        ; SRAM_DQ[15]   ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; A[3]        ; U1OE_n        ;        ; 16.140 ; 16.140 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 13.151 ; 13.151 ;        ;
; A[4]        ; D[0]          ; 18.925 ; 18.852 ; 18.852 ; 18.925 ;
; A[4]        ; D[1]          ; 19.622 ; 19.544 ; 19.544 ; 19.622 ;
; A[4]        ; D[2]          ; 19.067 ; 19.097 ; 19.097 ; 19.067 ;
; A[4]        ; D[3]          ; 19.092 ; 19.092 ; 19.092 ; 19.092 ;
; A[4]        ; D[4]          ; 18.510 ; 18.470 ; 18.470 ; 18.510 ;
; A[4]        ; D[5]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; A[4]        ; D[6]          ; 19.064 ; 19.064 ; 19.064 ; 19.064 ;
; A[4]        ; D[7]          ; 19.399 ; 19.399 ; 19.399 ; 19.399 ;
; A[4]        ; HEX0[0]       ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; A[4]        ; HEX0[1]       ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; A[4]        ; HEX0[2]       ;        ; 11.970 ; 11.970 ;        ;
; A[4]        ; HEX0[3]       ; 12.761 ; 12.761 ; 12.761 ; 12.761 ;
; A[4]        ; HEX0[4]       ; 12.021 ;        ;        ; 12.021 ;
; A[4]        ; HEX0[5]       ; 12.017 ;        ;        ; 12.017 ;
; A[4]        ; HEX0[6]       ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; A[4]        ; LEDG[3]       ; 15.789 ;        ;        ; 15.789 ;
; A[4]        ; LEDG[4]       ; 15.741 ;        ;        ; 15.741 ;
; A[4]        ; LEDG[5]       ; 16.126 ;        ;        ; 16.126 ;
; A[4]        ; LEDG[6]       ; 15.779 ;        ;        ; 15.779 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.751 ;        ;        ; 10.751 ;
; A[4]        ; SRAM_CE_N     ; 16.541 ;        ;        ; 16.541 ;
; A[4]        ; SRAM_DQ[0]    ; 17.059 ; 17.059 ; 17.059 ; 17.059 ;
; A[4]        ; SRAM_DQ[1]    ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[4]        ; SRAM_DQ[2]    ; 16.780 ; 16.780 ; 16.780 ; 16.780 ;
; A[4]        ; SRAM_DQ[3]    ; 16.790 ; 16.790 ; 16.790 ; 16.790 ;
; A[4]        ; SRAM_DQ[4]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[5]    ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; A[4]        ; SRAM_DQ[6]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[4]        ; SRAM_DQ[7]    ; 16.452 ; 16.452 ; 16.452 ; 16.452 ;
; A[4]        ; SRAM_DQ[8]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[9]    ; 16.662 ; 16.662 ; 16.662 ; 16.662 ;
; A[4]        ; SRAM_DQ[10]   ; 16.927 ; 16.927 ; 16.927 ; 16.927 ;
; A[4]        ; SRAM_DQ[11]   ; 16.652 ; 16.652 ; 16.652 ; 16.652 ;
; A[4]        ; SRAM_DQ[12]   ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[4]        ; SRAM_DQ[13]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[14]   ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; A[4]        ; SRAM_DQ[15]   ; 16.924 ; 16.924 ; 16.924 ; 16.924 ;
; A[4]        ; U1OE_n        ;        ; 16.320 ; 16.320 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.015 ; 14.015 ;        ;
; A[5]        ; D[0]          ; 19.789 ; 19.716 ; 19.716 ; 19.789 ;
; A[5]        ; D[1]          ; 20.486 ; 20.408 ; 20.408 ; 20.486 ;
; A[5]        ; D[2]          ; 19.931 ; 19.961 ; 19.961 ; 19.931 ;
; A[5]        ; D[3]          ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[5]        ; D[4]          ; 19.374 ; 19.334 ; 19.334 ; 19.374 ;
; A[5]        ; D[5]          ; 19.979 ; 19.979 ; 19.979 ; 19.979 ;
; A[5]        ; D[6]          ; 19.928 ; 19.928 ; 19.928 ; 19.928 ;
; A[5]        ; D[7]          ; 20.263 ; 20.263 ; 20.263 ; 20.263 ;
; A[5]        ; HEX0[0]       ; 12.834 ; 12.834 ; 12.834 ; 12.834 ;
; A[5]        ; HEX0[1]       ; 13.141 ; 13.141 ; 13.141 ; 13.141 ;
; A[5]        ; HEX0[2]       ; 13.134 ;        ;        ; 13.134 ;
; A[5]        ; HEX0[3]       ; 13.923 ; 13.923 ; 13.923 ; 13.923 ;
; A[5]        ; HEX0[4]       ;        ; 13.141 ; 13.141 ;        ;
; A[5]        ; HEX0[5]       ; 13.174 ; 13.174 ; 13.174 ; 13.174 ;
; A[5]        ; HEX0[6]       ; 14.482 ; 14.482 ; 14.482 ; 14.482 ;
; A[5]        ; LEDG[3]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; LEDG[4]       ; 16.605 ;        ;        ; 16.605 ;
; A[5]        ; LEDG[5]       ; 16.990 ;        ;        ; 16.990 ;
; A[5]        ; LEDG[6]       ; 16.643 ;        ;        ; 16.643 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.269 ;        ;        ; 10.269 ;
; A[5]        ; SRAM_CE_N     ; 17.405 ;        ;        ; 17.405 ;
; A[5]        ; SRAM_DQ[0]    ; 17.923 ; 17.923 ; 17.923 ; 17.923 ;
; A[5]        ; SRAM_DQ[1]    ; 17.933 ; 17.933 ; 17.933 ; 17.933 ;
; A[5]        ; SRAM_DQ[2]    ; 17.644 ; 17.644 ; 17.644 ; 17.644 ;
; A[5]        ; SRAM_DQ[3]    ; 17.654 ; 17.654 ; 17.654 ; 17.654 ;
; A[5]        ; SRAM_DQ[4]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[5]    ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[5]        ; SRAM_DQ[6]    ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; A[5]        ; SRAM_DQ[7]    ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; A[5]        ; SRAM_DQ[8]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[9]    ; 17.526 ; 17.526 ; 17.526 ; 17.526 ;
; A[5]        ; SRAM_DQ[10]   ; 17.791 ; 17.791 ; 17.791 ; 17.791 ;
; A[5]        ; SRAM_DQ[11]   ; 17.516 ; 17.516 ; 17.516 ; 17.516 ;
; A[5]        ; SRAM_DQ[12]   ; 17.299 ; 17.299 ; 17.299 ; 17.299 ;
; A[5]        ; SRAM_DQ[13]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[14]   ; 17.801 ; 17.801 ; 17.801 ; 17.801 ;
; A[5]        ; SRAM_DQ[15]   ; 17.788 ; 17.788 ; 17.788 ; 17.788 ;
; A[5]        ; U1OE_n        ;        ; 17.184 ; 17.184 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[6]        ; D[0]          ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; A[6]        ; D[1]          ; 20.353 ; 20.353 ; 20.353 ; 20.353 ;
; A[6]        ; D[2]          ; 19.771 ; 19.771 ; 19.771 ; 19.771 ;
; A[6]        ; D[3]          ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[6]        ; D[4]          ; 18.947 ; 18.907 ; 18.907 ; 18.947 ;
; A[6]        ; D[5]          ; 19.552 ; 19.552 ; 19.552 ; 19.552 ;
; A[6]        ; D[6]          ; 19.501 ; 19.501 ; 19.501 ; 19.501 ;
; A[6]        ; D[7]          ; 19.836 ; 19.836 ; 19.836 ; 19.836 ;
; A[6]        ; HEX0[0]       ; 12.659 ; 12.659 ; 12.659 ; 12.659 ;
; A[6]        ; HEX0[1]       ; 12.966 ;        ;        ; 12.966 ;
; A[6]        ; HEX0[2]       ; 12.957 ; 12.957 ; 12.957 ; 12.957 ;
; A[6]        ; HEX0[3]       ; 13.740 ; 13.740 ; 13.740 ; 13.740 ;
; A[6]        ; HEX0[4]       ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[6]        ; HEX0[5]       ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; A[6]        ; HEX0[6]       ; 14.304 ; 14.304 ; 14.304 ; 14.304 ;
; A[6]        ; LEDG[3]       ; 16.226 ;        ;        ; 16.226 ;
; A[6]        ; LEDG[4]       ; 16.178 ;        ;        ; 16.178 ;
; A[6]        ; LEDG[5]       ; 16.563 ;        ;        ; 16.563 ;
; A[6]        ; LEDG[6]       ; 16.216 ;        ;        ; 16.216 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.710 ;        ;        ; 10.710 ;
; A[6]        ; SRAM_CE_N     ; 16.978 ;        ;        ; 16.978 ;
; A[6]        ; SRAM_DQ[0]    ; 17.496 ; 17.496 ; 17.496 ; 17.496 ;
; A[6]        ; SRAM_DQ[1]    ; 17.506 ; 17.506 ; 17.506 ; 17.506 ;
; A[6]        ; SRAM_DQ[2]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[6]        ; SRAM_DQ[3]    ; 17.227 ; 17.227 ; 17.227 ; 17.227 ;
; A[6]        ; SRAM_DQ[4]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[5]    ; 16.932 ; 16.932 ; 16.932 ; 16.932 ;
; A[6]        ; SRAM_DQ[6]    ; 16.581 ; 16.581 ; 16.581 ; 16.581 ;
; A[6]        ; SRAM_DQ[7]    ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; A[6]        ; SRAM_DQ[8]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[9]    ; 17.099 ; 17.099 ; 17.099 ; 17.099 ;
; A[6]        ; SRAM_DQ[10]   ; 17.364 ; 17.364 ; 17.364 ; 17.364 ;
; A[6]        ; SRAM_DQ[11]   ; 17.089 ; 17.089 ; 17.089 ; 17.089 ;
; A[6]        ; SRAM_DQ[12]   ; 16.872 ; 16.872 ; 16.872 ; 16.872 ;
; A[6]        ; SRAM_DQ[13]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[14]   ; 17.374 ; 17.374 ; 17.374 ; 17.374 ;
; A[6]        ; SRAM_DQ[15]   ; 17.361 ; 17.361 ; 17.361 ; 17.361 ;
; A[6]        ; U1OE_n        ;        ; 16.001 ; 16.001 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 13.125 ; 13.125 ;        ;
; A[7]        ; D[0]          ; 20.409 ; 20.409 ; 20.409 ; 20.409 ;
; A[7]        ; D[1]          ; 20.933 ; 20.933 ; 20.933 ; 20.933 ;
; A[7]        ; D[2]          ; 20.351 ; 20.351 ; 20.351 ; 20.351 ;
; A[7]        ; D[3]          ; 20.109 ; 20.109 ; 20.109 ; 20.109 ;
; A[7]        ; D[4]          ; 19.527 ; 19.487 ; 19.487 ; 19.527 ;
; A[7]        ; D[5]          ; 20.132 ; 20.132 ; 20.132 ; 20.132 ;
; A[7]        ; D[6]          ; 20.081 ; 20.081 ; 20.081 ; 20.081 ;
; A[7]        ; D[7]          ; 20.416 ; 20.416 ; 20.416 ; 20.416 ;
; A[7]        ; HEX0[0]       ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; A[7]        ; HEX0[1]       ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; A[7]        ; HEX0[2]       ; 13.199 ; 13.199 ; 13.199 ; 13.199 ;
; A[7]        ; HEX0[3]       ; 13.978 ; 13.978 ; 13.978 ; 13.978 ;
; A[7]        ; HEX0[4]       ;        ; 13.263 ; 13.263 ;        ;
; A[7]        ; HEX0[5]       ; 13.258 ; 13.258 ; 13.258 ; 13.258 ;
; A[7]        ; HEX0[6]       ; 14.545 ; 14.545 ; 14.545 ; 14.545 ;
; A[7]        ; LEDG[3]       ; 16.806 ;        ;        ; 16.806 ;
; A[7]        ; LEDG[4]       ; 16.758 ;        ;        ; 16.758 ;
; A[7]        ; LEDG[5]       ; 17.143 ;        ;        ; 17.143 ;
; A[7]        ; LEDG[6]       ; 16.796 ;        ;        ; 16.796 ;
; A[7]        ; SRAM_ADDR[7]  ; 11.319 ;        ;        ; 11.319 ;
; A[7]        ; SRAM_CE_N     ; 17.558 ;        ;        ; 17.558 ;
; A[7]        ; SRAM_DQ[0]    ; 18.076 ; 18.076 ; 18.076 ; 18.076 ;
; A[7]        ; SRAM_DQ[1]    ; 18.086 ; 18.086 ; 18.086 ; 18.086 ;
; A[7]        ; SRAM_DQ[2]    ; 17.797 ; 17.797 ; 17.797 ; 17.797 ;
; A[7]        ; SRAM_DQ[3]    ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[7]        ; SRAM_DQ[4]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[5]    ; 17.512 ; 17.512 ; 17.512 ; 17.512 ;
; A[7]        ; SRAM_DQ[6]    ; 17.161 ; 17.161 ; 17.161 ; 17.161 ;
; A[7]        ; SRAM_DQ[7]    ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[7]        ; SRAM_DQ[8]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[9]    ; 17.679 ; 17.679 ; 17.679 ; 17.679 ;
; A[7]        ; SRAM_DQ[10]   ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; A[7]        ; SRAM_DQ[11]   ; 17.669 ; 17.669 ; 17.669 ; 17.669 ;
; A[7]        ; SRAM_DQ[12]   ; 17.452 ; 17.452 ; 17.452 ; 17.452 ;
; A[7]        ; SRAM_DQ[13]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[14]   ; 17.954 ; 17.954 ; 17.954 ; 17.954 ;
; A[7]        ; SRAM_DQ[15]   ; 17.941 ; 17.941 ; 17.941 ; 17.941 ;
; A[7]        ; U1OE_n        ;        ; 16.294 ; 16.294 ;        ;
; A[8]        ; D[0]          ; 22.732 ; 22.659 ; 22.659 ; 22.732 ;
; A[8]        ; D[1]          ; 23.429 ; 23.351 ; 23.351 ; 23.429 ;
; A[8]        ; D[2]          ; 22.874 ; 22.905 ; 22.905 ; 22.874 ;
; A[8]        ; D[3]          ; 22.899 ; 22.899 ; 22.899 ; 22.899 ;
; A[8]        ; D[4]          ; 22.317 ; 22.278 ; 22.278 ; 22.317 ;
; A[8]        ; D[5]          ; 22.922 ; 22.922 ; 22.922 ; 22.922 ;
; A[8]        ; D[6]          ; 22.871 ; 22.871 ; 22.871 ; 22.871 ;
; A[8]        ; D[7]          ; 23.206 ; 23.206 ; 23.206 ; 23.206 ;
; A[8]        ; HEX1[0]       ; 11.884 ; 11.884 ; 11.884 ; 11.884 ;
; A[8]        ; HEX1[1]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[8]        ; HEX1[2]       ;        ; 11.480 ; 11.480 ;        ;
; A[8]        ; HEX1[3]       ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; A[8]        ; HEX1[4]       ; 11.536 ;        ;        ; 11.536 ;
; A[8]        ; HEX1[5]       ; 11.885 ;        ;        ; 11.885 ;
; A[8]        ; HEX1[6]       ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; A[8]        ; LEDG[3]       ; 19.596 ;        ;        ; 19.596 ;
; A[8]        ; LEDG[4]       ; 19.548 ;        ;        ; 19.548 ;
; A[8]        ; LEDG[5]       ; 19.933 ;        ;        ; 19.933 ;
; A[8]        ; LEDG[6]       ; 19.586 ;        ;        ; 19.586 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 20.348 ;        ;        ; 20.348 ;
; A[8]        ; SRAM_DQ[0]    ; 20.866 ; 20.866 ; 20.866 ; 20.866 ;
; A[8]        ; SRAM_DQ[1]    ; 20.876 ; 20.876 ; 20.876 ; 20.876 ;
; A[8]        ; SRAM_DQ[2]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[8]        ; SRAM_DQ[3]    ; 20.597 ; 20.597 ; 20.597 ; 20.597 ;
; A[8]        ; SRAM_DQ[4]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[5]    ; 20.302 ; 20.302 ; 20.302 ; 20.302 ;
; A[8]        ; SRAM_DQ[6]    ; 19.951 ; 19.951 ; 19.951 ; 19.951 ;
; A[8]        ; SRAM_DQ[7]    ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; A[8]        ; SRAM_DQ[8]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[9]    ; 20.469 ; 20.469 ; 20.469 ; 20.469 ;
; A[8]        ; SRAM_DQ[10]   ; 20.734 ; 20.734 ; 20.734 ; 20.734 ;
; A[8]        ; SRAM_DQ[11]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[8]        ; SRAM_DQ[12]   ; 20.242 ; 20.242 ; 20.242 ; 20.242 ;
; A[8]        ; SRAM_DQ[13]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[14]   ; 20.744 ; 20.744 ; 20.744 ; 20.744 ;
; A[8]        ; SRAM_DQ[15]   ; 20.731 ; 20.731 ; 20.731 ; 20.731 ;
; A[9]        ; D[0]          ; 22.465 ; 22.392 ; 22.392 ; 22.465 ;
; A[9]        ; D[1]          ; 23.162 ; 23.084 ; 23.084 ; 23.162 ;
; A[9]        ; D[2]          ; 22.607 ; 22.638 ; 22.638 ; 22.607 ;
; A[9]        ; D[3]          ; 22.632 ; 22.632 ; 22.632 ; 22.632 ;
; A[9]        ; D[4]          ; 22.050 ; 22.011 ; 22.011 ; 22.050 ;
; A[9]        ; D[5]          ; 22.655 ; 22.655 ; 22.655 ; 22.655 ;
; A[9]        ; D[6]          ; 22.604 ; 22.604 ; 22.604 ; 22.604 ;
; A[9]        ; D[7]          ; 22.939 ; 22.939 ; 22.939 ; 22.939 ;
; A[9]        ; HEX1[0]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; HEX1[1]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]        ; HEX1[2]       ; 11.211 ;        ;        ; 11.211 ;
; A[9]        ; HEX1[3]       ; 11.225 ; 11.225 ; 11.225 ; 11.225 ;
; A[9]        ; HEX1[4]       ;        ; 11.235 ; 11.235 ;        ;
; A[9]        ; HEX1[5]       ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; A[9]        ; HEX1[6]       ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; A[9]        ; LEDG[3]       ; 19.329 ;        ;        ; 19.329 ;
; A[9]        ; LEDG[4]       ; 19.281 ;        ;        ; 19.281 ;
; A[9]        ; LEDG[5]       ; 19.666 ;        ;        ; 19.666 ;
; A[9]        ; LEDG[6]       ; 19.319 ;        ;        ; 19.319 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.682 ;        ;        ; 10.682 ;
; A[9]        ; SRAM_CE_N     ; 20.081 ;        ;        ; 20.081 ;
; A[9]        ; SRAM_DQ[0]    ; 20.599 ; 20.599 ; 20.599 ; 20.599 ;
; A[9]        ; SRAM_DQ[1]    ; 20.609 ; 20.609 ; 20.609 ; 20.609 ;
; A[9]        ; SRAM_DQ[2]    ; 20.320 ; 20.320 ; 20.320 ; 20.320 ;
; A[9]        ; SRAM_DQ[3]    ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[9]        ; SRAM_DQ[4]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[5]    ; 20.035 ; 20.035 ; 20.035 ; 20.035 ;
; A[9]        ; SRAM_DQ[6]    ; 19.684 ; 19.684 ; 19.684 ; 19.684 ;
; A[9]        ; SRAM_DQ[7]    ; 19.992 ; 19.992 ; 19.992 ; 19.992 ;
; A[9]        ; SRAM_DQ[8]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[9]    ; 20.202 ; 20.202 ; 20.202 ; 20.202 ;
; A[9]        ; SRAM_DQ[10]   ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[9]        ; SRAM_DQ[11]   ; 20.192 ; 20.192 ; 20.192 ; 20.192 ;
; A[9]        ; SRAM_DQ[12]   ; 19.975 ; 19.975 ; 19.975 ; 19.975 ;
; A[9]        ; SRAM_DQ[13]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[14]   ; 20.477 ; 20.477 ; 20.477 ; 20.477 ;
; A[9]        ; SRAM_DQ[15]   ; 20.464 ; 20.464 ; 20.464 ; 20.464 ;
; A[10]       ; D[0]          ; 22.788 ; 22.715 ; 22.715 ; 22.788 ;
; A[10]       ; D[1]          ; 23.485 ; 23.407 ; 23.407 ; 23.485 ;
; A[10]       ; D[2]          ; 22.930 ; 22.961 ; 22.961 ; 22.930 ;
; A[10]       ; D[3]          ; 22.955 ; 22.955 ; 22.955 ; 22.955 ;
; A[10]       ; D[4]          ; 22.373 ; 22.334 ; 22.334 ; 22.373 ;
; A[10]       ; D[5]          ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[10]       ; D[6]          ; 22.927 ; 22.927 ; 22.927 ; 22.927 ;
; A[10]       ; D[7]          ; 23.262 ; 23.262 ; 23.262 ; 23.262 ;
; A[10]       ; HEX1[0]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[1]       ; 11.558 ;        ;        ; 11.558 ;
; A[10]       ; HEX1[2]       ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; A[10]       ; HEX1[3]       ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; A[10]       ; HEX1[4]       ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; A[10]       ; HEX1[5]       ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; A[10]       ; HEX1[6]       ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[10]       ; LEDG[3]       ; 19.652 ;        ;        ; 19.652 ;
; A[10]       ; LEDG[4]       ; 19.604 ;        ;        ; 19.604 ;
; A[10]       ; LEDG[5]       ; 19.989 ;        ;        ; 19.989 ;
; A[10]       ; LEDG[6]       ; 19.642 ;        ;        ; 19.642 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 20.404 ;        ;        ; 20.404 ;
; A[10]       ; SRAM_DQ[0]    ; 20.922 ; 20.922 ; 20.922 ; 20.922 ;
; A[10]       ; SRAM_DQ[1]    ; 20.932 ; 20.932 ; 20.932 ; 20.932 ;
; A[10]       ; SRAM_DQ[2]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[10]       ; SRAM_DQ[3]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[10]       ; SRAM_DQ[4]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[5]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[10]       ; SRAM_DQ[6]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[10]       ; SRAM_DQ[7]    ; 20.315 ; 20.315 ; 20.315 ; 20.315 ;
; A[10]       ; SRAM_DQ[8]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[9]    ; 20.525 ; 20.525 ; 20.525 ; 20.525 ;
; A[10]       ; SRAM_DQ[10]   ; 20.790 ; 20.790 ; 20.790 ; 20.790 ;
; A[10]       ; SRAM_DQ[11]   ; 20.515 ; 20.515 ; 20.515 ; 20.515 ;
; A[10]       ; SRAM_DQ[12]   ; 20.298 ; 20.298 ; 20.298 ; 20.298 ;
; A[10]       ; SRAM_DQ[13]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[14]   ; 20.800 ; 20.800 ; 20.800 ; 20.800 ;
; A[10]       ; SRAM_DQ[15]   ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; D[0]          ; 22.653 ; 22.580 ; 22.580 ; 22.653 ;
; A[11]       ; D[1]          ; 23.350 ; 23.272 ; 23.272 ; 23.350 ;
; A[11]       ; D[2]          ; 22.795 ; 22.826 ; 22.826 ; 22.795 ;
; A[11]       ; D[3]          ; 22.820 ; 22.820 ; 22.820 ; 22.820 ;
; A[11]       ; D[4]          ; 22.238 ; 22.199 ; 22.199 ; 22.238 ;
; A[11]       ; D[5]          ; 22.843 ; 22.843 ; 22.843 ; 22.843 ;
; A[11]       ; D[6]          ; 22.792 ; 22.792 ; 22.792 ; 22.792 ;
; A[11]       ; D[7]          ; 23.127 ; 23.127 ; 23.127 ; 23.127 ;
; A[11]       ; HEX1[0]       ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[11]       ; HEX1[1]       ; 11.400 ; 11.400 ; 11.400 ; 11.400 ;
; A[11]       ; HEX1[2]       ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[11]       ; HEX1[3]       ; 11.411 ; 11.411 ; 11.411 ; 11.411 ;
; A[11]       ; HEX1[4]       ;        ; 11.421 ; 11.421 ;        ;
; A[11]       ; HEX1[5]       ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; A[11]       ; HEX1[6]       ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[11]       ; LEDG[3]       ; 19.517 ;        ;        ; 19.517 ;
; A[11]       ; LEDG[4]       ; 19.469 ;        ;        ; 19.469 ;
; A[11]       ; LEDG[5]       ; 19.854 ;        ;        ; 19.854 ;
; A[11]       ; LEDG[6]       ; 19.507 ;        ;        ; 19.507 ;
; A[11]       ; SRAM_ADDR[11] ; 10.813 ;        ;        ; 10.813 ;
; A[11]       ; SRAM_CE_N     ; 20.269 ;        ;        ; 20.269 ;
; A[11]       ; SRAM_DQ[0]    ; 20.787 ; 20.787 ; 20.787 ; 20.787 ;
; A[11]       ; SRAM_DQ[1]    ; 20.797 ; 20.797 ; 20.797 ; 20.797 ;
; A[11]       ; SRAM_DQ[2]    ; 20.508 ; 20.508 ; 20.508 ; 20.508 ;
; A[11]       ; SRAM_DQ[3]    ; 20.518 ; 20.518 ; 20.518 ; 20.518 ;
; A[11]       ; SRAM_DQ[4]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[5]    ; 20.223 ; 20.223 ; 20.223 ; 20.223 ;
; A[11]       ; SRAM_DQ[6]    ; 19.872 ; 19.872 ; 19.872 ; 19.872 ;
; A[11]       ; SRAM_DQ[7]    ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[11]       ; SRAM_DQ[8]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[9]    ; 20.390 ; 20.390 ; 20.390 ; 20.390 ;
; A[11]       ; SRAM_DQ[10]   ; 20.655 ; 20.655 ; 20.655 ; 20.655 ;
; A[11]       ; SRAM_DQ[11]   ; 20.380 ; 20.380 ; 20.380 ; 20.380 ;
; A[11]       ; SRAM_DQ[12]   ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; A[11]       ; SRAM_DQ[13]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[14]   ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[11]       ; SRAM_DQ[15]   ; 20.652 ; 20.652 ; 20.652 ; 20.652 ;
; A[12]       ; D[0]          ; 21.017 ; 20.944 ; 20.944 ; 21.017 ;
; A[12]       ; D[1]          ; 21.714 ; 21.636 ; 21.636 ; 21.714 ;
; A[12]       ; D[2]          ; 21.159 ; 21.190 ; 21.190 ; 21.159 ;
; A[12]       ; D[3]          ; 21.184 ; 21.184 ; 21.184 ; 21.184 ;
; A[12]       ; D[4]          ; 20.602 ; 20.563 ; 20.563 ; 20.602 ;
; A[12]       ; D[5]          ; 21.207 ; 21.207 ; 21.207 ; 21.207 ;
; A[12]       ; D[6]          ; 21.156 ; 21.156 ; 21.156 ; 21.156 ;
; A[12]       ; D[7]          ; 21.491 ; 21.491 ; 21.491 ; 21.491 ;
; A[12]       ; HEX2[0]       ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; A[12]       ; HEX2[1]       ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[12]       ; HEX2[2]       ;        ; 11.055 ; 11.055 ;        ;
; A[12]       ; HEX2[3]       ; 11.054 ; 11.054 ; 11.054 ; 11.054 ;
; A[12]       ; HEX2[4]       ; 11.371 ;        ;        ; 11.371 ;
; A[12]       ; HEX2[5]       ; 11.357 ;        ;        ; 11.357 ;
; A[12]       ; HEX2[6]       ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; A[12]       ; LEDG[3]       ; 17.881 ;        ;        ; 17.881 ;
; A[12]       ; LEDG[4]       ; 17.833 ;        ;        ; 17.833 ;
; A[12]       ; LEDG[5]       ; 18.218 ;        ;        ; 18.218 ;
; A[12]       ; LEDG[6]       ; 17.871 ;        ;        ; 17.871 ;
; A[12]       ; SRAM_ADDR[12] ; 10.936 ;        ;        ; 10.936 ;
; A[12]       ; SRAM_CE_N     ; 18.633 ;        ;        ; 18.633 ;
; A[12]       ; SRAM_DQ[0]    ; 19.151 ; 19.151 ; 19.151 ; 19.151 ;
; A[12]       ; SRAM_DQ[1]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[12]       ; SRAM_DQ[2]    ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[12]       ; SRAM_DQ[3]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[12]       ; SRAM_DQ[4]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[5]    ; 18.587 ; 18.587 ; 18.587 ; 18.587 ;
; A[12]       ; SRAM_DQ[6]    ; 18.236 ; 18.236 ; 18.236 ; 18.236 ;
; A[12]       ; SRAM_DQ[7]    ; 18.544 ; 18.544 ; 18.544 ; 18.544 ;
; A[12]       ; SRAM_DQ[8]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[9]    ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; A[12]       ; SRAM_DQ[10]   ; 19.019 ; 19.019 ; 19.019 ; 19.019 ;
; A[12]       ; SRAM_DQ[11]   ; 18.744 ; 18.744 ; 18.744 ; 18.744 ;
; A[12]       ; SRAM_DQ[12]   ; 18.527 ; 18.527 ; 18.527 ; 18.527 ;
; A[12]       ; SRAM_DQ[13]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[12]       ; SRAM_DQ[15]   ; 19.016 ; 19.016 ; 19.016 ; 19.016 ;
; A[13]       ; D[0]          ; 21.054 ; 20.981 ; 20.981 ; 21.054 ;
; A[13]       ; D[1]          ; 21.751 ; 21.673 ; 21.673 ; 21.751 ;
; A[13]       ; D[2]          ; 21.196 ; 21.227 ; 21.227 ; 21.196 ;
; A[13]       ; D[3]          ; 21.221 ; 21.221 ; 21.221 ; 21.221 ;
; A[13]       ; D[4]          ; 20.639 ; 20.600 ; 20.600 ; 20.639 ;
; A[13]       ; D[5]          ; 21.244 ; 21.244 ; 21.244 ; 21.244 ;
; A[13]       ; D[6]          ; 21.193 ; 21.193 ; 21.193 ; 21.193 ;
; A[13]       ; D[7]          ; 21.528 ; 21.528 ; 21.528 ; 21.528 ;
; A[13]       ; HEX2[0]       ; 11.061 ; 11.061 ; 11.061 ; 11.061 ;
; A[13]       ; HEX2[1]       ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; A[13]       ; HEX2[2]       ; 11.089 ;        ;        ; 11.089 ;
; A[13]       ; HEX2[3]       ; 11.089 ; 11.089 ; 11.089 ; 11.089 ;
; A[13]       ; HEX2[4]       ;        ; 11.406 ; 11.406 ;        ;
; A[13]       ; HEX2[5]       ; 11.393 ; 11.393 ; 11.393 ; 11.393 ;
; A[13]       ; HEX2[6]       ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; A[13]       ; LEDG[3]       ; 17.918 ;        ;        ; 17.918 ;
; A[13]       ; LEDG[4]       ; 17.870 ;        ;        ; 17.870 ;
; A[13]       ; LEDG[5]       ; 18.255 ;        ;        ; 18.255 ;
; A[13]       ; LEDG[6]       ; 17.908 ;        ;        ; 17.908 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 18.670 ;        ;        ; 18.670 ;
; A[13]       ; SRAM_DQ[0]    ; 19.188 ; 19.188 ; 19.188 ; 19.188 ;
; A[13]       ; SRAM_DQ[1]    ; 19.198 ; 19.198 ; 19.198 ; 19.198 ;
; A[13]       ; SRAM_DQ[2]    ; 18.909 ; 18.909 ; 18.909 ; 18.909 ;
; A[13]       ; SRAM_DQ[3]    ; 18.919 ; 18.919 ; 18.919 ; 18.919 ;
; A[13]       ; SRAM_DQ[4]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[5]    ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; A[13]       ; SRAM_DQ[6]    ; 18.273 ; 18.273 ; 18.273 ; 18.273 ;
; A[13]       ; SRAM_DQ[7]    ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[13]       ; SRAM_DQ[8]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[9]    ; 18.791 ; 18.791 ; 18.791 ; 18.791 ;
; A[13]       ; SRAM_DQ[10]   ; 19.056 ; 19.056 ; 19.056 ; 19.056 ;
; A[13]       ; SRAM_DQ[11]   ; 18.781 ; 18.781 ; 18.781 ; 18.781 ;
; A[13]       ; SRAM_DQ[12]   ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; A[13]       ; SRAM_DQ[13]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[14]   ; 19.066 ; 19.066 ; 19.066 ; 19.066 ;
; A[13]       ; SRAM_DQ[15]   ; 19.053 ; 19.053 ; 19.053 ; 19.053 ;
; A[14]       ; D[0]          ; 22.405 ; 22.405 ; 22.405 ; 22.405 ;
; A[14]       ; D[1]          ; 23.094 ; 23.094 ; 23.094 ; 23.094 ;
; A[14]       ; D[2]          ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; A[14]       ; D[3]          ; 22.646 ; 22.646 ; 22.646 ; 22.646 ;
; A[14]       ; D[4]          ; 22.022 ; 22.022 ; 22.022 ; 22.022 ;
; A[14]       ; D[5]          ; 21.858 ; 21.858 ; 21.858 ; 21.858 ;
; A[14]       ; D[6]          ; 21.807 ; 21.807 ; 21.807 ; 21.807 ;
; A[14]       ; D[7]          ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[14]       ; HEX2[0]       ; 20.484 ; 20.484 ; 20.484 ; 20.484 ;
; A[14]       ; HEX2[1]       ; 20.527 ; 20.527 ; 20.527 ; 20.527 ;
; A[14]       ; HEX2[2]       ; 20.562 ; 20.562 ; 20.562 ; 20.562 ;
; A[14]       ; HEX2[3]       ; 20.548 ; 20.548 ; 20.548 ; 20.548 ;
; A[14]       ; HEX2[4]       ; 20.827 ; 20.827 ; 20.827 ; 20.827 ;
; A[14]       ; HEX2[5]       ; 20.832 ; 20.832 ; 20.832 ; 20.832 ;
; A[14]       ; HEX2[6]       ; 20.887 ; 20.887 ; 20.887 ; 20.887 ;
; A[14]       ; HEX3[0]       ; 21.251 ; 21.251 ; 21.251 ; 21.251 ;
; A[14]       ; HEX3[1]       ; 22.668 ; 22.668 ; 22.668 ; 22.668 ;
; A[14]       ; HEX3[2]       ; 22.167 ; 22.167 ; 22.167 ; 22.167 ;
; A[14]       ; HEX3[3]       ; 20.548 ; 20.548 ; 20.548 ; 20.548 ;
; A[14]       ; HEX3[4]       ; 21.356 ; 21.356 ; 21.356 ; 21.356 ;
; A[14]       ; HEX3[5]       ; 21.419 ; 21.419 ; 21.419 ; 21.419 ;
; A[14]       ; HEX3[6]       ; 22.094 ; 22.094 ; 22.094 ; 22.094 ;
; A[14]       ; LEDG[3]       ; 18.532 ; 15.543 ; 15.543 ; 18.532 ;
; A[14]       ; LEDG[4]       ; 18.484 ; 15.496 ; 15.496 ; 18.484 ;
; A[14]       ; LEDG[5]       ; 18.869 ; 15.884 ; 15.884 ; 18.869 ;
; A[14]       ; LEDG[6]       ; 18.522 ; 15.535 ; 15.535 ; 18.522 ;
; A[14]       ; SRAM_ADDR[14] ; 18.846 ; 18.846 ; 18.846 ; 18.846 ;
; A[14]       ; SRAM_ADDR[15] ; 19.911 ; 19.911 ; 19.911 ; 19.911 ;
; A[14]       ; SRAM_ADDR[16] ; 19.569 ; 19.569 ; 19.569 ; 19.569 ;
; A[14]       ; SRAM_ADDR[17] ; 20.286 ; 20.286 ; 20.286 ; 20.286 ;
; A[14]       ; SRAM_CE_N     ; 19.284 ; 16.295 ; 16.295 ; 19.284 ;
; A[14]       ; SRAM_DQ[0]    ; 21.081 ; 21.081 ; 21.081 ; 21.081 ;
; A[14]       ; SRAM_DQ[1]    ; 21.091 ; 21.091 ; 21.091 ; 21.091 ;
; A[14]       ; SRAM_DQ[2]    ; 20.802 ; 20.802 ; 20.802 ; 20.802 ;
; A[14]       ; SRAM_DQ[3]    ; 20.812 ; 20.812 ; 20.812 ; 20.812 ;
; A[14]       ; SRAM_DQ[4]    ; 20.517 ; 20.517 ; 20.517 ; 20.517 ;
; A[14]       ; SRAM_DQ[5]    ; 20.517 ; 20.517 ; 20.517 ; 20.517 ;
; A[14]       ; SRAM_DQ[6]    ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[14]       ; SRAM_DQ[7]    ; 20.474 ; 20.474 ; 20.474 ; 20.474 ;
; A[14]       ; SRAM_DQ[8]    ; 20.679 ; 20.679 ; 20.679 ; 20.679 ;
; A[14]       ; SRAM_DQ[9]    ; 20.679 ; 20.679 ; 20.679 ; 20.679 ;
; A[14]       ; SRAM_DQ[10]   ; 20.944 ; 20.944 ; 20.944 ; 20.944 ;
; A[14]       ; SRAM_DQ[11]   ; 20.669 ; 20.669 ; 20.669 ; 20.669 ;
; A[14]       ; SRAM_DQ[12]   ; 20.452 ; 20.452 ; 20.452 ; 20.452 ;
; A[14]       ; SRAM_DQ[13]   ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[14]       ; SRAM_DQ[14]   ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[14]       ; SRAM_DQ[15]   ; 20.941 ; 20.941 ; 20.941 ; 20.941 ;
; A[14]       ; SRAM_LB_N     ; 19.036 ; 19.036 ; 19.036 ; 19.036 ;
; A[14]       ; SRAM_UB_N     ; 19.021 ; 19.021 ; 19.021 ; 19.021 ;
; A[15]       ; D[0]          ; 21.505 ; 21.432 ; 21.432 ; 21.505 ;
; A[15]       ; D[1]          ; 22.202 ; 22.124 ; 22.124 ; 22.202 ;
; A[15]       ; D[2]          ; 21.647 ; 21.678 ; 21.678 ; 21.647 ;
; A[15]       ; D[3]          ; 21.672 ; 21.672 ; 21.672 ; 21.672 ;
; A[15]       ; D[4]          ; 21.090 ; 21.051 ; 21.051 ; 21.090 ;
; A[15]       ; D[5]          ; 21.695 ; 21.695 ; 21.695 ; 21.695 ;
; A[15]       ; D[6]          ; 21.644 ; 21.644 ; 21.644 ; 21.644 ;
; A[15]       ; D[7]          ; 21.979 ; 21.979 ; 21.979 ; 21.979 ;
; A[15]       ; HEX2[0]       ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[15]       ; HEX2[1]       ; 18.786 ; 18.786 ; 18.786 ; 18.786 ;
; A[15]       ; HEX2[2]       ; 18.821 ; 18.821 ; 18.821 ; 18.821 ;
; A[15]       ; HEX2[3]       ; 18.807 ; 18.807 ; 18.807 ; 18.807 ;
; A[15]       ; HEX2[4]       ; 19.086 ; 19.086 ; 19.086 ; 19.086 ;
; A[15]       ; HEX2[5]       ; 19.091 ; 19.091 ; 19.091 ; 19.091 ;
; A[15]       ; HEX2[6]       ; 19.146 ; 19.146 ; 19.146 ; 19.146 ;
; A[15]       ; HEX3[0]       ; 20.061 ; 20.061 ; 20.061 ; 20.061 ;
; A[15]       ; HEX3[1]       ; 21.478 ; 21.478 ; 21.478 ; 21.478 ;
; A[15]       ; HEX3[2]       ; 20.977 ; 20.977 ; 20.977 ; 20.977 ;
; A[15]       ; HEX3[3]       ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; A[15]       ; HEX3[4]       ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[15]       ; HEX3[5]       ; 20.229 ; 20.229 ; 20.229 ; 20.229 ;
; A[15]       ; HEX3[6]       ; 20.904 ; 20.904 ; 20.904 ; 20.904 ;
; A[15]       ; LEDG[3]       ; 18.369 ; 15.532 ; 15.532 ; 18.369 ;
; A[15]       ; LEDG[4]       ; 18.321 ; 15.485 ; 15.485 ; 18.321 ;
; A[15]       ; LEDG[5]       ; 18.706 ; 15.873 ; 15.873 ; 18.706 ;
; A[15]       ; LEDG[6]       ; 18.359 ; 15.524 ; 15.524 ; 18.359 ;
; A[15]       ; SRAM_ADDR[14] ; 16.362 ; 16.362 ; 16.362 ; 16.362 ;
; A[15]       ; SRAM_ADDR[15] ; 18.170 ; 18.170 ; 18.170 ; 18.170 ;
; A[15]       ; SRAM_ADDR[16] ; 18.110 ; 18.110 ; 18.110 ; 18.110 ;
; A[15]       ; SRAM_ADDR[17] ; 19.020 ; 19.020 ; 19.020 ; 19.020 ;
; A[15]       ; SRAM_CE_N     ; 19.121 ; 16.284 ; 16.284 ; 19.121 ;
; A[15]       ; SRAM_DQ[0]    ; 19.891 ; 19.891 ; 19.891 ; 19.891 ;
; A[15]       ; SRAM_DQ[1]    ; 19.901 ; 19.901 ; 19.901 ; 19.901 ;
; A[15]       ; SRAM_DQ[2]    ; 19.612 ; 19.612 ; 19.612 ; 19.612 ;
; A[15]       ; SRAM_DQ[3]    ; 19.622 ; 19.622 ; 19.622 ; 19.622 ;
; A[15]       ; SRAM_DQ[4]    ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[15]       ; SRAM_DQ[5]    ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[15]       ; SRAM_DQ[6]    ; 18.976 ; 18.976 ; 18.976 ; 18.976 ;
; A[15]       ; SRAM_DQ[7]    ; 19.284 ; 19.284 ; 19.284 ; 19.284 ;
; A[15]       ; SRAM_DQ[8]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[9]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[10]   ; 19.754 ; 19.754 ; 19.754 ; 19.754 ;
; A[15]       ; SRAM_DQ[11]   ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[12]   ; 19.262 ; 19.262 ; 19.262 ; 19.262 ;
; A[15]       ; SRAM_DQ[13]   ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[15]       ; SRAM_DQ[14]   ; 19.764 ; 19.764 ; 19.764 ; 19.764 ;
; A[15]       ; SRAM_DQ[15]   ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; A[15]       ; SRAM_LB_N     ; 17.846 ; 17.846 ; 17.846 ; 17.846 ;
; A[15]       ; SRAM_UB_N     ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; D[0]        ; SRAM_DQ[0]    ; 10.960 ;        ;        ; 10.960 ;
; D[0]        ; SRAM_DQ[8]    ; 10.935 ;        ;        ; 10.935 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.877 ;        ;        ; 10.877 ;
; D[2]        ; SRAM_DQ[10]   ; 10.850 ;        ;        ; 10.850 ;
; D[3]        ; SRAM_DQ[3]    ; 10.651 ;        ;        ; 10.651 ;
; D[3]        ; SRAM_DQ[11]   ; 10.879 ;        ;        ; 10.879 ;
; D[4]        ; SRAM_DQ[4]    ; 10.833 ;        ;        ; 10.833 ;
; D[4]        ; SRAM_DQ[12]   ; 10.616 ;        ;        ; 10.616 ;
; D[5]        ; SRAM_DQ[5]    ; 10.498 ;        ;        ; 10.498 ;
; D[5]        ; SRAM_DQ[13]   ; 10.480 ;        ;        ; 10.480 ;
; D[6]        ; SRAM_DQ[6]    ; 10.714 ;        ;        ; 10.714 ;
; D[6]        ; SRAM_DQ[14]   ; 10.461 ;        ;        ; 10.461 ;
; D[7]        ; SRAM_DQ[7]    ; 10.966 ;        ;        ; 10.966 ;
; D[7]        ; SRAM_DQ[15]   ; 10.102 ;        ;        ; 10.102 ;
; IORQ_n      ; BUSDIR_n      ; 12.893 ;        ;        ; 12.893 ;
; IORQ_n      ; D[0]          ; 18.653 ; 18.653 ; 18.653 ; 18.653 ;
; IORQ_n      ; D[1]          ; 19.177 ; 19.177 ; 19.177 ; 19.177 ;
; IORQ_n      ; D[2]          ; 18.595 ; 18.595 ; 18.595 ; 18.595 ;
; IORQ_n      ; D[3]          ; 18.531 ; 18.531 ; 18.531 ; 18.531 ;
; IORQ_n      ; D[4]          ; 17.993 ; 17.993 ; 17.993 ; 17.993 ;
; IORQ_n      ; D[5]          ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; IORQ_n      ; D[6]          ; 17.435 ; 17.435 ; 17.435 ; 17.435 ;
; IORQ_n      ; D[7]          ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; IORQ_n      ; U1OE_n        ; 16.062 ;        ;        ; 16.062 ;
; KEY[0]      ; LEDG[0]       ;        ; 9.629  ; 9.629  ;        ;
; KEY[0]      ; WAIT_n        ; 10.679 ; 10.679 ; 10.679 ; 10.679 ;
; M1_n        ; BUSDIR_n      ;        ; 13.488 ; 13.488 ;        ;
; M1_n        ; D[0]          ; 19.248 ; 19.248 ; 19.248 ; 19.248 ;
; M1_n        ; D[1]          ; 19.772 ; 19.772 ; 19.772 ; 19.772 ;
; M1_n        ; D[2]          ; 19.190 ; 19.190 ; 19.190 ; 19.190 ;
; M1_n        ; D[3]          ; 19.126 ; 19.126 ; 19.126 ; 19.126 ;
; M1_n        ; D[4]          ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
; M1_n        ; D[5]          ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; M1_n        ; D[6]          ; 18.030 ; 18.030 ; 18.030 ; 18.030 ;
; M1_n        ; D[7]          ; 18.365 ; 18.365 ; 18.365 ; 18.365 ;
; M1_n        ; U1OE_n        ;        ; 16.657 ; 16.657 ;        ;
; MREQ_n      ; D[0]          ; 16.869 ; 16.796 ; 16.796 ; 16.869 ;
; MREQ_n      ; D[1]          ; 17.566 ; 17.488 ; 17.488 ; 17.566 ;
; MREQ_n      ; D[2]          ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; MREQ_n      ; D[3]          ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; MREQ_n      ; D[4]          ; 16.454 ; 16.414 ; 16.414 ; 16.454 ;
; MREQ_n      ; D[5]          ; 17.059 ; 17.059 ; 17.059 ; 17.059 ;
; MREQ_n      ; D[6]          ; 17.008 ; 17.008 ; 17.008 ; 17.008 ;
; MREQ_n      ; D[7]          ; 17.343 ; 17.343 ; 17.343 ; 17.343 ;
; RD_n        ; BUSDIR_n      ; 13.657 ;        ;        ; 13.657 ;
; RD_n        ; D[0]          ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; RD_n        ; D[1]          ; 19.941 ; 19.941 ; 19.941 ; 19.941 ;
; RD_n        ; D[2]          ; 19.359 ; 19.359 ; 19.359 ; 19.359 ;
; RD_n        ; D[3]          ; 19.295 ; 19.295 ; 19.295 ; 19.295 ;
; RD_n        ; D[4]          ; 18.757 ; 18.757 ; 18.757 ; 18.757 ;
; RD_n        ; D[5]          ; 18.250 ; 18.250 ; 18.250 ; 18.250 ;
; RD_n        ; D[6]          ; 18.199 ; 18.199 ; 18.199 ; 18.199 ;
; RD_n        ; D[7]          ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; RD_n        ; U1OE_n        ; 16.826 ;        ;        ; 16.826 ;
; RESET_n     ; LEDG[0]       ;        ; 11.452 ; 11.452 ;        ;
; RESET_n     ; WAIT_n        ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
; SLTSL_n     ; D[0]          ; 16.478 ; 16.405 ; 16.405 ; 16.478 ;
; SLTSL_n     ; D[1]          ; 17.175 ; 17.097 ; 17.097 ; 17.175 ;
; SLTSL_n     ; D[2]          ; 16.649 ; 16.620 ; 16.620 ; 16.649 ;
; SLTSL_n     ; D[3]          ; 16.645 ; 16.645 ; 16.645 ; 16.645 ;
; SLTSL_n     ; D[4]          ; 16.246 ; 16.246 ; 16.246 ; 16.246 ;
; SLTSL_n     ; D[5]          ; 17.017 ; 17.017 ; 17.017 ; 17.017 ;
; SLTSL_n     ; D[6]          ; 16.966 ; 16.966 ; 16.966 ; 16.966 ;
; SLTSL_n     ; D[7]          ; 17.301 ; 17.301 ; 17.301 ; 17.301 ;
; SLTSL_n     ; LEDG[3]       ; 13.342 ;        ;        ; 13.342 ;
; SLTSL_n     ; LEDG[4]       ; 13.294 ;        ;        ; 13.294 ;
; SLTSL_n     ; LEDG[5]       ; 13.679 ;        ;        ; 13.679 ;
; SLTSL_n     ; LEDG[6]       ; 13.332 ;        ;        ; 13.332 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.493 ; 12.493 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.094 ;        ;        ; 14.094 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 14.622 ; 14.622 ; 14.622 ; 14.622 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 13.697 ; 13.697 ; 13.697 ; 13.697 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.005 ; 14.005 ; 14.005 ; 14.005 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.215 ; 14.215 ; 14.215 ; 14.215 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 14.490 ; 14.490 ; 14.490 ; 14.490 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 14.477 ; 14.477 ; 14.477 ; 14.477 ;
; SLTSL_n     ; U1OE_n        ; 13.543 ;        ;        ; 13.543 ;
; SRAM_DQ[0]  ; D[0]          ; 14.130 ;        ;        ; 14.130 ;
; SRAM_DQ[1]  ; D[1]          ; 15.235 ;        ;        ; 15.235 ;
; SRAM_DQ[2]  ; D[2]          ; 14.733 ;        ;        ; 14.733 ;
; SRAM_DQ[3]  ; D[3]          ; 14.510 ;        ;        ; 14.510 ;
; SRAM_DQ[4]  ; D[4]          ; 14.226 ;        ;        ; 14.226 ;
; SRAM_DQ[5]  ; D[5]          ; 13.498 ;        ;        ; 13.498 ;
; SRAM_DQ[6]  ; D[6]          ; 13.957 ;        ;        ; 13.957 ;
; SRAM_DQ[7]  ; D[7]          ; 14.090 ;        ;        ; 14.090 ;
; SRAM_DQ[8]  ; D[0]          ; 14.432 ;        ;        ; 14.432 ;
; SRAM_DQ[9]  ; D[1]          ; 15.034 ;        ;        ; 15.034 ;
; SRAM_DQ[10] ; D[2]          ; 14.599 ;        ;        ; 14.599 ;
; SRAM_DQ[11] ; D[3]          ; 14.647 ;        ;        ; 14.647 ;
; SRAM_DQ[12] ; D[4]          ; 14.010 ;        ;        ; 14.010 ;
; SRAM_DQ[13] ; D[5]          ; 13.940 ;        ;        ; 13.940 ;
; SRAM_DQ[14] ; D[6]          ; 14.252 ;        ;        ; 14.252 ;
; SRAM_DQ[15] ; D[7]          ; 13.468 ;        ;        ; 13.468 ;
; SW[9]       ; D[0]          ; 12.499 ; 12.572 ; 12.572 ; 12.499 ;
; SW[9]       ; D[1]          ; 13.191 ; 13.269 ; 13.269 ; 13.191 ;
; SW[9]       ; D[2]          ; 12.714 ; 12.740 ; 12.740 ; 12.714 ;
; SW[9]       ; D[3]          ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; SW[9]       ; D[4]          ; 12.341 ; 12.341 ; 12.341 ; 12.341 ;
; SW[9]       ; D[5]          ; 13.112 ; 13.112 ; 13.112 ; 13.112 ;
; SW[9]       ; D[6]          ; 13.061 ; 13.061 ; 13.061 ; 13.061 ;
; SW[9]       ; D[7]          ; 13.396 ; 13.396 ; 13.396 ; 13.396 ;
; SW[9]       ; LEDG[3]       ;        ; 9.436  ; 9.436  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.388  ; 9.388  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.773  ; 9.773  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.426  ; 9.426  ;        ;
; SW[9]       ; LEDG[7]       ; 8.588  ;        ;        ; 8.588  ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.188 ; 10.188 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; SW[9]       ; SRAM_DQ[1]    ; 10.716 ; 10.716 ; 10.716 ; 10.716 ;
; SW[9]       ; SRAM_DQ[2]    ; 10.427 ; 10.427 ; 10.427 ; 10.427 ;
; SW[9]       ; SRAM_DQ[3]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; SW[9]       ; SRAM_DQ[4]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[5]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; SW[9]       ; SRAM_DQ[6]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; SW[9]       ; SRAM_DQ[7]    ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; SW[9]       ; SRAM_DQ[8]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[9]    ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[9]       ; SRAM_DQ[10]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; SW[9]       ; SRAM_DQ[11]   ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; SW[9]       ; SRAM_DQ[12]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[9]       ; SRAM_DQ[13]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[14]   ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[9]       ; SRAM_DQ[15]   ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; SW[9]       ; U1OE_n        ;        ; 9.637  ; 9.637  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; WR_n        ; SRAM_DQ[1]    ; 14.033 ; 14.033 ; 14.033 ; 14.033 ;
; WR_n        ; SRAM_DQ[2]    ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; WR_n        ; SRAM_DQ[3]    ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; WR_n        ; SRAM_DQ[4]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[5]    ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; WR_n        ; SRAM_DQ[6]    ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; WR_n        ; SRAM_DQ[7]    ; 13.416 ; 13.416 ; 13.416 ; 13.416 ;
; WR_n        ; SRAM_DQ[8]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[9]    ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; WR_n        ; SRAM_DQ[10]   ; 13.888 ; 13.888 ; 13.888 ; 13.888 ;
; WR_n        ; SRAM_DQ[11]   ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; WR_n        ; SRAM_DQ[12]   ; 13.396 ; 13.396 ; 13.396 ; 13.396 ;
; WR_n        ; SRAM_DQ[13]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[14]   ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; WR_n        ; SRAM_DQ[15]   ; 13.885 ; 13.885 ; 13.885 ; 13.885 ;
; WR_n        ; SRAM_WE_N     ; 10.586 ;        ;        ; 10.586 ;
; WR_n        ; U1OE_n        ; 15.913 ;        ;        ; 15.913 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 8.386 ; 8.386 ; 8.386 ; 8.386 ;
; A[0]        ; D[1]          ; 8.246 ; 8.246 ; 8.246 ; 8.246 ;
; A[0]        ; D[2]          ; 8.412 ; 8.412 ; 8.412 ; 8.412 ;
; A[0]        ; D[3]          ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[0]        ; D[4]          ; 8.490 ; 8.408 ; 8.408 ; 8.490 ;
; A[0]        ; D[5]          ; 8.585 ; 8.053 ; 8.053 ; 8.585 ;
; A[0]        ; D[6]          ; 8.691 ; 8.108 ; 8.108 ; 8.691 ;
; A[0]        ; D[7]          ; 8.354 ; 7.878 ; 7.878 ; 8.354 ;
; A[0]        ; LEDG[3]       ; 7.803 ;       ;       ; 7.803 ;
; A[0]        ; LEDG[4]       ; 7.811 ;       ;       ; 7.811 ;
; A[0]        ; LEDG[5]       ; 7.944 ;       ;       ; 7.944 ;
; A[0]        ; LEDG[6]       ; 7.808 ;       ;       ; 7.808 ;
; A[0]        ; SRAM_ADDR[0]  ; 5.939 ;       ;       ; 5.939 ;
; A[0]        ; SRAM_CE_N     ; 8.158 ;       ;       ; 8.158 ;
; A[0]        ; SRAM_DQ[0]    ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; A[0]        ; SRAM_DQ[1]    ; 8.368 ; 8.368 ; 8.368 ; 8.368 ;
; A[0]        ; SRAM_DQ[2]    ; 8.255 ; 8.255 ; 8.255 ; 8.255 ;
; A[0]        ; SRAM_DQ[3]    ; 8.265 ; 8.265 ; 8.265 ; 8.265 ;
; A[0]        ; SRAM_DQ[4]    ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[0]        ; SRAM_DQ[5]    ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[0]        ; SRAM_DQ[6]    ; 7.995 ; 7.995 ; 7.995 ; 7.995 ;
; A[0]        ; SRAM_DQ[7]    ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[0]        ; SRAM_DQ[8]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; A[0]        ; SRAM_DQ[9]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; A[0]        ; SRAM_DQ[10]   ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; A[0]        ; SRAM_DQ[11]   ; 8.164 ; 8.164 ; 8.164 ; 8.164 ;
; A[0]        ; SRAM_DQ[12]   ; 8.106 ; 8.106 ; 8.106 ; 8.106 ;
; A[0]        ; SRAM_DQ[13]   ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; A[0]        ; SRAM_DQ[14]   ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; A[0]        ; SRAM_DQ[15]   ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; A[1]        ; D[0]          ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; A[1]        ; D[1]          ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[1]        ; D[2]          ; 7.961 ; 7.961 ; 7.961 ; 7.961 ;
; A[1]        ; D[3]          ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; A[1]        ; D[4]          ; 8.101 ; 7.957 ; 7.957 ; 8.101 ;
; A[1]        ; D[5]          ; 8.134 ; 7.602 ; 7.602 ; 8.134 ;
; A[1]        ; D[6]          ; 8.240 ; 7.657 ; 7.657 ; 8.240 ;
; A[1]        ; D[7]          ; 7.903 ; 7.427 ; 7.427 ; 7.903 ;
; A[1]        ; LEDG[3]       ; 7.352 ;       ;       ; 7.352 ;
; A[1]        ; LEDG[4]       ; 7.360 ;       ;       ; 7.360 ;
; A[1]        ; LEDG[5]       ; 7.493 ;       ;       ; 7.493 ;
; A[1]        ; LEDG[6]       ; 7.357 ;       ;       ; 7.357 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.831 ;       ;       ; 5.831 ;
; A[1]        ; SRAM_CE_N     ; 7.707 ;       ;       ; 7.707 ;
; A[1]        ; SRAM_DQ[0]    ; 7.907 ; 7.907 ; 7.907 ; 7.907 ;
; A[1]        ; SRAM_DQ[1]    ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; A[1]        ; SRAM_DQ[2]    ; 7.804 ; 7.804 ; 7.804 ; 7.804 ;
; A[1]        ; SRAM_DQ[3]    ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; A[1]        ; SRAM_DQ[4]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[1]        ; SRAM_DQ[5]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[1]        ; SRAM_DQ[6]    ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[1]        ; SRAM_DQ[7]    ; 7.666 ; 7.666 ; 7.666 ; 7.666 ;
; A[1]        ; SRAM_DQ[8]    ; 7.723 ; 7.723 ; 7.723 ; 7.723 ;
; A[1]        ; SRAM_DQ[9]    ; 7.723 ; 7.723 ; 7.723 ; 7.723 ;
; A[1]        ; SRAM_DQ[10]   ; 7.815 ; 7.815 ; 7.815 ; 7.815 ;
; A[1]        ; SRAM_DQ[11]   ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; A[1]        ; SRAM_DQ[12]   ; 7.655 ; 7.655 ; 7.655 ; 7.655 ;
; A[1]        ; SRAM_DQ[13]   ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[1]        ; SRAM_DQ[14]   ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[1]        ; SRAM_DQ[15]   ; 7.815 ; 7.815 ; 7.815 ; 7.815 ;
; A[3]        ; BUSDIR_n      ;       ; 6.391 ; 6.391 ;       ;
; A[3]        ; D[0]          ; 7.648 ; 7.648 ; 7.648 ; 7.648 ;
; A[3]        ; D[1]          ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; A[3]        ; D[2]          ; 7.674 ; 7.541 ; 7.541 ; 7.674 ;
; A[3]        ; D[3]          ; 7.814 ; 7.548 ; 7.548 ; 7.814 ;
; A[3]        ; D[4]          ; 7.814 ; 7.489 ; 7.489 ; 7.814 ;
; A[3]        ; D[5]          ; 8.125 ; 7.547 ; 7.547 ; 8.125 ;
; A[3]        ; D[6]          ; 8.120 ; 7.395 ; 7.395 ; 8.120 ;
; A[3]        ; D[7]          ; 7.894 ; 7.166 ; 7.166 ; 7.894 ;
; A[3]        ; LEDG[3]       ; 7.343 ;       ;       ; 7.343 ;
; A[3]        ; LEDG[4]       ; 7.351 ;       ;       ; 7.351 ;
; A[3]        ; LEDG[5]       ; 7.484 ;       ;       ; 7.484 ;
; A[3]        ; LEDG[6]       ; 7.348 ;       ;       ; 7.348 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.724 ;       ;       ; 5.724 ;
; A[3]        ; SRAM_CE_N     ; 7.698 ;       ;       ; 7.698 ;
; A[3]        ; SRAM_DQ[0]    ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; A[3]        ; SRAM_DQ[1]    ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[3]        ; SRAM_DQ[2]    ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[3]        ; SRAM_DQ[3]    ; 7.805 ; 7.805 ; 7.805 ; 7.805 ;
; A[3]        ; SRAM_DQ[4]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; A[3]        ; SRAM_DQ[5]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; A[3]        ; SRAM_DQ[6]    ; 7.535 ; 7.535 ; 7.535 ; 7.535 ;
; A[3]        ; SRAM_DQ[7]    ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; A[3]        ; SRAM_DQ[8]    ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[3]        ; SRAM_DQ[9]    ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[3]        ; SRAM_DQ[10]   ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[3]        ; SRAM_DQ[11]   ; 7.704 ; 7.704 ; 7.704 ; 7.704 ;
; A[3]        ; SRAM_DQ[12]   ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[3]        ; SRAM_DQ[13]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; A[3]        ; SRAM_DQ[14]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; A[3]        ; SRAM_DQ[15]   ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[3]        ; U1OE_n        ;       ; 7.654 ; 7.654 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 6.450 ; 6.450 ;       ;
; A[4]        ; D[0]          ; 7.707 ; 7.707 ; 7.707 ; 7.707 ;
; A[4]        ; D[1]          ; 7.567 ; 7.567 ; 7.567 ; 7.567 ;
; A[4]        ; D[2]          ; 7.733 ; 7.600 ; 7.600 ; 7.733 ;
; A[4]        ; D[3]          ; 7.873 ; 7.607 ; 7.607 ; 7.873 ;
; A[4]        ; D[4]          ; 7.873 ; 7.548 ; 7.548 ; 7.873 ;
; A[4]        ; D[5]          ; 8.184 ; 7.606 ; 7.606 ; 8.184 ;
; A[4]        ; D[6]          ; 8.179 ; 7.454 ; 7.454 ; 8.179 ;
; A[4]        ; D[7]          ; 7.953 ; 7.225 ; 7.225 ; 7.953 ;
; A[4]        ; HEX0[0]       ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[4]        ; HEX0[1]       ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; A[4]        ; HEX0[2]       ;       ; 6.021 ; 6.021 ;       ;
; A[4]        ; HEX0[3]       ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; A[4]        ; HEX0[4]       ; 6.049 ;       ;       ; 6.049 ;
; A[4]        ; HEX0[5]       ; 6.051 ;       ;       ; 6.051 ;
; A[4]        ; HEX0[6]       ; 6.647 ; 6.647 ; 6.647 ; 6.647 ;
; A[4]        ; LEDG[3]       ; 7.402 ;       ;       ; 7.402 ;
; A[4]        ; LEDG[4]       ; 7.410 ;       ;       ; 7.410 ;
; A[4]        ; LEDG[5]       ; 7.543 ;       ;       ; 7.543 ;
; A[4]        ; LEDG[6]       ; 7.407 ;       ;       ; 7.407 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.639 ;       ;       ; 5.639 ;
; A[4]        ; SRAM_CE_N     ; 7.757 ;       ;       ; 7.757 ;
; A[4]        ; SRAM_DQ[0]    ; 7.957 ; 7.957 ; 7.957 ; 7.957 ;
; A[4]        ; SRAM_DQ[1]    ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[4]        ; SRAM_DQ[2]    ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; A[4]        ; SRAM_DQ[3]    ; 7.864 ; 7.864 ; 7.864 ; 7.864 ;
; A[4]        ; SRAM_DQ[4]    ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; A[4]        ; SRAM_DQ[5]    ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; A[4]        ; SRAM_DQ[6]    ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; A[4]        ; SRAM_DQ[7]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; A[4]        ; SRAM_DQ[8]    ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[4]        ; SRAM_DQ[9]    ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[4]        ; SRAM_DQ[10]   ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[4]        ; SRAM_DQ[11]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; A[4]        ; SRAM_DQ[12]   ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; A[4]        ; SRAM_DQ[13]   ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; A[4]        ; SRAM_DQ[14]   ; 7.875 ; 7.875 ; 7.875 ; 7.875 ;
; A[4]        ; SRAM_DQ[15]   ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[4]        ; U1OE_n        ;       ; 7.713 ; 7.713 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 6.789 ; 6.789 ;       ;
; A[5]        ; D[0]          ; 8.046 ; 8.046 ; 8.046 ; 8.046 ;
; A[5]        ; D[1]          ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; A[5]        ; D[2]          ; 8.072 ; 7.939 ; 7.939 ; 8.072 ;
; A[5]        ; D[3]          ; 8.212 ; 7.946 ; 7.946 ; 8.212 ;
; A[5]        ; D[4]          ; 8.212 ; 7.887 ; 7.887 ; 8.212 ;
; A[5]        ; D[5]          ; 8.523 ; 7.945 ; 7.945 ; 8.523 ;
; A[5]        ; D[6]          ; 8.518 ; 7.793 ; 7.793 ; 8.518 ;
; A[5]        ; D[7]          ; 8.292 ; 7.564 ; 7.564 ; 8.292 ;
; A[5]        ; HEX0[0]       ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[5]        ; HEX0[1]       ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; A[5]        ; HEX0[2]       ; 6.465 ;       ;       ; 6.465 ;
; A[5]        ; HEX0[3]       ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; A[5]        ; HEX0[4]       ;       ; 6.482 ; 6.482 ;       ;
; A[5]        ; HEX0[5]       ; 6.485 ; 6.485 ; 6.485 ; 6.485 ;
; A[5]        ; HEX0[6]       ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[5]        ; LEDG[3]       ; 7.741 ;       ;       ; 7.741 ;
; A[5]        ; LEDG[4]       ; 7.749 ;       ;       ; 7.749 ;
; A[5]        ; LEDG[5]       ; 7.882 ;       ;       ; 7.882 ;
; A[5]        ; LEDG[6]       ; 7.746 ;       ;       ; 7.746 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.397 ;       ;       ; 5.397 ;
; A[5]        ; SRAM_CE_N     ; 8.096 ;       ;       ; 8.096 ;
; A[5]        ; SRAM_DQ[0]    ; 8.296 ; 8.296 ; 8.296 ; 8.296 ;
; A[5]        ; SRAM_DQ[1]    ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[5]        ; SRAM_DQ[2]    ; 8.193 ; 8.193 ; 8.193 ; 8.193 ;
; A[5]        ; SRAM_DQ[3]    ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; A[5]        ; SRAM_DQ[4]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[5]        ; SRAM_DQ[5]    ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[5]        ; SRAM_DQ[6]    ; 7.933 ; 7.933 ; 7.933 ; 7.933 ;
; A[5]        ; SRAM_DQ[7]    ; 8.055 ; 8.055 ; 8.055 ; 8.055 ;
; A[5]        ; SRAM_DQ[8]    ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; A[5]        ; SRAM_DQ[9]    ; 8.112 ; 8.112 ; 8.112 ; 8.112 ;
; A[5]        ; SRAM_DQ[10]   ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; A[5]        ; SRAM_DQ[11]   ; 8.102 ; 8.102 ; 8.102 ; 8.102 ;
; A[5]        ; SRAM_DQ[12]   ; 8.044 ; 8.044 ; 8.044 ; 8.044 ;
; A[5]        ; SRAM_DQ[13]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[14]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[15]   ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; A[5]        ; U1OE_n        ;       ; 8.052 ; 8.052 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 6.381 ; 6.381 ;       ;
; A[6]        ; D[0]          ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; A[6]        ; D[1]          ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[6]        ; D[2]          ; 7.664 ; 7.531 ; 7.531 ; 7.664 ;
; A[6]        ; D[3]          ; 7.804 ; 7.538 ; 7.538 ; 7.804 ;
; A[6]        ; D[4]          ; 7.804 ; 7.479 ; 7.479 ; 7.804 ;
; A[6]        ; D[5]          ; 8.148 ; 7.537 ; 7.537 ; 8.148 ;
; A[6]        ; D[6]          ; 8.110 ; 7.385 ; 7.385 ; 8.110 ;
; A[6]        ; D[7]          ; 8.163 ; 7.156 ; 7.156 ; 8.163 ;
; A[6]        ; HEX0[0]       ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; A[6]        ; HEX0[1]       ; 6.405 ;       ;       ; 6.405 ;
; A[6]        ; HEX0[2]       ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[6]        ; HEX0[3]       ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; A[6]        ; HEX0[4]       ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; A[6]        ; HEX0[5]       ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; A[6]        ; HEX0[6]       ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; A[6]        ; LEDG[3]       ; 7.612 ;       ;       ; 7.612 ;
; A[6]        ; LEDG[4]       ; 7.620 ;       ;       ; 7.620 ;
; A[6]        ; LEDG[5]       ; 7.753 ;       ;       ; 7.753 ;
; A[6]        ; LEDG[6]       ; 7.617 ;       ;       ; 7.617 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.639 ;       ;       ; 5.639 ;
; A[6]        ; SRAM_CE_N     ; 7.967 ;       ;       ; 7.967 ;
; A[6]        ; SRAM_DQ[0]    ; 8.167 ; 8.167 ; 8.167 ; 8.167 ;
; A[6]        ; SRAM_DQ[1]    ; 8.177 ; 8.177 ; 8.177 ; 8.177 ;
; A[6]        ; SRAM_DQ[2]    ; 8.064 ; 8.064 ; 8.064 ; 8.064 ;
; A[6]        ; SRAM_DQ[3]    ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[6]        ; SRAM_DQ[4]    ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[6]        ; SRAM_DQ[5]    ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[6]        ; SRAM_DQ[6]    ; 7.804 ; 7.804 ; 7.804 ; 7.804 ;
; A[6]        ; SRAM_DQ[7]    ; 7.926 ; 7.926 ; 7.926 ; 7.926 ;
; A[6]        ; SRAM_DQ[8]    ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; A[6]        ; SRAM_DQ[9]    ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; A[6]        ; SRAM_DQ[10]   ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[6]        ; SRAM_DQ[11]   ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; A[6]        ; SRAM_DQ[12]   ; 7.915 ; 7.915 ; 7.915 ; 7.915 ;
; A[6]        ; SRAM_DQ[13]   ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[6]        ; SRAM_DQ[14]   ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; A[6]        ; SRAM_DQ[15]   ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[6]        ; U1OE_n        ;       ; 7.648 ; 7.648 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 6.592 ; 6.592 ;       ;
; A[7]        ; D[0]          ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; A[7]        ; D[1]          ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[7]        ; D[2]          ; 7.875 ; 7.742 ; 7.742 ; 7.875 ;
; A[7]        ; D[3]          ; 8.015 ; 7.749 ; 7.749 ; 8.015 ;
; A[7]        ; D[4]          ; 8.015 ; 7.690 ; 7.690 ; 8.015 ;
; A[7]        ; D[5]          ; 8.359 ; 7.748 ; 7.748 ; 8.359 ;
; A[7]        ; D[6]          ; 8.321 ; 7.596 ; 7.596 ; 8.321 ;
; A[7]        ; D[7]          ; 8.448 ; 7.367 ; 7.367 ; 8.448 ;
; A[7]        ; HEX0[0]       ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; A[7]        ; HEX0[1]       ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; A[7]        ; HEX0[2]       ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; A[7]        ; HEX0[3]       ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; A[7]        ; HEX0[4]       ;       ; 6.617 ; 6.617 ;       ;
; A[7]        ; HEX0[5]       ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; A[7]        ; HEX0[6]       ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[7]        ; LEDG[3]       ; 7.922 ;       ;       ; 7.922 ;
; A[7]        ; LEDG[4]       ; 7.930 ;       ;       ; 7.930 ;
; A[7]        ; LEDG[5]       ; 8.063 ;       ;       ; 8.063 ;
; A[7]        ; LEDG[6]       ; 7.927 ;       ;       ; 7.927 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.970 ;       ;       ; 5.970 ;
; A[7]        ; SRAM_CE_N     ; 8.277 ;       ;       ; 8.277 ;
; A[7]        ; SRAM_DQ[0]    ; 8.477 ; 8.477 ; 8.477 ; 8.477 ;
; A[7]        ; SRAM_DQ[1]    ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; A[7]        ; SRAM_DQ[2]    ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; SRAM_DQ[3]    ; 8.384 ; 8.384 ; 8.384 ; 8.384 ;
; A[7]        ; SRAM_DQ[4]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[7]        ; SRAM_DQ[5]    ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[7]        ; SRAM_DQ[6]    ; 8.114 ; 8.114 ; 8.114 ; 8.114 ;
; A[7]        ; SRAM_DQ[7]    ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; A[7]        ; SRAM_DQ[8]    ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; A[7]        ; SRAM_DQ[9]    ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; A[7]        ; SRAM_DQ[10]   ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; A[7]        ; SRAM_DQ[11]   ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[7]        ; SRAM_DQ[12]   ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[7]        ; SRAM_DQ[13]   ; 8.395 ; 8.395 ; 8.395 ; 8.395 ;
; A[7]        ; SRAM_DQ[14]   ; 8.395 ; 8.395 ; 8.395 ; 8.395 ;
; A[7]        ; SRAM_DQ[15]   ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; A[7]        ; U1OE_n        ;       ; 7.853 ; 7.853 ;       ;
; A[8]        ; D[0]          ; 9.594 ; 9.594 ; 9.594 ; 9.594 ;
; A[8]        ; D[1]          ; 9.454 ; 9.454 ; 9.454 ; 9.454 ;
; A[8]        ; D[2]          ; 9.620 ; 9.620 ; 9.620 ; 9.620 ;
; A[8]        ; D[3]          ; 9.760 ; 9.760 ; 9.760 ; 9.760 ;
; A[8]        ; D[4]          ; 9.760 ; 9.616 ; 9.616 ; 9.760 ;
; A[8]        ; D[5]          ; 9.767 ; 9.261 ; 9.261 ; 9.767 ;
; A[8]        ; D[6]          ; 9.873 ; 9.316 ; 9.316 ; 9.873 ;
; A[8]        ; D[7]          ; 9.536 ; 9.086 ; 9.086 ; 9.536 ;
; A[8]        ; HEX1[0]       ; 5.934 ; 5.934 ; 5.934 ; 5.934 ;
; A[8]        ; HEX1[1]       ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; A[8]        ; HEX1[2]       ;       ; 5.773 ; 5.773 ;       ;
; A[8]        ; HEX1[3]       ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; A[8]        ; HEX1[4]       ; 5.804 ;       ;       ; 5.804 ;
; A[8]        ; HEX1[5]       ; 5.933 ;       ;       ; 5.933 ;
; A[8]        ; HEX1[6]       ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; A[8]        ; LEDG[3]       ; 8.985 ;       ;       ; 8.985 ;
; A[8]        ; LEDG[4]       ; 8.993 ;       ;       ; 8.993 ;
; A[8]        ; LEDG[5]       ; 9.126 ;       ;       ; 9.126 ;
; A[8]        ; LEDG[6]       ; 8.990 ;       ;       ; 8.990 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491 ;       ;       ; 5.491 ;
; A[8]        ; SRAM_CE_N     ; 9.340 ;       ;       ; 9.340 ;
; A[8]        ; SRAM_DQ[0]    ; 9.540 ; 9.540 ; 9.540 ; 9.540 ;
; A[8]        ; SRAM_DQ[1]    ; 9.550 ; 9.550 ; 9.550 ; 9.550 ;
; A[8]        ; SRAM_DQ[2]    ; 9.437 ; 9.437 ; 9.437 ; 9.437 ;
; A[8]        ; SRAM_DQ[3]    ; 9.447 ; 9.447 ; 9.447 ; 9.447 ;
; A[8]        ; SRAM_DQ[4]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[8]        ; SRAM_DQ[5]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[8]        ; SRAM_DQ[6]    ; 9.177 ; 9.177 ; 9.177 ; 9.177 ;
; A[8]        ; SRAM_DQ[7]    ; 9.299 ; 9.299 ; 9.299 ; 9.299 ;
; A[8]        ; SRAM_DQ[8]    ; 9.356 ; 9.356 ; 9.356 ; 9.356 ;
; A[8]        ; SRAM_DQ[9]    ; 9.356 ; 9.356 ; 9.356 ; 9.356 ;
; A[8]        ; SRAM_DQ[10]   ; 9.448 ; 9.448 ; 9.448 ; 9.448 ;
; A[8]        ; SRAM_DQ[11]   ; 9.346 ; 9.346 ; 9.346 ; 9.346 ;
; A[8]        ; SRAM_DQ[12]   ; 9.288 ; 9.288 ; 9.288 ; 9.288 ;
; A[8]        ; SRAM_DQ[13]   ; 9.458 ; 9.458 ; 9.458 ; 9.458 ;
; A[8]        ; SRAM_DQ[14]   ; 9.458 ; 9.458 ; 9.458 ; 9.458 ;
; A[8]        ; SRAM_DQ[15]   ; 9.448 ; 9.448 ; 9.448 ; 9.448 ;
; A[9]        ; D[0]          ; 9.511 ; 9.511 ; 9.511 ; 9.511 ;
; A[9]        ; D[1]          ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[9]        ; D[2]          ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; A[9]        ; D[3]          ; 9.677 ; 9.677 ; 9.677 ; 9.677 ;
; A[9]        ; D[4]          ; 9.677 ; 9.533 ; 9.533 ; 9.677 ;
; A[9]        ; D[5]          ; 9.684 ; 9.178 ; 9.178 ; 9.684 ;
; A[9]        ; D[6]          ; 9.790 ; 9.233 ; 9.233 ; 9.790 ;
; A[9]        ; D[7]          ; 9.453 ; 9.003 ; 9.003 ; 9.453 ;
; A[9]        ; HEX1[0]       ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; A[9]        ; HEX1[1]       ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; A[9]        ; HEX1[2]       ; 5.695 ;       ;       ; 5.695 ;
; A[9]        ; HEX1[3]       ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; A[9]        ; HEX1[4]       ;       ; 5.720 ; 5.720 ;       ;
; A[9]        ; HEX1[5]       ; 5.857 ; 5.857 ; 5.857 ; 5.857 ;
; A[9]        ; HEX1[6]       ; 5.857 ; 5.857 ; 5.857 ; 5.857 ;
; A[9]        ; LEDG[3]       ; 8.902 ;       ;       ; 8.902 ;
; A[9]        ; LEDG[4]       ; 8.910 ;       ;       ; 8.910 ;
; A[9]        ; LEDG[5]       ; 9.043 ;       ;       ; 9.043 ;
; A[9]        ; LEDG[6]       ; 8.907 ;       ;       ; 8.907 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623 ;       ;       ; 5.623 ;
; A[9]        ; SRAM_CE_N     ; 9.257 ;       ;       ; 9.257 ;
; A[9]        ; SRAM_DQ[0]    ; 9.457 ; 9.457 ; 9.457 ; 9.457 ;
; A[9]        ; SRAM_DQ[1]    ; 9.467 ; 9.467 ; 9.467 ; 9.467 ;
; A[9]        ; SRAM_DQ[2]    ; 9.354 ; 9.354 ; 9.354 ; 9.354 ;
; A[9]        ; SRAM_DQ[3]    ; 9.364 ; 9.364 ; 9.364 ; 9.364 ;
; A[9]        ; SRAM_DQ[4]    ; 9.249 ; 9.249 ; 9.249 ; 9.249 ;
; A[9]        ; SRAM_DQ[5]    ; 9.249 ; 9.249 ; 9.249 ; 9.249 ;
; A[9]        ; SRAM_DQ[6]    ; 9.094 ; 9.094 ; 9.094 ; 9.094 ;
; A[9]        ; SRAM_DQ[7]    ; 9.216 ; 9.216 ; 9.216 ; 9.216 ;
; A[9]        ; SRAM_DQ[8]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[9]        ; SRAM_DQ[9]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[9]        ; SRAM_DQ[10]   ; 9.365 ; 9.365 ; 9.365 ; 9.365 ;
; A[9]        ; SRAM_DQ[11]   ; 9.263 ; 9.263 ; 9.263 ; 9.263 ;
; A[9]        ; SRAM_DQ[12]   ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; A[9]        ; SRAM_DQ[13]   ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; A[9]        ; SRAM_DQ[14]   ; 9.375 ; 9.375 ; 9.375 ; 9.375 ;
; A[9]        ; SRAM_DQ[15]   ; 9.365 ; 9.365 ; 9.365 ; 9.365 ;
; A[10]       ; D[0]          ; 9.643 ; 9.643 ; 9.643 ; 9.643 ;
; A[10]       ; D[1]          ; 9.503 ; 9.503 ; 9.503 ; 9.503 ;
; A[10]       ; D[2]          ; 9.669 ; 9.669 ; 9.669 ; 9.669 ;
; A[10]       ; D[3]          ; 9.809 ; 9.809 ; 9.809 ; 9.809 ;
; A[10]       ; D[4]          ; 9.809 ; 9.665 ; 9.665 ; 9.809 ;
; A[10]       ; D[5]          ; 9.816 ; 9.310 ; 9.310 ; 9.816 ;
; A[10]       ; D[6]          ; 9.922 ; 9.365 ; 9.365 ; 9.922 ;
; A[10]       ; D[7]          ; 9.585 ; 9.135 ; 9.135 ; 9.585 ;
; A[10]       ; HEX1[0]       ; 5.986 ; 5.986 ; 5.986 ; 5.986 ;
; A[10]       ; HEX1[1]       ; 5.820 ;       ;       ; 5.820 ;
; A[10]       ; HEX1[2]       ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; A[10]       ; HEX1[3]       ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[10]       ; HEX1[4]       ; 5.839 ; 5.839 ; 5.839 ; 5.839 ;
; A[10]       ; HEX1[5]       ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; A[10]       ; HEX1[6]       ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; A[10]       ; LEDG[3]       ; 9.034 ;       ;       ; 9.034 ;
; A[10]       ; LEDG[4]       ; 9.042 ;       ;       ; 9.042 ;
; A[10]       ; LEDG[5]       ; 9.175 ;       ;       ; 9.175 ;
; A[10]       ; LEDG[6]       ; 9.039 ;       ;       ; 9.039 ;
; A[10]       ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]       ; SRAM_CE_N     ; 9.389 ;       ;       ; 9.389 ;
; A[10]       ; SRAM_DQ[0]    ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; A[10]       ; SRAM_DQ[1]    ; 9.599 ; 9.599 ; 9.599 ; 9.599 ;
; A[10]       ; SRAM_DQ[2]    ; 9.486 ; 9.486 ; 9.486 ; 9.486 ;
; A[10]       ; SRAM_DQ[3]    ; 9.496 ; 9.496 ; 9.496 ; 9.496 ;
; A[10]       ; SRAM_DQ[4]    ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; A[10]       ; SRAM_DQ[5]    ; 9.381 ; 9.381 ; 9.381 ; 9.381 ;
; A[10]       ; SRAM_DQ[6]    ; 9.226 ; 9.226 ; 9.226 ; 9.226 ;
; A[10]       ; SRAM_DQ[7]    ; 9.348 ; 9.348 ; 9.348 ; 9.348 ;
; A[10]       ; SRAM_DQ[8]    ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
; A[10]       ; SRAM_DQ[9]    ; 9.405 ; 9.405 ; 9.405 ; 9.405 ;
; A[10]       ; SRAM_DQ[10]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[10]       ; SRAM_DQ[11]   ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[10]       ; SRAM_DQ[12]   ; 9.337 ; 9.337 ; 9.337 ; 9.337 ;
; A[10]       ; SRAM_DQ[13]   ; 9.507 ; 9.507 ; 9.507 ; 9.507 ;
; A[10]       ; SRAM_DQ[14]   ; 9.507 ; 9.507 ; 9.507 ; 9.507 ;
; A[10]       ; SRAM_DQ[15]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; D[0]          ; 9.633 ; 9.633 ; 9.633 ; 9.633 ;
; A[11]       ; D[1]          ; 9.493 ; 9.493 ; 9.493 ; 9.493 ;
; A[11]       ; D[2]          ; 9.659 ; 9.659 ; 9.659 ; 9.659 ;
; A[11]       ; D[3]          ; 9.799 ; 9.799 ; 9.799 ; 9.799 ;
; A[11]       ; D[4]          ; 9.799 ; 9.655 ; 9.655 ; 9.799 ;
; A[11]       ; D[5]          ; 9.806 ; 9.300 ; 9.300 ; 9.806 ;
; A[11]       ; D[6]          ; 9.912 ; 9.355 ; 9.355 ; 9.912 ;
; A[11]       ; D[7]          ; 9.575 ; 9.125 ; 9.125 ; 9.575 ;
; A[11]       ; HEX1[0]       ; 5.954 ; 5.954 ; 5.954 ; 5.954 ;
; A[11]       ; HEX1[1]       ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; A[11]       ; HEX1[2]       ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; A[11]       ; HEX1[3]       ; 5.804 ; 5.804 ; 5.804 ; 5.804 ;
; A[11]       ; HEX1[4]       ;       ; 5.815 ; 5.815 ;       ;
; A[11]       ; HEX1[5]       ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; A[11]       ; HEX1[6]       ; 5.955 ; 5.955 ; 5.955 ; 5.955 ;
; A[11]       ; LEDG[3]       ; 9.024 ;       ;       ; 9.024 ;
; A[11]       ; LEDG[4]       ; 9.032 ;       ;       ; 9.032 ;
; A[11]       ; LEDG[5]       ; 9.165 ;       ;       ; 9.165 ;
; A[11]       ; LEDG[6]       ; 9.029 ;       ;       ; 9.029 ;
; A[11]       ; SRAM_ADDR[11] ; 5.638 ;       ;       ; 5.638 ;
; A[11]       ; SRAM_CE_N     ; 9.379 ;       ;       ; 9.379 ;
; A[11]       ; SRAM_DQ[0]    ; 9.579 ; 9.579 ; 9.579 ; 9.579 ;
; A[11]       ; SRAM_DQ[1]    ; 9.589 ; 9.589 ; 9.589 ; 9.589 ;
; A[11]       ; SRAM_DQ[2]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[11]       ; SRAM_DQ[3]    ; 9.486 ; 9.486 ; 9.486 ; 9.486 ;
; A[11]       ; SRAM_DQ[4]    ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[11]       ; SRAM_DQ[5]    ; 9.371 ; 9.371 ; 9.371 ; 9.371 ;
; A[11]       ; SRAM_DQ[6]    ; 9.216 ; 9.216 ; 9.216 ; 9.216 ;
; A[11]       ; SRAM_DQ[7]    ; 9.338 ; 9.338 ; 9.338 ; 9.338 ;
; A[11]       ; SRAM_DQ[8]    ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[11]       ; SRAM_DQ[9]    ; 9.395 ; 9.395 ; 9.395 ; 9.395 ;
; A[11]       ; SRAM_DQ[10]   ; 9.487 ; 9.487 ; 9.487 ; 9.487 ;
; A[11]       ; SRAM_DQ[11]   ; 9.385 ; 9.385 ; 9.385 ; 9.385 ;
; A[11]       ; SRAM_DQ[12]   ; 9.327 ; 9.327 ; 9.327 ; 9.327 ;
; A[11]       ; SRAM_DQ[13]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; SRAM_DQ[14]   ; 9.497 ; 9.497 ; 9.497 ; 9.497 ;
; A[11]       ; SRAM_DQ[15]   ; 9.487 ; 9.487 ; 9.487 ; 9.487 ;
; A[12]       ; D[0]          ; 8.961 ; 8.961 ; 8.961 ; 8.961 ;
; A[12]       ; D[1]          ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[12]       ; D[2]          ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; A[12]       ; D[3]          ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; A[12]       ; D[4]          ; 9.127 ; 8.983 ; 8.983 ; 9.127 ;
; A[12]       ; D[5]          ; 9.134 ; 8.628 ; 8.628 ; 9.134 ;
; A[12]       ; D[6]          ; 9.240 ; 8.683 ; 8.683 ; 9.240 ;
; A[12]       ; D[7]          ; 8.903 ; 8.453 ; 8.453 ; 8.903 ;
; A[12]       ; HEX2[0]       ; 5.640 ; 5.640 ; 5.640 ; 5.640 ;
; A[12]       ; HEX2[1]       ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; A[12]       ; HEX2[2]       ;       ; 5.675 ; 5.675 ;       ;
; A[12]       ; HEX2[3]       ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; A[12]       ; HEX2[4]       ; 5.781 ;       ;       ; 5.781 ;
; A[12]       ; HEX2[5]       ; 5.767 ;       ;       ; 5.767 ;
; A[12]       ; HEX2[6]       ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; A[12]       ; LEDG[3]       ; 8.352 ;       ;       ; 8.352 ;
; A[12]       ; LEDG[4]       ; 8.360 ;       ;       ; 8.360 ;
; A[12]       ; LEDG[5]       ; 8.493 ;       ;       ; 8.493 ;
; A[12]       ; LEDG[6]       ; 8.357 ;       ;       ; 8.357 ;
; A[12]       ; SRAM_ADDR[12] ; 5.733 ;       ;       ; 5.733 ;
; A[12]       ; SRAM_CE_N     ; 8.707 ;       ;       ; 8.707 ;
; A[12]       ; SRAM_DQ[0]    ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; A[12]       ; SRAM_DQ[1]    ; 8.917 ; 8.917 ; 8.917 ; 8.917 ;
; A[12]       ; SRAM_DQ[2]    ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[12]       ; SRAM_DQ[3]    ; 8.814 ; 8.814 ; 8.814 ; 8.814 ;
; A[12]       ; SRAM_DQ[4]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[12]       ; SRAM_DQ[5]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[12]       ; SRAM_DQ[6]    ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; A[12]       ; SRAM_DQ[7]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[12]       ; SRAM_DQ[8]    ; 8.723 ; 8.723 ; 8.723 ; 8.723 ;
; A[12]       ; SRAM_DQ[9]    ; 8.723 ; 8.723 ; 8.723 ; 8.723 ;
; A[12]       ; SRAM_DQ[10]   ; 8.815 ; 8.815 ; 8.815 ; 8.815 ;
; A[12]       ; SRAM_DQ[11]   ; 8.713 ; 8.713 ; 8.713 ; 8.713 ;
; A[12]       ; SRAM_DQ[12]   ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[12]       ; SRAM_DQ[13]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[12]       ; SRAM_DQ[14]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[12]       ; SRAM_DQ[15]   ; 8.815 ; 8.815 ; 8.815 ; 8.815 ;
; A[13]       ; D[0]          ; 8.979 ; 8.979 ; 8.979 ; 8.979 ;
; A[13]       ; D[1]          ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[13]       ; D[2]          ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[13]       ; D[3]          ; 9.145 ; 9.145 ; 9.145 ; 9.145 ;
; A[13]       ; D[4]          ; 9.145 ; 9.001 ; 9.001 ; 9.145 ;
; A[13]       ; D[5]          ; 9.152 ; 8.646 ; 8.646 ; 9.152 ;
; A[13]       ; D[6]          ; 9.258 ; 8.701 ; 8.701 ; 9.258 ;
; A[13]       ; D[7]          ; 8.921 ; 8.471 ; 8.471 ; 8.921 ;
; A[13]       ; HEX2[0]       ; 5.633 ; 5.633 ; 5.633 ; 5.633 ;
; A[13]       ; HEX2[1]       ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; A[13]       ; HEX2[2]       ; 5.670 ;       ;       ; 5.670 ;
; A[13]       ; HEX2[3]       ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[13]       ; HEX2[4]       ;       ; 5.774 ; 5.774 ;       ;
; A[13]       ; HEX2[5]       ; 5.758 ; 5.758 ; 5.758 ; 5.758 ;
; A[13]       ; HEX2[6]       ; 5.775 ; 5.775 ; 5.775 ; 5.775 ;
; A[13]       ; LEDG[3]       ; 8.370 ;       ;       ; 8.370 ;
; A[13]       ; LEDG[4]       ; 8.378 ;       ;       ; 8.378 ;
; A[13]       ; LEDG[5]       ; 8.511 ;       ;       ; 8.511 ;
; A[13]       ; LEDG[6]       ; 8.375 ;       ;       ; 8.375 ;
; A[13]       ; SRAM_ADDR[13] ; 5.719 ;       ;       ; 5.719 ;
; A[13]       ; SRAM_CE_N     ; 8.725 ;       ;       ; 8.725 ;
; A[13]       ; SRAM_DQ[0]    ; 8.925 ; 8.925 ; 8.925 ; 8.925 ;
; A[13]       ; SRAM_DQ[1]    ; 8.935 ; 8.935 ; 8.935 ; 8.935 ;
; A[13]       ; SRAM_DQ[2]    ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[13]       ; SRAM_DQ[3]    ; 8.832 ; 8.832 ; 8.832 ; 8.832 ;
; A[13]       ; SRAM_DQ[4]    ; 8.717 ; 8.717 ; 8.717 ; 8.717 ;
; A[13]       ; SRAM_DQ[5]    ; 8.717 ; 8.717 ; 8.717 ; 8.717 ;
; A[13]       ; SRAM_DQ[6]    ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; A[13]       ; SRAM_DQ[7]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; A[13]       ; SRAM_DQ[8]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; A[13]       ; SRAM_DQ[9]    ; 8.741 ; 8.741 ; 8.741 ; 8.741 ;
; A[13]       ; SRAM_DQ[10]   ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; A[13]       ; SRAM_DQ[11]   ; 8.731 ; 8.731 ; 8.731 ; 8.731 ;
; A[13]       ; SRAM_DQ[12]   ; 8.673 ; 8.673 ; 8.673 ; 8.673 ;
; A[13]       ; SRAM_DQ[13]   ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[13]       ; SRAM_DQ[14]   ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[13]       ; SRAM_DQ[15]   ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; A[14]       ; D[0]          ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; A[14]       ; D[1]          ; 7.697 ; 7.697 ; 7.697 ; 7.697 ;
; A[14]       ; D[2]          ; 7.667 ; 7.667 ; 7.667 ; 7.667 ;
; A[14]       ; D[3]          ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; A[14]       ; D[4]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[14]       ; D[5]          ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; A[14]       ; D[6]          ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; A[14]       ; D[7]          ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; A[14]       ; HEX2[0]       ; 7.824 ; 7.824 ; 7.824 ; 7.824 ;
; A[14]       ; HEX2[1]       ; 7.817 ; 7.817 ; 7.817 ; 7.817 ;
; A[14]       ; HEX2[2]       ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; A[14]       ; HEX2[3]       ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; A[14]       ; HEX2[4]       ; 7.965 ; 7.965 ; 7.965 ; 7.965 ;
; A[14]       ; HEX2[5]       ; 7.947 ; 7.947 ; 7.947 ; 7.947 ;
; A[14]       ; HEX2[6]       ; 7.964 ; 7.964 ; 7.964 ; 7.964 ;
; A[14]       ; HEX3[0]       ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; A[14]       ; HEX3[1]       ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[14]       ; HEX3[2]       ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; A[14]       ; HEX3[3]       ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; A[14]       ; HEX3[4]       ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[14]       ; HEX3[5]       ; 7.418 ; 7.418 ; 7.418 ; 7.418 ;
; A[14]       ; HEX3[6]       ; 7.652 ; 7.652 ; 7.652 ; 7.652 ;
; A[14]       ; LEDG[3]       ; 7.065 ; 7.065 ; 7.065 ; 7.065 ;
; A[14]       ; LEDG[4]       ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; A[14]       ; LEDG[5]       ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; A[14]       ; LEDG[6]       ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; A[14]       ; SRAM_ADDR[14] ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[14]       ; SRAM_ADDR[15] ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[14]       ; SRAM_ADDR[16] ; 7.525 ; 7.525 ; 7.525 ; 7.525 ;
; A[14]       ; SRAM_ADDR[17] ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[14]       ; SRAM_CE_N     ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; A[14]       ; SRAM_DQ[0]    ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; A[14]       ; SRAM_DQ[1]    ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; A[14]       ; SRAM_DQ[2]    ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[14]       ; SRAM_DQ[3]    ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; A[14]       ; SRAM_DQ[4]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; A[14]       ; SRAM_DQ[5]    ; 7.055 ; 7.055 ; 7.055 ; 7.055 ;
; A[14]       ; SRAM_DQ[6]    ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; A[14]       ; SRAM_DQ[7]    ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; A[14]       ; SRAM_DQ[8]    ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[14]       ; SRAM_DQ[9]    ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[14]       ; SRAM_DQ[10]   ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; A[14]       ; SRAM_DQ[11]   ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; A[14]       ; SRAM_DQ[12]   ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; A[14]       ; SRAM_DQ[13]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[14]       ; SRAM_DQ[14]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[14]       ; SRAM_DQ[15]   ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; A[14]       ; SRAM_LB_N     ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; A[14]       ; SRAM_UB_N     ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; A[15]       ; D[0]          ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; A[15]       ; D[1]          ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; A[15]       ; D[2]          ; 7.653 ; 7.653 ; 7.653 ; 7.653 ;
; A[15]       ; D[3]          ; 7.793 ; 7.793 ; 7.793 ; 7.793 ;
; A[15]       ; D[4]          ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; A[15]       ; D[5]          ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[15]       ; D[6]          ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[15]       ; D[7]          ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; A[15]       ; HEX2[0]       ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; A[15]       ; HEX2[1]       ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; A[15]       ; HEX2[2]       ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; A[15]       ; HEX2[3]       ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]       ; HEX2[4]       ; 7.319 ; 7.319 ; 7.319 ; 7.319 ;
; A[15]       ; HEX2[5]       ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; A[15]       ; HEX2[6]       ; 7.333 ; 7.333 ; 7.333 ; 7.333 ;
; A[15]       ; HEX3[0]       ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; A[15]       ; HEX3[1]       ; 7.616 ; 7.616 ; 7.616 ; 7.616 ;
; A[15]       ; HEX3[2]       ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; A[15]       ; HEX3[3]       ; 6.667 ; 6.667 ; 6.667 ; 6.667 ;
; A[15]       ; HEX3[4]       ; 6.912 ; 6.912 ; 6.912 ; 6.912 ;
; A[15]       ; HEX3[5]       ; 6.992 ; 6.992 ; 6.992 ; 6.992 ;
; A[15]       ; HEX3[6]       ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; A[15]       ; LEDG[3]       ; 6.842 ; 6.842 ; 6.842 ; 6.842 ;
; A[15]       ; LEDG[4]       ; 6.848 ; 6.848 ; 6.848 ; 6.848 ;
; A[15]       ; LEDG[5]       ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; A[15]       ; LEDG[6]       ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; A[15]       ; SRAM_ADDR[14] ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[15]       ; SRAM_ADDR[15] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; A[15]       ; SRAM_ADDR[16] ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; A[15]       ; SRAM_ADDR[17] ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; A[15]       ; SRAM_CE_N     ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[15]       ; SRAM_DQ[0]    ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; A[15]       ; SRAM_DQ[1]    ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; A[15]       ; SRAM_DQ[2]    ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; A[15]       ; SRAM_DQ[3]    ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[15]       ; SRAM_DQ[4]    ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; A[15]       ; SRAM_DQ[5]    ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; A[15]       ; SRAM_DQ[6]    ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[15]       ; SRAM_DQ[7]    ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; A[15]       ; SRAM_DQ[8]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[9]    ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[15]       ; SRAM_DQ[10]   ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[15]       ; SRAM_DQ[11]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; A[15]       ; SRAM_DQ[12]   ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; A[15]       ; SRAM_DQ[13]   ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[15]       ; SRAM_DQ[14]   ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[15]       ; SRAM_DQ[15]   ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[15]       ; SRAM_LB_N     ; 7.322 ; 7.322 ; 7.322 ; 7.322 ;
; A[15]       ; SRAM_UB_N     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; D[0]        ; SRAM_DQ[0]    ; 5.769 ;       ;       ; 5.769 ;
; D[0]        ; SRAM_DQ[8]    ; 5.746 ;       ;       ; 5.746 ;
; D[1]        ; SRAM_DQ[1]    ; 5.865 ;       ;       ; 5.865 ;
; D[1]        ; SRAM_DQ[9]    ; 5.875 ;       ;       ; 5.875 ;
; D[2]        ; SRAM_DQ[2]    ; 5.707 ;       ;       ; 5.707 ;
; D[2]        ; SRAM_DQ[10]   ; 5.679 ;       ;       ; 5.679 ;
; D[3]        ; SRAM_DQ[3]    ; 5.647 ;       ;       ; 5.647 ;
; D[3]        ; SRAM_DQ[11]   ; 5.699 ;       ;       ; 5.699 ;
; D[4]        ; SRAM_DQ[4]    ; 5.679 ;       ;       ; 5.679 ;
; D[4]        ; SRAM_DQ[12]   ; 5.622 ;       ;       ; 5.622 ;
; D[5]        ; SRAM_DQ[5]    ; 5.540 ;       ;       ; 5.540 ;
; D[5]        ; SRAM_DQ[13]   ; 5.524 ;       ;       ; 5.524 ;
; D[6]        ; SRAM_DQ[6]    ; 5.585 ;       ;       ; 5.585 ;
; D[6]        ; SRAM_DQ[14]   ; 5.501 ;       ;       ; 5.501 ;
; D[7]        ; SRAM_DQ[7]    ; 5.736 ;       ;       ; 5.736 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; IORQ_n      ; BUSDIR_n      ; 6.347 ;       ;       ; 6.347 ;
; IORQ_n      ; D[0]          ; 7.604 ; 7.604 ; 7.604 ; 7.604 ;
; IORQ_n      ; D[1]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; IORQ_n      ; D[2]          ; 7.497 ; 7.630 ; 7.630 ; 7.497 ;
; IORQ_n      ; D[3]          ; 7.504 ; 7.770 ; 7.770 ; 7.504 ;
; IORQ_n      ; D[4]          ; 7.445 ; 7.770 ; 7.770 ; 7.445 ;
; IORQ_n      ; D[5]          ; 7.503 ; 8.114 ; 8.114 ; 7.503 ;
; IORQ_n      ; D[6]          ; 7.351 ; 8.076 ; 8.076 ; 7.351 ;
; IORQ_n      ; D[7]          ; 7.122 ; 8.203 ; 8.203 ; 7.122 ;
; IORQ_n      ; U1OE_n        ; 7.179 ;       ;       ; 7.179 ;
; KEY[0]      ; LEDG[0]       ;       ; 5.038 ; 5.038 ;       ;
; KEY[0]      ; WAIT_n        ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; M1_n        ; BUSDIR_n      ;       ; 6.604 ; 6.604 ;       ;
; M1_n        ; D[0]          ; 7.861 ; 7.861 ; 7.861 ; 7.861 ;
; M1_n        ; D[1]          ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; M1_n        ; D[2]          ; 7.887 ; 7.754 ; 7.754 ; 7.887 ;
; M1_n        ; D[3]          ; 8.027 ; 7.761 ; 7.761 ; 8.027 ;
; M1_n        ; D[4]          ; 8.027 ; 7.702 ; 7.702 ; 8.027 ;
; M1_n        ; D[5]          ; 8.371 ; 7.760 ; 7.760 ; 8.371 ;
; M1_n        ; D[6]          ; 8.333 ; 7.608 ; 7.608 ; 8.333 ;
; M1_n        ; D[7]          ; 8.460 ; 7.379 ; 7.379 ; 8.460 ;
; M1_n        ; U1OE_n        ;       ; 7.291 ; 7.291 ;       ;
; MREQ_n      ; D[0]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; MREQ_n      ; D[1]          ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; MREQ_n      ; D[2]          ; 7.490 ; 7.490 ; 7.490 ; 7.490 ;
; MREQ_n      ; D[3]          ; 7.630 ; 7.630 ; 7.630 ; 7.630 ;
; MREQ_n      ; D[4]          ; 7.630 ; 7.545 ; 7.545 ; 7.630 ;
; MREQ_n      ; D[5]          ; 7.483 ; 7.974 ; 7.974 ; 7.483 ;
; MREQ_n      ; D[6]          ; 7.589 ; 7.936 ; 7.936 ; 7.589 ;
; MREQ_n      ; D[7]          ; 7.252 ; 8.063 ; 8.063 ; 7.252 ;
; RD_n        ; BUSDIR_n      ; 6.692 ;       ;       ; 6.692 ;
; RD_n        ; D[0]          ; 7.002 ; 7.239 ; 7.239 ; 7.002 ;
; RD_n        ; D[1]          ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; RD_n        ; D[2]          ; 7.139 ; 7.265 ; 7.265 ; 7.139 ;
; RD_n        ; D[3]          ; 7.222 ; 7.405 ; 7.405 ; 7.222 ;
; RD_n        ; D[4]          ; 6.780 ; 7.405 ; 7.405 ; 6.780 ;
; RD_n        ; D[5]          ; 6.906 ; 7.749 ; 7.749 ; 6.906 ;
; RD_n        ; D[6]          ; 6.961 ; 7.711 ; 7.711 ; 6.961 ;
; RD_n        ; D[7]          ; 6.731 ; 7.838 ; 7.838 ; 6.731 ;
; RD_n        ; U1OE_n        ; 7.984 ;       ;       ; 7.984 ;
; RESET_n     ; LEDG[0]       ;       ; 5.766 ; 5.766 ;       ;
; RESET_n     ; WAIT_n        ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; SLTSL_n     ; D[0]          ; 7.286 ; 7.286 ; 7.286 ; 7.286 ;
; SLTSL_n     ; D[1]          ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; SLTSL_n     ; D[2]          ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; SLTSL_n     ; D[3]          ; 7.441 ; 7.452 ; 7.452 ; 7.441 ;
; SLTSL_n     ; D[4]          ; 7.127 ; 7.367 ; 7.367 ; 7.127 ;
; SLTSL_n     ; D[5]          ; 7.075 ; 7.796 ; 7.796 ; 7.075 ;
; SLTSL_n     ; D[6]          ; 7.130 ; 7.758 ; 7.758 ; 7.130 ;
; SLTSL_n     ; D[7]          ; 6.900 ; 7.885 ; 7.885 ; 6.900 ;
; SLTSL_n     ; LEDG[3]       ; 6.523 ;       ;       ; 6.523 ;
; SLTSL_n     ; LEDG[4]       ; 6.531 ;       ;       ; 6.531 ;
; SLTSL_n     ; LEDG[5]       ; 6.664 ;       ;       ; 6.664 ;
; SLTSL_n     ; LEDG[6]       ; 6.528 ;       ;       ; 6.528 ;
; SLTSL_n     ; LEDG[7]       ;       ; 6.222 ; 6.222 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.878 ;       ;       ; 6.878 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.078 ; 7.078 ; 7.078 ; 7.078 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 6.975 ; 6.975 ; 6.975 ; 6.975 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 6.826 ; 6.826 ; 6.826 ; 6.826 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SLTSL_n     ; U1OE_n        ; 6.738 ;       ;       ; 6.738 ;
; SRAM_DQ[0]  ; D[0]          ; 6.864 ;       ;       ; 6.864 ;
; SRAM_DQ[1]  ; D[1]          ; 7.267 ;       ;       ; 7.267 ;
; SRAM_DQ[2]  ; D[2]          ; 6.987 ;       ;       ; 6.987 ;
; SRAM_DQ[3]  ; D[3]          ; 6.917 ;       ;       ; 6.917 ;
; SRAM_DQ[4]  ; D[4]          ; 6.804 ;       ;       ; 6.804 ;
; SRAM_DQ[5]  ; D[5]          ; 6.536 ;       ;       ; 6.536 ;
; SRAM_DQ[6]  ; D[6]          ; 6.656 ;       ;       ; 6.656 ;
; SRAM_DQ[7]  ; D[7]          ; 6.695 ;       ;       ; 6.695 ;
; SRAM_DQ[8]  ; D[0]          ; 6.923 ;       ;       ; 6.923 ;
; SRAM_DQ[9]  ; D[1]          ; 7.134 ;       ;       ; 7.134 ;
; SRAM_DQ[10] ; D[2]          ; 6.906 ;       ;       ; 6.906 ;
; SRAM_DQ[11] ; D[3]          ; 6.932 ;       ;       ; 6.932 ;
; SRAM_DQ[12] ; D[4]          ; 6.740 ;       ;       ; 6.740 ;
; SRAM_DQ[13] ; D[5]          ; 6.704 ;       ;       ; 6.704 ;
; SRAM_DQ[14] ; D[6]          ; 6.802 ;       ;       ; 6.802 ;
; SRAM_DQ[15] ; D[7]          ; 6.444 ;       ;       ; 6.444 ;
; SW[9]       ; D[0]          ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[9]       ; D[1]          ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; SW[9]       ; D[2]          ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
; SW[9]       ; D[3]          ; 5.147 ; 5.135 ; 5.135 ; 5.147 ;
; SW[9]       ; D[4]          ; 5.062 ; 4.821 ; 4.821 ; 5.062 ;
; SW[9]       ; D[5]          ; 5.491 ; 4.772 ; 4.772 ; 5.491 ;
; SW[9]       ; D[6]          ; 5.453 ; 4.827 ; 4.827 ; 5.453 ;
; SW[9]       ; D[7]          ; 5.580 ; 4.597 ; 4.597 ; 5.580 ;
; SW[9]       ; LEDG[3]       ;       ; 4.218 ; 4.218 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 4.226 ; 4.226 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 4.359 ; 4.359 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 4.223 ; 4.223 ;       ;
; SW[9]       ; LEDG[7]       ; 3.919 ;       ;       ; 3.919 ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.573 ; 4.573 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; SW[9]       ; SRAM_DQ[1]    ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; SW[9]       ; SRAM_DQ[2]    ; 4.670 ; 4.670 ; 4.670 ; 4.670 ;
; SW[9]       ; SRAM_DQ[3]    ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; SW[9]       ; SRAM_DQ[4]    ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[9]       ; SRAM_DQ[5]    ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[9]       ; SRAM_DQ[6]    ; 4.410 ; 4.410 ; 4.410 ; 4.410 ;
; SW[9]       ; SRAM_DQ[7]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW[9]       ; SRAM_DQ[8]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; SW[9]       ; SRAM_DQ[9]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; SW[9]       ; SRAM_DQ[10]   ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[9]       ; SRAM_DQ[11]   ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; SW[9]       ; SRAM_DQ[12]   ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; SW[9]       ; SRAM_DQ[13]   ; 4.691 ; 4.691 ; 4.691 ; 4.691 ;
; SW[9]       ; SRAM_DQ[14]   ; 4.691 ; 4.691 ; 4.691 ; 4.691 ;
; SW[9]       ; SRAM_DQ[15]   ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[9]       ; U1OE_n        ;       ; 4.427 ; 4.427 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; WR_n        ; SRAM_DQ[1]    ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; WR_n        ; SRAM_DQ[2]    ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; WR_n        ; SRAM_DQ[3]    ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_DQ[4]    ; 6.665 ; 6.665 ; 6.665 ; 6.665 ;
; WR_n        ; SRAM_DQ[5]    ; 6.665 ; 6.665 ; 6.665 ; 6.665 ;
; WR_n        ; SRAM_DQ[6]    ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; WR_n        ; SRAM_DQ[7]    ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; WR_n        ; SRAM_DQ[8]    ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; WR_n        ; SRAM_DQ[9]    ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; WR_n        ; SRAM_DQ[10]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_DQ[11]   ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; WR_n        ; SRAM_DQ[12]   ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; WR_n        ; SRAM_DQ[13]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; WR_n        ; SRAM_DQ[14]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; WR_n        ; SRAM_DQ[15]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; WR_n        ; SRAM_WE_N     ; 5.564 ;       ;       ; 5.564 ;
; WR_n        ; U1OE_n        ; 7.566 ;       ;       ; 7.566 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 978   ; 978  ;
; Unconstrained Output Ports      ; 91    ; 91   ;
; Unconstrained Output Port Paths ; 1750  ; 1750 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 17 21:43:10 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.092        -0.092 A[2] 
Info (332146): Worst-case hold slack is 0.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.014         0.000 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -35.685 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.761         0.000 A[2] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.534        -9.916 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -29.222 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Fri Feb 17 21:43:11 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


