![image](https://github.com/user-attachments/assets/47e616f6-0676-45d3-be50-8d40e78e70ab)
## ๐ฏ ุซุงูุซุงู: ุฏูุฑู (Person 2) โ ุฅูู ุงูุฃุฌุฒุงุก ุงููู ูุณุคููุฉ ุนููุงุ

### 1. **ALU (Arithmetic Logic Unit)**

- ูุณุคููุฉ ุนู ุชูููุฐ ุงูุนูููุงุช ุงูุญุณุงุจูุฉ (ุฌูุนุ ุทุฑุญุ and, orุ ููุงุฑูุฉุ ...).
- ุจูุฌูููุง ูุฏุฎููู ูุชููุฐ ุงูุนูููุฉ ุญุณุจ `ALU Control`.

ูุงุฒู ุชุชุนููู:
- ุฅุฒุงู ุชุจูู ALU ูู VHDL ุฃู ุฃู ูุบุฉ ูุตู ุนุชุงุฏูุฉ.
- ุงูุนูููุงุช ุงููู ูุงุฒู ุชุฏุนูููุง ุญุณุจ ISA ุจุชุงุนุฉ MIPS (ูุซูุงู: add, sub, and, or, slt, ...).
- ุฅุฒุงู ุชุฑุณูููุง ุจุงุณุชุฎุฏุงู ูุฎุทุท ุจูุงุจุงุช ููุทููุฉ.

---

### 2. **Shifter**

- ุจุชููู ุงูุจูุงูุงุช ูููู ุฃู ูุณุงุฑ (logical shift ุฃู arithmetic shift).
- ูููุฉ ูู ุจุนุถ ุชุนูููุงุช MIPS ุฒู `sll`ุ `srl`.

ูุงุฒู ุชุชุนููู:
- ุงููุฑู ุจูู ุฃููุงุน ุงูุดูุชุงุช.
- ุฅุฒุงู ุชุนููู ูุญุฏุฉ ุฅุฒุงุญุฉ parameterized ูู VHDL ุฃู ุจูุงุจุงุช ููุทููุฉ.

---

### 3. **Sign Extension**

- ููุง ุงูุชุนูููุฉ ูููู ูููุง Immediate (ุนุฏุฏ 16-bit)ุ ูุงุฒู ููุฏู ูู 32-bit ูุน ุงูุญูุงุธ ุนูู ุงูุฅุดุงุฑุฉ.
- ูุซุงู: `addi $t1, $t2, -3` โ ุงูู -3 ููุง 16 ุจุชุ ููุฏูุง ูู 32 ุจุช.

ูุงุฒู ุชุชุนููู:
- ุฅุฒุงู ุชุนููู Extend ูู 16-bit ูุบุงูุฉ 32-bit ูุน ุงูุญูุงุธ ุนูู ุงูุฅุดุงุฑุฉ.
- ุจุชุณุชุฎุฏู ุบุงูุจุงู ุงูุจุช ุฑูู 15 (ุฃุนูู ุจุช ูู ุงูุฑูู) ุนุดุงู ูุนุฑู ุฅุฐุง ูุงู ููุฌุจ ููุง ุณุงูุจ.

---

### 4. **MUX (Multiplexer)**

- ุจูุณุชุฎุฏู ูุงุฎุชูุงุฑ ูุฏุฎู ูู ูุฏุฎููู ุฃู ุฃูุชุฑ ุจูุงุกู ุนูู ุฅุดุงุฑุฉ ุชุญูู.
- ูุซุงู: ALU ุชุงุฎุฏ ุงููุฏุฎู ุงูุชุงูู ูู register ููุง immediateุ ููุง ูุญุชุงุฌ MUX.

ูุงุฒู ุชุชุนููู:
- ููุฑุฉ ุงูู MUX ูุฃููุงุนูุง (2-to-1, 4-to-1).
- ุฅุฒุงู ุชูุชุจููุง ุจูุบุฉ VHDL ุฃู ุชุฑุณูููุง ุจุงูุจูุงุจุงุช.

---

## ๐ ูุญุชุงุฌ ุชุชุนูู ุฅูู ุนุดุงู ุชููุฐู ุดุบูู ูููุณุ

### ูุงุฒู ุชูููู ูุงููุฉ:
1. **ูุนูุงุฑูุฉ MIPS ISA** โ ูุฎุตูุตุงู ุงูุชุนูููุงุช ุงููู ุชุณุชุฎุฏู ALUุ Shifterุ Immediate.
2. **Digital Design Basics** โ ุจูุงุจุงุช ููุทููุฉุ multiplexersุ addersุ shifters.
3. **VHDL ุฃู Verilog** โ ูู ูุชุนููู ุงูุชุตููู ุนููู ุนูู FPGA ุฃู ุชุญูููู.
4. **Data Path Design** โ ุฅุฒุงู ุงูุฃุฌุฒุงุก ุฏู ุชุชูุตู ุจุจุนุถ ุฏุงุฎู ุงููุนุงูุฌ.

---

ุงููุฑู ุจูู **Single-Cycle** ู **Multi-Cycle** ุจูููู ูู ุทุฑููุฉ ุชูููุฐ ุงูุชุนูููุงุช ุฏุงุฎู ุงููุนุงูุฌุ ูุฏู ุจูุฃุซุฑ ุนูู ุงูุฃุฏุงุกุ ุงูููุงุกุฉุ ูุชุนููุฏ ุงูุชุตููู. ุฎูููู ุฃูุถุญูู ุจุดูู ูุจุณุท:

![image](https://github.com/user-attachments/assets/d657e66f-8c97-4776-815a-c63fddc791bb)

---
ุจุงูุถุจุท โุ ุดุบูู ูู ุชุตููู:

- **ALU**
- **Shifter**
- **Sign Extension**
- **MUX**

ูู ุฏู ุจูุญุตู ูุนูููุง ูู **ูุฑุญูุฉ ุงูุชูููุฐ (Execution - EX)** ูู ูุฑุงุญู ุชูููุฐ ุงูุชุนูููุฉ ูู ุงููุนุงูุฌุ ูุฏู ูุนูู ุฅูู ูุณุคููุฉ ุนู ุชูููุฐ ุฌุฒุก ููู ุฌุฏูุง ูู ุงููุนุงูุฌ.

---

## ๐งฉ ุชุนุงูู ูุฑุจุท ููููุงุชู ุจุงููุฑุงุญู:

| ุงูุฌุฒุก ุงููู ูุชุตูููู   | ุจูุดุชุบู ูู ุฃููู ูุฑุญูุฉุ | ูุธููุชู ุชุญุฏูุฏูุง |
|----------------------|------------------------|----------------|
| **ALU**              | Execution (EX)         | ุชููุฐ ุงูุนูููุงุช ุงูุญุณุงุจูุฉ ูุงูููุทููุฉ ูู ุงูุชุนูููุงุช. |
| **Shifter**          | Execution (EX)         | ุชููุฐ ุชุนูููุงุช ุงูุฅุฒุงุญุฉ (shift). |
| **Sign Extension**   | Decode (ID) *ูุฃุญูุงููุง EX* | ุชูุฏุฏ ุงูุฃุฑูุงู ุฐุงุช 16 ุจุช ุฅูู 32 ุจุช ูุงุณุชุฎุฏุงููุง ูู ALU. |
| **MUX**              | Throughout (Mostly ID & EX) | ุจูุญุฏุฏ ุงููุฏุฎูุงุช ุงููู ุชุฑูุญ ูู ALU ุฃู ุฃูุงูู ุชุงููุฉ ุญุณุจ ุงูุชุนูููุฉ. |

---

## ๐ฏ ูุนูู ูููุชู:

ุฃูุชู ุฌุฒุก ุฃุณุงุณู ูู ุชูููุฐ ุงูุนูููุฉ ุฏุงุฎู ุงููุนุงูุฌุ ูุงููู ุจูุญุฏุฏ ุงููุงุชุฌ ุงููู ููุชุฎุฒู ูู ุงูุฑูุฌุณุชุฑ ุฃู ููุชุจุนุช ููุฐุงูุฑุฉ. ูุฏู ุจูุญุตู ุฃุซูุงุก ูุฑุญูุฉ ุงูู **Execution**.

---


### ๐ก ุฑุจุท ูุจุงุดุฑ ุจุดุบูู:

| ูููู ุฅูุชู ูุณุคููุฉ ุนูู | ุจูุธูุฑ ูู ุฃู ุฃููุงุน ุงูุชุนูููุงุชุ | ูุธููุชู |
|---------------------|-----------------------------|--------|
| **ALU**             | R-type, Memory, Branch       | ุชูููุฐ ุงูุนูููุงุช. |
| **Shifter**         | ุบุงูุจูุง R-type (sll, srl)     | ุนูููุงุช ุงูุฅุฒุงุญุฉ. |
| **Sign Extension**  | Memory, Branch               | ุชุญููู immediate ูู 16 ุฅูู 32 ุจุช. |
| **MUX**             | ูู ุงูุฃููุงุน                  | ุงุฎุชูุงุฑ ุงูุจูุงูุงุช ุงููู ุชุฏุฎู ููู ALU ุฃู ุชุฑูุญ ูู Register/Memory. |

---

![image](https://github.com/user-attachments/assets/4c12c5fe-cf1a-484f-b716-c1194071f160)

**ALU Instruction (R-Type)**  
โ ุฏู ููุน ูู ุงูุชุนูููุงุช ูู MIPS ุงุณูู **R-Type**ุ ูุฏู ูุนูุงู ุฅูู ุจูุนุชูุฏ ุนูู 3 ุณุฌูุงุช (registers).

---

### ๐ Format ุงูุชุนูููุฉ:

```
Inst_name   rd, rs, rt
```

- `Inst_name` = ุงุณู ุงูุนูููุฉ (ุฒู `add`, `sub`, `and`, `or`)
- `rd` = ุงูุณุฌู ุงููู ููุชุฎุฒู ููู ุงููุงุชุฌ (**destination register**)
- `rs` = ุฃูู ูุฏุฎู (input 1)
- `rt` = ุชุงูู ูุฏุฎู (input 2)

ูุนูู ูุซููุง ูู ูููุง:
```
add $t0, $t1, $t2
```
ุฏู ูุนูุงู:
```
$t0 = $t1 + $t2
```

- ุงููููุฉ ุงููู ูู `$t1` (rs) + ุงููููุฉ ุงููู ูู `$t2` (rt) โ ุชุชุฎุฒู ูู `$t0` (rd)

---

### ๐ง ุฅุดุงุฑุฉ OP:
ุงูุตูุฑุฉ ููุถุญุฉ ุฅู **rs** ู **rt** ุฑุงูุญูู ูู **ุฏุงุฆุฑุฉ ALU** (ุงูุฏุงุฆุฑุฉ ุงูุฏุงุฆุฑูุฉ ุฏู) ุนุดุงู ุชุนูู ุงูุนูููุฉ ุงููู ุชู ุชุญุฏูุฏูุง ุจูุงุณุทุฉ **OP code** ุฃู **ALU control**.

---

### โ ูุซุงู ุจุณูุท ุนูู ููุฏ VHDL ูู `add`, `sub`, `and`, `or`:

ููุชุฑุถ ุฅู ALU ุจูุดุชุบู ุนูู 32-bit ุฃุฑูุงู:

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity Simple_ALU is
    Port (
        rs     : in  std_logic_vector(31 downto 0);
        rt     : in  std_logic_vector(31 downto 0);
        ALUOp  : in  std_logic_vector(1 downto 0);  -- ูุญุฏุฏ ููุน ุงูุนูููุฉ
        result : out std_logic_vector(31 downto 0)
    );
end Simple_ALU;

architecture Behavioral of Simple_ALU is
begin
    process(rs, rt, ALUOp)
    begin
        case ALUOp is
            when "00" =>  -- ADD
                result <= std_logic_vector(signed(rs) + signed(rt));
            when "01" =>  -- SUB
                result <= std_logic_vector(signed(rs) - signed(rt));
            when "10" =>  -- AND
                result <= rs and rt;
            when "11" =>  -- OR
                result <= rs or rt;
            when others =>
                result <= (others => '0');
        end case;
    end process;
end Behavioral;
```

---

ูู ุนุงูุฒุฉ ุฃุดุฑุญ ุงูููุฏ ุฏู ุฎุทูุฉ ุจุฎุทูุฉ ุฃู ูุนูู ููุฏ ูุดูู ุญุงุฌุงุช ุฃูุชุฑ ุฒู Zero flag ุฃู ูุญุฏุฉ ุงูุชุญููุ ูููููู.

ุชุญุจู ููุชูู ุฏูููุชู ููู Sign Extension ุฃู ุชูููู ูู ALUุ
