// bicg.v

// Generated using ACDS version 21.4 67

`timescale 1 ps / 1 ps
module bicg (
		input  wire        clock,  //  clock.clk
		input  wire        resetn, //  reset.reset_n
		input  wire        start,  //   call.valid
		output wire        busy,   //       .stall
		output wire        done,   // return.valid
		input  wire        stall,  //       .stall
		input  wire [63:0] A,      //      A.data
		input  wire [63:0] s,      //      s.data
		input  wire [63:0] q,      //      q.data
		input  wire [63:0] p,      //      p.data
		input  wire [63:0] r       //      r.data
	);

	bicg_internal bicg_internal_inst (
		.clock  (clock),  //   input,   width = 1,  clock.clk
		.resetn (resetn), //   input,   width = 1,  reset.reset_n
		.start  (start),  //   input,   width = 1,   call.valid
		.busy   (busy),   //  output,   width = 1,       .stall
		.done   (done),   //  output,   width = 1, return.valid
		.stall  (stall),  //   input,   width = 1,       .stall
		.A      (A),      //   input,  width = 64,      A.data
		.s      (s),      //   input,  width = 64,      s.data
		.q      (q),      //   input,  width = 64,      q.data
		.p      (p),      //   input,  width = 64,      p.data
		.r      (r)       //   input,  width = 64,      r.data
	);

endmodule
