
XC8Application1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000006c  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  000001a4  2**0
                  ALLOC, LOAD, DATA
  2 .comment      0000002f  00000000  00000000  000001a4  2**0
                  CONTENTS, READONLY
  3 .debug_aranges 00000038  00000000  00000000  000001d3  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_info   000008b0  00000000  00000000  0000020b  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_abbrev 00000584  00000000  00000000  00000abb  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_line   00000278  00000000  00000000  0000103f  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_frame  000000a8  00000000  00000000  000012b8  2**2
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    00000196  00000000  00000000  00001360  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_loc    000001da  00000000  00000000  000014f6  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 00000028  00000000  00000000  000016d0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .text         00000004  0000014c  0000014c  000001a0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 12 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000016f8  2**2
                  CONTENTS, READONLY, DEBUGGING
 13 .text.main    0000002c  00000120  00000120  00000174  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 14 .text.__vector_1 0000003c  0000006c  0000006c  000000c0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.__vector_2 0000003c  000000a8  000000a8  000000fc  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.__vector_3 0000003c  000000e4  000000e4  00000138  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 36 00 	jmp	0x6c	; 0x6c <_etext>
   8:	0c 94 54 00 	jmp	0xa8	; 0xa8 <__vector_2>
   c:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__vector_3>
  10:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  14:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  18:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  1c:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  20:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  24:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  28:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  2c:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  30:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  34:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  38:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  3c:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  40:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  44:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  48:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  4c:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>
  50:	0c 94 a6 00 	jmp	0x14c	; 0x14c <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 90 00 	call	0x120	; 0x120 <main>
  64:	0c 94 34 00 	jmp	0x68	; 0x68 <_exit>

00000068 <_exit>:
  68:	f8 94       	cli

0000006a <__stop_program>:
  6a:	ff cf       	rjmp	.-2      	; 0x6a <__stop_program>

Disassembly of section .text:

0000014c <__bad_interrupt>:
 14c:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.main:

00000120 <main>:
#define  portD_DDR		*((volatile unsigned int *)(0x31))


void main(void){
	//enable_interrupts();
    MCUCR |=1<<0; //interrupt 0 any event
 120:	85 b7       	in	r24, 0x35	; 53
 122:	96 b7       	in	r25, 0x36	; 54
    MCUCR |=0b11<<2; //interrupt 1 raising edge
 124:	8d 60       	ori	r24, 0x0D	; 13
 126:	96 bf       	out	0x36, r25	; 54
 128:	85 bf       	out	0x35, r24	; 53
    MCUCSR |= 0<<6;  //interrupt 2 falling edge
    GICR |=0b111<<5;
 12a:	8b b7       	in	r24, 0x3b	; 59
 12c:	9c b7       	in	r25, 0x3c	; 60
 12e:	80 6e       	ori	r24, 0xE0	; 224
 130:	9c bf       	out	0x3c, r25	; 60
 132:	8b bf       	out	0x3b, r24	; 59
     //set bit 5,6,7 as output
    portD_DDR |=0b111<<5;
 134:	81 b3       	in	r24, 0x11	; 17
 136:	92 b3       	in	r25, 0x12	; 18
 138:	80 6e       	ori	r24, 0xE0	; 224
 13a:	92 bb       	out	0x12, r25	; 18
 13c:	81 bb       	out	0x11, r24	; 17
    //enable global interrupts
      sei();
 13e:	78 94       	sei
	while(1){
		//clear pins
		portD_DDR &=~(0b111<<5);
 140:	81 b3       	in	r24, 0x11	; 17
 142:	92 b3       	in	r25, 0x12	; 18
 144:	8f 71       	andi	r24, 0x1F	; 31
 146:	92 bb       	out	0x12, r25	; 18
 148:	81 bb       	out	0x11, r24	; 17
 14a:	fa cf       	rjmp	.-12     	; 0x140 <main+0x20>

Disassembly of section .text.__vector_1:

0000006c <__vector_1>:
	}
}
ISR(INT0_vect)
 {
  6c:	1f 92       	push	r1
  6e:	0f 92       	push	r0
  70:	0f b6       	in	r0, 0x3f	; 63
  72:	0f 92       	push	r0
  74:	11 24       	eor	r1, r1
  76:	2f 93       	push	r18
  78:	8f 93       	push	r24
  7a:	9f 93       	push	r25
	portD_DDR |=1<<5;
  7c:	81 b3       	in	r24, 0x11	; 17
  7e:	92 b3       	in	r25, 0x12	; 18
  80:	80 62       	ori	r24, 0x20	; 32
  82:	92 bb       	out	0x12, r25	; 18
  84:	81 bb       	out	0x11, r24	; 17
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  86:	2f e7       	ldi	r18, 0x7F	; 127
  88:	84 e8       	ldi	r24, 0x84	; 132
  8a:	9e e1       	ldi	r25, 0x1E	; 30
  8c:	21 50       	subi	r18, 0x01	; 1
  8e:	80 40       	sbci	r24, 0x00	; 0
  90:	90 40       	sbci	r25, 0x00	; 0
  92:	e1 f7       	brne	.-8      	; 0x8c <__vector_1+0x20>
  94:	00 c0       	rjmp	.+0      	; 0x96 <__vector_1+0x2a>
  96:	00 00       	nop
	_delay_ms(10000);
 }
  98:	9f 91       	pop	r25
  9a:	8f 91       	pop	r24
  9c:	2f 91       	pop	r18
  9e:	0f 90       	pop	r0
  a0:	0f be       	out	0x3f, r0	; 63
  a2:	0f 90       	pop	r0
  a4:	1f 90       	pop	r1
  a6:	18 95       	reti

Disassembly of section .text.__vector_2:

000000a8 <__vector_2>:

ISR(INT1_vect)
 {
  a8:	1f 92       	push	r1
  aa:	0f 92       	push	r0
  ac:	0f b6       	in	r0, 0x3f	; 63
  ae:	0f 92       	push	r0
  b0:	11 24       	eor	r1, r1
  b2:	2f 93       	push	r18
  b4:	8f 93       	push	r24
  b6:	9f 93       	push	r25
	portD_DDR |=1<<6;
  b8:	81 b3       	in	r24, 0x11	; 17
  ba:	92 b3       	in	r25, 0x12	; 18
  bc:	80 64       	ori	r24, 0x40	; 64
  be:	92 bb       	out	0x12, r25	; 18
  c0:	81 bb       	out	0x11, r24	; 17
  c2:	2f e7       	ldi	r18, 0x7F	; 127
  c4:	84 e8       	ldi	r24, 0x84	; 132
  c6:	9e e1       	ldi	r25, 0x1E	; 30
  c8:	21 50       	subi	r18, 0x01	; 1
  ca:	80 40       	sbci	r24, 0x00	; 0
  cc:	90 40       	sbci	r25, 0x00	; 0
  ce:	e1 f7       	brne	.-8      	; 0xc8 <__vector_2+0x20>
  d0:	00 c0       	rjmp	.+0      	; 0xd2 <__vector_2+0x2a>
  d2:	00 00       	nop
	_delay_ms(10000);
 }
  d4:	9f 91       	pop	r25
  d6:	8f 91       	pop	r24
  d8:	2f 91       	pop	r18
  da:	0f 90       	pop	r0
  dc:	0f be       	out	0x3f, r0	; 63
  de:	0f 90       	pop	r0
  e0:	1f 90       	pop	r1
  e2:	18 95       	reti

Disassembly of section .text.__vector_3:

000000e4 <__vector_3>:
ISR(INT2_vect)
 {
  e4:	1f 92       	push	r1
  e6:	0f 92       	push	r0
  e8:	0f b6       	in	r0, 0x3f	; 63
  ea:	0f 92       	push	r0
  ec:	11 24       	eor	r1, r1
  ee:	2f 93       	push	r18
  f0:	8f 93       	push	r24
  f2:	9f 93       	push	r25
	portD_DDR |=1<<7;
  f4:	81 b3       	in	r24, 0x11	; 17
  f6:	92 b3       	in	r25, 0x12	; 18
  f8:	80 68       	ori	r24, 0x80	; 128
  fa:	92 bb       	out	0x12, r25	; 18
  fc:	81 bb       	out	0x11, r24	; 17
  fe:	2f e7       	ldi	r18, 0x7F	; 127
 100:	84 e8       	ldi	r24, 0x84	; 132
 102:	9e e1       	ldi	r25, 0x1E	; 30
 104:	21 50       	subi	r18, 0x01	; 1
 106:	80 40       	sbci	r24, 0x00	; 0
 108:	90 40       	sbci	r25, 0x00	; 0
 10a:	e1 f7       	brne	.-8      	; 0x104 <__vector_3+0x20>
 10c:	00 c0       	rjmp	.+0      	; 0x10e <__vector_3+0x2a>
 10e:	00 00       	nop
	_delay_ms(10000);
 }
 110:	9f 91       	pop	r25
 112:	8f 91       	pop	r24
 114:	2f 91       	pop	r18
 116:	0f 90       	pop	r0
 118:	0f be       	out	0x3f, r0	; 63
 11a:	0f 90       	pop	r0
 11c:	1f 90       	pop	r1
 11e:	18 95       	reti
