---
title: ysyx 
date: 2024-10-21 18:43:30 
categories: [Study, Digital Circuit]
tags: [verilog, digit]     # TAG names should always be lowercase
math: true
--- 

# 数字电路实验

## 有限状态机(FSM)

- Moore状态机  
  输出只与当前状态有关
- Mealy状态机  
  输出与当前状态和输入有关


# GDB

- `r(run)` - 运行
- `b + 行号` - 在一个行打断点
- `b 源文件：行号` - 在源文件某行加上断点
- `info b` - 查看断点信息
- `d(delete) + 当前要删除断点的编号` - 删除一个断点
- `n(next)` - 逐过程
- `s(step)` - 逐语句
- `p 变量名` - 打印变量值
- `c(continue)` - 继续直到下一个断点