

================================================================
== Vitis HLS Report for 'cordic'
================================================================
* Date:           Fri Mar 18 10:18:45 2022

* Version:        2021.2 (Build 3367213 on Tue Oct 19 02:48:09 MDT 2021)
* Project:        cordic
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.188 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        8|        8|  80.000 ns|  80.000 ns|    9|    9|       no|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|    919|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|      97|    114|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|     53|    -|
|Register         |        -|    -|     201|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    0|     298|   1086|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    0|      ~0|      2|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------+---------------+---------+----+----+-----+-----+
    |     Instance    |     Module    | BRAM_18K| DSP| FF | LUT | URAM|
    +-----------------+---------------+---------+----+----+-----+-----+
    |control_s_axi_U  |control_s_axi  |        0|   0|  97|  114|    0|
    +-----------------+---------------+---------+----+----+-----+-----+
    |Total            |               |        0|   0|  97|  114|    0|
    +-----------------+---------------+---------+----+----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+----+------------+------------+
    |add_ln712_10_fu_906_p2      |         +|   0|  0|  12|          12|          12|
    |add_ln712_12_fu_1043_p2     |         +|   0|  0|  12|          12|          12|
    |add_ln712_14_fu_1188_p2     |         +|   0|  0|  12|          12|          12|
    |add_ln712_4_fu_511_p2       |         +|   0|  0|  12|          12|          12|
    |add_ln712_6_fu_640_p2       |         +|   0|  0|  12|          12|          12|
    |add_ln712_8_fu_761_p2       |         +|   0|  0|  12|          12|          12|
    |r_V_11_fu_878_p2            |         +|   0|  0|  12|          12|          12|
    |r_V_13_fu_1024_p2           |         +|   0|  0|  12|          12|          12|
    |r_V_15_fu_1160_p2           |         +|   0|  0|  12|          12|          12|
    |r_V_17_fu_1328_p2           |         +|   0|  0|  12|          12|          12|
    |r_V_1_fu_251_p2             |         +|   0|  0|  12|          11|          11|
    |r_V_3_fu_373_p2             |         +|   0|  0|  12|          12|          12|
    |r_V_5_fu_492_p2             |         +|   0|  0|  12|          12|          12|
    |r_V_7_fu_612_p2             |         +|   0|  0|  12|          12|          12|
    |r_V_9_fu_742_p2             |         +|   0|  0|  12|          12|          12|
    |s                           |         +|   0|  0|  12|          12|          12|
    |theta_V_1_fu_269_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_2_fu_395_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_3_fu_516_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_4_fu_645_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_5_fu_766_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_6_fu_911_p2         |         +|   0|  0|  12|          12|          12|
    |theta_V_7_fu_1048_p2        |         +|   0|  0|  12|          12|          12|
    |theta_V_8_fu_1193_p2        |         +|   0|  0|  12|          12|          12|
    |theta_V_fu_190_p2           |         +|   0|  0|  12|          12|          12|
    |c                           |         -|   0|  0|  12|          12|          12|
    |r_V_10_fu_872_p2            |         -|   0|  0|  12|          12|          12|
    |r_V_12_fu_1019_p2           |         -|   0|  0|  12|          12|          12|
    |r_V_14_fu_1154_p2           |         -|   0|  0|  12|          12|          12|
    |r_V_16_fu_1323_p2           |         -|   0|  0|  12|          12|          12|
    |r_V_2_fu_367_p2             |         -|   0|  0|  12|          12|          12|
    |r_V_4_fu_487_p2             |         -|   0|  0|  12|          12|          12|
    |r_V_6_fu_606_p2             |         -|   0|  0|  12|          12|          12|
    |r_V_8_fu_737_p2             |         -|   0|  0|  12|          12|          12|
    |r_V_fu_241_p2               |         -|   0|  0|  13|          10|          10|
    |sub_ln1171_10_fu_936_p2     |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_11_fu_979_p2     |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_12_fu_1066_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_13_fu_1112_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_14_fu_1240_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_15_fu_1283_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_16_fu_1337_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_17_fu_1382_p2    |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_1_fu_329_p2      |         -|   0|  0|  12|           1|          11|
    |sub_ln1171_2_fu_417_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_3_fu_452_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_4_fu_530_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_5_fu_568_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_6_fu_667_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_7_fu_702_p2      |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_8_fu_784_p2      |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_9_fu_830_p2      |         -|   0|  0|  14|           1|          13|
    |sub_ln1171_fu_287_p2        |         -|   0|  0|  12|           1|          11|
    |theta_V_9_fu_1223_p2        |         -|   0|  0|  12|          12|          12|
    |cos_shift_1_fu_317_p3       |    select|   0|  0|   9|           1|           9|
    |cos_shift_2_fu_814_p3       |    select|   0|  0|   7|           1|           7|
    |cos_shift_3_fu_965_p3       |    select|   0|  0|   6|           1|           6|
    |cos_shift_4_fu_1096_p3      |    select|   0|  0|   5|           1|           5|
    |cos_shift_5_fu_1269_p3      |    select|   0|  0|   4|           1|           4|
    |cos_shift_6_fu_1367_p3      |    select|   0|  0|   3|           1|           3|
    |cos_shift_fu_176_p3         |    select|   0|  0|  11|           1|          11|
    |select_ln1171_1_fu_476_p3   |    select|   0|  0|   9|           1|           9|
    |select_ln1171_2_fu_556_p3   |    select|   0|  0|   8|           1|           8|
    |select_ln1171_3_fu_594_p3   |    select|   0|  0|   8|           1|           8|
    |select_ln1171_4_fu_691_p3   |    select|   0|  0|   7|           1|           7|
    |select_ln1171_5_fu_726_p3   |    select|   0|  0|   7|           1|           7|
    |select_ln1171_fu_441_p3     |    select|   0|  0|   9|           1|           9|
    |select_ln712_10_fu_899_p3   |    select|   0|  0|   6|           1|           5|
    |select_ln712_11_fu_1029_p3  |    select|   0|  0|   2|           1|           2|
    |select_ln712_12_fu_1036_p3  |    select|   0|  0|   5|           1|           4|
    |select_ln712_13_fu_1174_p3  |    select|   0|  0|   2|           1|           2|
    |select_ln712_14_fu_1181_p3  |    select|   0|  0|   4|           1|           3|
    |select_ln712_15_fu_1215_p3  |    select|   0|  0|   2|           1|           2|
    |select_ln712_1_fu_261_p3    |    select|   0|  0|  10|           1|           9|
    |select_ln712_2_fu_387_p3    |    select|   0|  0|   9|           1|           8|
    |select_ln712_3_fu_497_p3    |    select|   0|  0|   2|           1|           2|
    |select_ln712_4_fu_504_p3    |    select|   0|  0|   9|           1|           8|
    |select_ln712_5_fu_626_p3    |    select|   0|  0|   2|           1|           2|
    |select_ln712_6_fu_633_p3    |    select|   0|  0|   8|           1|           7|
    |select_ln712_7_fu_747_p3    |    select|   0|  0|   2|           1|           2|
    |select_ln712_8_fu_754_p3    |    select|   0|  0|   7|           1|           6|
    |select_ln712_9_fu_892_p3    |    select|   0|  0|   2|           1|           2|
    |select_ln712_fu_183_p3      |    select|   0|  0|  11|           1|          10|
    |select_ln717_1_fu_226_p3    |    select|   0|  0|  10|           1|           9|
    |select_ln717_3_fu_211_p3    |    select|   0|  0|  10|           1|          10|
    |select_ln717_fu_219_p3      |    select|   0|  0|  10|           1|          10|
    |sin_shift_1_fu_355_p3       |    select|   0|  0|   9|           1|           9|
    |sin_shift_2_fu_860_p3       |    select|   0|  0|   7|           1|           7|
    |sin_shift_3_fu_1008_p3      |    select|   0|  0|   6|           1|           6|
    |sin_shift_4_fu_1142_p3      |    select|   0|  0|   5|           1|           5|
    |sin_shift_5_fu_1312_p3      |    select|   0|  0|   4|           1|           4|
    |sin_shift_6_fu_1412_p3      |    select|   0|  0|   3|           1|           3|
    |sin_shift_fu_233_p3         |    select|   0|  0|  10|           1|          10|
    +----------------------------+----------+----+---+----+------------+------------+
    |Total                       |          |   0|  0| 919|         486|         893|
    +----------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------+----+-----------+-----+-----------+
    |    Name   | LUT| Input Size| Bits| Total Bits|
    +-----------+----+-----------+-----+-----------+
    |ap_NS_fsm  |  53|         10|    1|         10|
    +-----------+----+-----------+-----+-----------+
    |Total      |  53|         10|    1|         10|
    +-----------+----+-----------+-----+-----------+

    * Register: 
    +---------------------+----+----+-----+-----------+
    |         Name        | FF | LUT| Bits| Const Bits|
    +---------------------+----+----+-----+-----------+
    |ap_CS_fsm            |   9|   0|    9|          0|
    |r_V_10_reg_1528      |  12|   0|   12|          0|
    |r_V_11_reg_1535      |  12|   0|   12|          0|
    |r_V_14_reg_1570      |  12|   0|   12|          0|
    |r_V_15_reg_1577      |  12|   0|   12|          0|
    |r_V_2_reg_1450       |  12|   0|   12|          0|
    |r_V_3_reg_1457       |  12|   0|   12|          0|
    |r_V_6_reg_1486       |  12|   0|   12|          0|
    |r_V_7_reg_1493       |  12|   0|   12|          0|
    |theta_V_2_reg_1464   |  12|   0|   12|          0|
    |theta_V_3_reg_1481   |  12|   0|   12|          0|
    |theta_V_4_reg_1506   |  12|   0|   12|          0|
    |theta_V_5_reg_1523   |  12|   0|   12|          0|
    |theta_V_6_reg_1548   |  12|   0|   12|          0|
    |theta_V_7_reg_1565   |  12|   0|   12|          0|
    |theta_read_reg_1437  |  12|   0|   12|          0|
    |tmp_15_reg_1469      |   1|   0|    1|          0|
    |tmp_38_reg_1475      |   1|   0|    1|          0|
    |tmp_42_reg_1500      |   1|   0|    1|          0|
    |tmp_43_reg_1511      |   1|   0|    1|          0|
    |tmp_46_reg_1517      |   1|   0|    1|          0|
    |tmp_48_reg_1542      |   1|   0|    1|          0|
    |tmp_49_reg_1553      |   1|   0|    1|          0|
    |tmp_50_reg_1559      |   1|   0|    1|          0|
    |tmp_52_reg_1584      |   1|   0|    1|          0|
    |tmp_53_reg_1590      |   1|   0|    1|          0|
    |tmp_55_reg_1596      |   1|   0|    1|          0|
    |tmp_5_reg_1442       |   1|   0|    1|          0|
    +---------------------+----+----+-----+-----------+
    |Total                | 201|   0|  201|          0|
    +---------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_local_block         |  out|    1|  ap_ctrl_hs|        cordic|  return value|
|ap_clk                 |   in|    1|  ap_ctrl_hs|        cordic|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|        cordic|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|        cordic|  return value|
+-----------------------+-----+-----+------------+--------------+--------------+

