---
{"dg-publish":true,"permalink":"/Literature Notes/（4）Post-Quantum Cryptography Coprocessor  for RISC-V CPU Core/","dgPassFrontmatter":true}
---

### 摘要
摘要:随着量子计算技术的进步和Shor算法的出现，PQC (Post-Quantum Cryptography)的重要性日益受到重视。各种PQC算法被开发出来，但它们的高计算复杂度给实现带来了挑战。专用硬件加速器对新算法缺乏灵活性，软件实现需要较高的执行时间。我们提出了一种具有RISC-V ISA(指令集架构)扩展的PQC协处理器，不仅支持NIST(美国国家标准与技术研究院)PQC标准化过程中的第3轮候选算法，包括CRYSTALS-KYBER, CRYSTALS-DILITHIUM, FrodoKEM, SABER, NTRU和Falcon，而且还支持即将推出的新算法。
所提出的架构支持Keccak, NTT(数论变换)，采样和算术运算，包括条件加减。提出的PQC ISA扩展包括RISC-V标量加密和位操作扩展。协处理器可以通过协处理器接口连接到基准RISC-V CPU核心。通过协处理器接口卸载被CPU核认为无效的PQC指令。

### 为什么？
量子计算机的进步和Shor算法的出现使得RSA(Rivest-Shamir-Adleman)、ECC(Elliptic Curve Cryptosystem)等公钥密码体系变得易被破解。因此，后量子密码系统被认为是量子计算时代维护安全的主要候选系统。然而，计算复杂性和高资源需求使其实现具有挑战性。以前的工作建议为PQC计算提供专用的硬件加速器，但它们不能支持未来出现的新算法。另一方面，软件实现可以灵活地支持即将到来的密码系统，但需要高执行时间。
**小结：后量子密码系统能够更安全地替代一些公钥密码体系，但是相关运算比较复杂，资源消耗高。使用硬件加速器虽然可以解决这个问题，但灵活性差。**

### 怎么做？
设计一个兼容RISC-V架构处理器的协处理器：
![Pasted image 20240419154313.png](/img/user/Literature%20Notes/imgs/Pasted%20image%2020240419154313.png)
协处理器接口由OpenHW集团 **(这是什么？可以了解一下)** 的CORE-V扩展接口修改而成。该体系结构的协处理器接口包括问题控制器、提交控制器和结果控制器。由于所提出的协处理器使用自己的寄存器文件，因此协处理器接口不包括内存接口和内存结果接口。

**小结：RISC-V的译码模块判断指令如果是无效指令，即不再RISC-V处理器的指令列表中，那么就通过协处理器接口送到协处理器中进行运算，协处理器位这些运算设计了专门的硬件来加速这些运算。**

### 总结
要实现这些功能有必要设计一个协处理器吗？相比直接扩展自定义指令集有什么优势呢？不过看下来确实许多协处理器/扩展指令的文章都是一个套路：某个应用需要大量进行某种运算，这种运算在普通的RISC-V处理器中性能不好，于是设计一个协处理器/扩展自定义指令集来加速这些运算，要求消耗资源尽量少，加速效果尽量好。读起来确实没什么意思，如果不是为了应付课程作业应该不会去读他。

