TimeQuest Timing Analyzer report for Project2
Sat Oct 24 23:21:37 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sat Oct 24 23:21:36 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 57.46 MHz ; 57.46 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 192.471 ; 0.000         ;
; Clock10                              ; 195.259 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.861 ; 0.000         ;
; Clock10                              ; 3.196 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 192.471 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 7.673      ;
; 192.514 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 7.630      ;
; 192.651 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 7.493      ;
; 192.769 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 7.375      ;
; 196.519 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 3.620      ;
; 196.662 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 3.482      ;
; 196.763 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 3.381      ;
; 196.914 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 3.225      ;
; 197.029 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 3.115      ;
; 197.080 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 3.064      ;
; 197.092 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 3.049      ;
; 197.106 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.039      ;
; 197.163 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.982      ;
; 197.564 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 2.577      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.298 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.656      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.300 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.654      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.407 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.545      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.408 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.086     ; 8.544      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.417 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.543      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.418 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.542      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.424 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.530      ;
; 241.453 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.089     ; 8.496      ;
; 241.453 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.089     ; 8.496      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 195.259 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.656      ;
; 195.272 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.633      ;
; 195.312 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.593      ;
; 195.492 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.413      ;
; 195.513 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.392      ;
; 195.562 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.353      ;
; 195.575 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.340      ;
; 195.575 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.340      ;
; 195.576 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.339      ;
; 195.576 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.339      ;
; 195.579 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.336      ;
; 195.588 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.327      ;
; 195.593 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.322      ;
; 195.599 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.316      ;
; 195.613 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.302      ;
; 195.619 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.296      ;
; 195.626 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 4.289      ;
; 195.833 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.072      ;
; 195.846 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.059      ;
; 195.846 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.059      ;
; 195.846 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.059      ;
; 195.864 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.041      ;
; 195.875 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.030      ;
; 195.932 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.085     ; 3.983      ;
; 195.983 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.922      ;
; 196.206 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.699      ;
; 196.213 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.692      ;
; 196.236 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.669      ;
; 196.750 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.319      ;
; 196.750 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.750 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.754 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.319      ;
; 196.754 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.309      ;
; 196.764 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.764 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.770 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.309      ;
; 196.770 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.299      ;
; 196.771 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.070      ; 3.299      ;
; 196.776 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.776 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.779 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.790 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.289      ;
; 196.800 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.279      ;
; 196.804 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.269      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.861 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.148      ;
; 1.204 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.491      ;
; 1.209 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.496      ;
; 1.249 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.536      ;
; 1.260 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.545      ;
; 1.296 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.581      ;
; 1.305 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.585      ;
; 1.319 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.604      ;
; 1.337 ; Controller:controller|selALUop[5] ; ALU:alu|out[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.622      ;
; 1.337 ; Controller:controller|selALUop[5] ; ALU:alu|out[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.622      ;
; 1.510 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.797      ;
; 1.515 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.802      ;
; 1.539 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg13|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.824      ;
; 1.551 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.838      ;
; 1.559 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.846      ;
; 1.559 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.846      ;
; 1.567 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.855      ;
; 1.577 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.864      ;
; 1.579 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.866      ;
; 1.623 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.907      ;
; 1.636 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.923      ;
; 1.641 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.928      ;
; 1.651 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.934      ;
; 1.654 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.937      ;
; 1.666 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.951      ;
; 1.688 ; DataMemory:datamem|sw_reg[9]      ; DPRF:dprf|Register:reg2|dataOut[9]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.977      ;
; 1.716 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.003      ;
; 1.721 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.008      ;
; 1.734 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.014      ;
; 1.749 ; DataMemory:datamem|sw_reg[2]      ; DPRF:dprf|Register:reg3|dataOut[2]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.750 ; ALU:alu|out[0]                    ; ALU:alu|out[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.036      ;
; 1.783 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.068      ;
; 1.785 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.072      ;
; 1.796 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.083      ;
; 1.827 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg8|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.115      ;
; 1.839 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg11|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.842 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg3|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.128      ;
; 1.864 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.149      ;
; 1.865 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.152      ;
; 1.874 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.160      ;
; 1.876 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.163      ;
; 1.912 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.200      ;
; 1.943 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.230      ;
; 1.945 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.232      ;
; 1.947 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.234      ;
; 1.956 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.243      ;
; 1.957 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.243      ;
; 1.962 ; Controller:controller|selALUop[5] ; ALU:alu|out[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.254      ;
; 1.962 ; Controller:controller|selALUop[5] ; ALU:alu|out[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.254      ;
; 1.962 ; Controller:controller|selALUop[5] ; ALU:alu|out[12]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.254      ;
; 1.975 ; Controller:controller|selALUop[5] ; ALU:alu|out[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.265      ;
; 1.983 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.270      ;
; 1.992 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.279      ;
; 1.992 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.279      ;
; 2.008 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.296      ;
; 2.010 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.297      ;
; 2.010 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.297      ;
; 2.019 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.304      ;
; 2.023 ; Controller:controller|selALUop[5] ; ALU:alu|out[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.315      ;
; 2.023 ; Controller:controller|selALUop[5] ; ALU:alu|out[7]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.315      ;
; 2.023 ; Controller:controller|selALUop[5] ; ALU:alu|out[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.315      ;
; 2.026 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.311      ;
; 2.027 ; ALU:alu|out[5]                    ; DPRF:dprf|Register:reg13|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.319      ;
; 2.027 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg0|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.314      ;
; 2.030 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg7|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.317      ;
; 2.036 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.323      ;
; 2.047 ; Controller:controller|selALUop[5] ; ALU:alu|out[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.337      ;
; 2.047 ; Controller:controller|selALUop[5] ; ALU:alu|out[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.337      ;
; 2.050 ; Register:pc|dataOut[2]            ; Controller:controller|immSign[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.334      ;
; 2.061 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.349      ;
; 2.063 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.350      ;
; 2.067 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg13|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.354      ;
; 2.070 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg12|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.357      ;
; 2.072 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.359      ;
; 2.072 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.359      ;
; 2.085 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.371      ;
; 2.090 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.377      ;
; 2.090 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.377      ;
; 2.093 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg0|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.380      ;
; 2.094 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.379      ;
; 2.098 ; Controller:controller|immSign[3]  ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.382      ;
; 2.103 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.388      ;
; 2.107 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg10|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.395      ;
; 2.111 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg14|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.399      ;
; 2.119 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.404      ;
; 2.121 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.408      ;
; 2.122 ; Register:pc|dataOut[10]           ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.407      ;
; 2.128 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.413      ;
; 2.134 ; Register:pc|dataOut[7]            ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.415      ;
; 2.136 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg6|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.415      ;
; 2.139 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg2|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.418      ;
; 2.143 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.430      ;
; 2.152 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.439      ;
; 2.153 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 2.429      ;
; 2.162 ; Controller:controller|immSign[15] ; ALU:alu|out[25]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.447      ;
; 2.170 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.457      ;
; 2.170 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.457      ;
; 2.175 ; Controller:controller|selALUop[5] ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.467      ;
; 2.181 ; Register:pc|dataOut[8]            ; Controller:controller|aluSrcIsReg    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.461      ;
; 2.183 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.468      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 3.196 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.269      ;
; 3.200 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.279      ;
; 3.210 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.289      ;
; 3.221 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.224 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.224 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.229 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.070      ; 3.299      ;
; 3.230 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.309      ;
; 3.230 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.246 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.319      ;
; 3.246 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.309      ;
; 3.250 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.319      ;
; 3.250 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.250 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.764 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.669      ;
; 3.787 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.692      ;
; 3.794 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.699      ;
; 4.017 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.922      ;
; 4.068 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 3.983      ;
; 4.125 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.030      ;
; 4.136 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.041      ;
; 4.154 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.059      ;
; 4.154 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.059      ;
; 4.154 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.059      ;
; 4.167 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.072      ;
; 4.374 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.289      ;
; 4.381 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.296      ;
; 4.387 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.302      ;
; 4.401 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.316      ;
; 4.407 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.322      ;
; 4.412 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.327      ;
; 4.421 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.336      ;
; 4.424 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.339      ;
; 4.424 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.339      ;
; 4.425 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.340      ;
; 4.425 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.340      ;
; 4.438 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.353      ;
; 4.487 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.392      ;
; 4.508 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.413      ;
; 4.688 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.593      ;
; 4.728 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.633      ;
; 4.741 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.085     ; 4.656      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 7.529 ; 7.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 7.486 ; 7.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 7.349 ; 7.349 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.529 ; 7.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 7.231 ; 7.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.481 ; 3.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 3.237 ; 3.237 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 3.338 ; 3.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.971 ; 2.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 2.920 ; 2.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.481 ; 3.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.086 ; 3.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 2.894 ; 2.894 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.837 ; 2.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.908 ; 2.908 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.983 ; -6.983 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -7.238 ; -7.238 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -7.101 ; -7.101 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -7.281 ; -7.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.983 ; -6.983 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.188 ; -2.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.989 ; -2.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -3.090 ; -3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.723 ; -2.723 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.672 ; -2.672 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -3.233 ; -3.233 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -2.838 ; -2.838 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.646 ; -2.646 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.589 ; -2.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.188 ; -2.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.660 ; -2.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.438 ; 4.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.068 ; 4.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.374 ; 4.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.741 ; 4.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.381 ; 4.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.407 ; 4.407 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.412 ; 4.412 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.741 ; 4.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.728 ; 4.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.487 ; 4.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.688 ; 4.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.728 ; 4.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.787 ; 3.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.125 ; 4.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.508 ; 4.508 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.068 ; 4.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.068 ; 4.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.374 ; 4.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.381 ; 4.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.381 ; 4.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.407 ; 4.407 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.412 ; 4.412 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.741 ; 4.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.787 ; 3.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.487 ; 4.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.688 ; 4.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.728 ; 4.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.787 ; 3.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.125 ; 4.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.508 ; 4.508 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 195.738 ; 0.000         ;
; Clock10                              ; 198.014 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.327 ; 0.000         ;
; Clock10                              ; 1.226 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 195.738 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 4.032      ;
; 195.765 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 4.005      ;
; 195.815 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.955      ;
; 195.837 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.933      ;
; 198.099 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 1.667      ;
; 198.196 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.574      ;
; 198.207 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.563      ;
; 198.268 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 1.498      ;
; 198.323 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.447      ;
; 198.353 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.417      ;
; 198.360 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 1.408      ;
; 198.387 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.382      ;
; 198.404 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.365      ;
; 198.578 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 1.190      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.964 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg13|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.003      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.965 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg12|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.002      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.986 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg2|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.974      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 245.989 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg6|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.971      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.010 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg2|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 3.946      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.027 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg4|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.931      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.048 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ; DPRF:dprf|Register:reg4|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.910      ;
; 246.050 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.908      ;
; 246.050 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ; DPRF:dprf|Register:reg7|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 3.908      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 198.014 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.260      ;
; 198.040 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.234      ;
; 198.101 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.181      ;
; 198.173 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.101      ;
; 198.196 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.078      ;
; 198.210 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.072      ;
; 198.212 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.070      ;
; 198.214 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.068      ;
; 198.219 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.063      ;
; 198.220 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.062      ;
; 198.230 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.052      ;
; 198.237 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.045      ;
; 198.238 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.044      ;
; 198.239 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.043      ;
; 198.256 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.026      ;
; 198.259 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.023      ;
; 198.267 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 2.015      ;
; 198.309 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.965      ;
; 198.319 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.319 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.319 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.338 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.936      ;
; 198.352 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.922      ;
; 198.357 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.282      ; 1.925      ;
; 198.390 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.884      ;
; 198.465 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.809      ;
; 198.474 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.800      ;
; 198.495 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.779      ;
; 198.719 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.719 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.720 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.681      ;
; 198.724 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.681      ;
; 198.725 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.671      ;
; 198.735 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.735 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.739 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.671      ;
; 198.740 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.661      ;
; 198.741 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.402      ; 1.661      ;
; 198.745 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.747 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.747 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.759 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.651      ;
; 198.769 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.641      ;
; 198.774 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.631      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.327 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.480      ;
; 0.446 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.599      ;
; 0.448 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.601      ;
; 0.458 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.611      ;
; 0.486 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.637      ;
; 0.500 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.651      ;
; 0.517 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.668      ;
; 0.530 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.677      ;
; 0.550 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.703      ;
; 0.564 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.717      ;
; 0.578 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.731      ;
; 0.581 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.734      ;
; 0.582 ; Controller:controller|selALUop[5] ; ALU:alu|out[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.733      ;
; 0.582 ; Controller:controller|selALUop[5] ; ALU:alu|out[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.733      ;
; 0.583 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.736      ;
; 0.584 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.737      ;
; 0.584 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.737      ;
; 0.584 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.737      ;
; 0.586 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.739      ;
; 0.587 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.740      ;
; 0.607 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.758      ;
; 0.609 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.760      ;
; 0.618 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.619 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.772      ;
; 0.624 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.773      ;
; 0.628 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.777      ;
; 0.631 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg13|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.643 ; ALU:alu|out[0]                    ; ALU:alu|out[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.652 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.805      ;
; 0.653 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.806      ;
; 0.658 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.809      ;
; 0.659 ; DataMemory:datamem|sw_reg[9]      ; DPRF:dprf|Register:reg2|dataOut[9]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.813      ;
; 0.669 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.820      ;
; 0.686 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.833      ;
; 0.687 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.840      ;
; 0.688 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.841      ;
; 0.690 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.843      ;
; 0.693 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.846      ;
; 0.702 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.855      ;
; 0.704 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.856      ;
; 0.718 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.871      ;
; 0.721 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.874      ;
; 0.722 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.875      ;
; 0.722 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.875      ;
; 0.723 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.876      ;
; 0.724 ; DataMemory:datamem|sw_reg[2]      ; DPRF:dprf|Register:reg3|dataOut[2]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.876      ;
; 0.726 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.879      ;
; 0.727 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.880      ;
; 0.729 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.880      ;
; 0.731 ; ALU:alu|out[5]                    ; DPRF:dprf|Register:reg13|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.889      ;
; 0.745 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.899      ;
; 0.747 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.898      ;
; 0.752 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg8|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.906      ;
; 0.753 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.906      ;
; 0.756 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.909      ;
; 0.757 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.910      ;
; 0.758 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg11|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.758 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.911      ;
; 0.760 ; Register:pc|dataOut[2]            ; Controller:controller|immSign[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.911      ;
; 0.761 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg3|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.914      ;
; 0.762 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.915      ;
; 0.765 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.916      ;
; 0.766 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.919      ;
; 0.766 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.768 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.919      ;
; 0.775 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.926      ;
; 0.782 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.933      ;
; 0.788 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.941      ;
; 0.789 ; Controller:controller|immSign[3]  ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.940      ;
; 0.792 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.945      ;
; 0.796 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.949      ;
; 0.796 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.949      ;
; 0.797 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.948      ;
; 0.797 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.950      ;
; 0.799 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg0|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.952      ;
; 0.800 ; Controller:controller|immSign[15] ; ALU:alu|out[25]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; Register:pc|dataOut[10]           ; Controller:controller|selALUop[3]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.951      ;
; 0.802 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg7|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.955      ;
; 0.809 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.960      ;
; 0.815 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.968      ;
; 0.817 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.968      ;
; 0.817 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.968      ;
; 0.819 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.823 ; Controller:controller|selALUop[5] ; ALU:alu|out[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.979      ;
; 0.823 ; Controller:controller|selALUop[5] ; ALU:alu|out[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.980      ;
; 0.823 ; Controller:controller|selALUop[5] ; ALU:alu|out[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.980      ;
; 0.823 ; Controller:controller|selALUop[5] ; ALU:alu|out[12]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.980      ;
; 0.823 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.976      ;
; 0.825 ; Controller:controller|selALUop[5] ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.982      ;
; 0.827 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg13|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.980      ;
; 0.829 ; Register:pc|dataOut[7]            ; Controller:controller|selRegWrite[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.978      ;
; 0.829 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg12|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.982      ;
; 0.831 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.984      ;
; 0.831 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.984      ;
; 0.832 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.985      ;
; 0.840 ; Register:pc|dataOut[10]           ; Controller:controller|selALUop[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.989      ;
; 0.842 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.991      ;
; 0.843 ; Controller:controller|pcNext[4]   ; Register:pc|dataOut[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.994      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.226 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.631      ;
; 1.231 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.641      ;
; 1.241 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.255 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.259 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.402      ; 1.661      ;
; 1.260 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.661      ;
; 1.261 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.671      ;
; 1.265 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.265 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.275 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.671      ;
; 1.276 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.681      ;
; 1.280 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.681      ;
; 1.281 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.281 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.505 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.779      ;
; 1.526 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.800      ;
; 1.535 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.809      ;
; 1.610 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.884      ;
; 1.643 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 1.925      ;
; 1.648 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.922      ;
; 1.662 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.936      ;
; 1.681 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.681 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.681 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.691 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.965      ;
; 1.733 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.015      ;
; 1.741 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.023      ;
; 1.744 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.026      ;
; 1.761 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.043      ;
; 1.762 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.044      ;
; 1.763 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.045      ;
; 1.770 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.052      ;
; 1.780 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.062      ;
; 1.781 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.063      ;
; 1.786 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.068      ;
; 1.788 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.070      ;
; 1.790 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.072      ;
; 1.804 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.078      ;
; 1.827 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.101      ;
; 1.899 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.282      ; 2.181      ;
; 1.960 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.234      ;
; 1.986 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.260      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 4.262 ; 4.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 4.235 ; 4.235 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 4.262 ; 4.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 4.185 ; 4.185 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.901 ; 1.901 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.793 ; 1.793 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.647 ; 1.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.901 ; 1.901 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.732 ; 1.732 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.596 ; 1.596 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.422 ; 1.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -4.043 ; -4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.115 ; -4.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.043 ; -4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.142 ; -4.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.065 ; -4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.302 ; -1.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.673 ; -1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.684 ; -1.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.557 ; -1.557 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.527 ; -1.527 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.781 ; -1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.612 ; -1.612 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.493 ; -1.493 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.476 ; -1.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.302 ; -1.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.520 ; -1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.790 ; 1.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.643 ; 1.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.733 ; 1.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.762 ; 1.762 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.744 ; 1.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.761 ; 1.761 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.790 ; 1.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.781 ; 1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.899 ; 1.899 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.741 ; 1.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.763 ; 1.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.786 ; 1.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.788 ; 1.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.780 ; 1.780 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.770 ; 1.770 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.899 ; 1.899 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.986 ; 1.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.960 ; 1.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.986 ; 1.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.526 ; 1.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.827 ; 1.827 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.643 ; 1.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.643 ; 1.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.733 ; 1.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.762 ; 1.762 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.744 ; 1.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.761 ; 1.761 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.790 ; 1.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.781 ; 1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.741 ; 1.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.741 ; 1.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.763 ; 1.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.786 ; 1.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.788 ; 1.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.780 ; 1.780 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.770 ; 1.770 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.899 ; 1.899 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.526 ; 1.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.960 ; 1.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.986 ; 1.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.526 ; 1.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.827 ; 1.827 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 192.471 ; 0.327 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 195.259 ; 1.226 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 192.471 ; 0.327 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 7.529 ; 7.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 7.486 ; 7.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 7.349 ; 7.349 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.529 ; 7.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 7.231 ; 7.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.481 ; 3.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 3.237 ; 3.237 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 3.338 ; 3.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.971 ; 2.971 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 2.920 ; 2.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.481 ; 3.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.086 ; 3.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 2.894 ; 2.894 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.837 ; 2.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.436 ; 2.436 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.908 ; 2.908 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -4.043 ; -4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.115 ; -4.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -4.043 ; -4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.142 ; -4.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.065 ; -4.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.302 ; -1.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.673 ; -1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.684 ; -1.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.557 ; -1.557 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.527 ; -1.527 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.781 ; -1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.612 ; -1.612 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.493 ; -1.493 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.476 ; -1.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.302 ; -1.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.520 ; -1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.438 ; 4.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.068 ; 4.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.374 ; 4.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.401 ; 4.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.741 ; 4.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.381 ; 4.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.407 ; 4.407 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.425 ; 4.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.424 ; 4.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.412 ; 4.412 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.741 ; 4.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.728 ; 4.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.487 ; 4.487 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.688 ; 4.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.728 ; 4.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.787 ; 3.787 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.125 ; 4.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.167 ; 4.167 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.508 ; 4.508 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.643 ; 1.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.643 ; 1.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.733 ; 1.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.762 ; 1.762 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.744 ; 1.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.761 ; 1.761 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.790 ; 1.790 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.781 ; 1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.741 ; 1.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.741 ; 1.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.763 ; 1.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.786 ; 1.786 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.788 ; 1.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.780 ; 1.780 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.770 ; 1.770 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.899 ; 1.899 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.526 ; 1.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.960 ; 1.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.986 ; 1.986 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.526 ; 1.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.691 ; 1.691 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.827 ; 1.827 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 131807   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 131807   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 24 23:21:35 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 192.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   192.471         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   195.259         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.861         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.196         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 192.471
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 192.471 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[2]
    Info (332115): To Node      : DataMemory:datamem|key_reg[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[2]
    Info (332115):    300.874      0.874 FF  CELL  KEY[2]|combout
    Info (332115):    307.400      6.526 FF    IC  datamem|key_reg[2]~4|datad
    Info (332115):    307.577      0.177 FR  CELL  datamem|key_reg[2]~4|combout
    Info (332115):    307.577      0.000 RR    IC  datamem|key_reg[2]|datain
    Info (332115):    307.673      0.096 RR  CELL  DataMemory:datamem|key_reg[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.106      0.106  R        clock network delay
    Info (332115):    500.144      0.038     uTsu  DataMemory:datamem|key_reg[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   307.673
    Info (332115): Data Required Time :   500.144
    Info (332115): Slack              :   192.471 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.259
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.259 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115): To Node      : HEX2[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.085      0.085  R        clock network delay
    Info (332115):      0.362      0.277     uTco  SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115):      0.362      0.000 RR  CELL  hex2|dOut[6]~6_NEW_REG26|regout
    Info (332115):      1.901      1.539 RR    IC  HEX2[6]|datain
    Info (332115):      4.741      2.840 RF  CELL  HEX2[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX2[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.741
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   195.259 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.861
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.861 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[12]
    Info (332115): To Node      : Controller:controller|pcNext[12]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.109      0.109  R        clock network delay
    Info (332115):      0.386      0.277     uTco  Register:pc|dataOut[12]
    Info (332115):      0.386      0.000 RR  CELL  pc|dataOut[12]|regout
    Info (332115):      0.983      0.597 RR    IC  controller|pcNext[12]~28|datad
    Info (332115):      1.161      0.178 RR  CELL  controller|pcNext[12]~28|combout
    Info (332115):      1.161      0.000 RR    IC  controller|pcNext[12]|datain
    Info (332115):      1.257      0.096 RR  CELL  Controller:controller|pcNext[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.110      0.110  R        clock network delay
    Info (332115):      0.396      0.286      uTh  Controller:controller|pcNext[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.257
    Info (332115): Data Required Time :     0.396
    Info (332115): Slack              :     0.861 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.196
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.196 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.073     -0.073  R        clock network delay
    Info (332115):      0.098      0.171     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      3.196      3.098 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.196
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.196 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.441      0.931 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.188      0.747 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.441      0.931 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.188      0.747 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 195.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   195.738         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   198.014         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.327         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.226         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.738
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.738 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[2]
    Info (332115): To Node      : DataMemory:datamem|key_reg[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[2]
    Info (332115):    300.474      0.474 FF  CELL  KEY[2]|combout
    Info (332115):    303.911      3.437 FF    IC  datamem|key_reg[2]~4|datad
    Info (332115):    303.990      0.079 FR  CELL  datamem|key_reg[2]~4|combout
    Info (332115):    303.990      0.000 RR    IC  datamem|key_reg[2]|datain
    Info (332115):    304.032      0.042 RR  CELL  DataMemory:datamem|key_reg[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.738     -0.262  R        clock network delay
    Info (332115):    499.770      0.032     uTsu  DataMemory:datamem|key_reg[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   304.032
    Info (332115): Data Required Time :   499.770
    Info (332115): Slack              :   195.738 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 198.014
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 198.014 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115): To Node      : HEX3[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.274     -0.274  R        clock network delay
    Info (332115):     -0.133      0.141     uTco  SevenSeg:hex3|dOut[2]~2_OTERM5
    Info (332115):     -0.133      0.000 RR  CELL  hex3|dOut[2]~2_NEW_REG4|regout
    Info (332115):      0.448      0.581 RR    IC  HEX3[2]|datain
    Info (332115):      1.986      1.538 RR  CELL  HEX3[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX3[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.986
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   198.014 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.327
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.327 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[12]
    Info (332115): To Node      : Controller:controller|pcNext[12]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.260     -0.260  R        clock network delay
    Info (332115):     -0.119      0.141     uTco  Register:pc|dataOut[12]
    Info (332115):     -0.119      0.000 RR  CELL  pc|dataOut[12]|regout
    Info (332115):      0.119      0.238 RR    IC  controller|pcNext[12]~28|datad
    Info (332115):      0.178      0.059 RR  CELL  controller|pcNext[12]~28|combout
    Info (332115):      0.178      0.000 RR    IC  controller|pcNext[12]|datain
    Info (332115):      0.220      0.042 RR  CELL  Controller:controller|pcNext[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.259     -0.259  R        clock network delay
    Info (332115):     -0.107      0.152      uTh  Controller:controller|pcNext[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.220
    Info (332115): Data Required Time :    -0.107
    Info (332115): Slack              :     0.327 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.226
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.226 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.405     -0.405  R        clock network delay
    Info (332115):     -0.306      0.099     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      1.226      1.532 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.226
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.226 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.380      0.682 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.807      0.427 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.380      0.682 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.807      0.427 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_4i61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Sat Oct 24 23:21:37 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


