TimeQuest Timing Analyzer report for piano
Thu Nov 23 11:39:28 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'AUD_BCLK~reg0'
 12. Slow Model Setup: 'CLOCK_27'
 13. Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'AUD_XCK~reg0'
 15. Slow Model Setup: 'KEY[3]'
 16. Slow Model Hold: 'AUD_XCK~reg0'
 17. Slow Model Hold: 'CLOCK_27'
 18. Slow Model Hold: 'AUD_BCLK~reg0'
 19. Slow Model Hold: 'KEY[3]'
 20. Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'KEY[3]'
 22. Slow Model Recovery: 'AUD_BCLK~reg0'
 23. Slow Model Recovery: 'AUD_XCK~reg0'
 24. Slow Model Recovery: 'CLOCK_27'
 25. Slow Model Removal: 'AUD_XCK~reg0'
 26. Slow Model Removal: 'AUD_BCLK~reg0'
 27. Slow Model Removal: 'CLOCK_27'
 28. Slow Model Removal: 'KEY[3]'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'KEY[3]'
 31. Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 32. Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 33. Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'AUD_BCLK~reg0'
 44. Fast Model Setup: 'CLOCK_27'
 45. Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 46. Fast Model Setup: 'AUD_XCK~reg0'
 47. Fast Model Setup: 'KEY[3]'
 48. Fast Model Hold: 'AUD_XCK~reg0'
 49. Fast Model Hold: 'CLOCK_27'
 50. Fast Model Hold: 'AUD_BCLK~reg0'
 51. Fast Model Hold: 'KEY[3]'
 52. Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 53. Fast Model Recovery: 'KEY[3]'
 54. Fast Model Recovery: 'AUD_BCLK~reg0'
 55. Fast Model Recovery: 'AUD_XCK~reg0'
 56. Fast Model Recovery: 'CLOCK_27'
 57. Fast Model Removal: 'AUD_XCK~reg0'
 58. Fast Model Removal: 'AUD_BCLK~reg0'
 59. Fast Model Removal: 'CLOCK_27'
 60. Fast Model Removal: 'KEY[3]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_27'
 62. Fast Model Minimum Pulse Width: 'KEY[3]'
 63. Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 64. Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 65. Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; piano                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; AUD_BCLK~reg0                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_BCLK~reg0 }                      ;
; AUD_XCK~reg0                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_XCK~reg0 }                       ;
; CLOCK_27                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }                           ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_codec_control:u1|mI2C_CTRL_CLK } ;
; KEY[3]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 100.87 MHz  ; 100.87 MHz      ; AUD_BCLK~reg0                      ;                                                               ;
; 200.0 MHz   ; 200.0 MHz       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;                                                               ;
; 278.09 MHz  ; 278.09 MHz      ; CLOCK_27                           ;                                                               ;
; 373.83 MHz  ; 373.83 MHz      ; AUD_XCK~reg0                       ;                                                               ;
; 1307.19 MHz ; 420.17 MHz      ; KEY[3]                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -4.457 ; -62.213       ;
; CLOCK_27                           ; -2.596 ; -82.359       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.000 ; -23.790       ;
; AUD_XCK~reg0                       ; -1.675 ; -16.264       ;
; KEY[3]                             ; 0.235  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -2.955 ; -2.955        ;
; CLOCK_27                           ; -2.546 ; -5.090        ;
; AUD_BCLK~reg0                      ; 0.391  ; 0.000         ;
; KEY[3]                             ; 0.391  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.958 ; -1.916        ;
; AUD_BCLK~reg0 ; -0.573 ; -7.133        ;
; AUD_XCK~reg0  ; -0.321 ; -3.402        ;
; CLOCK_27      ; -0.272 ; -0.272        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.818 ; 0.000         ;
; AUD_BCLK~reg0 ; 0.834 ; 0.000         ;
; CLOCK_27      ; 1.042 ; 0.000         ;
; KEY[3]        ; 1.728 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.380 ; -3.380        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_BCLK~reg0'                                                                          ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; -4.457 ; Octave[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.457 ; Octave[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.989      ;
; -4.334 ; Octave[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.334 ; Octave[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.866      ;
; -4.225 ; Octave[1]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.225 ; Octave[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.757      ;
; -4.201 ; Octave[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.201 ; Octave[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.733      ;
; -4.145 ; Octave[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.145 ; Octave[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.677      ;
; -4.034 ; count12[1] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.034 ; count12[1] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.070      ;
; -4.015 ; count12[7] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -4.015 ; count12[7] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 5.051      ;
; -3.939 ; Octave[5]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.939 ; Octave[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.471      ;
; -3.916 ; Octave[2]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.448      ;
; -3.916 ; Octave[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.448      ;
; -3.916 ; Octave[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.448      ;
; -3.916 ; Octave[2]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 4.448      ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.596 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.596 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.632      ;
; -2.564 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.564 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.600      ;
; -2.542 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.542 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.584      ;
; -2.446 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.482      ;
; -2.414 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.414 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.456      ;
; -2.374 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.374 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.416      ;
; -2.352 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.352 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.394      ;
; -2.324 ; count20[13] ; count20[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.324 ; count20[13] ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.354      ;
; -2.316 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.352      ;
; -2.292 ; count20[14] ; count20[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.292 ; count20[14] ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 3.322      ;
; -2.286 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.286 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.322      ;
; -2.270 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
; -2.270 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
; -2.270 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
; -2.270 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
; -2.270 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
; -2.270 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 3.312      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.000 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.536      ;
; -1.825 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.361      ;
; -1.808 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.344      ;
; -1.723 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.259      ;
; -1.697 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.233      ;
; -1.683 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.219      ;
; -1.677 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.213      ;
; -1.522 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.058      ;
; -1.505 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.041      ;
; -1.481 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.017      ;
; -1.448 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.984      ;
; -1.390 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.926      ;
; -1.338 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.874      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.346      ;
; -1.300 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.836      ;
; -1.283 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.819      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.317      ;
; -1.227 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.763      ;
; -1.198 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.734      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.188 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.224      ;
; -1.173 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.709      ;
; -1.168 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.704      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.121 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.158      ;
; -1.082 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.617      ;
; -1.082 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.617      ;
; -1.040 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.076      ;
; -1.035 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.071      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.026 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.062      ;
; -1.023 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.558      ;
; -1.023 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.558      ;
; -1.012 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.048      ;
; -1.007 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.543      ;
; -1.007 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.043      ;
; -1.005 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.541      ;
; -0.992 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.528      ;
; -0.975 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.511      ;
; -0.973 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.508      ;
; -0.973 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.508      ;
; -0.958 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.494      ;
; -0.955 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.491      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.948 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.984      ;
; -0.915 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.951      ;
; -0.915 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.951      ;
; -0.915 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.951      ;
; -0.915 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.951      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.899 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.935      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.886 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.922      ;
; -0.881 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.917      ;
; -0.860 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.396      ;
; -0.817 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.853      ;
; -0.816 ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.852      ;
; -0.789 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.325      ;
; -0.789 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.825      ;
; -0.788 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.824      ;
; -0.761 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.739 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.775      ;
; -0.734 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.770      ;
; -0.703 ; i2c_codec_control:u1|mI2C_SCLK    ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.739      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.711      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.577      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.401 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.437      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.367 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.403      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.175      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.102 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.138      ;
; -1.014 ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.050      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.965 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.001      ;
; -0.880 ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.916      ;
; -0.740 ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.776      ;
; -0.706 ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.742      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.698 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.734      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.570      ;
; -0.478 ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.514      ;
; -0.441 ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.477      ;
; -0.304 ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.340      ;
; -0.077 ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.113      ;
; -0.069 ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.104      ;
; -0.041 ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.077      ;
; -0.036 ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.072      ;
; -0.030 ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.066      ;
; -0.008 ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.044      ;
; 0.234  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.802      ;
; 0.239  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.235 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.801      ;
; 0.379 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -2.955 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 3.096      ; 0.657      ;
; -2.455 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 3.096      ; 0.657      ;
; 0.391  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.797      ;
; 0.536  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.802      ;
; 0.778  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.800  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.066      ;
; 0.805  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.077      ;
; 0.814  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.109      ;
; 0.846  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.113      ;
; 1.074  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.340      ;
; 1.188  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.454      ;
; 1.192  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.458      ;
; 1.197  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.463      ;
; 1.211  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.477      ;
; 1.227  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.494      ;
; 1.229  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.495      ;
; 1.232  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.498      ;
; 1.248  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.514      ;
; 1.263  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.534      ;
; 1.285  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.551      ;
; 1.298  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.564      ;
; 1.299  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.565      ;
; 1.303  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.569      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.304  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.570      ;
; 1.334  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.600      ;
; 1.339  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.605      ;
; 1.356  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.622      ;
; 1.374  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.640      ;
; 1.388  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.654      ;
; 1.405  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.671      ;
; 1.427  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.693      ;
; 1.445  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.711      ;
; 1.458  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.724      ;
; 1.459  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.725      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.468  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.476  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.476  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.498  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.764      ;
; 1.510  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.776      ;
; 1.529  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.795      ;
; 1.530  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.796      ;
; 1.569  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.835      ;
; 1.600  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.866      ;
; 1.604  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.870      ;
; 1.635  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.901      ;
; 1.640  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.906      ;
; 1.650  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.916      ;
; 1.675  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.941      ;
; 1.706  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.972      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.001      ;
; 1.746  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.012      ;
; 1.777  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.043      ;
; 1.784  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.050      ;
; 1.872  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.138      ;
; 1.872  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.138      ;
; 1.872  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.138      ;
; 1.872  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.138      ;
; 1.872  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.138      ;
; 1.909  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.175      ;
; 1.909  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.175      ;
; 1.909  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.175      ;
; 1.909  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.175      ;
; 2.171  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.437      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.546 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 2.687      ; 0.657      ;
; -2.544 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 2.685      ; 0.657      ;
; -2.046 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 2.687      ; 0.657      ;
; -2.044 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 2.685      ; 0.657      ;
; 0.391  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.788      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.725  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.991      ;
; 0.788  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.105      ;
; 0.844  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 1.017  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.283      ;
; 1.171  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.458      ;
; 1.194  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.460      ;
; 1.195  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.461      ;
; 1.197  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.491      ;
; 1.230  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.508      ;
; 1.252  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; count20[12]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.265  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.531      ;
; 1.266  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.532      ;
; 1.268  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.534      ;
; 1.281  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.285  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.551      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.295  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.561      ;
; 1.301  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; count20[13]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; count20[15]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.313  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.579      ;
; 1.315  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.581      ;
; 1.323  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; count20[12]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.600      ;
; 1.336  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.602      ;
; 1.337  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.603      ;
; 1.352  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.355  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.621      ;
; 1.356  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.622      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.632      ;
; 1.372  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; count20[13]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.808      ;
; 0.548 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.805 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.813 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.086      ;
; 0.838 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.850 ; count12[7]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.118      ;
; 1.188 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.454      ;
; 1.196 ; count12[6]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.463      ;
; 1.200 ; count12[1]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.466      ;
; 1.224 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.228 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.494      ;
; 1.236 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.502      ;
; 1.238 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.504      ;
; 1.267 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.534      ;
; 1.271 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.537      ;
; 1.292 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; count12[0]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.562      ;
; 1.299 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.565      ;
; 1.307 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.573      ;
; 1.309 ; count12[5]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.575      ;
; 1.338 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.605      ;
; 1.342 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.608      ;
; 1.363 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.629      ;
; 1.366 ; count12[0]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.632      ;
; 1.378 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.644      ;
; 1.380 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.646      ;
; 1.384 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.650      ;
; 1.409 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.675      ;
; 1.434 ; count12[4]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.700      ;
; 1.437 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.703      ;
; 1.449 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.715      ;
; 1.451 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.717      ;
; 1.455 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.480 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.746      ;
; 1.501 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.767      ;
; 1.505 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.771      ;
; 1.522 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.788      ;
; 1.526 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.792      ;
; 1.572 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.838      ;
; 1.576 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.842      ;
; 1.593 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.859      ;
; 1.596 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.862      ;
; 1.597 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.863      ;
; 1.643 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.909      ;
; 1.647 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.913      ;
; 1.667 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.934      ;
; 1.668 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.934      ;
; 1.671 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.005      ; 1.942      ;
; 1.714 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.980      ;
; 1.718 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.984      ;
; 1.738 ; count12[0]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.005      ;
; 1.739 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.005      ;
; 1.785 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.051      ;
; 1.809 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.075      ;
; 1.810 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.076      ;
; 1.810 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.076      ;
; 1.856 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.122      ;
; 1.880 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.146      ;
; 1.881 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.147      ;
; 1.927 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.193      ;
; 1.951 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.217      ;
; 2.022 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.288      ;
; 2.499 ; count12[8]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.499 ; count12[8]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 2.765      ;
; 2.542 ; Octave[0]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.004     ; 2.304      ;
; 2.542 ; Octave[0]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.004     ; 2.304      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.391 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.801      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.571 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.951      ;
; 0.687 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.953      ;
; 0.775 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.041      ;
; 0.782 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.817 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.083      ;
; 0.822 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.823 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.823 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.090      ;
; 0.841 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.107      ;
; 0.872 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.873 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.139      ;
; 0.944 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.210      ;
; 0.949 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.215      ;
; 0.969 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.235      ;
; 1.075 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.841      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.111 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.378      ;
; 1.196 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.961      ;
; 1.196 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.963      ;
; 1.201 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.467      ;
; 1.206 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.207 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.473      ;
; 1.217 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.483      ;
; 1.222 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.233 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.259 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.525      ;
; 1.277 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.543      ;
; 1.278 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.544      ;
; 1.305 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.571      ;
; 1.326 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.092      ;
; 1.330 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.596      ;
; 1.348 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.614      ;
; 1.349 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.615      ;
; 1.361 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.127      ;
; 1.362 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.128      ;
; 1.376 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.642      ;
; 1.384 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.650      ;
; 1.419 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.685      ;
; 1.420 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.686      ;
; 1.422 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.187      ;
; 1.432 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.698      ;
; 1.433 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.699      ;
; 1.466 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.232      ;
; 1.468 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.233      ;
; 1.491 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.757      ;
; 1.531 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.797      ;
; 1.531 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.797      ;
; 1.531 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.797      ;
; 1.531 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.797      ;
; 1.558 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.824      ;
; 1.559 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.325      ;
; 1.559 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.825      ;
; 1.587 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.853      ;
; 1.657 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.923      ;
; 1.657 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.923      ;
; 1.657 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.923      ;
; 1.657 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.923      ;
; 1.685 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.951      ;
; 1.685 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.951      ;
; 1.685 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.951      ;
; 1.685 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.951      ;
; 1.718 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.984      ;
; 1.718 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.984      ;
; 1.718 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.984      ;
; 1.718 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.984      ;
; 1.718 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.984      ;
; 1.725 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.491      ;
; 1.728 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.494      ;
; 1.743 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.508      ;
; 1.743 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.508      ;
; 1.745 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.511      ;
; 1.762 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.528      ;
; 1.775 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.541      ;
; 1.777 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.543      ;
; 1.777 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.043      ;
; 1.793 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.558      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.958 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; -0.001     ; 1.493      ;
; -0.958 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; -0.001     ; 1.493      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.573 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.625      ; 1.734      ;
; -0.573 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.625      ; 1.734      ;
; -0.573 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.625      ; 1.734      ;
; -0.573 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.625      ; 1.734      ;
; -0.573 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.625      ; 1.734      ;
; -0.350 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.350 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.630      ; 1.516      ;
; -0.064 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
; -0.064 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.626      ; 1.726      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_XCK~reg0'                                                                        ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; -0.321 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.321 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.412      ; 1.769      ;
; -0.048 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.409      ; 1.493      ;
; -0.048 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.409      ; 1.493      ;
; -0.048 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.409      ; 1.493      ;
; -0.048 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.409      ; 1.493      ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_27'                                                                         ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.272 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.308      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.818 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.409      ; 1.493      ;
; 0.818 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.409      ; 1.493      ;
; 0.818 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.409      ; 1.493      ;
; 0.818 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.409      ; 1.493      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
; 1.091 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.412      ; 1.769      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.834 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 0.834 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.626      ; 1.726      ;
; 1.120 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.120 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.630      ; 1.516      ;
; 1.343 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.625      ; 1.734      ;
; 1.343 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.625      ; 1.734      ;
; 1.343 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.625      ; 1.734      ;
; 1.343 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.625      ; 1.734      ;
; 1.343 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.625      ; 1.734      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.042 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.308      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.728 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; -0.001     ; 1.493      ;
; 1.728 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; -0.001     ; 1.493      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 5.503 ; 5.503 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 4.513 ; 4.513 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 4.543 ; 4.543 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 4.511 ; 4.511 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 4.231 ; 4.231 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 5.222 ; 5.222 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 4.838 ; 4.838 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 5.503 ; 5.503 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 4.722 ; 4.722 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.511 ; 3.511 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -2.760 ; -2.760 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; -2.773 ; -2.773 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; -3.006 ; -3.006 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; -2.775 ; -2.775 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; -2.760 ; -2.760 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; -3.247 ; -3.247 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; -2.785 ; -2.785 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; -3.519 ; -3.519 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; -2.764 ; -2.764 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.923 ; -2.923 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.167  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 4.167  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 10.796 ; 10.796 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 7.853  ; 7.853  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 7.853  ; 7.853  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 7.558  ; 7.558  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 7.614  ; 7.614  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 7.616  ; 7.616  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 7.692  ; 7.692  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 7.542  ; 7.542  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 7.310  ; 7.310  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 7.324  ; 7.324  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.080  ; 7.080  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.080  ; 7.080  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.233  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 4.233  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 10.364 ; 10.364 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 7.693  ; 7.693  ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 7.495  ; 7.495  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 7.176  ; 7.176  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 7.693  ; 7.693  ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 7.683  ; 7.683  ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.341  ; 7.341  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 9.185  ; 9.185  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.655  ; 6.655  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.641  ; 6.641  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.655  ; 6.655  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.654  ; 6.654  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.635  ; 6.635  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.167 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 4.167 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 8.072 ; 8.072 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 7.310 ; 7.310 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 7.853 ; 7.853 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 7.558 ; 7.558 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 7.614 ; 7.614 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 7.616 ; 7.616 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 7.692 ; 7.692 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 7.542 ; 7.542 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 7.310 ; 7.310 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 7.324 ; 7.324 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.080 ; 7.080 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.080 ; 7.080 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.233 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 4.233 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 8.899 ; 8.899 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 7.176 ; 7.176 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 7.364 ; 7.364 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 7.176 ; 7.176 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 7.590 ; 7.590 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 7.580 ; 7.580 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.341 ; 3.832 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.832 ; 7.595 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.635 ; 6.635 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.641 ; 6.641 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.655 ; 6.655 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.654 ; 6.654 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.635 ; 6.635 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -1.785 ; -24.724       ;
; CLOCK_27                           ; -0.710 ; -18.913       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.606 ; -3.828        ;
; AUD_XCK~reg0                       ; -0.248 ; -2.232        ;
; KEY[3]                             ; 0.635  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -1.736 ; -1.736        ;
; CLOCK_27                           ; -1.588 ; -3.174        ;
; AUD_BCLK~reg0                      ; 0.215  ; 0.000         ;
; KEY[3]                             ; 0.215  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Fast Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.289 ; -0.578        ;
; AUD_BCLK~reg0 ; -0.194 ; -1.870        ;
; AUD_XCK~reg0  ; 0.243  ; 0.000         ;
; CLOCK_27      ; 0.294  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_XCK~reg0  ; 0.519 ; 0.000         ;
; AUD_BCLK~reg0 ; 0.570 ; 0.000         ;
; CLOCK_27      ; 0.586 ; 0.000         ;
; KEY[3]        ; 1.169 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.380 ; -3.380        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_BCLK~reg0'                                                                          ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+
; -1.785 ; Octave[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.785 ; Octave[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.313      ;
; -1.714 ; Octave[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.714 ; Octave[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.242      ;
; -1.665 ; Octave[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.665 ; Octave[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.193      ;
; -1.640 ; Octave[1]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.640 ; Octave[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.168      ;
; -1.636 ; Octave[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.636 ; Octave[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.164      ;
; -1.545 ; Octave[5]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.545 ; Octave[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.073      ;
; -1.519 ; Octave[4]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.519 ; Octave[4]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.047      ;
; -1.508 ; Octave[2]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.508 ; Octave[2]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.004     ; 2.036      ;
; -1.331 ; count12[1] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; count12[1] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; count12[1] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; count12[1] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 2.363      ;
+--------+------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.710 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.710 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.742      ;
; -0.694 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.726      ;
; -0.693 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.693 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.730      ;
; -0.648 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.680      ;
; -0.642 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.642 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.679      ;
; -0.620 ; count20[11] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.620 ; count20[11] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.657      ;
; -0.615 ; count20[9]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.615 ; count20[9]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.652      ;
; -0.591 ; count20[13] ; count20[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.591 ; count20[13] ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.618      ;
; -0.584 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.584 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 1.621      ;
; -0.575 ; count20[14] ; count20[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.575 ; count20[14] ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 1.602      ;
; -0.574 ; count20[0]  ; count20[1]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[2]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[3]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[4]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[5]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[6]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[7]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[8]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[9]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; count20[0]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.606      ;
; -0.573 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.605      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.606 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.139      ;
; -0.565 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.098      ;
; -0.559 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.092      ;
; -0.515 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.047      ;
; -0.496 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.029      ;
; -0.493 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.025      ;
; -0.478 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.011      ;
; -0.411 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.943      ;
; -0.406 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.939      ;
; -0.405 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.937      ;
; -0.380 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.912      ;
; -0.359 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.891      ;
; -0.327 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.859      ;
; -0.324 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.857      ;
; -0.321 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.853      ;
; -0.275 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.807      ;
; -0.269 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.802      ;
; -0.266 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.798      ;
; -0.256 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.789      ;
; -0.239 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.771      ;
; -0.238 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.770      ;
; -0.192 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.725      ;
; -0.192 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.724      ;
; -0.191 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.723      ;
; -0.191 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.722      ;
; -0.190 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.721      ;
; -0.182 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.714      ;
; -0.171 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.704      ;
; -0.167 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.699      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.166 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.198      ;
; -0.163 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.695      ;
; -0.162 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.694      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.191      ;
; -0.123 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.655      ;
; -0.095 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 0.628      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.121      ;
; -0.067 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.599      ;
; -0.066 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.598      ;
; -0.052 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.584      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.070      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.053      ;
; 0.004  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.528      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.001      ;
; 0.046  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.986      ;
; 0.051  ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.481      ;
; 0.052  ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.480      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.054  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.978      ;
; 0.054  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.978      ;
; 0.054  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.978      ;
; 0.054  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.978      ;
; 0.072  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.960      ;
; 0.077  ; i2c_codec_control:u1|LUT_INDEX[1] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.955      ;
; 0.080  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.952      ;
; 0.085  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.947      ;
; 0.111  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.421      ;
; 0.115  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.917      ;
; 0.141  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.891      ;
; 0.146  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.886      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.248 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.220      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.149 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.181      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.141      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.018 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.050      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.039      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.973      ;
; 0.102  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.930      ;
; 0.162  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.870      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.867      ;
; 0.201  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.831      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.225  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.807      ;
; 0.241  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.791      ;
; 0.332  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.700      ;
; 0.343  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.689      ;
; 0.409  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.623      ;
; 0.500  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.532      ;
; 0.505  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.527      ;
; 0.506  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.526      ;
; 0.507  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.525      ;
; 0.509  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.523      ;
; 0.513  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.519      ;
; 0.517  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.515      ;
; 0.631  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.401      ;
; 0.634  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.398      ;
; 0.635  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.397      ;
; 0.636  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.396      ;
; 0.665  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.635 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -1.736 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 1.810      ; 0.367      ;
; -1.236 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 1.810      ; 0.367      ;
; 0.215  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.249  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.362  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.371  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.373  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.471  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.623      ;
; 0.500  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.652      ;
; 0.503  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.655      ;
; 0.516  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.668      ;
; 0.537  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.690      ;
; 0.548  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.700      ;
; 0.551  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.703      ;
; 0.558  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.710      ;
; 0.573  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.725      ;
; 0.586  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.738      ;
; 0.593  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.745      ;
; 0.608  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.760      ;
; 0.610  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.762      ;
; 0.621  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.773      ;
; 0.628  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.780      ;
; 0.639  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.791      ;
; 0.643  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.795      ;
; 0.645  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.797      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.667  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.819      ;
; 0.679  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.831      ;
; 0.680  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.832      ;
; 0.702  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.854      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.867      ;
; 0.718  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.870      ;
; 0.737  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.889      ;
; 0.737  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.889      ;
; 0.750  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.902      ;
; 0.772  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.778  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.930      ;
; 0.785  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.937      ;
; 0.807  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.959      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.821  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.973      ;
; 0.887  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.039      ;
; 0.887  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.039      ;
; 0.887  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.039      ;
; 0.887  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.039      ;
; 0.887  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.039      ;
; 0.898  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.898  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.898  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.898  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.050      ;
; 1.029  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.181      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.588 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 1.662      ; 0.367      ;
; -1.586 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 1.660      ; 0.367      ;
; -1.088 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 1.662      ; 0.367      ;
; -1.086 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 1.660      ; 0.367      ;
; 0.215  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.483      ;
; 0.353  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.451  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.603      ;
; 0.491  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.664      ;
; 0.516  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; count20[12]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.698      ;
; 0.551  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; count20[13]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; count20[15]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.557  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.709      ;
; 0.559  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.711      ;
; 0.561  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.572  ; count20[12]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.733      ;
; 0.586  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; count20[13]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; count12[11]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.402      ;
; 0.254 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.406      ;
; 0.360 ; count12[10]  ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; count12[6]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; count12[8]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; count12[4]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; count12[1]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; count12[0]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; count12[2]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count12[3]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; count12[9]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; count12[5]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; count12[7]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.498 ; count12[10]  ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; count12[6]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; count12[8]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; count12[1]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; count12[0]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; count12[3]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; count12[2]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; count12[9]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; count12[5]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; count12[7]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.669      ;
; 0.536 ; count12[6]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; count12[8]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; count12[1]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; count12[0]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; count12[2]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; count12[9]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; count12[5]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; count12[7]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.704      ;
; 0.560 ; count12[4]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.712      ;
; 0.571 ; count12[6]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; count12[8]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; count12[1]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.728      ;
; 0.581 ; count12[0]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.733      ;
; 0.587 ; count12[5]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; count12[7]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.739      ;
; 0.595 ; count12[4]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.747      ;
; 0.606 ; count12[3]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; count12[6]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; count12[0]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; count12[5]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; count12[7]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.774      ;
; 0.630 ; count12[4]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.782      ;
; 0.641 ; count12[3]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; count12[2]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; count12[6]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.657 ; count12[5]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.809      ;
; 0.665 ; count12[4]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.817      ;
; 0.670 ; count12[1]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; count12[3]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; count12[2]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.828      ;
; 0.692 ; count12[5]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.844      ;
; 0.700 ; count12[4]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.852      ;
; 0.705 ; count12[1]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.857      ;
; 0.710 ; count12[0]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; count12[3]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; count12[2]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.863      ;
; 0.735 ; count12[4]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.887      ;
; 0.740 ; count12[1]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.892      ;
; 0.745 ; count12[0]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; count12[3]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; count12[2]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.898      ;
; 0.770 ; count12[4]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.922      ;
; 0.775 ; count12[1]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.780 ; count12[0]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; count12[3]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; count12[2]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.933      ;
; 0.785 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.006      ; 0.943      ;
; 0.810 ; count12[1]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.962      ;
; 0.815 ; count12[0]   ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; count12[3]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; count12[2]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.968      ;
; 0.845 ; count12[1]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.997      ;
; 0.850 ; count12[0]   ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.002      ;
; 0.851 ; count12[2]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.003      ;
; 0.880 ; count12[1]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.032      ;
; 0.885 ; count12[0]   ; count12[10]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.037      ;
; 0.920 ; count12[0]   ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 1.175 ; count12[8]   ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.175 ; count12[8]   ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.201 ; count12[10]  ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.353      ;
; 1.201 ; count12[10]  ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.353      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.397      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.265 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.308 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.460      ;
; 0.336 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.488      ;
; 0.361 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.370 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.383 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.390 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.393 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.547      ;
; 0.419 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.571      ;
; 0.424 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.576      ;
; 0.448 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.508 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.660      ;
; 0.521 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.525 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.530 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.541 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.555 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.565 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.578 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.591 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.743      ;
; 0.613 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.629 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.781      ;
; 0.629 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.781      ;
; 0.648 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.690 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.842      ;
; 0.698 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.850      ;
; 0.710 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.862      ;
; 0.765 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.917      ;
; 0.769 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.421      ;
; 0.795 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.947      ;
; 0.826 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.978      ;
; 0.826 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.978      ;
; 0.826 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.978      ;
; 0.826 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.978      ;
; 0.828 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.480      ;
; 0.829 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.481      ;
; 0.834 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.986      ;
; 0.849 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.001      ;
; 0.849 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.001      ;
; 0.849 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.001      ;
; 0.849 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.001      ;
; 0.849 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.001      ;
; 0.876 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.528      ;
; 0.899 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.551      ;
; 0.900 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.552      ;
; 0.901 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.053      ;
; 0.932 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.584      ;
; 0.946 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.598      ;
; 0.947 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.599      ;
; 0.969 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.969 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.969 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.969 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.975 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 0.628      ;
; 1.039 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.191      ;
; 1.039 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.191      ;
; 1.042 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.694      ;
; 1.043 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.695      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.289 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.000      ; 0.821      ;
; -0.289 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.000      ; 0.821      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.194 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.203      ; 0.929      ;
; -0.194 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.203      ; 0.929      ;
; -0.194 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.203      ; 0.929      ;
; -0.194 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.203      ; 0.929      ;
; -0.194 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.203      ; 0.929      ;
; -0.090 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; -0.090 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.209      ; 0.831      ;
; 0.310  ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
; 0.310  ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.205      ; 0.927      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_XCK~reg0'                                                                       ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.243 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.243 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.153      ; 0.942      ;
; 0.361 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.150      ; 0.821      ;
; 0.361 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.150      ; 0.821      ;
; 0.361 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.150      ; 0.821      ;
; 0.361 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.150      ; 0.821      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_27'                                                                        ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 0.738      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.519 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.150      ; 0.821      ;
; 0.519 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.150      ; 0.821      ;
; 0.519 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.150      ; 0.821      ;
; 0.519 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.150      ; 0.821      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
; 0.637 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.153      ; 0.942      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.570 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.570 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.205      ; 0.927      ;
; 0.970 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 0.970 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.209      ; 0.831      ;
; 1.074 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.203      ; 0.929      ;
; 1.074 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.203      ; 0.929      ;
; 1.074 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.203      ; 0.929      ;
; 1.074 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.203      ; 0.929      ;
; 1.074 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.203      ; 0.929      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.738      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.169 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.000      ; 0.821      ;
; 1.169 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.000      ; 0.821      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 2.946 ; 2.946 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 2.465 ; 2.465 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 2.476 ; 2.476 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 2.461 ; 2.461 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 2.345 ; 2.345 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 2.792 ; 2.792 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 2.623 ; 2.623 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 2.946 ; 2.946 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 2.560 ; 2.560 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.896 ; 1.896 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -1.631 ; -1.631 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; -1.634 ; -1.634 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; -1.752 ; -1.752 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; -1.633 ; -1.633 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; -1.631 ; -1.631 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; -1.855 ; -1.855 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; -1.649 ; -1.649 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; -2.016 ; -2.016 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; -1.635 ; -1.635 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.633 ; -1.633 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.173 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.173 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 5.544 ; 5.544 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 4.259 ; 4.259 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 4.259 ; 4.259 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 4.123 ; 4.123 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.142 ; 4.142 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 4.151 ; 4.151 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 4.181 ; 4.181 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 4.115 ; 4.115 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 4.007 ; 4.007 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 4.015 ; 4.015 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.254 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.254 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 5.416 ; 5.416 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.222 ; 4.222 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 4.152 ; 4.152 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.014 ; 4.014 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 4.222 ; 4.222 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 4.212 ; 4.212 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.013 ; 4.013 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.846 ; 4.846 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.715 ; 3.715 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.703 ; 3.703 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.715 ; 3.715 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.714 ; 3.714 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.695 ; 3.695 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.173 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.173 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.340 ; 4.340 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 4.007 ; 4.007 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 4.259 ; 4.259 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 4.123 ; 4.123 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.142 ; 4.142 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 4.151 ; 4.151 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 4.181 ; 4.181 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 4.115 ; 4.115 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 4.007 ; 4.007 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 4.015 ; 4.015 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.254 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.254 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 4.767 ; 4.767 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.014 ; 4.014 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 4.104 ; 4.104 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.014 ; 4.014 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 4.199 ; 4.199 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 4.189 ; 4.189 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.013 ; 2.009 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 2.009 ; 4.125 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.695 ; 3.695 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.703 ; 3.703 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.715 ; 3.715 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.714 ; 3.714 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.695 ; 3.695 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -4.457   ; -2.955 ; -0.958   ; 0.519   ; -1.380              ;
;  AUD_BCLK~reg0                      ; -4.457   ; 0.215  ; -0.573   ; 0.570   ; -0.500              ;
;  AUD_XCK~reg0                       ; -1.675   ; -2.955 ; -0.321   ; 0.519   ; -0.500              ;
;  CLOCK_27                           ; -2.596   ; -2.546 ; -0.272   ; 0.586   ; -1.380              ;
;  KEY[3]                             ; 0.235    ; 0.215  ; -0.958   ; 1.169   ; -1.380              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -2.000   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -184.626 ; -8.045 ; -12.723  ; 0.0     ; -103.76             ;
;  AUD_BCLK~reg0                      ; -62.213  ; 0.000  ; -7.133   ; 0.000   ; -27.000             ;
;  AUD_XCK~reg0                       ; -16.264  ; -2.955 ; -3.402   ; 0.000   ; -14.000             ;
;  CLOCK_27                           ; -82.359  ; -5.090 ; -0.272   ; 0.000   ; -40.380             ;
;  KEY[3]                             ; 0.000    ; 0.000  ; -1.916   ; 0.000   ; -3.380              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -23.790  ; 0.000  ; N/A      ; N/A     ; -19.000             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 5.503 ; 5.503 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 4.513 ; 4.513 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 4.543 ; 4.543 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 4.511 ; 4.511 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 4.231 ; 4.231 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 5.222 ; 5.222 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 4.838 ; 4.838 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 5.503 ; 5.503 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 4.722 ; 4.722 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.511 ; 3.511 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; -1.631 ; -1.631 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; -1.634 ; -1.634 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; -1.752 ; -1.752 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; -1.633 ; -1.633 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; -1.631 ; -1.631 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; -1.855 ; -1.855 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; -1.649 ; -1.649 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; -2.016 ; -2.016 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; -1.635 ; -1.635 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.633 ; -1.633 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 4.167  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 4.167  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 10.796 ; 10.796 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 7.853  ; 7.853  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 7.853  ; 7.853  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 7.558  ; 7.558  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 7.614  ; 7.614  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 7.616  ; 7.616  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 7.692  ; 7.692  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 7.542  ; 7.542  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 7.310  ; 7.310  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 7.324  ; 7.324  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 7.080  ; 7.080  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 7.080  ; 7.080  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 4.233  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 4.233  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 10.364 ; 10.364 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 7.693  ; 7.693  ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 7.495  ; 7.495  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 7.176  ; 7.176  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 7.693  ; 7.693  ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 7.683  ; 7.683  ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.341  ; 7.341  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 9.185  ; 9.185  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.655  ; 6.655  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.641  ; 6.641  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.655  ; 6.655  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.654  ; 6.654  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.635  ; 6.635  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.173 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.173 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 4.340 ; 4.340 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 4.007 ; 4.007 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 4.259 ; 4.259 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 4.123 ; 4.123 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.142 ; 4.142 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 4.151 ; 4.151 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 4.181 ; 4.181 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 4.115 ; 4.115 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 4.007 ; 4.007 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 4.015 ; 4.015 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 3.951 ; 3.951 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.254 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.254 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 4.767 ; 4.767 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.014 ; 4.014 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 4.104 ; 4.104 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.014 ; 4.014 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 4.199 ; 4.199 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 4.189 ; 4.189 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.013 ; 2.009 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 2.009 ; 4.125 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.695 ; 3.695 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.703 ; 3.703 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.715 ; 3.715 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.714 ; 3.714 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.695 ; 3.695 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 786      ; 2496     ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; 786      ; 2496     ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1        ; 1        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148      ; 0        ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004     ; 0        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1        ; 1        ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8        ; 47       ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0        ; 0        ; 0        ; 3        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 23 11:39:25 2017
Info: Command: quartus_sta piano -c piano
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'piano.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2c_codec_control:u1|mI2C_CTRL_CLK i2c_codec_control:u1|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
    Info (332105): create_clock -period 1.000 -name AUD_XCK~reg0 AUD_XCK~reg0
    Info (332105): create_clock -period 1.000 -name AUD_BCLK~reg0 AUD_BCLK~reg0
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.457       -62.213 AUD_BCLK~reg0 
    Info (332119):    -2.596       -82.359 CLOCK_27 
    Info (332119):    -2.000       -23.790 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -1.675       -16.264 AUD_XCK~reg0 
    Info (332119):     0.235         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -2.955
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.955        -2.955 AUD_XCK~reg0 
    Info (332119):    -2.546        -5.090 CLOCK_27 
    Info (332119):     0.391         0.000 AUD_BCLK~reg0 
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.391         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.958
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.958        -1.916 KEY[3] 
    Info (332119):    -0.573        -7.133 AUD_BCLK~reg0 
    Info (332119):    -0.321        -3.402 AUD_XCK~reg0 
    Info (332119):    -0.272        -0.272 CLOCK_27 
Info (332146): Worst-case removal slack is 0.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.818         0.000 AUD_XCK~reg0 
    Info (332119):     0.834         0.000 AUD_BCLK~reg0 
    Info (332119):     1.042         0.000 CLOCK_27 
    Info (332119):     1.728         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.380        -3.380 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.785
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.785       -24.724 AUD_BCLK~reg0 
    Info (332119):    -0.710       -18.913 CLOCK_27 
    Info (332119):    -0.606        -3.828 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.248        -2.232 AUD_XCK~reg0 
    Info (332119):     0.635         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -1.736
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.736        -1.736 AUD_XCK~reg0 
    Info (332119):    -1.588        -3.174 CLOCK_27 
    Info (332119):     0.215         0.000 AUD_BCLK~reg0 
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.215         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.289        -0.578 KEY[3] 
    Info (332119):    -0.194        -1.870 AUD_BCLK~reg0 
    Info (332119):     0.243         0.000 AUD_XCK~reg0 
    Info (332119):     0.294         0.000 CLOCK_27 
Info (332146): Worst-case removal slack is 0.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.519         0.000 AUD_XCK~reg0 
    Info (332119):     0.570         0.000 AUD_BCLK~reg0 
    Info (332119):     0.586         0.000 CLOCK_27 
    Info (332119):     1.169         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.380        -3.380 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Thu Nov 23 11:39:28 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


