<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    <title>RV64Iの実装 | Verylで作るCPU</title>
    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="CPUのパイプライン化" href="05a-pipeline.html">
    <link rel="prev" title="riscv-testsによるテスト" href="04b-riscvtests.html">
    <meta name="generator" content="Re:VIEW Starter">
  </head>
  <body>
    <div class="page-outer">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るCPU</a>
<ul class="toc toc-1">
    <li class="toc-chapter"><a href="./00-preface.html">まえがき / はじめに</a></li>
<li class="toc-part">第I部 RV32I/RV64Iの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./02-setup.html">1 環境構築</a></li>
    <li class="toc-chapter"><a href="./03-veryl.html">2 ハードウェア記述言語 Veryl</a></li>
    <li class="toc-chapter"><a href="./04-impl-rv32i.html">3 RV32Iの実装</a></li>
    <li class="toc-chapter"><a href="./04a-zicsr.html">4 Zicsr拡張の実装</a></li>
    <li class="toc-chapter"><a href="./04b-riscvtests.html">5 riscv-testsによるテスト</a></li>
    <li class="toc-chapter"><a href="./05-impl-rv64i.html">6 RV64Iの実装</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="#h6-1">6.1 XLENの変更</a></li>
        <li class="toc-section"><a href="#h6-2">6.2 ADD[I]W, SUBW命令の実装</a></li>
        <li class="toc-section"><a href="#h6-3">6.3 SLL[I]W, SRL[I]W, SRA[I]W命令の実装</a></li>
        <li class="toc-section"><a href="#h6-4">6.4 LWU命令の実装</a></li>
        <li class="toc-section"><a href="#h6-5">6.5 LD, SD命令の実装</a></li>
      </ul>
    </li>
    <li class="toc-chapter"><a href="./05a-pipeline.html">7 CPUのパイプライン化</a></li>
    <li class="toc-chapter"><a href="./05b-synth.html">8 CPUを合成する</a></li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99-postface.html">あとがき / おわりに</a></li>
    <li class="toc-chapter"><a href="./bib.html">参考文献</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
<h1 class="boldlines center twolines"><a id="h6"></a><span class="secno">第6章</span> <br/>RV64Iの実装</h1>
<p>これまでに、RISC-Vの32ビットの基本整数命令セットであるRV32IのCPUを実装しました。RISC-Vには64ビットの基本整数命令セットとしてRV64Iが定義されています。本章では、RV32IのCPUをRV64Iにアップグレードします。</p>
<p>では、具体的にRV32IとRV64Iは何が違うのでしょうか?まず、RV64IではXLENが32ビットから64ビットに変更され、レジスタの幅や各種演算命令の演算の幅が64ビットになります。それに伴い、32ビット幅での整数演算を行う命令、64ビット幅でロードストアを行う命令が追加されます(<span class="tableref"><a href="./05-impl-rv64i.html#rv64i.new_insts">表6.1</a></span>)。また、演算の幅が64ビットに広がるだけではなく、動作が少し変わる命令が存在します(<span class="tableref"><a href="./05-impl-rv64i.html#rv64i.change">表6.2</a></span>)。</p>
<div id="rv64i.new_insts" class="table">
<p class="caption">表6.1: RV64Iで追加される命令</p>
<table>
<tr class="hline"><th>命令</th><th>動作</th></tr>
<tr class="hline"><td>ADD[I]W</td><td>32ビット単位で加算を行う。結果は符号拡張する</td></tr>
<tr class="hline"><td>SUBW</td><td>32ビット単位で減算を行う。結果は符号拡張する</td></tr>
<tr class="hline"><td>SLL[I]W</td><td>レジスタの値を0 ～ 31ビット左論理シフトする。結果は符号拡張する</td></tr>
<tr class="hline"><td>SRL[I]W</td><td>レジスタの値を0 ～ 31ビット右論理シフトする。結果は符号拡張する</td></tr>
<tr class="hline"><td>SRA[I]W</td><td>レジスタの値を0 ～ 31ビット右算術シフトする。結果は符号拡張する</td></tr>
<tr class="hline"><td>LWU</td><td>メモリから32ビット読み込む。結果はゼロで拡張する</td></tr>
<tr class="hline"><td>LD</td><td>メモリから64ビット読み込む</td></tr>
<tr class="hline"><td>SD</td><td>メモリに64ビット書き込む</td></tr>
</table>
</div>
<div id="rv64i.change" class="table">
<p class="caption">表6.2: RV64Iで変更される命令</p>
<table>
<tr class="hline"><th>命令</th><th>変更後の動作</th></tr>
<tr class="hline"><td>SLL[I]</td><td>0 ～ 63ビット左論理シフトする</td></tr>
<tr class="hline"><td>SRL[I]</td><td>0 ～ 63ビット右論理シフトする</td></tr>
<tr class="hline"><td>SRA[I]</td><td>0 ～ 63ビット右算術シフトする</td></tr>
<tr class="hline"><td>LUI</td><td>32ビットの即値を生成する。結果は符号拡張する</td></tr>
<tr class="hline"><td>AUIPC</td><td>32ビットの即値を符号拡張したものにpcを足し合わせる</td></tr>
<tr class="hline"><td>LW</td><td>メモリから32ビット読み込む。結果は符号拡張する</td></tr>
</table>
</div>
<p>実装のテストにはriscv-testsを利用します。RV64I向けのテストは<code class="inline-code">rv64ui-p-</code>から始まるテストです。命令を実装するたびにテストを実行することで、命令が正しく実行できていることを確認します。</p>

<h2 class="numbox"><a id="h6-1"></a><span class="secno">6.1</span> XLENの変更</h2>
<p>レジスタの幅が32ビットから64ビットに変わるということは、XLENが32から64に変わるということです。eeiパッケージに定義しているXLENを64に変更します(<span class="listref"><a href="./05-impl-rv64i.html#eei.veryl.xlen-shift-range.xlen">リスト6.1</a></span>)。RV64Iになっても命令の幅(ILEN)は32ビットのままです。</p>
<div id="eei.veryl.xlen-shift-range.xlen" class="caption-code">
<span class="caption">リスト6.1: リスト6.1: XLENを変更する (eei.veryl)</span>
<pre class="list language-xlen">    const XLEN: u32 = <b>64</b>;
</pre>
</div>

<h3 class="none"><a id="h6-1-1"></a><span class="secno">6.1.1</span> SLL[I], SRL[I], SRA[I]命令を変更する</h3>
<p>RV32Iでは、シフト命令はrs1の値を0 ～ 31ビットシフトする命令として定義されています。これがRV64Iでは、rs1の値を0 ～ 63ビットシフトする命令に変更されます。</p>
<p>これに対応するために、ALUのシフト演算する量を5ビットから6ビットに変更します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.xlen-shift-range.shift">リスト6.2</a></span>)。I形式の命令(SLLI, SRLI, SRAI)のときは即値の下位6ビット、R形式の命令(SLL, SRL, SRA)のときはレジスタの下位6ビットが利用されるようにします。</p>
<div id="alu.veryl.xlen-shift-range.shift" class="caption-code">
<span class="caption">リスト6.2: リスト6.2: シフト命令でシフトする量を変更する (alu.veryl)</span>
<pre class="list language-shift">    let sll: UIntX = op1 &lt;&lt; op2[<b>5</b>:0];
    let srl: UIntX = op1 &gt;&gt; op2[<b>5</b>:0];
    let sra: SIntX = $signed(op1) &gt;&gt;&gt; op2[<b>5</b>:0];
</pre>
</div>

<h3 class="none"><a id="h6-1-2"></a><span class="secno">6.1.2</span> LUI, AUIPC命令を変更する</h3>
<p>RV32Iでは、LUI命令は32ビットの即値をそのまま保存する命令として定義されています。これがRV64Iでは、32ビットの即値を64ビットに符号拡張した値を保存する命令に変更されます。AUIPC命令も同様で、即値にPCを足す前に、即値を64ビットに符号拡張します。</p>
<p>この対応ですが、XLENを64に変更した時点ですでに完了しています(<span class="listref"><a href="./05-impl-rv64i.html#inst_decoder.veryl.xlen-shift-range.imm">リスト6.3</a></span>)。よって、コードの変更の必要はありません。</p>
<div id="inst_decoder.veryl.xlen-shift-range.imm" class="caption-code">
<span class="caption">リスト6.3: リスト6.3: U形式の即値はXLENビットに拡張されている (inst_decoder.veryl)</span>
<pre class="list language-imm">    let imm_u: UIntX = {bits[31] repeat XLEN - $bits(imm_u_g) - 12, imm_u_g, 12'b0};
</pre>
</div>

<h3 class="none"><a id="h6-1-3"></a><span class="secno">6.1.3</span> CSRを変更する</h3>
<p>MXLEN(=XLEN)が64ビットに変更されると、CSRの幅も64ビットに変更されます。そのため、mtvec, mepc, mcauseレジスタの幅を64ビットに変更する必要があります。</p>
<p>しかし、mtvec, mepc, mcauseレジスタはXLENビットのレジスタ(<code class="inline-code">UIntX</code>)として定義しているため、変更の必要はありません。また、mtvec, mepc, mcauseレジスタはMXLENを基準に定義されており、RV32IからRV64Iに変わってもフィールドに変化はないため、対応は必要ありません。</p>
<p>唯一、書き込みマスクの幅を広げる必要があります(<span class="listref"><a href="./05-impl-rv64i.html#csrunit.veryl.xlen-csrunit-range.wmask">リスト6.4</a></span>)。</p>
<div id="csrunit.veryl.xlen-csrunit-range.wmask" class="caption-code">
<span class="caption">リスト6.4: リスト6.4: CSRの書き込みマスクの幅を広げる (csrunit.veryl)</span>
<pre class="list language-wmask">    const MTVEC_WMASK : UIntX = 'h<b>ffff_ffff_</b>ffff_fffc;
    const MEPC_WMASK  : UIntX = 'h<b>ffff_ffff_</b>ffff_fffc;
    const MCAUSE_WMASK: UIntX = 'h<b>ffff_ffff_</b>ffff_ffff;
</pre>
</div>

<h3 class="none"><a id="h6-1-4"></a><span class="secno">6.1.4</span> LW命令を変更する</h3>
<p>LW命令は32ビットの値をロードする命令です。RV64Iでは、LW命令の結果が64ビットに符号拡張されるようになります。これに対応するため、memunitモジュールの<code class="inline-code">rdata</code>の割り当てのLW部分を変更します(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.xlen-memunit-range.lw">リスト6.5</a></span>)。</p>
<div id="memunit.veryl.xlen-memunit-range.lw" class="caption-code">
<span class="caption">リスト6.5: リスト6.5: LW命令のメモリの読み込み結果を符号拡張する (memunit.veryl)</span>
<pre class="list language-lw">    2'b10  : <b>{D[31] repeat W - 32, D[31:0]}</b>,
</pre>
</div>
<p>また、XLENが64に変更されたことで、幅を<code class="inline-code">MEM_DATA_WIDTH</code>(=32)として定義している<code class="inline-code">req_wdata</code>の代入文のビット幅が左右で合わなくなってしまっています。ビット幅を合わせるために、rs2の下位<code class="inline-code">MEM_DATA_WIDTH</code>ビットだけを切り取ります(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.xlen-memunit-range.req_wdata">リスト6.6</a></span>)。</p>
<div id="memunit.veryl.xlen-memunit-range.req_wdata" class="caption-code">
<span class="caption">リスト6.6: リスト6.6: 左辺と右辺でビット幅を合わせる (memunit.veryl)</span>
<pre class="list language-req_wdata">    case state {
        State::Init: if is_new &amp; inst_is_memop(ctrl) {
            state     = State::WaitReady;
            req_wen   = inst_is_store(ctrl);
            req_addr  = addr;
            req_wdata = rs2<b>[MEM_DATA_WIDTH - 1:0]</b> &lt;&lt; {addr[1:0], 3'b0};
</pre>
</div>

<h3 class="none"><a id="h6-1-5"></a><span class="secno">6.1.5</span> riscv-testsでテストする</h3>

<h4><a id="h6-1-5-1"></a>RV32I向けのテストの実行</h4>
<p>まず、RV32I向けのテストが正しく動くことを確認します。</p>
<div id="rv32ui-p.first" class="cmd-code">
<span class="caption">リスト6.7: リスト6.7: RV32I向けのテストを実行する</span>
<pre class="list language-first">$ <span class="userinput">make build</span>
$ <span class="userinput">make sim</span>
$ <span class="userinput">python3 test/test.py -r obj_dir/sim test/share rv32ui-p-</span>
...
PASS : ~/core/test/share/riscv-tests/isa/rv32ui-p-srl.bin.hex
Test Result : 40 / 40
</pre>
</div>
<p>RV32I向けのテストにすべてPASSしました。しかし、rv32ui-p-ma_dataはFAILするはず(<span class="listref"><a href="./04b-riscvtests.html#python.test.py">リスト5.12</a></span>)です。これは、riscv-testsのRV32I向けのテストは、XLENが64のときはテストを実行せずにPASSとするためです(<span class="listref"><a href="./05-impl-rv64i.html#riscvtests.rv32i.xlen">リスト6.8</a></span>)。</p>
<div id="riscvtests.rv32i.xlen" class="caption-code">
<span class="caption">リスト6.8: リスト6.8: rv32ui-p-addはXLENが64のときにPASSする (rv32ui-p-add.dump)</span>
<pre class="list language-xlen">00000050 &lt;reset_vector&gt;:
 ...
 13c:   00100513                li      a0,1 <span class="balloon">← a0 = 1</span>
 140:   01f51513                slli    a0,a0,0x1f <span class="balloon">← a0を31ビット左シフト</span>
 144:   00054c63                bltz    a0,15c &lt;reset_vector+0x10c&gt; <span class="balloon">← a0が0より小さかったらジャンプ</span>
 148:   0ff0000f                fence
 14c:   00100193                li      gp,1 <span class="balloon">← gp=1 (テスト成功) にする</span>
 150:   05d00893                li      a7,93
 154:   00000513                li      a0,0
 158:   00000073                ecall <span class="balloon">← trap_vectorにジャンプして終了</span>
</pre>
</div>
<p>riscv-testsは、a0に1を代入した後、a0を31ビット左シフトします。XLENが32のとき、a0の最上位ビット(符号ビット)が1になり、a0は0より小さくなります。XLENが64のとき、a0の符号は変わらないため、a0は0より大きくなります。これを利用して、XLENが32ではないときは<code class="inline-code">trap_vector</code>にジャンプして、テスト成功として終了しています。</p>

<h4><a id="h6-1-5-2"></a>RV64I向けのテストの実行</h4>
<p>それでは、RV64I向けのテストを実行します(<span class="listref"><a href="./05-impl-rv64i.html#rv64ui-p.xlen">リスト6.9</a></span>)。RV64I向けのテストは、名前が<code class="inline-code">rv64ui-p-</code>から始まります、</p>
<div id="rv64ui-p.xlen" class="cmd-code">
<span class="caption">リスト6.9: リスト6.9: RV64I向けのテストを実行する</span>
<pre class="list language-xlen">$ <span class="userinput">make build</span>
$ <span class="userinput">make sim</span>
$ <span class="userinput">python3 test/test.py -r obj_dir/sim test/share rv64ui-p-</span>
...
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-add.bin.hex
...
Test Result : 14 / 52
</pre>
</div>
<p>ADD命令のテストを含む、ほとんどのテストにFAILしてしまいました。これは、riscv-testsのテストが、まだ未実装の命令を含むためです(<span class="listref"><a href="./05-impl-rv64i.html#riscvtests.rv64ui-p-add.dump.addiw">リスト6.10</a></span>)。</p>
<div id="riscvtests.rv64ui-p-add.dump.addiw" class="caption-code">
<span class="caption">リスト6.10: リスト6.10: ADD命令のテストは未実装の命令(ADDIW命令)を含む (rv64ui-p-add.dump)</span>
<pre class="list language-addiw">0000000000000208 &lt;test_7&gt;:
 208:   00700193                li      gp,7
 20c:   800005b7                lui     a1,0x80000
 210:   ffff8637                lui     a2,0xffff8
 214:   00c58733                add     a4,a1,a2
 218:   ffff03b7                lui     t2,0xffff0
 21c:   fff3839b                <b>addiw      t2,t2,-1</b> # fffffffffffeffff &lt;_end+0xfffffffffffedfff&gt;
 220:   00f39393                slli    t2,t2,0xf
 224:   46771063                bne     a4,t2,684 &lt;fail&gt;
</pre>
</div>
<p>というわけで、FAILしていることを気にせずに実装を進めていきます。</p>

<h2 class="numbox"><a id="h6-2"></a><span class="secno">6.2</span> ADD[I]W, SUBW命令の実装</h2>
<p>RV64Iでは、ADD命令は64ビット単位で演算する命令になり、32ビットの加算をするADDW, ADDIW命令が追加されます。同様に、SUB命令は64ビッド単位の演算になり、32ビットの減算をするSUBW命令が追加されます。32ビットの演算結果は符号拡張します。</p>

<h3 class="none"><a id="h6-2-1"></a><span class="secno">6.2.1</span> ADD[I]W, SUBW命令をデコードする</h3>
<div id="addsubw" class="image">
<img src="images/05-impl-rv64i/addsubw.png" alt="ADDW, ADDIW, SUBW命令のフォーマット&lt;a href=&quot;bib.html#bib-isa-manual.1.37&quot;&gt;[6]&lt;/a&gt;" class="img" />
<p class="caption">
図6.1: ADDW, ADDIW, SUBW命令のフォーマット<a href="bib.html#bib-isa-manual.1.37">[6]</a>
</p>
</div>
<p>ADDW, SUBW命令はR形式で、opcodeは<code class="inline-code">OP-32</code>(<code class="inline-code">0111011</code>)です。ADDIW命令はI形式で、opcodeは<code class="inline-code">OP-IMM-32</code>(<code class="inline-code">0011011</code>)です。</p>
<p>まず、eeiパッケージにopcodeの定数を定義します(<span class="listref"><a href="./05-impl-rv64i.html#eei.veryl.addsubw-range.op">リスト6.11</a></span>)。</p>
<div id="eei.veryl.addsubw-range.op" class="caption-code">
<span class="caption">リスト6.11: リスト6.11: opcodeを定義する (eei.veryl)</span>
<pre class="list language-op">    const OP_OP_32    : logic&lt;7&gt; = 7'b0111011;
    const OP_OP_IMM_32: logic&lt;7&gt; = 7'b0011011;
</pre>
</div>
<p>次に、<code class="inline-code">InstCtrl</code>構造体に、32ビット単位で演算を行う命令であることを示す<code class="inline-code">is_op32</code>フラグを追加します(<span class="listref"><a href="./05-impl-rv64i.html#corectrl.veryl.addsubw-range.is_op32">リスト6.12</a></span>)。</p>
<div id="corectrl.veryl.addsubw-range.is_op32" class="caption-code">
<span class="caption">リスト6.12: リスト6.12: is_op32を追加する (corectrl.veryl)</span>
<pre class="list language-is_op32">    struct InstCtrl {
        itype   : InstType   , // 命令の形式
        rwb_en  : logic      , // レジスタに書き込むかどうか
        is_lui  : logic      , // LUI命令である
        is_aluop: logic      , // ALUを利用する命令である
        <b>is_op32 : logic      , // OP-32またはOP-IMM-32である</b>
        is_jump : logic      , // ジャンプ命令である
        is_load : logic      , // ロード命令である
        is_csr  : logic      , // CSR命令である
        funct3  : logic   &lt;3&gt;, // 命令のfunct3フィールド
        funct7  : logic   &lt;7&gt;, // 命令のfunct7フィールド
    }
</pre>
</div>
<p>inst_decoderモジュールの<code class="inline-code">InstCtrl</code>と即値を生成している部分を変更します(<span class="listref"><a href="./05-impl-rv64i.html#inst_decoder.veryl.addsubw-range.ctrl">リスト6.13</a></span>,<span class="listref"><a href="./05-impl-rv64i.html#inst_decoder.veryl.addsubw-range.imm">リスト6.14</a></span>)。これでデコードは完了です。</p>
<div id="inst_decoder.veryl.addsubw-range.ctrl" class="caption-code">
<span class="caption">リスト6.13: リスト6.13: OP-32, OP-IMM-32のInstCtrlの生成 (inst_decoder.veryl)</span>
<pre class="list language-ctrl">                                       is_op32を追加
    ctrl = {case op {                        ↓
        OP_LUI      : {InstType::U, T, T, F, <b>F</b>, F, F, F},
        OP_AUIPC    : {InstType::U, T, F, F, <b>F</b>, F, F, F},
        OP_JAL      : {InstType::J, T, F, F, <b>F</b>, T, F, F},
        OP_JALR     : {InstType::I, T, F, F, <b>F</b>, T, F, F},
        OP_BRANCH   : {InstType::B, F, F, F, <b>F</b>, F, F, F},
        OP_LOAD     : {InstType::I, T, F, F, <b>F</b>, F, T, F},
        OP_STORE    : {InstType::S, F, F, F, <b>F</b>, F, F, F},
        OP_OP       : {InstType::R, T, F, T, <b>F</b>, F, F, F},
        OP_OP_IMM   : {InstType::I, T, F, T, <b>F</b>, F, F, F},
        <b>OP_OP_32    : {InstType::R, T, F, T, T, F, F, F},</b>
        <b>OP_OP_IMM_32: {InstType::I, T, F, T, T, F, F, F},</b>
        OP_SYSTEM   : {InstType::I, T, F, F, <b>F</b>, F, F, T},
        default     : {InstType::X, F, F, F, <b>F</b>, F, F, F},
    }, f3, f7};
</pre>
</div>
<div id="inst_decoder.veryl.addsubw-range.imm" class="caption-code">
<span class="caption">リスト6.14: リスト6.14: OP-32, OP-IMM-32の即値の生成 (inst_decoder.veryl)</span>
<pre class="list language-imm">    imm = case op {
        OP_LUI, OP_AUIPC       : imm_u,
        OP_JAL                 : imm_j,
        OP_JALR, OP_LOAD       : imm_i,
        OP_OP_IMM, <b>OP_OP_IMM_32</b>: imm_i,
        OP_BRANCH              : imm_b,
        OP_STORE               : imm_s,
        default                : 'x,
    };
</pre>
</div>

<h3 class="none"><a id="h6-2-2"></a><span class="secno">6.2.2</span> ALUにADDW, SUBWを実装する</h3>
<p>制御フラグを生成できたので、それに応じて32ビットのADD, SUBを計算するようにします。</p>
<p>まず、32ビットの足し算と引き算の結果を生成します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.addsubw-range.32">リスト6.15</a></span>)。</p>
<div id="alu.veryl.addsubw-range.32" class="caption-code">
<span class="caption">リスト6.15: リスト6.15: 32ビットの足し算と引き算をする (alu.veryl)</span>
<pre class="list language-32">    let add32: UInt32 = op1[31:0] + op2[31:0];
    let sub32: UInt32 = op1[31:0] - op2[31:0];
</pre>
</div>
<p>次に、フラグによって演算結果を選択する関数<code class="inline-code">sel_w</code>を作成します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.addsubw-range.sel">リスト6.16</a></span>)。この関数は、<code class="inline-code">is_op32</code>が<code class="inline-code">1</code>なら<code class="inline-code">value32</code>を64ビットに符号拡張した値、<code class="inline-code">0</code>なら<code class="inline-code">value64</code>を返します。</p>
<div id="alu.veryl.addsubw-range.sel" class="caption-code">
<span class="caption">リスト6.16: リスト6.16: 演算結果を選択する関数を作成する (alu.veryl)</span>
<pre class="list language-sel">    function sel_w (
        is_op32: input logic ,
        value32: input UInt32,
        value64: input UInt64,
    ) -&gt; UInt64 {
        if is_op32 {
            return {value32[msb] repeat 32, value32};
        } else {
            return value64;
        }
    }
</pre>
</div>
<p><code class="inline-code">sel_w</code>関数を使用し、aluモジュールの演算処理を変更します。case文の足し算と引き算の部分を次のように変更します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.addsubw-range.case">リスト6.17</a></span>)。</p>
<div id="alu.veryl.addsubw-range.case" class="caption-code">
<span class="caption">リスト6.17: リスト6.17: 32ビットの演算結果を選択する (alu.veryl)</span>
<pre class="list language-case">    3'b000: result = if ctrl.itype == InstType::I | ctrl.funct7 == 0 {
        <b>sel_w(ctrl.is_op32, add32, add)</b>
    } else {
        <b>sel_w(ctrl.is_op32, sub32, sub)</b>
    };
</pre>
</div>

<h3 class="none"><a id="h6-2-3"></a><span class="secno">6.2.3</span> ADD[I]W, SUBW命令をテストする</h3>
<p>RV64I向けのテストを実行し、生成される結果ファイルを確認します(<span class="listref"><a href="./05-impl-rv64i.html#rv64ui-p.test.addsubw">リスト6.18</a></span>,<span class="listref"><a href="./05-impl-rv64i.html#results.txt.addsubw">リスト6.19</a></span>)。</p>
<div id="rv64ui-p.test.addsubw" class="cmd-code">
<span class="caption">リスト6.18: リスト6.18: RV64I向けのテストを実行する</span>
<pre class="list language-addsubw">$ <span class="userinput">make build</span>
$ <span class="userinput">make sim</span>
$ <span class="userinput">python3 test/test.py -r obj_dir/sim test/share rv64ui-p-</span>
</pre>
</div>
<div id="results.txt.addsubw" class="caption-code">
<span class="caption">リスト6.19: リスト6.19: テストの実行結果 (results/result.txt)</span>
<pre class="list language-addsubw">Test Result : 42 / 52
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-ld.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-lwu.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-ma_data.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-sd.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-slliw.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-sllw.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-sraiw.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-sraw.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-srliw.bin.hex
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-srlw.bin.hex
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-add.bin.hex
...
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-addiw.bin.hex
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-addw.bin.hex
...
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-subw.bin.hex
...
</pre>
</div>
<p>ADDIW, ADDW, SUBW命令のテストに成功していることを確認できます、また、未実装の命令以外のテストがPASSするようになっています。</p>

<h2 class="numbox"><a id="h6-3"></a><span class="secno">6.3</span> SLL[I]W, SRL[I]W, SRA[I]W命令の実装</h2>
<p>RV64Iでは、SLL[I], SRL[I], SRA[I]命令はrs1を0 ～ 63ビットシフトする命令になり、rs1の下位32ビットを0 ～ 31ビットシフトするSLL[I]W, SRL[I]W, SRA[I]W命令が追加されます。32ビットの演算結果は符号拡張します。</p>
<div id="sllsrlsraw" class="image">
<img src="images/05-impl-rv64i/sllsrlsraw.png" alt="SLL[I]W, SRL[I]W, SRA[I]W命令のフォーマット &lt;a href=&quot;bib.html#bib-isa-manual.1.37&quot;&gt;[6]&lt;/a&gt;" class="img" />
<p class="caption">
図6.2: SLL[I]W, SRL[I]W, SRA[I]W命令のフォーマット <a href="bib.html#bib-isa-manual.1.37">[6]</a>
</p>
</div>
<p>SLL[I]W, SRL[I]W, SRA[I]W命令のフォーマットは、RV32IのSLL[I], SRL[I], SRA[I]命令のopcodeを変えたものと同じです。SLLW, SRLW, SRAW命令はR形式で、opcodeは<code class="inline-code">OP-32</code>です。SLLIW, SRLIW, SRAIW命令はI形式で、opcodeは<code class="inline-code">OP-IMM-32</code>です。どちらのopcodeの命令も、ADD[I]W, SUBW命令の実装時にデコードが完了しています。</p>
<p>aluモジュールで、シフト演算の結果を生成します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.sllsrlsraw-range.let">リスト6.20</a></span>)。</p>
<div id="alu.veryl.sllsrlsraw-range.let" class="caption-code">
<span class="caption">リスト6.20: リスト6.20: 32ビットのシフト演算をする (alu.veryl)</span>
<pre class="list language-let">    let sll32: UInt32 = op1[31:0] &lt;&lt; op2[4:0];
    let srl32: UInt32 = op1[31:0] &gt;&gt; op2[4:0];
    let sra32: SInt32 = $signed(op1[31:0]) &gt;&gt;&gt; op2[4:0];
</pre>
</div>
<p>生成したシフト演算の結果を<code class="inline-code">sel_w</code>関数で選択するようにします。case文のシフト演算の部分を次のように変更します(<span class="listref"><a href="./05-impl-rv64i.html#alu.veryl.sllsrlsraw-range.case">リスト6.21</a></span>)。</p>
<div id="alu.veryl.sllsrlsraw-range.case" class="caption-code">
<span class="caption">リスト6.21: リスト6.21: 32ビットの演算結果を選択する (alu.veryl)</span>
<pre class="list language-case">    3'b001: result = <b>sel_w(ctrl.is_op32, sll32, sll)</b>;
    ...
    3'b101: result = if ctrl.funct7 == 0 {
        <b>sel_w(ctrl.is_op32, srl32, srl)</b>
    } else {
        <b>sel_w(ctrl.is_op32, sra32, sra)</b>
    };
</pre>
</div>

<h3 class="none"><a id="h6-3-1"></a><span class="secno">6.3.1</span> SLL[I]W, SRL[I]W, SRA[I]W命令をテストする</h3>
<p>RV64I向けのテストを実行し、生成される結果ファイルを確認します(<span class="listref"><a href="./05-impl-rv64i.html#results.txt.sllsrlsraw">リスト6.22</a></span>)。</p>
<div id="results.txt.sllsrlsraw" class="caption-code">
<span class="caption">リスト6.22: リスト6.22: テストの実行結果 (results/result.txt)</span>
<pre class="list language-sllsrlsraw">Test Result : 48 / 52
FAIL : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-ld.bin.hex
FAIL : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-lwu.bin.hex
FAIL : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-ma_data.bin.hex
FAIL : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sd.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-add.bin.hex
...
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sll.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-slli.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-slliw.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sllw.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sra.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-srai.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sraiw.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-sraw.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-srl.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-srli.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-srliw.bin.hex
PASS : /home/kanataso/Documents/bluecore/core/test/share/riscv-tests/isa/rv64ui-p-srlw.bin.hex
...
</pre>
</div>
<p>SLLW, SLLIW, SRLW, SRLIW, SRAW, SRAIW命令のテストに成功していることを確認できます。</p>

<h2 class="numbox"><a id="h6-4"></a><span class="secno">6.4</span> LWU命令の実装</h2>
<p>LB, LH命令は、ロードした値を符号拡張した値をレジスタに格納します。これに対して、LBU, LHU命令は、ロードした値をゼロで拡張した値をレジスタに格納します。</p>
<p>同様に、LW命令は、ロードした値を符号拡張した値をレジスタに格納します。これに対して、RV64Iでは、ロードした32ビットの値をゼロで拡張した値をレジスタに格納するLWU命令が追加されます。</p>
<div id="lwu" class="image">
<img src="images/05-impl-rv64i/lwu.png" alt="LWU命令のフォーマット&lt;a href=&quot;bib.html#bib-isa-manual.1.37&quot;&gt;[6]&lt;/a&gt;" class="img" />
<p class="caption">
図6.3: LWU命令のフォーマット<a href="bib.html#bib-isa-manual.1.37">[6]</a>
</p>
</div>
<p>LWU命令はI形式で、opcodeは<code class="inline-code">LOAD</code>です。ロード, ストア命令はfunct3によって区別することができます。LWU命令のfunct3は<code class="inline-code">110</code>です。デコード処理に変更は必要なく、メモリにアクセスする処理を変更する必要があります。</p>
<p>memunitモジュールの、ロードする部分を変換します。32ビットを<code class="inline-code">rdata</code>に割り当てるとき、<code class="inline-code">sext</code>によって符号拡張かゼロで拡張するかを選択するようにします(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.lwu-range.lwu">リスト6.23</a></span>)。</p>
<div id="memunit.veryl.lwu-range.lwu" class="caption-code">
<span class="caption">リスト6.23: リスト6.23: LWU命令の実装 (memunit.veryl)</span>
<pre class="list language-lwu">    2'b10  : {<b>sext &amp; D[31]</b> repeat W - 32, D[31:0]},
</pre>
</div>

<h3 class="none"><a id="h6-4-1"></a><span class="secno">6.4.1</span> LWU命令をテストする</h3>
<p>LWU命令のテストを実行します(<span class="listref"><a href="./05-impl-rv64i.html#rv64ui-p-lwu.test">リスト6.24</a></span>)。</p>
<div id="rv64ui-p-lwu.test" class="cmd-code">
<span class="caption">リスト6.24: リスト6.24: LWU命令をテストする</span>
<pre class="list language-test">$ <span class="userinput">make build</span>
$ <span class="userinput">make sim</span>
$ <span class="userinput">python3 test/test.py -r obj_dir/sim test/share rv64ui-p-lwu</span>
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-lwu.bin.hex
Test Result : 1 / 1
</pre>
</div>

<h2 class="numbox"><a id="h6-5"></a><span class="secno">6.5</span> LD, SD命令の実装</h2>
<p>RV64Iには、64ビット単位でロード, ストアを行うLD命令, SD命令が定義されています。</p>
<div id="ldsd" class="image">
<img src="images/05-impl-rv64i/ldsd.png" alt="LD, SD命令のフォーマット" class="img" />
<p class="caption">
図6.4: LD, SD命令のフォーマット
</p>
</div>
<p>LD命令はI形式で、opcodeは<code class="inline-code">LOAD</code>です。SD命令はS形式で、opcodeは<code class="inline-code">STORE</code>です。どちらの命令もfunct3は<code class="inline-code">011</code>です。デコード処理に変更は必要ありません。</p>

<h3 class="none"><a id="h6-5-1"></a><span class="secno">6.5.1</span> メモリの幅を広げる</h3>
<p>現在のメモリの1つのデータの幅(<code class="inline-code">MEM_DATA_WIDTH</code>)は32ビットですが、このままだと64ビットでロードやストアを行うときに、最低2回のメモリアクセスが必要です。これを1回のメモリアクセスで済ませるために、データの幅を32ビットから64ビットに広げます(<span class="listref"><a href="./05-impl-rv64i.html#eei.veryl.ldsd-range.width">リスト6.25</a></span>)。</p>
<div id="eei.veryl.ldsd-range.width" class="caption-code">
<span class="caption">リスト6.25: リスト6.25: MEM_DATA_WIDTHを64ビットに変更する (eei.veryl)</span>
<pre class="list language-width">    const MEM_DATA_WIDTH: u32 = <b>64</b>;
</pre>
</div>

<h3 class="none"><a id="h6-5-2"></a><span class="secno">6.5.2</span> 命令フェッチ処理を修正する</h3>
<p><code class="inline-code">XLEN</code>, <code class="inline-code">MEM_DATA_WIDTH</code>が変わっても、命令の長さ(<code class="inline-code">ILEN</code>)は32ビットのままです。そのため、topモジュールの<code class="inline-code">i_membus.rdata</code>の幅は32ビットなのに対し、<code class="inline-code">membus.rdata</code>は64ビットになり、ビット幅が一致しません。</p>
<p>ビット幅を合わせ、正しく命令をフェッチするために、64ビットの読み出しデータの上位32ビット,下位32ビットをアドレスの下位ビットで選択します。アドレスが8の倍数のときは下位32ビット,それ以外のときは上位32ビットを選択します。</p>
<p>まず、命令フェッチの要求のアドレスをレジスタに保存します(<span class="listref"><a href="./05-impl-rv64i.html#top.veryl.ldsd-range.last_iaddr">リスト6.26</a></span>,<span class="listref"><a href="./05-impl-rv64i.html#top.veryl.ldsd-range.always_arb">リスト6.27</a></span>)。</p>
<div id="top.veryl.ldsd-range.last_iaddr" class="caption-code">
<span class="caption">リスト6.26: リスト6.26: アドレスを保存するためのレジスタの定義 (top.veryl)</span>
<pre class="list language-last_iaddr">    var memarb_last_i    : logic;
    <b>var memarb_last_iaddr: Addr ;</b>
</pre>
</div>
<div id="top.veryl.ldsd-range.always_arb" class="caption-code">
<span class="caption">リスト6.27: リスト6.27: レジスタに命令フェッチの要求アドレスを保存する (top.veryl)</span>
<pre class="list language-always_arb">    // メモリアクセスを調停する
    always_ff {
        if_reset {
            memarb_last_i     = 0;
            <b>memarb_last_iaddr = 0;</b>
        } else {
            if membus.ready {
                memarb_last_i     = !d_membus.valid;
                <b>memarb_last_iaddr = i_membus.addr;</b>
            }
        }
    }
</pre>
</div>
<p>このレジスタの値を利用し、<code class="inline-code">i_membus.rdata</code>に割り当てる値を選択します(<span class="listref"><a href="./05-impl-rv64i.html#top.veryl.ldsd-range.rdata">リスト6.28</a></span>)。</p>
<div id="top.veryl.ldsd-range.rdata" class="caption-code">
<span class="caption">リスト6.28: リスト6.28: アドレスによってデータを選択する (top.veryl)</span>
<pre class="list language-rdata">    i_membus.rdata  = if memarb_last_iaddr[2] == 0 {
        membus.rdata[31:0]
    } else {
        membus.rdata[63:32]
    };
</pre>
</div>

<h3 class="none"><a id="h6-5-3"></a><span class="secno">6.5.3</span> SD命令を実装する</h3>
<p>SD命令の実装のためには、書き込むデータ(<code class="inline-code">wdata</code>)と書き込みマスク(<code class="inline-code">wmask</code>)を変更する必要があります。</p>
<p>書き込むデータは、アドレスの下位2ビットではなく下位3ビット分だけシフトするようにします(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.ldsd-range.wdata">リスト6.29</a></span>)。</p>
<div id="memunit.veryl.ldsd-range.wdata" class="caption-code">
<span class="caption">リスト6.29: リスト6.29: 書き込みデータの変更 (memunit.veryl)</span>
<pre class="list language-wdata">    req_wdata = rs2 &lt;&lt; {addr[<b>2</b>:0], 3'b0};
</pre>
</div>
<p>書き込みマスクは4ビットから8ビットに拡張されるため、アドレスの下位2ビットではなく下位3ビットで選択するようにします(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.ldsd-range.wmask">リスト6.30</a></span>)。</p>
<div id="memunit.veryl.ldsd-range.wmask" class="caption-code">
<span class="caption">リスト6.30: リスト6.30: 書き込みマスクの変更 (memunit.veryl)</span>
<pre class="list language-wmask">    req_wmask = case ctrl.funct3[1:0] {
        2'b00  : <b>8</b>'b1 &lt;&lt; addr[<b>2</b>:0],
        2'b01  : case addr[<b>2</b>:0] {
            <b>6      : 8'b11000000,</b>
            <b>4      : 8'b00110000,</b>
            2      : <b>8'b00001100</b>,
            0      : <b>8'b00000011</b>,
            default: 'x,
        },
        2'b10  : <b>case addr[2:0] {</b>
            <b>0      : 8'b00001111,</b>
            <b>4      : 8'b11110000,</b>
            <b>default: 'x,</b>
        <b>},</b>
        <b>2'b11  : 8'b11111111,</b>
        default: 'x,
    };
</pre>
</div>

<h3 class="none"><a id="h6-5-4"></a><span class="secno">6.5.4</span> LD命令を実装する</h3>
<p>メモリのデータ幅が64ビットに広がるため、<code class="inline-code">rdata</code>に割り当てる値を、アドレスの下位2ビットではなく下位3ビットで選択するようにします(<span class="listref"><a href="./05-impl-rv64i.html#memunit.veryl.ldsd-range.rdata">リスト6.31</a></span>)。</p>
<div id="memunit.veryl.ldsd-range.rdata" class="caption-code">
<span class="caption">リスト6.31: リスト6.31: rdataの変更 (memunit.veryl)</span>
<pre class="list language-rdata">    rdata = case ctrl.funct3[1:0] {
        2'b00  : case addr[<b>2</b>:0] {
            0      : {sext &amp; D[7] repeat W - 8, D[7:0]},
            1      : {sext &amp; D[15] repeat W - 8, D[15:8]},
            2      : {sext &amp; D[23] repeat W - 8, D[23:16]},
            3      : {sext &amp; D[31] repeat W - 8, D[31:24]},
            <b>4      : {sext &amp; D[39] repeat W - 8, D[39:32]},</b>
            <b>5      : {sext &amp; D[47] repeat W - 8, D[47:40]},</b>
            <b>6      : {sext &amp; D[55] repeat W - 8, D[55:48]},</b>
            <b>7      : {sext &amp; D[63] repeat W - 8, D[63:56]},</b>
            default: 'x,
        },
        2'b01  : case addr[<b>2</b>:0] {
            0      : {sext &amp; D[15] repeat W - 16, D[15:0]},
            2      : {sext &amp; D[31] repeat W - 16, D[31:16]},
            <b>4      : {sext &amp; D[47] repeat W - 16, D[47:32]},</b>
            <b>6      : {sext &amp; D[63] repeat W - 16, D[63:48]},</b>
            default: 'x,
        },
        2'b10  : <b>case addr[2:0] {</b>
            <b>0      : {sext &amp; D[31] repeat W - 32, D[31:0]},</b>
            <b>4      : {sext &amp; D[63] repeat W - 32, D[63:32]},</b>
            <b>default: 'x,</b>
        <b>},</b>
        <b>2'b11  : D,</b>
        default: 'x,
    };
</pre>
</div>

<h3 class="none"><a id="h6-5-5"></a><span class="secno">6.5.5</span> LD, SD命令をテストする</h3>
<p>LD, SD命令のテストを実行する前に、テストのHEXファイルを4バイト単位の改行から8バイト単位の改行に変更します(<span class="listref"><a href="./05-impl-rv64i.html#hex.8">リスト6.32</a></span>)。</p>
<div id="hex.8" class="cmd-code">
<span class="caption">リスト6.32: リスト6.32: HEXファイルを8バイト単位に変更する</span>
<pre class="list language-8">$ <span class="userinput">cd test</span>
$ <span class="userinput">find share/ -type f -name &quot;*.bin&quot; -exec sh -c &quot;python3 bin2hex.py 8 {} &gt; {}.hex&quot; \;</span>
</pre>
</div>
<p>riscv-testsを実行します(<span class="listref"><a href="./05-impl-rv64i.html#riscv-tests.ldsd">リスト6.33</a></span>)。</p>
<div id="riscv-tests.ldsd" class="cmd-code">
<span class="caption">リスト6.33: リスト6.33: RV32I, RV64Iをテストする</span>
<pre class="list language-ldsd">$ <span class="userinput">python3 test/test~st/share rv32ui-p-</span>
...
Test Result : 40 / 40
$ <span class="userinput">python3 test/test.py -r obj_dir/sim test/share rv64ui-p-</span>
...
FAIL : ~/core/test/share/riscv-tests/isa/rv64ui-p-ma_data.bin.hex
...
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-ld.bin.hex
PASS : ~/core/test/share/riscv-tests/isa/rv64ui-p-sd.bin.hex
...
Test Result : 51 / 52
</pre>
</div>
<p>RV64IのCPUを実装することができました。</p>

        </main>
        <nav class="page-navi">
          <a href="04b-riscvtests.html" class="page-prev">&#9664;</a>
          <a href="05a-pipeline.html" class="page-next">&#9654;</a>
        </nav>
        <footer>
        </footer>
      </div>
    </div>
  </body>
</html>
<!-- layout.html5.erb -->
