module-sts testcase4:
initial : s0
output act1_H_ : {s0 -> s1}
input act2_L_ : {s1 -> s2}
hide act3 : {s2 -> s3}
endmodule-sts