HW実験第6,7回レポート

情報科学科3年 水田黎 05151027

1.方針
浮動小数点加算器をVHDLで表現するとともに、多くの入力に対しなるべく早く出力するような工夫を施す。

2.結果
VHDLで浮動小数点加算器を作成した(添付ファイルのfaddフォルダ内にある)。
出力に50nsほどかかるというISEの箴言に耳を傾けながら、次にmodelsimで波形を出力させた。
ファイルに出力させ整形した(添付ファイルのtestフォルダ内にある)。
cプログラムでもとのfadd.cと結果を比較した。


3.
