--- 
layout: post
---
<div class="header">
  <div class="numbrerUnit">8</div>
  <h1>Tipos de memoria</h1>
  <subtitle> </subtitle>
</div>

(16 p√°ginas)

## 1. Memorias est√°ticas: SRAM
### 1.1. SRAM as√≠ncrona
Tecnolog√≠a que emplean las cach√©s, y solamente requieren una fuente de alimentaci√≥n para mantener su estado. Pueden ser s√≠ncronas o as√≠ncronas.
Son m√°s r√°pidas que las DRAM pero tienen menos capacidad de almacenamiento.
<center><img src="https://i.gyazo.com/9c3600c9d61443d5648654905711fd45.png"></center>

#### 1.1.1. Ciclo de lectura
<center><img src="https://i.gyazo.com/6addfd4e2806feb654840bf7b0587206.png"></center>

#### 1.1.2. Ciclo de escritura
<center><img src="https://i.gyazo.com/41c81c4158d492221c7727a9a60a6b73.png"></center>

#### 1.1.3. Celda b√°sica
La unidad b√°sica de almacenamiento es lo que llamamos celdas. Es el m√≥dulo m√°s b√°sico, y en el caso de las SRAM equivale a biestables.
<center><img src="https://i.gyazo.com/a3fa1133e0fee411ec41db996b823c14.png"></center>

> Una celda es 4x4 (4 palabras de 4 bits cada una)


<blockquote>
  <b>¬øPor qu√© se usan estructuras matriciales?</b> <br>
  Por la longitud de las l√≠neas<br><br>
  
  <b>¬øTiene alguna desventaja utiliza estructiras m√°s lineales?</b><br>
</blockquote>
#### 1.1.4. Esquema general

## 2. Mapa de memoria
Conjunto de todas las posibles direcciones a las que puede acceder un procesador mediante sus buses de datos, direcciones y control.

<blockquote>Por ejemplo, 16 l√≠neas de direcciones y 8 de datos nos lleva a un mapa de 64K posiciones de 8 bits cada una.</blockquote>

### 2.1. Mapa de memoria y E/S
#### 2.1.1. E/S mapeada en memoria
- Si la memoria f√≠sica ocupa menos que la capacidad de direccionamiento
- Se usa parte del espacio de direccionamiento para dispositivos de E/S

#### 2.1.2. E/S independiente
- Existe un espacio de direcciones diferente
- Se decide el uso del bus de direcciones mediante una se√±al de control ( ùêºùëÇ/ùëÄ )

## 3. Memorias din√°micas: DRAM
Ademas de una fuente de alimentaci√≥n necesitan ser refrescadas periodicamente. Ahora en vez de ser transistores, se basan en un condensador y un circutio de conmutaci√≥n transistorizado. En menos espacio se puede tener mucha m√°s capacidad.

> Ejemplo estructura interna 64K x 1

### 3.1. Mejoras
#### 3.1.1. El entrelazado
<blockquote>
  <b>Sup√≥n que dispones de 4 m√≥dulos de DRAM de 4 palabras cada uno. Quieres construir una memoria de 16 palabras. F√°cil, ¬øno?</b>
  En lugar de hacer que los bit significativos de la palabra definan el m√≥dulo (XX)XX, haremos que los mneos significativos sean los que definen el modulo XX(XX). Esto se hace as√≠, porque a nivel de eficiencia se puede evadir el tiempo de refresco para acceder a otra palabra del modulo al que ya se ha accdido proeviamente.
</blockquote>
<center><img src="https://i.gyazo.com/c0e71e562510d155f81f19716bd29e8e.png"></center>

#### 3.1.2. Otras
##### 3.1.2.1. CDRAM (Cache DRAM)
 - Incluye peque√±a memoria SRAM que act√∫a como cach√© de las √∫ltimas filas accedidas. 
 - Accesos m√°s r√°pidos para datos de filas recientemente accedidas
 - Simultanear una lectura o escritura con el refresco de la memoria.
 
##### 3.1.2.2. SDRAM (Synchronus DRAM)
 - Utiliza una se√±al de reloj externa para sincronizar su intercambio de datos con el procesador
 - Incluye una peque√±a memoria SRAM que recoge la direcci√≥n y la orden
 - Responde despu√©s de un n√∫mero determinado de ciclos de reloj. E
 <blockquote>Ejemplo: DDR, capaces de escribir/leer m√°s de una palabra por ciclo (2 la DDR, 4 la DDR2, 8 la DDR3‚Ä¶)</blockquote>
 
##### 3.1.2.3. RDRAM (Rambus DRAM)
 - Sustituyen las l√≠neas de selecci√≥n de fila y columna por un bus entre la DRAM y el procesador. 
 - Superada en una guerra de patentes por la SDRAM, m√°s barata y, al final, tambi√©n con mejor 
rendimiento. 
<blockquote>Ejemplo: Memoria de la Nintendo 64 o la PS2. </blockquote>
