41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Sin, Nelly
22 12 54 52 34 0 \NUL
nesin
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
20 689 141 748 122 0
in1_3
20 689 159 748 140 0
in1_2
20 689 177 748 158 0
in1_1
20 689 195 748 176 0
in1_0
20 689 225 748 206 0
in2_3
20 689 243 748 224 0
in2_2
20 689 261 748 242 0
in2_1
20 689 279 748 260 0
in2_0
20 690 309 749 290 0
alu_3
20 690 327 749 308 0
alu_2
20 690 345 749 326 0
alu_1
20 690 363 749 344 0
alu_0
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Sin, Nelly
22 12 54 52 34 0 \NUL
nesin
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 23 352 82 333 0
kpad_1
19 23 334 82 315 0
kpad_2
19 23 316 82 297 0
kpad_3
19 23 370 82 351 0
kpad_0
19 21 417 80 398 0
wadr_1
19 21 399 80 380 0
wadr_0
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Sin, Nelly
22 12 54 52 34 0 \NUL
nesin
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
20 677 125 736 106 0
reg0_3
20 681 163 740 144 0
reg0_2
20 689 213 748 194 0
reg0_1
20 695 277 754 258 0
reg0_0
24 558 148 607 76 1 1 1
24 560 239 609 167 1 1 1
24 560 327 609 255 1 1 1
24 562 425 611 353 1 1 1
19 370 90 429 71 0
clear
15 488 92 537 43
5 464 108 513 59 0
19 51 199 110 180 0
wadr_1
19 51 175 110 156 0
wadr_0
19 46 252 105 233 0
update
19 43 350 102 331 0
kpad_1
19 43 332 102 313 0
kpad_2
19 43 314 102 295 0
kpad_3
19 43 368 102 349 0
kpad_0
19 42 420 101 401 0
sel
14 134 488 183 439
3 172 168 221 119 0 1
3 176 220 225 171 0 1
3 270 166 319 117 0 0
3 404 178 453 129 0 0
1 678 115 604 96
1 606 187 682 153
1 606 275 690 203
1 608 373 696 267
1 534 67 572 78
1 534 67 574 169
1 534 67 574 257
1 576 355 534 67
1 426 80 465 83
1 572 144 510 83
1 510 83 574 235
1 574 323 510 83
1 510 83 576 421
1 99 304 559 96
1 99 322 561 187
1 99 340 561 275
1 99 358 563 373
1 107 165 173 129
1 222 195 271 155
1 218 143 271 127
1 107 189 177 181
1 107 189 177 209
1 107 165 173 157
1 405 167 102 242
1 316 141 405 139
1 450 153 559 114
1 450 153 561 205
1 450 153 561 293
1 450 153 563 391
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 75 10 0 \NUL
Sin,Nelly
22 12 54 52 34 0 \NUL
nesin
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
20 693 201 752 182 0
reg1_3
20 693 219 752 200 0
reg1_2
20 693 237 752 218 0
reg1_1
20 693 255 752 236 0
reg1_0
24 602 194 651 122 1 1 1
24 604 285 653 213 1 1 1
24 604 373 653 301 1 1 1
24 606 471 655 399 1 1 1
19 388 48 447 29 0
clear
15 532 138 581 89
5 478 78 527 29 0
19 33 171 92 152 0
wadr_1
19 33 147 92 128 0
wadr_0
19 30 206 89 187 0
update
3 188 190 237 141 0 1
3 270 152 319 103 0 0
3 368 200 417 151 0 0
19 43 350 102 331 0
kpad_1
19 43 332 102 313 0
kpad_2
19 43 314 102 295 0
kpad_3
19 43 368 102 349 0
kpad_0
19 42 420 101 401 0
sel
14 134 488 183 439
1 578 113 616 124
1 578 113 618 215
1 578 113 618 303
1 620 401 578 113
1 648 142 694 191
1 650 233 694 209
1 650 321 694 227
1 652 419 694 245
1 444 38 479 53
1 524 53 616 190
1 618 281 524 53
1 618 369 524 53
1 620 467 524 53
1 89 161 189 151
1 89 161 189 179
1 89 137 271 113
1 234 165 271 141
1 316 127 369 161
1 86 196 369 189
1 603 160 414 175
1 414 175 605 251
1 414 175 605 339
1 414 175 607 437
1 99 304 603 142
1 99 322 605 233
1 605 321 99 340
1 99 358 607 419
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Sin, Nelly
22 12 54 52 34 0 \NUL
nesin
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 560 200 609 128 1 1 1
24 562 291 611 219 1 1 1
24 562 379 611 307 1 1 1
24 564 477 613 405 1 1 1
19 366 124 425 105 0
clear
15 490 144 539 95
20 711 245 770 226 0
reg2_3
20 711 263 770 244 0
reg2_2
20 711 281 770 262 0
reg2_1
20 711 299 770 280 0
reg2_0
5 448 152 497 103 0
19 43 350 102 331 0
kpad_1
19 43 332 102 313 0
kpad_2
19 43 314 102 295 0
kpad_3
19 43 368 102 349 0
kpad_0
19 42 420 101 401 0
sel
14 134 488 183 439
19 35 139 94 120 0
wadr_1
19 31 171 90 152 0
wadr_0
19 30 206 89 187 0
update
3 196 156 245 107 0 0
3 138 202 187 153 0 1
3 346 204 395 155 0 0
1 536 119 574 130
1 536 119 576 221
1 536 119 576 309
1 578 407 536 119
1 606 148 712 235
1 608 239 712 253
1 608 327 712 271
1 610 425 712 289
1 422 114 449 127
1 494 127 574 196
1 576 287 494 127
1 494 127 576 375
1 494 127 578 473
1 91 129 197 117
1 87 161 139 163
1 87 161 139 191
1 184 177 197 145
1 242 131 347 165
1 86 196 347 193
1 392 179 561 166
1 563 257 392 179
1 392 179 563 345
1 565 443 392 179
1 561 148 99 304
1 99 322 563 239
1 99 340 563 327
1 565 425 99 358
38 6
20 717 213 776 194 0
reg3_3
20 717 231 776 212 0
reg3_2
20 717 249 776 230 0
reg3_1
20 717 267 776 248 0
reg3_0
24 574 172 623 100 1 1 1
24 576 263 625 191 1 1 1
24 576 351 625 279 1 1 1
24 578 449 627 377 1 1 1
19 416 94 475 75 0
clear
15 504 116 553 67
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Sin, Nelly
22 12 54 52 34 0 \NUL
nesin
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 51 334 110 315 0
kpad_1
19 51 316 110 297 0
kpad_2
19 51 298 110 279 0
kpad_3
19 51 352 110 333 0
kpad_0
19 42 420 101 401 0
sel
14 134 488 183 439
19 101 165 160 146 0
wadr_1
19 101 141 160 122 0
wadr_0
19 98 200 157 181 0
update
3 216 141 265 92 0 0
3 280 187 329 138 0 0
1 472 84 588 168
1 472 84 590 259
1 472 84 590 347
1 592 445 472 84
1 550 91 588 102
1 550 91 590 193
1 550 91 590 281
1 592 379 550 91
1 620 120 718 203
1 622 211 718 221
1 622 299 718 239
1 624 397 718 257
1 157 131 217 102
1 217 130 157 155
1 262 116 281 148
1 154 190 281 176
1 326 162 575 138
1 326 162 577 229
1 577 317 326 162
1 326 162 579 415
1 107 288 575 120
1 107 306 577 211
1 577 299 107 324
1 107 342 579 397
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
