/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:13:58 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_EP_CFG_MSI_H__
#define BCHP_PCIE_0_EP_CFG_MSI_H__

/***************************************************************************
 *PCIE_0_EP_CFG_MSI
 ***************************************************************************/
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP           0x00472058 /* [RW] msi_cap */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L        0x0047205c /* [RW] msi_addr_l */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_H        0x00472060 /* [RW] msi_addr_h */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA          0x00472064 /* [RW] msi_data */

/***************************************************************************
 *MSI_CAP - msi_cap
 ***************************************************************************/
/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: RESERVED0 [31:25] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_RESERVED0_MASK              0xfe000000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_RESERVED0_SHIFT             25

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MSI_PVMASK_CAPABLE [24:24] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_PVMASK_CAPABLE_MASK     0x01000000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_PVMASK_CAPABLE_SHIFT    24
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_PVMASK_CAPABLE_DEFAULT  0x00000000

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: CAP_64BIT [23:23] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_CAP_64BIT_MASK              0x00800000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_CAP_64BIT_SHIFT             23
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_CAP_64BIT_DEFAULT           0x00000001

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MULTI_MSG_EN [22:20] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_EN_MASK           0x00700000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_EN_SHIFT          20
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_EN_DEFAULT        0x00000000

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MULTI_MSG_CAP [19:17] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_CAP_MASK          0x000e0000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_CAP_SHIFT         17
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MULTI_MSG_CAP_DEFAULT       0x00000003

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MSI_ENABLE [16:16] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_ENABLE_MASK             0x00010000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_ENABLE_SHIFT            16
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_ENABLE_DEFAULT          0x00000000

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MSI_NEXT_CAP_PTR [15:08] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_NEXT_CAP_PTR_MASK       0x0000ff00
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_NEXT_CAP_PTR_SHIFT      8
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_NEXT_CAP_PTR_DEFAULT    0x000000a0

/* PCIE_0_EP_CFG_MSI :: MSI_CAP :: MSI_CAP_ID [07:00] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_CAP_ID_MASK             0x000000ff
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_CAP_ID_SHIFT            0
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_CAP_MSI_CAP_ID_DEFAULT          0x00000005

/***************************************************************************
 *MSI_ADDR_L - msi_addr_l
 ***************************************************************************/
/* PCIE_0_EP_CFG_MSI :: MSI_ADDR_L :: VAL [31:02] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L_VAL_MASK                 0xfffffffc
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L_VAL_SHIFT                2
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L_VAL_DEFAULT              0x00000000

/* PCIE_0_EP_CFG_MSI :: MSI_ADDR_L :: RESERVED0 [01:00] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L_RESERVED0_MASK           0x00000003
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_L_RESERVED0_SHIFT          0

/***************************************************************************
 *MSI_ADDR_H - msi_addr_h
 ***************************************************************************/
/* PCIE_0_EP_CFG_MSI :: MSI_ADDR_H :: MSI_ADDR_H [31:00] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_H_MSI_ADDR_H_MASK          0xffffffff
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_H_MSI_ADDR_H_SHIFT         0
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_ADDR_H_MSI_ADDR_H_DEFAULT       0x00000000

/***************************************************************************
 *MSI_DATA - msi_data
 ***************************************************************************/
/* PCIE_0_EP_CFG_MSI :: MSI_DATA :: RESERVED0 [31:16] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA_RESERVED0_MASK             0xffff0000
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA_RESERVED0_SHIFT            16

/* PCIE_0_EP_CFG_MSI :: MSI_DATA :: MSI_DATA [15:00] */
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA_MSI_DATA_MASK              0x0000ffff
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA_MSI_DATA_SHIFT             0
#define BCHP_PCIE_0_EP_CFG_MSI_MSI_DATA_MSI_DATA_DEFAULT           0x00000000

#endif /* #ifndef BCHP_PCIE_0_EP_CFG_MSI_H__ */

/* End of File */
