TimeQuest Timing Analyzer report for bus_ia
Mon Dec  3 15:39:00 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.66 MHz ; 153.66 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.508 ; -586.555      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.349 ; -0.349        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.055 ; -0.879        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.185 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -403.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.508 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.543      ;
; -5.481 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.516      ;
; -5.207 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.242      ;
; -5.123 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.158      ;
; -5.068 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.103      ;
; -5.003 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.038      ;
; -5.002 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.037      ;
; -4.976 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.011      ;
; -4.975 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.010      ;
; -4.702 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.737      ;
; -4.701 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.736      ;
; -4.618 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.653      ;
; -4.617 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.652      ;
; -4.599 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.634      ;
; -4.572 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.607      ;
; -4.563 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.598      ;
; -4.562 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.597      ;
; -4.471 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.506      ;
; -4.298 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.333      ;
; -4.238 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.273      ;
; -4.214 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.249      ;
; -4.178 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.213      ;
; -4.159 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.194      ;
; -4.151 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.186      ;
; -3.966 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.001      ;
; -3.965 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.000      ;
; -3.935 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.970      ;
; -3.934 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.969      ;
; -3.908 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.943      ;
; -3.901 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.936      ;
; -3.877 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.912      ;
; -3.805 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.840      ;
; -3.793 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.828      ;
; -3.791 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.826      ;
; -3.745 ; h100:inst16|R[0]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.781      ;
; -3.738 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.773      ;
; -3.733 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.768      ;
; -3.732 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.767      ;
; -3.694 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.729      ;
; -3.667 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.702      ;
; -3.634 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.669      ;
; -3.599 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.634      ;
; -3.562 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.597      ;
; -3.550 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.585      ;
; -3.495 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.530      ;
; -3.494 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.529      ;
; -3.493 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.528      ;
; -3.429 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.464      ;
; -3.428 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.463      ;
; -3.398 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.433      ;
; -3.397 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.432      ;
; -3.393 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.428      ;
; -3.329 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.364      ;
; -3.317 ; h100:inst16|R[2]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 4.359      ;
; -3.309 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.344      ;
; -3.286 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.321      ;
; -3.285 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.320      ;
; -3.283 ; h100:inst16|R[0]                   ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.319      ;
; -3.274 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[3]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.310      ;
; -3.273 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[2]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.309      ;
; -3.254 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.289      ;
; -3.244 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.280      ;
; -3.222 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[5]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.258      ;
; -3.207 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[4]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.243      ;
; -3.194 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[1]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.230      ;
; -3.194 ; h100:inst16|R[1]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 4.237      ;
; -3.193 ; plus12:inst2|R_tft[19]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.229      ;
; -3.175 ; moduler:inst10|C[0]~_emulated      ; serpentinprog:inst15|state.ST_NEXT    ; clk          ; clk         ; 1.000        ; -0.010     ; 4.201      ;
; -3.173 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.209      ;
; -3.173 ; moduler:inst10|C[0]~_emulated      ; serpentinprog:inst15|state.ST_INIT    ; clk          ; clk         ; 1.000        ; -0.010     ; 4.199      ;
; -3.141 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.176      ;
; -3.094 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.129      ;
; -3.093 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.128      ;
; -3.091 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.126      ;
; -3.062 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|state                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.098      ;
; -3.060 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[0]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.096      ;
; -3.025 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.060      ;
; -3.024 ; h100:inst16|R[0]                   ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.060      ;
; -3.020 ; h100:inst16|R[5]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 4.062      ;
; -3.003 ; h100:inst16|R[0]                   ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.039      ;
; -2.995 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.030      ;
; -2.966 ; h100:inst16|R[3]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 4.009      ;
; -2.938 ; h100:inst16|R[6]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.980      ;
; -2.935 ; wrapper:inst17|state.ST_READ_BUSIN ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 3.971      ;
; -2.924 ; plus12:inst2|R_tft[32]             ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.008     ; 3.952      ;
; -2.910 ; initiateur:inst|R_32[28]           ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 3.940      ;
; -2.910 ; initiateur:inst|R_32[28]           ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.006     ; 3.940      ;
; -2.908 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.943      ;
; -2.898 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.933      ;
; -2.894 ; h100:inst16|R[4]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 3.937      ;
; -2.882 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.917      ;
; -2.880 ; h100:inst16|R[0]                   ; h100:inst16|R[14]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.916      ;
; -2.880 ; initiateur:inst|R_tft[28]          ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 3.910      ;
; -2.880 ; initiateur:inst|R_tft[28]          ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.006     ; 3.910      ;
; -2.879 ; plus12:inst2|R_tft[32]             ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.907      ;
; -2.863 ; h100:inst16|R[7]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.905      ;
; -2.855 ; h100:inst16|R[2]                   ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.897      ;
; -2.849 ; initiateur:inst|R_32[29]           ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 3.879      ;
; -2.849 ; initiateur:inst|R_32[29]           ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.006     ; 3.879      ;
; -2.848 ; h100:inst16|R[0]                   ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.884      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.349 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.577      ; 0.494      ;
; 0.122  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.424      ; 0.812      ;
; 0.134  ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.584      ; 0.984      ;
; 0.176  ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.584      ; 1.026      ;
; 0.186  ; reset                                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 2.660      ; 3.112      ;
; 0.391  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|R_SS[5]                          ; wrapper:inst17|R_SS[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.513  ; wrapper:inst17|R_tft[32]                        ; plus12:inst2|R_tft[32]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.513  ; wrapper:inst17|R_tft[38]                        ; plus12:inst2|R_tft[38]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.516  ; initiateur:inst|R_tft[16]                       ; wrapper:inst17|R_tft[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; terminateurSplit:inst5|R[11]                    ; terminateurSplit:inst5|R[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; initiateur:inst|R_tft[11]                       ; wrapper:inst17|R_tft[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; initiateur:inst|R_tft[8]                        ; wrapper:inst17|R_tft[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; terminateurSplit:inst5|R[20]                    ; terminateurSplit:inst5|R[12]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; terminateurSplit:inst5|R[27]                    ; terminateurSplit:inst5|R[19]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; terminateur:inst3|R_tft[25]                     ; initiateur:inst|R_tft[25]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; rs232in:inst4|R_sh[7]                           ; initiateur:inst|R_data[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; terminateur:inst3|R_tft[14]                     ; initiateur:inst|R_tft[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; wrapper:inst17|R_N_CLOCK[4]                     ; h100:inst16|R[5]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; rs232in:inst4|R_sh[0]                           ; initiateur:inst|R_data[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; rs232out:inst6|R_data[4]                        ; rs232out:inst6|R_data[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; terminateur:inst3|R_tft[38]                     ; initiateur:inst|R_tft[38]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_NDATA_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; terminateurSplit:inst5|R[18]                    ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; rs232out:inst6|R_data[3]                        ; rs232out:inst6|R_data[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; terminateurSplit:inst5|R[28]                    ; terminateurSplit:inst5|R[20]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; terminateur:inst3|R_tft[32]                     ; initiateur:inst|R_tft[32]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|R_sh[2]                           ; initiateur:inst|R_data[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232out:inst6|R_data[6]                        ; rs232out:inst6|R_data[5]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; terminateurSplit:inst5|R[22]                    ; terminateurSplit:inst5|R[14]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; rs232out:inst6|R_data[2]                        ; rs232out:inst6|R_data[1]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.MainLoop                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; initiateur:inst|R_32[13]                        ; initiateur:inst|R_32[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; terminateurSplit:inst5|R[31]                    ; terminateurSplit:inst5|R[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[31]                        ; initiateur:inst|R_32[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; initiateur:inst|R_32[28]                        ; initiateur:inst|R_32[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; initiateur:inst|R_32[25]                        ; initiateur:inst|R_32[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; initiateur:inst|R_32[14]                        ; wrapper:inst17|R_tft[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; initiateur:inst|R_32[13]                        ; wrapper:inst17|R_tft[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; initiateur:inst|R_32[26]                        ; initiateur:inst|R_32[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.055 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.055 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.055 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.055 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.055 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.055 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 2.679      ; 3.270      ;
; -0.041 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.041 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.227      ;
; -0.016 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.016 ; reset     ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.500        ; 2.660      ; 3.212      ;
; -0.009 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.194      ;
; -0.009 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.194      ;
; -0.009 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.194      ;
; 0.004  ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 2.660      ; 3.192      ;
; 0.004  ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 2.660      ; 3.192      ;
; 0.004  ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 2.660      ; 3.192      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.044  ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.160      ;
; 0.048  ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 2.674      ; 3.162      ;
; 0.048  ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 2.674      ; 3.162      ;
; 0.048  ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 2.674      ; 3.162      ;
; 0.056  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.056  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.129      ;
; 0.071  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.071  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.071  ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.071  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.071  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.071  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.125      ;
; 0.078  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.078  ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.500        ; 2.650      ; 3.108      ;
; 0.085  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; tickswitch:inst1|R                              ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.085  ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.101      ;
; 0.445  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.445  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.445  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.445  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.445  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.445  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 1.000        ; 2.679      ; 3.270      ;
; 0.459  ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
; 0.459  ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
; 0.459  ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
; 0.459  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
; 0.459  ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
; 0.459  ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 1.000        ; 2.650      ; 3.227      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; tickswitch:inst1|R                              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.185 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.101      ;
; 0.192 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.192 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.108      ;
; 0.199 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.199 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.199 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.199 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.199 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.199 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.660      ; 3.125      ;
; 0.214 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.214 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.129      ;
; 0.222 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.674      ; 3.162      ;
; 0.222 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.674      ; 3.162      ;
; 0.222 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.674      ; 3.162      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.226 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.160      ;
; 0.266 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 2.660      ; 3.192      ;
; 0.266 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 2.660      ; 3.192      ;
; 0.266 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 2.660      ; 3.192      ;
; 0.279 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.194      ;
; 0.279 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.194      ;
; 0.279 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.194      ;
; 0.286 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.286 ; reset     ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 2.660      ; 3.212      ;
; 0.311 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.311 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.227      ;
; 0.325 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.325 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.325 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.325 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.325 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.325 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 2.679      ; 3.270      ;
; 0.685 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
; 0.685 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; -0.500       ; 2.650      ; 3.101      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 6.534 ; 6.534 ; Rise       ; clk             ;
; SEL2      ; clk        ; 6.470 ; 6.470 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.286 ; 3.286 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.747 ; 2.747 ; Rise       ; clk             ;
; reset     ; clk        ; 1.642 ; 1.642 ; Rise       ; clk             ;
; rx        ; clk        ; 3.207 ; 3.207 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.656 ; 2.656 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.807 ; 2.807 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 2.080 ; 2.080 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -6.275 ; -6.275 ; Rise       ; clk             ;
; SEL2      ; clk        ; -6.211 ; -6.211 ; Rise       ; clk             ;
; ivdf0     ; clk        ; -0.342 ; -0.342 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.314 ; -0.314 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.177 ; -0.177 ; Rise       ; clk             ;
; reset     ; clk        ; -0.186 ; -0.186 ; Rise       ; clk             ;
; rx        ; clk        ; -2.977 ; -2.977 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.077 ; -1.077 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.943 ; -0.943 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.806 ; -0.806 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 14.727 ; 14.727 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 12.966 ; 12.966 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 13.213 ; 13.213 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 12.564 ; 12.564 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 13.515 ; 13.515 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 14.727 ; 14.727 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 13.757 ; 13.757 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 11.464 ; 11.464 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.555  ; 9.555  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.581  ; 9.581  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.050  ; 9.050  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
; dvdf        ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
; tx          ; clk        ; 8.011  ; 8.011  ; Rise       ; clk             ;
; diode       ; reset      ; 9.931  ; 9.931  ; Rise       ; reset           ;
; diode       ; reset      ; 9.931  ; 9.931  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 10.447 ; 10.447 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 11.502 ; 11.502 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 11.220 ; 11.220 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 10.522 ; 10.522 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 10.013 ; 10.013 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 8.861  ; 8.861  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.141  ; 9.141  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.356  ; 9.356  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.346  ; 9.346  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 8.861  ; 8.861  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
; dvdf        ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
; tx          ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
; diode       ; reset      ; 9.931  ; 9.931  ; Rise       ; reset           ;
; diode       ; reset      ; 9.931  ; 9.931  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.955 ; 15.955 ; 15.955 ; 15.955 ;
; SEL1       ; SS[1]       ; 16.297 ; 16.297 ; 16.297 ; 16.297 ;
; SEL1       ; SS[2]       ; 15.979 ; 15.979 ; 15.979 ; 15.979 ;
; SEL1       ; SS[3]       ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; SEL1       ; SS[4]       ; 17.006 ; 17.006 ; 17.006 ; 17.006 ;
; SEL1       ; SS[5]       ; 16.739 ; 16.739 ; 16.739 ; 16.739 ;
; SEL1       ; SS[6]       ; 14.889 ; 14.889 ; 14.889 ; 14.889 ;
; SEL2       ; SS[0]       ; 16.021 ; 16.021 ; 16.021 ; 16.021 ;
; SEL2       ; SS[1]       ; 16.395 ; 16.395 ; 16.395 ; 16.395 ;
; SEL2       ; SS[2]       ; 16.070 ; 16.070 ; 16.070 ; 16.070 ;
; SEL2       ; SS[3]       ; 16.550 ; 16.550 ; 16.550 ; 16.550 ;
; SEL2       ; SS[4]       ; 17.115 ; 17.115 ; 17.115 ; 17.115 ;
; SEL2       ; SS[5]       ; 16.812 ; 16.812 ; 16.812 ; 16.812 ;
; SEL2       ; SS[6]       ; 14.672 ; 14.672 ; 14.672 ; 14.672 ;
; ivdf0      ; dvdf0       ; 5.219  ;        ;        ; 5.219  ;
; ivdf1      ; dvdf1       ; 5.671  ;        ;        ; 5.671  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.380 ; 14.585 ; 14.585 ; 15.380 ;
; SEL1       ; SS[1]       ; 14.507 ; 14.507 ; 14.507 ; 14.507 ;
; SEL1       ; SS[2]       ; 15.812 ; 15.804 ; 15.804 ; 15.812 ;
; SEL1       ; SS[3]       ; 15.625 ; 16.317 ; 16.317 ; 15.625 ;
; SEL1       ; SS[4]       ; 15.342 ; 16.029 ; 16.029 ; 15.342 ;
; SEL1       ; SS[5]       ; 14.637 ; 15.724 ; 15.724 ; 14.637 ;
; SEL1       ; SS[6]       ; 14.364 ; 14.364 ; 14.364 ; 14.364 ;
; SEL2       ; SS[0]       ; 15.471 ; 14.693 ; 14.693 ; 15.471 ;
; SEL2       ; SS[1]       ; 14.718 ; 15.418 ; 15.418 ; 14.718 ;
; SEL2       ; SS[2]       ; 15.900 ; 15.864 ; 15.864 ; 15.900 ;
; SEL2       ; SS[3]       ; 16.442 ; 15.675 ; 15.675 ; 16.442 ;
; SEL2       ; SS[4]       ; 16.102 ; 15.392 ; 15.392 ; 16.102 ;
; SEL2       ; SS[5]       ; 15.790 ; 14.687 ; 14.687 ; 15.790 ;
; SEL2       ; SS[6]       ; 14.672 ; 14.672 ; 14.672 ; 14.672 ;
; ivdf0      ; dvdf0       ; 5.219  ;        ;        ; 5.219  ;
; ivdf1      ; dvdf1       ; 5.671  ;        ;        ; 5.671  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.794 ; -88.266       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.496 ; -1.683        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.428 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.141 ; -9.334        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -403.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.794 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.826      ;
; -1.786 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.818      ;
; -1.667 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.699      ;
; -1.640 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.672      ;
; -1.640 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.672      ;
; -1.591 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.623      ;
; -1.589 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.621      ;
; -1.583 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.615      ;
; -1.581 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.613      ;
; -1.464 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.496      ;
; -1.462 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.494      ;
; -1.437 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.437 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.435 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.467      ;
; -1.435 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.467      ;
; -1.419 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.451      ;
; -1.411 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.443      ;
; -1.386 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.418      ;
; -1.292 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.324      ;
; -1.265 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.297      ;
; -1.265 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.297      ;
; -1.255 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.287      ;
; -1.244 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.275      ;
; -1.236 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.267      ;
; -1.230 ; h100:inst16|R[0]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.262      ;
; -1.183 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.215      ;
; -1.181 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.213      ;
; -1.174 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.206      ;
; -1.166 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.198      ;
; -1.164 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.196      ;
; -1.143 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.175      ;
; -1.120 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.152      ;
; -1.117 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.148      ;
; -1.098 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.130      ;
; -1.090 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.121      ;
; -1.090 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.121      ;
; -1.052 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.084      ;
; -1.050 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.082      ;
; -1.047 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.079      ;
; -1.040 ; plus12:inst2|R_tft[12]             ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.072      ;
; -1.032 ; plus12:inst2|R_tft[0]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.064      ;
; -1.023 ; h100:inst16|R[2]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.061      ;
; -1.020 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.052      ;
; -1.020 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.052      ;
; -1.011 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.043      ;
; -1.007 ; h100:inst16|R[0]                   ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.039      ;
; -0.988 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.020      ;
; -0.984 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.016      ;
; -0.982 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.014      ;
; -0.977 ; h100:inst16|R[1]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 2.015      ;
; -0.961 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.993      ;
; -0.961 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.993      ;
; -0.959 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.991      ;
; -0.959 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.991      ;
; -0.938 ; moduler:inst10|C[0]~_emulated      ; serpentinprog:inst15|state.ST_INIT    ; clk          ; clk         ; 1.000        ; -0.009     ; 1.961      ;
; -0.922 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[5]                   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.953      ;
; -0.922 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[7]                   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.953      ;
; -0.919 ; moduler:inst10|C[0]~_emulated      ; serpentinprog:inst15|state.ST_NEXT    ; clk          ; clk         ; 1.000        ; -0.009     ; 1.942      ;
; -0.913 ; plus12:inst2|R_tft[1]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.945      ;
; -0.911 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[2]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.943      ;
; -0.910 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[3]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.898 ; h100:inst16|R[0]                   ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.930      ;
; -0.895 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.927      ;
; -0.893 ; plus12:inst2|R_tft[15]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.925      ;
; -0.892 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[4]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.924      ;
; -0.887 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[6]                   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.918      ;
; -0.886 ; plus12:inst2|R_tft[2]              ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.918      ;
; -0.886 ; plus12:inst2|R_tft[13]             ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.918      ;
; -0.880 ; plus12:inst2|R_tft[3]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.912      ;
; -0.877 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|state                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.909      ;
; -0.875 ; h100:inst16|R[0]                   ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.907      ;
; -0.869 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[1]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.901      ;
; -0.869 ; h100:inst16|R[5]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.907      ;
; -0.852 ; h100:inst16|R[3]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.890      ;
; -0.847 ; plus12:inst2|R_tft[19]             ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.879      ;
; -0.836 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.867      ;
; -0.826 ; h100:inst16|R[6]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.864      ;
; -0.825 ; moduler:inst10|C[0]~_emulated      ; moduler:inst10|C[0]~_emulated         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.857      ;
; -0.815 ; h100:inst16|R[4]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.853      ;
; -0.813 ; plus12:inst2|R_tft[5]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.845      ;
; -0.800 ; h100:inst16|R[2]                   ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.838      ;
; -0.790 ; plus12:inst2|R_tft[17]             ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.822      ;
; -0.790 ; h100:inst16|R[7]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.828      ;
; -0.789 ; plus12:inst2|R_tft[4]              ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.821      ;
; -0.786 ; h100:inst16|R[0]                   ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.818      ;
; -0.785 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.817      ;
; -0.783 ; plus12:inst2|R_tft[16]             ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.815      ;
; -0.777 ; h100:inst16|R[0]                   ; h100:inst16|R[14]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.809      ;
; -0.775 ; wrapper:inst17|state.ST_READ_BUSIN ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 1.807      ;
; -0.774 ; initiateur:inst|R_32[28]           ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.800      ;
; -0.774 ; initiateur:inst|R_32[28]           ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.006     ; 1.800      ;
; -0.769 ; plus12:inst2|R_tft[32]             ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.007     ; 1.794      ;
; -0.766 ; plus12:inst2|R_tft[32]             ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.791      ;
; -0.766 ; plus12:inst2|R_tft[14]             ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.798      ;
; -0.754 ; h100:inst16|R[1]                   ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.792      ;
; -0.751 ; initiateur:inst|R_tft[28]          ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.005     ; 1.778      ;
; -0.751 ; initiateur:inst|R_tft[28]          ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.005     ; 1.778      ;
; -0.744 ; h100:inst16|R[8]                   ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.782      ;
; -0.744 ; initiateur:inst|R_32[29]           ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.770      ;
; -0.744 ; initiateur:inst|R_32[29]           ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.006     ; 1.770      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.496 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.557      ; 0.213      ;
; -0.310 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.504      ; 0.346      ;
; -0.289 ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.561      ; 0.424      ;
; -0.279 ; reset                                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 1.638      ; 1.511      ;
; -0.273 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.560      ; 0.439      ;
; -0.058 ; moduler:inst10|C[1]~13                          ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.504      ; 0.598      ;
; -0.039 ; moduler:inst10|C[3]~5                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.557      ; 0.670      ;
; -0.036 ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.558      ; 0.674      ;
; -0.001 ; reset                                           ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.789      ;
; 0.039  ; reset                                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.829      ;
; 0.044  ; reset                                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.834      ;
; 0.072  ; reset                                           ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.862      ;
; 0.084  ; moduler:inst10|C[0]~17                          ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.560      ; 0.796      ;
; 0.087  ; moduler:inst10|C[4]~1                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.561      ; 0.800      ;
; 0.105  ; moduler:inst10|C[2]~9                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.558      ; 0.815      ;
; 0.114  ; reset                                           ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.895      ;
; 0.114  ; reset                                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.904      ;
; 0.120  ; reset                                           ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.909      ;
; 0.133  ; reset                                           ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.914      ;
; 0.155  ; reset                                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.944      ;
; 0.155  ; reset                                           ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.944      ;
; 0.165  ; reset                                           ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.955      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|R_SS[5]                          ; wrapper:inst17|R_SS[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.221  ; reset                                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; -0.500       ; 1.638      ; 1.511      ;
; 0.236  ; wrapper:inst17|R_tft[32]                        ; plus12:inst2|R_tft[32]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236  ; wrapper:inst17|R_tft[38]                        ; plus12:inst2|R_tft[38]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236  ; initiateur:inst|R_tft[16]                       ; wrapper:inst17|R_tft[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; initiateur:inst|R_tft[11]                       ; wrapper:inst17|R_tft[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; terminateurSplit:inst5|R[11]                    ; terminateurSplit:inst5|R[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; terminateur:inst3|R_tft[25]                     ; initiateur:inst|R_tft[25]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; initiateur:inst|R_tft[8]                        ; wrapper:inst17|R_tft[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; terminateurSplit:inst5|R[27]                    ; terminateurSplit:inst5|R[19]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; terminateurSplit:inst5|R[20]                    ; terminateurSplit:inst5|R[12]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[14]                     ; initiateur:inst|R_tft[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; terminateur:inst3|R_tft[38]                     ; initiateur:inst|R_tft[38]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232in:inst4|R_sh[7]                           ; initiateur:inst|R_data[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; wrapper:inst17|R_N_CLOCK[4]                     ; h100:inst16|R[5]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateurSplit:inst5|R[18]                    ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232out:inst6|R_data[4]                        ; rs232out:inst6|R_data[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.MainLoop                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; terminateur:inst3|R_tft[32]                     ; initiateur:inst|R_tft[32]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; rs232in:inst4|R_sh[0]                           ; initiateur:inst|R_data[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_NDATA_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; terminateurSplit:inst5|R[28]                    ; terminateurSplit:inst5|R[20]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; rs232out:inst6|R_data[3]                        ; rs232out:inst6|R_data[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; terminateurSplit:inst5|R[22]                    ; terminateurSplit:inst5|R[14]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.428 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.733      ;
; 0.431 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.729      ;
; 0.431 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.729      ;
; 0.431 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.729      ;
; 0.449 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.449 ; reset     ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.500        ; 1.638      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 1.637      ; 1.707      ;
; 0.462 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 1.637      ; 1.707      ;
; 0.462 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 1.637      ; 1.707      ;
; 0.464 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.464 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.464 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.464 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.464 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.464 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 1.656      ; 1.724      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.495 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.682      ;
; 0.496 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 1.651      ; 1.687      ;
; 0.496 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 1.651      ; 1.687      ;
; 0.496 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 1.651      ; 1.687      ;
; 0.499 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.499 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.499 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.499 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.499 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.499 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.638      ; 1.671      ;
; 0.501 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.501 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.659      ;
; 0.507 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.507 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.500        ; 1.629      ; 1.654      ;
; 0.521 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; tickswitch:inst1|R                              ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.521 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.640      ;
; 0.928 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.928 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 1.000        ; 1.629      ; 1.733      ;
; 0.931 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 1.000        ; 1.628      ; 1.729      ;
; 0.931 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 1.000        ; 1.628      ; 1.729      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.141 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; tickswitch:inst1|R                              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.141 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.640      ;
; -0.127 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.127 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.654      ;
; -0.121 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.121 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.659      ;
; -0.119 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.119 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.119 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.119 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.119 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.119 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; -0.116 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.651      ; 1.687      ;
; -0.116 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.651      ; 1.687      ;
; -0.116 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.651      ; 1.687      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.115 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.682      ;
; -0.084 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.084 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.084 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.084 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.084 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.084 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 1.656      ; 1.724      ;
; -0.082 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.707      ;
; -0.082 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.707      ;
; -0.082 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.707      ;
; -0.069 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.069 ; reset     ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 1.638      ; 1.721      ;
; -0.051 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.729      ;
; -0.051 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.729      ;
; -0.051 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.729      ;
; -0.048 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; -0.048 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.733      ;
; 0.359  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
; 0.359  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; -0.500       ; 1.629      ; 1.640      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 3.443 ; 3.443 ; Rise       ; clk             ;
; SEL2      ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 1.105 ; 1.105 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.178 ; 1.178 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.838 ; 0.838 ; Rise       ; clk             ;
; reset     ; clk        ; 0.437 ; 0.437 ; Rise       ; clk             ;
; rx        ; clk        ; 1.796 ; 1.796 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.110 ; 1.110 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.183 ; 1.183 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 0.879 ; 0.879 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.322 ; -3.322 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.275 ; -3.275 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.208  ; 0.208  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.215  ; 0.215  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.268  ; 0.268  ; Rise       ; clk             ;
; reset     ; clk        ; 0.279  ; 0.279  ; Rise       ; clk             ;
; rx        ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.454 ; -0.454 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.389 ; -0.389 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.337 ; -0.337 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 7.454 ; 7.454 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 6.806 ; 6.806 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 6.486 ; 6.486 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 7.059 ; 7.059 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 7.454 ; 7.454 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 5.181 ; 5.181 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 5.038 ; 5.038 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.181 ; 5.181 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
; tx          ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
; diode       ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode       ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.636 ; 5.636 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.635 ; 5.635 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
; tx          ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
; diode       ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode       ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; SEL1       ; SS[1]       ; 8.681 ; 8.681 ; 8.681 ; 8.681 ;
; SEL1       ; SS[2]       ; 8.491 ; 8.491 ; 8.491 ; 8.491 ;
; SEL1       ; SS[3]       ; 8.860 ; 8.860 ; 8.860 ; 8.860 ;
; SEL1       ; SS[4]       ; 8.957 ; 8.957 ; 8.957 ; 8.957 ;
; SEL1       ; SS[5]       ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; SEL1       ; SS[6]       ; 8.114 ; 8.114 ; 8.114 ; 8.114 ;
; SEL2       ; SS[0]       ; 8.506 ; 8.506 ; 8.506 ; 8.506 ;
; SEL2       ; SS[1]       ; 8.713 ; 8.713 ; 8.713 ; 8.713 ;
; SEL2       ; SS[2]       ; 8.515 ; 8.515 ; 8.515 ; 8.515 ;
; SEL2       ; SS[3]       ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; SEL2       ; SS[4]       ; 8.997 ; 8.997 ; 8.997 ; 8.997 ;
; SEL2       ; SS[5]       ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; SEL2       ; SS[6]       ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; ivdf0      ; dvdf0       ; 2.832 ;       ;       ; 2.832 ;
; ivdf1      ; dvdf1       ; 3.024 ;       ;       ; 3.024 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.230 ; 7.923 ; 7.923 ; 8.230 ;
; SEL1       ; SS[1]       ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; SEL1       ; SS[2]       ; 8.439 ; 8.400 ; 8.400 ; 8.439 ;
; SEL1       ; SS[3]       ; 8.506 ; 8.805 ; 8.805 ; 8.506 ;
; SEL1       ; SS[4]       ; 8.237 ; 8.499 ; 8.499 ; 8.237 ;
; SEL1       ; SS[5]       ; 7.951 ; 8.397 ; 8.397 ; 7.951 ;
; SEL1       ; SS[6]       ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; SEL2       ; SS[0]       ; 8.253 ; 7.939 ; 7.939 ; 8.253 ;
; SEL2       ; SS[1]       ; 7.976 ; 8.294 ; 8.294 ; 7.976 ;
; SEL2       ; SS[2]       ; 8.424 ; 8.429 ; 8.429 ; 8.424 ;
; SEL2       ; SS[3]       ; 8.845 ; 8.510 ; 8.510 ; 8.845 ;
; SEL2       ; SS[4]       ; 8.539 ; 8.241 ; 8.241 ; 8.539 ;
; SEL2       ; SS[5]       ; 8.424 ; 7.955 ; 7.955 ; 8.424 ;
; SEL2       ; SS[6]       ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; ivdf0      ; dvdf0       ; 2.832 ;       ;       ; 2.832 ;
; ivdf1      ; dvdf1       ; 3.024 ;       ;       ; 3.024 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.508   ; -0.496 ; -0.055   ; -0.141  ; -1.380              ;
;  clk             ; -5.508   ; -0.496 ; -0.055   ; -0.141  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -586.555 ; -1.683 ; -0.879   ; -9.334  ; -404.602            ;
;  clk             ; -586.555 ; -1.683 ; -0.879   ; -9.334  ; -403.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 6.534 ; 6.534 ; Rise       ; clk             ;
; SEL2      ; clk        ; 6.470 ; 6.470 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.286 ; 3.286 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.747 ; 2.747 ; Rise       ; clk             ;
; reset     ; clk        ; 1.642 ; 1.642 ; Rise       ; clk             ;
; rx        ; clk        ; 3.207 ; 3.207 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.656 ; 2.656 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.807 ; 2.807 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 2.080 ; 2.080 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.322 ; -3.322 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.275 ; -3.275 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.208  ; 0.208  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.215  ; 0.215  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.268  ; 0.268  ; Rise       ; clk             ;
; reset     ; clk        ; 0.279  ; 0.279  ; Rise       ; clk             ;
; rx        ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.454 ; -0.454 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.389 ; -0.389 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.337 ; -0.337 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 14.727 ; 14.727 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 12.966 ; 12.966 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 13.213 ; 13.213 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 12.564 ; 12.564 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 13.515 ; 13.515 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 14.727 ; 14.727 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 13.757 ; 13.757 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 11.464 ; 11.464 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.555  ; 9.555  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.581  ; 9.581  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.050  ; 9.050  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
; dvdf        ; clk        ; 7.723  ; 7.723  ; Rise       ; clk             ;
; tx          ; clk        ; 8.011  ; 8.011  ; Rise       ; clk             ;
; diode       ; reset      ; 9.931  ; 9.931  ; Rise       ; reset           ;
; diode       ; reset      ; 9.931  ; 9.931  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.636 ; 5.636 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.635 ; 5.635 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
; tx          ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
; diode       ; reset      ; 5.724 ; 5.724 ; Rise       ; reset           ;
; diode       ; reset      ; 5.724 ; 5.724 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.955 ; 15.955 ; 15.955 ; 15.955 ;
; SEL1       ; SS[1]       ; 16.297 ; 16.297 ; 16.297 ; 16.297 ;
; SEL1       ; SS[2]       ; 15.979 ; 15.979 ; 15.979 ; 15.979 ;
; SEL1       ; SS[3]       ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; SEL1       ; SS[4]       ; 17.006 ; 17.006 ; 17.006 ; 17.006 ;
; SEL1       ; SS[5]       ; 16.739 ; 16.739 ; 16.739 ; 16.739 ;
; SEL1       ; SS[6]       ; 14.889 ; 14.889 ; 14.889 ; 14.889 ;
; SEL2       ; SS[0]       ; 16.021 ; 16.021 ; 16.021 ; 16.021 ;
; SEL2       ; SS[1]       ; 16.395 ; 16.395 ; 16.395 ; 16.395 ;
; SEL2       ; SS[2]       ; 16.070 ; 16.070 ; 16.070 ; 16.070 ;
; SEL2       ; SS[3]       ; 16.550 ; 16.550 ; 16.550 ; 16.550 ;
; SEL2       ; SS[4]       ; 17.115 ; 17.115 ; 17.115 ; 17.115 ;
; SEL2       ; SS[5]       ; 16.812 ; 16.812 ; 16.812 ; 16.812 ;
; SEL2       ; SS[6]       ; 14.672 ; 14.672 ; 14.672 ; 14.672 ;
; ivdf0      ; dvdf0       ; 5.219  ;        ;        ; 5.219  ;
; ivdf1      ; dvdf1       ; 5.671  ;        ;        ; 5.671  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.230 ; 7.923 ; 7.923 ; 8.230 ;
; SEL1       ; SS[1]       ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; SEL1       ; SS[2]       ; 8.439 ; 8.400 ; 8.400 ; 8.439 ;
; SEL1       ; SS[3]       ; 8.506 ; 8.805 ; 8.805 ; 8.506 ;
; SEL1       ; SS[4]       ; 8.237 ; 8.499 ; 8.499 ; 8.237 ;
; SEL1       ; SS[5]       ; 7.951 ; 8.397 ; 8.397 ; 7.951 ;
; SEL1       ; SS[6]       ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; SEL2       ; SS[0]       ; 8.253 ; 7.939 ; 7.939 ; 8.253 ;
; SEL2       ; SS[1]       ; 7.976 ; 8.294 ; 8.294 ; 7.976 ;
; SEL2       ; SS[2]       ; 8.424 ; 8.429 ; 8.429 ; 8.424 ;
; SEL2       ; SS[3]       ; 8.845 ; 8.510 ; 8.510 ; 8.845 ;
; SEL2       ; SS[4]       ; 8.539 ; 8.241 ; 8.241 ; 8.539 ;
; SEL2       ; SS[5]       ; 8.424 ; 7.955 ; 7.955 ; 8.424 ;
; SEL2       ; SS[6]       ; 7.983 ; 7.983 ; 7.983 ; 7.983 ;
; ivdf0      ; dvdf0       ; 2.832 ;       ;       ; 2.832 ;
; ivdf1      ; dvdf1       ; 3.024 ;       ;       ; 3.024 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2841     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 140      ; 85       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2841     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 140      ; 85       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 88       ; 88       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 88       ; 88       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec  3 15:38:58 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.508
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.508      -586.555 clk 
Info (332146): Worst-case hold slack is -0.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.349        -0.349 clk 
Info (332146): Worst-case recovery slack is -0.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.055        -0.879 clk 
Info (332146): Worst-case removal slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -403.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.794       -88.266 clk 
Info (332146): Worst-case hold slack is -0.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.496        -1.683 clk 
Info (332146): Worst-case recovery slack is 0.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.428         0.000 clk 
Info (332146): Worst-case removal slack is -0.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.141        -9.334 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -403.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Mon Dec  3 15:39:00 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


