---
layout: post
title: Makefileでターゲット内で設定した変数を用いた条件分岐が意図した動作にならない
date: 2017-10-21 09:19:18
categories: makefile
---
<!-- {% raw %} -->
<p>Makefileのターゲット内で変数に値を設定し，<br>
その変数を用いて条件分岐により処理を切り替えたいと考えています．</p>

<p>ターゲット内では単に代入はできずevalを用いる必要があるため<br>
以下のようなMakefileを書きました．</p>

<pre><code>build:
    $(eval CC := gcc)

ifeq ($(CC),gcc)
    @echo $(CC) is gcc
else
    @echo $(CC) is not gcc
endif
</code></pre>

<p>しかし，これを実行しても変数CCはgccでないと判定されます．</p>

<pre><code>$ make
gcc is not gcc
</code></pre>

<p>変数に値を設定する場所がターゲット外の場合は<br>
期待した通り変数CCはgccであると判定されます．</p>

<pre><code>CC := gcc

build:
ifeq ($(CC),gcc)
    @echo $(CC) is gcc
else
    @echo $(CC) is not gcc
endif
</code></pre>

<p>この実行結果は以下の通りです</p>

<pre><code>$ make
gcc is gcc
</code></pre>

<p>ターゲット外でevalを用いて変数を設定した場合も同様です．</p>

<pre><code>$(eval CC := gcc)

build:
ifeq ($(CC),gcc)
    @echo $(CC) is gcc
else
    @echo $(CC) is not gcc
endif
</code></pre>

<p>この実行結果は以下の通りです．</p>

<pre><code>$ make
gcc is gcc
</code></pre>

<p>なぜターゲット内外で変数を設定した場合に条件分岐の挙動が異なるのでしょうか．<br>
また，ターゲット内で変数を設定した場合の条件分岐はどのように実装すればよいのでしょうか．</p>

<p>利用環境:<br>
GNU Make 4.1<br>
OS: Ubuntu 16.04.3 LTS</p>
<!-- {% endraw %} -->
