# processador-RISC---V

CIN0011 - OrganizaÃ§Ã£o e Arquitetura de Computadores e CIN0012 - LaboratÃ³rio de OrganizaÃ§Ã£o e Arquitetura de Computadores

ğŸš€ Projeto RISC-V Pipelined ğŸš€

Este repositÃ³rio contÃ©m os arquivos base para o projeto da disciplina Infraestrutura de Hardware (IF674) no CIn-UFPE. O objetivo do projeto Ã© implementar instruÃ§Ãµes em um processador RISC-V usando SystemVerilog.


ğŸ“ InstruÃ§Ãµes
A tabela abaixo mostra o status das instruÃ§Ãµes implementadas atÃ© o momento:



#
InstruÃ§Ã£o
Implementada
Testada
Funcionando




1
BEQ
âœ…
âœ…
âœ…


2
LW
âœ…
âœ…
âœ…


3
SW
âœ…
âœ…
âœ…


4
ADD
âœ…
âœ…
âœ…


5
AND
âœ…
âœ…
âœ…



Seu objetivo Ã© implementar as instruÃ§Ãµes restantes listadas abaixo:



#
InstruÃ§Ã£o
Implementada
Testada
Funcionando




1
JAL
âŒ
âŒ
âŒ


2
JALR
âŒ
âŒ
âŒ


3
BNE
âŒ
âŒ
âŒ


4
BLT
âŒ
âŒ
âŒ


5
BGE
âŒ
âŒ
âŒ


6
LB
âœ…
âœ…
âŒ


7
LH
âœ…
âœ…
âŒ


8
LBU
âœ…
âœ…
âŒ


9
SB
âœ…
âŒ
âŒ


10
SH
âœ…
âŒ
âŒ


11
SLTI
âŒ
âŒ
âŒ


12
ADDI
âŒ
âŒ
âŒ


13
SLLI
âœ…
âŒ
âŒ


14
SRLI
âœ…
âŒ
âŒ


15
SRAI
âœ…
âŒ
âŒ


16
SUB
âœ…
âœ…
âœ…


17
SLT
âœ…
âœ…
âœ…

18
XOR
âœ…
âœ…
âŒ


19
OR
âœ…
âœ…
âœ…


20
HALT
âŒ
âŒ
âŒ
