Fitter report for DE0_NANO_SOC_practica_nios2
Sun Jun 19 11:00:30 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Jun 19 11:00:30 2016      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; DE0_NANO_SOC_practica_nios2                ;
; Top-level Entity Name           ; DE0_NANO_SOC_practica_nios2                ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA4U23C6                               ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 4,809 / 15,880 ( 30 % )                    ;
; Total registers                 ; 12020                                      ;
; Total pins                      ; 93 / 314 ( 30 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 1,771,264 / 2,764,800 ( 64 % )             ;
; Total RAM Blocks                ; 229 / 270 ( 85 % )                         ;
; Total DSP Blocks                ; 0 / 84 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 1 / 5 ( 20 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.2%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; LED[0]     ; Missing drive strength and slew rate ;
; LED[1]     ; Missing drive strength and slew rate ;
; LED[2]     ; Missing drive strength and slew rate ;
; LED[3]     ; Missing drive strength and slew rate ;
; LED[4]     ; Missing drive strength and slew rate ;
; LED[5]     ; Missing drive strength and slew rate ;
; LED[6]     ; Missing drive strength and slew rate ;
; LED[7]     ; Missing drive strength and slew rate ;
; ADC_CONVST ; Missing drive strength and slew rate ;
; ADC_SCK    ; Missing drive strength and slew rate ;
; ADC_SDI    ; Missing drive strength and slew rate ;
; GPIO_0[0]  ; Missing drive strength and slew rate ;
; GPIO_0[1]  ; Missing drive strength and slew rate ;
; GPIO_0[4]  ; Missing drive strength and slew rate ;
; GPIO_0[2]  ; Missing drive strength and slew rate ;
; GPIO_0[3]  ; Missing drive strength and slew rate ;
; GPIO_0[5]  ; Missing drive strength and slew rate ;
; GPIO_0[6]  ; Missing drive strength and slew rate ;
; GPIO_0[7]  ; Missing drive strength and slew rate ;
; GPIO_0[8]  ; Missing drive strength and slew rate ;
; GPIO_0[9]  ; Missing drive strength and slew rate ;
; GPIO_0[10] ; Missing drive strength and slew rate ;
; GPIO_0[11] ; Missing drive strength and slew rate ;
; GPIO_0[12] ; Missing drive strength and slew rate ;
; GPIO_0[13] ; Missing drive strength and slew rate ;
; GPIO_0[14] ; Missing drive strength and slew rate ;
; GPIO_0[15] ; Missing drive strength and slew rate ;
; GPIO_0[16] ; Missing drive strength and slew rate ;
; GPIO_0[17] ; Missing drive strength and slew rate ;
; GPIO_0[18] ; Missing drive strength and slew rate ;
; GPIO_0[19] ; Missing drive strength and slew rate ;
; GPIO_0[20] ; Missing drive strength and slew rate ;
; GPIO_0[21] ; Missing drive strength and slew rate ;
; GPIO_0[22] ; Missing drive strength and slew rate ;
; GPIO_0[23] ; Missing drive strength and slew rate ;
; GPIO_0[24] ; Missing drive strength and slew rate ;
; GPIO_0[25] ; Missing drive strength and slew rate ;
; GPIO_0[26] ; Missing drive strength and slew rate ;
; GPIO_0[27] ; Missing drive strength and slew rate ;
; GPIO_0[28] ; Missing drive strength and slew rate ;
; GPIO_0[29] ; Missing drive strength and slew rate ;
; GPIO_0[30] ; Missing drive strength and slew rate ;
; GPIO_0[31] ; Missing drive strength and slew rate ;
; GPIO_0[32] ; Missing drive strength and slew rate ;
; GPIO_0[33] ; Missing drive strength and slew rate ;
; GPIO_0[34] ; Missing drive strength and slew rate ;
; GPIO_0[35] ; Missing drive strength and slew rate ;
; GPIO_1[0]  ; Missing drive strength and slew rate ;
; GPIO_1[1]  ; Missing drive strength and slew rate ;
; GPIO_1[2]  ; Missing drive strength and slew rate ;
; GPIO_1[3]  ; Missing drive strength and slew rate ;
; GPIO_1[4]  ; Missing drive strength and slew rate ;
; GPIO_1[5]  ; Missing drive strength and slew rate ;
; GPIO_1[6]  ; Missing drive strength and slew rate ;
; GPIO_1[7]  ; Missing drive strength and slew rate ;
; GPIO_1[8]  ; Missing drive strength and slew rate ;
; GPIO_1[9]  ; Missing drive strength and slew rate ;
; GPIO_1[10] ; Missing drive strength and slew rate ;
; GPIO_1[11] ; Missing drive strength and slew rate ;
; GPIO_1[12] ; Missing drive strength and slew rate ;
; GPIO_1[13] ; Missing drive strength and slew rate ;
; GPIO_1[14] ; Missing drive strength and slew rate ;
; GPIO_1[15] ; Missing drive strength and slew rate ;
; GPIO_1[16] ; Missing drive strength and slew rate ;
; GPIO_1[17] ; Missing drive strength and slew rate ;
; GPIO_1[18] ; Missing drive strength and slew rate ;
; GPIO_1[19] ; Missing drive strength and slew rate ;
; GPIO_1[20] ; Missing drive strength and slew rate ;
; GPIO_1[21] ; Missing drive strength and slew rate ;
; GPIO_1[22] ; Missing drive strength and slew rate ;
; GPIO_1[23] ; Missing drive strength and slew rate ;
; GPIO_1[24] ; Missing drive strength and slew rate ;
; GPIO_1[25] ; Missing drive strength and slew rate ;
; GPIO_1[26] ; Missing drive strength and slew rate ;
; GPIO_1[27] ; Missing drive strength and slew rate ;
; GPIO_1[28] ; Missing drive strength and slew rate ;
; GPIO_1[29] ; Missing drive strength and slew rate ;
; GPIO_1[30] ; Missing drive strength and slew rate ;
; GPIO_1[31] ; Missing drive strength and slew rate ;
; GPIO_1[32] ; Missing drive strength and slew rate ;
; GPIO_1[33] ; Missing drive strength and slew rate ;
; GPIO_1[34] ; Missing drive strength and slew rate ;
; GPIO_1[35] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|clock~CLKENA0                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                   ; PORTBDATAOUT     ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                   ; PORTBDATAOUT     ;                       ;
; dac_nano:dac_nano_inst|SigmaLatch[17]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dac_nano:dac_nano_inst|SigmaLatch[17]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[1][5]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[1][5]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][7]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][7]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][11]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][11]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][13]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[4][13]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[5][8]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[5][8]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[6][11]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[6][11]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[6][14]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[6][14]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[7][13]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[7][13]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[8][12]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[8][12]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[10][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[10][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[12][4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[12][4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[13][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[13][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[14][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[14][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[14][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[14][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[15][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[15][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[17][6]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[17][6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[19][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[19][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[20][7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[20][7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[21][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[21][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[22][9]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[22][9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[22][13]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[22][13]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[23][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[23][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[24][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[25][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[25][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[27][13]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[27][13]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[29][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[29][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[30][6]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[30][6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[30][13]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[30][13]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][9]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[31][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[33][1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[33][1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][5]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][5]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[34][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][5]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][5]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][6]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[35][6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[38][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[38][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[41][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[41][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[41][3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[41][3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[44][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[44][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[44][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[44][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[46][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[46][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[47][10]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[47][10]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[65][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[65][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[65][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[65][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][5]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][5]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][10]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][10]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[68][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][9]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[70][9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[71][3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[71][3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[71][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[71][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[73][7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[73][7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[74][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[74][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[74][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[74][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[75][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[75][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[75][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[75][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[76][7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[76][7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[76][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[76][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[78][1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[78][1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[78][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[78][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[79][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[79][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][2]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][2]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][5]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][5]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][6]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][10]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][10]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[81][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[82][6]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[82][6]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[85][9]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[85][9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][5]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][5]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[86][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[87][9]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[87][9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[88][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[88][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[89][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[89][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[89][10]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[89][10]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[90][15]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[90][15]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][10]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[91][10]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[92][12]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[92][12]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][14]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][14]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][15]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[94][15]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[97][11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[97][11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[99][7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[99][7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[99][8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[99][8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[100][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[102][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[102][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[102][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[102][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[104][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[104][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[105][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[106][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[106][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[107][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[107][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[108][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[108][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[109][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[109][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[110][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[110][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[110][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[110][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[117][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[117][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[128][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[128][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[129][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[129][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[130][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[130][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[130][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[130][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[132][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[132][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[133][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[133][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[133][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[133][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[134][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[134][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[137][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[138][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[139][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[139][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[140][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[140][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[142][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[142][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[143][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[143][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[144][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[144][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[145][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[145][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[145][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[145][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[147][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[147][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[149][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[149][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[150][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[153][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[153][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[153][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[153][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[154][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[154][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[155][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[155][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[155][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[155][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[156][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[156][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[157][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[157][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[158][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[159][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[162][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[162][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[162][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[162][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[163][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[163][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[164][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[164][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[166][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[166][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[170][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[172][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[172][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[173][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[174][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[174][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[175][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[175][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[178][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[178][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[190][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[190][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[194][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[194][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[196][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[196][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[197][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[197][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[198][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[198][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[200][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[200][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[200][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[200][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[204][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[204][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[205][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[205][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[205][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[205][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[206][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[206][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[207][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[207][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[209][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[209][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[210][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[211][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[211][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[212][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[212][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[212][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[212][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[213][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[214][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[214][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[215][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[215][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[215][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[215][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[217][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[217][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[218][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[218][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[218][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[218][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[219][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[219][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[221][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[221][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[222][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[222][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[223][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[224][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[224][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[225][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[225][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[226][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[226][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[227][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[227][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[231][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[232][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[232][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[233][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[233][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[233][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[233][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[234][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[236][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[236][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[236][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[236][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[237][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[237][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[238][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[239][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[239][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[240][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[240][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[241][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[241][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[249][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[249][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[253][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[253][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[260][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[260][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[261][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[261][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[262][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[266][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[266][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[266][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[266][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[270][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[270][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[270][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[270][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[274][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[274][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[274][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[274][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[276][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[278][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[279][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[279][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[280][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[282][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[282][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[289][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[289][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[290][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[290][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[290][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[290][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[297][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[297][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[298][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[298][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[298][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[298][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[300][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[300][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[302][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[302][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[302][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[302][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[305][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[305][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[305][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[305][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[307][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[307][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[309][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[309][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[310][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[310][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[310][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[310][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[313][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[313][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[314][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[314][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[314][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[314][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[315][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[315][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[320][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[320][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[322][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[322][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[326][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[326][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[328][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[328][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[330][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[330][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[330][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[330][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[332][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[332][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[334][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[334][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[337][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[337][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[338][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[339][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[339][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[341][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[341][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[342][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[342][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[346][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[346][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[354][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[354][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[356][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[356][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[356][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[356][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[358][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[358][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[358][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[358][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[361][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[361][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[361][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[361][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[362][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[362][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[368][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[368][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[368][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[368][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[369][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[369][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[369][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[369][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[370][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[370][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[370][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[370][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[371][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[371][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[373][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[373][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[374][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[374][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[376][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[376][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[377][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[377][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[377][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[377][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[384][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[384][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[386][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[386][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[386][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[386][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[388][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[388][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[388][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[388][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[390][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[390][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[390][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[390][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[392][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[392][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[393][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[393][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[394][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[394][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[394][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[394][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[398][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[398][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[398][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[398][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[403][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[403][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[406][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[406][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[407][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[407][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[407][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[407][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[408][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[408][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[409][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[409][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[409][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[409][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[410][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[410][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[411][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[411][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[411][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[411][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[417][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[417][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[417][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[417][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[418][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[418][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[420][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[420][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[420][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[420][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[422][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[422][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[424][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[424][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[426][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[426][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[430][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[430][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[433][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[433][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[434][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[434][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[435][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[435][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[435][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[435][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[437][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[437][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[438][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[438][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[439][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[439][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[441][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[448][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[448][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[449][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[449][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[450][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[452][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[453][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[453][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[454][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[454][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[454][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[454][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[456][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[456][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[457][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[457][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[457][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[457][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][3]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][3]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[458][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[465][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[465][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[468][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[468][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[468][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[468][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[470][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[470][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[470][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[470][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[471][12]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[471][12]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[472][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[472][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[472][14]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[472][14]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[473][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[474][2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[474][2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[477][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[477][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[481][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[481][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[481][5]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[481][5]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][13]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[482][13]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[483][11]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[483][11]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[483][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[483][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[484][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[484][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[485][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[485][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[485][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[485][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[486][6]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[486][6]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[486][10]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[486][10]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[487][7]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[487][7]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[489][9]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[489][9]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[490][1]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[490][1]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[490][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[490][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[497][8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[497][8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[497][15]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[497][15]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[498][4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_0|line_length[498][4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst|contadorcito[25]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst|contadorcito[25]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|address_reg_a[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_cnt[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_cnt[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[2]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[30]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_pc[17]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_ctrl_rd_ctl_reg                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_ctrl_rd_ctl_reg~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_valid                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_valid~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[4]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[5]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[17]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_alu_result[17]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_ienable_reg[6]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_ienable_reg[6]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_ipending_reg[3]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_ipending_reg[3]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_align_cycle[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_align_cycle[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_read                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[3]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[18]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[21]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[21]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|i_read                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|address[5]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|address[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|address[7]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[36] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[36]~DUPLICATE ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg|oci_single_step_mode                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg|oci_single_step_mode~DUPLICATE                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[8]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[8]~DUPLICATE                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[29]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[29]~DUPLICATE                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|jtag_ram_rd_d1~DUPLICATE                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|writedata[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|writedata[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|writedata[7]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|writedata[7]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|write~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_jesus_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_jesus_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                            ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent|hold_waitrequest                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[13]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[20]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|av_readdata_pre[20]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_0_avalon_slave_0_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|av_readdata_pre[7]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|av_readdata_pre[19]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|av_readdata_pre[16]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|av_readdata_pre[31]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|av_readdata_pre[31]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_4_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_4_avalon_slave_0_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[9]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[9]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[17]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[17]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[23]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[29]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[29]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|av_readdata_pre[0]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|av_readdata_pre[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|av_readdata_pre[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|av_readdata_pre[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|wait_latency_counter[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|saved_grant[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|saved_grant[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|saved_grant[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|saved_grant[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|counter_is_running                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[0]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[3]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[3]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[8]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[11]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[20]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[20]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[22]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[22]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[26]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[30]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_sys_clk:sys_clk|internal_counter[30]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[4]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[10]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[10]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[12]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[12]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[14]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|baud_divisor[14]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|control_reg[2]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|control_reg[2]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|control_reg[8]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|control_reg[8]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|tx_data[0]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|tx_data[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|tx_data[4]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|tx_data[4]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|baud_rate_counter[4]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|baud_rate_counter[4]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|baud_rate_counter[10]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|baud_rate_counter[10]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|framing_error                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|framing_error~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|tx_overrun                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|tx_overrun~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|tx_shift_empty                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|tx_shift_empty~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                                                               ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]~DUPLICATE                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE                                   ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                          ;
+--------------------------+-----------------------------+--------------+-------------------------------------------+---------------+--------------------------+
; Name                     ; Ignored Entity              ; Ignored From ; Ignored To                                ; Ignored Value ; Ignored Source           ;
+--------------------------+-----------------------------+--------------+-------------------------------------------+---------------+--------------------------+
; PLL Bandwidth Preset     ; DE0_NANO_SOC_practica_nios2 ;              ; *pll_dac_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; pll_dac/pll_dac_0002.qip ;
; PLL Compensation Mode    ; DE0_NANO_SOC_practica_nios2 ;              ; *pll_dac_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; pll_dac/pll_dac_0002.qip ;
; PLL Automatic Self-Reset ; DE0_NANO_SOC_practica_nios2 ;              ; *pll_dac_0002*|altera_pll:altera_pll_i*|* ; OFF           ; pll_dac/pll_dac_0002.qip ;
+--------------------------+-----------------------------+--------------+-------------------------------------------+---------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17479 ) ; 0.00 % ( 0 / 17479 )       ; 0.00 % ( 0 / 17479 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17479 ) ; 0.00 % ( 0 / 17479 )       ; 0.00 % ( 0 / 17479 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17268 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 194 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Material_FPGAs/nios2/karplus_strong_nios2_custom_hardware/DE0_NANO_SOC_practica_nios2.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,809 / 15,880        ; 30 %  ;
; ALMs needed [=A-B+C]                                        ; 4,809                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,779 / 15,880        ; 43 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,887                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,138                 ;       ;
;         [c] ALMs used for registers                         ; 3,754                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,985 / 15,880        ; 13 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 15,880           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 15                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 801 / 1,588           ; 50 %  ;
;     -- Logic LABs                                           ; 801                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,442                 ;       ;
;     -- 7 input functions                                    ; 57                    ;       ;
;     -- 6 input functions                                    ; 3,222                 ;       ;
;     -- 5 input functions                                    ; 445                   ;       ;
;     -- 4 input functions                                    ; 339                   ;       ;
;     -- <=3 input functions                                  ; 1,379                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,072                 ;       ;
; Dedicated logic registers                                   ; 12,020                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 11,281 / 31,760       ; 36 %  ;
;         -- Secondary logic registers                        ; 739 / 31,760          ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 11,436                ;       ;
;         -- Routing optimization registers                   ; 584                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 93 / 314              ; 30 %  ;
;     -- Clock pins                                           ; 5 / 6                 ; 83 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 229 / 270             ; 85 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,771,264 / 2,764,800 ; 64 %  ;
; Total block memory implementation bits                      ; 2,344,960 / 2,764,800 ; 85 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 84                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 5                 ; 20 %  ;
; Global clocks                                               ; 3 / 16                ; 19 %  ;
; Quadrant clocks                                             ; 0 / 72                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.5% / 10.4% / 10.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.8% / 29.9% / 29.3% ;       ;
; Maximum fan-out                                             ; 7974                  ;       ;
; Highest non-global fan-out                                  ; 1702                  ;       ;
; Total fan-out                                               ; 64751                 ;       ;
; Average fan-out                                             ; 3.08                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4932 / 15880 ( 31 % )  ; 79 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4932                   ; 79                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6696 / 15880 ( 42 % )  ; 83 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1862                   ; 25                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1096                   ; 42                   ; 0                              ;
;         [c] ALMs used for registers                         ; 3738                   ; 16                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1779 / 15880 ( 11 % )  ; 4 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 15880 ( < 1 % )   ; 0 / 15880 ( 0 % )    ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 15                     ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                    ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                  ; Low                            ;
;                                                             ;                        ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 791 / 1588 ( 50 % )    ; 13 / 1588 ( < 1 % )  ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 791                    ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                    ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 5331                   ; 111                  ; 0                              ;
;     -- 7 input functions                                    ; 54                     ; 3                    ; 0                              ;
;     -- 6 input functions                                    ; 3197                   ; 25                   ; 0                              ;
;     -- 5 input functions                                    ; 425                    ; 20                   ; 0                              ;
;     -- 4 input functions                                    ; 328                    ; 11                   ; 0                              ;
;     -- <=3 input functions                                  ; 1327                   ; 52                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3059                   ; 13                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                    ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                    ; 0                              ;
;     -- By type:                                             ;                        ;                      ;                                ;
;         -- Primary logic registers                          ; 11199 / 31760 ( 35 % ) ; 82 / 31760 ( < 1 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 733 / 31760 ( 2 % )    ; 6 / 31760 ( < 1 % )  ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                        ;                      ;                                ;
;         -- Design implementation registers                  ; 11353                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 579                    ; 5                    ; 0                              ;
;                                                             ;                        ;                      ;                                ;
;                                                             ;                        ;                      ;                                ;
; Virtual pins                                                ; 0                      ; 0                    ; 0                              ;
; I/O pins                                                    ; 92                     ; 0                    ; 1                              ;
; I/O registers                                               ; 0                      ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1771264                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 2344960                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 229 / 270 ( 84 % )     ; 0 / 270 ( 0 % )      ; 0 / 270 ( 0 % )                ;
; Clock enable block                                          ; 1 / 110 ( < 1 % )      ; 0 / 110 ( 0 % )      ; 2 / 110 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 5 ( 0 % )          ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
; PLL Output Counter                                          ; 0 / 45 ( 0 % )         ; 0 / 45 ( 0 % )       ; 1 / 45 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 5 ( 0 % )          ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 5 ( 0 % )          ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
;                                                             ;                        ;                      ;                                ;
; Connections                                                 ;                        ;                      ;                                ;
;     -- Input Connections                                    ; 4186                   ; 131                  ; 1                              ;
;     -- Registered Input Connections                         ; 3719                   ; 96                   ; 0                              ;
;     -- Output Connections                                   ; 78                     ; 212                  ; 4028                           ;
;     -- Registered Output Connections                        ; 4                      ; 211                  ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Internal Connections                                        ;                        ;                      ;                                ;
;     -- Total Connections                                    ; 67428                  ; 934                  ; 4070                           ;
;     -- Registered Connections                               ; 37743                  ; 706                  ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; External Connections                                        ;                        ;                      ;                                ;
;     -- Top                                                  ; 144                    ; 216                  ; 3904                           ;
;     -- sld_hub:auto_hub                                     ; 216                    ; 2                    ; 125                            ;
;     -- hard_block:auto_generated_inst                       ; 3904                   ; 125                  ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Partition Interface                                         ;                        ;                      ;                                ;
;     -- Input Ports                                          ; 61                     ; 61                   ; 5                              ;
;     -- Output Ports                                         ; 18                     ; 79                   ; 11                             ;
;     -- Bidir Ports                                          ; 72                     ; 0                    ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Registered Ports                                            ;                        ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 39                   ; 0                              ;
;                                                             ;                        ;                      ;                                ;
; Port Connectivity                                           ;                        ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 46                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 51                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 59                   ; 0                              ;
+-------------------------------------------------------------+------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 15           ; 0            ; 0            ; 1925                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 46           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; L10   ; 8A       ; 4            ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; L9    ; 8A       ; 4            ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; H6    ; 8A       ; 4            ; 61           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; H5    ; 8A       ; 4            ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK    ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI    ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]     ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]     ; AA24  ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]     ; V16   ; 5A       ; 68           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]     ; V15   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]     ; AF26  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]     ; AE26  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]     ; Y16   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]     ; AA23  ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_0[0]  ; V12   ; 3B       ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10] ; T8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11] ; T12   ; 3B       ; 18           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12] ; AH5   ; 3B       ; 21           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13] ; AH6   ; 3B       ; 21           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14] ; AH4   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15] ; AG5   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16] ; AH3   ; 3B       ; 18           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17] ; AH2   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18] ; AF4   ; 3B       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19] ; AG6   ; 3B       ; 17           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]  ; AF7   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20] ; AF5   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21] ; AE4   ; 3B       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22] ; T13   ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23] ; T11   ; 3B       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24] ; AE7   ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25] ; AF6   ; 3B       ; 15           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26] ; AF9   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27] ; AE8   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28] ; AD10  ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29] ; AE9   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]  ; W12   ; 3B       ; 21           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30] ; AD11  ; 3B       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31] ; AF10  ; 3B       ; 17           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32] ; AD12  ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33] ; AE11  ; 3B       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34] ; AF11  ; 3B       ; 17           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35] ; AE12  ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]  ; AF8   ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]  ; AB4   ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]  ; U11   ; 3B       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[0]  ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[10] ; AG19  ; 4A       ; 51           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[11] ; AF20  ; 4A       ; 53           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[12] ; AC23  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[13] ; AG18  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[14] ; AH26  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[15] ; AA19  ; 4A       ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[16] ; AG24  ; 4A       ; 61           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[17] ; AF25  ; 4A       ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[18] ; AH23  ; 4A       ; 59           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[19] ; AG23  ; 4A       ; 59           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[1]  ; AG28  ; 4A       ; 65           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[20] ; AE19  ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[21] ; AF18  ; 4A       ; 48           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[22] ; AD19  ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[23] ; AE20  ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[24] ; AE24  ; 4A       ; 62           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[25] ; AD20  ; 4A       ; 51           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[26] ; AF22  ; 4A       ; 55           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[27] ; AH22  ; 4A       ; 59           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[28] ; AH19  ; 4A       ; 51           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[29] ; AH21  ; 4A       ; 57           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[2]  ; AA15  ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[30] ; AG21  ; 4A       ; 55           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[31] ; AH18  ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[32] ; AD23  ; 4A       ; 57           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[33] ; AE23  ; 4A       ; 62           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[34] ; AA18  ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[35] ; AC22  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[3]  ; AH27  ; 4A       ; 65           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[4]  ; AG26  ; 4A       ; 62           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[5]  ; AH24  ; 4A       ; 61           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[6]  ; AF23  ; 4A       ; 59           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[7]  ; AE22  ; 4A       ; 57           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[8]  ; AF21  ; 4A       ; 55           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[9]  ; AG20  ; 4A       ; 53           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 31 / 32 ( 97 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 39 / 68 ( 57 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 13 ( 38 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A       ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A       ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 124        ; 4A       ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A       ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 178        ; 5A       ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A       ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A       ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A       ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 154        ; 4A       ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A       ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B       ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 65         ; 3B       ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 79         ; 3B       ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A       ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 127        ; 4A       ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A       ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B       ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B       ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 64         ; 3B       ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 55         ; 3B       ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B       ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 81         ; 3B       ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A       ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 129        ; 4A       ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A       ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 151        ; 4A       ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 153        ; 4A       ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A       ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 187        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B       ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 69         ; 3B       ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 67         ; 3B       ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 72         ; 3B       ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 59         ; 3B       ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 62         ; 3B       ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 71         ; 3B       ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 73         ; 3B       ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 120        ; 4A       ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A       ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 135        ; 4A       ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 137        ; 4A       ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 143        ; 4A       ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A       ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 166        ; 5A       ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B       ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 70         ; 3B       ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A       ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 128        ; 4A       ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 131        ; 4A       ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 136        ; 4A       ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A       ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 149        ; 4A       ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A       ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A       ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 75         ; 3B       ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 77         ; 3B       ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 78         ; 3B       ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 83         ; 3B       ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 85         ; 3B       ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 117        ; 4A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 123        ; 4A       ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 126        ; 4A       ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A       ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 142        ; 4A       ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 144        ; 4A       ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 147        ; 4A       ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A       ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 158        ; 4A       ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A       ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H6       ; 421        ; 8A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 431        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ; 420        ; 8A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A       ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B       ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 74         ; 3B       ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 76         ; 3B       ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A       ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B       ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 200        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A       ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 68         ; 3B       ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B       ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A       ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 179        ; 5A       ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 192        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A       ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B       ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A       ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A       ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 41         ; 3A       ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 38         ; 3A       ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A       ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A       ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 175        ; 5A       ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                              ;                           ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+
; nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                              ; Integer PLL               ;
;     -- PLL Location                                                                                          ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                               ; none                      ;
;     -- PLL Bandwidth                                                                                         ; Auto                      ;
;         -- PLL Bandwidth Range                                                                               ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                             ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                            ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                     ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                    ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                     ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                     ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                            ; On                        ;
;     -- PLL Fractional Division                                                                               ; N/A                       ;
;     -- M Counter                                                                                             ; 12                        ;
;     -- N Counter                                                                                             ; 2                         ;
;     -- PLL Refclk Select                                                                                     ;                           ;
;             -- PLL Refclk Select Location                                                                    ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                            ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                            ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                               ; N/A                       ;
;             -- CORECLKIN source                                                                              ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                            ; N/A                       ;
;             -- PLLIQCLKIN source                                                                             ; N/A                       ;
;             -- RXIQCLKIN source                                                                              ; N/A                       ;
;             -- CLKIN(0) source                                                                               ; FPGA_CLK1_50~input        ;
;             -- CLKIN(1) source                                                                               ; N/A                       ;
;             -- CLKIN(2) source                                                                               ; N/A                       ;
;             -- CLKIN(3) source                                                                               ; N/A                       ;
;     -- PLL Output Counter                                                                                    ;                           ;
;         -- nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                        ; 150.0 MHz                 ;
;             -- Output Clock Location                                                                         ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                        ; Off                       ;
;             -- Duty Cycle                                                                                    ; 50.0000                   ;
;             -- Phase Shift                                                                                   ; 0.000000 degrees          ;
;             -- C Counter                                                                                     ; 2                         ;
;             -- C Counter PH Mux PRST                                                                         ; 0                         ;
;             -- C Counter PRST                                                                                ; 1                         ;
;                                                                                                              ;                           ;
+--------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                  ; Library Name  ;
+-----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |DE0_NANO_SOC_practica_nios2                                                                              ; 4809.0 (0.3)         ; 6777.9 (0.3)                     ; 1984.0 (0.1)                                      ; 15.0 (0.0)                       ; 0.0 (0.0)            ; 5442 (1)            ; 12020 (0)                 ; 0 (0)         ; 1771264           ; 229   ; 0          ; 93   ; 0            ; |DE0_NANO_SOC_practica_nios2                                                                                                                                                                                                                                                                                                                                                                         ; work          ;
;    |dac_nano:dac_nano_inst|                                                                               ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|dac_nano:dac_nano_inst                                                                                                                                                                                                                                                                                                                                                  ; work          ;
;    |nios_practica:u0|                                                                                     ; 4723.9 (0.0)         ; 6685.1 (0.0)                     ; 1976.2 (0.0)                                      ; 15.0 (0.0)                       ; 0.0 (0.0)            ; 5312 (0)            ; 11912 (0)                 ; 0 (0)         ; 1771264           ; 229   ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0                                                                                                                                                                                                                                                                                                                                                        ; nios_practica ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                         ; 1.5 (0.0)            ; 1.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                              ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.5 (0.0)            ; 1.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                          ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                        ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                     ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                     ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_005|                                                     ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_005                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_006|                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_006                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;          |altera_std_synchronizer_bundle:sync|                                                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                      ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                    ; work          ;
;       |altera_reset_controller:rst_controller|                                                            ; 4.0 (2.7)            ; 8.0 (5.2)                        ; 4.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                  ; nios_practica ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                      ; nios_practica ;
;       |altera_reset_controller:rst_controller_001|                                                        ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                             ; nios_practica ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                     ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                  ; nios_practica ;
;       |altera_reset_controller:rst_controller_002|                                                        ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                             ; nios_practica ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                  ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_0|                                                              ; 2675.2 (2637.7)      ; 4181.6 (4142.4)                  ; 1506.4 (1504.7)                                   ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2637 (2564)         ; 8007 (7974)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_0                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 37.5 (37.5)          ; 39.2 (39.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_1|                                                              ; 60.2 (23.7)          ; 69.6 (33.0)                      ; 9.5 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (27)            ; 94 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_1                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 36.4 (36.4)          ; 36.7 (36.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_2|                                                              ; 60.2 (23.6)          ; 70.7 (33.0)                      ; 10.4 (9.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (27)            ; 93 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_2                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 36.7 (36.7)          ; 37.7 (37.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_3|                                                              ; 60.1 (23.7)          ; 70.7 (34.6)                      ; 10.7 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (27)            ; 93 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_3                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 36.2 (36.2)          ; 36.2 (36.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_4|                                                              ; 59.9 (23.3)          ; 73.8 (35.0)                      ; 13.9 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (27)            ; 93 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_4                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 36.7 (36.7)          ; 38.8 (38.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |karplus_strong_nios:karplus_strong_5|                                                              ; 59.4 (22.2)          ; 73.2 (34.6)                      ; 13.8 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (27)            ; 93 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_5                                                                                                                                                                                                                                                                                                                   ; nios_practica ;
;          |div_freq:div_freq_inst|                                                                         ; 37.2 (37.2)          ; 38.7 (38.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq:div_freq_inst                                                                                                                                                                                                                                                                                            ; nios_practica ;
;       |nios_practica_RAM_jesus:ram_jesus|                                                                 ; 69.8 (0.0)           ; 70.3 (0.5)                       ; 1.7 (0.5)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 4 (0)                     ; 0 (0)         ; 1760000           ; 224   ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_RAM_jesus:ram_jesus                                                                                                                                                                                                                                                                                                                      ; nios_practica ;
;          |altsyncram:the_altsyncram|                                                                      ; 69.8 (0.0)           ; 69.8 (0.0)                       ; 1.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 4 (0)                     ; 0 (0)         ; 1760000           ; 224   ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                            ; work          ;
;             |altsyncram_acj1:auto_generated|                                                              ; 69.8 (0.9)           ; 69.8 (1.2)                       ; 1.2 (0.3)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 4 (4)                     ; 0 (0)         ; 1760000           ; 224   ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated                                                                                                                                                                                                                                                             ; work          ;
;                |decode_cla:decode3|                                                                       ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3                                                                                                                                                                                                                                          ; work          ;
;                |mux_9hb:mux2|                                                                             ; 61.3 (61.3)          ; 61.5 (61.5)                      ; 1.3 (1.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|mux_9hb:mux2                                                                                                                                                                                                                                                ; work          ;
;       |nios_practica_cpu:cpu|                                                                             ; 494.3 (0.0)          ; 552.8 (0.0)                      ; 65.2 (0.0)                                        ; 6.7 (0.0)                        ; 0.0 (0.0)            ; 713 (0)             ; 675 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu                                                                                                                                                                                                                                                                                                                                  ; nios_practica ;
;          |nios_practica_cpu_cpu:cpu|                                                                      ; 494.3 (346.5)        ; 552.8 (386.7)                    ; 65.2 (45.8)                                       ; 6.7 (5.6)                        ; 0.0 (0.0)            ; 713 (540)           ; 675 (388)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                        ; nios_practica ;
;             |nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|                         ; 147.8 (32.0)         ; 166.1 (33.8)                     ; 19.3 (1.8)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 173 (13)            ; 287 (84)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; nios_practica ;
;                |nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|  ; 47.3 (0.0)           ; 58.3 (0.0)                       ; 12.1 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper                                                                                                                                            ; nios_practica ;
;                   |nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk| ; 11.9 (11.6)          ; 21.2 (19.9)                      ; 9.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk                                                      ; nios_practica ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                               ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work          ;
;                   |nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|       ; 33.7 (33.1)          ; 35.5 (34.3)                      ; 2.8 (2.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck                                                            ; nios_practica ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                               ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work          ;
;                   |sld_virtual_jtag_basic:nios_practica_cpu_cpu_debug_slave_phy|                          ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_practica_cpu_cpu_debug_slave_phy                                                                               ; work          ;
;                |nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg|        ; 7.8 (7.8)            ; 8.7 (8.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg                                                                                                                                                  ; nios_practica ;
;                |nios_practica_cpu_cpu_nios2_oci_break:the_nios_practica_cpu_cpu_nios2_oci_break|          ; 8.6 (8.6)            ; 11.3 (11.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_break:the_nios_practica_cpu_cpu_nios2_oci_break                                                                                                                                                    ; nios_practica ;
;                |nios_practica_cpu_cpu_nios2_oci_debug:the_nios_practica_cpu_cpu_nios2_oci_debug|          ; 4.0 (3.4)            ; 5.3 (4.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_debug:the_nios_practica_cpu_cpu_nios2_oci_debug                                                                                                                                                    ; nios_practica ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_debug:the_nios_practica_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; work          ;
;                |nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|                ; 48.3 (48.3)          ; 48.8 (48.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 53 (53)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem                                                                                                                                                          ; nios_practica ;
;                   |nios_practica_cpu_cpu_ociram_sp_ram_module:nios_practica_cpu_cpu_ociram_sp_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|nios_practica_cpu_cpu_ociram_sp_ram_module:nios_practica_cpu_cpu_ociram_sp_ram                                                                           ; nios_practica ;
;                      |altsyncram:the_altsyncram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|nios_practica_cpu_cpu_ociram_sp_ram_module:nios_practica_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work          ;
;                         |altsyncram_kg91:auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|nios_practica_cpu_cpu_ociram_sp_ram_module:nios_practica_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated                  ; work          ;
;             |nios_practica_cpu_cpu_register_bank_a_module:nios_practica_cpu_cpu_register_bank_a|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_a_module:nios_practica_cpu_cpu_register_bank_a                                                                                                                                                                                                                     ; nios_practica ;
;                |altsyncram:the_altsyncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_a_module:nios_practica_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; work          ;
;                   |altsyncram_msi1:auto_generated|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_a_module:nios_practica_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                            ; work          ;
;             |nios_practica_cpu_cpu_register_bank_b_module:nios_practica_cpu_cpu_register_bank_b|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_b_module:nios_practica_cpu_cpu_register_bank_b                                                                                                                                                                                                                     ; nios_practica ;
;                |altsyncram:the_altsyncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_b_module:nios_practica_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; work          ;
;                   |altsyncram_msi1:auto_generated|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_b_module:nios_practica_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                            ; work          ;
;       |nios_practica_div_freq:div_freq|                                                                   ; 17.5 (17.5)          ; 18.0 (18.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_div_freq:div_freq                                                                                                                                                                                                                                                                                                                        ; nios_practica ;
;       |nios_practica_jtag_uart:jtag_uart|                                                                 ; 67.3 (17.3)          ; 83.8 (18.5)                      ; 16.6 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (35)            ; 114 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                      ; nios_practica ;
;          |alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|                                    ; 25.0 (25.0)          ; 39.3 (39.3)                      ; 14.3 (14.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                          ; work          ;
;          |nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|                          ; 12.7 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r                                                                                                                                                                                                                                                ; nios_practica ;
;             |scfifo:rfifo|                                                                                ; 12.7 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                   ; work          ;
;                |scfifo_3291:auto_generated|                                                               ; 12.7 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                        ; work          ;
;                   |a_dpfifo_a891:dpfifo|                                                                  ; 12.7 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                   ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                            ; 6.7 (3.7)            ; 7.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 11 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                           ; work          ;
;                         |cntr_vg7:count_usedw|                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                      ; work          ;
;                      |cntr_jgb:rd_ptr_count|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                             ; work          ;
;                      |cntr_jgb:wr_ptr|                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                   ; work          ;
;                      |dpram_7s81:FIFOram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                ; work          ;
;                         |altsyncram_b8s1:altsyncram1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                    ; work          ;
;          |nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|                          ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w                                                                                                                                                                                                                                                ; nios_practica ;
;             |scfifo:wfifo|                                                                                ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                   ; work          ;
;                |scfifo_3291:auto_generated|                                                               ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                        ; work          ;
;                   |a_dpfifo_a891:dpfifo|                                                                  ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                   ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                            ; 6.3 (3.2)            ; 7.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 12 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                           ; work          ;
;                         |cntr_vg7:count_usedw|                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                      ; work          ;
;                      |cntr_jgb:rd_ptr_count|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                             ; work          ;
;                      |cntr_jgb:wr_ptr|                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                   ; work          ;
;                      |dpram_7s81:FIFOram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                ; work          ;
;                         |altsyncram_b8s1:altsyncram1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                    ; work          ;
;       |nios_practica_leds:leds|                                                                           ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_leds:leds                                                                                                                                                                                                                                                                                                                                ; nios_practica ;
;       |nios_practica_mm_interconnect_0:mm_interconnect_0|                                                 ; 916.2 (0.0)          ; 1217.9 (0.0)                     ; 308.7 (0.0)                                       ; 6.9 (0.0)                        ; 0.0 (0.0)            ; 946 (0)             ; 2285 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                      ; nios_practica ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                       ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                             ; nios_practica ;
;          |altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo|                                             ; 26.5 (26.5)          ; 30.3 (30.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo                                                                                                                                                                                                                                                   ; nios_practica ;
;          |altera_avalon_sc_fifo:div_freq_s1_agent_rsp_fifo|                                               ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                     ; nios_practica ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                     ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo|                         ; 26.4 (26.4)          ; 31.3 (31.3)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rsp_fifo|                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo|                         ; 26.4 (26.4)          ; 32.8 (32.8)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rsp_fifo|                           ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo|                         ; 26.3 (26.3)          ; 33.2 (33.2)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo|                           ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo|                         ; 26.4 (26.4)          ; 28.0 (28.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo|                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rdata_fifo|                         ; 27.5 (27.5)          ; 32.3 (32.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo|                           ; 3.7 (3.7)            ; 4.1 (4.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo|                         ; 26.7 (26.7)          ; 30.5 (30.5)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rsp_fifo|                           ; 3.8 (3.8)            ; 4.1 (4.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo|                                                 ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo                                                                                                                                                                                                                                                       ; nios_practica ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                   ; 3.2 (3.2)            ; 4.1 (4.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; nios_practica ;
;          |altera_avalon_sc_fifo:ram_jesus_s1_agent_rsp_fifo|                                              ; 4.9 (4.9)            ; 5.3 (5.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_jesus_s1_agent_rsp_fifo                                                                                                                                                                                                                                                    ; nios_practica ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|                                                   ; 5.8 (5.8)            ; 7.4 (7.4)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo                                                                                                                                                                                                                                                         ; nios_practica ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                     ; 3.1 (3.1)            ; 3.9 (3.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                           ; nios_practica ;
;          |altera_avalon_sc_fifo:sys_clk_s1_agent_rdata_fifo|                                              ; 16.7 (16.7)          ; 18.3 (18.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; nios_practica ;
;          |altera_avalon_sc_fifo:sys_clk_s1_agent_rsp_fifo|                                                ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; nios_practica ;
;          |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                   ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; nios_practica ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                               ; 19.0 (0.0)           ; 34.2 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                     ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 19.0 (18.2)          ; 34.2 (32.8)                      ; 15.2 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 84 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                            ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                             ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                             ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                           ; 17.1 (0.0)           ; 36.0 (0.0)                       ; 18.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 17.1 (16.3)          ; 36.0 (34.9)                      ; 18.9 (18.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 84 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                           ; 18.3 (0.0)           ; 40.7 (0.0)                       ; 22.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 18.3 (17.3)          ; 40.7 (39.7)                      ; 22.4 (22.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 84 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                           ; 22.3 (0.0)           ; 36.6 (0.0)                       ; 14.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 22.3 (21.2)          ; 36.6 (35.8)                      ; 14.3 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 84 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                           ; 18.1 (0.0)           ; 40.2 (0.0)                       ; 22.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 18.1 (17.0)          ; 40.2 (39.0)                      ; 22.1 (22.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 85 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                           ; 16.9 (0.0)           ; 39.9 (0.0)                       ; 23.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 16.9 (16.3)          ; 39.9 (38.5)                      ; 23.0 (22.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 86 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                           ; 7.0 (0.0)            ; 8.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 7.0 (6.0)            ; 8.4 (7.2)                        ; 1.4 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 19 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                           ; 10.2 (0.0)           ; 16.8 (0.0)                       ; 6.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 10.2 (9.3)           ; 16.8 (14.8)                      ; 6.6 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 34 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                           ; 14.6 (0.0)           ; 39.4 (0.0)                       ; 24.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 14.6 (13.5)          ; 39.4 (38.1)                      ; 24.9 (24.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 82 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                           ; 12.8 (0.0)           ; 25.7 (0.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 12.8 (12.1)          ; 25.7 (24.5)                      ; 12.9 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                           ; 25.7 (0.0)           ; 27.7 (0.0)                       ; 2.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 25.7 (24.7)          ; 27.7 (26.2)                      ; 2.3 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                           ; 26.8 (0.0)           ; 27.2 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 26.8 (26.0)          ; 27.2 (26.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 71 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_012|                                           ; 26.2 (0.0)           ; 29.7 (0.0)                       ; 4.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 26.2 (25.2)          ; 29.7 (28.0)                      ; 4.0 (3.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 71 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_013|                                           ; 27.0 (0.0)           ; 28.6 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 27.0 (26.0)          ; 28.6 (27.3)                      ; 1.6 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_014|                                           ; 23.2 (0.0)           ; 30.3 (0.0)                       ; 7.8 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 23.2 (22.2)          ; 30.3 (28.8)                      ; 7.8 (7.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 2 (2)               ; 71 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_015|                                           ; 25.6 (0.0)           ; 28.0 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 25.6 (24.5)          ; 28.0 (26.5)                      ; 2.4 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 72 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_016|                                           ; 4.8 (0.0)            ; 7.1 (0.0)                        ; 2.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 4.8 (3.7)            ; 7.1 (5.6)                        ; 2.4 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 16 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_017|                                           ; 9.1 (0.0)            ; 10.4 (0.0)                       ; 1.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 9.1 (8.0)            ; 10.4 (8.8)                       ; 1.8 (1.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 22 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_018|                                           ; 26.6 (0.0)           ; 28.9 (0.0)                       ; 2.7 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 26.6 (25.6)          ; 28.9 (27.7)                      ; 2.7 (2.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 3 (3)               ; 71 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_019|                                           ; 13.3 (0.0)           ; 16.3 (0.0)                       ; 3.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019                                                                                                                                                                                                                                                 ; nios_practica ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                    ; 13.3 (12.3)          ; 16.3 (14.9)                      ; 3.2 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 39 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                        ; nios_practica ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                         ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                         ; work          ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                               ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                                     ; nios_practica ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                     ; 4.4 (4.4)            ; 5.1 (5.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                           ; nios_practica ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                              ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                                    ; nios_practica ;
;          |altera_merlin_slave_agent:div_freq_s1_agent|                                                    ; 1.5 (1.0)            ; 1.7 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:div_freq_s1_agent                                                                                                                                                                                                                                                          ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:div_freq_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_0_avalon_slave_0_agent|                                ; 1.3 (0.8)            ; 1.5 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_0_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_1_avalon_slave_0_agent|                                ; 1.5 (1.0)            ; 1.8 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_1_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_1_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_2_avalon_slave_0_agent|                                ; 1.5 (1.0)            ; 1.7 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_2_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_2_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_3_avalon_slave_0_agent|                                ; 1.5 (1.0)            ; 1.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_3_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_3_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_4_avalon_slave_0_agent|                                ; 0.8 (0.3)            ; 0.8 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_4_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_4_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:karplus_strong_5_avalon_slave_0_agent|                                ; 0.8 (0.2)            ; 0.9 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_5_avalon_slave_0_agent                                                                                                                                                                                                                                      ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:karplus_strong_5_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_agent:leds_s1_agent|                                                        ; 1.5 (1.0)            ; 1.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                              ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                ; nios_practica ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                          ; 1.0 (0.5)            ; 1.3 (0.7)                        ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                  ; nios_practica ;
;          |altera_merlin_slave_agent:sys_clk_s1_agent|                                                     ; 1.0 (0.3)            ; 1.0 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_clk_s1_agent                                                                                                                                                                                                                                                           ; nios_practica ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_clk_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                             ; nios_practica ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                  ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 1.3 (1.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                                        ; nios_practica ;
;          |altera_merlin_slave_translator:div_freq_s1_translator|                                          ; 11.1 (11.1)          ; 12.6 (12.6)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:div_freq_s1_translator                                                                                                                                                                                                                                                ; nios_practica ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_0_avalon_slave_0_translator|                      ; 10.4 (10.4)          ; 14.1 (14.1)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_0_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|                      ; 9.0 (9.0)            ; 14.5 (14.5)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|                      ; 10.3 (10.3)          ; 14.8 (14.8)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|                      ; 9.9 (9.9)            ; 15.5 (15.5)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_4_avalon_slave_0_translator|                      ; 9.1 (9.1)            ; 14.9 (14.9)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_4_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|                      ; 9.7 (9.7)            ; 15.4 (15.4)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator                                                                                                                                                                                                                            ; nios_practica ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                              ; 4.8 (4.8)            ; 6.3 (6.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                    ; nios_practica ;
;          |altera_merlin_slave_translator:ram_jesus_s1_translator|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_jesus_s1_translator                                                                                                                                                                                                                                               ; nios_practica ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                ; 3.8 (3.8)            ; 5.3 (5.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                      ; nios_practica ;
;          |altera_merlin_slave_translator:sys_clk_s1_translator|                                           ; 1.9 (1.9)            ; 9.3 (9.3)                        ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_s1_translator                                                                                                                                                                                                                                                 ; nios_practica ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                              ; 6.3 (6.3)            ; 7.8 (7.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                    ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_demux:cmd_demux|                                            ; 7.8 (7.8)            ; 8.0 (8.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                  ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                          ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_demux_001:rsp_demux_007|                                    ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_demux_001:rsp_demux_007                                                                                                                                                                                                                                          ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_demux_001:rsp_demux_008|                                    ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_demux_001:rsp_demux_008                                                                                                                                                                                                                                          ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|                                        ; 17.1 (15.1)          ; 18.4 (16.1)                      ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007                                                                                                                                                                                                                                              ; nios_practica ;
;             |altera_merlin_arbitrator:arb|                                                                ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ; nios_practica ;
;          |nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|                                        ; 25.2 (23.2)          ; 28.0 (25.5)                      ; 2.8 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 59 (55)             ; 7 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008                                                                                                                                                                                                                                              ; nios_practica ;
;             |altera_merlin_arbitrator:arb|                                                                ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ; nios_practica ;
;          |nios_practica_mm_interconnect_0_router:router|                                                  ; 11.0 (11.0)          ; 11.2 (11.2)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_router:router                                                                                                                                                                                                                                                        ; nios_practica ;
;          |nios_practica_mm_interconnect_0_router_001:router_001|                                          ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                ; nios_practica ;
;          |nios_practica_mm_interconnect_0_rsp_mux:rsp_mux|                                                ; 97.4 (97.4)          ; 117.6 (117.6)                    ; 23.6 (23.6)                                       ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                      ; nios_practica ;
;       |nios_practica_pll:pll|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_pll:pll                                                                                                                                                                                                                                                                                                                                  ; nios_practica ;
;          |altera_pll:altera_pll_i|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                          ; work          ;
;       |nios_practica_sw:sw|                                                                               ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_sw:sw                                                                                                                                                                                                                                                                                                                                    ; nios_practica ;
;       |nios_practica_sys_clk:sys_clk|                                                                     ; 71.6 (71.6)          ; 77.4 (77.4)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_sys_clk:sys_clk                                                                                                                                                                                                                                                                                                                          ; nios_practica ;
;       |nios_practica_uart:uart|                                                                           ; 92.5 (0.0)           ; 98.5 (0.0)                       ; 6.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 139 (0)             ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_uart:uart                                                                                                                                                                                                                                                                                                                                ; nios_practica ;
;          |nios_practica_uart_regs:the_nios_practica_uart_regs|                                            ; 29.8 (29.8)          ; 35.5 (35.5)                      ; 5.9 (5.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs                                                                                                                                                                                                                                                                            ; nios_practica ;
;          |nios_practica_uart_rx:the_nios_practica_uart_rx|                                                ; 41.9 (41.4)          ; 42.3 (41.6)                      ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 50 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx                                                                                                                                                                                                                                                                                ; nios_practica ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                            ; work          ;
;          |nios_practica_uart_tx:the_nios_practica_uart_tx|                                                ; 20.7 (20.7)          ; 20.7 (20.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx                                                                                                                                                                                                                                                                                ; nios_practica ;
;    |sld_hub:auto_hub|                                                                                     ; 75.5 (0.5)           ; 83.0 (0.5)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                        ; altera_sld    ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|       ; 75.0 (0.0)           ; 82.5 (0.0)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab   ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                            ; 75.0 (2.2)           ; 82.5 (3.7)                       ; 7.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (1)             ; 88 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                        ; alt_sld_fab   ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                 ; 72.8 (0.0)           ; 78.8 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                            ; alt_sld_fab   ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                             ; 72.8 (51.0)          ; 78.8 (54.5)                      ; 6.0 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (74)            ; 82 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                               ; work          ;
;                   |sld_rom_sr:hub_info_reg|                                                               ; 11.3 (11.3)          ; 11.5 (11.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                       ; work          ;
;                   |sld_shadow_jsm:shadow_jsm|                                                             ; 10.5 (10.5)          ; 12.8 (12.8)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_NANO_SOC_practica_nios2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                     ; altera_sld    ;
+-----------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_0[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_SDO                                                                                                                                                           ;                   ;         ;
; FPGA_CLK2_50                                                                                                                                                      ;                   ;         ;
; FPGA_CLK3_50                                                                                                                                                      ;                   ;         ;
; KEY[0]                                                                                                                                                            ;                   ;         ;
; KEY[1]                                                                                                                                                            ;                   ;         ;
; GPIO_0[0]                                                                                                                                                         ;                   ;         ;
;      - nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 0       ;
; GPIO_0[1]                                                                                                                                                         ;                   ;         ;
; GPIO_0[4]                                                                                                                                                         ;                   ;         ;
; GPIO_0[2]                                                                                                                                                         ;                   ;         ;
; GPIO_0[3]                                                                                                                                                         ;                   ;         ;
; GPIO_0[5]                                                                                                                                                         ;                   ;         ;
; GPIO_0[6]                                                                                                                                                         ;                   ;         ;
; GPIO_0[7]                                                                                                                                                         ;                   ;         ;
; GPIO_0[8]                                                                                                                                                         ;                   ;         ;
; GPIO_0[9]                                                                                                                                                         ;                   ;         ;
; GPIO_0[10]                                                                                                                                                        ;                   ;         ;
; GPIO_0[11]                                                                                                                                                        ;                   ;         ;
; GPIO_0[12]                                                                                                                                                        ;                   ;         ;
; GPIO_0[13]                                                                                                                                                        ;                   ;         ;
; GPIO_0[14]                                                                                                                                                        ;                   ;         ;
; GPIO_0[15]                                                                                                                                                        ;                   ;         ;
; GPIO_0[16]                                                                                                                                                        ;                   ;         ;
; GPIO_0[17]                                                                                                                                                        ;                   ;         ;
; GPIO_0[18]                                                                                                                                                        ;                   ;         ;
; GPIO_0[19]                                                                                                                                                        ;                   ;         ;
; GPIO_0[20]                                                                                                                                                        ;                   ;         ;
; GPIO_0[21]                                                                                                                                                        ;                   ;         ;
; GPIO_0[22]                                                                                                                                                        ;                   ;         ;
; GPIO_0[23]                                                                                                                                                        ;                   ;         ;
; GPIO_0[24]                                                                                                                                                        ;                   ;         ;
; GPIO_0[25]                                                                                                                                                        ;                   ;         ;
; GPIO_0[26]                                                                                                                                                        ;                   ;         ;
; GPIO_0[27]                                                                                                                                                        ;                   ;         ;
; GPIO_0[28]                                                                                                                                                        ;                   ;         ;
; GPIO_0[29]                                                                                                                                                        ;                   ;         ;
; GPIO_0[30]                                                                                                                                                        ;                   ;         ;
; GPIO_0[31]                                                                                                                                                        ;                   ;         ;
; GPIO_0[32]                                                                                                                                                        ;                   ;         ;
; GPIO_0[33]                                                                                                                                                        ;                   ;         ;
; GPIO_0[34]                                                                                                                                                        ;                   ;         ;
; GPIO_0[35]                                                                                                                                                        ;                   ;         ;
; GPIO_1[0]                                                                                                                                                         ;                   ;         ;
; GPIO_1[1]                                                                                                                                                         ;                   ;         ;
; GPIO_1[2]                                                                                                                                                         ;                   ;         ;
; GPIO_1[3]                                                                                                                                                         ;                   ;         ;
; GPIO_1[4]                                                                                                                                                         ;                   ;         ;
; GPIO_1[5]                                                                                                                                                         ;                   ;         ;
; GPIO_1[6]                                                                                                                                                         ;                   ;         ;
; GPIO_1[7]                                                                                                                                                         ;                   ;         ;
; GPIO_1[8]                                                                                                                                                         ;                   ;         ;
; GPIO_1[9]                                                                                                                                                         ;                   ;         ;
; GPIO_1[10]                                                                                                                                                        ;                   ;         ;
; GPIO_1[11]                                                                                                                                                        ;                   ;         ;
; GPIO_1[12]                                                                                                                                                        ;                   ;         ;
; GPIO_1[13]                                                                                                                                                        ;                   ;         ;
; GPIO_1[14]                                                                                                                                                        ;                   ;         ;
; GPIO_1[15]                                                                                                                                                        ;                   ;         ;
; GPIO_1[16]                                                                                                                                                        ;                   ;         ;
; GPIO_1[17]                                                                                                                                                        ;                   ;         ;
; GPIO_1[18]                                                                                                                                                        ;                   ;         ;
; GPIO_1[19]                                                                                                                                                        ;                   ;         ;
; GPIO_1[20]                                                                                                                                                        ;                   ;         ;
; GPIO_1[21]                                                                                                                                                        ;                   ;         ;
; GPIO_1[22]                                                                                                                                                        ;                   ;         ;
; GPIO_1[23]                                                                                                                                                        ;                   ;         ;
; GPIO_1[24]                                                                                                                                                        ;                   ;         ;
; GPIO_1[25]                                                                                                                                                        ;                   ;         ;
; GPIO_1[26]                                                                                                                                                        ;                   ;         ;
; GPIO_1[27]                                                                                                                                                        ;                   ;         ;
; GPIO_1[28]                                                                                                                                                        ;                   ;         ;
; GPIO_1[29]                                                                                                                                                        ;                   ;         ;
; GPIO_1[30]                                                                                                                                                        ;                   ;         ;
; GPIO_1[31]                                                                                                                                                        ;                   ;         ;
; GPIO_1[32]                                                                                                                                                        ;                   ;         ;
; GPIO_1[33]                                                                                                                                                        ;                   ;         ;
; GPIO_1[34]                                                                                                                                                        ;                   ;         ;
; GPIO_1[35]                                                                                                                                                        ;                   ;         ;
; FPGA_CLK1_50                                                                                                                                                      ;                   ;         ;
; SW[0]                                                                                                                                                             ;                   ;         ;
;      - nios_practica:u0|nios_practica_sw:sw|read_mux_out[0]~0                                                                                                     ; 0                 ; 0       ;
; SW[1]                                                                                                                                                             ;                   ;         ;
;      - nios_practica:u0|nios_practica_sw:sw|read_mux_out[1]~1                                                                                                     ; 1                 ; 0       ;
; SW[2]                                                                                                                                                             ;                   ;         ;
;      - nios_practica:u0|nios_practica_sw:sw|read_mux_out[2]~2                                                                                                     ; 0                 ; 0       ;
; SW[3]                                                                                                                                                             ;                   ;         ;
;      - nios_practica:u0|nios_practica_sw:sw|read_mux_out[3]~3                                                                                                     ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                      ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                              ; PIN_V11                   ; 1924    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                              ; JTAG_X0_Y3_N3             ; 177     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                              ; JTAG_X0_Y3_N3             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                            ; FF_X13_Y10_N17            ; 1702    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                            ; FF_X8_Y9_N11              ; 100     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                       ; FF_X6_Y3_N26              ; 230     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                        ; FF_X6_Y3_N17              ; 1299    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|clock                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y2_N45       ; 7974    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X23_Y4_N0         ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y9_N21        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|noise_en                                                                                                                                                                                                                                                                            ; FF_X28_Y8_N41             ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|noise_en_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y9_N30        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y9_N15        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|noise_wr~0                                                                                                                                                                                                                                                                          ; LABCELL_X21_Y5_N6         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X21_Y5_N51        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|clock                                                                                                                                                                                                                                                                               ; LABCELL_X28_Y13_N54       ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X28_Y13_N0        ; 34      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y15_N39       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|noise_en_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y15_N36       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y15_N45       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|noise_wr~0                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y15_N33       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_1|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y15_N57       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|clock                                                                                                                                                                                                                                                                               ; LABCELL_X2_Y6_N0          ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X2_Y6_N36         ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y6_N57         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|noise_en_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y6_N54         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y6_N3          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|noise_wr~0                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y7_N39         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_2|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y6_N39         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|clock                                                                                                                                                                                                                                                                               ; MLABCELL_X3_Y13_N45       ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X4_Y13_N48        ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X2_Y13_N39        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|noise_en_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X2_Y13_N36        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X2_Y13_N27        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|noise_wr~0                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y13_N33        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_3|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y13_N57        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|clock                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y19_N45       ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X11_Y19_N30       ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y19_N33       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|noise_en_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y19_N30       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y19_N9        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|noise_wr~0                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y15_N39       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_4|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y18_N27       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|clock                                                                                                                                                                                                                                                                               ; MLABCELL_X14_Y17_N18      ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq:div_freq_inst|LessThan0~39                                                                                                                                                                                                                                                 ; LABCELL_X13_Y17_N54       ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq_in_wr~0                                                                                                                                                                                                                                                                    ; MLABCELL_X14_Y19_N45      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|noise_en_wr~0                                                                                                                                                                                                                                                                       ; MLABCELL_X14_Y19_N33      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|noise_pulse_wr~0                                                                                                                                                                                                                                                                    ; MLABCELL_X14_Y19_N42      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|noise_wr~0                                                                                                                                                                                                                                                                          ; MLABCELL_X14_Y19_N3       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_5|sel_nota_wr~0                                                                                                                                                                                                                                                                       ; LABCELL_X15_Y18_N3        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1848w[3]                                                                                                                                                                                            ; LABCELL_X11_Y7_N54        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1865w[3]                                                                                                                                                                                            ; LABCELL_X13_Y7_N6         ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1875w[3]                                                                                                                                                                                            ; LABCELL_X13_Y7_N9         ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1885w[3]                                                                                                                                                                                            ; LABCELL_X11_Y7_N57        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1895w[3]                                                                                                                                                                                            ; LABCELL_X11_Y7_N12        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1905w[3]                                                                                                                                                                                            ; LABCELL_X11_Y7_N15        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|decode_cla:decode3|w_anode1915w[3]                                                                                                                                                                                            ; LABCELL_X13_Y7_N21        ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                            ; LABCELL_X13_Y10_N30       ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                  ; FF_X13_Y12_N14            ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                           ; LABCELL_X7_Y7_N27         ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                               ; FF_X15_Y8_N26             ; 62      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src1[21]~0                                                                                                                                                                                                                                                             ; MLABCELL_X8_Y6_N6         ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_src2[5]~0                                                                                                                                                                                                                                                              ; LABCELL_X4_Y8_N45         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                           ; FF_X15_Y8_N20             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|Equal135~0                                                                                                                                                                                                                                                               ; LABCELL_X9_Y9_N57         ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                ; LABCELL_X23_Y8_N12        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                         ; FF_X7_Y10_N32             ; 27      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                              ; LABCELL_X4_Y8_N6          ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                           ; FF_X8_Y10_N26             ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_control_rd_data[2]~0                                                                                                                                                                                                                                                   ; LABCELL_X9_Y9_N54         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                      ; LABCELL_X9_Y9_N15         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                ; MLABCELL_X8_Y7_N6         ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                  ; FF_X15_Y8_N2              ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                      ; FF_X15_Y8_N38             ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                    ; LABCELL_X13_Y10_N24       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                    ; LABCELL_X13_Y11_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                          ; LABCELL_X13_Y10_N21       ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|d_writedata[20]~0                                                                                                                                                                                                                                                        ; LABCELL_X13_Y10_N36       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                             ; LABCELL_X11_Y6_N15        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                           ; FF_X13_Y8_N32             ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|jxuir                  ; FF_X8_Y4_N53              ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a   ; MLABCELL_X8_Y4_N3         ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X8_Y4_N0         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X8_Y4_N12        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b   ; MLABCELL_X8_Y4_N54        ; 37      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_sysclk:the_nios_practica_cpu_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X8_Y4_N8               ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[28]~14                    ; MLABCELL_X8_Y2_N54        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[2]~10                     ; LABCELL_X7_Y2_N57         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[2]~9                      ; MLABCELL_X8_Y2_N48        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[37]~20                    ; LABCELL_X2_Y2_N24         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr~15                        ; LABCELL_X7_Y2_N30         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; LABCELL_X11_Y4_N48        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_avalon_reg:the_nios_practica_cpu_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                               ; LABCELL_X11_Y4_N6         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_break:the_nios_practica_cpu_cpu_nios2_oci_break|break_readreg[31]~0                                                                                                  ; MLABCELL_X8_Y3_N39        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_break:the_nios_practica_cpu_cpu_nios2_oci_break|break_readreg[31]~1                                                                                                  ; MLABCELL_X8_Y3_N30        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_oci_debug:the_nios_practica_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                         ; FF_X11_Y3_N38             ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[31]~0                                                                                                              ; LABCELL_X13_Y2_N3         ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                              ; MLABCELL_X8_Y4_N57        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                             ; LABCELL_X11_Y4_N45        ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_div_freq:div_freq|always0~1                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y14_N15       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                    ; LABCELL_X11_Y5_N9         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                              ; LABCELL_X1_Y4_N30         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|wdata[0]~0                                                                                                                                                                                                                 ; LABCELL_X1_Y3_N12         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|wdata[7]~1                                                                                                                                                                                                                 ; LABCELL_X1_Y4_N21         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                              ; LABCELL_X17_Y5_N48        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                ; FF_X17_Y5_N14             ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y5_N18        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                         ; LABCELL_X15_Y5_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                         ; LABCELL_X11_Y5_N54        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y5_N0         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                 ; FF_X17_Y5_N8              ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|woverflow~0                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y5_N36        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                               ; MLABCELL_X14_Y5_N45       ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_leds:leds|always0~1                                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y10_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                     ; LABCELL_X15_Y6_N57        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                           ; LABCELL_X18_Y13_N51       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:div_freq_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                           ; LABCELL_X17_Y14_N3        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; LABCELL_X22_Y6_N21        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_0_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; LABCELL_X22_Y7_N51        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; MLABCELL_X25_Y10_N39      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_1_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; LABCELL_X23_Y10_N18       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; LABCELL_X2_Y10_N3         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_2_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; LABCELL_X1_Y9_N24         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; LABCELL_X7_Y12_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_3_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; MLABCELL_X6_Y12_N21       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; LABCELL_X11_Y16_N39       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_4_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; LABCELL_X10_Y17_N39       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                       ; LABCELL_X18_Y19_N0        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:karplus_strong_5_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                       ; LABCELL_X18_Y18_N45       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                               ; LABCELL_X31_Y11_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                               ; LABCELL_X30_Y11_N0        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_jesus_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                        ; LABCELL_X11_Y9_N9         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                 ; LABCELL_X18_Y15_N3        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; MLABCELL_X25_Y16_N21      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                            ; MLABCELL_X25_Y15_N15      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                      ; FF_X28_Y15_N8             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; LABCELL_X22_Y10_N9        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X22_Y9_N48        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                      ; FF_X1_Y7_N23              ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; LABCELL_X4_Y10_N24        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X17_Y7_N9         ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                      ; FF_X2_Y13_N53             ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; MLABCELL_X6_Y11_N36       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X11_Y9_N12        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                      ; FF_X10_Y19_N50            ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X15_Y12_N12       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                      ; FF_X14_Y19_N17            ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y11_N36       ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; MLABCELL_X19_Y15_N36      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y7_N48        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; LABCELL_X30_Y10_N36       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y8_N51        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                         ; LABCELL_X18_Y14_N0        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X17_Y10_N33       ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y8_N9         ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X22_Y6_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; MLABCELL_X25_Y10_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X2_Y10_N18        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X7_Y12_N12        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X11_Y16_N57       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y19_N9        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                ; MLABCELL_X14_Y12_N21      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y15_N18       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X31_Y11_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; LABCELL_X18_Y13_N0        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                             ; MLABCELL_X25_Y16_N42      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                          ; FF_X27_Y7_N14             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_taken~0                                                                                                                                                             ; LABCELL_X22_Y6_N12        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                 ; MLABCELL_X19_Y5_N15       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_0_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; LABCELL_X30_Y9_N27        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_1_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; LABCELL_X28_Y15_N9        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_2_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; LABCELL_X1_Y7_N15         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_3_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; MLABCELL_X3_Y12_N54       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_4_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; LABCELL_X10_Y19_N51       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:karplus_strong_5_avalon_slave_0_translator|av_readdata_pre[4]~0                                                                                                                                                                         ; MLABCELL_X14_Y19_N48      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                             ; LABCELL_X15_Y7_N42        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_007|update_grant~0                                                                                                                                                                                                 ; LABCELL_X15_Y6_N51        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[1]~0                                                                                                                                                             ; LABCELL_X15_Y7_N36        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_mm_interconnect_0:mm_interconnect_0|nios_practica_mm_interconnect_0_cmd_mux_007:cmd_mux_008|update_grant~0                                                                                                                                                                                                 ; LABCELL_X15_Y7_N27        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1875    ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|always0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y18_N36       ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|always0~1                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y17_N42       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|control_wr_strobe                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y19_N51       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|period_h_wr_strobe                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y19_N54       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|period_l_wr_strobe                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y19_N12       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_sys_clk:sys_clk|snap_strobe~0                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y19_N42       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|control_wr_strobe                                                                                                                                                                                                                            ; LABCELL_X18_Y6_N3         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|divisor_wr_strobe                                                                                                                                                                                                                            ; LABCELL_X18_Y6_N54        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_regs:the_nios_practica_uart_regs|tx_wr_strobe~0                                                                                                                                                                                                                               ; LABCELL_X18_Y6_N12        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|got_new_char                                                                                                                                                                                                                                     ; LABCELL_X18_Y3_N12        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_rx:the_nios_practica_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                                         ; MLABCELL_X19_Y3_N3        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|always4~0                                                                                                                                                                                                                                        ; LABCELL_X17_Y3_N42        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|do_load_shifter                                                                                                                                                                                                                                  ; FF_X18_Y6_N8              ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_practica:u0|nios_practica_uart:uart|nios_practica_uart_tx:the_nios_practica_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                  ; LABCELL_X17_Y3_N54        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                         ; FF_X1_Y2_N17              ; 60      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                ; LABCELL_X2_Y3_N54         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                              ; MLABCELL_X6_Y2_N27        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                 ; LABCELL_X7_Y2_N18         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                 ; MLABCELL_X6_Y2_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~1                                                                                   ; LABCELL_X4_Y3_N36         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                                                    ; LABCELL_X1_Y2_N48         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                      ; MLABCELL_X3_Y3_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                          ; LABCELL_X7_Y2_N36         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                            ; MLABCELL_X3_Y3_N42        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                       ; MLABCELL_X3_Y4_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                              ; FF_X1_Y2_N38              ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                             ; FF_X3_Y3_N53              ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                              ; FF_X1_Y2_N44              ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                              ; FF_X4_Y2_N59              ; 57      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                              ; FF_X1_Y2_N35              ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                       ; MLABCELL_X3_Y3_N15        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                             ; FF_X3_Y3_N20              ; 39      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                           ; LABCELL_X2_Y3_N24         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                  ; PIN_V11                   ; 1924    ; Global Clock         ; GCLK7            ; --                        ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|clock                   ; MLABCELL_X25_Y2_N45       ; 7974    ; Global Clock         ; GCLK6            ; --                        ;
; nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1875    ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nios_practica:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1702    ;
; nios_practica:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; 1299    ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[5]                                                                              ; 868     ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[4]                                                                              ; 868     ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[1]                                                                              ; 778     ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[0]                                                                              ; 778     ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[3]                                                                              ; 772     ;
; nios_practica:u0|karplus_strong_nios:karplus_strong_0|sel_nota[2]                                                                              ; 772     ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; nios_practica:u0|nios_practica_RAM_jesus:ram_jesus|altsyncram:the_altsyncram|altsyncram_acj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 55000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1760000 ; 55000                       ; 32                          ; --                          ; --                          ; 1760000             ; 224         ; 0          ; nios_practica_RAM_jesus.hex ; M10K_X20_Y42_N0, M10K_X29_Y40_N0, M10K_X20_Y49_N0, M10K_X44_Y12_N0, M10K_X20_Y34_N0, M10K_X12_Y34_N0, M10K_X20_Y36_N0, M10K_X29_Y42_N0, M10K_X29_Y48_N0, M10K_X29_Y24_N0, M10K_X29_Y22_N0, M10K_X20_Y23_N0, M10K_X20_Y22_N0, M10K_X29_Y44_N0, M10K_X12_Y24_N0, M10K_X5_Y12_N0, M10K_X20_Y32_N0, M10K_X12_Y12_N0, M10K_X12_Y20_N0, M10K_X5_Y10_N0, M10K_X5_Y9_N0, M10K_X29_Y35_N0, M10K_X29_Y46_N0, M10K_X39_Y14_N0, M10K_X20_Y18_N0, M10K_X20_Y21_N0, M10K_X29_Y30_N0, M10K_X20_Y17_N0, M10K_X29_Y21_N0, M10K_X57_Y16_N0, M10K_X29_Y19_N0, M10K_X62_Y14_N0, M10K_X29_Y26_N0, M10K_X29_Y16_N0, M10K_X29_Y31_N0, M10K_X29_Y27_N0, M10K_X57_Y13_N0, M10K_X62_Y8_N0, M10K_X39_Y10_N0, M10K_X44_Y11_N0, M10K_X39_Y11_N0, M10K_X44_Y10_N0, M10K_X5_Y1_N0, M10K_X5_Y2_N0, M10K_X20_Y6_N0, M10K_X5_Y6_N0, M10K_X20_Y5_N0, M10K_X12_Y6_N0, M10K_X5_Y3_N0, M10K_X29_Y45_N0, M10K_X29_Y49_N0, M10K_X29_Y47_N0, M10K_X29_Y12_N0, M10K_X29_Y34_N0, M10K_X20_Y25_N0, M10K_X29_Y17_N0, M10K_X62_Y3_N0, M10K_X57_Y4_N0, M10K_X57_Y8_N0, M10K_X62_Y4_N0, M10K_X39_Y4_N0, M10K_X39_Y6_N0, M10K_X44_Y4_N0, M10K_X12_Y1_N0, M10K_X20_Y1_N0, M10K_X20_Y4_N0, M10K_X20_Y2_N0, M10K_X20_Y3_N0, M10K_X12_Y4_N0, M10K_X12_Y2_N0, M10K_X39_Y1_N0, M10K_X44_Y1_N0, M10K_X29_Y4_N0, M10K_X29_Y2_N0, M10K_X29_Y3_N0, M10K_X29_Y6_N0, M10K_X57_Y11_N0, M10K_X62_Y6_N0, M10K_X44_Y2_N0, M10K_X44_Y9_N0, M10K_X29_Y1_N0, M10K_X29_Y5_N0, M10K_X29_Y7_N0, M10K_X57_Y5_N0, M10K_X29_Y37_N0, M10K_X29_Y32_N0, M10K_X20_Y37_N0, M10K_X20_Y30_N0, M10K_X20_Y14_N0, M10K_X20_Y12_N0, M10K_X20_Y20_N0, M10K_X57_Y14_N0, M10K_X62_Y11_N0, M10K_X57_Y15_N0, M10K_X62_Y10_N0, M10K_X20_Y11_N0, M10K_X44_Y15_N0, M10K_X39_Y15_N0, M10K_X12_Y38_N0, M10K_X5_Y34_N0, M10K_X5_Y31_N0, M10K_X12_Y25_N0, M10K_X12_Y21_N0, M10K_X12_Y22_N0, M10K_X12_Y29_N0, M10K_X12_Y32_N0, M10K_X20_Y40_N0, M10K_X20_Y26_N0, M10K_X20_Y39_N0, M10K_X39_Y13_N0, M10K_X12_Y30_N0, M10K_X39_Y12_N0, M10K_X20_Y24_N0, M10K_X12_Y46_N0, M10K_X20_Y45_N0, M10K_X20_Y46_N0, M10K_X20_Y19_N0, M10K_X29_Y41_N0, M10K_X20_Y29_N0, M10K_X20_Y7_N0, M10K_X12_Y9_N0, M10K_X12_Y8_N0, M10K_X12_Y7_N0, M10K_X20_Y8_N0, M10K_X12_Y5_N0, M10K_X20_Y9_N0, M10K_X39_Y2_N0, M10K_X57_Y2_N0, M10K_X29_Y13_N0, M10K_X29_Y11_N0, M10K_X29_Y10_N0, M10K_X29_Y9_N0, M10K_X57_Y3_N0, M10K_X29_Y39_N0, M10K_X44_Y16_N0, M10K_X44_Y14_N0, M10K_X29_Y14_N0, M10K_X29_Y20_N0, M10K_X39_Y16_N0, M10K_X29_Y36_N0, M10K_X57_Y10_N0, M10K_X62_Y9_N0, M10K_X62_Y5_N0, M10K_X44_Y3_N0, M10K_X39_Y3_N0, M10K_X57_Y6_N0, M10K_X57_Y7_N0, M10K_X29_Y43_N0, M10K_X20_Y47_N0, M10K_X20_Y13_N0, M10K_X20_Y10_N0, M10K_X20_Y35_N0, M10K_X20_Y43_N0, M10K_X20_Y33_N0, M10K_X44_Y6_N0, M10K_X39_Y5_N0, M10K_X39_Y8_N0, M10K_X44_Y8_N0, M10K_X29_Y8_N0, M10K_X39_Y7_N0, M10K_X44_Y5_N0, M10K_X20_Y31_N0, M10K_X12_Y19_N0, M10K_X12_Y16_N0, M10K_X12_Y37_N0, M10K_X12_Y18_N0, M10K_X12_Y14_N0, M10K_X12_Y10_N0, M10K_X62_Y7_N0, M10K_X57_Y9_N0, M10K_X44_Y13_N0, M10K_X62_Y13_N0, M10K_X39_Y9_N0, M10K_X57_Y12_N0, M10K_X44_Y7_N0, M10K_X12_Y45_N0, M10K_X12_Y44_N0, M10K_X12_Y50_N0, M10K_X12_Y49_N0, M10K_X12_Y15_N0, M10K_X12_Y11_N0, M10K_X5_Y11_N0, M10K_X20_Y38_N0, M10K_X29_Y38_N0, M10K_X29_Y29_N0, M10K_X29_Y25_N0, M10K_X29_Y23_N0, M10K_X29_Y28_N0, M10K_X29_Y18_N0, M10K_X20_Y41_N0, M10K_X20_Y48_N0, M10K_X20_Y16_N0, M10K_X20_Y27_N0, M10K_X12_Y28_N0, M10K_X20_Y44_N0, M10K_X12_Y36_N0, M10K_X12_Y40_N0, M10K_X29_Y51_N0, M10K_X5_Y33_N0, M10K_X12_Y47_N0, M10K_X12_Y35_N0, M10K_X12_Y42_N0, M10K_X12_Y27_N0, M10K_X12_Y43_N0, M10K_X12_Y48_N0, M10K_X29_Y50_N0, M10K_X20_Y50_N0, M10K_X20_Y15_N0, M10K_X29_Y15_N0, M10K_X12_Y33_N0, M10K_X12_Y26_N0, M10K_X5_Y32_N0, M10K_X12_Y39_N0, M10K_X5_Y35_N0, M10K_X12_Y13_N0, M10K_X12_Y31_N0, M10K_X12_Y17_N0, M10K_X12_Y41_N0, M10K_X12_Y51_N0, M10K_X20_Y28_N0, M10K_X20_Y51_N0, M10K_X29_Y33_N0, M10K_X5_Y13_N0, M10K_X12_Y23_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_nios2_ocimem:the_nios_practica_cpu_cpu_nios2_ocimem|nios_practica_cpu_cpu_ociram_sp_ram_module:nios_practica_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None                        ; M10K_X12_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_a_module:nios_practica_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                        ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_register_bank_b_module:nios_practica_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                        ; M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_r:the_nios_practica_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                        ; M10K_X5_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|nios_practica_jtag_uart_scfifo_w:the_nios_practica_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                        ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 19,498 / 130,276 ( 15 % ) ;
; C12 interconnects                           ; 597 / 6,848 ( 9 % )       ;
; C2 interconnects                            ; 4,995 / 51,436 ( 10 % )   ;
; C4 interconnects                            ; 2,598 / 25,120 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )            ;
; Direct links                                ; 3,224 / 130,276 ( 2 % )   ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )            ;
; Local interconnects                         ; 7,548 / 31,760 ( 24 % )   ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )            ;
; R14 interconnects                           ; 650 / 6,046 ( 11 % )      ;
; R14/C12 interconnect drivers                ; 1,019 / 8,584 ( 12 % )    ;
; R3 interconnects                            ; 6,847 / 56,712 ( 12 % )   ;
; R6 interconnects                            ; 9,454 / 131,000 ( 7 % )   ;
; Spine clocks                                ; 13 / 150 ( 9 % )          ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )         ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 93           ; 0            ; 93           ; 0            ; 0            ; 97        ; 93           ; 0            ; 97        ; 97        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 97           ; 4            ; 97           ; 97           ; 0         ; 4            ; 97           ; 0         ; 0         ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 27           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                     ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; Source Clock(s)                                               ; Destination Clock(s)                                          ; Delay Added in ns ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; altera_reserved_tck                                           ; altera_reserved_tck                                           ; 180.7             ;
; FPGA_CLK1_50                                                  ; FPGA_CLK1_50                                                  ; 80.2              ;
; u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 58.4              ;
; I/O,altera_reserved_tck                                       ; altera_reserved_tck                                           ; 9.2               ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                   ; 1.208             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                              ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[31] ; 1.183             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                              ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[31] ; 1.139             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                   ; 1.030             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                      ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                          ; 1.006             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                        ; 0.946             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[35]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[34] ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                        ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                        ; 0.918             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                        ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                             ; 0.897             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 0.890             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                             ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                      ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                        ; 0.876             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[9]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[8]  ; 0.868             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[33]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[32] ; 0.868             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                               ; 0.859             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                            ; 0.857             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                   ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                          ; 0.854             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                          ; 0.847             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                            ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                          ; 0.846             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                               ; 0.845             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                            ; 0.842             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                          ; 0.830             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                               ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                          ; 0.823             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[20]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[19] ; 0.815             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|DRsize.000                                                   ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[0]  ; 0.813             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.807             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                        ; 0.807             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[18]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[17] ; 0.807             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[28]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[27] ; 0.807             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[24]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[23] ; 0.807             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[17]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[16] ; 0.807             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[26]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[25] ; 0.807             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                             ; 0.806             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                      ; 0.806             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                       ; 0.806             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[2]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[1]  ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[4]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[3]  ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[6]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[5]  ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[10]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[9]  ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[12]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[11] ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[14]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[13] ; 0.804             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[30]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[29] ; 0.802             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[37]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[36] ; 0.800             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                        ; 0.798             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                        ; 0.792             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[21]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[20] ; 0.792             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[22]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[21] ; 0.792             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[3]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[2]  ; 0.789             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[5]                                                        ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[4]  ; 0.789             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[11]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[10] ; 0.789             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[13]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[12] ; 0.789             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[25]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[24] ; 0.787             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[23]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[22] ; 0.787             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[27]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[26] ; 0.787             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[29]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[28] ; 0.787             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.787             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                        ; 0.787             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                        ; 0.785             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                          ; 0.785             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                             ; 0.784             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                             ; 0.783             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                               ; 0.774             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                        ; 0.772             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                        ; 0.772             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                        ; 0.766             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.753             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.753             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.753             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.753             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 0.753             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                        ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                        ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                   ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                          ; 0.729             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                           ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                       ; 0.700             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                  ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                          ; 0.696             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                             ; 0.694             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                             ; 0.694             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[0]  ; 0.692             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[34]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[33] ; 0.691             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                             ; 0.679             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                       ; 0.677             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[31]                                                       ; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|sr[30] ; 0.676             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                       ; 0.676             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                          ; 0.670             ;
; nios_practica:u0|nios_practica_cpu:cpu|nios_practica_cpu_cpu:cpu|nios_practica_cpu_cpu_nios2_oci:the_nios_practica_cpu_cpu_nios2_oci|nios_practica_cpu_cpu_debug_slave_wrapper:the_nios_practica_cpu_cpu_debug_slave_wrapper|nios_practica_cpu_cpu_debug_slave_tck:the_nios_practica_cpu_cpu_debug_slave_tck|ir_out[1]                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                               ; 0.668             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                            ; 0.667             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[3]                                                                                                                                                                                                                                                   ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[4]                                                                                                                                                                                             ; 0.662             ;
; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                   ; nios_practica:u0|nios_practica_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_practica_jtag_uart_alt_jtag_atlantic|count[6]                                                                                                                                                                                             ; 0.662             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CSEMA4U23C6 for design "DE0_NANO_SOC_practica_nios2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): nios_practica:u0|nios_practica_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1958 fanout uses global clock CLKCTRL_G5
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): nios_practica:u0|karplus_strong_nios:karplus_strong_0|clock~CLKENA0 with 7575 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1858 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_practica/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios_practica/synthesis/submodules/nios_practica_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'DE0_NANO_SOC_practica_nios2.SDC'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq_in[29] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_5|div_freq:div_freq_inst|toggle
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_1|sel_nota[9] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_1|div_freq:div_freq_inst|toggle
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq_in[30] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_4|div_freq:div_freq_inst|toggle
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq_in[16] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_2|div_freq:div_freq_inst|toggle
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq_in[26] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_3|div_freq:div_freq_inst|toggle
Warning (332060): Node: nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq:div_freq_inst|toggle was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq_in[22] is being clocked by nios_practica:u0|karplus_strong_nios:karplus_strong_0|div_freq:div_freq_inst|toggle
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    3.333 u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    6.666 u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:42
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:39
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 22.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Info (144001): Generated suppressed messages file D:/Material_FPGAs/nios2/karplus_strong_nios2_custom_hardware/DE0_NANO_SOC_practica_nios2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 2124 megabytes
    Info: Processing ended: Sun Jun 19 11:00:38 2016
    Info: Elapsed time: 00:04:31
    Info: Total CPU time (on all processors): 00:06:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Material_FPGAs/nios2/karplus_strong_nios2_custom_hardware/DE0_NANO_SOC_practica_nios2.fit.smsg.


