{"files":[{"patch":"@@ -4271,1 +4271,1 @@\n-pipe_class lmul_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class lmul_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -4297,1 +4297,1 @@\n-pipe_class ldiv_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class ldiv_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -7437,1 +7437,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7456,1 +7456,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7713,1 +7713,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7722,1 +7722,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7727,1 +7727,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7736,1 +7736,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7749,1 +7749,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7762,1 +7762,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8279,1 +8279,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8294,1 +8294,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8309,1 +8309,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8325,1 +8325,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8343,1 +8343,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8380,1 +8380,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_s);\n@@ -8416,1 +8416,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_d);\n@@ -8434,1 +8434,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_s);\n@@ -8470,1 +8470,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_d);\n@@ -8561,0 +8561,1 @@\n+\n","filename":"src\/hotspot\/cpu\/riscv\/riscv.ad","additions":20,"deletions":19,"binary":false,"changes":39,"status":"modified"}]}