TimeQuest Timing Analyzer report for MIPS_Pipeline
Sun Dec 08 19:30:27 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Recovery: 'clock'
 32. Slow 1200mV 0C Model Removal: 'clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clock'
 45. Fast 1200mV 0C Model Hold: 'clock'
 46. Fast 1200mV 0C Model Recovery: 'clock'
 47. Fast 1200mV 0C Model Removal: 'clock'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS_Pipeline                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; MIPS_Pipeline.sdc ; OK     ; Sun Dec 08 19:30:26 2024 ;
+-------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 6.100  ; 163.93 MHz ; 0.000 ; 3.050 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 170.62 MHz ; 170.62 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.239 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.395 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 2.528 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 0.543 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 2.100 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.393     ; 5.463      ;
; 0.255 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][1]  ; clock        ; clock       ; 6.100        ; -0.069     ; 5.771      ;
; 0.285 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]   ; clock        ; clock       ; 6.100        ; -0.043     ; 5.767      ;
; 0.311 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]   ; clock        ; clock       ; 6.100        ; -0.393     ; 5.391      ;
; 0.333 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][1]   ; clock        ; clock       ; 6.100        ; -0.059     ; 5.703      ;
; 0.371 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][1]   ; clock        ; clock       ; 6.100        ; -0.029     ; 5.695      ;
; 0.384 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][1]  ; clock        ; clock       ; 6.100        ; -0.023     ; 5.688      ;
; 0.427 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][7]   ; clock        ; clock       ; 6.100        ; -0.373     ; 5.295      ;
; 0.433 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][6]   ; clock        ; clock       ; 6.100        ; -0.393     ; 5.269      ;
; 0.439 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.614      ;
; 0.474 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][3]   ; clock        ; clock       ; 6.100        ; -0.393     ; 5.228      ;
; 0.478 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][0]   ; clock        ; clock       ; 6.100        ; -0.075     ; 5.542      ;
; 0.483 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][7]  ; clock        ; clock       ; 6.100        ; -0.069     ; 5.543      ;
; 0.492 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]   ; clock        ; clock       ; 6.100        ; -0.049     ; 5.554      ;
; 0.516 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][7]   ; clock        ; clock       ; 6.100        ; -0.043     ; 5.536      ;
; 0.544 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][1]   ; clock        ; clock       ; 6.100        ; -0.055     ; 5.496      ;
; 0.565 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][1]  ; clock        ; clock       ; 6.100        ; -0.056     ; 5.474      ;
; 0.577 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]  ; clock        ; clock       ; 6.100        ; -0.042     ; 5.476      ;
; 0.582 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]   ; clock        ; clock       ; 6.100        ; -0.051     ; 5.462      ;
; 0.596 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]  ; clock        ; clock       ; 6.100        ; -0.029     ; 5.470      ;
; 0.606 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][1]   ; clock        ; clock       ; 6.100        ; -0.057     ; 5.432      ;
; 0.609 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]  ; clock        ; clock       ; 6.100        ; -0.023     ; 5.463      ;
; 0.612 ; regs[0][0]                                                                            ; R0ID_EX[0]   ; clock        ; clock       ; 6.100        ; -0.324     ; 4.967      ;
; 0.629 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]   ; clock        ; clock       ; 6.100        ; -0.065     ; 5.401      ;
; 0.633 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][1]   ; clock        ; clock       ; 6.100        ; -0.030     ; 5.432      ;
; 0.652 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]   ; clock        ; clock       ; 6.100        ; -0.051     ; 5.392      ;
; 0.652 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.401      ;
; 0.661 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][3]   ; clock        ; clock       ; 6.100        ; -0.403     ; 5.031      ;
; 0.671 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.382      ;
; 0.675 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]   ; clock        ; clock       ; 6.100        ; -0.016     ; 5.404      ;
; 0.675 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]  ; clock        ; clock       ; 6.100        ; -0.023     ; 5.397      ;
; 0.676 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][1]  ; clock        ; clock       ; 6.100        ; -0.042     ; 5.377      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[2] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[3] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[6] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[1] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[7] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[4] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.711 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[0] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.636      ;
; 0.715 ; R0ID_EX[3]~_Duplicate_1                                                               ; R0ID_EX[6]   ; clock        ; clock       ; 6.100        ; 0.074      ; 5.262      ;
; 0.719 ; InID_EX[9]                                                                            ; RwID_EX[2]   ; clock        ; clock       ; 6.100        ; -0.095     ; 5.281      ;
; 0.732 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][7]   ; clock        ; clock       ; 6.100        ; -0.065     ; 5.298      ;
; 0.734 ; regs[4][3]                                                                            ; RwID_EX[3]   ; clock        ; clock       ; 6.100        ; -0.440     ; 4.921      ;
; 0.736 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][4]   ; clock        ; clock       ; 6.100        ; -0.069     ; 5.290      ;
; 0.738 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][1]   ; clock        ; clock       ; 6.100        ; -0.017     ; 5.340      ;
; 0.744 ; InEX_MEM[1]                                                                           ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.603      ;
; 0.752 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][2]  ; clock        ; clock       ; 6.100        ; -0.045     ; 5.298      ;
; 0.754 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6]  ; clock        ; clock       ; 6.100        ; -0.039     ; 5.302      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[2] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[3] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[6] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[1] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[7] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[4] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.754 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[0] ; clock        ; clock       ; 6.100        ; 0.252      ; 5.593      ;
; 0.756 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.297      ;
; 0.758 ; InID_EX[3]                                                                            ; R1ID_EX[7]   ; clock        ; clock       ; 6.100        ; -0.085     ; 5.252      ;
; 0.758 ; R0ID_EX[2]~_Duplicate_1                                                               ; R0ID_EX[6]   ; clock        ; clock       ; 6.100        ; 0.074      ; 5.219      ;
; 0.759 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][6]   ; clock        ; clock       ; 6.100        ; -0.065     ; 5.271      ;
; 0.763 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][4]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.290      ;
; 0.766 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]   ; clock        ; clock       ; 6.100        ; -0.068     ; 5.261      ;
; 0.773 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][6]   ; clock        ; clock       ; 6.100        ; -0.040     ; 5.282      ;
; 0.774 ; InID_EX[4]                                                                            ; R0ID_EX[5]   ; clock        ; clock       ; 6.100        ; 0.049      ; 5.178      ;
; 0.777 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[13]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.277      ;
; 0.778 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[14]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.276      ;
; 0.778 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]   ; clock        ; clock       ; 6.100        ; -0.018     ; 5.299      ;
; 0.781 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[4]   ; clock        ; clock       ; 6.100        ; -0.041     ; 5.273      ;
; 0.781 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][6]  ; clock        ; clock       ; 6.100        ; -0.013     ; 5.301      ;
; 0.783 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[12]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.271      ;
; 0.783 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][7]   ; clock        ; clock       ; 6.100        ; -0.016     ; 5.296      ;
; 0.784 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[1]   ; clock        ; clock       ; 6.100        ; -0.041     ; 5.270      ;
; 0.784 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][7]  ; clock        ; clock       ; 6.100        ; -0.044     ; 5.267      ;
; 0.785 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]   ; clock        ; clock       ; 6.100        ; -0.042     ; 5.268      ;
; 0.789 ; InID_EX[0]                                                                            ; R1ID_EX[2]   ; clock        ; clock       ; 6.100        ; -0.080     ; 5.226      ;
; 0.789 ; mem_d_rtl_0_bypass[1]                                                                 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.077     ; 5.229      ;
; 0.794 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][6]   ; clock        ; clock       ; 6.100        ; -0.051     ; 5.250      ;
; 0.795 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[8]   ; clock        ; clock       ; 6.100        ; -0.045     ; 5.255      ;
; 0.795 ; mem_d_rtl_0_bypass[4]                                                                 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.077     ; 5.223      ;
; 0.797 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[6]   ; clock        ; clock       ; 6.100        ; -0.045     ; 5.253      ;
; 0.798 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[15]  ; clock        ; clock       ; 6.100        ; -0.045     ; 5.252      ;
; 0.798 ; InID_EX[3]                                                                            ; R1ID_EX[3]   ; clock        ; clock       ; 6.100        ; -0.081     ; 5.216      ;
; 0.799 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][0]   ; clock        ; clock       ; 6.100        ; -0.057     ; 5.239      ;
; 0.799 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]   ; clock        ; clock       ; 6.100        ; -0.065     ; 5.231      ;
; 0.800 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[3]   ; clock        ; clock       ; 6.100        ; -0.045     ; 5.250      ;
; 0.800 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[11]  ; clock        ; clock       ; 6.100        ; -0.045     ; 5.250      ;
; 0.800 ; regs[8][6]                                                                            ; RwID_EX[6]   ; clock        ; clock       ; 6.100        ; -0.467     ; 4.828      ;
; 0.807 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][6]  ; clock        ; clock       ; 6.100        ; -0.013     ; 5.275      ;
; 0.815 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]  ; clock        ; clock       ; 6.100        ; -0.070     ; 5.210      ;
; 0.820 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[13]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.234      ;
; 0.821 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]   ; clock        ; clock       ; 6.100        ; -0.055     ; 5.219      ;
; 0.821 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[14]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.233      ;
; 0.822 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][7]   ; clock        ; clock       ; 6.100        ; -0.017     ; 5.256      ;
; 0.823 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]   ; clock        ; clock       ; 6.100        ; -0.030     ; 5.242      ;
; 0.823 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][4]   ; clock        ; clock       ; 6.100        ; -0.047     ; 5.225      ;
; 0.824 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[4]   ; clock        ; clock       ; 6.100        ; -0.041     ; 5.230      ;
; 0.826 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[12]  ; clock        ; clock       ; 6.100        ; -0.041     ; 5.228      ;
; 0.827 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[1]   ; clock        ; clock       ; 6.100        ; -0.041     ; 5.227      ;
; 0.830 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]  ; clock        ; clock       ; 6.100        ; -0.056     ; 5.209      ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                           ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.616      ;
; 0.475 ; InIF_ID[11]             ; InID_EX[11]                                                                           ; clock        ; clock       ; 0.000        ; 0.065      ; 0.697      ;
; 0.475 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.697      ;
; 0.500 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.720      ;
; 0.516 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.523 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.076      ; 0.756      ;
; 0.551 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.773      ;
; 0.555 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.776      ;
; 0.571 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.792      ;
; 0.574 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.794      ;
; 0.574 ; mem_d_rtl_0_bypass[21]  ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.415      ; 1.146      ;
; 0.577 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.798      ;
; 0.584 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.805      ;
; 0.587 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.808      ;
; 0.599 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.820      ;
; 0.600 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.821      ;
; 0.611 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.832      ;
; 0.611 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.379      ; 1.177      ;
; 0.615 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 1.183      ;
; 0.616 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.379      ; 1.182      ;
; 0.622 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.206      ;
; 0.625 ; InEX_MEM[3]             ; InMEM_WB[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.396      ; 1.178      ;
; 0.629 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 0.893      ;
; 0.637 ; InEX_MEM[2]             ; InMEM_WB[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.396      ; 1.190      ;
; 0.640 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.379      ; 1.206      ;
; 0.643 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 1.211      ;
; 0.651 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.391      ; 1.199      ;
; 0.663 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.379      ; 1.229      ;
; 0.686 ; mem_d_rtl_0_bypass[17]  ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.415      ; 1.258      ;
; 0.688 ; PC[3]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.272      ;
; 0.689 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.273      ;
; 0.692 ; PC[3]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.427      ; 1.276      ;
; 0.710 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 1.294      ;
; 0.737 ; InMEM_WB[13]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.423      ; 1.317      ;
; 0.759 ; InMEM_WB[12]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.423      ; 1.339      ;
; 0.792 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.012      ;
; 0.798 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.066      ; 1.021      ;
; 0.799 ; PC[1]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.020      ;
; 0.803 ; InEX_MEM[13]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.400      ; 1.360      ;
; 0.830 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; -0.289     ; 0.698      ;
; 0.845 ; RwEX_MEM[7]             ; mem_d_rtl_0_bypass[31]                                                                ; clock        ; clock       ; 0.000        ; 0.403      ; 1.405      ;
; 0.845 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.066      ;
; 0.851 ; PC[6]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.851 ; PC[0]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.435      ;
; 0.858 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.079      ;
; 0.859 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.391      ; 1.407      ;
; 0.865 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.086      ;
; 0.868 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.132      ;
; 0.868 ; mem_d~20                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.415      ; 1.440      ;
; 0.873 ; mem_d_rtl_0_bypass[25]  ; regs[1][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.405      ; 1.435      ;
; 0.873 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.094      ;
; 0.875 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.379      ; 1.441      ;
; 0.875 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.096      ;
; 0.876 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.097      ;
; 0.878 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.099      ;
; 0.883 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.066      ; 1.106      ;
; 0.887 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.108      ;
; 0.889 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 1.473      ;
; 0.889 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.110      ;
; 0.895 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.396      ; 1.448      ;
; 0.904 ; PC[2]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.125      ;
; 0.912 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.066      ; 1.135      ;
; 0.914 ; InMEM_WB[13]            ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.423      ; 1.494      ;
; 0.917 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.181      ;
; 0.918 ; InEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.397      ; 1.502      ;
; 0.933 ; PC[6]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.517      ;
; 0.936 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.061      ; 1.154      ;
; 0.937 ; PC[6]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.521      ;
; 0.938 ; PC[6]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.522      ;
; 0.940 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.391      ; 1.488      ;
; 0.940 ; PC[6]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.427      ; 1.524      ;
; 0.942 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.391      ; 1.490      ;
; 0.944 ; InEX_MEM[12]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.400      ; 1.501      ;
; 0.949 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.172      ;
; 0.949 ; RwEX_MEM[6]             ; mem_d~24                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.152      ;
; 0.949 ; RwEX_MEM[6]             ; mem_d_rtl_0_bypass[29]                                                                ; clock        ; clock       ; 0.000        ; 0.046      ; 1.152      ;
; 0.951 ; mem_d~17                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.415      ; 1.523      ;
; 0.952 ; PC[7]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.173      ;
; 0.955 ; PC[5]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.176      ;
; 0.963 ; InEX_MEM[12]            ; InMEM_WB[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.183      ;
; 0.963 ; mem_d_rtl_0_bypass[21]  ; regs[13][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.443      ; 1.563      ;
; 0.968 ; PC[1]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.189      ;
; 0.968 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.189      ;
; 0.968 ; InMEM_WB[12]            ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.423      ; 1.548      ;
; 0.970 ; RwEX_MEM[2]             ; mem_d~20                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.173      ;
; 0.970 ; PC[1]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.191      ;
; 0.971 ; RwEX_MEM[2]             ; mem_d_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 0.000        ; 0.046      ; 1.174      ;
; 0.972 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; -0.261     ; 0.868      ;
; 0.972 ; InEX_MEM[13]            ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.103      ; 1.233      ;
; 0.973 ; PC[3]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.427      ; 1.557      ;
; 0.974 ; InEX_MEM[13]            ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.194      ;
; 0.975 ; RwEX_MEM[1]             ; mem_d_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.048      ; 1.180      ;
; 0.976 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.263     ; 0.870      ;
; 0.978 ; InEX_MEM[13]            ; InMEM_WB[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.198      ;
; 0.978 ; RwEX_MEM[1]             ; mem_d~19                                                                              ; clock        ; clock       ; 0.000        ; 0.048      ; 1.183      ;
; 0.979 ; RwEX_MEM[0]             ; mem_d~18                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.182      ;
; 0.979 ; RwEX_MEM[0]             ; mem_d_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.046      ; 1.182      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                           ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.528 ; reset     ; R0ID_EX[0]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[1]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[2]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[3]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[4]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[5]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[6]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.528 ; reset     ; R0ID_EX[7]              ; clock        ; clock       ; 6.100        ; 2.212      ; 2.587      ;
; 2.687 ; reset     ; InID_EX[0]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.501      ;
; 2.687 ; reset     ; InID_EX[10]             ; clock        ; clock       ; 6.100        ; 2.093      ; 2.501      ;
; 2.687 ; reset     ; InID_EX[5]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.501      ;
; 2.687 ; reset     ; regs[3][7]              ; clock        ; clock       ; 6.100        ; 2.092      ; 2.500      ;
; 2.688 ; reset     ; InID_EX[2]              ; clock        ; clock       ; 6.100        ; 2.094      ; 2.501      ;
; 2.688 ; reset     ; InID_EX[14]             ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; InEX_MEM[14]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; PC[2]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; PC[0]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; PC[1]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InID_EX[12]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[12]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; PC[4]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InID_EX[15]             ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; InEX_MEM[15]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; PC[3]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InID_EX[4]              ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InMEM_WB[14]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[15]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[12]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[13]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[11]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InIF_ID[9]              ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InID_EX[9]              ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InEX_MEM[9]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[9]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[10]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[10]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[8]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InMEM_WB[8]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; mem_d~17                ; clock        ; clock       ; 6.100        ; 2.079      ; 2.486      ;
; 2.688 ; reset     ; RwID_EX[0]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; R0ID_EX[0]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; RwID_EX[1]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; RwEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; regs[5][7]              ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; R1ID_EX[7]              ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; RwID_EX[6]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; RwID_EX[2]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; R1ID_EX[1]              ; clock        ; clock       ; 6.100        ; 2.069      ; 2.476      ;
; 2.688 ; reset     ; regs[0][3]              ; clock        ; clock       ; 6.100        ; 2.069      ; 2.476      ;
; 2.688 ; reset     ; regs[5][3]              ; clock        ; clock       ; 6.100        ; 2.070      ; 2.477      ;
; 2.688 ; reset     ; RwID_EX[3]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; RwID_EX[5]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; RwEX_MEM[5]             ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; R1ID_EX[4]              ; clock        ; clock       ; 6.100        ; 2.069      ; 2.476      ;
; 2.688 ; reset     ; R1ID_EX[5]              ; clock        ; clock       ; 6.100        ; 2.069      ; 2.476      ;
; 2.688 ; reset     ; R0ID_EX[5]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; R0ID_EX[6]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; R1ID_EX[6]              ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; R0ID_EX[7]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; RwID_EX[7]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; RwEX_MEM[7]             ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; RwID_EX[4]              ; clock        ; clock       ; 6.100        ; 2.068      ; 2.475      ;
; 2.688 ; reset     ; R0ID_EX[4]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.095      ; 2.502      ;
; 2.688 ; reset     ; PC[5]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; PC[6]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; PC[7]                   ; clock        ; clock       ; 6.100        ; 2.099      ; 2.506      ;
; 2.688 ; reset     ; InID_EX[13]             ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.688 ; reset     ; InEX_MEM[13]            ; clock        ; clock       ; 6.100        ; 2.071      ; 2.478      ;
; 2.689 ; reset     ; InEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 2.075      ; 2.481      ;
; 2.689 ; reset     ; InIF_ID[14]             ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; InIF_ID[1]              ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; InID_EX[1]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 2.075      ; 2.481      ;
; 2.689 ; reset     ; InEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 2.075      ; 2.481      ;
; 2.689 ; reset     ; InIF_ID[12]             ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; InIF_ID[3]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InID_EX[3]              ; clock        ; clock       ; 6.100        ; 2.092      ; 2.498      ;
; 2.689 ; reset     ; InEX_MEM[3]             ; clock        ; clock       ; 6.100        ; 2.075      ; 2.481      ;
; 2.689 ; reset     ; InIF_ID[15]             ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InIF_ID[4]              ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; InIF_ID[11]             ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InID_EX[11]             ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InIF_ID[8]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InID_EX[8]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InIF_ID[6]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; InID_EX[6]              ; clock        ; clock       ; 6.100        ; 2.093      ; 2.499      ;
; 2.689 ; reset     ; mem_d_rtl_0_bypass[2]   ; clock        ; clock       ; 6.100        ; 2.092      ; 2.498      ;
; 2.689 ; reset     ; mem_d_rtl_0_bypass[4]   ; clock        ; clock       ; 6.100        ; 2.092      ; 2.498      ;
; 2.689 ; reset     ; mem_d_rtl_0_bypass[6]   ; clock        ; clock       ; 6.100        ; 2.092      ; 2.498      ;
; 2.689 ; reset     ; regs[3][0]              ; clock        ; clock       ; 6.100        ; 2.079      ; 2.485      ;
; 2.689 ; reset     ; RwEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; regs[3][6]              ; clock        ; clock       ; 6.100        ; 2.079      ; 2.485      ;
; 2.689 ; reset     ; RwEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; regs[3][2]              ; clock        ; clock       ; 6.100        ; 2.079      ; 2.485      ;
; 2.689 ; reset     ; RwEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 2.097      ; 2.503      ;
; 2.689 ; reset     ; R1ID_EX[0]              ; clock        ; clock       ; 6.100        ; 2.077      ; 2.483      ;
; 2.689 ; reset     ; R1ID_EX[2]              ; clock        ; clock       ; 6.100        ; 2.077      ; 2.483      ;
; 2.689 ; reset     ; R0ID_EX[2]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 2.075      ; 2.481      ;
; 2.689 ; reset     ; regs[3][3]              ; clock        ; clock       ; 6.100        ; 2.079      ; 2.485      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.543 ; reset     ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 2.548      ; 2.248      ;
; 0.543 ; reset     ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 2.548      ; 2.248      ;
; 0.543 ; reset     ; regs[15][7] ; clock        ; clock       ; 0.000        ; 2.551      ; 2.251      ;
; 0.543 ; reset     ; regs[15][6] ; clock        ; clock       ; 0.000        ; 2.551      ; 2.251      ;
; 0.543 ; reset     ; regs[0][2]  ; clock        ; clock       ; 0.000        ; 2.548      ; 2.248      ;
; 0.543 ; reset     ; regs[0][6]  ; clock        ; clock       ; 0.000        ; 2.548      ; 2.248      ;
; 0.543 ; reset     ; regs[0][4]  ; clock        ; clock       ; 0.000        ; 2.548      ; 2.248      ;
; 0.544 ; reset     ; regs[9][0]  ; clock        ; clock       ; 0.000        ; 2.545      ; 2.246      ;
; 0.544 ; reset     ; regs[12][0] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[14][0] ; clock        ; clock       ; 0.000        ; 2.547      ; 2.248      ;
; 0.544 ; reset     ; regs[13][0] ; clock        ; clock       ; 0.000        ; 2.534      ; 2.235      ;
; 0.544 ; reset     ; regs[1][0]  ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 2.532      ; 2.233      ;
; 0.544 ; reset     ; regs[12][1] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[1][1]  ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[6][1]  ; clock        ; clock       ; 0.000        ; 2.546      ; 2.247      ;
; 0.544 ; reset     ; regs[2][1]  ; clock        ; clock       ; 0.000        ; 2.532      ; 2.233      ;
; 0.544 ; reset     ; regs[8][7]  ; clock        ; clock       ; 0.000        ; 2.547      ; 2.248      ;
; 0.544 ; reset     ; regs[6][7]  ; clock        ; clock       ; 0.000        ; 2.546      ; 2.247      ;
; 0.544 ; reset     ; regs[13][6] ; clock        ; clock       ; 0.000        ; 2.534      ; 2.235      ;
; 0.544 ; reset     ; regs[14][6] ; clock        ; clock       ; 0.000        ; 2.550      ; 2.251      ;
; 0.544 ; reset     ; regs[8][6]  ; clock        ; clock       ; 0.000        ; 2.547      ; 2.248      ;
; 0.544 ; reset     ; regs[6][6]  ; clock        ; clock       ; 0.000        ; 2.546      ; 2.247      ;
; 0.544 ; reset     ; regs[9][2]  ; clock        ; clock       ; 0.000        ; 2.545      ; 2.246      ;
; 0.544 ; reset     ; regs[13][2] ; clock        ; clock       ; 0.000        ; 2.534      ; 2.235      ;
; 0.544 ; reset     ; regs[12][2] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[8][3]  ; clock        ; clock       ; 0.000        ; 2.547      ; 2.248      ;
; 0.544 ; reset     ; regs[12][3] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[12][5] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[1][5]  ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[12][4] ; clock        ; clock       ; 0.000        ; 2.533      ; 2.234      ;
; 0.544 ; reset     ; regs[9][4]  ; clock        ; clock       ; 0.000        ; 2.545      ; 2.246      ;
; 0.547 ; reset     ; regs[10][0] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.547 ; reset     ; regs[10][1] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.547 ; reset     ; regs[10][2] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.547 ; reset     ; regs[10][3] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.547 ; reset     ; regs[10][5] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.547 ; reset     ; regs[10][4] ; clock        ; clock       ; 0.000        ; 2.540      ; 2.244      ;
; 0.548 ; reset     ; regs[13][1] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.224      ;
; 0.548 ; reset     ; regs[9][1]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.225      ;
; 0.548 ; reset     ; regs[9][7]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.225      ;
; 0.548 ; reset     ; regs[13][7] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.224      ;
; 0.548 ; reset     ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.225      ;
; 0.548 ; reset     ; regs[13][3] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.224      ;
; 0.548 ; reset     ; regs[9][5]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.225      ;
; 0.548 ; reset     ; regs[13][5] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.224      ;
; 0.548 ; reset     ; regs[5][4]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.225      ;
; 0.548 ; reset     ; regs[13][4] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.224      ;
; 0.549 ; reset     ; regs[4][0]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.226      ;
; 0.549 ; reset     ; regs[4][1]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.226      ;
; 0.549 ; reset     ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.226      ;
; 0.549 ; reset     ; regs[4][5]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.226      ;
; 0.549 ; reset     ; regs[4][4]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.226      ;
; 0.551 ; reset     ; regs[2][3]  ; clock        ; clock       ; 0.000        ; 2.515      ; 2.223      ;
; 0.551 ; reset     ; regs[2][4]  ; clock        ; clock       ; 0.000        ; 2.515      ; 2.223      ;
; 0.551 ; reset     ; regs[2][5]  ; clock        ; clock       ; 0.000        ; 2.515      ; 2.223      ;
; 0.553 ; reset     ; regs[11][6] ; clock        ; clock       ; 0.000        ; 2.545      ; 2.255      ;
; 0.554 ; reset     ; InIF_ID[2]  ; clock        ; clock       ; 0.000        ; 2.538      ; 2.249      ;
; 0.554 ; reset     ; InIF_ID[0]  ; clock        ; clock       ; 0.000        ; 2.538      ; 2.249      ;
; 0.554 ; reset     ; InIF_ID[10] ; clock        ; clock       ; 0.000        ; 2.538      ; 2.249      ;
; 0.554 ; reset     ; InIF_ID[5]  ; clock        ; clock       ; 0.000        ; 2.538      ; 2.249      ;
; 0.554 ; reset     ; regs[14][7] ; clock        ; clock       ; 0.000        ; 2.536      ; 2.247      ;
; 0.556 ; reset     ; regs[0][1]  ; clock        ; clock       ; 0.000        ; 2.534      ; 2.247      ;
; 0.556 ; reset     ; regs[0][5]  ; clock        ; clock       ; 0.000        ; 2.534      ; 2.247      ;
; 0.557 ; reset     ; regs[7][7]  ; clock        ; clock       ; 0.000        ; 2.513      ; 2.227      ;
; 0.557 ; reset     ; regs[7][3]  ; clock        ; clock       ; 0.000        ; 2.513      ; 2.227      ;
; 0.558 ; reset     ; regs[6][2]  ; clock        ; clock       ; 0.000        ; 2.511      ; 2.226      ;
; 0.571 ; reset     ; regs[15][0] ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[15][1] ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[14][1] ; clock        ; clock       ; 0.000        ; 2.506      ; 2.234      ;
; 0.571 ; reset     ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[10][7] ; clock        ; clock       ; 0.000        ; 2.519      ; 2.247      ;
; 0.571 ; reset     ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[2][6]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[10][6] ; clock        ; clock       ; 0.000        ; 2.523      ; 2.251      ;
; 0.571 ; reset     ; regs[5][6]  ; clock        ; clock       ; 0.000        ; 2.523      ; 2.251      ;
; 0.571 ; reset     ; regs[4][6]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[15][2] ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[14][2] ; clock        ; clock       ; 0.000        ; 2.506      ; 2.234      ;
; 0.571 ; reset     ; regs[2][2]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[4][3]  ; clock        ; clock       ; 0.000        ; 2.520      ; 2.248      ;
; 0.571 ; reset     ; regs[14][3] ; clock        ; clock       ; 0.000        ; 2.506      ; 2.234      ;
; 0.571 ; reset     ; regs[14][5] ; clock        ; clock       ; 0.000        ; 2.506      ; 2.234      ;
; 0.571 ; reset     ; regs[14][4] ; clock        ; clock       ; 0.000        ; 2.506      ; 2.234      ;
; 0.572 ; reset     ; regs[11][0] ; clock        ; clock       ; 0.000        ; 2.517      ; 2.246      ;
; 0.572 ; reset     ; regs[5][0]  ; clock        ; clock       ; 0.000        ; 2.505      ; 2.234      ;
; 0.572 ; reset     ; regs[7][0]  ; clock        ; clock       ; 0.000        ; 2.506      ; 2.235      ;
; 0.572 ; reset     ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 2.506      ; 2.235      ;
; 0.572 ; reset     ; regs[5][1]  ; clock        ; clock       ; 0.000        ; 2.505      ; 2.234      ;
; 0.572 ; reset     ; regs[7][6]  ; clock        ; clock       ; 0.000        ; 2.506      ; 2.235      ;
; 0.572 ; reset     ; regs[11][2] ; clock        ; clock       ; 0.000        ; 2.517      ; 2.246      ;
; 0.572 ; reset     ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 2.506      ; 2.235      ;
; 0.572 ; reset     ; regs[5][5]  ; clock        ; clock       ; 0.000        ; 2.505      ; 2.234      ;
; 0.572 ; reset     ; regs[7][5]  ; clock        ; clock       ; 0.000        ; 2.506      ; 2.235      ;
; 0.572 ; reset     ; regs[11][4] ; clock        ; clock       ; 0.000        ; 2.517      ; 2.246      ;
; 0.572 ; reset     ; regs[3][1]  ; clock        ; clock       ; 0.000        ; 2.504      ; 2.233      ;
; 0.576 ; reset     ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 2.511      ; 2.244      ;
; 0.576 ; reset     ; regs[11][1] ; clock        ; clock       ; 0.000        ; 2.492      ; 2.225      ;
; 0.576 ; reset     ; regs[11][7] ; clock        ; clock       ; 0.000        ; 2.492      ; 2.225      ;
; 0.576 ; reset     ; regs[8][2]  ; clock        ; clock       ; 0.000        ; 2.511      ; 2.244      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; 2.100 ; 6.100        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                 ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; 2.561 ; 2.855        ; 0.294          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; 2.609 ; 2.839        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.611 ; 2.841        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.611 ; 2.841        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.611 ; 2.841        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][0]                                                                            ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][1]                                                                            ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][2]                                                                            ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][4]                                                                            ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][5]                                                                            ;
; 2.693 ; 2.877        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][4]                                                                            ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][1]                                                                           ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][3]                                                                           ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][4]                                                                           ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][5]                                                                           ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][7]                                                                           ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][1]                                                                            ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][3]                                                                            ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][5]                                                                            ;
; 2.694 ; 2.878        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][7]                                                                            ;
; 2.695 ; 2.879        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][2]                                                                            ;
; 2.695 ; 2.879        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][3]                                                                            ;
; 2.695 ; 2.879        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][7]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][0]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][2]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][4]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][6]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][7]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][0]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][1]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][2]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][3]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][4]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][5]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][0]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][2]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][6]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][0]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][6]                                                                           ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][1]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][6]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][7]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][3]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][6]                                                                            ;
; 2.696 ; 2.880        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][7]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][7]                                                                           ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][6]                                                                           ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][7]                                                                           ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][0]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][1]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][5]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][0]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][1]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][0]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][2]                                                                            ;
; 2.697 ; 2.881        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][4]                                                                            ;
; 2.698 ; 2.882        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][6]                                                                           ;
; 2.699 ; 2.883        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][1]                                                                            ;
; 2.699 ; 2.883        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][5]                                                                            ;
; 2.703 ; 2.887        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][3]                                                                            ;
; 2.703 ; 2.887        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][4]                                                                            ;
; 2.703 ; 2.887        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][5]                                                                            ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][0]                                                                           ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][1]                                                                           ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][2]                                                                           ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][3]                                                                           ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][4]                                                                           ;
; 2.705 ; 2.889        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][5]                                                                           ;
; 2.707 ; 2.891        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][1]                                                                           ;
; 2.707 ; 2.891        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][3]                                                                           ;
; 2.707 ; 2.891        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][5]                                                                           ;
; 2.707 ; 2.891        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][7]                                                                           ;
; 2.707 ; 2.891        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][4]                                                                            ;
; 2.708 ; 2.892        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][3]                                                                           ;
; 2.708 ; 2.892        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][4]                                                                           ;
; 2.708 ; 2.892        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][5]                                                                           ;
; 2.708 ; 2.892        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][2]                                                                            ;
; 2.709 ; 2.893        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][0]                                                                            ;
; 2.709 ; 2.893        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][1]                                                                            ;
; 2.709 ; 2.893        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][2]                                                                            ;
; 2.709 ; 2.893        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][5]                                                                            ;
; 2.709 ; 2.893        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][6]                                                                            ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][1]                                                                           ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][2]                                                                           ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][3]                                                                           ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][4]                                                                           ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][5]                                                                           ;
; 2.710 ; 2.894        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][0]                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.730 ; 0.847 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.133 ; -0.326 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.844 ; 6.936 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.554 ; 5.610 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.128 ; 5.167 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.844 ; 6.936 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.484 ; 5.536 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.425 ; 5.429 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.817 ; 5.882 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.132 ; 5.165 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.408 ; 6.501 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.722 ; 5.768 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.269 ; 5.276 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.480 ; 5.530 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.093 ; 5.124 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.481 ; 5.504 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.423 ; 5.488 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.722 ; 5.768 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.369 ; 5.398 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.404 ; 5.433 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.021 ; 5.054 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.428 ; 5.482 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.021 ; 5.057 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.668 ; 6.756 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.362 ; 5.411 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.304 ; 5.307 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.680 ; 5.742 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.023 ; 5.054 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.249 ; 6.337 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 4.987 ; 5.016 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.156 ; 5.162 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.357 ; 5.405 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.987 ; 5.016 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.360 ; 5.381 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.304 ; 5.366 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.591 ; 5.634 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.253 ; 5.280 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.285 ; 5.313 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.61 MHz ; 188.61 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.798 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.350 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 2.573 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.574 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 2.100 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.798 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.353     ; 4.944      ;
; 0.846 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][1]  ; clock        ; clock       ; 6.100        ; -0.054     ; 5.195      ;
; 0.874 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]   ; clock        ; clock       ; 6.100        ; -0.029     ; 5.192      ;
; 0.901 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][1]   ; clock        ; clock       ; 6.100        ; -0.049     ; 5.145      ;
; 0.916 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]   ; clock        ; clock       ; 6.100        ; -0.353     ; 4.826      ;
; 0.938 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][1]  ; clock        ; clock       ; 6.100        ; -0.015     ; 5.142      ;
; 0.952 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][1]   ; clock        ; clock       ; 6.100        ; -0.020     ; 5.123      ;
; 0.981 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][6]   ; clock        ; clock       ; 6.100        ; -0.353     ; 4.761      ;
; 0.990 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]   ; clock        ; clock       ; 6.100        ; -0.028     ; 5.077      ;
; 1.000 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][7]   ; clock        ; clock       ; 6.100        ; -0.334     ; 4.761      ;
; 1.006 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][3]   ; clock        ; clock       ; 6.100        ; -0.353     ; 4.736      ;
; 1.026 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][7]  ; clock        ; clock       ; 6.100        ; -0.054     ; 5.015      ;
; 1.029 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][0]   ; clock        ; clock       ; 6.100        ; -0.061     ; 5.005      ;
; 1.060 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]   ; clock        ; clock       ; 6.100        ; -0.034     ; 5.001      ;
; 1.072 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][7]   ; clock        ; clock       ; 6.100        ; -0.029     ; 4.994      ;
; 1.099 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][1]   ; clock        ; clock       ; 6.100        ; -0.045     ; 4.951      ;
; 1.121 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][1]  ; clock        ; clock       ; 6.100        ; -0.046     ; 4.928      ;
; 1.149 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]  ; clock        ; clock       ; 6.100        ; -0.021     ; 4.925      ;
; 1.151 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][1]   ; clock        ; clock       ; 6.100        ; -0.048     ; 4.896      ;
; 1.158 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]  ; clock        ; clock       ; 6.100        ; -0.033     ; 4.904      ;
; 1.159 ; regs[0][0]                                                                            ; R0ID_EX[0]   ; clock        ; clock       ; 6.100        ; -0.302     ; 4.458      ;
; 1.165 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]   ; clock        ; clock       ; 6.100        ; -0.042     ; 4.888      ;
; 1.176 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][1]   ; clock        ; clock       ; 6.100        ; -0.023     ; 4.896      ;
; 1.191 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]  ; clock        ; clock       ; 6.100        ; -0.015     ; 4.889      ;
; 1.201 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]   ; clock        ; clock       ; 6.100        ; -0.054     ; 4.840      ;
; 1.207 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][3]   ; clock        ; clock       ; 6.100        ; -0.363     ; 4.525      ;
; 1.217 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][1]  ; clock        ; clock       ; 6.100        ; -0.033     ; 4.845      ;
; 1.217 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]   ; clock        ; clock       ; 6.100        ; -0.035     ; 4.843      ;
; 1.224 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]   ; clock        ; clock       ; 6.100        ; -0.033     ; 4.838      ;
; 1.243 ; R0ID_EX[3]~_Duplicate_1                                                               ; R0ID_EX[6]   ; clock        ; clock       ; 6.100        ; 0.063      ; 4.739      ;
; 1.243 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]   ; clock        ; clock       ; 6.100        ; -0.008     ; 4.844      ;
; 1.243 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]   ; clock        ; clock       ; 6.100        ; -0.028     ; 4.824      ;
; 1.243 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]  ; clock        ; clock       ; 6.100        ; -0.015     ; 4.837      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[2] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[3] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[6] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[1] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[7] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[4] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.254 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[0] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.075      ;
; 1.261 ; regs[4][3]                                                                            ; RwID_EX[3]   ; clock        ; clock       ; 6.100        ; -0.401     ; 4.433      ;
; 1.267 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][7]   ; clock        ; clock       ; 6.100        ; -0.054     ; 4.774      ;
; 1.268 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][1]   ; clock        ; clock       ; 6.100        ; -0.010     ; 4.817      ;
; 1.275 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]   ; clock        ; clock       ; 6.100        ; -0.033     ; 4.787      ;
; 1.276 ; InID_EX[9]                                                                            ; RwID_EX[2]   ; clock        ; clock       ; 6.100        ; -0.088     ; 4.731      ;
; 1.279 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][6]   ; clock        ; clock       ; 6.100        ; -0.054     ; 4.762      ;
; 1.282 ; R0ID_EX[2]~_Duplicate_1                                                               ; R0ID_EX[6]   ; clock        ; clock       ; 6.100        ; 0.063      ; 4.700      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[2] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[3] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[6] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[1] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[7] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[4] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.283 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[0] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.046      ;
; 1.288 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][6]   ; clock        ; clock       ; 6.100        ; -0.042     ; 4.765      ;
; 1.290 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[14]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.771      ;
; 1.290 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[4]   ; clock        ; clock       ; 6.100        ; -0.034     ; 4.771      ;
; 1.290 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[13]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.771      ;
; 1.292 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]   ; clock        ; clock       ; 6.100        ; -0.028     ; 4.775      ;
; 1.295 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[1]   ; clock        ; clock       ; 6.100        ; -0.034     ; 4.766      ;
; 1.295 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[12]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.766      ;
; 1.298 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][7]  ; clock        ; clock       ; 6.100        ; -0.035     ; 4.762      ;
; 1.299 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][7]   ; clock        ; clock       ; 6.100        ; -0.008     ; 4.788      ;
; 1.299 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][6]   ; clock        ; clock       ; 6.100        ; -0.030     ; 4.766      ;
; 1.300 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6]  ; clock        ; clock       ; 6.100        ; -0.031     ; 4.764      ;
; 1.301 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][4]   ; clock        ; clock       ; 6.100        ; -0.053     ; 4.741      ;
; 1.302 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[3]   ; clock        ; clock       ; 6.100        ; -0.038     ; 4.755      ;
; 1.302 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[11]  ; clock        ; clock       ; 6.100        ; -0.038     ; 4.755      ;
; 1.302 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[8]   ; clock        ; clock       ; 6.100        ; -0.038     ; 4.755      ;
; 1.303 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[15]  ; clock        ; clock       ; 6.100        ; -0.038     ; 4.754      ;
; 1.304 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]   ; clock        ; clock       ; 6.100        ; -0.054     ; 4.737      ;
; 1.306 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[6]   ; clock        ; clock       ; 6.100        ; -0.038     ; 4.751      ;
; 1.306 ; InID_EX[3]                                                                            ; R1ID_EX[7]   ; clock        ; clock       ; 6.100        ; -0.076     ; 4.713      ;
; 1.317 ; InEX_MEM[1]                                                                           ; ulaEX_MEM[5] ; clock        ; clock       ; 6.100        ; 0.234      ; 5.012      ;
; 1.321 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][0]   ; clock        ; clock       ; 6.100        ; -0.048     ; 4.726      ;
; 1.323 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][2]  ; clock        ; clock       ; 6.100        ; -0.037     ; 4.735      ;
; 1.325 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][6]  ; clock        ; clock       ; 6.100        ; -0.006     ; 4.764      ;
; 1.326 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][4]   ; clock        ; clock       ; 6.100        ; -0.028     ; 4.741      ;
; 1.329 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[14]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.732      ;
; 1.329 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[4]   ; clock        ; clock       ; 6.100        ; -0.034     ; 4.732      ;
; 1.329 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[13]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.732      ;
; 1.332 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][4]   ; clock        ; clock       ; 6.100        ; -0.034     ; 4.729      ;
; 1.333 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]   ; clock        ; clock       ; 6.100        ; -0.053     ; 4.709      ;
; 1.333 ; mem_d_rtl_0_bypass[4]                                                                 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.069     ; 4.693      ;
; 1.334 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[1]   ; clock        ; clock       ; 6.100        ; -0.034     ; 4.727      ;
; 1.334 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[12]  ; clock        ; clock       ; 6.100        ; -0.034     ; 4.727      ;
; 1.335 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]   ; clock        ; clock       ; 6.100        ; -0.048     ; 4.712      ;
; 1.337 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]  ; clock        ; clock       ; 6.100        ; -0.046     ; 4.712      ;
; 1.338 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]   ; clock        ; clock       ; 6.100        ; -0.045     ; 4.712      ;
; 1.338 ; InID_EX[3]                                                                            ; R1ID_EX[3]   ; clock        ; clock       ; 6.100        ; -0.075     ; 4.682      ;
; 1.338 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]  ; clock        ; clock       ; 6.100        ; -0.056     ; 4.701      ;
; 1.341 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[3]   ; clock        ; clock       ; 6.100        ; -0.038     ; 4.716      ;
; 1.341 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[11]  ; clock        ; clock       ; 6.100        ; -0.038     ; 4.716      ;
; 1.341 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[8]   ; clock        ; clock       ; 6.100        ; -0.038     ; 4.716      ;
; 1.342 ; InID_EX[4]                                                                            ; R0ID_EX[5]   ; clock        ; clock       ; 6.100        ; 0.037      ; 4.614      ;
; 1.342 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[15]  ; clock        ; clock       ; 6.100        ; -0.038     ; 4.715      ;
; 1.343 ; InID_EX[0]                                                                            ; R1ID_EX[0]   ; clock        ; clock       ; 6.100        ; -0.076     ; 4.676      ;
; 1.344 ; mem_d_rtl_0_bypass[1]                                                                 ; regs[3][0]   ; clock        ; clock       ; 6.100        ; -0.069     ; 4.682      ;
+-------+---------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.350 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.552      ;
; 0.429 ; InIF_ID[11]             ; InID_EX[11]                                                                           ; clock        ; clock       ; 0.000        ; 0.057      ; 0.630      ;
; 0.429 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.630      ;
; 0.448 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.648      ;
; 0.465 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.666      ;
; 0.470 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.069      ; 0.683      ;
; 0.497 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.698      ;
; 0.498 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 0.700      ;
; 0.512 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.714      ;
; 0.513 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.713      ;
; 0.516 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.718      ;
; 0.519 ; mem_d_rtl_0_bypass[21]  ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.376      ; 1.039      ;
; 0.524 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.726      ;
; 0.525 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.727      ;
; 0.537 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.739      ;
; 0.539 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.741      ;
; 0.549 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 0.751      ;
; 0.566 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.099      ;
; 0.573 ; InEX_MEM[3]             ; InMEM_WB[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.367      ; 1.084      ;
; 0.575 ; InEX_MEM[2]             ; InMEM_WB[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.367      ; 1.086      ;
; 0.579 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.089      ;
; 0.580 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.343      ; 1.092      ;
; 0.584 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.094      ;
; 0.589 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.359      ; 1.092      ;
; 0.597 ; mem_d_rtl_0_bypass[17]  ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.376      ; 1.117      ;
; 0.601 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.831      ;
; 0.605 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.343      ; 1.117      ;
; 0.606 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.116      ;
; 0.627 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.137      ;
; 0.632 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.165      ;
; 0.632 ; PC[3]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.165      ;
; 0.635 ; PC[3]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.389      ; 1.168      ;
; 0.658 ; InMEM_WB[13]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.384      ; 1.186      ;
; 0.669 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.359      ; 1.197      ;
; 0.672 ; InMEM_WB[12]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.384      ; 1.200      ;
; 0.700 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.055      ; 0.899      ;
; 0.716 ; PC[1]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 0.918      ;
; 0.728 ; InEX_MEM[13]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.368      ; 1.240      ;
; 0.734 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 0.938      ;
; 0.752 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; -0.265     ; 0.631      ;
; 0.757 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.959      ;
; 0.763 ; PC[6]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 0.965      ;
; 0.765 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.967      ;
; 0.767 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.969      ;
; 0.774 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.976      ;
; 0.776 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.978      ;
; 0.777 ; RwEX_MEM[7]             ; mem_d_rtl_0_bypass[31]                                                                ; clock        ; clock       ; 0.000        ; 0.367      ; 1.288      ;
; 0.781 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.983      ;
; 0.783 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.985      ;
; 0.784 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.359      ; 1.287      ;
; 0.784 ; PC[0]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.317      ;
; 0.786 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.988      ;
; 0.789 ; mem_d~20                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.376      ; 1.309      ;
; 0.792 ; mem_d_rtl_0_bypass[25]  ; regs[1][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.367      ; 1.303      ;
; 0.793 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.995      ;
; 0.807 ; PC[2]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 1.009      ;
; 0.808 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.012      ;
; 0.810 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.367      ; 1.321      ;
; 0.815 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.045      ;
; 0.816 ; PC[6]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.349      ;
; 0.820 ; PC[6]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.353      ;
; 0.821 ; PC[6]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.389      ; 1.354      ;
; 0.821 ; InEX_MEM[12]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.368      ; 1.333      ;
; 0.822 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.332      ;
; 0.822 ; PC[6]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.389      ; 1.355      ;
; 0.832 ; InMEM_WB[13]            ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.384      ; 1.360      ;
; 0.836 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.359      ; 1.339      ;
; 0.837 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.037      ;
; 0.839 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.359      ; 1.367      ;
; 0.846 ; PC[5]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.048      ;
; 0.847 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.359      ; 1.350      ;
; 0.853 ; InMEM_WB[12]            ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.384      ; 1.381      ;
; 0.856 ; PC[7]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.058      ; 1.058      ;
; 0.856 ; PC[1]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.058      ;
; 0.857 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.053      ; 1.054      ;
; 0.861 ; mem_d~18                ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.376      ; 1.381      ;
; 0.861 ; mem_d~17                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.376      ; 1.381      ;
; 0.862 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.060      ; 1.066      ;
; 0.863 ; PC[1]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.065      ;
; 0.866 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.096      ;
; 0.868 ; InEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.359      ; 1.396      ;
; 0.870 ; mem_d_rtl_0_bypass[21]  ; regs[13][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.402      ; 1.416      ;
; 0.870 ; PC[0]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.072      ;
; 0.871 ; RwEX_MEM[6]             ; mem_d~24                                                                              ; clock        ; clock       ; 0.000        ; 0.041      ; 1.056      ;
; 0.872 ; RwEX_MEM[6]             ; mem_d_rtl_0_bypass[29]                                                                ; clock        ; clock       ; 0.000        ; 0.041      ; 1.057      ;
; 0.872 ; PC[2]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.074      ;
; 0.872 ; InEX_MEM[13]            ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.072      ;
; 0.875 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.241     ; 0.778      ;
; 0.875 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; -0.244     ; 0.775      ;
; 0.875 ; InEX_MEM[13]            ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.075      ;
; 0.877 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.079      ;
; 0.877 ; PC[0]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.079      ;
; 0.879 ; PC[2]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.081      ;
; 0.880 ; InEX_MEM[13]            ; ulaEX_MEM[0]                                                                          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.384      ;
; 0.882 ; PC[4]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 1.084      ;
; 0.883 ; InEX_MEM[12]            ; InMEM_WB[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.083      ;
; 0.887 ; InEX_MEM[13]            ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.391      ;
; 0.887 ; InEX_MEM[13]            ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.360      ; 1.391      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.573 ; reset     ; R0ID_EX[0]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[1]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[2]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[3]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[4]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[5]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[6]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.573 ; reset     ; R0ID_EX[7]              ; clock        ; clock       ; 6.100        ; 2.027      ; 2.373      ;
; 2.715 ; reset     ; InEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; InEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; InEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; InEX_MEM[3]             ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; R1ID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.909      ; 2.289      ;
; 2.715 ; reset     ; R1ID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.909      ; 2.289      ;
; 2.715 ; reset     ; R0ID_EX[2]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; R1ID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.715 ; reset     ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.907      ; 2.287      ;
; 2.716 ; reset     ; RwEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 1.929      ; 2.308      ;
; 2.716 ; reset     ; R0ID_EX[0]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; RwEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; RwEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 1.929      ; 2.308      ;
; 2.716 ; reset     ; RwEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 1.929      ; 2.308      ;
; 2.716 ; reset     ; RwEX_MEM[3]             ; clock        ; clock       ; 6.100        ; 1.929      ; 2.308      ;
; 2.716 ; reset     ; RwEX_MEM[5]             ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; R0ID_EX[5]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; R0ID_EX[6]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; R0ID_EX[7]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; RwEX_MEM[7]             ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.716 ; reset     ; RwEX_MEM[4]             ; clock        ; clock       ; 6.100        ; 1.929      ; 2.308      ;
; 2.716 ; reset     ; R0ID_EX[4]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.927      ; 2.306      ;
; 2.718 ; reset     ; InID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.925      ; 2.302      ;
; 2.718 ; reset     ; mem_d_rtl_0_bypass[2]   ; clock        ; clock       ; 6.100        ; 1.925      ; 2.302      ;
; 2.718 ; reset     ; mem_d_rtl_0_bypass[4]   ; clock        ; clock       ; 6.100        ; 1.925      ; 2.302      ;
; 2.718 ; reset     ; mem_d_rtl_0_bypass[6]   ; clock        ; clock       ; 6.100        ; 1.925      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.928      ; 2.304      ;
; 2.719 ; reset     ; InIF_ID[14]             ; clock        ; clock       ; 6.100        ; 1.930      ; 2.306      ;
; 2.719 ; reset     ; InID_EX[14]             ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; InIF_ID[1]              ; clock        ; clock       ; 6.100        ; 1.930      ; 2.306      ;
; 2.719 ; reset     ; InID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; PC[2]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.928      ; 2.304      ;
; 2.719 ; reset     ; PC[0]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; PC[1]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InIF_ID[12]             ; clock        ; clock       ; 6.100        ; 1.930      ; 2.306      ;
; 2.719 ; reset     ; InIF_ID[3]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; PC[4]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InIF_ID[15]             ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[15]             ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; PC[3]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InIF_ID[4]              ; clock        ; clock       ; 6.100        ; 1.930      ; 2.306      ;
; 2.719 ; reset     ; InID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InIF_ID[11]             ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[11]             ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InIF_ID[9]              ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InID_EX[9]              ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InID_EX[10]             ; clock        ; clock       ; 6.100        ; 1.928      ; 2.304      ;
; 2.719 ; reset     ; InIF_ID[8]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[8]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InIF_ID[6]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.926      ; 2.302      ;
; 2.719 ; reset     ; InID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.928      ; 2.304      ;
; 2.719 ; reset     ; RwID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; RwID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; regs[5][7]              ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; regs[3][7]              ; clock        ; clock       ; 6.100        ; 1.927      ; 2.303      ;
; 2.719 ; reset     ; RwID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; RwID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; R1ID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.903      ; 2.279      ;
; 2.719 ; reset     ; regs[0][3]              ; clock        ; clock       ; 6.100        ; 1.903      ; 2.279      ;
; 2.719 ; reset     ; regs[5][3]              ; clock        ; clock       ; 6.100        ; 1.905      ; 2.281      ;
; 2.719 ; reset     ; RwID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; RwID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; R1ID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.903      ; 2.279      ;
; 2.719 ; reset     ; R1ID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.903      ; 2.279      ;
; 2.719 ; reset     ; RwID_EX[7]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; RwID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.902      ; 2.278      ;
; 2.719 ; reset     ; PC[5]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; PC[6]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; PC[7]                   ; clock        ; clock       ; 6.100        ; 1.932      ; 2.308      ;
; 2.719 ; reset     ; InIF_ID[13]             ; clock        ; clock       ; 6.100        ; 1.930      ; 2.306      ;
; 2.720 ; reset     ; InEX_MEM[14]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InID_EX[12]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[12]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[15]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[14]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[15]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[12]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[13]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[11]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[9]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[9]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[10]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[10]            ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[8]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InMEM_WB[8]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; InEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; regs[3][0]              ; clock        ; clock       ; 6.100        ; 1.913      ; 2.288      ;
; 2.720 ; reset     ; R1ID_EX[7]              ; clock        ; clock       ; 6.100        ; 1.906      ; 2.281      ;
; 2.720 ; reset     ; regs[3][6]              ; clock        ; clock       ; 6.100        ; 1.913      ; 2.288      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                 ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.574 ; reset     ; regs[4][0]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.574 ; reset     ; regs[4][1]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.574 ; reset     ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.574 ; reset     ; regs[4][5]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.574 ; reset     ; regs[5][4]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.574 ; reset     ; regs[4][4]  ; clock        ; clock       ; 0.000        ; 2.318      ; 2.036      ;
; 0.575 ; reset     ; regs[9][0]  ; clock        ; clock       ; 0.000        ; 2.335      ; 2.054      ;
; 0.575 ; reset     ; regs[14][0] ; clock        ; clock       ; 0.000        ; 2.339      ; 2.058      ;
; 0.575 ; reset     ; regs[13][0] ; clock        ; clock       ; 0.000        ; 2.326      ; 2.045      ;
; 0.575 ; reset     ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 2.323      ; 2.042      ;
; 0.575 ; reset     ; regs[13][1] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.034      ;
; 0.575 ; reset     ; regs[9][1]  ; clock        ; clock       ; 0.000        ; 2.317      ; 2.036      ;
; 0.575 ; reset     ; regs[6][1]  ; clock        ; clock       ; 0.000        ; 2.337      ; 2.056      ;
; 0.575 ; reset     ; regs[2][1]  ; clock        ; clock       ; 0.000        ; 2.323      ; 2.042      ;
; 0.575 ; reset     ; regs[8][7]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.058      ;
; 0.575 ; reset     ; regs[6][7]  ; clock        ; clock       ; 0.000        ; 2.337      ; 2.056      ;
; 0.575 ; reset     ; regs[9][7]  ; clock        ; clock       ; 0.000        ; 2.317      ; 2.036      ;
; 0.575 ; reset     ; regs[13][7] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.034      ;
; 0.575 ; reset     ; regs[15][7] ; clock        ; clock       ; 0.000        ; 2.341      ; 2.060      ;
; 0.575 ; reset     ; regs[13][6] ; clock        ; clock       ; 0.000        ; 2.326      ; 2.045      ;
; 0.575 ; reset     ; regs[14][6] ; clock        ; clock       ; 0.000        ; 2.342      ; 2.061      ;
; 0.575 ; reset     ; regs[15][6] ; clock        ; clock       ; 0.000        ; 2.341      ; 2.060      ;
; 0.575 ; reset     ; regs[8][6]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.058      ;
; 0.575 ; reset     ; regs[6][6]  ; clock        ; clock       ; 0.000        ; 2.337      ; 2.056      ;
; 0.575 ; reset     ; regs[9][2]  ; clock        ; clock       ; 0.000        ; 2.335      ; 2.054      ;
; 0.575 ; reset     ; regs[13][2] ; clock        ; clock       ; 0.000        ; 2.326      ; 2.045      ;
; 0.575 ; reset     ; regs[8][3]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.058      ;
; 0.575 ; reset     ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 2.317      ; 2.036      ;
; 0.575 ; reset     ; regs[13][3] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.034      ;
; 0.575 ; reset     ; regs[9][5]  ; clock        ; clock       ; 0.000        ; 2.317      ; 2.036      ;
; 0.575 ; reset     ; regs[13][5] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.034      ;
; 0.575 ; reset     ; regs[13][4] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.034      ;
; 0.575 ; reset     ; regs[9][4]  ; clock        ; clock       ; 0.000        ; 2.335      ; 2.054      ;
; 0.576 ; reset     ; regs[12][0] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[1][0]  ; clock        ; clock       ; 0.000        ; 2.323      ; 2.043      ;
; 0.576 ; reset     ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.059      ;
; 0.576 ; reset     ; regs[12][1] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[1][1]  ; clock        ; clock       ; 0.000        ; 2.323      ; 2.043      ;
; 0.576 ; reset     ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.059      ;
; 0.576 ; reset     ; regs[0][2]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.059      ;
; 0.576 ; reset     ; regs[12][2] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[12][3] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[12][5] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[1][5]  ; clock        ; clock       ; 0.000        ; 2.323      ; 2.043      ;
; 0.576 ; reset     ; regs[12][4] ; clock        ; clock       ; 0.000        ; 2.325      ; 2.045      ;
; 0.576 ; reset     ; regs[0][6]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.059      ;
; 0.576 ; reset     ; regs[0][4]  ; clock        ; clock       ; 0.000        ; 2.339      ; 2.059      ;
; 0.577 ; reset     ; regs[10][0] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[10][1] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[10][2] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[2][3]  ; clock        ; clock       ; 0.000        ; 2.312      ; 2.033      ;
; 0.577 ; reset     ; regs[10][3] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[10][5] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[2][4]  ; clock        ; clock       ; 0.000        ; 2.312      ; 2.033      ;
; 0.577 ; reset     ; regs[10][4] ; clock        ; clock       ; 0.000        ; 2.332      ; 2.053      ;
; 0.577 ; reset     ; regs[2][5]  ; clock        ; clock       ; 0.000        ; 2.312      ; 2.033      ;
; 0.582 ; reset     ; regs[7][7]  ; clock        ; clock       ; 0.000        ; 2.312      ; 2.038      ;
; 0.582 ; reset     ; regs[7][3]  ; clock        ; clock       ; 0.000        ; 2.312      ; 2.038      ;
; 0.583 ; reset     ; regs[11][6] ; clock        ; clock       ; 0.000        ; 2.335      ; 2.062      ;
; 0.583 ; reset     ; regs[6][2]  ; clock        ; clock       ; 0.000        ; 2.310      ; 2.037      ;
; 0.584 ; reset     ; InIF_ID[2]  ; clock        ; clock       ; 0.000        ; 2.331      ; 2.059      ;
; 0.584 ; reset     ; InIF_ID[0]  ; clock        ; clock       ; 0.000        ; 2.331      ; 2.059      ;
; 0.584 ; reset     ; InIF_ID[10] ; clock        ; clock       ; 0.000        ; 2.331      ; 2.059      ;
; 0.584 ; reset     ; InIF_ID[5]  ; clock        ; clock       ; 0.000        ; 2.331      ; 2.059      ;
; 0.584 ; reset     ; regs[14][7] ; clock        ; clock       ; 0.000        ; 2.328      ; 2.056      ;
; 0.586 ; reset     ; regs[0][1]  ; clock        ; clock       ; 0.000        ; 2.326      ; 2.056      ;
; 0.586 ; reset     ; regs[0][5]  ; clock        ; clock       ; 0.000        ; 2.326      ; 2.056      ;
; 0.600 ; reset     ; regs[5][2]  ; clock        ; clock       ; 0.000        ; 2.292      ; 2.036      ;
; 0.600 ; reset     ; regs[7][4]  ; clock        ; clock       ; 0.000        ; 2.292      ; 2.036      ;
; 0.601 ; reset     ; regs[11][0] ; clock        ; clock       ; 0.000        ; 2.309      ; 2.054      ;
; 0.601 ; reset     ; regs[15][0] ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[7][0]  ; clock        ; clock       ; 0.000        ; 2.300      ; 2.045      ;
; 0.601 ; reset     ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 2.300      ; 2.045      ;
; 0.601 ; reset     ; regs[15][1] ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[11][1] ; clock        ; clock       ; 0.000        ; 2.291      ; 2.036      ;
; 0.601 ; reset     ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[10][7] ; clock        ; clock       ; 0.000        ; 2.311      ; 2.056      ;
; 0.601 ; reset     ; regs[11][7] ; clock        ; clock       ; 0.000        ; 2.291      ; 2.036      ;
; 0.601 ; reset     ; regs[10][6] ; clock        ; clock       ; 0.000        ; 2.315      ; 2.060      ;
; 0.601 ; reset     ; regs[5][6]  ; clock        ; clock       ; 0.000        ; 2.316      ; 2.061      ;
; 0.601 ; reset     ; regs[4][6]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[7][6]  ; clock        ; clock       ; 0.000        ; 2.300      ; 2.045      ;
; 0.601 ; reset     ; regs[11][2] ; clock        ; clock       ; 0.000        ; 2.309      ; 2.054      ;
; 0.601 ; reset     ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 2.300      ; 2.045      ;
; 0.601 ; reset     ; regs[15][2] ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[15][3] ; clock        ; clock       ; 0.000        ; 2.289      ; 2.034      ;
; 0.601 ; reset     ; regs[11][3] ; clock        ; clock       ; 0.000        ; 2.291      ; 2.036      ;
; 0.601 ; reset     ; regs[4][3]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.058      ;
; 0.601 ; reset     ; regs[7][5]  ; clock        ; clock       ; 0.000        ; 2.300      ; 2.045      ;
; 0.601 ; reset     ; regs[15][5] ; clock        ; clock       ; 0.000        ; 2.289      ; 2.034      ;
; 0.601 ; reset     ; regs[11][5] ; clock        ; clock       ; 0.000        ; 2.291      ; 2.036      ;
; 0.601 ; reset     ; regs[15][4] ; clock        ; clock       ; 0.000        ; 2.289      ; 2.034      ;
; 0.601 ; reset     ; regs[11][4] ; clock        ; clock       ; 0.000        ; 2.309      ; 2.054      ;
; 0.602 ; reset     ; regs[5][0]  ; clock        ; clock       ; 0.000        ; 2.297      ; 2.043      ;
; 0.602 ; reset     ; regs[5][1]  ; clock        ; clock       ; 0.000        ; 2.297      ; 2.043      ;
; 0.602 ; reset     ; regs[14][1] ; clock        ; clock       ; 0.000        ; 2.299      ; 2.045      ;
; 0.602 ; reset     ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.059      ;
; 0.602 ; reset     ; regs[2][6]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.059      ;
; 0.602 ; reset     ; regs[14][2] ; clock        ; clock       ; 0.000        ; 2.299      ; 2.045      ;
; 0.602 ; reset     ; regs[2][2]  ; clock        ; clock       ; 0.000        ; 2.313      ; 2.059      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; 2.100 ; 6.100        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                 ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; 2.589 ; 2.860        ; 0.271          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; 2.615 ; 2.845        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.616 ; 2.846        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.616 ; 2.846        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.618 ; 2.848        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.713 ; 2.897        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][6]                                                                           ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][0]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][2]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][4]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][6]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][7]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][0]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][1]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][5]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][1]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][6]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][7]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][0]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][2]                                                                            ;
; 2.715 ; 2.899        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][4]                                                                            ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][0]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][1]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][2]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][3]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][4]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][5]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][0]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][6]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][7]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][6]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][7]                                                                           ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][0]                                                                            ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][1]                                                                            ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][3]                                                                            ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][6]                                                                            ;
; 2.716 ; 2.900        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][7]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][1]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][5]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][0]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][1]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][2]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][3]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][4]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][5]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][6]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][7]                                                                           ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][1]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][3]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][5]                                                                            ;
; 2.717 ; 2.901        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][7]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InEX_MEM[0]                                                                           ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InEX_MEM[1]                                                                           ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InEX_MEM[2]                                                                           ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InEX_MEM[3]                                                                           ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1                                                               ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1                                                               ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1                                                               ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[0]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[2]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[3]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][0]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][1]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][2]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][4]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][5]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][4]                                                                            ;
; 2.718 ; 2.902        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][2]                                                                            ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1                                                               ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1                                                               ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1                                                               ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1                                                               ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1                                                               ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[0]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[1]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[2]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[3]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[4]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[5]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[6]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; RwEX_MEM[7]                                                                           ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][3]                                                                            ;
; 2.719 ; 2.903        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][7]                                                                            ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InID_EX[14]                                                                           ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InID_EX[15]                                                                           ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InID_EX[3]                                                                            ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[1]                                                                            ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[4]                                                                            ;
; 2.721 ; 2.905        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; R1ID_EX[5]                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.669 ; 0.841 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.134 ; -0.362 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.455 ; 6.455 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.269 ; 5.300 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 4.868 ; 4.867 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.455 ; 6.455 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.205 ; 5.205 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.142 ; 5.120 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.512 ; 5.525 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 4.874 ; 4.864 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.054 ; 6.086 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.421 ; 5.460 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.000 ; 4.983 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.197 ; 5.209 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.837 ; 4.828 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.196 ; 5.190 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.150 ; 5.153 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.421 ; 5.460 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.101 ; 5.078 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.130 ; 5.120 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 4.771 ; 4.768 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.157 ; 5.186 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 4.771 ; 4.770 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.295 ; 6.294 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.095 ; 5.094 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.035 ; 5.013 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.389 ; 5.401 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 4.778 ; 4.768 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.911 ; 5.941 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 4.741 ; 4.733 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 4.898 ; 4.881 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.087 ; 5.098 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.741 ; 4.733 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.086 ; 5.080 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.044 ; 5.046 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.303 ; 5.341 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 4.997 ; 4.974 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.023 ; 5.014 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 2.368 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.209 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 2.479 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.755 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 2.100 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.368 ; reset                                                                                 ; mem_d~25                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~18                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~19                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~24                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~20                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~21                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~23                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.368 ; reset                                                                                 ; mem_d~22                                                                        ; clock        ; clock       ; 6.100        ; 1.189      ; 1.908      ;
; 2.445 ; reset                                                                                 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg ; clock        ; clock       ; 6.100        ; 1.371      ; 2.035      ;
; 2.489 ; reset                                                                                 ; mem_d_rtl_0_bypass[0]                                                           ; clock        ; clock       ; 6.100        ; 1.376      ; 1.974      ;
; 2.820 ; InID_EX[3]                                                                            ; R1ID_EX[7]                                                                      ; clock        ; clock       ; 6.100        ; -0.052     ; 3.215      ;
; 2.825 ; InID_EX[3]                                                                            ; R1ID_EX[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.050     ; 3.212      ;
; 2.844 ; InID_EX[9]                                                                            ; RwID_EX[2]                                                                      ; clock        ; clock       ; 6.100        ; -0.061     ; 3.182      ;
; 2.860 ; regs[0][0]                                                                            ; R0ID_EX[0]                                                                      ; clock        ; clock       ; 6.100        ; -0.171     ; 2.941      ;
; 2.878 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[13]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.189      ;
; 2.879 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[14]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.188      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[2]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[3]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[5]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[6]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[1]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[7]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[4]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.880 ; R0ID_EX[3]~_Duplicate_1                                                               ; ulaEX_MEM[0]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.344      ;
; 2.882 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[4]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.185      ;
; 2.882 ; InID_EX[4]                                                                            ; R0ID_EX[5]                                                                      ; clock        ; clock       ; 6.100        ; 0.032      ; 3.122      ;
; 2.882 ; R0ID_EX[3]~_Duplicate_1                                                               ; R0ID_EX[6]                                                                      ; clock        ; clock       ; 6.100        ; 0.052      ; 3.142      ;
; 2.884 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.183      ;
; 2.884 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[12]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.183      ;
; 2.886 ; InID_EX[2]                                                                            ; R1ID_EX[7]                                                                      ; clock        ; clock       ; 6.100        ; -0.055     ; 3.146      ;
; 2.889 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[8]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.175      ;
; 2.891 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[6]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.173      ;
; 2.892 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.172      ;
; 2.892 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[11]                                                                     ; clock        ; clock       ; 6.100        ; -0.023     ; 3.172      ;
; 2.894 ; InID_EX[2]                                                                            ; R1ID_EX[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.053     ; 3.140      ;
; 2.895 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[15]                                                                     ; clock        ; clock       ; 6.100        ; -0.023     ; 3.169      ;
; 2.904 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[13]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.163      ;
; 2.905 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[14]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.162      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[2]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[3]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[5]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[6]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[1]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[7]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[4]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.906 ; R0ID_EX[2]~_Duplicate_1                                                               ; ulaEX_MEM[0]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.318      ;
; 2.908 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[4]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.159      ;
; 2.908 ; R0ID_EX[2]~_Duplicate_1                                                               ; R0ID_EX[6]                                                                      ; clock        ; clock       ; 6.100        ; 0.052      ; 3.116      ;
; 2.910 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.157      ;
; 2.910 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[12]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.157      ;
; 2.912 ; InID_EX[0]                                                                            ; R1ID_EX[2]                                                                      ; clock        ; clock       ; 6.100        ; -0.050     ; 3.125      ;
; 2.915 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[8]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.149      ;
; 2.917 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[6]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.147      ;
; 2.918 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.146      ;
; 2.918 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[11]                                                                     ; clock        ; clock       ; 6.100        ; -0.023     ; 3.146      ;
; 2.921 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[15]                                                                     ; clock        ; clock       ; 6.100        ; -0.023     ; 3.143      ;
; 2.951 ; R0ID_EX[3]~_Duplicate_1                                                               ; InID_EX[5]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.116      ;
; 2.951 ; regs[4][3]                                                                            ; RwID_EX[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.249     ; 2.887      ;
; 2.952 ; R0ID_EX[3]~_Duplicate_1                                                               ; InID_EX[0]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.115      ;
; 2.953 ; R0ID_EX[3]~_Duplicate_1                                                               ; InID_EX[10]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.114      ;
; 2.961 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][1]                                                                     ; clock        ; clock       ; 6.100        ; -0.056     ; 3.070      ;
; 2.963 ; InID_EX[3]                                                                            ; R1ID_EX[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.053     ; 3.071      ;
; 2.972 ; regs[9][3]                                                                            ; R1ID_EX[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.238     ; 2.877      ;
; 2.977 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][0]                                                                      ; clock        ; clock       ; 6.100        ; -0.230     ; 2.880      ;
; 2.977 ; R0ID_EX[2]~_Duplicate_1                                                               ; InID_EX[5]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.090      ;
; 2.978 ; R0ID_EX[2]~_Duplicate_1                                                               ; InID_EX[0]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.089      ;
; 2.979 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]                                                                      ; clock        ; clock       ; 6.100        ; -0.042     ; 3.066      ;
; 2.979 ; R0ID_EX[2]~_Duplicate_1                                                               ; InID_EX[10]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.088      ;
; 2.987 ; InID_EX[0]                                                                            ; R1ID_EX[0]                                                                      ; clock        ; clock       ; 6.100        ; -0.050     ; 3.050      ;
; 3.001 ; InID_EX[10]                                                                           ; RwID_EX[7]                                                                      ; clock        ; clock       ; 6.100        ; -0.058     ; 3.028      ;
; 3.002 ; InID_EX[2]                                                                            ; R1ID_EX[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.056     ; 3.029      ;
; 3.004 ; regs[2][1]                                                                            ; RwID_EX[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.253     ; 2.830      ;
; 3.005 ; regs[0][3]                                                                            ; R1ID_EX[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.033     ; 3.049      ;
; 3.009 ; regs[8][6]                                                                            ; RwID_EX[6]                                                                      ; clock        ; clock       ; 6.100        ; -0.263     ; 2.815      ;
; 3.011 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][1]                                                                      ; clock        ; clock       ; 6.100        ; -0.052     ; 3.024      ;
; 3.011 ; InID_EX[4]                                                                            ; R0ID_EX[5]~_Duplicate_1                                                         ; clock        ; clock       ; 6.100        ; -0.046     ; 3.030      ;
; 3.012 ; mem_d_rtl_0_bypass[1]                                                                 ; regs[3][0]                                                                      ; clock        ; clock       ; 6.100        ; -0.044     ; 3.031      ;
; 3.014 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[13]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.053      ;
; 3.015 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[14]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.052      ;
; 3.015 ; mem_d_rtl_0_bypass[4]                                                                 ; regs[3][0]                                                                      ; clock        ; clock       ; 6.100        ; -0.044     ; 3.028      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[2]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[3]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[5]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[6]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[1]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[7]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[4]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.016 ; R0ID_EX[1]~_Duplicate_1                                                               ; ulaEX_MEM[0]                                                                    ; clock        ; clock       ; 6.100        ; 0.137      ; 3.208      ;
; 3.018 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[4]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.049      ;
; 3.018 ; R0ID_EX[1]~_Duplicate_1                                                               ; R0ID_EX[6]                                                                      ; clock        ; clock       ; 6.100        ; 0.052      ; 3.006      ;
; 3.020 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][1]                                                                      ; clock        ; clock       ; 6.100        ; -0.037     ; 3.030      ;
; 3.020 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[1]                                                                      ; clock        ; clock       ; 6.100        ; -0.020     ; 3.047      ;
; 3.020 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[12]                                                                     ; clock        ; clock       ; 6.100        ; -0.020     ; 3.047      ;
; 3.024 ; R0ID_EX[3]~_Duplicate_1                                                               ; R0ID_EX[4]                                                                      ; clock        ; clock       ; 6.100        ; 0.052      ; 3.000      ;
; 3.025 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[8]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.039      ;
; 3.027 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[6]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.037      ;
; 3.028 ; regs[3][7]                                                                            ; R1ID_EX[7]                                                                      ; clock        ; clock       ; 6.100        ; -0.053     ; 3.006      ;
; 3.028 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[3]                                                                      ; clock        ; clock       ; 6.100        ; -0.023     ; 3.036      ;
; 3.028 ; R0ID_EX[1]~_Duplicate_1                                                               ; InIF_ID[11]                                                                     ; clock        ; clock       ; 6.100        ; -0.023     ; 3.036      ;
; 3.030 ; R0ID_EX[3]~_Duplicate_1                                                               ; R0ID_EX[5]                                                                      ; clock        ; clock       ; 6.100        ; 0.052      ; 2.994      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.209 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.330      ;
; 0.252 ; InIF_ID[11]             ; InID_EX[11]                                                                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.268 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; InEX_MEM[4]             ; InMEM_WB[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.399      ;
; 0.292 ; mem_d_rtl_0_bypass[21]  ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.230      ; 0.606      ;
; 0.296 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.418      ;
; 0.306 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.436      ;
; 0.322 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; RwEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.226      ; 0.652      ;
; 0.323 ; PC[4]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.444      ;
; 0.325 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.488      ;
; 0.328 ; RwEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.656      ;
; 0.329 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.657      ;
; 0.330 ; PC[4]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.451      ;
; 0.331 ; InEX_MEM[3]             ; InMEM_WB[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.219      ; 0.634      ;
; 0.332 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.660      ;
; 0.335 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.226      ; 0.665      ;
; 0.339 ; InEX_MEM[2]             ; InMEM_WB[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.219      ; 0.642      ;
; 0.349 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.216      ; 0.649      ;
; 0.349 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.677      ;
; 0.353 ; PC[2]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.672      ;
; 0.358 ; mem_d_rtl_0_bypass[17]  ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.230      ; 0.672      ;
; 0.382 ; PC[3]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.701      ;
; 0.383 ; PC[3]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.702      ;
; 0.385 ; InMEM_WB[13]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.707      ;
; 0.387 ; PC[3]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.235      ; 0.706      ;
; 0.388 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.728      ;
; 0.412 ; mem_d_rtl_0_bypass[25]  ; regs[3][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.532      ;
; 0.419 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.542      ;
; 0.424 ; PC[1]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.545      ;
; 0.429 ; InEX_MEM[13]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.221      ; 0.734      ;
; 0.440 ; InMEM_WB[12]            ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.762      ;
; 0.446 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; -0.156     ; 0.374      ;
; 0.447 ; mem_d~20                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.230      ; 0.761      ;
; 0.449 ; InMEM_WB[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.612      ;
; 0.451 ; mem_d_rtl_0_bypass[25]  ; regs[1][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.222      ; 0.757      ;
; 0.455 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; RwEX_MEM[7]             ; mem_d_rtl_0_bypass[31]                                                                ; clock        ; clock       ; 0.000        ; 0.228      ; 0.769      ;
; 0.458 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.216      ; 0.758      ;
; 0.462 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; PC[6]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.793      ;
; 0.469 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; PC[0]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.788      ;
; 0.470 ; InEX_MEM[0]             ; InMEM_WB[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.219      ; 0.773      ;
; 0.472 ; InID_EX[15]             ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.595      ;
; 0.474 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.595      ;
; 0.474 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.595      ;
; 0.477 ; InEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.817      ;
; 0.477 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.598      ;
; 0.477 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.598      ;
; 0.481 ; PC[4]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.602      ;
; 0.482 ; InEX_MEM[11]            ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.602      ;
; 0.482 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.645      ;
; 0.483 ; PC[2]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.604      ;
; 0.484 ; InMEM_WB[13]            ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.806      ;
; 0.484 ; PC[4]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.605      ;
; 0.494 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.834      ;
; 0.496 ; mem_d~17                ; regs[7][2]                                                                            ; clock        ; clock       ; 0.000        ; 0.230      ; 0.810      ;
; 0.501 ; mem_d_rtl_0_bypass[21]  ; regs[13][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.244      ; 0.829      ;
; 0.504 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.040      ; 0.628      ;
; 0.505 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.034      ; 0.623      ;
; 0.508 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.216      ; 0.808      ;
; 0.508 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; mem_d~18                ; regs[7][0]                                                                            ; clock        ; clock       ; 0.000        ; 0.230      ; 0.824      ;
; 0.511 ; R0ID_EX[1]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.216      ; 0.811      ;
; 0.516 ; mem_d_rtl_0_bypass[23]  ; regs[5][3]                                                                            ; clock        ; clock       ; 0.000        ; -0.141     ; 0.459      ;
; 0.516 ; PC[7]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; PC[5]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; mem_d_rtl_0_bypass[31]  ; regs[3][7]                                                                            ; clock        ; clock       ; 0.000        ; -0.143     ; 0.460      ;
; 0.519 ; RwEX_MEM[6]             ; mem_d~24                                                                              ; clock        ; clock       ; 0.000        ; 0.031      ; 0.634      ;
; 0.519 ; RwEX_MEM[6]             ; mem_d_rtl_0_bypass[29]                                                                ; clock        ; clock       ; 0.000        ; 0.031      ; 0.634      ;
; 0.520 ; RwEX_MEM[0]             ; mem_d~18                                                                              ; clock        ; clock       ; 0.000        ; 0.031      ; 0.635      ;
; 0.520 ; RwEX_MEM[0]             ; mem_d_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.031      ; 0.635      ;
; 0.522 ; RwEX_MEM[1]             ; mem_d_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.033      ; 0.639      ;
; 0.523 ; InEX_MEM[15]            ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; RwEX_MEM[1]             ; mem_d~19                                                                              ; clock        ; clock       ; 0.000        ; 0.033      ; 0.640      ;
; 0.524 ; PC[6]                   ; InIF_ID[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.843      ;
; 0.525 ; PC[6]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.844      ;
; 0.525 ; PC[1]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.673      ;
; 0.526 ; RwEX_MEM[4]             ; mem_d~22                                                                              ; clock        ; clock       ; 0.000        ; 0.031      ; 0.641      ;
; 0.526 ; RwEX_MEM[4]             ; mem_d_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.031      ; 0.641      ;
; 0.526 ; PC[6]                   ; InIF_ID[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.235      ; 0.845      ;
; 0.526 ; InEX_MEM[13]            ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; InEX_MEM[13]            ; InEX_MEM[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; InEX_MEM[13]            ; InMEM_WB[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; InEX_MEM[12]            ; InEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.221      ; 0.833      ;
; 0.528 ; PC[1]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; R1ID_EX[7]              ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.218      ; 0.831      ;
; 0.529 ; PC[6]                   ; InIF_ID[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.235      ; 0.848      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.479 ; reset     ; R0ID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.479 ; reset     ; R0ID_EX[7]              ; clock        ; clock       ; 6.100        ; 1.270      ; 1.763      ;
; 2.564 ; reset     ; RwEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 1.194      ; 1.717      ;
; 2.564 ; reset     ; R0ID_EX[0]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; RwEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; RwEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 1.194      ; 1.717      ;
; 2.564 ; reset     ; RwEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 1.194      ; 1.717      ;
; 2.564 ; reset     ; RwEX_MEM[3]             ; clock        ; clock       ; 6.100        ; 1.194      ; 1.717      ;
; 2.564 ; reset     ; RwEX_MEM[5]             ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; R0ID_EX[5]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; R0ID_EX[6]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; R0ID_EX[7]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; RwEX_MEM[7]             ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.564 ; reset     ; RwEX_MEM[4]             ; clock        ; clock       ; 6.100        ; 1.194      ; 1.717      ;
; 2.564 ; reset     ; R0ID_EX[4]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.192      ; 1.715      ;
; 2.565 ; reset     ; InEX_MEM[2]             ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; InEX_MEM[1]             ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; InEX_MEM[0]             ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; InEX_MEM[3]             ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; regs[3][7]              ; clock        ; clock       ; 6.100        ; 1.196      ; 1.718      ;
; 2.565 ; reset     ; R1ID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.185      ; 1.707      ;
; 2.565 ; reset     ; R1ID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.185      ; 1.707      ;
; 2.565 ; reset     ; R0ID_EX[2]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; R1ID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.565 ; reset     ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 6.100        ; 1.182      ; 1.704      ;
; 2.566 ; reset     ; InID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InIF_ID[14]             ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InID_EX[14]             ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; InEX_MEM[14]            ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; InIF_ID[1]              ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; PC[2]                   ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; PC[0]                   ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; PC[1]                   ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InIF_ID[12]             ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InID_EX[12]             ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; InEX_MEM[12]            ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; InIF_ID[3]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.196      ; 1.717      ;
; 2.566 ; reset     ; PC[4]                   ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InIF_ID[15]             ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InID_EX[15]             ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; InEX_MEM[15]            ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; PC[3]                   ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InIF_ID[4]              ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InMEM_WB[14]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[15]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[12]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[13]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InIF_ID[11]             ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InID_EX[11]             ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InEX_MEM[11]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InIF_ID[9]              ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InID_EX[9]              ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; InEX_MEM[9]             ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[9]             ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InID_EX[10]             ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; InEX_MEM[10]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[10]            ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InIF_ID[8]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InID_EX[8]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InEX_MEM[8]             ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InMEM_WB[8]             ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InIF_ID[6]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.195      ; 1.716      ;
; 2.566 ; reset     ; InEX_MEM[6]             ; clock        ; clock       ; 6.100        ; 1.181      ; 1.702      ;
; 2.566 ; reset     ; InID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.198      ; 1.719      ;
; 2.566 ; reset     ; mem_d~17                ; clock        ; clock       ; 6.100        ; 1.189      ; 1.710      ;
; 2.566 ; reset     ; mem_d_rtl_0_bypass[2]   ; clock        ; clock       ; 6.100        ; 1.196      ; 1.717      ;
; 2.566 ; reset     ; mem_d_rtl_0_bypass[4]   ; clock        ; clock       ; 6.100        ; 1.196      ; 1.717      ;
; 2.566 ; reset     ; mem_d_rtl_0_bypass[6]   ; clock        ; clock       ; 6.100        ; 1.196      ; 1.717      ;
; 2.566 ; reset     ; regs[3][0]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; RwID_EX[0]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; RwID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; regs[5][7]              ; clock        ; clock       ; 6.100        ; 1.201      ; 1.722      ;
; 2.566 ; reset     ; R1ID_EX[7]              ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; regs[3][6]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; RwID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; regs[3][2]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; RwID_EX[2]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; R1ID_EX[1]              ; clock        ; clock       ; 6.100        ; 1.179      ; 1.700      ;
; 2.566 ; reset     ; regs[3][3]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; regs[0][3]              ; clock        ; clock       ; 6.100        ; 1.179      ; 1.700      ;
; 2.566 ; reset     ; regs[5][3]              ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
; 2.566 ; reset     ; RwID_EX[3]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; regs[3][5]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; RwID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.177      ; 1.698      ;
; 2.566 ; reset     ; regs[3][4]              ; clock        ; clock       ; 6.100        ; 1.188      ; 1.709      ;
; 2.566 ; reset     ; R1ID_EX[4]              ; clock        ; clock       ; 6.100        ; 1.179      ; 1.700      ;
; 2.566 ; reset     ; R1ID_EX[5]              ; clock        ; clock       ; 6.100        ; 1.179      ; 1.700      ;
; 2.566 ; reset     ; R1ID_EX[6]              ; clock        ; clock       ; 6.100        ; 1.180      ; 1.701      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                 ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.755 ; reset     ; regs[14][6] ; clock        ; clock       ; 0.000        ; 1.450      ; 1.289      ;
; 0.756 ; reset     ; regs[9][0]  ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[12][0] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[14][0] ; clock        ; clock       ; 0.000        ; 1.444      ; 1.284      ;
; 0.756 ; reset     ; regs[13][0] ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[1][0]  ; clock        ; clock       ; 0.000        ; 1.439      ; 1.279      ;
; 0.756 ; reset     ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 1.438      ; 1.278      ;
; 0.756 ; reset     ; regs[12][1] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[1][1]  ; clock        ; clock       ; 0.000        ; 1.439      ; 1.279      ;
; 0.756 ; reset     ; regs[6][1]  ; clock        ; clock       ; 0.000        ; 1.447      ; 1.287      ;
; 0.756 ; reset     ; regs[2][1]  ; clock        ; clock       ; 0.000        ; 1.438      ; 1.278      ;
; 0.756 ; reset     ; regs[8][7]  ; clock        ; clock       ; 0.000        ; 1.448      ; 1.288      ;
; 0.756 ; reset     ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[6][7]  ; clock        ; clock       ; 0.000        ; 1.447      ; 1.287      ;
; 0.756 ; reset     ; regs[15][7] ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[13][6] ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[15][6] ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[8][6]  ; clock        ; clock       ; 0.000        ; 1.448      ; 1.288      ;
; 0.756 ; reset     ; regs[6][6]  ; clock        ; clock       ; 0.000        ; 1.447      ; 1.287      ;
; 0.756 ; reset     ; regs[0][2]  ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[9][2]  ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[13][2] ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[12][2] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[8][3]  ; clock        ; clock       ; 0.000        ; 1.448      ; 1.288      ;
; 0.756 ; reset     ; regs[12][3] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[12][5] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[1][5]  ; clock        ; clock       ; 0.000        ; 1.439      ; 1.279      ;
; 0.756 ; reset     ; regs[12][4] ; clock        ; clock       ; 0.000        ; 1.440      ; 1.280      ;
; 0.756 ; reset     ; regs[9][4]  ; clock        ; clock       ; 0.000        ; 1.441      ; 1.281      ;
; 0.756 ; reset     ; regs[0][6]  ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.756 ; reset     ; regs[0][4]  ; clock        ; clock       ; 0.000        ; 1.449      ; 1.289      ;
; 0.758 ; reset     ; regs[10][0] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.758 ; reset     ; regs[4][0]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[4][1]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[13][1] ; clock        ; clock       ; 0.000        ; 1.427      ; 1.269      ;
; 0.758 ; reset     ; regs[9][1]  ; clock        ; clock       ; 0.000        ; 1.428      ; 1.270      ;
; 0.758 ; reset     ; regs[10][1] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.758 ; reset     ; regs[9][7]  ; clock        ; clock       ; 0.000        ; 1.428      ; 1.270      ;
; 0.758 ; reset     ; regs[13][7] ; clock        ; clock       ; 0.000        ; 1.427      ; 1.269      ;
; 0.758 ; reset     ; regs[10][2] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.758 ; reset     ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[10][3] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.758 ; reset     ; regs[9][3]  ; clock        ; clock       ; 0.000        ; 1.428      ; 1.270      ;
; 0.758 ; reset     ; regs[13][3] ; clock        ; clock       ; 0.000        ; 1.427      ; 1.269      ;
; 0.758 ; reset     ; regs[4][5]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[9][5]  ; clock        ; clock       ; 0.000        ; 1.428      ; 1.270      ;
; 0.758 ; reset     ; regs[13][5] ; clock        ; clock       ; 0.000        ; 1.427      ; 1.269      ;
; 0.758 ; reset     ; regs[10][5] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.758 ; reset     ; regs[5][4]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[4][4]  ; clock        ; clock       ; 0.000        ; 1.429      ; 1.271      ;
; 0.758 ; reset     ; regs[13][4] ; clock        ; clock       ; 0.000        ; 1.427      ; 1.269      ;
; 0.758 ; reset     ; regs[10][4] ; clock        ; clock       ; 0.000        ; 1.437      ; 1.279      ;
; 0.760 ; reset     ; regs[2][3]  ; clock        ; clock       ; 0.000        ; 1.424      ; 1.268      ;
; 0.760 ; reset     ; regs[2][4]  ; clock        ; clock       ; 0.000        ; 1.424      ; 1.268      ;
; 0.760 ; reset     ; regs[2][5]  ; clock        ; clock       ; 0.000        ; 1.424      ; 1.268      ;
; 0.761 ; reset     ; InIF_ID[2]  ; clock        ; clock       ; 0.000        ; 1.444      ; 1.289      ;
; 0.761 ; reset     ; InIF_ID[0]  ; clock        ; clock       ; 0.000        ; 1.444      ; 1.289      ;
; 0.761 ; reset     ; InIF_ID[10] ; clock        ; clock       ; 0.000        ; 1.444      ; 1.289      ;
; 0.761 ; reset     ; InIF_ID[5]  ; clock        ; clock       ; 0.000        ; 1.444      ; 1.289      ;
; 0.762 ; reset     ; regs[11][6] ; clock        ; clock       ; 0.000        ; 1.445      ; 1.291      ;
; 0.762 ; reset     ; regs[14][7] ; clock        ; clock       ; 0.000        ; 1.441      ; 1.287      ;
; 0.763 ; reset     ; regs[7][7]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.274      ;
; 0.763 ; reset     ; regs[7][3]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.274      ;
; 0.764 ; reset     ; regs[0][1]  ; clock        ; clock       ; 0.000        ; 1.434      ; 1.282      ;
; 0.764 ; reset     ; regs[6][2]  ; clock        ; clock       ; 0.000        ; 1.424      ; 1.272      ;
; 0.764 ; reset     ; regs[0][5]  ; clock        ; clock       ; 0.000        ; 1.434      ; 1.282      ;
; 0.770 ; reset     ; regs[5][0]  ; clock        ; clock       ; 0.000        ; 1.425      ; 1.279      ;
; 0.770 ; reset     ; regs[7][0]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.281      ;
; 0.770 ; reset     ; regs[7][1]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.281      ;
; 0.770 ; reset     ; regs[5][1]  ; clock        ; clock       ; 0.000        ; 1.425      ; 1.279      ;
; 0.770 ; reset     ; regs[14][1] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.280      ;
; 0.770 ; reset     ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 1.434      ; 1.288      ;
; 0.770 ; reset     ; regs[10][7] ; clock        ; clock       ; 0.000        ; 1.433      ; 1.287      ;
; 0.770 ; reset     ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 1.435      ; 1.289      ;
; 0.770 ; reset     ; regs[2][6]  ; clock        ; clock       ; 0.000        ; 1.435      ; 1.289      ;
; 0.770 ; reset     ; regs[10][6] ; clock        ; clock       ; 0.000        ; 1.435      ; 1.289      ;
; 0.770 ; reset     ; regs[5][6]  ; clock        ; clock       ; 0.000        ; 1.435      ; 1.289      ;
; 0.770 ; reset     ; regs[4][6]  ; clock        ; clock       ; 0.000        ; 1.434      ; 1.288      ;
; 0.770 ; reset     ; regs[7][6]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.281      ;
; 0.770 ; reset     ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.281      ;
; 0.770 ; reset     ; regs[14][2] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.280      ;
; 0.770 ; reset     ; regs[2][2]  ; clock        ; clock       ; 0.000        ; 1.435      ; 1.289      ;
; 0.770 ; reset     ; regs[4][3]  ; clock        ; clock       ; 0.000        ; 1.434      ; 1.288      ;
; 0.770 ; reset     ; regs[14][3] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.280      ;
; 0.770 ; reset     ; regs[5][5]  ; clock        ; clock       ; 0.000        ; 1.425      ; 1.279      ;
; 0.770 ; reset     ; regs[7][5]  ; clock        ; clock       ; 0.000        ; 1.427      ; 1.281      ;
; 0.770 ; reset     ; regs[14][5] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.280      ;
; 0.770 ; reset     ; regs[14][4] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.280      ;
; 0.770 ; reset     ; regs[3][1]  ; clock        ; clock       ; 0.000        ; 1.424      ; 1.278      ;
; 0.771 ; reset     ; regs[11][0] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.281      ;
; 0.771 ; reset     ; regs[15][0] ; clock        ; clock       ; 0.000        ; 1.429      ; 1.284      ;
; 0.771 ; reset     ; regs[15][1] ; clock        ; clock       ; 0.000        ; 1.429      ; 1.284      ;
; 0.771 ; reset     ; regs[11][2] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.281      ;
; 0.771 ; reset     ; regs[15][2] ; clock        ; clock       ; 0.000        ; 1.429      ; 1.284      ;
; 0.771 ; reset     ; regs[11][4] ; clock        ; clock       ; 0.000        ; 1.426      ; 1.281      ;
; 0.772 ; reset     ; regs[11][1] ; clock        ; clock       ; 0.000        ; 1.414      ; 1.270      ;
; 0.772 ; reset     ; regs[11][7] ; clock        ; clock       ; 0.000        ; 1.414      ; 1.270      ;
; 0.772 ; reset     ; regs[5][2]  ; clock        ; clock       ; 0.000        ; 1.415      ; 1.271      ;
; 0.772 ; reset     ; regs[15][3] ; clock        ; clock       ; 0.000        ; 1.413      ; 1.269      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+
; 2.100 ; 6.100        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                 ;
; 2.424 ; 2.654        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.424 ; 2.654        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.425 ; 2.655        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.426 ; 2.656        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][6]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][1]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][3]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][4]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][5]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][7]                                                                           ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][0]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][1]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][2]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][4]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][5]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][4]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][3]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][6]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[8][7]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][1]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][3]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][5]                                                                            ;
; 2.458 ; 2.642        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][7]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][0]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][2]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][4]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][6]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][7]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][0]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][1]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][2]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][3]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][4]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[12][5]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][0]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][2]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[13][6]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][7]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][6]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][7]                                                                           ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][0]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][1]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[1][5]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][0]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][1]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][1]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][2]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][6]                                                                            ;
; 2.459 ; 2.643        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[6][7]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][0]                                                                           ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[14][6]                                                                           ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][3]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][7]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][0]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][2]                                                                            ;
; 2.460 ; 2.644        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[9][4]                                                                            ;
; 2.462 ; 2.646        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][1]                                                                            ;
; 2.462 ; 2.646        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[0][5]                                                                            ;
; 2.463 ; 2.647        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][3]                                                                            ;
; 2.463 ; 2.647        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][4]                                                                            ;
; 2.463 ; 2.647        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][5]                                                                            ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][0]                                                                           ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][1]                                                                           ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][2]                                                                           ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][3]                                                                           ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][4]                                                                           ;
; 2.464 ; 2.648        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][5]                                                                           ;
; 2.469 ; 2.653        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[7][4]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][6]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[10][7]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][0]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][1]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][2]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][3]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][4]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][5]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[11][7]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][0]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][1]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][2]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][3]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][4]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[15][5]                                                                           ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][2]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][6]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[2][7]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[3][1]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][3]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][6]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[4][7]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][0]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][1]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][2]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][5]                                                                            ;
; 2.470 ; 2.654        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regs[5][6]                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.410 ; 0.712 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.103 ; -0.398 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 4.036 ; 4.237 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.272 ; 3.397 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.023 ; 3.096 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 4.036 ; 4.237 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.239 ; 3.346 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.167 ; 3.251 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.431 ; 3.570 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.031 ; 3.093 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.800 ; 3.975 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.404 ; 3.540 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.097 ; 3.177 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.218 ; 3.320 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.005 ; 3.076 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.204 ; 3.312 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.228 ; 3.318 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.404 ; 3.540 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.172 ; 3.259 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.175 ; 3.285 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 2.960 ; 3.028 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.200 ; 3.320 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 2.960 ; 3.031 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.934 ; 4.127 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.168 ; 3.272 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.099 ; 3.180 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.352 ; 3.486 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 2.968 ; 3.028 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.707 ; 3.876 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 2.944 ; 3.012 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.033 ; 3.110 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.147 ; 3.246 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 2.944 ; 3.012 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.135 ; 3.239 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.159 ; 3.246 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.327 ; 3.459 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.105 ; 3.189 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.107 ; 3.213 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.239 ; 0.209 ; 2.479    ; 0.543   ; 2.100               ;
;  clock           ; 0.239 ; 0.209 ; 2.479    ; 0.543   ; 2.100               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.730 ; 0.847 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.103 ; -0.326 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.844 ; 6.936 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.554 ; 5.610 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.128 ; 5.167 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.844 ; 6.936 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.484 ; 5.536 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.425 ; 5.429 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.817 ; 5.882 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.132 ; 5.165 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.408 ; 6.501 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.722 ; 5.768 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.269 ; 5.276 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.480 ; 5.530 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.093 ; 5.124 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.481 ; 5.504 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.423 ; 5.488 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.722 ; 5.768 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.369 ; 5.398 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.404 ; 5.433 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 2.960 ; 3.028 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.200 ; 3.320 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 2.960 ; 3.031 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.934 ; 4.127 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.168 ; 3.272 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.099 ; 3.180 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.352 ; 3.486 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 2.968 ; 3.028 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.707 ; 3.876 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 2.944 ; 3.012 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.033 ; 3.110 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.147 ; 3.246 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 2.944 ; 3.012 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.135 ; 3.239 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.159 ; 3.246 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.327 ; 3.459 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.105 ; 3.189 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.107 ; 3.213 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 11166    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 11166    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 253      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 253      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Dec 08 19:30:25 2024
Info: Command: quartus_sta MIPS_Pipeline -c MIPS_Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'MIPS_Pipeline.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at MIPS_Pipeline.sdc(23): R0_out could not be matched with a port
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(23): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -max 2.0 [get_ports {R0_out}]
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(24): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -min 0.5 [get_ports {R0_out}]
Warning (332174): Ignored filter at MIPS_Pipeline.sdc(25): R1_out could not be matched with a port
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(25): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -max 2.0 [get_ports {R1_out}]
Warning (332049): Ignored set_output_delay at MIPS_Pipeline.sdc(26): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock [get_clocks {clock}] -min 0.5 [get_ports {R1_out}]
Warning (332049): Ignored set_max_delay at MIPS_Pipeline.sdc(29): Argument <to> is an empty collection
    Info (332050): set_max_delay -from [get_ports {reset}] -to [get_ports {R0_out}] 8.0
Warning (332049): Ignored set_max_delay at MIPS_Pipeline.sdc(30): Argument <to> is an empty collection
    Info (332050): set_max_delay -from [get_ports {reset}] -to [get_ports {R1_out}] 8.0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clock 
Info (332146): Worst-case hold slack is 0.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.395         0.000 clock 
Info (332146): Worst-case recovery slack is 2.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.528         0.000 clock 
Info (332146): Worst-case removal slack is 0.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.543         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 2.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.100         0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.798         0.000 clock 
Info (332146): Worst-case hold slack is 0.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.350         0.000 clock 
Info (332146): Worst-case recovery slack is 2.573
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.573         0.000 clock 
Info (332146): Worst-case removal slack is 0.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.574         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 2.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.100         0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.368         0.000 clock 
Info (332146): Worst-case hold slack is 0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.209         0.000 clock 
Info (332146): Worst-case recovery slack is 2.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.479         0.000 clock 
Info (332146): Worst-case removal slack is 0.755
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.755         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 2.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.100         0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Sun Dec 08 19:30:27 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


