TimeQuest Timing Analyzer report for datapath
Fri Jun 16 12:00:22 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 15. Slow Model Recovery: 'CLK'
 16. Slow Model Removal: 'CLK'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 30. Fast Model Recovery: 'CLK'
 31. Fast Model Removal: 'CLK'
 32. Fast Model Minimum Pulse Width: 'CLK'
 33. Fast Model Minimum Pulse Width: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------+
; Clock Name                                                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                    ;
+------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------+
; CLK                                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                                    ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q } ;
+------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                               ;
+------------+-----------------+------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                             ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------+---------------------------------------------------------------+
; 433.28 MHz ; 433.28 MHz      ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;                                                               ;
; 481.46 MHz ; 420.17 MHz      ; CLK                                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -1.308 ; -22.092       ;
; CLK                                                                    ; -1.077 ; -5.478        ;
+------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                         ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; CLK                                                                    ; -2.535 ; -6.689        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.391  ; 0.000         ;
+------------------------------------------------------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.650 ; -0.650        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.420 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                          ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; CLK                                                                    ; -1.380 ; -8.380        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.500 ; -22.000       ;
+------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                           ; Latch Clock                                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; -1.308 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.344      ;
; -1.307 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.343      ;
; -1.243 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.279      ;
; -1.242 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.278      ;
; -1.193 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.229      ;
; -1.188 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.224      ;
; -1.187 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.223      ;
; -1.161 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.197      ;
; -1.161 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.197      ;
; -1.161 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.197      ;
; -1.156 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.192      ;
; -1.155 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.191      ;
; -1.153 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.189      ;
; -1.152 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.188      ;
; -1.149 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.185      ;
; -1.145 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.181      ;
; -1.141 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.177      ;
; -1.125 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.161      ;
; -1.121 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.157      ;
; -1.120 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.156      ;
; -1.119 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.155      ;
; -1.118 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.154      ;
; -1.118 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.154      ;
; -1.101 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.137      ;
; -1.085 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.121      ;
; -1.084 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.120      ;
; -1.081 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.117      ;
; -1.081 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.117      ;
; -1.081 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.117      ;
; -1.078 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.114      ;
; -1.077 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.113      ;
; -1.076 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.112      ;
; -1.066 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.101      ;
; -1.065 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.100      ;
; -1.062 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.097      ;
; -1.061 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.096      ;
; -1.061 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.096      ;
; -1.044 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.080      ;
; -1.043 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.079      ;
; -1.043 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.079      ;
; -1.040 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.076      ;
; -1.039 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.075      ;
; -1.039 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.075      ;
; -1.038 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.074      ;
; -1.033 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.069      ;
; -1.025 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.061      ;
; -1.024 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.060      ;
; -1.023 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.058      ;
; -1.022 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.058      ;
; -1.022 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.058      ;
; -1.022 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.057      ;
; -1.021 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.057      ;
; -1.020 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.056      ;
; -1.019 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.054      ;
; -1.018 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.053      ;
; -1.018 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.053      ;
; -1.016 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.052      ;
; -1.016 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.052      ;
; -1.013 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.049      ;
; -1.011 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.047      ;
; -1.011 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.047      ;
; -1.011 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.047      ;
; -1.004 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.040      ;
; -1.003 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.039      ;
; -1.000 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.036      ;
; -0.996 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.032      ;
; -0.993 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.029      ;
; -0.969 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.005      ;
; -0.967 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.003      ;
; -0.946 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.982      ;
; -0.933 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.969      ;
; -0.929 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.965      ;
; -0.929 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.965      ;
; -0.928 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.964      ;
; -0.926 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.962      ;
; -0.926 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.962      ;
; -0.925 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.961      ;
; -0.924 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.960      ;
; -0.924 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.960      ;
; -0.924 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.960      ;
; -0.924 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.960      ;
; -0.920 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.956      ;
; -0.920 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.956      ;
; -0.919 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.955      ;
; -0.918 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.954      ;
; -0.916 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.951      ;
; -0.915 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.950      ;
; -0.912 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.947      ;
; -0.911 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.946      ;
; -0.906 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.942      ;
; -0.905 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.941      ;
; -0.901 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.937      ;
; -0.896 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.932      ;
; -0.894 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.930      ;
; -0.889 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.925      ;
; -0.885 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.921      ;
; -0.885 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.921      ;
; -0.884 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.920      ;
; -0.875 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.911      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.077 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 2.113      ;
; -1.044 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 2.080      ;
; -1.038 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 2.074      ;
; -0.953 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.989      ;
; -0.920 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.956      ;
; -0.920 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.956      ;
; -0.920 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.956      ;
; -0.914 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.950      ;
; -0.831 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.867      ;
; -0.798 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.834      ;
; -0.798 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.834      ;
; -0.798 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.834      ;
; -0.792 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.828      ;
; -0.713 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.749      ;
; -0.710 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.746      ;
; -0.664 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.700      ;
; -0.631 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.667      ;
; -0.631 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.667      ;
; -0.551 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.587      ;
; -0.518 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.554      ;
; -0.512 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.548      ;
; -0.231 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.809      ; 2.076      ;
; -0.107 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.809      ; 1.952      ;
; 0.015  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.809      ; 1.830      ;
; 0.182  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.809      ; 1.663      ;
; 0.295  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.809      ; 1.550      ;
; 0.370  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.867      ; 2.283      ;
; 0.403  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.867      ; 2.250      ;
; 0.403  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.867      ; 2.250      ;
; 0.403  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.867      ; 2.250      ;
; 0.409  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.867      ; 2.244      ;
; 0.870  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.867      ; 2.283      ;
; 0.903  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.867      ; 2.250      ;
; 0.903  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.867      ; 2.250      ;
; 0.903  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.867      ; 2.250      ;
; 0.909  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.867      ; 2.244      ;
; 1.216  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.676      ; 2.246      ;
; 1.716  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.676      ; 2.246      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.535 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.676      ; 0.657      ;
; -2.035 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.676      ; 0.657      ;
; -1.303 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.867      ; 1.080      ;
; -1.302 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.867      ; 1.081      ;
; -0.803 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.867      ; 1.080      ;
; -0.802 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.867      ; 1.081      ;
; -0.624 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.867      ; 1.759      ;
; -0.464 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.867      ; 1.919      ;
; -0.461 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.867      ; 1.922      ;
; -0.124 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.867      ; 1.759      ;
; 0.036  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.867      ; 1.919      ;
; 0.039  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.867      ; 1.922      ;
; 0.391  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.475  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.809      ; 1.550      ;
; 0.588  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.809      ; 1.663      ;
; 0.727  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.993      ;
; 0.755  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.809      ; 1.830      ;
; 0.877  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.809      ; 1.952      ;
; 1.001  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.809      ; 2.076      ;
; 1.015  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.281      ;
; 1.223  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.288  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.554      ;
; 1.317  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.583      ;
; 1.321  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.587      ;
; 1.359  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.625      ;
; 1.395  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.661      ;
; 1.401  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.401  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.410  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.676      ;
; 1.413  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.679      ;
; 1.547  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.813      ;
; 1.550  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.816      ;
; 1.568  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.834      ;
; 1.568  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.834      ;
; 1.601  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.867      ;
; 1.690  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.956      ;
; 1.723  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 1.989      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                           ; Latch Clock                                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.810 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.079      ;
; 0.819 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.091      ;
; 0.830 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.096      ;
; 0.846 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.117      ;
; 0.854 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.124      ;
; 0.961 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.227      ;
; 0.964 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.230      ;
; 0.974 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.240      ;
; 0.979 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.245      ;
; 0.983 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.249      ;
; 0.986 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.256      ;
; 1.023 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.289      ;
; 1.023 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.289      ;
; 1.074 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.340      ;
; 1.075 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.341      ;
; 1.075 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.341      ;
; 1.076 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.342      ;
; 1.076 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.342      ;
; 1.092 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.358      ;
; 1.095 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.361      ;
; 1.128 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.394      ;
; 1.130 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.396      ;
; 1.181 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.447      ;
; 1.194 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.460      ;
; 1.197 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.463      ;
; 1.201 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.467      ;
; 1.217 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.483      ;
; 1.231 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.498      ;
; 1.237 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.503      ;
; 1.243 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.509      ;
; 1.246 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.512      ;
; 1.249 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.530      ;
; 1.271 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.537      ;
; 1.275 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.541      ;
; 1.276 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.541      ;
; 1.276 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.542      ;
; 1.277 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.542      ;
; 1.356 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.622      ;
; 1.362 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.628      ;
; 1.363 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.629      ;
; 1.368 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.634      ;
; 1.372 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.638      ;
; 1.381 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.647      ;
; 1.383 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.649      ;
; 1.398 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.664      ;
; 1.403 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.669      ;
; 1.412 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.678      ;
; 1.413 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.679      ;
; 1.420 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.686      ;
; 1.422 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.688      ;
; 1.428 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.694      ;
; 1.430 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.696      ;
; 1.443 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.709      ;
; 1.451 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.717      ;
; 1.457 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.723      ;
; 1.464 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.730      ;
; 1.467 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.733      ;
; 1.470 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.736      ;
; 1.484 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.750      ;
; 1.507 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.773      ;
; 1.511 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.777      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK'                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.650 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.686      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.420 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.686      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst1|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst1|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst2|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst2|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst3|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst3|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst4|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst4|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst5|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst5|Q|clk                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                  ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|datad                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|datad                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|dataa                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|dataa                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~clkctrl|inclk[0]                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 6.557 ; 6.557 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 8.222 ; 8.222 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 6.557 ; 6.557 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.798 ; 7.798 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                        ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.057 ; -0.114        ;
; CLK                                                                    ; -0.005 ; -0.005        ;
+------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                         ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; CLK                                                                    ; -1.579 ; -4.615        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.215  ; 0.000         ;
+------------------------------------------------------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.119 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.761 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                          ;
+------------------------------------------------------------------------+--------+---------------+
; Clock                                                                  ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------+--------+---------------+
; CLK                                                                    ; -1.380 ; -8.380        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.500 ; -22.000       ;
+------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                           ; Latch Clock                                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; -0.057 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.089      ;
; -0.039 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.071      ;
; 0.003  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.029      ;
; 0.004  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.028      ;
; 0.007  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.025      ;
; 0.007  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.025      ;
; 0.008  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.008  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.008  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.011  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.021      ;
; 0.023  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.009      ;
; 0.023  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.009      ;
; 0.027  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.005      ;
; 0.027  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.005      ;
; 0.028  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.004      ;
; 0.028  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.004      ;
; 0.028  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.004      ;
; 0.031  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.001      ;
; 0.032  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.000      ;
; 0.032  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.000      ;
; 0.032  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.000      ;
; 0.035  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.997      ;
; 0.043  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.989      ;
; 0.044  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.988      ;
; 0.050  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.982      ;
; 0.051  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.981      ;
; 0.054  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.978      ;
; 0.055  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.977      ;
; 0.057  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.975      ;
; 0.057  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.975      ;
; 0.063  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.969      ;
; 0.064  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.968      ;
; 0.065  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.966      ;
; 0.065  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.967      ;
; 0.065  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.967      ;
; 0.065  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.966      ;
; 0.066  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.965      ;
; 0.067  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.965      ;
; 0.067  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.965      ;
; 0.068  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.964      ;
; 0.068  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.964      ;
; 0.069  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.963      ;
; 0.071  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.961      ;
; 0.072  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.960      ;
; 0.073  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.959      ;
; 0.073  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.959      ;
; 0.074  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.958      ;
; 0.078  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.953      ;
; 0.080  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.952      ;
; 0.080  ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.952      ;
; 0.080  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.951      ;
; 0.080  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.951      ;
; 0.081  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.950      ;
; 0.082  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.950      ;
; 0.082  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.950      ;
; 0.082  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.949      ;
; 0.091  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.941      ;
; 0.091  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.941      ;
; 0.105  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.927      ;
; 0.108  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.924      ;
; 0.111  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.921      ;
; 0.112  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.920      ;
; 0.112  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.920      ;
; 0.115  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.917      ;
; 0.116  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.916      ;
; 0.116  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.916      ;
; 0.116  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.916      ;
; 0.117  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.915      ;
; 0.120  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.912      ;
; 0.121  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.911      ;
; 0.123  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.909      ;
; 0.129  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.903      ;
; 0.130  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.902      ;
; 0.130  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.902      ;
; 0.131  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.901      ;
; 0.132  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.900      ;
; 0.133  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.899      ;
; 0.134  ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.898      ;
; 0.136  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.896      ;
; 0.145  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.887      ;
; 0.146  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.885      ;
; 0.147  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.885      ;
; 0.147  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.885      ;
; 0.147  ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.885      ;
; 0.148  ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.883      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.005 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 1.037      ;
; 0.046  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.986      ;
; 0.070  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.962      ;
; 0.071  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.961      ;
; 0.076  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.956      ;
; 0.115  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.917      ;
; 0.121  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.911      ;
; 0.122  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.910      ;
; 0.127  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.905      ;
; 0.159  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.873      ;
; 0.190  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.842      ;
; 0.191  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.841      ;
; 0.196  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.836      ;
; 0.210  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.822      ;
; 0.212  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.820      ;
; 0.213  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.819      ;
; 0.234  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.798      ;
; 0.235  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.797      ;
; 0.287  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.745      ;
; 0.287  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.745      ;
; 0.288  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.744      ;
; 0.293  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.000      ; 0.739      ;
; 0.601  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.047      ; 1.119      ;
; 0.676  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.047      ; 1.044      ;
; 0.676  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.047      ; 1.044      ;
; 0.677  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.047      ; 1.043      ;
; 0.678  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.606      ; 0.960      ;
; 0.682  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.047      ; 1.038      ;
; 0.729  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.606      ; 0.909      ;
; 0.798  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.606      ; 0.840      ;
; 0.842  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.606      ; 0.796      ;
; 0.895  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 1.000        ; 0.606      ; 0.743      ;
; 1.101  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.047      ; 1.119      ;
; 1.176  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.047      ; 1.044      ;
; 1.176  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.047      ; 1.044      ;
; 1.177  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.047      ; 1.043      ;
; 1.182  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.047      ; 1.038      ;
; 1.284  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.653      ; 1.042      ;
; 1.784  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.653      ; 1.042      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.579 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.653      ; 0.367      ;
; -1.079 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.653      ; 0.367      ;
; -0.823 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.047      ; 0.517      ;
; -0.821 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.047      ; 0.519      ;
; -0.517 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.047      ; 0.823      ;
; -0.439 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.047      ; 0.901      ;
; -0.436 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.047      ; 0.904      ;
; -0.323 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.047      ; 0.517      ;
; -0.321 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.047      ; 0.519      ;
; -0.017 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.047      ; 0.823      ;
; -0.015 ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.606      ; 0.743      ;
; 0.038  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.606      ; 0.796      ;
; 0.061  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.047      ; 0.901      ;
; 0.064  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.047      ; 0.904      ;
; 0.082  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.606      ; 0.840      ;
; 0.151  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.606      ; 0.909      ;
; 0.202  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.606      ; 0.960      ;
; 0.215  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.333  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.485      ;
; 0.450  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.602      ;
; 0.552  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.589  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.741      ;
; 0.592  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.744      ;
; 0.593  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.603  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.624  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.776      ;
; 0.627  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.779      ;
; 0.640  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.646  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.646  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.668  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.689  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.841      ;
; 0.690  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.842      ;
; 0.700  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.852      ;
; 0.703  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.855      ;
; 0.759  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.765  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.834  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                                    ; CLK         ; 0.000        ; 0.000      ; 0.986      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                           ; Latch Clock                                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.367 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.540      ;
; 0.431 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.583      ;
; 0.434 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.586      ;
; 0.437 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.596      ;
; 0.454 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.607      ;
; 0.494 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.648      ;
; 0.507 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.662      ;
; 0.524 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.676      ;
; 0.526 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.678      ;
; 0.538 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.702      ;
; 0.556 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.714      ;
; 0.567 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.719      ;
; 0.572 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.729      ;
; 0.583 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.736      ;
; 0.587 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.738      ;
; 0.587 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.739      ;
; 0.615 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.767      ;
; 0.622 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.774      ;
; 0.625 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.778      ;
; 0.632 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.786      ;
; 0.640 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.794      ;
; 0.642 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.801      ;
; 0.651 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.803      ;
; 0.658 ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.815      ;
; 0.667 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.819      ;
; 0.673 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.825      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK'                                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.119 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.913      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.761 ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf_8x1:bf0_8x1|reg_8x1:reg0_8x1|LatchD:latchd0|q                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bf0_8x1|reg0_8x1|latchd0|q|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst1|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst1|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst2|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst2|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst3|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst3|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst4|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst4|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst5|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; timer0|divfrq|bit_register_6|inst5|Q|clk                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                  ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer:timer0|counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst0|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst1|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst2|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst3|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|days|bit_register_5|inst4|Q|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst0|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst1|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst2|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst3|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|hours|register_5|inst4|Q|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|minutes|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|counter0|seconds|bit_register_6|inst5|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|bit_register_6|inst0|Q|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|datad                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq|datad                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|dataa                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~0|dataa                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~clkctrl|inclk[0]                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; timer0|divfrq|comp06|eq~clkctrl|inclk[0]                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 3.677 ; 3.677 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.389 ; 4.389 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 3.677 ; 3.677 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.210 ; 4.210 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                   ;
+-------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                                        ; -1.308  ; -2.535 ; -0.650   ; 0.761   ; -1.380              ;
;  CLK                                                                    ; -1.077  ; -2.535 ; -0.650   ; 0.761   ; -1.380              ;
;  timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -1.308  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                                         ; -27.57  ; -6.689 ; -0.65    ; 0.0     ; -30.38              ;
;  CLK                                                                    ; -5.478  ; -6.689 ; -0.650   ; 0.000   ; -8.380              ;
;  timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -22.092 ; 0.000  ; N/A      ; N/A     ; -22.000             ;
+-------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 6.557 ; 6.557 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 8.222 ; 8.222 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; Data Port ; Clock Port                                                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                        ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+
; E         ; CLK                                                                    ; 3.677 ; 3.677 ; Rise       ; CLK                                                                    ;
; T         ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.210 ; 4.210 ; Rise       ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+------------------------------------------------------------------------+-------+-------+------------+------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                             ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                             ; To Clock                                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                    ; CLK                                                                    ; 45       ; 0        ; 0        ; 0        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; 12       ; 12       ; 0        ; 0        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 257      ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                              ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                             ; To Clock                                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                                    ; CLK                                                                    ; 45       ; 0        ; 0        ; 0        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                                    ; 12       ; 12       ; 0        ; 0        ;
; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 257      ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 16 12:00:18 2023
Info: Command: quartus_sta datapath -c datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.308       -22.092 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
    Info (332119):    -1.077        -5.478 CLK 
Info (332146): Worst-case hold slack is -2.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.535        -6.689 CLK 
    Info (332119):     0.391         0.000 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332146): Worst-case recovery slack is -0.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.650        -0.650 CLK 
Info (332146): Worst-case removal slack is 1.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.420         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -8.380 CLK 
    Info (332119):    -0.500       -22.000 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.057        -0.114 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
    Info (332119):    -0.005        -0.005 CLK 
Info (332146): Worst-case hold slack is -1.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.579        -4.615 CLK 
    Info (332119):     0.215         0.000 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332146): Worst-case recovery slack is 0.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.119         0.000 CLK 
Info (332146): Worst-case removal slack is 0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.761         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -8.380 CLK 
    Info (332119):    -0.500       -22.000 timer:timer0|counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4531 megabytes
    Info: Processing ended: Fri Jun 16 12:00:22 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


