Timing Analyzer report for servo_control
Sat May 11 20:31:07 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; servo_control                                          ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6F17C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.36 MHz ; 167.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.975 ; -280.040           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -128.135                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.975 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.894      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.933 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.852      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.746 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.665      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.729 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.648      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.694 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.613      ;
; -4.680 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.599      ;
; -4.680 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.599      ;
; -4.680 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.599      ;
; -4.680 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.599      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                              ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; tx_data[1]~5                           ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_data[2]~21                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tx_data_valid                          ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[31]                           ; wait_cnt[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[30]                           ; wait_cnt[30]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[29]                           ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[28]                           ; wait_cnt[28]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[27]                           ; wait_cnt[27]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[24]                           ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; tx_data[5]~1                           ; tx_data[5]~1                                                                            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tx_data[4]~13                          ; tx_data[4]~13                                                                           ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tx_data[6]~17                          ; tx_data[6]~17                                                                           ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; state.SEND                             ; state.SEND                                                                              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; uart_tx:uart_tx_inst|bit_cnt[2]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_START                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[26]                           ; wait_cnt[26]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[25]                           ; wait_cnt[25]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[23]                           ; wait_cnt[23]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[22]                           ; wait_cnt[22]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[20]                           ; wait_cnt[20]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[19]                           ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[18]                           ; wait_cnt[18]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[21]                           ; wait_cnt[21]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[17]                           ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[15]                           ; wait_cnt[15]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[14]                           ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[13]                           ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[12]                           ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[11]                           ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[10]                           ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[9]                            ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[8]                            ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[16]                           ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[0]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.487 ; tx_cnt[5]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.213      ;
; 0.488 ; tx_cnt[7]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.214      ;
; 0.489 ; tx_cnt[0]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.216      ;
; 0.491 ; tx_cnt[1]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.217      ;
; 0.500 ; tx_cnt[3]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.226      ;
; 0.519 ; tx_cnt[6]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.245      ;
; 0.532 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.534 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.828      ;
; 0.536 ; tx_cnt[2]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.262      ;
; 0.606 ; state.IDLE                             ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.760 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[3]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; uart_tx:uart_tx_inst|cycle_cnt[1]      ; uart_tx:uart_tx_inst|cycle_cnt[1]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[5]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_tx:uart_tx_inst|cycle_cnt[11]     ; uart_tx:uart_tx_inst|cycle_cnt[11]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[13]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_inst|cycle_cnt[15]     ; uart_tx:uart_tx_inst|cycle_cnt[15]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; uart_tx:uart_tx_inst|cycle_cnt[2]      ; uart_tx:uart_tx_inst|cycle_cnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx:uart_tx_inst|cycle_cnt[6]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx:uart_tx_inst|cycle_cnt[7]      ; uart_tx:uart_tx_inst|cycle_cnt[7]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx:uart_tx_inst|cycle_cnt[9]      ; uart_tx:uart_tx_inst|cycle_cnt[9]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; uart_tx:uart_tx_inst|cycle_cnt[4]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_tx:uart_tx_inst|cycle_cnt[14]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; uart_tx:uart_tx_inst|cycle_cnt[12]     ; uart_tx:uart_tx_inst|cycle_cnt[12]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_tx:uart_tx_inst|cycle_cnt[8]      ; uart_tx:uart_tx_inst|cycle_cnt[8]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_tx:uart_tx_inst|cycle_cnt[10]     ; uart_tx:uart_tx_inst|cycle_cnt[10]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.771 ; tx_data[6]~17                          ; uart_tx:uart_tx_inst|tx_data_latch[6]                                                   ; clk          ; clk         ; 0.000        ; 0.141      ; 1.124      ;
; 0.772 ; tx_data[5]~1                           ; uart_tx:uart_tx_inst|tx_data_latch[5]                                                   ; clk          ; clk         ; 0.000        ; 0.141      ; 1.125      ;
; 0.773 ; tx_data[4]~13                          ; uart_tx:uart_tx_inst|tx_data_latch[4]                                                   ; clk          ; clk         ; 0.000        ; 0.141      ; 1.126      ;
; 0.785 ; uart_tx:uart_tx_inst|cycle_cnt[0]      ; uart_tx:uart_tx_inst|cycle_cnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.079      ;
; 0.789 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.823 ; tx_cnt[4]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.550      ;
; 0.826 ; state.SEND                             ; state.WAIT                                                                              ; clk          ; clk         ; 0.000        ; 0.101      ; 1.139      ;
; 0.855 ; state.IDLE                             ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.577      ; 1.644      ;
; 0.855 ; state.IDLE                             ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.577      ; 1.644      ;
; 0.882 ; state.IDLE                             ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.882 ; state.IDLE                             ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.884 ; state.IDLE                             ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.177      ;
; 0.884 ; state.IDLE                             ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.177      ;
; 0.885 ; state.IDLE                             ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.178      ;
; 0.885 ; state.IDLE                             ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.178      ;
; 0.886 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|tx_data_ready                                                      ; clk          ; clk         ; 0.000        ; 0.580      ; 1.678      ;
; 0.915 ; state.SEND                             ; tx_data[6]~19                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.228      ;
; 0.952 ; tx_data[6]~19                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.265      ;
; 0.954 ; tx_data[6]~19                          ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.267      ;
; 0.966 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.977 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.271      ;
; 1.012 ; tx_data[1]~5                           ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.283      ;
; 1.019 ; state.WAIT                             ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.332      ;
; 1.055 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.107 ; tx_data[0]~9                           ; uart_tx:uart_tx_inst|tx_data_latch[0]                                                   ; clk          ; clk         ; 0.000        ; 0.141      ; 1.460      ;
; 1.111 ; state.IDLE                             ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.115 ; state.IDLE                             ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.115 ; uart_tx:uart_tx_inst|cycle_cnt[1]      ; uart_tx:uart_tx_inst|cycle_cnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; state.IDLE                             ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_tx:uart_tx_inst|cycle_cnt[11]     ; uart_tx:uart_tx_inst|cycle_cnt[12]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx_inst|cycle_cnt[7]      ; uart_tx:uart_tx_inst|cycle_cnt[8]                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; uart_tx:uart_tx_inst|cycle_cnt[9]      ; uart_tx:uart_tx_inst|cycle_cnt[10]                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.28 MHz ; 180.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.547 ; -252.255          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -128.135                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.547 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.477      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.498 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.428      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.427 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.357      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.308 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.238      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.301 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.231      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.232 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.162      ;
; -4.220 ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.150      ;
; -4.220 ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.150      ;
; -4.220 ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.150      ;
; -4.220 ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 5.150      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; tx_data[1]~5                           ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tx_data[2]~21                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tx_data_valid                          ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[31]                           ; wait_cnt[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[30]                           ; wait_cnt[30]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[29]                           ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[28]                           ; wait_cnt[28]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[27]                           ; wait_cnt[27]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[24]                           ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; tx_data[5]~1                           ; tx_data[5]~1                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; tx_data[4]~13                          ; tx_data[4]~13                                                                           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; tx_data[6]~17                          ; tx_data[6]~17                                                                           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.398 ; state.SEND                             ; state.SEND                                                                              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.401 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_START                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|bit_cnt[2]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[14]                           ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[13]                           ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[12]                           ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[11]                           ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[10]                           ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[9]                            ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[8]                            ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; wait_cnt[26]                           ; wait_cnt[26]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[25]                           ; wait_cnt[25]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[23]                           ; wait_cnt[23]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[22]                           ; wait_cnt[22]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[20]                           ; wait_cnt[20]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[19]                           ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[18]                           ; wait_cnt[18]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[21]                           ; wait_cnt[21]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[17]                           ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[15]                           ; wait_cnt[15]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wait_cnt[16]                           ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[0]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.460 ; tx_cnt[5]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.107      ;
; 0.462 ; tx_cnt[0]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.110      ;
; 0.462 ; tx_cnt[7]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.109      ;
; 0.466 ; tx_cnt[1]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.113      ;
; 0.471 ; tx_cnt[3]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.118      ;
; 0.490 ; tx_cnt[6]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.137      ;
; 0.490 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.493 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.496 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.764      ;
; 0.505 ; tx_cnt[2]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.152      ;
; 0.578 ; state.IDLE                             ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.682 ; tx_data[6]~17                          ; uart_tx:uart_tx_inst|tx_data_latch[6]                                                   ; clk          ; clk         ; 0.000        ; 0.132      ; 1.009      ;
; 0.683 ; tx_data[5]~1                           ; uart_tx:uart_tx_inst|tx_data_latch[5]                                                   ; clk          ; clk         ; 0.000        ; 0.132      ; 1.010      ;
; 0.684 ; tx_data[4]~13                          ; uart_tx:uart_tx_inst|tx_data_latch[4]                                                   ; clk          ; clk         ; 0.000        ; 0.132      ; 1.011      ;
; 0.706 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[3]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[5]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[13]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_tx:uart_tx_inst|cycle_cnt[1]      ; uart_tx:uart_tx_inst|cycle_cnt[1]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx_inst|cycle_cnt[11]     ; uart_tx:uart_tx_inst|cycle_cnt[11]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_tx:uart_tx_inst|cycle_cnt[6]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_tx:uart_tx_inst|cycle_cnt[15]     ; uart_tx:uart_tx_inst|cycle_cnt[15]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_tx:uart_tx_inst|cycle_cnt[7]      ; uart_tx:uart_tx_inst|cycle_cnt[7]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_tx:uart_tx_inst|cycle_cnt[9]      ; uart_tx:uart_tx_inst|cycle_cnt[9]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; uart_tx:uart_tx_inst|cycle_cnt[2]      ; uart_tx:uart_tx_inst|cycle_cnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_tx:uart_tx_inst|cycle_cnt[12]     ; uart_tx:uart_tx_inst|cycle_cnt[12]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:uart_tx_inst|cycle_cnt[4]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:uart_tx_inst|cycle_cnt[10]     ; uart_tx:uart_tx_inst|cycle_cnt[10]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:uart_tx_inst|cycle_cnt[14]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; uart_tx:uart_tx_inst|cycle_cnt[8]      ; uart_tx:uart_tx_inst|cycle_cnt[8]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.733 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; uart_tx:uart_tx_inst|cycle_cnt[0]      ; uart_tx:uart_tx_inst|cycle_cnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.736 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.004      ;
; 0.743 ; state.IDLE                             ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.538      ; 1.476      ;
; 0.743 ; state.IDLE                             ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.538      ; 1.476      ;
; 0.755 ; state.SEND                             ; state.WAIT                                                                              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.041      ;
; 0.762 ; tx_cnt[4]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.410      ;
; 0.773 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|tx_data_ready                                                      ; clk          ; clk         ; 0.000        ; 0.540      ; 1.508      ;
; 0.809 ; state.SEND                             ; tx_data[6]~19                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 1.095      ;
; 0.838 ; state.IDLE                             ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.106      ;
; 0.838 ; state.IDLE                             ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.106      ;
; 0.840 ; state.IDLE                             ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.841 ; state.IDLE                             ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.841 ; state.IDLE                             ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.842 ; state.IDLE                             ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.110      ;
; 0.859 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.898 ; tx_data[6]~19                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 1.184      ;
; 0.901 ; tx_data[6]~19                          ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 1.187      ;
; 0.905 ; tx_data[1]~5                           ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.148      ;
; 0.918 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.186      ;
; 0.920 ; state.WAIT                             ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 1.206      ;
; 0.941 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.209      ;
; 0.990 ; state.IDLE                             ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.536      ; 1.721      ;
; 0.995 ; state.IDLE                             ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.536      ; 1.726      ;
; 1.009 ; state.IDLE                             ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.275      ;
; 1.010 ; tx_data[0]~9                           ; uart_tx:uart_tx_inst|tx_data_latch[0]                                                   ; clk          ; clk         ; 0.000        ; 0.132      ; 1.337      ;
; 1.013 ; state.IDLE                             ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.279      ;
; 1.014 ; state.IDLE                             ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.280      ;
; 1.027 ; uart_tx:uart_tx_inst|cycle_cnt[6]      ; uart_tx:uart_tx_inst|cycle_cnt[7]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; uart_tx:uart_tx_inst|cycle_cnt[0]      ; uart_tx:uart_tx_inst|cycle_cnt[1]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.466 ; -70.943           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -91.932                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.466 ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.417      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.456 ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.422 ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.373      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.417 ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.412 ; uart_tx:uart_tx_inst|cycle_cnt[10] ; uart_tx:uart_tx_inst|cycle_cnt[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.363      ;
; -1.364 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.315      ;
; -1.364 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.315      ;
; -1.364 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.315      ;
; -1.364 ; uart_tx:uart_tx_inst|cycle_cnt[0]  ; uart_tx:uart_tx_inst|cycle_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.315      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; tx_cnt[7]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.499      ;
; 0.179 ; tx_data[1]~5                           ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_data[5]~1                           ; tx_data[5]~1                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_data[4]~13                          ; tx_data[4]~13                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_data[6]~17                          ; tx_data[6]~17                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_data[2]~21                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_data_valid                          ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[31]                           ; wait_cnt[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[30]                           ; wait_cnt[30]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[29]                           ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[28]                           ; wait_cnt[28]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[27]                           ; wait_cnt[27]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[24]                           ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tx_cnt[3]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.500      ;
; 0.179 ; tx_cnt[5]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.500      ;
; 0.181 ; tx_cnt[0]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.504      ;
; 0.181 ; tx_cnt[1]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.502      ;
; 0.186 ; uart_tx:uart_tx_inst|bit_cnt[2]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.SEND                             ; state.SEND                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; wait_cnt[26]                           ; wait_cnt[26]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[25]                           ; wait_cnt[25]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[23]                           ; wait_cnt[23]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[22]                           ; wait_cnt[22]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[20]                           ; wait_cnt[20]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[19]                           ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[18]                           ; wait_cnt[18]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[21]                           ; wait_cnt[21]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[17]                           ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[15]                           ; wait_cnt[15]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[16]                           ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_START                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[14]                           ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[13]                           ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[12]                           ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[11]                           ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[10]                           ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[9]                            ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[8]                            ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; tx_cnt[6]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.511      ;
; 0.193 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[0]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; tx_cnt[2]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.518      ;
; 0.216 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.219 ; uart_tx:uart_tx_inst|bit_cnt[0]        ; uart_tx:uart_tx_inst|bit_cnt[1]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.224 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.344      ;
; 0.264 ; state.IDLE                             ; wait_cnt[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.304 ; uart_tx:uart_tx_inst|cycle_cnt[15]     ; uart_tx:uart_tx_inst|cycle_cnt[15]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_tx:uart_tx_inst|cycle_cnt[1]      ; uart_tx:uart_tx_inst|cycle_cnt[1]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[3]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[5]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_inst|cycle_cnt[11]     ; uart_tx:uart_tx_inst|cycle_cnt[11]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[13]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:uart_tx_inst|cycle_cnt[6]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_inst|cycle_cnt[7]      ; uart_tx:uart_tx_inst|cycle_cnt[7]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_inst|cycle_cnt[9]      ; uart_tx:uart_tx_inst|cycle_cnt[9]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_tx:uart_tx_inst|cycle_cnt[2]      ; uart_tx:uart_tx_inst|cycle_cnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_inst|cycle_cnt[4]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_inst|cycle_cnt[8]      ; uart_tx:uart_tx_inst|cycle_cnt[8]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_inst|cycle_cnt[14]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_tx:uart_tx_inst|cycle_cnt[12]     ; uart_tx:uart_tx_inst|cycle_cnt[12]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_tx:uart_tx_inst|cycle_cnt[10]     ; uart_tx:uart_tx_inst|cycle_cnt[10]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; tx_data[5]~1                           ; uart_tx:uart_tx_inst|tx_data_latch[5]                                                   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.459      ;
; 0.316 ; tx_data[6]~17                          ; uart_tx:uart_tx_inst|tx_data_latch[6]                                                   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.459      ;
; 0.317 ; tx_data[4]~13                          ; uart_tx:uart_tx_inst|tx_data_latch[4]                                                   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.460      ;
; 0.317 ; uart_tx:uart_tx_inst|cycle_cnt[0]      ; uart_tx:uart_tx_inst|cycle_cnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|tx_reg                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE ; uart_tx:uart_tx_inst|state.S_STOP                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.325 ; tx_cnt[4]                              ; altsyncram:WideOr0_rtl_0|altsyncram_jt01:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.648      ;
; 0.342 ; state.SEND                             ; state.WAIT                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.470      ;
; 0.352 ; uart_tx:uart_tx_inst|state.S_IDLE      ; uart_tx:uart_tx_inst|tx_data_ready                                                      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.673      ;
; 0.352 ; state.IDLE                             ; wait_cnt[29]                                                                            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.671      ;
; 0.352 ; state.IDLE                             ; wait_cnt[24]                                                                            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.671      ;
; 0.360 ; state.SEND                             ; tx_data[6]~19                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.488      ;
; 0.370 ; tx_data[6]~19                          ; tx_data[2]~21                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.498      ;
; 0.372 ; state.IDLE                             ; wait_cnt[14]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; state.IDLE                             ; wait_cnt[13]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; tx_data[6]~19                          ; tx_data[1]~5                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.501      ;
; 0.374 ; state.IDLE                             ; wait_cnt[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; uart_tx:uart_tx_inst|state.S_START     ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; state.IDLE                             ; wait_cnt[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; state.IDLE                             ; wait_cnt[12]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.377 ; state.IDLE                             ; wait_cnt[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; uart_tx:uart_tx_inst|bit_cnt[1]        ; uart_tx:uart_tx_inst|bit_cnt[2]                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.410 ; uart_tx:uart_tx_inst|state.S_STOP      ; uart_tx:uart_tx_inst|state.S_IDLE                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.414 ; tx_data[1]~5                           ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.528      ;
; 0.435 ; tx_data[0]~9                           ; uart_tx:uart_tx_inst|tx_data_latch[0]                                                   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.578      ;
; 0.441 ; state.WAIT                             ; tx_data_valid                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.569      ;
; 0.442 ; state.IDLE                             ; wait_cnt[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.446 ; state.IDLE                             ; wait_cnt[19]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.565      ;
; 0.447 ; state.IDLE                             ; wait_cnt[17]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.450 ; tx_data[0]~9                           ; tx_data[0]~9                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.578      ;
; 0.454 ; uart_tx:uart_tx_inst|cycle_cnt[5]      ; uart_tx:uart_tx_inst|cycle_cnt[6]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:uart_tx_inst|cycle_cnt[1]      ; uart_tx:uart_tx_inst|cycle_cnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:uart_tx_inst|cycle_cnt[3]      ; uart_tx:uart_tx_inst|cycle_cnt[4]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:uart_tx_inst|cycle_cnt[13]     ; uart_tx:uart_tx_inst|cycle_cnt[14]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:uart_tx_inst|cycle_cnt[11]     ; uart_tx:uart_tx_inst|cycle_cnt[12]                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; uart_tx:uart_tx_inst|cycle_cnt[7]      ; uart_tx:uart_tx_inst|cycle_cnt[8]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.975   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -4.975   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -280.04  ; 0.0   ; 0.0      ; 0.0     ; -128.135            ;
;  clk             ; -280.040 ; 0.000 ; N/A      ; N/A     ; -128.135            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3110     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3110     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Sat May 11 20:31:06 2024
Info: Command: quartus_sta servo_control -c servo_control
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'servo_control.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.975            -280.040 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -128.135 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.547
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.547            -252.255 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -128.135 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.466             -70.943 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.932 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Sat May 11 20:31:07 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


