TimeQuest Timing Analyzer report for Logic_analyzer
Mon Jan 22 18:25:00 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Recovery: 'GPIO_1[6]'
 14. Slow Model Recovery: 'GPIO_1[3]'
 15. Slow Model Recovery: 'GPIO_1[4]'
 16. Slow Model Recovery: 'GPIO_1[5]'
 17. Slow Model Recovery: 'GPIO_1[7]'
 18. Slow Model Recovery: 'GPIO_1[2]'
 19. Slow Model Recovery: 'GPIO_1[1]'
 20. Slow Model Recovery: 'GPIO_1[0]'
 21. Slow Model Recovery: 'CLOCK_50'
 22. Slow Model Removal: 'CLOCK_50'
 23. Slow Model Removal: 'GPIO_1[0]'
 24. Slow Model Removal: 'GPIO_1[1]'
 25. Slow Model Removal: 'GPIO_1[7]'
 26. Slow Model Removal: 'GPIO_1[5]'
 27. Slow Model Removal: 'GPIO_1[2]'
 28. Slow Model Removal: 'GPIO_1[4]'
 29. Slow Model Removal: 'GPIO_1[3]'
 30. Slow Model Removal: 'GPIO_1[6]'
 31. Slow Model Minimum Pulse Width: 'CLOCK_50'
 32. Slow Model Minimum Pulse Width: 'GPIO_1[0]'
 33. Slow Model Minimum Pulse Width: 'GPIO_1[1]'
 34. Slow Model Minimum Pulse Width: 'GPIO_1[2]'
 35. Slow Model Minimum Pulse Width: 'GPIO_1[3]'
 36. Slow Model Minimum Pulse Width: 'GPIO_1[4]'
 37. Slow Model Minimum Pulse Width: 'GPIO_1[5]'
 38. Slow Model Minimum Pulse Width: 'GPIO_1[6]'
 39. Slow Model Minimum Pulse Width: 'GPIO_1[7]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Fast Model Setup Summary
 49. Fast Model Hold Summary
 50. Fast Model Recovery Summary
 51. Fast Model Removal Summary
 52. Fast Model Minimum Pulse Width Summary
 53. Fast Model Setup: 'CLOCK_50'
 54. Fast Model Hold: 'CLOCK_50'
 55. Fast Model Recovery: 'GPIO_1[6]'
 56. Fast Model Recovery: 'GPIO_1[3]'
 57. Fast Model Recovery: 'GPIO_1[4]'
 58. Fast Model Recovery: 'GPIO_1[5]'
 59. Fast Model Recovery: 'GPIO_1[7]'
 60. Fast Model Recovery: 'GPIO_1[2]'
 61. Fast Model Recovery: 'GPIO_1[1]'
 62. Fast Model Recovery: 'GPIO_1[0]'
 63. Fast Model Recovery: 'CLOCK_50'
 64. Fast Model Removal: 'CLOCK_50'
 65. Fast Model Removal: 'GPIO_1[0]'
 66. Fast Model Removal: 'GPIO_1[1]'
 67. Fast Model Removal: 'GPIO_1[7]'
 68. Fast Model Removal: 'GPIO_1[5]'
 69. Fast Model Removal: 'GPIO_1[4]'
 70. Fast Model Removal: 'GPIO_1[2]'
 71. Fast Model Removal: 'GPIO_1[3]'
 72. Fast Model Removal: 'GPIO_1[6]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'GPIO_1[0]'
 75. Fast Model Minimum Pulse Width: 'GPIO_1[1]'
 76. Fast Model Minimum Pulse Width: 'GPIO_1[2]'
 77. Fast Model Minimum Pulse Width: 'GPIO_1[3]'
 78. Fast Model Minimum Pulse Width: 'GPIO_1[4]'
 79. Fast Model Minimum Pulse Width: 'GPIO_1[5]'
 80. Fast Model Minimum Pulse Width: 'GPIO_1[6]'
 81. Fast Model Minimum Pulse Width: 'GPIO_1[7]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Output Enable Times
 87. Minimum Output Enable Times
 88. Output Disable Times
 89. Minimum Output Disable Times
 90. Multicorner Timing Analysis Summary
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Logic_analyzer                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }  ;
; GPIO_1[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[0] } ;
; GPIO_1[1]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[1] } ;
; GPIO_1[2]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[2] } ;
; GPIO_1[3]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[3] } ;
; GPIO_1[4]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[4] } ;
; GPIO_1[5]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[5] } ;
; GPIO_1[6]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[6] } ;
; GPIO_1[7]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GPIO_1[7] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.99 MHz ; 225.99 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -3.425 ; -620.045      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.134 ; 0.000         ;
+----------+-------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_1[6] ; -1.695 ; -2.900        ;
; GPIO_1[3] ; -1.670 ; -2.845        ;
; GPIO_1[4] ; -1.637 ; -2.721        ;
; GPIO_1[5] ; -1.529 ; -2.565        ;
; GPIO_1[7] ; -1.373 ; -2.255        ;
; GPIO_1[2] ; -1.164 ; -2.201        ;
; GPIO_1[1] ; -1.017 ; -1.755        ;
; GPIO_1[0] ; -0.807 ; -1.320        ;
; CLOCK_50  ; -0.762 ; -24.446       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLOCK_50  ; 1.031 ; 0.000         ;
; GPIO_1[0] ; 1.283 ; 0.000         ;
; GPIO_1[1] ; 1.508 ; 0.000         ;
; GPIO_1[7] ; 1.652 ; 0.000         ;
; GPIO_1[5] ; 1.806 ; 0.000         ;
; GPIO_1[2] ; 1.807 ; 0.000         ;
; GPIO_1[4] ; 1.854 ; 0.000         ;
; GPIO_1[3] ; 1.945 ; 0.000         ;
; GPIO_1[6] ; 1.975 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; CLOCK_50  ; -1.380 ; -348.380          ;
; GPIO_1[0] ; -1.222 ; -3.222            ;
; GPIO_1[1] ; -1.222 ; -3.222            ;
; GPIO_1[2] ; -1.222 ; -3.222            ;
; GPIO_1[3] ; -1.222 ; -3.222            ;
; GPIO_1[4] ; -1.222 ; -3.222            ;
; GPIO_1[5] ; -1.222 ; -3.222            ;
; GPIO_1[6] ; -1.222 ; -3.222            ;
; GPIO_1[7] ; -1.222 ; -3.222            ;
+-----------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.425 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.457      ;
; -3.369 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.410      ;
; -3.354 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.386      ;
; -3.273 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.309      ;
; -3.269 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.292      ;
; -3.269 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.292      ;
; -3.269 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.301      ;
; -3.266 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.302      ;
; -3.257 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 4.281      ;
; -3.252 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.284      ;
; -3.248 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.284      ;
; -3.244 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.267      ;
; -3.244 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.267      ;
; -3.241 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.277      ;
; -3.232 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 4.256      ;
; -3.224 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.256      ;
; -3.223 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.264      ;
; -3.194 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.235      ;
; -3.182 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.214      ;
; -3.172 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.204      ;
; -3.169 ; stato.S2_SAMPLE                                                                      ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 4.226      ;
; -3.167 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.202      ;
; -3.163 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.185      ;
; -3.163 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.185      ;
; -3.162 ; stato.S2_SAMPLE                                                                      ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 4.213      ;
; -3.162 ; stato.S2_SAMPLE                                                                      ; sampler:sampler4|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 4.213      ;
; -3.162 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[12]    ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.194      ;
; -3.160 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.195      ;
; -3.159 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.194      ;
; -3.155 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.177      ;
; -3.155 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.177      ;
; -3.152 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.187      ;
; -3.151 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.174      ;
; -3.148 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[13]    ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.180      ;
; -3.143 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.166      ;
; -3.142 ; stato.S2_SAMPLE                                                                      ; sampler:sampler6|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 4.201      ;
; -3.137 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 4.191      ;
; -3.137 ; stato.S2_SAMPLE                                                                      ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 4.188      ;
; -3.135 ; stato.S2_SAMPLE                                                                      ; sampler:sampler5|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 4.189      ;
; -3.126 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 4.180      ;
; -3.126 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 4.180      ;
; -3.116 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]               ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.157      ;
; -3.110 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.146      ;
; -3.106 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.129      ;
; -3.106 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.129      ;
; -3.104 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.145      ;
; -3.103 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.139      ;
; -3.101 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.133      ;
; -3.099 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.131      ;
; -3.095 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.136      ;
; -3.094 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 4.118      ;
; -3.091 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[7]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 4.133      ;
; -3.091 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.126      ;
; -3.087 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.109      ;
; -3.087 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 4.109      ;
; -3.084 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.119      ;
; -3.075 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.098      ;
; -3.072 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.113      ;
; -3.071 ; stato.S0_RESET                                                                       ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 4.127      ;
; -3.065 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[3]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 4.105      ;
; -3.064 ; stato.S0_RESET                                                                       ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 4.114      ;
; -3.064 ; stato.S0_RESET                                                                       ; sampler:sampler4|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 4.114      ;
; -3.056 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[13]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.088      ;
; -3.055 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.091      ;
; -3.055 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.091      ;
; -3.051 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.074      ;
; -3.051 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.074      ;
; -3.048 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.084      ;
; -3.044 ; stato.S0_RESET                                                                       ; sampler:sampler6|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.102      ;
; -3.039 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.092      ;
; -3.039 ; stato.S0_RESET                                                                       ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 4.089      ;
; -3.039 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 4.063      ;
; -3.037 ; stato.S0_RESET                                                                       ; sampler:sampler5|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.090      ;
; -3.036 ; clock_divider:cnt_variable_TC|FLIP_FLOP_D:master_flip_flop|DATA_REG_OUT              ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.072      ;
; -3.032 ; clock_divider:cnt_variable_TC|FLIP_FLOP_D:master_flip_flop|DATA_REG_OUT              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.055      ;
; -3.032 ; clock_divider:cnt_variable_TC|FLIP_FLOP_D:master_flip_flop|DATA_REG_OUT              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 4.055      ;
; -3.030 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.066      ;
; -3.029 ; clock_divider:cnt_variable_TC|FLIP_FLOP_D:master_flip_flop|DATA_REG_OUT              ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.065      ;
; -3.028 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.081      ;
; -3.028 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.081      ;
; -3.024 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[8]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 4.066      ;
; -3.020 ; clock_divider:cnt_variable_TC|FLIP_FLOP_D:master_flip_flop|DATA_REG_OUT              ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 4.044      ;
; -3.018 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[4]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.059      ;
; -3.016 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]               ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.048      ;
; -3.004 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[16]    ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 4.046      ;
; -3.002 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S4_IDLE_F                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.038      ;
; -3.001 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S4bis_SET_FREQ                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.037      ;
; -3.001 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.037      ;
; -2.999 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 4.031      ;
; -2.995 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S1_IDLE_DEF                                                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.031      ;
; -2.994 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S5bis_PATTERN                                                                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.031      ;
; -2.994 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.031      ;
; -2.993 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.030      ;
; -2.991 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.046      ;
; -2.991 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.046      ;
; -2.991 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.046      ;
; -2.991 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.046      ;
; -2.991 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.028      ;
; -2.990 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S5_IDLE_T                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.027      ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.134 ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[3]    ; CLOCK_50    ; 0.000        ; 0.383      ; 0.783      ;
; 0.148 ; GPIO_1[1]                                                                                                      ; sampler:sampler2|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[1]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.102      ;
; 0.174 ; GPIO_1[7]                                                                                                      ; sampler:sampler8|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[7]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.128      ;
; 0.176 ; GPIO_1[4]                                                                                                      ; sampler:sampler5|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[4]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.130      ;
; 0.177 ; GPIO_1[5]                                                                                                      ; sampler:sampler6|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[5]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.131      ;
; 0.185 ; GPIO_1[2]                                                                                                      ; sampler:sampler3|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[2]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.139      ;
; 0.186 ; GPIO_1[6]                                                                                                      ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[6]    ; CLOCK_50    ; 0.000        ; 2.686      ; 3.138      ;
; 0.186 ; GPIO_1[3]                                                                                                      ; sampler:sampler4|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[3]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.140      ;
; 0.191 ; GPIO_1[0]                                                                                                      ; sampler:sampler1|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[0]    ; CLOCK_50    ; 0.000        ; 2.688      ; 3.145      ;
; 0.205 ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler5|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[4]    ; CLOCK_50    ; 0.000        ; 0.311      ; 0.782      ;
; 0.262 ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[5]    ; CLOCK_50    ; 0.000        ; 0.257      ; 0.785      ;
; 0.321 ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[2]    ; CLOCK_50    ; 0.000        ; 0.382      ; 0.969      ;
; 0.353 ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[6]    ; CLOCK_50    ; 0.000        ; 0.419      ; 1.038      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|TC              ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|TC              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|TC              ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|TC              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|TC             ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|TC             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S10_UART_TX_DATO                                                             ; pc_interface:interfaccia_pc|stato.S10_UART_TX_DATO                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S12_ELABORA_PC_IN                                                                                        ; stato.S12_ELABORA_PC_IN                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.POST_READ                                                   ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.POST_READ                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_start|DATA_REG_OUT              ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_start|DATA_REG_OUT              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                                                        ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S5_IDLE_T                                                                                                ; stato.S5_IDLE_T                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Memory_Interface:interfaccia_memoria|FLIP_FLOP_D:REGISTER_READ|DATA_REG_OUT                                    ; Memory_Interface:interfaccia_memoria|FLIP_FLOP_D:REGISTER_READ|DATA_REG_OUT                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_read|DATA_REG_OUT               ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_read|DATA_REG_OUT               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S9bis_WAIT_READ_CONFIRM                                                                                  ; stato.S9bis_WAIT_READ_CONFIRM                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                                                         ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S15_DECODIFICA                                                               ; pc_interface:interfaccia_pc|stato.S15_DECODIFICA                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S16_UART_TX_O_K                                                              ; pc_interface:interfaccia_pc|stato.S16_UART_TX_O_K                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|FLIP_FLOP_D:REGISTER_READ_TC|DATA_REG_OUT                                          ; pc_interface:interfaccia_pc|FLIP_FLOP_D:REGISTER_READ_TC|DATA_REG_OUT                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[2]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sampler:sampler1|stato.S1_IDLE                                                                                 ; sampler:sampler1|stato.S1_IDLE                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S12_UART_TX_FL                                                               ; pc_interface:interfaccia_pc|stato.S12_UART_TX_FL                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|TC       ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|TC       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_10|TC        ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_10|TC        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S12_UART_TX_CR                                                               ; pc_interface:interfaccia_pc|stato.S12_UART_TX_CR                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|stato.S13_ELABORA_UART_RX                                                          ; pc_interface:interfaccia_pc|stato.S13_ELABORA_UART_RX                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_pattern|DATA_REG_OUT            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_pattern|DATA_REG_OUT            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_frequenza|DATA_REG_OUT          ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_frequenza|DATA_REG_OUT          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S4_IDLE_F                                                                                                ; stato.S4_IDLE_F                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; trigger_generator:generatore_trigger|stato.S3_MATCH                                                            ; trigger_generator:generatore_trigger|stato.S3_MATCH                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; trigger_generator:generatore_trigger|stato.S1_IDLE                                                             ; trigger_generator:generatore_trigger|stato.S1_IDLE                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; trigger_generator:generatore_trigger|stato.S2_WAIT                                                             ; trigger_generator:generatore_trigger|stato.S2_WAIT                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; trigger_generator:generatore_trigger|FLIP_FLOP_D:reg_match|DATA_REG_OUT                                        ; trigger_generator:generatore_trigger|FLIP_FLOP_D:reg_match|DATA_REG_OUT                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S9_WAIT_R                                                                                                ; stato.S9_WAIT_R                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[3]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[8]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[8]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[9]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10]                          ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11]                          ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[0]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; stato.S1_IDLE_DEF                                                                                              ; stato.S1_IDLE_DEF                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|DATA_REGISTER:reg_uart|DATA_REG_OUT[2]               ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|DATA_REGISTER:reg_uart|DATA_REG_OUT[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.393 ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler8|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[7]    ; CLOCK_50    ; 0.000        ; 0.125      ; 0.784      ;
; 0.472 ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler2|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[1]    ; CLOCK_50    ; 0.000        ; 0.047      ; 0.785      ;
; 0.479 ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler1|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[0]    ; CLOCK_50    ; 0.000        ; 0.039      ; 0.784      ;
; 0.518 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[2]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[0]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[1]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_frequenza|DATA_REG_OUT[3]      ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|tmp[9]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|tmp[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; stato.S2_SAMPLE                                                                                                ; stato.S3_WR_REQ                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; stato.S9bis_READ_REQ                                                                                           ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.INIZIALIZE_READ                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_READ_OE                                                 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.READ_MEM                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; pc_interface:interfaccia_pc|stato.S3_DATO0                                                                     ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.545 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|TERM_COUNT                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|tmp[4]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|tmp[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.550 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|tmp[6]         ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|tmp[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.553 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|tmp[9]   ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|tmp[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.556 ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.557 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[12]                                        ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[12]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.557 ; stato.S6_WAIT_MATCH_P                                                                                          ; DATA_REGISTER:registro_stato|DATA_REG_OUT[0]                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.561 ; stato.S6_WAIT_MATCH_P                                                                                          ; DATA_REGISTER:registro_stato|DATA_REG_OUT[1]                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.597 ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q                                                                ; sampler:sampler7|FLIP_FLOP_D:fall_register|DATA_REG_OUT                                                        ; GPIO_1[6]    ; CLOCK_50    ; -0.500       ; 0.422      ; 0.785      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[6]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.695 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 0.500        ; -0.426     ; 1.805      ;
; -1.205 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 1.000        ; -0.423     ; 1.818      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[3]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.670 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 0.500        ; -0.387     ; 1.819      ;
; -1.175 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 1.000        ; -0.390     ; 1.821      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[4]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.637 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 0.500        ; -0.371     ; 1.802      ;
; -1.084 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 1.000        ; -0.313     ; 1.807      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[5]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.529 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 0.500        ; -0.264     ; 1.801      ;
; -1.036 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 1.000        ; -0.258     ; 1.814      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[7]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.373 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 0.500        ; -0.118     ; 1.791      ;
; -0.882 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 1.000        ; -0.127     ; 1.791      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[2]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.164 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 1.000        ; -0.389     ; 1.811      ;
; -1.037 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 0.500        ; -0.073     ; 1.500      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[1]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.017 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 0.500        ; -0.053     ; 1.500      ;
; -0.738 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 1.000        ; -0.048     ; 1.726      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[0]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.807 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; -0.039     ; 1.304      ;
; -0.513 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; -0.039     ; 1.510      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.762 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 1.809      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Stop_bit_state                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Enable_Start_state              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Start_state                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Start_state               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.706 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.End_state                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.742      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|D_FF_UART:STOP|Q                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[7]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.505 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.512      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S_RESET                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S4_S                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S7_ESEGUI_F                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S1_FAIL                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S5_R                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.469 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.505      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.315      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.266 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.302      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S6_Fn09                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Before_Data_state            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Data_state                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Shift_Data_state             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.After_shift_state            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.End_state                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S11_SAVE_PATTERN                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S6_Fn09                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Before_Data_state            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Data_state                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Shift_Data_state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.After_shift_state            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.End_state                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S11_SAVE_PATTERN                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S_RESET                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S4_S                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S7_ESEGUI_F                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S1_FAIL                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S5_R                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.505      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|D_FF_UART:STOP|Q                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.275 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.029     ; 1.512      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Stop_bit_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Enable_Start_state              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Start_state                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Start_state               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.End_state                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.532 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.809      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[0]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.283 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; -0.039     ; 1.510      ;
; 1.577 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; -0.039     ; 1.304      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[1]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.508 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 0.000        ; -0.048     ; 1.726      ;
; 1.787 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; -0.500       ; -0.053     ; 1.500      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[7]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.652 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 0.000        ; -0.127     ; 1.791      ;
; 2.143 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; -0.500       ; -0.118     ; 1.791      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[5]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.806 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 0.000        ; -0.258     ; 1.814      ;
; 2.299 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; -0.500       ; -0.264     ; 1.801      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[2]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.807 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; -0.500       ; -0.073     ; 1.500      ;
; 1.934 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 0.000        ; -0.389     ; 1.811      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[4]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.854 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 0.000        ; -0.313     ; 1.807      ;
; 2.407 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; -0.500       ; -0.371     ; 1.802      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[3]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.945 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 0.000        ; -0.390     ; 1.821      ;
; 2.440 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; -0.500       ; -0.387     ; 1.819      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[6]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.975 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 0.000        ; -0.423     ; 1.818      ;
; 2.465 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; -0.500       ; -0.426     ; 1.805      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[4]  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[0] ; Rise       ; GPIO_1[0]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[0] ; Fall       ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; GPIO_1[0]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; GPIO_1[0]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler1|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler1|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler1|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler1|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[1]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[1] ; Rise       ; GPIO_1[1]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[1] ; Fall       ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[1] ; Fall       ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; GPIO_1[1]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; GPIO_1[1]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler2|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler2|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler2|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler2|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[2]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[2] ; Rise       ; GPIO_1[2]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[2] ; Fall       ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[2] ; Fall       ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; GPIO_1[2]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; GPIO_1[2]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler3|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler3|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler3|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler3|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[3]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[3] ; Rise       ; GPIO_1[3]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[3] ; Fall       ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[3] ; Fall       ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; GPIO_1[3]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; GPIO_1[3]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler4|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler4|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler4|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler4|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[4]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[4] ; Rise       ; GPIO_1[4]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[4] ; Fall       ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[4] ; Fall       ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; GPIO_1[4]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; GPIO_1[4]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler5|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler5|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler5|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler5|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[5]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[5] ; Rise       ; GPIO_1[5]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[5] ; Fall       ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[5] ; Fall       ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; GPIO_1[5]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; GPIO_1[5]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler6|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler6|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler6|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler6|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[6]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[6] ; Rise       ; GPIO_1[6]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[6] ; Fall       ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[6] ; Fall       ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; GPIO_1[6]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; GPIO_1[6]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler7|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler7|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler7|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler7|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[7]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[7] ; Rise       ; GPIO_1[7]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[7] ; Fall       ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[7] ; Fall       ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; GPIO_1[7]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; GPIO_1[7]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler8|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler8|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler8|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler8|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 0.421 ; 0.421 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 0.421 ; 0.421 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; 0.378 ; 0.378 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; 0.416 ; 0.416 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; 0.406 ; 0.406 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; 0.407 ; 0.407 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; 0.416 ; 0.416 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; 0.404 ; 0.404 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.929 ; 3.929 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.901 ; 3.901 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.989 ; 3.989 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.053 ; 4.053 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.677 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.712 ; 3.712 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.813 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.810 ; 3.810 ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; 4.844 ; 4.844 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; -0.148 ; -0.148 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; -0.191 ; -0.191 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; -0.148 ; -0.148 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; -0.185 ; -0.185 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; -0.176 ; -0.176 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; -0.177 ; -0.177 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; -0.174 ; -0.174 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.447 ; -3.447 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.699 ; -3.699 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.731 ; -3.731 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.896 ; -3.896 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.651 ; -3.651 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.671 ; -3.671 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.811 ; -3.811 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.759 ; -3.759 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.823 ; -3.823 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.814 ; -3.814 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.447 ; -3.447 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.482 ; -3.482 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.498 ; -3.498 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.588 ; -3.588 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.583 ; -3.583 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.580 ; -3.580 ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; -4.611 ; -4.611 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.766  ; 7.766  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.860  ; 7.860  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.666  ; 7.666  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.091  ; 8.091  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.222  ; 8.222  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.185  ; 8.185  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.178  ; 8.178  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.938  ; 7.938  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.413  ; 7.413  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.701  ; 7.701  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.665  ; 7.665  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.703  ; 7.703  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.606  ; 7.606  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.687  ; 7.687  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.715  ; 7.715  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.760 ; 10.760 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.918  ; 8.918  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.322  ; 8.322  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.860  ; 8.860  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.601  ; 8.601  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.283  ; 9.283  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.030  ; 8.030  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.760 ; 10.760 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.089 ; 10.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.705  ; 8.705  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.783  ; 9.783  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.408  ; 8.408  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.684  ; 9.684  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 8.749  ; 8.749  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 7.821  ; 7.821  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 9.007  ; 9.007  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 7.822  ; 7.822  ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 9.970  ; 9.970  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.413  ; 7.413  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.766  ; 7.766  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.860  ; 7.860  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.666  ; 7.666  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.091  ; 8.091  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.222  ; 8.222  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.185  ; 8.185  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.178  ; 8.178  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.938  ; 7.938  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.413  ; 7.413  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.701  ; 7.701  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.665  ; 7.665  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.703  ; 7.703  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.606  ; 7.606  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.687  ; 7.687  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.715  ; 7.715  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.030  ; 8.030  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.918  ; 8.918  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.322  ; 8.322  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.860  ; 8.860  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.601  ; 8.601  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.283  ; 9.283  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.030  ; 8.030  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.760 ; 10.760 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.089 ; 10.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.705  ; 8.705  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.783  ; 9.783  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.408  ; 8.408  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.684  ; 9.684  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 7.883  ; 7.883  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 7.589  ; 7.589  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 8.141  ; 8.141  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 7.568  ; 7.568  ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 9.970  ; 9.970  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.956 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.518 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.532 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.532 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.512 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.230 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.186 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.186 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.322 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.956 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.956 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.956 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.956 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.216 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.216 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.206 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.200 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.209 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.771 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.785 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.785 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.765 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.483 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.439 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.439 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.575 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.209 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.209 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.209 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.209 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.469 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.469 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.459 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.453 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.956     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.518     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.532     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.532     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.512     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.230     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.186     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.186     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.322     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.956     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.956     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.956     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.956     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.216     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.216     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.206     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.200     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.771     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.785     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.785     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.765     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.483     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.439     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.439     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.575     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.469     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.469     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.459     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.453     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.064 ; -134.513      ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.289 ; -2.656        ;
+----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; GPIO_1[6] ; -0.881 ; -1.271        ;
; GPIO_1[3] ; -0.865 ; -1.235        ;
; GPIO_1[4] ; -0.835 ; -1.144        ;
; GPIO_1[5] ; -0.764 ; -1.038        ;
; GPIO_1[7] ; -0.726 ; -0.957        ;
; GPIO_1[2] ; -0.559 ; -0.918        ;
; GPIO_1[1] ; -0.534 ; -0.669        ;
; GPIO_1[0] ; -0.439 ; -0.474        ;
; CLOCK_50  ; 0.069  ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLOCK_50  ; 0.581 ; 0.000         ;
; GPIO_1[0] ; 0.915 ; 0.000         ;
; GPIO_1[1] ; 1.015 ; 0.000         ;
; GPIO_1[7] ; 1.111 ; 0.000         ;
; GPIO_1[5] ; 1.154 ; 0.000         ;
; GPIO_1[4] ; 1.189 ; 0.000         ;
; GPIO_1[2] ; 1.239 ; 0.000         ;
; GPIO_1[3] ; 1.250 ; 0.000         ;
; GPIO_1[6] ; 1.270 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; CLOCK_50  ; -1.380 ; -348.380          ;
; GPIO_1[0] ; -1.222 ; -3.222            ;
; GPIO_1[1] ; -1.222 ; -3.222            ;
; GPIO_1[2] ; -1.222 ; -3.222            ;
; GPIO_1[3] ; -1.222 ; -3.222            ;
; GPIO_1[4] ; -1.222 ; -3.222            ;
; GPIO_1[5] ; -1.222 ; -3.222            ;
; GPIO_1[6] ; -1.222 ; -3.222            ;
; GPIO_1[7] ; -1.222 ; -3.222            ;
+-----------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.064 ; stato.S2_SAMPLE                                                                      ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 2.117      ;
; -1.060 ; stato.S2_SAMPLE                                                                      ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 2.107      ;
; -1.060 ; stato.S2_SAMPLE                                                                      ; sampler:sampler4|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 2.107      ;
; -1.048 ; stato.S2_SAMPLE                                                                      ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 2.096      ;
; -1.045 ; stato.S2_SAMPLE                                                                      ; sampler:sampler6|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 2.100      ;
; -1.039 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 2.089      ;
; -1.039 ; stato.S2_SAMPLE                                                                      ; sampler:sampler5|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 2.089      ;
; -1.034 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 2.084      ;
; -1.034 ; stato.S2_SAMPLE                                                                      ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 2.084      ;
; -1.015 ; stato.S0_RESET                                                                       ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 2.067      ;
; -1.011 ; stato.S0_RESET                                                                       ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 2.057      ;
; -1.011 ; stato.S0_RESET                                                                       ; sampler:sampler4|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 2.057      ;
; -0.999 ; stato.S0_RESET                                                                       ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 2.046      ;
; -0.996 ; stato.S0_RESET                                                                       ; sampler:sampler6|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 2.050      ;
; -0.990 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 2.039      ;
; -0.990 ; stato.S0_RESET                                                                       ; sampler:sampler5|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 2.039      ;
; -0.985 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 2.034      ;
; -0.985 ; stato.S0_RESET                                                                       ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 2.034      ;
; -0.963 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.992      ;
; -0.951 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 2.002      ;
; -0.951 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 2.002      ;
; -0.951 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 2.002      ;
; -0.951 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 2.002      ;
; -0.943 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.981      ;
; -0.924 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.953      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler1|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler2|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler4|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler3|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler5|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler6|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler8|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.913 ; stato.S2_SAMPLE                                                                      ; sampler:sampler5|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.965      ;
; -0.910 ; stato.S2_SAMPLE                                                                      ; sampler:sampler1|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 1.964      ;
; -0.910 ; stato.S2_SAMPLE                                                                      ; sampler:sampler1|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 1.964      ;
; -0.908 ; stato.S2_SAMPLE                                                                      ; sampler:sampler8|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.960      ;
; -0.907 ; stato.S2_SAMPLE                                                                      ; sampler:sampler8|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.959      ;
; -0.904 ; stato.S2_SAMPLE                                                                      ; sampler:sampler3|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 1.957      ;
; -0.904 ; stato.S2_SAMPLE                                                                      ; sampler:sampler2|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 1.957      ;
; -0.904 ; stato.S2_SAMPLE                                                                      ; sampler:sampler2|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 1.957      ;
; -0.904 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.933      ;
; -0.894 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.932      ;
; -0.874 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                       ; trigger_generator:generatore_trigger|DATA_REGISTER:reg_pattern|DATA_REG_OUT[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 1.923      ;
; -0.874 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_WRITE                         ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 1.924      ;
; -0.874 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_WRITE                         ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 1.924      ;
; -0.874 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_WRITE                         ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 1.924      ;
; -0.874 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_WRITE                         ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 1.924      ;
; -0.873 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.902      ;
; -0.872 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.901      ;
; -0.872 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.901      ;
; -0.871 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.890      ;
; -0.871 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.890      ;
; -0.864 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 1.884      ;
; -0.864 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.895      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler1|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler2|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler4|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler3|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler5|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler6|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler8|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; stato.S0_RESET                                                                       ; sampler:sampler5|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.915      ;
; -0.864 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.902      ;
; -0.861 ; stato.S0_RESET                                                                       ; sampler:sampler1|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 1.914      ;
; -0.861 ; stato.S0_RESET                                                                       ; sampler:sampler1|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 1.914      ;
; -0.859 ; stato.S0_RESET                                                                       ; sampler:sampler8|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.910      ;
; -0.858 ; stato.S0_RESET                                                                       ; sampler:sampler8|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 1.909      ;
; -0.856 ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[0]       ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.887      ;
; -0.855 ; stato.S0_RESET                                                                       ; sampler:sampler3|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.907      ;
; -0.855 ; stato.S0_RESET                                                                       ; sampler:sampler2|FLIP_FLOP_D:rise_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.907      ;
; -0.855 ; stato.S0_RESET                                                                       ; sampler:sampler2|FLIP_FLOP_D:fall_register|DATA_REG_OUT                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 1.907      ;
; -0.854 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[12]    ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.883      ;
; -0.852 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]               ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.890      ;
; -0.849 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.868      ;
; -0.849 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.868      ;
; -0.843 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.881      ;
; -0.842 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 1.862      ;
; -0.842 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.873      ;
; -0.840 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[7]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 1.879      ;
; -0.840 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.869      ;
; -0.838 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.857      ;
; -0.838 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.857      ;
; -0.837 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[13]    ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.866      ;
; -0.834 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.865      ;
; -0.833 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]              ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.862      ;
; -0.831 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 1.851      ;
; -0.831 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.862      ;
; -0.826 ; stato.S5bis_PATTERN                                                                  ; trigger_generator:generatore_trigger|DATA_REGISTER:reg_pattern|DATA_REG_OUT[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.863      ;
; -0.825 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]              ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.854      ;
; -0.823 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.854      ;
; -0.823 ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:START_ADD_REG|DATA_REG_OUT[4]     ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.861      ;
; -0.821 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.859      ;
; -0.815 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]               ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.853      ;
; -0.813 ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]               ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.842      ;
; -0.811 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.830      ;
; -0.811 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.830      ;
; -0.809 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; stato.S8_IDLE_128K                                                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.828      ;
; -0.809 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1] ; stato.S2_SAMPLE                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 1.828      ;
; -0.804 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; stato.S6_WAIT_MATCH_P                                                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 1.824      ;
; -0.804 ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4] ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.835      ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.289 ; GPIO_1[7]                                                                                                      ; sampler:sampler8|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[7]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.527      ;
; -0.278 ; GPIO_1[3]                                                                                                      ; sampler:sampler4|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[3]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.538      ;
; -0.270 ; GPIO_1[4]                                                                                                      ; sampler:sampler5|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[4]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.546      ;
; -0.266 ; GPIO_1[5]                                                                                                      ; sampler:sampler6|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[5]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.550      ;
; -0.261 ; GPIO_1[2]                                                                                                      ; sampler:sampler3|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[2]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.555      ;
; -0.257 ; GPIO_1[0]                                                                                                      ; sampler:sampler1|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[0]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.559      ;
; -0.239 ; GPIO_1[1]                                                                                                      ; sampler:sampler2|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[1]    ; CLOCK_50    ; 0.000        ; 1.664      ; 1.577      ;
; -0.179 ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler4|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[3]    ; CLOCK_50    ; 0.000        ; 0.416      ; 0.389      ;
; -0.152 ; GPIO_1[6]                                                                                                      ; sampler:sampler7|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[6]    ; CLOCK_50    ; 0.000        ; 1.662      ; 1.662      ;
; -0.139 ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler5|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[4]    ; CLOCK_50    ; 0.000        ; 0.375      ; 0.388      ;
; -0.091 ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler3|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[2]    ; CLOCK_50    ; 0.000        ; 0.411      ; 0.472      ;
; -0.088 ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler6|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[5]    ; CLOCK_50    ; 0.000        ; 0.327      ; 0.391      ;
; -0.077 ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler7|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[6]    ; CLOCK_50    ; 0.000        ; 0.443      ; 0.518      ;
; -0.069 ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler8|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[7]    ; CLOCK_50    ; 0.000        ; 0.307      ; 0.390      ;
; -0.001 ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler2|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[1]    ; CLOCK_50    ; 0.000        ; 0.240      ; 0.391      ;
; 0.004  ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q                                                                ; sampler:sampler1|FLIP_FLOP_D:rise_register|DATA_REG_OUT                                                        ; GPIO_1[0]    ; CLOCK_50    ; 0.000        ; 0.235      ; 0.391      ;
; 0.211  ; GPIO_1[7]                                                                                                      ; sampler:sampler8|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[7]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.527      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|TC              ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|TC              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|TC              ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|TC              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|TC             ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|TC             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S10_UART_TX_DATO                                                             ; pc_interface:interfaccia_pc|stato.S10_UART_TX_DATO                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S12_ELABORA_PC_IN                                                                                        ; stato.S12_ELABORA_PC_IN                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.POST_READ                                                   ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.POST_READ                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_start|DATA_REG_OUT              ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_start|DATA_REG_OUT              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                                                        ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S5_IDLE_T                                                                                                ; stato.S5_IDLE_T                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory_Interface:interfaccia_memoria|FLIP_FLOP_D:REGISTER_READ|DATA_REG_OUT                                    ; Memory_Interface:interfaccia_memoria|FLIP_FLOP_D:REGISTER_READ|DATA_REG_OUT                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_read|DATA_REG_OUT               ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_read|DATA_REG_OUT               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S9bis_WAIT_READ_CONFIRM                                                                                  ; stato.S9bis_WAIT_READ_CONFIRM                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                                                         ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S15_DECODIFICA                                                               ; pc_interface:interfaccia_pc|stato.S15_DECODIFICA                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S16_UART_TX_O_K                                                              ; pc_interface:interfaccia_pc|stato.S16_UART_TX_O_K                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|FLIP_FLOP_D:REGISTER_READ_TC|DATA_REG_OUT                                          ; pc_interface:interfaccia_pc|FLIP_FLOP_D:REGISTER_READ_TC|DATA_REG_OUT                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[2]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sampler:sampler1|stato.S1_IDLE                                                                                 ; sampler:sampler1|stato.S1_IDLE                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S12_UART_TX_FL                                                               ; pc_interface:interfaccia_pc|stato.S12_UART_TX_FL                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|TC       ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_434|TC       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_10|TC        ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|counter:counter_10|TC        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S12_UART_TX_CR                                                               ; pc_interface:interfaccia_pc|stato.S12_UART_TX_CR                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|stato.S13_ELABORA_UART_RX                                                          ; pc_interface:interfaccia_pc|stato.S13_ELABORA_UART_RX                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_pattern|DATA_REG_OUT            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_pattern|DATA_REG_OUT            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_frequenza|DATA_REG_OUT          ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|FLIP_FLOP_D:flag_frequenza|DATA_REG_OUT          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S4_IDLE_F                                                                                                ; stato.S4_IDLE_F                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; trigger_generator:generatore_trigger|stato.S3_MATCH                                                            ; trigger_generator:generatore_trigger|stato.S3_MATCH                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; trigger_generator:generatore_trigger|stato.S1_IDLE                                                             ; trigger_generator:generatore_trigger|stato.S1_IDLE                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; trigger_generator:generatore_trigger|stato.S2_WAIT                                                             ; trigger_generator:generatore_trigger|stato.S2_WAIT                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; trigger_generator:generatore_trigger|FLIP_FLOP_D:reg_match|DATA_REG_OUT                                        ; trigger_generator:generatore_trigger|FLIP_FLOP_D:reg_match|DATA_REG_OUT                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S9_WAIT_R                                                                                                ; stato.S9_WAIT_R                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[3]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[6]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[8]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[8]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[9]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10]                          ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11]                          ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[11]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[0]                           ; clock_divider:cnt_variable_TC|COUNTER_NBIT:contatore_terminal_count_variabile|CNT[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; stato.S1_IDLE_DEF                                                                                              ; stato.S1_IDLE_DEF                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|DATA_REGISTER:reg_uart|DATA_REG_OUT[2]               ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|DATA_REGISTER:reg_uart|DATA_REG_OUT[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; GPIO_1[3]                                                                                                      ; sampler:sampler4|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[3]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.538      ;
; 0.230  ; GPIO_1[4]                                                                                                      ; sampler:sampler5|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[4]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.546      ;
; 0.234  ; GPIO_1[5]                                                                                                      ; sampler:sampler6|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[5]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.550      ;
; 0.239  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[2]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[1]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_MSB|DATA_REG_OUT[0]            ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_pattern|DATA_REG_OUT[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; GPIO_1[2]                                                                                                      ; sampler:sampler3|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[2]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.555      ;
; 0.240  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|DATA_REGISTER:reg_frequenza|DATA_REG_OUT[3]      ; clock_divider:cnt_variable_TC|DATA_REGISTER:prescaler_register|DATA_REG_OUT[3]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; GPIO_1[0]                                                                                                      ; sampler:sampler1|FLIP_FLOP_D:reg_D|DATA_REG_OUT                                                                ; GPIO_1[0]    ; CLOCK_50    ; -0.500       ; 1.664      ; 1.559      ;
; 0.244  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|tmp[9]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_8|tmp[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; stato.S2_SAMPLE                                                                                                ; stato.S3_WR_REQ                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; stato.S9bis_READ_REQ                                                                                           ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.INIZIALIZE_READ                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.PRE_READ_OE                                                 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.READ_MEM                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; pc_interface:interfaccia_pc|stato.S3_DATO0                                                                     ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.252  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|tmp[4]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_9|tmp[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|CNT[1]                      ; pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica|COUNTER_NBIT:cnt_modulo8|TERM_COUNT                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.256  ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|tmp[6]         ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|counter:counter_54|tmp[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[6]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.881 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 0.500        ; -0.446     ; 0.967      ;
; -0.390 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 1.000        ; -0.447     ; 0.975      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[3]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.865 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 0.500        ; -0.419     ; 0.978      ;
; -0.370 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 1.000        ; -0.422     ; 0.980      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[4]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.835 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 0.500        ; -0.402     ; 0.965      ;
; -0.309 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 1.000        ; -0.377     ; 0.964      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[5]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.764 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 0.500        ; -0.333     ; 0.963      ;
; -0.274 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 1.000        ; -0.328     ; 0.978      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[7]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.726 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 0.500        ; -0.304     ; 0.954      ;
; -0.231 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 1.000        ; -0.309     ; 0.954      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[2]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.559 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 0.500        ; -0.267     ; 0.824      ;
; -0.359 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 1.000        ; -0.418     ; 0.973      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[1]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.534 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 0.500        ; -0.242     ; 0.824      ;
; -0.135 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 1.000        ; -0.241     ; 0.926      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[0]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.439 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; -0.235     ; 0.736      ;
; -0.035 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; -0.235     ; 0.832      ;
+--------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.069 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 0.973      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Stop_bit_state                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Enable_Start_state              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Start_state                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Start_state               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.098 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.End_state                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|D_FF_UART:STOP|Q                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[7]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.175 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 0.833      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S_RESET                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S4_S                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S7_ESEGUI_F                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S1_FAIL                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S5_R                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.203 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.829      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.742      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.736      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S6_Fn09                                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Before_Data_state            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Data_state                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Shift_Data_state             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.After_shift_state            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.End_state                    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S11_SAVE_PATTERN                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.733      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S6_Fn09                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Before_Data_state            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Data_state                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Shift_Data_state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.After_shift_state            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.End_state                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_UPPER                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S8_Th1_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_WAIT2                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_T_LOWER                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_AF                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S9_Th2_09                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S11_SAVE_PATTERN                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath|Shift_reg_PISO:REG_DATA|t[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S_RESET                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S4_S                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S2_F_WAIT_PR                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S7_ESEGUI_F                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S1_FAIL                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S0_IDLE                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S5_R                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica|stato.S3_T_WAIT1                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_START|t[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|D_FF_UART:STOP|Q                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.705 ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state    ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath|Shift_reg:REG_DATA|t[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.024     ; 0.833      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Data_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Stop_bit_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Reset_state                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Enable_Start_state              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Start_state                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Shift_Start_state               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.Data_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.INC3_state                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_CU:CU|Present_state.End_state                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.811 ; Memory_Interface:interfaccia_memoria|PRESENT_STATE.RESET_STATE                                ; pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_CU_TX:CU|Present_state.Reset_state                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 0.973      ;
+-------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[0]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.915 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; -0.235     ; 0.832      ;
; 1.319 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; -0.235     ; 0.736      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[1]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.015 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; 0.000        ; -0.241     ; 0.926      ;
; 1.414 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[1]   ; -0.500       ; -0.242     ; 0.824      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[7]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.111 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; 0.000        ; -0.309     ; 0.954      ;
; 1.606 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[7]   ; -0.500       ; -0.304     ; 0.954      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[5]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.154 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; 0.000        ; -0.328     ; 0.978      ;
; 1.644 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[5]   ; -0.500       ; -0.333     ; 0.963      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[4]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.189 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; 0.000        ; -0.377     ; 0.964      ;
; 1.715 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[4]   ; -0.500       ; -0.402     ; 0.965      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[2]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.239 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; 0.000        ; -0.418     ; 0.973      ;
; 1.439 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[2]   ; -0.500       ; -0.267     ; 0.824      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[3]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.250 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; 0.000        ; -0.422     ; 0.980      ;
; 1.745 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[3]   ; -0.500       ; -0.419     ; 0.978      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[6]'                                                                                                                                ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.270 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; 0.000        ; -0.447     ; 0.975      ;
; 1.761 ; sampler:sampler1|stato.S1_IDLE ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ; CLOCK_50     ; GPIO_1[6]   ; -0.500       ; -0.446     ; 0.967      ;
+-------+--------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DATA_REGISTER:registro_stato|DATA_REG_OUT[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_read|DATA_REG_OUT                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FLIP_FLOP_D:semaforo_start|DATA_REG_OUT                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|COUNTER_NBIT:COUNTER_18BIT|CNT[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_IN_REG|DATA_REG_OUT[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Memory_Interface:interfaccia_memoria|DATA_REGISTER:DATA_OUT_REG|DATA_REG_OUT[4]  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[0] ; Rise       ; GPIO_1[0]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[0] ; Fall       ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; sampler:sampler1|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler:sampler1|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; GPIO_1[0]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; GPIO_1[0]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler1|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler1|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[0] ; Rise       ; sampler1|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; sampler1|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[1]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[1] ; Rise       ; GPIO_1[1]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[1] ; Fall       ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[1] ; Fall       ; sampler:sampler2|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler:sampler2|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; GPIO_1[1]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; GPIO_1[1]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler2|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler2|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[1] ; Rise       ; sampler2|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[1] ; Rise       ; sampler2|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[2]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[2] ; Rise       ; GPIO_1[2]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[2] ; Fall       ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[2] ; Fall       ; sampler:sampler3|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler:sampler3|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; GPIO_1[2]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; GPIO_1[2]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler3|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler3|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[2] ; Rise       ; sampler3|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[2] ; Rise       ; sampler3|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[3]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[3] ; Rise       ; GPIO_1[3]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[3] ; Fall       ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[3] ; Fall       ; sampler:sampler4|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler:sampler4|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; GPIO_1[3]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; GPIO_1[3]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler4|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler4|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[3] ; Rise       ; sampler4|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[3] ; Rise       ; sampler4|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[4]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[4] ; Rise       ; GPIO_1[4]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[4] ; Fall       ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[4] ; Fall       ; sampler:sampler5|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler:sampler5|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; GPIO_1[4]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; GPIO_1[4]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler5|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler5|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[4] ; Rise       ; sampler5|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[4] ; Rise       ; sampler5|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[5]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[5] ; Rise       ; GPIO_1[5]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[5] ; Fall       ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[5] ; Fall       ; sampler:sampler6|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler:sampler6|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; GPIO_1[5]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; GPIO_1[5]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler6|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler6|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[5] ; Rise       ; sampler6|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[5] ; Rise       ; sampler6|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[6]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[6] ; Rise       ; GPIO_1[6]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[6] ; Fall       ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[6] ; Fall       ; sampler:sampler7|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler:sampler7|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; GPIO_1[6]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; GPIO_1[6]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler7|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler7|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[6] ; Rise       ; sampler7|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[6] ; Rise       ; sampler7|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[7]'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; GPIO_1[7] ; Rise       ; GPIO_1[7]                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[7] ; Fall       ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[7] ; Fall       ; sampler:sampler8|D_FF_RST_AS:fall_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler:sampler8|D_FF_RST_AS:rise_detector_as|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; GPIO_1[7]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; GPIO_1[7]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler8|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler8|fall_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_1[7] ; Rise       ; sampler8|rise_detector_as|Q|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_1[7] ; Rise       ; sampler8|rise_detector_as|Q|clk                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; -0.032 ; -0.032 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; -0.137 ; -0.137 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; -0.119 ; -0.119 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; -0.141 ; -0.141 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; -0.158 ; -0.158 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; -0.150 ; -0.150 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; -0.146 ; -0.146 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; -0.032 ; -0.032 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; -0.169 ; -0.169 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.271  ; 2.271  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.115  ; 2.115  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.140  ; 2.140  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.271  ; 2.271  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.222  ; 2.222  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.026  ; 2.026  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.043  ; 2.043  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.152  ; 2.152  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.082  ; 2.082  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.141  ; 2.141  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.135  ; 2.135  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.952  ; 1.952  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.978  ; 1.978  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.982  ; 1.982  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.035  ; 2.035  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.029  ; 2.029  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.038  ; 2.038  ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; 2.683  ; 2.683  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 0.257  ; 0.257  ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; 0.239  ; 0.239  ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; 0.261  ; 0.261  ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; 0.278  ; 0.278  ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; 0.270  ; 0.270  ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; 0.266  ; 0.266  ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; 0.152  ; 0.152  ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.832 ; -1.832 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.995 ; -1.995 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.020 ; -2.020 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.151 ; -2.151 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.102 ; -2.102 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.906 ; -1.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.923 ; -1.923 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -2.032 ; -2.032 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.962 ; -1.962 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -2.021 ; -2.021 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.015 ; -2.015 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.832 ; -1.832 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.858 ; -1.858 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.862 ; -1.862 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.915 ; -1.915 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.909 ; -1.909 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; -2.560 ; -2.560 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.349 ; 4.349 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.280 ; 4.280 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.494 ; 4.494 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.272 ; 4.272 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.279 ; 4.279 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.826 ; 4.826 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.912 ; 5.912 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.914 ; 4.914 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.135 ; 5.135 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.521 ; 4.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.912 ; 5.912 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.586 ; 5.586 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.258 ; 5.258 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.189 ; 5.189 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.864 ; 4.864 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.721 ; 4.721 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.841 ; 4.841 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.321 ; 4.321 ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.349 ; 4.349 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.280 ; 4.280 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.494 ; 4.494 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.272 ; 4.272 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.279 ; 4.279 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.521 ; 4.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.914 ; 4.914 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.135 ; 5.135 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.521 ; 4.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.912 ; 5.912 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.586 ; 5.586 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.258 ; 5.258 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.189 ; 5.189 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.864 ; 4.864 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 4.186 ; 4.186 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.448 ; 4.448 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.184 ; 4.184 ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.796 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.061 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.074 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.074 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.054 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.909 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.882 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.882 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.969 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.796 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.796 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.796 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.796 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.911 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.911 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.901 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.898 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.448 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.713 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.726 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.726 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.706 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.561 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.534 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.534 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.621 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.448 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.448 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.448 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.448 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.563 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.563 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.553 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.550 ;      ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.796     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.061     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.074     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.074     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.054     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.909     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.882     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.882     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.969     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.796     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.796     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.796     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.796     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.911     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.911     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.901     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.898     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.448     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.713     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.726     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.726     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.706     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.561     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.534     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.534     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.621     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.448     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.448     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.448     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.448     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.563     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.563     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.553     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.550     ;           ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.425   ; -0.289 ; -1.695   ; 0.581   ; -1.380              ;
;  CLOCK_50        ; -3.425   ; -0.289 ; -0.762   ; 0.581   ; -1.380              ;
;  GPIO_1[0]       ; N/A      ; N/A    ; -0.807   ; 0.915   ; -1.222              ;
;  GPIO_1[1]       ; N/A      ; N/A    ; -1.017   ; 1.015   ; -1.222              ;
;  GPIO_1[2]       ; N/A      ; N/A    ; -1.164   ; 1.239   ; -1.222              ;
;  GPIO_1[3]       ; N/A      ; N/A    ; -1.670   ; 1.250   ; -1.222              ;
;  GPIO_1[4]       ; N/A      ; N/A    ; -1.637   ; 1.189   ; -1.222              ;
;  GPIO_1[5]       ; N/A      ; N/A    ; -1.529   ; 1.154   ; -1.222              ;
;  GPIO_1[6]       ; N/A      ; N/A    ; -1.695   ; 1.270   ; -1.222              ;
;  GPIO_1[7]       ; N/A      ; N/A    ; -1.373   ; 1.111   ; -1.222              ;
; Design-wide TNS  ; -620.045 ; -2.656 ; -43.008  ; 0.0     ; -374.156            ;
;  CLOCK_50        ; -620.045 ; -2.656 ; -24.446  ; 0.000   ; -348.380            ;
;  GPIO_1[0]       ; N/A      ; N/A    ; -1.320   ; 0.000   ; -3.222              ;
;  GPIO_1[1]       ; N/A      ; N/A    ; -1.755   ; 0.000   ; -3.222              ;
;  GPIO_1[2]       ; N/A      ; N/A    ; -2.201   ; 0.000   ; -3.222              ;
;  GPIO_1[3]       ; N/A      ; N/A    ; -2.845   ; 0.000   ; -3.222              ;
;  GPIO_1[4]       ; N/A      ; N/A    ; -2.721   ; 0.000   ; -3.222              ;
;  GPIO_1[5]       ; N/A      ; N/A    ; -2.565   ; 0.000   ; -3.222              ;
;  GPIO_1[6]       ; N/A      ; N/A    ; -2.900   ; 0.000   ; -3.222              ;
;  GPIO_1[7]       ; N/A      ; N/A    ; -2.255   ; 0.000   ; -3.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 0.421 ; 0.421 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 0.421 ; 0.421 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; 0.378 ; 0.378 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; 0.416 ; 0.416 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; 0.406 ; 0.406 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; 0.407 ; 0.407 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; 0.416 ; 0.416 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; 0.404 ; 0.404 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.929 ; 3.929 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.901 ; 3.901 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.989 ; 3.989 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.053 ; 4.053 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.677 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.712 ; 3.712 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.813 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.810 ; 3.810 ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; 4.844 ; 4.844 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 0.257  ; 0.257  ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]   ; CLOCK_50   ; 0.239  ; 0.239  ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]   ; CLOCK_50   ; 0.261  ; 0.261  ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]   ; CLOCK_50   ; 0.278  ; 0.278  ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]   ; CLOCK_50   ; 0.270  ; 0.270  ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]   ; CLOCK_50   ; 0.266  ; 0.266  ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]   ; CLOCK_50   ; 0.152  ; 0.152  ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]   ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.832 ; -1.832 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.995 ; -1.995 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.020 ; -2.020 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -2.151 ; -2.151 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.102 ; -2.102 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.906 ; -1.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.923 ; -1.923 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -2.032 ; -2.032 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.962 ; -1.962 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -2.021 ; -2.021 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.015 ; -2.015 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.832 ; -1.832 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.858 ; -1.858 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.862 ; -1.862 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.915 ; -1.915 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.909 ; -1.909 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
; UART_RXD     ; CLOCK_50   ; -2.560 ; -2.560 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.766  ; 7.766  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.733  ; 8.733  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.860  ; 7.860  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.666  ; 7.666  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.091  ; 8.091  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.222  ; 8.222  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.185  ; 8.185  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.178  ; 8.178  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.938  ; 7.938  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.413  ; 7.413  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.701  ; 7.701  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.665  ; 7.665  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.703  ; 7.703  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.606  ; 7.606  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.687  ; 7.687  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.725  ; 7.725  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.715  ; 7.715  ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 8.992  ; 8.992  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.760 ; 10.760 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.918  ; 8.918  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 8.322  ; 8.322  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.860  ; 8.860  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 8.601  ; 8.601  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.283  ; 9.283  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.030  ; 8.030  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 10.760 ; 10.760 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.089 ; 10.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.705  ; 8.705  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 8.353  ; 8.353  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.783  ; 9.783  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 8.408  ; 8.408  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.684  ; 9.684  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 8.749  ; 8.749  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 7.821  ; 7.821  ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 9.007  ; 9.007  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 7.822  ; 7.822  ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 9.970  ; 9.970  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.338 ; 4.338 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.349 ; 4.349 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.280 ; 4.280 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.492 ; 4.492 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.494 ; 4.494 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.479 ; 4.479 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.272 ; 4.272 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.249 ; 4.249 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.279 ; 4.279 ; Rise       ; CLOCK_50        ;
; SRAM_CE_N      ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.521 ; 4.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.952 ; 4.952 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 4.686 ; 4.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.914 ; 4.914 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.135 ; 5.135 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.521 ; 4.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.912 ; 5.912 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.586 ; 5.586 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.258 ; 5.258 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.189 ; 5.189 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.864 ; 4.864 ; Rise       ; CLOCK_50        ;
; SRAM_LB_N      ; CLOCK_50   ; 4.328 ; 4.328 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N      ; CLOCK_50   ; 4.186 ; 4.186 ; Rise       ; CLOCK_50        ;
; SRAM_UB_N      ; CLOCK_50   ; 4.448 ; 4.448 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N      ; CLOCK_50   ; 4.184 ; 4.184 ; Rise       ; CLOCK_50        ;
; UART_TXD       ; CLOCK_50   ; 5.299 ; 5.299 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4672     ; 0        ; 0        ; 0        ;
; GPIO_1[0]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[1]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[2]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[3]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[4]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[5]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[6]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[7]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4672     ; 0        ; 0        ; 0        ;
; GPIO_1[0]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[1]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[2]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[3]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[4]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[5]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[6]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; GPIO_1[7]  ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50  ; 60       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; GPIO_1[0] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[1] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[2] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[3] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[4] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[5] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[6] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[7] ; 1        ; 0        ; 1        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50  ; 60       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; GPIO_1[0] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[1] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[2] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[3] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[4] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[5] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[6] ; 1        ; 0        ; 1        ; 0        ;
; CLOCK_50   ; GPIO_1[7] ; 1        ; 0        ; 1        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 170   ; 170  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 22 18:24:58 2018
Info: Command: quartus_sta Logic_analyzer -c Logic_analyzer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Logic_analyzer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name GPIO_1[6] GPIO_1[6]
    Info (332105): create_clock -period 1.000 -name GPIO_1[4] GPIO_1[4]
    Info (332105): create_clock -period 1.000 -name GPIO_1[7] GPIO_1[7]
    Info (332105): create_clock -period 1.000 -name GPIO_1[5] GPIO_1[5]
    Info (332105): create_clock -period 1.000 -name GPIO_1[2] GPIO_1[2]
    Info (332105): create_clock -period 1.000 -name GPIO_1[3] GPIO_1[3]
    Info (332105): create_clock -period 1.000 -name GPIO_1[0] GPIO_1[0]
    Info (332105): create_clock -period 1.000 -name GPIO_1[1] GPIO_1[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.425      -620.045 CLOCK_50 
Info (332146): Worst-case hold slack is 0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.134         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.695        -2.900 GPIO_1[6] 
    Info (332119):    -1.670        -2.845 GPIO_1[3] 
    Info (332119):    -1.637        -2.721 GPIO_1[4] 
    Info (332119):    -1.529        -2.565 GPIO_1[5] 
    Info (332119):    -1.373        -2.255 GPIO_1[7] 
    Info (332119):    -1.164        -2.201 GPIO_1[2] 
    Info (332119):    -1.017        -1.755 GPIO_1[1] 
    Info (332119):    -0.807        -1.320 GPIO_1[0] 
    Info (332119):    -0.762       -24.446 CLOCK_50 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.031         0.000 CLOCK_50 
    Info (332119):     1.283         0.000 GPIO_1[0] 
    Info (332119):     1.508         0.000 GPIO_1[1] 
    Info (332119):     1.652         0.000 GPIO_1[7] 
    Info (332119):     1.806         0.000 GPIO_1[5] 
    Info (332119):     1.807         0.000 GPIO_1[2] 
    Info (332119):     1.854         0.000 GPIO_1[4] 
    Info (332119):     1.945         0.000 GPIO_1[3] 
    Info (332119):     1.975         0.000 GPIO_1[6] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -348.380 CLOCK_50 
    Info (332119):    -1.222        -3.222 GPIO_1[0] 
    Info (332119):    -1.222        -3.222 GPIO_1[1] 
    Info (332119):    -1.222        -3.222 GPIO_1[2] 
    Info (332119):    -1.222        -3.222 GPIO_1[3] 
    Info (332119):    -1.222        -3.222 GPIO_1[4] 
    Info (332119):    -1.222        -3.222 GPIO_1[5] 
    Info (332119):    -1.222        -3.222 GPIO_1[6] 
    Info (332119):    -1.222        -3.222 GPIO_1[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.064      -134.513 CLOCK_50 
Info (332146): Worst-case hold slack is -0.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.289        -2.656 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.881        -1.271 GPIO_1[6] 
    Info (332119):    -0.865        -1.235 GPIO_1[3] 
    Info (332119):    -0.835        -1.144 GPIO_1[4] 
    Info (332119):    -0.764        -1.038 GPIO_1[5] 
    Info (332119):    -0.726        -0.957 GPIO_1[7] 
    Info (332119):    -0.559        -0.918 GPIO_1[2] 
    Info (332119):    -0.534        -0.669 GPIO_1[1] 
    Info (332119):    -0.439        -0.474 GPIO_1[0] 
    Info (332119):     0.069         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.581         0.000 CLOCK_50 
    Info (332119):     0.915         0.000 GPIO_1[0] 
    Info (332119):     1.015         0.000 GPIO_1[1] 
    Info (332119):     1.111         0.000 GPIO_1[7] 
    Info (332119):     1.154         0.000 GPIO_1[5] 
    Info (332119):     1.189         0.000 GPIO_1[4] 
    Info (332119):     1.239         0.000 GPIO_1[2] 
    Info (332119):     1.250         0.000 GPIO_1[3] 
    Info (332119):     1.270         0.000 GPIO_1[6] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -348.380 CLOCK_50 
    Info (332119):    -1.222        -3.222 GPIO_1[0] 
    Info (332119):    -1.222        -3.222 GPIO_1[1] 
    Info (332119):    -1.222        -3.222 GPIO_1[2] 
    Info (332119):    -1.222        -3.222 GPIO_1[3] 
    Info (332119):    -1.222        -3.222 GPIO_1[4] 
    Info (332119):    -1.222        -3.222 GPIO_1[5] 
    Info (332119):    -1.222        -3.222 GPIO_1[6] 
    Info (332119):    -1.222        -3.222 GPIO_1[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 473 megabytes
    Info: Processing ended: Mon Jan 22 18:25:00 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


