---
title: Extended Page Table
date: 2025-04-28 00:00:00 +/-TTTT
categories: [Intel Architecture]
tags: [Intel Architecture]
---

작성 중... 내용이 너무 방대하다.. 

## Overview
잘 만들어진 최신 해킹툴에서는 사용자에게 보이지 않는 인라인 후킹을 실행합니다.  
이를 EPT hooking 또는 Stealth hooking 이라고 합니다. EPT는 Intel CPU에서 제공하는 메모리 가상화 기술(VT-x)에 해당됩니다.  

인텔 CPU는 하이퍼바이저에서 GPA(Guest Physical Address)를 HPA(Host Physical Address)로 변환할 때, 이를 하드웨어에서 처리가 가능하도록 기능을 지원합니다.  
이때 사용되는 게 EPT(Extended Page Table)입니다.  

EPT는 하이퍼바이저를 기반으로 동작하기 때문에 이러한 후킹 기술을 이해하기 위해서는 메모리 가상화를 먼저 이해해야 합니다.  
해당 페이지에서는 EPT 후킹과 하이퍼바이저, 메모리 가상화 기술에 대하여 소개합니다.

## HyperVisor
하이퍼바이저는 CPU, 메모리, 디스크 등 하드웨어 리소스를 가상화하여 여러 개의 가상 머신을 생성하고 관리하는 소프트웨어를 의미합니다. 

동작 방식에 따라 다음과 같은 Bare-Metal 또는 Hosted 타입으로 분류합니다.

### Type 1 (Bare-Metal)
Bare-Metal 타입의 하이퍼바이저는 OS를 거치지 않고 하드웨어에서 직접 실행되는 형태를 말합니다. OS로부터 완전히 벗어나기 때문에 성능적인 측면에서 Type2 Hosted와 비교했을 때 매우 빠른 속도를 자랑합니다.

해당 방식을 사용 중인 대표적인 가상 머신으로는 VMware ESXi, Xen, Hyper-V가 존재합니다.
![](/assets/posts/2025-04-28-EPT/1.png)

### Type 2 (Hosted)
Hosted 타입은 OS를 통해서 실행되는 방식입니다. 모든 행위가 운영체제를 거쳐가기 때문에 Type1 Bare-Metal에 비해 비교적 느린 속도를 가지고 있습니다.

해당 방식을 사용 중인 대표적인 가상 머신으로는 VMware Workstation, VirtualBox, Parallels가 존재합니다.
![](/assets/posts/2025-04-28-EPT/2.png)

## CPUID (CPU Identification)
CPUID는 Intel에서 제공하는 프로세서 명령어입니다.  
해당 명령을 통해 현재 프로세서에 대한 식별 정보를 획득할 수 있습니다.
```
CHAPTER 21
PROCESSOR IDENTIFICATION AND FEATURE DETERMINATION
When writing software intended to run on IA-32 processors, it is necessary to identify the type of processor present
in a system and the processor features that are available to an application.
```

호출 시 전달되는 값에 따라 다른 정보를 반환하며 해당 정보들은 EAX, EBX, ECX, EDX 레지스터를 통해 반환됩니다.
```
21.1 USING THE CPUID INSTRUCTION
Use the CPUID instruction for processor identification in the Pentium M processor family, Pentium 4 processor
family, Intel Xeon processor family, P6 family, Pentium processor, and later Intel486 processors. This instruction
returns the family, model, and (for some processors) a brand string for the processor that executes the instruction.
It also indicates the features that are present in the processor and gives information about the processor’s caches
and TLB.

The ID flag (bit 21) in the EFLAGS register indicates support for the CPUID instruction. If a software procedure can
set and clear this flag, the processor executing the procedure supports the CPUID instruction. The CPUID instruction will cause the invalid opcode exception (#UD) if executed on a processor that does not support it.

To obtain processor identification information, a source operand value is placed in the EAX register to select the
type of information to be returned. When the CPUID instruction is executed, selected information is returned in the
EAX, EBX, ECX, and EDX registers. For a complete description of the CPUID instruction, tables indicating values
returned, and example code, see CPUID—CPU Identification in Chapter 3 of the Intel® 64 and IA-32 Architectures
Software Developer’s Manual, Volume 2A.
```

CPUID 명령어는 WDK를 통해 다음과 같은 형태로 호출이 가능합니다.  
아래 코드는 GitHub에 게시된 [HyperPlatform](https://github.com/tandasat/HyperPlatform) 코드 중 일부입니다.
```cpp
// Tests if HyperPlatform is already installed
_Use_decl_annotations_ static bool VmpIsHyperPlatformInstalled() {
  PAGED_CODE();

  int cpu_info[4] = {};
  __cpuid(cpu_info, 1);
  const CpuFeaturesEcx cpu_features = {static_cast<ULONG_PTR>(cpu_info[2])};
  if (!cpu_features.fields.not_used) {
    return false;
  }

  __cpuid(cpu_info, kHyperVCpuidInterface);
  return cpu_info[0] == 'PpyH';
}
```

Intel® 64 and IA-32 Architectures Software Developer’s Manual에는 CPUID의 전달 값과 반환되는 정보에 대한 모든 내용들이 설명되어 있습니다.  
이 중에서 01H, 40000001H을 전달했을 때 반환되는 값을 살펴보겠습니다. 현재 분석 중인 [HyperPlatform](https://github.com/tandasat/HyperPlatform)에서 사용되기 때문입니다.
### Initial EAX Value(01H)
#### Version Information (EAX)
EAX에는 Version Information이 반환됩니다.  
![](/assets/posts/2025-04-28-EPT/5.png)

Version Information에는 CPU Model, Family, Stepping 정보가 포함되어 있습니다.  
![](/assets/posts/2025-04-28-EPT/6.png)

#### Feature Information (ECX)
ECX에는 Feature Information이 반환됩니다.  
![](/assets/posts/2025-04-28-EPT/9.png)

반환되는 각 정보들에 대한 상세 내용은 다음과 같습니다.  
5비트에 해당되는 VMX 필드는 현재 프로세서의 VT-x 지원 여부를 나타냅니다.  
![](/assets/posts/2025-04-28-EPT/7.png)

31비트에 해당하는 NotUsed 필드는 [HyperPlatform](https://github.com/tandasat/HyperPlatform)에서 현재 하이퍼바이저가 실행 중인지 체크하는 용도로 사용됩니다.  
Intel 문서에서는 해당 값이 Reserved로 설명되는데 일부 하이퍼바이저에서는 이를 활용하여 사용하고 있는 것으로 보입니다.
![](/assets/posts/2025-04-28-EPT/8.png)

### Initial EAX Value(40000000H − 4FFFFFFFH)
해당 범위 내 값은 유효하지 않습니다. 일부 하이퍼바이저에서는 이를 직접 구현하여 시그니처 값을 노출합니다.  
![](/assets/posts/2025-04-28-EPT/10.png)

## MSR (Model Specific Registers)
대부분 IA-32 프로세서와 Intel 64 프로세서에는 MSR이라는 특수한 레지스터가 제공됩니다.  
RDMSR, WRMSR 명령어를 통해 읽고 쓰기가 가능하며, 다양한 하드웨어 기능들을 조회하거나 제어하는데 사용됩니다.
```
11.4 MODEL-SPECIFIC REGISTERS (MSRS)

Most IA-32 processors (starting from Pentium processors) and Intel 64 processors contain a model-specific registers (MSRs). A given MSR may not be supported across all families and models for Intel 64 and IA-32 processors.
Some MSRs are designated as architectural to simplify software programming; a feature introduced by an architectural MSR is expected to be supported in future processors. Non-architectural MSRs are not guaranteed to be
supported or to have the same functions on future processors.
MSRs that provide control for a number of hardware and software-related features, include:
• Performance-monitoring counters (see Chapter 21, “Performance Monitoring”).
• Debug extensions (see Chapter 19, “Debug, Branch Profile, TSC, and Intel® Resource Director Technology
(Intel® RDT) Features”).
• Machine-check exception capability and its accompanying machine-check architecture (see Chapter 17,
“Machine-Check Architecture”).
• MTRRs (see Section 13.11, “Memory Type Range Registers (MTRRs)”).
• Thermal and power management.
• Instruction-specific support (for example: SYSENTER, SYSEXIT, SWAPGS, etc.).
• Processor feature/mode support (for example: IA32_EFER, IA32_FEATURE_CONTROL).
The MSRs can be read and written to using the RDMSR and WRMSR instructions, respectively.
When performing software initialization of an IA-32 or Intel 64 processor, many of the MSRs will need to be initialized to set up things like performance-monitoring events, run-time machine checks, and memory types for physical memory.
```

해당 명령은 커널 레벨에서만 사용 가능하며 예시는 다음과 같습니다.
```cpp
// Reads 64bit-width MSR
_Use_decl_annotations_ ULONG64 UtilReadMsr64(Msr msr) {
  return __readmsr(static_cast<unsigned long>(msr));
}
```
```cpp
  // See: BASIC VMX INFORMATION
  // The first processors to support VMX operation use the write-back type.
  const Ia32VmxBasicMsr vmx_basic_msr = {UtilReadMsr64(Msr::kIa32VmxBasic)};
  if (static_cast<memory_type>(vmx_basic_msr.fields.memory_type) !=
      memory_type::kWriteBack) {
    HYPERPLATFORM_LOG_ERROR("Write-back cache type is not supported.");
    return false;
  }
```

RDMSR은 호출 시 전달하는 값에 따라 다른 정보를 반환하며 상세 내용은 다음과 같습니다.  
Intel 문서에서는 VMX에 대한 지원 여부는 CPUID VMX bit를 통해 확인하고, 상세 기능 지원 여부는 MSR을 통해 확인하는 것을 권장합니다.  
```
APPENDIX A
VMX CAPABILITY REPORTING FACILITY

The ability of a processor to support VMX operation and related instructions is indicated by
CPUID.1:ECX.VMX[bit 5] = 1. A value 1 in this bit indicates support for VMX features.
Support for specific features detailed in Chapter 28 and other VMX chapters is determined by reading values from
a set of capability MSRs. These MSRs are indexed starting at MSR address 480H. VMX capability MSRs are readonly; an attempt to write them (with WRMSR) produces a general-protection exception (#GP(0)). They do not exist
on processors that do not support VMX operation; an attempt to read them (with RDMSR) on such processors
produces a general-protection exception (#GP(0)).
```
### IA32_VMX_BASIC
IA32_VMX_BASIC(480H)를 통해 반환되는 정보는 다음과 같습니다.  
53:50 비트에 해당되는 값은 VMCS 및 참조되는 구조체에 대한 메모리 타입(Uncacheable, WriteBack)을 나타냅니다.
![](/assets/posts/2025-04-28-EPT/11.png)

### IA32_FEATURE_CONTROL
IA32_FEATURE_CONTROL(3A)은 VMX 기능을 활성화하고 조회하는데 사용됩니다.  
하이퍼바이저를 실행하기 위해서는 CR4.VMXE 비트를 1으로 설정하고, MSR을 통해 VMX(VMXON)을 활성화해야 합니다.  
```
24.7 ENABLING AND ENTERING VMX OPERATION

Before system software can enter VMX operation, it enables VMX by setting CR4.VMXE[bit 13] = 1. VMX operation
is then entered by executing the VMXON instruction. VMXON causes an invalid-opcode exception (#UD) if executed
with CR4.VMXE = 0. Once in VMX operation, it is not possible to clear CR4.VMXE (see Section 24.8). System software leaves VMX operation by executing the VMXOFF instruction. CR4.VMXE can be cleared outside of VMX operation after executing of VMXOFF.

VMXON is also controlled by the IA32_FEATURE_CONTROL MSR (MSR address 3AH). This MSR is cleared to zero
when a logical processor is reset.
```

0비트에 해당되는 값은 VMX에 대한 잠금 기능입니다. 해당 값을 1로 변경한 경우 VMX가 활성화된 것을 의미합니다.  
해당 비트를 1으로 변경한 경우 프로세서가 리셋되기 전까지 WRMSR을 통해 값을 다시 변경할 수 없습니다.  
![](/assets/posts/2025-04-28-EPT/14.png)

1, 2비트에 해당되는 값은 VMXON에 대한 활성화 기능입니다. BIOS 화면에서 설정이 가능하며 인텔에서는 0비트와 함께 설정을 요구하고 있습니다.  
1비트는 SMX, 2비트는 Non-SMX 환경을 의미합니다. 대부분의 하이퍼바이저에서는 2비트를 활성화해야 동작합니다.  
![](/assets/posts/2025-04-28-EPT/15.png)

### IA32_VMX_EPT_VPID_CAP
IA32_VMX_EPT_VPID_CAP(48CH)은 EPT와 VPID에 대한 지원 여부를 나타냅니다.  
![](/assets/posts/2025-04-28-EPT/13.png)

## MTRRs (Memory Type Range Registers)

## Control Register
### CR0
### CR1
### CR2
### CR3
### CR4
#### VMXE
### CR8

## VMCSs (Virtual Machine Control Data Structures)
VCMS는 VMX 구동에 사용되는 데이터 구조입니다. 
### Guest-State Area
### Host-State Area
### VM-Execution Contorl Fields
### VM-Exit Control Fields
### VM-Entry Control Fields
### VM-Exit Information Fields

## EPT (Extended Page Table)
### SLAT (Second Level Address Translation)
이전 세대의 VMM에서는 게스트 메모리 주소를 변환할 때 하드웨어가 아닌 하이퍼바이저에서 처리되도록 설계되었습니다.  
그렇기 때문에 vm_exit가 빈번하게 발생했고, 그 때마다 항상 하이퍼바이저가 개입되기 때문에 성능이 크게 저하되었습니다.

이러한 문제를 해결하기 위해 SLAT라는 기술이 탄생되었습니다.

하이퍼바이저에서 GPA를 HPA로 변환할 때 CPU(MMU)에서 처리할 수 있도록 제공되는 기능입니다.  
SLAT는 이러한 기술들을 일컫는 용어이며 제조사에 따라 명칭에만 차이가 존재합니다.

Intel CPU는 이를 EPT라고 하며, AMD CPU는 NPT(Nested Page Table)라고 표현합니다.

### EPTP (Extended Page Table Pointer)

## VPID (Virtual Processor Identifier)

## VMXON

## Ddimon (HyperPlatform)
앞서 분석한 내용들을 바탕으로 실제 EPT 후킹을 구현한 [Ddimon](https://github.com/tandasat/DdiMon) 프로젝트를 살펴보겠습니다.  
해당 프로젝트는 HyperPlatform이라고 하는 하이퍼바이저를 기반으로 동작합니다.  

DriverEntry를 살펴보면 다음과 같이 VmInitialization라는 함수에서 VMM을 실행합니다.  
해당 함수 내부에서는 어떠한 방식으로 가상화가 이루어지는지 하나하나 살펴보겠습니다.  
```cpp
  // Virtualize all processors
  status = VmInitialization();
  if (!NT_SUCCESS(status)) {
    HotplugCallbackTermination();
    PowerCallbackTermination();
    UtilTermination();
    PerfTermination();
    GlobalObjectTermination();
    LogTermination();
    return status;
  }
```
### VmpIsHyperPlatformInstalled
CPUID 명령을 통해 실행된 환경이 HyperPlatform에 해당되는지 체크합니다.

먼저 다음과 같이 01H를 전달하여 Feature Information 정보를 확인합니다.
Intel 공식 문서에서 not_used 필드가 Reserved라고 소개되지만 HyperPlatform에서는 이를 활용하여 실행 유무를 체크하는 것으로 보입니다.
```cpp
// Tests if HyperPlatform is already installed
_Use_decl_annotations_ static bool VmpIsHyperPlatformInstalled() {
  PAGED_CODE();

  int cpu_info[4] = {};
  __cpuid(cpu_info, 1);
  const CpuFeaturesEcx cpu_features = {static_cast<ULONG_PTR>(cpu_info[2])};
  if (!cpu_features.fields.not_used) {
    return false;
  }

  __cpuid(cpu_info, kHyperVCpuidInterface);
  return cpu_info[0] == 'PpyH';
}
```

해당 프로젝트에서 CpuFeaturesEcx 구조체의 주석을 살펴보면 not_used 값이 HypervisorPresent으로 사용되는 것을 확인할 수 있습니다.
```cpp
union CpuFeaturesEcx {
  ULONG32 all;
  struct {
    ULONG32 sse3 : 1;       //!< [0] Streaming SIMD Extensions 3 (SSE3)
    ULONG32 pclmulqdq : 1;  //!< [1] PCLMULQDQ
    ULONG32 dtes64 : 1;     //!< [2] 64-bit DS Area
    ULONG32 monitor : 1;    //!< [3] MONITOR/WAIT
    ULONG32 ds_cpl : 1;     //!< [4] CPL qualified Debug Store
    ULONG32 vmx : 1;        //!< [5] Virtual Machine Technology
    ULONG32 smx : 1;        //!< [6] Safer Mode Extensions
    ULONG32 est : 1;        //!< [7] Enhanced Intel Speedstep Technology
    ULONG32 tm2 : 1;        //!< [8] Thermal monitor 2
    ULONG32 ssse3 : 1;      //!< [9] Supplemental Streaming SIMD Extensions 3
    ULONG32 cid : 1;        //!< [10] L1 context ID
    ULONG32 sdbg : 1;       //!< [11] IA32_DEBUG_INTERFACE MSR
    ULONG32 fma : 1;        //!< [12] FMA extensions using YMM state
    ULONG32 cx16 : 1;       //!< [13] CMPXCHG16B
    ULONG32 xtpr : 1;       //!< [14] xTPR Update Control
    ULONG32 pdcm : 1;       //!< [15] Performance/Debug capability MSR
    ULONG32 reserved : 1;   //!< [16] Reserved
    ULONG32 pcid : 1;       //!< [17] Process-context identifiers
    ULONG32 dca : 1;        //!< [18] prefetch from a memory mapped device
    ULONG32 sse4_1 : 1;     //!< [19] SSE4.1
    ULONG32 sse4_2 : 1;     //!< [20] SSE4.2
    ULONG32 x2_apic : 1;    //!< [21] x2APIC feature
    ULONG32 movbe : 1;      //!< [22] MOVBE instruction
    ULONG32 popcnt : 1;     //!< [23] POPCNT instruction
    ULONG32 reserved3 : 1;  //!< [24] one-shot operation using a TSC deadline
    ULONG32 aes : 1;        //!< [25] AESNI instruction
    ULONG32 xsave : 1;      //!< [26] XSAVE/XRSTOR feature
    ULONG32 osxsave : 1;    //!< [27] enable XSETBV/XGETBV instructions
    ULONG32 avx : 1;        //!< [28] AVX instruction extensions
    ULONG32 f16c : 1;       //!< [29] 16-bit floating-point conversion
    ULONG32 rdrand : 1;     //!< [30] RDRAND instruction
    ULONG32 not_used : 1;   //!< [31] Always 0 (a.k.a. HypervisorPresent)
  } fields;
};
```

다음으로는 kHyperVCpuidInterface(H40000001) 값을 통해 HyperPlatform 시그니처를 체크합니다.
```cpp
  __cpuid(cpu_info, kHyperVCpuidInterface);
  return cpu_info[0] == 'PpyH';
}
```

해당 값은 Intel 공식 문서에서는 Invalid 값으로 확인됩니다. 하지만 HyperPlatform에서는 이를 활용하여 시그니처 값을 반환하도록 합니다.  
```cpp
/// A majority of modern hypervisors expose their signatures through CPUID with
/// this CPUID function code to indicate their existence. HyperPlatform follows
/// this convention.
static const ULONG32 kHyperVCpuidInterface = 0x40000001;
```
```cpp
// CPUID
_Use_decl_annotations_ static void VmmpHandleCpuid(
    GuestContext *guest_context) {
  HYPERPLATFORM_PERFORMANCE_MEASURE_THIS_SCOPE();
  unsigned int cpu_info[4] = {};
  const auto function_id = static_cast<int>(guest_context->gp_regs->ax);
  const auto sub_function_id = static_cast<int>(guest_context->gp_regs->cx);

  __cpuidex(reinterpret_cast<int *>(cpu_info), function_id, sub_function_id);

  if (function_id == 1) {
    // Present existence of a hypervisor using the HypervisorPresent bit
    CpuFeaturesEcx cpu_features = {static_cast<ULONG_PTR>(cpu_info[2])};
    cpu_features.fields.not_used = true;
    cpu_info[2] = static_cast<int>(cpu_features.all);
  } else if (function_id == kHyperVCpuidInterface) {
    // Leave signature of HyperPlatform onto EAX
    cpu_info[0] = 'PpyH';
  }

  guest_context->gp_regs->ax = cpu_info[0];
  guest_context->gp_regs->bx = cpu_info[1];
  guest_context->gp_regs->cx = cpu_info[2];
  guest_context->gp_regs->dx = cpu_info[3];

  VmmpAdjustGuestInstructionPointer(guest_context);
}
```

HyperPlatform은 VM-Exit 핸들링을 통해 게스트의 CPUID 명령을 가로챕니다.  
게스트에서 CPUID(01H)를 호출하게 되면 not_used를 0x01으로 설정하고, EAX에 시그니처 값을 반환합니다.
```cpp
// CPUID
_Use_decl_annotations_ static void VmmpHandleCpuid(
    GuestContext *guest_context) {
  HYPERPLATFORM_PERFORMANCE_MEASURE_THIS_SCOPE();
  unsigned int cpu_info[4] = {};
  const auto function_id = static_cast<int>(guest_context->gp_regs->ax);
  const auto sub_function_id = static_cast<int>(guest_context->gp_regs->cx);

  __cpuidex(reinterpret_cast<int *>(cpu_info), function_id, sub_function_id);

  if (function_id == 1) {
    // Present existence of a hypervisor using the HypervisorPresent bit
    CpuFeaturesEcx cpu_features = {static_cast<ULONG_PTR>(cpu_info[2])};
    cpu_features.fields.not_used = true;
    cpu_info[2] = static_cast<int>(cpu_features.all);
  } else if (function_id == kHyperVCpuidInterface) {
    // Leave signature of HyperPlatform onto EAX
    cpu_info[0] = 'PpyH';
  }

  guest_context->gp_regs->ax = cpu_info[0];
  guest_context->gp_regs->bx = cpu_info[1];
  guest_context->gp_regs->cx = cpu_info[2];
  guest_context->gp_regs->dx = cpu_info[3];

  VmmpAdjustGuestInstructionPointer(guest_context);
}
```

Intel 문서에 따르면 CPUID 명령은 VMX non-root operation(VM Guest)에서 VM-Exit가 발생한다고 합니다.  
```
26.1.2 Instructions That Cause VM Exits Unconditionally

The following instructions cause VM exits when they are executed in VMX non-root operation: CPUID, GETSEC,1
INVD, and XSETBV. This is also true of instructions introduced with VMX, which include: INVEPT, INVVPID,
VMCALL,2 VMCLEAR, VMLAUNCH, VMPTRLD, VMPTRST, VMRESUME, VMXOFF, and VMXON.
```
### VmpIsVmxAvailable
시스템이 가상화를 지원하는지 체크합니다.

먼저 CPUID를 통해 VMX 필드를 읽습니다. 해당 값이 1이면 프로세서는 VT-x 기능을 지원합니다.  
```cpp
  // See: DISCOVERING SUPPORT FOR VMX
  // If CPUID.1:ECX.VMX[bit 5]=1, then VMX operation is supported.
  int cpu_info[4] = {};
  __cpuid(cpu_info, 1);
  const CpuFeaturesEcx cpu_features = {static_cast<ULONG_PTR>(cpu_info[2])};
  if (!cpu_features.fields.vmx) {
    HYPERPLATFORM_LOG_ERROR("VMX features are not supported.");
    return false;
  }
```

다음으로 MSR을 통해 VMCS 및 참조되는 구조체에 대한 메모리 타입(Uncacheable, WriteBack)를 읽습니다.  
아래 코드에서는 읽어온 메모리 타입이 WriteBack이 아닌 경우 실패를 반환합니다.  
```cpp
  // See: BASIC VMX INFORMATION
  // The first processors to support VMX operation use the write-back type.
  const Ia32VmxBasicMsr vmx_basic_msr = {UtilReadMsr64(Msr::kIa32VmxBasic)};
  if (static_cast<memory_type>(vmx_basic_msr.fields.memory_type) !=
      memory_type::kWriteBack) {
    HYPERPLATFORM_LOG_ERROR("Write-back cache type is not supported.");
    return false;
  }
```

다음으로 MSR을 통해 VMX(VMXON) lock bit를 활성화 합니다. 해당 값은 모든 프로세서를 대상으로 적용됩니다.  
또한 BIOS 설정에서 VT-x 기능이 활성화 되어있는지 체크합니다.  
```cpp
  // See: ENABLING AND ENTERING VMX OPERATION
  Ia32FeatureControlMsr vmx_feature_control = {
      UtilReadMsr64(Msr::kIa32FeatureControl)};
  if (!vmx_feature_control.fields.lock) {
    HYPERPLATFORM_LOG_INFO("The lock bit is clear. Attempting to set 1.");
    const auto status = UtilForEachProcessor(VmpSetLockBitCallback, nullptr);
    if (!NT_SUCCESS(status)) {
      return false;
    }
  }
  if (!vmx_feature_control.fields.enable_vmxon) {
    HYPERPLATFORM_LOG_ERROR("VMX features are not enabled.");
    return false;
  }
```

다음으로 MSR을 통해 EPT 및 VPID에 대한 기능 지원 여부를 체크합니다.
```cpp
  if (!EptIsEptAvailable()) {
    HYPERPLATFORM_LOG_ERROR("EPT features are not fully supported.");
    return false;
  }
```
```cpp
// Checks if the system supports EPT technology sufficient enough
_Use_decl_annotations_ bool EptIsEptAvailable() {
  PAGED_CODE();

  // Check the followings:
  // - page walk length is 4 steps
  // - extended page tables can be laid out in write-back memory
  // - INVEPT instruction with all possible types is supported
  // - INVVPID instruction with all possible types is supported
  Ia32VmxEptVpidCapMsr capability = {UtilReadMsr64(Msr::kIa32VmxEptVpidCap)};
  if (!capability.fields.support_page_walk_length4 ||
      !capability.fields.support_write_back_memory_type ||
      !capability.fields.support_invept ||
      !capability.fields.support_single_context_invept ||
      !capability.fields.support_all_context_invept ||
      !capability.fields.support_invvpid ||
      !capability.fields.support_individual_address_invvpid ||
      !capability.fields.support_single_context_invvpid ||
      !capability.fields.support_all_context_invvpid ||
      !capability.fields.support_single_context_retaining_globals_invvpid) {
    return false;
  }
  return true;
}
```

### VmpInitializeVm
모든 프로세서를 대상으로 가상화를 적용합니다.  
```cpp
  // Virtualize all processors
  auto status = UtilForEachProcessor(VmpStartVm, shared_data);
  if (!NT_SUCCESS(status)) {
    UtilForEachProcessor(VmpStopVm, nullptr);
    return status;
  }
```

### DdimonInitialization

## References
### Documents
- [Intel® 64 and IA-32 Architectures Software Developer’s Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)

### Source Code
- [HyperPlatform](https://github.com/tandasat/HyperPlatform)  
- [Ddimon](https://github.com/tandasat/DdiMon)

### Web Links
- [Top 10 Hypervisors: A Comprehensive Guide to Types, Advantages, and Disadvantages](https://faun.pub/top-10-hypervisors-a-comprehensive-guide-to-types-advantages-and-disadvantages-c27da95c4e11)