TimeQuest Timing Analyzer report for driver_board
Sat Apr 13 13:10:53 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; driver_board                                        ;
; Device Family      ; MAX II                                              ;
; Device Name        ; EPM1270T144I5                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Slow Model                                          ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 65.9 MHz ; 65.9 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -14.174 ; -3793.659     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.375 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.174 ; fiber_tx:fiber_tx|send_volt[4]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.841     ;
; -14.030 ; fiber_tx:fiber_tx|send_volt[1]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.697     ;
; -14.002 ; fiber_tx:fiber_tx|send_volt[0]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.669     ;
; -13.969 ; fiber_tx:fiber_tx|send_moduleinfo[0] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.636     ;
; -13.820 ; fiber_tx:fiber_tx|send_volt[5]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.487     ;
; -13.569 ; fiber_tx:fiber_tx|send_volt[2]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.236     ;
; -13.413 ; fiber_tx:fiber_tx|send_volt[8]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.080     ;
; -13.092 ; fiber_tx:fiber_tx|send_volt[10]      ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.759     ;
; -13.006 ; fiber_tx:fiber_tx|send_volt[6]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.673     ;
; -12.680 ; fiber_tx:fiber_tx|send_moduleinfo[1] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.347     ;
; -12.491 ; fiber_tx:fiber_tx|send_volt[9]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.158     ;
; -12.378 ; fiber_tx:fiber_tx|send_moduleinfo[8] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.045     ;
; -12.089 ; fiber_tx:fiber_tx|send_volt[7]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.756     ;
; -12.085 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.752     ;
; -12.085 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.752     ;
; -12.085 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.752     ;
; -12.085 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.752     ;
; -12.085 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.752     ;
; -12.072 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.739     ;
; -12.072 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.739     ;
; -11.977 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.644     ;
; -11.977 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.644     ;
; -11.977 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.644     ;
; -11.977 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.644     ;
; -11.977 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.644     ;
; -11.964 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.631     ;
; -11.964 ; volt_calc:volt_calc|real_volt[4]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.631     ;
; -11.916 ; fiber_tx:fiber_tx|send_volt[3]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.583     ;
; -11.876 ; fiber_tx:fiber_tx|send_moduleinfo[2] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.543     ;
; -11.837 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.504     ;
; -11.837 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.504     ;
; -11.837 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.504     ;
; -11.837 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.504     ;
; -11.837 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.504     ;
; -11.824 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.491     ;
; -11.824 ; volt_calc:volt_calc|real_volt[3]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.491     ;
; -11.772 ; fiber_tx:fiber_tx|send_moduleinfo[4] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.439     ;
; -11.656 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.323     ;
; -11.656 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.323     ;
; -11.656 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.323     ;
; -11.656 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.323     ;
; -11.656 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 12.323     ;
; -11.643 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.310     ;
; -11.643 ; volt_calc:volt_calc|real_volt[2]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 12.310     ;
; -11.598 ; fiber_tx:fiber_tx|send_moduleinfo[3] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.265     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.517 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.439 ; fiber_rx:fiber_rx|cnt_reset_err[2]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.106     ;
; -11.416 ; fiber_tx:fiber_tx|send_volt[11]      ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.083     ;
; -11.410 ; fiber_tx:fiber_tx|send_moduleinfo[5] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.077     ;
; -11.381 ; fiber_tx:fiber_tx|send_nums[4]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.048     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.378 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.045     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.300 ; fiber_rx:fiber_rx|cnt_reset_err[1]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.967     ;
; -11.231 ; fiber_tx:fiber_tx|send_moduleinfo[9] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.898     ;
; -11.228 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.228 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.228 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.228 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.228 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.223 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.890     ;
; -11.221 ; volt_calc:volt_calc|real_volt[7]     ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.888     ;
; -11.215 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.882     ;
; -11.215 ; volt_calc:volt_calc|real_volt[6]     ; volt_calc:volt_calc|udc_volt[11]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.882     ;
; -11.159 ; fiber_tx:fiber_tx|send_nums[3]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.826     ;
; -11.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[8]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.816     ;
; -11.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.816     ;
; -11.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[7]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.816     ;
; -11.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[6]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.816     ;
; -11.149 ; volt_calc:volt_calc|real_volt[1]     ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.816     ;
; -11.145 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.812     ;
; -11.145 ; fiber_rx:fiber_rx|cnt_reset_err[3]   ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.812     ;
+---------+--------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.375 ; ads7822:ads7822|ad_syn[11]                                       ; ads7822:ads7822|sample_data[11]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.397 ; fiber_rx:fiber_rx|rx_data_syn[4]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.403 ; ads7822:ads7822|ad_syn[4]                                        ; ads7822:ads7822|sample_data[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.409 ; ads7822:ads7822|ad_syn[0]                                        ; ads7822:ads7822|sample_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.630      ;
; 1.415 ; fiber_rx:fiber_rx|rx_data_syn[0]                                 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.450 ; work_led:work_led|time_1us_syn[0]                                ; work_led:work_led|time_1us_syn[1]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.658 ; pwm_out:pwm_out|RDCnt[8]                                         ; pwm_out:pwm_out|RDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.658 ; pwm_out:pwm_out|LUCnt[8]                                         ; pwm_out:pwm_out|LUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.658 ; pwm_out:pwm_out|LDCnt[8]                                         ; pwm_out:pwm_out|LDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                                 ; err_detect:err_detect|Cnt_1ms[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; div_1us:div_1us|cnt_time1ms[1]                                   ; div_1us:div_1us|cnt_time1ms[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.661 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|sample_data[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|ad_syn[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.665 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|sample_data[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.666 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|ad_syn[4]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.667 ; work_led:work_led|cnt_1ms[5]                                     ; work_led:work_led|cnt_1ms[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.670 ; pwm_out:pwm_out|RUCnt[8]                                         ; pwm_out:pwm_out|RUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; work_led:work_led|cnt_1ms[1]                                     ; work_led:work_led|cnt_1ms[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.679 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|sample_data[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|sample_data[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; ads7822:ads7822|ad_syn[5]                                        ; ads7822:ads7822|sample_data[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.682 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|ad_syn[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.682 ; ads7822:ads7822|ad_syn[5]                                        ; ads7822:ads7822|ad_syn[6]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.683 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|ad_syn[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.683 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|ad_syn[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.684 ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err           ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.684 ; ads7822:ads7822|ad_syn[6]                                        ; ads7822:ads7822|ad_syn[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.684 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|ad_syn[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.685 ; work_led:work_led|cnt_500ms[3]                                   ; work_led:work_led|cnt_500ms[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|sample_data[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.686 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|sample_data[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.687 ; ads7822:ads7822|ad_syn[6]                                        ; ads7822:ads7822|sample_data[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.692 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|rx_data_syn[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.692 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.698 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.699 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.920      ;
; 1.700 ; fiber_rx:fiber_rx|divide_cnt[2]                                  ; fiber_rx:fiber_rx|divide_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.921      ;
; 1.700 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.921      ;
; 1.769 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.990      ;
; 1.794 ; err_detect:err_detect|BypCon_syn[1]                              ; err_detect:err_detect|ByperrDelay[4]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.015      ;
; 1.794 ; err_detect:err_detect|BypCon_syn[1]                              ; err_detect:err_detect|ByperrDelay[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.015      ;
; 1.803 ; err_detect:err_detect|BypCon_syn[1]                              ; err_detect:err_detect|ByperrDelay[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.899 ; work_led:work_led|cnt_500ms[7]                                   ; work_led:work_led|cnt_500ms[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.917 ; fiber_tx:fiber_tx|send_nums[1]                                   ; fiber_tx:fiber_tx|send_nums[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.918 ; work_led:work_led|cnt_1ms[0]                                     ; work_led:work_led|cnt_1ms[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.925 ; div_1us:div_1us|cnt_time1ms[2]                                   ; div_1us:div_1us|cnt_time1ms[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.930 ; pwm_out:pwm_out|RUCnt[7]                                         ; pwm_out:pwm_out|RUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.933 ; ads7822:ads7822|numer_cnt[3]                                     ; ads7822:ads7822|numer_cnt[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.934 ; fiber_tx:fiber_tx|send_nums[0]                                   ; fiber_tx:fiber_tx|send_nums[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.936 ; ads7822:ads7822|numer_cnt[5]                                     ; ads7822:ads7822|numer_cnt[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937 ; work_led:work_led|cnt_1ms[6]                                     ; work_led:work_led|cnt_1ms[6]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.944 ; div_1us:div_1us|cnt_time1ms[5]                                   ; div_1us:div_1us|cnt_time1ms[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.945 ; div_1us:div_1us|cnt_time1ms[10]                                  ; div_1us:div_1us|cnt_time1ms[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.948 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.949 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.170      ;
; 1.953 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[2]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.174      ;
; 1.953 ; fiber_rx:fiber_rx|divide_cnt[1]                                  ; fiber_rx:fiber_rx|divide_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.174      ;
; 1.953 ; work_led:work_led|cnt_1ms[4]                                     ; work_led:work_led|cnt_1ms[4]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.174      ;
; 1.955 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.960 ; work_led:work_led|cnt_500ms[6]                                   ; work_led:work_led|cnt_500ms[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.963 ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.968 ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.969 ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.190      ;
; 1.971 ; div_1us:div_1us|cnt_time1ms[9]                                   ; div_1us:div_1us|cnt_time1ms[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.192      ;
; 1.977 ; work_led:work_led|cnt_500ms[0]                                   ; work_led:work_led|work_out                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 1.992 ; fiber_rx:fiber_rx|cnt_reset_err[5]                               ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|fiber_delay_err  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.213      ;
; 2.021 ; pwm_out:pwm_out|LUCnt[7]                                         ; pwm_out:pwm_out|LUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.242      ;
; 2.049 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[13]         ; err_detect:err_detect|err_high_detect:err4|cnt_delay[13]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.270      ;
; 2.052 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[5]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.273      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.084 ; fiber_rx:fiber_rx|rx_syn[0]                                      ; fiber_rx:fiber_rx|HighCnt[4]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.098 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.103 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_over|signal_out       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.324      ;
; 2.103 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.324      ;
; 2.107 ; ads7822:ads7822|data_valid                                       ; ads7822:ads7822|data_valid                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:hot2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; fiber_rx:fiber_rx|HighCnt[3]                                     ; fiber_rx:fiber_rx|HighCnt[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.116 ; err_detect:err_detect|Cnt_1ms[0]                                 ; err_detect:err_detect|Cnt_1ms[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_high_detect:bypok_filt|cnt_delay[7]                          ; err_high_detect:bypok_filt|cnt_delay[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|RDCnt[0]                                         ; pwm_out:pwm_out|RDCnt[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|LUCnt[0]                                         ; pwm_out:pwm_out|LUCnt[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|LDCnt[0]                                         ; pwm_out:pwm_out|LDCnt[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[7]                                         ; pwm_out:pwm_out|RDCnt[7]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LUCnt[7]                                         ; pwm_out:pwm_out|LUCnt[7]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LDCnt[7]                                         ; pwm_out:pwm_out|LDCnt[7]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[4]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[6]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[2]                                         ; pwm_out:pwm_out|RDCnt[2]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LUCnt[2]                                         ; pwm_out:pwm_out|LUCnt[2]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LDCnt[2]                                         ; pwm_out:pwm_out|LDCnt[2]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[6]      ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[1]                                         ; pwm_out:pwm_out|RDCnt[1]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|LUCnt[1]                                         ; pwm_out:pwm_out|LUCnt[1]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADout     ; clk        ; 1.098  ; 1.098  ; Rise       ; clk             ;
; BypOk     ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
; COMM_R    ; clk        ; 2.331  ; 2.331  ; Rise       ; clk             ;
; DCOV      ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
; DCUV      ; clk        ; 8.607  ; 8.607  ; Rise       ; clk             ;
; ERR[*]    ; clk        ; 7.785  ; 7.785  ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; 7.785  ; 7.785  ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; 6.716  ; 6.716  ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; 6.913  ; 6.913  ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; 6.844  ; 6.844  ; Rise       ; clk             ;
; HOT_1     ; clk        ; 9.515  ; 9.515  ; Rise       ; clk             ;
; HOT_2     ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADout     ; clk        ; -0.544 ; -0.544 ; Rise       ; clk             ;
; BypOk     ; clk        ; -5.631 ; -5.631 ; Rise       ; clk             ;
; COMM_R    ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
; DCOV      ; clk        ; -7.721 ; -7.721 ; Rise       ; clk             ;
; DCUV      ; clk        ; -6.535 ; -6.535 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; -4.757 ; -4.757 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; -6.038 ; -6.038 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; -4.757 ; -4.757 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; -4.927 ; -4.927 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; -5.057 ; -5.057 ; Rise       ; clk             ;
; HOT_1     ; clk        ; -7.477 ; -7.477 ; Rise       ; clk             ;
; HOT_2     ; clk        ; -6.733 ; -6.733 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
; BypCon    ; clk        ; 13.347 ; 13.347 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 10.166 ; 10.166 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
; LED1      ; clk        ; 14.229 ; 14.229 ; Rise       ; clk             ;
; LED3      ; clk        ; 10.877 ; 10.877 ; Rise       ; clk             ;
; LED5      ; clk        ; 10.456 ; 10.456 ; Rise       ; clk             ;
; LED7      ; clk        ; 9.568  ; 9.568  ; Rise       ; clk             ;
; LED8      ; clk        ; 10.026 ; 10.026 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.849  ; 9.849  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 10.236 ; 10.236 ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
; BypCon    ; clk        ; 11.888 ; 11.888 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 10.166 ; 10.166 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
; LED1      ; clk        ; 10.923 ; 10.923 ; Rise       ; clk             ;
; LED3      ; clk        ; 10.877 ; 10.877 ; Rise       ; clk             ;
; LED5      ; clk        ; 10.456 ; 10.456 ; Rise       ; clk             ;
; LED7      ; clk        ; 9.568  ; 9.568  ; Rise       ; clk             ;
; LED8      ; clk        ; 10.026 ; 10.026 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.849  ; 9.849  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 10.236 ; 10.236 ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.305 ;    ;    ; 10.305 ;
; DCUV       ; LED4        ; 9.129  ;    ;    ; 9.129  ;
; HOT_2      ; LED6        ; 9.033  ;    ;    ; 9.033  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.305 ;    ;    ; 10.305 ;
; DCUV       ; LED4        ; 9.129  ;    ;    ; 9.129  ;
; HOT_2      ; LED6        ; 9.033  ;    ;    ; 9.033  ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 28765    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 28765    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 131   ; 131  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Apr 13 13:10:52 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.174           -3793.659 clk 
Info (332146): Worst-case hold slack is 1.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.375               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Sat Apr 13 13:10:53 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


