TimeQuest Timing Analyzer report for AXI_PROJECT
Mon Nov 03 16:19:10 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G_clk'
 12. Slow Model Setup: 'M0_ARADDR[30]'
 13. Slow Model Hold: 'M0_ARADDR[30]'
 14. Slow Model Hold: 'G_clk'
 15. Slow Model Minimum Pulse Width: 'G_clk'
 16. Slow Model Minimum Pulse Width: 'M0_ARADDR[30]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'G_clk'
 29. Fast Model Setup: 'M0_ARADDR[30]'
 30. Fast Model Hold: 'M0_ARADDR[30]'
 31. Fast Model Hold: 'G_clk'
 32. Fast Model Minimum Pulse Width: 'G_clk'
 33. Fast Model Minimum Pulse Width: 'M0_ARADDR[30]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AXI_PROJECT                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; G_clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G_clk }         ;
; M0_ARADDR[30] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { M0_ARADDR[30] } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 392.77 MHz ; 392.77 MHz      ; G_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; G_clk         ; -1.546 ; -10.571       ;
; M0_ARADDR[30] ; 0.020  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; M0_ARADDR[30] ; -1.321 ; -30.106       ;
; G_clk         ; 0.294  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; G_clk         ; -1.380 ; -13.380       ;
; M0_ARADDR[30] ; -1.222 ; -1.222        ;
+---------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G_clk'                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                                                                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.546 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.582      ;
; -1.437 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.473      ;
; -1.348 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.384      ;
; -1.313 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 1.000        ; 0.278      ; 2.627      ;
; -1.310 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.346      ;
; -1.263 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.299      ;
; -1.111 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.147      ;
; -1.022 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 2.058      ;
; -0.913 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.949      ;
; -0.871 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.907      ;
; -0.835 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.871      ;
; -0.832 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.868      ;
; -0.818 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.854      ;
; -0.786 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.822      ;
; -0.763 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 1.000        ; -0.278     ; 1.521      ;
; -0.761 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.797      ;
; -0.664 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.700      ;
; -0.622 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.658      ;
; -0.618 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.654      ;
; -0.595 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.631      ;
; -0.585 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.621      ;
; -0.493 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.529      ;
; -0.488 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.524      ;
; -0.463 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.499      ;
; -0.434 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.470      ;
; -0.416 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.452      ;
; -0.415 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.451      ;
; -0.384 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.420      ;
; -0.382 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.418      ;
; -0.381 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.417      ;
; -0.379 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.415      ;
; -0.317 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.353      ;
; -0.024 ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 0.500        ; 2.669      ; 3.229      ;
; 0.096  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.940      ;
; 0.100  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.936      ;
; 0.379  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.657      ;
; 0.476  ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 1.000        ; 2.669      ; 3.229      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'M0_ARADDR[30]'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.020 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.343      ; 1.841      ;
; 0.029 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.345      ; 1.834      ;
; 0.031 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.318      ; 1.808      ;
; 0.036 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.319      ; 1.807      ;
; 0.041 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.315      ; 1.795      ;
; 0.055 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.315      ; 1.781      ;
; 0.059 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.343      ; 1.845      ;
; 0.059 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.316      ; 1.807      ;
; 0.067 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.317      ; 1.804      ;
; 0.067 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.344      ; 1.828      ;
; 0.073 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.313      ; 1.786      ;
; 0.197 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.312      ; 1.644      ;
; 0.205 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.336      ; 1.649      ;
; 0.210 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.337      ; 1.645      ;
; 0.216 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.376      ; 1.678      ;
; 0.219 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.206      ; 1.626      ;
; 0.219 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.311      ; 1.646      ;
; 0.226 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.363      ; 1.655      ;
; 0.227 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.312      ; 1.646      ;
; 0.227 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.363      ; 1.654      ;
; 0.240 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.338      ; 1.626      ;
; 0.249 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.336      ; 1.648      ;
; 0.254 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.359      ; 1.655      ;
; 0.256 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.358      ; 1.652      ;
; 0.257 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.338      ; 1.627      ;
; 0.258 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.337      ; 1.634      ;
; 0.260 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.363      ; 1.653      ;
; 0.263 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.249      ; 1.624      ;
; 0.288 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.249      ; 1.632      ;
; 0.293 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.249      ; 1.627      ;
; 0.306 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.251      ; 1.623      ;
; 0.318 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.324      ; 1.535      ;
; 0.364 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.330      ; 1.483      ;
; 0.393 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.375      ; 1.496      ;
; 0.401 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.197      ; 1.471      ;
; 0.409 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.197      ; 1.470      ;
; 0.422 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.375      ; 1.499      ;
; 0.429 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.258      ; 1.843      ;
; 0.432 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.376      ; 1.492      ;
; 0.438 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.257      ; 1.833      ;
; 0.453 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.255      ; 1.845      ;
; 0.470 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.256      ; 1.829      ;
; 0.482 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.242      ; 1.807      ;
; 0.482 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.243      ; 1.809      ;
; 0.487 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.242      ; 1.802      ;
; 0.490 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.240      ; 1.802      ;
; 0.494 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.245      ; 1.794      ;
; 0.514 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.244      ; 1.788      ;
; 0.522 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.243      ; 1.779      ;
; 0.625 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.259      ; 1.648      ;
; 0.640 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.235      ; 1.646      ;
; 0.644 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.234      ; 1.641      ;
; 0.645 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.235      ; 1.642      ;
; 0.647 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.285      ; 1.652      ;
; 0.655 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.156      ; 1.636      ;
; 0.655 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.267      ; 1.626      ;
; 0.657 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.257      ; 1.648      ;
; 0.666 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.154      ; 1.627      ;
; 0.666 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.126      ; 1.629      ;
; 0.669 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.283      ; 1.654      ;
; 0.674 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.258      ; 1.642      ;
; 0.678 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.285      ; 1.654      ;
; 0.681 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.285      ; 1.651      ;
; 0.682 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.267      ; 1.636      ;
; 0.682 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.266      ; 1.627      ;
; 0.686 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.286      ; 1.648      ;
; 0.696 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.154      ; 1.630      ;
; 0.703 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.156      ; 1.626      ;
; 0.766 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.240      ; 1.532      ;
; 0.785 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.261      ; 1.487      ;
; 0.792 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.127      ; 1.474      ;
; 0.796 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.231      ; 1.486      ;
; 0.809 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.294      ; 1.499      ;
; 0.813 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.292      ; 1.489      ;
; 0.830 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.127      ; 1.473      ;
; 0.838 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.291      ; 1.497      ;
; 0.945 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 2.374      ; 0.975      ;
; 1.366 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 2.292      ; 0.971      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'M0_ARADDR[30]'                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -1.321 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.292      ; 0.971      ;
; -0.899 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.374      ; 0.975      ;
; -0.803 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.292      ; 1.489      ;
; -0.795 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.294      ; 1.499      ;
; -0.794 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.291      ; 1.497      ;
; -0.774 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.261      ; 1.487      ;
; -0.745 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.231      ; 1.486      ;
; -0.708 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.240      ; 1.532      ;
; -0.654 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.127      ; 1.473      ;
; -0.653 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.127      ; 1.474      ;
; -0.641 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.267      ; 1.626      ;
; -0.639 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.266      ; 1.627      ;
; -0.638 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.286      ; 1.648      ;
; -0.634 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.285      ; 1.651      ;
; -0.633 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.285      ; 1.652      ;
; -0.631 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.267      ; 1.636      ;
; -0.631 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.285      ; 1.654      ;
; -0.629 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.283      ; 1.654      ;
; -0.616 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.258      ; 1.642      ;
; -0.611 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.259      ; 1.648      ;
; -0.609 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.257      ; 1.648      ;
; -0.593 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.235      ; 1.642      ;
; -0.593 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.234      ; 1.641      ;
; -0.589 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.235      ; 1.646      ;
; -0.530 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.156      ; 1.626      ;
; -0.527 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.154      ; 1.627      ;
; -0.524 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.154      ; 1.630      ;
; -0.520 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.156      ; 1.636      ;
; -0.497 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.126      ; 1.629      ;
; -0.464 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.243      ; 1.779      ;
; -0.456 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.244      ; 1.788      ;
; -0.451 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.245      ; 1.794      ;
; -0.440 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.242      ; 1.802      ;
; -0.438 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.240      ; 1.802      ;
; -0.435 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.242      ; 1.807      ;
; -0.434 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.243      ; 1.809      ;
; -0.427 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.256      ; 1.829      ;
; -0.424 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.257      ; 1.833      ;
; -0.415 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.258      ; 1.843      ;
; -0.410 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 2.255      ; 1.845      ;
; -0.384 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.376      ; 1.492      ;
; -0.379 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.375      ; 1.496      ;
; -0.376 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.375      ; 1.499      ;
; -0.347 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.330      ; 1.483      ;
; -0.289 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.324      ; 1.535      ;
; -0.227 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.197      ; 1.470      ;
; -0.226 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.197      ; 1.471      ;
; -0.212 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.338      ; 1.626      ;
; -0.211 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.338      ; 1.627      ;
; -0.210 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.363      ; 1.653      ;
; -0.209 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.363      ; 1.654      ;
; -0.208 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.363      ; 1.655      ;
; -0.206 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.358      ; 1.652      ;
; -0.204 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.359      ; 1.655      ;
; -0.203 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.337      ; 1.634      ;
; -0.198 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.376      ; 1.678      ;
; -0.192 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.337      ; 1.645      ;
; -0.188 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.336      ; 1.648      ;
; -0.187 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.336      ; 1.649      ;
; -0.168 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.312      ; 1.644      ;
; -0.166 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.312      ; 1.646      ;
; -0.165 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.311      ; 1.646      ;
; -0.128 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.251      ; 1.623      ;
; -0.125 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.249      ; 1.624      ;
; -0.122 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.249      ; 1.627      ;
; -0.117 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.249      ; 1.632      ;
; -0.080 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.206      ; 1.626      ;
; -0.034 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.315      ; 1.781      ;
; -0.027 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.313      ; 1.786      ;
; -0.020 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.315      ; 1.795      ;
; -0.016 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.344      ; 1.828      ;
; -0.013 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.317      ; 1.804      ;
; -0.012 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.319      ; 1.807      ;
; -0.011 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.345      ; 1.834      ;
; -0.010 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.318      ; 1.808      ;
; -0.009 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.316      ; 1.807      ;
; -0.002 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.343      ; 1.841      ;
; 0.002  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 2.343      ; 1.845      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G_clk'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                 ; To Node                                                                                                                                                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.294 ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 0.000        ; 2.669      ; 3.229      ;
; 0.391 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.670 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.936      ;
; 0.674 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.940      ;
; 0.794 ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; -0.500       ; 2.669      ; 3.229      ;
; 1.087 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.353      ;
; 1.149 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.415      ;
; 1.151 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.417      ;
; 1.154 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.420      ;
; 1.185 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.452      ;
; 1.204 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.470      ;
; 1.233 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.499      ;
; 1.258 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.524      ;
; 1.263 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.529      ;
; 1.348 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.614      ;
; 1.355 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.621      ;
; 1.365 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.631      ;
; 1.388 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.654      ;
; 1.392 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.658      ;
; 1.416 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 0.000        ; 0.278      ; 1.960      ;
; 1.434 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.700      ;
; 1.531 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.797      ;
; 1.533 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 0.000        ; -0.278     ; 1.521      ;
; 1.553 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.819      ;
; 1.556 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.822      ;
; 1.588 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.854      ;
; 1.602 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.868      ;
; 1.605 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.871      ;
; 1.641 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.907      ;
; 1.683 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 1.949      ;
; 1.792 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 2.058      ;
; 1.881 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 2.147      ;
; 2.118 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 2.384      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G_clk'                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G_clk ; Rise       ; G_clk                                                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk|combout                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk|combout                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk~clkctrl|inclk[0]                                                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk~clkctrl|inclk[0]                                                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk~clkctrl|outclk                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk~clkctrl|outclk                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.Idle_address|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.Idle_address|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M0_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M0_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M1_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M1_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Idle_slave|clk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Idle_slave|clk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave0|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave0|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave1|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave1|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Idle_slave_2|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Idle_slave_2|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave0_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave0_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave1_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave1_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|last_served_address|clk                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|last_served_address|clk                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_AR_HandShake_Checker|HandShake_Done|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_AR_HandShake_Checker|HandShake_Done|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Arbiter|Selected_Master[0]|clk                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Arbiter|Selected_Master[0]|clk                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'M0_ARADDR[30]'                                                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; M0_ARADDR[30] ; Rise       ; M0_ARADDR[30]                                                                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-------------------+---------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+---------------+--------+--------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; 4.308  ; 4.308  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; 0.524  ; 0.524  ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; 4.308  ; 4.308  ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; 9.077  ; 9.077  ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; 3.665  ; 3.665  ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; 5.432  ; 5.432  ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; 4.864  ; 4.864  ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; 5.432  ; 5.432  ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; 9.408  ; 9.408  ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; 4.446  ; 4.446  ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; 6.492  ; 6.492  ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; 5.018  ; 5.018  ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; 4.926  ; 4.926  ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; 11.967 ; 11.967 ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; 2.256  ; 2.256  ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; 5.048  ; 5.048  ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; 8.825  ; 8.825  ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; 8.578  ; 8.578  ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; 8.243  ; 8.243  ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; 8.362  ; 8.362  ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; 8.543  ; 8.543  ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; 8.681  ; 8.681  ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; 8.371  ; 8.371  ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; 8.682  ; 8.682  ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; 8.500  ; 8.500  ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; 8.362  ; 8.362  ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; 8.321  ; 8.321  ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; 8.157  ; 8.157  ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; 7.988  ; 7.988  ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; 8.501  ; 8.501  ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; 8.825  ; 8.825  ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; 8.608  ; 8.608  ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; 8.789  ; 8.789  ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; 8.346  ; 8.346  ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; 8.164  ; 8.164  ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; 8.068  ; 8.068  ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; 8.378  ; 8.378  ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; 8.577  ; 8.577  ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; 8.225  ; 8.225  ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; 8.608  ; 8.608  ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; 8.402  ; 8.402  ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; 8.445  ; 8.445  ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; 8.184  ; 8.184  ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; 8.514  ; 8.514  ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; 8.270  ; 8.270  ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; 8.006  ; 8.006  ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; 7.990  ; 7.990  ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; 7.813  ; 7.813  ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; 7.690  ; 7.690  ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; 14.215 ; 14.215 ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; 12.225 ; 12.225 ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; 12.166 ; 12.166 ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; 12.373 ; 12.373 ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; 12.826 ; 12.826 ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; 12.935 ; 12.935 ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; 12.650 ; 12.650 ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; 12.919 ; 12.919 ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; 12.424 ; 12.424 ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; 12.719 ; 12.719 ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; 12.842 ; 12.842 ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; 8.540  ; 8.540  ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; 8.610  ; 8.610  ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; 12.529 ; 12.529 ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; 12.466 ; 12.466 ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; 9.978  ; 9.978  ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; 11.585 ; 11.585 ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; 14.215 ; 14.215 ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; 14.064 ; 14.064 ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; 13.955 ; 13.955 ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; 13.962 ; 13.962 ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; 14.101 ; 14.101 ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; 13.826 ; 13.826 ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; 14.055 ; 14.055 ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; 13.478 ; 13.478 ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; 13.349 ; 13.349 ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; 13.526 ; 13.526 ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; 13.442 ; 13.442 ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; 13.818 ; 13.818 ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; 13.911 ; 13.911 ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; 13.695 ; 13.695 ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; 13.977 ; 13.977 ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; 8.045  ; 8.045  ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 3.839  ; 3.839  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 2.668  ; 2.668  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 3.677  ; 3.677  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 3.343  ; 3.343  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 3.826  ; 3.826  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 3.378  ; 3.378  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 3.101  ; 3.101  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 3.641  ; 3.641  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 3.114  ; 3.114  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 3.839  ; 3.839  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 3.736  ; 3.736  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 3.524  ; 3.524  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 2.471  ; 2.471  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 3.407  ; 3.407  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 3.265  ; 3.265  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 3.817  ; 3.817  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 3.514  ; 3.514  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 3.112  ; 3.112  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 2.351  ; 2.351  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 2.994  ; 2.994  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 3.108  ; 3.108  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 3.335  ; 3.335  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 2.176  ; 2.176  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 3.659  ; 3.659  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 2.336  ; 2.336  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 3.452  ; 3.452  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 3.082  ; 3.082  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 3.600  ; 3.600  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 3.015  ; 3.015  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 2.447  ; 2.447  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 2.777  ; 2.777  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 3.582  ; 3.582  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 3.582  ; 3.582  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 2.947  ; 2.947  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 3.708  ; 3.708  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 3.109  ; 3.109  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 3.626  ; 3.626  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 3.708  ; 3.708  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 3.438  ; 3.438  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 3.591  ; 3.591  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 3.538  ; 3.538  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 2.288  ; 2.288  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 3.591  ; 3.591  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 4.075  ; 4.075  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 2.799  ; 2.799  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 3.934  ; 3.934  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 3.326  ; 3.326  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 3.450  ; 3.450  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 4.075  ; 4.075  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 2.463  ; 2.463  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 3.492  ; 3.492  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 2.508  ; 2.508  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 3.434  ; 3.434  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 3.502  ; 3.502  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 3.688  ; 3.688  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 2.621  ; 2.621  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 3.266  ; 3.266  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 3.009  ; 3.009  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 2.912  ; 2.912  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 3.190  ; 3.190  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 3.378  ; 3.378  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 2.811  ; 2.811  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 3.150  ; 3.150  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 2.812  ; 2.812  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 3.756  ; 3.756  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 3.345  ; 3.345  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 3.674  ; 3.674  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 3.050  ; 3.050  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 3.504  ; 3.504  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 3.239  ; 3.239  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 3.030  ; 3.030  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 3.164  ; 3.164  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 2.822  ; 2.822  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 2.437  ; 2.437  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 3.638  ; 3.638  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 3.638  ; 3.638  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 3.585  ; 3.585  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 3.758  ; 3.758  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 2.478  ; 2.478  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 3.758  ; 3.758  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 3.654  ; 3.654  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 3.724  ; 3.724  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 3.318  ; 3.318  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 2.615  ; 2.615  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 2.433  ; 2.433  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 3.318  ; 3.318  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 3.762  ; 3.762  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 2.577  ; 2.577  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 3.601  ; 3.601  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 3.246  ; 3.246  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 3.747  ; 3.747  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 3.245  ; 3.245  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 3.055  ; 3.055  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 3.501  ; 3.501  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 3.034  ; 3.034  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 3.760  ; 3.760  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 3.676  ; 3.676  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 3.415  ; 3.415  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 2.365  ; 2.365  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 3.294  ; 3.294  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 3.229  ; 3.229  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 3.762  ; 3.762  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 3.395  ; 3.395  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 3.063  ; 3.063  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 2.260  ; 2.260  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 2.897  ; 2.897  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 3.031  ; 3.031  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 3.282  ; 3.282  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 2.256  ; 2.256  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 3.557  ; 3.557  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 2.212  ; 2.212  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 3.373  ; 3.373  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 3.000  ; 3.000  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 3.547  ; 3.547  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 2.967  ; 2.967  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 2.414  ; 2.414  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 2.718  ; 2.718  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 3.469  ; 3.469  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 3.469  ; 3.469  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 2.899  ; 2.899  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 3.629  ; 3.629  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 3.062  ; 3.062  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 3.568  ; 3.568  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 3.629  ; 3.629  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 3.386  ; 3.386  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 3.506  ; 3.506  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 3.497  ; 3.497  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 2.213  ; 2.213  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 3.506  ; 3.506  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 3.942  ; 3.942  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 2.708  ; 2.708  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 3.858  ; 3.858  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 3.229  ; 3.229  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 3.371  ; 3.371  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 3.942  ; 3.942  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 2.417  ; 2.417  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 3.352  ; 3.352  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 2.428  ; 2.428  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 3.355  ; 3.355  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 3.442  ; 3.442  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 3.579  ; 3.579  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 2.515  ; 2.515  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 3.153  ; 3.153  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 2.973  ; 2.973  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 2.857  ; 2.857  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 3.071  ; 3.071  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 3.329  ; 3.329  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 2.720  ; 2.720  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 3.053  ; 3.053  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 2.735  ; 2.735  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 3.703  ; 3.703  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 3.425  ; 3.425  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 3.572  ; 3.572  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 2.926  ; 2.926  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 3.425  ; 3.425  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 3.157  ; 3.157  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 2.977  ; 2.977  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 3.116  ; 3.116  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 2.789  ; 2.789  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 2.378  ; 2.378  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 3.537  ; 3.537  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 3.525  ; 3.525  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 3.537  ; 3.537  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 3.700  ; 3.700  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 2.431  ; 2.431  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 3.700  ; 3.700  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 3.575  ; 3.575  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 3.672  ; 3.672  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 3.233  ; 3.233  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 2.574  ; 2.574  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 2.358  ; 2.358  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 3.233  ; 3.233  ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-------------------+---------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+---------------+---------+---------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; -0.294  ; -0.294  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; -0.294  ; -0.294  ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; -4.078  ; -4.078  ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; -4.182  ; -4.182  ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; -3.218  ; -3.218  ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; -4.634  ; -4.634  ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; -4.634  ; -4.634  ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; -5.202  ; -5.202  ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; -4.327  ; -4.327  ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; -3.676  ; -3.676  ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; -4.798  ; -4.798  ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; -4.134  ; -4.134  ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; -3.865  ; -3.865  ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; -5.194  ; -5.194  ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; -1.235  ; -1.235  ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; -4.114  ; -4.114  ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; -5.646  ; -5.646  ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; -6.534  ; -6.534  ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; -6.199  ; -6.199  ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; -6.318  ; -6.318  ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; -6.499  ; -6.499  ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; -6.637  ; -6.637  ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; -6.327  ; -6.327  ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; -6.638  ; -6.638  ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; -6.456  ; -6.456  ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; -6.318  ; -6.318  ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; -6.277  ; -6.277  ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; -6.113  ; -6.113  ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; -5.944  ; -5.944  ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; -6.457  ; -6.457  ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; -6.781  ; -6.781  ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; -6.564  ; -6.564  ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; -6.745  ; -6.745  ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; -6.302  ; -6.302  ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; -6.120  ; -6.120  ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; -6.024  ; -6.024  ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; -6.334  ; -6.334  ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; -6.533  ; -6.533  ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; -6.181  ; -6.181  ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; -6.564  ; -6.564  ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; -6.358  ; -6.358  ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; -6.401  ; -6.401  ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; -6.140  ; -6.140  ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; -6.470  ; -6.470  ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; -6.226  ; -6.226  ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; -5.962  ; -5.962  ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; -5.946  ; -5.946  ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; -5.769  ; -5.769  ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; -5.646  ; -5.646  ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; -6.710  ; -6.710  ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; -10.891 ; -10.891 ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; -10.832 ; -10.832 ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; -11.039 ; -11.039 ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; -11.492 ; -11.492 ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; -11.601 ; -11.601 ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; -11.316 ; -11.316 ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; -11.585 ; -11.585 ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; -11.090 ; -11.090 ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; -11.385 ; -11.385 ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; -11.508 ; -11.508 ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; -7.206  ; -7.206  ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; -7.276  ; -7.276  ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; -11.195 ; -11.195 ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; -11.132 ; -11.132 ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; -8.644  ; -8.644  ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; -10.250 ; -10.250 ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; -12.880 ; -12.880 ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; -12.729 ; -12.729 ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; -12.620 ; -12.620 ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; -12.627 ; -12.627 ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; -12.766 ; -12.766 ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; -12.491 ; -12.491 ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; -12.720 ; -12.720 ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; -12.143 ; -12.143 ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; -12.014 ; -12.014 ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; -12.191 ; -12.191 ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; -12.107 ; -12.107 ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; -12.483 ; -12.483 ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; -12.576 ; -12.576 ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; -12.360 ; -12.360 ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; -12.642 ; -12.642 ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; -6.710  ; -6.710  ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -1.227  ; -1.227  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.682  ; -1.682  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -2.728  ; -2.728  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -2.515  ; -2.515  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -2.871  ; -2.871  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -2.513  ; -2.513  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -2.153  ; -2.153  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -2.780  ; -2.780  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -2.161  ; -2.161  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -2.850  ; -2.850  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -2.909  ; -2.909  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -2.663  ; -2.663  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -1.514  ; -1.514  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -2.421  ; -2.421  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -2.323  ; -2.323  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -2.861  ; -2.861  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -2.524  ; -2.524  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -2.159  ; -2.159  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -1.365  ; -1.365  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -2.037  ; -2.037  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -2.156  ; -2.156  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -2.504  ; -2.504  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -1.227  ; -1.227  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -2.673  ; -2.673  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -1.350  ; -1.350  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -2.503  ; -2.503  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -2.134  ; -2.134  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -2.651  ; -2.651  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -2.063  ; -2.063  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.505  ; -1.505  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.835  ; -1.835  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.994  ; -1.994  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -2.596  ; -2.596  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.994  ; -1.994  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -2.152  ; -2.152  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -2.152  ; -2.152  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -2.669  ; -2.669  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -2.884  ; -2.884  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -2.496  ; -2.496  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -1.335  ; -1.335  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -2.586  ; -2.586  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -1.335  ; -1.335  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -2.631  ; -2.631  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -1.495  ; -1.495  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.813  ; -1.813  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -2.985  ; -2.985  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -2.498  ; -2.498  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -2.495  ; -2.495  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -3.210  ; -3.210  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.515  ; -1.515  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -2.631  ; -2.631  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.555  ; -1.555  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -2.445  ; -2.445  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -2.675  ; -2.675  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -2.827  ; -2.827  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.664  ; -1.664  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -2.280  ; -2.280  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -2.067  ; -2.067  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.956  ; -1.956  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -2.200  ; -2.200  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -2.425  ; -2.425  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.825  ; -1.825  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -2.193  ; -2.193  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.860  ; -1.860  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -2.925  ; -2.925  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -2.396  ; -2.396  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -2.688  ; -2.688  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -2.064  ; -2.064  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -2.555  ; -2.555  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -2.291  ; -2.291  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -2.081  ; -2.081  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -2.212  ; -2.212  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.880  ; -1.880  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -1.495  ; -1.495  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -2.632  ; -2.632  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -2.652  ; -2.652  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -2.632  ; -2.632  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.521  ; -1.521  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.521  ; -1.521  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -2.801  ; -2.801  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -2.830  ; -2.830  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -2.782  ; -2.782  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -1.480  ; -1.480  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.663  ; -1.663  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -1.480  ; -1.480  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -2.358  ; -2.358  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -1.273  ; -1.273  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.595  ; -1.595  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -2.656  ; -2.656  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -2.417  ; -2.417  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -2.793  ; -2.793  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -2.416  ; -2.416  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -2.079  ; -2.079  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -2.679  ; -2.679  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -2.088  ; -2.088  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -2.777  ; -2.777  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -2.814  ; -2.814  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -2.590  ; -2.590  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -1.426  ; -1.426  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -2.340  ; -2.340  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -2.247  ; -2.247  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -2.776  ; -2.776  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -2.443  ; -2.443  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -2.084  ; -2.084  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -1.278  ; -1.278  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -1.948  ; -1.948  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -2.081  ; -2.081  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -2.421  ; -2.421  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -1.274  ; -1.274  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -2.603  ; -2.603  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -1.273  ; -1.273  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -2.427  ; -2.427  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -2.061  ; -2.061  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -2.576  ; -2.576  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -1.985  ; -1.985  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.435  ; -1.435  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.764  ; -1.764  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.917  ; -1.917  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -2.519  ; -2.519  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.917  ; -1.917  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -2.083  ; -2.083  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -2.083  ; -2.083  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -2.596  ; -2.596  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -2.811  ; -2.811  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -2.415  ; -2.415  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -1.263  ; -1.263  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -2.515  ; -2.515  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -1.263  ; -1.263  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -2.556  ; -2.556  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -1.424  ; -1.424  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.726  ; -1.726  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -2.913  ; -2.913  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -2.400  ; -2.400  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -2.417  ; -2.417  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -3.113  ; -3.113  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.441  ; -1.441  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -2.530  ; -2.530  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.482  ; -1.482  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -2.372  ; -2.372  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -2.580  ; -2.580  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -2.754  ; -2.754  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.576  ; -1.576  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -2.199  ; -2.199  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -1.991  ; -1.991  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.871  ; -1.871  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -2.119  ; -2.119  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -2.350  ; -2.350  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.738  ; -1.738  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -2.104  ; -2.104  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.785  ; -1.785  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -2.842  ; -2.842  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -2.443  ; -2.443  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -2.618  ; -2.618  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -1.987  ; -1.987  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -2.479  ; -2.479  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -2.218  ; -2.218  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -2.006  ; -2.006  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -2.134  ; -2.134  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.810  ; -1.810  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -1.424  ; -1.424  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -2.555  ; -2.555  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -2.575  ; -2.575  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -2.555  ; -2.555  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.452  ; -1.452  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.452  ; -1.452  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -2.728  ; -2.728  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -2.757  ; -2.757  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -2.701  ; -2.701  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -1.408  ; -1.408  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.592  ; -1.592  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -1.408  ; -1.408  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -2.283  ; -2.283  ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 8.356  ; 8.356  ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 8.366  ; 8.366  ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 8.474  ; 8.474  ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 8.187  ; 8.187  ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 11.998 ; 11.998 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 11.998 ; 11.998 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 11.667 ; 11.667 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 11.690 ; 11.690 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 11.967 ; 11.967 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 11.905 ; 11.905 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 11.352 ; 11.352 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 11.810 ; 11.810 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 10.996 ; 10.996 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 10.721 ; 10.721 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 10.232 ; 10.232 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 10.517 ; 10.517 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 10.475 ; 10.475 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 10.468 ; 10.468 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 10.481 ; 10.481 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 10.691 ; 10.691 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 11.741 ; 11.741 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 11.143 ; 11.143 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 10.998 ; 10.998 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 10.932 ; 10.932 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 10.970 ; 10.970 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 10.908 ; 10.908 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 10.256 ; 10.256 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 11.025 ; 11.025 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 10.993 ; 10.993 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 11.118 ; 11.118 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 11.337 ; 11.337 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 11.357 ; 11.357 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 11.264 ; 11.264 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 11.319 ; 11.319 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 10.871 ; 10.871 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 11.102 ; 11.102 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 10.866 ; 10.866 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 11.111 ; 11.111 ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 9.671  ; 9.671  ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 9.713  ; 9.713  ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 9.700  ; 9.700  ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 9.712  ; 9.712  ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 9.673  ; 9.673  ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 10.641 ; 10.641 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 11.111 ; 11.111 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 10.797 ; 10.797 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 10.629 ; 10.629 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 11.089 ; 11.089 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 10.621 ; 10.621 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 11.075 ; 11.075 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 9.791  ; 9.791  ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 9.925  ; 9.925  ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 9.892  ; 9.892  ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 9.914  ; 9.914  ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 9.770  ; 9.770  ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 9.471  ; 9.471  ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 9.759  ; 9.759  ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 11.084 ; 11.084 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 9.716  ; 9.716  ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 9.737  ; 9.737  ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 10.209 ; 10.209 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 10.550 ; 10.550 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 10.705 ; 10.705 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 10.656 ; 10.656 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 10.680 ; 10.680 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 10.444 ; 10.444 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 10.221 ; 10.221 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 10.253 ; 10.253 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 7.542  ; 7.542  ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 7.038  ; 7.038  ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 7.337  ; 7.337  ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 8.715  ; 8.715  ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 7.525  ; 7.525  ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 7.063  ; 7.063  ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 7.525  ; 7.525  ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 7.329  ; 7.329  ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 7.329  ; 7.329  ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 7.122  ; 7.122  ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 7.387  ; 7.387  ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 7.057  ; 7.057  ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 9.796  ; 9.796  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 7.760  ; 7.760  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 9.301  ; 9.301  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 8.692  ; 8.692  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 9.090  ; 9.090  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 9.132  ; 9.132  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 8.051  ; 8.051  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 9.562  ; 9.562  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 8.404  ; 8.404  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 8.484  ; 8.484  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 9.702  ; 9.702  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 8.683  ; 8.683  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 8.442  ; 8.442  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 9.316  ; 9.316  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 8.338  ; 8.338  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 9.084  ; 9.084  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 9.126  ; 9.126  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 7.727  ; 7.727  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 8.085  ; 8.085  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 8.076  ; 8.076  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 8.379  ; 8.379  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 8.462  ; 8.462  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 8.895  ; 8.895  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 9.796  ; 9.796  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 7.748  ; 7.748  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 9.108  ; 9.108  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 9.120  ; 9.120  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 9.146  ; 9.146  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 7.758  ; 7.758  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 8.468  ; 8.468  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 8.401  ; 8.401  ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 8.658  ; 8.658  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 8.658  ; 8.658  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 8.324  ; 8.324  ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 9.110  ; 9.110  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 8.048  ; 8.048  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 9.110  ; 9.110  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 8.974  ; 8.974  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 8.993  ; 8.993  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 8.989  ; 8.989  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 8.989  ; 8.989  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 8.296  ; 8.296  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 7.774  ; 7.774  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 9.832  ; 9.832  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 8.478  ; 8.478  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 9.766  ; 9.766  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 8.445  ; 8.445  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 8.910  ; 8.910  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 9.464  ; 9.464  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 7.811  ; 7.811  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 9.366  ; 9.366  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 8.911  ; 8.911  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 9.504  ; 9.504  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 9.223  ; 9.223  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 9.221  ; 9.221  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 8.550  ; 8.550  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 9.170  ; 9.170  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 7.829  ; 7.829  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 9.186  ; 9.186  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 9.601  ; 9.601  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 8.125  ; 8.125  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 7.840  ; 7.840  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 8.166  ; 8.166  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 8.509  ; 8.509  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 8.185  ; 8.185  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 9.199  ; 9.199  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 9.832  ; 9.832  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 8.381  ; 8.381  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 8.772  ; 8.772  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 8.775  ; 8.775  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 9.029  ; 9.029  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 8.718  ; 8.718  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 8.140  ; 8.140  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 8.162  ; 8.162  ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 9.493  ; 9.493  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 8.402  ; 8.402  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 9.493  ; 9.493  ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 9.525  ; 9.525  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 8.444  ; 8.444  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 8.531  ; 8.531  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 8.566  ; 8.566  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 9.525  ; 9.525  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 9.235  ; 9.235  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 9.235  ; 9.235  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 9.055  ; 9.055  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 8.373  ; 8.373  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 7.143  ; 7.143  ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 7.195  ; 7.195  ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 8.355  ; 8.355  ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 8.066  ; 8.066  ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 10.232 ; 10.232 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 11.998 ; 11.998 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 11.667 ; 11.667 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 11.690 ; 11.690 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 11.967 ; 11.967 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 11.905 ; 11.905 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 11.352 ; 11.352 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 11.810 ; 11.810 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 10.996 ; 10.996 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 10.721 ; 10.721 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 10.232 ; 10.232 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 10.517 ; 10.517 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 10.475 ; 10.475 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 10.468 ; 10.468 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 10.481 ; 10.481 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 10.691 ; 10.691 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 11.741 ; 11.741 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 11.143 ; 11.143 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 10.998 ; 10.998 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 10.932 ; 10.932 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 10.970 ; 10.970 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 10.908 ; 10.908 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 10.256 ; 10.256 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 11.025 ; 11.025 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 10.993 ; 10.993 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 11.118 ; 11.118 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 11.337 ; 11.337 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 11.357 ; 11.357 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 11.264 ; 11.264 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 11.319 ; 11.319 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 10.871 ; 10.871 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 11.102 ; 11.102 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 10.866 ; 10.866 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 9.471  ; 9.471  ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 9.671  ; 9.671  ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 9.713  ; 9.713  ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 9.700  ; 9.700  ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 9.712  ; 9.712  ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 9.673  ; 9.673  ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 10.641 ; 10.641 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 11.111 ; 11.111 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 10.797 ; 10.797 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 10.629 ; 10.629 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 11.089 ; 11.089 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 10.621 ; 10.621 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 11.075 ; 11.075 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 9.791  ; 9.791  ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 9.925  ; 9.925  ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 9.892  ; 9.892  ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 9.914  ; 9.914  ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 9.770  ; 9.770  ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 9.471  ; 9.471  ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 9.759  ; 9.759  ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 11.084 ; 11.084 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 9.716  ; 9.716  ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 9.737  ; 9.737  ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 10.209 ; 10.209 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 10.550 ; 10.550 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 10.705 ; 10.705 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 10.656 ; 10.656 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 10.680 ; 10.680 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 10.444 ; 10.444 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 10.221 ; 10.221 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 10.253 ; 10.253 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 7.542  ; 7.542  ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 7.038  ; 7.038  ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 7.189  ; 7.189  ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 7.258  ; 7.258  ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 7.063  ; 7.063  ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 7.063  ; 7.063  ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 7.525  ; 7.525  ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 7.122  ; 7.122  ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 7.329  ; 7.329  ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 7.122  ; 7.122  ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 7.387  ; 7.387  ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 7.057  ; 7.057  ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 7.727  ; 7.727  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 7.760  ; 7.760  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 9.301  ; 9.301  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 8.692  ; 8.692  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 9.090  ; 9.090  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 9.132  ; 9.132  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 8.051  ; 8.051  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 9.562  ; 9.562  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 8.404  ; 8.404  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 8.484  ; 8.484  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 9.702  ; 9.702  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 8.683  ; 8.683  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 8.442  ; 8.442  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 9.316  ; 9.316  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 8.338  ; 8.338  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 9.084  ; 9.084  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 9.126  ; 9.126  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 7.727  ; 7.727  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 8.085  ; 8.085  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 8.076  ; 8.076  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 8.379  ; 8.379  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 8.462  ; 8.462  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 8.895  ; 8.895  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 9.796  ; 9.796  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 7.748  ; 7.748  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 9.108  ; 9.108  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 9.120  ; 9.120  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 9.146  ; 9.146  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 7.758  ; 7.758  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 8.468  ; 8.468  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 8.401  ; 8.401  ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 8.324  ; 8.324  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 8.658  ; 8.658  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 8.324  ; 8.324  ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 8.048  ; 8.048  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 8.048  ; 8.048  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 9.110  ; 9.110  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 8.974  ; 8.974  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 8.993  ; 8.993  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 7.774  ; 7.774  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 8.989  ; 8.989  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 8.296  ; 8.296  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 7.774  ; 7.774  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 7.811  ; 7.811  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 8.478  ; 8.478  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 9.766  ; 9.766  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 8.445  ; 8.445  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 8.910  ; 8.910  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 9.464  ; 9.464  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 7.811  ; 7.811  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 9.366  ; 9.366  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 8.911  ; 8.911  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 9.504  ; 9.504  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 9.223  ; 9.223  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 9.221  ; 9.221  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 8.550  ; 8.550  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 9.170  ; 9.170  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 7.829  ; 7.829  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 9.186  ; 9.186  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 9.601  ; 9.601  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 8.125  ; 8.125  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 7.840  ; 7.840  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 8.166  ; 8.166  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 8.509  ; 8.509  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 8.185  ; 8.185  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 9.199  ; 9.199  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 9.832  ; 9.832  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 8.381  ; 8.381  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 8.772  ; 8.772  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 8.775  ; 8.775  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 9.029  ; 9.029  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 8.718  ; 8.718  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 8.140  ; 8.140  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 8.162  ; 8.162  ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 8.402  ; 8.402  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 8.402  ; 8.402  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 9.493  ; 9.493  ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 8.444  ; 8.444  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 8.444  ; 8.444  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 8.531  ; 8.531  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 8.566  ; 8.566  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 9.525  ; 9.525  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 8.373  ; 8.373  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 9.235  ; 9.235  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 9.055  ; 9.055  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 8.373  ; 8.373  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_ARADDR[31] ; ARREADY_M0   ;        ; 10.351 ; 10.351 ;        ;
; M0_ARADDR[31] ; ARREADY_M1   ;        ; 10.361 ; 10.361 ;        ;
; M0_ARADDR[31] ; ARVALID_S0   ;        ; 10.669 ; 10.669 ;        ;
; M0_ARADDR[31] ; ARVALID_S1   ;        ; 10.380 ; 10.380 ;        ;
; M0_ARVALID    ; ARVALID_S0   ; 11.662 ;        ;        ; 11.662 ;
; M0_ARVALID    ; ARVALID_S1   ; 11.375 ;        ;        ; 11.375 ;
; M0_RREADY     ; RREADY_S0    ; 9.708  ;        ;        ; 9.708  ;
; M0_RREADY     ; RREADY_S1    ; 9.781  ;        ;        ; 9.781  ;
; M1_ARADDR[30] ; ARREADY_M0   ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; M1_ARADDR[30] ; ARVALID_S0   ;        ; 10.998 ; 10.998 ;        ;
; M1_ARADDR[30] ; ARVALID_S1   ; 10.709 ;        ;        ; 10.709 ;
; M1_ARADDR[31] ; ARREADY_M0   ;        ; 11.475 ; 11.475 ;        ;
; M1_ARADDR[31] ; ARREADY_M1   ;        ; 11.485 ; 11.485 ;        ;
; M1_ARADDR[31] ; ARVALID_S0   ;        ; 11.793 ; 11.793 ;        ;
; M1_ARADDR[31] ; ARVALID_S1   ;        ; 11.504 ; 11.504 ;        ;
; M1_ARVALID    ; ARVALID_S0   ; 11.441 ;        ;        ; 11.441 ;
; M1_ARVALID    ; ARVALID_S1   ; 11.154 ;        ;        ; 11.154 ;
; M1_RREADY     ; RREADY_S0    ; 9.921  ;        ;        ; 9.921  ;
; M1_RREADY     ; RREADY_S1    ; 10.994 ;        ;        ; 10.994 ;
; S0_ARREADY    ; ARREADY_M0   ; 11.155 ;        ;        ; 11.155 ;
; S0_ARREADY    ; ARREADY_M1   ; 11.165 ;        ;        ; 11.165 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 9.447  ;        ;        ; 9.447  ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 9.143  ;        ;        ; 9.143  ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 9.148  ;        ;        ; 9.148  ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 9.203  ;        ;        ; 9.203  ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 8.883  ;        ;        ; 8.883  ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 8.926  ;        ;        ; 8.926  ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 9.752  ;        ;        ; 9.752  ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 9.522  ;        ;        ; 9.522  ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 9.369  ;        ;        ; 9.369  ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 9.326  ;        ;        ; 9.326  ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 8.821  ;        ;        ; 8.821  ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 9.174  ;        ;        ; 9.174  ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 8.816  ;        ;        ; 8.816  ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 8.831  ;        ;        ; 8.831  ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 10.255 ;        ;        ; 10.255 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 10.138 ;        ;        ; 10.138 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 9.999  ;        ;        ; 9.999  ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 10.017 ;        ;        ; 10.017 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 9.271  ;        ;        ; 9.271  ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 9.492  ;        ;        ; 9.492  ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 10.026 ;        ;        ; 10.026 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 9.767  ;        ;        ; 9.767  ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 10.163 ;        ;        ; 10.163 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 10.108 ;        ;        ; 10.108 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 10.083 ;        ;        ; 10.083 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 9.861  ;        ;        ; 9.861  ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 9.754  ;        ;        ; 9.754  ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 9.986  ;        ;        ; 9.986  ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 9.102  ;        ;        ; 9.102  ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 9.422  ;        ;        ; 9.422  ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 9.796  ;        ;        ; 9.796  ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 9.991  ;        ;        ; 9.991  ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 9.158  ;        ;        ; 9.158  ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 9.123  ;        ;        ; 9.123  ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 9.309  ;        ;        ; 9.309  ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 9.662  ;        ;        ; 9.662  ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 9.702  ;        ;        ; 9.702  ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 9.197  ;        ;        ; 9.197  ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 8.910  ;        ;        ; 8.910  ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 9.362  ;        ;        ; 9.362  ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 9.421  ;        ;        ; 9.421  ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 9.358  ;        ;        ; 9.358  ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 9.843  ;        ;        ; 9.843  ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 9.840  ;        ;        ; 9.840  ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 9.744  ;        ;        ; 9.744  ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 9.496  ;        ;        ; 9.496  ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 9.755  ;        ;        ; 9.755  ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 9.481  ;        ;        ; 9.481  ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 9.821  ;        ;        ; 9.821  ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 9.672  ;        ;        ; 9.672  ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 10.496 ;        ;        ; 10.496 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 10.481 ;        ;        ; 10.481 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 9.824  ;        ;        ; 9.824  ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 9.857  ;        ;        ; 9.857  ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 9.935  ;        ;        ; 9.935  ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 9.944  ;        ;        ; 9.944  ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 9.675  ;        ;        ; 9.675  ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 9.893  ;        ;        ; 9.893  ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 10.213 ;        ;        ; 10.213 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 9.966  ;        ;        ; 9.966  ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 9.646  ;        ;        ; 9.646  ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 9.660  ;        ;        ; 9.660  ;
; S0_RLAST      ; RLAST_M0     ; 9.748  ;        ;        ; 9.748  ;
; S0_RLAST      ; RLAST_M1     ; 9.964  ;        ;        ; 9.964  ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 9.339  ;        ;        ; 9.339  ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 9.448  ;        ;        ; 9.448  ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 9.474  ;        ;        ; 9.474  ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 9.169  ;        ;        ; 9.169  ;
; S0_RVALID     ; RVALID_M0    ; 9.481  ;        ;        ; 9.481  ;
; S0_RVALID     ; RVALID_M1    ; 9.584  ;        ;        ; 9.584  ;
; S1_ARREADY    ; ARREADY_M0   ; 11.467 ;        ;        ; 11.467 ;
; S1_ARREADY    ; ARREADY_M1   ; 11.477 ;        ;        ; 11.477 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 9.776  ;        ;        ; 9.776  ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 9.465  ;        ;        ; 9.465  ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 8.848  ;        ;        ; 8.848  ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 8.908  ;        ;        ; 8.908  ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 9.390  ;        ;        ; 9.390  ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 9.433  ;        ;        ; 9.433  ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 9.695  ;        ;        ; 9.695  ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 9.463  ;        ;        ; 9.463  ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 9.546  ;        ;        ; 9.546  ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 9.135  ;        ;        ; 9.135  ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 9.482  ;        ;        ; 9.482  ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 9.278  ;        ;        ; 9.278  ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 9.295  ;        ;        ; 9.295  ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 10.390 ;        ;        ; 10.390 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 10.100 ;        ;        ; 10.100 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 10.141 ;        ;        ; 10.141 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 10.163 ;        ;        ; 10.163 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 9.736  ;        ;        ; 9.736  ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 9.660  ;        ;        ; 9.660  ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 9.561  ;        ;        ; 9.561  ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 9.306  ;        ;        ; 9.306  ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 9.733  ;        ;        ; 9.733  ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 9.988  ;        ;        ; 9.988  ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 10.031 ;        ;        ; 10.031 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 9.811  ;        ;        ; 9.811  ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 9.629  ;        ;        ; 9.629  ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 9.866  ;        ;        ; 9.866  ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 9.188  ;        ;        ; 9.188  ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 9.239  ;        ;        ; 9.239  ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 9.435  ;        ;        ; 9.435  ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 8.999  ;        ;        ; 8.999  ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 8.965  ;        ;        ; 8.965  ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 8.914  ;        ;        ; 8.914  ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 9.047  ;        ;        ; 9.047  ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 9.146  ;        ;        ; 9.146  ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 9.180  ;        ;        ; 9.180  ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 9.422  ;        ;        ; 9.422  ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 9.136  ;        ;        ; 9.136  ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 9.292  ;        ;        ; 9.292  ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 9.351  ;        ;        ; 9.351  ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 9.941  ;        ;        ; 9.941  ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 10.122 ;        ;        ; 10.122 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 9.198  ;        ;        ; 9.198  ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 9.104  ;        ;        ; 9.104  ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 9.517  ;        ;        ; 9.517  ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 9.485  ;        ;        ; 9.485  ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 9.882  ;        ;        ; 9.882  ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 9.601  ;        ;        ; 9.601  ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 9.908  ;        ;        ; 9.908  ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 9.759  ;        ;        ; 9.759  ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 10.142 ;        ;        ; 10.142 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 10.127 ;        ;        ; 10.127 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 9.975  ;        ;        ; 9.975  ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 10.007 ;        ;        ; 10.007 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 10.107 ;        ;        ; 10.107 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 10.116 ;        ;        ; 10.116 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 9.628  ;        ;        ; 9.628  ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 9.848  ;        ;        ; 9.848  ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 9.869  ;        ;        ; 9.869  ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 9.618  ;        ;        ; 9.618  ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 9.654  ;        ;        ; 9.654  ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 9.669  ;        ;        ; 9.669  ;
; S1_RLAST      ; RLAST_M0     ; 6.677  ;        ;        ; 6.677  ;
; S1_RLAST      ; RLAST_M1     ; 6.887  ;        ;        ; 6.887  ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 9.188  ;        ;        ; 9.188  ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 9.151  ;        ;        ; 9.151  ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 9.780  ;        ;        ; 9.780  ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 9.772  ;        ;        ; 9.772  ;
; S1_RVALID     ; RVALID_M0    ; 9.454  ;        ;        ; 9.454  ;
; S1_RVALID     ; RVALID_M1    ; 9.969  ;        ;        ; 9.969  ;
+---------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_ARADDR[31] ; ARREADY_M0   ;        ; 10.351 ; 10.351 ;        ;
; M0_ARADDR[31] ; ARREADY_M1   ;        ; 10.361 ; 10.361 ;        ;
; M0_ARADDR[31] ; ARVALID_S0   ;        ; 10.669 ; 10.669 ;        ;
; M0_ARADDR[31] ; ARVALID_S1   ;        ; 10.380 ; 10.380 ;        ;
; M0_ARVALID    ; ARVALID_S0   ; 11.662 ;        ;        ; 11.662 ;
; M0_ARVALID    ; ARVALID_S1   ; 11.375 ;        ;        ; 11.375 ;
; M0_RREADY     ; RREADY_S0    ; 9.708  ;        ;        ; 9.708  ;
; M0_RREADY     ; RREADY_S1    ; 9.781  ;        ;        ; 9.781  ;
; M1_ARADDR[30] ; ARREADY_M0   ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; M1_ARADDR[30] ; ARVALID_S0   ;        ; 10.998 ; 10.998 ;        ;
; M1_ARADDR[30] ; ARVALID_S1   ; 10.709 ;        ;        ; 10.709 ;
; M1_ARADDR[31] ; ARREADY_M0   ;        ; 11.475 ; 11.475 ;        ;
; M1_ARADDR[31] ; ARREADY_M1   ;        ; 11.485 ; 11.485 ;        ;
; M1_ARADDR[31] ; ARVALID_S0   ;        ; 11.793 ; 11.793 ;        ;
; M1_ARADDR[31] ; ARVALID_S1   ;        ; 11.504 ; 11.504 ;        ;
; M1_ARVALID    ; ARVALID_S0   ; 11.441 ;        ;        ; 11.441 ;
; M1_ARVALID    ; ARVALID_S1   ; 11.154 ;        ;        ; 11.154 ;
; M1_RREADY     ; RREADY_S0    ; 9.921  ;        ;        ; 9.921  ;
; M1_RREADY     ; RREADY_S1    ; 10.994 ;        ;        ; 10.994 ;
; S0_ARREADY    ; ARREADY_M0   ; 11.155 ;        ;        ; 11.155 ;
; S0_ARREADY    ; ARREADY_M1   ; 11.165 ;        ;        ; 11.165 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 9.447  ;        ;        ; 9.447  ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 9.143  ;        ;        ; 9.143  ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 9.148  ;        ;        ; 9.148  ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 9.203  ;        ;        ; 9.203  ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 8.883  ;        ;        ; 8.883  ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 8.926  ;        ;        ; 8.926  ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 9.752  ;        ;        ; 9.752  ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 9.522  ;        ;        ; 9.522  ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 9.369  ;        ;        ; 9.369  ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 9.326  ;        ;        ; 9.326  ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 8.821  ;        ;        ; 8.821  ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 9.174  ;        ;        ; 9.174  ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 8.816  ;        ;        ; 8.816  ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 8.831  ;        ;        ; 8.831  ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 10.255 ;        ;        ; 10.255 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 10.138 ;        ;        ; 10.138 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 9.999  ;        ;        ; 9.999  ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 10.017 ;        ;        ; 10.017 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 9.271  ;        ;        ; 9.271  ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 9.492  ;        ;        ; 9.492  ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 10.026 ;        ;        ; 10.026 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 9.767  ;        ;        ; 9.767  ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 10.163 ;        ;        ; 10.163 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 10.108 ;        ;        ; 10.108 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 10.083 ;        ;        ; 10.083 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 9.861  ;        ;        ; 9.861  ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 9.754  ;        ;        ; 9.754  ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 9.986  ;        ;        ; 9.986  ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 9.102  ;        ;        ; 9.102  ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 9.422  ;        ;        ; 9.422  ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 9.796  ;        ;        ; 9.796  ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 9.991  ;        ;        ; 9.991  ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 9.158  ;        ;        ; 9.158  ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 9.123  ;        ;        ; 9.123  ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 9.309  ;        ;        ; 9.309  ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 9.662  ;        ;        ; 9.662  ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 9.702  ;        ;        ; 9.702  ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 9.197  ;        ;        ; 9.197  ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 8.910  ;        ;        ; 8.910  ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 9.362  ;        ;        ; 9.362  ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 9.421  ;        ;        ; 9.421  ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 9.358  ;        ;        ; 9.358  ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 9.843  ;        ;        ; 9.843  ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 9.840  ;        ;        ; 9.840  ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 9.744  ;        ;        ; 9.744  ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 9.496  ;        ;        ; 9.496  ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 9.755  ;        ;        ; 9.755  ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 9.481  ;        ;        ; 9.481  ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 9.821  ;        ;        ; 9.821  ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 9.672  ;        ;        ; 9.672  ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 10.496 ;        ;        ; 10.496 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 10.481 ;        ;        ; 10.481 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 9.824  ;        ;        ; 9.824  ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 9.857  ;        ;        ; 9.857  ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 9.935  ;        ;        ; 9.935  ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 9.944  ;        ;        ; 9.944  ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 9.675  ;        ;        ; 9.675  ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 9.893  ;        ;        ; 9.893  ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 10.213 ;        ;        ; 10.213 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 9.966  ;        ;        ; 9.966  ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 9.646  ;        ;        ; 9.646  ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 9.660  ;        ;        ; 9.660  ;
; S0_RLAST      ; RLAST_M0     ; 9.748  ;        ;        ; 9.748  ;
; S0_RLAST      ; RLAST_M1     ; 9.964  ;        ;        ; 9.964  ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 9.339  ;        ;        ; 9.339  ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 9.448  ;        ;        ; 9.448  ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 9.474  ;        ;        ; 9.474  ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 9.169  ;        ;        ; 9.169  ;
; S0_RVALID     ; RVALID_M0    ; 9.481  ;        ;        ; 9.481  ;
; S0_RVALID     ; RVALID_M1    ; 9.584  ;        ;        ; 9.584  ;
; S1_ARREADY    ; ARREADY_M0   ; 11.467 ;        ;        ; 11.467 ;
; S1_ARREADY    ; ARREADY_M1   ; 11.477 ;        ;        ; 11.477 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 9.776  ;        ;        ; 9.776  ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 9.465  ;        ;        ; 9.465  ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 8.848  ;        ;        ; 8.848  ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 8.908  ;        ;        ; 8.908  ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 9.390  ;        ;        ; 9.390  ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 9.433  ;        ;        ; 9.433  ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 9.695  ;        ;        ; 9.695  ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 9.463  ;        ;        ; 9.463  ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 9.546  ;        ;        ; 9.546  ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 9.135  ;        ;        ; 9.135  ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 9.482  ;        ;        ; 9.482  ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 9.278  ;        ;        ; 9.278  ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 9.295  ;        ;        ; 9.295  ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 10.390 ;        ;        ; 10.390 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 10.100 ;        ;        ; 10.100 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 10.141 ;        ;        ; 10.141 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 10.163 ;        ;        ; 10.163 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 9.736  ;        ;        ; 9.736  ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 9.660  ;        ;        ; 9.660  ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 9.561  ;        ;        ; 9.561  ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 9.306  ;        ;        ; 9.306  ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 9.733  ;        ;        ; 9.733  ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 9.988  ;        ;        ; 9.988  ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 10.031 ;        ;        ; 10.031 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 9.811  ;        ;        ; 9.811  ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 9.629  ;        ;        ; 9.629  ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 9.866  ;        ;        ; 9.866  ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 9.188  ;        ;        ; 9.188  ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 9.239  ;        ;        ; 9.239  ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 9.435  ;        ;        ; 9.435  ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 8.999  ;        ;        ; 8.999  ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 8.965  ;        ;        ; 8.965  ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 8.914  ;        ;        ; 8.914  ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 9.047  ;        ;        ; 9.047  ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 9.146  ;        ;        ; 9.146  ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 9.180  ;        ;        ; 9.180  ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 9.422  ;        ;        ; 9.422  ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 9.136  ;        ;        ; 9.136  ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 9.292  ;        ;        ; 9.292  ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 9.351  ;        ;        ; 9.351  ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 9.941  ;        ;        ; 9.941  ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 10.122 ;        ;        ; 10.122 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 9.198  ;        ;        ; 9.198  ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 9.104  ;        ;        ; 9.104  ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 9.517  ;        ;        ; 9.517  ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 9.485  ;        ;        ; 9.485  ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 9.882  ;        ;        ; 9.882  ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 9.601  ;        ;        ; 9.601  ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 9.908  ;        ;        ; 9.908  ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 9.759  ;        ;        ; 9.759  ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 10.142 ;        ;        ; 10.142 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 10.127 ;        ;        ; 10.127 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 9.975  ;        ;        ; 9.975  ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 10.007 ;        ;        ; 10.007 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 10.107 ;        ;        ; 10.107 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 10.116 ;        ;        ; 10.116 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 9.628  ;        ;        ; 9.628  ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 9.848  ;        ;        ; 9.848  ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 9.869  ;        ;        ; 9.869  ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 9.618  ;        ;        ; 9.618  ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 9.654  ;        ;        ; 9.654  ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 9.669  ;        ;        ; 9.669  ;
; S1_RLAST      ; RLAST_M0     ; 6.677  ;        ;        ; 6.677  ;
; S1_RLAST      ; RLAST_M1     ; 6.887  ;        ;        ; 6.887  ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 9.188  ;        ;        ; 9.188  ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 9.151  ;        ;        ; 9.151  ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 9.780  ;        ;        ; 9.780  ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 9.772  ;        ;        ; 9.772  ;
; S1_RVALID     ; RVALID_M0    ; 9.454  ;        ;        ; 9.454  ;
; S1_RVALID     ; RVALID_M1    ; 9.969  ;        ;        ; 9.969  ;
+---------------+--------------+--------+--------+--------+--------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; G_clk         ; -0.117 ; -0.195        ;
; M0_ARADDR[30] ; 0.481  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; M0_ARADDR[30] ; -0.729 ; -17.222       ;
; G_clk         ; -0.261 ; -0.261        ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; G_clk         ; -1.380 ; -13.380       ;
; M0_ARADDR[30] ; -1.222 ; -1.222        ;
+---------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G_clk'                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                                                                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.117 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.149      ;
; -0.077 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.109      ;
; -0.058 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 1.000        ; -0.358     ; 0.732      ;
; -0.045 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.001      ; 1.078      ;
; -0.029 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.061      ;
; -0.020 ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 1.052      ;
; 0.044  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.988      ;
; 0.074  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.958      ;
; 0.114  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.918      ;
; 0.122  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.910      ;
; 0.162  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.870      ;
; 0.162  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.870      ;
; 0.164  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.868      ;
; 0.180  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.852      ;
; 0.201  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.831      ;
; 0.212  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 1.000        ; 0.358      ; 1.178      ;
; 0.255  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.777      ;
; 0.256  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.776      ;
; 0.267  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.765      ;
; 0.274  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.758      ;
; 0.289  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.743      ;
; 0.321  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.711      ;
; 0.325  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; -0.001     ; 0.706      ;
; 0.331  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.701      ;
; 0.334  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.698      ;
; 0.353  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.679      ;
; 0.356  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.676      ;
; 0.363  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.669      ;
; 0.364  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.668      ;
; 0.367  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 1.000        ; -0.001     ; 0.664      ;
; 0.401  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.631      ;
; 0.579  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.453      ;
; 0.583  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.449      ;
; 0.641  ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 0.500        ; 1.646      ; 1.537      ;
; 0.665  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 1.000        ; 0.000      ; 0.367      ;
; 1.141  ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 1.000        ; 1.646      ; 1.537      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'M0_ARADDR[30]'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.481 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.229      ; 0.848      ;
; 0.484 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.230      ; 0.847      ;
; 0.491 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.228      ; 0.845      ;
; 0.492 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.249      ; 0.854      ;
; 0.492 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.228      ; 0.847      ;
; 0.495 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.230      ; 0.835      ;
; 0.501 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.230      ; 0.829      ;
; 0.503 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.228      ; 0.831      ;
; 0.504 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.252      ; 0.846      ;
; 0.508 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.249      ; 0.854      ;
; 0.518 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.251      ; 0.842      ;
; 0.554 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.226      ; 0.774      ;
; 0.558 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.224      ; 0.777      ;
; 0.562 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.225      ; 0.776      ;
; 0.575 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.251      ; 0.773      ;
; 0.579 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.252      ; 0.771      ;
; 0.591 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.268      ; 0.775      ;
; 0.593 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.195      ; 0.748      ;
; 0.593 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.251      ; 0.771      ;
; 0.593 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.269      ; 0.774      ;
; 0.596 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.251      ; 0.757      ;
; 0.598 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.271      ; 0.770      ;
; 0.599 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.250      ; 0.762      ;
; 0.599 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.251      ; 0.758      ;
; 0.600 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.263      ; 0.771      ;
; 0.600 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.264      ; 0.773      ;
; 0.606 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.268      ; 0.771      ;
; 0.613 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.220      ; 0.752      ;
; 0.620 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.220      ; 0.756      ;
; 0.623 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.220      ; 0.753      ;
; 0.633 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.222      ; 0.749      ;
; 0.633 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.240      ; 0.710      ;
; 0.654 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.245      ; 0.688      ;
; 0.668 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.191      ; 0.682      ;
; 0.668 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.271      ; 0.698      ;
; 0.669 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.191      ; 0.683      ;
; 0.679 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.271      ; 0.698      ;
; 0.683 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.272      ; 0.696      ;
; 0.882 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 0.500        ; 1.270      ; 0.494      ;
; 0.937 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.196      ; 0.857      ;
; 0.940 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.180      ; 0.848      ;
; 0.943 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.180      ; 0.845      ;
; 0.943 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.181      ; 0.847      ;
; 0.944 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.193      ; 0.855      ;
; 0.946 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.195      ; 0.846      ;
; 0.948 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.179      ; 0.842      ;
; 0.956 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.184      ; 0.834      ;
; 0.958 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.195      ; 0.843      ;
; 0.965 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.184      ; 0.833      ;
; 0.968 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.182      ; 0.827      ;
; 1.010 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.175      ; 0.776      ;
; 1.014 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.175      ; 0.772      ;
; 1.014 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.174      ; 0.771      ;
; 1.028 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.201      ; 0.771      ;
; 1.036 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.199      ; 0.772      ;
; 1.043 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.217      ; 0.771      ;
; 1.045 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.200      ; 0.768      ;
; 1.046 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.205      ; 0.756      ;
; 1.048 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.215      ; 0.771      ;
; 1.049 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.166      ; 0.753      ;
; 1.051 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.146      ; 0.744      ;
; 1.052 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.205      ; 0.764      ;
; 1.053 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.204      ; 0.757      ;
; 1.053 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.217      ; 0.773      ;
; 1.055 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.217      ; 0.770      ;
; 1.057 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.164      ; 0.746      ;
; 1.061 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.219      ; 0.768      ;
; 1.066 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.164      ; 0.749      ;
; 1.071 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.166      ; 0.747      ;
; 1.092 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.186      ; 0.707      ;
; 1.103 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.200      ; 0.693      ;
; 1.107 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.180      ; 0.684      ;
; 1.109 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.149      ; 0.678      ;
; 1.121 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.220      ; 0.697      ;
; 1.121 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.218      ; 0.693      ;
; 1.123 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.148      ; 0.679      ;
; 1.124 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.217      ; 0.699      ;
; 1.336 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 1.000        ; 1.219      ; 0.490      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'M0_ARADDR[30]'                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.729 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.219      ; 0.490      ;
; -0.525 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.218      ; 0.693      ;
; -0.523 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.220      ; 0.697      ;
; -0.518 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.217      ; 0.699      ;
; -0.507 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.200      ; 0.693      ;
; -0.496 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.180      ; 0.684      ;
; -0.479 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.186      ; 0.707      ;
; -0.471 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.149      ; 0.678      ;
; -0.469 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.148      ; 0.679      ;
; -0.451 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.219      ; 0.768      ;
; -0.449 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.205      ; 0.756      ;
; -0.447 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.204      ; 0.757      ;
; -0.447 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.217      ; 0.770      ;
; -0.446 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.217      ; 0.771      ;
; -0.444 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.215      ; 0.771      ;
; -0.444 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.217      ; 0.773      ;
; -0.441 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.205      ; 0.764      ;
; -0.432 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.200      ; 0.768      ;
; -0.430 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.201      ; 0.771      ;
; -0.427 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.199      ; 0.772      ;
; -0.419 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.166      ; 0.747      ;
; -0.418 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.164      ; 0.746      ;
; -0.415 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.164      ; 0.749      ;
; -0.413 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.166      ; 0.753      ;
; -0.403 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.175      ; 0.772      ;
; -0.403 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.174      ; 0.771      ;
; -0.402 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.146      ; 0.744      ;
; -0.399 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.175      ; 0.776      ;
; -0.355 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.182      ; 0.827      ;
; -0.352 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.195      ; 0.843      ;
; -0.351 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.184      ; 0.833      ;
; -0.350 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.184      ; 0.834      ;
; -0.349 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.195      ; 0.846      ;
; -0.339 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.196      ; 0.857      ;
; -0.338 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.193      ; 0.855      ;
; -0.337 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.179      ; 0.842      ;
; -0.335 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.180      ; 0.845      ;
; -0.334 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.181      ; 0.847      ;
; -0.332 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; 0.000        ; 1.180      ; 0.848      ;
; -0.276 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[3]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.270      ; 0.494      ;
; -0.076 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.272      ; 0.696      ;
; -0.073 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.271      ; 0.698      ;
; -0.073 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.271      ; 0.698      ;
; -0.057 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[8]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.245      ; 0.688      ;
; -0.030 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[3]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.240      ; 0.710      ;
; -0.009 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.191      ; 0.682      ;
; -0.008 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[2]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.191      ; 0.683      ;
; -0.001 ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[21] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.271      ; 0.770      ;
; 0.003  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[0] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.268      ; 0.771      ;
; 0.005  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arburst[1] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.269      ; 0.774      ;
; 0.006  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[1]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.251      ; 0.757      ;
; 0.007  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[22] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.251      ; 0.758      ;
; 0.007  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[0]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.268      ; 0.775      ;
; 0.008  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[1]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.263      ; 0.771      ;
; 0.009  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arsize[2]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.264      ; 0.773      ;
; 0.012  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[1]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.250      ; 0.762      ;
; 0.019  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.252      ; 0.771      ;
; 0.020  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[23] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.251      ; 0.771      ;
; 0.022  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[27] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.251      ; 0.773      ;
; 0.027  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[6]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.222      ; 0.749      ;
; 0.032  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[9]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.220      ; 0.752      ;
; 0.033  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[2]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.220      ; 0.753      ;
; 0.036  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[4]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.220      ; 0.756      ;
; 0.048  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[26] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.226      ; 0.774      ;
; 0.051  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[25] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.225      ; 0.776      ;
; 0.053  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[20] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.195      ; 0.748      ;
; 0.053  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[24] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.224      ; 0.777      ;
; 0.091  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.251      ; 0.842      ;
; 0.094  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.252      ; 0.846      ;
; 0.099  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[28] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.230      ; 0.829      ;
; 0.103  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[29] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.228      ; 0.831      ;
; 0.105  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.249      ; 0.854      ;
; 0.105  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.249      ; 0.854      ;
; 0.105  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_arlen[0]   ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.230      ; 0.835      ;
; 0.117  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[5]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.230      ; 0.847      ;
; 0.117  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.228      ; 0.845      ;
; 0.119  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[7]  ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.228      ; 0.847      ;
; 0.119  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0] ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ; G_clk        ; M0_ARADDR[30] ; -0.500       ; 1.229      ; 0.848      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G_clk'                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                                                                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.261 ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; 0.000        ; 1.646      ; 1.537      ;
; 0.215  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; M0_ARADDR[30]                                                                                                                                             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; M0_ARADDR[30] ; G_clk       ; -0.500       ; 1.646      ; 1.537      ;
; 0.297  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.449      ;
; 0.301  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.453      ;
; 0.392  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; G_clk         ; G_clk       ; 0.000        ; 0.358      ; 0.902      ;
; 0.479  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.631      ;
; 0.513  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; -0.001     ; 0.664      ;
; 0.516  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.669      ;
; 0.527  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.679      ;
; 0.546  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; -0.001     ; 0.706      ;
; 0.559  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.711      ;
; 0.591  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.743      ;
; 0.606  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.758      ;
; 0.613  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.765      ;
; 0.624  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.776      ;
; 0.625  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.777      ;
; 0.631  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.679  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.831      ;
; 0.679  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.831      ;
; 0.700  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.852      ;
; 0.716  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.868      ;
; 0.718  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.870      ;
; 0.718  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.870      ;
; 0.758  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.910      ;
; 0.766  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.918      ;
; 0.806  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.958      ;
; 0.836  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ; G_clk         ; G_clk       ; 0.000        ; 0.000      ; 0.988      ;
; 0.925  ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ; G_clk         ; G_clk       ; 0.000        ; 0.001      ; 1.078      ;
; 0.938  ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ; G_clk         ; G_clk       ; 0.000        ; -0.358     ; 0.732      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G_clk'                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G_clk ; Rise       ; G_clk                                                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|AW_HandShake_Checker:u_AR_HandShake_Checker|HandShake_Done ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Arbiter:u_Read_Arbiter|Selected_Master[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.Idle_address                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M0_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_address.M1_Address                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Idle_slave                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave.Slave1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Idle_slave_2                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave0_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|curr_state_slave2.Slave1_2                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_clk ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|Controller:Read_controller|last_served_address                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk|combout                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk|combout                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk~clkctrl|inclk[0]                                                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk~clkctrl|inclk[0]                                                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; G_clk~clkctrl|outclk                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; G_clk~clkctrl|outclk                                                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.Idle_address|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.Idle_address|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M0_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M0_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M1_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_address.M1_Address|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Idle_slave|clk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Idle_slave|clk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave0|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave0|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave1|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave.Slave1|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Idle_slave_2|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Idle_slave_2|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave0_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave0_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave1_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|curr_state_slave2.Slave1_2|clk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|last_served_address|clk                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|Read_controller|last_served_address|clk                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_AR_HandShake_Checker|HandShake_Done|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_AR_HandShake_Checker|HandShake_Done|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Arbiter|Selected_Master[0]|clk                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_clk ; Rise       ; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Arbiter|Selected_Master[0]|clk                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'M0_ARADDR[30]'                                                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; M0_ARADDR[30] ; Rise       ; M0_ARADDR[30]                                                                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_araddr[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arburst[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[1]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arlen[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Rise       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M00_AXI_arsize[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; M0_ARADDR[30] ; Fall       ; AXI_Interconnect_Full:u_axi_interconnect|AR_Channel_Controller_Top:u_AR_Channel_Controller_Top|Read_Addr_Channel_Dec:u_Read_Addr_Channel_Dec|M01_AXI_araddr[19] ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-------------------+---------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+---------------+--------+--------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; 2.216  ; 2.216  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; -0.141 ; -0.141 ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; 2.216  ; 2.216  ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; 4.469  ; 4.469  ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; 1.913  ; 1.913  ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; 2.819  ; 2.819  ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; 2.459  ; 2.459  ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; 2.819  ; 2.819  ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; 4.628  ; 4.628  ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; 2.259  ; 2.259  ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; 3.189  ; 3.189  ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; 2.516  ; 2.516  ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; 2.453  ; 2.453  ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; 5.921  ; 5.921  ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; 0.780  ; 0.780  ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; 2.522  ; 2.522  ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; 4.244  ; 4.244  ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; 4.127  ; 4.127  ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; 3.980  ; 3.980  ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; 4.053  ; 4.053  ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; 4.122  ; 4.122  ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; 4.182  ; 4.182  ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; 4.030  ; 4.030  ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; 4.160  ; 4.160  ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; 4.112  ; 4.112  ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; 4.030  ; 4.030  ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; 4.017  ; 4.017  ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; 3.960  ; 3.960  ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; 3.842  ; 3.842  ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; 4.104  ; 4.104  ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; 4.244  ; 4.244  ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; 4.165  ; 4.165  ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; 4.235  ; 4.235  ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; 4.016  ; 4.016  ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; 3.947  ; 3.947  ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; 3.897  ; 3.897  ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; 4.026  ; 4.026  ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; 4.150  ; 4.150  ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; 3.994  ; 3.994  ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; 4.161  ; 4.161  ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; 4.082  ; 4.082  ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; 4.058  ; 4.058  ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; 3.959  ; 3.959  ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; 4.100  ; 4.100  ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; 3.991  ; 3.991  ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; 3.870  ; 3.870  ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; 3.876  ; 3.876  ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; 3.808  ; 3.808  ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; 3.737  ; 3.737  ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; 6.868  ; 6.868  ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; 6.046  ; 6.046  ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; 6.017  ; 6.017  ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; 6.091  ; 6.091  ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; 6.302  ; 6.302  ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; 6.359  ; 6.359  ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; 6.208  ; 6.208  ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; 6.372  ; 6.372  ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; 6.155  ; 6.155  ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; 6.268  ; 6.268  ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; 6.318  ; 6.318  ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; 3.737  ; 3.737  ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; 3.770  ; 3.770  ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; 6.194  ; 6.194  ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; 6.162  ; 6.162  ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; 4.461  ; 4.461  ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; 5.091  ; 5.091  ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; 6.868  ; 6.868  ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; 6.771  ; 6.771  ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; 6.741  ; 6.741  ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; 6.738  ; 6.738  ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; 6.825  ; 6.825  ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; 6.684  ; 6.684  ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; 6.808  ; 6.808  ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; 6.516  ; 6.516  ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; 6.439  ; 6.439  ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; 6.537  ; 6.537  ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; 6.509  ; 6.509  ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; 6.658  ; 6.658  ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; 6.728  ; 6.728  ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; 6.619  ; 6.619  ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; 6.766  ; 6.766  ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; 3.953  ; 3.953  ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 2.130  ; 2.130  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 1.546  ; 1.546  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 2.030  ; 2.030  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 1.864  ; 1.864  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 2.107  ; 2.107  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 1.896  ; 1.896  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 1.779  ; 1.779  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 2.013  ; 2.013  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 1.751  ; 1.751  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 2.128  ; 2.128  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 2.067  ; 2.067  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 1.967  ; 1.967  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 1.442  ; 1.442  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 1.900  ; 1.900  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 1.843  ; 1.843  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 2.130  ; 2.130  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 1.963  ; 1.963  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 1.774  ; 1.774  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 1.385  ; 1.385  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 1.715  ; 1.715  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 1.760  ; 1.760  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 1.854  ; 1.854  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 1.298  ; 1.298  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 2.000  ; 2.000  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 1.366  ; 1.366  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 1.914  ; 1.914  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 1.744  ; 1.744  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 1.965  ; 1.965  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 1.741  ; 1.741  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 1.436  ; 1.436  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 1.581  ; 1.581  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 2.003  ; 2.003  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 2.003  ; 2.003  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 1.635  ; 1.635  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 2.051  ; 2.051  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 1.747  ; 1.747  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 1.984  ; 1.984  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 2.051  ; 2.051  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 1.959  ; 1.959  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 2.009  ; 2.009  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 1.962  ; 1.962  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 1.338  ; 1.338  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 2.009  ; 2.009  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 2.233  ; 2.233  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 1.586  ; 1.586  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 2.172  ; 2.172  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 1.843  ; 1.843  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 1.931  ; 1.931  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 2.233  ; 2.233  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 1.446  ; 1.446  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 2.007  ; 2.007  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 1.479  ; 1.479  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 1.942  ; 1.942  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 1.972  ; 1.972  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 2.075  ; 2.075  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 1.518  ; 1.518  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 1.824  ; 1.824  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 1.735  ; 1.735  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 1.697  ; 1.697  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 1.811  ; 1.811  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 1.891  ; 1.891  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 1.603  ; 1.603  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 1.787  ; 1.787  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 1.604  ; 1.604  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 2.053  ; 2.053  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 1.915  ; 1.915  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 2.007  ; 2.007  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 1.756  ; 1.756  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 1.953  ; 1.953  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 1.840  ; 1.840  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 1.715  ; 1.715  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 1.824  ; 1.824  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 1.642  ; 1.642  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 1.427  ; 1.427  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 2.037  ; 2.037  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 2.037  ; 2.037  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 2.017  ; 2.017  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 2.071  ; 2.071  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 1.449  ; 1.449  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 2.067  ; 2.067  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 2.064  ; 2.064  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 2.071  ; 2.071  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 1.897  ; 1.897  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 1.513  ; 1.513  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 1.420  ; 1.420  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 1.897  ; 1.897  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 2.086  ; 2.086  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 1.491  ; 1.491  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 1.983  ; 1.983  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 1.807  ; 1.807  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 2.061  ; 2.061  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 1.825  ; 1.825  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 1.743  ; 1.743  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 1.937  ; 1.937  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 1.702  ; 1.702  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 2.077  ; 2.077  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 2.025  ; 2.025  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 1.908  ; 1.908  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 1.378  ; 1.378  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 1.842  ; 1.842  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 1.809  ; 1.809  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 2.086  ; 2.086  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 1.901  ; 1.901  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 1.733  ; 1.733  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 1.327  ; 1.327  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 1.655  ; 1.655  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 1.712  ; 1.712  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 1.812  ; 1.812  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 1.307  ; 1.307  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 1.947  ; 1.947  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 1.301  ; 1.301  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 1.866  ; 1.866  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 1.696  ; 1.696  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 1.925  ; 1.925  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 1.702  ; 1.702  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 1.403  ; 1.403  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 1.543  ; 1.543  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 1.940  ; 1.940  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 1.940  ; 1.940  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 1.595  ; 1.595  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 2.005  ; 2.005  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 1.708  ; 1.708  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 1.941  ; 1.941  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 2.005  ; 2.005  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 1.918  ; 1.918  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 1.957  ; 1.957  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 1.932  ; 1.932  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 1.293  ; 1.293  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 1.957  ; 1.957  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 2.162  ; 2.162  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 1.531  ; 1.531  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 2.125  ; 2.125  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 1.786  ; 1.786  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 1.885  ; 1.885  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 2.162  ; 2.162  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 1.410  ; 1.410  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 1.931  ; 1.931  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 1.430  ; 1.430  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 1.891  ; 1.891  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 1.930  ; 1.930  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 2.016  ; 2.016  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 1.454  ; 1.454  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 1.766  ; 1.766  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 1.701  ; 1.701  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 1.653  ; 1.653  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 1.749  ; 1.749  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 1.850  ; 1.850  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 1.545  ; 1.545  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 1.727  ; 1.727  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 1.556  ; 1.556  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 2.011  ; 2.011  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 1.924  ; 1.924  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 1.954  ; 1.954  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 1.691  ; 1.691  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 1.905  ; 1.905  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 1.792  ; 1.792  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 1.675  ; 1.675  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 1.785  ; 1.785  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 1.609  ; 1.609  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 1.389  ; 1.389  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 1.977  ; 1.977  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 1.974  ; 1.974  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 1.977  ; 1.977  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 2.030  ; 2.030  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 1.410  ; 1.410  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 2.024  ; 2.024  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 2.018  ; 2.018  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 2.030  ; 2.030  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 1.845  ; 1.845  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 1.483  ; 1.483  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 1.375  ; 1.375  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 1.845  ; 1.845  ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-------------------+---------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+---------------+--------+--------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; 0.261  ; 0.261  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; 0.261  ; 0.261  ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; -2.096 ; -2.096 ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; -2.129 ; -2.129 ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; -1.712 ; -1.712 ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; -2.339 ; -2.339 ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; -2.339 ; -2.339 ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; -2.699 ; -2.699 ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; -2.200 ; -2.200 ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; -1.921 ; -1.921 ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; -2.412 ; -2.412 ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; -2.115 ; -2.115 ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; -1.997 ; -1.997 ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; -2.713 ; -2.713 ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; -0.313 ; -0.313 ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; -2.120 ; -2.120 ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; -2.810 ; -2.810 ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; -3.200 ; -3.200 ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; -3.053 ; -3.053 ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; -3.126 ; -3.126 ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; -3.195 ; -3.195 ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; -3.255 ; -3.255 ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; -3.103 ; -3.103 ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; -3.233 ; -3.233 ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; -3.185 ; -3.185 ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; -3.103 ; -3.103 ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; -3.090 ; -3.090 ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; -3.033 ; -3.033 ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; -2.915 ; -2.915 ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; -3.177 ; -3.177 ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; -3.317 ; -3.317 ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; -3.238 ; -3.238 ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; -3.308 ; -3.308 ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; -3.089 ; -3.089 ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; -3.020 ; -3.020 ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; -2.970 ; -2.970 ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; -3.099 ; -3.099 ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; -3.223 ; -3.223 ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; -3.067 ; -3.067 ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; -3.234 ; -3.234 ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; -3.155 ; -3.155 ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; -3.131 ; -3.131 ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; -3.032 ; -3.032 ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; -3.173 ; -3.173 ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; -3.064 ; -3.064 ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; -2.943 ; -2.943 ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; -2.949 ; -2.949 ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; -2.881 ; -2.881 ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; -2.810 ; -2.810 ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; -3.153 ; -3.153 ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; -5.462 ; -5.462 ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; -5.433 ; -5.433 ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; -5.507 ; -5.507 ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; -5.718 ; -5.718 ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; -5.775 ; -5.775 ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; -5.624 ; -5.624 ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; -5.788 ; -5.788 ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; -5.571 ; -5.571 ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; -5.684 ; -5.684 ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; -5.734 ; -5.734 ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; -3.153 ; -3.153 ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; -3.186 ; -3.186 ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; -5.610 ; -5.610 ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; -5.578 ; -5.578 ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; -3.877 ; -3.877 ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; -4.507 ; -4.507 ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; -6.284 ; -6.284 ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; -6.187 ; -6.187 ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; -6.157 ; -6.157 ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; -6.154 ; -6.154 ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; -6.241 ; -6.241 ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; -6.100 ; -6.100 ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; -6.224 ; -6.224 ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; -5.932 ; -5.932 ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; -5.855 ; -5.855 ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; -5.953 ; -5.953 ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; -5.925 ; -5.925 ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; -6.074 ; -6.074 ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; -6.144 ; -6.144 ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; -6.035 ; -6.035 ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; -6.182 ; -6.182 ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; -3.370 ; -3.370 ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -0.909 ; -0.909 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.144 ; -1.144 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -1.641 ; -1.641 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -1.515 ; -1.515 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -1.714 ; -1.714 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -1.532 ; -1.532 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -1.390 ; -1.390 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -1.652 ; -1.652 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -1.359 ; -1.359 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -1.724 ; -1.724 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -1.719 ; -1.719 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -1.605 ; -1.605 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -1.048 ; -1.048 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -1.498 ; -1.498 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -1.456 ; -1.456 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -1.736 ; -1.736 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -1.559 ; -1.559 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -1.382 ; -1.382 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -0.982 ; -0.982 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -1.321 ; -1.321 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -1.369 ; -1.369 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -1.503 ; -1.503 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -0.909 ; -0.909 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -1.597 ; -1.597 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -0.964 ; -0.964 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -1.525 ; -1.525 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -1.355 ; -1.355 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -1.576 ; -1.576 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -1.350 ; -1.350 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.049 ; -1.049 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.195 ; -1.195 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.244 ; -1.244 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -1.600 ; -1.600 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.244 ; -1.244 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -1.353 ; -1.353 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -1.353 ; -1.353 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -1.590 ; -1.590 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -1.705 ; -1.705 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -1.572 ; -1.572 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -0.946 ; -0.946 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -1.572 ; -1.572 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -0.946 ; -0.946 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -1.613 ; -1.613 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.184 ; -1.184 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -1.783 ; -1.783 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -1.494 ; -1.494 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -1.538 ; -1.538 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -1.869 ; -1.869 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.057 ; -1.057 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -1.646 ; -1.646 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.087 ; -1.087 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -1.538 ; -1.538 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -1.624 ; -1.624 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -1.713 ; -1.713 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.124 ; -1.124 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -1.422 ; -1.422 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -1.348 ; -1.348 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.303 ; -1.303 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -1.407 ; -1.407 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -1.499 ; -1.499 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.200 ; -1.200 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -1.393 ; -1.393 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.213 ; -1.213 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -1.702 ; -1.702 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -1.526 ; -1.526 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -1.604 ; -1.604 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -1.354 ; -1.354 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -1.564 ; -1.564 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -1.451 ; -1.451 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -1.326 ; -1.326 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -1.433 ; -1.433 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.255 ; -1.255 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -1.634 ; -1.634 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.055 ; -1.055 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.055 ; -1.055 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -1.673 ; -1.673 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -1.718 ; -1.718 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -1.684 ; -1.684 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -1.028 ; -1.028 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.123 ; -1.123 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -1.028 ; -1.028 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -1.501 ; -1.501 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -0.904 ; -0.904 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.088 ; -1.088 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -1.594 ; -1.594 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -1.463 ; -1.463 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -1.667 ; -1.667 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -1.481 ; -1.481 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -1.344 ; -1.344 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -1.597 ; -1.597 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -1.313 ; -1.313 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -1.674 ; -1.674 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -1.670 ; -1.670 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -1.567 ; -1.567 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -0.991 ; -0.991 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -1.448 ; -1.448 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -1.407 ; -1.407 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -1.681 ; -1.681 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -1.508 ; -1.508 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -1.333 ; -1.333 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -0.925 ; -0.925 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -1.264 ; -1.264 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -1.320 ; -1.320 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -1.458 ; -1.458 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -0.904 ; -0.904 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -1.553 ; -1.553 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -0.914 ; -0.914 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -1.477 ; -1.477 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -1.309 ; -1.309 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -1.527 ; -1.527 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -1.299 ; -1.299 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.003 ; -1.003 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.149 ; -1.149 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.193 ; -1.193 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -1.549 ; -1.549 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.193 ; -1.193 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -1.308 ; -1.308 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -1.308 ; -1.308 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -1.543 ; -1.543 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -1.666 ; -1.666 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -1.521 ; -1.521 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -0.901 ; -0.901 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -1.530 ; -1.530 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -0.901 ; -0.901 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -1.566 ; -1.566 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -0.995 ; -0.995 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.128 ; -1.128 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -1.736 ; -1.736 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -1.442 ; -1.442 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -1.491 ; -1.491 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -1.818 ; -1.818 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.011 ; -1.011 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -1.591 ; -1.591 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -1.488 ; -1.488 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -1.675 ; -1.675 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.067 ; -1.067 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -1.372 ; -1.372 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -1.299 ; -1.299 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.248 ; -1.248 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -1.356 ; -1.356 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -1.450 ; -1.450 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.143 ; -1.143 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -1.336 ; -1.336 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.164 ; -1.164 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -1.657 ; -1.657 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -1.521 ; -1.521 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -1.560 ; -1.560 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -1.304 ; -1.304 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -1.516 ; -1.516 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -1.405 ; -1.405 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -1.277 ; -1.277 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -1.382 ; -1.382 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.209 ; -1.209 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -0.995 ; -0.995 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -1.583 ; -1.583 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.010 ; -1.010 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.010 ; -1.010 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -1.679 ; -1.679 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -1.633 ; -1.633 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -0.983 ; -0.983 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.081 ; -1.081 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -0.983 ; -0.983 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -1.454 ; -1.454 ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+---------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+-------+-------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 4.233 ; 4.233 ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 4.236 ; 4.236 ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 4.329 ; 4.329 ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 4.223 ; 4.223 ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 6.287 ; 6.287 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 6.287 ; 6.287 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 6.076 ; 6.076 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 6.094 ; 6.094 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 6.269 ; 6.269 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 6.185 ; 6.185 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 5.914 ; 5.914 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 6.151 ; 6.151 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 5.843 ; 5.843 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 5.704 ; 5.704 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 5.464 ; 5.464 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 5.612 ; 5.612 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 5.587 ; 5.587 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 5.580 ; 5.580 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 5.583 ; 5.583 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 5.717 ; 5.717 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 6.118 ; 6.118 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 5.930 ; 5.930 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 5.856 ; 5.856 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 5.825 ; 5.825 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 5.859 ; 5.859 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 5.802 ; 5.802 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 5.487 ; 5.487 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 5.908 ; 5.908 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 5.863 ; 5.863 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 5.877 ; 5.877 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 5.979 ; 5.979 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 5.995 ; 5.995 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 5.936 ; 5.936 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 5.960 ; 5.960 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 5.760 ; 5.760 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 5.874 ; 5.874 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 5.758 ; 5.758 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 6.040 ; 6.040 ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 5.283 ; 5.283 ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 5.347 ; 5.347 ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 5.334 ; 5.334 ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 5.301 ; 5.301 ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 5.364 ; 5.364 ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 5.269 ; 5.269 ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 5.363 ; 5.363 ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 6.040 ; 6.040 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 5.893 ; 5.893 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 5.822 ; 5.822 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 6.030 ; 6.030 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 5.814 ; 5.814 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 6.019 ; 6.019 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 5.314 ; 5.314 ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 5.405 ; 5.405 ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 5.365 ; 5.365 ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 5.377 ; 5.377 ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 5.299 ; 5.299 ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 5.147 ; 5.147 ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 6.037 ; 6.037 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 5.268 ; 5.268 ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 5.593 ; 5.593 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 5.773 ; 5.773 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 5.835 ; 5.835 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 5.816 ; 5.816 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 5.703 ; 5.703 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 5.600 ; 5.600 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 5.635 ; 5.635 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 4.180 ; 4.180 ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 3.943 ; 3.943 ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 4.064 ; 4.064 ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 4.697 ; 4.697 ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 4.161 ; 4.161 ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 3.967 ; 3.967 ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 4.161 ; 4.161 ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 4.054 ; 4.054 ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 4.054 ; 4.054 ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 3.974 ; 3.974 ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 4.098 ; 4.098 ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 3.956 ; 3.956 ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 5.146 ; 5.146 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 4.121 ; 4.121 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 4.610 ; 4.610 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 4.781 ; 4.781 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 4.836 ; 4.836 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 4.246 ; 4.246 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 5.079 ; 5.079 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 4.424 ; 4.424 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 5.094 ; 5.094 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 4.653 ; 4.653 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 4.450 ; 4.450 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 4.964 ; 4.964 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 4.420 ; 4.420 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 4.816 ; 4.816 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 4.804 ; 4.804 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 4.085 ; 4.085 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 4.285 ; 4.285 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 4.272 ; 4.272 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 4.414 ; 4.414 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 4.474 ; 4.474 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 4.681 ; 4.681 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 5.146 ; 5.146 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 4.115 ; 4.115 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 4.789 ; 4.789 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 4.800 ; 4.800 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 4.811 ; 4.811 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 4.117 ; 4.117 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 4.465 ; 4.465 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 4.429 ; 4.429 ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 4.594 ; 4.594 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 4.594 ; 4.594 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 4.432 ; 4.432 ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 4.856 ; 4.856 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 4.242 ; 4.242 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 4.856 ; 4.856 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 4.801 ; 4.801 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 4.404 ; 4.404 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 4.123 ; 4.123 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 5.171 ; 5.171 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 4.469 ; 4.469 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 5.171 ; 5.171 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 4.494 ; 4.494 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 4.718 ; 4.718 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 5.048 ; 5.048 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 4.145 ; 4.145 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 4.700 ; 4.700 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 5.011 ; 5.011 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 4.921 ; 4.921 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 4.516 ; 4.516 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 4.861 ; 4.861 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 4.834 ; 4.834 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 5.106 ; 5.106 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 4.295 ; 4.295 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 4.328 ; 4.328 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 4.335 ; 4.335 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 4.854 ; 4.854 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 5.156 ; 5.156 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 4.447 ; 4.447 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 4.656 ; 4.656 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 4.659 ; 4.659 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 4.796 ; 4.796 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 4.315 ; 4.315 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 4.322 ; 4.322 ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 5.013 ; 5.013 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 4.484 ; 4.484 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 5.013 ; 5.013 ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 5.017 ; 5.017 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 4.458 ; 4.458 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 4.526 ; 4.526 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 5.017 ; 5.017 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 4.769 ; 4.769 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 4.454 ; 4.454 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+---------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+-------+-------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 3.710 ; 3.710 ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 3.718 ; 3.718 ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 4.307 ; 4.307 ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 4.185 ; 4.185 ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 5.464 ; 5.464 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 6.287 ; 6.287 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 6.076 ; 6.076 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 6.094 ; 6.094 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 6.269 ; 6.269 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 6.185 ; 6.185 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 5.914 ; 5.914 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 6.151 ; 6.151 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 5.843 ; 5.843 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 5.704 ; 5.704 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 5.464 ; 5.464 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 5.612 ; 5.612 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 5.587 ; 5.587 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 5.580 ; 5.580 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 5.583 ; 5.583 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 5.717 ; 5.717 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 6.118 ; 6.118 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 5.930 ; 5.930 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 5.856 ; 5.856 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 5.825 ; 5.825 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 5.859 ; 5.859 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 5.802 ; 5.802 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 5.487 ; 5.487 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 5.908 ; 5.908 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 5.863 ; 5.863 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 5.877 ; 5.877 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 5.979 ; 5.979 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 5.995 ; 5.995 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 5.936 ; 5.936 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 5.960 ; 5.960 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 5.760 ; 5.760 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 5.874 ; 5.874 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 5.758 ; 5.758 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 5.147 ; 5.147 ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 5.283 ; 5.283 ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 5.347 ; 5.347 ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 5.334 ; 5.334 ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 5.301 ; 5.301 ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 5.364 ; 5.364 ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 5.269 ; 5.269 ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 5.363 ; 5.363 ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 6.040 ; 6.040 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 5.893 ; 5.893 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 5.822 ; 5.822 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 6.030 ; 6.030 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 5.814 ; 5.814 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 6.019 ; 6.019 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 5.314 ; 5.314 ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 5.405 ; 5.405 ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 5.365 ; 5.365 ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 5.377 ; 5.377 ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 5.299 ; 5.299 ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 5.147 ; 5.147 ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 6.037 ; 6.037 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 5.268 ; 5.268 ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 5.593 ; 5.593 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 5.773 ; 5.773 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 5.835 ; 5.835 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 5.816 ; 5.816 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 5.703 ; 5.703 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 5.600 ; 5.600 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 5.635 ; 5.635 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 4.180 ; 4.180 ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 3.943 ; 3.943 ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 3.992 ; 3.992 ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 4.042 ; 4.042 ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 3.967 ; 3.967 ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 3.967 ; 3.967 ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 4.161 ; 4.161 ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 3.974 ; 3.974 ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 4.054 ; 4.054 ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 3.974 ; 3.974 ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 4.098 ; 4.098 ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 3.956 ; 3.956 ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 4.085 ; 4.085 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 4.121 ; 4.121 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 4.610 ; 4.610 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 4.781 ; 4.781 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 4.836 ; 4.836 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 4.246 ; 4.246 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 5.079 ; 5.079 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 4.424 ; 4.424 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 5.094 ; 5.094 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 4.653 ; 4.653 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 4.450 ; 4.450 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 4.964 ; 4.964 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 4.420 ; 4.420 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 4.816 ; 4.816 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 4.804 ; 4.804 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 4.085 ; 4.085 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 4.285 ; 4.285 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 4.272 ; 4.272 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 4.414 ; 4.414 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 4.474 ; 4.474 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 4.681 ; 4.681 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 5.146 ; 5.146 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 4.115 ; 4.115 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 4.789 ; 4.789 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 4.800 ; 4.800 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 4.811 ; 4.811 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 4.117 ; 4.117 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 4.465 ; 4.465 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 4.429 ; 4.429 ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 4.432 ; 4.432 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 4.594 ; 4.594 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 4.432 ; 4.432 ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 4.242 ; 4.242 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 4.242 ; 4.242 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 4.856 ; 4.856 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 4.801 ; 4.801 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 4.123 ; 4.123 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 4.404 ; 4.404 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 4.123 ; 4.123 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 4.145 ; 4.145 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 4.469 ; 4.469 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 5.171 ; 5.171 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 4.494 ; 4.494 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 4.718 ; 4.718 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 5.048 ; 5.048 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 4.145 ; 4.145 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 4.700 ; 4.700 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 5.011 ; 5.011 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 4.921 ; 4.921 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 4.516 ; 4.516 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 4.861 ; 4.861 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 4.834 ; 4.834 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 5.106 ; 5.106 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 4.295 ; 4.295 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 4.328 ; 4.328 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 4.335 ; 4.335 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 4.854 ; 4.854 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 5.156 ; 5.156 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 4.447 ; 4.447 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 4.656 ; 4.656 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 4.659 ; 4.659 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 4.796 ; 4.796 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 4.315 ; 4.315 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 4.322 ; 4.322 ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 4.484 ; 4.484 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 4.484 ; 4.484 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 5.013 ; 5.013 ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 4.458 ; 4.458 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 4.458 ; 4.458 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 4.526 ; 4.526 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 5.017 ; 5.017 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 4.454 ; 4.454 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 4.769 ; 4.769 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 4.454 ; 4.454 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_ARADDR[31] ; ARREADY_M0   ;       ; 5.661 ; 5.661 ;       ;
; M0_ARADDR[31] ; ARREADY_M1   ;       ; 5.664 ; 5.664 ;       ;
; M0_ARADDR[31] ; ARVALID_S0   ;       ; 5.871 ; 5.871 ;       ;
; M0_ARADDR[31] ; ARVALID_S1   ;       ; 5.749 ; 5.749 ;       ;
; M0_ARVALID    ; ARVALID_S0   ; 6.367 ;       ;       ; 6.367 ;
; M0_ARVALID    ; ARVALID_S1   ; 6.247 ;       ;       ; 6.247 ;
; M0_RREADY     ; RREADY_S0    ; 5.399 ;       ;       ; 5.399 ;
; M0_RREADY     ; RREADY_S1    ; 5.425 ;       ;       ; 5.425 ;
; M1_ARADDR[30] ; ARREADY_M0   ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; M1_ARADDR[30] ; ARVALID_S0   ;       ; 5.990 ; 5.990 ;       ;
; M1_ARADDR[30] ; ARVALID_S1   ; 5.894 ;       ;       ; 5.894 ;
; M1_ARADDR[31] ; ARREADY_M0   ;       ; 6.264 ; 6.264 ;       ;
; M1_ARADDR[31] ; ARREADY_M1   ;       ; 6.267 ; 6.267 ;       ;
; M1_ARADDR[31] ; ARVALID_S0   ;       ; 6.474 ; 6.474 ;       ;
; M1_ARADDR[31] ; ARVALID_S1   ;       ; 6.352 ; 6.352 ;       ;
; M1_ARVALID    ; ARVALID_S0   ; 6.258 ;       ;       ; 6.258 ;
; M1_ARVALID    ; ARVALID_S1   ; 6.138 ;       ;       ; 6.138 ;
; M1_RREADY     ; RREADY_S0    ; 5.473 ;       ;       ; 5.473 ;
; M1_RREADY     ; RREADY_S1    ; 5.954 ;       ;       ; 5.954 ;
; S0_ARREADY    ; ARREADY_M0   ; 6.107 ;       ;       ; 6.107 ;
; S0_ARREADY    ; ARREADY_M1   ; 6.110 ;       ;       ; 6.110 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 5.322 ;       ;       ; 5.322 ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 5.133 ;       ;       ; 5.133 ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 5.118 ;       ;       ; 5.118 ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 5.193 ;       ;       ; 5.193 ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 5.032 ;       ;       ; 5.032 ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 5.096 ;       ;       ; 5.096 ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 5.448 ;       ;       ; 5.448 ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 5.298 ;       ;       ; 5.298 ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 5.254 ;       ;       ; 5.254 ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 5.234 ;       ;       ; 5.234 ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 4.973 ;       ;       ; 4.973 ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 5.150 ;       ;       ; 5.150 ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 5.012 ;       ;       ; 5.012 ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 5.018 ;       ;       ; 5.018 ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 5.657 ;       ;       ; 5.657 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 5.526 ;       ;       ; 5.526 ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 5.529 ;       ;       ; 5.529 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 5.180 ;       ;       ; 5.180 ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 5.284 ;       ;       ; 5.284 ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 5.569 ;       ;       ; 5.569 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 5.452 ;       ;       ; 5.452 ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 5.591 ;       ;       ; 5.591 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 5.562 ;       ;       ; 5.562 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 5.466 ;       ;       ; 5.466 ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 5.421 ;       ;       ; 5.421 ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 5.531 ;       ;       ; 5.531 ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 5.112 ;       ;       ; 5.112 ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 5.268 ;       ;       ; 5.268 ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 5.427 ;       ;       ; 5.427 ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 5.519 ;       ;       ; 5.519 ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 5.128 ;       ;       ; 5.128 ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 5.115 ;       ;       ; 5.115 ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 5.170 ;       ;       ; 5.170 ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 5.256 ;       ;       ; 5.256 ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 5.372 ;       ;       ; 5.372 ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 5.389 ;       ;       ; 5.389 ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 5.186 ;       ;       ; 5.186 ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 5.030 ;       ;       ; 5.030 ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 5.200 ;       ;       ; 5.200 ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 5.235 ;       ;       ; 5.235 ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 5.233 ;       ;       ; 5.233 ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 5.458 ;       ;       ; 5.458 ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 5.485 ;       ;       ; 5.485 ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 5.399 ;       ;       ; 5.399 ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 5.302 ;       ;       ; 5.302 ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 5.282 ;       ;       ; 5.282 ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 5.411 ;       ;       ; 5.411 ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 5.272 ;       ;       ; 5.272 ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 5.444 ;       ;       ; 5.444 ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 5.386 ;       ;       ; 5.386 ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 5.776 ;       ;       ; 5.776 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 5.762 ;       ;       ; 5.762 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 5.439 ;       ;       ; 5.439 ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 5.465 ;       ;       ; 5.465 ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 5.484 ;       ;       ; 5.484 ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 5.496 ;       ;       ; 5.496 ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 5.385 ;       ;       ; 5.385 ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 5.483 ;       ;       ; 5.483 ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 5.635 ;       ;       ; 5.635 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 5.509 ;       ;       ; 5.509 ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 5.351 ;       ;       ; 5.351 ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 5.366 ;       ;       ; 5.366 ;
; S0_RLAST      ; RLAST_M0     ; 5.421 ;       ;       ; 5.421 ;
; S0_RLAST      ; RLAST_M1     ; 5.511 ;       ;       ; 5.511 ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 5.235 ;       ;       ; 5.235 ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 5.268 ;       ;       ; 5.268 ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 5.279 ;       ;       ; 5.279 ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 5.153 ;       ;       ; 5.153 ;
; S0_RVALID     ; RVALID_M0    ; 5.300 ;       ;       ; 5.300 ;
; S0_RVALID     ; RVALID_M1    ; 5.342 ;       ;       ; 5.342 ;
; S1_ARREADY    ; ARREADY_M0   ; 6.278 ;       ;       ; 6.278 ;
; S1_ARREADY    ; ARREADY_M1   ; 6.281 ;       ;       ; 6.281 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 5.492 ;       ;       ; 5.492 ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 4.996 ;       ;       ; 4.996 ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 5.073 ;       ;       ; 5.073 ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 5.262 ;       ;       ; 5.262 ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 5.436 ;       ;       ; 5.436 ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 5.283 ;       ;       ; 5.283 ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 5.308 ;       ;       ; 5.308 ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 5.091 ;       ;       ; 5.091 ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 5.263 ;       ;       ; 5.263 ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 5.227 ;       ;       ; 5.227 ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 5.235 ;       ;       ; 5.235 ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 5.727 ;       ;       ; 5.727 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 5.574 ;       ;       ; 5.574 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 5.589 ;       ;       ; 5.589 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 5.412 ;       ;       ; 5.412 ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 5.388 ;       ;       ; 5.388 ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 5.334 ;       ;       ; 5.334 ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 5.211 ;       ;       ; 5.211 ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 5.405 ;       ;       ; 5.405 ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 5.525 ;       ;       ; 5.525 ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 5.548 ;       ;       ; 5.548 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 5.443 ;       ;       ; 5.443 ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 5.341 ;       ;       ; 5.341 ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 5.452 ;       ;       ; 5.452 ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 5.137 ;       ;       ; 5.137 ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 5.291 ;       ;       ; 5.291 ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 5.197 ;       ;       ; 5.197 ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 5.057 ;       ;       ; 5.057 ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 5.044 ;       ;       ; 5.044 ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 5.009 ;       ;       ; 5.009 ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 5.085 ;       ;       ; 5.085 ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 5.141 ;       ;       ; 5.141 ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 5.152 ;       ;       ; 5.152 ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 5.289 ;       ;       ; 5.289 ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 5.134 ;       ;       ; 5.134 ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 5.195 ;       ;       ; 5.195 ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 5.230 ;       ;       ; 5.230 ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 5.501 ;       ;       ; 5.501 ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 5.185 ;       ;       ; 5.185 ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 5.100 ;       ;       ; 5.100 ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 5.310 ;       ;       ; 5.310 ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 5.470 ;       ;       ; 5.470 ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 5.491 ;       ;       ; 5.491 ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 5.434 ;       ;       ; 5.434 ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 5.595 ;       ;       ; 5.595 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 5.582 ;       ;       ; 5.582 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 5.510 ;       ;       ; 5.510 ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 5.535 ;       ;       ; 5.535 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 5.584 ;       ;       ; 5.584 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 5.599 ;       ;       ; 5.599 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 5.342 ;       ;       ; 5.342 ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 5.441 ;       ;       ; 5.441 ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 5.463 ;       ;       ; 5.463 ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 5.335 ;       ;       ; 5.335 ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 5.374 ;       ;       ; 5.374 ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 5.389 ;       ;       ; 5.389 ;
; S1_RLAST      ; RLAST_M0     ; 3.540 ;       ;       ; 3.540 ;
; S1_RLAST      ; RLAST_M1     ; 3.630 ;       ;       ; 3.630 ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 5.170 ;       ;       ; 5.170 ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 5.134 ;       ;       ; 5.134 ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 5.435 ;       ;       ; 5.435 ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 5.430 ;       ;       ; 5.430 ;
; S1_RVALID     ; RVALID_M0    ; 5.297 ;       ;       ; 5.297 ;
; S1_RVALID     ; RVALID_M1    ; 5.530 ;       ;       ; 5.530 ;
+---------------+--------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_ARADDR[31] ; ARREADY_M0   ;       ; 5.661 ; 5.661 ;       ;
; M0_ARADDR[31] ; ARREADY_M1   ;       ; 5.664 ; 5.664 ;       ;
; M0_ARADDR[31] ; ARVALID_S0   ;       ; 5.871 ; 5.871 ;       ;
; M0_ARADDR[31] ; ARVALID_S1   ;       ; 5.749 ; 5.749 ;       ;
; M0_ARVALID    ; ARVALID_S0   ; 6.367 ;       ;       ; 6.367 ;
; M0_ARVALID    ; ARVALID_S1   ; 6.247 ;       ;       ; 6.247 ;
; M0_RREADY     ; RREADY_S0    ; 5.399 ;       ;       ; 5.399 ;
; M0_RREADY     ; RREADY_S1    ; 5.425 ;       ;       ; 5.425 ;
; M1_ARADDR[30] ; ARREADY_M0   ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; M1_ARADDR[30] ; ARVALID_S0   ;       ; 5.990 ; 5.990 ;       ;
; M1_ARADDR[30] ; ARVALID_S1   ; 5.894 ;       ;       ; 5.894 ;
; M1_ARADDR[31] ; ARREADY_M0   ;       ; 6.264 ; 6.264 ;       ;
; M1_ARADDR[31] ; ARREADY_M1   ;       ; 6.267 ; 6.267 ;       ;
; M1_ARADDR[31] ; ARVALID_S0   ;       ; 6.474 ; 6.474 ;       ;
; M1_ARADDR[31] ; ARVALID_S1   ;       ; 6.352 ; 6.352 ;       ;
; M1_ARVALID    ; ARVALID_S0   ; 6.258 ;       ;       ; 6.258 ;
; M1_ARVALID    ; ARVALID_S1   ; 6.138 ;       ;       ; 6.138 ;
; M1_RREADY     ; RREADY_S0    ; 5.473 ;       ;       ; 5.473 ;
; M1_RREADY     ; RREADY_S1    ; 5.954 ;       ;       ; 5.954 ;
; S0_ARREADY    ; ARREADY_M0   ; 6.107 ;       ;       ; 6.107 ;
; S0_ARREADY    ; ARREADY_M1   ; 6.110 ;       ;       ; 6.110 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 5.322 ;       ;       ; 5.322 ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 5.133 ;       ;       ; 5.133 ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 5.118 ;       ;       ; 5.118 ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 5.193 ;       ;       ; 5.193 ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 5.032 ;       ;       ; 5.032 ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 5.096 ;       ;       ; 5.096 ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 5.448 ;       ;       ; 5.448 ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 5.298 ;       ;       ; 5.298 ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 5.254 ;       ;       ; 5.254 ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 5.234 ;       ;       ; 5.234 ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 4.973 ;       ;       ; 4.973 ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 5.150 ;       ;       ; 5.150 ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 5.012 ;       ;       ; 5.012 ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 5.018 ;       ;       ; 5.018 ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 5.657 ;       ;       ; 5.657 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 5.526 ;       ;       ; 5.526 ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 5.529 ;       ;       ; 5.529 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 5.180 ;       ;       ; 5.180 ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 5.284 ;       ;       ; 5.284 ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 5.569 ;       ;       ; 5.569 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 5.452 ;       ;       ; 5.452 ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 5.591 ;       ;       ; 5.591 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 5.562 ;       ;       ; 5.562 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 5.466 ;       ;       ; 5.466 ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 5.421 ;       ;       ; 5.421 ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 5.531 ;       ;       ; 5.531 ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 5.112 ;       ;       ; 5.112 ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 5.268 ;       ;       ; 5.268 ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 5.427 ;       ;       ; 5.427 ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 5.519 ;       ;       ; 5.519 ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 5.128 ;       ;       ; 5.128 ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 5.115 ;       ;       ; 5.115 ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 5.170 ;       ;       ; 5.170 ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 5.256 ;       ;       ; 5.256 ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 5.372 ;       ;       ; 5.372 ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 5.389 ;       ;       ; 5.389 ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 5.186 ;       ;       ; 5.186 ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 5.030 ;       ;       ; 5.030 ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 5.200 ;       ;       ; 5.200 ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 5.235 ;       ;       ; 5.235 ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 5.233 ;       ;       ; 5.233 ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 5.458 ;       ;       ; 5.458 ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 5.485 ;       ;       ; 5.485 ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 5.399 ;       ;       ; 5.399 ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 5.302 ;       ;       ; 5.302 ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 5.282 ;       ;       ; 5.282 ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 5.411 ;       ;       ; 5.411 ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 5.272 ;       ;       ; 5.272 ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 5.444 ;       ;       ; 5.444 ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 5.386 ;       ;       ; 5.386 ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 5.776 ;       ;       ; 5.776 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 5.762 ;       ;       ; 5.762 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 5.439 ;       ;       ; 5.439 ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 5.465 ;       ;       ; 5.465 ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 5.484 ;       ;       ; 5.484 ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 5.496 ;       ;       ; 5.496 ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 5.385 ;       ;       ; 5.385 ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 5.483 ;       ;       ; 5.483 ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 5.635 ;       ;       ; 5.635 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 5.509 ;       ;       ; 5.509 ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 5.351 ;       ;       ; 5.351 ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 5.366 ;       ;       ; 5.366 ;
; S0_RLAST      ; RLAST_M0     ; 5.421 ;       ;       ; 5.421 ;
; S0_RLAST      ; RLAST_M1     ; 5.511 ;       ;       ; 5.511 ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 5.235 ;       ;       ; 5.235 ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 5.268 ;       ;       ; 5.268 ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 5.279 ;       ;       ; 5.279 ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 5.153 ;       ;       ; 5.153 ;
; S0_RVALID     ; RVALID_M0    ; 5.300 ;       ;       ; 5.300 ;
; S0_RVALID     ; RVALID_M1    ; 5.342 ;       ;       ; 5.342 ;
; S1_ARREADY    ; ARREADY_M0   ; 6.278 ;       ;       ; 6.278 ;
; S1_ARREADY    ; ARREADY_M1   ; 6.281 ;       ;       ; 6.281 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 5.492 ;       ;       ; 5.492 ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 4.996 ;       ;       ; 4.996 ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 5.073 ;       ;       ; 5.073 ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 5.262 ;       ;       ; 5.262 ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 5.436 ;       ;       ; 5.436 ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 5.283 ;       ;       ; 5.283 ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 5.308 ;       ;       ; 5.308 ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 5.091 ;       ;       ; 5.091 ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 5.263 ;       ;       ; 5.263 ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 5.227 ;       ;       ; 5.227 ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 5.235 ;       ;       ; 5.235 ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 5.727 ;       ;       ; 5.727 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 5.574 ;       ;       ; 5.574 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 5.589 ;       ;       ; 5.589 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 5.412 ;       ;       ; 5.412 ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 5.388 ;       ;       ; 5.388 ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 5.334 ;       ;       ; 5.334 ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 5.211 ;       ;       ; 5.211 ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 5.405 ;       ;       ; 5.405 ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 5.525 ;       ;       ; 5.525 ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 5.548 ;       ;       ; 5.548 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 5.443 ;       ;       ; 5.443 ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 5.341 ;       ;       ; 5.341 ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 5.452 ;       ;       ; 5.452 ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 5.137 ;       ;       ; 5.137 ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 5.291 ;       ;       ; 5.291 ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 5.197 ;       ;       ; 5.197 ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 5.057 ;       ;       ; 5.057 ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 5.044 ;       ;       ; 5.044 ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 5.009 ;       ;       ; 5.009 ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 5.085 ;       ;       ; 5.085 ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 5.141 ;       ;       ; 5.141 ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 5.152 ;       ;       ; 5.152 ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 5.289 ;       ;       ; 5.289 ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 5.134 ;       ;       ; 5.134 ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 5.195 ;       ;       ; 5.195 ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 5.230 ;       ;       ; 5.230 ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 5.501 ;       ;       ; 5.501 ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 5.185 ;       ;       ; 5.185 ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 5.100 ;       ;       ; 5.100 ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 5.310 ;       ;       ; 5.310 ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 5.470 ;       ;       ; 5.470 ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 5.491 ;       ;       ; 5.491 ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 5.434 ;       ;       ; 5.434 ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 5.595 ;       ;       ; 5.595 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 5.582 ;       ;       ; 5.582 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 5.510 ;       ;       ; 5.510 ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 5.535 ;       ;       ; 5.535 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 5.584 ;       ;       ; 5.584 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 5.599 ;       ;       ; 5.599 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 5.342 ;       ;       ; 5.342 ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 5.441 ;       ;       ; 5.441 ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 5.463 ;       ;       ; 5.463 ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 5.335 ;       ;       ; 5.335 ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 5.374 ;       ;       ; 5.374 ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 5.389 ;       ;       ; 5.389 ;
; S1_RLAST      ; RLAST_M0     ; 3.540 ;       ;       ; 3.540 ;
; S1_RLAST      ; RLAST_M1     ; 3.630 ;       ;       ; 3.630 ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 5.170 ;       ;       ; 5.170 ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 5.134 ;       ;       ; 5.134 ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 5.435 ;       ;       ; 5.435 ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 5.430 ;       ;       ; 5.430 ;
; S1_RVALID     ; RVALID_M0    ; 5.297 ;       ;       ; 5.297 ;
; S1_RVALID     ; RVALID_M1    ; 5.530 ;       ;       ; 5.530 ;
+---------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.546  ; -1.321  ; N/A      ; N/A     ; -1.380              ;
;  G_clk           ; -1.546  ; -0.261  ; N/A      ; N/A     ; -1.380              ;
;  M0_ARADDR[30]   ; 0.020   ; -1.321  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -10.571 ; -30.106 ; 0.0      ; 0.0     ; -14.602             ;
;  G_clk           ; -10.571 ; -0.261  ; N/A      ; N/A     ; -13.380             ;
;  M0_ARADDR[30]   ; 0.000   ; -30.106 ; N/A      ; N/A     ; -1.222              ;
+------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-------------------+---------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+---------------+--------+--------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; 4.308  ; 4.308  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; 0.524  ; 0.524  ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; 4.308  ; 4.308  ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; 9.077  ; 9.077  ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; 3.665  ; 3.665  ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; 5.432  ; 5.432  ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; 4.864  ; 4.864  ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; 5.432  ; 5.432  ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; 9.408  ; 9.408  ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; 4.446  ; 4.446  ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; 6.492  ; 6.492  ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; 5.018  ; 5.018  ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; 4.926  ; 4.926  ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; 11.967 ; 11.967 ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; 2.256  ; 2.256  ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; 5.048  ; 5.048  ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; 8.825  ; 8.825  ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; 8.578  ; 8.578  ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; 8.243  ; 8.243  ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; 8.362  ; 8.362  ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; 8.543  ; 8.543  ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; 8.681  ; 8.681  ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; 8.371  ; 8.371  ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; 8.682  ; 8.682  ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; 8.500  ; 8.500  ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; 8.362  ; 8.362  ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; 8.321  ; 8.321  ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; 8.157  ; 8.157  ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; 7.988  ; 7.988  ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; 8.501  ; 8.501  ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; 8.825  ; 8.825  ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; 8.608  ; 8.608  ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; 8.789  ; 8.789  ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; 8.346  ; 8.346  ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; 8.164  ; 8.164  ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; 8.068  ; 8.068  ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; 8.378  ; 8.378  ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; 8.577  ; 8.577  ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; 8.225  ; 8.225  ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; 8.608  ; 8.608  ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; 8.402  ; 8.402  ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; 8.445  ; 8.445  ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; 8.184  ; 8.184  ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; 8.514  ; 8.514  ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; 8.270  ; 8.270  ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; 8.006  ; 8.006  ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; 7.990  ; 7.990  ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; 7.813  ; 7.813  ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; 7.690  ; 7.690  ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; 14.215 ; 14.215 ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; 12.225 ; 12.225 ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; 12.166 ; 12.166 ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; 12.373 ; 12.373 ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; 12.826 ; 12.826 ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; 12.935 ; 12.935 ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; 12.650 ; 12.650 ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; 12.919 ; 12.919 ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; 12.424 ; 12.424 ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; 12.719 ; 12.719 ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; 12.842 ; 12.842 ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; 8.540  ; 8.540  ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; 8.610  ; 8.610  ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; 12.529 ; 12.529 ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; 12.466 ; 12.466 ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; 9.978  ; 9.978  ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; 11.585 ; 11.585 ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; 14.215 ; 14.215 ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; 14.064 ; 14.064 ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; 13.955 ; 13.955 ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; 13.962 ; 13.962 ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; 14.101 ; 14.101 ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; 13.826 ; 13.826 ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; 14.055 ; 14.055 ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; 13.478 ; 13.478 ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; 13.349 ; 13.349 ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; 13.526 ; 13.526 ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; 13.442 ; 13.442 ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; 13.818 ; 13.818 ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; 13.911 ; 13.911 ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; 13.695 ; 13.695 ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; 13.977 ; 13.977 ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; 8.045  ; 8.045  ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 3.839  ; 3.839  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 2.668  ; 2.668  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 3.677  ; 3.677  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 3.343  ; 3.343  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 3.826  ; 3.826  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 3.378  ; 3.378  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 3.101  ; 3.101  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 3.641  ; 3.641  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 3.114  ; 3.114  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 3.839  ; 3.839  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 3.736  ; 3.736  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 3.524  ; 3.524  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 2.471  ; 2.471  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 3.407  ; 3.407  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 3.265  ; 3.265  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 3.817  ; 3.817  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 3.514  ; 3.514  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 3.112  ; 3.112  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 2.351  ; 2.351  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 2.994  ; 2.994  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 3.108  ; 3.108  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 3.335  ; 3.335  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 2.176  ; 2.176  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 3.659  ; 3.659  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 2.336  ; 2.336  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 3.452  ; 3.452  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 3.082  ; 3.082  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 3.600  ; 3.600  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 3.015  ; 3.015  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 2.447  ; 2.447  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 2.777  ; 2.777  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 3.582  ; 3.582  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 3.582  ; 3.582  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 2.947  ; 2.947  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 3.708  ; 3.708  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 3.109  ; 3.109  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 3.626  ; 3.626  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 3.708  ; 3.708  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 3.438  ; 3.438  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 3.591  ; 3.591  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 3.538  ; 3.538  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 2.288  ; 2.288  ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 3.591  ; 3.591  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 4.075  ; 4.075  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 2.799  ; 2.799  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 3.934  ; 3.934  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 3.326  ; 3.326  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 3.450  ; 3.450  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 4.075  ; 4.075  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 2.463  ; 2.463  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 3.492  ; 3.492  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 2.508  ; 2.508  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 3.434  ; 3.434  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 3.502  ; 3.502  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 3.688  ; 3.688  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 2.621  ; 2.621  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 3.266  ; 3.266  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 3.009  ; 3.009  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 2.912  ; 2.912  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 3.190  ; 3.190  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 3.378  ; 3.378  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 2.811  ; 2.811  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 3.150  ; 3.150  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 2.812  ; 2.812  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 3.756  ; 3.756  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 3.345  ; 3.345  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 3.674  ; 3.674  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 3.050  ; 3.050  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 3.504  ; 3.504  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 3.239  ; 3.239  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 3.030  ; 3.030  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 3.164  ; 3.164  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 2.822  ; 2.822  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 2.437  ; 2.437  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 3.638  ; 3.638  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 3.638  ; 3.638  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 3.585  ; 3.585  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 3.758  ; 3.758  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 2.478  ; 2.478  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 3.758  ; 3.758  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 3.654  ; 3.654  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 3.724  ; 3.724  ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 3.318  ; 3.318  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 2.615  ; 2.615  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 2.433  ; 2.433  ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 3.318  ; 3.318  ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; 3.762  ; 3.762  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; 2.577  ; 2.577  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; 3.601  ; 3.601  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; 3.246  ; 3.246  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; 3.747  ; 3.747  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; 3.245  ; 3.245  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; 3.055  ; 3.055  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; 3.501  ; 3.501  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; 3.034  ; 3.034  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; 3.760  ; 3.760  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; 3.676  ; 3.676  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; 3.415  ; 3.415  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; 2.365  ; 2.365  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; 3.294  ; 3.294  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; 3.229  ; 3.229  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; 3.762  ; 3.762  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; 3.395  ; 3.395  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; 3.063  ; 3.063  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; 2.260  ; 2.260  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; 2.897  ; 2.897  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; 3.031  ; 3.031  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; 3.282  ; 3.282  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; 2.256  ; 2.256  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; 3.557  ; 3.557  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; 2.212  ; 2.212  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; 3.373  ; 3.373  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; 3.000  ; 3.000  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; 3.547  ; 3.547  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; 2.967  ; 2.967  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; 2.414  ; 2.414  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; 2.718  ; 2.718  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; 3.469  ; 3.469  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; 3.469  ; 3.469  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; 2.899  ; 2.899  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; 3.629  ; 3.629  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; 3.062  ; 3.062  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; 3.568  ; 3.568  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; 3.629  ; 3.629  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; 3.386  ; 3.386  ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; 3.506  ; 3.506  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; 3.497  ; 3.497  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; 2.213  ; 2.213  ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; 3.506  ; 3.506  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; 3.942  ; 3.942  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; 2.708  ; 2.708  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; 3.858  ; 3.858  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; 3.229  ; 3.229  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; 3.371  ; 3.371  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; 3.942  ; 3.942  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; 2.417  ; 2.417  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; 3.352  ; 3.352  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; 2.428  ; 2.428  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; 3.355  ; 3.355  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; 3.442  ; 3.442  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; 3.579  ; 3.579  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; 2.515  ; 2.515  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; 3.153  ; 3.153  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; 2.973  ; 2.973  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; 2.857  ; 2.857  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; 3.071  ; 3.071  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; 3.329  ; 3.329  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; 2.720  ; 2.720  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; 3.053  ; 3.053  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; 2.735  ; 2.735  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; 3.703  ; 3.703  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; 3.425  ; 3.425  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; 3.572  ; 3.572  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; 2.926  ; 2.926  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; 3.425  ; 3.425  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; 3.157  ; 3.157  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; 2.977  ; 2.977  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; 3.116  ; 3.116  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; 2.789  ; 2.789  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; 2.378  ; 2.378  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; 3.537  ; 3.537  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; 3.525  ; 3.525  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; 3.537  ; 3.537  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; 3.700  ; 3.700  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; 2.431  ; 2.431  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; 3.700  ; 3.700  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; 3.575  ; 3.575  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; 3.672  ; 3.672  ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; 3.233  ; 3.233  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; 2.574  ; 2.574  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; 2.358  ; 2.358  ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; 3.233  ; 3.233  ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-------------------+---------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+---------------+--------+--------+------------+-----------------+
; M0_ARADDR[*]      ; G_clk         ; 0.261  ; 0.261  ; Rise       ; G_clk           ;
;  M0_ARADDR[30]    ; G_clk         ; 0.261  ; 0.261  ; Rise       ; G_clk           ;
;  M0_ARADDR[31]    ; G_clk         ; -2.096 ; -2.096 ; Rise       ; G_clk           ;
; M0_ARVALID        ; G_clk         ; -2.129 ; -2.129 ; Rise       ; G_clk           ;
; M0_RREADY         ; G_clk         ; -1.712 ; -1.712 ; Rise       ; G_clk           ;
; M1_ARADDR[*]      ; G_clk         ; -2.339 ; -2.339 ; Rise       ; G_clk           ;
;  M1_ARADDR[30]    ; G_clk         ; -2.339 ; -2.339 ; Rise       ; G_clk           ;
;  M1_ARADDR[31]    ; G_clk         ; -2.699 ; -2.699 ; Rise       ; G_clk           ;
; M1_ARVALID        ; G_clk         ; -2.200 ; -2.200 ; Rise       ; G_clk           ;
; M1_RREADY         ; G_clk         ; -1.921 ; -1.921 ; Rise       ; G_clk           ;
; S0_ARREADY        ; G_clk         ; -2.412 ; -2.412 ; Rise       ; G_clk           ;
; S0_RLAST          ; G_clk         ; -2.115 ; -2.115 ; Rise       ; G_clk           ;
; S0_RVALID         ; G_clk         ; -1.997 ; -1.997 ; Rise       ; G_clk           ;
; S1_ARREADY        ; G_clk         ; -2.713 ; -2.713 ; Rise       ; G_clk           ;
; S1_RLAST          ; G_clk         ; -0.313 ; -0.313 ; Rise       ; G_clk           ;
; S1_RVALID         ; G_clk         ; -2.120 ; -2.120 ; Rise       ; G_clk           ;
; slave0_addr1[*]   ; G_clk         ; -2.810 ; -2.810 ; Rise       ; G_clk           ;
;  slave0_addr1[0]  ; G_clk         ; -3.200 ; -3.200 ; Rise       ; G_clk           ;
;  slave0_addr1[1]  ; G_clk         ; -3.053 ; -3.053 ; Rise       ; G_clk           ;
;  slave0_addr1[2]  ; G_clk         ; -3.126 ; -3.126 ; Rise       ; G_clk           ;
;  slave0_addr1[3]  ; G_clk         ; -3.195 ; -3.195 ; Rise       ; G_clk           ;
;  slave0_addr1[4]  ; G_clk         ; -3.255 ; -3.255 ; Rise       ; G_clk           ;
;  slave0_addr1[5]  ; G_clk         ; -3.103 ; -3.103 ; Rise       ; G_clk           ;
;  slave0_addr1[6]  ; G_clk         ; -3.233 ; -3.233 ; Rise       ; G_clk           ;
;  slave0_addr1[7]  ; G_clk         ; -3.185 ; -3.185 ; Rise       ; G_clk           ;
;  slave0_addr1[8]  ; G_clk         ; -3.103 ; -3.103 ; Rise       ; G_clk           ;
;  slave0_addr1[9]  ; G_clk         ; -3.090 ; -3.090 ; Rise       ; G_clk           ;
;  slave0_addr1[10] ; G_clk         ; -3.033 ; -3.033 ; Rise       ; G_clk           ;
;  slave0_addr1[11] ; G_clk         ; -2.915 ; -2.915 ; Rise       ; G_clk           ;
;  slave0_addr1[12] ; G_clk         ; -3.177 ; -3.177 ; Rise       ; G_clk           ;
;  slave0_addr1[13] ; G_clk         ; -3.317 ; -3.317 ; Rise       ; G_clk           ;
;  slave0_addr1[14] ; G_clk         ; -3.238 ; -3.238 ; Rise       ; G_clk           ;
;  slave0_addr1[15] ; G_clk         ; -3.308 ; -3.308 ; Rise       ; G_clk           ;
;  slave0_addr1[16] ; G_clk         ; -3.089 ; -3.089 ; Rise       ; G_clk           ;
;  slave0_addr1[17] ; G_clk         ; -3.020 ; -3.020 ; Rise       ; G_clk           ;
;  slave0_addr1[18] ; G_clk         ; -2.970 ; -2.970 ; Rise       ; G_clk           ;
;  slave0_addr1[19] ; G_clk         ; -3.099 ; -3.099 ; Rise       ; G_clk           ;
;  slave0_addr1[20] ; G_clk         ; -3.223 ; -3.223 ; Rise       ; G_clk           ;
;  slave0_addr1[21] ; G_clk         ; -3.067 ; -3.067 ; Rise       ; G_clk           ;
;  slave0_addr1[22] ; G_clk         ; -3.234 ; -3.234 ; Rise       ; G_clk           ;
;  slave0_addr1[23] ; G_clk         ; -3.155 ; -3.155 ; Rise       ; G_clk           ;
;  slave0_addr1[24] ; G_clk         ; -3.131 ; -3.131 ; Rise       ; G_clk           ;
;  slave0_addr1[25] ; G_clk         ; -3.032 ; -3.032 ; Rise       ; G_clk           ;
;  slave0_addr1[26] ; G_clk         ; -3.173 ; -3.173 ; Rise       ; G_clk           ;
;  slave0_addr1[27] ; G_clk         ; -3.064 ; -3.064 ; Rise       ; G_clk           ;
;  slave0_addr1[28] ; G_clk         ; -2.943 ; -2.943 ; Rise       ; G_clk           ;
;  slave0_addr1[29] ; G_clk         ; -2.949 ; -2.949 ; Rise       ; G_clk           ;
;  slave0_addr1[30] ; G_clk         ; -2.881 ; -2.881 ; Rise       ; G_clk           ;
;  slave0_addr1[31] ; G_clk         ; -2.810 ; -2.810 ; Rise       ; G_clk           ;
; slave1_addr1[*]   ; G_clk         ; -3.153 ; -3.153 ; Rise       ; G_clk           ;
;  slave1_addr1[0]  ; G_clk         ; -5.462 ; -5.462 ; Rise       ; G_clk           ;
;  slave1_addr1[1]  ; G_clk         ; -5.433 ; -5.433 ; Rise       ; G_clk           ;
;  slave1_addr1[2]  ; G_clk         ; -5.507 ; -5.507 ; Rise       ; G_clk           ;
;  slave1_addr1[3]  ; G_clk         ; -5.718 ; -5.718 ; Rise       ; G_clk           ;
;  slave1_addr1[4]  ; G_clk         ; -5.775 ; -5.775 ; Rise       ; G_clk           ;
;  slave1_addr1[5]  ; G_clk         ; -5.624 ; -5.624 ; Rise       ; G_clk           ;
;  slave1_addr1[6]  ; G_clk         ; -5.788 ; -5.788 ; Rise       ; G_clk           ;
;  slave1_addr1[7]  ; G_clk         ; -5.571 ; -5.571 ; Rise       ; G_clk           ;
;  slave1_addr1[8]  ; G_clk         ; -5.684 ; -5.684 ; Rise       ; G_clk           ;
;  slave1_addr1[9]  ; G_clk         ; -5.734 ; -5.734 ; Rise       ; G_clk           ;
;  slave1_addr1[10] ; G_clk         ; -3.153 ; -3.153 ; Rise       ; G_clk           ;
;  slave1_addr1[11] ; G_clk         ; -3.186 ; -3.186 ; Rise       ; G_clk           ;
;  slave1_addr1[12] ; G_clk         ; -5.610 ; -5.610 ; Rise       ; G_clk           ;
;  slave1_addr1[13] ; G_clk         ; -5.578 ; -5.578 ; Rise       ; G_clk           ;
;  slave1_addr1[14] ; G_clk         ; -3.877 ; -3.877 ; Rise       ; G_clk           ;
;  slave1_addr1[15] ; G_clk         ; -4.507 ; -4.507 ; Rise       ; G_clk           ;
;  slave1_addr1[16] ; G_clk         ; -6.284 ; -6.284 ; Rise       ; G_clk           ;
;  slave1_addr1[17] ; G_clk         ; -6.187 ; -6.187 ; Rise       ; G_clk           ;
;  slave1_addr1[18] ; G_clk         ; -6.157 ; -6.157 ; Rise       ; G_clk           ;
;  slave1_addr1[19] ; G_clk         ; -6.154 ; -6.154 ; Rise       ; G_clk           ;
;  slave1_addr1[20] ; G_clk         ; -6.241 ; -6.241 ; Rise       ; G_clk           ;
;  slave1_addr1[21] ; G_clk         ; -6.100 ; -6.100 ; Rise       ; G_clk           ;
;  slave1_addr1[22] ; G_clk         ; -6.224 ; -6.224 ; Rise       ; G_clk           ;
;  slave1_addr1[23] ; G_clk         ; -5.932 ; -5.932 ; Rise       ; G_clk           ;
;  slave1_addr1[24] ; G_clk         ; -5.855 ; -5.855 ; Rise       ; G_clk           ;
;  slave1_addr1[25] ; G_clk         ; -5.953 ; -5.953 ; Rise       ; G_clk           ;
;  slave1_addr1[26] ; G_clk         ; -5.925 ; -5.925 ; Rise       ; G_clk           ;
;  slave1_addr1[27] ; G_clk         ; -6.074 ; -6.074 ; Rise       ; G_clk           ;
;  slave1_addr1[28] ; G_clk         ; -6.144 ; -6.144 ; Rise       ; G_clk           ;
;  slave1_addr1[29] ; G_clk         ; -6.035 ; -6.035 ; Rise       ; G_clk           ;
;  slave1_addr1[30] ; G_clk         ; -6.182 ; -6.182 ; Rise       ; G_clk           ;
;  slave1_addr1[31] ; G_clk         ; -3.370 ; -3.370 ; Rise       ; G_clk           ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -0.909 ; -0.909 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.144 ; -1.144 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -1.641 ; -1.641 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -1.515 ; -1.515 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -1.714 ; -1.714 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -1.532 ; -1.532 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -1.390 ; -1.390 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -1.652 ; -1.652 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -1.359 ; -1.359 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -1.724 ; -1.724 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -1.719 ; -1.719 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -1.605 ; -1.605 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -1.048 ; -1.048 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -1.498 ; -1.498 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -1.456 ; -1.456 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -1.736 ; -1.736 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -1.559 ; -1.559 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -1.382 ; -1.382 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -0.982 ; -0.982 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -1.321 ; -1.321 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -1.369 ; -1.369 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -1.503 ; -1.503 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -0.909 ; -0.909 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -1.597 ; -1.597 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -0.964 ; -0.964 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -1.525 ; -1.525 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -1.355 ; -1.355 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -1.576 ; -1.576 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -1.350 ; -1.350 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.049 ; -1.049 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.195 ; -1.195 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.244 ; -1.244 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -1.600 ; -1.600 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.244 ; -1.244 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -1.353 ; -1.353 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -1.353 ; -1.353 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -1.590 ; -1.590 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -1.705 ; -1.705 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -1.572 ; -1.572 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -0.946 ; -0.946 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -1.572 ; -1.572 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -0.946 ; -0.946 ; Rise       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -1.613 ; -1.613 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.184 ; -1.184 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -1.783 ; -1.783 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -1.494 ; -1.494 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -1.538 ; -1.538 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -1.869 ; -1.869 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.057 ; -1.057 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -1.646 ; -1.646 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.087 ; -1.087 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -1.538 ; -1.538 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -1.624 ; -1.624 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -1.713 ; -1.713 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.124 ; -1.124 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -1.422 ; -1.422 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -1.348 ; -1.348 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.303 ; -1.303 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -1.407 ; -1.407 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -1.499 ; -1.499 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.200 ; -1.200 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -1.393 ; -1.393 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.213 ; -1.213 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -1.702 ; -1.702 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -1.526 ; -1.526 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -1.604 ; -1.604 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -1.354 ; -1.354 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -1.564 ; -1.564 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -1.451 ; -1.451 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -1.326 ; -1.326 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -1.433 ; -1.433 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.255 ; -1.255 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -1.634 ; -1.634 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.055 ; -1.055 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.055 ; -1.055 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -1.673 ; -1.673 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -1.718 ; -1.718 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -1.684 ; -1.684 ; Rise       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -1.028 ; -1.028 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.123 ; -1.123 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -1.028 ; -1.028 ; Rise       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -1.501 ; -1.501 ; Rise       ; M0_ARADDR[30]   ;
; M0_ARADDR[*]      ; M0_ARADDR[30] ; -0.904 ; -0.904 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[0]     ; M0_ARADDR[30] ; -1.088 ; -1.088 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[1]     ; M0_ARADDR[30] ; -1.594 ; -1.594 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[2]     ; M0_ARADDR[30] ; -1.463 ; -1.463 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[3]     ; M0_ARADDR[30] ; -1.667 ; -1.667 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[4]     ; M0_ARADDR[30] ; -1.481 ; -1.481 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[5]     ; M0_ARADDR[30] ; -1.344 ; -1.344 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[6]     ; M0_ARADDR[30] ; -1.597 ; -1.597 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[7]     ; M0_ARADDR[30] ; -1.313 ; -1.313 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[8]     ; M0_ARADDR[30] ; -1.674 ; -1.674 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[9]     ; M0_ARADDR[30] ; -1.670 ; -1.670 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[10]    ; M0_ARADDR[30] ; -1.567 ; -1.567 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[11]    ; M0_ARADDR[30] ; -0.991 ; -0.991 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[12]    ; M0_ARADDR[30] ; -1.448 ; -1.448 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[13]    ; M0_ARADDR[30] ; -1.407 ; -1.407 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[14]    ; M0_ARADDR[30] ; -1.681 ; -1.681 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[15]    ; M0_ARADDR[30] ; -1.508 ; -1.508 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[16]    ; M0_ARADDR[30] ; -1.333 ; -1.333 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[17]    ; M0_ARADDR[30] ; -0.925 ; -0.925 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[18]    ; M0_ARADDR[30] ; -1.264 ; -1.264 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[19]    ; M0_ARADDR[30] ; -1.320 ; -1.320 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[20]    ; M0_ARADDR[30] ; -1.458 ; -1.458 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[21]    ; M0_ARADDR[30] ; -0.904 ; -0.904 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[22]    ; M0_ARADDR[30] ; -1.553 ; -1.553 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[23]    ; M0_ARADDR[30] ; -0.914 ; -0.914 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[24]    ; M0_ARADDR[30] ; -1.477 ; -1.477 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[25]    ; M0_ARADDR[30] ; -1.309 ; -1.309 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[26]    ; M0_ARADDR[30] ; -1.527 ; -1.527 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[27]    ; M0_ARADDR[30] ; -1.299 ; -1.299 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[28]    ; M0_ARADDR[30] ; -1.003 ; -1.003 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARADDR[29]    ; M0_ARADDR[30] ; -1.149 ; -1.149 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARBURST[*]     ; M0_ARADDR[30] ; -1.193 ; -1.193 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[0]    ; M0_ARADDR[30] ; -1.549 ; -1.549 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARBURST[1]    ; M0_ARADDR[30] ; -1.193 ; -1.193 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARLEN[*]       ; M0_ARADDR[30] ; -1.308 ; -1.308 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[0]      ; M0_ARADDR[30] ; -1.308 ; -1.308 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[1]      ; M0_ARADDR[30] ; -1.543 ; -1.543 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[2]      ; M0_ARADDR[30] ; -1.666 ; -1.666 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARLEN[3]      ; M0_ARADDR[30] ; -1.521 ; -1.521 ; Fall       ; M0_ARADDR[30]   ;
; M0_ARSIZE[*]      ; M0_ARADDR[30] ; -0.901 ; -0.901 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[0]     ; M0_ARADDR[30] ; -1.530 ; -1.530 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[1]     ; M0_ARADDR[30] ; -0.901 ; -0.901 ; Fall       ; M0_ARADDR[30]   ;
;  M0_ARSIZE[2]     ; M0_ARADDR[30] ; -1.566 ; -1.566 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARADDR[*]      ; M0_ARADDR[30] ; -0.995 ; -0.995 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[0]     ; M0_ARADDR[30] ; -1.128 ; -1.128 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[1]     ; M0_ARADDR[30] ; -1.736 ; -1.736 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[2]     ; M0_ARADDR[30] ; -1.442 ; -1.442 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[3]     ; M0_ARADDR[30] ; -1.491 ; -1.491 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[4]     ; M0_ARADDR[30] ; -1.818 ; -1.818 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[5]     ; M0_ARADDR[30] ; -1.011 ; -1.011 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[6]     ; M0_ARADDR[30] ; -1.591 ; -1.591 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[7]     ; M0_ARADDR[30] ; -1.041 ; -1.041 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[8]     ; M0_ARADDR[30] ; -1.488 ; -1.488 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[9]     ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[10]    ; M0_ARADDR[30] ; -1.675 ; -1.675 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[11]    ; M0_ARADDR[30] ; -1.067 ; -1.067 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[12]    ; M0_ARADDR[30] ; -1.372 ; -1.372 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[13]    ; M0_ARADDR[30] ; -1.299 ; -1.299 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[14]    ; M0_ARADDR[30] ; -1.248 ; -1.248 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[15]    ; M0_ARADDR[30] ; -1.356 ; -1.356 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[16]    ; M0_ARADDR[30] ; -1.450 ; -1.450 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[17]    ; M0_ARADDR[30] ; -1.143 ; -1.143 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[18]    ; M0_ARADDR[30] ; -1.336 ; -1.336 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[19]    ; M0_ARADDR[30] ; -1.164 ; -1.164 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[20]    ; M0_ARADDR[30] ; -1.657 ; -1.657 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[21]    ; M0_ARADDR[30] ; -1.521 ; -1.521 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[22]    ; M0_ARADDR[30] ; -1.560 ; -1.560 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[23]    ; M0_ARADDR[30] ; -1.304 ; -1.304 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[24]    ; M0_ARADDR[30] ; -1.516 ; -1.516 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[25]    ; M0_ARADDR[30] ; -1.405 ; -1.405 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[26]    ; M0_ARADDR[30] ; -1.277 ; -1.277 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[27]    ; M0_ARADDR[30] ; -1.382 ; -1.382 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[28]    ; M0_ARADDR[30] ; -1.209 ; -1.209 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARADDR[29]    ; M0_ARADDR[30] ; -0.995 ; -0.995 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARBURST[*]     ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[0]    ; M0_ARADDR[30] ; -1.583 ; -1.583 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARBURST[1]    ; M0_ARADDR[30] ; -1.575 ; -1.575 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARLEN[*]       ; M0_ARADDR[30] ; -1.010 ; -1.010 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[0]      ; M0_ARADDR[30] ; -1.010 ; -1.010 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[1]      ; M0_ARADDR[30] ; -1.626 ; -1.626 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[2]      ; M0_ARADDR[30] ; -1.679 ; -1.679 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARLEN[3]      ; M0_ARADDR[30] ; -1.633 ; -1.633 ; Fall       ; M0_ARADDR[30]   ;
; M1_ARSIZE[*]      ; M0_ARADDR[30] ; -0.983 ; -0.983 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[0]     ; M0_ARADDR[30] ; -1.081 ; -1.081 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[1]     ; M0_ARADDR[30] ; -0.983 ; -0.983 ; Fall       ; M0_ARADDR[30]   ;
;  M1_ARSIZE[2]     ; M0_ARADDR[30] ; -1.454 ; -1.454 ; Fall       ; M0_ARADDR[30]   ;
+-------------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 8.356  ; 8.356  ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 8.366  ; 8.366  ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 8.474  ; 8.474  ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 8.187  ; 8.187  ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 11.998 ; 11.998 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 11.998 ; 11.998 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 11.667 ; 11.667 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 11.690 ; 11.690 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 11.967 ; 11.967 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 11.905 ; 11.905 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 11.352 ; 11.352 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 11.810 ; 11.810 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 10.996 ; 10.996 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 10.721 ; 10.721 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 10.232 ; 10.232 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 10.517 ; 10.517 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 10.475 ; 10.475 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 10.468 ; 10.468 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 10.481 ; 10.481 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 10.691 ; 10.691 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 11.741 ; 11.741 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 11.143 ; 11.143 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 10.998 ; 10.998 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 10.932 ; 10.932 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 10.970 ; 10.970 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 10.908 ; 10.908 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 10.256 ; 10.256 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 11.025 ; 11.025 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 10.993 ; 10.993 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 11.118 ; 11.118 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 11.337 ; 11.337 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 11.357 ; 11.357 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 11.264 ; 11.264 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 11.319 ; 11.319 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 10.871 ; 10.871 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 11.102 ; 11.102 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 10.866 ; 10.866 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 11.111 ; 11.111 ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 9.671  ; 9.671  ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 9.713  ; 9.713  ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 9.700  ; 9.700  ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 9.712  ; 9.712  ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 9.673  ; 9.673  ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 9.846  ; 9.846  ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 10.641 ; 10.641 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 11.111 ; 11.111 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 10.797 ; 10.797 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 10.629 ; 10.629 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 11.089 ; 11.089 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 10.621 ; 10.621 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 11.075 ; 11.075 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 9.791  ; 9.791  ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 9.925  ; 9.925  ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 9.892  ; 9.892  ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 9.914  ; 9.914  ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 9.770  ; 9.770  ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 9.471  ; 9.471  ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 9.759  ; 9.759  ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 11.084 ; 11.084 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 9.716  ; 9.716  ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 9.737  ; 9.737  ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 10.209 ; 10.209 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 10.550 ; 10.550 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 10.705 ; 10.705 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 10.656 ; 10.656 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 10.680 ; 10.680 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 10.444 ; 10.444 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 10.221 ; 10.221 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 10.253 ; 10.253 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 7.542  ; 7.542  ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 7.038  ; 7.038  ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 7.337  ; 7.337  ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 8.715  ; 8.715  ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 7.525  ; 7.525  ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 7.063  ; 7.063  ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 7.525  ; 7.525  ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 7.329  ; 7.329  ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 7.329  ; 7.329  ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 7.122  ; 7.122  ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 7.387  ; 7.387  ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 7.057  ; 7.057  ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 9.796  ; 9.796  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 7.760  ; 7.760  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 9.301  ; 9.301  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 8.692  ; 8.692  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 9.090  ; 9.090  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 9.132  ; 9.132  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 8.051  ; 8.051  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 9.562  ; 9.562  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 8.404  ; 8.404  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 8.484  ; 8.484  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 9.702  ; 9.702  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 8.683  ; 8.683  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 8.442  ; 8.442  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 9.316  ; 9.316  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 8.338  ; 8.338  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 9.084  ; 9.084  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 9.126  ; 9.126  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 7.727  ; 7.727  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 8.085  ; 8.085  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 8.076  ; 8.076  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 8.379  ; 8.379  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 8.462  ; 8.462  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 8.895  ; 8.895  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 9.796  ; 9.796  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 7.748  ; 7.748  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 9.108  ; 9.108  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 9.120  ; 9.120  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 9.146  ; 9.146  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 7.758  ; 7.758  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 8.468  ; 8.468  ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 8.401  ; 8.401  ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 8.658  ; 8.658  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 8.658  ; 8.658  ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 8.324  ; 8.324  ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 9.110  ; 9.110  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 8.048  ; 8.048  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 9.110  ; 9.110  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 8.974  ; 8.974  ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 8.993  ; 8.993  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 8.989  ; 8.989  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 8.989  ; 8.989  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 8.296  ; 8.296  ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 7.774  ; 7.774  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 9.832  ; 9.832  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 8.478  ; 8.478  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 9.766  ; 9.766  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 8.445  ; 8.445  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 8.910  ; 8.910  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 9.464  ; 9.464  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 7.811  ; 7.811  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 9.366  ; 9.366  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 8.911  ; 8.911  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 9.504  ; 9.504  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 9.223  ; 9.223  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 9.221  ; 9.221  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 8.550  ; 8.550  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 9.170  ; 9.170  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 7.829  ; 7.829  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 9.186  ; 9.186  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 9.601  ; 9.601  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 8.125  ; 8.125  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 7.840  ; 7.840  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 8.166  ; 8.166  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 8.509  ; 8.509  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 8.185  ; 8.185  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 9.199  ; 9.199  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 9.832  ; 9.832  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 8.381  ; 8.381  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 8.772  ; 8.772  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 8.775  ; 8.775  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 9.029  ; 9.029  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 8.718  ; 8.718  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 8.140  ; 8.140  ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 8.162  ; 8.162  ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 9.493  ; 9.493  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 8.402  ; 8.402  ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 9.493  ; 9.493  ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 9.525  ; 9.525  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 8.444  ; 8.444  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 8.531  ; 8.531  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 8.566  ; 8.566  ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 9.525  ; 9.525  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 6.567  ; 6.567  ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 6.577  ; 6.577  ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 9.235  ; 9.235  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 9.235  ; 9.235  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 9.055  ; 9.055  ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 8.373  ; 8.373  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 6.658  ; 6.658  ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 6.369  ; 6.369  ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+---------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+-------+-------+------------+-----------------+
; ARREADY_M0     ; G_clk         ; 3.710 ; 3.710 ; Rise       ; G_clk           ;
; ARREADY_M1     ; G_clk         ; 3.718 ; 3.718 ; Rise       ; G_clk           ;
; ARVALID_S0     ; G_clk         ; 4.307 ; 4.307 ; Rise       ; G_clk           ;
; ARVALID_S1     ; G_clk         ; 4.185 ; 4.185 ; Rise       ; G_clk           ;
; RDATA_M0[*]    ; G_clk         ; 5.464 ; 5.464 ; Rise       ; G_clk           ;
;  RDATA_M0[0]   ; G_clk         ; 6.287 ; 6.287 ; Rise       ; G_clk           ;
;  RDATA_M0[1]   ; G_clk         ; 6.076 ; 6.076 ; Rise       ; G_clk           ;
;  RDATA_M0[2]   ; G_clk         ; 6.094 ; 6.094 ; Rise       ; G_clk           ;
;  RDATA_M0[3]   ; G_clk         ; 6.269 ; 6.269 ; Rise       ; G_clk           ;
;  RDATA_M0[4]   ; G_clk         ; 6.185 ; 6.185 ; Rise       ; G_clk           ;
;  RDATA_M0[5]   ; G_clk         ; 5.914 ; 5.914 ; Rise       ; G_clk           ;
;  RDATA_M0[6]   ; G_clk         ; 6.151 ; 6.151 ; Rise       ; G_clk           ;
;  RDATA_M0[7]   ; G_clk         ; 5.843 ; 5.843 ; Rise       ; G_clk           ;
;  RDATA_M0[8]   ; G_clk         ; 5.704 ; 5.704 ; Rise       ; G_clk           ;
;  RDATA_M0[9]   ; G_clk         ; 5.464 ; 5.464 ; Rise       ; G_clk           ;
;  RDATA_M0[10]  ; G_clk         ; 5.612 ; 5.612 ; Rise       ; G_clk           ;
;  RDATA_M0[11]  ; G_clk         ; 5.587 ; 5.587 ; Rise       ; G_clk           ;
;  RDATA_M0[12]  ; G_clk         ; 5.580 ; 5.580 ; Rise       ; G_clk           ;
;  RDATA_M0[13]  ; G_clk         ; 5.583 ; 5.583 ; Rise       ; G_clk           ;
;  RDATA_M0[14]  ; G_clk         ; 5.717 ; 5.717 ; Rise       ; G_clk           ;
;  RDATA_M0[15]  ; G_clk         ; 6.118 ; 6.118 ; Rise       ; G_clk           ;
;  RDATA_M0[16]  ; G_clk         ; 5.930 ; 5.930 ; Rise       ; G_clk           ;
;  RDATA_M0[17]  ; G_clk         ; 5.856 ; 5.856 ; Rise       ; G_clk           ;
;  RDATA_M0[18]  ; G_clk         ; 5.825 ; 5.825 ; Rise       ; G_clk           ;
;  RDATA_M0[19]  ; G_clk         ; 5.859 ; 5.859 ; Rise       ; G_clk           ;
;  RDATA_M0[20]  ; G_clk         ; 5.802 ; 5.802 ; Rise       ; G_clk           ;
;  RDATA_M0[21]  ; G_clk         ; 5.487 ; 5.487 ; Rise       ; G_clk           ;
;  RDATA_M0[22]  ; G_clk         ; 5.908 ; 5.908 ; Rise       ; G_clk           ;
;  RDATA_M0[23]  ; G_clk         ; 5.863 ; 5.863 ; Rise       ; G_clk           ;
;  RDATA_M0[24]  ; G_clk         ; 5.877 ; 5.877 ; Rise       ; G_clk           ;
;  RDATA_M0[25]  ; G_clk         ; 5.979 ; 5.979 ; Rise       ; G_clk           ;
;  RDATA_M0[26]  ; G_clk         ; 5.995 ; 5.995 ; Rise       ; G_clk           ;
;  RDATA_M0[27]  ; G_clk         ; 5.936 ; 5.936 ; Rise       ; G_clk           ;
;  RDATA_M0[28]  ; G_clk         ; 5.960 ; 5.960 ; Rise       ; G_clk           ;
;  RDATA_M0[29]  ; G_clk         ; 5.760 ; 5.760 ; Rise       ; G_clk           ;
;  RDATA_M0[30]  ; G_clk         ; 5.874 ; 5.874 ; Rise       ; G_clk           ;
;  RDATA_M0[31]  ; G_clk         ; 5.758 ; 5.758 ; Rise       ; G_clk           ;
; RDATA_M1[*]    ; G_clk         ; 5.147 ; 5.147 ; Rise       ; G_clk           ;
;  RDATA_M1[0]   ; G_clk         ; 5.283 ; 5.283 ; Rise       ; G_clk           ;
;  RDATA_M1[1]   ; G_clk         ; 5.347 ; 5.347 ; Rise       ; G_clk           ;
;  RDATA_M1[2]   ; G_clk         ; 5.334 ; 5.334 ; Rise       ; G_clk           ;
;  RDATA_M1[3]   ; G_clk         ; 5.301 ; 5.301 ; Rise       ; G_clk           ;
;  RDATA_M1[4]   ; G_clk         ; 5.364 ; 5.364 ; Rise       ; G_clk           ;
;  RDATA_M1[5]   ; G_clk         ; 5.269 ; 5.269 ; Rise       ; G_clk           ;
;  RDATA_M1[6]   ; G_clk         ; 5.363 ; 5.363 ; Rise       ; G_clk           ;
;  RDATA_M1[7]   ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[8]   ; G_clk         ; 6.040 ; 6.040 ; Rise       ; G_clk           ;
;  RDATA_M1[9]   ; G_clk         ; 5.893 ; 5.893 ; Rise       ; G_clk           ;
;  RDATA_M1[10]  ; G_clk         ; 5.822 ; 5.822 ; Rise       ; G_clk           ;
;  RDATA_M1[11]  ; G_clk         ; 6.030 ; 6.030 ; Rise       ; G_clk           ;
;  RDATA_M1[12]  ; G_clk         ; 5.814 ; 5.814 ; Rise       ; G_clk           ;
;  RDATA_M1[13]  ; G_clk         ; 6.019 ; 6.019 ; Rise       ; G_clk           ;
;  RDATA_M1[14]  ; G_clk         ; 5.314 ; 5.314 ; Rise       ; G_clk           ;
;  RDATA_M1[15]  ; G_clk         ; 5.405 ; 5.405 ; Rise       ; G_clk           ;
;  RDATA_M1[16]  ; G_clk         ; 5.365 ; 5.365 ; Rise       ; G_clk           ;
;  RDATA_M1[17]  ; G_clk         ; 5.377 ; 5.377 ; Rise       ; G_clk           ;
;  RDATA_M1[18]  ; G_clk         ; 5.299 ; 5.299 ; Rise       ; G_clk           ;
;  RDATA_M1[19]  ; G_clk         ; 5.147 ; 5.147 ; Rise       ; G_clk           ;
;  RDATA_M1[20]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[21]  ; G_clk         ; 6.037 ; 6.037 ; Rise       ; G_clk           ;
;  RDATA_M1[22]  ; G_clk         ; 5.268 ; 5.268 ; Rise       ; G_clk           ;
;  RDATA_M1[23]  ; G_clk         ; 5.287 ; 5.287 ; Rise       ; G_clk           ;
;  RDATA_M1[24]  ; G_clk         ; 5.593 ; 5.593 ; Rise       ; G_clk           ;
;  RDATA_M1[25]  ; G_clk         ; 5.773 ; 5.773 ; Rise       ; G_clk           ;
;  RDATA_M1[26]  ; G_clk         ; 5.835 ; 5.835 ; Rise       ; G_clk           ;
;  RDATA_M1[27]  ; G_clk         ; 5.812 ; 5.812 ; Rise       ; G_clk           ;
;  RDATA_M1[28]  ; G_clk         ; 5.816 ; 5.816 ; Rise       ; G_clk           ;
;  RDATA_M1[29]  ; G_clk         ; 5.703 ; 5.703 ; Rise       ; G_clk           ;
;  RDATA_M1[30]  ; G_clk         ; 5.600 ; 5.600 ; Rise       ; G_clk           ;
;  RDATA_M1[31]  ; G_clk         ; 5.635 ; 5.635 ; Rise       ; G_clk           ;
; RLAST_M0       ; G_clk         ; 4.180 ; 4.180 ; Rise       ; G_clk           ;
; RLAST_M1       ; G_clk         ; 3.943 ; 3.943 ; Rise       ; G_clk           ;
; RREADY_S0      ; G_clk         ; 3.992 ; 3.992 ; Rise       ; G_clk           ;
; RREADY_S1      ; G_clk         ; 4.042 ; 4.042 ; Rise       ; G_clk           ;
; RRESP_M0[*]    ; G_clk         ; 3.967 ; 3.967 ; Rise       ; G_clk           ;
;  RRESP_M0[0]   ; G_clk         ; 3.967 ; 3.967 ; Rise       ; G_clk           ;
;  RRESP_M0[1]   ; G_clk         ; 4.161 ; 4.161 ; Rise       ; G_clk           ;
; RRESP_M1[*]    ; G_clk         ; 3.974 ; 3.974 ; Rise       ; G_clk           ;
;  RRESP_M1[0]   ; G_clk         ; 4.054 ; 4.054 ; Rise       ; G_clk           ;
;  RRESP_M1[1]   ; G_clk         ; 3.974 ; 3.974 ; Rise       ; G_clk           ;
; RVALID_M0      ; G_clk         ; 4.098 ; 4.098 ; Rise       ; G_clk           ;
; RVALID_M1      ; G_clk         ; 3.956 ; 3.956 ; Rise       ; G_clk           ;
; ARADDR_S0[*]   ; M0_ARADDR[30] ; 4.085 ; 4.085 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[0]  ; M0_ARADDR[30] ; 4.121 ; 4.121 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[1]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[2]  ; M0_ARADDR[30] ; 4.610 ; 4.610 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[3]  ; M0_ARADDR[30] ; 4.781 ; 4.781 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[4]  ; M0_ARADDR[30] ; 4.836 ; 4.836 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[5]  ; M0_ARADDR[30] ; 4.246 ; 4.246 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[6]  ; M0_ARADDR[30] ; 5.079 ; 5.079 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[7]  ; M0_ARADDR[30] ; 4.424 ; 4.424 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[8]  ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[9]  ; M0_ARADDR[30] ; 5.094 ; 5.094 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[10] ; M0_ARADDR[30] ; 4.653 ; 4.653 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[11] ; M0_ARADDR[30] ; 4.450 ; 4.450 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[12] ; M0_ARADDR[30] ; 4.964 ; 4.964 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[13] ; M0_ARADDR[30] ; 4.420 ; 4.420 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[14] ; M0_ARADDR[30] ; 4.816 ; 4.816 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[15] ; M0_ARADDR[30] ; 4.804 ; 4.804 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[16] ; M0_ARADDR[30] ; 4.085 ; 4.085 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[17] ; M0_ARADDR[30] ; 4.285 ; 4.285 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[18] ; M0_ARADDR[30] ; 4.272 ; 4.272 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[19] ; M0_ARADDR[30] ; 4.414 ; 4.414 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[20] ; M0_ARADDR[30] ; 4.474 ; 4.474 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[21] ; M0_ARADDR[30] ; 4.681 ; 4.681 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[22] ; M0_ARADDR[30] ; 5.146 ; 5.146 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[23] ; M0_ARADDR[30] ; 4.115 ; 4.115 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[24] ; M0_ARADDR[30] ; 4.789 ; 4.789 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[25] ; M0_ARADDR[30] ; 4.800 ; 4.800 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[26] ; M0_ARADDR[30] ; 4.811 ; 4.811 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[27] ; M0_ARADDR[30] ; 4.117 ; 4.117 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[28] ; M0_ARADDR[30] ; 4.465 ; 4.465 ; Rise       ; M0_ARADDR[30]   ;
;  ARADDR_S0[29] ; M0_ARADDR[30] ; 4.429 ; 4.429 ; Rise       ; M0_ARADDR[30]   ;
; ARBURST_S0[*]  ; M0_ARADDR[30] ; 4.432 ; 4.432 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[0] ; M0_ARADDR[30] ; 4.594 ; 4.594 ; Rise       ; M0_ARADDR[30]   ;
;  ARBURST_S0[1] ; M0_ARADDR[30] ; 4.432 ; 4.432 ; Rise       ; M0_ARADDR[30]   ;
; ARLEN_S0[*]    ; M0_ARADDR[30] ; 4.242 ; 4.242 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[0]   ; M0_ARADDR[30] ; 4.242 ; 4.242 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[1]   ; M0_ARADDR[30] ; 4.856 ; 4.856 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[2]   ; M0_ARADDR[30] ; 4.801 ; 4.801 ; Rise       ; M0_ARADDR[30]   ;
;  ARLEN_S0[3]   ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Rise       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Rise       ; M0_ARADDR[30]   ;
; ARSIZE_S0[*]   ; M0_ARADDR[30] ; 4.123 ; 4.123 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[0]  ; M0_ARADDR[30] ; 4.751 ; 4.751 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[1]  ; M0_ARADDR[30] ; 4.404 ; 4.404 ; Rise       ; M0_ARADDR[30]   ;
;  ARSIZE_S0[2]  ; M0_ARADDR[30] ; 4.123 ; 4.123 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Rise       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Rise       ; M0_ARADDR[30]   ;
; ARADDR_S1[*]   ; M0_ARADDR[30] ; 4.145 ; 4.145 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[0]  ; M0_ARADDR[30] ; 4.469 ; 4.469 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[1]  ; M0_ARADDR[30] ; 5.171 ; 5.171 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[2]  ; M0_ARADDR[30] ; 4.494 ; 4.494 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[3]  ; M0_ARADDR[30] ; 4.718 ; 4.718 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[4]  ; M0_ARADDR[30] ; 5.048 ; 5.048 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[5]  ; M0_ARADDR[30] ; 4.145 ; 4.145 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[6]  ; M0_ARADDR[30] ; 4.943 ; 4.943 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[7]  ; M0_ARADDR[30] ; 4.700 ; 4.700 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[8]  ; M0_ARADDR[30] ; 5.011 ; 5.011 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[9]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[10] ; M0_ARADDR[30] ; 4.921 ; 4.921 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[11] ; M0_ARADDR[30] ; 4.516 ; 4.516 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[12] ; M0_ARADDR[30] ; 4.861 ; 4.861 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[13] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[14] ; M0_ARADDR[30] ; 4.834 ; 4.834 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[15] ; M0_ARADDR[30] ; 5.106 ; 5.106 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[16] ; M0_ARADDR[30] ; 4.295 ; 4.295 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[17] ; M0_ARADDR[30] ; 4.167 ; 4.167 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[18] ; M0_ARADDR[30] ; 4.328 ; 4.328 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[19] ; M0_ARADDR[30] ; 4.493 ; 4.493 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[20] ; M0_ARADDR[30] ; 4.335 ; 4.335 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[21] ; M0_ARADDR[30] ; 4.854 ; 4.854 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[22] ; M0_ARADDR[30] ; 5.156 ; 5.156 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[23] ; M0_ARADDR[30] ; 4.447 ; 4.447 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[24] ; M0_ARADDR[30] ; 4.656 ; 4.656 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[25] ; M0_ARADDR[30] ; 4.659 ; 4.659 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[26] ; M0_ARADDR[30] ; 4.796 ; 4.796 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[27] ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[28] ; M0_ARADDR[30] ; 4.315 ; 4.315 ; Fall       ; M0_ARADDR[30]   ;
;  ARADDR_S1[29] ; M0_ARADDR[30] ; 4.322 ; 4.322 ; Fall       ; M0_ARADDR[30]   ;
; ARBURST_S1[*]  ; M0_ARADDR[30] ; 4.484 ; 4.484 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[0] ; M0_ARADDR[30] ; 4.484 ; 4.484 ; Fall       ; M0_ARADDR[30]   ;
;  ARBURST_S1[1] ; M0_ARADDR[30] ; 5.013 ; 5.013 ; Fall       ; M0_ARADDR[30]   ;
; ARLEN_S1[*]    ; M0_ARADDR[30] ; 4.458 ; 4.458 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[0]   ; M0_ARADDR[30] ; 4.458 ; 4.458 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[1]   ; M0_ARADDR[30] ; 4.526 ; 4.526 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[2]   ; M0_ARADDR[30] ; 4.612 ; 4.612 ; Fall       ; M0_ARADDR[30]   ;
;  ARLEN_S1[3]   ; M0_ARADDR[30] ; 5.017 ; 5.017 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M0     ; M0_ARADDR[30] ; 3.304 ; 3.304 ; Fall       ; M0_ARADDR[30]   ;
; ARREADY_M1     ; M0_ARADDR[30] ; 3.307 ; 3.307 ; Fall       ; M0_ARADDR[30]   ;
; ARSIZE_S1[*]   ; M0_ARADDR[30] ; 4.454 ; 4.454 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[0]  ; M0_ARADDR[30] ; 4.889 ; 4.889 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[1]  ; M0_ARADDR[30] ; 4.769 ; 4.769 ; Fall       ; M0_ARADDR[30]   ;
;  ARSIZE_S1[2]  ; M0_ARADDR[30] ; 4.454 ; 4.454 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S0     ; M0_ARADDR[30] ; 3.390 ; 3.390 ; Fall       ; M0_ARADDR[30]   ;
; ARVALID_S1     ; M0_ARADDR[30] ; 3.294 ; 3.294 ; Fall       ; M0_ARADDR[30]   ;
+----------------+---------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_ARADDR[31] ; ARREADY_M0   ;        ; 10.351 ; 10.351 ;        ;
; M0_ARADDR[31] ; ARREADY_M1   ;        ; 10.361 ; 10.361 ;        ;
; M0_ARADDR[31] ; ARVALID_S0   ;        ; 10.669 ; 10.669 ;        ;
; M0_ARADDR[31] ; ARVALID_S1   ;        ; 10.380 ; 10.380 ;        ;
; M0_ARVALID    ; ARVALID_S0   ; 11.662 ;        ;        ; 11.662 ;
; M0_ARVALID    ; ARVALID_S1   ; 11.375 ;        ;        ; 11.375 ;
; M0_RREADY     ; RREADY_S0    ; 9.708  ;        ;        ; 9.708  ;
; M0_RREADY     ; RREADY_S1    ; 9.781  ;        ;        ; 9.781  ;
; M1_ARADDR[30] ; ARREADY_M0   ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; M1_ARADDR[30] ; ARVALID_S0   ;        ; 10.998 ; 10.998 ;        ;
; M1_ARADDR[30] ; ARVALID_S1   ; 10.709 ;        ;        ; 10.709 ;
; M1_ARADDR[31] ; ARREADY_M0   ;        ; 11.475 ; 11.475 ;        ;
; M1_ARADDR[31] ; ARREADY_M1   ;        ; 11.485 ; 11.485 ;        ;
; M1_ARADDR[31] ; ARVALID_S0   ;        ; 11.793 ; 11.793 ;        ;
; M1_ARADDR[31] ; ARVALID_S1   ;        ; 11.504 ; 11.504 ;        ;
; M1_ARVALID    ; ARVALID_S0   ; 11.441 ;        ;        ; 11.441 ;
; M1_ARVALID    ; ARVALID_S1   ; 11.154 ;        ;        ; 11.154 ;
; M1_RREADY     ; RREADY_S0    ; 9.921  ;        ;        ; 9.921  ;
; M1_RREADY     ; RREADY_S1    ; 10.994 ;        ;        ; 10.994 ;
; S0_ARREADY    ; ARREADY_M0   ; 11.155 ;        ;        ; 11.155 ;
; S0_ARREADY    ; ARREADY_M1   ; 11.165 ;        ;        ; 11.165 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 9.447  ;        ;        ; 9.447  ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 9.143  ;        ;        ; 9.143  ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 9.148  ;        ;        ; 9.148  ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 9.203  ;        ;        ; 9.203  ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 8.883  ;        ;        ; 8.883  ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 8.926  ;        ;        ; 8.926  ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 9.752  ;        ;        ; 9.752  ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 9.522  ;        ;        ; 9.522  ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 9.369  ;        ;        ; 9.369  ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 9.326  ;        ;        ; 9.326  ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 8.821  ;        ;        ; 8.821  ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 9.174  ;        ;        ; 9.174  ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 8.816  ;        ;        ; 8.816  ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 8.831  ;        ;        ; 8.831  ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 10.255 ;        ;        ; 10.255 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 10.138 ;        ;        ; 10.138 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 9.999  ;        ;        ; 9.999  ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 10.017 ;        ;        ; 10.017 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 9.271  ;        ;        ; 9.271  ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 9.492  ;        ;        ; 9.492  ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 10.026 ;        ;        ; 10.026 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 9.767  ;        ;        ; 9.767  ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 10.163 ;        ;        ; 10.163 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 10.108 ;        ;        ; 10.108 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 10.083 ;        ;        ; 10.083 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 9.861  ;        ;        ; 9.861  ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 9.754  ;        ;        ; 9.754  ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 9.986  ;        ;        ; 9.986  ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 9.102  ;        ;        ; 9.102  ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 9.422  ;        ;        ; 9.422  ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 9.796  ;        ;        ; 9.796  ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 9.991  ;        ;        ; 9.991  ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 9.158  ;        ;        ; 9.158  ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 9.123  ;        ;        ; 9.123  ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 9.309  ;        ;        ; 9.309  ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 9.662  ;        ;        ; 9.662  ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 9.702  ;        ;        ; 9.702  ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 9.197  ;        ;        ; 9.197  ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 8.910  ;        ;        ; 8.910  ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 9.362  ;        ;        ; 9.362  ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 9.421  ;        ;        ; 9.421  ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 9.358  ;        ;        ; 9.358  ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 9.843  ;        ;        ; 9.843  ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 9.840  ;        ;        ; 9.840  ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 9.744  ;        ;        ; 9.744  ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 9.496  ;        ;        ; 9.496  ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 9.455  ;        ;        ; 9.455  ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 9.755  ;        ;        ; 9.755  ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 9.481  ;        ;        ; 9.481  ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 9.821  ;        ;        ; 9.821  ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 9.672  ;        ;        ; 9.672  ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 10.496 ;        ;        ; 10.496 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 10.481 ;        ;        ; 10.481 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 9.824  ;        ;        ; 9.824  ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 9.857  ;        ;        ; 9.857  ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 9.935  ;        ;        ; 9.935  ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 9.944  ;        ;        ; 9.944  ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 9.675  ;        ;        ; 9.675  ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 9.893  ;        ;        ; 9.893  ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 10.213 ;        ;        ; 10.213 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 9.966  ;        ;        ; 9.966  ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 9.646  ;        ;        ; 9.646  ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 9.660  ;        ;        ; 9.660  ;
; S0_RLAST      ; RLAST_M0     ; 9.748  ;        ;        ; 9.748  ;
; S0_RLAST      ; RLAST_M1     ; 9.964  ;        ;        ; 9.964  ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 9.339  ;        ;        ; 9.339  ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 9.448  ;        ;        ; 9.448  ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 9.474  ;        ;        ; 9.474  ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 9.169  ;        ;        ; 9.169  ;
; S0_RVALID     ; RVALID_M0    ; 9.481  ;        ;        ; 9.481  ;
; S0_RVALID     ; RVALID_M1    ; 9.584  ;        ;        ; 9.584  ;
; S1_ARREADY    ; ARREADY_M0   ; 11.467 ;        ;        ; 11.467 ;
; S1_ARREADY    ; ARREADY_M1   ; 11.477 ;        ;        ; 11.477 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 9.776  ;        ;        ; 9.776  ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 9.465  ;        ;        ; 9.465  ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 8.848  ;        ;        ; 8.848  ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 8.908  ;        ;        ; 8.908  ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 9.390  ;        ;        ; 9.390  ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 9.433  ;        ;        ; 9.433  ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 9.695  ;        ;        ; 9.695  ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 9.463  ;        ;        ; 9.463  ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 9.546  ;        ;        ; 9.546  ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 9.135  ;        ;        ; 9.135  ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 9.482  ;        ;        ; 9.482  ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 9.278  ;        ;        ; 9.278  ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 9.295  ;        ;        ; 9.295  ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 10.390 ;        ;        ; 10.390 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 10.100 ;        ;        ; 10.100 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 10.141 ;        ;        ; 10.141 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 10.163 ;        ;        ; 10.163 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 9.736  ;        ;        ; 9.736  ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 9.660  ;        ;        ; 9.660  ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 9.561  ;        ;        ; 9.561  ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 9.306  ;        ;        ; 9.306  ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 9.733  ;        ;        ; 9.733  ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 9.988  ;        ;        ; 9.988  ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 10.031 ;        ;        ; 10.031 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 9.811  ;        ;        ; 9.811  ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 9.629  ;        ;        ; 9.629  ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 9.866  ;        ;        ; 9.866  ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 9.188  ;        ;        ; 9.188  ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 9.504  ;        ;        ; 9.504  ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 9.239  ;        ;        ; 9.239  ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 9.435  ;        ;        ; 9.435  ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 8.999  ;        ;        ; 8.999  ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 8.965  ;        ;        ; 8.965  ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 8.914  ;        ;        ; 8.914  ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 9.047  ;        ;        ; 9.047  ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 9.146  ;        ;        ; 9.146  ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 9.180  ;        ;        ; 9.180  ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 9.422  ;        ;        ; 9.422  ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 9.136  ;        ;        ; 9.136  ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 9.292  ;        ;        ; 9.292  ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 9.351  ;        ;        ; 9.351  ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 9.941  ;        ;        ; 9.941  ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 10.122 ;        ;        ; 10.122 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 9.198  ;        ;        ; 9.198  ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 9.104  ;        ;        ; 9.104  ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 9.517  ;        ;        ; 9.517  ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 9.485  ;        ;        ; 9.485  ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 9.882  ;        ;        ; 9.882  ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 9.601  ;        ;        ; 9.601  ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 9.908  ;        ;        ; 9.908  ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 9.759  ;        ;        ; 9.759  ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 10.142 ;        ;        ; 10.142 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 10.127 ;        ;        ; 10.127 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 9.975  ;        ;        ; 9.975  ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 10.007 ;        ;        ; 10.007 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 10.107 ;        ;        ; 10.107 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 10.116 ;        ;        ; 10.116 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 9.628  ;        ;        ; 9.628  ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 9.848  ;        ;        ; 9.848  ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 9.869  ;        ;        ; 9.869  ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 9.618  ;        ;        ; 9.618  ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 9.654  ;        ;        ; 9.654  ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 9.669  ;        ;        ; 9.669  ;
; S1_RLAST      ; RLAST_M0     ; 6.677  ;        ;        ; 6.677  ;
; S1_RLAST      ; RLAST_M1     ; 6.887  ;        ;        ; 6.887  ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 9.188  ;        ;        ; 9.188  ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 9.151  ;        ;        ; 9.151  ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 9.780  ;        ;        ; 9.780  ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 9.772  ;        ;        ; 9.772  ;
; S1_RVALID     ; RVALID_M0    ; 9.454  ;        ;        ; 9.454  ;
; S1_RVALID     ; RVALID_M1    ; 9.969  ;        ;        ; 9.969  ;
+---------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_ARADDR[31] ; ARREADY_M0   ;       ; 5.661 ; 5.661 ;       ;
; M0_ARADDR[31] ; ARREADY_M1   ;       ; 5.664 ; 5.664 ;       ;
; M0_ARADDR[31] ; ARVALID_S0   ;       ; 5.871 ; 5.871 ;       ;
; M0_ARADDR[31] ; ARVALID_S1   ;       ; 5.749 ; 5.749 ;       ;
; M0_ARVALID    ; ARVALID_S0   ; 6.367 ;       ;       ; 6.367 ;
; M0_ARVALID    ; ARVALID_S1   ; 6.247 ;       ;       ; 6.247 ;
; M0_RREADY     ; RREADY_S0    ; 5.399 ;       ;       ; 5.399 ;
; M0_RREADY     ; RREADY_S1    ; 5.425 ;       ;       ; 5.425 ;
; M1_ARADDR[30] ; ARREADY_M0   ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; M1_ARADDR[30] ; ARREADY_M1   ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; M1_ARADDR[30] ; ARVALID_S0   ;       ; 5.990 ; 5.990 ;       ;
; M1_ARADDR[30] ; ARVALID_S1   ; 5.894 ;       ;       ; 5.894 ;
; M1_ARADDR[31] ; ARREADY_M0   ;       ; 6.264 ; 6.264 ;       ;
; M1_ARADDR[31] ; ARREADY_M1   ;       ; 6.267 ; 6.267 ;       ;
; M1_ARADDR[31] ; ARVALID_S0   ;       ; 6.474 ; 6.474 ;       ;
; M1_ARADDR[31] ; ARVALID_S1   ;       ; 6.352 ; 6.352 ;       ;
; M1_ARVALID    ; ARVALID_S0   ; 6.258 ;       ;       ; 6.258 ;
; M1_ARVALID    ; ARVALID_S1   ; 6.138 ;       ;       ; 6.138 ;
; M1_RREADY     ; RREADY_S0    ; 5.473 ;       ;       ; 5.473 ;
; M1_RREADY     ; RREADY_S1    ; 5.954 ;       ;       ; 5.954 ;
; S0_ARREADY    ; ARREADY_M0   ; 6.107 ;       ;       ; 6.107 ;
; S0_ARREADY    ; ARREADY_M1   ; 6.110 ;       ;       ; 6.110 ;
; S0_RDATA[0]   ; RDATA_M0[0]  ; 5.322 ;       ;       ; 5.322 ;
; S0_RDATA[0]   ; RDATA_M1[0]  ; 5.133 ;       ;       ; 5.133 ;
; S0_RDATA[1]   ; RDATA_M0[1]  ; 5.118 ;       ;       ; 5.118 ;
; S0_RDATA[1]   ; RDATA_M1[1]  ; 5.193 ;       ;       ; 5.193 ;
; S0_RDATA[2]   ; RDATA_M0[2]  ; 5.032 ;       ;       ; 5.032 ;
; S0_RDATA[2]   ; RDATA_M1[2]  ; 5.096 ;       ;       ; 5.096 ;
; S0_RDATA[3]   ; RDATA_M0[3]  ; 5.448 ;       ;       ; 5.448 ;
; S0_RDATA[3]   ; RDATA_M1[3]  ; 5.298 ;       ;       ; 5.298 ;
; S0_RDATA[4]   ; RDATA_M0[4]  ; 5.254 ;       ;       ; 5.254 ;
; S0_RDATA[4]   ; RDATA_M1[4]  ; 5.234 ;       ;       ; 5.234 ;
; S0_RDATA[5]   ; RDATA_M0[5]  ; 4.973 ;       ;       ; 4.973 ;
; S0_RDATA[5]   ; RDATA_M1[5]  ; 5.150 ;       ;       ; 5.150 ;
; S0_RDATA[6]   ; RDATA_M0[6]  ; 5.012 ;       ;       ; 5.012 ;
; S0_RDATA[6]   ; RDATA_M1[6]  ; 5.018 ;       ;       ; 5.018 ;
; S0_RDATA[7]   ; RDATA_M0[7]  ; 5.657 ;       ;       ; 5.657 ;
; S0_RDATA[7]   ; RDATA_M1[7]  ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[8]   ; RDATA_M0[8]  ; 5.526 ;       ;       ; 5.526 ;
; S0_RDATA[8]   ; RDATA_M1[8]  ; 5.529 ;       ;       ; 5.529 ;
; S0_RDATA[9]   ; RDATA_M0[9]  ; 5.180 ;       ;       ; 5.180 ;
; S0_RDATA[9]   ; RDATA_M1[9]  ; 5.284 ;       ;       ; 5.284 ;
; S0_RDATA[10]  ; RDATA_M0[10] ; 5.569 ;       ;       ; 5.569 ;
; S0_RDATA[10]  ; RDATA_M1[10] ; 5.452 ;       ;       ; 5.452 ;
; S0_RDATA[11]  ; RDATA_M0[11] ; 5.591 ;       ;       ; 5.591 ;
; S0_RDATA[11]  ; RDATA_M1[11] ; 5.583 ;       ;       ; 5.583 ;
; S0_RDATA[12]  ; RDATA_M0[12] ; 5.562 ;       ;       ; 5.562 ;
; S0_RDATA[12]  ; RDATA_M1[12] ; 5.466 ;       ;       ; 5.466 ;
; S0_RDATA[13]  ; RDATA_M0[13] ; 5.421 ;       ;       ; 5.421 ;
; S0_RDATA[13]  ; RDATA_M1[13] ; 5.531 ;       ;       ; 5.531 ;
; S0_RDATA[14]  ; RDATA_M0[14] ; 5.112 ;       ;       ; 5.112 ;
; S0_RDATA[14]  ; RDATA_M1[14] ; 5.268 ;       ;       ; 5.268 ;
; S0_RDATA[15]  ; RDATA_M0[15] ; 5.427 ;       ;       ; 5.427 ;
; S0_RDATA[15]  ; RDATA_M1[15] ; 5.519 ;       ;       ; 5.519 ;
; S0_RDATA[16]  ; RDATA_M0[16] ; 5.128 ;       ;       ; 5.128 ;
; S0_RDATA[16]  ; RDATA_M1[16] ; 5.115 ;       ;       ; 5.115 ;
; S0_RDATA[17]  ; RDATA_M0[17] ; 5.170 ;       ;       ; 5.170 ;
; S0_RDATA[17]  ; RDATA_M1[17] ; 5.256 ;       ;       ; 5.256 ;
; S0_RDATA[18]  ; RDATA_M0[18] ; 5.372 ;       ;       ; 5.372 ;
; S0_RDATA[18]  ; RDATA_M1[18] ; 5.389 ;       ;       ; 5.389 ;
; S0_RDATA[19]  ; RDATA_M0[19] ; 5.186 ;       ;       ; 5.186 ;
; S0_RDATA[19]  ; RDATA_M1[19] ; 5.030 ;       ;       ; 5.030 ;
; S0_RDATA[20]  ; RDATA_M0[20] ; 5.200 ;       ;       ; 5.200 ;
; S0_RDATA[20]  ; RDATA_M1[20] ; 5.235 ;       ;       ; 5.235 ;
; S0_RDATA[21]  ; RDATA_M0[21] ; 5.233 ;       ;       ; 5.233 ;
; S0_RDATA[21]  ; RDATA_M1[21] ; 5.458 ;       ;       ; 5.458 ;
; S0_RDATA[22]  ; RDATA_M0[22] ; 5.485 ;       ;       ; 5.485 ;
; S0_RDATA[22]  ; RDATA_M1[22] ; 5.399 ;       ;       ; 5.399 ;
; S0_RDATA[23]  ; RDATA_M0[23] ; 5.302 ;       ;       ; 5.302 ;
; S0_RDATA[23]  ; RDATA_M1[23] ; 5.282 ;       ;       ; 5.282 ;
; S0_RDATA[24]  ; RDATA_M0[24] ; 5.411 ;       ;       ; 5.411 ;
; S0_RDATA[24]  ; RDATA_M1[24] ; 5.272 ;       ;       ; 5.272 ;
; S0_RDATA[25]  ; RDATA_M0[25] ; 5.444 ;       ;       ; 5.444 ;
; S0_RDATA[25]  ; RDATA_M1[25] ; 5.386 ;       ;       ; 5.386 ;
; S0_RDATA[26]  ; RDATA_M0[26] ; 5.776 ;       ;       ; 5.776 ;
; S0_RDATA[26]  ; RDATA_M1[26] ; 5.762 ;       ;       ; 5.762 ;
; S0_RDATA[27]  ; RDATA_M0[27] ; 5.439 ;       ;       ; 5.439 ;
; S0_RDATA[27]  ; RDATA_M1[27] ; 5.465 ;       ;       ; 5.465 ;
; S0_RDATA[28]  ; RDATA_M0[28] ; 5.484 ;       ;       ; 5.484 ;
; S0_RDATA[28]  ; RDATA_M1[28] ; 5.496 ;       ;       ; 5.496 ;
; S0_RDATA[29]  ; RDATA_M0[29] ; 5.385 ;       ;       ; 5.385 ;
; S0_RDATA[29]  ; RDATA_M1[29] ; 5.483 ;       ;       ; 5.483 ;
; S0_RDATA[30]  ; RDATA_M0[30] ; 5.635 ;       ;       ; 5.635 ;
; S0_RDATA[30]  ; RDATA_M1[30] ; 5.509 ;       ;       ; 5.509 ;
; S0_RDATA[31]  ; RDATA_M0[31] ; 5.351 ;       ;       ; 5.351 ;
; S0_RDATA[31]  ; RDATA_M1[31] ; 5.366 ;       ;       ; 5.366 ;
; S0_RLAST      ; RLAST_M0     ; 5.421 ;       ;       ; 5.421 ;
; S0_RLAST      ; RLAST_M1     ; 5.511 ;       ;       ; 5.511 ;
; S0_RRESP[0]   ; RRESP_M0[0]  ; 5.235 ;       ;       ; 5.235 ;
; S0_RRESP[0]   ; RRESP_M1[0]  ; 5.268 ;       ;       ; 5.268 ;
; S0_RRESP[1]   ; RRESP_M0[1]  ; 5.279 ;       ;       ; 5.279 ;
; S0_RRESP[1]   ; RRESP_M1[1]  ; 5.153 ;       ;       ; 5.153 ;
; S0_RVALID     ; RVALID_M0    ; 5.300 ;       ;       ; 5.300 ;
; S0_RVALID     ; RVALID_M1    ; 5.342 ;       ;       ; 5.342 ;
; S1_ARREADY    ; ARREADY_M0   ; 6.278 ;       ;       ; 6.278 ;
; S1_ARREADY    ; ARREADY_M1   ; 6.281 ;       ;       ; 6.281 ;
; S1_RDATA[0]   ; RDATA_M0[0]  ; 5.492 ;       ;       ; 5.492 ;
; S1_RDATA[0]   ; RDATA_M1[0]  ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[1]   ; RDATA_M0[1]  ; 4.996 ;       ;       ; 4.996 ;
; S1_RDATA[1]   ; RDATA_M1[1]  ; 5.073 ;       ;       ; 5.073 ;
; S1_RDATA[2]   ; RDATA_M0[2]  ; 5.262 ;       ;       ; 5.262 ;
; S1_RDATA[2]   ; RDATA_M1[2]  ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[3]   ; RDATA_M0[3]  ; 5.436 ;       ;       ; 5.436 ;
; S1_RDATA[3]   ; RDATA_M1[3]  ; 5.283 ;       ;       ; 5.283 ;
; S1_RDATA[4]   ; RDATA_M0[4]  ; 5.308 ;       ;       ; 5.308 ;
; S1_RDATA[4]   ; RDATA_M1[4]  ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[5]   ; RDATA_M0[5]  ; 5.091 ;       ;       ; 5.091 ;
; S1_RDATA[5]   ; RDATA_M1[5]  ; 5.263 ;       ;       ; 5.263 ;
; S1_RDATA[6]   ; RDATA_M0[6]  ; 5.227 ;       ;       ; 5.227 ;
; S1_RDATA[6]   ; RDATA_M1[6]  ; 5.235 ;       ;       ; 5.235 ;
; S1_RDATA[7]   ; RDATA_M0[7]  ; 5.727 ;       ;       ; 5.727 ;
; S1_RDATA[7]   ; RDATA_M1[7]  ; 5.574 ;       ;       ; 5.574 ;
; S1_RDATA[8]   ; RDATA_M0[8]  ; 5.589 ;       ;       ; 5.589 ;
; S1_RDATA[8]   ; RDATA_M1[8]  ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[9]   ; RDATA_M0[9]  ; 5.412 ;       ;       ; 5.412 ;
; S1_RDATA[9]   ; RDATA_M1[9]  ; 5.388 ;       ;       ; 5.388 ;
; S1_RDATA[10]  ; RDATA_M0[10] ; 5.334 ;       ;       ; 5.334 ;
; S1_RDATA[10]  ; RDATA_M1[10] ; 5.211 ;       ;       ; 5.211 ;
; S1_RDATA[11]  ; RDATA_M0[11] ; 5.405 ;       ;       ; 5.405 ;
; S1_RDATA[11]  ; RDATA_M1[11] ; 5.525 ;       ;       ; 5.525 ;
; S1_RDATA[12]  ; RDATA_M0[12] ; 5.548 ;       ;       ; 5.548 ;
; S1_RDATA[12]  ; RDATA_M1[12] ; 5.443 ;       ;       ; 5.443 ;
; S1_RDATA[13]  ; RDATA_M0[13] ; 5.341 ;       ;       ; 5.341 ;
; S1_RDATA[13]  ; RDATA_M1[13] ; 5.452 ;       ;       ; 5.452 ;
; S1_RDATA[14]  ; RDATA_M0[14] ; 5.137 ;       ;       ; 5.137 ;
; S1_RDATA[14]  ; RDATA_M1[14] ; 5.291 ;       ;       ; 5.291 ;
; S1_RDATA[15]  ; RDATA_M0[15] ; 5.197 ;       ;       ; 5.197 ;
; S1_RDATA[15]  ; RDATA_M1[15] ; 5.288 ;       ;       ; 5.288 ;
; S1_RDATA[16]  ; RDATA_M0[16] ; 5.057 ;       ;       ; 5.057 ;
; S1_RDATA[16]  ; RDATA_M1[16] ; 5.044 ;       ;       ; 5.044 ;
; S1_RDATA[17]  ; RDATA_M0[17] ; 5.009 ;       ;       ; 5.009 ;
; S1_RDATA[17]  ; RDATA_M1[17] ; 5.085 ;       ;       ; 5.085 ;
; S1_RDATA[18]  ; RDATA_M0[18] ; 5.141 ;       ;       ; 5.141 ;
; S1_RDATA[18]  ; RDATA_M1[18] ; 5.152 ;       ;       ; 5.152 ;
; S1_RDATA[19]  ; RDATA_M0[19] ; 5.289 ;       ;       ; 5.289 ;
; S1_RDATA[19]  ; RDATA_M1[19] ; 5.134 ;       ;       ; 5.134 ;
; S1_RDATA[20]  ; RDATA_M0[20] ; 5.195 ;       ;       ; 5.195 ;
; S1_RDATA[20]  ; RDATA_M1[20] ; 5.230 ;       ;       ; 5.230 ;
; S1_RDATA[21]  ; RDATA_M0[21] ; 5.501 ;       ;       ; 5.501 ;
; S1_RDATA[21]  ; RDATA_M1[21] ; 5.591 ;       ;       ; 5.591 ;
; S1_RDATA[22]  ; RDATA_M0[22] ; 5.185 ;       ;       ; 5.185 ;
; S1_RDATA[22]  ; RDATA_M1[22] ; 5.100 ;       ;       ; 5.100 ;
; S1_RDATA[23]  ; RDATA_M0[23] ; 5.310 ;       ;       ; 5.310 ;
; S1_RDATA[23]  ; RDATA_M1[23] ; 5.296 ;       ;       ; 5.296 ;
; S1_RDATA[24]  ; RDATA_M0[24] ; 5.470 ;       ;       ; 5.470 ;
; S1_RDATA[24]  ; RDATA_M1[24] ; 5.324 ;       ;       ; 5.324 ;
; S1_RDATA[25]  ; RDATA_M0[25] ; 5.491 ;       ;       ; 5.491 ;
; S1_RDATA[25]  ; RDATA_M1[25] ; 5.434 ;       ;       ; 5.434 ;
; S1_RDATA[26]  ; RDATA_M0[26] ; 5.595 ;       ;       ; 5.595 ;
; S1_RDATA[26]  ; RDATA_M1[26] ; 5.582 ;       ;       ; 5.582 ;
; S1_RDATA[27]  ; RDATA_M0[27] ; 5.510 ;       ;       ; 5.510 ;
; S1_RDATA[27]  ; RDATA_M1[27] ; 5.535 ;       ;       ; 5.535 ;
; S1_RDATA[28]  ; RDATA_M0[28] ; 5.584 ;       ;       ; 5.584 ;
; S1_RDATA[28]  ; RDATA_M1[28] ; 5.599 ;       ;       ; 5.599 ;
; S1_RDATA[29]  ; RDATA_M0[29] ; 5.342 ;       ;       ; 5.342 ;
; S1_RDATA[29]  ; RDATA_M1[29] ; 5.441 ;       ;       ; 5.441 ;
; S1_RDATA[30]  ; RDATA_M0[30] ; 5.463 ;       ;       ; 5.463 ;
; S1_RDATA[30]  ; RDATA_M1[30] ; 5.335 ;       ;       ; 5.335 ;
; S1_RDATA[31]  ; RDATA_M0[31] ; 5.374 ;       ;       ; 5.374 ;
; S1_RDATA[31]  ; RDATA_M1[31] ; 5.389 ;       ;       ; 5.389 ;
; S1_RLAST      ; RLAST_M0     ; 3.540 ;       ;       ; 3.540 ;
; S1_RLAST      ; RLAST_M1     ; 3.630 ;       ;       ; 3.630 ;
; S1_RRESP[0]   ; RRESP_M0[0]  ; 5.170 ;       ;       ; 5.170 ;
; S1_RRESP[0]   ; RRESP_M1[0]  ; 5.134 ;       ;       ; 5.134 ;
; S1_RRESP[1]   ; RRESP_M0[1]  ; 5.435 ;       ;       ; 5.435 ;
; S1_RRESP[1]   ; RRESP_M1[1]  ; 5.430 ;       ;       ; 5.430 ;
; S1_RVALID     ; RVALID_M0    ; 5.297 ;       ;       ; 5.297 ;
; S1_RVALID     ; RVALID_M1    ; 5.530 ;       ;       ; 5.530 ;
+---------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; G_clk         ; G_clk         ; 50       ; 0        ; 0        ; 0        ;
; M0_ARADDR[30] ; G_clk         ; 1        ; 1        ; 0        ; 0        ;
; G_clk         ; M0_ARADDR[30] ; 39       ; 0        ; 39       ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; G_clk         ; G_clk         ; 50       ; 0        ; 0        ; 0        ;
; M0_ARADDR[30] ; G_clk         ; 1        ; 1        ; 0        ; 0        ;
; G_clk         ; M0_ARADDR[30] ; 39       ; 0        ; 39       ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 225   ; 225  ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 156   ; 156  ;
; Unconstrained Output Port Paths ; 332   ; 332  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 03 16:19:09 2025
Info: Command: quartus_sta AXI_PROJECT -c AXI_PROJECT
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 80 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AXI_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name G_clk G_clk
    Info (332105): create_clock -period 1.000 -name M0_ARADDR[30] M0_ARADDR[30]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.546
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.546       -10.571 G_clk 
    Info (332119):     0.020         0.000 M0_ARADDR[30] 
Info (332146): Worst-case hold slack is -1.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.321       -30.106 M0_ARADDR[30] 
    Info (332119):     0.294         0.000 G_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -13.380 G_clk 
    Info (332119):    -1.222        -1.222 M0_ARADDR[30] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.117        -0.195 G_clk 
    Info (332119):     0.481         0.000 M0_ARADDR[30] 
Info (332146): Worst-case hold slack is -0.729
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.729       -17.222 M0_ARADDR[30] 
    Info (332119):    -0.261        -0.261 G_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -13.380 G_clk 
    Info (332119):    -1.222        -1.222 M0_ARADDR[30] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4639 megabytes
    Info: Processing ended: Mon Nov 03 16:19:10 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


