


# **🔧 今日工作安排**
- Virgo_MPW Gen_SPI 对接 flash 通过，对接 gen_spi 做 master ok，做 slave 的时候信号很差，和 master 板子之间多接了一些 gnd ，传输正常的数据变多了，但还是会出错。硬件在改板子把两块板子之间多接一些地
	- 两块板子铜皮割开后焊接在一起，可以正常通信了。
- Virgo_MPW BBT/SLT 支持开发读写 flash 测试 case。
- GPIO D06、D07
	- A  --- 18
	- B  --- 17
	- C  --- 10
	- D  --- 20
	- E  --- 27
	- 
45+7 = 52、53
GPIO2，offset = bit19，bit20

0xfa401018 ，设置 bit 19 为1，拉高 GPIOD06、
            设置 bit 20 为 1，拉高 GPIOD07

0xfa40101c，设置 bit 19 为1，拉低 GPIOD06、
            设置 bit 20 为 1，拉低 GPIOD07


# **📌 工作进展**



---

# **⚠️ 问题与解决**


---

# **💡 技术总结**


---

# **📚 知识关联**


---
# **📌 明日计划**


---

# **💬 扩展记录**



