
`timescale 1ns / 1ns

module test;


wire  Vout;

reg  Vin;



Inverter top(Vout, Vin); 
 
