{
  "module_name": "qcom,sdx75-gcc.h",
  "hash_id": "53f119681a5a9c700296f1cfe43f4413e38ef129d0378b8530373506c51e4730",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/clock/qcom,sdx75-gcc.h",
  "human_readable_source": " \n \n\n#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H\n#define _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H\n\n \n#define GPLL0\t\t\t\t\t\t\t0\n#define GPLL0_OUT_EVEN\t\t\t\t\t\t1\n#define GPLL4\t\t\t\t\t\t\t2\n#define GPLL5\t\t\t\t\t\t\t3\n#define GPLL6\t\t\t\t\t\t\t4\n#define GPLL8\t\t\t\t\t\t\t5\n#define GCC_AHB_PCIE_LINK_CLK\t\t\t\t\t6\n#define GCC_BOOT_ROM_AHB_CLK\t\t\t\t\t7\n#define GCC_EEE_EMAC0_CLK\t\t\t\t\t8\n#define GCC_EEE_EMAC0_CLK_SRC\t\t\t\t\t9\n#define GCC_EEE_EMAC1_CLK\t\t\t\t\t10\n#define GCC_EEE_EMAC1_CLK_SRC\t\t\t\t\t11\n#define GCC_EMAC0_AXI_CLK\t\t\t\t\t12\n#define GCC_EMAC0_CC_SGMIIPHY_RX_CLK\t\t\t\t13\n#define GCC_EMAC0_CC_SGMIIPHY_RX_CLK_SRC\t\t\t14\n#define GCC_EMAC0_CC_SGMIIPHY_TX_CLK\t\t\t\t15\n#define GCC_EMAC0_CC_SGMIIPHY_TX_CLK_SRC\t\t\t16\n#define GCC_EMAC0_PHY_AUX_CLK\t\t\t\t\t17\n#define GCC_EMAC0_PHY_AUX_CLK_SRC\t\t\t\t18\n#define GCC_EMAC0_PTP_CLK\t\t\t\t\t19\n#define GCC_EMAC0_PTP_CLK_SRC\t\t\t\t\t20\n#define GCC_EMAC0_RGMII_CLK\t\t\t\t\t21\n#define GCC_EMAC0_RGMII_CLK_SRC\t\t\t\t\t22\n#define GCC_EMAC0_RPCS_RX_CLK\t\t\t\t\t23\n#define GCC_EMAC0_RPCS_TX_CLK\t\t\t\t\t24\n#define GCC_EMAC0_SGMIIPHY_MAC_RCLK_SRC\t\t\t\t25\n#define GCC_EMAC0_SGMIIPHY_MAC_TCLK_SRC\t\t\t\t26\n#define GCC_EMAC0_SLV_AHB_CLK\t\t\t\t\t27\n#define GCC_EMAC0_XGXS_RX_CLK\t\t\t\t\t28\n#define GCC_EMAC0_XGXS_TX_CLK\t\t\t\t\t29\n#define GCC_EMAC1_AXI_CLK\t\t\t\t\t30\n#define GCC_EMAC1_CC_SGMIIPHY_RX_CLK\t\t\t\t31\n#define GCC_EMAC1_CC_SGMIIPHY_RX_CLK_SRC\t\t\t32\n#define GCC_EMAC1_CC_SGMIIPHY_TX_CLK\t\t\t\t33\n#define GCC_EMAC1_CC_SGMIIPHY_TX_CLK_SRC\t\t\t34\n#define GCC_EMAC1_PHY_AUX_CLK\t\t\t\t\t35\n#define GCC_EMAC1_PHY_AUX_CLK_SRC\t\t\t\t36\n#define GCC_EMAC1_PTP_CLK\t\t\t\t\t37\n#define GCC_EMAC1_PTP_CLK_SRC\t\t\t\t\t38\n#define GCC_EMAC1_RGMII_CLK\t\t\t\t\t39\n#define GCC_EMAC1_RGMII_CLK_SRC\t\t\t\t\t40\n#define GCC_EMAC1_RPCS_RX_CLK\t\t\t\t\t41\n#define GCC_EMAC1_RPCS_TX_CLK\t\t\t\t\t42\n#define GCC_EMAC1_SGMIIPHY_MAC_RCLK_SRC\t\t\t\t43\n#define GCC_EMAC1_SGMIIPHY_MAC_TCLK_SRC\t\t\t\t44\n#define GCC_EMAC1_SLV_AHB_CLK\t\t\t\t\t45\n#define GCC_EMAC1_XGXS_RX_CLK\t\t\t\t\t46\n#define GCC_EMAC1_XGXS_TX_CLK\t\t\t\t\t47\n#define GCC_EMAC_0_CLKREF_EN\t\t\t\t\t48\n#define GCC_EMAC_1_CLKREF_EN\t\t\t\t\t49\n#define GCC_GP1_CLK\t\t\t\t\t\t50\n#define GCC_GP1_CLK_SRC\t\t\t\t\t\t51\n#define GCC_GP2_CLK\t\t\t\t\t\t52\n#define GCC_GP2_CLK_SRC\t\t\t\t\t\t53\n#define GCC_GP3_CLK\t\t\t\t\t\t54\n#define GCC_GP3_CLK_SRC\t\t\t\t\t\t55\n#define GCC_PCIE_0_CLKREF_EN\t\t\t\t\t56\n#define GCC_PCIE_1_AUX_CLK\t\t\t\t\t57\n#define GCC_PCIE_1_AUX_PHY_CLK_SRC\t\t\t\t58\n#define GCC_PCIE_1_CFG_AHB_CLK\t\t\t\t\t59\n#define GCC_PCIE_1_CLKREF_EN\t\t\t\t\t60\n#define GCC_PCIE_1_MSTR_AXI_CLK\t\t\t\t\t61\n#define GCC_PCIE_1_PHY_RCHNG_CLK\t\t\t\t62\n#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC\t\t\t\t63\n#define GCC_PCIE_1_PIPE_CLK\t\t\t\t\t64\n#define GCC_PCIE_1_PIPE_CLK_SRC\t\t\t\t\t65\n#define GCC_PCIE_1_PIPE_DIV2_CLK\t\t\t\t66\n#define GCC_PCIE_1_PIPE_DIV2_CLK_SRC\t\t\t\t67\n#define GCC_PCIE_1_SLV_AXI_CLK\t\t\t\t\t68\n#define GCC_PCIE_1_SLV_Q2A_AXI_CLK\t\t\t\t69\n#define GCC_PCIE_2_AUX_CLK\t\t\t\t\t70\n#define GCC_PCIE_2_AUX_PHY_CLK_SRC\t\t\t\t71\n#define GCC_PCIE_2_CFG_AHB_CLK\t\t\t\t\t72\n#define GCC_PCIE_2_CLKREF_EN\t\t\t\t\t73\n#define GCC_PCIE_2_MSTR_AXI_CLK\t\t\t\t\t74\n#define GCC_PCIE_2_PHY_RCHNG_CLK\t\t\t\t75\n#define GCC_PCIE_2_PHY_RCHNG_CLK_SRC\t\t\t\t76\n#define GCC_PCIE_2_PIPE_CLK\t\t\t\t\t77\n#define GCC_PCIE_2_PIPE_CLK_SRC\t\t\t\t\t78\n#define GCC_PCIE_2_PIPE_DIV2_CLK\t\t\t\t79\n#define GCC_PCIE_2_PIPE_DIV2_CLK_SRC\t\t\t\t80\n#define GCC_PCIE_2_SLV_AXI_CLK\t\t\t\t\t81\n#define GCC_PCIE_2_SLV_Q2A_AXI_CLK\t\t\t\t82\n#define GCC_PCIE_AUX_CLK\t\t\t\t\t83\n#define GCC_PCIE_AUX_CLK_SRC\t\t\t\t\t84\n#define GCC_PCIE_AUX_PHY_CLK_SRC\t\t\t\t85\n#define GCC_PCIE_CFG_AHB_CLK\t\t\t\t\t86\n#define GCC_PCIE_MSTR_AXI_CLK\t\t\t\t\t87\n#define GCC_PCIE_PIPE_CLK\t\t\t\t\t88\n#define GCC_PCIE_PIPE_CLK_SRC\t\t\t\t\t89\n#define GCC_PCIE_RCHNG_PHY_CLK\t\t\t\t\t90\n#define GCC_PCIE_RCHNG_PHY_CLK_SRC\t\t\t\t91\n#define GCC_PCIE_SLEEP_CLK\t\t\t\t\t92\n#define GCC_PCIE_SLV_AXI_CLK\t\t\t\t\t93\n#define GCC_PCIE_SLV_Q2A_AXI_CLK\t\t\t\t94\n#define GCC_PDM2_CLK\t\t\t\t\t\t95\n#define GCC_PDM2_CLK_SRC\t\t\t\t\t96\n#define GCC_PDM_AHB_CLK\t\t\t\t\t\t97\n#define GCC_PDM_XO4_CLK\t\t\t\t\t\t98\n#define GCC_QUPV3_WRAP0_CORE_2X_CLK\t\t\t\t99\n#define GCC_QUPV3_WRAP0_CORE_CLK\t\t\t\t100\n#define GCC_QUPV3_WRAP0_S0_CLK\t\t\t\t\t101\n#define GCC_QUPV3_WRAP0_S0_CLK_SRC\t\t\t\t102\n#define GCC_QUPV3_WRAP0_S1_CLK\t\t\t\t\t103\n#define GCC_QUPV3_WRAP0_S1_CLK_SRC\t\t\t\t104\n#define GCC_QUPV3_WRAP0_S2_CLK\t\t\t\t\t105\n#define GCC_QUPV3_WRAP0_S2_CLK_SRC\t\t\t\t106\n#define GCC_QUPV3_WRAP0_S3_CLK\t\t\t\t\t107\n#define GCC_QUPV3_WRAP0_S3_CLK_SRC\t\t\t\t108\n#define GCC_QUPV3_WRAP0_S4_CLK\t\t\t\t\t109\n#define GCC_QUPV3_WRAP0_S4_CLK_SRC\t\t\t\t110\n#define GCC_QUPV3_WRAP0_S5_CLK\t\t\t\t\t111\n#define GCC_QUPV3_WRAP0_S5_CLK_SRC\t\t\t\t112\n#define GCC_QUPV3_WRAP0_S6_CLK\t\t\t\t\t113\n#define GCC_QUPV3_WRAP0_S6_CLK_SRC\t\t\t\t114\n#define GCC_QUPV3_WRAP0_S7_CLK\t\t\t\t\t115\n#define GCC_QUPV3_WRAP0_S7_CLK_SRC\t\t\t\t116\n#define GCC_QUPV3_WRAP0_S8_CLK\t\t\t\t\t117\n#define GCC_QUPV3_WRAP0_S8_CLK_SRC\t\t\t\t118\n#define GCC_QUPV3_WRAP_0_M_AHB_CLK\t\t\t\t119\n#define GCC_QUPV3_WRAP_0_S_AHB_CLK\t\t\t\t120\n#define GCC_SDCC1_AHB_CLK\t\t\t\t\t121\n#define GCC_SDCC1_APPS_CLK\t\t\t\t\t122\n#define GCC_SDCC1_APPS_CLK_SRC\t\t\t\t\t123\n#define GCC_SDCC2_AHB_CLK\t\t\t\t\t124\n#define GCC_SDCC2_APPS_CLK\t\t\t\t\t125\n#define GCC_SDCC2_APPS_CLK_SRC\t\t\t\t\t126\n#define GCC_USB2_CLKREF_EN\t\t\t\t\t127\n#define GCC_USB30_MASTER_CLK\t\t\t\t\t128\n#define GCC_USB30_MASTER_CLK_SRC\t\t\t\t129\n#define GCC_USB30_MOCK_UTMI_CLK\t\t\t\t\t130\n#define GCC_USB30_MOCK_UTMI_CLK_SRC\t\t\t\t131\n#define GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC\t\t\t132\n#define GCC_USB30_MSTR_AXI_CLK\t\t\t\t\t133\n#define GCC_USB30_SLEEP_CLK\t\t\t\t\t134\n#define GCC_USB30_SLV_AHB_CLK\t\t\t\t\t135\n#define GCC_USB3_PHY_AUX_CLK\t\t\t\t\t136\n#define GCC_USB3_PHY_AUX_CLK_SRC\t\t\t\t137\n#define GCC_USB3_PHY_PIPE_CLK\t\t\t\t\t138\n#define GCC_USB3_PHY_PIPE_CLK_SRC\t\t\t\t139\n#define GCC_USB3_PRIM_CLKREF_EN\t\t\t\t\t140\n#define GCC_USB_PHY_CFG_AHB2PHY_CLK\t\t\t\t141\n#define GCC_XO_PCIE_LINK_CLK\t\t\t\t\t142\n\n \n#define GCC_EMAC0_GDSC\t\t\t\t\t\t0\n#define GCC_EMAC1_GDSC\t\t\t\t\t\t1\n#define GCC_PCIE_1_GDSC\t\t\t\t\t\t2\n#define GCC_PCIE_1_PHY_GDSC\t\t\t\t\t3\n#define GCC_PCIE_2_GDSC\t\t\t\t\t\t4\n#define GCC_PCIE_2_PHY_GDSC\t\t\t\t\t5\n#define GCC_PCIE_GDSC\t\t\t\t\t\t6\n#define GCC_PCIE_PHY_GDSC\t\t\t\t\t7\n#define GCC_USB30_GDSC\t\t\t\t\t\t8\n#define GCC_USB3_PHY_GDSC\t\t\t\t\t9\n\n \n#define GCC_EMAC0_BCR\t\t\t\t\t\t0\n#define GCC_EMAC1_BCR\t\t\t\t\t\t1\n#define GCC_EMMC_BCR\t\t\t\t\t\t2\n#define GCC_PCIE_1_BCR\t\t\t\t\t\t3\n#define GCC_PCIE_1_LINK_DOWN_BCR\t\t\t\t4\n#define GCC_PCIE_1_NOCSR_COM_PHY_BCR\t\t\t\t5\n#define GCC_PCIE_1_PHY_BCR\t\t\t\t\t6\n#define GCC_PCIE_2_BCR\t\t\t\t\t\t7\n#define GCC_PCIE_2_LINK_DOWN_BCR\t\t\t\t8\n#define GCC_PCIE_2_NOCSR_COM_PHY_BCR\t\t\t\t9\n#define GCC_PCIE_2_PHY_BCR\t\t\t\t\t10\n#define GCC_PCIE_BCR\t\t\t\t\t\t11\n#define GCC_PCIE_LINK_DOWN_BCR\t\t\t\t\t12\n#define GCC_PCIE_NOCSR_COM_PHY_BCR\t\t\t\t13\n#define GCC_PCIE_PHY_BCR\t\t\t\t\t14\n#define GCC_PCIE_PHY_CFG_AHB_BCR\t\t\t\t15\n#define GCC_PCIE_PHY_COM_BCR\t\t\t\t\t16\n#define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR\t\t\t\t17\n#define GCC_QUSB2PHY_BCR\t\t\t\t\t18\n#define GCC_TCSR_PCIE_BCR\t\t\t\t\t19\n#define GCC_USB30_BCR\t\t\t\t\t\t20\n#define GCC_USB3_PHY_BCR\t\t\t\t\t21\n#define GCC_USB3PHY_PHY_BCR\t\t\t\t\t22\n#define GCC_USB_PHY_CFG_AHB2PHY_BCR\t\t\t\t23\n#define GCC_EMAC0_RGMII_CLK_ARES\t\t\t\t24\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}