TimeQuest Timing Analyzer report for top
Wed Jun 21 15:08:38 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 12. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 13. Slow Model Setup: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 16. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 17. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 18. Slow Model Setup: 'decimal_counter:dc_0|oOverflow'
 19. Slow Model Setup: 'decimal_counter:dc_1|oOverflow'
 20. Slow Model Setup: 'decimal_counter:dc_2|oOverflow'
 21. Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 22. Slow Model Setup: 'KEY[3]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 25. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 26. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 27. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 28. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 29. Slow Model Hold: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 30. Slow Model Hold: 'KEY[3]'
 31. Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 32. Slow Model Hold: 'decimal_counter:dc_0|oOverflow'
 33. Slow Model Hold: 'decimal_counter:dc_1|oOverflow'
 34. Slow Model Hold: 'decimal_counter:dc_2|oOverflow'
 35. Slow Model Minimum Pulse Width: 'CLOCK_50'
 36. Slow Model Minimum Pulse Width: 'KEY[3]'
 37. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 38. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 39. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 40. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 41. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 42. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 43. Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 44. Slow Model Minimum Pulse Width: 'decimal_counter:dc_0|oOverflow'
 45. Slow Model Minimum Pulse Width: 'decimal_counter:dc_1|oOverflow'
 46. Slow Model Minimum Pulse Width: 'decimal_counter:dc_2|oOverflow'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast Model Setup Summary
 50. Fast Model Hold Summary
 51. Fast Model Recovery Summary
 52. Fast Model Removal Summary
 53. Fast Model Minimum Pulse Width Summary
 54. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 55. Fast Model Setup: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 56. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 57. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 58. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 59. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 60. Fast Model Setup: 'CLOCK_50'
 61. Fast Model Setup: 'decimal_counter:dc_0|oOverflow'
 62. Fast Model Setup: 'decimal_counter:dc_1|oOverflow'
 63. Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 64. Fast Model Setup: 'decimal_counter:dc_2|oOverflow'
 65. Fast Model Setup: 'KEY[3]'
 66. Fast Model Hold: 'CLOCK_50'
 67. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 68. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 69. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 70. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 71. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 72. Fast Model Hold: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 73. Fast Model Hold: 'KEY[3]'
 74. Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 75. Fast Model Hold: 'decimal_counter:dc_0|oOverflow'
 76. Fast Model Hold: 'decimal_counter:dc_1|oOverflow'
 77. Fast Model Hold: 'decimal_counter:dc_2|oOverflow'
 78. Fast Model Minimum Pulse Width: 'CLOCK_50'
 79. Fast Model Minimum Pulse Width: 'KEY[3]'
 80. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'
 81. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'
 82. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'
 83. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'
 84. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'
 85. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'
 86. Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'
 87. Fast Model Minimum Pulse Width: 'decimal_counter:dc_0|oOverflow'
 88. Fast Model Minimum Pulse Width: 'decimal_counter:dc_1|oOverflow'
 89. Fast Model Minimum Pulse Width: 'decimal_counter:dc_2|oOverflow'
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Multicorner Timing Analysis Summary
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; CLOCK_50                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                  ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_0|oClk } ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_1|oClk } ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_2|oClk } ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_3|oClk } ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_4|oClk } ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_10:dv10_5|oClk } ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_adjust:clk_ad|divide_50:dv50_0|oClk } ;
; decimal_counter:dc_0|oOverflow            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { decimal_counter:dc_0|oOverflow }            ;
; decimal_counter:dc_1|oOverflow            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { decimal_counter:dc_1|oOverflow }            ;
; decimal_counter:dc_2|oOverflow            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { decimal_counter:dc_2|oOverflow }            ;
; KEY[3]                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }                                    ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                   ;
+-------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+-------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 573.07 MHz  ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 575.71 MHz  ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 577.03 MHz  ; 500.0 MHz       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 583.77 MHz  ; 420.17 MHz      ; CLOCK_50                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 587.2 MHz   ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 592.07 MHz  ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 592.42 MHz  ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 796.18 MHz  ; 500.0 MHz       ; decimal_counter:dc_0|oOverflow            ; limit due to high minimum pulse width violation (tch)         ;
; 799.36 MHz  ; 500.0 MHz       ; decimal_counter:dc_1|oOverflow            ; limit due to high minimum pulse width violation (tch)         ;
; 802.57 MHz  ; 500.0 MHz       ; decimal_counter:dc_2|oOverflow            ; limit due to high minimum pulse width violation (tch)         ;
; 805.8 MHz   ; 500.0 MHz       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; limit due to high minimum pulse width violation (tch)         ;
; 1610.31 MHz ; 450.05 MHz      ; KEY[3]                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.745 ; -3.755        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.737 ; -3.773        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.733 ; -3.744        ;
; CLOCK_50                                  ; -0.713 ; -3.175        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.703 ; -3.589        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.689 ; -3.656        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.688 ; -3.516        ;
; decimal_counter:dc_0|oOverflow            ; -0.256 ; -0.641        ;
; decimal_counter:dc_1|oOverflow            ; -0.251 ; -0.543        ;
; decimal_counter:dc_2|oOverflow            ; -0.246 ; -0.516        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; -0.241 ; -0.631        ;
; KEY[3]                                    ; 0.379  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -2.549 ; -2.549        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -2.177 ; -2.177        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -2.168 ; -2.168        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -2.167 ; -2.167        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -2.143 ; -2.143        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -2.067 ; -2.067        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -2.031 ; -2.031        ;
; KEY[3]                                    ; 0.391  ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.391  ; 0.000         ;
; decimal_counter:dc_0|oOverflow            ; 0.391  ; 0.000         ;
; decimal_counter:dc_1|oOverflow            ; 0.391  ; 0.000         ;
; decimal_counter:dc_2|oOverflow            ; 0.391  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -1.380 ; -7.380        ;
; KEY[3]                                    ; -1.222 ; -2.222        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; -0.500 ; -5.000        ;
; decimal_counter:dc_0|oOverflow            ; -0.500 ; -5.000        ;
; decimal_counter:dc_1|oOverflow            ; -0.500 ; -5.000        ;
; decimal_counter:dc_2|oOverflow            ; -0.500 ; -4.000        ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.745 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.781      ;
; -0.696 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.732      ;
; -0.696 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.732      ;
; -0.696 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.732      ;
; -0.696 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.732      ;
; -0.696 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.732      ;
; -0.674 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.710      ;
; -0.674 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.710      ;
; -0.603 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.639      ;
; -0.578 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.614      ;
; -0.571 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.607      ;
; -0.571 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.607      ;
; -0.571 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.607      ;
; -0.571 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.607      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.515 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.551      ;
; -0.444 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.480      ;
; -0.444 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.480      ;
; -0.226 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.262      ;
; -0.213 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.249      ;
; -0.058 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.094      ;
; -0.058 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 1.094      ;
; 0.232  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.804      ;
; 2.438  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.500        ; 2.309      ; 0.657      ;
; 2.938  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 2.309      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.737 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.773      ;
; -0.737 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.773      ;
; -0.737 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.773      ;
; -0.737 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.773      ;
; -0.737 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.773      ;
; -0.675 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.711      ;
; -0.604 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.640      ;
; -0.558 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.594      ;
; -0.533 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.569      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.487 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.523      ;
; -0.469 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.505      ;
; -0.462 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.498      ;
; -0.428 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.464      ;
; -0.416 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.452      ;
; -0.088 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.124      ;
; -0.076 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.112      ;
; -0.042 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.078      ;
; -0.033 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 1.069      ;
; 0.221  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.815      ;
; 2.337  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.500        ; 2.208      ; 0.657      ;
; 2.837  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 2.208      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.733 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.769      ;
; -0.733 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.769      ;
; -0.614 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.650      ;
; -0.558 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.594      ;
; -0.543 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.579      ;
; -0.536 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.572      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.487 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.523      ;
; -0.472 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.508      ;
; -0.465 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.501      ;
; -0.425 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.461      ;
; -0.425 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.461      ;
; -0.425 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.461      ;
; -0.416 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.452      ;
; -0.401 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.437      ;
; -0.079 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.115      ;
; -0.040 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.076      ;
; -0.033 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.069      ;
; -0.018 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 1.054      ;
; 0.227  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.809      ;
; 2.301  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.500        ; 2.172      ; 0.657      ;
; 2.801  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 2.172      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                  ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.713 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.674 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.603 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.639      ;
; -0.600 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.636      ;
; -0.600 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.636      ;
; -0.600 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.636      ;
; -0.600 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.636      ;
; -0.600 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.636      ;
; -0.554 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.547 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.547 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.547 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.547 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.547 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.515 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.483 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.519      ;
; -0.444 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.444 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.412 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.448      ;
; -0.062 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.098      ;
; -0.058 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.094      ;
; -0.058 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.094      ;
; -0.029 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.065      ;
; 0.100  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.936      ;
; 2.819  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 0.500        ; 2.690      ; 0.657      ;
; 3.319  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 1.000        ; 2.690      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.703 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.739      ;
; -0.703 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.739      ;
; -0.703 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.739      ;
; -0.703 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.739      ;
; -0.703 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.739      ;
; -0.663 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.699      ;
; -0.592 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.628      ;
; -0.543 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.579      ;
; -0.528 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.564      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.520 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.556      ;
; -0.520 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.556      ;
; -0.520 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.556      ;
; -0.520 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.556      ;
; -0.472 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.508      ;
; -0.450 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.486      ;
; -0.429 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.463      ;
; -0.427 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.463      ;
; -0.427 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.463      ;
; -0.427 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.463      ;
; -0.401 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.437      ;
; -0.074 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.110      ;
; -0.064 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.100      ;
; -0.049 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.085      ;
; -0.018 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 1.054      ;
; 0.226  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.810      ;
; 2.413  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.500        ; 2.284      ; 0.657      ;
; 2.913  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 2.284      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.689 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.725      ;
; -0.614 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.650      ;
; -0.543 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.579      ;
; -0.543 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.579      ;
; -0.518 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.554      ;
; -0.518 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.554      ;
; -0.472 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.508      ;
; -0.472 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.508      ;
; -0.452 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.488      ;
; -0.413 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.449      ;
; -0.413 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.449      ;
; -0.413 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.449      ;
; -0.413 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.449      ;
; -0.401 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.437      ;
; -0.401 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.437      ;
; -0.211 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.247      ;
; -0.071 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.107      ;
; -0.018 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.054      ;
; -0.018 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 1.054      ;
; 0.046  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.990      ;
; 2.447  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.500        ; 2.318      ; 0.657      ;
; 2.947  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 2.318      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.688 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.724      ;
; -0.688 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.724      ;
; -0.688 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.724      ;
; -0.688 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.724      ;
; -0.688 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.724      ;
; -0.628 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.664      ;
; -0.592 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.628      ;
; -0.557 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.593      ;
; -0.521 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.557      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.553      ;
; -0.492 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.528      ;
; -0.486 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.522      ;
; -0.450 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.486      ;
; -0.421 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.457      ;
; -0.416 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.452      ;
; -0.416 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.452      ;
; -0.416 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.452      ;
; -0.415 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.451      ;
; -0.076 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.112      ;
; -0.064 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.100      ;
; -0.038 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 1.068      ;
; 0.232  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.804      ;
; 2.437  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.500        ; 2.308      ; 0.657      ;
; 2.937  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 2.308      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'decimal_counter:dc_0|oOverflow'                                                                                                                                  ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.256 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.292      ;
; -0.224 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.260      ;
; -0.078 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.114      ;
; -0.074 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.110      ;
; -0.048 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.084      ;
; -0.044 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.080      ;
; -0.039 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.075      ;
; -0.038 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.074      ;
; -0.018 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.054      ;
; -0.016 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.052      ;
; 0.002  ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.034      ;
; 0.007  ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 1.029      ;
; 0.222  ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.814      ;
; 0.230  ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.806      ;
; 0.233  ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'decimal_counter:dc_1|oOverflow'                                                                                                                                  ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.251 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.287      ;
; -0.085 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.121      ;
; -0.083 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.119      ;
; -0.065 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.101      ;
; -0.063 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.099      ;
; -0.059 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.095      ;
; -0.051 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.087      ;
; -0.045 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.081      ;
; -0.025 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 1.061      ;
; 0.056  ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.980      ;
; 0.095  ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.941      ;
; 0.218  ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.818      ;
; 0.224  ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.811      ;
; 0.225  ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'decimal_counter:dc_2|oOverflow'                                                                                                                                  ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.246 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.282      ;
; -0.216 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.252      ;
; -0.043 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.079      ;
; -0.041 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.077      ;
; -0.013 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.049      ;
; -0.011 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.047      ;
; -0.010 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 1.046      ;
; 0.231  ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.804      ;
; 0.238  ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                                                                                             ;
+--------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.241 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.277      ;
; -0.219 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.255      ;
; -0.085 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.121      ;
; -0.044 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.080      ;
; -0.044 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.080      ;
; -0.042 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.078      ;
; -0.041 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.077      ;
; -0.040 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.076      ;
; -0.010 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 1.046      ;
; 0.057  ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.979      ;
; 0.096  ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.940      ;
; 0.224  ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.811      ;
; 0.226  ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.810      ;
; 0.231  ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.805      ;
; 0.379  ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                                      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; pulser:p0|state ; pulser:p0|state ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.549 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 0.000        ; 2.690      ; 0.657      ;
; -2.049 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; -0.500       ; 2.690      ; 0.657      ;
; 0.670  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.713  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.979      ;
; 0.799  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.809  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.828  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.832  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 1.182  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.448      ;
; 1.214  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.253  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.519      ;
; 1.284  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.285  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.551      ;
; 1.317  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.583      ;
; 1.317  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.583      ;
; 1.317  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.583      ;
; 1.324  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.590      ;
; 1.370  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.370  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.370  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.370  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.373  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.444  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.483  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.749      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.177 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 2.318      ; 0.657      ;
; -1.677 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.500       ; 2.318      ; 0.657      ;
; 0.721  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.987      ;
; 0.724  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.990      ;
; 0.788  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.054      ;
; 0.808  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.074      ;
; 0.836  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.102      ;
; 0.841  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.107      ;
; 0.981  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.247      ;
; 1.171  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.437      ;
; 1.183  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.449      ;
; 1.183  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.449      ;
; 1.183  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.449      ;
; 1.183  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.449      ;
; 1.191  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.457      ;
; 1.242  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.508      ;
; 1.242  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.508      ;
; 1.262  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.528      ;
; 1.288  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.554      ;
; 1.288  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.554      ;
; 1.313  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.579      ;
; 1.313  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.579      ;
; 1.384  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.650      ;
; 1.459  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.725      ;
; 1.459  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.725      ;
; 1.459  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.725      ;
; 1.459  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 1.725      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.168 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 2.309      ; 0.657      ;
; -1.668 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.500       ; 2.309      ; 0.657      ;
; 0.532  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.798      ;
; 0.538  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.804      ;
; 0.802  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.068      ;
; 0.828  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.094      ;
; 0.840  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.106      ;
; 0.983  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.249      ;
; 0.996  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.262      ;
; 1.214  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.480      ;
; 1.226  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.492      ;
; 1.277  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.543      ;
; 1.285  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.551      ;
; 1.291  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.557      ;
; 1.291  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.557      ;
; 1.291  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.557      ;
; 1.341  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.607      ;
; 1.341  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.607      ;
; 1.341  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.607      ;
; 1.373  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.639      ;
; 1.444  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.710      ;
; 1.444  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.710      ;
; 1.466  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.732      ;
; 1.466  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.732      ;
; 1.466  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.732      ;
; 1.466  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.732      ;
; 1.515  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 1.781      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.167 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 2.308      ; 0.657      ;
; -1.667 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.500       ; 2.308      ; 0.657      ;
; 0.530  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.796      ;
; 0.538  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.804      ;
; 0.802  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.068      ;
; 0.808  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.074      ;
; 0.834  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.100      ;
; 0.841  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.107      ;
; 0.846  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.112      ;
; 1.185  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.451      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.220  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.486      ;
; 1.227  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.493      ;
; 1.256  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.522      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.291  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.557      ;
; 1.327  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.593      ;
; 1.362  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.628      ;
; 1.398  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.664      ;
; 1.458  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.724      ;
; 1.458  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.724      ;
; 1.458  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.724      ;
; 1.458  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 1.724      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.143 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 2.284      ; 0.657      ;
; -1.643 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.500       ; 2.284      ; 0.657      ;
; 0.542  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.808      ;
; 0.544  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.810      ;
; 0.788  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.054      ;
; 0.816  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.082      ;
; 0.819  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.085      ;
; 0.834  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.100      ;
; 0.841  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.107      ;
; 0.844  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.110      ;
; 1.171  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.437      ;
; 1.197  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.463      ;
; 1.220  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.486      ;
; 1.227  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.493      ;
; 1.242  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.508      ;
; 1.290  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.556      ;
; 1.290  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.556      ;
; 1.290  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.556      ;
; 1.291  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.557      ;
; 1.313  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.579      ;
; 1.362  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.628      ;
; 1.433  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.699      ;
; 1.473  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.739      ;
; 1.473  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.739      ;
; 1.473  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.739      ;
; 1.473  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 1.739      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.067 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 2.208      ; 0.657      ;
; -1.567 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.500       ; 2.208      ; 0.657      ;
; 0.549  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.815      ;
; 0.803  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.069      ;
; 0.808  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.074      ;
; 0.812  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.078      ;
; 0.846  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.112      ;
; 0.853  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.119      ;
; 0.854  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.120      ;
; 0.858  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.124      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.198  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.464      ;
; 1.232  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.498      ;
; 1.240  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.506      ;
; 1.257  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.523      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.303  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.569      ;
; 1.311  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.577      ;
; 1.328  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.594      ;
; 1.374  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.640      ;
; 1.445  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.711      ;
; 1.507  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 1.773      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.031 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 2.172      ; 0.657      ;
; -1.531 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.500       ; 2.172      ; 0.657      ;
; 0.542  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.808      ;
; 0.543  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.809      ;
; 0.788  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.054      ;
; 0.803  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.069      ;
; 0.809  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.076      ;
; 0.849  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.115      ;
; 0.849  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.115      ;
; 1.171  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.437      ;
; 1.186  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.452      ;
; 1.192  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.458      ;
; 1.195  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.461      ;
; 1.195  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.461      ;
; 1.195  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.461      ;
; 1.195  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.461      ;
; 1.242  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.508      ;
; 1.257  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.523      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.553      ;
; 1.313  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.579      ;
; 1.328  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.594      ;
; 1.384  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.650      ;
; 1.503  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.769      ;
; 1.503  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.769      ;
; 1.503  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.769      ;
; 1.503  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 1.769      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                                       ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pulser:p0|state ; pulser:p0|state ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                                                                                             ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.805      ;
; 0.544 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.812      ;
; 0.674 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.940      ;
; 0.713 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.979      ;
; 0.780 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.046      ;
; 0.810 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.080      ;
; 0.855 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.121      ;
; 0.989 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.255      ;
; 1.011 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 1.277      ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'decimal_counter:dc_0|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.806      ;
; 0.548 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.814      ;
; 0.763 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.029      ;
; 0.768 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.034      ;
; 0.786 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.052      ;
; 0.788 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.054      ;
; 0.808 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.080      ;
; 0.818 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.084      ;
; 0.844 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.110      ;
; 0.848 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.114      ;
; 0.994 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.260      ;
; 1.026 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 1.292      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'decimal_counter:dc_1|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.812      ;
; 0.552 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.818      ;
; 0.675 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.941      ;
; 0.714 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.980      ;
; 0.795 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.061      ;
; 0.815 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.081      ;
; 0.821 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.087      ;
; 0.829 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.101      ;
; 0.853 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.119      ;
; 0.855 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.121      ;
; 1.021 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 1.287      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'decimal_counter:dc_2|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.798      ;
; 0.538 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.805      ;
; 0.780 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.046      ;
; 0.781 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.049      ;
; 0.811 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.079      ;
; 0.986 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.252      ;
; 1.016 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 1.282      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|oClk|clk                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; pulser:p0|state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; pulser:p0|state ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; p0|state|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; p0|state|clk    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|outclk               ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oOverflow ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oOverflow ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; clk_ad|dv10_5|oClk|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; clk_ad|dv10_5|oClk|regout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oOverflow|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oOverflow|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'decimal_counter:dc_0|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oOverflow  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oOverflow  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oOverflow|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oOverflow|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'decimal_counter:dc_1|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oOverflow  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oOverflow  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oOverflow|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oOverflow|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'decimal_counter:dc_2|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[3]|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.235 ; 8.235 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.235 ; 8.235 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.210 ; 8.210 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.229 ; 8.229 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.996 ; 7.996 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.000 ; 8.000 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.986 ; 7.986 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.991 ; 7.991 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 8.040 ; 8.040 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 8.040 ; 8.040 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 7.889 ; 7.889 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 7.518 ; 7.518 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 7.512 ; 7.512 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 7.565 ; 7.565 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 7.522 ; 7.522 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 7.771 ; 7.771 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 7.934 ; 7.934 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 7.846 ; 7.846 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 7.772 ; 7.772 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 7.869 ; 7.869 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 7.934 ; 7.934 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 7.557 ; 7.557 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 7.601 ; 7.601 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 7.609 ; 7.609 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 7.519 ; 7.519 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 7.519 ; 7.519 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 7.135 ; 7.135 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 7.124 ; 7.124 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 7.091 ; 7.091 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 7.120 ; 7.120 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 7.382 ; 7.382 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 7.347 ; 7.347 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.455 ; 7.455 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.739 ; 7.739 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.686 ; 7.686 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.708 ; 7.708 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.461 ; 7.461 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.466 ; 7.466 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.455 ; 7.455 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.455 ; 7.455 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 7.272 ; 7.272 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 7.802 ; 7.802 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 7.657 ; 7.657 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 7.282 ; 7.282 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 7.272 ; 7.272 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 7.325 ; 7.325 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 7.283 ; 7.283 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 7.531 ; 7.531 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 7.216 ; 7.216 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 7.500 ; 7.500 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 7.403 ; 7.403 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 7.500 ; 7.500 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 7.566 ; 7.566 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 7.216 ; 7.216 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 7.254 ; 7.254 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 7.241 ; 7.241 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 6.895 ; 6.895 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 7.348 ; 7.348 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 6.946 ; 6.946 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 6.943 ; 6.943 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 6.895 ; 6.895 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 6.942 ; 6.942 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 7.193 ; 7.193 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 7.142 ; 7.142 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.151 ; 0.000         ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.153 ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.161 ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.164 ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.172 ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.173 ; 0.000         ;
; CLOCK_50                                  ; 0.206 ; 0.000         ;
; decimal_counter:dc_0|oOverflow            ; 0.386 ; 0.000         ;
; decimal_counter:dc_1|oOverflow            ; 0.403 ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.408 ; 0.000         ;
; decimal_counter:dc_2|oOverflow            ; 0.428 ; 0.000         ;
; KEY[3]                                    ; 0.665 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -1.592 ; -1.592        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -1.335 ; -1.335        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -1.333 ; -1.333        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -1.332 ; -1.332        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -1.313 ; -1.313        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -1.308 ; -1.308        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -1.284 ; -1.284        ;
; KEY[3]                                    ; 0.215  ; 0.000         ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.215  ; 0.000         ;
; decimal_counter:dc_0|oOverflow            ; 0.215  ; 0.000         ;
; decimal_counter:dc_1|oOverflow            ; 0.215  ; 0.000         ;
; decimal_counter:dc_2|oOverflow            ; 0.215  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; CLOCK_50                                  ; -1.380 ; -7.380        ;
; KEY[3]                                    ; -1.222 ; -2.222        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.500 ; -6.000        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; -0.500 ; -5.000        ;
; decimal_counter:dc_0|oOverflow            ; -0.500 ; -5.000        ;
; decimal_counter:dc_1|oOverflow            ; -0.500 ; -5.000        ;
; decimal_counter:dc_2|oOverflow            ; -0.500 ; -4.000        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.151 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.881      ;
; 0.236 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.796      ;
; 0.236 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.796      ;
; 0.236 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.796      ;
; 0.236 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.796      ;
; 0.236 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.796      ;
; 0.257 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.775      ;
; 0.278 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.754      ;
; 0.292 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.740      ;
; 0.311 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.721      ;
; 0.327 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.705      ;
; 0.346 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.686      ;
; 0.362 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.670      ;
; 0.381 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.651      ;
; 0.493 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.539      ;
; 0.502 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.530      ;
; 0.512 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.520      ;
; 0.519 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.513      ;
; 0.623 ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 0.000      ; 0.409      ;
; 1.688 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.500        ; 1.382      ; 0.367      ;
; 2.188 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1.000        ; 1.382      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.153 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.879      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.281 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.751      ;
; 0.284 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.748      ;
; 0.311 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.721      ;
; 0.319 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.713      ;
; 0.346 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.686      ;
; 0.354 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.678      ;
; 0.381 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.651      ;
; 0.389 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.643      ;
; 0.500 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.532      ;
; 0.514 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.518      ;
; 0.519 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.513      ;
; 0.527 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.505      ;
; 0.627 ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 0.000      ; 0.405      ;
; 1.664 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.500        ; 1.358      ; 0.367      ;
; 2.164 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1.000        ; 1.358      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.161 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.871      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.264 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.768      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.299 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.733      ;
; 0.318 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.714      ;
; 0.334 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.698      ;
; 0.353 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.679      ;
; 0.369 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.663      ;
; 0.388 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.644      ;
; 0.501 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.531      ;
; 0.509 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.523      ;
; 0.526 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.506      ;
; 0.626 ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 0.000      ; 0.406      ;
; 1.693 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.500        ; 1.387      ; 0.367      ;
; 2.193 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1.000        ; 1.387      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.164 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.868      ;
; 0.164 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.868      ;
; 0.164 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.868      ;
; 0.164 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.868      ;
; 0.164 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.868      ;
; 0.209 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.823      ;
; 0.212 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.820      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.799      ;
; 0.244 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.788      ;
; 0.244 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.788      ;
; 0.279 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.753      ;
; 0.338 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.694      ;
; 0.373 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.659      ;
; 0.373 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.659      ;
; 0.429 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.603      ;
; 0.440 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.592      ;
; 0.513 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.519      ;
; 0.513 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.519      ;
; 0.628 ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 0.000      ; 0.404      ;
; 1.712 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.500        ; 1.406      ; 0.367      ;
; 2.212 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1.000        ; 1.406      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.172 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.860      ;
; 0.172 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.860      ;
; 0.172 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.860      ;
; 0.172 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.860      ;
; 0.172 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.860      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.237 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.795      ;
; 0.277 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.755      ;
; 0.287 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.745      ;
; 0.287 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.745      ;
; 0.287 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.745      ;
; 0.287 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.745      ;
; 0.287 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.745      ;
; 0.299 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.733      ;
; 0.312 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.720      ;
; 0.334 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.698      ;
; 0.347 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.685      ;
; 0.369 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.663      ;
; 0.382 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.650      ;
; 0.500 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.532      ;
; 0.509 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.523      ;
; 0.515 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.517      ;
; 0.520 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.512      ;
; 0.629 ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 0.000      ; 0.403      ;
; 1.713 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.500        ; 1.407      ; 0.367      ;
; 2.213 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1.000        ; 1.407      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.173 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.859      ;
; 0.173 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.859      ;
; 0.173 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.859      ;
; 0.173 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.859      ;
; 0.173 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.859      ;
; 0.239 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.793      ;
; 0.284 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.748      ;
; 0.288 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.744      ;
; 0.319 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.713      ;
; 0.319 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.713      ;
; 0.354 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.678      ;
; 0.354 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.678      ;
; 0.389 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.643      ;
; 0.389 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.643      ;
; 0.441 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.591      ;
; 0.503 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.529      ;
; 0.527 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.505      ;
; 0.527 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.505      ;
; 0.548 ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 0.000      ; 0.484      ;
; 1.715 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.500        ; 1.409      ; 0.367      ;
; 2.215 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1.000        ; 1.409      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                 ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.206 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.826      ;
; 0.206 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.826      ;
; 0.206 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.826      ;
; 0.206 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.826      ;
; 0.206 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.826      ;
; 0.212 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.219 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.813      ;
; 0.244 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 0.279 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.753      ;
; 0.313 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.719      ;
; 0.338 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.694      ;
; 0.348 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.684      ;
; 0.373 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.659      ;
; 0.373 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.659      ;
; 0.383 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.649      ;
; 0.511 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.519      ;
; 0.513 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.519      ;
; 0.521 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.511      ;
; 0.568 ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 1.000        ; 0.000      ; 0.464      ;
; 1.972 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 0.500        ; 1.666      ; 0.367      ;
; 2.472 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 1.000        ; 1.666      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'decimal_counter:dc_0|oOverflow'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.386 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.646      ;
; 0.428 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.604      ;
; 0.503 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.529      ;
; 0.503 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.529      ;
; 0.504 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.528      ;
; 0.508 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.522      ;
; 0.515 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.517      ;
; 0.522 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.510      ;
; 0.528 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.504      ;
; 0.628 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.404      ;
; 0.632 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.400      ;
; 0.634 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'decimal_counter:dc_1|oOverflow'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.403 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.629      ;
; 0.498 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.534      ;
; 0.499 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.533      ;
; 0.499 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.533      ;
; 0.499 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.533      ;
; 0.502 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.530      ;
; 0.505 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.524      ;
; 0.554 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.478      ;
; 0.556 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.476      ;
; 0.625 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                                                                                            ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.408 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.624      ;
; 0.421 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.611      ;
; 0.497 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.535      ;
; 0.498 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.534      ;
; 0.500 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.532      ;
; 0.511 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.517      ;
; 0.516 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.516      ;
; 0.545 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.487      ;
; 0.553 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.479      ;
; 0.629 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'decimal_counter:dc_2|oOverflow'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.428 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.604      ;
; 0.436 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.596      ;
; 0.497 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.535      ;
; 0.509 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.519      ;
; 0.631 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                                      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.665 ; pulser:p0|state ; pulser:p0|state ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.592 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; 0.000        ; 1.666      ; 0.367      ;
; -1.092 ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50    ; -0.500       ; 1.666      ; 0.367      ;
; 0.312  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.464      ;
; 0.322  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.359  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.363  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.497  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.507  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.532  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.542  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.694      ;
; 0.556  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.567  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.601  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.636  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.661  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.668  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.674  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674  ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ; CLOCK_50                                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.335 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 1.409      ; 0.367      ;
; -0.835 ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.500       ; 1.409      ; 0.367      ;
; 0.329  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.481      ;
; 0.332  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.484      ;
; 0.353  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.505      ;
; 0.362  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.514      ;
; 0.372  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.524      ;
; 0.377  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.529      ;
; 0.439  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.591      ;
; 0.491  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.643      ;
; 0.500  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.652      ;
; 0.512  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.664      ;
; 0.526  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.678      ;
; 0.526  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.678      ;
; 0.535  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.687      ;
; 0.561  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.713      ;
; 0.592  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.744      ;
; 0.596  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.748      ;
; 0.641  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.793      ;
; 0.707  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.859      ;
; 0.707  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.859      ;
; 0.707  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.859      ;
; 0.707  ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 0.000        ; 0.000      ; 0.859      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.333 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 1.407      ; 0.367      ;
; -0.833 ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.500       ; 1.407      ; 0.367      ;
; 0.244  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.396      ;
; 0.251  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.403      ;
; 0.360  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.512      ;
; 0.364  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.517      ;
; 0.371  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.523      ;
; 0.375  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.527      ;
; 0.380  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.532      ;
; 0.498  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.650      ;
; 0.502  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.654      ;
; 0.511  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.667      ;
; 0.533  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.685      ;
; 0.537  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.689      ;
; 0.546  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.698      ;
; 0.568  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.720      ;
; 0.581  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.733      ;
; 0.593  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.745      ;
; 0.603  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.755      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.708  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 0.000        ; 0.000      ; 0.860      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.332 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 1.406      ; 0.367      ;
; -0.832 ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.500       ; 1.406      ; 0.367      ;
; 0.245  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.397      ;
; 0.252  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.404      ;
; 0.358  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.510      ;
; 0.367  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.519      ;
; 0.373  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.525      ;
; 0.440  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.592      ;
; 0.451  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.603      ;
; 0.507  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.659      ;
; 0.513  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.665      ;
; 0.542  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.694      ;
; 0.551  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.703      ;
; 0.586  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.738      ;
; 0.601  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.753      ;
; 0.636  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.788      ;
; 0.636  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.788      ;
; 0.647  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.799      ;
; 0.668  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.820      ;
; 0.668  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.820      ;
; 0.671  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.823      ;
; 0.716  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.868      ;
; 0.716  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.868      ;
; 0.716  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.868      ;
; 0.716  ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 0.000        ; 0.000      ; 0.868      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.313 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 1.387      ; 0.367      ;
; -0.813 ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.500       ; 1.387      ; 0.367      ;
; 0.251  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.403      ;
; 0.254  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.406      ;
; 0.354  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.506      ;
; 0.369  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.523      ;
; 0.375  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.527      ;
; 0.379  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.531      ;
; 0.492  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.644      ;
; 0.507  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.667      ;
; 0.527  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.679      ;
; 0.546  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.698      ;
; 0.550  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.702      ;
; 0.562  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.714      ;
; 0.581  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.733      ;
; 0.601  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.753      ;
; 0.616  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.768      ;
; 0.647  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.799      ;
; 0.719  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 0.000        ; 0.000      ; 0.871      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.308 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 1.382      ; 0.367      ;
; -0.808 ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.500       ; 1.382      ; 0.367      ;
; 0.257  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.409      ;
; 0.361  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.517      ;
; 0.368  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.520      ;
; 0.378  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.530      ;
; 0.382  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.534      ;
; 0.382  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.534      ;
; 0.387  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.539      ;
; 0.499  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.651      ;
; 0.518  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.670      ;
; 0.522  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.674      ;
; 0.522  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.674      ;
; 0.534  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.686      ;
; 0.553  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.705      ;
; 0.557  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.709      ;
; 0.569  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.721      ;
; 0.588  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.740      ;
; 0.602  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.754      ;
; 0.623  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.775      ;
; 0.644  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.796      ;
; 0.729  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729  ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 0.000        ; 0.000      ; 0.881      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.284 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 1.358      ; 0.367      ;
; -0.784 ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.500       ; 1.358      ; 0.367      ;
; 0.251  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.405      ;
; 0.353  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.505      ;
; 0.361  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.518      ;
; 0.380  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.532      ;
; 0.491  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.643      ;
; 0.499  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.655      ;
; 0.520  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.672      ;
; 0.526  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.678      ;
; 0.534  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.686      ;
; 0.555  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.707      ;
; 0.561  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.713      ;
; 0.569  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.721      ;
; 0.596  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.748      ;
; 0.599  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.751      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.795      ;
; 0.727  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 0.000        ; 0.000      ; 0.879      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                                       ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pulser:p0|state ; pulser:p0|state ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                                                                                             ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.403      ;
; 0.327 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.479      ;
; 0.335 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.487      ;
; 0.364 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; decimal_counter:dc_0|oDigit[2] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.521      ;
; 0.380 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[2] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[1] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; decimal_counter:dc_0|oDigit[3] ; decimal_counter:dc_0|oDigit[0] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.535      ;
; 0.459 ; decimal_counter:dc_0|oDigit[1] ; decimal_counter:dc_0|oOverflow ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.611      ;
; 0.472 ; decimal_counter:dc_0|oDigit[0] ; decimal_counter:dc_0|oDigit[3] ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 0.000        ; 0.000      ; 0.624      ;
+-------+--------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'decimal_counter:dc_0|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.404      ;
; 0.352 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.504      ;
; 0.358 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[2] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.529      ;
; 0.452 ; decimal_counter:dc_1|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.604      ;
; 0.494 ; decimal_counter:dc_1|oDigit[0] ; decimal_counter:dc_1|oDigit[3] ; decimal_counter:dc_0|oOverflow ; decimal_counter:dc_0|oOverflow ; 0.000        ; 0.000      ; 0.646      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'decimal_counter:dc_1|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.407      ;
; 0.324 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.478      ;
; 0.372 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[2] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; decimal_counter:dc_2|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.534      ;
; 0.477 ; decimal_counter:dc_2|oDigit[0] ; decimal_counter:dc_2|oDigit[3] ; decimal_counter:dc_1|oOverflow ; decimal_counter:dc_1|oOverflow ; 0.000        ; 0.000      ; 0.629      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'decimal_counter:dc_2|oOverflow'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.401      ;
; 0.367 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.523      ;
; 0.383 ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.535      ;
; 0.444 ; decimal_counter:dc_3|oDigit[3] ; decimal_counter:dc_3|oDigit[0] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.596      ;
; 0.452 ; decimal_counter:dc_3|oDigit[1] ; decimal_counter:dc_3|oDigit[2] ; decimal_counter:dc_2|oOverflow ; decimal_counter:dc_2|oOverflow ; 0.000        ; 0.000      ; 0.604      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_adjust:clk_ad|divide_50:dv50_0|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_ad|dv50_0|oClk|clk                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; pulser:p0|state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; pulser:p0|state ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; p0|state|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; p0|state|clk    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_0|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_1|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; Rise       ; clk_ad|dv10_1|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_1|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_2|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_1|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; Rise       ; clk_ad|dv10_2|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_2|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_3|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_2|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; Rise       ; clk_ad|dv10_3|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_3|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_4|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_3|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; Rise       ; clk_ad|dv10_4|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_4|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_4|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; Rise       ; clk_ad|dv10_5|oClk|clk                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_50:dv50_0|oClk'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_0|oClk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|counter[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv10_0|oClk|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; Rise       ; clk_ad|dv50_0|oClk~clkctrl|outclk               ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_adjust:clk_ad|divide_10:dv10_5|oClk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oDigit[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oOverflow ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; decimal_counter:dc_0|oOverflow ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; clk_ad|dv10_5|oClk|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; clk_ad|dv10_5|oClk|regout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oDigit[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oOverflow|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; dc_0|oOverflow|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; Rise       ; p0|oClk~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'decimal_counter:dc_0|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oOverflow  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; decimal_counter:dc_1|oOverflow  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_0|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oOverflow|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_0|oOverflow ; Rise       ; dc_1|oOverflow|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'decimal_counter:dc_1|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oOverflow  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; decimal_counter:dc_2|oOverflow  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_1|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oOverflow|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_1|oOverflow ; Rise       ; dc_2|oOverflow|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'decimal_counter:dc_2|oOverflow'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; decimal_counter:dc_3|oDigit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_2|oOverflow~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; decimal_counter:dc_2|oOverflow ; Rise       ; dc_3|oDigit[3]|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.432 ; 4.432 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.432 ; 4.432 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.386 ; 4.386 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.402 ; 4.402 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.299 ; 4.299 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.303 ; 4.303 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.294 ; 4.294 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.293 ; 4.293 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 4.338 ; 4.338 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 4.338 ; 4.338 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 4.268 ; 4.268 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 4.045 ; 4.045 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 4.043 ; 4.043 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 4.078 ; 4.078 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 4.050 ; 4.050 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 4.175 ; 4.175 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 4.245 ; 4.245 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 4.207 ; 4.207 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 4.142 ; 4.142 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 4.211 ; 4.211 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 4.245 ; 4.245 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 4.076 ; 4.076 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 4.097 ; 4.097 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 4.080 ; 4.080 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 4.037 ; 4.037 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 4.037 ; 4.037 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 3.880 ; 3.880 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 3.875 ; 3.875 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 3.855 ; 3.855 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 3.868 ; 3.868 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 3.974 ; 3.974 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 3.960 ; 3.960 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.057 ; 4.057 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.201 ; 4.201 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.157 ; 4.157 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.174 ; 4.174 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.063 ; 4.063 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.067 ; 4.067 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.059 ; 4.059 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.057 ; 4.057 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 3.945 ; 3.945 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 4.238 ; 4.238 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 4.175 ; 4.175 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 3.950 ; 3.950 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 3.945 ; 3.945 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 3.981 ; 3.981 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 3.954 ; 3.954 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 4.080 ; 4.080 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 3.921 ; 3.921 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 4.052 ; 4.052 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 3.989 ; 3.989 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 4.052 ; 4.052 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 4.091 ; 4.091 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 3.921 ; 3.921 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 3.941 ; 3.941 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 3.927 ; 3.927 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 3.761 ; 3.761 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 3.951 ; 3.951 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 3.791 ; 3.791 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 3.790 ; 3.790 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 3.761 ; 3.761 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 3.792 ; 3.792 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 3.886 ; 3.886 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 3.863 ; 3.863 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                           ; -0.745  ; -2.549  ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                                  ; -0.713  ; -2.549  ; N/A      ; N/A     ; -1.380              ;
;  KEY[3]                                    ; 0.379   ; 0.215   ; N/A      ; N/A     ; -1.222              ;
;  clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -0.688  ; -2.167  ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -0.703  ; -2.143  ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -0.737  ; -2.067  ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -0.689  ; -2.177  ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -0.745  ; -2.168  ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_10:dv10_5|oClk ; -0.241  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -0.733  ; -2.031  ; N/A      ; N/A     ; -0.500              ;
;  decimal_counter:dc_0|oOverflow            ; -0.256  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  decimal_counter:dc_1|oOverflow            ; -0.251  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  decimal_counter:dc_2|oOverflow            ; -0.246  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                            ; -27.539 ; -15.302 ; 0.0      ; 0.0     ; -64.602             ;
;  CLOCK_50                                  ; -3.175  ; -2.549  ; N/A      ; N/A     ; -7.380              ;
;  KEY[3]                                    ; 0.000   ; 0.000   ; N/A      ; N/A     ; -2.222              ;
;  clock_adjust:clk_ad|divide_10:dv10_0|oClk ; -3.516  ; -2.167  ; N/A      ; N/A     ; -6.000              ;
;  clock_adjust:clk_ad|divide_10:dv10_1|oClk ; -3.589  ; -2.143  ; N/A      ; N/A     ; -6.000              ;
;  clock_adjust:clk_ad|divide_10:dv10_2|oClk ; -3.773  ; -2.067  ; N/A      ; N/A     ; -6.000              ;
;  clock_adjust:clk_ad|divide_10:dv10_3|oClk ; -3.656  ; -2.177  ; N/A      ; N/A     ; -6.000              ;
;  clock_adjust:clk_ad|divide_10:dv10_4|oClk ; -3.755  ; -2.168  ; N/A      ; N/A     ; -6.000              ;
;  clock_adjust:clk_ad|divide_10:dv10_5|oClk ; -0.631  ; 0.000   ; N/A      ; N/A     ; -5.000              ;
;  clock_adjust:clk_ad|divide_50:dv50_0|oClk ; -3.744  ; -2.031  ; N/A      ; N/A     ; -6.000              ;
;  decimal_counter:dc_0|oOverflow            ; -0.641  ; 0.000   ; N/A      ; N/A     ; -5.000              ;
;  decimal_counter:dc_1|oOverflow            ; -0.543  ; 0.000   ; N/A      ; N/A     ; -5.000              ;
;  decimal_counter:dc_2|oOverflow            ; -0.516  ; 0.000   ; N/A      ; N/A     ; -4.000              ;
+--------------------------------------------+---------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.235 ; 8.235 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.235 ; 8.235 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.210 ; 8.210 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.229 ; 8.229 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.996 ; 7.996 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 8.000 ; 8.000 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.986 ; 7.986 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 7.991 ; 7.991 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 8.040 ; 8.040 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 8.040 ; 8.040 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 7.889 ; 7.889 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 7.518 ; 7.518 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 7.512 ; 7.512 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 7.565 ; 7.565 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 7.522 ; 7.522 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 7.771 ; 7.771 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 7.934 ; 7.934 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 7.846 ; 7.846 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 7.772 ; 7.772 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 7.869 ; 7.869 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 7.934 ; 7.934 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 7.557 ; 7.557 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 7.601 ; 7.601 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 7.609 ; 7.609 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 7.519 ; 7.519 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 7.519 ; 7.519 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 7.135 ; 7.135 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 7.124 ; 7.124 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 7.091 ; 7.091 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 7.120 ; 7.120 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 7.382 ; 7.382 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 7.347 ; 7.347 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; HEX0[*]   ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.057 ; 4.057 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[0]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.201 ; 4.201 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[1]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.157 ; 4.157 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[2]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.174 ; 4.174 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[3]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.063 ; 4.063 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[4]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.067 ; 4.067 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[5]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.059 ; 4.059 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
;  HEX0[6]  ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 4.057 ; 4.057 ; Rise       ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ;
; HEX1[*]   ; decimal_counter:dc_0|oOverflow            ; 3.945 ; 3.945 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[0]  ; decimal_counter:dc_0|oOverflow            ; 4.238 ; 4.238 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[1]  ; decimal_counter:dc_0|oOverflow            ; 4.175 ; 4.175 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[2]  ; decimal_counter:dc_0|oOverflow            ; 3.950 ; 3.950 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[3]  ; decimal_counter:dc_0|oOverflow            ; 3.945 ; 3.945 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[4]  ; decimal_counter:dc_0|oOverflow            ; 3.981 ; 3.981 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[5]  ; decimal_counter:dc_0|oOverflow            ; 3.954 ; 3.954 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
;  HEX1[6]  ; decimal_counter:dc_0|oOverflow            ; 4.080 ; 4.080 ; Rise       ; decimal_counter:dc_0|oOverflow            ;
; HEX2[*]   ; decimal_counter:dc_1|oOverflow            ; 3.921 ; 3.921 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[0]  ; decimal_counter:dc_1|oOverflow            ; 4.052 ; 4.052 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[1]  ; decimal_counter:dc_1|oOverflow            ; 3.989 ; 3.989 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[2]  ; decimal_counter:dc_1|oOverflow            ; 4.052 ; 4.052 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[3]  ; decimal_counter:dc_1|oOverflow            ; 4.091 ; 4.091 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[4]  ; decimal_counter:dc_1|oOverflow            ; 3.921 ; 3.921 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[5]  ; decimal_counter:dc_1|oOverflow            ; 3.941 ; 3.941 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
;  HEX2[6]  ; decimal_counter:dc_1|oOverflow            ; 3.927 ; 3.927 ; Rise       ; decimal_counter:dc_1|oOverflow            ;
; HEX3[*]   ; decimal_counter:dc_2|oOverflow            ; 3.761 ; 3.761 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[0]  ; decimal_counter:dc_2|oOverflow            ; 3.951 ; 3.951 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[1]  ; decimal_counter:dc_2|oOverflow            ; 3.791 ; 3.791 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[2]  ; decimal_counter:dc_2|oOverflow            ; 3.790 ; 3.790 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[3]  ; decimal_counter:dc_2|oOverflow            ; 3.761 ; 3.761 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[4]  ; decimal_counter:dc_2|oOverflow            ; 3.792 ; 3.792 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[5]  ; decimal_counter:dc_2|oOverflow            ; 3.886 ; 3.886 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
;  HEX3[6]  ; decimal_counter:dc_2|oOverflow            ; 3.863 ; 3.863 ; Rise       ; decimal_counter:dc_2|oOverflow            ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                  ; CLOCK_50                                  ; 27       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50                                  ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 19       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 33       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_0|oOverflow            ; decimal_counter:dc_0|oOverflow            ; 19       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_1|oOverflow            ; decimal_counter:dc_1|oOverflow            ; 19       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_2|oOverflow            ; decimal_counter:dc_2|oOverflow            ; 15       ; 0        ; 0        ; 0        ;
; KEY[3]                                    ; KEY[3]                                    ; 0        ; 0        ; 0        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                  ; CLOCK_50                                  ; 27       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; CLOCK_50                                  ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_1|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_2|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_3|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 33       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_4|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; clock_adjust:clk_ad|divide_10:dv10_5|oClk ; 19       ; 0        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_10:dv10_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 1        ; 1        ; 0        ; 0        ;
; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; clock_adjust:clk_ad|divide_50:dv50_0|oClk ; 33       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_0|oOverflow            ; decimal_counter:dc_0|oOverflow            ; 19       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_1|oOverflow            ; decimal_counter:dc_1|oOverflow            ; 19       ; 0        ; 0        ; 0        ;
; decimal_counter:dc_2|oOverflow            ; decimal_counter:dc_2|oOverflow            ; 15       ; 0        ; 0        ; 0        ;
; KEY[3]                                    ; KEY[3]                                    ; 0        ; 0        ; 0        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 21 15:08:36 2017
Info: Command: quartus_sta decimal_counter -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_4|oClk clock_adjust:clk_ad|divide_10:dv10_4|oClk
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_3|oClk clock_adjust:clk_ad|divide_10:dv10_3|oClk
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_2|oClk clock_adjust:clk_ad|divide_10:dv10_2|oClk
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_1|oClk clock_adjust:clk_ad|divide_10:dv10_1|oClk
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_0|oClk clock_adjust:clk_ad|divide_10:dv10_0|oClk
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_50:dv50_0|oClk clock_adjust:clk_ad|divide_50:dv50_0|oClk
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clock_adjust:clk_ad|divide_10:dv10_5|oClk clock_adjust:clk_ad|divide_10:dv10_5|oClk
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
    Info (332105): create_clock -period 1.000 -name decimal_counter:dc_0|oOverflow decimal_counter:dc_0|oOverflow
    Info (332105): create_clock -period 1.000 -name decimal_counter:dc_1|oOverflow decimal_counter:dc_1|oOverflow
    Info (332105): create_clock -period 1.000 -name decimal_counter:dc_2|oOverflow decimal_counter:dc_2|oOverflow
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.745        -3.755 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):    -0.737        -3.773 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):    -0.733        -3.744 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):    -0.713        -3.175 CLOCK_50 
    Info (332119):    -0.703        -3.589 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):    -0.689        -3.656 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):    -0.688        -3.516 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):    -0.256        -0.641 decimal_counter:dc_0|oOverflow 
    Info (332119):    -0.251        -0.543 decimal_counter:dc_1|oOverflow 
    Info (332119):    -0.246        -0.516 decimal_counter:dc_2|oOverflow 
    Info (332119):    -0.241        -0.631 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):     0.379         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -2.549 CLOCK_50 
    Info (332119):    -2.177        -2.177 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):    -2.168        -2.168 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):    -2.167        -2.167 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):    -2.143        -2.143 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):    -2.067        -2.067 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):    -2.031        -2.031 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.391         0.000 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):     0.391         0.000 decimal_counter:dc_0|oOverflow 
    Info (332119):     0.391         0.000 decimal_counter:dc_1|oOverflow 
    Info (332119):     0.391         0.000 decimal_counter:dc_2|oOverflow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLOCK_50 
    Info (332119):    -1.222        -2.222 KEY[3] 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):    -0.500        -5.000 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):    -0.500        -5.000 decimal_counter:dc_0|oOverflow 
    Info (332119):    -0.500        -5.000 decimal_counter:dc_1|oOverflow 
    Info (332119):    -0.500        -4.000 decimal_counter:dc_2|oOverflow 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.151         0.000 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):     0.153         0.000 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):     0.161         0.000 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):     0.164         0.000 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):     0.172         0.000 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):     0.173         0.000 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):     0.206         0.000 CLOCK_50 
    Info (332119):     0.386         0.000 decimal_counter:dc_0|oOverflow 
    Info (332119):     0.403         0.000 decimal_counter:dc_1|oOverflow 
    Info (332119):     0.408         0.000 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):     0.428         0.000 decimal_counter:dc_2|oOverflow 
    Info (332119):     0.665         0.000 KEY[3] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.592        -1.592 CLOCK_50 
    Info (332119):    -1.335        -1.335 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):    -1.333        -1.333 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):    -1.332        -1.332 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):    -1.313        -1.313 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):    -1.308        -1.308 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):    -1.284        -1.284 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.215         0.000 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):     0.215         0.000 decimal_counter:dc_0|oOverflow 
    Info (332119):     0.215         0.000 decimal_counter:dc_1|oOverflow 
    Info (332119):     0.215         0.000 decimal_counter:dc_2|oOverflow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLOCK_50 
    Info (332119):    -1.222        -2.222 KEY[3] 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_0|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_1|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_2|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_3|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_10:dv10_4|oClk 
    Info (332119):    -0.500        -6.000 clock_adjust:clk_ad|divide_50:dv50_0|oClk 
    Info (332119):    -0.500        -5.000 clock_adjust:clk_ad|divide_10:dv10_5|oClk 
    Info (332119):    -0.500        -5.000 decimal_counter:dc_0|oOverflow 
    Info (332119):    -0.500        -5.000 decimal_counter:dc_1|oOverflow 
    Info (332119):    -0.500        -4.000 decimal_counter:dc_2|oOverflow 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Wed Jun 21 15:08:38 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


