#Substrate Graph
# noVertices
20
# noArcs
50
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 125 125 0
2 386 386 1
3 279 279 1
4 298 298 1
5 125 125 0
6 243 243 1
7 37 37 0
8 100 100 0
9 410 410 1
10 125 125 0
11 125 125 0
12 37 37 0
13 230 230 1
14 230 230 1
15 261 261 1
16 137 137 1
17 150 150 0
18 125 125 0
19 124 124 1
# Arcs: idS idT delay bandwidth
0 1 1 50
1 0 1 50
0 15 1 75
15 0 1 75
1 2 4 75
2 1 4 75
2 3 3 93
3 2 3 93
2 9 6 125
9 2 6 125
2 15 4 93
15 2 4 93
3 4 1 93
4 3 1 93
3 6 4 93
6 3 4 93
4 5 3 75
5 4 3 75
4 7 5 37
7 4 5 37
4 15 3 93
15 4 3 93
5 8 1 50
8 5 1 50
6 10 4 75
10 6 4 75
6 17 1 75
17 6 1 75
8 18 2 50
18 8 2 50
9 12 1 37
12 9 1 37
9 13 3 93
13 9 3 93
9 14 3 93
14 9 3 93
9 19 1 62
19 9 1 62
10 11 1 50
11 10 1 50
11 13 1 75
13 11 1 75
13 16 1 62
16 13 1 62
14 19 6 62
19 14 6 62
14 18 4 75
18 14 4 75
16 17 5 75
17 16 5 75
