+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1    ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram                ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated|dpfifo                        ; 12    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst|scfifo_component|auto_generated                               ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST|read_fifo_inst                                                               ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIFO_READ_INST                                                                              ; 30    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst                                                                                ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_WR_INST                                                    ; 54    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_RD_ISNT                                                    ; 54    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_AREF_INST                                                  ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAN_ARBIT_INST                                                 ; 102   ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST|SDRAM_INIT_INST                                                  ; 2     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_CTRL_INST                                                                  ; 88    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp|dffpipe16  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp|dffpipe13  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|fifo_ram           ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_rd                                                    ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp|dffpipe16  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp|dffpipe13  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|fifo_ram           ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST|sdram_fifo_wr                                                    ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST|SDRAM_FIFO_INST                                                                  ; 160   ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SDRAM_INST                                                                                  ; 142   ; 134            ; 0            ; 134            ; 49     ; 134             ; 134           ; 134             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst                                                                                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clk_gen_inst|altpll_component|auto_generated                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clk_gen_inst                                                                                ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
