$comment
	File created using the following command:
		vcd file exercicio1.msim.vcd -direction
$end
$date
	Wed Nov  6 21:54:48 2019
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module exercicio1_vhd_vec_tst $end
$var wire 1 ! a [7] $end
$var wire 1 " a [6] $end
$var wire 1 # a [5] $end
$var wire 1 $ a [4] $end
$var wire 1 % a [3] $end
$var wire 1 & a [2] $end
$var wire 1 ' a [1] $end
$var wire 1 ( a [0] $end
$var wire 1 ) c $end
$var wire 1 * clk $end
$var wire 1 + d $end
$var wire 1 , s [7] $end
$var wire 1 - s [6] $end
$var wire 1 . s [5] $end
$var wire 1 / s [4] $end
$var wire 1 0 s [3] $end
$var wire 1 1 s [2] $end
$var wire 1 2 s [1] $end
$var wire 1 3 s [0] $end

$scope module i1 $end
$var wire 1 4 gnd $end
$var wire 1 5 vcc $end
$var wire 1 6 unknown $end
$var wire 1 7 devoe $end
$var wire 1 8 devclrn $end
$var wire 1 9 devpor $end
$var wire 1 : ww_devoe $end
$var wire 1 ; ww_devclrn $end
$var wire 1 < ww_devpor $end
$var wire 1 = ww_clk $end
$var wire 1 > ww_c $end
$var wire 1 ? ww_s [7] $end
$var wire 1 @ ww_s [6] $end
$var wire 1 A ww_s [5] $end
$var wire 1 B ww_s [4] $end
$var wire 1 C ww_s [3] $end
$var wire 1 D ww_s [2] $end
$var wire 1 E ww_s [1] $end
$var wire 1 F ww_s [0] $end
$var wire 1 G ww_a [7] $end
$var wire 1 H ww_a [6] $end
$var wire 1 I ww_a [5] $end
$var wire 1 J ww_a [4] $end
$var wire 1 K ww_a [3] $end
$var wire 1 L ww_a [2] $end
$var wire 1 M ww_a [1] $end
$var wire 1 N ww_a [0] $end
$var wire 1 O ww_d $end
$var wire 1 P \s[0]~input_o\ $end
$var wire 1 Q \s[1]~input_o\ $end
$var wire 1 R \s[2]~input_o\ $end
$var wire 1 S \s[3]~input_o\ $end
$var wire 1 T \s[4]~input_o\ $end
$var wire 1 U \s[5]~input_o\ $end
$var wire 1 V \s[6]~input_o\ $end
$var wire 1 W \s[7]~input_o\ $end
$var wire 1 X \a[0]~input_o\ $end
$var wire 1 Y \a[1]~input_o\ $end
$var wire 1 Z \a[2]~input_o\ $end
$var wire 1 [ \a[3]~input_o\ $end
$var wire 1 \ \a[4]~input_o\ $end
$var wire 1 ] \a[5]~input_o\ $end
$var wire 1 ^ \a[6]~input_o\ $end
$var wire 1 _ \a[7]~input_o\ $end
$var wire 1 ` \~QUARTUS_CREATED_GND~I_combout\ $end
$var wire 1 a \clk~input_o\ $end
$var wire 1 b \clk~inputCLKENA0_outclk\ $end
$var wire 1 c \c~input_o\ $end
$var wire 1 d \i2|Mux0~0_combout\ $end
$var wire 1 e \i2|Mux1~0_combout\ $end
$var wire 1 f \i2|d~7_combout\ $end
$var wire 1 g \i2|y\ [1] $end
$var wire 1 h \i2|y\ [0] $end
$var wire 1 i \ALT_INV_c~input_o\ $end
$var wire 1 j \i2|ALT_INV_d~7_combout\ $end
$var wire 1 k \i2|ALT_INV_y\ [1] $end
$var wire 1 l \i2|ALT_INV_y\ [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0)
0*
0+
04
15
x6
17
18
19
1:
1;
1<
0=
0>
0O
0P
0Q
1R
0S
1T
0U
0V
0W
0X
1Y
0Z
1[
0\
0]
0^
0_
x`
0a
0b
0c
0d
1e
1f
1i
0j
0!
0"
0#
0$
1%
0&
1'
0(
0,
0-
0.
1/
00
11
02
03
0?
0@
0A
1B
0C
1D
0E
0F
0G
0H
0I
0J
1K
0L
1M
0N
0g
0h
1k
1l
$end
#5000
1)
1>
1c
0i
#20000
0)
0>
0c
1i
#35000
1)
1>
1c
0i
#37500
1*
1=
1a
1b
1h
0l
1d
0e
#50000
0)
0>
0c
1i
0d
1e
#75000
1)
0*
1>
0=
0a
1c
0b
0i
1d
0e
#80000
0)
0>
0c
1i
0d
1e
#95000
1)
1>
1c
0i
1d
0e
#100000
0)
0>
0c
1i
0d
1e
#105000
1)
1>
1c
0i
1d
0e
#110000
0)
0>
0c
1i
0d
1e
#112500
1*
1=
1a
1b
#115000
1)
1>
1c
0i
1d
0e
#125000
0)
0>
0c
1i
0d
1e
#130000
1)
1>
1c
0i
1d
0e
#150000
0)
0*
0>
0=
0a
0c
0b
1i
0d
1e
#155000
1)
1>
1c
0i
1d
0e
#160000
0)
0>
0c
1i
0d
1e
#180000
1)
1>
1c
0i
1d
0e
#187500
1*
1=
1a
1b
1g
0h
1l
0k
0d
1e
#195000
0)
0>
0c
1i
#200000
1)
1>
1c
0i
#205000
0)
0>
0c
1i
#210000
1)
1>
1c
0i
#215000
0)
0>
0c
1i
#225000
0*
0=
0a
0b
#240000
1)
1>
1c
0i
#250000
0)
0>
0c
1i
#255000
1)
1>
1c
0i
#262500
1*
1=
1a
1b
0g
1h
0l
1k
1d
0e
#270000
0)
0>
0c
1i
0d
1e
#275000
1)
1>
1c
0i
1d
0e
#280000
0)
0>
0c
1i
0d
1e
#290000
1)
1>
1c
0i
1d
0e
#295000
0)
0>
0c
1i
0d
1e
#300000
0*
0=
0a
0b
#305000
1)
1>
1c
0i
1d
0e
#325000
0)
0>
0c
1i
0d
1e
#337500
1*
1=
1a
1b
#350000
1)
1>
1c
0i
1d
0e
#355000
0)
0>
0c
1i
0d
1e
#365000
1)
1>
1c
0i
1d
0e
#370000
0)
0>
0c
1i
0d
1e
#375000
0*
0=
0a
0b
#385000
1)
1>
1c
0i
1d
0e
#395000
0)
0>
0c
1i
0d
1e
#400000
1)
1>
1c
0i
1d
0e
#412500
1*
1=
1a
1b
1g
0h
1l
0k
0d
1e
#415000
0)
0>
0c
1i
#420000
1)
1>
1c
0i
#425000
0)
0>
0c
1i
#430000
1)
1>
1c
0i
#440000
0)
0>
0c
1i
#450000
0*
0=
0a
0b
#455000
1)
1>
1c
0i
#460000
0)
0>
0c
1i
#465000
1)
1>
1c
0i
#475000
0)
0>
0c
1i
#480000
1)
1>
1c
0i
#485000
0)
0>
0c
1i
#487500
1*
1=
1a
1b
0g
1h
0l
1k
#500000
1)
1>
1c
0i
1d
0e
#505000
0)
0>
0c
1i
0d
1e
#510000
1)
1>
1c
0i
1d
0e
#525000
0)
0*
0>
0=
0a
0c
0b
1i
0d
1e
#545000
1)
1>
1c
0i
1d
0e
#550000
0)
0>
0c
1i
0d
1e
#562500
1*
1=
1a
1b
#565000
1)
1>
1c
0i
1d
0e
#570000
0)
0>
0c
1i
0d
1e
#575000
1)
1>
1c
0i
1d
0e
#580000
0)
0>
0c
1i
0d
1e
#585000
1)
1>
1c
0i
1d
0e
#595000
0)
0>
0c
1i
0d
1e
#600000
0*
0=
0a
0b
#610000
1)
1>
1c
0i
1d
0e
#625000
0)
0>
0c
1i
0d
1e
#630000
1)
1>
1c
0i
1d
0e
#635000
0)
0>
0c
1i
0d
1e
#637500
1*
1=
1a
1b
#650000
1)
1>
1c
0i
1d
0e
#655000
0)
0>
0c
1i
0d
1e
#675000
1)
0*
1>
0=
0a
1c
0b
0i
1d
0e
#680000
0)
0>
0c
1i
0d
1e
#685000
1)
1>
1c
0i
1d
0e
#700000
0)
0>
0c
1i
0d
1e
#705000
1)
1>
1c
0i
1d
0e
#712500
1*
1=
1a
1b
1g
0h
1l
0k
0d
1e
#720000
0)
0>
0c
1i
#725000
1)
1>
1c
0i
#740000
0)
0>
0c
1i
#745000
1)
1>
1c
0i
#750000
0)
0*
0>
0=
0a
0c
0b
1i
#765000
1)
1>
1c
0i
#775000
0)
0>
0c
1i
#780000
1)
1>
1c
0i
#787500
1*
1=
1a
1b
0g
1h
0l
1k
1d
0e
#790000
0)
0>
0c
1i
0d
1e
#815000
1)
1>
1c
0i
1d
0e
#825000
0*
0=
0a
0b
#840000
0)
0>
0c
1i
0d
1e
#845000
1)
1>
1c
0i
1d
0e
#850000
0)
0>
0c
1i
0d
1e
#862500
1*
1=
1a
1b
#865000
1)
1>
1c
0i
1d
0e
#885000
0)
0>
0c
1i
0d
1e
#900000
1)
0*
1>
0=
0a
1c
0b
0i
1d
0e
#905000
0)
0>
0c
1i
0d
1e
#910000
1)
1>
1c
0i
1d
0e
#937500
1*
1=
1a
1b
1g
0h
1l
0k
0d
1e
#940000
0)
0>
0c
1i
#945000
1)
1>
1c
0i
#970000
0)
0>
0c
1i
#975000
0*
0=
0a
0b
#980000
1)
1>
1c
0i
#985000
0)
0>
0c
1i
#1000000
