ИМС организованы в виде матрицы ячеек, каждая из которых состоит из одного или более запоминающих элементов. Для запоминающего элемента любой полупроводниковой памяти характерны следующие свойства:
1. 2 стабильных состояния, представляющие двоичные 0 и 1
2. В запоминающий элемент хотя бы однажды может быть произведена запись информации путем его перевода в одно из возможных состояний
3. Для определения текущего состояния запоминающего элемента его содержимое может быть считано
4. При матричной организации МС памяти реализуется координатный принцип адресации ячеек
  
Адрес ячейки, поступающий по шине адреса, пропускается через логику выбора и разделяется на 2 составляющие: адрес строки и адрес столбца, которые запоминаются в соответствующих регистрах. Регистры соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, на пересечении которых расположены запоминающие элементы. Совокупность запоминающих элементов и логических схем, связанных с выбором строки или столбца, называется ядром микросхемы памяти. Кроме ядра есть еще интерфейсная логика, обеспечивающая взаимодействие ядра с внешним миром.  
Разрядность МС определяет количество запоминающих элементов, имеющих один и тот же адрес. Т. е. каждый столбец содержит столько разрядов, сколько есть линий ввода-вывода данных.  
Для синхронизации процессов фиксации и обработки адресной информации внутри МС адрес строки сопровождается сигналом **RAS** (строб строки). Адрес столбца сопровождается сигналом **CAS** (строб столбца). Чтобы стробирование было надежным, сигналы RAS и CAS подаются с задержкой, достаточной для завершения переходных процессов на шине адреса и в адресных цепях. Сигнал **OS** разрешает работу микросхемы и используется для выбора определенной микросхемы в системах с несколькими ИМС. Сигнал **WE** определяет вид выполняемой операции. Сигнал **OE** переводит микросхему в третье Z-состояние.  
Записываемая информация, поступающая по шине данных, сначала заносится во входной регистр данных, а затем в выбранную ячейку. При чтении информации данные из ячейки до выдачи на шину данных хранятся в выходном регистре данных. Усилители считывания/записи служат для электрического согласования сигналов на линиях данных и внутренних сигналов ИМС. Обычно число усилителей равно числу запоминающих элементов в строке, и при обращении к памяти все усилители подключаются к выбранной горизонтальной линии. Каждая группа усилителей, образующая ячейку, подключена к одному из столбцов. Т. е. выбор нужной ячейки в строке обеспечивается активацией одной из вертикальных линий. На все время, пока ИМС не использует шину данных, информационные выходы переводятся в третье состояние (сигнал OE).  
![Организация микросхем памяти](../Pictures/05_01.%20Организация%20микросхем%20памяти.png)  
Управление операциями с основной памятью осуществляется контроллером памяти, который либо входит в состав процессора, либо реализуется как внешнее устройство. Т. к. контроллер - это синхронное устройство, которое срабатывает исключительно по тактовым импульсам, то на каждую операцию требуется как минимум 5 тактов:
1. Указание типа операции и установка адреса строки
2. Формирование сигнала RAS
3. Установка адреса столбца
4. Формирование сигнала CAS
5. Возврат сигналов RAS и CAS в неактивное состояние
  
Типовая процедура доступа к памяти: на входе WE устанавливается уровень, соответствующий операции чтения, а на адресные контакты микросхемы подается адрес строки, сопровождаемый сигналом RAS. По заднему фронту сигнала адрес запоминается в регистре адреса строки, затем дешифруется. После стабилизации процессов выбранная строка подключается к усилителям считывания/записи. Затем на вход микросхемы подается адрес столбца, который по заднему фронту сигнала CAS заносится в регистр адреса столбца. Одновременно подготавливается выходной регистр данных, куда после стабилизации сигнала CAS выгружается информация выбранных усилителей считывания/записи.
## Быстродействие ИМС
Быстродействие микросхем характеризуется 4 параметрами:
- $t_{ras}$ - минимальное время от перепада сигнала RAS с высокого уровня к низкому до момента появления и стабилизации данных на выходе ИМС. Это соответствует $T_д$
- $t_{rc}$ - минимальное время от начала доступа к одной строке ИМЯ до начала доступа к следующей строке. Это соответствует $T_ц$
- $t_{cas}$ - минимальное время от перепада сигнала CAS с высокого уровня к низкому до момента появления и стабилизации считанных данных на выходе ИМС
- $t_{pc}$ - минимальное время от начала доступа к одному столбцу ИМС до начала доступа к следующему столбцу
  
Возможности ускорения ИМС ограничены и связаны в основном с миниатюризацией запоминающих элементов.  
Наибольшее распространение получили 6 подходов к операции чтения:
1. **Последовательный режим**: при использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент прихода синхроимпульса вся входная информация запоминается во внутренних регистрах по его переднему фронту и начинается цикл чтения. Через некоторое время в пределах цикла данные появляются на внешней шине. 
2. **Конвейерный режим** - это метод доступа, когда запрос следующему адресу начинает появляться, пока операция по предыдущему чтения не закончена. В этом режиме цикл разбивается на 2 этапа: пока данные из предыдущего цикла передаются на внешнюю шину, происходит запрос на следующую операцию чтения. Таким образом, 2 цикла перекрываются во времени, а время считывания увеличивается на 1 такт и данные поступают на вход только в следующем такте при первом чтении, а при последующих следуют друг за другом.
3. **Регистровый режим**: отличается наличием регистра на выходе микросхем. Адрес и направляющие сигналы выдаются на шину до поступления синхроимпульса. С приходом положительного фронта синхроимпульса адрес записывается во внутренний регистр и начинается цикл чтения. Считанные данные заносятся в промежуточный выходной регистр и хранятся там до появления отрицательного фронта синхроимпульса, а с его поступлением передаются на шину. Метод однозначно определяет момент появления данных на шине. Изменяя ширину импульса синхронизации, можно менять время появления данных на шине.
4. **Страничный режим**: при последующих ячейках, кроме первой, адрес строки уже известен, и сигнала RAS можно не подавать. Достаточно только подавать на микросхему адрес столбца, сопровождая его сигналом CAS. 
	- **Режим быстрого страничного доступа** - это когда полный адрес передается только при первом обращении к строке. Активизация регистра адреса столбца производится не по сигналу CAS, а по заднему фронту сигнала RAS. Сигнал RAS остается активным на протяжении всего страничного цикла и позволяет заносить в регистр адреса столбца новую информацию практически по переднему фронту сигнала CAS
5. **Пакетный режим** - это режим, при котором на запрос по конкретному адресу память возвращает пакет данных по этому адресу и нескольким следующим. Т. к. чаще всего разрядность ячейки памяти равна 1 байту, а ширина шины - 4 байтам, то одно обращение к памяти требует последовательного доступа к 4 смежным ячейкам (т. е. к пакету). Иногда длина пакета может программироваться и составлять 1, 2, 4 или 8 ячеек. Адрес столбца заносится в микросхему только для 1 ячейки пакета, а переход к следующему столбцу происходит уже внутри микросхемы. Это позволяет для каждого пакета исключить 3 из 4 операций занесения адреса столбца, следовательно, сократить среднее время доступа
6. **Режим удвоенной скорости** - данные передаются по обоим фронтам синхроимпульса, т. е. дважды за период