TimeQuest Timing Analyzer report for Pro1
Sat Dec 30 16:21:03 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'CLK'
 43. Fast 1200mV 0C Model Hold: 'CLK'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Pro1                                                           ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.46 MHz ; 160.46 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.232 ; -48.185            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.679 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -27.700                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.232 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.212      ;
; -4.990 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.968      ;
; -4.923 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.454      ;
; -4.905 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 5.434      ;
; -4.896 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.427      ;
; -4.726 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.257      ;
; -4.725 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.256      ;
; -4.724 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 5.253      ;
; -4.720 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.251      ;
; -4.678 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.209      ;
; -4.676 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.470     ; 5.207      ;
; -4.663 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.474     ; 5.190      ;
; -4.489 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 5.018      ;
; -4.466 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 4.995      ;
; -4.198 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 4.727      ;
; -4.197 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 4.726      ;
; -4.195 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 4.724      ;
; -4.168 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.472     ; 4.697      ;
; -1.828 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 3.188      ;
; -1.607 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.322      ; 2.977      ;
; -1.415 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.315      ; 2.778      ;
; -1.415 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 2.778      ;
; -1.355 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 2.715      ;
; -1.280 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.199      ;
; -1.048 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.969      ;
; -0.983 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.315      ; 2.346      ;
; -0.983 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 2.346      ;
; -0.982 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.322      ; 2.352      ;
; -0.933 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 2.296      ;
; -0.925 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.846      ;
; -0.924 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.845      ;
; -0.902 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.823      ;
; -0.902 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.823      ;
; -0.900 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.821      ;
; -0.621 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.984      ;
; -0.593 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 1.953      ;
; -0.573 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.318      ; 1.939      ;
; -0.553 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.080     ; 1.474      ;
; -0.475 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.838      ;
; -0.339 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 1.699      ;
; -0.315 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 1.675      ;
; -0.303 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.666      ;
; -0.271 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.634      ;
; -0.240 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 1.600      ;
; -0.219 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.312      ; 1.579      ;
; -0.169 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.532      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.679 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.425      ;
; 0.741 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.485      ;
; 0.749 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.493      ;
; 0.776 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.522      ;
; 0.780 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.526      ;
; 0.833 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.577      ;
; 0.841 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.585      ;
; 0.930 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.479      ; 1.683      ;
; 0.934 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.680      ;
; 0.955 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.267      ;
; 1.022 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.766      ;
; 1.030 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.474      ; 1.778      ;
; 1.068 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.814      ;
; 1.194 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.479      ; 1.947      ;
; 1.197 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.943      ;
; 1.197 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.943      ;
; 1.228 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.230 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.542      ;
; 1.231 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.543      ;
; 1.250 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.562      ;
; 1.253 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.565      ;
; 1.364 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 2.110      ;
; 1.415 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.727      ;
; 1.507 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.251      ;
; 1.658 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.472      ; 2.404      ;
; 1.658 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 2.404      ;
; 1.728 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.037      ;
; 1.894 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.470      ; 2.638      ;
; 4.465 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 4.823      ;
; 4.495 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.412      ;
; 4.515 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.432      ;
; 4.518 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.435      ;
; 4.518 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.435      ;
; 4.725 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.642      ;
; 4.781 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.698      ;
; 4.939 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 5.300      ;
; 4.952 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.318     ; 4.866      ;
; 4.972 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 4.892      ;
; 4.975 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 4.895      ;
; 5.002 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 4.922      ;
; 5.008 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 4.928      ;
; 5.015 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 4.935      ;
; 5.050 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 4.967      ;
; 5.089 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 5.009      ;
; 5.099 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.312     ; 5.019      ;
; 5.114 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.315     ; 5.031      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.192  ; 0.427        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.192  ; 0.427        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.193  ; 0.428        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.194  ; 0.429        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; 0.316  ; 0.551        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.319  ; 0.554        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.319  ; 0.554        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.320  ; 0.555        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; G_KEY     ; CLK        ; 0.341  ; 0.481  ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; 2.948  ; 3.132  ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 2.755  ; 2.824  ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 2.755  ; 2.824  ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; 2.129  ; 2.415  ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; 2.538  ; 2.737  ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; 2.427  ; 2.632  ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; 2.418  ; 2.695  ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; 2.420  ; 2.630  ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; 2.442  ; 2.645  ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; -0.208 ; -0.091 ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; 2.920  ; 3.042  ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; 1.779  ; 1.942  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; G_KEY     ; CLK        ; 0.445  ; 0.311  ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; -2.050 ; -2.271 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 0.596  ; 0.525  ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -1.872 ; -2.026 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; -1.635 ; -1.869 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; -1.978 ; -2.148 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; -1.869 ; -2.038 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; -1.862 ; -2.071 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; -1.864 ; -2.044 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; -1.885 ; -2.057 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; 0.596  ; 0.525  ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; -2.231 ; -2.394 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; -1.296 ; -1.450 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 14.785 ; 14.354 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 14.114 ; 13.753 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 14.785 ; 14.354 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 13.279 ; 13.077 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 13.446 ; 13.092 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 14.001 ; 13.555 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 14.079 ; 13.974 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 13.692 ; 13.306 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 13.621 ; 13.278 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.796  ; 9.755  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 9.472  ; 9.151  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 8.614  ; 8.428  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 9.796  ; 9.755  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 8.688  ; 8.412  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 8.471  ; 8.339  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.608  ; 8.350  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.495  ; 8.260  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 9.655  ; 9.585  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 14.485 ; 14.337 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 13.410 ; 13.093 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 13.307 ; 13.028 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 13.221 ; 12.837 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 14.485 ; 14.337 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 13.485 ; 13.110 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 13.607 ; 13.329 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 13.638 ; 13.272 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 11.709 ; 11.466 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 9.052  ; 8.847  ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 10.128 ; 9.955  ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 10.316 ; 10.059 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 9.052  ; 9.005  ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 9.169  ; 8.987  ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 9.695  ; 9.426  ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 9.663  ; 9.743  ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 9.160  ; 8.847  ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 9.521  ; 9.243  ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 8.267  ; 8.054  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 9.229  ; 8.920  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 8.405  ; 8.225  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 9.540  ; 9.500  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 8.469  ; 8.201  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 8.267  ; 8.139  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.399  ; 8.149  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.283  ; 8.054  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 9.460  ; 9.395  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 7.689  ; 7.505  ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 9.461  ; 9.330  ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 8.895  ; 8.787  ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 9.000  ; 8.779  ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 10.229 ; 10.251 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 9.208  ; 9.008  ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 9.152  ; 9.061  ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 9.111  ; 8.819  ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 7.689  ; 7.505  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 8.380  ; 8.380  ; 8.286  ; 8.116  ;
; G_KEY      ; CRT[1]      ; 8.509  ; 8.885  ; 9.348  ; 8.294  ;
; G_KEY      ; CRT[2]      ; 7.642  ; 7.642  ; 7.848  ; 7.457  ;
; G_KEY      ; CRT[3]      ; 8.380  ; 8.380  ; 8.253  ; 8.116  ;
; G_KEY      ; CRT[4]      ; 8.905  ; 8.905  ; 8.735  ; 8.576  ;
; G_KEY      ; CRT[5]      ; 7.642  ; 8.272  ; 8.399  ; 7.457  ;
; G_KEY      ; CRT[6]      ; 8.380  ; 8.380  ; 8.253  ; 8.116  ;
; G_KEY      ; CRT[7]      ; 9.243  ; 9.243  ; 9.076  ; 8.939  ;
; G_MEM      ; CRT[0]      ; 10.610 ; 10.610 ; 11.009 ; 10.425 ;
; G_MEM      ; CRT[1]      ; 10.739 ; 11.483 ; 11.989 ; 10.603 ;
; G_MEM      ; CRT[2]      ; 9.872  ; 10.427 ; 10.727 ; 9.766  ;
; G_MEM      ; CRT[3]      ; 10.610 ; 10.610 ; 10.843 ; 10.425 ;
; G_MEM      ; CRT[4]      ; 11.135 ; 11.135 ; 11.159 ; 10.885 ;
; G_MEM      ; CRT[5]      ; 9.872  ; 11.101 ; 11.279 ; 9.766  ;
; G_MEM      ; CRT[6]      ; 10.610 ; 10.611 ; 11.089 ; 10.425 ;
; G_MEM      ; CRT[7]      ; 11.473 ; 11.473 ; 11.385 ; 11.248 ;
; KEY[0]     ; CRT[0]      ; 10.632 ;        ;        ; 10.594 ;
; KEY[1]     ; CRT[1]      ; 11.013 ;        ;        ; 10.959 ;
; KEY[2]     ; CRT[2]      ; 10.136 ;        ;        ; 10.216 ;
; KEY[3]     ; CRT[3]      ; 10.148 ;        ;        ; 10.094 ;
; KEY[4]     ; CRT[4]      ; 10.688 ;        ;        ; 10.615 ;
; KEY[5]     ; CRT[5]      ; 10.571 ;        ;        ; 10.784 ;
; KEY[6]     ; CRT[6]      ; 10.404 ;        ;        ; 10.309 ;
; KEY[7]     ; CRT[7]      ; 7.684  ;        ;        ; 7.507  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 7.632  ; 7.698  ; 7.513  ; 7.513  ;
; G_KEY      ; CRT[1]      ; 7.768  ; 7.828  ; 7.690  ; 7.690  ;
; G_KEY      ; CRT[2]      ; 6.935  ; 6.995  ; 6.885  ; 6.885  ;
; G_KEY      ; CRT[3]      ; 7.632  ; 7.406  ; 7.513  ; 7.513  ;
; G_KEY      ; CRT[4]      ; 8.137  ; 7.990  ; 7.955  ; 7.955  ;
; G_KEY      ; CRT[5]      ; 6.935  ; 6.995  ; 6.885  ; 6.885  ;
; G_KEY      ; CRT[6]      ; 7.632  ; 7.605  ; 7.513  ; 7.513  ;
; G_KEY      ; CRT[7]      ; 8.461  ; 7.727  ; 8.148  ; 8.303  ;
; G_MEM      ; CRT[0]      ; 9.768  ; 9.834  ; 9.719  ; 9.719  ;
; G_MEM      ; CRT[1]      ; 9.904  ; 9.964  ; 9.896  ; 9.896  ;
; G_MEM      ; CRT[2]      ; 9.071  ; 9.131  ; 9.091  ; 9.091  ;
; G_MEM      ; CRT[3]      ; 9.768  ; 9.834  ; 9.719  ; 9.719  ;
; G_MEM      ; CRT[4]      ; 10.273 ; 10.320 ; 10.161 ; 10.161 ;
; G_MEM      ; CRT[5]      ; 9.071  ; 9.131  ; 9.091  ; 9.091  ;
; G_MEM      ; CRT[6]      ; 9.768  ; 9.834  ; 9.719  ; 9.719  ;
; G_MEM      ; CRT[7]      ; 10.597 ; 10.170 ; 10.509 ; 10.509 ;
; KEY[0]     ; CRT[0]      ; 10.277 ;        ;        ; 10.253 ;
; KEY[1]     ; CRT[1]      ; 10.706 ;        ;        ; 10.655 ;
; KEY[2]     ; CRT[2]      ; 9.807  ;        ;        ; 9.895  ;
; KEY[3]     ; CRT[3]      ; 9.813  ;        ;        ; 9.772  ;
; KEY[4]     ; CRT[4]      ; 10.332 ;        ;        ; 10.244 ;
; KEY[5]     ; CRT[5]      ; 10.282 ;        ;        ; 10.503 ;
; KEY[6]     ; CRT[6]      ; 10.059 ;        ;        ; 9.979  ;
; KEY[7]     ; CRT[7]      ; 7.516  ;        ;        ; 7.344  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 171.73 MHz ; 171.73 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.823 ; -43.377           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.642 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -27.700                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.823 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.803      ;
; -4.580 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.557      ;
; -4.455 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.416     ; 5.041      ;
; -4.455 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 5.043      ;
; -4.430 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 5.018      ;
; -4.273 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.858      ;
; -4.268 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 4.856      ;
; -4.268 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 4.856      ;
; -4.263 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 4.851      ;
; -4.219 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 4.807      ;
; -4.217 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.414     ; 4.805      ;
; -4.212 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.419     ; 4.795      ;
; -4.042 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.627      ;
; -4.042 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.627      ;
; -3.770 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.355      ;
; -3.768 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.353      ;
; -3.768 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.353      ;
; -3.737 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.417     ; 4.322      ;
; -1.577 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 2.893      ;
; -1.521 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 2.844      ;
; -1.174 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.492      ;
; -1.174 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.492      ;
; -1.172 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 2.488      ;
; -1.153 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.082      ;
; -0.872 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.190      ;
; -0.835 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.766      ;
; -0.818 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 2.141      ;
; -0.817 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.135      ;
; -0.817 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 2.135      ;
; -0.740 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.671      ;
; -0.738 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.669      ;
; -0.722 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.653      ;
; -0.721 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.652      ;
; -0.719 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.650      ;
; -0.579 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 1.897      ;
; -0.557 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 1.873      ;
; -0.545 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 1.866      ;
; -0.449 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 1.767      ;
; -0.413 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.344      ;
; -0.303 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 1.619      ;
; -0.285 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 1.603      ;
; -0.276 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 1.592      ;
; -0.234 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.280      ; 1.553      ;
; -0.212 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 1.528      ;
; -0.188 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.277      ; 1.504      ;
; -0.140 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 1.458      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.642 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.309      ;
; 0.685 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.349      ;
; 0.692 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.356      ;
; 0.711 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.377      ;
; 0.717 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.384      ;
; 0.767 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.431      ;
; 0.781 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.445      ;
; 0.849 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.516      ;
; 0.879 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.423      ; 1.552      ;
; 0.881 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.167      ;
; 0.932 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.596      ;
; 0.941 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.419      ; 1.610      ;
; 0.976 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.643      ;
; 1.110 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.423      ; 1.783      ;
; 1.113 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.780      ;
; 1.113 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.780      ;
; 1.155 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.441      ;
; 1.157 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.443      ;
; 1.158 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.444      ;
; 1.164 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.450      ;
; 1.166 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.452      ;
; 1.220 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.887      ;
; 1.311 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.597      ;
; 1.389 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 2.053      ;
; 1.508 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.175      ;
; 1.508 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 2.175      ;
; 1.552 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.835      ;
; 1.765 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.414      ; 2.429      ;
; 4.047 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 4.370      ;
; 4.052 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 3.988      ;
; 4.068 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.004      ;
; 4.070 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.006      ;
; 4.071 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.007      ;
; 4.251 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.187      ;
; 4.305 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.241      ;
; 4.474 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 4.799      ;
; 4.480 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.418      ;
; 4.481 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.282     ; 4.414      ;
; 4.484 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.422      ;
; 4.505 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.443      ;
; 4.509 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.447      ;
; 4.517 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.455      ;
; 4.552 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.279     ; 4.488      ;
; 4.577 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.515      ;
; 4.586 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.277     ; 4.524      ;
; 4.621 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.280     ; 4.556      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.176  ; 0.406        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.177  ; 0.407        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.177  ; 0.407        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; 0.350  ; 0.580        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.351  ; 0.581        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; G_KEY     ; CLK        ; 0.351  ; 0.602 ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; 2.697  ; 2.765 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 2.556  ; 2.434 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 2.556  ; 2.434 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; 1.944  ; 2.044 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; 2.329  ; 2.340 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; 2.228  ; 2.242 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; 2.204  ; 2.308 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; 2.218  ; 2.242 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; 2.241  ; 2.256 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; -0.137 ; 0.052 ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; 2.639  ; 2.634 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; 1.574  ; 1.652 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; G_KEY     ; CLK        ; 0.368  ; 0.160  ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; -1.831 ; -1.920 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 0.524  ; 0.320  ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -1.682 ; -1.697 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; -1.461 ; -1.582 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; -1.769 ; -1.834 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; -1.675 ; -1.733 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; -1.657 ; -1.771 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; -1.662 ; -1.738 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; -1.684 ; -1.750 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; 0.524  ; 0.320  ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; -2.002 ; -2.065 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; -1.141 ; -1.212 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 14.003 ; 13.271 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 13.349 ; 12.685 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 14.003 ; 13.271 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 12.554 ; 12.113 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 12.673 ; 12.138 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 13.216 ; 12.584 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 13.361 ; 13.075 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 12.919 ; 12.336 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 12.896 ; 12.283 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.412  ; 9.109  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 9.105  ; 8.613  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 8.308  ; 7.919  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 9.412  ; 9.092  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 8.373  ; 7.859  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 8.192  ; 7.824  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.283  ; 7.853  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.154  ; 7.746  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 9.343  ; 9.109  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 13.781 ; 13.391 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 12.702 ; 12.141 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 12.599 ; 12.061 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 12.525 ; 11.884 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 13.781 ; 13.391 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 12.774 ; 12.167 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 12.872 ; 12.334 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 12.906 ; 12.290 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 11.026 ; 10.668 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 8.691 ; 8.343 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 9.631 ; 9.244 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 9.908 ; 9.392 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 8.691 ; 8.455 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 8.760 ; 8.452 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 9.276 ; 8.873 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 9.324 ; 9.254 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 8.773 ; 8.343 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 9.139 ; 8.682 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 7.957 ; 7.563 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 8.880 ; 8.405 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 8.113 ; 7.738 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 9.174 ; 8.864 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 8.169 ; 7.673 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 8.002 ; 7.647 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.089 ; 7.675 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 7.957 ; 7.563 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 9.162 ; 8.940 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 7.347 ; 7.133 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 9.016 ; 8.731 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 8.559 ; 8.229 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 8.667 ; 8.240 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 9.886 ; 9.723 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 8.860 ; 8.483 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 8.795 ; 8.480 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 8.764 ; 8.303 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 7.347 ; 7.133 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 7.693  ; 7.693  ; 8.091  ; 7.410  ;
; G_KEY      ; CRT[1]      ; 7.864  ; 8.394  ; 9.116  ; 7.515  ;
; G_KEY      ; CRT[2]      ; 7.022  ; 7.214  ; 7.692  ; 6.751  ;
; G_KEY      ; CRT[3]      ; 7.693  ; 7.693  ; 7.762  ; 7.410  ;
; G_KEY      ; CRT[4]      ; 8.177  ; 8.177  ; 8.491  ; 7.828  ;
; G_KEY      ; CRT[5]      ; 7.022  ; 7.982  ; 8.260  ; 6.751  ;
; G_KEY      ; CRT[6]      ; 7.693  ; 7.693  ; 8.004  ; 7.410  ;
; G_KEY      ; CRT[7]      ; 8.512  ; 8.512  ; 8.268  ; 8.135  ;
; G_MEM      ; CRT[0]      ; 9.642  ; 9.791  ; 10.289 ; 9.244  ;
; G_MEM      ; CRT[1]      ; 9.813  ; 10.736 ; 11.248 ; 9.349  ;
; G_MEM      ; CRT[2]      ; 8.971  ; 9.766  ; 10.030 ; 8.585  ;
; G_MEM      ; CRT[3]      ; 9.642  ; 9.760  ; 10.096 ; 9.244  ;
; G_MEM      ; CRT[4]      ; 10.126 ; 10.126 ; 10.436 ; 9.662  ;
; G_MEM      ; CRT[5]      ; 8.971  ; 10.533 ; 10.598 ; 8.585  ;
; G_MEM      ; CRT[6]      ; 9.642  ; 9.952  ; 10.342 ; 9.244  ;
; G_MEM      ; CRT[7]      ; 10.461 ; 10.461 ; 10.283 ; 9.969  ;
; KEY[0]     ; CRT[0]      ; 10.080 ;        ;        ; 9.694  ;
; KEY[1]     ; CRT[1]      ; 10.472 ;        ;        ; 10.087 ;
; KEY[2]     ; CRT[2]      ; 9.615  ;        ;        ; 9.409  ;
; KEY[3]     ; CRT[3]      ; 9.591  ;        ;        ; 9.310  ;
; KEY[4]     ; CRT[4]      ; 10.103 ;        ;        ; 9.817  ;
; KEY[5]     ; CRT[5]      ; 10.073 ;        ;        ; 10.079 ;
; KEY[6]     ; CRT[6]      ; 9.841  ;        ;        ; 9.512  ;
; KEY[7]     ; CRT[7]      ; 7.442  ;        ;        ; 7.213  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+--------+-------+-------+-------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF    ;
+------------+-------------+--------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 7.292  ; 7.285 ; 7.145 ; 7.145 ;
; G_KEY      ; CRT[1]      ; 7.467  ; 7.463 ; 7.248 ; 7.248 ;
; G_KEY      ; CRT[2]      ; 6.657  ; 6.653 ; 6.512 ; 6.512 ;
; G_KEY      ; CRT[3]      ; 7.292  ; 7.053 ; 7.145 ; 7.145 ;
; G_KEY      ; CRT[4]      ; 7.758  ; 7.611 ; 7.546 ; 7.546 ;
; G_KEY      ; CRT[5]      ; 6.657  ; 6.653 ; 6.512 ; 6.512 ;
; G_KEY      ; CRT[6]      ; 7.292  ; 7.239 ; 7.145 ; 7.145 ;
; G_KEY      ; CRT[7]      ; 8.079  ; 7.322 ; 7.841 ; 7.841 ;
; G_MEM      ; CRT[0]      ; 9.160  ; 9.153 ; 8.897 ; 8.897 ;
; G_MEM      ; CRT[1]      ; 9.335  ; 9.331 ; 9.000 ; 9.000 ;
; G_MEM      ; CRT[2]      ; 8.525  ; 8.521 ; 8.264 ; 8.264 ;
; G_MEM      ; CRT[3]      ; 9.160  ; 9.153 ; 8.897 ; 8.897 ;
; G_MEM      ; CRT[4]      ; 9.626  ; 9.619 ; 9.298 ; 9.298 ;
; G_MEM      ; CRT[5]      ; 8.525  ; 8.521 ; 8.264 ; 8.264 ;
; G_MEM      ; CRT[6]      ; 9.160  ; 9.153 ; 8.897 ; 8.897 ;
; G_MEM      ; CRT[7]      ; 9.947  ; 9.520 ; 9.593 ; 9.593 ;
; KEY[0]     ; CRT[0]      ; 9.750  ;       ;       ; 9.391 ;
; KEY[1]     ; CRT[1]      ; 10.190 ;       ;       ; 9.822 ;
; KEY[2]     ; CRT[2]      ; 9.307  ;       ;       ; 9.123 ;
; KEY[3]     ; CRT[3]      ; 9.279  ;       ;       ; 9.021 ;
; KEY[4]     ; CRT[4]      ; 9.778  ;       ;       ; 9.483 ;
; KEY[5]     ; CRT[5]      ; 9.805  ;       ;       ; 9.829 ;
; KEY[6]     ; CRT[6]      ; 9.519  ;       ;       ; 9.216 ;
; KEY[7]     ; CRT[7]      ; 7.285  ;       ;       ; 7.063 ;
+------------+-------------+--------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.495 ; -12.117           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.247 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -15.930                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.495 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.465      ;
; -1.391 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.359      ;
; -1.348 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.219     ; 2.116      ;
; -1.346 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.117      ;
; -1.341 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.112      ;
; -1.267 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.038      ;
; -1.262 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.033      ;
; -1.261 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.032      ;
; -1.255 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 2.024      ;
; -1.251 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.022      ;
; -1.244 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.221     ; 2.010      ;
; -1.241 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.216     ; 2.012      ;
; -1.153 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.922      ;
; -1.115 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.884      ;
; -1.020 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.789      ;
; -1.017 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.786      ;
; -1.017 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.786      ;
; -1.010 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.218     ; 1.779      ;
; -0.201 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.347      ;
; -0.170 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 1.321      ;
; -0.050 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.139      ; 1.198      ;
; -0.050 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 1.198      ;
; -0.023 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.038     ; 0.972      ;
; 0.014  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 1.132      ;
; 0.091  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 1.057      ;
; 0.106  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.846      ;
; 0.167  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.981      ;
; 0.167  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 0.984      ;
; 0.167  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.981      ;
; 0.174  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.778      ;
; 0.177  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.775      ;
; 0.184  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.768      ;
; 0.186  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.766      ;
; 0.189  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.763      ;
; 0.234  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.914      ;
; 0.249  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 0.901      ;
; 0.262  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.884      ;
; 0.333  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.815      ;
; 0.335  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.617      ;
; 0.357  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.789      ;
; 0.380  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.766      ;
; 0.395  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.753      ;
; 0.396  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.752      ;
; 0.403  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.743      ;
; 0.420  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 1.000        ; 0.137      ; 0.726      ;
; 0.464  ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 0.684      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.589      ;
; 0.283 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.623      ;
; 0.287 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.627      ;
; 0.288 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.631      ;
; 0.290 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.632      ;
; 0.309 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.649      ;
; 0.318 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.658      ;
; 0.345 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.689      ;
; 0.358 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.700      ;
; 0.381 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.520      ;
; 0.410 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.750      ;
; 0.414 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.759      ;
; 0.437 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.779      ;
; 0.484 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.623      ;
; 0.486 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.625      ;
; 0.488 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.627      ;
; 0.493 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.632      ;
; 0.495 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.634      ;
; 0.502 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.844      ;
; 0.502 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.846      ;
; 0.502 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.844      ;
; 0.548 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.890      ;
; 0.568 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.707      ;
; 0.669 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 1.009      ;
; 0.685 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.027      ;
; 0.685 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.027      ;
; 0.696 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.833      ;
; 0.828 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                            ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK          ; CLK         ; 0.000        ; 0.216      ; 1.168      ;
; 1.616 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.786      ;
; 1.652 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.617      ;
; 1.657 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.622      ;
; 1.658 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.623      ;
; 1.659 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.624      ;
; 1.751 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.716      ;
; 1.761 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.726      ;
; 1.816 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.988      ;
; 1.850 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.141     ; 1.813      ;
; 1.852 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.819      ;
; 1.855 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.822      ;
; 1.861 ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg     ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.826      ;
; 1.864 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.831      ;
; 1.865 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.832      ;
; 1.866 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.833      ;
; 1.905 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.872      ;
; 1.917 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.137     ; 1.884      ;
; 1.943 ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 1.908      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                                 ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_rom1:inst2|altsyncram:altsyncram_component|altsyncram_hha1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_dff1:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                                              ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; Pro3_1:inst|lpm_ram_dq0:inst|altsyncram:altsyncram_component|altsyncram_frg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                                   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                                     ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk                                                                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; G_KEY     ; CLK        ; 0.208  ; 0.474 ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; 1.331  ; 1.979 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 1.200  ; 1.840 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 1.200  ; 1.840 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; 0.994  ; 1.627 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; 1.169  ; 1.778 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; 1.112  ; 1.712 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; 1.105  ; 1.753 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; 1.124  ; 1.730 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; 1.137  ; 1.737 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; -0.075 ; 0.213 ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; 1.333  ; 1.923 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; 0.894  ; 1.432 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; G_KEY     ; CLK        ; 0.167  ; -0.133 ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; -0.946 ; -1.554 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 0.280  ; -0.032 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -0.852 ; -1.441 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; -0.745 ; -1.386 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; -0.889 ; -1.516 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; -0.832 ; -1.450 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; -0.823 ; -1.480 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; -0.846 ; -1.469 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; -0.858 ; -1.475 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; 0.280  ; -0.032 ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; -1.034 ; -1.599 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; -0.665 ; -1.200 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 6.473 ; 6.692 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 6.133 ; 6.387 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 6.473 ; 6.688 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 5.818 ; 6.042 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 5.849 ; 6.020 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 6.077 ; 6.266 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 6.412 ; 6.692 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 5.947 ; 6.132 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 5.886 ; 6.082 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 4.772 ; 5.017 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 4.443 ; 4.640 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 4.100 ; 4.259 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 4.674 ; 4.931 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 4.020 ; 4.158 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 4.043 ; 4.173 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 4.061 ; 4.178 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 3.953 ; 4.110 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 4.772 ; 5.017 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 6.604 ; 6.918 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 5.923 ; 6.103 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 5.846 ; 6.024 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 5.803 ; 5.937 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 6.604 ; 6.918 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 5.922 ; 6.102 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 5.950 ; 6.167 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 5.934 ; 6.149 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 5.113 ; 5.196 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 4.242 ; 4.366 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 4.662 ; 4.835 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 4.806 ; 4.986 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 4.242 ; 4.438 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 4.261 ; 4.396 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 4.476 ; 4.634 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 4.764 ; 5.022 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 4.246 ; 4.366 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 4.379 ; 4.515 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 3.861 ; 4.011 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 4.337 ; 4.525 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 4.008 ; 4.160 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 4.560 ; 4.806 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 3.926 ; 4.058 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 3.953 ; 4.077 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 3.970 ; 4.082 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 3.861 ; 4.011 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 4.686 ; 4.927 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 3.637 ; 3.664 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 4.466 ; 4.567 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 4.203 ; 4.347 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 4.232 ; 4.340 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 5.025 ; 5.304 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 4.335 ; 4.484 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 4.285 ; 4.476 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 4.237 ; 4.384 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 3.637 ; 3.664 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 4.725 ; 4.722 ; 5.171 ; 5.171 ;
; G_KEY      ; CRT[1]      ; 4.780 ; 4.776 ; 5.249 ; 5.249 ;
; G_KEY      ; CRT[2]      ; 4.374 ; 4.370 ; 4.787 ; 4.787 ;
; G_KEY      ; CRT[3]      ; 4.725 ; 4.722 ; 5.171 ; 5.171 ;
; G_KEY      ; CRT[4]      ; 4.953 ; 4.950 ; 5.427 ; 5.427 ;
; G_KEY      ; CRT[5]      ; 4.374 ; 4.465 ; 4.787 ; 4.787 ;
; G_KEY      ; CRT[6]      ; 4.725 ; 4.722 ; 5.171 ; 5.171 ;
; G_KEY      ; CRT[7]      ; 5.090 ; 5.087 ; 5.590 ; 5.590 ;
; G_MEM      ; CRT[0]      ; 5.742 ; 5.739 ; 6.479 ; 6.479 ;
; G_MEM      ; CRT[1]      ; 5.797 ; 5.793 ; 6.557 ; 6.557 ;
; G_MEM      ; CRT[2]      ; 5.391 ; 5.387 ; 6.095 ; 6.095 ;
; G_MEM      ; CRT[3]      ; 5.742 ; 5.739 ; 6.479 ; 6.479 ;
; G_MEM      ; CRT[4]      ; 5.970 ; 5.967 ; 6.735 ; 6.735 ;
; G_MEM      ; CRT[5]      ; 5.391 ; 5.672 ; 6.131 ; 6.095 ;
; G_MEM      ; CRT[6]      ; 5.742 ; 5.739 ; 6.479 ; 6.479 ;
; G_MEM      ; CRT[7]      ; 6.107 ; 6.104 ; 6.898 ; 6.898 ;
; KEY[0]     ; CRT[0]      ; 4.970 ;       ;       ; 5.738 ;
; KEY[1]     ; CRT[1]      ; 5.221 ;       ;       ; 5.980 ;
; KEY[2]     ; CRT[2]      ; 4.826 ;       ;       ; 5.585 ;
; KEY[3]     ; CRT[3]      ; 4.787 ;       ;       ; 5.476 ;
; KEY[4]     ; CRT[4]      ; 5.005 ;       ;       ; 5.764 ;
; KEY[5]     ; CRT[5]      ; 5.277 ;       ;       ; 6.082 ;
; KEY[6]     ; CRT[6]      ; 4.908 ;       ;       ; 5.608 ;
; KEY[7]     ; CRT[7]      ; 3.640 ;       ;       ; 4.046 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 3.799 ; 3.799 ; 4.093 ; 4.243 ;
; G_KEY      ; CRT[1]      ; 3.852 ; 3.852 ; 4.374 ; 4.316 ;
; G_KEY      ; CRT[2]      ; 3.459 ; 3.459 ; 3.930 ; 3.872 ;
; G_KEY      ; CRT[3]      ; 3.799 ; 3.786 ; 3.962 ; 4.243 ;
; G_KEY      ; CRT[4]      ; 4.019 ; 4.019 ; 4.247 ; 4.489 ;
; G_KEY      ; CRT[5]      ; 3.459 ; 3.459 ; 3.930 ; 3.872 ;
; G_KEY      ; CRT[6]      ; 3.799 ; 3.799 ; 4.058 ; 4.243 ;
; G_KEY      ; CRT[7]      ; 4.150 ; 3.935 ; 4.089 ; 4.646 ;
; G_MEM      ; CRT[0]      ; 4.770 ; 4.770 ; 5.514 ; 5.496 ;
; G_MEM      ; CRT[1]      ; 4.823 ; 4.823 ; 5.627 ; 5.569 ;
; G_MEM      ; CRT[2]      ; 4.430 ; 4.430 ; 5.183 ; 5.125 ;
; G_MEM      ; CRT[3]      ; 4.770 ; 4.770 ; 5.490 ; 5.496 ;
; G_MEM      ; CRT[4]      ; 4.990 ; 4.990 ; 5.611 ; 5.742 ;
; G_MEM      ; CRT[5]      ; 4.430 ; 4.430 ; 5.183 ; 5.125 ;
; G_MEM      ; CRT[6]      ; 4.770 ; 4.770 ; 5.562 ; 5.496 ;
; G_MEM      ; CRT[7]      ; 5.121 ; 4.967 ; 5.498 ; 5.899 ;
; KEY[0]     ; CRT[0]      ; 4.812 ;       ;       ; 5.572 ;
; KEY[1]     ; CRT[1]      ; 5.088 ;       ;       ; 5.831 ;
; KEY[2]     ; CRT[2]      ; 4.676 ;       ;       ; 5.428 ;
; KEY[3]     ; CRT[3]      ; 4.636 ;       ;       ; 5.319 ;
; KEY[4]     ; CRT[4]      ; 4.843 ;       ;       ; 5.587 ;
; KEY[5]     ; CRT[5]      ; 5.146 ;       ;       ; 5.947 ;
; KEY[6]     ; CRT[6]      ; 4.753 ;       ;       ; 5.446 ;
; KEY[7]     ; CRT[7]      ; 3.564 ;       ;       ; 3.971 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.232  ; 0.247 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -5.232  ; 0.247 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -48.185 ; 0.0   ; 0.0      ; 0.0     ; -27.7               ;
;  CLK             ; -48.185 ; 0.000 ; N/A      ; N/A     ; -27.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; G_KEY     ; CLK        ; 0.351  ; 0.602 ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; 2.948  ; 3.132 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 2.755  ; 2.824 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 2.755  ; 2.824 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; 2.129  ; 2.415 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; 2.538  ; 2.737 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; 2.427  ; 2.632 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; 2.418  ; 2.695 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; 2.420  ; 2.630 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; 2.442  ; 2.645 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; -0.075 ; 0.213 ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; 2.920  ; 3.042 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; 1.779  ; 1.942 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; G_KEY     ; CLK        ; 0.445  ; 0.311  ; Rise       ; CLK             ;
; G_MEM     ; CLK        ; -0.946 ; -1.554 ; Rise       ; CLK             ;
; KEY[*]    ; CLK        ; 0.596  ; 0.525  ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -0.852 ; -1.441 ; Rise       ; CLK             ;
;  KEY[1]   ; CLK        ; -0.745 ; -1.386 ; Rise       ; CLK             ;
;  KEY[2]   ; CLK        ; -0.889 ; -1.516 ; Rise       ; CLK             ;
;  KEY[3]   ; CLK        ; -0.832 ; -1.450 ; Rise       ; CLK             ;
;  KEY[4]   ; CLK        ; -0.823 ; -1.480 ; Rise       ; CLK             ;
;  KEY[5]   ; CLK        ; -0.846 ; -1.469 ; Rise       ; CLK             ;
;  KEY[6]   ; CLK        ; -0.858 ; -1.475 ; Rise       ; CLK             ;
;  KEY[7]   ; CLK        ; 0.596  ; 0.525  ; Rise       ; CLK             ;
; wen_LA    ; CLK        ; -1.034 ; -1.599 ; Rise       ; CLK             ;
; wen_MEM   ; CLK        ; -0.665 ; -1.200 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CRT[*]    ; CLK        ; 14.785 ; 14.354 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 14.114 ; 13.753 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 14.785 ; 14.354 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 13.279 ; 13.077 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 13.446 ; 13.092 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 14.001 ; 13.555 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 14.079 ; 13.974 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 13.692 ; 13.306 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 13.621 ; 13.278 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 9.796  ; 9.755  ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 9.472  ; 9.151  ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 8.614  ; 8.428  ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 9.796  ; 9.755  ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 8.688  ; 8.412  ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 8.471  ; 8.339  ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 8.608  ; 8.350  ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 8.495  ; 8.260  ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 9.655  ; 9.585  ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 14.485 ; 14.337 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 13.410 ; 13.093 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 13.307 ; 13.028 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 13.221 ; 12.837 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 14.485 ; 14.337 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 13.485 ; 13.110 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 13.607 ; 13.329 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 13.638 ; 13.272 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 11.709 ; 11.466 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CRT[*]    ; CLK        ; 4.242 ; 4.366 ; Rise       ; CLK             ;
;  CRT[0]   ; CLK        ; 4.662 ; 4.835 ; Rise       ; CLK             ;
;  CRT[1]   ; CLK        ; 4.806 ; 4.986 ; Rise       ; CLK             ;
;  CRT[2]   ; CLK        ; 4.242 ; 4.438 ; Rise       ; CLK             ;
;  CRT[3]   ; CLK        ; 4.261 ; 4.396 ; Rise       ; CLK             ;
;  CRT[4]   ; CLK        ; 4.476 ; 4.634 ; Rise       ; CLK             ;
;  CRT[5]   ; CLK        ; 4.764 ; 5.022 ; Rise       ; CLK             ;
;  CRT[6]   ; CLK        ; 4.246 ; 4.366 ; Rise       ; CLK             ;
;  CRT[7]   ; CLK        ; 4.379 ; 4.515 ; Rise       ; CLK             ;
; MA[*]     ; CLK        ; 3.861 ; 4.011 ; Rise       ; CLK             ;
;  MA[0]    ; CLK        ; 4.337 ; 4.525 ; Rise       ; CLK             ;
;  MA[1]    ; CLK        ; 4.008 ; 4.160 ; Rise       ; CLK             ;
;  MA[2]    ; CLK        ; 4.560 ; 4.806 ; Rise       ; CLK             ;
;  MA[3]    ; CLK        ; 3.926 ; 4.058 ; Rise       ; CLK             ;
;  MA[4]    ; CLK        ; 3.953 ; 4.077 ; Rise       ; CLK             ;
;  MA[5]    ; CLK        ; 3.970 ; 4.082 ; Rise       ; CLK             ;
;  MA[6]    ; CLK        ; 3.861 ; 4.011 ; Rise       ; CLK             ;
;  MA[7]    ; CLK        ; 4.686 ; 4.927 ; Rise       ; CLK             ;
; MOD[*]    ; CLK        ; 3.637 ; 3.664 ; Rise       ; CLK             ;
;  MOD[0]   ; CLK        ; 4.466 ; 4.567 ; Rise       ; CLK             ;
;  MOD[1]   ; CLK        ; 4.203 ; 4.347 ; Rise       ; CLK             ;
;  MOD[2]   ; CLK        ; 4.232 ; 4.340 ; Rise       ; CLK             ;
;  MOD[3]   ; CLK        ; 5.025 ; 5.304 ; Rise       ; CLK             ;
;  MOD[4]   ; CLK        ; 4.335 ; 4.484 ; Rise       ; CLK             ;
;  MOD[5]   ; CLK        ; 4.285 ; 4.476 ; Rise       ; CLK             ;
;  MOD[6]   ; CLK        ; 4.237 ; 4.384 ; Rise       ; CLK             ;
;  MOD[7]   ; CLK        ; 3.637 ; 3.664 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; G_KEY      ; CRT[0]      ; 8.380  ; 8.380  ; 8.286  ; 8.116  ;
; G_KEY      ; CRT[1]      ; 8.509  ; 8.885  ; 9.348  ; 8.294  ;
; G_KEY      ; CRT[2]      ; 7.642  ; 7.642  ; 7.848  ; 7.457  ;
; G_KEY      ; CRT[3]      ; 8.380  ; 8.380  ; 8.253  ; 8.116  ;
; G_KEY      ; CRT[4]      ; 8.905  ; 8.905  ; 8.735  ; 8.576  ;
; G_KEY      ; CRT[5]      ; 7.642  ; 8.272  ; 8.399  ; 7.457  ;
; G_KEY      ; CRT[6]      ; 8.380  ; 8.380  ; 8.253  ; 8.116  ;
; G_KEY      ; CRT[7]      ; 9.243  ; 9.243  ; 9.076  ; 8.939  ;
; G_MEM      ; CRT[0]      ; 10.610 ; 10.610 ; 11.009 ; 10.425 ;
; G_MEM      ; CRT[1]      ; 10.739 ; 11.483 ; 11.989 ; 10.603 ;
; G_MEM      ; CRT[2]      ; 9.872  ; 10.427 ; 10.727 ; 9.766  ;
; G_MEM      ; CRT[3]      ; 10.610 ; 10.610 ; 10.843 ; 10.425 ;
; G_MEM      ; CRT[4]      ; 11.135 ; 11.135 ; 11.159 ; 10.885 ;
; G_MEM      ; CRT[5]      ; 9.872  ; 11.101 ; 11.279 ; 9.766  ;
; G_MEM      ; CRT[6]      ; 10.610 ; 10.611 ; 11.089 ; 10.425 ;
; G_MEM      ; CRT[7]      ; 11.473 ; 11.473 ; 11.385 ; 11.248 ;
; KEY[0]     ; CRT[0]      ; 10.632 ;        ;        ; 10.594 ;
; KEY[1]     ; CRT[1]      ; 11.013 ;        ;        ; 10.959 ;
; KEY[2]     ; CRT[2]      ; 10.136 ;        ;        ; 10.216 ;
; KEY[3]     ; CRT[3]      ; 10.148 ;        ;        ; 10.094 ;
; KEY[4]     ; CRT[4]      ; 10.688 ;        ;        ; 10.615 ;
; KEY[5]     ; CRT[5]      ; 10.571 ;        ;        ; 10.784 ;
; KEY[6]     ; CRT[6]      ; 10.404 ;        ;        ; 10.309 ;
; KEY[7]     ; CRT[7]      ; 7.684  ;        ;        ; 7.507  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; G_KEY      ; CRT[0]      ; 3.799 ; 3.799 ; 4.093 ; 4.243 ;
; G_KEY      ; CRT[1]      ; 3.852 ; 3.852 ; 4.374 ; 4.316 ;
; G_KEY      ; CRT[2]      ; 3.459 ; 3.459 ; 3.930 ; 3.872 ;
; G_KEY      ; CRT[3]      ; 3.799 ; 3.786 ; 3.962 ; 4.243 ;
; G_KEY      ; CRT[4]      ; 4.019 ; 4.019 ; 4.247 ; 4.489 ;
; G_KEY      ; CRT[5]      ; 3.459 ; 3.459 ; 3.930 ; 3.872 ;
; G_KEY      ; CRT[6]      ; 3.799 ; 3.799 ; 4.058 ; 4.243 ;
; G_KEY      ; CRT[7]      ; 4.150 ; 3.935 ; 4.089 ; 4.646 ;
; G_MEM      ; CRT[0]      ; 4.770 ; 4.770 ; 5.514 ; 5.496 ;
; G_MEM      ; CRT[1]      ; 4.823 ; 4.823 ; 5.627 ; 5.569 ;
; G_MEM      ; CRT[2]      ; 4.430 ; 4.430 ; 5.183 ; 5.125 ;
; G_MEM      ; CRT[3]      ; 4.770 ; 4.770 ; 5.490 ; 5.496 ;
; G_MEM      ; CRT[4]      ; 4.990 ; 4.990 ; 5.611 ; 5.742 ;
; G_MEM      ; CRT[5]      ; 4.430 ; 4.430 ; 5.183 ; 5.125 ;
; G_MEM      ; CRT[6]      ; 4.770 ; 4.770 ; 5.562 ; 5.496 ;
; G_MEM      ; CRT[7]      ; 5.121 ; 4.967 ; 5.498 ; 5.899 ;
; KEY[0]     ; CRT[0]      ; 4.812 ;       ;       ; 5.572 ;
; KEY[1]     ; CRT[1]      ; 5.088 ;       ;       ; 5.831 ;
; KEY[2]     ; CRT[2]      ; 4.676 ;       ;       ; 5.428 ;
; KEY[3]     ; CRT[3]      ; 4.636 ;       ;       ; 5.319 ;
; KEY[4]     ; CRT[4]      ; 4.843 ;       ;       ; 5.587 ;
; KEY[5]     ; CRT[5]      ; 5.146 ;       ;       ; 5.947 ;
; KEY[6]     ; CRT[6]      ; 4.753 ;       ;       ; 5.446 ;
; KEY[7]     ; CRT[7]      ; 3.564 ;       ;       ; 3.971 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; CRT[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CRT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MA[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MOD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; G_KEY                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; G_MEM                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wen_LA                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wen_MEM                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CRT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; CRT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CRT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; CRT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; CRT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; MA[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MA[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MA[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MA[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MA[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MA[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MOD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; MOD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; MOD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; MOD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MOD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CRT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; CRT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CRT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; CRT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; CRT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; MA[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MA[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MA[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MA[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MA[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MA[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MOD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; MOD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; MOD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; MOD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MOD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 68       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 68       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 30 16:21:01 2023
Info: Command: quartus_sta Pro1 -c Pro1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'Pro1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.232
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.232       -48.185 CLK 
Info: Worst-case hold slack is 0.679
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.679         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -27.700 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.823
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.823       -43.377 CLK 
Info: Worst-case hold slack is 0.642
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.642         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -27.700 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.495
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.495       -12.117 CLK 
Info: Worst-case hold slack is 0.247
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.247         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -15.930 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Sat Dec 30 16:21:03 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


