---
title: "[HDL Bits] 3.Verilog Language - Modules : Hierarchy"
date: 2025-04-04 15:30:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 <br>
연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. <br>
문제가 주어지면 코드를 입력할 수 있고 바로 검증을하여 맞고 틀렸는지 확인할 수 있다. <br>
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Verilog Language 
Verilog Language는 다음과 같은 목차로 구성되어 있다.
- Verilog Language
	- Basics
	- Vectors
	- **Modules**
	- Procedures
	- More_verilog_Features

오늘은 Modules 를 풀어볼 예정이이다.

## 2.3.1. Modules (Modules)
### Module Declaration

```verilog
module top_module ( input a, input b, output out );

endmodule
````

이번 문제는 모듈 인스턴스의 2가지 방법에 대해 학습할 수 있습니다.

`top_module` 에 `mod_a` 를 가져와 연결하는 작업을 해야합니다.

```verilog
module top_module ( input a, input b, output out );
//1
mod_a u_mod_a (a,b,out);

//2
/*
mod_a u_mod_a (
.in1(a),
.in2(b),
.out(out)
);
*/

endmodule
```

## 2.3.2. Connecting ports by position (Module pos)
### Module Declaration

```verilog
module top_module ( 
    input a, 
    input b, 
    input c,
    input d,
    output out1,
    output out2
);

endmodule
```

이번 문제도 첫 번째랑 유사한 문제입니다.

위치별으로 매칭을 하면 매우 간단하지만 포트의 개수가 늘어나면 구분에 문제가 있을 수 있기 때문에
이름별로 연결하는 것을 연습하는게 좋습니다.

하지만 이번 문제는 다음과 같이 mod_a 의 형태가 정해져있습니다.

`module mod_a ( output, output, input, input, input, input );`

따라서 이에 맞춰 위치별로 연결해보겠습니다.

```verilog
module top_module ( 
    input a, 
    input b, 
    input c,
    input d,
    output out1,
    output out2
);

    mod_a u_mod_a (out1,out2,a,b,c,d);
    
endmodule
```

## 2.3.3. Connecting ports by name (Module name)
### Module Declaration

```verilog
module top_module ( 
    input a, 
    input b, 
    input c,
    input d,
    output out1,
    output out2
);

endmodule
```

`module mod_a ( output out1, output out2, input in1, input in2, input in3, input in4);`

이름으로 연결하겠습니다.

```verilog
module top_module ( 
    input a, 
    input b, 
    input c,
    input d,
    output out1,
    output out2
);
mod_a u_mod_a(
.out1(out1),
.out2(out2),
.in1(a),
.in2(b),
.in3(c),
.in4(d));

endmodule
```


## 2.3.4. Three modules (module shift)
### Module Declaration
```verilog
module top_module ( input clk, input d, output q );

endmodule
```

이번 문제는 두 개의 입력과 하나의 출력(D FF)이 있는 모듈 `my_dff` 가 주어집니다.

`my_dff(input clk, input d, output q);`

이를 활용하여 3개가 연결된 시프트 레지스터를 구현해야합니다.


```verilog
module top_module ( input clk, input d, output q );

wire w_1,w_2;

my_dff u_my_dff_1(clk,d,w_1);
my_dff u_my_dff_2(clk,w_1,w_2);
my_dff u_my_dff_3(clk,w_2,q);


endmodule
```
위와 같이 간단하게 3개를 인스턴스를 진행하였고 2개의 `wire` 형으로 선언된 `w_1`와 `w_2`를 사용하여 제작하였습니다.


## 2.3.5. Modules and vectors()
### Module Declaration

```verilog
module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);

endmodule
```

이번 문제는 `2.3.5` 문제의 확장 버전으로 벡터형식으로 구성되어 있습니다.

또한 `sel` 이 있습니다.

이를 활용하여 `4:1 mux` 를 직접 생성하고 문제를 해결해야 합니다.

주어지는 모듈은 다음과 같습니다.

`module my_dff8 ( input clk, input [7:0] d, output [7:0] q );`


결과 이미지를 보면 각 `FF`의 값들을 한개씩 `4:1 mux` 의 `input` 으로 가져와 사용하기 때문에 다음과 같이 제작할 수 있습니다.
```verilog
module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);
wire [7:0] w_0, w_1, w_2;
reg [7:0] r_q;
always @(*) begin
    case (sel)
    2'b00 : r_q = d;
    2'b01 : r_q = w_0;
    2'b10 : r_q = w_1;
    default: r_q = w_2;
    endcase
end
assign q = r_q;
my_dff8 u_my_dff8_1(clk,d,w_0);
my_dff8 u_my_dff8_2(clk,w_0,w_1);
my_dff8 u_my_dff8_3(clk,w_1,w_2);
endmodule

```

q 의 기본값 측 초기 값이 따로 정의되지 않았기 때문에 임의로 하나를 `default`으로 설정하였습니다.

## 2.3.6. Adder1 (Module add)
### Module Declaration

```verilog
module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);

endmodule

```

이번 문제는 16 비트 덧셈을 수행하는 모듈 `add16`이 주어지고 이를 인스턴스화하여 32비트 덧셈기를 제작합니다.

`module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output cout );`

인스턴스를 진행할 때 사용하지 않는 곳은 사용하지 않아도 상관이 없습니다. 따라서 다음과 같이 생각해볼 수 있습니다.


```verilog

module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);

wire [15:0] w_o_sum;

dd16 u_add16_0(a[15:0],b[15:0],0,sum[15:0],w_o_sum);
add16 u_add16_1(a[31:16],b[31:16],w_o_sum,sum[31:16]);

endmodule

```

## 2.3.7. Adder2 (Module fadd)
### Module Declaration

```verilog
module top_module (
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);//

endmodule

module add1 ( input a, input b, input cin,   output sum, output cout );

// Full adder module here

endmodule

```

이번 문제는 두 단계의 계층 구조를 가진 회로를 만드는 문제입니다.

top_module 은 `add16`를 인스턴스화 하며, 이는 또 add1 을 16개를 인스턴스화 하는 구조입니다.

`module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output cout );`

`module add1 ( input a, input b, input cin, output sum, output cout );`

`Full adder` 는 a + b + cin 의 sum 과 carry_out 을 활용합니다.

full adder 는 다음으로 설계가 가능합니다.
```verilog
sum = a ^ b ^ cin
cout = a&b | a&cin | b&cin
```



```verilog
module top_module (
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);//
wire w_cout_0;
add16 u_add16_0(a[15:0],b[15:0],0,sum[15:0],w_cout_0);
add16 u_add16_1(a[31:16],b[31:16],w_cout_0,sum[31:16],);


endmodule

module add1 (input a, input b, input cin, output sum, output cout);

assign sum = a ^ b ^ cin;
assign cout = (a & b) | (a & cin) | (b & cin);
endmodule

```

## 2.3.8 Carry-select adder (Module cseladd)
### Module Declaration

```verilog
module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);

endmodule

```

이번 문제는 리플 캐리 가산기의 단점인 1단계가 진행되는 도중 2단계 가산기가 게산을 시작할 수 없다는 점을 개선합니다.

따라서 이번 문제는 동시에 인스턴스화된 `add16`을 계산하고 `mux` 를통해서 `cout` 이 무엇인지 확인하는 방식입니다.

오늘의 푼 문제중에 이 문제의 아이디어가 제일 좋은 것 같습니다.

```verilog
module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
wire sel;

wire [15:0] w_sum_0,w_sum_1;
add16 u_add_0(a[15:0], b[15:0], 0, sum[15:0],sel );
add16 u_add_1(a[31:16], b[31:16], 0, w_sum_0);
add16 u_add_2(a[31:16], b[31:16], 1, w_sum_1);

assign sum[31:16] = sel ? w_sum_1 : w_sum_0;
endmodule
```




## Adder-subtractor (module addsub)
### Module Declaration

```verilog
module top_module(
    input [31:0] a,
    input [31:0] b,
    input sub,
    output [31:0] sum
);

endmodule
```

덧셈기에서 입력 중 하나를 선택적으로 음수화하여 `adder-subtractor` 를 만들 수 있는데 이는 입력을 반전시킨 다음 1을 더하는 것과 같습니다.

`module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output cout );`

```verilog
module top_module(
    input [31:0] a,
    input [31:0] b,
    input sub,
    output [31:0] sum
);
wire w_cout_0;
wire [31:0] w_b_0;
add16 u_add16_0(a[15:0],w_b_0[15:0],sub,sum[15:0],w_cout_0);
add16 u_add16_1(a[31:16],w_b_0[31:16],w_cout_0,sum[31:16]);
assign w_b_0 = b ^ {32{sub}};
endmodule

```

비트 연산자와 결합 연산자를 활용하여 구현할 수 있습니다.

---