[Files List]
C:\Aldec\Active-HDL 9.1\Vlib\std/src/standard.vhd=S
c:\Users\Кристина\Desktop\Новая папка\verilog-pic16f628-master\ pic16f628/src/ALU.v=S
c:\Users\Кристина\Desktop\Новая папка\verilog-pic16f628-master\ pic16f628/src/P16F628_IDec.v=S
c:\Users\Кристина\Desktop\Новая папка\verilog-pic16f628-master\ pic16f628/src/P16F628.v=S
c:\Users\Кристина\Desktop\Новая папка\verilog-pic16f628-master\ pic16f628/src/TB/P16F628_TB.v=S
