<h1 align="center"> 
  Bienvenido al Github del Laboratorio LIMA.
</h1>

<div id="header" align="center">
  <img src="https://media.giphy.com/media/CTX0ivSQbI78A/giphy.gif" width="300"/>
</div>

<div id="badges" align="center">
  <a href="https://eie.ucr.ac.cr/laboratorios/lima/">
    <img src="https://img.shields.io/badge/LinkedIn-blue?style=for-the-badge&logo=linkedin&logoColor=white" alt="LinkedIn Badge"/>
  </a>
  <a href="https://instagram.com/lima_eie?igshid=MzRlODBiNWFlZA==">
    <img src="https://img.shields.io/badge/Instagram-E4405F?style=for-the-badge&logo=instagram&logoColor=white" alt="Instagram Badge"/>
  </a>
</div>



<!-- TABLE OF CONTENTS -->
<details>
  <summary>Tabla de Contenidos</summary>
  <ol>
    <li><a href="#section1">Proyectos en progreso</a></li>
    <li><a href="#section2">ArtÃ­culos cientÃ­ficos</a></li>
    <li><a href="#contact">Contact</a></li>
   
  </ol>
</details>

## DescripciÃ³n
El principal objetivo del laboratorio es el estudio de los procesos de automatizaciÃ³n de los flujos de diseÃ±o, validaciÃ³n y verificaciÃ³n de circuitos integrados, tanto a nivel de micro-arquitectura, como de diseÃ±o lÃ³gico y fÃ­sico.

Actualmente trabajos proyectos donde se utilizan algoritmos de aprendizaje automÃ¡tico para acelerar o hacer mÃ¡s precisos cada uno de los pasos del flujo de diseÃ±o de circuitos integrados. 

## Proyectos en progreso
<section id="section1">
<ul>
  <li>ImplementaciÃ³n de un modelo de Machine Learning para la predicciÃ³n de retardos en circuitos integrados ğŸ§‘â€ğŸ’»ğŸ•</li>
  <li>CreaciÃ³n de un Manual de uso de la herramienta OpenLANE âœï¸ğŸ“‘</li>
  <li>ConfiguraciÃ³n e implementaciÃ³n en OpenLANE de diseÃ±os de benchmarks libres de circuitos digitales ğŸ”—âš’ï¸</li>
  <li>Desarrollo de un taller de electrÃ³nica para niÃ±os/as ğŸ‘§ğŸ‘¦</li>
</ul>

## Habilidades obtenidas en el laboratorio.

<div id="badges" align="center">
    <img src="https://img.shields.io/badge/scikit_learn-F7931E?style=for-the-badge&logo=scikit-learn&logoColor=white" alt="Scikit Learn Badge"/>
    <img src="https://img.shields.io/badge/Python-FFD43B?style=for-the-badge&logo=python&logoColor=blue" alt="Python Badge"/>
    <img src="https://img.shields.io/badge/TCL-76c893?style=for-the-badge&logoColor=white" alt="SystemVerilog Badge"/>
    <img src="https://img.shields.io/badge/Matplotlib-ff0000?style=for-the-badge&logo=Matplotlib&logoColor=black" alt="Matplotlib Badge"/>
</div>

## ArtÃ­culos cientÃ­ficos
<section id="section2">
<a href="https://ieeexplore.ieee.org/document/8807063">Machine Learning-Based Pre-Routing Timing Prediction with Reduced Pessimism</a>

## Estudiantes activos en el Laboratorio 
<section id="section1">
<ul>
  <li>Ana Eugenia SÃ¡nchez Villalobos</li>
  <li>Alex Varela</li>
  <li>Gabriel Alberto Barahona Otoya</li>
  <li>Leonardo Serrano Arias</li>
  <li>Mike Mai</li>
  <li>Daniel Mauricio ChacÃ³n Mora</li>
</ul>

## Objetivos
[![Top Langs](https://github-readme-stats.vercel.app/api/top-langs/?username=lima-ucr)](https://github.com/lima-ucr/github-readme-stats)




