module switch(s,y);
input [11:1]s;
output y;
wire [0:8]r;
or r1(s[1],s[2],x[0]);
and a1(s[4],s[5],x[1]);
and a2(s[10],s[11],x[2]);
and r2(s[3],x[1],x[3]);
or r3(s[9],x[2],x[4]);
and a3(x[3],s[6],x[5]);
and a4(s[8],x[4],x[6]);
or r4(x[0],x[5],x[7]);
or r5(s[7],x[6],x[8]);
and a5(x[7],x[8],y);
endmodule
