Timing Analyzer report for top
Fri Oct 18 11:31:46 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top                                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 291.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.425 ; -99.324            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -89.246                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.425 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.343      ;
; -2.425 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.343      ;
; -2.425 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.343      ;
; -2.418 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.336      ;
; -2.418 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.336      ;
; -2.418 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.336      ;
; -2.312 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.230      ;
; -2.312 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.230      ;
; -2.312 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.230      ;
; -2.303 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.221      ;
; -2.303 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.221      ;
; -2.303 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.221      ;
; -2.287 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.205      ;
; -2.287 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.205      ;
; -2.287 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.205      ;
; -2.270 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.188      ;
; -2.270 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 3.188      ;
; -2.263 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.181      ;
; -2.263 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 3.181      ;
; -2.251 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.170      ;
; -2.251 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.170      ;
; -2.251 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.082     ; 3.170      ;
; -2.195 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.195 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.195 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.161 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.079      ;
; -2.161 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.079      ;
; -2.161 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.079      ;
; -2.157 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.075      ;
; -2.157 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 3.075      ;
; -2.148 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.066      ;
; -2.148 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 3.066      ;
; -2.144 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.062      ;
; -2.143 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 3.061      ;
; -2.130 ; uart_rx:inst_rx|cnt_baud[1] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.050      ;
; -2.093 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.011      ;
; -2.093 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.011      ;
; -2.093 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 3.011      ;
; -2.091 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.010      ;
; -2.089 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.008      ;
; -2.088 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.007      ;
; -2.080 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.001      ;
; -2.080 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 3.001      ;
; -2.055 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.975      ;
; -2.047 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.966      ;
; -2.046 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.965      ;
; -2.046 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.965      ;
; -2.037 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.956      ;
; -2.037 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.956      ;
; -2.037 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.082     ; 2.956      ;
; -2.020 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.940      ;
; -2.019 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.938      ;
; -2.019 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.938      ;
; -2.019 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.082     ; 2.938      ;
; -2.016 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.936      ;
; -2.015 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.935      ;
; -2.006 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.924      ;
; -2.006 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 2.924      ;
; -1.995 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.915      ;
; -1.984 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.903      ;
; -1.984 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.903      ;
; -1.984 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.082     ; 2.903      ;
; -1.968 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.889      ;
; -1.967 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.888      ;
; -1.966 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.884      ;
; -1.966 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.884      ;
; -1.966 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.083     ; 2.884      ;
; -1.964 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.885      ;
; -1.963 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.884      ;
; -1.952 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.871      ;
; -1.950 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.869      ;
; -1.949 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.868      ;
; -1.948 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.867      ;
; -1.946 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.865      ;
; -1.946 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.865      ;
; -1.946 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.865      ;
; -1.945 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.945 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.866      ;
; -1.945 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.864      ;
; -1.945 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.864      ;
; -1.944 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.863      ;
; -1.942 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.861      ;
; -1.941 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.860      ;
; -1.941 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.860      ;
; -1.939 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.858      ;
; -1.939 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.858      ;
; -1.939 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.858      ;
; -1.938 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.856      ;
; -1.938 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.083     ; 2.856      ;
; -1.932 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.851      ;
; -1.931 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.852      ;
; -1.930 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.851      ;
; -1.926 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.846      ;
; -1.923 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.080     ; 2.844      ;
; -1.922 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.843      ;
; -1.916 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.836      ;
; -1.901 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.821      ;
; -1.891 ; uart_rx:inst_rx|cnt_baud[1] ; uart_rx:inst_rx|cnt_baud[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.811      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_rx:inst_rx|rx_temp[4]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[3]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[1]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[5]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[6]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[7]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:inst_rx|rx_temp[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:inst_tx|cnt_bit[2]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.524 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.699 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.993      ;
; 0.705 ; uart_tx:inst_tx|cstate.CHECK ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.999      ;
; 0.715 ; uart_tx:inst_tx|cstate.DATA  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 0.000        ; 0.082      ; 1.009      ;
; 0.743 ; uart_tx:inst_tx|cnt_baud[3]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.746 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.765 ; uart_tx:inst_tx|cnt_baud[6]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.770 ; uart_rx:inst_rx|cnt_baud[3]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; uart_rx:inst_rx|cnt_baud[6]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.773 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.774 ; uart_rx:inst_rx|cstate.START ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; uart_tx:inst_tx|cstate.STOP  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.071      ;
; 0.779 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.073      ;
; 0.781 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.075      ;
; 0.786 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.080      ;
; 0.787 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.787 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.816 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.082      ; 1.110      ;
; 0.842 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.START ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.887 ; uart_tx:inst_tx|cnt_baud[8]  ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.181      ;
; 0.905 ; uart_rx:inst_rx|rx_temp[0]   ; uart_tx:inst_tx|tx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.222      ;
; 0.912 ; uart_rx:inst_rx|rx_temp[7]   ; uart_tx:inst_tx|tx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.229      ;
; 0.929 ; uart_rx:inst_rx|rx_temp[0]   ; led[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.246      ;
; 0.936 ; uart_rx:inst_rx|rx_temp[7]   ; led[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.253      ;
; 0.952 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_r2        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.246      ;
; 0.984 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.278      ;
; 0.988 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.774      ;
; 0.988 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.774      ;
; 0.989 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.775      ;
; 0.990 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.776      ;
; 0.992 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.778      ;
; 0.993 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.779      ;
; 0.995 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.781      ;
; 0.996 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.782      ;
; 1.017 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.310      ;
; 1.020 ; uart_rx:inst_rx|rx_temp[6]   ; led[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.337      ;
; 1.022 ; uart_rx:inst_rx|rx_temp[1]   ; led[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.339      ;
; 1.031 ; uart_rx:inst_rx|rx_temp[2]   ; led[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.348      ;
; 1.034 ; uart_rx:inst_rx|rx_temp[4]   ; led[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.351      ;
; 1.038 ; uart_rx:inst_rx|rx_temp[3]   ; led[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.355      ;
; 1.081 ; uart_rx:inst_rx|rx_temp[5]   ; led[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.398      ;
; 1.097 ; uart_rx:inst_rx|rx_temp[1]   ; uart_tx:inst_tx|tx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.414      ;
; 1.099 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.101 ; uart_rx:inst_rx|rx_temp[6]   ; uart_tx:inst_tx|tx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.418      ;
; 1.105 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.891      ;
; 1.107 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.110 ; uart_rx:inst_rx|rx_temp[2]   ; uart_tx:inst_tx|tx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.427      ;
; 1.110 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.896      ;
; 1.112 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.898      ;
; 1.112 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.898      ;
; 1.116 ; uart_rx:inst_rx|rx_temp[4]   ; uart_tx:inst_tx|tx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.433      ;
; 1.116 ; uart_rx:inst_rx|rx_temp[3]   ; uart_tx:inst_tx|tx_data_r[3] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.433      ;
; 1.116 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; uart_tx:inst_tx|cnt_baud[5]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.127 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.913      ;
; 1.128 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.914      ;
; 1.132 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.920      ;
; 1.134 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.920      ;
; 1.144 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.438      ;
; 1.144 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.438      ;
; 1.145 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.439      ;
; 1.146 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.440      ;
; 1.146 ; uart_rx:inst_rx|cnt_baud[7]  ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.440      ;
; 1.159 ; uart_rx:inst_rx|rx_temp[5]   ; uart_tx:inst_tx|tx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.476      ;
; 1.159 ; uart_tx:inst_tx|cnt_baud[7]  ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.179 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.965      ;
; 1.180 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.966      ;
; 1.183 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.188 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.974      ;
; 1.189 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.975      ;
; 1.195 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.489      ;
; 1.196 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.982      ;
; 1.203 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.989      ;
; 1.205 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.498      ;
; 1.207 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.993      ;
; 1.217 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.574      ; 2.003      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 310.75 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.218 ; -88.287           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -89.246                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.218 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.146      ;
; -2.218 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.146      ;
; -2.218 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.146      ;
; -2.145 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.073      ;
; -2.145 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.073      ;
; -2.145 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.073      ;
; -2.087 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.015      ;
; -2.087 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.015      ;
; -2.087 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.015      ;
; -2.082 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.010      ;
; -2.082 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.010      ;
; -2.082 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.010      ;
; -2.075 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.003      ;
; -2.075 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.003      ;
; -2.075 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.003      ;
; -2.075 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 3.003      ;
; -2.074 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 3.002      ;
; -2.012 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.940      ;
; -2.012 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.940      ;
; -2.012 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.940      ;
; -2.002 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.930      ;
; -2.001 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.929      ;
; -1.963 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.891      ;
; -1.963 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.891      ;
; -1.963 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.891      ;
; -1.958 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.886      ;
; -1.958 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.886      ;
; -1.958 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.886      ;
; -1.944 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.872      ;
; -1.943 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.871      ;
; -1.939 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.867      ;
; -1.938 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.866      ;
; -1.932 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.860      ;
; -1.931 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.859      ;
; -1.906 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.906 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.906 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.857 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.069     ; 2.790      ;
; -1.856 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.789      ;
; -1.853 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.782      ;
; -1.852 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.781      ;
; -1.851 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.848 ; uart_rx:inst_rx|cnt_baud[1] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.778      ;
; -1.848 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.776      ;
; -1.848 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.776      ;
; -1.848 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.776      ;
; -1.845 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.069     ; 2.778      ;
; -1.844 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.777      ;
; -1.841 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.770      ;
; -1.840 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.769      ;
; -1.839 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.768      ;
; -1.815 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.743      ;
; -1.814 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.742      ;
; -1.796 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.724      ;
; -1.796 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.724      ;
; -1.796 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.724      ;
; -1.793 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.723      ;
; -1.789 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.718      ;
; -1.787 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.715      ;
; -1.787 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.715      ;
; -1.787 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.715      ;
; -1.787 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.786 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.715      ;
; -1.786 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.715      ;
; -1.786 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.069     ; 2.719      ;
; -1.783 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.712      ;
; -1.782 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.711      ;
; -1.781 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.710      ;
; -1.778 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.707      ;
; -1.778 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.708      ;
; -1.773 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.701      ;
; -1.773 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.701      ;
; -1.773 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.074     ; 2.701      ;
; -1.763 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.691      ;
; -1.762 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.074     ; 2.690      ;
; -1.753 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.682      ;
; -1.751 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.681      ;
; -1.747 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.677      ;
; -1.725 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.070     ; 2.657      ;
; -1.724 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.656      ;
; -1.718 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.646      ;
; -1.716 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.644      ;
; -1.716 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.645      ;
; -1.715 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.070     ; 2.647      ;
; -1.714 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.642      ;
; -1.714 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.646      ;
; -1.713 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.642      ;
; -1.713 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.642      ;
; -1.709 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.639      ;
; -1.707 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.637      ;
; -1.705 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.634      ;
; -1.690 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.620      ;
; -1.688 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.070     ; 2.620      ;
; -1.687 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.619      ;
; -1.684 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.612      ;
; -1.683 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.070     ; 2.615      ;
; -1.683 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.611      ;
; -1.682 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.614      ;
; -1.682 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.610      ;
; -1.679 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.607      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_rx:inst_rx|rx_temp[4]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[3]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[1]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[5]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[6]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[7]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:inst_rx|rx_temp[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:inst_tx|cnt_bit[2]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.483 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.646 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.915      ;
; 0.651 ; uart_tx:inst_tx|cstate.CHECK ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.920      ;
; 0.661 ; uart_tx:inst_tx|cstate.DATA  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 0.000        ; 0.074      ; 0.930      ;
; 0.692 ; uart_tx:inst_tx|cnt_baud[3]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.697 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.711 ; uart_tx:inst_tx|cnt_baud[6]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.715 ; uart_rx:inst_rx|cnt_baud[6]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; uart_rx:inst_rx|cnt_baud[3]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.985      ;
; 0.718 ; uart_tx:inst_tx|cstate.STOP  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.987      ;
; 0.718 ; uart_rx:inst_rx|cstate.START ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.727 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.996      ;
; 0.728 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.731 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.999      ;
; 0.732 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.000      ;
; 0.734 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.759 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.074      ; 1.028      ;
; 0.787 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.START ; clk          ; clk         ; 0.000        ; 0.073      ; 1.055      ;
; 0.794 ; uart_rx:inst_rx|rx_temp[0]   ; uart_tx:inst_tx|tx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.088      ;
; 0.804 ; uart_rx:inst_rx|rx_temp[7]   ; uart_tx:inst_tx|tx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.098      ;
; 0.810 ; uart_tx:inst_tx|cnt_baud[8]  ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.078      ;
; 0.820 ; uart_rx:inst_rx|rx_temp[0]   ; led[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.114      ;
; 0.830 ; uart_rx:inst_rx|rx_temp[7]   ; led[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.124      ;
; 0.858 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.589      ;
; 0.858 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.589      ;
; 0.859 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.590      ;
; 0.860 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.591      ;
; 0.862 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.593      ;
; 0.863 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.594      ;
; 0.865 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.596      ;
; 0.866 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.597      ;
; 0.879 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_r2        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.147      ;
; 0.895 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.164      ;
; 0.910 ; uart_rx:inst_rx|rx_temp[6]   ; led[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.204      ;
; 0.912 ; uart_rx:inst_rx|rx_temp[1]   ; led[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.206      ;
; 0.919 ; uart_rx:inst_rx|rx_temp[2]   ; led[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.213      ;
; 0.922 ; uart_rx:inst_rx|rx_temp[4]   ; led[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.216      ;
; 0.925 ; uart_rx:inst_rx|rx_temp[3]   ; led[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.219      ;
; 0.929 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.197      ;
; 0.962 ; uart_rx:inst_rx|rx_temp[5]   ; led[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.256      ;
; 0.984 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.715      ;
; 0.985 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.716      ;
; 0.985 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.716      ;
; 0.987 ; uart_rx:inst_rx|rx_temp[1]   ; uart_tx:inst_tx|tx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.281      ;
; 0.987 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.718      ;
; 0.989 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.720      ;
; 0.990 ; uart_rx:inst_rx|rx_temp[6]   ; uart_tx:inst_tx|tx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.284      ;
; 0.990 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.721      ;
; 0.991 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.722      ;
; 0.991 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.722      ;
; 0.997 ; uart_rx:inst_rx|rx_temp[2]   ; uart_tx:inst_tx|tx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.291      ;
; 1.002 ; uart_rx:inst_rx|rx_temp[3]   ; uart_tx:inst_tx|tx_data_r[3] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.296      ;
; 1.004 ; uart_rx:inst_rx|rx_temp[4]   ; uart_tx:inst_tx|tx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.298      ;
; 1.015 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.028 ; uart_tx:inst_tx|cnt_baud[5]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.039 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.770      ;
; 1.041 ; uart_rx:inst_rx|rx_temp[5]   ; uart_tx:inst_tx|tx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.335      ;
; 1.041 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.044 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.046 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.777      ;
; 1.059 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.327      ;
; 1.061 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.061 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.064 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.332      ;
; 1.064 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.795      ;
; 1.066 ; uart_rx:inst_rx|cnt_baud[7]  ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.334      ;
; 1.067 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.798      ;
; 1.069 ; uart_tx:inst_tx|cnt_baud[7]  ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.337      ;
; 1.071 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.802      ;
; 1.073 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.804      ;
; 1.092 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.823      ;
; 1.093 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.536      ; 1.824      ;
; 1.096 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.364      ;
; 1.101 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.369      ;
; 1.105 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.374      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.460 ; -11.228           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.348                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.460 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.410      ;
; -0.436 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.386      ;
; -0.417 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.367      ;
; -0.417 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.367      ;
; -0.417 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.367      ;
; -0.416 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.378 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; uart_tx:inst_tx|cstate.IDLE ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.374 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; uart_tx:inst_tx|cnt_baud[6] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.373 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.323      ;
; -0.373 ; uart_tx:inst_tx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.323      ;
; -0.356 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; uart_tx:inst_tx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.351 ; uart_rx:inst_rx|cnt_baud[1] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.302      ;
; -0.350 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.347 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; uart_rx:inst_rx|cnt_bit[1]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.345 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; uart_rx:inst_rx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.326 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.276      ;
; -0.323 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.275      ;
; -0.323 ; uart_rx:inst_rx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.035     ; 1.275      ;
; -0.315 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; uart_rx:inst_rx|cnt_baud[8] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; uart_rx:inst_rx|cnt_baud[5] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.036     ; 1.266      ;
; -0.307 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.258      ;
; -0.305 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.304 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.256      ;
; -0.304 ; uart_rx:inst_rx|cnt_baud[4] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.035     ; 1.256      ;
; -0.303 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.301 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.251      ;
; -0.299 ; uart_rx:inst_rx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; uart_rx:inst_rx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.036     ; 1.250      ;
; -0.297 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.247      ;
; -0.297 ; uart_tx:inst_tx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.247      ;
; -0.297 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.247      ;
; -0.297 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.247      ;
; -0.296 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; uart_tx:inst_tx|cnt_bit[0]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.246      ;
; -0.296 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.246      ;
; -0.296 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.246      ;
; -0.296 ; uart_tx:inst_tx|cnt_baud[3] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.246      ;
; -0.295 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.245      ;
; -0.295 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.245      ;
; -0.293 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; uart_tx:inst_tx|cnt_bit[2]  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.287 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.238      ;
; -0.286 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.237      ;
; -0.285 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.236      ;
; -0.283 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.282 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.232      ;
; -0.282 ; uart_tx:inst_tx|cnt_baud[7] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.232      ;
; -0.281 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.232      ;
; -0.281 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.232      ;
; -0.281 ; uart_tx:inst_tx|cstate.DATA ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.036     ; 1.232      ;
; -0.279 ; uart_rx:inst_rx|cnt_baud[1] ; uart_rx:inst_rx|cnt_baud[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.230      ;
; -0.278 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.230      ;
; -0.278 ; uart_rx:inst_rx|cnt_baud[2] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.035     ; 1.230      ;
; -0.276 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.226      ;
; -0.274 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.224      ;
; -0.274 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.224      ;
; -0.269 ; uart_rx:inst_rx|cnt_baud[0] ; uart_rx:inst_rx|cnt_baud[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.220      ;
; -0.265 ; uart_tx:inst_tx|cnt_baud[8] ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; uart_tx:inst_tx|cnt_baud[4] ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.261 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.212      ;
; -0.260 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.259 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.210      ;
; -0.256 ; uart_rx:inst_rx|cnt_baud[3] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.207      ;
; -0.255 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.248 ; uart_rx:inst_rx|cnt_baud[8] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; uart_rx:inst_rx|cnt_baud[5] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.239 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; uart_tx:inst_tx|cnt_baud[1] ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 1.000        ; -0.037     ; 1.189      ;
; -0.238 ; uart_rx:inst_rx|cnt_baud[4] ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.189      ;
; -0.235 ; uart_rx:inst_rx|cnt_baud[2] ; uart_rx:inst_rx|cnt_baud[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.186      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_rx:inst_rx|rx_temp[4]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[3]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[1]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[5]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[6]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[7]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:inst_rx|rx_temp[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_tx|cnt_bit[2]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.269 ; uart_tx:inst_tx|cstate.START ; uart_tx:inst_tx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; uart_tx:inst_tx|cstate.CHECK ; uart_tx:inst_tx|cstate.STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.279 ; uart_tx:inst_tx|cstate.DATA  ; uart_tx:inst_tx|cstate.CHECK ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.297 ; uart_tx:inst_tx|cnt_baud[3]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; uart_tx:inst_tx|cnt_baud[6]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; uart_rx:inst_rx|cnt_baud[3]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart_rx:inst_rx|cstate.START ; uart_rx:inst_rx|cstate.DATA  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart_rx:inst_rx|cnt_baud[6]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; uart_tx:inst_tx|cstate.STOP  ; uart_tx:inst_tx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; uart_tx:inst_tx|cnt_bit[1]   ; uart_tx:inst_tx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|cnt_bit[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.331 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cstate.START ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.345 ; uart_rx:inst_rx|cstate.IDLE  ; uart_rx:inst_rx|cstate.START ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.356 ; uart_tx:inst_tx|cnt_baud[8]  ; uart_tx:inst_tx|cnt_baud[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.357 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_r2        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.478      ;
; 0.358 ; uart_rx:inst_rx|rx_temp[0]   ; uart_tx:inst_tx|tx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.488      ;
; 0.360 ; uart_rx:inst_rx|rx_temp[0]   ; led[0]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.490      ;
; 0.363 ; uart_rx:inst_rx|rx_temp[7]   ; uart_tx:inst_tx|tx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.493      ;
; 0.366 ; uart_rx:inst_rx|rx_temp[7]   ; led[7]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.496      ;
; 0.382 ; uart_tx:inst_tx|cnt_bit[0]   ; uart_tx:inst_tx|cnt_bit[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.400 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cstate.IDLE  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.403 ; uart_rx:inst_rx|rx_temp[6]   ; led[6]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.533      ;
; 0.405 ; uart_rx:inst_rx|rx_temp[1]   ; led[1]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.535      ;
; 0.405 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.726      ;
; 0.405 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.726      ;
; 0.406 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.727      ;
; 0.407 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.728      ;
; 0.409 ; uart_rx:inst_rx|rx_temp[4]   ; led[4]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.539      ;
; 0.409 ; uart_rx:inst_rx|rx_temp[2]   ; led[2]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.539      ;
; 0.409 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.730      ;
; 0.410 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.731      ;
; 0.412 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.733      ;
; 0.413 ; uart_rx:inst_rx|rx_temp[3]   ; led[3]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.543      ;
; 0.413 ; uart_rx:inst_rx|rx_r1        ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.734      ;
; 0.417 ; uart_rx:inst_rx|rx_temp[1]   ; uart_tx:inst_tx|tx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.547      ;
; 0.421 ; uart_rx:inst_rx|rx_temp[6]   ; uart_tx:inst_tx|tx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.551      ;
; 0.424 ; uart_rx:inst_rx|rx_temp[2]   ; uart_tx:inst_tx|tx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.554      ;
; 0.424 ; uart_rx:inst_rx|rx_temp[5]   ; led[5]~reg0                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.554      ;
; 0.428 ; uart_rx:inst_rx|rx_temp[4]   ; uart_tx:inst_tx|tx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.558      ;
; 0.428 ; uart_rx:inst_rx|rx_temp[3]   ; uart_tx:inst_tx|tx_data_r[3] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.558      ;
; 0.438 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.758      ;
; 0.439 ; uart_rx:inst_rx|rx_temp[5]   ; uart_tx:inst_tx|tx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.569      ;
; 0.439 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.759      ;
; 0.444 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.764      ;
; 0.445 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.765      ;
; 0.448 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.772      ;
; 0.453 ; uart_tx:inst_tx|cnt_baud[1]  ; uart_tx:inst_tx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_rx:inst_rx|cnt_baud[1]  ; uart_rx:inst_rx|cnt_baud[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:inst_tx|cnt_baud[5]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.775      ;
; 0.456 ; uart_rx:inst_rx|cnt_baud[7]  ; uart_rx:inst_rx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; uart_tx:inst_tx|cnt_baud[7]  ; uart_tx:inst_tx|cnt_baud[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_tx:inst_tx|cnt_baud[2]  ; uart_tx:inst_tx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.778      ;
; 0.458 ; uart_rx:inst_rx|cnt_bit[0]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.778      ;
; 0.458 ; uart_rx:inst_rx|cnt_baud[2]  ; uart_rx:inst_rx|cnt_baud[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; uart_tx:inst_tx|cnt_baud[4]  ; uart_tx:inst_tx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; uart_rx:inst_rx|cnt_baud[4]  ; uart_rx:inst_rx|cnt_baud[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.467 ; uart_rx:inst_rx|cstate.DATA  ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; uart_tx:inst_tx|cnt_baud[0]  ; uart_tx:inst_tx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; uart_rx:inst_rx|cnt_baud[0]  ; uart_rx:inst_rx|cnt_baud[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[7]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.788      ;
; 0.469 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.789      ;
; 0.476 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[4]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.796      ;
; 0.477 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[5]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.797      ;
; 0.478 ; uart_tx:inst_tx|cstate.IDLE  ; uart_tx:inst_tx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.483 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[1]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.803      ;
; 0.486 ; uart_rx:inst_rx|cnt_bit[1]   ; uart_rx:inst_rx|cnt_bit[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.607      ;
; 0.490 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[0]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.810      ;
; 0.494 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[2]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.814      ;
; 0.499 ; uart_rx:inst_rx|cnt_bit[2]   ; uart_rx:inst_rx|rx_temp[3]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.819      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.425  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.425  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -99.324 ; 0.0   ; 0.0      ; 0.0     ; -89.246             ;
;  clk             ; -99.324 ; 0.000 ; N/A      ; N/A     ; -89.246             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; led[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; led[5]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; led[6]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[7]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 800      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 800      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Fri Oct 18 11:31:42 2024
Info: Command: quartus_sta tx_rx -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.425             -99.324 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.218             -88.287 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.460
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.460             -11.228 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.348 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Fri Oct 18 11:31:46 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


