//
// #[repr(u8)]
// pub enum Opcode {
//     MovRegReg = 0x05,
//     MovRegImm8 = 0x06,
//     MovRegImm16 = 0x07,
//     MovRegImm32 = 0x08,
//     MovRegImm64 = 0x09,
//
//     AddRegReg = 0x15,
//     AddRegImm8 = 0x16,
//     AddRegImm16 = 0x17,
//     AddRegImm32 = 0x18,
//     AddRegImm64 = 0x19,
//
//     SubRegReg = 0x25,
//     SubRegImm8 = 0x26,
//     SubRegImm16 = 0x27,
//     SubRegImm32 = 0x28,
//     SubRegImm64 = 0x29,
//
//     MulRegReg = 0x35,
//     MulRegImm8 = 0x36,
//     MulRegImm16 = 0x37,
//     MulRegImm32 = 0x38,
//     MulRegImm64 = 0x39,
//
//     DivRegReg = 0x45,
//     DivRegImm8 = 0x46,
//     DivRegImm16 = 0x47,
//     DivRegImm32 = 0x48,
//     DivRegImm64 = 0x49,
//
//     IdivRegReg = 0x55,
//     IdivRegImm8 = 0x56,
//     IdivRegImm16 = 0x57,
//     IdivRegImm32 = 0x58,
//     IdivRegImm64 = 0x59,
//
//     AndRegReg = 0x65,
//     AndRegImm8 = 0x66,
//     AndRegImm16 = 0x67,
//     AndRegImm32 = 0x68,
//     AndRegImm64 = 0x69,
//
//     OrRegReg = 0x75,
//     OrRegImm8 = 0x76,
//     OrRegImm16 = 0x77,
//     OrRegImm32 = 0x78,
//     OrRegImm64 = 0x79,
//
//     XorRegReg = 0x85,
//     XorRegImm8 = 0x86,
//     XorRegImm16 = 0x87,
//     XorRegImm32 = 0x88,
//     XorRegImm64 = 0x89,
//
//     Int = 0x01,
// }
