TimeQuest Timing Analyzer report for Lab2_22520696_DuongAnhKhoi
Sun Apr 06 22:01:25 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2_22520696_DuongAnhKhoi                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.914 ; -122.496      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -553.480              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 3.208 ; 3.208 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 3.729 ; 3.729 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 3.419 ; 3.419 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 3.531 ; 3.531 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; -3.708 ; -3.708 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; -3.717 ; -3.717 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; -3.380 ; -3.380 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; -3.749 ; -3.749 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; -3.369 ; -3.369 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; -3.980 ; -3.980 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; -3.955 ; -3.955 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; -3.369 ; -3.369 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; -3.386 ; -3.386 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; -3.114 ; -3.114 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; -3.196 ; -3.196 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; -3.416 ; -3.416 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; -3.615 ; -3.615 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; -3.674 ; -3.674 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; -3.196 ; -3.196 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; -3.215 ; -3.215 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -2.929 ; -2.929 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -3.587 ; -3.587 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -3.668 ; -3.668 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -2.929 ; -2.929 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -3.909 ; -3.909 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -3.190 ; -3.190 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -3.616 ; -3.616 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -3.176 ; -3.176 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -3.228 ; -3.228 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -3.331 ; -3.331 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -3.394 ; -3.394 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -3.756 ; -3.756 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -3.352 ; -3.352 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -3.146 ; -3.146 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -4.064 ; -4.064 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -3.797 ; -3.797 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -3.625 ; -3.625 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -3.333 ; -3.333 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -3.400 ; -3.400 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -3.397 ; -3.397 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -3.162 ; -3.162 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -3.708 ; -3.708 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -3.214 ; -3.214 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -3.664 ; -3.664 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -3.644 ; -3.644 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -3.122 ; -3.122 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -3.153 ; -3.153 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -3.354 ; -3.354 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -3.209 ; -3.209 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -3.227 ; -3.227 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -3.216 ; -3.216 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.350 ; 10.350 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.332 ; 10.332 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 10.442 ; 10.442 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 10.250 ; 10.250 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 9.925  ; 9.925  ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.449 ; 10.449 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.400 ; 10.400 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.562 ; 10.562 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.296 ; 10.296 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 9.861  ; 9.861  ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.028 ; 10.028 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.112 ; 10.112 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.089 ; 10.089 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 9.964  ; 9.964  ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.104 ; 10.104 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 9.897  ; 9.897  ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.231 ; 10.231 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 10.151 ; 10.151 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 9.971  ; 9.971  ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.190 ; 10.190 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 10.194 ; 10.194 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 10.259 ; 10.259 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 10.058 ; 10.058 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.339 ; 10.339 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.305 ; 10.305 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 10.310 ; 10.310 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 10.549 ; 10.549 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 10.355 ; 10.355 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.350 ; 10.350 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.332 ; 10.332 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 10.442 ; 10.442 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 10.250 ; 10.250 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 9.925  ; 9.925  ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.449 ; 10.449 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.400 ; 10.400 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.562 ; 10.562 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.296 ; 10.296 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 9.861  ; 9.861  ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.028 ; 10.028 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.112 ; 10.112 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.089 ; 10.089 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 9.964  ; 9.964  ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.104 ; 10.104 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 9.897  ; 9.897  ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.231 ; 10.231 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 10.151 ; 10.151 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 9.971  ; 9.971  ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.190 ; 10.190 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 10.194 ; 10.194 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 10.259 ; 10.259 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 10.058 ; 10.058 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.339 ; 10.339 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.305 ; 10.305 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 10.310 ; 10.310 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 10.549 ; 10.549 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 10.355 ; 10.355 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.987 ;      ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.999 ;      ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.014 ;      ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.282 ;      ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.017 ;      ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 6.310 ;      ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 6.271 ;      ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 6.285 ;      ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.273 ;      ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.268 ;      ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.001 ;      ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 5.987 ;      ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.181 ;      ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.280 ;      ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 6.308 ;      ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 6.611 ;      ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 6.592 ;      ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 6.615 ;      ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.390 ;      ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 6.382 ;      ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.013 ;      ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 6.303 ;      ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 6.009 ;      ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 6.359 ;      ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 6.017 ;      ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 6.386 ;      ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 6.319 ;      ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 6.043 ;      ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.040 ;      ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.628 ;      ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.976 ;      ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.027 ;      ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 6.016 ;      ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.508 ;      ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.635 ;      ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 6.272 ;      ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 6.179 ;      ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 6.461 ;      ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 6.010 ;      ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.047 ;      ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.040 ;      ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.457 ;      ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.625 ;      ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.308 ;      ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 6.352 ;      ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 6.415 ;      ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.477 ;      ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 6.292 ;      ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.994 ;      ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.976 ;      ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 6.272 ;      ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.291 ;      ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.000 ;      ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.984 ;      ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.992 ;      ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.284 ;      ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.295 ;      ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.309 ;      ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.257 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.987 ;      ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.999 ;      ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.014 ;      ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.282 ;      ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.017 ;      ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 6.310 ;      ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 6.271 ;      ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 6.285 ;      ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.273 ;      ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.268 ;      ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.001 ;      ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 5.987 ;      ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.181 ;      ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.280 ;      ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 6.308 ;      ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 6.611 ;      ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 6.592 ;      ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 6.615 ;      ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.390 ;      ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 6.382 ;      ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.013 ;      ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 6.303 ;      ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 6.009 ;      ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 6.359 ;      ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 6.017 ;      ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 6.386 ;      ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 6.319 ;      ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 6.043 ;      ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.040 ;      ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.628 ;      ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.976 ;      ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.027 ;      ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 6.016 ;      ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.508 ;      ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.635 ;      ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 6.272 ;      ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 6.179 ;      ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 6.461 ;      ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 6.010 ;      ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.047 ;      ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.040 ;      ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.457 ;      ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.625 ;      ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.308 ;      ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 6.352 ;      ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 6.415 ;      ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.477 ;      ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 6.292 ;      ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.994 ;      ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.279 ;      ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.976 ;      ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 6.272 ;      ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.291 ;      ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.000 ;      ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.984 ;      ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.992 ;      ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.284 ;      ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.275 ;      ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.295 ;      ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.309 ;      ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.257 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.987     ;           ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.999     ;           ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.014     ;           ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.282     ;           ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.017     ;           ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 6.310     ;           ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 6.271     ;           ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 6.285     ;           ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.273     ;           ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.268     ;           ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.001     ;           ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 5.987     ;           ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.181     ;           ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.280     ;           ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 6.308     ;           ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 6.611     ;           ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 6.592     ;           ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 6.615     ;           ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.390     ;           ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 6.382     ;           ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.013     ;           ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 6.303     ;           ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 6.009     ;           ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 6.359     ;           ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 6.017     ;           ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 6.386     ;           ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 6.319     ;           ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 6.043     ;           ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.040     ;           ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.628     ;           ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.976     ;           ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.027     ;           ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 6.016     ;           ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.508     ;           ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.635     ;           ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 6.272     ;           ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 6.179     ;           ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 6.461     ;           ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 6.010     ;           ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.047     ;           ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.040     ;           ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.457     ;           ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.625     ;           ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.308     ;           ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 6.352     ;           ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 6.415     ;           ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.477     ;           ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 6.292     ;           ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.994     ;           ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.976     ;           ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 6.272     ;           ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.291     ;           ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.000     ;           ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.984     ;           ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.992     ;           ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.284     ;           ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.295     ;           ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.309     ;           ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.257     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.987     ;           ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.999     ;           ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.014     ;           ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.282     ;           ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.017     ;           ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 6.310     ;           ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 6.271     ;           ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 6.285     ;           ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.273     ;           ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.268     ;           ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.001     ;           ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 5.987     ;           ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.181     ;           ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.280     ;           ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 6.308     ;           ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 6.611     ;           ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 6.592     ;           ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 6.615     ;           ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.390     ;           ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 6.382     ;           ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.013     ;           ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 6.303     ;           ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 6.009     ;           ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 6.359     ;           ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 6.017     ;           ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 6.386     ;           ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 6.319     ;           ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 6.043     ;           ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.040     ;           ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.628     ;           ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.976     ;           ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.027     ;           ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 6.016     ;           ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.508     ;           ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.635     ;           ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 6.272     ;           ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 6.179     ;           ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 6.461     ;           ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 6.010     ;           ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.047     ;           ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.040     ;           ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.457     ;           ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.625     ;           ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.308     ;           ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 6.352     ;           ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 6.415     ;           ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.477     ;           ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 6.292     ;           ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.994     ;           ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.279     ;           ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.976     ;           ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 6.272     ;           ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.291     ;           ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.000     ;           ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.984     ;           ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.992     ;           ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.284     ;           ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.275     ;           ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.295     ;           ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.309     ;           ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.257     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -93.440       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -553.480              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regFile_rtl_1|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regFile_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; 2.152 ; 2.152 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; 2.119 ; 2.119 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; 2.136 ; 2.136 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; 1.932 ; 1.932 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; 1.924 ; 1.924 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; 2.152 ; 2.152 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; 2.254 ; 2.254 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; 2.254 ; 2.254 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; 2.214 ; 2.214 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; 1.923 ; 1.923 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; 1.938 ; 1.938 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; 2.138 ; 2.138 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; 2.319 ; 2.319 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; 2.192 ; 2.192 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; 1.932 ; 1.932 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; 2.192 ; 2.192 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; 1.974 ; 1.974 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; 1.968 ; 1.968 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 2.332 ; 2.332 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 2.233 ; 2.233 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 2.159 ; 2.159 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 1.715 ; 1.715 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 2.204 ; 2.204 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 2.016 ; 2.016 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 2.133 ; 2.133 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 1.939 ; 1.939 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 1.874 ; 1.874 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 1.975 ; 1.975 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 1.891 ; 1.891 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 2.072 ; 2.072 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 2.157 ; 2.157 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 1.887 ; 1.887 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 1.807 ; 1.807 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 2.332 ; 2.332 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 2.287 ; 2.287 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 2.137 ; 2.137 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 1.876 ; 1.876 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 2.147 ; 2.147 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 1.935 ; 1.935 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 2.216 ; 2.216 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 1.950 ; 1.950 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 2.091 ; 2.091 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 1.803 ; 1.803 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 2.049 ; 2.049 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 1.900 ; 1.900 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 1.867 ; 1.867 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 1.885 ; 1.885 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 1.849 ; 1.849 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; -2.075 ; -2.075 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; -1.746 ; -1.746 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; -1.939 ; -1.939 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -1.674 ; -1.674 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -2.165 ; -2.165 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -1.731 ; -1.731 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -1.979 ; -1.979 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -1.644 ; -1.644 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -1.665 ; -1.665 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -1.708 ; -1.708 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 6.234 ; 6.234 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 6.009 ; 6.009 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.968 ; 5.968 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.882 ; 5.882 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.128 ; 6.128 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.234 ; 6.234 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.058 ; 6.058 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.035 ; 6.035 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.927 ; 5.927 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.886 ; 5.886 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 6.122 ; 6.122 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.775 ; 5.775 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.874 ; 5.874 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.909 ; 5.909 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 5.900 ; 5.900 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 5.843 ; 5.843 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 5.942 ; 5.942 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.876 ; 5.876 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 6.001 ; 6.001 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 5.978 ; 5.978 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 5.997 ; 5.997 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 6.004 ; 6.004 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.090 ; 6.090 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 5.861 ; 5.861 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.122 ; 6.122 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.015 ; 6.015 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 6.009 ; 6.009 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.968 ; 5.968 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.882 ; 5.882 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.128 ; 6.128 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.234 ; 6.234 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.058 ; 6.058 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.035 ; 6.035 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.927 ; 5.927 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.886 ; 5.886 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.775 ; 5.775 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.874 ; 5.874 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.909 ; 5.909 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 5.900 ; 5.900 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 5.843 ; 5.843 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 5.942 ; 5.942 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.876 ; 5.876 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 6.001 ; 6.001 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 5.978 ; 5.978 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 5.997 ; 5.997 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 6.004 ; 6.004 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.090 ; 6.090 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 5.861 ; 5.861 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.122 ; 6.122 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.015 ; 6.015 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; ReadData1[*]   ; clk        ; 3.380 ;      ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 3.393 ;      ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 3.523 ;      ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 3.410 ;      ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 3.547 ;      ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 3.512 ;      ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 3.520 ;      ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 3.513 ;      ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 3.510 ;      ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 3.530 ;      ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 3.380 ;      ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 3.472 ;      ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 3.516 ;      ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 3.556 ;      ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 3.761 ;      ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 3.745 ;      ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 3.756 ;      ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 3.656 ;      ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 3.653 ;      ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 3.405 ;      ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 3.554 ;      ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 3.402 ;      ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 3.524 ;      ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 3.409 ;      ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 3.659 ;      ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 3.554 ;      ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 3.435 ;      ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 3.433 ;      ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 3.764 ;      ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 3.370 ;      ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 3.418 ;      ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 3.409 ;      ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 3.630 ;      ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 3.771 ;      ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 3.511 ;      ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 3.468 ;      ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 3.591 ;      ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 3.402 ;      ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 3.438 ;      ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 3.432 ;      ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 3.589 ;      ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 3.762 ;      ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 3.544 ;      ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 3.586 ;      ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 3.677 ;      ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 3.609 ;      ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 3.531 ;      ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 3.388 ;      ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 3.514 ;      ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 3.370 ;      ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 3.509 ;      ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 3.530 ;      ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 3.378 ;      ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 3.387 ;      ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 3.515 ;      ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 3.517 ;      ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 3.536 ;      ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 3.543 ;      ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 3.500 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; ReadData1[*]   ; clk        ; 3.380 ;      ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 3.393 ;      ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 3.523 ;      ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 3.410 ;      ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 3.547 ;      ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 3.512 ;      ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 3.520 ;      ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 3.513 ;      ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 3.510 ;      ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 3.530 ;      ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 3.380 ;      ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 3.472 ;      ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 3.516 ;      ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 3.556 ;      ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 3.761 ;      ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 3.745 ;      ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 3.756 ;      ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 3.656 ;      ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 3.653 ;      ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 3.405 ;      ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 3.554 ;      ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 3.402 ;      ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 3.594 ;      ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 3.524 ;      ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 3.409 ;      ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 3.659 ;      ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 3.554 ;      ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 3.435 ;      ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 3.433 ;      ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 3.764 ;      ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 3.370 ;      ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 3.418 ;      ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 3.409 ;      ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 3.630 ;      ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 3.771 ;      ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 3.511 ;      ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 3.468 ;      ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 3.591 ;      ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 3.402 ;      ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 3.438 ;      ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 3.432 ;      ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 3.589 ;      ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 3.762 ;      ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 3.544 ;      ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 3.586 ;      ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 3.677 ;      ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 3.609 ;      ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 3.531 ;      ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 3.388 ;      ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 3.514 ;      ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 3.370 ;      ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 3.509 ;      ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 3.530 ;      ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 3.378 ;      ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 3.387 ;      ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 3.515 ;      ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 3.517 ;      ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 3.518 ;      ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 3.536 ;      ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 3.543 ;      ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 3.500 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; ReadData1[*]   ; clk        ; 3.380     ;           ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 3.393     ;           ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 3.523     ;           ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 3.410     ;           ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 3.547     ;           ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 3.512     ;           ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 3.520     ;           ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 3.513     ;           ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 3.510     ;           ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 3.530     ;           ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 3.380     ;           ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 3.472     ;           ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 3.516     ;           ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 3.556     ;           ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 3.761     ;           ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 3.745     ;           ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 3.756     ;           ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 3.656     ;           ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 3.653     ;           ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 3.405     ;           ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 3.554     ;           ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 3.402     ;           ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 3.524     ;           ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 3.409     ;           ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 3.659     ;           ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 3.554     ;           ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 3.435     ;           ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 3.433     ;           ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 3.764     ;           ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 3.370     ;           ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 3.418     ;           ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 3.409     ;           ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 3.630     ;           ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 3.771     ;           ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 3.511     ;           ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 3.468     ;           ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 3.591     ;           ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 3.402     ;           ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 3.438     ;           ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 3.432     ;           ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 3.589     ;           ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 3.762     ;           ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 3.544     ;           ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 3.586     ;           ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 3.677     ;           ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 3.609     ;           ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 3.531     ;           ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 3.388     ;           ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 3.514     ;           ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 3.370     ;           ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 3.509     ;           ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 3.530     ;           ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 3.378     ;           ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 3.387     ;           ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 3.515     ;           ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 3.517     ;           ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 3.536     ;           ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 3.543     ;           ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 3.500     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; ReadData1[*]   ; clk        ; 3.380     ;           ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 3.393     ;           ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 3.523     ;           ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 3.410     ;           ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 3.547     ;           ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 3.512     ;           ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 3.520     ;           ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 3.513     ;           ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 3.510     ;           ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 3.530     ;           ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 3.380     ;           ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 3.472     ;           ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 3.516     ;           ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 3.556     ;           ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 3.761     ;           ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 3.745     ;           ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 3.756     ;           ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 3.656     ;           ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 3.653     ;           ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 3.405     ;           ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 3.554     ;           ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 3.402     ;           ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 3.594     ;           ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 3.524     ;           ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 3.409     ;           ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 3.659     ;           ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 3.554     ;           ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 3.435     ;           ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 3.433     ;           ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 3.764     ;           ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 3.370     ;           ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 3.418     ;           ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 3.409     ;           ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 3.630     ;           ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 3.771     ;           ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 3.511     ;           ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 3.468     ;           ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 3.591     ;           ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 3.402     ;           ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 3.438     ;           ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 3.432     ;           ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 3.589     ;           ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 3.762     ;           ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 3.544     ;           ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 3.586     ;           ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 3.677     ;           ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 3.609     ;           ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 3.531     ;           ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 3.388     ;           ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 3.514     ;           ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 3.370     ;           ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 3.509     ;           ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 3.530     ;           ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 3.378     ;           ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 3.387     ;           ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 3.515     ;           ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 3.517     ;           ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 3.518     ;           ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 3.536     ;           ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 3.543     ;           ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 3.500     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -122.496 ; 0.0   ; 0.0      ; 0.0     ; -553.48             ;
;  clk             ; -122.496 ; 0.000 ; N/A      ; N/A     ; -553.480            ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; 3.737 ; 3.737 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; 3.208 ; 3.208 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; 3.729 ; 3.729 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; 3.419 ; 3.419 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; 3.531 ; 3.531 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadAdd1[*]    ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  ReadAdd1[0]   ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  ReadAdd1[1]   ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  ReadAdd1[2]   ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  ReadAdd1[3]   ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  ReadAdd1[4]   ; clk        ; -2.013 ; -2.013 ; Rise       ; clk             ;
; ReadAdd2[*]    ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  ReadAdd2[0]   ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  ReadAdd2[1]   ; clk        ; -2.075 ; -2.075 ; Rise       ; clk             ;
;  ReadAdd2[2]   ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  ReadAdd2[3]   ; clk        ; -1.799 ; -1.799 ; Rise       ; clk             ;
;  ReadAdd2[4]   ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
; ReadWriteEn    ; clk        ; -1.746 ; -1.746 ; Rise       ; clk             ;
; WriteAdd[*]    ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  WriteAdd[0]   ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  WriteAdd[1]   ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  WriteAdd[2]   ; clk        ; -1.939 ; -1.939 ; Rise       ; clk             ;
;  WriteAdd[3]   ; clk        ; -1.710 ; -1.710 ; Rise       ; clk             ;
;  WriteAdd[4]   ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
; WriteData[*]   ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  WriteData[0]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  WriteData[1]  ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  WriteData[2]  ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  WriteData[3]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  WriteData[4]  ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  WriteData[5]  ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  WriteData[6]  ; clk        ; -1.674 ; -1.674 ; Rise       ; clk             ;
;  WriteData[7]  ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  WriteData[8]  ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  WriteData[9]  ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
;  WriteData[10] ; clk        ; -1.781 ; -1.781 ; Rise       ; clk             ;
;  WriteData[11] ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
;  WriteData[12] ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  WriteData[13] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
;  WriteData[14] ; clk        ; -2.165 ; -2.165 ; Rise       ; clk             ;
;  WriteData[15] ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  WriteData[16] ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
;  WriteData[17] ; clk        ; -1.731 ; -1.731 ; Rise       ; clk             ;
;  WriteData[18] ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  WriteData[19] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  WriteData[20] ; clk        ; -1.676 ; -1.676 ; Rise       ; clk             ;
;  WriteData[21] ; clk        ; -1.979 ; -1.979 ; Rise       ; clk             ;
;  WriteData[22] ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  WriteData[23] ; clk        ; -1.757 ; -1.757 ; Rise       ; clk             ;
;  WriteData[24] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  WriteData[25] ; clk        ; -1.900 ; -1.900 ; Rise       ; clk             ;
;  WriteData[26] ; clk        ; -1.644 ; -1.644 ; Rise       ; clk             ;
;  WriteData[27] ; clk        ; -1.665 ; -1.665 ; Rise       ; clk             ;
;  WriteData[28] ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  WriteData[29] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  WriteData[30] ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[31] ; clk        ; -1.708 ; -1.708 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.350 ; 10.350 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.332 ; 10.332 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 10.442 ; 10.442 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 10.250 ; 10.250 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.624 ; 10.624 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 9.925  ; 9.925  ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.449 ; 10.449 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.400 ; 10.400 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.562 ; 10.562 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.296 ; 10.296 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 9.861  ; 9.861  ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.028 ; 10.028 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.112 ; 10.112 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 9.788  ; 9.788  ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.089 ; 10.089 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 9.964  ; 9.964  ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.104 ; 10.104 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 9.647  ; 9.647  ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 9.897  ; 9.897  ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.231 ; 10.231 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 10.151 ; 10.151 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 10.017 ; 10.017 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 9.971  ; 9.971  ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.190 ; 10.190 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 10.194 ; 10.194 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 10.259 ; 10.259 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 10.058 ; 10.058 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.339 ; 10.339 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.305 ; 10.305 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 10.310 ; 10.310 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 10.549 ; 10.549 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 10.355 ; 10.355 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 6.009 ; 6.009 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 6.073 ; 6.073 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.968 ; 5.968 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.882 ; 5.882 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.128 ; 6.128 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 6.234 ; 6.234 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 6.058 ; 6.058 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.035 ; 6.035 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.898 ; 5.898 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 5.915 ; 5.915 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.927 ; 5.927 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.886 ; 5.886 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.775 ; 5.775 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.874 ; 5.874 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.909 ; 5.909 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 5.900 ; 5.900 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 5.843 ; 5.843 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 5.942 ; 5.942 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.969 ; 5.969 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.876 ; 5.876 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 6.001 ; 6.001 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 5.978 ; 5.978 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 5.997 ; 5.997 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 6.004 ; 6.004 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 6.090 ; 6.090 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 5.861 ; 5.861 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.122 ; 6.122 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.015 ; 6.015 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 6.102 ; 6.102 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 384   ; 384  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 06 22:01:25 2025
Info: Command: quartus_sta Lab2_22520696_DuongAnhKhoi -c Lab2_22520696_DuongAnhKhoi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2_22520696_DuongAnhKhoi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914      -122.496 clk 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -553.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -93.440 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -553.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun Apr 06 22:01:25 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


