<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:07:10.710</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0191254</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2024.07.09</openDate><openNumber>10-2024-0108045</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 화소를 구동하는 제4 스캔 구동부를 제거하여도 화소를 구동할 수 있도록 하는 표시 장치에 관한 것이다. 이를 실현하기 위한 본 명세서의 실시예에 따른 표시 장치는, 제1 스캔 구동부와 제3 스캔 구동부를 제1 연결 트랜지스터 및 제2 연결 트랜지스터를 통하여 연결하여 제4 스캔 구동부의 기능을 실행할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 적어도 하나 이상의 화소(P)를 포함하는 표시 패널(100);상기 화소(P)에 제1 스캔 신호를 제공하고, 일 전극이 Q 노드와 접속되고, 다른 전극이 Q2 노드와 접속되며, 게이트 전극이 저전위 전압(VGL) 라인과 접속된 제1 방지 트랜지스터(TA1)를 포함하는 제1 스캔 구동부(Scan1);상기 화소(P)에 제3 스캔 신호를 제공하고, 일 전극이 Q 노드와 접속되고, 다른 전극이 Q2 노드와 접속되며, 게이트 전극이 상기 저전위 전압(VGL) 라인과 접속된 제3 방지 트랜지스터(TA3)를 포함하는 제3 스캔 구동부(Scan3);상기 저전위 전압(VGL) 라인과 일 전극이 접속되고, 다른 전극이 (n-2)번째 제1 스캔(SC1(n-2)) 라인과 접속되며, 게이트 전극이 상기 제3 스캔 구동부(Scan3)의 상기 Q 노드와 접속된 제1 연결 트랜지스터(Tr1); 및상기 (n-2)번째 제1 스캔(SC1(n-2)) 라인과 일 전극이 접속되고, 다른 전극이 제1 스캔 구동부(Scan1)의 상기 Q 노드와 접속되며, 게이트 전극이 고전위 전압(VGH) 라인과 접속된 제2 연결 트랜지스터(Tr2);를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제1 방지 트랜지스터(TA1)의 게이트 전극, 상기 제1 연결 트랜지스터(Tr1)의 게이트 전극 및 상기 제3 방지 트랜지스터(TA3)의 게이트 전극은 동일층에 배치된, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제1 방지 트랜지스터(TA1)의 반도체층, 상기 제1 연결 트랜지스터(Tr1)의 반도체층 및 상기 제3 방지 트랜지스터(TA3)의 반도체층은 동일층에 배치된, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제1 스캔 구동부(Scan1)는, 제1 전극이 저전위 전압 라인(VGL)과 접속되고, 제2 전극이 제1 출력 노드(out1)와 접속되며, 게이트 전극이 상기 Q 노드와 접속된 제1 트랜지스터(T1);제1 전극이 상기 제1 출력 노드(out1)와 접속되고, 제2 전극이 고전위 전압 라인(VGH)과 접속되며, 게이트 전극이 QB 노드와 접속된 제2 트랜지스터(T2);제1 전극이 상기 Q2 노드와 접속되고, 제2 전극이 스타트 신호라인(SC1_VST)과 접속되며, 게이트 전극이 클럭라인(SC1_CLK) 및 Q1 노드와 접속된 제3 트랜지스터(T3); 제1 전극이 상기 Q1 노드와 접속되고, 제2 전극이 상기 고전위 전압 라인(VGH)과 접속되며, 게이트 전극이 상기 스타트 신호라인(SC1_VST)과 접속된 제4 트랜지스터(T4);제1 전극이 상기 클럭라인(SC1_CLK)과 접속되고, 제2 전극이 상기 QB 노드와 접속되며, 게이트 전극이 상기 Q1 노드와 접속된 제5 트랜지스터(T5); 및제1 전극이 상기 QB 노드와 접속되고, 제2 전극이 상기 고전위 전압 라인(VGH)과 접속되며, 게이트 전극이 상기 Q2 노드와 접속된 제6 트랜지스터(T6);를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제1 스캔 구동부(Scan1)는, 상기 Q 노드와 상기 제1 출력 노드(out1) 사이에 연결된 제1 커패시터(CB);상기 QB 노드와 상기 고전위 전압 라인(VGH) 사이에 연결된 제2 커패시터(CQB); 및상기 클럭라인(SC1_CLK)의 접속점과 상기 Q1 노드 사이에 연결된 제3 커패시터(C_ON);를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제3 스캔 구동부(Scan3)는,제1 전극이 상기 저전위 전압(VGL) 라인과 접속되고, 제2 전극이 제3 출력 노드(out3)와 접속되며, 게이트 전극이 상기 Q 노드와 접속된 제1 트랜지스터(T1);제1 전극이 상기 제3 출력 노드(out3)와 접속되고, 제2 전극이 상기 고전위 전압(VGH) 라인과 접속되며, 게이트 전극이 상기 QB 노드와 접속된 제2 트랜지스터(T2);제1 전극이 상기 Q2 노드와 접속되고, 제2 전극이 스타트 신호(SC1_VST) 라인과 접속되며, 게이트 전극이 클럭(SC1_CLK) 라인과 접속된 제3 트랜지스터(T3);제1 전극이 상기 Q1 노드와 접속되고, 제2 전극이 상기 고전위 전압(VGH) 라인과 접속되며, 게이트 전극이 상기 스타트 신호(SC1_VST) 라인과 접속된 제4 트랜지스터(T4);제1 전극이 상기 클럭(SC1_CLK) 라인과 접속되고, 제2 전극이 상기 QB 노드와 접속되며, 게이트 전극이 상기 Q1 노드와 접속된 제5 트랜지스터(T5); 및제1 전극이 상기 QB 노드와 접속되고, 제2 전극이 상기 고전위 전압 라인(VGH)과 접속되며, 게이트 전극이 상기 Q2 노드와 접속된 제6 트랜지스터(T6);를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제3 스캔 구동부(Scan3)는, 상기 Q 노드와 상기 제3 출력 노드(out3)를 연결하는 제1 커패시터(CB);상기 고전위 전압 라인(VGH)과 상기 QB 노드를 연결하는 제2 커패시터(CQB); 및상기 클럭라인(SC1_CLK)의 접속점과 상기 Q1 노드 사이에 연결된 제3 커패시터(C_ON);를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,제1 연결 트랜지스터(Tr1)는 P형 박막 트랜지스터 및 저온 다결정 실리콘(LTPS) 박막 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,제2 연결 트랜지스터(Tr2)는 N형 박막 트랜지스터 및 산화물(Oxide) 박막 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 기판(101);상기 기판 위에 배치된 버퍼층(105);상기 버퍼층 위에 배치된 제1 절연층(110);상기 제1 절연층 위에 배치된 제1 방지 트랜지스터(TA1)의 제1 반도체층(ACT1), 제1 연결 트랜지스터(Tr1)의 반도체층(SEC1) 및 제3 방지 트랜지스터(TA3)의 제3 반도체층(ACT3);상기 제1 절연층, 상기 제1 방지 트랜지스터의 제1 반도체층, 상기 제1 연결 트랜지스터의 반도체층 및 상기 제3 방지 트랜지스터의 제3 반도체층 위에 배치된 제2 절연층(120);상기 제2 절연층 위에 배치된 상기 제1 방지 트랜지스터(TA1)의 제1 게이트 전극(GAT1), 상기 제1 연결 트랜지스터(Tr1)의 제1 게이트 전극(GE1) 및 상기 제3 방지 트랜지스터(TA3)의 제3 게이트 전극(GAT3); 상기 제2 절연층, 상기 제1 방지 트랜지스터(TA1)의 제1 게이트 전극(GAT1), 상기 제1 연결 트랜지스터(Tr1)의 제1 게이트 전극(GE1) 및 상기 제3 방지 트랜지스터(TA3)의 제3 게이트 전극(GAT3) 위에 배치된 제1 게이트 절연층(GI1);상기 제1 게이트 절연층 위에 배치된 연결배선(CGAT);상기 제1 게이트 절연층 및 상기 연결배선 위에 배치된 제2 버퍼층(BUF2);상기 제2 버퍼층 위에 배치된 제2 연결 트랜지스터(Tr2)의 반도체층;상기 제2 연결 트랜지스터(Tr2)의 반도체층 위에 배치된 제2 게이트 절연층(GI2);상기 제2 게이트 절연층 위에 배치된 제1 연결배선(1GAT) 및 제2 연결배선(2GAT);상기 제2 게이트 절연층, 상기 제1 연결배선 및 상기 제2 연결배선 위에 배치된 층간 절연층(ILD);상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제1 반도체층(ACT1)에 접촉된 상기 제1 방지 트랜지스터(TA1)의 일측 전극(SD1);상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제1 반도체층(ACT1)에 접촉된 상기 제1 방지 트랜지스터(TA1)의 타측 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제1 게이트 전극(GAT1)과 접촉되고, 다른측 컨택홀을 통하여 상기 제1 연결배선(1GAT)과 접촉된 상기 제1 방지 트랜지스터(TA1)의 접속 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제1 연결배선(1GAT)과 접촉되고, 다른측 컨택홀을 통하여 상기 제1 연결 트랜지스터(Tr1)의 반도체층과 접촉된 상기 제1 연결 트랜지스터(Tr1)의 일측 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제1 연결 트랜지스터(Tr1)의 상기 제1 게이트 전극(GE1)과 접촉되고, 다른측 컨택홀을 통하여 상기 연결배선(CGAT)과 접촉된 상기 제1 연결 트랜지스터(Tr1)의 접속 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 연결배선(CGAT)과 접촉되고, 다른측 컨택홀을 통하여 상기 제2 연결 트랜지스터(Tr2)의 일측 전극과 접촉된 상기 제1 연결 트랜지스터(Tr1)의 다른측 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제1 연결 트랜지스터(Tr1)의 다른측 전극(SD1)과 접촉되며, 다른측 컨택홀을 통하여 상기 제2 연결 트랜지스터(Tr2)의 반도체층과 접촉된 상기 제2 연결 트랜지스터(Tr2)의 일측 전극(SD1); 상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제2 연결 트랜지스터(Tr2)의 게이트 전극과 접촉된 상기 제2 연결 트랜지스터(Tr2)의 접속 전극(SD1);상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 제2 트랜지스터(T2)의 반도체층과 접촉되고, 다른측 컨택홀을 통하여 상기 제2 연결 배선(2GAT)과 접촉된 상기 제2 연결 트랜지스터(Tr2)의 타측 전극(SD1); 상기 층간 절연층 위에 배치되고, 일측 컨택홀을 통하여 상기 연결배선(CGAT)과 접촉되고, 다른측 컨택홀을 통하여 상기 제3 방지 트랜지스터(TA3)의 제3 반도체층(ACT3)과 접촉된 상기 제3 방지 트랜지스터(TA3)의 일측 전극(SD1);상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제3 방지 트랜지스터(TA3)의 제3 게이트 전극(GAT3)과 접촉된 상기 제3 방지 트랜지스터(TA3)의 접속 전극(SD1);상기 층간 절연층 위에 배치되고, 컨택홀을 통하여 상기 제3 방지 트랜지스터(TA3)의 제3 반도체층(ACT3)과 접촉된 상기 제3 방지 트랜지스터(TA3)의 타측 전극(SD1); 및상기 층간 절연층, 상기 제1 방지 트랜지스터(TA1)의 일측 전극, 접속 전극, 타측 전극, 상기 제1 연결 트랜지스터(Tr1)의 일측 전극, 접속 전극, 타측 전극, 상기 제2 연결 트랜지스터(Tr2)의 일측 전극, 접속 전극, 타측 전극, 상기 제3 방지 트랜지스터(TA3)의 일측 전극, 접속 전극, 타측 전극 위에 배치된 평탄화층(PLN1);을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1 방지 트랜지스터(TA1)의 접속 전극(SD1)은 다른 접속 전극(SD2)을 통해 저전위 전압(VGL)과 접속되고,상기 제3 방지 트랜지스터(TA3)의 접속 전극(SD1)은 다른 접속 전극(SD2)을 통해 고전위 전압(VGH)과 접속된, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서,상기 제1 방지 트랜지스터(TA1)의 일측 전극, 접속 전극, 타측 전극, 상기 제1 연결 트랜지스터(Tr1)의 일측 전극, 접속 전극, 타측 전극, 상기 제2 연결 트랜지스터(Tr2)의 일측 전극, 접속 전극, 타측 전극, 상기 제3 방지 트랜지스터(TA3)의 일측 전극, 접속 전극, 타측 전극은, 모두 동일한 재질로 형성된, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제 10 항에 있어서,상기 제1 방지 트랜지스터(TA1)에서 상기 일측 전극(SD1)은 Q2 노드와 접속되고, 상기 타측 전극(SD1)은 Q 노드와 접속된, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제 10 항에 있어서,상기 제1 연결 트랜지스터(Tr1)에서 상기 일측 전극(SD1)은 저전위 전압 라인(VGL)과 접속되고, 상기 제1 게이트 전극(GE1)은 상기 제3 방지 트랜지스터(TA3)의 Q 노드와 접속되며, 상기 타측 전극(SD1)은 (n-2)번째 제1 스캔(SC1(n-2)) 라인과 접속된, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서,상기 제2 연결 트랜지스터(Tr2)에서 상기 일측 전극(SD1)은 (n-2)번째 제1 스캔(SC1(n-2)) 라인과 접속되고, 상기 제2 게이트 전극은 상기 고전위 전압(VGH) 라인과 접속되며, 상기 타측 전극(SD1)은 제1 스캔 구동부(Scan1)의 출력 노드(out)와 접속된, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Tae-Keun LEE</engName><name>이태근</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Geon JANG</engName><name>장건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 ***, 한양빌딩*층(역삼동)</address><code>920091001018</code><country>대한민국</country><engName>DAE-A Intellectual Property Consulting</engName><name>특허법인(유한)대아</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.30</receiptDate><receiptNumber>1-1-2022-1426099-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>1-1-2025-1169156-66</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220191254.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938826990045ec5c6d3f157225867559b2e91e6d7f43ebca9ee1be711c4af715c5cb758171aa03e0b4fe3578c0f39aac919748f1e4f2464b0b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf66b532a156c4392b4b70f234fc58dad6ed382c1d8afe02f056d88b9b88052494d7a482e810687aa1bc34d137552739a4a172932a715e0e2f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>