#  Enlace √ìptico Visible Li-Fi con Basys 3

**Universidad de Cuenca ‚Äì Facultad de Ingenier√≠a**  
**Asignatura:** Programacion VHDL 
**Per√≠odo:** Septiembre 2024 ‚Äì Febrero 2025  


<div align="center">
  <img width="100%" src="https://github.com/user-attachments/assets/e05b561b-fb34-4922-acbb-b1871a81f200" alt="Banner del Proyecto">
</div>

---




##  Descripci√≥n general

Este proyecto consiste en la implementaci√≥n de un enlace de comunicaciones √≥pticas de corto alcance utilizando luz visible (Li-Fi) mediante la tarjeta de desarrollo Basys 3. El sistema permite la transmisi√≥n y recepci√≥n de mensajes digitales empleando un LED o l√°ser de alta intensidad como medio de transmisi√≥n, sin el uso de radiofrecuencia.

La Basys 3 act√∫a como transmisor y receptor del sistema. En el transmisor, los datos son enviados desde un computador personal a trav√©s de una interfaz UART, codificados en formato ASCII y modulados mediante la t√©cnica On-Off Keying (OOK), controlando el encendido y apagado del emisor luminoso. La informaci√≥n se transmite a trav√©s del espacio libre hacia el receptor √≥ptico.

En el receptor, un fotodiodo o fototransistor junto con un circuito de acondicionamiento convierte la se√±al luminosa recibida en una se√±al digital compatible con la FPGA. Posteriormente, la Basys 3 realiza la sincronizaci√≥n, demodulaci√≥n y reconstrucci√≥n de los datos para recuperar el mensaje original, el cual se visualiza mediante LEDs, displays de siete segmentos o una interfaz gr√°fica.

---

##  Objetivo del proyecto

Dise√±ar e implementar un sistema de comunicaci√≥n √≥ptica basado en luz visible que permita transmitir y recibir mensajes digitales utilizando la tarjeta Basys 3 y t√©cnicas b√°sicas de modulaci√≥n digital.

---

##  Caracter√≠sticas principales

- Comunicaci√≥n √≥ptica por luz visible (Li-Fi).
- Modulaci√≥n digital On-Off Keying (OOK).
- Implementaci√≥n en VHDL.
- Comunicaci√≥n UART entre PC y FPGA.
- Transmisi√≥n y recepci√≥n de caracteres ASCII.
- Visualizaci√≥n del mensaje recibido.

---

##  Arquitectura del sistema

El sistema se divide en los siguientes bloques:

- Interfaz UART (PC ‚Üî Basys 3)
- Codificador y decodificador de datos
- Modulador y demodulador OOK
- Enlace √≥ptico (LED/L√°ser y fotodetector)
- Visualizaci√≥n del mensaje recibido

---
```mermaid
graph LR
    A[PC Emisor] -->|UART TX| B[Basys 3<br/>UART RX]
    B -->|ASCII| C[Codificador]
    C -->|Bits| D[Modulador OOK]
    D -->|Luz Visible| E[LED / L√°ser]

    E -->|Canal √ìptico| F[Fotodiodo / Fototransistor]
    F -->|Se√±al Digital| G[Basys 3<br/>Demodulador OOK]
    G -->|Bits| H[Decodificador]
    H -->|ASCII| I[UART TX]
    I -->|UART RX| J[PC Receptor]

    style B fill:#cce5ff,stroke:#333,stroke-width:1.5px
    style G fill:#cce5ff,stroke:#333,stroke-width:1.5px
    style E fill:#ffe6cc,stroke:#333,stroke-width:1.5px
    style F fill:#ffe6cc,stroke:#333,stroke-width:1.5px
```


# üîÅ M√°quina de Estados del Transmisor.

## üì• Recepci√≥n de Datos ‚Äì UART RX (Basys 3)
Cuando el usuario env√≠a un car√°cter desde la PC mediante un programa en Python, este dato viaja por el enlace UART hacia la tarjeta Basys 3.  
El m√≥dulo UART RX escucha la l√≠nea serial, reconstruye el byte recibido y notifica que el dato es v√°lido.  
La m√°quina de estados es circular y siempre regresa a su estado inicial.

M√°quina de estados UART RX (Mermaid):
```mermaid
stateDiagram-v2
    direction LR
    IDLE --> START : Detecta bit inicio (rx = 0)
    START --> DATOS : Inicio v√°lido
    DATOS --> STOP : 8 bits recibidos
    STOP --> IDLE : Dato entregado

    IDLE : ESPERA - L√≠nea en reposo - Contadores en cero
    START : CONFIRMACI√ìN - Espera medio bit
    DATOS : LECTURA - Muestrea bits - Guarda byte
    STOP : ENTREGA - dato_valido = 1
```

## üß† Codificaci√≥n del Dato ‚Äì Codificador Li-Fi
Cuando el UART indica que el dato es v√°lido, el byte pasa al codificador.  
Este bloque define el protocolo de transmisi√≥n √≥ptica: inicio, datos, parada y pausa de seguridad.  
La m√°quina de estados tambi√©n es circular y vuelve al estado de espera.

M√°quina de estados Codificador (Mermaid):
```mermaid

stateDiagram-v2
    direction LR
    ESPERA --> START : dato_valido = 1
    START --> DATOS : Tiempo de bit
    DATOS --> STOP : √öltimo bit enviado
    STOP --> PAUSA : Fin de trama
    PAUSA --> ESPERA : Tiempo cumplido

    ESPERA : REPOSO - L√°ser apagado
    START : INICIO - Despierta receptor
    DATOS : ENV√çO - Bits del byte
    STOP : CIERRE - Bit de parada
    PAUSA : DESCANSO - Evita saturaci√≥n
```

## üí° Modulaci√≥n √ìptica ‚Äì Modulador OOK
El modulador es la etapa f√≠sica del sistema y no utiliza una m√°quina de estados.  
Convierte directamente los bits digitales en luz visible.

Funcionamiento:
- Genera una portadora (por ejemplo 38 kHz)
- Controla el l√°ser mediante l√≥gica digital
- Bit = 0 ‚Üí l√°ser activo (portadora encendida)
- Bit = 1 ‚Üí l√°ser apagado

El modulador ejecuta directamente lo que ordena el codificador y el sistema completo siempre regresa al estado de reposo, listo para una nueva transmisi√≥n.

---
### M√°quina de estados del receptor.
## üì° M√°quina de Estados del Receptor Li-Fi (Sistema Puente)

El receptor Li-Fi funciona como un **puente de datos**:  
recibe la se√±al luminosa desde el sensor, la procesa en la FPGA y la env√≠a directamente a la PC mediante UART.  
Todas las etapas usan **m√°quinas de estados circulares**, regresando siempre al estado inicial.

---

## üì• Etapa 1: Recepci√≥n √ìptica y Decodificaci√≥n ‚Äì UART RX

El sensor √≥ptico entrega una se√±al serial que puede contener ruido.  
El m√≥dulo UART RX valida el inicio, muestrea los bits y reconstruye el byte recibido antes de entregarlo como dato v√°lido.

üåÄ M√°quina de Estados ‚Äì UART RX (circular)
```mermaid

stateDiagram-v2  
direction LR  

IDLE --> START : Detecta bajada (rx = 0)  
START --> DATA : Inicio v√°lido  
START --> IDLE : Ruido  
DATA --> STOP : 8 bits recibidos  
STOP --> CLEANUP : Fin de trama  
CLEANUP --> IDLE : Reinicio  

IDLE : ESPERA / Sensor en reposo  
START : VALIDACI√ìN / Mitad de bit  
DATA : LECTURA / Bits 0‚Äì7  
STOP : CIERRE / Bit de parada  
CLEANUP : ENTREGA / rx_ready = 1  
```

Este bloque siempre vuelve a **IDLE**, quedando listo para recibir el siguiente car√°cter.

---

## üîÅ Etapa 2: Puente RX ‚ûú TX (FPGA)

Cuando el UART RX activa la se√±al `rx_ready`, el byte recibido se transfiere directamente al transmisor UART.  
La FPGA **no modifica el dato**, solo act√∫a como un enlace inmediato entre recepci√≥n y transmisi√≥n, funcionando como un puente transparente.

---

## üì§ Etapa 3: Env√≠o a la PC ‚Äì UART TX

El UART TX toma el byte recibido y lo env√≠a a la computadora siguiendo el protocolo UART est√°ndar.  
Al finalizar la transmisi√≥n, vuelve autom√°ticamente al estado de reposo.

üåÄ M√°quina de Estados ‚Äì UART TX (circular)
```mermaid
stateDiagram-v2  
direction LR  

IDLE --> START : tx_start = 1  
START --> DATA : Fin Start Bit  
DATA --> STOP : 8 bits enviados  
STOP --> CLEANUP : Fin Stop Bit  
CLEANUP --> IDLE : Listo  

IDLE : REPOSO / L√≠nea en '1'  
START : INICIO / Bit de arranque  
DATA : ENV√çO / Serializaci√≥n  
STOP : PARADA / Bit final  
CLEANUP : LIMPIEZA / Fin de env√≠o  
```

---

## üîÑ Resumen del Funcionamiento del Receptor

‚Ä¢ Recibe informaci√≥n por luz  
‚Ä¢ Decodifica los datos con UART RX  
‚Ä¢ Reenv√≠a inmediatamente a la PC con UART TX  
‚Ä¢ Todas las etapas usan m√°quinas de estados circulares  
‚Ä¢ El sistema siempre regresa al estado IDLE



##  Tecnolog√≠as utilizadas

- Tarjeta de desarrollo **Basys 3**
- Lenguaje **VHDL**
- Comunicaci√≥n **UART**
- Modulaci√≥n **OOK**
- Fotodiodo o fototransistor
- **Python** 
## üß© Maqueta del Sistema Li-Fi

A continuaci√≥n se muestra la maqueta f√≠sica implementada del sistema Li-Fi, donde se puede observar el emisor y el receptor, as√≠ como el uso del canal √≥ptico para la transmisi√≥n de datos.

<img width="1600" height="745" alt="image" src="https://github.com/user-attachments/assets/bcef436c-3707-4a0e-86fb-7fb48ac9bdbb" />

En la maqueta se distinguen claramente el m√≥dulo de transmisi√≥n luminosa, el sensor √≥ptico de recepci√≥n y la interfaz grafica para el envio de los daots, los cuales trabajan en conjunto para permitir la comunicaci√≥n de datos mediante luz visible.

## üë• Autores

**Universidad de Cuenca ‚Äì Ingenier√≠a en Telecomunicaciones**

- Eddison Pa√∫l Espadero Morales ‚Äì eddison.espadero@ucuenca.edu.ec  
- Marcos Josu√© Japa Maza ‚Äì marcos.japa@ucuenca.edu.ec  


