## What next

### chiplet

### 存算一体

### UCIe

### CXL

CXL 全称为 Compute Express Link，作为一种全新的开放式互联技术标准，其能够让 CPU 与 GPU、FPGA 或其他加速器之间实现高速高效的互联，从而满足高性能异构计算的要求，并且其维护 CPU 内存空间和连接设备内存之间的一致性。总体而言，其优势高度概括在极高兼容性和内存一致性两方面上。

CXL 标准定义了 3 个协议，这些协议在通过标准 PCIe 5.0 PHY 以 32 GT/s 传输之前一起动态复用：

CXL.io 协议本质上是经过一定改进的 PCIe 5.0 协议，用于初始化、链接、设备发现和列举以及寄存器访问。它为 I/O 设备提供了非一致的加载/存储接口。

CXL.cache 协议定义了主机和设备之间的交互，允许连接的 CXL 设备使用请求和响应方法以极低的延迟高效地缓存主机内存。

CXL.mem 协议提供了主机处理器，可以使用加载和存储命令访问设备连接的内存，此时主机 CPU 充当主设备，CXL 设备充当从属设备，并且可以支持易失性和持久性存储器架构。

CXL 和 PCIe 是两种不同的总线协议，UCIe 是 intel 提出的一个扩展协议，用于整合 CXL 和 PCIe。

### NOC

### AI 芯片
