TimeQuest Timing Analyzer report for uart
Tue Jul 23 22:54:00 2024
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50m'
 13. Slow 1200mV 85C Model Setup: 'wr_en'
 14. Slow 1200mV 85C Model Hold: 'clk_50m'
 15. Slow 1200mV 85C Model Hold: 'wr_en'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk_50m'
 24. Slow 1200mV 0C Model Setup: 'wr_en'
 25. Slow 1200mV 0C Model Hold: 'clk_50m'
 26. Slow 1200mV 0C Model Hold: 'wr_en'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk_50m'
 34. Fast 1200mV 0C Model Setup: 'wr_en'
 35. Fast 1200mV 0C Model Hold: 'clk_50m'
 36. Fast 1200mV 0C Model Hold: 'wr_en'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50m    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50m } ;
; wr_en      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_en }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 325.31 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 533.62 MHz ; 250.0 MHz       ; wr_en      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_50m ; -2.074 ; -75.516          ;
; wr_en   ; -0.874 ; -8.486           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50m ; 0.342 ; 0.000            ;
; wr_en   ; 0.361 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50m ; -3.000 ; -62.000                        ;
; wr_en   ; -3.000 ; -17.000                        ;
+---------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50m'                                                                                                                          ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.074 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 3.009      ;
; -1.991 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.926      ;
; -1.980 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.915      ;
; -1.947 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.882      ;
; -1.898 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.833      ;
; -1.894 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.829      ;
; -1.891 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.826      ;
; -1.887 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.822      ;
; -1.883 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.818      ;
; -1.880 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.815      ;
; -1.874 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.793      ;
; -1.874 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.793      ;
; -1.874 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.793      ;
; -1.823 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.758      ;
; -1.786 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.721      ;
; -1.764 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.697      ;
; -1.764 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.697      ;
; -1.764 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.697      ;
; -1.760 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.695      ;
; -1.756 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.691      ;
; -1.755 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.688      ;
; -1.753 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.688      ;
; -1.730 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.665      ;
; -1.726 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.661      ;
; -1.723 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.658      ;
; -1.722 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.316      ;
; -1.722 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.316      ;
; -1.722 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.316      ;
; -1.721 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.656      ;
; -1.696 ; transmitter:uart_Tx|data[1]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.432     ; 2.259      ;
; -1.677 ; baudrate:uart_baud|tx_acc[4]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.612      ;
; -1.673 ; transmitter:uart_Tx|bit_pos[1]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.605      ;
; -1.665 ; transmitter:uart_Tx|bit_pos[0]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.597      ;
; -1.661 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.596      ;
; -1.658 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.593      ;
; -1.657 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.592      ;
; -1.647 ; transmitter:uart_Tx|data[0]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.432     ; 2.210      ;
; -1.634 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.567      ;
; -1.634 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.567      ;
; -1.634 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.567      ;
; -1.633 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.568      ;
; -1.632 ; transmitter:uart_Tx|data[2]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.564      ;
; -1.629 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.564      ;
; -1.628 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.563      ;
; -1.626 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.561      ;
; -1.624 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.559      ;
; -1.621 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.556      ;
; -1.604 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.523      ;
; -1.604 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.523      ;
; -1.604 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.076     ; 2.523      ;
; -1.597 ; transmitter:uart_Tx|data[6]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.432     ; 2.160      ;
; -1.593 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.524      ;
; -1.593 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.524      ;
; -1.593 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.524      ;
; -1.589 ; transmitter:uart_Tx|data[5]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.521      ;
; -1.578 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.511      ;
; -1.578 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.513      ;
; -1.577 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.510      ;
; -1.576 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.509      ;
; -1.575 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.510      ;
; -1.574 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.509      ;
; -1.573 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.167      ;
; -1.571 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.165      ;
; -1.569 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.163      ;
; -1.569 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.401     ; 2.163      ;
; -1.569 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.502      ;
; -1.568 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.501      ;
; -1.567 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.502      ;
; -1.567 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.500      ;
; -1.566 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.499      ;
; -1.565 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.823      ;
; -1.565 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.823      ;
; -1.565 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.823      ;
; -1.564 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.499      ;
; -1.563 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.498      ;
; -1.557 ; transmitter:uart_Tx|data[4]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.432     ; 2.120      ;
; -1.534 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.469      ;
; -1.531 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.466      ;
; -1.530 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.465      ;
; -1.530 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.788      ;
; -1.530 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.788      ;
; -1.530 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.263      ; 2.788      ;
; -1.518 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.451      ;
; -1.506 ; baudrate:uart_baud|tx_acc[1]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.441      ;
; -1.502 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.262      ; 2.759      ;
; -1.502 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.262      ; 2.759      ;
; -1.502 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.262      ; 2.759      ;
; -1.496 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.427      ;
; -1.496 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.427      ;
; -1.496 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.064     ; 2.427      ;
; -1.484 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.108     ; 2.371      ;
; -1.484 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.108     ; 2.371      ;
; -1.484 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.108     ; 2.371      ;
; -1.472 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.407      ;
; -1.468 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.060     ; 2.403      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wr_en'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.874 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.805      ;
; -0.838 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.769      ;
; -0.791 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.722      ;
; -0.765 ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.696      ;
; -0.748 ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.679      ;
; -0.745 ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.676      ;
; -0.732 ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.663      ;
; -0.727 ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.658      ;
; -0.721 ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.652      ;
; -0.720 ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.651      ;
; -0.710 ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.641      ;
; -0.702 ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.633      ;
; -0.694 ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.625      ;
; -0.678 ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.609      ;
; -0.678 ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.609      ;
; -0.675 ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.606      ;
; -0.674 ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.605      ;
; -0.669 ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.600      ;
; -0.669 ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.600      ;
; -0.653 ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.584      ;
; -0.650 ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.581      ;
; -0.633 ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.564      ;
; -0.619 ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.550      ;
; -0.618 ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.549      ;
; -0.600 ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.531      ;
; -0.585 ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.516      ;
; -0.572 ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.503      ;
; -0.569 ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.500      ;
; -0.562 ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.493      ;
; -0.549 ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.480      ;
; -0.544 ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.475      ;
; -0.534 ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.465      ;
; -0.532 ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.463      ;
; -0.517 ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.448      ;
; -0.517 ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.448      ;
; -0.507 ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.438      ;
; -0.485 ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.416      ;
; -0.454 ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.385      ;
; -0.435 ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.366      ;
; -0.430 ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.361      ;
; -0.410 ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.341      ;
; -0.404 ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.335      ;
; -0.385 ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.316      ;
; -0.282 ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.213      ;
; -0.271 ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.202      ;
; -0.270 ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.201      ;
; -0.265 ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.196      ;
; -0.140 ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.071      ;
; -0.137 ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.068      ;
; -0.130 ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.061      ;
; -0.083 ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.014      ;
; -0.080 ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.011      ;
; -0.075 ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 1.006      ;
; 0.007  ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 0.924      ;
; 0.202  ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.064     ; 0.729      ;
; 0.274  ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50m'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.580      ;
; 0.361 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.580      ;
; 0.431 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.651      ;
; 0.485 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.705      ;
; 0.533 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.753      ;
; 0.537 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 0.770      ;
; 0.555 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.433      ; 1.145      ;
; 0.558 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.777      ;
; 0.561 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.781      ;
; 0.572 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.792      ;
; 0.595 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; wr_en        ; clk_50m     ; 0.000        ; 0.071      ; 0.863      ;
; 0.608 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.828      ;
; 0.622 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.842      ;
; 0.622 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.842      ;
; 0.638 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.858      ;
; 0.654 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.873      ;
; 0.654 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.873      ;
; 0.654 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.873      ;
; 0.658 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.877      ;
; 0.659 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.878      ;
; 0.684 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.108      ; 0.949      ;
; 0.688 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.907      ;
; 0.692 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.904      ;
; 0.692 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.904      ;
; 0.709 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.921      ;
; 0.718 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.937      ;
; 0.725 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.937      ;
; 0.728 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.948      ;
; 0.744 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; -0.292     ; 0.625      ;
; 0.792 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.012      ;
; 0.802 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.014      ;
; 0.802 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.014      ;
; 0.805 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.025      ;
; 0.805 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.025      ;
; 0.809 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 1.042      ;
; 0.831 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.043      ;
; 0.841 ; ROM:rom|data_out[1]                      ; transmitter:uart_Tx|data[1]              ; wr_en        ; clk_50m     ; -0.500       ; 0.191      ; 0.729      ;
; 0.845 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.064      ;
; 0.848 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.067      ;
; 0.850 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.069      ;
; 0.855 ; ROM:rom|data_out[6]                      ; transmitter:uart_Tx|data[6]              ; wr_en        ; clk_50m     ; -0.500       ; 0.191      ; 0.743      ;
; 0.860 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.080      ;
; 0.864 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.083      ;
; 0.866 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.085      ;
; 0.867 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.086      ;
; 0.868 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.087      ;
; 0.870 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|flag2                ; wr_en        ; clk_50m     ; 0.000        ; 0.071      ; 1.138      ;
; 0.871 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.090      ;
; 0.877 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.096      ;
; 0.877 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.096      ;
; 0.883 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.103      ;
; 0.883 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.102      ;
; 0.885 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.104      ;
; 0.886 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.106      ;
; 0.888 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.108      ;
; 0.891 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.111      ;
; 0.902 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.122      ;
; 0.903 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_START ; wr_en        ; clk_50m     ; 0.000        ; 0.071      ; 1.171      ;
; 0.908 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.128      ;
; 0.909 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.129      ;
; 0.909 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.129      ;
; 0.922 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.108      ; 1.187      ;
; 0.924 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.108      ; 1.189      ;
; 0.924 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.108      ; 1.189      ;
; 0.925 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.145      ;
; 0.943 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.163      ;
; 0.945 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.164      ;
; 0.960 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.179      ;
; 0.962 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.181      ;
; 0.970 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.190      ;
; 0.975 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.194      ;
; 0.976 ; baudrate:uart_baud|rx_acc[2]             ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.439      ; 1.572      ;
; 0.977 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.108      ; 1.242      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wr_en'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 0.000        ; 0.062      ; 0.580      ;
; 0.398 ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.619      ;
; 0.590 ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.811      ;
; 0.591 ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.812      ;
; 0.593 ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.814      ;
; 0.615 ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.836      ;
; 0.616 ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.837      ;
; 0.632 ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.853      ;
; 0.636 ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.857      ;
; 0.752 ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 0.973      ;
; 0.787 ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.008      ;
; 0.788 ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.009      ;
; 0.788 ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.009      ;
; 0.793 ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.014      ;
; 0.808 ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.029      ;
; 0.817 ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.038      ;
; 0.834 ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.055      ;
; 0.834 ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.055      ;
; 0.843 ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.064      ;
; 0.855 ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.076      ;
; 0.866 ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.087      ;
; 0.882 ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.103      ;
; 0.890 ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.111      ;
; 0.890 ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.111      ;
; 0.891 ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.112      ;
; 0.903 ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.124      ;
; 0.903 ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.124      ;
; 0.905 ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.126      ;
; 0.905 ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.126      ;
; 0.907 ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.128      ;
; 0.932 ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.153      ;
; 0.943 ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.164      ;
; 0.950 ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.171      ;
; 0.963 ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.184      ;
; 0.965 ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.186      ;
; 0.974 ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.195      ;
; 1.015 ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.236      ;
; 1.017 ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.238      ;
; 1.017 ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.238      ;
; 1.019 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.240      ;
; 1.043 ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.264      ;
; 1.062 ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.283      ;
; 1.078 ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.299      ;
; 1.081 ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.302      ;
; 1.090 ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.311      ;
; 1.096 ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.317      ;
; 1.098 ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.319      ;
; 1.098 ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.319      ;
; 1.103 ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.324      ;
; 1.111 ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.332      ;
; 1.128 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.349      ;
; 1.154 ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.375      ;
; 1.159 ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.380      ;
; 1.159 ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.380      ;
; 1.162 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.383      ;
; 1.166 ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.064      ; 1.387      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 358.68 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 601.32 MHz ; 250.0 MHz       ; wr_en      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -1.788 ; -61.611         ;
; wr_en   ; -0.663 ; -6.111          ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.297 ; 0.000           ;
; wr_en   ; 0.320 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -62.000                       ;
; wr_en   ; -3.000 ; -17.000                       ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50m'                                                                                                                           ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.788 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.729      ;
; -1.706 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.647      ;
; -1.695 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.636      ;
; -1.679 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.620      ;
; -1.637 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.578      ;
; -1.635 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.576      ;
; -1.626 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.567      ;
; -1.624 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.565      ;
; -1.624 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.565      ;
; -1.613 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.554      ;
; -1.590 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.517      ;
; -1.590 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.517      ;
; -1.590 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.517      ;
; -1.564 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.505      ;
; -1.541 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.482      ;
; -1.495 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.436      ;
; -1.493 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.434      ;
; -1.493 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.434      ;
; -1.491 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.432      ;
; -1.482 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.423      ;
; -1.482 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.423      ;
; -1.479 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.418      ;
; -1.479 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.418      ;
; -1.479 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.418      ;
; -1.471 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.410      ;
; -1.471 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.410      ;
; -1.471 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.410      ;
; -1.468 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.409      ;
; -1.442 ; baudrate:uart_baud|tx_acc[4]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.383      ;
; -1.442 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 2.079      ;
; -1.442 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 2.079      ;
; -1.442 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 2.079      ;
; -1.430 ; transmitter:uart_Tx|data[1]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.389     ; 2.036      ;
; -1.408 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.349      ;
; -1.406 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.347      ;
; -1.404 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.345      ;
; -1.403 ; transmitter:uart_Tx|bit_pos[1]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.342      ;
; -1.399 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.340      ;
; -1.399 ; transmitter:uart_Tx|bit_pos[0]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.338      ;
; -1.397 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.338      ;
; -1.386 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.327      ;
; -1.384 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.325      ;
; -1.384 ; transmitter:uart_Tx|data[0]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.389     ; 1.990      ;
; -1.382 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.323      ;
; -1.371 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.312      ;
; -1.369 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.308      ;
; -1.369 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.308      ;
; -1.369 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.308      ;
; -1.365 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.303      ;
; -1.365 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.303      ;
; -1.365 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.303      ;
; -1.345 ; transmitter:uart_Tx|data[2]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.283      ;
; -1.333 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.260      ;
; -1.333 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.260      ;
; -1.333 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.068     ; 2.260      ;
; -1.326 ; transmitter:uart_Tx|data[5]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.264      ;
; -1.326 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.267      ;
; -1.324 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.265      ;
; -1.322 ; transmitter:uart_Tx|data[6]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.389     ; 1.928      ;
; -1.322 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.263      ;
; -1.315 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.256      ;
; -1.313 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.254      ;
; -1.311 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.252      ;
; -1.305 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.534      ;
; -1.305 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.534      ;
; -1.305 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.534      ;
; -1.302 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.241      ;
; -1.301 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.240      ;
; -1.301 ; transmitter:uart_Tx|data[4]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.389     ; 1.907      ;
; -1.300 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.239      ;
; -1.299 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.240      ;
; -1.297 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.238      ;
; -1.295 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.236      ;
; -1.294 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.233      ;
; -1.293 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.232      ;
; -1.292 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.231      ;
; -1.291 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 1.928      ;
; -1.291 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.230      ;
; -1.289 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 1.926      ;
; -1.288 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 1.925      ;
; -1.287 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.358     ; 1.924      ;
; -1.278 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.217      ;
; -1.278 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.217      ;
; -1.278 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.217      ;
; -1.276 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.505      ;
; -1.276 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.505      ;
; -1.276 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.505      ;
; -1.274 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.212      ;
; -1.274 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.212      ;
; -1.274 ; baudrate:uart_baud|rx_acc[2]          ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.057     ; 2.212      ;
; -1.254 ; baudrate:uart_baud|tx_acc[1]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.195      ;
; -1.253 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.482      ;
; -1.253 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.482      ;
; -1.253 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.234      ; 2.482      ;
; -1.246 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.187      ;
; -1.244 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.054     ; 2.185      ;
; -1.239 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.099     ; 2.135      ;
; -1.239 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.099     ; 2.135      ;
; -1.239 ; receiver:uart_Rx|bit_pos[1]           ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.099     ; 2.135      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wr_en'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.663 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.602      ;
; -0.637 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.576      ;
; -0.590 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.530      ;
; -0.580 ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.519      ;
; -0.559 ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.498      ;
; -0.556 ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.495      ;
; -0.543 ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.482      ;
; -0.541 ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.480      ;
; -0.534 ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.473      ;
; -0.532 ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.471      ;
; -0.523 ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.462      ;
; -0.519 ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.458      ;
; -0.514 ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.453      ;
; -0.507 ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.446      ;
; -0.507 ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.446      ;
; -0.492 ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.431      ;
; -0.490 ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.430      ;
; -0.490 ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.430      ;
; -0.487 ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.426      ;
; -0.474 ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.413      ;
; -0.472 ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.412      ;
; -0.446 ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.386      ;
; -0.435 ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.374      ;
; -0.433 ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.373      ;
; -0.421 ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.360      ;
; -0.411 ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.351      ;
; -0.404 ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.344      ;
; -0.394 ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.334      ;
; -0.390 ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.330      ;
; -0.389 ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.329      ;
; -0.384 ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.323      ;
; -0.376 ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.316      ;
; -0.365 ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.305      ;
; -0.353 ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.292      ;
; -0.346 ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.286      ;
; -0.346 ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.286      ;
; -0.328 ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.268      ;
; -0.289 ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.229      ;
; -0.283 ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.222      ;
; -0.277 ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.216      ;
; -0.264 ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.203      ;
; -0.259 ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.198      ;
; -0.233 ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 1.173      ;
; -0.140 ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.079      ;
; -0.139 ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.078      ;
; -0.131 ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.070      ;
; -0.120 ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 1.059      ;
; -0.024 ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.964      ;
; -0.006 ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.946      ;
; -0.002 ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.942      ;
; 0.033  ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.907      ;
; 0.033  ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.907      ;
; 0.047  ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.893      ;
; 0.111  ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.056     ; 0.828      ;
; 0.285  ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.655      ;
; 0.357  ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.519      ;
; 0.381 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.581      ;
; 0.437 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.637      ;
; 0.484 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.696      ;
; 0.489 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.689      ;
; 0.500 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.700      ;
; 0.503 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.703      ;
; 0.505 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.705      ;
; 0.514 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.714      ;
; 0.521 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.389      ; 1.054      ;
; 0.532 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; wr_en        ; clk_50m     ; 0.000        ; 0.063      ; 0.779      ;
; 0.536 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.736      ;
; 0.558 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.758      ;
; 0.559 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.759      ;
; 0.570 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.770      ;
; 0.579 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.779      ;
; 0.579 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.779      ;
; 0.582 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.782      ;
; 0.585 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.785      ;
; 0.586 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.786      ;
; 0.615 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.815      ;
; 0.631 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 0.874      ;
; 0.643 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.832      ;
; 0.644 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.833      ;
; 0.657 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.857      ;
; 0.661 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.850      ;
; 0.666 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.866      ;
; 0.673 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.862      ;
; 0.679 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; -0.264     ; 0.559      ;
; 0.689 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.878      ;
; 0.718 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.918      ;
; 0.724 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.924      ;
; 0.724 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.924      ;
; 0.737 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.926      ;
; 0.738 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.950      ;
; 0.744 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.933      ;
; 0.752 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.952      ;
; 0.755 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.955      ;
; 0.759 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.959      ;
; 0.768 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.968      ;
; 0.773 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.973      ;
; 0.775 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.964      ;
; 0.783 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.983      ;
; 0.783 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.983      ;
; 0.784 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.984      ;
; 0.785 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.985      ;
; 0.790 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.990      ;
; 0.790 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.990      ;
; 0.791 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.991      ;
; 0.794 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.994      ;
; 0.797 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.997      ;
; 0.798 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.998      ;
; 0.800 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.000      ;
; 0.800 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|flag2                ; wr_en        ; clk_50m     ; 0.000        ; 0.063      ; 1.047      ;
; 0.802 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.002      ;
; 0.812 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.012      ;
; 0.812 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.012      ;
; 0.812 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_START ; wr_en        ; clk_50m     ; 0.000        ; 0.063      ; 1.059      ;
; 0.813 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.013      ;
; 0.816 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.016      ;
; 0.834 ; ROM:rom|data_out[1]                      ; transmitter:uart_Tx|data[1]              ; wr_en        ; clk_50m     ; -0.500       ; 0.155      ; 0.673      ;
; 0.840 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.040      ;
; 0.841 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 1.084      ;
; 0.841 ; ROM:rom|data_out[6]                      ; transmitter:uart_Tx|data[6]              ; wr_en        ; clk_50m     ; -0.500       ; 0.155      ; 0.680      ;
; 0.843 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 1.086      ;
; 0.843 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 1.086      ;
; 0.848 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.048      ;
; 0.851 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.051      ;
; 0.854 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.054      ;
; 0.855 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.055      ;
; 0.873 ; baudrate:uart_baud|rx_acc[2]             ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.394      ; 1.411      ;
; 0.874 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.074      ;
; 0.874 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.074      ;
; 0.875 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 1.075      ;
; 0.877 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 1.120      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wr_en'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.519      ;
; 0.358 ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.557      ;
; 0.531 ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.730      ;
; 0.531 ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.730      ;
; 0.536 ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.735      ;
; 0.549 ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.748      ;
; 0.552 ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.751      ;
; 0.568 ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.767      ;
; 0.570 ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.769      ;
; 0.668 ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.867      ;
; 0.718 ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.917      ;
; 0.718 ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.917      ;
; 0.720 ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.919      ;
; 0.723 ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.922      ;
; 0.734 ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.933      ;
; 0.740 ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.939      ;
; 0.745 ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.944      ;
; 0.756 ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.955      ;
; 0.770 ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.969      ;
; 0.775 ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.974      ;
; 0.791 ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 0.990      ;
; 0.801 ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.000      ;
; 0.801 ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.000      ;
; 0.805 ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.004      ;
; 0.806 ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.005      ;
; 0.808 ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.007      ;
; 0.808 ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.007      ;
; 0.814 ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.013      ;
; 0.839 ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.038      ;
; 0.857 ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.056      ;
; 0.860 ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.059      ;
; 0.868 ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.068      ;
; 0.880 ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.079      ;
; 0.897 ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.096      ;
; 0.903 ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.102      ;
; 0.904 ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.103      ;
; 0.910 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.109      ;
; 0.949 ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.148      ;
; 0.967 ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.166      ;
; 0.976 ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.175      ;
; 0.993 ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.192      ;
; 0.996 ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.195      ;
; 0.997 ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.196      ;
; 1.000 ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.199      ;
; 1.003 ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.202      ;
; 1.004 ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.203      ;
; 1.012 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.211      ;
; 1.044 ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.243      ;
; 1.051 ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.250      ;
; 1.052 ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.251      ;
; 1.054 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.253      ;
; 1.064 ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.055      ; 1.263      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -0.676 ; -21.271         ;
; wr_en   ; -0.057 ; -0.062          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.178 ; 0.000           ;
; wr_en   ; 0.194 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -79.319                       ;
; wr_en   ; -3.000 ; -21.596                       ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50m'                                                                                                                           ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.676 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.628      ;
; -0.648 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.600      ;
; -0.645 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.597      ;
; -0.629 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.581      ;
; -0.626 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.578      ;
; -0.626 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.578      ;
; -0.623 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.575      ;
; -0.607 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.559      ;
; -0.604 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.556      ;
; -0.601 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.553      ;
; -0.597 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.540      ;
; -0.597 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.540      ;
; -0.597 ; receiver:uart_Rx|state.RX_STATE_DATA  ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.540      ;
; -0.561 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.513      ;
; -0.549 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.499      ;
; -0.549 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.499      ;
; -0.549 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.499      ;
; -0.546 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.498      ;
; -0.543 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.495      ;
; -0.542 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.494      ;
; -0.541 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.491      ;
; -0.541 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.491      ;
; -0.541 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.491      ;
; -0.539 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.491      ;
; -0.529 ; ROM:rom|data_out[2]                   ; transmitter:uart_Tx|data[2]              ; wr_en        ; clk_50m     ; 0.500        ; -0.623     ; 0.373      ;
; -0.529 ; ROM:rom|data_out[5]                   ; transmitter:uart_Tx|data[5]              ; wr_en        ; clk_50m     ; 0.500        ; -0.623     ; 0.373      ;
; -0.524 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.476      ;
; -0.518 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.470      ;
; -0.517 ; baudrate:uart_baud|tx_acc[2]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.469      ;
; -0.502 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.454      ;
; -0.501 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.270      ;
; -0.501 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.270      ;
; -0.501 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.270      ;
; -0.497 ; ROM:rom|data_out[3]                   ; transmitter:uart_Tx|data[3]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.531      ;
; -0.493 ; transmitter:uart_Tx|data[1]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.235     ; 1.245      ;
; -0.491 ; transmitter:uart_Tx|bit_pos[1]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.441      ;
; -0.489 ; transmitter:uart_Tx|data[2]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.439      ;
; -0.485 ; transmitter:uart_Tx|bit_pos[0]        ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.435      ;
; -0.483 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.435      ;
; -0.483 ; ROM:rom|data_out[7]                   ; transmitter:uart_Tx|data[7]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.517      ;
; -0.480 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.432      ;
; -0.480 ; ROM:rom|data_out[0]                   ; transmitter:uart_Tx|data[0]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.514      ;
; -0.478 ; ROM:rom|data_out[4]                   ; transmitter:uart_Tx|data[4]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.512      ;
; -0.477 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.429      ;
; -0.474 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.426      ;
; -0.470 ; transmitter:uart_Tx|data[0]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.235     ; 1.222      ;
; -0.465 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.415      ;
; -0.465 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.415      ;
; -0.465 ; receiver:uart_Rx|sample[0]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.415      ;
; -0.464 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.416      ;
; -0.464 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.416      ;
; -0.461 ; baudrate:uart_baud|tx_acc[8]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.413      ;
; -0.458 ; baudrate:uart_baud|tx_acc[6]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.410      ;
; -0.458 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.401      ;
; -0.458 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.401      ;
; -0.458 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; -0.044     ; 1.401      ;
; -0.457 ; transmitter:uart_Tx|data[5]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.407      ;
; -0.455 ; baudrate:uart_baud|tx_acc[4]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.407      ;
; -0.452 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.404      ;
; -0.451 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.401      ;
; -0.450 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.400      ;
; -0.450 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.400      ;
; -0.449 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.399      ;
; -0.443 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.393      ;
; -0.442 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.392      ;
; -0.441 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.391      ;
; -0.440 ; transmitter:uart_Tx|data[6]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.235     ; 1.192      ;
; -0.434 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.558      ;
; -0.434 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.558      ;
; -0.434 ; receiver:uart_Rx|sample[3]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.558      ;
; -0.427 ; ROM:rom|data_out[6]                   ; transmitter:uart_Tx|data[6]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.461      ;
; -0.423 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.192      ;
; -0.423 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.192      ;
; -0.422 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.191      ;
; -0.422 ; transmitter:uart_Tx|data[4]           ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.235     ; 1.174      ;
; -0.419 ; receiver:uart_Rx|state.RX_STATE_START ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 1.000        ; -0.218     ; 1.188      ;
; -0.418 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.542      ;
; -0.418 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.542      ;
; -0.418 ; receiver:uart_Rx|sample[2]            ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.542      ;
; -0.417 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.039     ; 1.365      ;
; -0.417 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.039     ; 1.365      ;
; -0.417 ; baudrate:uart_baud|rx_acc[0]          ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.039     ; 1.365      ;
; -0.416 ; ROM:rom|data_out[1]                   ; transmitter:uart_Tx|data[1]              ; wr_en        ; clk_50m     ; 0.500        ; -0.433     ; 0.450      ;
; -0.415 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.367      ;
; -0.415 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.367      ;
; -0.414 ; baudrate:uart_baud|tx_acc[3]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.366      ;
; -0.412 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.364      ;
; -0.412 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.364      ;
; -0.411 ; baudrate:uart_baud|tx_acc[0]          ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.363      ;
; -0.399 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.523      ;
; -0.399 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.523      ;
; -0.399 ; receiver:uart_Rx|bit_pos[3]           ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 1.000        ; 0.137      ; 1.523      ;
; -0.398 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.348      ;
; -0.398 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.348      ;
; -0.398 ; receiver:uart_Rx|sample[1]            ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.348      ;
; -0.397 ; baudrate:uart_baud|tx_acc[1]          ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.349      ;
; -0.391 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.343      ;
; -0.391 ; baudrate:uart_baud|tx_acc[7]          ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.343      ;
; -0.388 ; baudrate:uart_baud|tx_acc[5]          ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.340      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wr_en'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.057 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 1.007      ;
; -0.035 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.985      ;
; -0.005 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.955      ;
; 0.005  ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.945      ;
; 0.016  ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.934      ;
; 0.016  ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.934      ;
; 0.026  ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.924      ;
; 0.027  ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.923      ;
; 0.029  ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.921      ;
; 0.030  ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.920      ;
; 0.034  ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.916      ;
; 0.041  ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.909      ;
; 0.046  ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.904      ;
; 0.055  ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.895      ;
; 0.058  ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.892      ;
; 0.059  ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.891      ;
; 0.063  ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.887      ;
; 0.063  ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.887      ;
; 0.071  ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.879      ;
; 0.075  ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.875      ;
; 0.080  ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.870      ;
; 0.085  ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.865      ;
; 0.096  ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.854      ;
; 0.097  ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.853      ;
; 0.097  ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.853      ;
; 0.114  ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.836      ;
; 0.118  ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.832      ;
; 0.126  ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.824      ;
; 0.131  ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.819      ;
; 0.133  ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.817      ;
; 0.136  ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.814      ;
; 0.144  ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.806      ;
; 0.144  ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.806      ;
; 0.148  ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.802      ;
; 0.165  ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.785      ;
; 0.165  ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.785      ;
; 0.168  ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.782      ;
; 0.185  ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.765      ;
; 0.190  ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.760      ;
; 0.191  ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.759      ;
; 0.203  ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.747      ;
; 0.222  ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.728      ;
; 0.224  ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.726      ;
; 0.270  ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.680      ;
; 0.272  ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.678      ;
; 0.273  ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.677      ;
; 0.275  ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.675      ;
; 0.355  ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.595      ;
; 0.362  ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.588      ;
; 0.367  ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.583      ;
; 0.388  ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.562      ;
; 0.389  ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.561      ;
; 0.392  ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.558      ;
; 0.438  ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.512      ;
; 0.554  ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 1.000        ; -0.037     ; 0.396      ;
; 0.592  ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.233 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.354      ;
; 0.254 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.375      ;
; 0.276 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|flag2                ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.397      ;
; 0.280 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.408      ;
; 0.293 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.613      ;
; 0.297 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; wr_en        ; clk_50m     ; 0.000        ; 0.042      ; 0.467      ;
; 0.307 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.428      ;
; 0.324 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.445      ;
; 0.334 ; transmitter:uart_Tx|flag2                ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.455      ;
; 0.337 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.458      ;
; 0.343 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.464      ;
; 0.353 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.499      ;
; 0.355 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.476      ;
; 0.356 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.477      ;
; 0.359 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.476      ;
; 0.359 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.476      ;
; 0.360 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.482      ;
; 0.368 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.485      ;
; 0.374 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.491      ;
; 0.378 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.499      ;
; 0.381 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.498      ;
; 0.385 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.506      ;
; 0.404 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; -0.154     ; 0.334      ;
; 0.419 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.540      ;
; 0.420 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.537      ;
; 0.422 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.539      ;
; 0.423 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.551      ;
; 0.429 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.550      ;
; 0.431 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.552      ;
; 0.437 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.033      ; 0.554      ;
; 0.441 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|flag2                ; wr_en        ; clk_50m     ; 0.000        ; 0.042      ; 0.607      ;
; 0.454 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.578      ;
; 0.461 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|state.TX_STATE_START ; wr_en        ; clk_50m     ; 0.000        ; 0.042      ; 0.631      ;
; 0.469 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.590      ;
; 0.471 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.592      ;
; 0.473 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.595      ;
; 0.475 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.596      ;
; 0.475 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.597      ;
; 0.479 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.600      ;
; 0.482 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.628      ;
; 0.482 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.603      ;
; 0.483 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.604      ;
; 0.484 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.605      ;
; 0.486 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.632      ;
; 0.486 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.632      ;
; 0.486 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.607      ;
; 0.491 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.612      ;
; 0.492 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.613      ;
; 0.502 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.648      ;
; 0.503 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.649      ;
; 0.503 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.649      ;
; 0.508 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.654      ;
; 0.508 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.655      ;
; 0.512 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; receiver:uart_Rx|state.RX_STATE_STOP     ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.066      ; 0.664      ;
; 0.514 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|data[4]              ; wr_en        ; clk_50m     ; 0.000        ; 0.240      ; 0.878      ;
; 0.514 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|data[7]              ; wr_en        ; clk_50m     ; 0.000        ; 0.240      ; 0.878      ;
; 0.514 ; transmitter:uart_Tx|flag1                ; transmitter:uart_Tx|data[6]              ; wr_en        ; clk_50m     ; 0.000        ; 0.240      ; 0.878      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wr_en'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; transmitter:uart_Tx|flag1 ; transmitter:uart_Tx|flag1 ; wr_en        ; wr_en       ; 0.000        ; 0.036      ; 0.314      ;
; 0.210 ; ROM:rom|addr[4]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.331      ;
; 0.309 ; ROM:rom|addr[4]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.430      ;
; 0.317 ; ROM:rom|addr[3]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; ROM:rom|addr[4]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.439      ;
; 0.331 ; ROM:rom|addr[4]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; ROM:rom|addr[2]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.453      ;
; 0.343 ; ROM:rom|addr[0]           ; ROM:rom|addr[0]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.464      ;
; 0.346 ; ROM:rom|addr[1]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.467      ;
; 0.396 ; ROM:rom|addr[2]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.517      ;
; 0.419 ; ROM:rom|addr[4]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.540      ;
; 0.419 ; ROM:rom|addr[2]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.540      ;
; 0.420 ; ROM:rom|addr[4]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.541      ;
; 0.422 ; ROM:rom|addr[4]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.543      ;
; 0.426 ; ROM:rom|addr[4]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.547      ;
; 0.433 ; ROM:rom|addr[4]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.554      ;
; 0.437 ; ROM:rom|addr[3]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.558      ;
; 0.443 ; ROM:rom|addr[3]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.564      ;
; 0.450 ; ROM:rom|addr[1]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.571      ;
; 0.455 ; ROM:rom|addr[2]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; ROM:rom|addr[2]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; ROM:rom|addr[2]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; ROM:rom|addr[3]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ROM:rom|addr[2]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.588      ;
; 0.470 ; ROM:rom|addr[2]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.591      ;
; 0.490 ; ROM:rom|addr[2]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.611      ;
; 0.490 ; ROM:rom|addr[0]           ; ROM:rom|addr[1]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.611      ;
; 0.493 ; ROM:rom|addr[0]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; ROM:rom|addr[2]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.614      ;
; 0.495 ; ROM:rom|addr[1]           ; ROM:rom|addr[2]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.616      ;
; 0.498 ; ROM:rom|addr[0]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.619      ;
; 0.506 ; ROM:rom|addr[0]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; ROM:rom|addr[0]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; ROM:rom|addr[1]           ; ROM:rom|data_out[5]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.630      ;
; 0.514 ; ROM:rom|addr[1]           ; ROM:rom|data_out[2]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; ROM:rom|addr[3]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.638      ;
; 0.556 ; ROM:rom|addr[0]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.677      ;
; 0.556 ; ROM:rom|addr[3]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.677      ;
; 0.558 ; ROM:rom|addr[1]           ; ROM:rom|addr[3]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; ROM:rom|addr[0]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.680      ;
; 0.561 ; ROM:rom|addr[1]           ; ROM:rom|addr[4]           ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.682      ;
; 0.564 ; ROM:rom|addr[3]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; ROM:rom|addr[2]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.685      ;
; 0.572 ; ROM:rom|addr[0]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; ROM:rom|addr[3]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.694      ;
; 0.577 ; ROM:rom|addr[3]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; ROM:rom|addr[0]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.699      ;
; 0.581 ; ROM:rom|addr[0]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.702      ;
; 0.583 ; ROM:rom|addr[0]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.704      ;
; 0.587 ; ROM:rom|addr[3]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; ROM:rom|addr[1]           ; ROM:rom|data_out[6]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.709      ;
; 0.607 ; ROM:rom|addr[0]           ; ROM:rom|data_out[3]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.728      ;
; 0.611 ; ROM:rom|addr[1]           ; ROM:rom|data_out[1]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.732      ;
; 0.613 ; ROM:rom|addr[1]           ; ROM:rom|data_out[7]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.734      ;
; 0.622 ; ROM:rom|addr[1]           ; ROM:rom|data_out[4]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.743      ;
; 0.630 ; ROM:rom|addr[1]           ; ROM:rom|data_out[0]       ; wr_en        ; wr_en       ; 0.000        ; 0.037      ; 0.751      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.074  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_50m         ; -2.074  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  wr_en           ; -0.874  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -84.002 ; 0.0   ; 0.0      ; 0.0     ; -100.915            ;
;  clk_50m         ; -75.516 ; 0.000 ; N/A      ; N/A     ; -79.319             ;
;  wr_en           ; -8.486  ; 0.000 ; N/A      ; N/A     ; -21.596             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_busy       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50m                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ready_clr               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; wr_en                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Tx_busy       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ready         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 926      ; 0        ; 0        ; 0        ;
; wr_en      ; clk_50m  ; 14       ; 8        ; 0        ; 0        ;
; wr_en      ; wr_en    ; 1        ; 0        ; 0        ; 85       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 926      ; 0        ; 0        ; 0        ;
; wr_en      ; clk_50m  ; 14       ; 8        ; 0        ; 0        ;
; wr_en      ; wr_en    ; 1        ; 0        ; 0        ; 85       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk_50m ; clk_50m ; Base ; Constrained ;
; wr_en   ; wr_en   ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready_clr  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready_clr  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Jul 23 22:53:58 2024
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50m clk_50m
    Info (332105): create_clock -period 1.000 -name wr_en wr_en
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.074             -75.516 clk_50m 
    Info (332119):    -0.874              -8.486 wr_en 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk_50m 
    Info (332119):     0.361               0.000 wr_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk_50m 
    Info (332119):    -3.000             -17.000 wr_en 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.788             -61.611 clk_50m 
    Info (332119):    -0.663              -6.111 wr_en 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_50m 
    Info (332119):     0.320               0.000 wr_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk_50m 
    Info (332119):    -3.000             -17.000 wr_en 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.676             -21.271 clk_50m 
    Info (332119):    -0.057              -0.062 wr_en 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_50m 
    Info (332119):     0.194               0.000 wr_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.319 clk_50m 
    Info (332119):    -3.000             -21.596 wr_en 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4776 megabytes
    Info: Processing ended: Tue Jul 23 22:54:00 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


