TimeQuest Timing Analyzer report for lab6
Thu Nov 30 09:47:52 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div:inst2|clk_out'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock_div:inst2|clk_out'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'clock_div:inst2|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock_div:inst2|clk_out'
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'clock_div:inst2|clk_out'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock_div:inst2|clk_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; lab6                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                   ;
; clock_div:inst2|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:inst2|clk_out } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Slow Model Fmax Summary                                       ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 184.74 MHz ; 184.74 MHz      ; clock_div:inst2|clk_out ;      ;
; 285.63 MHz ; 285.63 MHz      ; clock                   ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock_div:inst2|clk_out ; -4.413 ; -37.512       ;
; clock                   ; -2.501 ; -41.885       ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.522 ; 0.000         ;
; clock_div:inst2|clk_out ; 0.683 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -1.380 ; -30.380       ;
; clock_div:inst2|clk_out ; -0.500 ; -34.000       ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:inst2|clk_out'                                                                                                      ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.413 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.446      ;
; -4.359 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.392      ;
; -4.303 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.336      ;
; -4.249 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.282      ;
; -4.245 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.278      ;
; -4.217 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.250      ;
; -4.194 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 5.235      ;
; -4.191 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.224      ;
; -4.187 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.220      ;
; -4.160 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.193      ;
; -4.133 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.166      ;
; -4.127 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.160      ;
; -4.106 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.139      ;
; -4.103 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.136      ;
; -4.091 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.124      ;
; -4.080 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 5.121      ;
; -4.073 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.106      ;
; -4.058 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.091      ;
; -4.045 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.078      ;
; -4.037 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.070      ;
; -4.035 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 5.076      ;
; -4.017 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.050      ;
; -3.991 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.024      ;
; -3.987 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.020      ;
; -3.986 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 5.019      ;
; -3.964 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 5.005      ;
; -3.963 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.996      ;
; -3.956 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 5.018      ;
; -3.942 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.975      ;
; -3.938 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.979      ;
; -3.932 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.965      ;
; -3.915 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.948      ;
; -3.910 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.943      ;
; -3.894 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.927      ;
; -3.891 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.932      ;
; -3.888 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.921      ;
; -3.880 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.913      ;
; -3.870 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.911      ;
; -3.868 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.908      ;
; -3.858 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.891      ;
; -3.856 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.889      ;
; -3.846 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.908      ;
; -3.841 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.882      ;
; -3.838 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.871      ;
; -3.826 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.859      ;
; -3.825 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.887      ;
; -3.824 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.865      ;
; -3.802 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.835      ;
; -3.788 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.850      ;
; -3.784 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.817      ;
; -3.779 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.820      ;
; -3.774 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.807      ;
; -3.754 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.794      ;
; -3.751 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.784      ;
; -3.730 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.792      ;
; -3.721 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.764      ;
; -3.715 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.777      ;
; -3.709 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.749      ;
; -3.706 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.739      ;
; -3.703 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.765      ;
; -3.691 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.734      ;
; -3.670 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.732      ;
; -3.667 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.700      ;
; -3.657 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.719      ;
; -3.638 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.678      ;
; -3.636 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.677      ;
; -3.634 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.696      ;
; -3.615 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.656      ;
; -3.599 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.661      ;
; -3.597 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.640      ;
; -3.588 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.650      ;
; -3.579 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.620      ;
; -3.572 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.634      ;
; -3.568 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.609      ;
; -3.567 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.610      ;
; -3.566 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.606      ;
; -3.560 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.622      ;
; -3.545 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.585      ;
; -3.539 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.601      ;
; -3.529 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.591      ;
; -3.523 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.564      ;
; -3.522 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.563      ;
; -3.509 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.001     ; 4.544      ;
; -3.509 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.549      ;
; -3.503 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.565      ;
; -3.494 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.535      ;
; -3.494 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.537      ;
; -3.485 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.001     ; 4.520      ;
; -3.485 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.547      ;
; -3.464 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.007      ; 4.507      ;
; -3.463 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.504      ;
; -3.457 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.519      ;
; -3.454 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.003     ; 4.487      ;
; -3.453 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.515      ;
; -3.453 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.493      ;
; -3.449 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.028      ; 4.513      ;
; -3.445 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.005      ; 4.486      ;
; -3.431 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.001     ; 4.466      ;
; -3.429 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.026      ; 4.491      ;
; -3.425 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 4.465      ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.501 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.543      ;
; -2.478 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.520      ;
; -2.430 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.472      ;
; -2.407 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.449      ;
; -2.364 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.406      ;
; -2.359 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.401      ;
; -2.336 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.378      ;
; -2.333 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.375      ;
; -2.293 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.335      ;
; -2.288 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.330      ;
; -2.266 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.308      ;
; -2.265 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.307      ;
; -2.262 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.304      ;
; -2.222 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.264      ;
; -2.217 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.259      ;
; -2.195 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.237      ;
; -2.194 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.236      ;
; -2.191 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.233      ;
; -2.155 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.197      ;
; -2.151 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.193      ;
; -2.146 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.188      ;
; -2.124 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.166      ;
; -2.123 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.165      ;
; -2.120 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.162      ;
; -2.084 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.126      ;
; -2.080 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.122      ;
; -2.053 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.095      ;
; -2.049 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.091      ;
; -2.038 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.080      ;
; -2.013 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.055      ;
; -2.009 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.051      ;
; -1.987 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.029      ;
; -1.982 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.024      ;
; -1.978 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.020      ;
; -1.967 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.009      ;
; -1.964 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 3.006      ;
; -1.942 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.984      ;
; -1.925 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.967      ;
; -1.916 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.958      ;
; -1.911 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.953      ;
; -1.896 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.938      ;
; -1.893 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.935      ;
; -1.892 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.934      ;
; -1.871 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.913      ;
; -1.854 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.896      ;
; -1.850 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.892      ;
; -1.845 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.887      ;
; -1.825 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.867      ;
; -1.822 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.864      ;
; -1.821 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.863      ;
; -1.819 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.861      ;
; -1.800 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.842      ;
; -1.783 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.825      ;
; -1.779 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.821      ;
; -1.779 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.821      ;
; -1.774 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.816      ;
; -1.754 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.796      ;
; -1.752 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.794      ;
; -1.751 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.793      ;
; -1.751 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.793      ;
; -1.750 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.792      ;
; -1.748 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.790      ;
; -1.712 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.754      ;
; -1.708 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.750      ;
; -1.708 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.750      ;
; -1.703 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.745      ;
; -1.688 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|clk_out     ; clock        ; clock       ; 1.000        ; 0.007      ; 2.731      ;
; -1.683 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.725      ;
; -1.681 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.723      ;
; -1.680 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.722      ;
; -1.680 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.722      ;
; -1.679 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.721      ;
; -1.677 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.719      ;
; -1.641 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.683      ;
; -1.641 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.683      ;
; -1.641 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.683      ;
; -1.637 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.679      ;
; -1.637 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.679      ;
; -1.632 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.674      ;
; -1.610 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.652      ;
; -1.609 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.651      ;
; -1.609 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.651      ;
; -1.608 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.650      ;
; -1.606 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.648      ;
; -1.574 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.616      ;
; -1.570 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.612      ;
; -1.570 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.612      ;
; -1.570 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.612      ;
; -1.566 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.608      ;
; -1.566 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.608      ;
; -1.561 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.603      ;
; -1.560 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|clk_out     ; clock        ; clock       ; 1.000        ; 0.007      ; 2.603      ;
; -1.539 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.581      ;
; -1.538 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.580      ;
; -1.538 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.580      ;
; -1.537 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.579      ;
; -1.535 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.577      ;
; -1.524 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.566      ;
; -1.520 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 2.562      ;
; -1.514 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|clk_out     ; clock        ; clock       ; 1.000        ; 0.007      ; 2.557      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.522 ; clock_div:inst2|divisor[27] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.775 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.779 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.783 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.785 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.795 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.838 ; clock_div:inst2|divisor[20] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; clock_div:inst2|divisor[26] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 1.178 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clock_div:inst2|divisor[27] ; clock_div:inst2|clk_out     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.460      ;
; 1.193 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.461      ;
; 1.224 ; clock_div:inst2|divisor[20] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; clock_div:inst2|divisor[26] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.249 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.277 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.279 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.551      ;
; 1.281 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.296 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.327 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.605      ;
; 1.334 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.335 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.603      ;
; 1.344 ; clock_div:inst2|divisor[24] ; clock_div:inst2|clk_out     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.611      ;
; 1.348 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.350 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.006      ; 1.622      ;
; 1.352 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.359 ; clock_div:inst2|divisor[20] ; clock_div:inst2|clk_out     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.626      ;
; 1.369 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.373 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.640      ;
; 1.383 ; clock_div:inst2|divisor[20] ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.649      ;
; 1.388 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.654      ;
; 1.389 ; clock_div:inst2|divisor[18] ; clock_div:inst2|clk_out     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.656      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:inst2|clk_out'                                                                                                      ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.683 ; FSM:inst3|yfsm.s8 ; FSM:inst3|yfsm.s0      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.949      ;
; 0.688 ; FSM:inst3|yfsm.s7 ; FSM:inst3|yfsm.s8      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.954      ;
; 0.705 ; FSM:inst3|yfsm.s4 ; FSM:inst3|yfsm.s5      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.971      ;
; 0.713 ; FSM:inst3|yfsm.s6 ; FSM:inst3|yfsm.s7      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.979      ;
; 0.859 ; FSM:inst3|yfsm.s1 ; FSM:inst3|yfsm.s2      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 1.125      ;
; 0.880 ; FSM:inst3|yfsm.s2 ; FSM:inst3|yfsm.s3      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 1.146      ;
; 1.067 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 1.338      ;
; 1.105 ; FSM:inst3|yfsm.s0 ; FSM:inst3|yfsm.s1      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 1.371      ;
; 1.122 ; FSM:inst3|yfsm.s5 ; FSM:inst3|yfsm.s6      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 1.388      ;
; 1.223 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.493      ;
; 1.253 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 1.524      ;
; 1.307 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 1.572      ;
; 1.390 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 1.655      ;
; 1.390 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 1.655      ;
; 1.505 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 1.776      ;
; 1.518 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 1.783      ;
; 1.547 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 1.810      ;
; 1.652 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 1.923      ;
; 1.676 ; FSM:inst3|yfsm.s3 ; FSM:inst3|yfsm.s4      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 1.942      ;
; 1.716 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 1.988      ;
; 1.728 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 1.993      ;
; 1.737 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.031      ;
; 1.817 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.082      ;
; 1.827 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.121      ;
; 1.857 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 2.127      ;
; 1.862 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.127      ;
; 1.871 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.165      ;
; 1.905 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.168      ;
; 1.944 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.209      ;
; 1.949 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.212      ;
; 2.009 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.272      ;
; 2.050 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 2.320      ;
; 2.063 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.328      ;
; 2.065 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.338      ;
; 2.066 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.339      ;
; 2.093 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.387      ;
; 2.194 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.457      ;
; 2.200 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.473      ;
; 2.201 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.474      ;
; 2.214 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.487      ;
; 2.215 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.488      ;
; 2.262 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.525      ;
; 2.264 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.558      ;
; 2.353 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 2.623      ;
; 2.361 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.634      ;
; 2.362 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.635      ;
; 2.402 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.675      ;
; 2.403 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.676      ;
; 2.421 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.684      ;
; 2.444 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 2.716      ;
; 2.450 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 2.721      ;
; 2.460 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.723      ;
; 2.462 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 2.734      ;
; 2.462 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.756      ;
; 2.462 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 2.733      ;
; 2.474 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.739      ;
; 2.527 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.821      ;
; 2.528 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.801      ;
; 2.531 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.825      ;
; 2.563 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 2.835      ;
; 2.569 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.832      ;
; 2.574 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.847      ;
; 2.575 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.848      ;
; 2.579 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.026      ; 2.871      ;
; 2.612 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 2.883      ;
; 2.628 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.922      ;
; 2.630 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 2.903      ;
; 2.647 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.910      ;
; 2.655 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 2.927      ;
; 2.667 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.932      ;
; 2.672 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.026      ; 2.964      ;
; 2.690 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 2.984      ;
; 2.713 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 2.976      ;
; 2.717 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 2.982      ;
; 2.731 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 3.003      ;
; 2.734 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 3.005      ;
; 2.739 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.002      ;
; 2.743 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.008      ;
; 2.760 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.026      ; 3.052      ;
; 2.774 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.037      ;
; 2.788 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 3.061      ;
; 2.789 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.007      ; 3.062      ;
; 2.808 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.071      ;
; 2.810 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.075      ;
; 2.810 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.026      ; 3.102      ;
; 2.830 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.093      ;
; 2.848 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 3.142      ;
; 2.857 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.006      ; 3.129      ;
; 2.869 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.134      ;
; 2.871 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.134      ;
; 2.963 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 3.234      ;
; 2.970 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 3.264      ;
; 2.972 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.237      ;
; 2.977 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.242      ;
; 2.989 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.003     ; 3.252      ;
; 3.015 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.028      ; 3.309      ;
; 3.016 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.001     ; 3.281      ;
; 3.018 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.026      ; 3.310      ;
; 3.028 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 3.299      ;
; 3.039 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.005      ; 3.310      ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:inst2|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; OddALU:inst13|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; OddALU:inst13|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst13|Result[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst13|Result[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s3|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 0.583  ; 0.583  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; 0.548  ; 0.548  ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; 0.323  ; 0.323  ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; 0.309  ; 0.309  ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; -0.761 ; -0.761 ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; -0.764 ; -0.764 ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; -0.780 ; -0.780 ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; -0.627 ; -0.627 ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; 0.583  ; 0.583  ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; 4.571  ; 4.571  ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; 0.634  ; 0.634  ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; 0.742  ; 0.742  ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; 0.592  ; 0.592  ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; 0.397  ; 0.397  ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; 0.368  ; 0.368  ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; 4.145  ; 4.145  ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; 4.520  ; 4.520  ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; 4.571  ; 4.571  ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; 5.232  ; 5.232  ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 1.010  ; 1.010  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; -0.318 ; -0.318 ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; -0.093 ; -0.093 ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; -0.079 ; -0.079 ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; 0.991  ; 0.991  ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; 0.994  ; 0.994  ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; 1.010  ; 1.010  ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; 0.857  ; 0.857  ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; -0.353 ; -0.353 ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; -0.138 ; -0.138 ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; -0.404 ; -0.404 ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; -0.512 ; -0.512 ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; -0.362 ; -0.362 ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; -0.167 ; -0.167 ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; -0.138 ; -0.138 ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; -3.915 ; -3.915 ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; -4.290 ; -4.290 ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; -4.341 ; -4.341 ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; -4.749 ; -4.749 ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 8.424  ; 8.424  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 8.424  ; 8.424  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 8.388  ; 8.388  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 8.377  ; 8.377  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 8.162  ; 8.162  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 8.169  ; 8.169  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 8.130  ; 8.130  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 8.161  ; 8.161  ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 9.286  ; 9.286  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 9.141  ; 9.141  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 9.108  ; 9.108  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 9.122  ; 9.122  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 9.220  ; 9.220  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 9.284  ; 9.284  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 9.286  ; 9.286  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 9.283  ; 9.283  ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 6.687  ; 6.687  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 7.211  ; 7.211  ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 11.180 ; 11.180 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 11.180 ; 11.180 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 11.073 ; 11.073 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 10.248 ; 10.248 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 10.902 ; 10.902 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 10.908 ; 10.908 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 10.920 ; 10.920 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 11.078 ; 11.078 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 7.521  ; 7.521  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 7.790  ; 7.790  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 7.757  ; 7.757  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 7.777  ; 7.777  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 7.535  ; 7.535  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 7.537  ; 7.537  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 7.521  ; 7.521  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 7.534  ; 7.534  ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 8.726  ; 8.726  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 8.762  ; 8.762  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 8.726  ; 8.726  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 8.739  ; 8.739  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 8.834  ; 8.834  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 8.898  ; 8.898  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 8.903  ; 8.903  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 8.932  ; 8.932  ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 6.687  ; 6.687  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 6.687  ; 6.687  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 7.211  ; 7.211  ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 9.702  ; 9.702  ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 10.123 ; 10.123 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 10.018 ; 10.018 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 9.702  ; 9.702  ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 9.838  ; 9.838  ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 9.849  ; 9.849  ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 9.861  ; 9.861  ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 10.004 ; 10.004 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock_div:inst2|clk_out ; -1.353 ; -10.501       ;
; clock                   ; -0.688 ; -6.380        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.240 ; 0.000         ;
; clock_div:inst2|clk_out ; 0.304 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -1.380 ; -30.380       ;
; clock_div:inst2|clk_out ; -0.500 ; -34.000       ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:inst2|clk_out'                                                                                                      ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.353 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.381      ;
; -1.335 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.363      ;
; -1.309 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.337      ;
; -1.291 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.319      ;
; -1.278 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.306      ;
; -1.260 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.288      ;
; -1.250 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.278      ;
; -1.238 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.266      ;
; -1.232 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.260      ;
; -1.226 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.254      ;
; -1.221 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.249      ;
; -1.220 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.248      ;
; -1.203 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.231      ;
; -1.199 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.227      ;
; -1.195 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.229      ;
; -1.191 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.244      ;
; -1.183 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.211      ;
; -1.181 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.209      ;
; -1.177 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.205      ;
; -1.166 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.194      ;
; -1.165 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.193      ;
; -1.162 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.190      ;
; -1.152 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.180      ;
; -1.148 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.176      ;
; -1.147 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.200      ;
; -1.146 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.180      ;
; -1.134 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.162      ;
; -1.131 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.165      ;
; -1.127 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.155      ;
; -1.124 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.152      ;
; -1.121 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.174      ;
; -1.117 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.145      ;
; -1.116 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.150      ;
; -1.116 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.169      ;
; -1.109 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.137      ;
; -1.104 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.138      ;
; -1.099 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.127      ;
; -1.097 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 2.133      ;
; -1.095 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.123      ;
; -1.093 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.127      ;
; -1.092 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.120      ;
; -1.088 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.116      ;
; -1.088 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.141      ;
; -1.082 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.110      ;
; -1.077 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.105      ;
; -1.077 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.130      ;
; -1.076 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.129      ;
; -1.071 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 2.107      ;
; -1.066 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.094      ;
; -1.064 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.092      ;
; -1.060 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 2.093      ;
; -1.060 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.094      ;
; -1.060 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.094      ;
; -1.059 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.112      ;
; -1.056 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.090      ;
; -1.046 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.099      ;
; -1.040 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.068      ;
; -1.039 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 2.075      ;
; -1.037 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.090      ;
; -1.029 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.063      ;
; -1.023 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.051      ;
; -1.021 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.074      ;
; -1.018 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.071      ;
; -1.017 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.045      ;
; -1.013 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 2.049      ;
; -1.011 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 2.044      ;
; -1.006 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.059      ;
; -1.004 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.057      ;
; -0.996 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 2.029      ;
; -0.991 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.019      ;
; -0.990 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.043      ;
; -0.989 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.042      ;
; -0.989 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.023      ;
; -0.985 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 2.018      ;
; -0.975 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 2.003      ;
; -0.972 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 2.006      ;
; -0.969 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 2.005      ;
; -0.967 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.020      ;
; -0.966 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.002     ; 1.996      ;
; -0.965 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.002     ; 1.995      ;
; -0.965 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.018      ;
; -0.965 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.002     ; 1.995      ;
; -0.962 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 1.996      ;
; -0.955 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.008      ;
; -0.951 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 2.004      ;
; -0.950 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 1.984      ;
; -0.947 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 1.975      ;
; -0.947 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.002     ; 1.977      ;
; -0.947 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.023      ; 2.002      ;
; -0.946 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 1.980      ;
; -0.943 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.004      ; 1.979      ;
; -0.934 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 1.987      ;
; -0.934 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 1.968      ;
; -0.933 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 1.986      ;
; -0.929 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; -0.004     ; 1.957      ;
; -0.929 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.002      ; 1.963      ;
; -0.926 ; latch1:inst6|Q[2] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 1.959      ;
; -0.922 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.001      ; 1.955      ;
; -0.920 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 1.973      ;
; -0.920 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 1.000        ; 0.021      ; 1.973      ;
+--------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.688 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.726      ;
; -0.673 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.711      ;
; -0.653 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.691      ;
; -0.638 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.676      ;
; -0.620 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.658      ;
; -0.618 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.656      ;
; -0.603 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.641      ;
; -0.603 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.641      ;
; -0.585 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.623      ;
; -0.583 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.621      ;
; -0.568 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.606      ;
; -0.568 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.606      ;
; -0.568 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.606      ;
; -0.550 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.588      ;
; -0.548 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.586      ;
; -0.533 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.571      ;
; -0.533 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.571      ;
; -0.533 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.571      ;
; -0.515 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.553      ;
; -0.513 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.551      ;
; -0.511 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.549      ;
; -0.498 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.536      ;
; -0.498 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.536      ;
; -0.498 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.536      ;
; -0.480 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.518      ;
; -0.476 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.514      ;
; -0.463 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.501      ;
; -0.463 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.501      ;
; -0.445 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.483      ;
; -0.441 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.479      ;
; -0.440 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.478      ;
; -0.428 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.466      ;
; -0.428 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.466      ;
; -0.419 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.457      ;
; -0.406 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.444      ;
; -0.405 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.443      ;
; -0.404 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.442      ;
; -0.393 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.431      ;
; -0.388 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.426      ;
; -0.384 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.422      ;
; -0.371 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.409      ;
; -0.370 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.408      ;
; -0.370 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.408      ;
; -0.369 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.407      ;
; -0.353 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.391      ;
; -0.351 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.389      ;
; -0.349 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.387      ;
; -0.336 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.374      ;
; -0.335 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.373      ;
; -0.335 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.373      ;
; -0.334 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.372      ;
; -0.334 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.372      ;
; -0.318 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.356      ;
; -0.318 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.356      ;
; -0.316 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.354      ;
; -0.314 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.352      ;
; -0.301 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.339      ;
; -0.300 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.338      ;
; -0.300 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.338      ;
; -0.299 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.337      ;
; -0.299 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.337      ;
; -0.299 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.337      ;
; -0.283 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.321      ;
; -0.283 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.321      ;
; -0.281 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.319      ;
; -0.279 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.317      ;
; -0.266 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.304      ;
; -0.265 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.303      ;
; -0.265 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.303      ;
; -0.264 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.302      ;
; -0.264 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.302      ;
; -0.264 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.302      ;
; -0.251 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.289      ;
; -0.248 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.286      ;
; -0.248 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.286      ;
; -0.246 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.284      ;
; -0.244 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.282      ;
; -0.242 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.280      ;
; -0.231 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|clk_out     ; clock        ; clock       ; 1.000        ; 0.006      ; 1.269      ;
; -0.231 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.269      ;
; -0.230 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.268      ;
; -0.229 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.267      ;
; -0.229 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.267      ;
; -0.229 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.267      ;
; -0.216 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.254      ;
; -0.216 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.254      ;
; -0.213 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.251      ;
; -0.213 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.251      ;
; -0.211 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.249      ;
; -0.209 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.247      ;
; -0.207 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.245      ;
; -0.196 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.234      ;
; -0.195 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.233      ;
; -0.194 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.232      ;
; -0.194 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.232      ;
; -0.194 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.232      ;
; -0.181 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.219      ;
; -0.181 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.219      ;
; -0.178 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.216      ;
; -0.176 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 1.214      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; clock_div:inst2|divisor[27] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.355 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst2|divisor[20] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clock_div:inst2|divisor[26] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.493 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.513 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst2|divisor[4]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst2|divisor[20] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; clock_div:inst2|divisor[26] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; clock_div:inst2|divisor[11] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; clock_div:inst2|divisor[25] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.700      ;
; 0.548 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:inst2|divisor[3]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:inst2|divisor[19] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; clock_div:inst2|divisor[27] ; clock_div:inst2|clk_out     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; clock_div:inst2|divisor[2]  ; clock_div:inst2|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; clock_div:inst2|divisor[16] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; clock_div:inst2|divisor[18] ; clock_div:inst2|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; clock_div:inst2|divisor[23] ; clock_div:inst2|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; clock_div:inst2|divisor[13] ; clock_div:inst2|divisor[15] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.735      ;
; 0.582 ; clock_div:inst2|divisor[12] ; clock_div:inst2|divisor[14] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.740      ;
; 0.583 ; clock_div:inst2|divisor[17] ; clock_div:inst2|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; clock_div:inst2|divisor[1]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; clock_div:inst2|divisor[6]  ; clock_div:inst2|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; clock_div:inst2|divisor[8]  ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; clock_div:inst2|divisor[5]  ; clock_div:inst2|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:inst2|divisor[10] ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; clock_div:inst2|divisor[22] ; clock_div:inst2|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; clock_div:inst2|divisor[24] ; clock_div:inst2|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; clock_div:inst2|divisor[21] ; clock_div:inst2|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; clock_div:inst2|divisor[14] ; clock_div:inst2|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; clock_div:inst2|divisor[0]  ; clock_div:inst2|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; clock_div:inst2|divisor[7]  ; clock_div:inst2|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clock_div:inst2|divisor[9]  ; clock_div:inst2|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; clock_div:inst2|divisor[15] ; clock_div:inst2|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.758      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:inst2|clk_out'                                                                                                      ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.304 ; FSM:inst3|yfsm.s8 ; FSM:inst3|yfsm.s0      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.456      ;
; 0.338 ; FSM:inst3|yfsm.s7 ; FSM:inst3|yfsm.s8      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.490      ;
; 0.352 ; FSM:inst3|yfsm.s4 ; FSM:inst3|yfsm.s5      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; FSM:inst3|yfsm.s6 ; FSM:inst3|yfsm.s7      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.508      ;
; 0.415 ; FSM:inst3|yfsm.s1 ; FSM:inst3|yfsm.s2      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.567      ;
; 0.428 ; FSM:inst3|yfsm.s2 ; FSM:inst3|yfsm.s3      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.580      ;
; 0.473 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 0.627      ;
; 0.494 ; FSM:inst3|yfsm.s0 ; FSM:inst3|yfsm.s1      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.646      ;
; 0.537 ; FSM:inst3|yfsm.s5 ; FSM:inst3|yfsm.s6      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.548 ; latch1:inst6|Q[0] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.001      ; 0.701      ;
; 0.556 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 0.710      ;
; 0.589 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.739      ;
; 0.664 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 0.818      ;
; 0.671 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.821      ;
; 0.686 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 0.834      ;
; 0.687 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.837      ;
; 0.687 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.837      ;
; 0.732 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 0.886      ;
; 0.771 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 0.926      ;
; 0.775 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 0.950      ;
; 0.780 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.930      ;
; 0.791 ; FSM:inst3|yfsm.s3 ; FSM:inst3|yfsm.s4      ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.000      ; 0.943      ;
; 0.805 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 0.980      ;
; 0.815 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.001      ; 0.968      ;
; 0.822 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.972      ;
; 0.825 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.000      ;
; 0.829 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 0.977      ;
; 0.835 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 0.985      ;
; 0.866 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.016      ;
; 0.882 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.030      ;
; 0.891 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.001      ; 1.044      ;
; 0.896 ; latch1:inst6|Q[1] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.044      ;
; 0.902 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.058      ;
; 0.905 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.061      ;
; 0.912 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.062      ;
; 0.913 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.088      ;
; 0.946 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.094      ;
; 0.971 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.127      ;
; 0.974 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.130      ;
; 0.993 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.141      ;
; 1.003 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.178      ;
; 1.007 ; latch1:inst4|Q[1] ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.001      ; 1.160      ;
; 1.018 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.174      ;
; 1.021 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.177      ;
; 1.033 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.189      ;
; 1.036 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.192      ;
; 1.047 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.203      ;
; 1.050 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.206      ;
; 1.055 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.203      ;
; 1.064 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.219      ;
; 1.067 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.221      ;
; 1.068 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.222      ;
; 1.072 ; latch1:inst4|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.220      ;
; 1.073 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.223      ;
; 1.090 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.245      ;
; 1.098 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.254      ;
; 1.099 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.274      ;
; 1.112 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.260      ;
; 1.117 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.292      ;
; 1.121 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.296      ;
; 1.125 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.021      ; 1.298      ;
; 1.134 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.290      ;
; 1.136 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.291      ;
; 1.137 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.293      ;
; 1.139 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.293      ;
; 1.144 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.300      ;
; 1.155 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.303      ;
; 1.159 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.021      ; 1.332      ;
; 1.163 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.318      ;
; 1.168 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.318      ;
; 1.170 ; latch1:inst6|Q[7] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.318      ;
; 1.172 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.322      ;
; 1.174 ; FSM:inst3|yfsm.s5 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.349      ;
; 1.175 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.330      ;
; 1.182 ; latch1:inst4|Q[4] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.336      ;
; 1.184 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.334      ;
; 1.187 ; latch1:inst4|Q[2] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.335      ;
; 1.191 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.366      ;
; 1.195 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.021      ; 1.368      ;
; 1.198 ; latch1:inst6|Q[6] ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.346      ;
; 1.216 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.364      ;
; 1.218 ; latch1:inst4|Q[0] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.366      ;
; 1.218 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.021      ; 1.391      ;
; 1.218 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.368      ;
; 1.234 ; latch1:inst6|Q[4] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.382      ;
; 1.239 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[6] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.003      ; 1.394      ;
; 1.248 ; FSM:inst3|yfsm.s4 ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.398      ;
; 1.260 ; FSM:inst3|yfsm.s1 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.435      ;
; 1.269 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.425      ;
; 1.272 ; FSM:inst3|yfsm.s2 ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.004      ; 1.428      ;
; 1.275 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[2] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.425      ;
; 1.286 ; latch1:inst4|Q[5] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.440      ;
; 1.291 ; FSM:inst3|yfsm.s7 ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.466      ;
; 1.292 ; FSM:inst3|yfsm.s3 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.442      ;
; 1.300 ; latch1:inst4|Q[6] ; ModALU:inst1|Result[1] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.021      ; 1.473      ;
; 1.304 ; latch1:inst4|Q[7] ; ModALU:inst1|Result[4] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.458      ;
; 1.305 ; latch1:inst6|Q[3] ; ModALU:inst1|Result[7] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.004     ; 1.453      ;
; 1.312 ; FSM:inst3|yfsm.s6 ; ModALU:inst1|Result[3] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; -0.002     ; 1.462      ;
; 1.322 ; latch1:inst6|Q[5] ; ModALU:inst1|Result[5] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.002      ; 1.476      ;
; 1.331 ; FSM:inst3|yfsm.s8 ; ModALU:inst1|Result[0] ; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 0.000        ; 0.023      ; 1.506      ;
+-------+-------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst2|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst2|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:inst2|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; FSM:inst3|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; ModALU:inst1|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; OddALU:inst13|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; OddALU:inst13|Result[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst4|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; latch1:inst6|Q[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst13|Result[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst13|Result[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst1|Result[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst2|clk_out ; Rise       ; inst3|yfsm.s3|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 0.213  ; 0.213  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; 0.096  ; 0.096  ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; -0.009 ; -0.009 ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; -0.006 ; -0.006 ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; -0.608 ; -0.608 ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; -0.609 ; -0.609 ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; -0.621 ; -0.621 ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; -0.518 ; -0.518 ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; 0.213  ; 0.213  ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; 2.552  ; 2.552  ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; 0.261  ; 0.261  ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; 0.263  ; 0.263  ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; 0.114  ; 0.114  ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; 0.031  ; 0.031  ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; 0.017  ; 0.017  ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; 2.331  ; 2.331  ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; 2.541  ; 2.541  ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; 2.552  ; 2.552  ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; 2.917  ; 2.917  ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 0.741  ; 0.741  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; 0.024  ; 0.024  ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; 0.129  ; 0.129  ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; 0.126  ; 0.126  ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; 0.728  ; 0.728  ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; 0.729  ; 0.729  ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; 0.741  ; 0.741  ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; 0.638  ; 0.638  ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; -0.093 ; -0.093 ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; 0.103  ; 0.103  ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; -0.141 ; -0.141 ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; -0.143 ; -0.143 ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; 0.006  ; 0.006  ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; 0.089  ; 0.089  ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; 0.103  ; 0.103  ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; -2.211 ; -2.211 ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; -2.421 ; -2.421 ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; -2.432 ; -2.432 ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; -2.632 ; -2.632 ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 4.549 ; 4.549 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 4.549 ; 4.549 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 4.514 ; 4.514 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 4.535 ; 4.535 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 4.424 ; 4.424 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 4.425 ; 4.425 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 4.414 ; 4.414 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 4.415 ; 4.415 ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 4.875 ; 4.875 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 4.827 ; 4.827 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 4.812 ; 4.812 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 4.761 ; 4.761 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 4.807 ; 4.807 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 4.848 ; 4.848 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 4.847 ; 4.847 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 4.875 ; 4.875 ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 3.685 ; 3.685 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 3.944 ; 3.944 ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 5.727 ; 5.727 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 5.727 ; 5.727 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 5.685 ; 5.685 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 5.327 ; 5.327 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 5.600 ; 5.600 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 5.615 ; 5.615 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 5.619 ; 5.619 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 5.692 ; 5.692 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 4.113 ; 4.113 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 4.248 ; 4.248 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 4.216 ; 4.216 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 4.233 ; 4.233 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 4.129 ; 4.129 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 4.127 ; 4.127 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 4.113 ; 4.113 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 4.121 ; 4.121 ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 4.669 ; 4.669 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 4.654 ; 4.654 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 4.649 ; 4.649 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 4.690 ; 4.690 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 4.689 ; 4.689 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 4.717 ; 4.717 ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 3.685 ; 3.685 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 3.685 ; 3.685 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 3.944 ; 3.944 ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 5.108 ; 5.108 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 5.329 ; 5.329 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 5.289 ; 5.289 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 5.108 ; 5.108 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 5.194 ; 5.194 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 5.213 ; 5.213 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 5.219 ; 5.219 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 5.279 ; 5.279 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -4.413  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  clock                   ; -2.501  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  clock_div:inst2|clk_out ; -4.413  ; 0.304 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS          ; -79.397 ; 0.0   ; 0.0      ; 0.0     ; -64.38              ;
;  clock                   ; -41.885 ; 0.000 ; N/A      ; N/A     ; -30.380             ;
;  clock_div:inst2|clk_out ; -37.512 ; 0.000 ; N/A      ; N/A     ; -34.000             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 0.583  ; 0.583  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; 0.548  ; 0.548  ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; 0.323  ; 0.323  ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; 0.309  ; 0.309  ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; -0.608 ; -0.608 ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; -0.609 ; -0.609 ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; -0.621 ; -0.621 ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; -0.518 ; -0.518 ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; 0.583  ; 0.583  ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; 4.571  ; 4.571  ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; 0.634  ; 0.634  ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; 0.742  ; 0.742  ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; 0.592  ; 0.592  ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; 0.397  ; 0.397  ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; 0.368  ; 0.368  ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; 4.145  ; 4.145  ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; 4.520  ; 4.520  ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; 4.571  ; 4.571  ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; 5.232  ; 5.232  ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst2|clk_out ; 1.010  ; 1.010  ; Rise       ; clock_div:inst2|clk_out ;
;  A[0]     ; clock_div:inst2|clk_out ; 0.024  ; 0.024  ; Rise       ; clock_div:inst2|clk_out ;
;  A[1]     ; clock_div:inst2|clk_out ; 0.129  ; 0.129  ; Rise       ; clock_div:inst2|clk_out ;
;  A[2]     ; clock_div:inst2|clk_out ; 0.126  ; 0.126  ; Rise       ; clock_div:inst2|clk_out ;
;  A[3]     ; clock_div:inst2|clk_out ; 0.991  ; 0.991  ; Rise       ; clock_div:inst2|clk_out ;
;  A[4]     ; clock_div:inst2|clk_out ; 0.994  ; 0.994  ; Rise       ; clock_div:inst2|clk_out ;
;  A[5]     ; clock_div:inst2|clk_out ; 1.010  ; 1.010  ; Rise       ; clock_div:inst2|clk_out ;
;  A[6]     ; clock_div:inst2|clk_out ; 0.857  ; 0.857  ; Rise       ; clock_div:inst2|clk_out ;
;  A[7]     ; clock_div:inst2|clk_out ; -0.093 ; -0.093 ; Rise       ; clock_div:inst2|clk_out ;
; B[*]      ; clock_div:inst2|clk_out ; 0.103  ; 0.103  ; Rise       ; clock_div:inst2|clk_out ;
;  B[0]     ; clock_div:inst2|clk_out ; -0.141 ; -0.141 ; Rise       ; clock_div:inst2|clk_out ;
;  B[1]     ; clock_div:inst2|clk_out ; -0.143 ; -0.143 ; Rise       ; clock_div:inst2|clk_out ;
;  B[2]     ; clock_div:inst2|clk_out ; 0.006  ; 0.006  ; Rise       ; clock_div:inst2|clk_out ;
;  B[3]     ; clock_div:inst2|clk_out ; 0.089  ; 0.089  ; Rise       ; clock_div:inst2|clk_out ;
;  B[4]     ; clock_div:inst2|clk_out ; 0.103  ; 0.103  ; Rise       ; clock_div:inst2|clk_out ;
;  B[5]     ; clock_div:inst2|clk_out ; -2.211 ; -2.211 ; Rise       ; clock_div:inst2|clk_out ;
;  B[6]     ; clock_div:inst2|clk_out ; -2.421 ; -2.421 ; Rise       ; clock_div:inst2|clk_out ;
;  B[7]     ; clock_div:inst2|clk_out ; -2.432 ; -2.432 ; Rise       ; clock_div:inst2|clk_out ;
; data_in   ; clock_div:inst2|clk_out ; -2.632 ; -2.632 ; Rise       ; clock_div:inst2|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 8.424  ; 8.424  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 8.424  ; 8.424  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 8.388  ; 8.388  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 8.377  ; 8.377  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 8.162  ; 8.162  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 8.169  ; 8.169  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 8.130  ; 8.130  ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 8.161  ; 8.161  ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 9.286  ; 9.286  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 9.141  ; 9.141  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 9.108  ; 9.108  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 9.122  ; 9.122  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 9.220  ; 9.220  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 9.284  ; 9.284  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 9.286  ; 9.286  ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 9.283  ; 9.283  ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 6.687  ; 6.687  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 7.231  ; 7.231  ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 7.211  ; 7.211  ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 11.180 ; 11.180 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 11.180 ; 11.180 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 11.073 ; 11.073 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 10.248 ; 10.248 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 10.902 ; 10.902 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 10.908 ; 10.908 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 10.920 ; 10.920 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 11.078 ; 11.078 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R_first[*]     ; clock_div:inst2|clk_out ; 4.113 ; 4.113 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[0]    ; clock_div:inst2|clk_out ; 4.248 ; 4.248 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[1]    ; clock_div:inst2|clk_out ; 4.216 ; 4.216 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[2]    ; clock_div:inst2|clk_out ; 4.233 ; 4.233 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[3]    ; clock_div:inst2|clk_out ; 4.129 ; 4.129 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[4]    ; clock_div:inst2|clk_out ; 4.127 ; 4.127 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[5]    ; clock_div:inst2|clk_out ; 4.113 ; 4.113 ; Rise       ; clock_div:inst2|clk_out ;
;  R_first[6]    ; clock_div:inst2|clk_out ; 4.121 ; 4.121 ; Rise       ; clock_div:inst2|clk_out ;
; R_second[*]    ; clock_div:inst2|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[0]   ; clock_div:inst2|clk_out ; 4.669 ; 4.669 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[1]   ; clock_div:inst2|clk_out ; 4.654 ; 4.654 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[2]   ; clock_div:inst2|clk_out ; 4.600 ; 4.600 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[3]   ; clock_div:inst2|clk_out ; 4.649 ; 4.649 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[4]   ; clock_div:inst2|clk_out ; 4.690 ; 4.690 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[5]   ; clock_div:inst2|clk_out ; 4.689 ; 4.689 ; Rise       ; clock_div:inst2|clk_out ;
;  R_second[6]   ; clock_div:inst2|clk_out ; 4.717 ; 4.717 ; Rise       ; clock_div:inst2|clk_out ;
; odd_Output[*]  ; clock_div:inst2|clk_out ; 3.685 ; 3.685 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[1] ; clock_div:inst2|clk_out ; 3.685 ; 3.685 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[3] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[4] ; clock_div:inst2|clk_out ; 3.964 ; 3.964 ; Rise       ; clock_div:inst2|clk_out ;
;  odd_Output[5] ; clock_div:inst2|clk_out ; 3.944 ; 3.944 ; Rise       ; clock_div:inst2|clk_out ;
; student_id[*]  ; clock_div:inst2|clk_out ; 5.108 ; 5.108 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[0] ; clock_div:inst2|clk_out ; 5.329 ; 5.329 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[1] ; clock_div:inst2|clk_out ; 5.289 ; 5.289 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[2] ; clock_div:inst2|clk_out ; 5.108 ; 5.108 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[3] ; clock_div:inst2|clk_out ; 5.194 ; 5.194 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[4] ; clock_div:inst2|clk_out ; 5.213 ; 5.213 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[5] ; clock_div:inst2|clk_out ; 5.219 ; 5.219 ; Rise       ; clock_div:inst2|clk_out ;
;  student_id[6] ; clock_div:inst2|clk_out ; 5.279 ; 5.279 ; Rise       ; clock_div:inst2|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 806      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst2|clk_out ; clock_div:inst2|clk_out ; 806      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 30 09:47:49 2023
Info: Command: quartus_sta lab6 -c lab6
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div:inst2|clk_out clock_div:inst2|clk_out
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.413       -37.512 clock_div:inst2|clk_out 
    Info (332119):    -2.501       -41.885 clock 
Info (332146): Worst-case hold slack is 0.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.522         0.000 clock 
    Info (332119):     0.683         0.000 clock_div:inst2|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 clock 
    Info (332119):    -0.500       -34.000 clock_div:inst2|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.353       -10.501 clock_div:inst2|clk_out 
    Info (332119):    -0.688        -6.380 clock 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clock 
    Info (332119):     0.304         0.000 clock_div:inst2|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 clock 
    Info (332119):    -0.500       -34.000 clock_div:inst2|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 335 megabytes
    Info: Processing ended: Thu Nov 30 09:47:52 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


