module sleep (input logic clk,

					output logic [9:0]contador);
					
			initial begin
			
			contador <= 10'd0;
			
			end
			
			always @(posedge clk)
			begin
			
				contador <= contador + 10'd1;
			
			end

endmoudle
