`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/10/21 19:11:00
// Design Name: 
// Module Name: open_mips
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module open_mips(
    input rst,
    input clk,
    input [31:0] rom_data_i,
    output [31:0] rom_addr_o,
    output rom_ce
    );
endmodule
