0.6
2019.1
May 24 2019
15:06:07
c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/2_lab/cordic_rtl.sv,1647371875,systemVerilog,,c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/ip_repo/cordic_ip_1.0/hdl/cordic_ip_v1_0.sv,,cordic_rtl,,,,,,,,
c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/ip_repo/cordic_ip_1.0/hdl/cordic_ip_v1_0.sv,1647372953,systemVerilog,,,,cordic_ip_v1_0,,,,,,,,
c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/ip_repo/cordic_ip_1.0/hdl/cordic_ip_v1_0_S00_AXI.sv,1647373859,systemVerilog,,c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/2_lab/cordic_rtl.sv,,cordic_ip_v1_0_S00_AXI,,,,,,,,
c:/users/dzial/documents/mikroelektronika_agh/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/ip_repo/edit_cordic_ip_v1_0.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
