Timing Analyzer report for cronometro_final
Thu Nov 27 19:45:50 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_50MHz'
 12. Setup: 'divisor:U1|temp1'
 13. Setup: 'divisor:U1|temp2'
 14. Hold: 'CLK_50MHz'
 15. Hold: 'divisor:U1|temp2'
 16. Hold: 'divisor:U1|temp1'
 17. Recovery: 'divisor:U1|temp1'
 18. Removal: 'divisor:U1|temp1'
 19. Setup Transfers
 20. Hold Transfers
 21. Recovery Transfers
 22. Removal Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths Summary
 26. Clock Status Summary
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; cronometro_final                                    ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLK_50MHz        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }        ;
; divisor:U1|temp1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U1|temp1 } ;
; divisor:U1|temp2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U1|temp2 } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Fmax Summary                                           ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 77.63 MHz  ; 77.63 MHz       ; CLK_50MHz        ;      ;
; 142.11 MHz ; 142.11 MHz      ; divisor:U1|temp1 ;      ;
; 167.5 MHz  ; 167.5 MHz       ; divisor:U1|temp2 ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Setup Summary                              ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; CLK_50MHz        ; -11.882 ; -370.093      ;
; divisor:U1|temp1 ; -6.617  ; -39.927       ;
; divisor:U1|temp2 ; -4.970  ; -87.877       ;
+------------------+---------+---------------+


+-------------------------------------------+
; Hold Summary                              ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50MHz        ; -1.607 ; -2.854        ;
; divisor:U1|temp2 ; 1.640  ; 0.000         ;
; divisor:U1|temp1 ; 1.678  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Recovery Summary                          ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; divisor:U1|temp1 ; -7.759 ; -53.130       ;
+------------------+--------+---------------+


+------------------------------------------+
; Removal Summary                          ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; divisor:U1|temp1 ; 5.425 ; 0.000         ;
+------------------+-------+---------------+


+-------------------------------------------+
; Minimum Pulse Width Summary               ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50MHz        ; -2.289 ; -2.289        ;
; divisor:U1|temp1 ; 0.234  ; 0.000         ;
; divisor:U1|temp2 ; 0.234  ; 0.000         ;
+------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_50MHz'                                                                                                                          ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -11.882 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.549     ;
; -11.881 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.548     ;
; -11.780 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.447     ;
; -11.779 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.446     ;
; -11.778 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.445     ;
; -11.777 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.444     ;
; -11.775 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.442     ;
; -11.772 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.439     ;
; -11.768 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.435     ;
; -11.763 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.430     ;
; -11.763 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.430     ;
; -11.646 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.313     ;
; -11.645 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.312     ;
; -11.642 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.309     ;
; -11.641 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.308     ;
; -11.544 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.211     ;
; -11.543 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.210     ;
; -11.542 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.209     ;
; -11.541 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.208     ;
; -11.540 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.207     ;
; -11.539 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.206     ;
; -11.539 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.206     ;
; -11.538 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.205     ;
; -11.537 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.204     ;
; -11.536 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.203     ;
; -11.535 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.202     ;
; -11.532 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.199     ;
; -11.532 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.199     ;
; -11.528 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.195     ;
; -11.527 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.194     ;
; -11.523 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.190     ;
; -11.523 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.190     ;
; -11.393 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.060     ;
; -11.392 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.059     ;
; -11.291 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.958     ;
; -11.290 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.957     ;
; -11.289 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.956     ;
; -11.288 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.955     ;
; -11.286 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.953     ;
; -11.283 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.950     ;
; -11.279 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.946     ;
; -11.274 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.941     ;
; -11.274 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.941     ;
; -11.050 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.717     ;
; -11.049 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.716     ;
; -10.966 ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.633     ;
; -10.948 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.615     ;
; -10.947 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.614     ;
; -10.946 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.613     ;
; -10.945 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.612     ;
; -10.943 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.610     ;
; -10.940 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.607     ;
; -10.936 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.603     ;
; -10.931 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.598     ;
; -10.931 ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.598     ;
; -10.806 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.473     ;
; -10.738 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.405     ;
; -10.737 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.404     ;
; -10.730 ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.397     ;
; -10.726 ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.393     ;
; -10.636 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.303     ;
; -10.635 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.302     ;
; -10.634 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.301     ;
; -10.633 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.300     ;
; -10.631 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.298     ;
; -10.628 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.295     ;
; -10.624 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.291     ;
; -10.619 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.286     ;
; -10.619 ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.286     ;
; -10.614 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.281     ;
; -10.613 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.280     ;
; -10.584 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.251     ;
; -10.583 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.250     ;
; -10.528 ; divisor:U1|\P_div:count1[4]  ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.195     ;
; -10.527 ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.194     ;
; -10.519 ; divisor:U1|\P_div:count1[12] ; divisor:U1|temp1             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.186     ;
; -10.518 ; divisor:U1|\P_div:count1[12] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.185     ;
; -10.512 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.179     ;
; -10.511 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.178     ;
; -10.510 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.177     ;
; -10.509 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.176     ;
; -10.507 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.174     ;
; -10.504 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.171     ;
; -10.500 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.167     ;
; -10.497 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.164     ;
; -10.497 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.164     ;
; -10.496 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[7]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.163     ;
; -10.495 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.162     ;
; -10.495 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.162     ;
; -10.494 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[15] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.161     ;
; -10.491 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[17] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.158     ;
; -10.490 ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count2[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.157     ;
; -10.482 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.149     ;
; -10.481 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.148     ;
; -10.480 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.147     ;
; -10.479 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.146     ;
; -10.477 ; divisor:U1|\P_div:count1[6]  ; divisor:U1|\P_div:count1[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.144     ;
; -10.477 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.144     ;
; -10.474 ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[11] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.141     ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:U1|temp1'                                                                                                                         ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; -6.617 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.422      ;
; -6.617 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.422      ;
; -6.617 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.422      ;
; -6.037 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.704      ;
; -6.037 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.704      ;
; -6.037 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.704      ;
; -5.686 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.353      ;
; -5.686 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.353      ;
; -5.686 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.353      ;
; -5.542 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.209      ;
; -5.542 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.209      ;
; -5.542 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.209      ;
; -5.498 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.165      ;
; -5.498 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.165      ;
; -5.498 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 6.165      ;
; -5.242 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 5.047      ;
; -5.242 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 5.047      ;
; -5.242 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 5.047      ;
; -5.080 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 4.885      ;
; -5.080 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 4.885      ;
; -5.080 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 4.885      ;
; -4.836 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 4.641      ;
; -4.500 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.167      ;
; -4.500 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.167      ;
; -4.500 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 5.167      ;
; -4.149 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.816      ;
; -4.149 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.816      ;
; -4.149 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.816      ;
; -4.005 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.672      ;
; -4.005 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.672      ;
; -4.005 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.672      ;
; -3.961 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.628      ;
; -3.961 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.628      ;
; -3.961 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 4.628      ;
; -3.867 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 3.672      ;
; -3.867 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 3.672      ;
; -3.867 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 3.672      ;
; -3.827 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 3.632      ;
; -3.227 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 3.894      ;
; -2.876 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 3.543      ;
; -2.732 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 3.399      ;
; -2.688 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 3.355      ;
; -2.258 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.925      ;
; -2.249 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.916      ;
; -1.884 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.551      ;
; -1.866 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.533      ;
; -1.860 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.527      ;
; -1.565 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.232      ;
; -1.437 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.104      ;
; -1.419 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.086      ;
; -1.419 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 1.000        ; 0.000      ; 2.086      ;
+--------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:U1|temp2'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; -4.970 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.637      ;
; -4.970 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.637      ;
; -4.970 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.637      ;
; -4.970 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.637      ;
; -4.970 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.637      ;
; -4.752 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.419      ;
; -4.752 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.419      ;
; -4.752 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.419      ;
; -4.752 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.419      ;
; -4.752 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.419      ;
; -4.713 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.380      ;
; -4.713 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.380      ;
; -4.713 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.380      ;
; -4.713 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.380      ;
; -4.713 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.380      ;
; -4.446 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.113      ;
; -4.446 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.113      ;
; -4.446 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.113      ;
; -4.446 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.113      ;
; -4.446 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.113      ;
; -4.436 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.103      ;
; -4.436 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.103      ;
; -4.436 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.103      ;
; -4.436 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.103      ;
; -4.436 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.103      ;
; -4.367 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.034      ;
; -4.367 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.034      ;
; -4.367 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.034      ;
; -4.367 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.034      ;
; -4.367 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 5.034      ;
; -4.191 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.858      ;
; -4.191 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.858      ;
; -4.191 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.858      ;
; -4.191 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.858      ;
; -4.191 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.858      ;
; -4.180 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.847      ;
; -4.180 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.847      ;
; -4.180 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.847      ;
; -4.180 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.847      ;
; -4.180 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.847      ;
; -4.049 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.716      ;
; -4.049 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.716      ;
; -4.049 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.716      ;
; -4.049 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.716      ;
; -4.049 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.716      ;
; -4.030 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.697      ;
; -4.030 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.697      ;
; -4.030 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.697      ;
; -4.030 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.697      ;
; -4.030 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.697      ;
; -3.975 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.642      ;
; -3.943 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.610      ;
; -3.936 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.603      ;
; -3.936 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.603      ;
; -3.936 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.603      ;
; -3.936 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.603      ;
; -3.936 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.603      ;
; -3.851 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.518      ;
; -3.851 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.518      ;
; -3.851 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.518      ;
; -3.851 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.518      ;
; -3.851 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.518      ;
; -3.792 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.459      ;
; -3.792 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.459      ;
; -3.792 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.459      ;
; -3.792 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.459      ;
; -3.792 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.459      ;
; -3.725 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.392      ;
; -3.674 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.341      ;
; -3.674 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.341      ;
; -3.674 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.341      ;
; -3.674 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.341      ;
; -3.674 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.341      ;
; -3.642 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.309      ;
; -3.642 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.309      ;
; -3.642 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.309      ;
; -3.642 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.309      ;
; -3.642 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.309      ;
; -3.613 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.280      ;
; -3.613 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.280      ;
; -3.613 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.280      ;
; -3.613 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.280      ;
; -3.613 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.280      ;
; -3.468 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.135      ;
; -3.468 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.135      ;
; -3.468 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.135      ;
; -3.468 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.135      ;
; -3.468 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.135      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.455 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.122      ;
; -3.453 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.120      ;
; -3.426 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.093      ;
; -3.419 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.086      ;
; -3.410 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 4.077      ;
; -3.311 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.978      ;
; -3.297 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.964      ;
; -3.297 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 1.000        ; 0.000      ; 3.964      ;
+--------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_50MHz'                                                                                                                              ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -1.607 ; divisor:U1|temp1             ; divisor:U1|temp1             ; divisor:U1|temp1 ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.338      ;
; -1.247 ; divisor:U1|temp2             ; divisor:U1|temp2             ; divisor:U1|temp2 ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.698      ;
; -1.107 ; divisor:U1|temp1             ; divisor:U1|temp1             ; divisor:U1|temp1 ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.338      ;
; -0.747 ; divisor:U1|temp2             ; divisor:U1|temp2             ; divisor:U1|temp2 ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.698      ;
; 2.831  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.052      ;
; 2.853  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.074      ;
; 3.111  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[0]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.332      ;
; 3.115  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.336      ;
; 3.623  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.844      ;
; 3.636  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.857      ;
; 3.686  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.907      ;
; 3.838  ; divisor:U1|\P_div:count1[24] ; divisor:U1|\P_div:count1[24] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.059      ;
; 3.908  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.129      ;
; 3.923  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.144      ;
; 4.059  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.280      ;
; 4.081  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.302      ;
; 4.238  ; divisor:U1|\P_div:count1[18] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.459      ;
; 4.344  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.565      ;
; 4.578  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.799      ;
; 4.606  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.827      ;
; 4.655  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.876      ;
; 4.683  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.904      ;
; 4.706  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.927      ;
; 4.709  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.930      ;
; 4.725  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.946      ;
; 4.831  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.052      ;
; 4.843  ; divisor:U1|\P_div:count1[15] ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.064      ;
; 4.844  ; divisor:U1|\P_div:count2[8]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.065      ;
; 4.862  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.083      ;
; 4.879  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.100      ;
; 4.889  ; divisor:U1|\P_div:count2[11] ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.110      ;
; 4.899  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.120      ;
; 4.918  ; divisor:U1|\P_div:count1[10] ; divisor:U1|\P_div:count1[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.139      ;
; 4.930  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.151      ;
; 4.960  ; divisor:U1|\P_div:count2[6]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.181      ;
; 4.994  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.215      ;
; 5.017  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.238      ;
; 5.021  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[18] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.242      ;
; 5.029  ; divisor:U1|\P_div:count1[3]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.250      ;
; 5.033  ; divisor:U1|\P_div:count1[23] ; divisor:U1|\P_div:count1[23] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.254      ;
; 5.035  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.256      ;
; 5.065  ; divisor:U1|\P_div:count2[5]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.286      ;
; 5.103  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.324      ;
; 5.110  ; divisor:U1|\P_div:count2[2]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.331      ;
; 5.121  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.342      ;
; 5.121  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.342      ;
; 5.122  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.343      ;
; 5.133  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.354      ;
; 5.137  ; divisor:U1|\P_div:count2[7]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.358      ;
; 5.167  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[1]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.388      ;
; 5.178  ; divisor:U1|\P_div:count2[3]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.399      ;
; 5.201  ; divisor:U1|\P_div:count2[10] ; divisor:U1|\P_div:count2[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.422      ;
; 5.241  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.462      ;
; 5.250  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.471      ;
; 5.253  ; divisor:U1|\P_div:count1[2]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.474      ;
; 5.266  ; divisor:U1|\P_div:count1[20] ; divisor:U1|\P_div:count1[20] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.487      ;
; 5.290  ; divisor:U1|\P_div:count1[8]  ; divisor:U1|\P_div:count1[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.511      ;
; 5.314  ; divisor:U1|\P_div:count1[19] ; divisor:U1|\P_div:count1[19] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.535      ;
; 5.323  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[2]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.544      ;
; 5.334  ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.555      ;
; 5.377  ; divisor:U1|\P_div:count1[7]  ; divisor:U1|\P_div:count1[7]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.598      ;
; 5.385  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[5]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.606      ;
; 5.421  ; divisor:U1|\P_div:count1[18] ; divisor:U1|\P_div:count1[19] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.642      ;
; 5.459  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.680      ;
; 5.465  ; divisor:U1|\P_div:count2[13] ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.686      ;
; 5.474  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.695      ;
; 5.475  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[12] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.696      ;
; 5.476  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[16] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.697      ;
; 5.478  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[7]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.699      ;
; 5.481  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.702      ;
; 5.486  ; divisor:U1|\P_div:count2[17] ; divisor:U1|temp2             ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.707      ;
; 5.489  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[14] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.710      ;
; 5.490  ; divisor:U1|\P_div:count1[21] ; divisor:U1|\P_div:count1[21] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.711      ;
; 5.490  ; divisor:U1|\P_div:count2[17] ; divisor:U1|\P_div:count2[17] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.711      ;
; 5.493  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count1[1]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.714      ;
; 5.497  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[8]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.718      ;
; 5.508  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[19] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.729      ;
; 5.515  ; divisor:U1|\P_div:count1[18] ; divisor:U1|\P_div:count1[24] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.736      ;
; 5.519  ; divisor:U1|\P_div:count2[7]  ; divisor:U1|\P_div:count2[9]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.740      ;
; 5.523  ; divisor:U1|\P_div:count2[4]  ; divisor:U1|\P_div:count2[6]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.744      ;
; 5.527  ; divisor:U1|\P_div:count1[5]  ; divisor:U1|\P_div:count1[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.748      ;
; 5.563  ; divisor:U1|\P_div:count2[9]  ; divisor:U1|\P_div:count2[12] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.784      ;
; 5.571  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.792      ;
; 5.582  ; divisor:U1|\P_div:count2[16] ; divisor:U1|\P_div:count2[4]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.803      ;
; 5.596  ; divisor:U1|\P_div:count1[18] ; divisor:U1|\P_div:count1[20] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.817      ;
; 5.625  ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[13] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.846      ;
; 5.628  ; divisor:U1|\P_div:count2[10] ; divisor:U1|\P_div:count2[11] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.849      ;
; 5.639  ; divisor:U1|\P_div:count1[4]  ; divisor:U1|\P_div:count1[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.860      ;
; 5.657  ; divisor:U1|\P_div:count1[12] ; divisor:U1|\P_div:count1[12] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.878      ;
; 5.663  ; divisor:U1|\P_div:count1[14] ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.884      ;
; 5.672  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.893      ;
; 5.683  ; divisor:U1|\P_div:count1[17] ; divisor:U1|\P_div:count1[20] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.904      ;
; 5.695  ; divisor:U1|\P_div:count2[7]  ; divisor:U1|\P_div:count2[7]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.916      ;
; 5.697  ; divisor:U1|\P_div:count1[1]  ; divisor:U1|\P_div:count2[3]  ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.918      ;
; 5.701  ; divisor:U1|\P_div:count1[24] ; divisor:U1|\P_div:count1[21] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.922      ;
; 5.708  ; divisor:U1|\P_div:count1[9]  ; divisor:U1|\P_div:count1[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.929      ;
; 5.740  ; divisor:U1|\P_div:count1[16] ; divisor:U1|\P_div:count1[16] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.961      ;
; 5.740  ; divisor:U1|\P_div:count1[0]  ; divisor:U1|\P_div:count1[10] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.961      ;
; 5.751  ; divisor:U1|\P_div:count1[13] ; divisor:U1|\P_div:count1[15] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.972      ;
; 5.752  ; divisor:U1|\P_div:count2[12] ; divisor:U1|\P_div:count2[12] ; CLK_50MHz        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.973      ;
+--------+------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:U1|temp2'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+
; 1.640 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.861      ;
; 1.659 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.880      ;
; 1.662 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.883      ;
; 1.668 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 1.889      ;
; 1.918 ; debounce_v1:U4|result         ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.139      ;
; 1.927 ; debounce_v1:U3|result         ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.148      ;
; 2.107 ; debounce_v1:U5|result         ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.329      ;
; 2.127 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.348      ;
; 2.128 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.349      ;
; 2.212 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.443      ;
; 2.230 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.452      ;
; 2.239 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.460      ;
; 2.241 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.462      ;
; 2.241 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.462      ;
; 2.251 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.472      ;
; 2.384 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.605      ;
; 2.431 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.652      ;
; 2.477 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|flipflops[1]   ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.698      ;
; 2.527 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.748      ;
; 2.685 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.906      ;
; 2.716 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 2.937      ;
; 2.874 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.095      ;
; 2.888 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.109      ;
; 2.940 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.161      ;
; 2.959 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.180      ;
; 2.960 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.181      ;
; 2.968 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.189      ;
; 3.033 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.254      ;
; 3.051 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.272      ;
; 3.070 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.291      ;
; 3.071 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.292      ;
; 3.094 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.315      ;
; 3.152 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.373      ;
; 3.161 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.382      ;
; 3.162 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.383      ;
; 3.170 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.392      ;
; 3.179 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.400      ;
; 3.181 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.402      ;
; 3.181 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.402      ;
; 3.191 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.412      ;
; 3.208 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.429      ;
; 3.212 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.433      ;
; 3.272 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.493      ;
; 3.273 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.494      ;
; 3.281 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.503      ;
; 3.290 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.511      ;
; 3.302 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.523      ;
; 3.383 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.604      ;
; 3.384 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.605      ;
; 3.392 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.614      ;
; 3.401 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.622      ;
; 3.413 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.634      ;
; 3.494 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.715      ;
; 3.503 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.724      ;
; 3.524 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.745      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.775      ;
; 3.559 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.780      ;
; 3.618 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.839      ;
; 3.618 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.839      ;
; 3.618 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.839      ;
; 3.618 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.839      ;
; 3.618 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.839      ;
; 3.711 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.932      ;
; 3.711 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.932      ;
; 3.711 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.932      ;
; 3.738 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.959      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.743 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.964      ;
; 3.757 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 3.978      ;
; 3.856 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.077      ;
; 3.865 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.086      ;
; 3.872 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.093      ;
; 3.899 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|result         ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.120      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.122      ;
; 3.995 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.216      ;
; 3.995 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.216      ;
; 3.995 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.216      ;
; 3.995 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.216      ;
; 3.995 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.216      ;
; 4.059 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[1] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.280      ;
; 4.059 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[0] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.280      ;
; 4.118 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.339      ;
; 4.118 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[3] ; divisor:U1|temp2 ; divisor:U1|temp2 ; 0.000        ; 0.000      ; 4.339      ;
+-------+-------------------------------+-------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:U1|temp1'                                                                                                                         ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; 1.678 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 1.899      ;
; 1.865 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.086      ;
; 1.865 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.086      ;
; 1.883 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.104      ;
; 2.011 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.232      ;
; 2.161 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.382      ;
; 2.306 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.527      ;
; 2.312 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.533      ;
; 2.330 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.551      ;
; 2.684 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.905      ;
; 2.695 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.916      ;
; 2.704 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 2.925      ;
; 3.000 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.221      ;
; 3.111 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.332      ;
; 3.134 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.355      ;
; 3.222 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.443      ;
; 3.288 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.509      ;
; 3.322 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.543      ;
; 3.624 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.845      ;
; 3.673 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 3.894      ;
; 4.153 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.512      ;
; 4.153 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.512      ;
; 4.154 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.513      ;
; 4.228 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.449      ;
; 4.253 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.612      ;
; 4.273 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.632      ;
; 4.313 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.672      ;
; 4.313 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.672      ;
; 4.313 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 3.672      ;
; 4.339 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.560      ;
; 4.407 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.628      ;
; 4.595 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.816      ;
; 4.595 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 4.816      ;
; 4.876 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 4.235      ;
; 5.688 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.047      ;
; 5.688 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.047      ;
; 5.688 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.047      ;
; 5.944 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.165      ;
; 5.944 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.165      ;
; 5.944 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.165      ;
; 5.988 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.209      ;
; 5.988 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.209      ;
; 5.988 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.209      ;
; 6.132 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.353      ;
; 6.132 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.353      ;
; 6.132 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.353      ;
; 6.140 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.499      ;
; 6.148 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.507      ;
; 6.483 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.704      ;
; 6.483 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.704      ;
; 6.483 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp1 ; divisor:U1|temp1 ; 0.000        ; 0.000      ; 6.704      ;
+-------+-----------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'divisor:U1|temp1'                                                                                                                ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; -7.759 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.564      ;
; -7.759 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.564      ;
; -7.742 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.547      ;
; -7.742 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.547      ;
; -7.742 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.547      ;
; -7.742 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 7.547      ;
; -6.644 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.449      ;
; -6.274 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.079      ;
; -6.266 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 6.071      ;
; -5.408 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 5.213      ;
; -4.979 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 1.000        ; -0.862     ; 4.784      ;
+--------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'divisor:U1|temp1'                                                                                                                ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; 5.425 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 4.784      ;
; 5.854 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 5.213      ;
; 6.712 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 6.071      ;
; 6.720 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 6.079      ;
; 7.090 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 6.449      ;
; 8.188 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.547      ;
; 8.188 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.547      ;
; 8.188 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.547      ;
; 8.188 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.547      ;
; 8.205 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.564      ;
; 8.205 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divisor:U1|temp2 ; divisor:U1|temp1 ; 0.000        ; -0.862     ; 7.564      ;
+-------+-----------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50MHz        ; CLK_50MHz        ; 10403    ; 0        ; 0        ; 0        ;
; divisor:U1|temp1 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp2 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; 53       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp1 ; 28       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; 240      ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50MHz        ; CLK_50MHz        ; 10403    ; 0        ; 0        ; 0        ;
; divisor:U1|temp1 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp2 ; CLK_50MHz        ; 1        ; 1        ; 0        ; 0        ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; 53       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp1 ; 28       ; 0        ; 0        ; 0        ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; 240      ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; divisor:U1|temp2 ; divisor:U1|temp1 ; 11       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; divisor:U1|temp2 ; divisor:U1|temp1 ; 11       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+----------------------------------------------------------+
; Clock Status Summary                                     ;
+------------------+------------------+------+-------------+
; Target           ; Clock            ; Type ; Status      ;
+------------------+------------------+------+-------------+
; CLK_50MHz        ; CLK_50MHz        ; Base ; Constrained ;
; divisor:U1|temp1 ; divisor:U1|temp1 ; Base ; Constrained ;
; divisor:U1|temp2 ; divisor:U1|temp2 ; Base ; Constrained ;
+------------------+------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Nov 27 19:45:49 2025
Info: Command: quartus_sta cronometro_final -c cronometro_final
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cronometro_final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:U1|temp1 divisor:U1|temp1
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name divisor:U1|temp2 divisor:U1|temp2
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.882            -370.093 CLK_50MHz 
    Info (332119):    -6.617             -39.927 divisor:U1|temp1 
    Info (332119):    -4.970             -87.877 divisor:U1|temp2 
Info (332146): Worst-case hold slack is -1.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.607              -2.854 CLK_50MHz 
    Info (332119):     1.640               0.000 divisor:U1|temp2 
    Info (332119):     1.678               0.000 divisor:U1|temp1 
Info (332146): Worst-case recovery slack is -7.759
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.759             -53.130 divisor:U1|temp1 
Info (332146): Worst-case removal slack is 5.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.425               0.000 divisor:U1|temp1 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_50MHz 
    Info (332119):     0.234               0.000 divisor:U1|temp1 
    Info (332119):     0.234               0.000 divisor:U1|temp2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4665 megabytes
    Info: Processing ended: Thu Nov 27 19:45:50 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


