üìö Appunti di Davide Scarlata 2024/2025

**üë®‚Äçüè´ Prof:** Claudio Schifanella  
‚úâÔ∏è **Mail:** [claudio.schifanella@unito.it](mailto:claudio.schifanella@unito.it)  
üìå **Corso:** C  
üîó **[Moodle Unito](https://informatica.i-learn.unito.it/course/view.php?id=3106)**  
üìÖ **Data:** 29/04/2025

## Metodologia di temporizzazione

Il segnale di clock determina quando gli elementi di stato scrivono la loro memoria interna. Gli ingressi a un elemento di stato devono raggiungere un valore stabile prima che il fronte attivo del clock provochi l'aggiornamento dello stato.

La metodologia sensibile ai fronti (edge-triggered) permette di leggere e scrivere un elemento di stato nello stesso ciclo di clock. Il ciclo di clock deve avere una durata sufficiente a garantire che gli ingressi siano stabili quando arriva il fronte attivo del clock.

## Incremento del program counter

Il program counter manda l'indirizzo dell'istruzione corrente in due posti :

1) Memoria istruzione : si occupa di "capire l'istruzione".

2) Adder : aumenta, staticamente, l'indirizzo per avere l'indirizzo della prossima istruzione e il risultato lo rimanda al program counter (in un'architettura a 32/64 bit, l'indirizzo viene incrementato di 4 byte (32 bit)).

L'incremento avviene in contemporanea con l'accesso alla memoria (per la figura sotto, si intende che quando l'indirizzo esce da PC, va contemporaneamente sia a "Memoria istruzioni" sia all'add (ALU) che incrementa staticamente di 4).

![[Pasted image 20250811190451.png]]

  

> [!NOTE]

> - Il PC non cambia il suo contenuto fino al primo fronte di salita.

> - La "memoria istruzioni" non ha un segnale di controllo per scrivere, perch√© non si pu√≤ scrivere nel segmento di testo. Guarda figura sotto per capire. (Dividiamo concettualmente "memoria istruzioni" e "memoria dati", ma fisicamente sono una cosa sola).

> ¬†![[Pasted image 20250811190502.png]]

  

## Data path per le istruzioni di tipo R

Nel data path per le istruzioni di tipo R troviamo sempre il circuito come sopra e in pi√π troviamo il register file e l'ALU. Il register file ci serve per prendere prima i valori contenuti nei due registri salvati e poi per salvare il risultato dell'operazione calcolato dall'ALU nell'apposito registro indicato.

![[Pasted image 20250811190512.png]]

Gli ingressi con su scritto "Registro #" prendono 5 bit in ingresso sempre per il discorso che avendo 32 registri, ci servono 5 bit per selezionarli ($\log_{2}{32} = 5$).

L'ingresso "Dato" √® evidenziato in rosso per far notare che li verr√† salvato il risultato dell'operazione fatta dalla ALU, ma solo sul fronte di salita successivo.

## Memoria dati

Questa √® la memoria RAM. L'ingresso "indirizzo dato" √® grande 32 bit. "Dato letto" invece √® variabile, se facciamo "lb" o "lh" o... otteniamo risultati diversi (rispettivamente 8 e 16 bit). Troviamo anche due segnali di controllo ("MemWrite" e "MemRead") che ci permetto di scrivere o leggere.

![[Pasted image 20250811190522.png]]

## Genera cost (unit√† di estensione del segno)

A genera cost passiamo l'istruzione intera. Questa si occuper√† di estrarre "cost" composta da 12 bit in molti tipi di istruzioni (tipo I, S) e poi ne estende il segno (perch√® la ALU prende in ingresso sempre 32 bit, non ne bastano 12. Inoltre, in input, prende 32 bit perch√© la posizione dei vari "cost" nei vari tipi di istruzione √® diverso, quindi gli si deve passare l'intera istruzione e poi lui si occuper√† di prendere i bit giusti).

![[Pasted image 20250811190534.png]]

Questa sopra √® il modo in cui "Genera cost" e "memoria dati" vengono implementati nel processore.

## Supporto dell'istruzione beq (tipo SB)

BEQ √® un'istruzione che richiede il confronto fra due valori e che consente il trasferimento del controllo a un altro indirizzo del programma a seconda del risultato del confronto. Le istruzioni di salto condizionato utilizzano il formato di tipo SB.

![[Pasted image 20250811190548.png]]

La struttura del formato SB

### Come funziona?

Se due valori sono uguali, viene calcolata la distanza (pu√≤ essere sia negativa che positiva, -4096/+4094) tra beq (l'attuale PC) e l'etichetta passata. Fatto il calcolo, si modifica il valore del PC.

### Implementazione

Per implementare in modo hardware questa possibilit√† di salto abbiamo bisogno di alcuni componenti che abbiamo gi√† visto sopra. Ecco come possiamo farlo :

![[Pasted image 20250811190610.png]]
Come possiamo vedere, dobbiamo prendere da "Genera cost" (che si occupa di fare l'estensione del segno e uno shift a sinistra di 1 bit) e sommarlo al program counter. Avremo poi bisogno di un qualche controllo per dire che se "zero" della ALU = 1 (ovvero i due numeri sono uguali), allora dobbiamo prendere il risultato dell'indirizzo di salto, altrimenti il normale incremento di 4 sul PC.

  

> [!NOTE]

> A cosa serve shiftare a sinistra di 1 bit il risultato? Beh, serve perch√© non ci servono mai salti da 1 bit, quindi si shifta di uno per avere pi√π spazio. Infatti si pu√≤ notare che ci sono solo 12 bit (quindi $2^{12} = 4096$), ma il range √® da -4096 a +4094. Shiftando abbiamo appunto questo bit "in pi√π" che ci permette di raddoppiare l'estensione del salto.

  

## Unit√† di elaborazione unificata

Finora abbiamo visto come fare le istruzioni di tipo R, I, S, i salti e come usare genera cost. Abbiamo sempre usato circuiti diversi, ma molto simili tra di loro. Implementare ogni volta questi circuiti sarebbe uno spreco (oltre che poco fattibile a volte, non possiamo sdoppiare il Register file ad esempio), quindi dobbiamo trovare un modo di unificare questi circuiti.

### Dove sono le differenze?

Ne vediamo alcune qua sotto :

![[Pasted image 20250811190631.png]]

Si nota che se unissimo tutto assieme, avremmo dei problemi. Prendiamo in esempio l'ingresso 2 della ALU. Nelle istruzioni R √® direttamente collegato al register file, mentre nelle istruzioni di tipo S/I √® collegato a genera cost, come possiamo fare? Beh, la soluzione √® semplice, basta usare un multiplexer per decidere quale valore far passare.

### Risultato

Collegando quindi tutti gli output e input che vanno in contrasto in modo corretto, otteniamo qualcosa del genere.

![[Pasted image 20250811190645.png]]

Notiamo per√≤, che abbiamo molte linee di controllo che non abbiamo visto (ALUSrc, MemtoReg, PCSrc), chi le imposta queste linee? Queste linee vengono impostate dall'unit√† di controllo.

  

> [!NOTE]

> Nell'immagine sopra, i circuiti combinatori sono :

> - Le varie ALU (ALU e 2 add, le quali sono ALU semplificate)

> - I multiplexer

> - Genera cost

> Invece, sono sequenziali tutte le memorie (PC, memoria istruzioni/dati e register file), perch√© contengono i dati, quindi ovviamente l'output varia in base ad uno stato interno.

  

> [!NOTE]

> Ricordo che un multiplexer (con 2 ingressi e 1 di controllo) √® formato in questo modo :

> ![[Pasted image 20250811190658.png]]

## Unit√† di controllo

L'unit√† di controllo √® un circuito combinatorio che si occupa di prendere in ingresso un'istruzione da eseguire e da esse derivarne :

- Un segnale di scrittura per ciascun elemento di stato.

- Un segnale di selezione per ciascun multiplexer.

- I segnali di controllo per l'ALU (il controllo dell'ALU √® particolare, conviene quindi progettarlo prima delle altre parti dell'unit√† di controllo).

L'unit√† di controllo √® un componente essenziale e costruirne la tabella di verit√† sarebbe molto complesso, pe questo non verr√† trattato, ma cercheremo comunque di capire come funziona.

### Ragionamento per la costruzione

Come possiamo quindi ottenere tutte le informazioni che vogliamo dall'istruzione? Beh, per prima cosa dobbiamo guardare il codop. In questo modo sappiamo di che istruzione si tratta. Inoltre dobbiamo vedere anche i possibili campi "funz3" e "funz7".

![[Pasted image 20250811190714.png]]

Come possiamo notare da questa immagine, add e sub (e anche altre istruzioni) hanno lo stesso codop, quindi per differenziali, abbiamo bisogno di funz3/7 (e da questi poi possiamo controllare la ALU ad esempio per mettere Binvert ad 1, etc...).

  

Nell'immagine sotto, possiamo vedere varie istruzioni e i loro valori in vari campi. Possiamo notare che lw e sw ad esempio, non hanno nulla nel campo "funz3/7", perch√© non servono. Invece, l'ingresso nella ALU sia per lw che sw sono uguali, perch√©? Beh, perch√© devono fare sostanzialmente la stessa cosa, ovvero la somma dell'offset.

Notiamo invece, che per istruzioni diverse, gli ingressi della ALU cambiano parecchio.

![[Pasted image 20250811190730.png]]

I 4 bit di controllo della ALU possono essere generati utilizzando una piccola unit√† di controllo che riceve in ingresso i campi funz7 e funz3 dell'istruzione e un campo di controllo su 2 bit, chiamato ALUOp :

- ALUOp = 00, somma per le istruzioni di load e store

- ALUOp = 01, sottrazione per le beq

- ALUOp = 10, l'operazione viene determinata dal contenuto dei campi funz7 e funz3

Per fare una tabella di verit√† derivata da questo ragionamento, abbiamo bisogno di 12 bit in input (2 bit per ALUOp, 7 per funz7 e 3 per funz3) e 4 in output (i 4 bit di "ingresso di controllo alla ALU"), ovvero una tabella da 4096 ($2^{12}$) righe.

### Controllo operazioni della ALU

Ci sono molteplici livelli di decodifica :

1) L'unit√† di controllo principale imposta i bit ALUOp, poi utilizzati come ingresso dal secondo livello

2) Unit√† di controllo dall'ALU, usa i bit di ALUOp precedentemente impostati e genera i segnali effettivi dell'ALU.

Pi√π livelli di controllo possono ridurre le dimensioni dell'unit√† di controllo principale, riducendo la latenza dell'unit√† di controllo (spesso l'unit√† di controllo √® un elemento critico per la definizione della durata del ciclo di clock, quindi livelli diminuire la latenza fa diminuire anche la durata del ciclo di clock).

### Tabella di verit√† per ottenere il controllo dell'ALU

![[Pasted image 20250811190745.png]]

Non √® importante saperla. Non viene approfondita pi√π di cos√¨, per√≤ √® utile avere un'idea generale di come potrebbe funzionare.

![[Pasted image 20250811190758.png]]

## L'unit√† di elaborazione con segnali di controllo

Detto tutto questo, possiamo vedere il circuito finito, il quale si comporr√† nel seguente modo :

![[Pasted image 20250811190820.png]]