# 第5章 集成电路制造工艺



## 5.1 传统互补型金属氧化物半导体制造工艺

$\triangle$ 互补型金属氧化物半导体（Complementary Metal Oxide Semiconductor, CMOS）工艺

- 硅平面技术，IGBT工艺，PMOS工艺，NMOS工艺，CMOS工艺

### 5.1.1 互补型金属氧化物制造工艺简介

### 5.1.2 互补型金属氧化物半导体制造工艺流程

$\triangle$ 前道工艺（Front End of Line, FEOL）：主要完成元器件的制造；后道工艺（Back End of Line, BEOL）：主要完成元器件之间的互连。

$\triangle$ CMOS工艺主要步骤：

- 在P型硅上使用浅槽隔离（Shallow Trench Isolation, STI）工艺形成n阱和p阱区域，并对阱区进行选择性注入掺杂。
- 为NMOS和PMOS生长栅氧化层，形成多阱栅叠层。对多阱栅叠层进行图形化、再氧化、补偿与主隔离，完成NMOS和PMOS的轻掺杂漏（Lightly Doped Drain, LDD）工艺以及源/漏（S/D）掺杂注入工艺。
- 沉积介质层，通过图形化、刻蚀与钨塞（W-plug）工艺形成金属接触。
- 通过金属化互连工艺实现器件间的互连和多层互连。
- 产品测试。

#### 1. STI技术

**图5.1 STI工艺的流程**

$\triangle$ 对硅衬底进行热氧化；通过CVD技术在半导体基底上沉积一层氮化硅；对基底进行刻蚀，分割相邻元器件；利用化学机械抛光对样品进行平坦化处理。

#### 2. 双阱注入工艺

$\triangle$ 在硅晶圆上涂布光刻胶，利用光刻技术定义n阱区域，注入磷元素；用有机溶液去除光刻胶，在晶圆上定义p阱区，注入硼元素；去除光刻胶后，通过快速热退火激活杂质。

**图5.2 双阱注入工艺的流程**

#### 3. 栅氧和多晶硅栅工艺

$\triangle$ 通过热氧化方法生长牺牲氧化层，利用湿法刻蚀去除牺牲氧化层；通过热氧化生成栅氧化层，通过PECVD技术沉积多晶硅层；进行多晶硅的再氧化。

**图5.3 栅氧和多晶硅栅工艺的流程**

#### 4. LDD工艺

$\triangle$ 晶体管制备过程中的离子轻掺杂漏注入技术被称为LDD工艺。有助于减少源漏间的沟道漏电流效应。

$\triangle$​ N型LDD先用光刻胶保护非注入区图形，然后进行砷离子注入，最后去除光刻胶；P型LDD先用光刻胶保护非注入区图形，然后进行氟化硼离子注入。

**图5.4 LDD工艺的流程**

#### 5. 侧墙形成工艺

$\triangle$ 首先利用CVD沉积一层较厚的复合隔离层进行多晶硅栅隔离；然后干法刻蚀。

**图5.5 侧墙的形成**

#### 6. S/D注入工艺

$\triangle$ 在光刻胶掩模的保护下，对NMOS区域进行砷离子注入；去胶再次施加掩模，利用氟化硼离子对PMOS区域进行S/D注入。然后去胶。

**图5.6 S/D注入工艺的流程**

#### 7. 接触孔和钨塞的制备

$\triangle$ 首先用HF溶液中快速浸泡样品，去除表面氧化层；利用溅射工艺在整个晶圆表面生长钛金属层。

**图5.7 接触孔和钨塞的制备**

#### 8. 金属化和层间互连

**图5.8 铝工艺实现层间互连的步骤**

$\triangle$ 铜加工的双大马士革工艺。

**图5.9 铜工艺实现层间互连的主要步骤**

#### 9. 参数测试



## 5.2 新型互补型金属氧化物半导体制造工艺

### 5.2.1 绝缘体上硅工艺

$\triangle$ 为了形成SOI结构，需要通过氧化形成二氧化硅，并在非二氧化硅表面形成单晶硅薄层。

$\triangle$ 三种制造SOI晶圆的技术：注氧隔离（Separation by Implanted Oxygen, SIMOX）技术、键合回刻（Bondand Etch BackSOI, BESOI）技术、智能剪切（Smart-cut）技术。

$\triangle$ SIMOX技术：利用离子注入技术把氧离子注入硅中形成氧化隔离埋层，通过氧化隔离埋层来隔离衬底与顶层硅薄膜层的技术。

- 优点：BOX具有良好的均匀性。
- 缺点：BOX和顶层单晶硅薄层的厚度只能在有限的范围内调整。

**图5.10 利用SIMOX技术制造SOI晶圆的流程**

$\triangle$ BESOI技术是通过键合技术把两片晶圆紧密键合在一起，将晶圆之间形成的二氧化硅层作为氧化物埋层。

- 优点：顶部硅薄膜是体硅，不产生损伤
- 缺点是不能得到很薄的顶部硅薄层

**图5.11 利用BESOI技术制造SOI晶圆的流程**

$\triangle$​ Smart-cut

- 优势：可以利用离子注入的能量控制顶部硅薄膜的厚度。

**图5.12 利用Smart-cut技术制造SOI晶圆的流程**

**图5.13 FD-SOI-CMOS器件工艺流程简图**

### 5.2.2 鳍式场效应晶体管工艺

$\triangle$ 利用自对准二次图形化（Self-Aligned Double Patterning, SADP）技术，即侧墙图形转移技术形成。

**图5.14 FinFET前端工艺的流程**

### 5.2.3 环栅场效应晶体管工艺

$\triangle$ GAAGET技术包括：纳米线技术、板片状结构多路桥接鳍片、六角形截面纳米线技术、纳米环技术。

**图5.15 三星公布的用于制造GAAFET的MBCFET工艺**

### 5.2.4 硅通孔技术

$\triangle$ 硅通孔（Through Silicon Via, TSV）技术。

$\triangle$ 通孔两端是焊盘（Bond Pad）或金属层的引线（Contact）。通孔结构由内到外分为3层：填充芯、阻拦层（Barrier Layer）和介电层。

**图5.16 硅通孔的结构**

$\triangle$ 硅通孔基本制造流程：

- 深孔刻蚀工艺。
- 晶圆减薄工艺。
- 介电层和阻拦层沉淀工艺。
- 芯填充工艺。

**图5.17 硅通孔的基本制造流程**

$\triangle$ 若通孔制造先于前道工艺，称先通孔（Via-First）工艺；位于前道与后道工艺，称中通孔（Via-Middle）工艺；后道工艺，称（Via-Last）工艺。

- 后通孔工艺可以可进一步分为正面（Frontside）和背面（Backside）两种。



## 5.3 先进集成电路制造工艺技术

### 5.3.1 多重图形技术

**图5.18 双重图形技术的原理**

$\triangle$ 双重图形技术的实现工艺可以分为3种：光刻-刻蚀-光刻-刻蚀工艺（LELE工艺）；光刻-冻结-光刻-刻蚀工艺（LPLE）以及自对准双重图形（SADP）技术。

#### 1. LELE工艺

**图5.19 LELE工艺流程**

#### 2. LPLE工艺

**图5.20 LPLE工艺**

#### 3. SADP技术

$\triangle$ SADP又称SIT工艺。

### 5.3.2 混合刻蚀技术

$\triangle$ ICP刻蚀技术是通过电磁感应，利用随时间变化的磁场产生的电流作为等离子体源，在等离子体环境中利用溅射、化学反应和辅助能量离子进行刻蚀。

$\triangle$ IBE利用辉光放电原理间将氩气分解为氩离子，然后由栅极将离子呈束状引出并加速，利用具有一定能量的离子束轰击固体表面原子，使材料原子发生溅射，达到刻蚀目的。

**图5.22 器件内掏和IBE的刻蚀角度示意图**

$\triangle$ ICP/IBE混合刻蚀装置。

**图5.23 鲁汶仪器生产的ICP/IBE混合刻蚀设备**

$\triangle$ 磁隧道结器件，利用ICP/IBE加工。

**图5.24 ICP/IBE混合刻蚀制备磁性隧道结的流程**

### 5.3.3 新型互连工艺技术

#### 1. 双大马士革工艺与单次EUV光刻结合

#### 2. 半大马士革工艺

#### 3. Supervia结构的微缩助推器



## 5.4 三维堆叠技术

### 5.4.1 存储阵列的三维堆叠技术

$\triangle$ 单元管采用GAA技术，沟道为垂直堆叠，绿色的层状结构表示字线连接单元管的控制栅。黄色基底表示电源线，蓝色横梁表示行选线，白色立柱是从行选线及字线到接触点的引线，橙色横梁表示从这些接触点引出的互连线，红色横梁表示位线。

**图5.25 BiCS架构下存储阵列的三维结构**

$\triangle$ 层状结构可以采用栅极材料和绝缘体交替生长的方式制成；垂直结构可以采用打孔-栓塞（Punch-and-Plug）法制造出来的。

- Punch是指穿孔技术，Plug是指孔内填充技术。

$\triangle$ Punch-and-Plug有Gate-First和Gate-Last两种制程。

**图5.26 Punch-and-Plug工艺示意图**

### 5.4.2 控制电路和存储单元垂直堆叠技术

$\triangle$ CuA（CMOS under Array）技术，控制电路和存储单元垂直堆叠的结构。

**图5.27 美光采用CuA结构的3D NAND Flash产品**

$\triangle$ CuA的实现：

- 作为垂直互连线的通孔（Via）结构。
- 与沟道等垂直结构相匹配的公共信号线。

**图5.28 作为垂直互连线的通孔结构以及垂直沟道的公共位线**

### 5.4.3 Xtacking堆叠技术

**图5.29 长江存储利用Xtacking技术制备的存储芯片截面的电镜图**

**图5.30 Xtacking技术的核心工艺**

$\triangle$ Xtacking技术具有优势：

- 显著提高存储密度。
- 可以分别使用最优的制程生产外围电路和存储阵列，优化芯片性能。
- 高带宽、低延时、低功耗。
- 缩短研发和生产的周期。
- 可以实现定制化生产。

### 5.4.4 芯粒技术

$\triangle$ Chiplet指一类满足特定功能的裸片（Die），通过系统级封装（SiP）将多个模块芯片与底层基础芯片集成在一起，从而构成多功能异构集成芯片。

**表5.1 Chiplet工艺模式芯片、单片SoC和基于PCB集成芯片的技术对比**

$\triangle$ Chiplet技术的挑战：

- 互连标准，比如AIB。
- 封装技术。
- 测试技术。
- 开发工具。
- 散热问题。

**图5.31 采用Chiplet工艺模式制备的芯片结构**

**图5.32 基于硅介层的2.5D集成芯片结构**



## 本章小结