Keywords: Viterbi decoder, DVB-H, LDPC
二、計畫緣由與目的
基於無線通訊傳輸的便利及應用，數位無線通信的技術在過去幾年來不斷地改進，也帶
動更多更新的行動寬頻服務的發展。其中在無線網路的架構上，傳統的 Wi-Fi 技術將逐漸被
新的 WiMax（Worldwide Inter operability for Microwave Access）系統[1]所取代，基於 IEEE
802.16e（移動式標準）的標準，可以突破原有固定式的限制，提供覆蓋範圍更為完整、傳輸
更快速的無線網路服務。另一方面，為了使得許多行動可攜式的電子產品也可以享用數位廣
播節目，因此從原來數位影像傳播標準演進出新的 DVB-H[2]，可以有效降低信號接收所須之
功率。電視、通信及網路的整合是未來看好的電子產品市場趨勢，因此本計畫目的在於設計
及實作低成本且相容於 DVB-H 及 IEEE 802.16e 兩種協定之雙模錯誤更正編解碼器。此兩種
標準的錯誤更正編解碼器可以共用許多相同的模組，兩種標準都是採用同樣的連接碼，只有
交錯的方式不同。本計畫將從演算法及架構提出適當的低成本、低功率設計方法，尤其這些
主要的模組都須要大量的運算，也成為整個傳接器晶片功率消耗中很大的一部分，因此如何
減少功率的消耗是一項很重要的目標。除了編解碼器外，交錯器也是整個錯誤更正系統一個
重要的部分，因為交錯的原理乃是將資料做重新的排序，故（解）交錯器須要大量的暫存記
憶單元來儲存資料，本計畫整合了 DVB-H 系統的迴旋交錯器以及 IEEE 802.16e 標準中的區
塊交錯器，將兩者所需要記憶單元進行整合以減少晶片所佔的面積。此外，IEEE 802.16e 的
通道編碼除了連接碼外，還列出許多進階錯誤更正碼的選項，其中低密度同位檢查碼由於其
優異的錯誤更正能力以及最接近通道容量的優點，在現今許多先進的通訊標準都將 LDPC 納
入其錯誤更正碼的選項之一，包括在 2006 年二月所定案的 IEEE 802.16e 標準，因此本計畫也
將針對低密度同位檢查解碼器的設計議題做進一步的探討。
DVB-H 以及 IEEE 802.16e 兩種協定的內部編碼都採用同樣的迴旋編碼方式，而迴旋解碼
主要是採用腓特比解碼器(Viterbi Decoder)。一般而言腓特比解碼器可分為三個主要部分，如
圖一所示，包含了 BMU（Branch Metric Unit）、ACSU（Add-Compare-Select Unit）以及 SMU
（Survivor path Memory Unit）。由於一般腓特比解碼器在解碼過程中須要大量的讀取記憶體
所存之路徑轉換資訊，以回溯方法來建構最佳整體的轉換路徑，因而會耗費相當多的記憶體
讀取功率。因此先前有一個基於同時多條路徑回溯的方式以提早決定存活路徑的方式被提出
[3]，但此一方法會導致解碼錯誤的增加。另外也有一個基於路徑預測的方法[4]，在原有腓特
比演算法內增加路徑預測，藉由當解碼器內模組計算每個時段點之狀態值時推估未來可能之
回溯路徑，並將預測結果事先保存，以供回溯時比對。此種方式雖然可以很有效的減少記憶
體的存取，然而由於其路徑預測的方法須要在每個時段點找尋最小的狀態值，這在硬體實作
上會須要很大量的比較器；更重要的根據實驗結果，該方法所建立之路徑預測方式，常無法
建立有效之路徑，因此如何進一步改善將是本計畫的重點之一。
DVB-H 及 802.16 系統無論是內外編解碼器，都需要使用許多的暫存記憶體來儲存運算過
程的資料，此外，各種的交錯或解交錯也更須要大量的記憶體。就 DVB-H 系統而言，其外部
解交錯所使用的是迴旋解交錯器，其硬體架構最直接的方式乃是使用 FIFO 移位暫存器設計的
交錯器，雖然設計方便簡單，但整個的面積會因為暫存器的關係增大，並且此種設計由於資
料移位交換的次數頻繁所以動態功率的消耗也會很大。另外 802.16 標準所使用的區塊解交錯
器因為其交錯方式是依照調變的方式而不同，最大需要參考到 1152 大小的區塊陣列交錯，其
畫提出之腓特比架構是在每次起始回溯時找出最小狀態點即可。而針對 DVB-H 或 IEEE
802.16 協定所採用的迴旋編碼方式，可以設定每六個時間點回溯一次。雖然每六級才須提供
一個最佳的回溯點，但由於太慢找到會影響 decision bit 的儲存量，因此本計畫將採用如圖二
所示之搜尋模組，此一模組可以於三級的解碼週期內從每個時間點的 64 個狀態點中找出最小
SM 的狀態。此一方法可以在較少的額外硬體成本且實現最多的記憶體讀取數的節省。
在 LDPC 解碼器架構的設計，為了支援多重碼率所使用到的多個同位檢查矩陣，本計畫
設計之架構將基於 edge-serial 的方式以達到最佳的彈性，並可以達到幾乎是 100 %的硬體使
用率。同時由於 IEEE 802.16 所採用的檢查矩陣是以區塊方式來定義，在區塊長度 576 位元時，
每個矩陣的元素代表了 24*24 的單位子矩陣，由於區塊內 24 個檢查節點所需的資料位置都相
同，因此可以利用此一特性做區塊內的平行化處理，以達到所須解碼吞吐量的要求。另一方
面由於 LDPC 同位檢查節點的運算關係，在實作上多採用以檢查節點為主要運算軸心，運算
過程中儲存位元節點訊息總和(B2C -sum)及位元至檢查節點訊息值(B2C)。本計畫則提出以位
元節點為主要運算軸心，配合檢查節點訊息總和(C2B -sum)及檢查至位元節點訊息值(C2B)的
儲存，如圖三所示，此一方式由於每個位元節點的相關檢查節點數較少，因此有助於減少架
構所須要的 FIFO 的長度；此外檢查節點數量也比位元節點數量少，因此所須之訊息儲存記憶
體也比較小。此外，每次解碼遞迴檢查節點訊息總和不須要重新累加起，而是採用將所產生
之新的檢查至位元節點訊息值與上個遞迴的值的差值做累進的動作，此一方式不僅可以減少
一半所須的節點訊息總和記憶體，另一方面由於節點訊息總和的更新次數更頻繁，反應到架
構上可以大大的縮短解碼所需的時間。此外，此一方式也有助於實現部分位元提早停止的機
制，傳統上停止機制都是整體停止，但這裡我們可以視每個位元的訊息量累積到某個臨界值
時就停止該位元節點的更新，以進一步節省每個遞迴所須解碼的時間。
DVB-H 系統以及 802.16e 標準所採用的錯誤更正編碼系統使用截然不同的交錯器，前者
使用了內部交錯器（包含了符號交錯器以及位元交錯器）以及外部交錯器（使用迴旋交錯器），
而後者使用區塊交錯器來進行資料交錯的動作；因為交錯器需要大量的記憶單元來儲存資
料，本計畫在提出了將外部交錯器以及區塊交錯器共用記憶體的整合架構，架構如圖五所示。
區塊交錯的交錯方式與調變方式有關，以位元為單元經過以下兩個交錯數學排列函式，找出
交錯前後的對應順序來進行交錯，外部交錯器所使用的迴旋交錯器是由 12 個分支組成的，其
排列函式一： )16/()16/( )16mod( kfloorkNm cbps 
排列函式二： scbpscbps NmfloorNmsmfloorsj mod))/16(()/( 
硬體架構最直接的方式乃是將每一個分支都用相對於深度之移位暫存器來實現，本計畫使用
記憶體來取代移位暫存器，參考[12]所提出的一個以 6 個記憶體為架構的設計，並整合其分
支在記憶體所佔之位置，將記憶單元與區塊交錯器共用，其中我們所使用的記憶體為單埠記
憶體來實現，以降低功率的消耗。
四、結果與討論
如前所述，本計畫針對雙模通道編解碼器之設計提出許多新的設計概念。其中在腓特比
解碼器的設計上為了降低腓特比解碼器(Viterbi decoder)之功率消耗，因此設計了一個前看式
路徑判斷預測方法。由於此方法所設計出的事先分支預測路徑與實際回溯路徑之吻合度相當
高，因此可有效減少腓特比解碼器的記憶體讀取次數。表一顯示各種情況記憶體的節省次數，
可以看見本設計在讀取次數上比[4]所提出的方法節省了 30% ~ 90%；亦比[3]所提出的方法節
相關錯誤更正碼編解碼之演算法。而計畫所提出的設計概念，目前也已在國內外的會議已發
表二篇論文[20] 、[21]。而本計畫所提出之腓特比解碼方法已經整理以〔低功率腓特比解碼
演算法及其路徑預測方法〕名稱提出中華民國專利申請。此外有關 8K 點的 FFT 設計也透過
CIC 下線，晶片測試無誤，也已整理期刊論文投出。預計半年內還將就腓特比解碼器設計、
LPDC 解碼器設計及雙模交錯器設計都整理成期刊投出。
六、參考文獻
[1] IEEE 802.16a-2003, “IEEE Standard for Local and metropolitan area networks -Part 16: Air Interface for
Fixed Broadband Wireless Access Systems—Amendment 2: Medium Access Control Modifications and
Additional Physical Layer Specifications for 2–11 GHz,” 2003.
[2] “Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digitalterrestrial
television,” ETSI EN 300 744 V1.5.1, Nov. 2004.
[3] Y.-N. Chang and Yu-Chung Ding, “A Lower-Power Viterbi Decoder Design Methodology Based on
Dynamic Survivor Path Decision,” in Proc. of the 2006 International Symposium on VLSI Design, 
Automation & Test (VLSI-DAT), pp. 255-258, HsinChu, Taiwan, April, 2006.
[4] C.C Lin, C.C. Wu,and C.Y Lee,” A low power and high speed Viterbi decoder chip for WLAN application,” 
in Proc. ESSCIRC , pp. 723-726 , Sep. 2003.
[5] D. J. C. MacKay and R. M. Neal. “Good codes based on very sparse matrices,” 5th IMA Conference, 
Springer, Berlin, number 1025 in Lecture Notes in Computer Science, 1995, pp. 100-111.
[6] Sae-Young Chung, G. David Forney Jr., Thomas J. Richardson and Rüdiger Urbanke, “On the design of 
low-density parity-check codes within 0.0045 dB of the Shannon limit,” IEEE Communications Leters, vol. 
5, no. 2, Feb. 2001, pp. 58-60.
[7] A. Blanksby and C. J. Howland, “A 220mW 1-Gbit/s 1024-Bit Rate-1/2 Low Density Parity Check Code
Decoder,” in Proc. IEEE CICC, LasVegas, NV, USA, pp. 293-6, May 2001.
[8] A. Blanksby and C. J. Howland, “A 690mW 1-Gbit/s 1024-b Rate-1/2 Low -Density Parity-Check Code
Decoder,” IEEE Journal of Solid-State Circuits, vol. 37, no. 3, pp. 404-412, March 2002.
[9] M. M. Mansour and N. R. Shanbhag, “A 640-Mb/s 2048-Bit Programmable LDPC Decoder Chip,” IEEE 
Journal of Solid-State Circuits, vol. 41, no. 3, pp. 684-698, March 2006.
[10] Engling Yeo, Borivoje Nikolic, and Venkat Anantharam, “Architectures and Inplementations of 
Low-Density Parity Check Decoding Algorithms,”Circuits and Systems, vol. 3, pp. II-437-III-440, Aug.
2002.
[11] M. M. Mansour and N. R. Shanbhag, “Low-Power VLSI Decoder Architecture for LDPC Codes,” Low 
Power Electronics and Design, 2002. ISLPED’02, pp. 284-289, 2002.
[12] J.B. Kim, Y.J. Lim, M.H. Lee, “A low complexity FEC design for DAB,” in Proc. ISCAS, vol. 4 , pp. 522–
525, May 6-9, 2001.
[13] S. Y. Park, N. I. Cho, Sang Uk Lee, Kichul Kim, Jisung Oh,“Design of 2k/4k/8k-point FFT processor based
on CORDIC algorithm in OFDM receiver,”IEEE Pacific Rim Conference on Communications, Computers
and signal processing, Vol. 2, Aug. 2001, pp. 457-460,
[14] Y. W. Lin, H. Y. Liu, C. Y. Lee,“A dynamic scaling FFT processor for DVB-T applications,” IEEE Journal
of Solid-Stage Circuits, Vol. 39, No. 11, pp. 2005-2013, Nov. 2004
[15] E. Bidget, D. Castelain, C. Joanblanq, P. Senn,“A fast single-chip implementation of 8192 complex point
FFT,”IEEE Journal of Solid-Stage Circuits, Vol. 30, No. 3, pp. 300-305 , May 1995
[16] C. C. Wang, J. M. Huang, H. C. Cheng,“A 2k/8k mode small area FFT processor for OFDM demodulation
of DVB-T receivers,”IEEE Transactions on Consumer Electronics, Vol. 51, No. 1, pp. 28-32, Feb. 2005
[17] L. Jia, Y. Gao, J. Isoaho, H. Tenhunen,”A new VLSI-oriented FFT algorithm and implementation,”in Proc.
11th Annual IEEE International ASIC Conference, Sept. 1998, pp. 337-341
[18] S. H. Park, D. H. Kim, D. S. Han, K. S. Lee, S. J. Park, J. R. Choi,“Sequential design of a 8192 complex
point FFT in OFDM receiver,”The First IEEE Asia Pacific Conference on ASIC, Aug. 1999, pp. 262-265
[19] T. H. Tsai, C. C. Peng,“Design and implementation of a FFT/IFFT soft IP generator for OFDM system,”
International Conference on Consumer Electronics, Jan. 2005, pp. 385-386
[20] Y.-N. Chang and Yu-Chung Ding, “A Low-Cost Dual-Mode Deinterleaver Design,” in Proc. of 2007 IEEE
International Conference on Consumer Electronics, Las Vegas, USA, Jan, 2007
[21] Chih-Hao Hsiao and Yun-Nan Chang,“A Multi-Code Rate IEEE 802.16e LDPC Decoder Design,”Proc of
2007 VLSI Design/CAD Symposium , Hua-lien, Taiwan, August, 2007.
表五. FFT 與其他文獻比較表
proposed [13] [14] [15] [16] [17] [18] [19]
Gate count 124k 600k NA 1.5M 139k 1.3M 700k 988k
Technology 0.18 NA 0.18 0.5 0.35 0.6 NA NA
FFT method radix-22×22 NA radix-8 radix-4 radix-4 split-radix radix-4 radix-2/4/8
Architecture MMDC Pipeline Non-pipeline MDC SDF SDF MDC SDF
Area(mm^2) 8.74 NA 4.84 100 33.75 107 NA NA
Normalize area 8.74 NA 4.84 11.57 8.92 12.54 NA NA
Power 87mW NA 25.2mW 600mw 535mW 650mW NA NA
Frequency 8MHz NA 20MHz 20MHz 16MHz 20MHz NA NA
in/out/TF 8/22/14 10/12/16 11/11/11 10/12/10 8/28/10 10/12/10 NA NA
Scaling variable variable NA BFP CBFP variable
internal
fixed
CBFP NA
Output order natural reverse either reverse reverse reverse reverse reverse
Additional
buffer(word)
0 8K 8K×2 8K 8K 8K 8K 8K
表一: 不同腓特比解碼器之架構解碼結果比較表
表二: 不同回溯點所須比較器個數之比較表
表三: 不同 LDPC 解碼器加構解碼時間方法之比較表
Method
Execution
order
ET
type
Saving of
decoding cycle
CN-major - 14.7 %Single
RAM BN-major - 28.4 %
CN-major Hard 14.7 %
Soft 15.1 %
Single
RAM +
ET BN-major Hard 29.6 %
表四: 不同 LDPC 解碼器加構解碼硬體須求之比較
