Fitter report for trabalho
Tue Nov 12 18:18:52 2019
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 12 18:18:52 2019    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; trabalho                                 ;
; Top-level Entity Name              ; trabalho                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5T144C6                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 353 / 4,608 ( 8 % )                      ;
;     Total combinational functions  ; 337 / 4,608 ( 7 % )                      ;
;     Dedicated logic registers      ; 32 / 4,608 ( < 1 % )                     ;
; Total registers                    ; 32                                       ;
; Total pins                         ; 39 / 89 ( 44 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; auto                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  20.0%      ;
;     5-6 processors         ; < 0.1%      ;
;     7-12 processors        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 415 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 415 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 412     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Trabalho/output_files/trabalho.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 353 / 4,608 ( 8 % )  ;
;     -- Combinational with no register       ; 321                  ;
;     -- Register only                        ; 16                   ;
;     -- Combinational with a register        ; 16                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 87                   ;
;     -- 3 input functions                    ; 101                  ;
;     -- <=2 input functions                  ; 149                  ;
;     -- Register only                        ; 16                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 223                  ;
;     -- arithmetic mode                      ; 114                  ;
;                                             ;                      ;
; Total registers*                            ; 32 / 4,851 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 32 / 4,608 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 25 / 288 ( 9 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 39 / 89 ( 44 % )     ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 3 / 8 ( 38 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%         ;
; Maximum fan-out                             ; 38                   ;
; Highest non-global fan-out                  ; 38                   ;
; Total fan-out                               ; 1117                 ;
; Average fan-out                             ; 2.63                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 353 / 4608 ( 8 % )  ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 321                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;     -- Combinational with a register        ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 87                  ; 0                              ;
;     -- 3 input functions                    ; 101                 ; 0                              ;
;     -- <=2 input functions                  ; 149                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 223                 ; 0                              ;
;     -- arithmetic mode                      ; 114                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 32                  ; 0                              ;
;     -- Dedicated logic registers            ; 32 / 4608 ( < 1 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 25 / 288 ( 9 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 39                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1117                ; 0                              ;
;     -- Registered Connections               ; 100                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 22                  ; 0                              ;
;     -- Output Ports                         ; 17                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; C_out_clr     ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; C_out_ld      ; 64    ; 4        ; 21           ; 0            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Mux_selection ; 99    ; 3        ; 28           ; 11           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[0]      ; 80    ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[10]     ; 67    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[11]     ; 93    ; 3        ; 28           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[12]     ; 26    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[13]     ; 86    ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[14]     ; 70    ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[15]     ; 100   ; 3        ; 28           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[1]      ; 72    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[2]      ; 87    ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[3]      ; 101   ; 3        ; 28           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[4]      ; 79    ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[5]      ; 81    ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[6]      ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[7]      ; 103   ; 3        ; 28           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[8]      ; 94    ; 3        ; 28           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Valor[9]      ; 96    ; 3        ; 28           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_all       ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; contador_clr  ; 21    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; contador_ld   ; 92    ; 3        ; 28           ; 8            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Contador_out[0]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[10] ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[11] ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[12] ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[13] ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[14] ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[15] ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[1]  ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[2]  ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[3]  ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[4]  ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[5]  ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[6]  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[7]  ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[8]  ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Contador_out[9]  ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rem_eq_0         ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % )  ; 3.3V          ; --           ;
; 2        ; 4 / 23 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 18 / 23 ( 78 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 24 ( 58 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk_all                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; C_out_clr                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; contador_clr                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; Valor[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; Contador_out[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; Contador_out[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; rem_eq_0                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 60         ; 4        ; Contador_out[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 63         ; 4        ; Contador_out[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 64         ; 4        ; Contador_out[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; Contador_out[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ; 75         ; 4        ; C_out_ld                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 76         ; 4        ; Contador_out[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; Valor[10]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; Contador_out[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 81         ; 4        ; Valor[14]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 82         ; 4        ; Valor[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 72       ; 83         ; 4        ; Valor[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ; 84         ; 3        ; Contador_out[11]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 85         ; 3        ; Contador_out[14]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 86         ; 3        ; Contador_out[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; Valor[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 97         ; 3        ; Valor[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 98         ; 3        ; Valor[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; Valor[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 104        ; 3        ; Valor[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; contador_ld                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 110        ; 3        ; Valor[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 111        ; 3        ; Valor[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; Valor[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 113        ; 3        ; Contador_out[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; Mux_selection                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 120        ; 3        ; Valor[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 121        ; 3        ; Valor[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; Valor[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; Contador_out[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 135        ; 2        ; Contador_out[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 137        ; 2        ; Contador_out[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 138        ; 2        ; Contador_out[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |trabalho                                 ; 353 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 39   ; 0            ; 321 (0)      ; 16 (0)            ; 16 (0)           ; |trabalho                                                                                                                               ;              ;
;    |Comparador:instancia_comparador|      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |trabalho|Comparador:instancia_comparador                                                                                               ;              ;
;    |contador:instancia_contador_OUT|      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |trabalho|contador:instancia_contador_OUT                                                                                               ;              ;
;    |contador:instancia_contador|          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |trabalho|contador:instancia_contador                                                                                                   ;              ;
;    |remainder:instancia_remainder|        ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |trabalho|remainder:instancia_remainder                                                                                                 ;              ;
;       |lpm_divide:Mod0|                   ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |trabalho|remainder:instancia_remainder|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_68m:auto_generated|  ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |trabalho|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated                                                   ;              ;
;             |sign_div_unsign_dnh:divider| ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |trabalho|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                       ;              ;
;                |alt_u_div_s5f:divider|    ; 300 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (300)    ; 0 (0)             ; 0 (0)            ; |trabalho|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Contador_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Contador_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; rem_eq_0         ; Output   ; --            ; --            ; --                    ; --  ;
; clk_all          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; C_out_clr        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; C_out_ld         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Valor[15]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; contador_clr     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Mux_selection    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; contador_ld      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[14]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Valor[13]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[12]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[11]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[10]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Valor[9]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[8]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[7]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[6]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Valor[5]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[4]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[3]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[2]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[0]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Valor[1]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; clk_all                                           ;                   ;         ;
; C_out_clr                                         ;                   ;         ;
; C_out_ld                                          ;                   ;         ;
;      - contador:instancia_contador_OUT|output[15] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[14] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[13] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[12] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[11] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[10] ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[9]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[8]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[7]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[6]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[5]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[4]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[3]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[2]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[1]  ; 0                 ; 6       ;
;      - contador:instancia_contador_OUT|output[0]  ; 0                 ; 6       ;
; Valor[15]                                         ;                   ;         ;
;      - contador:instancia_contador|output[15]     ; 0                 ; 6       ;
; contador_clr                                      ;                   ;         ;
; Mux_selection                                     ;                   ;         ;
;      - contador:instancia_contador|output[15]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[14]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[13]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[12]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[11]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[10]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[9]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[8]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[7]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[6]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[5]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[4]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[3]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[2]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[1]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[0]      ; 0                 ; 6       ;
; contador_ld                                       ;                   ;         ;
;      - contador:instancia_contador|output[15]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[14]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[13]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[12]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[11]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[10]     ; 0                 ; 6       ;
;      - contador:instancia_contador|output[9]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[8]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[7]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[6]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[5]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[4]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[3]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[2]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[1]      ; 0                 ; 6       ;
;      - contador:instancia_contador|output[0]      ; 0                 ; 6       ;
; Valor[14]                                         ;                   ;         ;
;      - contador:instancia_contador|output[14]     ; 0                 ; 6       ;
; Valor[13]                                         ;                   ;         ;
;      - contador:instancia_contador|output[13]     ; 0                 ; 6       ;
; Valor[12]                                         ;                   ;         ;
;      - contador:instancia_contador|output[12]     ; 0                 ; 6       ;
; Valor[11]                                         ;                   ;         ;
;      - contador:instancia_contador|output[11]     ; 1                 ; 6       ;
; Valor[10]                                         ;                   ;         ;
;      - contador:instancia_contador|output[10]     ; 0                 ; 6       ;
; Valor[9]                                          ;                   ;         ;
;      - contador:instancia_contador|output[9]      ; 1                 ; 6       ;
; Valor[8]                                          ;                   ;         ;
;      - contador:instancia_contador|output[8]      ; 0                 ; 6       ;
; Valor[7]                                          ;                   ;         ;
;      - contador:instancia_contador|output[7]      ; 1                 ; 6       ;
; Valor[6]                                          ;                   ;         ;
;      - contador:instancia_contador|output[6]      ; 0                 ; 6       ;
; Valor[5]                                          ;                   ;         ;
;      - contador:instancia_contador|output[5]      ; 1                 ; 6       ;
; Valor[4]                                          ;                   ;         ;
;      - contador:instancia_contador|output[4]      ; 1                 ; 6       ;
; Valor[3]                                          ;                   ;         ;
;      - contador:instancia_contador|output[3]      ; 0                 ; 6       ;
; Valor[2]                                          ;                   ;         ;
;      - contador:instancia_contador|output[2]      ; 0                 ; 6       ;
; Valor[0]                                          ;                   ;         ;
;      - contador:instancia_contador|output[0]      ; 0                 ; 6       ;
; Valor[1]                                          ;                   ;         ;
;      - contador:instancia_contador|output[1]      ; 0                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name          ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; C_out_clr     ; PIN_18   ; 16      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; C_out_ld      ; PIN_64   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mux_selection ; PIN_99   ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk_all       ; PIN_17   ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; contador_clr  ; PIN_21   ; 16      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; contador_ld   ; PIN_92   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; C_out_clr    ; PIN_18   ; 16      ; Global Clock         ; GCLK1            ; --                        ;
; clk_all      ; PIN_17   ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; contador_clr ; PIN_21   ; 16      ; Global Clock         ; GCLK3            ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~24 ; 38      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~22 ; 35      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~20 ; 32      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~26 ; 31      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~18 ; 29      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~16  ; 26      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~14   ; 23      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~12   ; 20      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~10   ; 17      ;
; contador_ld                                                                                                                                                ; 16      ;
; Mux_selection                                                                                                                                              ; 16      ;
; C_out_ld                                                                                                                                                   ; 16      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~8    ; 14      ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~28 ; 12      ;
; contador:instancia_contador|output[4]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[5]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[6]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[7]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[8]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[9]                                                                                                                      ; 6       ;
; contador:instancia_contador|output[10]                                                                                                                     ; 6       ;
; contador:instancia_contador|output[11]                                                                                                                     ; 6       ;
; contador:instancia_contador|output[2]                                                                                                                      ; 5       ;
; contador:instancia_contador|output[3]                                                                                                                      ; 5       ;
; contador:instancia_contador|output[12]                                                                                                                     ; 5       ;
; contador:instancia_contador|output[13]                                                                                                                     ; 5       ;
; contador:instancia_contador|output[14]                                                                                                                     ; 5       ;
; contador:instancia_contador|output[15]                                                                                                                     ; 5       ;
; contador:instancia_contador|output[1]                                                                                                                      ; 3       ;
; contador:instancia_contador|output[0]                                                                                                                      ; 3       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[227]~441            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~440            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~439            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~438            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~437            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~436            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~435            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~434            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~426            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~425             ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~424            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~423            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~422            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~421            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[229]~420            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~419            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~418            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~417            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~416            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~415            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[235]~414            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[236]~413            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[237]~412            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[238]~411            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~410            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~409            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~408            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~407            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~406            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~405            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~404            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~403            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~402            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~401            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~400            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~399            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~398            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~397            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~396            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~395            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~394            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~393            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~392            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~391            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~390            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~389            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~388            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~387            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~386            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~385            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~384            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~383            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~382            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~381            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~380            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~379            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~378            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~377            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~376            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~375            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~374            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~373            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~372            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~371            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~370            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~369            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~368            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~367            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~366            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~365            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~364            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~363            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~362            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[227]~358            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~357            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~353            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~352            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~351            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[238]~347            ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~22 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~20 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~18 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[7]~10  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[6]~8   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~6   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[2]~0   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~22 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~20 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~18 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~16 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~14  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~12  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~10  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~8   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~6   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~4   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~2   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~0   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~20 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~18 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~16 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~14  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~12  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~10  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~8   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~6   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~4   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~2   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~0   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~18 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~16 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~14  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~12  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~10  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~8   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~6   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~4   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~16 ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~12  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~10  ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~8   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~6   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~4   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~2   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~0   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~6    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~4    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~2    ; 2       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~0    ; 2       ;
; Valor[1]                                                                                                                                                   ; 1       ;
; Valor[0]                                                                                                                                                   ; 1       ;
; Valor[2]                                                                                                                                                   ; 1       ;
; Valor[3]                                                                                                                                                   ; 1       ;
; Valor[4]                                                                                                                                                   ; 1       ;
; Valor[5]                                                                                                                                                   ; 1       ;
; Valor[6]                                                                                                                                                   ; 1       ;
; Valor[7]                                                                                                                                                   ; 1       ;
; Valor[8]                                                                                                                                                   ; 1       ;
; Valor[9]                                                                                                                                                   ; 1       ;
; Valor[10]                                                                                                                                                  ; 1       ;
; Valor[11]                                                                                                                                                  ; 1       ;
; Valor[12]                                                                                                                                                  ; 1       ;
; Valor[13]                                                                                                                                                  ; 1       ;
; Valor[14]                                                                                                                                                  ; 1       ;
; Valor[15]                                                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~110                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~109                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~108                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~107                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~106                                                                                                                 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~433            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~432            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~431            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~430            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~429            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~428            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~427            ; 1       ;
; Comparador:instancia_comparador|Equal0~105                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~104                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~103                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~102                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~101                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~100                                                                                                                 ; 1       ;
; Comparador:instancia_comparador|Equal0~99                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~98                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~97                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~96                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~95                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~94                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~93                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~92                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~91                                                                                                                  ; 1       ;
; Comparador:instancia_comparador|Equal0~90                                                                                                                  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~361            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~360            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~359            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[229]~356            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~355            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~354            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[235]~350            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[236]~349            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[237]~348            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~346            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~345            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~344            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~343            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~342            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~341            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~340            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~339            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~338            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~337            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~336            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~335            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~334            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~333            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~332            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~331            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~330            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~329            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~328            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~327            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~326            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~325            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~324            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~323            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~322            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~321            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~320            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~319            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~318            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~317            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~316            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~315            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~314            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~313            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~312            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~311            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~310            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~309            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~308            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~307            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~306            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~305            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~304            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~303            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~302            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~301            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~300            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~299            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~298            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~297            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~296            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~295            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~294            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~293            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~292            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~291            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~290            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~289            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~288            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~287            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[129]~286            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[129]~285            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~284            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~283            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~282            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~281            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~280            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~279            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~278            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[113]~277            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[113]~276            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~275            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~274            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~273            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~272            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~271            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~270            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[97]~269             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[97]~268             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[98]~267             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[98]~266             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~265             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~264            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~263            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~262            ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[81]~261             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[81]~260             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[82]~259             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[82]~258             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[83]~257             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[83]~256             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[84]~255             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[84]~254             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[85]~253             ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[85]~252             ; 1       ;
; contador:instancia_contador_OUT|output[15]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[14]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[13]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[12]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[11]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[10]                                                                                                                 ; 1       ;
; contador:instancia_contador_OUT|output[9]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[8]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[7]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[6]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[5]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[4]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[3]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[2]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[1]                                                                                                                  ; 1       ;
; contador:instancia_contador_OUT|output[0]                                                                                                                  ; 1       ;
; contador:instancia_contador|output[15]~46                                                                                                                  ; 1       ;
; contador:instancia_contador|output[14]~45                                                                                                                  ; 1       ;
; contador:instancia_contador|output[14]~44                                                                                                                  ; 1       ;
; contador:instancia_contador|output[13]~43                                                                                                                  ; 1       ;
; contador:instancia_contador|output[13]~42                                                                                                                  ; 1       ;
; contador:instancia_contador|output[12]~41                                                                                                                  ; 1       ;
; contador:instancia_contador|output[12]~40                                                                                                                  ; 1       ;
; contador:instancia_contador|output[11]~39                                                                                                                  ; 1       ;
; contador:instancia_contador|output[11]~38                                                                                                                  ; 1       ;
; contador:instancia_contador|output[10]~37                                                                                                                  ; 1       ;
; contador:instancia_contador|output[10]~36                                                                                                                  ; 1       ;
; contador:instancia_contador|output[9]~35                                                                                                                   ; 1       ;
; contador:instancia_contador|output[9]~34                                                                                                                   ; 1       ;
; contador:instancia_contador|output[8]~33                                                                                                                   ; 1       ;
; contador:instancia_contador|output[8]~32                                                                                                                   ; 1       ;
; contador:instancia_contador|output[7]~31                                                                                                                   ; 1       ;
; contador:instancia_contador|output[7]~30                                                                                                                   ; 1       ;
; contador:instancia_contador|output[6]~29                                                                                                                   ; 1       ;
; contador:instancia_contador|output[6]~28                                                                                                                   ; 1       ;
; contador:instancia_contador|output[5]~27                                                                                                                   ; 1       ;
; contador:instancia_contador|output[5]~26                                                                                                                   ; 1       ;
; contador:instancia_contador|output[4]~25                                                                                                                   ; 1       ;
; contador:instancia_contador|output[4]~24                                                                                                                   ; 1       ;
; contador:instancia_contador|output[3]~23                                                                                                                   ; 1       ;
; contador:instancia_contador|output[3]~22                                                                                                                   ; 1       ;
; contador:instancia_contador|output[2]~21                                                                                                                   ; 1       ;
; contador:instancia_contador|output[2]~20                                                                                                                   ; 1       ;
; contador:instancia_contador|output[1]~19                                                                                                                   ; 1       ;
; contador:instancia_contador|output[1]~18                                                                                                                   ; 1       ;
; contador:instancia_contador|output[0]~17                                                                                                                   ; 1       ;
; contador:instancia_contador|output[0]~16                                                                                                                   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~27 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~26 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~25 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~24 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~23 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~22 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~21 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~20 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~19 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~18 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~16 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~14  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~12  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[7]~10  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[6]~8   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[5]~6   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[4]~4   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[3]~2   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[2]~0   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[14]~25 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[14]~24 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~23 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~21 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~19 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[10]~16 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[9]~14  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[8]~12  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~4   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~2   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~23 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~21 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~19 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~21 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~19 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~19 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~17 ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~15  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~13  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~11  ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~9   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~7   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~5   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~3   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~1   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~15   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~13   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~11   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~9    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~7    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~5    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~3    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~1    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~13   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~11   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~9    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~7    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~5    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~3    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~1    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~11   ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~9    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~7    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~5    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~3    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~1    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~9    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~7    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~5    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~3    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~1    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~7    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~5    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~3    ; 1       ;
; remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~1    ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 441 / 15,666 ( 3 % )   ;
; C16 interconnects           ; 2 / 812 ( < 1 % )      ;
; C4 interconnects            ; 179 / 11,424 ( 2 % )   ;
; Direct links                ; 152 / 15,666 ( < 1 % ) ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; Local interconnects         ; 99 / 4,608 ( 2 % )     ;
; R24 interconnects           ; 11 / 652 ( 2 % )       ;
; R4 interconnects            ; 158 / 13,328 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.12) ; Number of LABs  (Total = 25) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 2                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.88) ; Number of LABs  (Total = 25) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 7                            ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.20) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 14                           ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.60) ; Number of LABs  (Total = 25) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 2                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 0                            ;
; 10                                               ; 3                            ;
; 11                                               ; 2                            ;
; 12                                               ; 1                            ;
; 13                                               ; 3                            ;
; 14                                               ; 2                            ;
; 15                                               ; 4                            ;
; 16                                               ; 7                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.76) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Nov 12 18:18:47 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off trabalho -c trabalho
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119004): Automatically selected device EP2C5T144C6 for design trabalho
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 39 pins of 39 total pins
    Info (169086): Pin Contador_out[0] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[1] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[2] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[3] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[4] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[5] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[6] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[7] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[8] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[9] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[10] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[11] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[12] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[13] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[14] not assigned to an exact location on the device
    Info (169086): Pin Contador_out[15] not assigned to an exact location on the device
    Info (169086): Pin rem_eq_0 not assigned to an exact location on the device
    Info (169086): Pin clk_all not assigned to an exact location on the device
    Info (169086): Pin C_out_clr not assigned to an exact location on the device
    Info (169086): Pin C_out_ld not assigned to an exact location on the device
    Info (169086): Pin Valor[15] not assigned to an exact location on the device
    Info (169086): Pin contador_clr not assigned to an exact location on the device
    Info (169086): Pin Mux_selection not assigned to an exact location on the device
    Info (169086): Pin contador_ld not assigned to an exact location on the device
    Info (169086): Pin Valor[14] not assigned to an exact location on the device
    Info (169086): Pin Valor[13] not assigned to an exact location on the device
    Info (169086): Pin Valor[12] not assigned to an exact location on the device
    Info (169086): Pin Valor[11] not assigned to an exact location on the device
    Info (169086): Pin Valor[10] not assigned to an exact location on the device
    Info (169086): Pin Valor[9] not assigned to an exact location on the device
    Info (169086): Pin Valor[8] not assigned to an exact location on the device
    Info (169086): Pin Valor[7] not assigned to an exact location on the device
    Info (169086): Pin Valor[6] not assigned to an exact location on the device
    Info (169086): Pin Valor[5] not assigned to an exact location on the device
    Info (169086): Pin Valor[4] not assigned to an exact location on the device
    Info (169086): Pin Valor[3] not assigned to an exact location on the device
    Info (169086): Pin Valor[2] not assigned to an exact location on the device
    Info (169086): Pin Valor[0] not assigned to an exact location on the device
    Info (169086): Pin Valor[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalho.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_all (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node C_out_clr (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node contador_clr (placed in PIN 21 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 3.3V VCCIO, 19 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 17 output pins without output pin load capacitance assignment
    Info (306007): Pin "Contador_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Contador_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rem_eq_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Trabalho/output_files/trabalho.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Tue Nov 12 18:18:52 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Trabalho/output_files/trabalho.fit.smsg.


