module blk_mem_gen_0(clka, ena, wea, addra, dina, douta)
;
  input clka; 
  input ena;  
  input [0:0]wea; 
  input [18:0]addra; 
  input [12:0]dina; 
  output [12:0]douta; 
endmodule