|top
CLK => CLK.IN1
RST => ~NO_FANOUT~
LEDR[0] << <GND>
LEDR[1] << <GND>
LEDR[2] << <GND>
LEDR[3] << <GND>
LEDR[4] << <GND>
LEDR[5] << <GND>
LEDR[6] << <GND>
LEDR[7] << <GND>
LEDR[8] << <GND>
ARDUINO_IO[0] << TENBASET_TxD:t.Ethernet_TDp
ARDUINO_IO[1] << TENBASET_TxD:t.Ethernet_TDm


|top|TENBASET_TxD:t
clk20 => Ethernet_TDm~reg0.CLK
clk20 => Ethernet_TDp~reg0.CLK
clk20 => qoe.CLK
clk20 => qo.CLK
clk20 => idlecount[0].CLK
clk20 => idlecount[1].CLK
clk20 => idlecount[2].CLK
clk20 => SendingPacketData.CLK
clk20 => LinkPulse.CLK
clk20 => LinkPulseCount[0].CLK
clk20 => LinkPulseCount[1].CLK
clk20 => LinkPulseCount[2].CLK
clk20 => LinkPulseCount[3].CLK
clk20 => LinkPulseCount[4].CLK
clk20 => LinkPulseCount[5].CLK
clk20 => LinkPulseCount[6].CLK
clk20 => LinkPulseCount[7].CLK
clk20 => LinkPulseCount[8].CLK
clk20 => LinkPulseCount[9].CLK
clk20 => LinkPulseCount[10].CLK
clk20 => LinkPulseCount[11].CLK
clk20 => LinkPulseCount[12].CLK
clk20 => LinkPulseCount[13].CLK
clk20 => LinkPulseCount[14].CLK
clk20 => LinkPulseCount[15].CLK
clk20 => LinkPulseCount[16].CLK
clk20 => LinkPulseCount[17].CLK
clk20 => CRC[0].CLK
clk20 => CRC[1].CLK
clk20 => CRC[2].CLK
clk20 => CRC[3].CLK
clk20 => CRC[4].CLK
clk20 => CRC[5].CLK
clk20 => CRC[6].CLK
clk20 => CRC[7].CLK
clk20 => CRC[8].CLK
clk20 => CRC[9].CLK
clk20 => CRC[10].CLK
clk20 => CRC[11].CLK
clk20 => CRC[12].CLK
clk20 => CRC[13].CLK
clk20 => CRC[14].CLK
clk20 => CRC[15].CLK
clk20 => CRC[16].CLK
clk20 => CRC[17].CLK
clk20 => CRC[18].CLK
clk20 => CRC[19].CLK
clk20 => CRC[20].CLK
clk20 => CRC[21].CLK
clk20 => CRC[22].CLK
clk20 => CRC[23].CLK
clk20 => CRC[24].CLK
clk20 => CRC[25].CLK
clk20 => CRC[26].CLK
clk20 => CRC[27].CLK
clk20 => CRC[28].CLK
clk20 => CRC[29].CLK
clk20 => CRC[30].CLK
clk20 => CRC[31].CLK
clk20 => CRCinit.CLK
clk20 => CRCflush.CLK
clk20 => ShiftData[0].CLK
clk20 => ShiftData[1].CLK
clk20 => ShiftData[2].CLK
clk20 => ShiftData[3].CLK
clk20 => ShiftData[4].CLK
clk20 => ShiftData[5].CLK
clk20 => ShiftData[6].CLK
clk20 => ShiftData[7].CLK
clk20 => rdaddress[0].CLK
clk20 => rdaddress[1].CLK
clk20 => rdaddress[2].CLK
clk20 => rdaddress[3].CLK
clk20 => rdaddress[4].CLK
clk20 => rdaddress[5].CLK
clk20 => rdaddress[6].CLK
clk20 => ShiftCount[0].CLK
clk20 => ShiftCount[1].CLK
clk20 => ShiftCount[2].CLK
clk20 => ShiftCount[3].CLK
clk20 => SendingPacket.CLK
clk20 => pkt_data[0].CLK
clk20 => pkt_data[1].CLK
clk20 => pkt_data[2].CLK
clk20 => pkt_data[3].CLK
clk20 => pkt_data[4].CLK
clk20 => pkt_data[5].CLK
clk20 => pkt_data[6].CLK
clk20 => pkt_data[7].CLK
clk20 => StartSending.CLK
clk20 => counter[0].CLK
clk20 => counter[1].CLK
clk20 => counter[2].CLK
clk20 => counter[3].CLK
clk20 => counter[4].CLK
clk20 => counter[5].CLK
clk20 => counter[6].CLK
clk20 => counter[7].CLK
clk20 => counter[8].CLK
clk20 => counter[9].CLK
clk20 => counter[10].CLK
clk20 => counter[11].CLK
clk20 => counter[12].CLK
clk20 => counter[13].CLK
clk20 => counter[14].CLK
clk20 => counter[15].CLK
clk20 => counter[16].CLK
clk20 => counter[17].CLK
clk20 => counter[18].CLK
clk20 => counter[19].CLK
clk20 => counter[20].CLK
clk20 => counter[21].CLK
clk20 => counter[22].CLK
clk20 => counter[23].CLK
Ethernet_TDp <= Ethernet_TDp~reg0.DB_MAX_OUTPUT_PORT_TYPE
Ethernet_TDm <= Ethernet_TDm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|pll:p
areset => areset.IN1
inclk0 => sub_wire1[0].IN1
c0 <= altpll:altpll_component.clk
locked <= altpll:altpll_component.locked


|top|pll:p|altpll:altpll_component
inclk[0] => pll_altpll:auto_generated.inclk[0]
inclk[1] => pll_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => pll_altpll:auto_generated.areset
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= pll_altpll:auto_generated.locked
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|top|pll:p|altpll:altpll_component|pll_altpll:auto_generated
areset => pll_lock_sync.ACLR
areset => pll1.ARESET
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1
locked <= locked.DB_MAX_OUTPUT_PORT_TYPE


