## 中断和异常
中断和异常的处理是构建计算机系统的重要环节，广义上的中断包括了异常、时钟中断、软件中断、硬件中断四个类型，SystemOnCat中断处理模块基于Risc-V文档中要求的中断处理框架，下面介绍具体的实现方法

### 处理器的特权级
根据Risc-V文档，Risc-V框架共支持四个特权级（M，S，H，U），其中M特权级为Machine特权级，是Risc-V文档唯一要求必须实现特权级，其他三个特权级都是可选项，S特权级为Supervisor特权级，文档建议操作系统应当运行在当前特权级下，H特权级为HyperSupervisor特权级，适用于大型分布式系统，可支持运行多个操作系统，其中有一个超级管理员作为一系列操作系统的管理者，U为User特权级，是用户程序运行的特权级。
Risc-V文档针对不同的系统给出了不同的特权级实现建议，针对小型的嵌入式系统建议只需要实现M特权级即可，针对可运行可信操作系统的情况，建议实现M特权级+U特权级，其中的操作系统直接运行在M特权级下，应用程序运行在U特权级下，针对运行不可信操作系统的情况，可以实现M+S+U特权级组合，不可信的操作系统执行在S特权级下，不能够通过修改M特权级的寄存器来破坏整个机器的安全性，对于更加高级的系统可以实现M+S+H+U的组合，整个框架具有很好的可扩展性
在SystemOnCat中，我们的uCore操作系统是可信操作系统，所以我们实现的是M+U组合的特权级，此外由于不支持用户层级的中断，因此没有实现U特权级下的一系列中断寄存器
Risc-V文档中没有指明当前特权级应当保存的具体位置，只在Status寄存器中有一个用来保存中断之前特权级的标记位，特权级的切换通过修改这个标记位，然后执行ERET来实现，为了方便，我们自己增加了PRV寄存器用于保存当前特权级，但该寄存器不允许外部修改

### CSR寄存器
CSR寄存器记录处理器当前的状态，中断异常的返回地址，入口地址，中断原因，中断值等一系列信息，按照Risc-V框架的设计，每一个特权都有一系列自己的CSR寄存器用来保存该特权级下的中断信息，由于我们仅支持系统级的中断，因此只实现了M特权级对应的CSR寄存器，以下简单介绍之：

MStatus：
用于记录当前各个特权级下的全局中断是否使能（mie位），中断之前的特权级（mpp位）
SATP:
原本是一个S特权级的寄存器，但是由于我们操作系统是可信的，因此将其实现成为了一个M特权级下的寄存器，主要和虚拟存储管理相关，内部有mode位用于记录是否开启虚拟存储映射，asid用于记录当前的进程号，ppn用于记录一级页表的物理页号
MIE：
用于记录各类中断（包括时间中断，软件中断，硬件中断）是否使能
MIP：
用于记录各类中断是否在等待，即是否有中断还没有处理
MTVEC：
用于记录中断处理的入口地址
MEPC：
用于记录中断返回地址epv
MCAUSE:
用于记录中断的原因
MHARTID：
用于记录当前核的ID，适用于多核的场景

上述各类寄存器都是可读的，部分时可读可写的，CSR的读写在WB段，和流水线交互的部分有很多旁路等逻辑需要处理，这部分挪到流水线部分详细介绍

### 广义中断的处理流程
正如前文所述，广义中断包括四个类型，他们的共性在于虽然触发源不同，但是处理和恢复的过程都很类似
进入中断时：
1. 流水线在MEM段结尾处就已经知道中断的发生，这时需要清空之前流水段中的指令
2. 在WB段，CSR寄存器将会记录此时的next_pc（对于异常来说，next_pc指向触发异常的指令，对于中断而言，如果触发中断时的指令是一条跳转指令，next_pc返回它自身，否则返回它的下一条指令，具体实现参见流水线介绍部分）
3. 在mcause中记录触发中断的原因
4. 在mtval中记录中断的相关数值（比如缺页异常的地址，指令异常的错误指令）等
5. 关闭全局中断，将原有的mie保存到mpie中，设置mie为false
6. 记录中断前的特权级，将当前的特权级设置为M特权级
7. 跳转到mtvec中记录的中断处理入口地址处开始中断处理，处理过程中将根据mcause的具体中断原因来执行相应的中断处理代码

退出中断时：
1. 恢复到中断前特权级
2. 将mie恢复为mpie
3. 跳转到mepc处执行

四类广义中断的优先级：
异常 > 外部中断 > 软件中断 > 时钟中断

### 异常种类及其处理流程
目前支持的异常主要有以下几类：
1. 非法指令
2. 指令/数据地址不对齐
3. 三类缺页异常（包括存储缺页，读取缺页，取指缺页）
4. ECall，类似于系统调用

出现异常之后，流水线将保证触发异常之前的指令都能够正确执行结束，触发异常以后（包括有异常的指令）都没有执行。接下来按照广义中断的处理流程进行处理

### PLIC模块（硬件中断的触发流程）
在多核处理器系统中，硬件中断有多个中断源（多个外部设备），对应有多个中断目标（两个核），PLIC模块主要用于将多个中断源的中断请求整合成一个中断信号送给相应的中断源等待处理，以下是一个外部中断的处理流程：
1. 当一个外部中断到来后，它会将自己的中断闸门关闭，在处理完这个中断之前不会接受下一个中断，同时设置ip寄存器为true，以防这个中断信号出现丢失
2. 当ip寄存器为高时，PLIC模块会修改中断目标的IR寄存器，在IR寄存器中记录了中断原因，同时会将ext_irq_r设置为高，通知两个中断处理器
3. 处理器会通过访存指令读自己的IR寄存器（地址映射的规则参见总线设计文档），获知中断原因，读IR寄存器将被视为相应中断，IP寄存器将被清空
4. 处理器处理完成以后会向IR寄存器中写如中断号，写操作被视为中断处理结束，中断闸门将被打开

### Clinet模块（时钟、软件中断的触发流程）
Client模块主要用于触发软件和时钟中断，它是一个总线设备，内部有一系列可用于读写寄存器，针对他们的读写都通过访存指令实现，具体的地址映射规则请参见总线部分
Client模块包括的寄存器主要以下几个：
1. msip：用于触发软件中断，软件向这个位置写1将触发中断，写0将消除中断
2. cmpl, cmph：两个寄存器用于存储触发时钟中断的比较值，两个寄存器分别记录比较值的低位和高位
3. tmel, tmeh：两个寄存器类似于计数器，用于存储时钟中断当前的数值，当tmeh和tmel拼接以后得到的数值大于等于cmph和cmpl拼接之后的数值时将触发时钟中断

Client每一个周期将给（tmeh:tmel）加1，当触发软件中断时sft_irq_r将被设置为高，当触发时钟中断时tmr_irq_r将被设置为高


