## Multiplexer 

Il multiplexer √® una rete con N + $2^N$ ingressi ed 1 uscita - gli ingressi $b_i$ si chiamano **variabili di comando**. E' il duale del demultiplexer e le variabili di comando selezionano l'ingresso connesso all'uscita.
$$
z = x_i \leftrightarrow (b_{N-1}...b_1b_0)_2 \equiv i
$$
- Sintesi:
	- **decoder** N to $2^N$, come ingressi ha le variabili di comando
	- metto in AND a ciascuna uscita una delle var di ingresso
- $2^N$ variabili logiche in uscita:
	- tutte meno una sono sicuramente nulle.
	- quell'unica che pu√≤ non essere nulla (sia la j-sima) vale $x_j$. 

Per ottenere l'uscita z con queste variabili bisogna ricordare che $0 + \alpha = \alpha$. Infatti, di queste p variabili, p - 1 sono sicuramente **nulle**, metto un OR in fondo e eliminiamo AND in cascata.
Dal disegno si ricava facilmente una descrizione algebrica:
>[!IMPORTANT] Disegno + descrizione algebrica
>![[Multiplexer.png]]
> $$ \begin{align*}
\mathbf{z} &= 
\color{blue}{x_0 \cdot \overline{b_{N-1}}\cdot \overline{b_{N-2}}\cdot \ldots \cdot \overline{b_1}\cdot \overline{b_0}} \;+\;\\
&\color{red}{x_1 \cdot \overline{b_{N-1}}\cdot \overline{b_{N-2}}\cdot \ldots \cdot \overline{b_1}\cdot b_0} \;+\;\\
&\cdots +\\
&\color{purple}{x_{p-2} \cdot b_{N-1}\cdot \overline{b_{N-2}}\cdot \ldots \cdot \overline{b_1}\cdot \overline{b_0}} \;+\;\\
&x_{p-1}\cdot b_{N-1}\cdot b_{N-2}\cdot \ldots \cdot b_1\cdot b_0
\end{align*} $$
>
>- Rete a **due livelli di logica**
>- La strada pi√π lunga tra ingresso e uscita passa attraverso **due porte (AND + OR)**
>- le NOT sugli ingressi **NON** si contano

---
### Multiplexer come rete combinatoria universale

Un multiplexer con N variabili di comando √® in grado di realizzare **qualunque legge combinatoria** ad N ingressi ed un'uscita
- Basta connettere ai $2^N$ ingressi dei generatori di costante.

![[MultiplexerReteCombUniversale.png]]

1. Un multiplexer si realizza con porte AND, OR, NOT, ed √® una rete a due livelli di logica.
2. Un multiplexer realizza **qualunque** rete combinatoria ad un'uscita
3. Una rete combinatoria a pi√π uscite pu√≤ essere scomposta in reti ad un'uscita messe "in parallelo".

>[!IMPORTANT] Quindi possiamo dire che:
>**Ogni rete combinatoria pu√≤ essere costruita combinando AND, OR, NOT in al pi√π <b><u>due</u></b> livelli di logica**

---
#### Esercizio:

>[!TIP] Data una qualunque tabella di verit√† per rete ad N ingressi, √® sempre possibile realizzare la rete che la implementa tramite: 1. Un multiplexer ad **N - 1** variabili di comando; 2. al pi√π porte NOT.
>
> $$\begin{array}{ccc|c} X_2 & X_1 & X_0 & Z \\ \hline 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 1 & 0 & 1 \\ 1 & 1 & 1 & 0 \\ \end{array}$$
> 
> ### üîß Applicazione alla tua tabella
>
Hai **3 ingressi** X2,X1,X0X_2, X_1, X_0X2‚Äã,X1‚Äã,X0‚Äã.
>
>Quindi puoi usare:
>
>- **un MUX a 4‚Üí1** (perch√© N‚àí1=2N-1 = 2N‚àí1=2 selettori);
  >  
>- con **selettori** X2,X1X_2, X_1X2‚Äã,X1‚Äã;
 > 
>- e **ingressi dati** D0,D1,D2,D3D_0, D_1, D_2, D_3D0‚Äã,D1‚Äã,D2‚Äã,D3‚Äã determinati dal valore di ZZZ in funzione di X0X_0X0‚Äã.
>
>|X‚ÇÇ|X‚ÇÅ|X‚ÇÄ|Z|Ingresso MUX|
|:-:|:-:|:-:|:-:|:-:|
|0|0|0|0||
|0|0|1|1|( $D_0$ = $X_0$ )|
|0|1|0|0||
|0|1|1|0|( $D_1$ = 0 )|
|1|0|0|1||
|1|0|1|1|( $D_2$ = 1 )|
|1|1|0|1||
|1|1|1|0|( $D_3$ = $\overline{X_0}$ )|
>
>Riassumendo:
>
$$\begin{cases} D_0 = X_0 \\ D_1 = 0 \\ D_2 = 1 \\ D_3 = \overline{X_0} \end{cases}$$

---
### Modello strutturale universale per reti combinatorie

Vediamo un modo per **sintetizzare** una rete logica ad N ingressi ed M uscite a partire da una tabella di verit√†.
#### Ridurre il costo della sintesi
- Esistono diverse sintesi per una stessa legge combinatoria 
- Hanno costo diverso in termini di numero di porte
- Riduzione del costo: basata su propriet√† algebriche

Abbiamo bisogno di un metodo formale (algoritmico) per minimizzare il costo di una sintesi
